sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64 #include <machine/pmap_inval.h>
  65
  66 #include <machine/md_var.h>             /* setidt() */
  67 #include <machine_base/icu/icu.h>       /* IPIs */
  68 #include <machine/intr_machdep.h>       /* IPIs */
  69
  70 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  71
  72 #define WARMBOOT_TARGET         0
  73 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  74 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  75
  76 #define BIOS_BASE               (0xf0000)
  77 #define BIOS_BASE2              (0xe0000)
  78 #define BIOS_SIZE               (0x10000)
  79 #define BIOS_COUNT              (BIOS_SIZE/4)
  80
  81 #define CMOS_REG                (0x70)
  82 #define CMOS_DATA               (0x71)
  83 #define BIOS_RESET              (0x0f)
  84 #define BIOS_WARM               (0x0a)
  85
  86 #define PROCENTRY_FLAG_EN       0x01
  87 #define PROCENTRY_FLAG_BP       0x02
  88 #define IOAPICENTRY_FLAG_EN     0x01
  89
  90
  91 /* MP Floating Pointer Structure */
  92 typedef struct MPFPS {
  93         char    signature[4];
  94         u_int32_t pap;
  95         u_char  length;
  96         u_char  spec_rev;
  97         u_char  checksum;
  98         u_char  mpfb1;
  99         u_char  mpfb2;
 100         u_char  mpfb3;
 101         u_char  mpfb4;
 102         u_char  mpfb5;
 103 }      *mpfps_t;
 104
 105 /* MP Configuration Table Header */
 106 typedef struct MPCTH {
 107         char    signature[4];
 108         u_short base_table_length;
 109         u_char  spec_rev;
 110         u_char  checksum;
 111         u_char  oem_id[8];
 112         u_char  product_id[12];
 113         u_int32_t oem_table_pointer;
 114         u_short oem_table_size;
 115         u_short entry_count;
 116         u_int32_t apic_address;
 117         u_short extended_table_length;
 118         u_char  extended_table_checksum;
 119         u_char  reserved;
 120 }      *mpcth_t;
 121
 122
 123 typedef struct PROCENTRY {
 124         u_char  type;
 125         u_char  apic_id;
 126         u_char  apic_version;
 127         u_char  cpu_flags;
 128         u_int32_t cpu_signature;
 129         u_int32_t feature_flags;
 130         u_int32_t reserved1;
 131         u_int32_t reserved2;
 132 }      *proc_entry_ptr;
 133
 134 typedef struct BUSENTRY {
 135         u_char  type;
 136         u_char  bus_id;
 137         char    bus_type[6];
 138 }      *bus_entry_ptr;
 139
 140 typedef struct IOAPICENTRY {
 141         u_char  type;
 142         u_char  apic_id;
 143         u_char  apic_version;
 144         u_char  apic_flags;
 145         u_int32_t apic_address;
 146 }      *io_apic_entry_ptr;
 147
 148 typedef struct INTENTRY {
 149         u_char  type;
 150         u_char  int_type;
 151         u_short int_flags;
 152         u_char  src_bus_id;
 153         u_char  src_bus_irq;
 154         u_char  dst_apic_id;
 155         u_char  dst_apic_int;
 156 }      *int_entry_ptr;
 157
 158 /* descriptions of MP basetable entries */
 159 typedef struct BASETABLE_ENTRY {
 160         u_char  type;
 161         u_char  length;
 162         char    name[16];
 163 }       basetable_entry;
 164
 165 struct mptable_pos {
 166         mpfps_t         mp_fps;
 167         mpcth_t         mp_cth;
 168         vm_size_t       mp_cth_mapsz;
 169 };
 170
 171 #define MPTABLE_POS_USE_DEFAULT(mpt) \
 172         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
 173
 174 typedef int     (*mptable_iter_func)(void *, const void *, int);
 175
 176 /*
 177  * this code MUST be enabled here and in mpboot.s.
 178  * it follows the very early stages of AP boot by placing values in CMOS ram.
 179  * it NORMALLY will never be needed and thus the primitive method for enabling.
 180  *
 181  */
 182 #if defined(CHECK_POINTS)
 183 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 184 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 185
 186 #define CHECK_INIT(D);                          \
 187         CHECK_WRITE(0x34, (D));                 \
 188         CHECK_WRITE(0x35, (D));                 \
 189         CHECK_WRITE(0x36, (D));                 \
 190         CHECK_WRITE(0x37, (D));                 \
 191         CHECK_WRITE(0x38, (D));                 \
 192         CHECK_WRITE(0x39, (D));
 193
 194 #define CHECK_PRINT(S);                         \
 195         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 196            (S),                                 \
 197            CHECK_READ(0x34),                    \
 198            CHECK_READ(0x35),                    \
 199            CHECK_READ(0x36),                    \
 200            CHECK_READ(0x37),                    \
 201            CHECK_READ(0x38),                    \
 202            CHECK_READ(0x39));
 203
 204 #else                           /* CHECK_POINTS */
 205
 206 #define CHECK_INIT(D)
 207 #define CHECK_PRINT(S)
 208
 209 #endif                          /* CHECK_POINTS */
 210
 211 /*
 212  * Values to send to the POST hardware.
 213  */
 214 #define MP_BOOTADDRESS_POST     0x10
 215 #define MP_PROBE_POST           0x11
 216 #define MPTABLE_PASS1_POST      0x12
 217
 218 #define MP_START_POST           0x13
 219 #define MP_ENABLE_POST          0x14
 220 #define MPTABLE_PASS2_POST      0x15
 221
 222 #define START_ALL_APS_POST      0x16
 223 #define INSTALL_AP_TRAMP_POST   0x17
 224 #define START_AP_POST           0x18
 225
 226 #define MP_ANNOUNCE_POST        0x19
 227
 228 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 229 int     current_postcode;
 230
 231 /** XXX FIXME: what system files declare these??? */
 232 extern struct region_descriptor r_gdt, r_idt;
 233
 234 int     mp_naps;                /* # of Applications processors */
 235 #ifdef SMP /* APIC-IO */
 236 static int      mp_nbusses;     /* # of busses */
 237 int     mp_napics;              /* # of IO APICs */
 238 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 239 u_int32_t *io_apic_versions;
 240 #endif
 241 extern  int nkpt;
 242
 243 u_int32_t cpu_apic_versions[NAPICID];   /* populated during mptable scan */
 244 int64_t tsc0_offset;
 245 extern int64_t tsc_offsets[];
 246
 247 extern u_long ebda_addr;
 248
 249 #ifdef SMP /* APIC-IO */
 250 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 251 #endif
 252
 253 /*
 254  * APIC ID logical/physical mapping structures.
 255  * We oversize these to simplify boot-time config.
 256  */
 257 int     cpu_num_to_apic_id[NAPICID];
 258 #ifdef SMP /* APIC-IO */
 259 int     io_num_to_apic_id[NAPICID];
 260 #endif
 261 int     apic_id_to_logical[NAPICID];
 262
 263 /* AP uses this during bootstrap.  Do not staticize.  */
 264 char *bootSTK;
 265 static int bootAP;
 266
 267 struct pcb stoppcbs[MAXCPU];
 268
 269 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 270
 271 static basetable_entry basetable_entry_types[] =
 272 {
 273         {0, 20, "Processor"},
 274         {1, 8, "Bus"},
 275         {2, 8, "I/O APIC"},
 276         {3, 8, "I/O INT"},
 277         {4, 8, "Local INT"}
 278 };
 279
 280 /*
 281  * Local data and functions.
 282  */
 283
 284 static u_int    boot_address;
 285 static u_int    base_memory;
 286 static int      mp_finish;
 287
 288 static void     mp_enable(u_int boot_addr);
 289
 290 static int      mptable_iterate_entries(const mpcth_t,
 291                     mptable_iter_func, void *);
 292 static int      mptable_search(void);
 293 static long     mptable_search_sig(u_int32_t target, int count);
 294 static int      mptable_hyperthread_fixup(cpumask_t, int);
 295 #ifdef SMP /* APIC-IO */
 296 static void     mptable_pass1(struct mptable_pos *);
 297 static void     mptable_pass2(struct mptable_pos *);
 298 static void     mptable_default(int type);
 299 static void     mptable_fix(void);
 300 #endif
 301 static int      mptable_map(struct mptable_pos *);
 302 static void     mptable_unmap(struct mptable_pos *);
 303 static void     mptable_imcr(struct mptable_pos *);
 304
 305 static int      mptable_lapic_probe(struct lapic_enumerator *);
 306 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 307 static void     mptable_lapic_default(void);
 308
 309 #ifdef SMP /* APIC-IO */
 310 static void     setup_apic_irq_mapping(void);
 311 static int      apic_int_is_bus_type(int intr, int bus_type);
 312 #endif
 313 static int      start_all_aps(u_int boot_addr);
 314 #if 0
 315 static void     install_ap_tramp(u_int boot_addr);
 316 #endif
 317 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 318 static int      smitest(void);
 319
 320 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 321 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 322 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 323 static u_int    bootMP_size;
 324
 325 static vm_paddr_t       mptable_fps_phyaddr;
 326 static int              mptable_use_default;
 327
 328 /*
 329  * Calculate usable address in base memory for AP trampoline code.
 330  */
 331 u_int
 332 mp_bootaddress(u_int basemem)
 333 {
 334         POSTCODE(MP_BOOTADDRESS_POST);
 335
 336         base_memory = basemem;
 337
 338         bootMP_size = mptramp_end - mptramp_start;
 339         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 340         if (((basemem * 1024) - boot_address) < bootMP_size)
 341                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 342         /* 3 levels of page table pages */
 343         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 344
 345         return mptramp_pagetables;
 346 }
 347
 348
 349 static void
 350 mptable_probe(void)
 351 {
 352         struct mptable_pos mpt;
 353         int error;
 354
 355         KKASSERT(mptable_fps_phyaddr == 0);
 356
 357         mptable_fps_phyaddr = mptable_search();
 358         if (mptable_fps_phyaddr == 0)
 359                 return;
 360
 361         error = mptable_map(&mpt);
 362         if (error) {
 363                 mptable_fps_phyaddr = 0;
 364                 return;
 365         }
 366
 367         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
 368                 kprintf("MPTABLE: use default configuration\n");
 369                 mptable_use_default = 1;
 370         }
 371
 372         mptable_unmap(&mpt);
 373 }
 374 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
 375
 376 /*
 377  * Look for an Intel MP spec table (ie, SMP capable hardware).
 378  */
 379 static int
 380 mptable_search(void)
 381 {
 382         long    x;
 383         u_int32_t target;
 384
 385         POSTCODE(MP_PROBE_POST);
 386
 387         /* see if EBDA exists */
 388         if (ebda_addr != 0) {
 389                 /* search first 1K of EBDA */
 390                 target = (u_int32_t)ebda_addr;
 391                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 392                         return x;
 393         } else {
 394                 /* last 1K of base memory, effective 'top of base' passed in */
 395                 target = (u_int32_t)(base_memory - 0x400);
 396                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 397                         return x;
 398         }
 399
 400         /* search the BIOS */
 401         target = (u_int32_t)BIOS_BASE;
 402         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 403                 return x;
 404
 405         /* search the extended BIOS */
 406         target = (u_int32_t)BIOS_BASE2;
 407         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 408                 return x;
 409
 410         /* nothing found */
 411         return 0;
 412 }
 413
 414 static int
 415 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 416 {
 417         int count, total_size;
 418         const void *position;
 419
 420         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 421         total_size = cth->base_table_length - sizeof(struct MPCTH);
 422         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 423         count = cth->entry_count;
 424
 425         while (count--) {
 426                 int type, error;
 427
 428                 KKASSERT(total_size >= 0);
 429                 if (total_size == 0) {
 430                         kprintf("invalid base MP table, "
 431                                 "entry count and length mismatch\n");
 432                         return EINVAL;
 433                 }
 434
 435                 type = *(const uint8_t *)position;
 436                 switch (type) {
 437                 case 0: /* processor_entry */
 438                 case 1: /* bus_entry */
 439                 case 2: /* io_apic_entry */
 440                 case 3: /* int_entry */
 441                 case 4: /* int_entry */
 442                         break;
 443                 default:
 444                         kprintf("unknown base MP table entry type %d\n", type);
 445                         return EINVAL;
 446                 }
 447
 448                 if (total_size < basetable_entry_types[type].length) {
 449                         kprintf("invalid base MP table length, "
 450                                 "does not contain all entries\n");
 451                         return EINVAL;
 452                 }
 453                 total_size -= basetable_entry_types[type].length;
 454
 455                 error = func(arg, position, type);
 456                 if (error)
 457                         return error;
 458
 459                 position = (const uint8_t *)position +
 460                     basetable_entry_types[type].length;
 461         }
 462         return 0;
 463 }
 464
 465
 466 /*
 467  * Startup the SMP processors.
 468  */
 469 void
 470 mp_start(void)
 471 {
 472         POSTCODE(MP_START_POST);
 473         mp_enable(boot_address);
 474 }
 475
 476
 477 /*
 478  * Print various information about the SMP system hardware and setup.
 479  */
 480 void
 481 mp_announce(void)
 482 {
 483         int     x;
 484
 485         POSTCODE(MP_ANNOUNCE_POST);
 486
 487         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 488         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 489         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 490         for (x = 1; x <= mp_naps; ++x) {
 491                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 492                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 493         }
 494
 495 if (apic_io_enable) {
 496         for (x = 0; x < mp_napics; ++x) {
 497                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 498                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 499                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 500         }
 501 } else {
 502         kprintf(" Warning: APIC I/O disabled\n");
 503 }
 504 }
 505
 506 /*
 507  * AP cpu's call this to sync up protected mode.
 508  *
 509  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 510  */
 511 void
 512 init_secondary(void)
 513 {
 514         int     gsel_tss;
 515         int     x, myid = bootAP;
 516         u_int64_t msr, cr0;
 517         struct mdglobaldata *md;
 518         struct privatespace *ps;
 519
 520         ps = &CPU_prvspace[myid];
 521
 522         gdt_segs[GPROC0_SEL].ssd_base =
 523                 (long) &ps->mdglobaldata.gd_common_tss;
 524         ps->mdglobaldata.mi.gd_prvspace = ps;
 525
 526         /* We fill the 32-bit segment descriptors */
 527         for (x = 0; x < NGDT; x++) {
 528                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 529                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 530         }
 531         /* And now a 64-bit one */
 532         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 533             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 534
 535         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 536         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 537         lgdt(&r_gdt);                   /* does magic intra-segment return */
 538
 539         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 540         wrmsr(MSR_FSBASE, 0);           /* User value */
 541         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 542         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 543
 544         lidt(&r_idt);
 545
 546 #if 0
 547         lldt(_default_ldt);
 548         mdcpu->gd_currentldt = _default_ldt;
 549 #endif
 550
 551         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 552         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 553
 554         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 555
 556         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 557 #if 0 /* JG XXX */
 558         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 559 #endif
 560         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 561         md->gd_common_tssd = *md->gd_tss_gdt;
 562
 563         /* double fault stack */
 564         md->gd_common_tss.tss_ist1 =
 565                 (long)&md->mi.gd_prvspace->idlestack[
 566                         sizeof(md->mi.gd_prvspace->idlestack)];
 567
 568         ltr(gsel_tss);
 569
 570         /*
 571          * Set to a known state:
 572          * Set by mpboot.s: CR0_PG, CR0_PE
 573          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 574          */
 575         cr0 = rcr0();
 576         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 577         load_cr0(cr0);
 578
 579         /* Set up the fast syscall stuff */
 580         msr = rdmsr(MSR_EFER) | EFER_SCE;
 581         wrmsr(MSR_EFER, msr);
 582         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 583         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 584         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 585               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 586         wrmsr(MSR_STAR, msr);
 587         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 588
 589         pmap_set_opt();         /* PSE/4MB pages, etc */
 590 #if JGXXX
 591         /* Initialize the PAT MSR. */
 592         pmap_init_pat();
 593 #endif
 594
 595         /* set up CPU registers and state */
 596         cpu_setregs();
 597
 598         /* set up SSE/NX registers */
 599         initializecpu();
 600
 601         /* set up FPU state on the AP */
 602         npxinit(__INITIAL_NPXCW__);
 603
 604         /* disable the APIC, just to be SURE */
 605         lapic->svr &= ~APIC_SVR_ENABLE;
 606
 607         /* data returned to BSP */
 608         cpu_apic_versions[0] = lapic->version;
 609 }
 610
 611 /*******************************************************************
 612  * local functions and data
 613  */
 614
 615 /*
 616  * start the SMP system
 617  */
 618 static void
 619 mp_enable(u_int boot_addr)
 620 {
 621         int     apic;
 622         u_int   ux;
 623         struct mptable_pos mpt;
 624
 625         POSTCODE(MP_ENABLE_POST);
 626
 627         lapic_config();
 628
 629         if (apic_io_enable)
 630                 ioapic_config();
 631
 632         if (mptable_fps_phyaddr) {
 633                 mptable_map(&mpt);
 634                 mptable_imcr(&mpt);
 635                 mptable_unmap(&mpt);
 636         }
 637 if (apic_io_enable) {
 638
 639         if (!mptable_fps_phyaddr)
 640                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 641
 642         mptable_map(&mpt);
 643
 644         /*
 645          * Examine the MP table for needed info
 646          */
 647         mptable_pass1(&mpt);
 648         mptable_pass2(&mpt);
 649
 650         mptable_unmap(&mpt);
 651
 652         /* Post scan cleanup */
 653         mptable_fix();
 654
 655         setup_apic_irq_mapping();
 656
 657         /* fill the LOGICAL io_apic_versions table */
 658         for (apic = 0; apic < mp_napics; ++apic) {
 659                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 660                 io_apic_versions[apic] = ux;
 661                 io_apic_set_id(apic, IO_TO_ID(apic));
 662         }
 663
 664         /* program each IO APIC in the system */
 665         for (apic = 0; apic < mp_napics; ++apic)
 666                 if (io_apic_setup(apic) < 0)
 667                         panic("IO APIC setup failure");
 668
 669 }
 670
 671         /*
 672          * These are required for SMP operation
 673          */
 674
 675         /* install a 'Spurious INTerrupt' vector */
 676         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 677                SDT_SYSIGT, SEL_KPL, 0);
 678
 679         /* install an inter-CPU IPI for TLB invalidation */
 680         setidt(XINVLTLB_OFFSET, Xinvltlb,
 681                SDT_SYSIGT, SEL_KPL, 0);
 682
 683         /* install an inter-CPU IPI for IPIQ messaging */
 684         setidt(XIPIQ_OFFSET, Xipiq,
 685                SDT_SYSIGT, SEL_KPL, 0);
 686
 687         /* install a timer vector */
 688         setidt(XTIMER_OFFSET, Xtimer,
 689                SDT_SYSIGT, SEL_KPL, 0);
 690
 691         /* install an inter-CPU IPI for CPU stop/restart */
 692         setidt(XCPUSTOP_OFFSET, Xcpustop,
 693                SDT_SYSIGT, SEL_KPL, 0);
 694
 695         /* start each Application Processor */
 696         start_all_aps(boot_addr);
 697 }
 698
 699
 700 /*
 701  * look for the MP spec signature
 702  */
 703
 704 /* string defined by the Intel MP Spec as identifying the MP table */
 705 #define MP_SIG          0x5f504d5f      /* _MP_ */
 706 #define NEXT(X)         ((X) += 4)
 707 static long
 708 mptable_search_sig(u_int32_t target, int count)
 709 {
 710         vm_size_t map_size;
 711         u_int32_t *addr;
 712         int x, ret;
 713
 714         KKASSERT(target != 0);
 715
 716         map_size = count * sizeof(u_int32_t);
 717         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 718
 719         ret = 0;
 720         for (x = 0; x < count; NEXT(x)) {
 721                 if (addr[x] == MP_SIG) {
 722                         /* make array index a byte index */
 723                         ret = target + (x * sizeof(u_int32_t));
 724                         break;
 725                 }
 726         }
 727
 728         pmap_unmapdev((vm_offset_t)addr, map_size);
 729         return ret;
 730 }
 731
 732
 733 typedef struct BUSDATA {
 734         u_char  bus_id;
 735         enum busTypes bus_type;
 736 }       bus_datum;
 737
 738 typedef struct INTDATA {
 739         u_char  int_type;
 740         u_short int_flags;
 741         u_char  src_bus_id;
 742         u_char  src_bus_irq;
 743         u_char  dst_apic_id;
 744         u_char  dst_apic_int;
 745         u_char  int_vector;
 746 }       io_int, local_int;
 747
 748 typedef struct BUSTYPENAME {
 749         u_char  type;
 750         char    name[7];
 751 }       bus_type_name;
 752
 753 static bus_type_name bus_type_table[] =
 754 {
 755         {CBUS, "CBUS"},
 756         {CBUSII, "CBUSII"},
 757         {EISA, "EISA"},
 758         {MCA, "MCA"},
 759         {UNKNOWN_BUSTYPE, "---"},
 760         {ISA, "ISA"},
 761         {MCA, "MCA"},
 762         {UNKNOWN_BUSTYPE, "---"},
 763         {UNKNOWN_BUSTYPE, "---"},
 764         {UNKNOWN_BUSTYPE, "---"},
 765         {UNKNOWN_BUSTYPE, "---"},
 766         {UNKNOWN_BUSTYPE, "---"},
 767         {PCI, "PCI"},
 768         {UNKNOWN_BUSTYPE, "---"},
 769         {UNKNOWN_BUSTYPE, "---"},
 770         {UNKNOWN_BUSTYPE, "---"},
 771         {UNKNOWN_BUSTYPE, "---"},
 772         {XPRESS, "XPRESS"},
 773         {UNKNOWN_BUSTYPE, "---"}
 774 };
 775
 776 /* from MP spec v1.4, table 5-1 */
 777 static int default_data[7][5] =
 778 {
 779 /*   nbus, id0, type0, id1, type1 */
 780         {1, 0, ISA, 255, 255},
 781         {1, 0, EISA, 255, 255},
 782         {1, 0, EISA, 255, 255},
 783         {1, 0, MCA, 255, 255},
 784         {2, 0, ISA, 1, PCI},
 785         {2, 0, EISA, 1, PCI},
 786         {2, 0, MCA, 1, PCI}
 787 };
 788
 789 /* the bus data */
 790 static bus_datum *bus_data;
 791
 792 /* the IO INT data, one entry per possible APIC INTerrupt */
 793 static io_int  *io_apic_ints;
 794 static int nintrs;
 795
 796 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 797 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 798 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 799 static int int_entry            (const struct INTENTRY *entry, int intr);
 800 static int lookup_bus_type      (char *name);
 801
 802 static int
 803 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 804 {
 805         const struct IOAPICENTRY *ioapic_ent;
 806
 807         switch (type) {
 808         case 1: /* bus_entry */
 809                 ++mp_nbusses;
 810                 break;
 811
 812         case 2: /* io_apic_entry */
 813                 ioapic_ent = pos;
 814                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 815                         io_apic_address[mp_napics++] =
 816                             (vm_offset_t)ioapic_ent->apic_address;
 817                 }
 818                 break;
 819
 820         case 3: /* int_entry */
 821                 ++nintrs;
 822                 break;
 823         }
 824         return 0;
 825 }
 826
 827 /*
 828  * 1st pass on motherboard's Intel MP specification table.
 829  *
 830  * determines:
 831  *      io_apic_address[N]
 832  *      mp_nbusses
 833  *      mp_napics
 834  *      nintrs
 835  */
 836 static void
 837 mptable_pass1(struct mptable_pos *mpt)
 838 {
 839         mpfps_t fps;
 840         int x;
 841
 842         POSTCODE(MPTABLE_PASS1_POST);
 843
 844         fps = mpt->mp_fps;
 845         KKASSERT(fps != NULL);
 846
 847         /* clear various tables */
 848         for (x = 0; x < NAPICID; ++x)
 849                 io_apic_address[x] = ~0;        /* IO APIC address table */
 850
 851         mp_nbusses = 0;
 852         mp_napics = 0;
 853         nintrs = 0;
 854
 855         /* check for use of 'default' configuration */
 856         if (fps->mpfb1 != 0) {
 857                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 858                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 859                 mp_napics = 1;
 860                 nintrs = 16;
 861         } else {
 862                 int error;
 863
 864                 error = mptable_iterate_entries(mpt->mp_cth,
 865                             mptable_ioapic_pass1_callback, NULL);
 866                 if (error)
 867                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 868         }
 869 }
 870
 871 struct mptable_ioapic2_cbarg {
 872         int     bus;
 873         int     apic;
 874         int     intr;
 875 };
 876
 877 static int
 878 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 879 {
 880         struct mptable_ioapic2_cbarg *arg = xarg;
 881
 882         switch (type) {
 883         case 1:
 884                 if (bus_entry(pos, arg->bus))
 885                         ++arg->bus;
 886                 break;
 887
 888         case 2:
 889                 if (io_apic_entry(pos, arg->apic))
 890                         ++arg->apic;
 891                 break;
 892
 893         case 3:
 894                 if (int_entry(pos, arg->intr))
 895                         ++arg->intr;
 896                 break;
 897         }
 898         return 0;
 899 }
 900
 901 /*
 902  * 2nd pass on motherboard's Intel MP specification table.
 903  *
 904  * sets:
 905  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 906  *      IO_TO_ID(N), logical IO to APIC ID table
 907  *      bus_data[N]
 908  *      io_apic_ints[N]
 909  */
 910 static void
 911 mptable_pass2(struct mptable_pos *mpt)
 912 {
 913         struct mptable_ioapic2_cbarg arg;
 914         mpfps_t fps;
 915         int error, x;
 916
 917         POSTCODE(MPTABLE_PASS2_POST);
 918
 919         fps = mpt->mp_fps;
 920         KKASSERT(fps != NULL);
 921
 922         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 923             M_DEVBUF, M_WAITOK);
 924         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 925             M_DEVBUF, M_WAITOK | M_ZERO);
 926         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 927             M_DEVBUF, M_WAITOK);
 928         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 929             M_DEVBUF, M_WAITOK);
 930
 931         for (x = 0; x < mp_napics; x++)
 932                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
 933
 934         /* clear various tables */
 935         for (x = 0; x < NAPICID; ++x) {
 936                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 937                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 938         }
 939
 940         /* clear bus data table */
 941         for (x = 0; x < mp_nbusses; ++x)
 942                 bus_data[x].bus_id = 0xff;
 943
 944         /* clear IO APIC INT table */
 945         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
 946                 io_apic_ints[x].int_type = 0xff;
 947                 io_apic_ints[x].int_vector = 0xff;
 948         }
 949
 950         /* check for use of 'default' configuration */
 951         if (fps->mpfb1 != 0) {
 952                 mptable_default(fps->mpfb1);
 953                 return;
 954         }
 955
 956         bzero(&arg, sizeof(arg));
 957         error = mptable_iterate_entries(mpt->mp_cth,
 958                     mptable_ioapic_pass2_callback, &arg);
 959         if (error)
 960                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
 961 }
 962
 963 /*
 964  * Check if we should perform a hyperthreading "fix-up" to
 965  * enumerate any logical CPU's that aren't already listed
 966  * in the table.
 967  *
 968  * XXX: We assume that all of the physical CPUs in the
 969  * system have the same number of logical CPUs.
 970  *
 971  * XXX: We assume that APIC ID's are allocated such that
 972  * the APIC ID's for a physical processor are aligned
 973  * with the number of logical CPU's in the processor.
 974  */
 975 static int
 976 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
 977 {
 978         int i, id, lcpus_max, logical_cpus;
 979
 980         if ((cpu_feature & CPUID_HTT) == 0)
 981                 return 0;
 982
 983         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
 984         if (lcpus_max <= 1)
 985                 return 0;
 986
 987         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
 988                 /*
 989                  * INSTRUCTION SET REFERENCE, A-M (#253666)
 990                  * Page 3-181, Table 3-20
 991                  * "The nearest power-of-2 integer that is not smaller
 992                  *  than EBX[23:16] is the number of unique initial APIC
 993                  *  IDs reserved for addressing different logical
 994                  *  processors in a physical package."
 995                  */
 996                 for (i = 0; ; ++i) {
 997                         if ((1 << i) >= lcpus_max) {
 998                                 lcpus_max = 1 << i;
 999                                 break;
1000                         }
1001                 }
1002         }
1003
1004         KKASSERT(cpu_count != 0);
1005         if (cpu_count == lcpus_max) {
1006                 /* We have nothing to fix */
1007                 return 0;
1008         } else if (cpu_count == 1) {
1009                 /* XXX this may be incorrect */
1010                 logical_cpus = lcpus_max;
1011         } else {
1012                 int cur, prev, dist;
1013
1014                 /*
1015                  * Calculate the distances between two nearest
1016                  * APIC IDs.  If all such distances are same,
1017                  * then it is the number of missing cpus that
1018                  * we are going to fill later.
1019                  */
1020                 dist = cur = prev = -1;
1021                 for (id = 0; id < MAXCPU; ++id) {
1022                         if ((id_mask & CPUMASK(id)) == 0)
1023                                 continue;
1024
1025                         cur = id;
1026                         if (prev >= 0) {
1027                                 int new_dist = cur - prev;
1028
1029                                 if (dist < 0)
1030                                         dist = new_dist;
1031
1032                                 /*
1033                                  * Make sure that all distances
1034                                  * between two nearest APIC IDs
1035                                  * are same.
1036                                  */
1037                                 if (dist != new_dist)
1038                                         return 0;
1039                         }
1040                         prev = cur;
1041                 }
1042                 if (dist == 1)
1043                         return 0;
1044
1045                 /* Must be power of 2 */
1046                 if (dist & (dist - 1))
1047                         return 0;
1048
1049                 /* Can't exceed CPU package capacity */
1050                 if (dist > lcpus_max)
1051                         logical_cpus = lcpus_max;
1052                 else
1053                         logical_cpus = dist;
1054         }
1055
1056         /*
1057          * For each APIC ID of a CPU that is set in the mask,
1058          * scan the other candidate APIC ID's for this
1059          * physical processor.  If any of those ID's are
1060          * already in the table, then kill the fixup.
1061          */
1062         for (id = 0; id < MAXCPU; id++) {
1063                 if ((id_mask & CPUMASK(id)) == 0)
1064                         continue;
1065                 /* First, make sure we are on a logical_cpus boundary. */
1066                 if (id % logical_cpus != 0)
1067                         return 0;
1068                 for (i = id + 1; i < id + logical_cpus; i++)
1069                         if ((id_mask & CPUMASK(i)) != 0)
1070                                 return 0;
1071         }
1072         return logical_cpus;
1073 }
1074
1075 static int
1076 mptable_map(struct mptable_pos *mpt)
1077 {
1078         mpfps_t fps = NULL;
1079         mpcth_t cth = NULL;
1080         vm_size_t cth_mapsz = 0;
1081
1082         KKASSERT(mptable_fps_phyaddr != 0);
1083
1084         bzero(mpt, sizeof(*mpt));
1085
1086         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1087         if (fps->pap != 0) {
1088                 /*
1089                  * Map configuration table header to get
1090                  * the base table size
1091                  */
1092                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1093                 cth_mapsz = cth->base_table_length;
1094                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1095
1096                 if (cth_mapsz < sizeof(*cth)) {
1097                         kprintf("invalid base MP table length %d\n",
1098                                 (int)cth_mapsz);
1099                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1100                         return EINVAL;
1101                 }
1102
1103                 /*
1104                  * Map the base table
1105                  */
1106                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1107         }
1108
1109         mpt->mp_fps = fps;
1110         mpt->mp_cth = cth;
1111         mpt->mp_cth_mapsz = cth_mapsz;
1112
1113         return 0;
1114 }
1115
1116 static void
1117 mptable_unmap(struct mptable_pos *mpt)
1118 {
1119         if (mpt->mp_cth != NULL) {
1120                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1121                 mpt->mp_cth = NULL;
1122                 mpt->mp_cth_mapsz = 0;
1123         }
1124         if (mpt->mp_fps != NULL) {
1125                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1126                 mpt->mp_fps = NULL;
1127         }
1128 }
1129
1130 void
1131 assign_apic_irq(int apic, int intpin, int irq)
1132 {
1133         int x;
1134
1135         if (int_to_apicintpin[irq].ioapic != -1)
1136                 panic("assign_apic_irq: inconsistent table");
1137
1138         int_to_apicintpin[irq].ioapic = apic;
1139         int_to_apicintpin[irq].int_pin = intpin;
1140         int_to_apicintpin[irq].apic_address = ioapic[apic];
1141         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1142
1143         for (x = 0; x < nintrs; x++) {
1144                 if ((io_apic_ints[x].int_type == 0 ||
1145                      io_apic_ints[x].int_type == 3) &&
1146                     io_apic_ints[x].int_vector == 0xff &&
1147                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1148                     io_apic_ints[x].dst_apic_int == intpin)
1149                         io_apic_ints[x].int_vector = irq;
1150         }
1151 }
1152
1153 void
1154 revoke_apic_irq(int irq)
1155 {
1156         int x;
1157         int oldapic;
1158         int oldintpin;
1159
1160         if (int_to_apicintpin[irq].ioapic == -1)
1161                 panic("revoke_apic_irq: inconsistent table");
1162
1163         oldapic = int_to_apicintpin[irq].ioapic;
1164         oldintpin = int_to_apicintpin[irq].int_pin;
1165
1166         int_to_apicintpin[irq].ioapic = -1;
1167         int_to_apicintpin[irq].int_pin = 0;
1168         int_to_apicintpin[irq].apic_address = NULL;
1169         int_to_apicintpin[irq].redirindex = 0;
1170
1171         for (x = 0; x < nintrs; x++) {
1172                 if ((io_apic_ints[x].int_type == 0 ||
1173                      io_apic_ints[x].int_type == 3) &&
1174                     io_apic_ints[x].int_vector != 0xff &&
1175                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1176                     io_apic_ints[x].dst_apic_int == oldintpin)
1177                         io_apic_ints[x].int_vector = 0xff;
1178         }
1179 }
1180
1181 /*
1182  * Allocate an IRQ
1183  */
1184 static void
1185 allocate_apic_irq(int intr)
1186 {
1187         int apic;
1188         int intpin;
1189         int irq;
1190
1191         if (io_apic_ints[intr].int_vector != 0xff)
1192                 return;         /* Interrupt handler already assigned */
1193
1194         if (io_apic_ints[intr].int_type != 0 &&
1195             (io_apic_ints[intr].int_type != 3 ||
1196              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1197               io_apic_ints[intr].dst_apic_int == 0)))
1198                 return;         /* Not INT or ExtInt on != (0, 0) */
1199
1200         irq = 0;
1201         while (irq < APIC_INTMAPSIZE &&
1202                int_to_apicintpin[irq].ioapic != -1)
1203                 irq++;
1204
1205         if (irq >= APIC_INTMAPSIZE)
1206                 return;         /* No free interrupt handlers */
1207
1208         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1209         intpin = io_apic_ints[intr].dst_apic_int;
1210
1211         assign_apic_irq(apic, intpin, irq);
1212 }
1213
1214
1215 static void
1216 swap_apic_id(int apic, int oldid, int newid)
1217 {
1218         int x;
1219         int oapic;
1220
1221
1222         if (oldid == newid)
1223                 return;                 /* Nothing to do */
1224
1225         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1226                apic, oldid, newid);
1227
1228         /* Swap physical APIC IDs in interrupt entries */
1229         for (x = 0; x < nintrs; x++) {
1230                 if (io_apic_ints[x].dst_apic_id == oldid)
1231                         io_apic_ints[x].dst_apic_id = newid;
1232                 else if (io_apic_ints[x].dst_apic_id == newid)
1233                         io_apic_ints[x].dst_apic_id = oldid;
1234         }
1235
1236         /* Swap physical APIC IDs in IO_TO_ID mappings */
1237         for (oapic = 0; oapic < mp_napics; oapic++)
1238                 if (IO_TO_ID(oapic) == newid)
1239                         break;
1240
1241         if (oapic < mp_napics) {
1242                 kprintf("Changing APIC ID for IO APIC #%d from "
1243                        "%d to %d in MP table\n",
1244                        oapic, newid, oldid);
1245                 IO_TO_ID(oapic) = oldid;
1246         }
1247         IO_TO_ID(apic) = newid;
1248 }
1249
1250
1251 static void
1252 fix_id_to_io_mapping(void)
1253 {
1254         int x;
1255
1256         for (x = 0; x < NAPICID; x++)
1257                 ID_TO_IO(x) = -1;
1258
1259         for (x = 0; x <= mp_naps; x++) {
1260                 if ((u_int)CPU_TO_ID(x) < NAPICID)
1261                         ID_TO_IO(CPU_TO_ID(x)) = x;
1262         }
1263
1264         for (x = 0; x < mp_napics; x++) {
1265                 if ((u_int)IO_TO_ID(x) < NAPICID)
1266                         ID_TO_IO(IO_TO_ID(x)) = x;
1267         }
1268 }
1269
1270
1271 static int
1272 first_free_apic_id(void)
1273 {
1274         int freeid, x;
1275
1276         for (freeid = 0; freeid < NAPICID; freeid++) {
1277                 for (x = 0; x <= mp_naps; x++)
1278                         if (CPU_TO_ID(x) == freeid)
1279                                 break;
1280                 if (x <= mp_naps)
1281                         continue;
1282                 for (x = 0; x < mp_napics; x++)
1283                         if (IO_TO_ID(x) == freeid)
1284                                 break;
1285                 if (x < mp_napics)
1286                         continue;
1287                 return freeid;
1288         }
1289         return freeid;
1290 }
1291
1292
1293 static int
1294 io_apic_id_acceptable(int apic, int id)
1295 {
1296         int cpu;                /* Logical CPU number */
1297         int oapic;              /* Logical IO APIC number for other IO APIC */
1298
1299         if ((u_int)id >= NAPICID)
1300                 return 0;       /* Out of range */
1301
1302         for (cpu = 0; cpu <= mp_naps; cpu++) {
1303                 if (CPU_TO_ID(cpu) == id)
1304                         return 0;       /* Conflict with CPU */
1305         }
1306
1307         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++) {
1308                 if (IO_TO_ID(oapic) == id)
1309                         return 0;       /* Conflict with other APIC */
1310         }
1311
1312         return 1;               /* ID is acceptable for IO APIC */
1313 }
1314
1315 static
1316 io_int *
1317 io_apic_find_int_entry(int apic, int pin)
1318 {
1319         int     x;
1320
1321         /* search each of the possible INTerrupt sources */
1322         for (x = 0; x < nintrs; ++x) {
1323                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1324                     (pin == io_apic_ints[x].dst_apic_int))
1325                         return (&io_apic_ints[x]);
1326         }
1327         return NULL;
1328 }
1329
1330 /*
1331  * parse an Intel MP specification table
1332  */
1333 static void
1334 mptable_fix(void)
1335 {
1336         int     x;
1337         int     id;
1338         int     apic;           /* IO APIC unit number */
1339         int     freeid;         /* Free physical APIC ID */
1340         int     physid;         /* Current physical IO APIC ID */
1341         io_int *io14;
1342         int     bus_0 = 0;      /* Stop GCC warning */
1343         int     bus_pci = 0;    /* Stop GCC warning */
1344         int     num_pci_bus;
1345
1346         /*
1347          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1348          * did it wrong.  The MP spec says that when more than 1 PCI bus
1349          * exists the BIOS must begin with bus entries for the PCI bus and use
1350          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1351          * exists the BIOS can choose to ignore this ordering, and indeed many
1352          * MP motherboards do ignore it.  This causes a problem when the PCI
1353          * sub-system makes requests of the MP sub-system based on PCI bus
1354          * numbers.     So here we look for the situation and renumber the
1355          * busses and associated INTs in an effort to "make it right".
1356          */
1357
1358         /* find bus 0, PCI bus, count the number of PCI busses */
1359         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1360                 if (bus_data[x].bus_id == 0) {
1361                         bus_0 = x;
1362                 }
1363                 if (bus_data[x].bus_type == PCI) {
1364                         ++num_pci_bus;
1365                         bus_pci = x;
1366                 }
1367         }
1368         /*
1369          * bus_0 == slot of bus with ID of 0
1370          * bus_pci == slot of last PCI bus encountered
1371          */
1372
1373         /* check the 1 PCI bus case for sanity */
1374         /* if it is number 0 all is well */
1375         if (num_pci_bus == 1 &&
1376             bus_data[bus_pci].bus_id != 0) {
1377
1378                 /* mis-numbered, swap with whichever bus uses slot 0 */
1379
1380                 /* swap the bus entry types */
1381                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1382                 bus_data[bus_0].bus_type = PCI;
1383
1384                 /* swap each relevant INTerrupt entry */
1385                 id = bus_data[bus_pci].bus_id;
1386                 for (x = 0; x < nintrs; ++x) {
1387                         if (io_apic_ints[x].src_bus_id == id) {
1388                                 io_apic_ints[x].src_bus_id = 0;
1389                         }
1390                         else if (io_apic_ints[x].src_bus_id == 0) {
1391                                 io_apic_ints[x].src_bus_id = id;
1392                         }
1393                 }
1394         }
1395
1396         /* Assign IO APIC IDs.
1397          *
1398          * First try the existing ID. If a conflict is detected, try
1399          * the ID in the MP table.  If a conflict is still detected, find
1400          * a free id.
1401          *
1402          * We cannot use the ID_TO_IO table before all conflicts has been
1403          * resolved and the table has been corrected.
1404          */
1405         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1406
1407                 /* First try to use the value set by the BIOS */
1408                 physid = io_apic_get_id(apic);
1409                 if (io_apic_id_acceptable(apic, physid)) {
1410                         if (IO_TO_ID(apic) != physid)
1411                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1412                         continue;
1413                 }
1414
1415                 /* Then check if the value in the MP table is acceptable */
1416                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1417                         continue;
1418
1419                 /* Last resort, find a free APIC ID and use it */
1420                 freeid = first_free_apic_id();
1421                 if (freeid >= NAPICID)
1422                         panic("No free physical APIC IDs found");
1423
1424                 if (io_apic_id_acceptable(apic, freeid)) {
1425                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1426                         continue;
1427                 }
1428                 panic("Free physical APIC ID not usable");
1429         }
1430         fix_id_to_io_mapping();
1431
1432         /* detect and fix broken Compaq MP table */
1433         if (apic_int_type(0, 0) == -1) {
1434                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1435                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1436                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1437                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1438                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1439                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1440                 nintrs++;
1441         } else if (apic_int_type(0, 0) == 0) {
1442                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1443                 for (x = 0; x < nintrs; ++x)
1444                         if ((ID_TO_IO(io_apic_ints[x].dst_apic_id) == 0) &&
1445                             (io_apic_ints[x].dst_apic_int) == 0) {
1446                                 io_apic_ints[x].int_type = 3;
1447                                 io_apic_ints[x].int_vector = 0xff;
1448                                 break;
1449                         }
1450         }
1451
1452         /*
1453          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1454          * controllers universally come in pairs.  If IRQ 14 is specified
1455          * as an ISA interrupt, then IRQ 15 had better be too.
1456          *
1457          * [ Shuttle XPC / AMD Athlon X2 ]
1458          *      The MPTable is missing an entry for IRQ 15.  Note that the
1459          *      ACPI table has an entry for both 14 and 15.
1460          */
1461         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1462                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1463                 io14 = io_apic_find_int_entry(0, 14);
1464                 io_apic_ints[nintrs] = *io14;
1465                 io_apic_ints[nintrs].src_bus_irq = 15;
1466                 io_apic_ints[nintrs].dst_apic_int = 15;
1467                 nintrs++;
1468         }
1469 }
1470
1471 /* Assign low level interrupt handlers */
1472 static void
1473 setup_apic_irq_mapping(void)
1474 {
1475         int     x;
1476         int     int_vector;
1477
1478         /* Clear array */
1479         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1480                 int_to_apicintpin[x].ioapic = -1;
1481                 int_to_apicintpin[x].int_pin = 0;
1482                 int_to_apicintpin[x].apic_address = NULL;
1483                 int_to_apicintpin[x].redirindex = 0;
1484
1485                 /* Default to masked */
1486                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1487         }
1488
1489         /* First assign ISA/EISA interrupts */
1490         for (x = 0; x < nintrs; x++) {
1491                 int_vector = io_apic_ints[x].src_bus_irq;
1492                 if (int_vector < APIC_INTMAPSIZE &&
1493                     io_apic_ints[x].int_vector == 0xff &&
1494                     int_to_apicintpin[int_vector].ioapic == -1 &&
1495                     (apic_int_is_bus_type(x, ISA) ||
1496                      apic_int_is_bus_type(x, EISA)) &&
1497                     io_apic_ints[x].int_type == 0) {
1498                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1499                                         io_apic_ints[x].dst_apic_int,
1500                                         int_vector);
1501                 }
1502         }
1503
1504         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1505         for (x = 0; x < nintrs; x++) {
1506                 if (io_apic_ints[x].dst_apic_int == 0 &&
1507                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1508                     io_apic_ints[x].int_vector == 0xff &&
1509                     int_to_apicintpin[0].ioapic == -1 &&
1510                     io_apic_ints[x].int_type == 3) {
1511                         assign_apic_irq(0, 0, 0);
1512                         break;
1513                 }
1514         }
1515
1516         /* Assign PCI interrupts */
1517         for (x = 0; x < nintrs; ++x) {
1518                 if (io_apic_ints[x].int_type == 0 &&
1519                     io_apic_ints[x].int_vector == 0xff &&
1520                     apic_int_is_bus_type(x, PCI))
1521                         allocate_apic_irq(x);
1522         }
1523 }
1524
1525 void
1526 mp_set_cpuids(int cpu_id, int apic_id)
1527 {
1528         CPU_TO_ID(cpu_id) = apic_id;
1529         ID_TO_CPU(apic_id) = cpu_id;
1530 }
1531
1532 static int
1533 processor_entry(const struct PROCENTRY *entry, int cpu)
1534 {
1535         KKASSERT(cpu > 0);
1536
1537         /* check for usability */
1538         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1539                 return 0;
1540
1541         /* check for BSP flag */
1542         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1543                 mp_set_cpuids(0, entry->apic_id);
1544                 return 0;       /* its already been counted */
1545         }
1546
1547         /* add another AP to list, if less than max number of CPUs */
1548         else if (cpu < MAXCPU) {
1549                 mp_set_cpuids(cpu, entry->apic_id);
1550                 return 1;
1551         }
1552
1553         return 0;
1554 }
1555
1556 static int
1557 bus_entry(const struct BUSENTRY *entry, int bus)
1558 {
1559         int     x;
1560         char    c, name[8];
1561
1562         /* encode the name into an index */
1563         for (x = 0; x < 6; ++x) {
1564                 if ((c = entry->bus_type[x]) == ' ')
1565                         break;
1566                 name[x] = c;
1567         }
1568         name[x] = '\0';
1569
1570         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1571                 panic("unknown bus type: '%s'", name);
1572
1573         bus_data[bus].bus_id = entry->bus_id;
1574         bus_data[bus].bus_type = x;
1575
1576         return 1;
1577 }
1578
1579 static int
1580 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1581 {
1582         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1583                 return 0;
1584
1585         IO_TO_ID(apic) = entry->apic_id;
1586         ID_TO_IO(entry->apic_id) = apic;
1587
1588         return 1;
1589 }
1590
1591 static int
1592 lookup_bus_type(char *name)
1593 {
1594         int     x;
1595
1596         for (x = 0; x < MAX_BUSTYPE; ++x)
1597                 if (strcmp(bus_type_table[x].name, name) == 0)
1598                         return bus_type_table[x].type;
1599
1600         return UNKNOWN_BUSTYPE;
1601 }
1602
1603 static int
1604 int_entry(const struct INTENTRY *entry, int intr)
1605 {
1606         int apic;
1607
1608         io_apic_ints[intr].int_type = entry->int_type;
1609         io_apic_ints[intr].int_flags = entry->int_flags;
1610         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1611         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1612         if (entry->dst_apic_id == 255) {
1613                 /* This signal goes to all IO APICS.  Select an IO APIC
1614                    with sufficient number of interrupt pins */
1615                 for (apic = 0; apic < mp_napics; apic++)
1616                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1617                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1618                             entry->dst_apic_int)
1619                                 break;
1620                 if (apic < mp_napics)
1621                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1622                 else
1623                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1624         } else
1625                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1626         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1627
1628         return 1;
1629 }
1630
1631 static int
1632 apic_int_is_bus_type(int intr, int bus_type)
1633 {
1634         int     bus;
1635
1636         for (bus = 0; bus < mp_nbusses; ++bus)
1637                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1638                     && ((int) bus_data[bus].bus_type == bus_type))
1639                         return 1;
1640
1641         return 0;
1642 }
1643
1644 /*
1645  * Given a traditional ISA INT mask, return an APIC mask.
1646  */
1647 u_int
1648 isa_apic_mask(u_int isa_mask)
1649 {
1650         int isa_irq;
1651         int apic_pin;
1652
1653 #if defined(SKIP_IRQ15_REDIRECT)
1654         if (isa_mask == (1 << 15)) {
1655                 kprintf("skipping ISA IRQ15 redirect\n");
1656                 return isa_mask;
1657         }
1658 #endif  /* SKIP_IRQ15_REDIRECT */
1659
1660         isa_irq = ffs(isa_mask);                /* find its bit position */
1661         if (isa_irq == 0)                       /* doesn't exist */
1662                 return 0;
1663         --isa_irq;                              /* make it zero based */
1664
1665         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1666         if (apic_pin == -1)
1667                 return 0;
1668
1669         return (1 << apic_pin);                 /* convert pin# to a mask */
1670 }
1671
1672 /*
1673  * Determine which APIC pin an ISA/EISA INT is attached to.
1674  */
1675 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1676 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1677 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1678 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1679
1680 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1681 int
1682 isa_apic_irq(int isa_irq)
1683 {
1684         int     intr;
1685
1686         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1687                 if (INTTYPE(intr) == 0) {               /* standard INT */
1688                         if (SRCBUSIRQ(intr) == isa_irq) {
1689                                 if (apic_int_is_bus_type(intr, ISA) ||
1690                                     apic_int_is_bus_type(intr, EISA)) {
1691                                         if (INTIRQ(intr) == 0xff)
1692                                                 return -1; /* unassigned */
1693                                         return INTIRQ(intr);    /* found */
1694                                 }
1695                         }
1696                 }
1697         }
1698         return -1;                                      /* NOT found */
1699 }
1700
1701
1702 /*
1703  * Determine which APIC pin a PCI INT is attached to.
1704  */
1705 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1706 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1707 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1708 int
1709 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1710 {
1711         int     intr;
1712
1713         --pciInt;                                       /* zero based */
1714
1715         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1716                 if ((INTTYPE(intr) == 0)                /* standard INT */
1717                     && (SRCBUSID(intr) == pciBus)
1718                     && (SRCBUSDEVICE(intr) == pciDevice)
1719                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1720                         if (apic_int_is_bus_type(intr, PCI)) {
1721                                 if (INTIRQ(intr) == 0xff) {
1722                                         kprintf("IOAPIC: pci_apic_irq() "
1723                                                 "failed\n");
1724                                         return -1;      /* unassigned */
1725                                 }
1726                                 return INTIRQ(intr);    /* exact match */
1727                         }
1728                 }
1729         }
1730
1731         return -1;                                      /* NOT found */
1732 }
1733
1734 int
1735 next_apic_irq(int irq)
1736 {
1737         int intr, ointr;
1738         int bus, bustype;
1739
1740         bus = 0;
1741         bustype = 0;
1742         for (intr = 0; intr < nintrs; intr++) {
1743                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1744                         continue;
1745                 bus = SRCBUSID(intr);
1746                 bustype = apic_bus_type(bus);
1747                 if (bustype != ISA &&
1748                     bustype != EISA &&
1749                     bustype != PCI)
1750                         continue;
1751                 break;
1752         }
1753         if (intr >= nintrs) {
1754                 return -1;
1755         }
1756         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1757                 if (INTTYPE(ointr) != 0)
1758                         continue;
1759                 if (bus != SRCBUSID(ointr))
1760                         continue;
1761                 if (bustype == PCI) {
1762                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1763                                 continue;
1764                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1765                                 continue;
1766                 }
1767                 if (bustype == ISA || bustype == EISA) {
1768                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1769                                 continue;
1770                 }
1771                 if (INTPIN(intr) == INTPIN(ointr))
1772                         continue;
1773                 break;
1774         }
1775         if (ointr >= nintrs) {
1776                 return -1;
1777         }
1778         return INTIRQ(ointr);
1779 }
1780 #undef SRCBUSLINE
1781 #undef SRCBUSDEVICE
1782 #undef SRCBUSID
1783 #undef SRCBUSIRQ
1784
1785 #undef INTPIN
1786 #undef INTIRQ
1787 #undef INTAPIC
1788 #undef INTTYPE
1789
1790 /*
1791  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1792  *
1793  * XXX FIXME:
1794  *  Exactly what this means is unclear at this point.  It is a solution
1795  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1796  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1797  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1798  *  option.
1799  */
1800 int
1801 undirect_isa_irq(int rirq)
1802 {
1803 #if defined(READY)
1804         if (bootverbose)
1805             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1806         /** FIXME: tickle the MB redirector chip */
1807         return /* XXX */;
1808 #else
1809         if (bootverbose)
1810             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1811         return 0;
1812 #endif  /* READY */
1813 }
1814
1815
1816 /*
1817  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1818  */
1819 int
1820 undirect_pci_irq(int rirq)
1821 {
1822 #if defined(READY)
1823         if (bootverbose)
1824                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1825
1826         /** FIXME: tickle the MB redirector chip */
1827         return /* XXX */;
1828 #else
1829         if (bootverbose)
1830                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1831                        rirq);
1832         return 0;
1833 #endif  /* READY */
1834 }
1835
1836
1837 /*
1838  * given a bus ID, return:
1839  *  the bus type if found
1840  *  -1 if NOT found
1841  */
1842 int
1843 apic_bus_type(int id)
1844 {
1845         int     x;
1846
1847         for (x = 0; x < mp_nbusses; ++x)
1848                 if (bus_data[x].bus_id == id)
1849                         return bus_data[x].bus_type;
1850
1851         return -1;
1852 }
1853
1854 /*
1855  * given a LOGICAL APIC# and pin#, return:
1856  *  the associated src bus ID if found
1857  *  -1 if NOT found
1858  */
1859 int
1860 apic_src_bus_id(int apic, int pin)
1861 {
1862         int     x;
1863
1864         /* search each of the possible INTerrupt sources */
1865         for (x = 0; x < nintrs; ++x)
1866                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1867                     (pin == io_apic_ints[x].dst_apic_int))
1868                         return (io_apic_ints[x].src_bus_id);
1869
1870         return -1;              /* NOT found */
1871 }
1872
1873 /*
1874  * given a LOGICAL APIC# and pin#, return:
1875  *  the associated src bus IRQ if found
1876  *  -1 if NOT found
1877  */
1878 int
1879 apic_src_bus_irq(int apic, int pin)
1880 {
1881         int     x;
1882
1883         for (x = 0; x < nintrs; x++)
1884                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1885                     (pin == io_apic_ints[x].dst_apic_int))
1886                         return (io_apic_ints[x].src_bus_irq);
1887
1888         return -1;              /* NOT found */
1889 }
1890
1891
1892 /*
1893  * given a LOGICAL APIC# and pin#, return:
1894  *  the associated INTerrupt type if found
1895  *  -1 if NOT found
1896  */
1897 int
1898 apic_int_type(int apic, int pin)
1899 {
1900         int     x;
1901
1902         /* search each of the possible INTerrupt sources */
1903         for (x = 0; x < nintrs; ++x) {
1904                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1905                     (pin == io_apic_ints[x].dst_apic_int))
1906                         return (io_apic_ints[x].int_type);
1907         }
1908         return -1;              /* NOT found */
1909 }
1910
1911 /*
1912  * Return the IRQ associated with an APIC pin
1913  */
1914 int
1915 apic_irq(int apic, int pin)
1916 {
1917         int x;
1918         int res;
1919
1920         for (x = 0; x < nintrs; ++x) {
1921                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1922                     (pin == io_apic_ints[x].dst_apic_int)) {
1923                         res = io_apic_ints[x].int_vector;
1924                         if (res == 0xff)
1925                                 return -1;
1926                         if (apic != int_to_apicintpin[res].ioapic)
1927                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1928                         if (pin != int_to_apicintpin[res].int_pin)
1929                                 panic("apic_irq inconsistent table (2)");
1930                         return res;
1931                 }
1932         }
1933         return -1;
1934 }
1935
1936
1937 /*
1938  * given a LOGICAL APIC# and pin#, return:
1939  *  the associated trigger mode if found
1940  *  -1 if NOT found
1941  */
1942 int
1943 apic_trigger(int apic, int pin)
1944 {
1945         int     x;
1946
1947         /* search each of the possible INTerrupt sources */
1948         for (x = 0; x < nintrs; ++x)
1949                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1950                     (pin == io_apic_ints[x].dst_apic_int))
1951                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1952
1953         return -1;              /* NOT found */
1954 }
1955
1956
1957 /*
1958  * given a LOGICAL APIC# and pin#, return:
1959  *  the associated 'active' level if found
1960  *  -1 if NOT found
1961  */
1962 int
1963 apic_polarity(int apic, int pin)
1964 {
1965         int     x;
1966
1967         /* search each of the possible INTerrupt sources */
1968         for (x = 0; x < nintrs; ++x)
1969                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1970                     (pin == io_apic_ints[x].dst_apic_int))
1971                         return (io_apic_ints[x].int_flags & 0x03);
1972
1973         return -1;              /* NOT found */
1974 }
1975
1976 /*
1977  * set data according to MP defaults
1978  * FIXME: probably not complete yet...
1979  */
1980 static void
1981 mptable_default(int type)
1982 {
1983         int     io_apic_id;
1984         int     pin;
1985
1986 #if 0
1987         kprintf("  MP default config type: %d\n", type);
1988         switch (type) {
1989         case 1:
1990                 kprintf("   bus: ISA, APIC: 82489DX\n");
1991                 break;
1992         case 2:
1993                 kprintf("   bus: EISA, APIC: 82489DX\n");
1994                 break;
1995         case 3:
1996                 kprintf("   bus: EISA, APIC: 82489DX\n");
1997                 break;
1998         case 4:
1999                 kprintf("   bus: MCA, APIC: 82489DX\n");
2000                 break;
2001         case 5:
2002                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2003                 break;
2004         case 6:
2005                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2006                 break;
2007         case 7:
2008                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2009                 break;
2010         default:
2011                 kprintf("   future type\n");
2012                 break;
2013                 /* NOTREACHED */
2014         }
2015 #endif  /* 0 */
2016
2017         /* one and only IO APIC */
2018         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2019
2020         /*
2021          * sanity check, refer to MP spec section 3.6.6, last paragraph
2022          * necessary as some hardware isn't properly setting up the IO APIC
2023          */
2024 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2025         if (io_apic_id != 2) {
2026 #else
2027         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2028 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2029                 io_apic_set_id(0, 2);
2030                 io_apic_id = 2;
2031         }
2032         IO_TO_ID(0) = io_apic_id;
2033         ID_TO_IO(io_apic_id) = 0;
2034
2035         /* fill out bus entries */
2036         switch (type) {
2037         case 1:
2038         case 2:
2039         case 3:
2040         case 4:
2041         case 5:
2042         case 6:
2043         case 7:
2044                 bus_data[0].bus_id = default_data[type - 1][1];
2045                 bus_data[0].bus_type = default_data[type - 1][2];
2046                 bus_data[1].bus_id = default_data[type - 1][3];
2047                 bus_data[1].bus_type = default_data[type - 1][4];
2048                 break;
2049
2050         /* case 4: case 7:                 MCA NOT supported */
2051         default:                /* illegal/reserved */
2052                 panic("BAD default MP config: %d", type);
2053                 /* NOTREACHED */
2054         }
2055
2056         /* general cases from MP v1.4, table 5-2 */
2057         for (pin = 0; pin < 16; ++pin) {
2058                 io_apic_ints[pin].int_type = 0;
2059                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2060                 io_apic_ints[pin].src_bus_id = 0;
2061                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2062                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2063                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2064         }
2065
2066         /* special cases from MP v1.4, table 5-2 */
2067         if (type == 2) {
2068                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2069                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2070 #if !defined(APIC_MIXED_MODE)
2071                 /** FIXME: ??? */
2072                 panic("sorry, can't support type 2 default yet");
2073 #endif  /* APIC_MIXED_MODE */
2074         }
2075         else
2076                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2077
2078         if (type == 7)
2079                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2080         else
2081                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2082 }
2083
2084 /*
2085  * Map a physical memory address representing I/O into KVA.  The I/O
2086  * block is assumed not to cross a page boundary.
2087  */
2088 void *
2089 permanent_io_mapping(vm_paddr_t pa)
2090 {
2091         KKASSERT(pa < 0x100000000LL);
2092
2093         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2094 }
2095
2096 /*
2097  * start each AP in our list
2098  */
2099 static int
2100 start_all_aps(u_int boot_addr)
2101 {
2102         vm_offset_t va = boot_address + KERNBASE;
2103         u_int64_t *pt4, *pt3, *pt2;
2104         int     x, i, pg;
2105         int     shift;
2106         int     smicount;
2107         int     smibest;
2108         int     smilast;
2109         u_char  mpbiosreason;
2110         u_long  mpbioswarmvec;
2111         struct mdglobaldata *gd;
2112         struct privatespace *ps;
2113
2114         POSTCODE(START_ALL_APS_POST);
2115
2116         /* Initialize BSP's local APIC */
2117         apic_initialize(TRUE);
2118
2119         /* Finalize PIC */
2120         MachIntrABI.finalize();
2121
2122         /* install the AP 1st level boot code */
2123         pmap_kenter(va, boot_address);
2124         cpu_invlpg((void *)va);         /* JG XXX */
2125         bcopy(mptramp_start, (void *)va, bootMP_size);
2126
2127         /* Locate the page tables, they'll be below the trampoline */
2128         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2129         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2130         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2131
2132         /* Create the initial 1GB replicated page tables */
2133         for (i = 0; i < 512; i++) {
2134                 /* Each slot of the level 4 pages points to the same level 3 page */
2135                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2136                 pt4[i] |= PG_V | PG_RW | PG_U;
2137
2138                 /* Each slot of the level 3 pages points to the same level 2 page */
2139                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2140                 pt3[i] |= PG_V | PG_RW | PG_U;
2141
2142                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2143                 pt2[i] = i * (2 * 1024 * 1024);
2144                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2145         }
2146
2147         /* save the current value of the warm-start vector */
2148         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2149         outb(CMOS_REG, BIOS_RESET);
2150         mpbiosreason = inb(CMOS_DATA);
2151
2152         /* setup a vector to our boot code */
2153         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2154         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2155         outb(CMOS_REG, BIOS_RESET);
2156         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2157
2158         /*
2159          * If we have a TSC we can figure out the SMI interrupt rate.
2160          * The SMI does not necessarily use a constant rate.  Spend
2161          * up to 250ms trying to figure it out.
2162          */
2163         smibest = 0;
2164         if (cpu_feature & CPUID_TSC) {
2165                 set_apic_timer(275000);
2166                 smilast = read_apic_timer();
2167                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2168                         smicount = smitest();
2169                         if (smibest == 0 || smilast - smicount < smibest)
2170                                 smibest = smilast - smicount;
2171                         smilast = smicount;
2172                 }
2173                 if (smibest > 250000)
2174                         smibest = 0;
2175                 if (smibest) {
2176                         smibest = smibest * (int64_t)1000000 /
2177                                   get_apic_timer_frequency();
2178                 }
2179         }
2180         if (smibest)
2181                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2182                         1000000 / smibest, smibest);
2183
2184         kprintf("SMP: Starting %d APs: ", mp_naps);
2185         /* start each AP */
2186         for (x = 1; x <= mp_naps; ++x) {
2187
2188                 /* This is a bit verbose, it will go away soon.  */
2189
2190                 /* first page of AP's private space */
2191                 pg = x * x86_64_btop(sizeof(struct privatespace));
2192
2193                 /* allocate new private data page(s) */
2194                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2195                                 MDGLOBALDATA_BASEALLOC_SIZE);
2196
2197                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2198                 bzero(gd, sizeof(*gd));
2199                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2200
2201                 /* prime data page for it to use */
2202                 mi_gdinit(&gd->mi, x);
2203                 cpu_gdinit(gd, x);
2204                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2205                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2206
2207                 /* setup a vector to our boot code */
2208                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2209                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2210                 outb(CMOS_REG, BIOS_RESET);
2211                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2212
2213                 /*
2214                  * Setup the AP boot stack
2215                  */
2216                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2217                 bootAP = x;
2218
2219                 /* attempt to start the Application Processor */
2220                 CHECK_INIT(99); /* setup checkpoints */
2221                 if (!start_ap(gd, boot_addr, smibest)) {
2222                         kprintf("\nAP #%d (PHY# %d) failed!\n",
2223                                 x, CPU_TO_ID(x));
2224                         CHECK_PRINT("trace");   /* show checkpoints */
2225                         /* better panic as the AP may be running loose */
2226                         kprintf("panic y/n? [y] ");
2227                         if (cngetc() != 'n')
2228                                 panic("bye-bye");
2229                 }
2230                 CHECK_PRINT("trace");           /* show checkpoints */
2231
2232                 /* record its version info */
2233                 cpu_apic_versions[x] = cpu_apic_versions[0];
2234         }
2235
2236         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2237         ncpus = x;
2238
2239         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2240         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2241                 ;
2242         --shift;
2243         ncpus2_shift = shift;
2244         ncpus2 = 1 << shift;
2245         ncpus2_mask = ncpus2 - 1;
2246
2247         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2248         if ((1 << shift) < ncpus)
2249                 ++shift;
2250         ncpus_fit = 1 << shift;
2251         ncpus_fit_mask = ncpus_fit - 1;
2252
2253         /* build our map of 'other' CPUs */
2254         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2255         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2256         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2257
2258         /* fill in our (BSP) APIC version */
2259         cpu_apic_versions[0] = lapic->version;
2260
2261         /* restore the warmstart vector */
2262         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2263         outb(CMOS_REG, BIOS_RESET);
2264         outb(CMOS_DATA, mpbiosreason);
2265
2266         /*
2267          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2268          * up, clean out the P==V mapping we did earlier.
2269          */
2270         pmap_set_opt();
2271
2272         /* number of APs actually started */
2273         return ncpus - 1;
2274 }
2275
2276
2277 /*
2278  * load the 1st level AP boot code into base memory.
2279  */
2280
2281 /* targets for relocation */
2282 extern void bigJump(void);
2283 extern void bootCodeSeg(void);
2284 extern void bootDataSeg(void);
2285 extern void MPentry(void);
2286 extern u_int MP_GDT;
2287 extern u_int mp_gdtbase;
2288
2289 #if 0
2290
2291 static void
2292 install_ap_tramp(u_int boot_addr)
2293 {
2294         int     x;
2295         int     size = *(int *) ((u_long) & bootMP_size);
2296         u_char *src = (u_char *) ((u_long) bootMP);
2297         u_char *dst = (u_char *) boot_addr + KERNBASE;
2298         u_int   boot_base = (u_int) bootMP;
2299         u_int8_t *dst8;
2300         u_int16_t *dst16;
2301         u_int32_t *dst32;
2302
2303         POSTCODE(INSTALL_AP_TRAMP_POST);
2304
2305         for (x = 0; x < size; ++x)
2306                 *dst++ = *src++;
2307
2308         /*
2309          * modify addresses in code we just moved to basemem. unfortunately we
2310          * need fairly detailed info about mpboot.s for this to work.  changes
2311          * to mpboot.s might require changes here.
2312          */
2313
2314         /* boot code is located in KERNEL space */
2315         dst = (u_char *) boot_addr + KERNBASE;
2316
2317         /* modify the lgdt arg */
2318         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2319         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2320
2321         /* modify the ljmp target for MPentry() */
2322         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2323         *dst32 = ((u_int) MPentry - KERNBASE);
2324
2325         /* modify the target for boot code segment */
2326         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2327         dst8 = (u_int8_t *) (dst16 + 1);
2328         *dst16 = (u_int) boot_addr & 0xffff;
2329         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2330
2331         /* modify the target for boot data segment */
2332         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2333         dst8 = (u_int8_t *) (dst16 + 1);
2334         *dst16 = (u_int) boot_addr & 0xffff;
2335         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2336 }
2337
2338 #endif
2339
2340 /*
2341  * This function starts the AP (application processor) identified
2342  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2343  * to accomplish this.  This is necessary because of the nuances
2344  * of the different hardware we might encounter.  It ain't pretty,
2345  * but it seems to work.
2346  *
2347  * NOTE: eventually an AP gets to ap_init(), which is called just
2348  * before the AP goes into the LWKT scheduler's idle loop.
2349  */
2350 static int
2351 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2352 {
2353         int     physical_cpu;
2354         int     vector;
2355         u_long  icr_lo, icr_hi;
2356
2357         POSTCODE(START_AP_POST);
2358
2359         /* get the PHYSICAL APIC ID# */
2360         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2361
2362         /* calculate the vector */
2363         vector = (boot_addr >> 12) & 0xff;
2364
2365         /* We don't want anything interfering */
2366         cpu_disable_intr();
2367
2368         /* Make sure the target cpu sees everything */
2369         wbinvd();
2370
2371         /*
2372          * Try to detect when a SMI has occurred, wait up to 200ms.
2373          *
2374          * If a SMI occurs during an AP reset but before we issue
2375          * the STARTUP command, the AP may brick.  To work around
2376          * this problem we hold off doing the AP startup until
2377          * after we have detected the SMI.  Hopefully another SMI
2378          * will not occur before we finish the AP startup.
2379          *
2380          * Retries don't seem to help.  SMIs have a window of opportunity
2381          * and if USB->legacy keyboard emulation is enabled in the BIOS
2382          * the interrupt rate can be quite high.
2383          *
2384          * NOTE: Don't worry about the L1 cache load, it might bloat
2385          *       ldelta a little but ndelta will be so huge when the SMI
2386          *       occurs the detection logic will still work fine.
2387          */
2388         if (smibest) {
2389                 set_apic_timer(200000);
2390                 smitest();
2391         }
2392
2393         /*
2394          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2395          * and running the target CPU. OR this INIT IPI might be latched (P5
2396          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2397          * ignored.
2398          *
2399          * see apic/apicreg.h for icr bit definitions.
2400          *
2401          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2402          */
2403
2404         /*
2405          * Setup the address for the target AP.  We can setup
2406          * icr_hi once and then just trigger operations with
2407          * icr_lo.
2408          */
2409         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2410         icr_hi |= (physical_cpu << 24);
2411         icr_lo = lapic->icr_lo & 0xfff00000;
2412         lapic->icr_hi = icr_hi;
2413
2414         /*
2415          * Do an INIT IPI: assert RESET
2416          *
2417          * Use edge triggered mode to assert INIT
2418          */
2419         lapic->icr_lo = icr_lo | 0x00004500;
2420         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2421                  /* spin */ ;
2422
2423         /*
2424          * The spec calls for a 10ms delay but we may have to use a
2425          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2426          * interrupt.  We have other loops here too and dividing by 2
2427          * doesn't seem to be enough even after subtracting 350us,
2428          * so we divide by 4.
2429          *
2430          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2431          * interrupt was detected we use the full 10ms.
2432          */
2433         if (smibest == 0)
2434                 u_sleep(10000);
2435         else if (smibest < 150 * 4 + 350)
2436                 u_sleep(150);
2437         else if ((smibest - 350) / 4 < 10000)
2438                 u_sleep((smibest - 350) / 4);
2439         else
2440                 u_sleep(10000);
2441
2442         /*
2443          * Do an INIT IPI: deassert RESET
2444          *
2445          * Use level triggered mode to deassert.  It is unclear
2446          * why we need to do this.
2447          */
2448         lapic->icr_lo = icr_lo | 0x00008500;
2449         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2450                  /* spin */ ;
2451         u_sleep(150);                           /* wait 150us */
2452
2453         /*
2454          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2455          * latched, (P5 bug) this 1st STARTUP would then terminate
2456          * immediately, and the previously started INIT IPI would continue. OR
2457          * the previous INIT IPI has already run. and this STARTUP IPI will
2458          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2459          * will run.
2460          */
2461         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2462         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2463                  /* spin */ ;
2464         u_sleep(200);           /* wait ~200uS */
2465
2466         /*
2467          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2468          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2469          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2470          * recognized after hardware RESET or INIT IPI.
2471          */
2472         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2473         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2474                  /* spin */ ;
2475
2476         /* Resume normal operation */
2477         cpu_enable_intr();
2478
2479         /* wait for it to start, see ap_init() */
2480         set_apic_timer(5000000);/* == 5 seconds */
2481         while (read_apic_timer()) {
2482                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2483                         return 1;       /* return SUCCESS */
2484         }
2485
2486         return 0;               /* return FAILURE */
2487 }
2488
2489 static
2490 int
2491 smitest(void)
2492 {
2493         int64_t ltsc;
2494         int64_t ntsc;
2495         int64_t ldelta;
2496         int64_t ndelta;
2497         int count;
2498
2499         ldelta = 0;
2500         ndelta = 0;
2501         while (read_apic_timer()) {
2502                 ltsc = rdtsc();
2503                 for (count = 0; count < 100; ++count)
2504                         ntsc = rdtsc(); /* force loop to occur */
2505                 if (ldelta) {
2506                         ndelta = ntsc - ltsc;
2507                         if (ldelta > ndelta)
2508                                 ldelta = ndelta;
2509                         if (ndelta > ldelta * 2)
2510                                 break;
2511                 } else {
2512                         ldelta = ntsc - ltsc;
2513                 }
2514         }
2515         return(read_apic_timer());
2516 }
2517
2518 /*
2519  * Synchronously flush the TLB on all other CPU's.  The current cpu's
2520  * TLB is not flushed.  If the caller wishes to flush the current cpu's
2521  * TLB the caller must call cpu_invltlb() in addition to smp_invltlb().
2522  *
2523  * NOTE: If for some reason we were unable to start all cpus we cannot
2524  *       safely use broadcast IPIs.
2525  */
2526
2527 static cpumask_t smp_invltlb_req;
2528
2529 #define SMP_INVLTLB_DEBUG
2530
2531 void
2532 smp_invltlb(void)
2533 {
2534 #ifdef SMP
2535         struct mdglobaldata *md = mdcpu;
2536 #ifdef SMP_INVLTLB_DEBUG
2537         long count = 0;
2538         long xcount = 0;
2539 #endif
2540
2541         crit_enter_gd(&md->mi);
2542         md->gd_invltlb_ret = 0;
2543         ++md->mi.gd_cnt.v_smpinvltlb;
2544         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2545 #ifdef SMP_INVLTLB_DEBUG
2546 again:
2547 #endif
2548         if (smp_startup_mask == smp_active_mask) {
2549                 all_but_self_ipi(XINVLTLB_OFFSET);
2550         } else {
2551                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2552                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2553         }
2554
2555 #ifdef SMP_INVLTLB_DEBUG
2556         if (xcount)
2557                 kprintf("smp_invltlb: ipi sent\n");
2558 #endif
2559         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2560                (smp_active_mask & ~md->mi.gd_cpumask)) {
2561                 cpu_mfence();
2562                 cpu_pause();
2563 #ifdef SMP_INVLTLB_DEBUG
2564                 /* DEBUGGING */
2565                 if (++count == 400000000) {
2566                         print_backtrace(-1);
2567                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2568                                 "rflags %016jx retry",
2569                               (long)md->gd_invltlb_ret,
2570                               (long)smp_invltlb_req,
2571                               (intmax_t)read_rflags());
2572                         __asm __volatile ("sti");
2573                         ++xcount;
2574                         if (xcount > 2)
2575                                 lwkt_process_ipiq();
2576                         if (xcount > 3) {
2577                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2578                                                       ~md->mi.gd_cpumask &
2579                                                       smp_active_mask);
2580                                 globaldata_t xgd;
2581
2582                                 kprintf("bcpu %d\n", bcpu);
2583                                 xgd = globaldata_find(bcpu);
2584                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2585                         }
2586                         if (xcount > 5)
2587                                 Debugger("giving up");
2588                         count = 0;
2589                         goto again;
2590                 }
2591 #endif
2592         }
2593         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2594         crit_exit_gd(&md->mi);
2595 #endif
2596 }
2597
2598 #ifdef SMP
2599
2600 /*
2601  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2602  * bother to bump the critical section count or nested interrupt count
2603  * so only do very low level operations here.
2604  */
2605 void
2606 smp_invltlb_intr(void)
2607 {
2608         struct mdglobaldata *md = mdcpu;
2609         struct mdglobaldata *omd;
2610         cpumask_t mask;
2611         int cpu;
2612
2613         cpu_mfence();
2614         mask = smp_invltlb_req;
2615         cpu_invltlb();
2616         while (mask) {
2617                 cpu = BSFCPUMASK(mask);
2618                 mask &= ~CPUMASK(cpu);
2619                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2620                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2621         }
2622 }
2623
2624 #endif
2625
2626 /*
2627  * When called the executing CPU will send an IPI to all other CPUs
2628  *  requesting that they halt execution.
2629  *
2630  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2631  *
2632  *  - Signals all CPUs in map to stop.
2633  *  - Waits for each to stop.
2634  *
2635  * Returns:
2636  *  -1: error
2637  *   0: NA
2638  *   1: ok
2639  *
2640  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2641  *            from executing at same time.
2642  */
2643 int
2644 stop_cpus(cpumask_t map)
2645 {
2646         map &= smp_active_mask;
2647
2648         /* send the Xcpustop IPI to all CPUs in map */
2649         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2650
2651         while ((stopped_cpus & map) != map)
2652                 /* spin */ ;
2653
2654         return 1;
2655 }
2656
2657
2658 /*
2659  * Called by a CPU to restart stopped CPUs.
2660  *
2661  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2662  *
2663  *  - Signals all CPUs in map to restart.
2664  *  - Waits for each to restart.
2665  *
2666  * Returns:
2667  *  -1: error
2668  *   0: NA
2669  *   1: ok
2670  */
2671 int
2672 restart_cpus(cpumask_t map)
2673 {
2674         /* signal other cpus to restart */
2675         started_cpus = map & smp_active_mask;
2676
2677         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2678                 /* spin */ ;
2679
2680         return 1;
2681 }
2682
2683 /*
2684  * This is called once the mpboot code has gotten us properly relocated
2685  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2686  * and when it returns the scheduler will call the real cpu_idle() main
2687  * loop for the idlethread.  Interrupts are disabled on entry and should
2688  * remain disabled at return.
2689  */
2690 void
2691 ap_init(void)
2692 {
2693         u_int   apic_id;
2694
2695         /*
2696          * Adjust smp_startup_mask to signal the BSP that we have started
2697          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2698          * is waiting for our signal.
2699          *
2700          * We can't set our bit in smp_active_mask yet because we are holding
2701          * interrupts physically disabled and remote cpus could deadlock
2702          * trying to send us an IPI.
2703          */
2704         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2705         cpu_mfence();
2706
2707         /*
2708          * Interlock for finalization.  Wait until mp_finish is non-zero,
2709          * then get the MP lock.
2710          *
2711          * Note: We are in a critical section.
2712          *
2713          * Note: we are the idle thread, we can only spin.
2714          *
2715          * Note: The load fence is memory volatile and prevents the compiler
2716          * from improperly caching mp_finish, and the cpu from improperly
2717          * caching it.
2718          */
2719         while (mp_finish == 0)
2720                 cpu_lfence();
2721         while (try_mplock() == 0)
2722                 ;
2723
2724         if (cpu_feature & CPUID_TSC) {
2725                 /*
2726                  * The BSP is constantly updating tsc0_offset, figure out
2727                  * the relative difference to synchronize ktrdump.
2728                  */
2729                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2730         }
2731
2732         /* BSP may have changed PTD while we're waiting for the lock */
2733         cpu_invltlb();
2734
2735 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2736         lidt(&r_idt);
2737 #endif
2738
2739         /* Build our map of 'other' CPUs. */
2740         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2741
2742         kprintf(" %d", mycpu->gd_cpuid);
2743
2744         /* A quick check from sanity claus */
2745         apic_id = (apic_id_to_logical[(lapic->id & 0xff000000) >> 24]);
2746         if (mycpu->gd_cpuid != apic_id) {
2747                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2748                 kprintf("SMP: apic_id = %d lapicid %d\n",
2749                         apic_id, (lapic->id & 0xff000000) >> 24);
2750 #if JGXXX
2751                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2752 #endif
2753                 panic("cpuid mismatch! boom!!");
2754         }
2755
2756         /* Initialize AP's local APIC for irq's */
2757         apic_initialize(FALSE);
2758
2759         /* Set memory range attributes for this CPU to match the BSP */
2760         mem_range_AP_init();
2761
2762         /*
2763          * Once we go active we must process any IPIQ messages that may
2764          * have been queued, because no actual IPI will occur until we
2765          * set our bit in the smp_active_mask.  If we don't the IPI
2766          * message interlock could be left set which would also prevent
2767          * further IPIs.
2768          *
2769          * The idle loop doesn't expect the BGL to be held and while
2770          * lwkt_switch() normally cleans things up this is a special case
2771          * because we returning almost directly into the idle loop.
2772          *
2773          * The idle thread is never placed on the runq, make sure
2774          * nothing we've done put it there.
2775          */
2776         KKASSERT(get_mplock_count(curthread) == 1);
2777         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2778
2779         /*
2780          * Enable interrupts here.  idle_restore will also do it, but
2781          * doing it here lets us clean up any strays that got posted to
2782          * the CPU during the AP boot while we are still in a critical
2783          * section.
2784          */
2785         __asm __volatile("sti; pause; pause"::);
2786         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2787
2788         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2789         lwkt_process_ipiq();
2790
2791         /*
2792          * Releasing the mp lock lets the BSP finish up the SMP init
2793          */
2794         rel_mplock();
2795         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2796 }
2797
2798 /*
2799  * Get SMP fully working before we start initializing devices.
2800  */
2801 static
2802 void
2803 ap_finish(void)
2804 {
2805         mp_finish = 1;
2806         if (bootverbose)
2807                 kprintf("Finish MP startup\n");
2808         if (cpu_feature & CPUID_TSC)
2809                 tsc0_offset = rdtsc();
2810         tsc_offsets[0] = 0;
2811         rel_mplock();
2812         while (smp_active_mask != smp_startup_mask) {
2813                 cpu_lfence();
2814                 if (cpu_feature & CPUID_TSC)
2815                         tsc0_offset = rdtsc();
2816         }
2817         while (try_mplock() == 0)
2818                 ;
2819         kprintf("\n");
2820         if (bootverbose) {
2821                 kprintf("Active CPU Mask: %016jx\n",
2822                         (uintmax_t)smp_active_mask);
2823         }
2824 }
2825
2826 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2827
2828 void
2829 cpu_send_ipiq(int dcpu)
2830 {
2831         if (CPUMASK(dcpu) & smp_active_mask)
2832                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2833 }
2834
2835 #if 0   /* single_apic_ipi_passive() not working yet */
2836 /*
2837  * Returns 0 on failure, 1 on success
2838  */
2839 int
2840 cpu_send_ipiq_passive(int dcpu)
2841 {
2842         int r = 0;
2843         if (CPUMASK(dcpu) & smp_active_mask) {
2844                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2845                                         APIC_DELMODE_FIXED);
2846         }
2847         return(r);
2848 }
2849 #endif
2850
2851 struct mptable_lapic_cbarg1 {
2852         int     cpu_count;
2853         int     ht_fixup;
2854         u_int   ht_apicid_mask;
2855 };
2856
2857 static int
2858 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2859 {
2860         const struct PROCENTRY *ent;
2861         struct mptable_lapic_cbarg1 *arg = xarg;
2862
2863         if (type != 0)
2864                 return 0;
2865         ent = pos;
2866
2867         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2868                 return 0;
2869
2870         arg->cpu_count++;
2871         if (ent->apic_id < 32) {
2872                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2873         } else if (arg->ht_fixup) {
2874                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2875                 arg->ht_fixup = 0;
2876         }
2877         return 0;
2878 }
2879
2880 struct mptable_lapic_cbarg2 {
2881         int     cpu;
2882         int     logical_cpus;
2883         int     found_bsp;
2884 };
2885
2886 static int
2887 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2888 {
2889         const struct PROCENTRY *ent;
2890         struct mptable_lapic_cbarg2 *arg = xarg;
2891
2892         if (type != 0)
2893                 return 0;
2894         ent = pos;
2895
2896         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2897                 KKASSERT(!arg->found_bsp);
2898                 arg->found_bsp = 1;
2899         }
2900
2901         if (processor_entry(ent, arg->cpu))
2902                 arg->cpu++;
2903
2904         if (arg->logical_cpus) {
2905                 struct PROCENTRY proc;
2906                 int i;
2907
2908                 /*
2909                  * Create fake mptable processor entries
2910                  * and feed them to processor_entry() to
2911                  * enumerate the logical CPUs.
2912                  */
2913                 bzero(&proc, sizeof(proc));
2914                 proc.type = 0;
2915                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2916                 proc.apic_id = ent->apic_id;
2917
2918                 for (i = 1; i < arg->logical_cpus; i++) {
2919                         proc.apic_id++;
2920                         processor_entry(&proc, arg->cpu);
2921                         arg->cpu++;
2922                 }
2923         }
2924         return 0;
2925 }
2926
2927 static void
2928 mptable_imcr(struct mptable_pos *mpt)
2929 {
2930         /* record whether PIC or virtual-wire mode */
2931         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
2932                                mpt->mp_fps->mpfb2 & 0x80);
2933 }
2934
2935 static void
2936 mptable_lapic_default(void)
2937 {
2938         int ap_apicid, bsp_apicid;
2939
2940         mp_naps = 1; /* exclude BSP */
2941
2942         /* Map local apic before the id field is accessed */
2943         lapic_map(DEFAULT_APIC_BASE);
2944
2945         bsp_apicid = APIC_ID(lapic->id);
2946         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2947
2948         /* BSP */
2949         mp_set_cpuids(0, bsp_apicid);
2950         /* one and only AP */
2951         mp_set_cpuids(1, ap_apicid);
2952 }
2953
2954 /*
2955  * Configure:
2956  *     mp_naps
2957  *     ID_TO_CPU(N), APIC ID to logical CPU table
2958  *     CPU_TO_ID(N), logical CPU to APIC ID table
2959  */
2960 static void
2961 mptable_lapic_enumerate(struct lapic_enumerator *e)
2962 {
2963         struct mptable_pos mpt;
2964         struct mptable_lapic_cbarg1 arg1;
2965         struct mptable_lapic_cbarg2 arg2;
2966         mpcth_t cth;
2967         int error, logical_cpus = 0;
2968         vm_offset_t lapic_addr;
2969
2970         if (mptable_use_default) {
2971                 mptable_lapic_default();
2972                 return;
2973         }
2974
2975         error = mptable_map(&mpt);
2976         if (error)
2977                 panic("mptable_lapic_enumerate mptable_map failed\n");
2978         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
2979
2980         cth = mpt.mp_cth;
2981
2982         /* Save local apic address */
2983         lapic_addr = (vm_offset_t)cth->apic_address;
2984         KKASSERT(lapic_addr != 0);
2985
2986         /*
2987          * Find out how many CPUs do we have
2988          */
2989         bzero(&arg1, sizeof(arg1));
2990         arg1.ht_fixup = 1; /* Apply ht fixup by default */
2991
2992         error = mptable_iterate_entries(cth,
2993                     mptable_lapic_pass1_callback, &arg1);
2994         if (error)
2995                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
2996         KKASSERT(arg1.cpu_count != 0);
2997
2998         /* See if we need to fixup HT logical CPUs. */
2999         if (arg1.ht_fixup) {
3000                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3001                                                          arg1.cpu_count);
3002                 if (logical_cpus != 0)
3003                         arg1.cpu_count *= logical_cpus;
3004         }
3005         mp_naps = arg1.cpu_count;
3006
3007         /* Qualify the numbers again, after possible HT fixup */
3008         if (mp_naps > MAXCPU) {
3009                 kprintf("Warning: only using %d of %d available CPUs!\n",
3010                         MAXCPU, mp_naps);
3011                 DELAY(1000000);
3012                 mp_naps = MAXCPU;
3013         }
3014
3015         --mp_naps;      /* subtract the BSP */
3016
3017         /*
3018          * Link logical CPU id to local apic id
3019          */
3020         bzero(&arg2, sizeof(arg2));
3021         arg2.cpu = 1;
3022         arg2.logical_cpus = logical_cpus;
3023
3024         error = mptable_iterate_entries(cth,
3025                     mptable_lapic_pass2_callback, &arg2);
3026         if (error)
3027                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3028         KKASSERT(arg2.found_bsp);
3029
3030         /* Map local apic */
3031         lapic_map(lapic_addr);
3032
3033         mptable_unmap(&mpt);
3034 }
3035
3036 struct mptable_lapic_probe_cbarg {
3037         int     cpu_count;
3038         int     found_bsp;
3039 };
3040
3041 static int
3042 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3043 {
3044         const struct PROCENTRY *ent;
3045         struct mptable_lapic_probe_cbarg *arg = xarg;
3046
3047         if (type != 0)
3048                 return 0;
3049         ent = pos;
3050
3051         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3052                 return 0;
3053         arg->cpu_count++;
3054
3055         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3056                 if (arg->found_bsp) {
3057                         kprintf("more than one BSP in base MP table\n");
3058                         return EINVAL;
3059                 }
3060                 arg->found_bsp = 1;
3061         }
3062         return 0;
3063 }
3064
3065 static int
3066 mptable_lapic_probe(struct lapic_enumerator *e)
3067 {
3068         struct mptable_pos mpt;
3069         struct mptable_lapic_probe_cbarg arg;
3070         mpcth_t cth;
3071         int error;
3072
3073         if (mptable_fps_phyaddr == 0)
3074                 return ENXIO;
3075
3076         if (mptable_use_default)
3077                 return 0;
3078
3079         error = mptable_map(&mpt);
3080         if (error)
3081                 return error;
3082         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3083
3084         error = EINVAL;
3085         cth = mpt.mp_cth;
3086
3087         if (cth->apic_address == 0)
3088                 goto done;
3089
3090         bzero(&arg, sizeof(arg));
3091         error = mptable_iterate_entries(cth,
3092                     mptable_lapic_probe_callback, &arg);
3093         if (!error) {
3094                 if (arg.cpu_count == 0) {
3095                         kprintf("MP table contains no processor entries\n");
3096                         error = EINVAL;
3097                 } else if (!arg.found_bsp) {
3098                         kprintf("MP table does not contains BSP entry\n");
3099                         error = EINVAL;
3100                 }
3101         }
3102 done:
3103         mptable_unmap(&mpt);
3104         return error;
3105 }
3106
3107 static struct lapic_enumerator  mptable_lapic_enumerator = {
3108         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3109         .lapic_probe = mptable_lapic_probe,
3110         .lapic_enumerate = mptable_lapic_enumerate
3111 };
3112
3113 static void
3114 mptable_lapic_enum_register(void)
3115 {
3116         lapic_enumerator_register(&mptable_lapic_enumerator);
3117 }
3118 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3119         mptable_lapic_enum_register, 0);