sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64 #include <machine/pmap_inval.h>
  65
  66 #include <machine/md_var.h>             /* setidt() */
  67 #include <machine_base/icu/icu.h>       /* IPIs */
  68 #include <machine_base/apic/ioapic_abi.h>
  69 #include <machine/intr_machdep.h>       /* IPIs */
  70
  71 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  72
  73 #define WARMBOOT_TARGET         0
  74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  76
  77 #define BIOS_BASE               (0xf0000)
  78 #define BIOS_BASE2              (0xe0000)
  79 #define BIOS_SIZE               (0x10000)
  80 #define BIOS_COUNT              (BIOS_SIZE/4)
  81
  82 #define CMOS_REG                (0x70)
  83 #define CMOS_DATA               (0x71)
  84 #define BIOS_RESET              (0x0f)
  85 #define BIOS_WARM               (0x0a)
  86
  87 #define PROCENTRY_FLAG_EN       0x01
  88 #define PROCENTRY_FLAG_BP       0x02
  89 #define IOAPICENTRY_FLAG_EN     0x01
  90
  91
  92 /* MP Floating Pointer Structure */
  93 typedef struct MPFPS {
  94         char    signature[4];
  95         u_int32_t pap;
  96         u_char  length;
  97         u_char  spec_rev;
  98         u_char  checksum;
  99         u_char  mpfb1;
 100         u_char  mpfb2;
 101         u_char  mpfb3;
 102         u_char  mpfb4;
 103         u_char  mpfb5;
 104 }      *mpfps_t;
 105
 106 /* MP Configuration Table Header */
 107 typedef struct MPCTH {
 108         char    signature[4];
 109         u_short base_table_length;
 110         u_char  spec_rev;
 111         u_char  checksum;
 112         u_char  oem_id[8];
 113         u_char  product_id[12];
 114         u_int32_t oem_table_pointer;
 115         u_short oem_table_size;
 116         u_short entry_count;
 117         u_int32_t apic_address;
 118         u_short extended_table_length;
 119         u_char  extended_table_checksum;
 120         u_char  reserved;
 121 }      *mpcth_t;
 122
 123
 124 typedef struct PROCENTRY {
 125         u_char  type;
 126         u_char  apic_id;
 127         u_char  apic_version;
 128         u_char  cpu_flags;
 129         u_int32_t cpu_signature;
 130         u_int32_t feature_flags;
 131         u_int32_t reserved1;
 132         u_int32_t reserved2;
 133 }      *proc_entry_ptr;
 134
 135 typedef struct BUSENTRY {
 136         u_char  type;
 137         u_char  bus_id;
 138         char    bus_type[6];
 139 }      *bus_entry_ptr;
 140
 141 typedef struct IOAPICENTRY {
 142         u_char  type;
 143         u_char  apic_id;
 144         u_char  apic_version;
 145         u_char  apic_flags;
 146         u_int32_t apic_address;
 147 }      *io_apic_entry_ptr;
 148
 149 typedef struct INTENTRY {
 150         u_char  type;
 151         u_char  int_type;
 152         u_short int_flags;
 153         u_char  src_bus_id;
 154         u_char  src_bus_irq;
 155         u_char  dst_apic_id;
 156         u_char  dst_apic_int;
 157 }      *int_entry_ptr;
 158
 159 /* descriptions of MP basetable entries */
 160 typedef struct BASETABLE_ENTRY {
 161         u_char  type;
 162         u_char  length;
 163         char    name[16];
 164 }       basetable_entry;
 165
 166 struct mptable_pos {
 167         mpfps_t         mp_fps;
 168         mpcth_t         mp_cth;
 169         vm_size_t       mp_cth_mapsz;
 170 };
 171
 172 #define MPTABLE_POS_USE_DEFAULT(mpt) \
 173         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
 174
 175 struct mptable_bus {
 176         int             mb_id;
 177         int             mb_type;        /* MPTABLE_BUS_ */
 178         TAILQ_ENTRY(mptable_bus) mb_link;
 179 };
 180
 181 #define MPTABLE_BUS_ISA         0
 182 #define MPTABLE_BUS_PCI         1
 183
 184 struct mptable_bus_info {
 185         TAILQ_HEAD(, mptable_bus) mbi_list;
 186 };
 187
 188 struct mptable_pci_int {
 189         int             mpci_bus;
 190         int             mpci_dev;
 191         int             mpci_pin;
 192
 193         int             mpci_ioapic_idx;
 194         int             mpci_ioapic_pin;
 195         TAILQ_ENTRY(mptable_pci_int) mpci_link;
 196 };
 197
 198 struct mptable_ioapic {
 199         int             mio_idx;
 200         int             mio_apic_id;
 201         uint32_t        mio_addr;
 202         int             mio_gsi_base;
 203         int             mio_npin;
 204         TAILQ_ENTRY(mptable_ioapic) mio_link;
 205 };
 206
 207 typedef int     (*mptable_iter_func)(void *, const void *, int);
 208
 209 /*
 210  * this code MUST be enabled here and in mpboot.s.
 211  * it follows the very early stages of AP boot by placing values in CMOS ram.
 212  * it NORMALLY will never be needed and thus the primitive method for enabling.
 213  *
 214  */
 215 #if defined(CHECK_POINTS)
 216 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 217 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 218
 219 #define CHECK_INIT(D);                          \
 220         CHECK_WRITE(0x34, (D));                 \
 221         CHECK_WRITE(0x35, (D));                 \
 222         CHECK_WRITE(0x36, (D));                 \
 223         CHECK_WRITE(0x37, (D));                 \
 224         CHECK_WRITE(0x38, (D));                 \
 225         CHECK_WRITE(0x39, (D));
 226
 227 #define CHECK_PRINT(S);                         \
 228         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 229            (S),                                 \
 230            CHECK_READ(0x34),                    \
 231            CHECK_READ(0x35),                    \
 232            CHECK_READ(0x36),                    \
 233            CHECK_READ(0x37),                    \
 234            CHECK_READ(0x38),                    \
 235            CHECK_READ(0x39));
 236
 237 #else                           /* CHECK_POINTS */
 238
 239 #define CHECK_INIT(D)
 240 #define CHECK_PRINT(S)
 241
 242 #endif                          /* CHECK_POINTS */
 243
 244 /*
 245  * Values to send to the POST hardware.
 246  */
 247 #define MP_BOOTADDRESS_POST     0x10
 248 #define MP_PROBE_POST           0x11
 249 #define MPTABLE_PASS1_POST      0x12
 250
 251 #define MP_START_POST           0x13
 252 #define MP_ENABLE_POST          0x14
 253 #define MPTABLE_PASS2_POST      0x15
 254
 255 #define START_ALL_APS_POST      0x16
 256 #define INSTALL_AP_TRAMP_POST   0x17
 257 #define START_AP_POST           0x18
 258
 259 #define MP_ANNOUNCE_POST        0x19
 260
 261 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 262 int     current_postcode;
 263
 264 /** XXX FIXME: what system files declare these??? */
 265 extern struct region_descriptor r_gdt, r_idt;
 266
 267 int     mp_naps;                /* # of Applications processors */
 268 #ifdef SMP /* APIC-IO */
 269 static int      mp_nbusses;     /* # of busses */
 270 int     mp_napics;              /* # of IO APICs */
 271 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 272 u_int32_t *io_apic_versions;
 273 #endif
 274 extern  int nkpt;
 275
 276 u_int32_t cpu_apic_versions[NAPICID];   /* populated during mptable scan */
 277 int64_t tsc0_offset;
 278 extern int64_t tsc_offsets[];
 279
 280 extern u_long ebda_addr;
 281
 282 #ifdef SMP /* APIC-IO */
 283 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 284 #endif
 285
 286 /*
 287  * APIC ID logical/physical mapping structures.
 288  * We oversize these to simplify boot-time config.
 289  */
 290 int     cpu_num_to_apic_id[NAPICID];
 291 #ifdef SMP /* APIC-IO */
 292 int     io_num_to_apic_id[NAPICID];
 293 #endif
 294 int     apic_id_to_logical[NAPICID];
 295
 296 /* AP uses this during bootstrap.  Do not staticize.  */
 297 char *bootSTK;
 298 static int bootAP;
 299
 300 struct pcb stoppcbs[MAXCPU];
 301
 302 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 303
 304 static basetable_entry basetable_entry_types[] =
 305 {
 306         {0, 20, "Processor"},
 307         {1, 8, "Bus"},
 308         {2, 8, "I/O APIC"},
 309         {3, 8, "I/O INT"},
 310         {4, 8, "Local INT"}
 311 };
 312
 313 /*
 314  * Local data and functions.
 315  */
 316
 317 static u_int    boot_address;
 318 static u_int    base_memory;
 319 static int      mp_finish;
 320
 321 static void     mp_enable(u_int boot_addr);
 322
 323 static int      mptable_iterate_entries(const mpcth_t,
 324                     mptable_iter_func, void *);
 325 static int      mptable_search(void);
 326 static long     mptable_search_sig(u_int32_t target, int count);
 327 static int      mptable_hyperthread_fixup(cpumask_t, int);
 328 #ifdef SMP /* APIC-IO */
 329 static void     mptable_pass1(struct mptable_pos *);
 330 static void     mptable_pass2(struct mptable_pos *);
 331 static void     mptable_default(int type);
 332 static void     mptable_fix(void);
 333 #endif
 334 static int      mptable_map(struct mptable_pos *);
 335 static void     mptable_unmap(struct mptable_pos *);
 336 static void     mptable_bus_info_alloc(const mpcth_t,
 337                     struct mptable_bus_info *);
 338 static void     mptable_bus_info_free(struct mptable_bus_info *);
 339
 340 static int      mptable_lapic_probe(struct lapic_enumerator *);
 341 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 342 static void     mptable_lapic_default(void);
 343
 344 static int      mptable_ioapic_probe(struct ioapic_enumerator *);
 345 static void     mptable_ioapic_enumerate(struct ioapic_enumerator *);
 346
 347 #ifdef SMP /* APIC-IO */
 348 static void     setup_apic_irq_mapping(void);
 349 static int      apic_int_is_bus_type(int intr, int bus_type);
 350 #endif
 351 static int      start_all_aps(u_int boot_addr);
 352 #if 0
 353 static void     install_ap_tramp(u_int boot_addr);
 354 #endif
 355 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 356 static int      smitest(void);
 357
 358 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 359 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 360 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 361 static u_int    bootMP_size;
 362
 363 int                     imcr_present;
 364
 365 static vm_paddr_t       mptable_fps_phyaddr;
 366 static int              mptable_use_default;
 367 static TAILQ_HEAD(mptable_pci_int_list, mptable_pci_int) mptable_pci_int_list =
 368         TAILQ_HEAD_INITIALIZER(mptable_pci_int_list);
 369 static TAILQ_HEAD(mptable_ioapic_list, mptable_ioapic) mptable_ioapic_list =
 370         TAILQ_HEAD_INITIALIZER(mptable_ioapic_list);
 371
 372 /*
 373  * Calculate usable address in base memory for AP trampoline code.
 374  */
 375 u_int
 376 mp_bootaddress(u_int basemem)
 377 {
 378         POSTCODE(MP_BOOTADDRESS_POST);
 379
 380         base_memory = basemem;
 381
 382         bootMP_size = mptramp_end - mptramp_start;
 383         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 384         if (((basemem * 1024) - boot_address) < bootMP_size)
 385                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 386         /* 3 levels of page table pages */
 387         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 388
 389         return mptramp_pagetables;
 390 }
 391
 392
 393 static void
 394 mptable_probe(void)
 395 {
 396         struct mptable_pos mpt;
 397         int error;
 398
 399         KKASSERT(mptable_fps_phyaddr == 0);
 400
 401         mptable_fps_phyaddr = mptable_search();
 402         if (mptable_fps_phyaddr == 0)
 403                 return;
 404
 405         error = mptable_map(&mpt);
 406         if (error) {
 407                 mptable_fps_phyaddr = 0;
 408                 return;
 409         }
 410
 411         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
 412                 kprintf("MPTABLE: use default configuration\n");
 413                 mptable_use_default = 1;
 414         }
 415         if (mpt.mp_fps->mpfb2 & 0x80)
 416                 imcr_present = 1;
 417
 418         mptable_unmap(&mpt);
 419 }
 420 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
 421
 422 /*
 423  * Look for an Intel MP spec table (ie, SMP capable hardware).
 424  */
 425 static int
 426 mptable_search(void)
 427 {
 428         long    x;
 429         u_int32_t target;
 430
 431         POSTCODE(MP_PROBE_POST);
 432
 433         /* see if EBDA exists */
 434         if (ebda_addr != 0) {
 435                 /* search first 1K of EBDA */
 436                 target = (u_int32_t)ebda_addr;
 437                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 438                         return x;
 439         } else {
 440                 /* last 1K of base memory, effective 'top of base' passed in */
 441                 target = (u_int32_t)(base_memory - 0x400);
 442                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 443                         return x;
 444         }
 445
 446         /* search the BIOS */
 447         target = (u_int32_t)BIOS_BASE;
 448         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 449                 return x;
 450
 451         /* search the extended BIOS */
 452         target = (u_int32_t)BIOS_BASE2;
 453         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 454                 return x;
 455
 456         /* nothing found */
 457         return 0;
 458 }
 459
 460 static int
 461 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 462 {
 463         int count, total_size;
 464         const void *position;
 465
 466         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 467         total_size = cth->base_table_length - sizeof(struct MPCTH);
 468         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 469         count = cth->entry_count;
 470
 471         while (count--) {
 472                 int type, error;
 473
 474                 KKASSERT(total_size >= 0);
 475                 if (total_size == 0) {
 476                         kprintf("invalid base MP table, "
 477                                 "entry count and length mismatch\n");
 478                         return EINVAL;
 479                 }
 480
 481                 type = *(const uint8_t *)position;
 482                 switch (type) {
 483                 case 0: /* processor_entry */
 484                 case 1: /* bus_entry */
 485                 case 2: /* io_apic_entry */
 486                 case 3: /* int_entry */
 487                 case 4: /* int_entry */
 488                         break;
 489                 default:
 490                         kprintf("unknown base MP table entry type %d\n", type);
 491                         return EINVAL;
 492                 }
 493
 494                 if (total_size < basetable_entry_types[type].length) {
 495                         kprintf("invalid base MP table length, "
 496                                 "does not contain all entries\n");
 497                         return EINVAL;
 498                 }
 499                 total_size -= basetable_entry_types[type].length;
 500
 501                 error = func(arg, position, type);
 502                 if (error)
 503                         return error;
 504
 505                 position = (const uint8_t *)position +
 506                     basetable_entry_types[type].length;
 507         }
 508         return 0;
 509 }
 510
 511
 512 /*
 513  * Startup the SMP processors.
 514  */
 515 void
 516 mp_start(void)
 517 {
 518         POSTCODE(MP_START_POST);
 519         mp_enable(boot_address);
 520 }
 521
 522
 523 /*
 524  * Print various information about the SMP system hardware and setup.
 525  */
 526 void
 527 mp_announce(void)
 528 {
 529         int     x;
 530
 531         POSTCODE(MP_ANNOUNCE_POST);
 532
 533         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 534         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 535         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 536         for (x = 1; x <= mp_naps; ++x) {
 537                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 538                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 539         }
 540
 541 if (apic_io_enable) {
 542         if (ioapic_use_old) {
 543                 for (x = 0; x < mp_napics; ++x) {
 544                         kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 545                         kprintf(", version: 0x%08x", io_apic_versions[x]);
 546                         kprintf(", at 0x%08lx\n", io_apic_address[x]);
 547                 }
 548         }
 549 } else {
 550         kprintf(" Warning: APIC I/O disabled\n");
 551 }
 552 }
 553
 554 /*
 555  * AP cpu's call this to sync up protected mode.
 556  *
 557  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 558  */
 559 void
 560 init_secondary(void)
 561 {
 562         int     gsel_tss;
 563         int     x, myid = bootAP;
 564         u_int64_t msr, cr0;
 565         struct mdglobaldata *md;
 566         struct privatespace *ps;
 567
 568         ps = &CPU_prvspace[myid];
 569
 570         gdt_segs[GPROC0_SEL].ssd_base =
 571                 (long) &ps->mdglobaldata.gd_common_tss;
 572         ps->mdglobaldata.mi.gd_prvspace = ps;
 573
 574         /* We fill the 32-bit segment descriptors */
 575         for (x = 0; x < NGDT; x++) {
 576                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 577                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 578         }
 579         /* And now a 64-bit one */
 580         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 581             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 582
 583         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 584         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 585         lgdt(&r_gdt);                   /* does magic intra-segment return */
 586
 587         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 588         wrmsr(MSR_FSBASE, 0);           /* User value */
 589         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 590         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 591
 592         lidt(&r_idt);
 593
 594 #if 0
 595         lldt(_default_ldt);
 596         mdcpu->gd_currentldt = _default_ldt;
 597 #endif
 598
 599         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 600         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 601
 602         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 603
 604         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 605 #if 0 /* JG XXX */
 606         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 607 #endif
 608         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 609         md->gd_common_tssd = *md->gd_tss_gdt;
 610
 611         /* double fault stack */
 612         md->gd_common_tss.tss_ist1 =
 613                 (long)&md->mi.gd_prvspace->idlestack[
 614                         sizeof(md->mi.gd_prvspace->idlestack)];
 615
 616         ltr(gsel_tss);
 617
 618         /*
 619          * Set to a known state:
 620          * Set by mpboot.s: CR0_PG, CR0_PE
 621          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 622          */
 623         cr0 = rcr0();
 624         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 625         load_cr0(cr0);
 626
 627         /* Set up the fast syscall stuff */
 628         msr = rdmsr(MSR_EFER) | EFER_SCE;
 629         wrmsr(MSR_EFER, msr);
 630         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 631         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 632         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 633               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 634         wrmsr(MSR_STAR, msr);
 635         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 636
 637         pmap_set_opt();         /* PSE/4MB pages, etc */
 638 #if JGXXX
 639         /* Initialize the PAT MSR. */
 640         pmap_init_pat();
 641 #endif
 642
 643         /* set up CPU registers and state */
 644         cpu_setregs();
 645
 646         /* set up SSE/NX registers */
 647         initializecpu();
 648
 649         /* set up FPU state on the AP */
 650         npxinit(__INITIAL_NPXCW__);
 651
 652         /* disable the APIC, just to be SURE */
 653         lapic->svr &= ~APIC_SVR_ENABLE;
 654
 655         /* data returned to BSP */
 656         cpu_apic_versions[0] = lapic->version;
 657 }
 658
 659 /*******************************************************************
 660  * local functions and data
 661  */
 662
 663 /*
 664  * start the SMP system
 665  */
 666 static void
 667 mp_enable(u_int boot_addr)
 668 {
 669         int     apic;
 670         u_int   ux;
 671         struct mptable_pos mpt;
 672
 673         POSTCODE(MP_ENABLE_POST);
 674
 675         lapic_config();
 676
 677         /* Initialize BSP's local APIC */
 678         lapic_init(TRUE);
 679
 680         if (apic_io_enable)
 681                 ioapic_config();
 682
 683 if (apic_io_enable && ioapic_use_old) {
 684         register_t ef;
 685
 686         if (!mptable_fps_phyaddr)
 687                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 688
 689         crit_enter();
 690
 691         ef = read_rflags();
 692         cpu_disable_intr();
 693
 694         /*
 695          * Switch to I/O APIC MachIntrABI and reconfigure
 696          * the default IDT entries.
 697          */
 698         MachIntrABI = MachIntrABI_IOAPIC;
 699         MachIntrABI.setdefault();
 700
 701         mptable_map(&mpt);
 702
 703         /*
 704          * Examine the MP table for needed info
 705          */
 706         mptable_pass1(&mpt);
 707         mptable_pass2(&mpt);
 708
 709         mptable_unmap(&mpt);
 710
 711         /* Post scan cleanup */
 712         mptable_fix();
 713
 714         setup_apic_irq_mapping();
 715
 716         /* fill the LOGICAL io_apic_versions table */
 717         for (apic = 0; apic < mp_napics; ++apic) {
 718                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 719                 io_apic_versions[apic] = ux;
 720                 io_apic_set_id(apic, IO_TO_ID(apic));
 721         }
 722
 723         /* program each IO APIC in the system */
 724         for (apic = 0; apic < mp_napics; ++apic)
 725                 if (io_apic_setup(apic) < 0)
 726                         panic("IO APIC setup failure");
 727
 728         write_rflags(ef);
 729
 730         MachIntrABI.cleanup();
 731
 732         crit_exit();
 733 }
 734
 735         /* Finalize PIC */
 736         MachIntrABI.finalize();
 737
 738         /* start each Application Processor */
 739         start_all_aps(boot_addr);
 740 }
 741
 742
 743 /*
 744  * look for the MP spec signature
 745  */
 746
 747 /* string defined by the Intel MP Spec as identifying the MP table */
 748 #define MP_SIG          0x5f504d5f      /* _MP_ */
 749 #define NEXT(X)         ((X) += 4)
 750 static long
 751 mptable_search_sig(u_int32_t target, int count)
 752 {
 753         vm_size_t map_size;
 754         u_int32_t *addr;
 755         int x, ret;
 756
 757         KKASSERT(target != 0);
 758
 759         map_size = count * sizeof(u_int32_t);
 760         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 761
 762         ret = 0;
 763         for (x = 0; x < count; NEXT(x)) {
 764                 if (addr[x] == MP_SIG) {
 765                         /* make array index a byte index */
 766                         ret = target + (x * sizeof(u_int32_t));
 767                         break;
 768                 }
 769         }
 770
 771         pmap_unmapdev((vm_offset_t)addr, map_size);
 772         return ret;
 773 }
 774
 775
 776 typedef struct BUSDATA {
 777         u_char  bus_id;
 778         enum busTypes bus_type;
 779 }       bus_datum;
 780
 781 typedef struct INTDATA {
 782         u_char  int_type;
 783         u_short int_flags;
 784         u_char  src_bus_id;
 785         u_char  src_bus_irq;
 786         u_char  dst_apic_id;
 787         u_char  dst_apic_int;
 788         u_char  int_vector;
 789 }       io_int, local_int;
 790
 791 typedef struct BUSTYPENAME {
 792         u_char  type;
 793         char    name[7];
 794 }       bus_type_name;
 795
 796 static bus_type_name bus_type_table[] =
 797 {
 798         {CBUS, "CBUS"},
 799         {CBUSII, "CBUSII"},
 800         {EISA, "EISA"},
 801         {MCA, "MCA"},
 802         {UNKNOWN_BUSTYPE, "---"},
 803         {ISA, "ISA"},
 804         {MCA, "MCA"},
 805         {UNKNOWN_BUSTYPE, "---"},
 806         {UNKNOWN_BUSTYPE, "---"},
 807         {UNKNOWN_BUSTYPE, "---"},
 808         {UNKNOWN_BUSTYPE, "---"},
 809         {UNKNOWN_BUSTYPE, "---"},
 810         {PCI, "PCI"},
 811         {UNKNOWN_BUSTYPE, "---"},
 812         {UNKNOWN_BUSTYPE, "---"},
 813         {UNKNOWN_BUSTYPE, "---"},
 814         {UNKNOWN_BUSTYPE, "---"},
 815         {XPRESS, "XPRESS"},
 816         {UNKNOWN_BUSTYPE, "---"}
 817 };
 818
 819 /* from MP spec v1.4, table 5-1 */
 820 static int default_data[7][5] =
 821 {
 822 /*   nbus, id0, type0, id1, type1 */
 823         {1, 0, ISA, 255, 255},
 824         {1, 0, EISA, 255, 255},
 825         {1, 0, EISA, 255, 255},
 826         {1, 0, MCA, 255, 255},
 827         {2, 0, ISA, 1, PCI},
 828         {2, 0, EISA, 1, PCI},
 829         {2, 0, MCA, 1, PCI}
 830 };
 831
 832 /* the bus data */
 833 static bus_datum *bus_data;
 834
 835 /* the IO INT data, one entry per possible APIC INTerrupt */
 836 static io_int  *io_apic_ints;
 837 static int nintrs;
 838
 839 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 840 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 841 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 842 static int int_entry            (const struct INTENTRY *entry, int intr);
 843 static int lookup_bus_type      (char *name);
 844
 845 static int
 846 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 847 {
 848         const struct IOAPICENTRY *ioapic_ent;
 849
 850         switch (type) {
 851         case 1: /* bus_entry */
 852                 ++mp_nbusses;
 853                 break;
 854
 855         case 2: /* io_apic_entry */
 856                 ioapic_ent = pos;
 857                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 858                         io_apic_address[mp_napics++] =
 859                             (vm_offset_t)ioapic_ent->apic_address;
 860                 }
 861                 break;
 862
 863         case 3: /* int_entry */
 864                 ++nintrs;
 865                 break;
 866         }
 867         return 0;
 868 }
 869
 870 /*
 871  * 1st pass on motherboard's Intel MP specification table.
 872  *
 873  * determines:
 874  *      io_apic_address[N]
 875  *      mp_nbusses
 876  *      mp_napics
 877  *      nintrs
 878  */
 879 static void
 880 mptable_pass1(struct mptable_pos *mpt)
 881 {
 882         mpfps_t fps;
 883         int x;
 884
 885         POSTCODE(MPTABLE_PASS1_POST);
 886
 887         fps = mpt->mp_fps;
 888         KKASSERT(fps != NULL);
 889
 890         /* clear various tables */
 891         for (x = 0; x < NAPICID; ++x)
 892                 io_apic_address[x] = ~0;        /* IO APIC address table */
 893
 894         mp_nbusses = 0;
 895         mp_napics = 0;
 896         nintrs = 0;
 897
 898         /* check for use of 'default' configuration */
 899         if (fps->mpfb1 != 0) {
 900                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 901                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 902                 mp_napics = 1;
 903                 nintrs = 16;
 904         } else {
 905                 int error;
 906
 907                 error = mptable_iterate_entries(mpt->mp_cth,
 908                             mptable_ioapic_pass1_callback, NULL);
 909                 if (error)
 910                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 911         }
 912 }
 913
 914 struct mptable_ioapic2_cbarg {
 915         int     bus;
 916         int     apic;
 917         int     intr;
 918 };
 919
 920 static int
 921 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 922 {
 923         struct mptable_ioapic2_cbarg *arg = xarg;
 924
 925         switch (type) {
 926         case 1:
 927                 if (bus_entry(pos, arg->bus))
 928                         ++arg->bus;
 929                 break;
 930
 931         case 2:
 932                 if (io_apic_entry(pos, arg->apic))
 933                         ++arg->apic;
 934                 break;
 935
 936         case 3:
 937                 if (int_entry(pos, arg->intr))
 938                         ++arg->intr;
 939                 break;
 940         }
 941         return 0;
 942 }
 943
 944 /*
 945  * 2nd pass on motherboard's Intel MP specification table.
 946  *
 947  * sets:
 948  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 949  *      IO_TO_ID(N), logical IO to APIC ID table
 950  *      bus_data[N]
 951  *      io_apic_ints[N]
 952  */
 953 static void
 954 mptable_pass2(struct mptable_pos *mpt)
 955 {
 956         struct mptable_ioapic2_cbarg arg;
 957         mpfps_t fps;
 958         int error, x;
 959
 960         POSTCODE(MPTABLE_PASS2_POST);
 961
 962         fps = mpt->mp_fps;
 963         KKASSERT(fps != NULL);
 964
 965         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 966             M_DEVBUF, M_WAITOK);
 967         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 968             M_DEVBUF, M_WAITOK | M_ZERO);
 969         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 970             M_DEVBUF, M_WAITOK);
 971         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 972             M_DEVBUF, M_WAITOK);
 973
 974         for (x = 0; x < mp_napics; x++)
 975                 ioapic[x] = ioapic_map(io_apic_address[x]);
 976
 977         /* clear various tables */
 978         for (x = 0; x < NAPICID; ++x) {
 979                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 980                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 981         }
 982
 983         /* clear bus data table */
 984         for (x = 0; x < mp_nbusses; ++x)
 985                 bus_data[x].bus_id = 0xff;
 986
 987         /* clear IO APIC INT table */
 988         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
 989                 io_apic_ints[x].int_type = 0xff;
 990                 io_apic_ints[x].int_vector = 0xff;
 991         }
 992
 993         /* check for use of 'default' configuration */
 994         if (fps->mpfb1 != 0) {
 995                 mptable_default(fps->mpfb1);
 996                 return;
 997         }
 998
 999         bzero(&arg, sizeof(arg));
1000         error = mptable_iterate_entries(mpt->mp_cth,
1001                     mptable_ioapic_pass2_callback, &arg);
1002         if (error)
1003                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
1004 }
1005
1006 /*
1007  * Check if we should perform a hyperthreading "fix-up" to
1008  * enumerate any logical CPU's that aren't already listed
1009  * in the table.
1010  *
1011  * XXX: We assume that all of the physical CPUs in the
1012  * system have the same number of logical CPUs.
1013  *
1014  * XXX: We assume that APIC ID's are allocated such that
1015  * the APIC ID's for a physical processor are aligned
1016  * with the number of logical CPU's in the processor.
1017  */
1018 static int
1019 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
1020 {
1021         int i, id, lcpus_max, logical_cpus;
1022
1023         if ((cpu_feature & CPUID_HTT) == 0)
1024                 return 0;
1025
1026         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1027         if (lcpus_max <= 1)
1028                 return 0;
1029
1030         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1031                 /*
1032                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1033                  * Page 3-181, Table 3-20
1034                  * "The nearest power-of-2 integer that is not smaller
1035                  *  than EBX[23:16] is the number of unique initial APIC
1036                  *  IDs reserved for addressing different logical
1037                  *  processors in a physical package."
1038                  */
1039                 for (i = 0; ; ++i) {
1040                         if ((1 << i) >= lcpus_max) {
1041                                 lcpus_max = 1 << i;
1042                                 break;
1043                         }
1044                 }
1045         }
1046
1047         KKASSERT(cpu_count != 0);
1048         if (cpu_count == lcpus_max) {
1049                 /* We have nothing to fix */
1050                 return 0;
1051         } else if (cpu_count == 1) {
1052                 /* XXX this may be incorrect */
1053                 logical_cpus = lcpus_max;
1054         } else {
1055                 int cur, prev, dist;
1056
1057                 /*
1058                  * Calculate the distances between two nearest
1059                  * APIC IDs.  If all such distances are same,
1060                  * then it is the number of missing cpus that
1061                  * we are going to fill later.
1062                  */
1063                 dist = cur = prev = -1;
1064                 for (id = 0; id < MAXCPU; ++id) {
1065                         if ((id_mask & CPUMASK(id)) == 0)
1066                                 continue;
1067
1068                         cur = id;
1069                         if (prev >= 0) {
1070                                 int new_dist = cur - prev;
1071
1072                                 if (dist < 0)
1073                                         dist = new_dist;
1074
1075                                 /*
1076                                  * Make sure that all distances
1077                                  * between two nearest APIC IDs
1078                                  * are same.
1079                                  */
1080                                 if (dist != new_dist)
1081                                         return 0;
1082                         }
1083                         prev = cur;
1084                 }
1085                 if (dist == 1)
1086                         return 0;
1087
1088                 /* Must be power of 2 */
1089                 if (dist & (dist - 1))
1090                         return 0;
1091
1092                 /* Can't exceed CPU package capacity */
1093                 if (dist > lcpus_max)
1094                         logical_cpus = lcpus_max;
1095                 else
1096                         logical_cpus = dist;
1097         }
1098
1099         /*
1100          * For each APIC ID of a CPU that is set in the mask,
1101          * scan the other candidate APIC ID's for this
1102          * physical processor.  If any of those ID's are
1103          * already in the table, then kill the fixup.
1104          */
1105         for (id = 0; id < MAXCPU; id++) {
1106                 if ((id_mask & CPUMASK(id)) == 0)
1107                         continue;
1108                 /* First, make sure we are on a logical_cpus boundary. */
1109                 if (id % logical_cpus != 0)
1110                         return 0;
1111                 for (i = id + 1; i < id + logical_cpus; i++)
1112                         if ((id_mask & CPUMASK(i)) != 0)
1113                                 return 0;
1114         }
1115         return logical_cpus;
1116 }
1117
1118 static int
1119 mptable_map(struct mptable_pos *mpt)
1120 {
1121         mpfps_t fps = NULL;
1122         mpcth_t cth = NULL;
1123         vm_size_t cth_mapsz = 0;
1124
1125         KKASSERT(mptable_fps_phyaddr != 0);
1126
1127         bzero(mpt, sizeof(*mpt));
1128
1129         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1130         if (fps->pap != 0) {
1131                 /*
1132                  * Map configuration table header to get
1133                  * the base table size
1134                  */
1135                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1136                 cth_mapsz = cth->base_table_length;
1137                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1138
1139                 if (cth_mapsz < sizeof(*cth)) {
1140                         kprintf("invalid base MP table length %d\n",
1141                                 (int)cth_mapsz);
1142                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1143                         return EINVAL;
1144                 }
1145
1146                 /*
1147                  * Map the base table
1148                  */
1149                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1150         }
1151
1152         mpt->mp_fps = fps;
1153         mpt->mp_cth = cth;
1154         mpt->mp_cth_mapsz = cth_mapsz;
1155
1156         return 0;
1157 }
1158
1159 static void
1160 mptable_unmap(struct mptable_pos *mpt)
1161 {
1162         if (mpt->mp_cth != NULL) {
1163                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1164                 mpt->mp_cth = NULL;
1165                 mpt->mp_cth_mapsz = 0;
1166         }
1167         if (mpt->mp_fps != NULL) {
1168                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1169                 mpt->mp_fps = NULL;
1170         }
1171 }
1172
1173 void
1174 assign_apic_irq(int apic, int intpin, int irq)
1175 {
1176         int x;
1177
1178         if (int_to_apicintpin[irq].ioapic != -1)
1179                 panic("assign_apic_irq: inconsistent table");
1180
1181         int_to_apicintpin[irq].ioapic = apic;
1182         int_to_apicintpin[irq].int_pin = intpin;
1183         int_to_apicintpin[irq].apic_address = ioapic[apic];
1184         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1185
1186         for (x = 0; x < nintrs; x++) {
1187                 if ((io_apic_ints[x].int_type == 0 ||
1188                      io_apic_ints[x].int_type == 3) &&
1189                     io_apic_ints[x].int_vector == 0xff &&
1190                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1191                     io_apic_ints[x].dst_apic_int == intpin)
1192                         io_apic_ints[x].int_vector = irq;
1193         }
1194 }
1195
1196 void
1197 revoke_apic_irq(int irq)
1198 {
1199         int x;
1200         int oldapic;
1201         int oldintpin;
1202
1203         if (int_to_apicintpin[irq].ioapic == -1)
1204                 panic("revoke_apic_irq: inconsistent table");
1205
1206         oldapic = int_to_apicintpin[irq].ioapic;
1207         oldintpin = int_to_apicintpin[irq].int_pin;
1208
1209         int_to_apicintpin[irq].ioapic = -1;
1210         int_to_apicintpin[irq].int_pin = 0;
1211         int_to_apicintpin[irq].apic_address = NULL;
1212         int_to_apicintpin[irq].redirindex = 0;
1213
1214         for (x = 0; x < nintrs; x++) {
1215                 if ((io_apic_ints[x].int_type == 0 ||
1216                      io_apic_ints[x].int_type == 3) &&
1217                     io_apic_ints[x].int_vector != 0xff &&
1218                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1219                     io_apic_ints[x].dst_apic_int == oldintpin)
1220                         io_apic_ints[x].int_vector = 0xff;
1221         }
1222 }
1223
1224 /*
1225  * Allocate an IRQ
1226  */
1227 static void
1228 allocate_apic_irq(int intr)
1229 {
1230         int apic;
1231         int intpin;
1232         int irq;
1233
1234         if (io_apic_ints[intr].int_vector != 0xff)
1235                 return;         /* Interrupt handler already assigned */
1236
1237         if (io_apic_ints[intr].int_type != 0 &&
1238             (io_apic_ints[intr].int_type != 3 ||
1239              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1240               io_apic_ints[intr].dst_apic_int == 0)))
1241                 return;         /* Not INT or ExtInt on != (0, 0) */
1242
1243         irq = 0;
1244         while (irq < APIC_INTMAPSIZE &&
1245                int_to_apicintpin[irq].ioapic != -1)
1246                 irq++;
1247
1248         if (irq >= APIC_INTMAPSIZE)
1249                 return;         /* No free interrupt handlers */
1250
1251         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1252         intpin = io_apic_ints[intr].dst_apic_int;
1253
1254         assign_apic_irq(apic, intpin, irq);
1255 }
1256
1257
1258 static void
1259 swap_apic_id(int apic, int oldid, int newid)
1260 {
1261         int x;
1262         int oapic;
1263
1264
1265         if (oldid == newid)
1266                 return;                 /* Nothing to do */
1267
1268         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1269                apic, oldid, newid);
1270
1271         /* Swap physical APIC IDs in interrupt entries */
1272         for (x = 0; x < nintrs; x++) {
1273                 if (io_apic_ints[x].dst_apic_id == oldid)
1274                         io_apic_ints[x].dst_apic_id = newid;
1275                 else if (io_apic_ints[x].dst_apic_id == newid)
1276                         io_apic_ints[x].dst_apic_id = oldid;
1277         }
1278
1279         /* Swap physical APIC IDs in IO_TO_ID mappings */
1280         for (oapic = 0; oapic < mp_napics; oapic++)
1281                 if (IO_TO_ID(oapic) == newid)
1282                         break;
1283
1284         if (oapic < mp_napics) {
1285                 kprintf("Changing APIC ID for IO APIC #%d from "
1286                        "%d to %d in MP table\n",
1287                        oapic, newid, oldid);
1288                 IO_TO_ID(oapic) = oldid;
1289         }
1290         IO_TO_ID(apic) = newid;
1291 }
1292
1293
1294 static void
1295 fix_id_to_io_mapping(void)
1296 {
1297         int x;
1298
1299         for (x = 0; x < NAPICID; x++)
1300                 ID_TO_IO(x) = -1;
1301
1302         for (x = 0; x <= mp_naps; x++) {
1303                 if ((u_int)CPU_TO_ID(x) < NAPICID)
1304                         ID_TO_IO(CPU_TO_ID(x)) = x;
1305         }
1306
1307         for (x = 0; x < mp_napics; x++) {
1308                 if ((u_int)IO_TO_ID(x) < NAPICID)
1309                         ID_TO_IO(IO_TO_ID(x)) = x;
1310         }
1311 }
1312
1313
1314 static int
1315 first_free_apic_id(void)
1316 {
1317         int freeid, x;
1318
1319         for (freeid = 0; freeid < NAPICID; freeid++) {
1320                 for (x = 0; x <= mp_naps; x++)
1321                         if (CPU_TO_ID(x) == freeid)
1322                                 break;
1323                 if (x <= mp_naps)
1324                         continue;
1325                 for (x = 0; x < mp_napics; x++)
1326                         if (IO_TO_ID(x) == freeid)
1327                                 break;
1328                 if (x < mp_napics)
1329                         continue;
1330                 return freeid;
1331         }
1332         return freeid;
1333 }
1334
1335
1336 static int
1337 io_apic_id_acceptable(int apic, int id)
1338 {
1339         int cpu;                /* Logical CPU number */
1340         int oapic;              /* Logical IO APIC number for other IO APIC */
1341
1342         if ((u_int)id >= NAPICID)
1343                 return 0;       /* Out of range */
1344
1345         for (cpu = 0; cpu <= mp_naps; cpu++) {
1346                 if (CPU_TO_ID(cpu) == id)
1347                         return 0;       /* Conflict with CPU */
1348         }
1349
1350         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++) {
1351                 if (IO_TO_ID(oapic) == id)
1352                         return 0;       /* Conflict with other APIC */
1353         }
1354
1355         return 1;               /* ID is acceptable for IO APIC */
1356 }
1357
1358 static
1359 io_int *
1360 io_apic_find_int_entry(int apic, int pin)
1361 {
1362         int     x;
1363
1364         /* search each of the possible INTerrupt sources */
1365         for (x = 0; x < nintrs; ++x) {
1366                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1367                     (pin == io_apic_ints[x].dst_apic_int))
1368                         return (&io_apic_ints[x]);
1369         }
1370         return NULL;
1371 }
1372
1373 /*
1374  * parse an Intel MP specification table
1375  */
1376 static void
1377 mptable_fix(void)
1378 {
1379         int     x;
1380         int     id;
1381         int     apic;           /* IO APIC unit number */
1382         int     freeid;         /* Free physical APIC ID */
1383         int     physid;         /* Current physical IO APIC ID */
1384         io_int *io14;
1385         int     bus_0 = 0;      /* Stop GCC warning */
1386         int     bus_pci = 0;    /* Stop GCC warning */
1387         int     num_pci_bus;
1388
1389         /*
1390          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1391          * did it wrong.  The MP spec says that when more than 1 PCI bus
1392          * exists the BIOS must begin with bus entries for the PCI bus and use
1393          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1394          * exists the BIOS can choose to ignore this ordering, and indeed many
1395          * MP motherboards do ignore it.  This causes a problem when the PCI
1396          * sub-system makes requests of the MP sub-system based on PCI bus
1397          * numbers.     So here we look for the situation and renumber the
1398          * busses and associated INTs in an effort to "make it right".
1399          */
1400
1401         /* find bus 0, PCI bus, count the number of PCI busses */
1402         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1403                 if (bus_data[x].bus_id == 0) {
1404                         bus_0 = x;
1405                 }
1406                 if (bus_data[x].bus_type == PCI) {
1407                         ++num_pci_bus;
1408                         bus_pci = x;
1409                 }
1410         }
1411         /*
1412          * bus_0 == slot of bus with ID of 0
1413          * bus_pci == slot of last PCI bus encountered
1414          */
1415
1416         /* check the 1 PCI bus case for sanity */
1417         /* if it is number 0 all is well */
1418         if (num_pci_bus == 1 &&
1419             bus_data[bus_pci].bus_id != 0) {
1420
1421                 /* mis-numbered, swap with whichever bus uses slot 0 */
1422
1423                 /* swap the bus entry types */
1424                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1425                 bus_data[bus_0].bus_type = PCI;
1426
1427                 /* swap each relevant INTerrupt entry */
1428                 id = bus_data[bus_pci].bus_id;
1429                 for (x = 0; x < nintrs; ++x) {
1430                         if (io_apic_ints[x].src_bus_id == id) {
1431                                 io_apic_ints[x].src_bus_id = 0;
1432                         }
1433                         else if (io_apic_ints[x].src_bus_id == 0) {
1434                                 io_apic_ints[x].src_bus_id = id;
1435                         }
1436                 }
1437         }
1438
1439         /* Assign IO APIC IDs.
1440          *
1441          * First try the existing ID. If a conflict is detected, try
1442          * the ID in the MP table.  If a conflict is still detected, find
1443          * a free id.
1444          *
1445          * We cannot use the ID_TO_IO table before all conflicts has been
1446          * resolved and the table has been corrected.
1447          */
1448         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1449
1450                 /* First try to use the value set by the BIOS */
1451                 physid = io_apic_get_id(apic);
1452                 if (io_apic_id_acceptable(apic, physid)) {
1453                         if (IO_TO_ID(apic) != physid)
1454                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1455                         continue;
1456                 }
1457
1458                 /* Then check if the value in the MP table is acceptable */
1459                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1460                         continue;
1461
1462                 /* Last resort, find a free APIC ID and use it */
1463                 freeid = first_free_apic_id();
1464                 if (freeid >= NAPICID)
1465                         panic("No free physical APIC IDs found");
1466
1467                 if (io_apic_id_acceptable(apic, freeid)) {
1468                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1469                         continue;
1470                 }
1471                 panic("Free physical APIC ID not usable");
1472         }
1473         fix_id_to_io_mapping();
1474
1475         /* detect and fix broken Compaq MP table */
1476         if (apic_int_type(0, 0) == -1) {
1477                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1478                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1479                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1480                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1481                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1482                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1483                 nintrs++;
1484         } else if (apic_int_type(0, 0) == 0) {
1485                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1486                 for (x = 0; x < nintrs; ++x)
1487                         if ((ID_TO_IO(io_apic_ints[x].dst_apic_id) == 0) &&
1488                             (io_apic_ints[x].dst_apic_int) == 0) {
1489                                 io_apic_ints[x].int_type = 3;
1490                                 io_apic_ints[x].int_vector = 0xff;
1491                                 break;
1492                         }
1493         }
1494
1495         /*
1496          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1497          * controllers universally come in pairs.  If IRQ 14 is specified
1498          * as an ISA interrupt, then IRQ 15 had better be too.
1499          *
1500          * [ Shuttle XPC / AMD Athlon X2 ]
1501          *      The MPTable is missing an entry for IRQ 15.  Note that the
1502          *      ACPI table has an entry for both 14 and 15.
1503          */
1504         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1505                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1506                 io14 = io_apic_find_int_entry(0, 14);
1507                 io_apic_ints[nintrs] = *io14;
1508                 io_apic_ints[nintrs].src_bus_irq = 15;
1509                 io_apic_ints[nintrs].dst_apic_int = 15;
1510                 nintrs++;
1511         }
1512 }
1513
1514 /* Assign low level interrupt handlers */
1515 static void
1516 setup_apic_irq_mapping(void)
1517 {
1518         int     x;
1519         int     int_vector;
1520
1521         /* Clear array */
1522         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1523                 int_to_apicintpin[x].ioapic = -1;
1524                 int_to_apicintpin[x].int_pin = 0;
1525                 int_to_apicintpin[x].apic_address = NULL;
1526                 int_to_apicintpin[x].redirindex = 0;
1527
1528                 /* Default to masked */
1529                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1530         }
1531
1532         /* First assign ISA/EISA interrupts */
1533         for (x = 0; x < nintrs; x++) {
1534                 int_vector = io_apic_ints[x].src_bus_irq;
1535                 if (int_vector < APIC_INTMAPSIZE &&
1536                     io_apic_ints[x].int_vector == 0xff &&
1537                     int_to_apicintpin[int_vector].ioapic == -1 &&
1538                     (apic_int_is_bus_type(x, ISA) ||
1539                      apic_int_is_bus_type(x, EISA)) &&
1540                     io_apic_ints[x].int_type == 0) {
1541                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1542                                         io_apic_ints[x].dst_apic_int,
1543                                         int_vector);
1544                 }
1545         }
1546
1547         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1548         for (x = 0; x < nintrs; x++) {
1549                 if (io_apic_ints[x].dst_apic_int == 0 &&
1550                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1551                     io_apic_ints[x].int_vector == 0xff &&
1552                     int_to_apicintpin[0].ioapic == -1 &&
1553                     io_apic_ints[x].int_type == 3) {
1554                         assign_apic_irq(0, 0, 0);
1555                         break;
1556                 }
1557         }
1558
1559         /* Assign PCI interrupts */
1560         for (x = 0; x < nintrs; ++x) {
1561                 if (io_apic_ints[x].int_type == 0 &&
1562                     io_apic_ints[x].int_vector == 0xff &&
1563                     apic_int_is_bus_type(x, PCI))
1564                         allocate_apic_irq(x);
1565         }
1566 }
1567
1568 void
1569 mp_set_cpuids(int cpu_id, int apic_id)
1570 {
1571         CPU_TO_ID(cpu_id) = apic_id;
1572         ID_TO_CPU(apic_id) = cpu_id;
1573
1574         if (apic_id > lapic_id_max)
1575                 lapic_id_max = apic_id;
1576 }
1577
1578 static int
1579 processor_entry(const struct PROCENTRY *entry, int cpu)
1580 {
1581         KKASSERT(cpu > 0);
1582
1583         /* check for usability */
1584         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1585                 return 0;
1586
1587         /* check for BSP flag */
1588         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1589                 mp_set_cpuids(0, entry->apic_id);
1590                 return 0;       /* its already been counted */
1591         }
1592
1593         /* add another AP to list, if less than max number of CPUs */
1594         else if (cpu < MAXCPU) {
1595                 mp_set_cpuids(cpu, entry->apic_id);
1596                 return 1;
1597         }
1598
1599         return 0;
1600 }
1601
1602 static int
1603 bus_entry(const struct BUSENTRY *entry, int bus)
1604 {
1605         int     x;
1606         char    c, name[8];
1607
1608         /* encode the name into an index */
1609         for (x = 0; x < 6; ++x) {
1610                 if ((c = entry->bus_type[x]) == ' ')
1611                         break;
1612                 name[x] = c;
1613         }
1614         name[x] = '\0';
1615
1616         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1617                 panic("unknown bus type: '%s'", name);
1618
1619         bus_data[bus].bus_id = entry->bus_id;
1620         bus_data[bus].bus_type = x;
1621
1622         return 1;
1623 }
1624
1625 static int
1626 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1627 {
1628         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1629                 return 0;
1630
1631         IO_TO_ID(apic) = entry->apic_id;
1632         ID_TO_IO(entry->apic_id) = apic;
1633
1634         return 1;
1635 }
1636
1637 static int
1638 lookup_bus_type(char *name)
1639 {
1640         int     x;
1641
1642         for (x = 0; x < MAX_BUSTYPE; ++x)
1643                 if (strcmp(bus_type_table[x].name, name) == 0)
1644                         return bus_type_table[x].type;
1645
1646         return UNKNOWN_BUSTYPE;
1647 }
1648
1649 static int
1650 int_entry(const struct INTENTRY *entry, int intr)
1651 {
1652         int apic;
1653
1654         io_apic_ints[intr].int_type = entry->int_type;
1655         io_apic_ints[intr].int_flags = entry->int_flags;
1656         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1657         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1658         if (entry->dst_apic_id == 255) {
1659                 /* This signal goes to all IO APICS.  Select an IO APIC
1660                    with sufficient number of interrupt pins */
1661                 for (apic = 0; apic < mp_napics; apic++)
1662                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1663                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1664                             entry->dst_apic_int)
1665                                 break;
1666                 if (apic < mp_napics)
1667                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1668                 else
1669                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1670         } else
1671                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1672         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1673
1674         return 1;
1675 }
1676
1677 static int
1678 apic_int_is_bus_type(int intr, int bus_type)
1679 {
1680         int     bus;
1681
1682         for (bus = 0; bus < mp_nbusses; ++bus)
1683                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1684                     && ((int) bus_data[bus].bus_type == bus_type))
1685                         return 1;
1686
1687         return 0;
1688 }
1689
1690 /*
1691  * Given a traditional ISA INT mask, return an APIC mask.
1692  */
1693 u_int
1694 isa_apic_mask(u_int isa_mask)
1695 {
1696         int isa_irq;
1697         int apic_pin;
1698
1699 #if defined(SKIP_IRQ15_REDIRECT)
1700         if (isa_mask == (1 << 15)) {
1701                 kprintf("skipping ISA IRQ15 redirect\n");
1702                 return isa_mask;
1703         }
1704 #endif  /* SKIP_IRQ15_REDIRECT */
1705
1706         isa_irq = ffs(isa_mask);                /* find its bit position */
1707         if (isa_irq == 0)                       /* doesn't exist */
1708                 return 0;
1709         --isa_irq;                              /* make it zero based */
1710
1711         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1712         if (apic_pin == -1)
1713                 return 0;
1714
1715         return (1 << apic_pin);                 /* convert pin# to a mask */
1716 }
1717
1718 /*
1719  * Determine which APIC pin an ISA/EISA INT is attached to.
1720  */
1721 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1722 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1723 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1724 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1725
1726 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1727 int
1728 isa_apic_irq(int isa_irq)
1729 {
1730         int     intr;
1731
1732         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1733                 if (INTTYPE(intr) == 0) {               /* standard INT */
1734                         if (SRCBUSIRQ(intr) == isa_irq) {
1735                                 if (apic_int_is_bus_type(intr, ISA) ||
1736                                     apic_int_is_bus_type(intr, EISA)) {
1737                                         if (INTIRQ(intr) == 0xff)
1738                                                 return -1; /* unassigned */
1739                                         return INTIRQ(intr);    /* found */
1740                                 }
1741                         }
1742                 }
1743         }
1744         return -1;                                      /* NOT found */
1745 }
1746
1747
1748 /*
1749  * Determine which APIC pin a PCI INT is attached to.
1750  */
1751 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1752 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1753 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1754 int
1755 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1756 {
1757         int     intr;
1758
1759         --pciInt;                                       /* zero based */
1760
1761         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1762                 if ((INTTYPE(intr) == 0)                /* standard INT */
1763                     && (SRCBUSID(intr) == pciBus)
1764                     && (SRCBUSDEVICE(intr) == pciDevice)
1765                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1766                         if (apic_int_is_bus_type(intr, PCI)) {
1767                                 if (INTIRQ(intr) == 0xff) {
1768                                         kprintf("IOAPIC: pci_apic_irq() "
1769                                                 "failed\n");
1770                                         return -1;      /* unassigned */
1771                                 }
1772                                 return INTIRQ(intr);    /* exact match */
1773                         }
1774                 }
1775         }
1776
1777         return -1;                                      /* NOT found */
1778 }
1779
1780 int
1781 next_apic_irq(int irq)
1782 {
1783         int intr, ointr;
1784         int bus, bustype;
1785
1786         bus = 0;
1787         bustype = 0;
1788         for (intr = 0; intr < nintrs; intr++) {
1789                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1790                         continue;
1791                 bus = SRCBUSID(intr);
1792                 bustype = apic_bus_type(bus);
1793                 if (bustype != ISA &&
1794                     bustype != EISA &&
1795                     bustype != PCI)
1796                         continue;
1797                 break;
1798         }
1799         if (intr >= nintrs) {
1800                 return -1;
1801         }
1802         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1803                 if (INTTYPE(ointr) != 0)
1804                         continue;
1805                 if (bus != SRCBUSID(ointr))
1806                         continue;
1807                 if (bustype == PCI) {
1808                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1809                                 continue;
1810                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1811                                 continue;
1812                 }
1813                 if (bustype == ISA || bustype == EISA) {
1814                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1815                                 continue;
1816                 }
1817                 if (INTPIN(intr) == INTPIN(ointr))
1818                         continue;
1819                 break;
1820         }
1821         if (ointr >= nintrs) {
1822                 return -1;
1823         }
1824         return INTIRQ(ointr);
1825 }
1826 #undef SRCBUSLINE
1827 #undef SRCBUSDEVICE
1828 #undef SRCBUSID
1829 #undef SRCBUSIRQ
1830
1831 #undef INTPIN
1832 #undef INTIRQ
1833 #undef INTAPIC
1834 #undef INTTYPE
1835
1836 /*
1837  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1838  *
1839  * XXX FIXME:
1840  *  Exactly what this means is unclear at this point.  It is a solution
1841  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1842  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1843  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1844  *  option.
1845  */
1846 int
1847 undirect_isa_irq(int rirq)
1848 {
1849 #if defined(READY)
1850         if (bootverbose)
1851             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1852         /** FIXME: tickle the MB redirector chip */
1853         return /* XXX */;
1854 #else
1855         if (bootverbose)
1856             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1857         return 0;
1858 #endif  /* READY */
1859 }
1860
1861
1862 /*
1863  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1864  */
1865 int
1866 undirect_pci_irq(int rirq)
1867 {
1868 #if defined(READY)
1869         if (bootverbose)
1870                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1871
1872         /** FIXME: tickle the MB redirector chip */
1873         return /* XXX */;
1874 #else
1875         if (bootverbose)
1876                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1877                        rirq);
1878         return 0;
1879 #endif  /* READY */
1880 }
1881
1882
1883 /*
1884  * given a bus ID, return:
1885  *  the bus type if found
1886  *  -1 if NOT found
1887  */
1888 int
1889 apic_bus_type(int id)
1890 {
1891         int     x;
1892
1893         for (x = 0; x < mp_nbusses; ++x)
1894                 if (bus_data[x].bus_id == id)
1895                         return bus_data[x].bus_type;
1896
1897         return -1;
1898 }
1899
1900 /*
1901  * given a LOGICAL APIC# and pin#, return:
1902  *  the associated src bus ID if found
1903  *  -1 if NOT found
1904  */
1905 int
1906 apic_src_bus_id(int apic, int pin)
1907 {
1908         int     x;
1909
1910         /* search each of the possible INTerrupt sources */
1911         for (x = 0; x < nintrs; ++x)
1912                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1913                     (pin == io_apic_ints[x].dst_apic_int))
1914                         return (io_apic_ints[x].src_bus_id);
1915
1916         return -1;              /* NOT found */
1917 }
1918
1919 /*
1920  * given a LOGICAL APIC# and pin#, return:
1921  *  the associated src bus IRQ if found
1922  *  -1 if NOT found
1923  */
1924 int
1925 apic_src_bus_irq(int apic, int pin)
1926 {
1927         int     x;
1928
1929         for (x = 0; x < nintrs; x++)
1930                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1931                     (pin == io_apic_ints[x].dst_apic_int))
1932                         return (io_apic_ints[x].src_bus_irq);
1933
1934         return -1;              /* NOT found */
1935 }
1936
1937
1938 /*
1939  * given a LOGICAL APIC# and pin#, return:
1940  *  the associated INTerrupt type if found
1941  *  -1 if NOT found
1942  */
1943 int
1944 apic_int_type(int apic, int pin)
1945 {
1946         int     x;
1947
1948         /* search each of the possible INTerrupt sources */
1949         for (x = 0; x < nintrs; ++x) {
1950                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1951                     (pin == io_apic_ints[x].dst_apic_int))
1952                         return (io_apic_ints[x].int_type);
1953         }
1954         return -1;              /* NOT found */
1955 }
1956
1957 /*
1958  * Return the IRQ associated with an APIC pin
1959  */
1960 int
1961 apic_irq(int apic, int pin)
1962 {
1963         int x;
1964         int res;
1965
1966         for (x = 0; x < nintrs; ++x) {
1967                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1968                     (pin == io_apic_ints[x].dst_apic_int)) {
1969                         res = io_apic_ints[x].int_vector;
1970                         if (res == 0xff)
1971                                 return -1;
1972                         if (apic != int_to_apicintpin[res].ioapic)
1973                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1974                         if (pin != int_to_apicintpin[res].int_pin)
1975                                 panic("apic_irq inconsistent table (2)");
1976                         return res;
1977                 }
1978         }
1979         return -1;
1980 }
1981
1982
1983 /*
1984  * given a LOGICAL APIC# and pin#, return:
1985  *  the associated trigger mode if found
1986  *  -1 if NOT found
1987  */
1988 int
1989 apic_trigger(int apic, int pin)
1990 {
1991         int     x;
1992
1993         /* search each of the possible INTerrupt sources */
1994         for (x = 0; x < nintrs; ++x)
1995                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1996                     (pin == io_apic_ints[x].dst_apic_int))
1997                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1998
1999         return -1;              /* NOT found */
2000 }
2001
2002
2003 /*
2004  * given a LOGICAL APIC# and pin#, return:
2005  *  the associated 'active' level if found
2006  *  -1 if NOT found
2007  */
2008 int
2009 apic_polarity(int apic, int pin)
2010 {
2011         int     x;
2012
2013         /* search each of the possible INTerrupt sources */
2014         for (x = 0; x < nintrs; ++x)
2015                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2016                     (pin == io_apic_ints[x].dst_apic_int))
2017                         return (io_apic_ints[x].int_flags & 0x03);
2018
2019         return -1;              /* NOT found */
2020 }
2021
2022 /*
2023  * set data according to MP defaults
2024  * FIXME: probably not complete yet...
2025  */
2026 static void
2027 mptable_default(int type)
2028 {
2029         int     io_apic_id;
2030         int     pin;
2031
2032 #if 0
2033         kprintf("  MP default config type: %d\n", type);
2034         switch (type) {
2035         case 1:
2036                 kprintf("   bus: ISA, APIC: 82489DX\n");
2037                 break;
2038         case 2:
2039                 kprintf("   bus: EISA, APIC: 82489DX\n");
2040                 break;
2041         case 3:
2042                 kprintf("   bus: EISA, APIC: 82489DX\n");
2043                 break;
2044         case 4:
2045                 kprintf("   bus: MCA, APIC: 82489DX\n");
2046                 break;
2047         case 5:
2048                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2049                 break;
2050         case 6:
2051                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2052                 break;
2053         case 7:
2054                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2055                 break;
2056         default:
2057                 kprintf("   future type\n");
2058                 break;
2059                 /* NOTREACHED */
2060         }
2061 #endif  /* 0 */
2062
2063         /* one and only IO APIC */
2064         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2065
2066         /*
2067          * sanity check, refer to MP spec section 3.6.6, last paragraph
2068          * necessary as some hardware isn't properly setting up the IO APIC
2069          */
2070 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2071         if (io_apic_id != 2) {
2072 #else
2073         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2074 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2075                 io_apic_set_id(0, 2);
2076                 io_apic_id = 2;
2077         }
2078         IO_TO_ID(0) = io_apic_id;
2079         ID_TO_IO(io_apic_id) = 0;
2080
2081         /* fill out bus entries */
2082         switch (type) {
2083         case 1:
2084         case 2:
2085         case 3:
2086         case 4:
2087         case 5:
2088         case 6:
2089         case 7:
2090                 bus_data[0].bus_id = default_data[type - 1][1];
2091                 bus_data[0].bus_type = default_data[type - 1][2];
2092                 bus_data[1].bus_id = default_data[type - 1][3];
2093                 bus_data[1].bus_type = default_data[type - 1][4];
2094                 break;
2095
2096         /* case 4: case 7:                 MCA NOT supported */
2097         default:                /* illegal/reserved */
2098                 panic("BAD default MP config: %d", type);
2099                 /* NOTREACHED */
2100         }
2101
2102         /* general cases from MP v1.4, table 5-2 */
2103         for (pin = 0; pin < 16; ++pin) {
2104                 io_apic_ints[pin].int_type = 0;
2105                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2106                 io_apic_ints[pin].src_bus_id = 0;
2107                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2108                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2109                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2110         }
2111
2112         /* special cases from MP v1.4, table 5-2 */
2113         if (type == 2) {
2114                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2115                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2116 #if !defined(APIC_MIXED_MODE)
2117                 /** FIXME: ??? */
2118                 panic("sorry, can't support type 2 default yet");
2119 #endif  /* APIC_MIXED_MODE */
2120         }
2121         else
2122                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2123
2124         if (type == 7)
2125                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2126         else
2127                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2128 }
2129
2130 /*
2131  * Map a physical memory address representing I/O into KVA.  The I/O
2132  * block is assumed not to cross a page boundary.
2133  */
2134 void *
2135 ioapic_map(vm_paddr_t pa)
2136 {
2137         KKASSERT(pa < 0x100000000LL);
2138
2139         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2140 }
2141
2142 /*
2143  * start each AP in our list
2144  */
2145 static int
2146 start_all_aps(u_int boot_addr)
2147 {
2148         vm_offset_t va = boot_address + KERNBASE;
2149         u_int64_t *pt4, *pt3, *pt2;
2150         int     x, i, pg;
2151         int     shift;
2152         int     smicount;
2153         int     smibest;
2154         int     smilast;
2155         u_char  mpbiosreason;
2156         u_long  mpbioswarmvec;
2157         struct mdglobaldata *gd;
2158         struct privatespace *ps;
2159
2160         POSTCODE(START_ALL_APS_POST);
2161
2162         /* install the AP 1st level boot code */
2163         pmap_kenter(va, boot_address);
2164         cpu_invlpg((void *)va);         /* JG XXX */
2165         bcopy(mptramp_start, (void *)va, bootMP_size);
2166
2167         /* Locate the page tables, they'll be below the trampoline */
2168         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2169         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2170         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2171
2172         /* Create the initial 1GB replicated page tables */
2173         for (i = 0; i < 512; i++) {
2174                 /* Each slot of the level 4 pages points to the same level 3 page */
2175                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2176                 pt4[i] |= PG_V | PG_RW | PG_U;
2177
2178                 /* Each slot of the level 3 pages points to the same level 2 page */
2179                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2180                 pt3[i] |= PG_V | PG_RW | PG_U;
2181
2182                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2183                 pt2[i] = i * (2 * 1024 * 1024);
2184                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2185         }
2186
2187         /* save the current value of the warm-start vector */
2188         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2189         outb(CMOS_REG, BIOS_RESET);
2190         mpbiosreason = inb(CMOS_DATA);
2191
2192         /* setup a vector to our boot code */
2193         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2194         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2195         outb(CMOS_REG, BIOS_RESET);
2196         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2197
2198         /*
2199          * If we have a TSC we can figure out the SMI interrupt rate.
2200          * The SMI does not necessarily use a constant rate.  Spend
2201          * up to 250ms trying to figure it out.
2202          */
2203         smibest = 0;
2204         if (cpu_feature & CPUID_TSC) {
2205                 set_apic_timer(275000);
2206                 smilast = read_apic_timer();
2207                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2208                         smicount = smitest();
2209                         if (smibest == 0 || smilast - smicount < smibest)
2210                                 smibest = smilast - smicount;
2211                         smilast = smicount;
2212                 }
2213                 if (smibest > 250000)
2214                         smibest = 0;
2215                 if (smibest) {
2216                         smibest = smibest * (int64_t)1000000 /
2217                                   get_apic_timer_frequency();
2218                 }
2219         }
2220         if (smibest)
2221                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2222                         1000000 / smibest, smibest);
2223
2224         kprintf("SMP: Starting %d APs: ", mp_naps);
2225         /* start each AP */
2226         for (x = 1; x <= mp_naps; ++x) {
2227
2228                 /* This is a bit verbose, it will go away soon.  */
2229
2230                 /* first page of AP's private space */
2231                 pg = x * x86_64_btop(sizeof(struct privatespace));
2232
2233                 /* allocate new private data page(s) */
2234                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2235                                 MDGLOBALDATA_BASEALLOC_SIZE);
2236
2237                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2238                 bzero(gd, sizeof(*gd));
2239                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2240
2241                 /* prime data page for it to use */
2242                 mi_gdinit(&gd->mi, x);
2243                 cpu_gdinit(gd, x);
2244                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2245                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2246
2247                 /* setup a vector to our boot code */
2248                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2249                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2250                 outb(CMOS_REG, BIOS_RESET);
2251                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2252
2253                 /*
2254                  * Setup the AP boot stack
2255                  */
2256                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2257                 bootAP = x;
2258
2259                 /* attempt to start the Application Processor */
2260                 CHECK_INIT(99); /* setup checkpoints */
2261                 if (!start_ap(gd, boot_addr, smibest)) {
2262                         kprintf("\nAP #%d (PHY# %d) failed!\n",
2263                                 x, CPU_TO_ID(x));
2264                         CHECK_PRINT("trace");   /* show checkpoints */
2265                         /* better panic as the AP may be running loose */
2266                         kprintf("panic y/n? [y] ");
2267                         if (cngetc() != 'n')
2268                                 panic("bye-bye");
2269                 }
2270                 CHECK_PRINT("trace");           /* show checkpoints */
2271
2272                 /* record its version info */
2273                 cpu_apic_versions[x] = cpu_apic_versions[0];
2274         }
2275
2276         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2277         ncpus = x;
2278
2279         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2280         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2281                 ;
2282         --shift;
2283         ncpus2_shift = shift;
2284         ncpus2 = 1 << shift;
2285         ncpus2_mask = ncpus2 - 1;
2286
2287         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2288         if ((1 << shift) < ncpus)
2289                 ++shift;
2290         ncpus_fit = 1 << shift;
2291         ncpus_fit_mask = ncpus_fit - 1;
2292
2293         /* build our map of 'other' CPUs */
2294         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2295         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2296         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2297
2298         /* fill in our (BSP) APIC version */
2299         cpu_apic_versions[0] = lapic->version;
2300
2301         /* restore the warmstart vector */
2302         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2303         outb(CMOS_REG, BIOS_RESET);
2304         outb(CMOS_DATA, mpbiosreason);
2305
2306         /*
2307          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2308          * up, clean out the P==V mapping we did earlier.
2309          */
2310         pmap_set_opt();
2311
2312         /* number of APs actually started */
2313         return ncpus - 1;
2314 }
2315
2316
2317 /*
2318  * load the 1st level AP boot code into base memory.
2319  */
2320
2321 /* targets for relocation */
2322 extern void bigJump(void);
2323 extern void bootCodeSeg(void);
2324 extern void bootDataSeg(void);
2325 extern void MPentry(void);
2326 extern u_int MP_GDT;
2327 extern u_int mp_gdtbase;
2328
2329 #if 0
2330
2331 static void
2332 install_ap_tramp(u_int boot_addr)
2333 {
2334         int     x;
2335         int     size = *(int *) ((u_long) & bootMP_size);
2336         u_char *src = (u_char *) ((u_long) bootMP);
2337         u_char *dst = (u_char *) boot_addr + KERNBASE;
2338         u_int   boot_base = (u_int) bootMP;
2339         u_int8_t *dst8;
2340         u_int16_t *dst16;
2341         u_int32_t *dst32;
2342
2343         POSTCODE(INSTALL_AP_TRAMP_POST);
2344
2345         for (x = 0; x < size; ++x)
2346                 *dst++ = *src++;
2347
2348         /*
2349          * modify addresses in code we just moved to basemem. unfortunately we
2350          * need fairly detailed info about mpboot.s for this to work.  changes
2351          * to mpboot.s might require changes here.
2352          */
2353
2354         /* boot code is located in KERNEL space */
2355         dst = (u_char *) boot_addr + KERNBASE;
2356
2357         /* modify the lgdt arg */
2358         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2359         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2360
2361         /* modify the ljmp target for MPentry() */
2362         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2363         *dst32 = ((u_int) MPentry - KERNBASE);
2364
2365         /* modify the target for boot code segment */
2366         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2367         dst8 = (u_int8_t *) (dst16 + 1);
2368         *dst16 = (u_int) boot_addr & 0xffff;
2369         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2370
2371         /* modify the target for boot data segment */
2372         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2373         dst8 = (u_int8_t *) (dst16 + 1);
2374         *dst16 = (u_int) boot_addr & 0xffff;
2375         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2376 }
2377
2378 #endif
2379
2380 /*
2381  * This function starts the AP (application processor) identified
2382  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2383  * to accomplish this.  This is necessary because of the nuances
2384  * of the different hardware we might encounter.  It ain't pretty,
2385  * but it seems to work.
2386  *
2387  * NOTE: eventually an AP gets to ap_init(), which is called just
2388  * before the AP goes into the LWKT scheduler's idle loop.
2389  */
2390 static int
2391 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2392 {
2393         int     physical_cpu;
2394         int     vector;
2395         u_long  icr_lo, icr_hi;
2396
2397         POSTCODE(START_AP_POST);
2398
2399         /* get the PHYSICAL APIC ID# */
2400         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2401
2402         /* calculate the vector */
2403         vector = (boot_addr >> 12) & 0xff;
2404
2405         /* We don't want anything interfering */
2406         cpu_disable_intr();
2407
2408         /* Make sure the target cpu sees everything */
2409         wbinvd();
2410
2411         /*
2412          * Try to detect when a SMI has occurred, wait up to 200ms.
2413          *
2414          * If a SMI occurs during an AP reset but before we issue
2415          * the STARTUP command, the AP may brick.  To work around
2416          * this problem we hold off doing the AP startup until
2417          * after we have detected the SMI.  Hopefully another SMI
2418          * will not occur before we finish the AP startup.
2419          *
2420          * Retries don't seem to help.  SMIs have a window of opportunity
2421          * and if USB->legacy keyboard emulation is enabled in the BIOS
2422          * the interrupt rate can be quite high.
2423          *
2424          * NOTE: Don't worry about the L1 cache load, it might bloat
2425          *       ldelta a little but ndelta will be so huge when the SMI
2426          *       occurs the detection logic will still work fine.
2427          */
2428         if (smibest) {
2429                 set_apic_timer(200000);
2430                 smitest();
2431         }
2432
2433         /*
2434          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2435          * and running the target CPU. OR this INIT IPI might be latched (P5
2436          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2437          * ignored.
2438          *
2439          * see apic/apicreg.h for icr bit definitions.
2440          *
2441          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2442          */
2443
2444         /*
2445          * Setup the address for the target AP.  We can setup
2446          * icr_hi once and then just trigger operations with
2447          * icr_lo.
2448          */
2449         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2450         icr_hi |= (physical_cpu << 24);
2451         icr_lo = lapic->icr_lo & 0xfff00000;
2452         lapic->icr_hi = icr_hi;
2453
2454         /*
2455          * Do an INIT IPI: assert RESET
2456          *
2457          * Use edge triggered mode to assert INIT
2458          */
2459         lapic->icr_lo = icr_lo | 0x00004500;
2460         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2461                  /* spin */ ;
2462
2463         /*
2464          * The spec calls for a 10ms delay but we may have to use a
2465          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2466          * interrupt.  We have other loops here too and dividing by 2
2467          * doesn't seem to be enough even after subtracting 350us,
2468          * so we divide by 4.
2469          *
2470          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2471          * interrupt was detected we use the full 10ms.
2472          */
2473         if (smibest == 0)
2474                 u_sleep(10000);
2475         else if (smibest < 150 * 4 + 350)
2476                 u_sleep(150);
2477         else if ((smibest - 350) / 4 < 10000)
2478                 u_sleep((smibest - 350) / 4);
2479         else
2480                 u_sleep(10000);
2481
2482         /*
2483          * Do an INIT IPI: deassert RESET
2484          *
2485          * Use level triggered mode to deassert.  It is unclear
2486          * why we need to do this.
2487          */
2488         lapic->icr_lo = icr_lo | 0x00008500;
2489         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2490                  /* spin */ ;
2491         u_sleep(150);                           /* wait 150us */
2492
2493         /*
2494          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2495          * latched, (P5 bug) this 1st STARTUP would then terminate
2496          * immediately, and the previously started INIT IPI would continue. OR
2497          * the previous INIT IPI has already run. and this STARTUP IPI will
2498          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2499          * will run.
2500          */
2501         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2502         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2503                  /* spin */ ;
2504         u_sleep(200);           /* wait ~200uS */
2505
2506         /*
2507          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2508          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2509          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2510          * recognized after hardware RESET or INIT IPI.
2511          */
2512         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2513         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2514                  /* spin */ ;
2515
2516         /* Resume normal operation */
2517         cpu_enable_intr();
2518
2519         /* wait for it to start, see ap_init() */
2520         set_apic_timer(5000000);/* == 5 seconds */
2521         while (read_apic_timer()) {
2522                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2523                         return 1;       /* return SUCCESS */
2524         }
2525
2526         return 0;               /* return FAILURE */
2527 }
2528
2529 static
2530 int
2531 smitest(void)
2532 {
2533         int64_t ltsc;
2534         int64_t ntsc;
2535         int64_t ldelta;
2536         int64_t ndelta;
2537         int count;
2538
2539         ldelta = 0;
2540         ndelta = 0;
2541         while (read_apic_timer()) {
2542                 ltsc = rdtsc();
2543                 for (count = 0; count < 100; ++count)
2544                         ntsc = rdtsc(); /* force loop to occur */
2545                 if (ldelta) {
2546                         ndelta = ntsc - ltsc;
2547                         if (ldelta > ndelta)
2548                                 ldelta = ndelta;
2549                         if (ndelta > ldelta * 2)
2550                                 break;
2551                 } else {
2552                         ldelta = ntsc - ltsc;
2553                 }
2554         }
2555         return(read_apic_timer());
2556 }
2557
2558 /*
2559  * Synchronously flush the TLB on all other CPU's.  The current cpu's
2560  * TLB is not flushed.  If the caller wishes to flush the current cpu's
2561  * TLB the caller must call cpu_invltlb() in addition to smp_invltlb().
2562  *
2563  * NOTE: If for some reason we were unable to start all cpus we cannot
2564  *       safely use broadcast IPIs.
2565  */
2566
2567 static cpumask_t smp_invltlb_req;
2568
2569 #define SMP_INVLTLB_DEBUG
2570
2571 void
2572 smp_invltlb(void)
2573 {
2574 #ifdef SMP
2575         struct mdglobaldata *md = mdcpu;
2576 #ifdef SMP_INVLTLB_DEBUG
2577         long count = 0;
2578         long xcount = 0;
2579 #endif
2580
2581         crit_enter_gd(&md->mi);
2582         md->gd_invltlb_ret = 0;
2583         ++md->mi.gd_cnt.v_smpinvltlb;
2584         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2585 #ifdef SMP_INVLTLB_DEBUG
2586 again:
2587 #endif
2588         if (smp_startup_mask == smp_active_mask) {
2589                 all_but_self_ipi(XINVLTLB_OFFSET);
2590         } else {
2591                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2592                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2593         }
2594
2595 #ifdef SMP_INVLTLB_DEBUG
2596         if (xcount)
2597                 kprintf("smp_invltlb: ipi sent\n");
2598 #endif
2599         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2600                (smp_active_mask & ~md->mi.gd_cpumask)) {
2601                 cpu_mfence();
2602                 cpu_pause();
2603 #ifdef SMP_INVLTLB_DEBUG
2604                 /* DEBUGGING */
2605                 if (++count == 400000000) {
2606                         print_backtrace(-1);
2607                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2608                                 "rflags %016jx retry",
2609                               (long)md->gd_invltlb_ret,
2610                               (long)smp_invltlb_req,
2611                               (intmax_t)read_rflags());
2612                         __asm __volatile ("sti");
2613                         ++xcount;
2614                         if (xcount > 2)
2615                                 lwkt_process_ipiq();
2616                         if (xcount > 3) {
2617                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2618                                                       ~md->mi.gd_cpumask &
2619                                                       smp_active_mask);
2620                                 globaldata_t xgd;
2621
2622                                 kprintf("bcpu %d\n", bcpu);
2623                                 xgd = globaldata_find(bcpu);
2624                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2625                         }
2626                         if (xcount > 5)
2627                                 Debugger("giving up");
2628                         count = 0;
2629                         goto again;
2630                 }
2631 #endif
2632         }
2633         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2634         crit_exit_gd(&md->mi);
2635 #endif
2636 }
2637
2638 #ifdef SMP
2639
2640 /*
2641  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2642  * bother to bump the critical section count or nested interrupt count
2643  * so only do very low level operations here.
2644  */
2645 void
2646 smp_invltlb_intr(void)
2647 {
2648         struct mdglobaldata *md = mdcpu;
2649         struct mdglobaldata *omd;
2650         cpumask_t mask;
2651         int cpu;
2652
2653         cpu_mfence();
2654         mask = smp_invltlb_req;
2655         cpu_invltlb();
2656         while (mask) {
2657                 cpu = BSFCPUMASK(mask);
2658                 mask &= ~CPUMASK(cpu);
2659                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2660                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2661         }
2662 }
2663
2664 #endif
2665
2666 /*
2667  * When called the executing CPU will send an IPI to all other CPUs
2668  *  requesting that they halt execution.
2669  *
2670  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2671  *
2672  *  - Signals all CPUs in map to stop.
2673  *  - Waits for each to stop.
2674  *
2675  * Returns:
2676  *  -1: error
2677  *   0: NA
2678  *   1: ok
2679  *
2680  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2681  *            from executing at same time.
2682  */
2683 int
2684 stop_cpus(cpumask_t map)
2685 {
2686         map &= smp_active_mask;
2687
2688         /* send the Xcpustop IPI to all CPUs in map */
2689         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2690
2691         while ((stopped_cpus & map) != map)
2692                 /* spin */ ;
2693
2694         return 1;
2695 }
2696
2697
2698 /*
2699  * Called by a CPU to restart stopped CPUs.
2700  *
2701  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2702  *
2703  *  - Signals all CPUs in map to restart.
2704  *  - Waits for each to restart.
2705  *
2706  * Returns:
2707  *  -1: error
2708  *   0: NA
2709  *   1: ok
2710  */
2711 int
2712 restart_cpus(cpumask_t map)
2713 {
2714         /* signal other cpus to restart */
2715         started_cpus = map & smp_active_mask;
2716
2717         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2718                 /* spin */ ;
2719
2720         return 1;
2721 }
2722
2723 /*
2724  * This is called once the mpboot code has gotten us properly relocated
2725  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2726  * and when it returns the scheduler will call the real cpu_idle() main
2727  * loop for the idlethread.  Interrupts are disabled on entry and should
2728  * remain disabled at return.
2729  */
2730 void
2731 ap_init(void)
2732 {
2733         u_int   apic_id;
2734
2735         /*
2736          * Adjust smp_startup_mask to signal the BSP that we have started
2737          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2738          * is waiting for our signal.
2739          *
2740          * We can't set our bit in smp_active_mask yet because we are holding
2741          * interrupts physically disabled and remote cpus could deadlock
2742          * trying to send us an IPI.
2743          */
2744         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2745         cpu_mfence();
2746
2747         /*
2748          * Interlock for finalization.  Wait until mp_finish is non-zero,
2749          * then get the MP lock.
2750          *
2751          * Note: We are in a critical section.
2752          *
2753          * Note: we are the idle thread, we can only spin.
2754          *
2755          * Note: The load fence is memory volatile and prevents the compiler
2756          * from improperly caching mp_finish, and the cpu from improperly
2757          * caching it.
2758          */
2759         while (mp_finish == 0)
2760                 cpu_lfence();
2761         while (try_mplock() == 0)
2762                 ;
2763
2764         if (cpu_feature & CPUID_TSC) {
2765                 /*
2766                  * The BSP is constantly updating tsc0_offset, figure out
2767                  * the relative difference to synchronize ktrdump.
2768                  */
2769                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2770         }
2771
2772         /* BSP may have changed PTD while we're waiting for the lock */
2773         cpu_invltlb();
2774
2775 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2776         lidt(&r_idt);
2777 #endif
2778
2779         /* Build our map of 'other' CPUs. */
2780         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2781
2782         kprintf(" %d", mycpu->gd_cpuid);
2783
2784         /* A quick check from sanity claus */
2785         apic_id = (apic_id_to_logical[(lapic->id & 0xff000000) >> 24]);
2786         if (mycpu->gd_cpuid != apic_id) {
2787                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2788                 kprintf("SMP: apic_id = %d lapicid %d\n",
2789                         apic_id, (lapic->id & 0xff000000) >> 24);
2790 #if JGXXX
2791                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2792 #endif
2793                 panic("cpuid mismatch! boom!!");
2794         }
2795
2796         /* Initialize AP's local APIC for irq's */
2797         lapic_init(FALSE);
2798
2799         /* Set memory range attributes for this CPU to match the BSP */
2800         mem_range_AP_init();
2801
2802         /*
2803          * Once we go active we must process any IPIQ messages that may
2804          * have been queued, because no actual IPI will occur until we
2805          * set our bit in the smp_active_mask.  If we don't the IPI
2806          * message interlock could be left set which would also prevent
2807          * further IPIs.
2808          *
2809          * The idle loop doesn't expect the BGL to be held and while
2810          * lwkt_switch() normally cleans things up this is a special case
2811          * because we returning almost directly into the idle loop.
2812          *
2813          * The idle thread is never placed on the runq, make sure
2814          * nothing we've done put it there.
2815          */
2816         KKASSERT(get_mplock_count(curthread) == 1);
2817         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2818
2819         /*
2820          * Enable interrupts here.  idle_restore will also do it, but
2821          * doing it here lets us clean up any strays that got posted to
2822          * the CPU during the AP boot while we are still in a critical
2823          * section.
2824          */
2825         __asm __volatile("sti; pause; pause"::);
2826         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2827
2828         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2829         lwkt_process_ipiq();
2830
2831         /*
2832          * Releasing the mp lock lets the BSP finish up the SMP init
2833          */
2834         rel_mplock();
2835         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2836 }
2837
2838 /*
2839  * Get SMP fully working before we start initializing devices.
2840  */
2841 static
2842 void
2843 ap_finish(void)
2844 {
2845         mp_finish = 1;
2846         if (bootverbose)
2847                 kprintf("Finish MP startup\n");
2848         if (cpu_feature & CPUID_TSC)
2849                 tsc0_offset = rdtsc();
2850         tsc_offsets[0] = 0;
2851         rel_mplock();
2852         while (smp_active_mask != smp_startup_mask) {
2853                 cpu_lfence();
2854                 if (cpu_feature & CPUID_TSC)
2855                         tsc0_offset = rdtsc();
2856         }
2857         while (try_mplock() == 0)
2858                 ;
2859         kprintf("\n");
2860         if (bootverbose) {
2861                 kprintf("Active CPU Mask: %016jx\n",
2862                         (uintmax_t)smp_active_mask);
2863         }
2864 }
2865
2866 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2867
2868 void
2869 cpu_send_ipiq(int dcpu)
2870 {
2871         if (CPUMASK(dcpu) & smp_active_mask)
2872                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2873 }
2874
2875 #if 0   /* single_apic_ipi_passive() not working yet */
2876 /*
2877  * Returns 0 on failure, 1 on success
2878  */
2879 int
2880 cpu_send_ipiq_passive(int dcpu)
2881 {
2882         int r = 0;
2883         if (CPUMASK(dcpu) & smp_active_mask) {
2884                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2885                                         APIC_DELMODE_FIXED);
2886         }
2887         return(r);
2888 }
2889 #endif
2890
2891 static int
2892 mptable_bus_info_callback(void *xarg, const void *pos, int type)
2893 {
2894         struct mptable_bus_info *bus_info = xarg;
2895         const struct BUSENTRY *ent;
2896         struct mptable_bus *bus;
2897
2898         if (type != 1)
2899                 return 0;
2900
2901         ent = pos;
2902         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
2903                 if (bus->mb_id == ent->bus_id) {
2904                         kprintf("mptable_bus_info_alloc: duplicated bus id "
2905                                 "(%d)\n", bus->mb_id);
2906                         return EINVAL;
2907                 }
2908         }
2909
2910         bus = NULL;
2911         if (strncmp(ent->bus_type, "PCI", 3) == 0) {
2912                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2913                 bus->mb_type = MPTABLE_BUS_PCI;
2914         } else if (strncmp(ent->bus_type, "ISA", 3) == 0) {
2915                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2916                 bus->mb_type = MPTABLE_BUS_ISA;
2917         }
2918
2919         if (bus != NULL) {
2920                 bus->mb_id = ent->bus_id;
2921                 TAILQ_INSERT_TAIL(&bus_info->mbi_list, bus, mb_link);
2922         }
2923         return 0;
2924 }
2925
2926 static void
2927 mptable_bus_info_alloc(const mpcth_t cth, struct mptable_bus_info *bus_info)
2928 {
2929         int error;
2930
2931         bzero(bus_info, sizeof(*bus_info));
2932         TAILQ_INIT(&bus_info->mbi_list);
2933
2934         error = mptable_iterate_entries(cth, mptable_bus_info_callback, bus_info);
2935         if (error)
2936                 mptable_bus_info_free(bus_info);
2937 }
2938
2939 static void
2940 mptable_bus_info_free(struct mptable_bus_info *bus_info)
2941 {
2942         struct mptable_bus *bus;
2943
2944         while ((bus = TAILQ_FIRST(&bus_info->mbi_list)) != NULL) {
2945                 TAILQ_REMOVE(&bus_info->mbi_list, bus, mb_link);
2946                 kfree(bus, M_TEMP);
2947         }
2948 }
2949
2950 struct mptable_lapic_cbarg1 {
2951         int     cpu_count;
2952         int     ht_fixup;
2953         u_int   ht_apicid_mask;
2954 };
2955
2956 static int
2957 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2958 {
2959         const struct PROCENTRY *ent;
2960         struct mptable_lapic_cbarg1 *arg = xarg;
2961
2962         if (type != 0)
2963                 return 0;
2964         ent = pos;
2965
2966         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2967                 return 0;
2968
2969         arg->cpu_count++;
2970         if (ent->apic_id < 32) {
2971                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2972         } else if (arg->ht_fixup) {
2973                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2974                 arg->ht_fixup = 0;
2975         }
2976         return 0;
2977 }
2978
2979 struct mptable_lapic_cbarg2 {
2980         int     cpu;
2981         int     logical_cpus;
2982         int     found_bsp;
2983 };
2984
2985 static int
2986 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2987 {
2988         const struct PROCENTRY *ent;
2989         struct mptable_lapic_cbarg2 *arg = xarg;
2990
2991         if (type != 0)
2992                 return 0;
2993         ent = pos;
2994
2995         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2996                 KKASSERT(!arg->found_bsp);
2997                 arg->found_bsp = 1;
2998         }
2999
3000         if (processor_entry(ent, arg->cpu))
3001                 arg->cpu++;
3002
3003         if (arg->logical_cpus) {
3004                 struct PROCENTRY proc;
3005                 int i;
3006
3007                 /*
3008                  * Create fake mptable processor entries
3009                  * and feed them to processor_entry() to
3010                  * enumerate the logical CPUs.
3011                  */
3012                 bzero(&proc, sizeof(proc));
3013                 proc.type = 0;
3014                 proc.cpu_flags = PROCENTRY_FLAG_EN;
3015                 proc.apic_id = ent->apic_id;
3016
3017                 for (i = 1; i < arg->logical_cpus; i++) {
3018                         proc.apic_id++;
3019                         processor_entry(&proc, arg->cpu);
3020                         arg->cpu++;
3021                 }
3022         }
3023         return 0;
3024 }
3025
3026 static void
3027 mptable_lapic_default(void)
3028 {
3029         int ap_apicid, bsp_apicid;
3030
3031         mp_naps = 1; /* exclude BSP */
3032
3033         /* Map local apic before the id field is accessed */
3034         lapic_map(DEFAULT_APIC_BASE);
3035
3036         bsp_apicid = APIC_ID(lapic->id);
3037         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3038
3039         /* BSP */
3040         mp_set_cpuids(0, bsp_apicid);
3041         /* one and only AP */
3042         mp_set_cpuids(1, ap_apicid);
3043 }
3044
3045 /*
3046  * Configure:
3047  *     mp_naps
3048  *     ID_TO_CPU(N), APIC ID to logical CPU table
3049  *     CPU_TO_ID(N), logical CPU to APIC ID table
3050  */
3051 static void
3052 mptable_lapic_enumerate(struct lapic_enumerator *e)
3053 {
3054         struct mptable_pos mpt;
3055         struct mptable_lapic_cbarg1 arg1;
3056         struct mptable_lapic_cbarg2 arg2;
3057         mpcth_t cth;
3058         int error, logical_cpus = 0;
3059         vm_offset_t lapic_addr;
3060
3061         if (mptable_use_default) {
3062                 mptable_lapic_default();
3063                 return;
3064         }
3065
3066         error = mptable_map(&mpt);
3067         if (error)
3068                 panic("mptable_lapic_enumerate mptable_map failed\n");
3069         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3070
3071         cth = mpt.mp_cth;
3072
3073         /* Save local apic address */
3074         lapic_addr = (vm_offset_t)cth->apic_address;
3075         KKASSERT(lapic_addr != 0);
3076
3077         /*
3078          * Find out how many CPUs do we have
3079          */
3080         bzero(&arg1, sizeof(arg1));
3081         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3082
3083         error = mptable_iterate_entries(cth,
3084                     mptable_lapic_pass1_callback, &arg1);
3085         if (error)
3086                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3087         KKASSERT(arg1.cpu_count != 0);
3088
3089         /* See if we need to fixup HT logical CPUs. */
3090         if (arg1.ht_fixup) {
3091                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3092                                                          arg1.cpu_count);
3093                 if (logical_cpus != 0)
3094                         arg1.cpu_count *= logical_cpus;
3095         }
3096         mp_naps = arg1.cpu_count;
3097
3098         /* Qualify the numbers again, after possible HT fixup */
3099         if (mp_naps > MAXCPU) {
3100                 kprintf("Warning: only using %d of %d available CPUs!\n",
3101                         MAXCPU, mp_naps);
3102                 DELAY(1000000);
3103                 mp_naps = MAXCPU;
3104         }
3105
3106         --mp_naps;      /* subtract the BSP */
3107
3108         /*
3109          * Link logical CPU id to local apic id
3110          */
3111         bzero(&arg2, sizeof(arg2));
3112         arg2.cpu = 1;
3113         arg2.logical_cpus = logical_cpus;
3114
3115         error = mptable_iterate_entries(cth,
3116                     mptable_lapic_pass2_callback, &arg2);
3117         if (error)
3118                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3119         KKASSERT(arg2.found_bsp);
3120
3121         /* Map local apic */
3122         lapic_map(lapic_addr);
3123
3124         mptable_unmap(&mpt);
3125 }
3126
3127 struct mptable_lapic_probe_cbarg {
3128         int     cpu_count;
3129         int     found_bsp;
3130 };
3131
3132 static int
3133 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3134 {
3135         const struct PROCENTRY *ent;
3136         struct mptable_lapic_probe_cbarg *arg = xarg;
3137
3138         if (type != 0)
3139                 return 0;
3140         ent = pos;
3141
3142         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3143                 return 0;
3144         arg->cpu_count++;
3145
3146         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3147                 if (arg->found_bsp) {
3148                         kprintf("more than one BSP in base MP table\n");
3149                         return EINVAL;
3150                 }
3151                 arg->found_bsp = 1;
3152         }
3153         return 0;
3154 }
3155
3156 static int
3157 mptable_lapic_probe(struct lapic_enumerator *e)
3158 {
3159         struct mptable_pos mpt;
3160         struct mptable_lapic_probe_cbarg arg;
3161         mpcth_t cth;
3162         int error;
3163
3164         if (mptable_fps_phyaddr == 0)
3165                 return ENXIO;
3166
3167         if (mptable_use_default)
3168                 return 0;
3169
3170         error = mptable_map(&mpt);
3171         if (error)
3172                 return error;
3173         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3174
3175         error = EINVAL;
3176         cth = mpt.mp_cth;
3177
3178         if (cth->apic_address == 0)
3179                 goto done;
3180
3181         bzero(&arg, sizeof(arg));
3182         error = mptable_iterate_entries(cth,
3183                     mptable_lapic_probe_callback, &arg);
3184         if (!error) {
3185                 if (arg.cpu_count == 0) {
3186                         kprintf("MP table contains no processor entries\n");
3187                         error = EINVAL;
3188                 } else if (!arg.found_bsp) {
3189                         kprintf("MP table does not contains BSP entry\n");
3190                         error = EINVAL;
3191                 }
3192         }
3193 done:
3194         mptable_unmap(&mpt);
3195         return error;
3196 }
3197
3198 static struct lapic_enumerator  mptable_lapic_enumerator = {
3199         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3200         .lapic_probe = mptable_lapic_probe,
3201         .lapic_enumerate = mptable_lapic_enumerate
3202 };
3203
3204 static void
3205 mptable_lapic_enum_register(void)
3206 {
3207         lapic_enumerator_register(&mptable_lapic_enumerator);
3208 }
3209 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3210         mptable_lapic_enum_register, 0);
3211
3212 static int
3213 mptable_ioapic_list_callback(void *xarg, const void *pos, int type)
3214 {
3215         const struct IOAPICENTRY *ent;
3216         struct mptable_ioapic *nioapic, *ioapic;
3217
3218         if (type != 2)
3219                 return 0;
3220         ent = pos;
3221
3222         if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3223                 return 0;
3224
3225         if (ent->apic_address == 0) {
3226                 kprintf("mptable_ioapic_create_list: zero IOAPIC addr\n");
3227                 return EINVAL;
3228         }
3229
3230         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3231                 if (ioapic->mio_apic_id == ent->apic_id) {
3232                         kprintf("mptable_ioapic_create_list: duplicated "
3233                                 "apic id %d\n", ioapic->mio_apic_id);
3234                         return EINVAL;
3235                 }
3236                 if (ioapic->mio_addr == ent->apic_address) {
3237                         kprintf("mptable_ioapic_create_list: overlapped "
3238                                 "IOAPIC addr 0x%08x", ioapic->mio_addr);
3239                         return EINVAL;
3240                 }
3241         }
3242
3243         nioapic = kmalloc(sizeof(*nioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3244         nioapic->mio_apic_id = ent->apic_id;
3245         nioapic->mio_addr = ent->apic_address;
3246
3247         /*
3248          * Create IOAPIC list in ascending order of APIC ID
3249          */
3250         TAILQ_FOREACH_REVERSE(ioapic, &mptable_ioapic_list,
3251             mptable_ioapic_list, mio_link) {
3252                 if (nioapic->mio_apic_id > ioapic->mio_apic_id) {
3253                         TAILQ_INSERT_AFTER(&mptable_ioapic_list,
3254                             ioapic, nioapic, mio_link);
3255                         break;
3256                 }
3257         }
3258         if (ioapic == NULL)
3259                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, nioapic, mio_link);
3260
3261         return 0;
3262 }
3263
3264 static void
3265 mptable_ioapic_create_list(void)
3266 {
3267         struct mptable_ioapic *ioapic;
3268         struct mptable_pos mpt;
3269         int idx, error;
3270
3271         if (mptable_fps_phyaddr == 0)
3272                 return;
3273
3274         if (mptable_use_default) {
3275                 ioapic = kmalloc(sizeof(*ioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3276                 ioapic->mio_idx = 0;
3277                 ioapic->mio_apic_id = 0;        /* NOTE: any value is ok here */
3278                 ioapic->mio_addr = 0xfec00000;  /* XXX magic number */
3279
3280                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, ioapic, mio_link);
3281                 return;
3282         }
3283
3284         error = mptable_map(&mpt);
3285         if (error)
3286                 panic("mptable_ioapic_create_list: mptable_map failed\n");
3287         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3288
3289         error = mptable_iterate_entries(mpt.mp_cth,
3290                     mptable_ioapic_list_callback, NULL);
3291         if (error) {
3292                 while ((ioapic = TAILQ_FIRST(&mptable_ioapic_list)) != NULL) {
3293                         TAILQ_REMOVE(&mptable_ioapic_list, ioapic, mio_link);
3294                         kfree(ioapic, M_DEVBUF);
3295                 }
3296                 goto done;
3297         }
3298
3299         /*
3300          * Assign index number for each IOAPIC
3301          */
3302         idx = 0;
3303         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3304                 ioapic->mio_idx = idx;
3305                 ++idx;
3306         }
3307 done:
3308         mptable_unmap(&mpt);
3309 }
3310 SYSINIT(mptable_ioapic_list, SI_BOOT2_PRESMP, SI_ORDER_SECOND,
3311         mptable_ioapic_create_list, 0);
3312
3313 static int
3314 mptable_pci_int_callback(void *xarg, const void *pos, int type)
3315 {
3316         const struct mptable_bus_info *bus_info = xarg;
3317         const struct mptable_ioapic *ioapic;
3318         const struct mptable_bus *bus;
3319         struct mptable_pci_int *pci_int;
3320         const struct INTENTRY *ent;
3321         int pci_pin, pci_dev;
3322
3323         if (type != 3)
3324                 return 0;
3325         ent = pos;
3326
3327         if (ent->int_type != 0)
3328                 return 0;
3329
3330         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
3331                 if (bus->mb_type == MPTABLE_BUS_PCI &&
3332                     bus->mb_id == ent->src_bus_id)
3333                         break;
3334         }
3335         if (bus == NULL)
3336                 return 0;
3337
3338         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3339                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3340                         break;
3341         }
3342         if (ioapic == NULL) {
3343                 kprintf("MPTABLE: warning PCI int dst apic id %d "
3344                         "does not exist\n", ent->dst_apic_id);
3345                 return 0;
3346         }
3347
3348         pci_pin = ent->src_bus_irq & 0x3;
3349         pci_dev = (ent->src_bus_irq >> 2) & 0x1f;
3350
3351         TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link) {
3352                 if (pci_int->mpci_bus == ent->src_bus_id &&
3353                     pci_int->mpci_dev == pci_dev &&
3354                     pci_int->mpci_pin == pci_pin) {
3355                         if (pci_int->mpci_ioapic_idx == ioapic->mio_idx &&
3356                             pci_int->mpci_ioapic_pin == ent->dst_apic_int) {
3357                                 kprintf("MPTABLE: warning duplicated "
3358                                         "PCI int entry for "
3359                                         "bus %d, dev %d, pin %d\n",
3360                                         pci_int->mpci_bus,
3361                                         pci_int->mpci_dev,
3362                                         pci_int->mpci_pin);
3363                                 return 0;
3364                         } else {
3365                                 kprintf("mptable_pci_int_register: "
3366                                         "conflict PCI int entry for "
3367                                         "bus %d, dev %d, pin %d, "
3368                                         "IOAPIC %d.%d -> %d.%d\n",
3369                                         pci_int->mpci_bus,
3370                                         pci_int->mpci_dev,
3371                                         pci_int->mpci_pin,
3372                                         pci_int->mpci_ioapic_idx,
3373                                         pci_int->mpci_ioapic_pin,
3374                                         ioapic->mio_idx,
3375                                         ent->dst_apic_int);
3376                                 return EINVAL;
3377                         }
3378                 }
3379         }
3380
3381         pci_int = kmalloc(sizeof(*pci_int), M_DEVBUF, M_WAITOK | M_ZERO);
3382
3383         pci_int->mpci_bus = ent->src_bus_id;
3384         pci_int->mpci_dev = pci_dev;
3385         pci_int->mpci_pin = pci_pin;
3386         pci_int->mpci_ioapic_idx = ioapic->mio_idx;
3387         pci_int->mpci_ioapic_pin = ent->dst_apic_int;
3388
3389         TAILQ_INSERT_TAIL(&mptable_pci_int_list, pci_int, mpci_link);
3390
3391         return 0;
3392 }
3393
3394 static void
3395 mptable_pci_int_register(void)
3396 {
3397         struct mptable_bus_info bus_info;
3398         const struct mptable_bus *bus;
3399         struct mptable_pci_int *pci_int;
3400         struct mptable_pos mpt;
3401         int error, force_pci0, npcibus;
3402         mpcth_t cth;
3403
3404         if (mptable_fps_phyaddr == 0)
3405                 return;
3406
3407         if (mptable_use_default)
3408                 return;
3409
3410         if (TAILQ_EMPTY(&mptable_ioapic_list))
3411                 return;
3412
3413         error = mptable_map(&mpt);
3414         if (error)
3415                 panic("mptable_pci_int_register: mptable_map failed\n");
3416         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3417
3418         cth = mpt.mp_cth;
3419
3420         mptable_bus_info_alloc(cth, &bus_info);
3421         if (TAILQ_EMPTY(&bus_info.mbi_list))
3422                 goto done;
3423
3424         npcibus = 0;
3425         TAILQ_FOREACH(bus, &bus_info.mbi_list, mb_link) {
3426                 if (bus->mb_type == MPTABLE_BUS_PCI)
3427                         ++npcibus;
3428         }
3429         if (npcibus == 0) {
3430                 mptable_bus_info_free(&bus_info);
3431                 goto done;
3432         } else if (npcibus == 1) {
3433                 force_pci0 = 1;
3434         }
3435
3436         error = mptable_iterate_entries(cth,
3437                     mptable_pci_int_callback, &bus_info);
3438
3439         mptable_bus_info_free(&bus_info);
3440
3441         if (error) {
3442                 while ((pci_int = TAILQ_FIRST(&mptable_pci_int_list)) != NULL) {
3443                         TAILQ_REMOVE(&mptable_pci_int_list, pci_int, mpci_link);
3444                         kfree(pci_int, M_DEVBUF);
3445                 }
3446                 goto done;
3447         }
3448
3449         if (force_pci0) {
3450                 TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link)
3451                         pci_int->mpci_bus = 0;
3452         }
3453 done:
3454         mptable_unmap(&mpt);
3455 }
3456 SYSINIT(mptable_pci, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3457         mptable_pci_int_register, 0);
3458
3459 struct mptable_ioapic_probe_cbarg {
3460         const struct mptable_bus_info *bus_info;
3461 };
3462
3463 static int
3464 mptable_ioapic_probe_callback(void *xarg, const void *pos, int type)
3465 {
3466         struct mptable_ioapic_probe_cbarg *arg = xarg;
3467         const struct mptable_ioapic *ioapic;
3468         const struct mptable_bus *bus;
3469         const struct INTENTRY *ent;
3470
3471         if (type != 3)
3472                 return 0;
3473         ent = pos;
3474
3475         if (ent->int_type != 0)
3476                 return 0;
3477
3478         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3479                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3480                     bus->mb_id == ent->src_bus_id)
3481                         break;
3482         }
3483         if (bus == NULL)
3484                 return 0;
3485
3486         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3487                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3488                         break;
3489         }
3490         if (ioapic == NULL) {
3491                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3492                         "does not exist\n", ent->dst_apic_id);
3493                 return 0;
3494         }
3495
3496         /* XXX magic number */
3497         if (ent->src_bus_irq >= 16) {
3498                 kprintf("mptable_ioapic_probe: invalid ISA irq (%d)\n",
3499                         ent->src_bus_irq);
3500                 return EINVAL;
3501         }
3502         return 0;
3503 }
3504
3505 static int
3506 mptable_ioapic_probe(struct ioapic_enumerator *e)
3507 {
3508         struct mptable_ioapic_probe_cbarg arg;
3509         struct mptable_bus_info bus_info;
3510         struct mptable_pos mpt;
3511         mpcth_t cth;
3512         int error;
3513
3514         if (mptable_fps_phyaddr == 0)
3515                 return ENXIO;
3516
3517         if (mptable_use_default)
3518                 return 0;
3519
3520         if (TAILQ_EMPTY(&mptable_ioapic_list))
3521                 return ENXIO;
3522
3523         error = mptable_map(&mpt);
3524         if (error)
3525                 panic("mptable_ioapic_probe: mptable_map failed\n");
3526         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3527
3528         cth = mpt.mp_cth;
3529
3530         mptable_bus_info_alloc(cth, &bus_info);
3531
3532         bzero(&arg, sizeof(arg));
3533         arg.bus_info = &bus_info;
3534
3535         error = mptable_iterate_entries(cth,
3536                     mptable_ioapic_probe_callback, &arg);
3537
3538         mptable_bus_info_free(&bus_info);
3539         mptable_unmap(&mpt);
3540
3541         return error;
3542 }
3543
3544 struct mptable_ioapic_int_cbarg {
3545         const struct mptable_bus_info *bus_info;
3546         int     ioapic_nint;
3547 };
3548
3549 static int
3550 mptable_ioapic_int_callback(void *xarg, const void *pos, int type)
3551 {
3552         struct mptable_ioapic_int_cbarg *arg = xarg;
3553         const struct mptable_ioapic *ioapic;
3554         const struct mptable_bus *bus;
3555         const struct INTENTRY *ent;
3556
3557         if (type != 3)
3558                 return 0;
3559
3560         arg->ioapic_nint++;
3561
3562         ent = pos;
3563         if (ent->int_type != 0)
3564                 return 0;
3565
3566         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3567                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3568                     bus->mb_id == ent->src_bus_id)
3569                         break;
3570         }
3571         if (bus == NULL)
3572                 return 0;
3573
3574         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3575                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3576                         break;
3577         }
3578         if (ioapic == NULL) {
3579                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3580                         "does not exist\n", ent->dst_apic_id);
3581                 return 0;
3582         }
3583
3584         if (!ioapic_use_old) {
3585                 int gsi;
3586
3587                 if (ent->dst_apic_int >= ioapic->mio_npin) {
3588                         panic("mptable_ioapic_enumerate: invalid I/O APIC "
3589                               "pin %d, should be < %d",
3590                               ent->dst_apic_int, ioapic->mio_npin);
3591                 }
3592                 gsi = ioapic->mio_gsi_base + ent->dst_apic_int;
3593
3594                 if (ent->src_bus_irq != gsi) {
3595                         if (bootverbose) {
3596                                 kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3597                                         ent->src_bus_irq, gsi);
3598                         }
3599                         ioapic_intsrc(ent->src_bus_irq, gsi);
3600                 }
3601         } else {
3602                 /* XXX rough estimation */
3603                 if (ent->src_bus_irq != ent->dst_apic_int) {
3604                         if (bootverbose) {
3605                                 kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3606                                         ent->src_bus_irq, ent->dst_apic_int);
3607                         }
3608                 }
3609         }
3610         return 0;
3611 }
3612
3613 static void
3614 mptable_ioapic_enumerate(struct ioapic_enumerator *e)
3615 {
3616         struct mptable_bus_info bus_info;
3617         struct mptable_ioapic *ioapic;
3618         struct mptable_pos mpt;
3619         mpcth_t cth;
3620         int error;
3621
3622         KKASSERT(mptable_fps_phyaddr != 0);
3623         KKASSERT(!TAILQ_EMPTY(&mptable_ioapic_list));
3624
3625         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3626                 if (!ioapic_use_old) {
3627                         const struct mptable_ioapic *prev_ioapic;
3628                         uint32_t ver;
3629                         void *addr;
3630
3631                         addr = ioapic_map(ioapic->mio_addr);
3632
3633                         ver = ioapic_read(addr, IOAPIC_VER);
3634                         ioapic->mio_npin = ((ver & IOART_VER_MAXREDIR)
3635                                             >> MAXREDIRSHIFT) + 1;
3636
3637                         prev_ioapic = TAILQ_PREV(ioapic,
3638                                         mptable_ioapic_list, mio_link);
3639                         if (prev_ioapic == NULL) {
3640                                 ioapic->mio_gsi_base = 0;
3641                         } else {
3642                                 ioapic->mio_gsi_base =
3643                                         prev_ioapic->mio_gsi_base +
3644                                         prev_ioapic->mio_npin;
3645                         }
3646                         ioapic_add(addr, ioapic->mio_gsi_base,
3647                             ioapic->mio_npin);
3648                 }
3649                 if (bootverbose) {
3650                         kprintf("MPTABLE: IOAPIC addr 0x%08x, "
3651                                 "apic id %d, idx %d, gsi base %d, npin %d\n",
3652                                 ioapic->mio_addr,
3653                                 ioapic->mio_apic_id,
3654                                 ioapic->mio_idx,
3655                                 ioapic->mio_gsi_base,
3656                                 ioapic->mio_npin);
3657                 }
3658         }
3659
3660         if (mptable_use_default) {
3661                 if (bootverbose)
3662                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (default)\n");
3663                 ioapic_intsrc(0, 2);
3664                 return;
3665         }
3666
3667         error = mptable_map(&mpt);
3668         if (error)
3669                 panic("mptable_ioapic_probe: mptable_map failed\n");
3670         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3671
3672         cth = mpt.mp_cth;
3673
3674         mptable_bus_info_alloc(cth, &bus_info);
3675
3676         if (TAILQ_EMPTY(&bus_info.mbi_list)) {
3677                 if (bootverbose)
3678                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (no bus)\n");
3679                 ioapic_intsrc(0, 2);
3680         } else {
3681                 struct mptable_ioapic_int_cbarg arg;
3682
3683                 bzero(&arg, sizeof(arg));
3684                 arg.bus_info = &bus_info;
3685
3686                 error = mptable_iterate_entries(cth,
3687                             mptable_ioapic_int_callback, &arg);
3688                 if (error)
3689                         panic("mptable_ioapic_int failed\n");
3690
3691                 if (arg.ioapic_nint == 0) {
3692                         if (bootverbose) {
3693                                 kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 "
3694                                         "(no int)\n");
3695                         }
3696                         ioapic_intsrc(0, 2);
3697                 }
3698         }
3699
3700         mptable_bus_info_free(&bus_info);
3701
3702         mptable_unmap(&mpt);
3703 }
3704
3705 static struct ioapic_enumerator mptable_ioapic_enumerator = {
3706         .ioapic_prio = IOAPIC_ENUM_PRIO_MPTABLE,
3707         .ioapic_probe = mptable_ioapic_probe,
3708         .ioapic_enumerate = mptable_ioapic_enumerate
3709 };
3710
3711 static void
3712 mptable_ioapic_enum_register(void)
3713 {
3714         ioapic_enumerator_register(&mptable_ioapic_enumerator);
3715 }
3716 SYSINIT(mptable_ioapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3717         mptable_ioapic_enum_register, 0);