sys/dev/netif/nfe/if_nfe.c

   1 /*      $OpenBSD: if_nfe.c,v 1.63 2006/06/17 18:00:43 brad Exp $        */
   2 /*      $DragonFly: src/sys/dev/netif/nfe/if_nfe.c,v 1.46 2008/10/28 07:30:49 sephe Exp $       */
   3
   4 /*
   5  * Copyright (c) 2006 The DragonFly Project.  All rights reserved.
   6  *
   7  * This code is derived from software contributed to The DragonFly Project
   8  * by Sepherosa Ziehau <sepherosa@gmail.com> and
   9  * Matthew Dillon <dillon@apollo.backplane.com>
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  *
  15  * 1. Redistributions of source code must retain the above copyright
  16  *    notice, this list of conditions and the following disclaimer.
  17  * 2. Redistributions in binary form must reproduce the above copyright
  18  *    notice, this list of conditions and the following disclaimer in
  19  *    the documentation and/or other materials provided with the
  20  *    distribution.
  21  * 3. Neither the name of The DragonFly Project nor the names of its
  22  *    contributors may be used to endorse or promote products derived
  23  *    from this software without specific, prior written permission.
  24  *
  25  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  26  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  27  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  28  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  29  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  30  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  31  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  32  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  33  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  34  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  35  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  36  * SUCH DAMAGE.
  37  */
  38
  39 /*
  40  * Copyright (c) 2006 Damien Bergamini <damien.bergamini@free.fr>
  41  * Copyright (c) 2005, 2006 Jonathan Gray <jsg@openbsd.org>
  42  *
  43  * Permission to use, copy, modify, and distribute this software for any
  44  * purpose with or without fee is hereby granted, provided that the above
  45  * copyright notice and this permission notice appear in all copies.
  46  *
  47  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  48  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  49  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  50  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  51  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  52  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  53  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  54  */
  55
  56 /* Driver for NVIDIA nForce MCP Fast Ethernet and Gigabit Ethernet */
  57
  58 #include "opt_polling.h"
  59
  60 #include <sys/param.h>
  61 #include <sys/endian.h>
  62 #include <sys/kernel.h>
  63 #include <sys/bus.h>
  64 #include <sys/interrupt.h>
  65 #include <sys/proc.h>
  66 #include <sys/rman.h>
  67 #include <sys/serialize.h>
  68 #include <sys/socket.h>
  69 #include <sys/sockio.h>
  70 #include <sys/sysctl.h>
  71
  72 #include <net/ethernet.h>
  73 #include <net/if.h>
  74 #include <net/bpf.h>
  75 #include <net/if_arp.h>
  76 #include <net/if_dl.h>
  77 #include <net/if_media.h>
  78 #include <net/ifq_var.h>
  79 #include <net/if_types.h>
  80 #include <net/if_var.h>
  81 #include <net/vlan/if_vlan_var.h>
  82 #include <net/vlan/if_vlan_ether.h>
  83
  84 #include <bus/pci/pcireg.h>
  85 #include <bus/pci/pcivar.h>
  86 #include <bus/pci/pcidevs.h>
  87
  88 #include <dev/netif/mii_layer/mii.h>
  89 #include <dev/netif/mii_layer/miivar.h>
  90
  91 #include "miibus_if.h"
  92
  93 #include <dev/netif/nfe/if_nfereg.h>
  94 #include <dev/netif/nfe/if_nfevar.h>
  95
  96 #define NFE_CSUM
  97 #define NFE_CSUM_FEATURES       (CSUM_IP | CSUM_TCP | CSUM_UDP)
  98
  99 static int      nfe_probe(device_t);
 100 static int      nfe_attach(device_t);
 101 static int      nfe_detach(device_t);
 102 static void     nfe_shutdown(device_t);
 103 static int      nfe_resume(device_t);
 104 static int      nfe_suspend(device_t);
 105
 106 static int      nfe_miibus_readreg(device_t, int, int);
 107 static void     nfe_miibus_writereg(device_t, int, int, int);
 108 static void     nfe_miibus_statchg(device_t);
 109
 110 #ifdef DEVICE_POLLING
 111 static void     nfe_poll(struct ifnet *, enum poll_cmd, int);
 112 #endif
 113 static void     nfe_intr(void *);
 114 static int      nfe_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 115 static int      nfe_rxeof(struct nfe_softc *);
 116 static int      nfe_txeof(struct nfe_softc *, int);
 117 static int      nfe_encap(struct nfe_softc *, struct nfe_tx_ring *,
 118                           struct mbuf *);
 119 static void     nfe_start(struct ifnet *);
 120 static void     nfe_watchdog(struct ifnet *);
 121 static void     nfe_init(void *);
 122 static void     nfe_stop(struct nfe_softc *);
 123 static struct nfe_jbuf *nfe_jalloc(struct nfe_softc *);
 124 static void     nfe_jfree(void *);
 125 static void     nfe_jref(void *);
 126 static int      nfe_jpool_alloc(struct nfe_softc *, struct nfe_rx_ring *);
 127 static void     nfe_jpool_free(struct nfe_softc *, struct nfe_rx_ring *);
 128 static int      nfe_alloc_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 129 static void     nfe_reset_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 130 static int      nfe_init_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 131 static void     nfe_free_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 132 static int      nfe_alloc_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 133 static void     nfe_reset_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 134 static int      nfe_init_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 135 static void     nfe_free_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 136 static int      nfe_ifmedia_upd(struct ifnet *);
 137 static void     nfe_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 138 static void     nfe_setmulti(struct nfe_softc *);
 139 static void     nfe_get_macaddr(struct nfe_softc *, uint8_t *);
 140 static void     nfe_set_macaddr(struct nfe_softc *, const uint8_t *);
 141 static void     nfe_powerup(device_t);
 142 static void     nfe_mac_reset(struct nfe_softc *);
 143 static void     nfe_tick(void *);
 144 static void     nfe_buf_dma_addr(void *, bus_dma_segment_t *, int, bus_size_t,
 145                                  int);
 146 static void     nfe_set_paddr_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
 147                                      int, bus_addr_t);
 148 static void     nfe_set_ready_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
 149                                      int);
 150 static int      nfe_newbuf_std(struct nfe_softc *, struct nfe_rx_ring *, int,
 151                                int);
 152 static int      nfe_newbuf_jumbo(struct nfe_softc *, struct nfe_rx_ring *, int,
 153                                  int);
 154 static void     nfe_enable_intrs(struct nfe_softc *);
 155 static void     nfe_disable_intrs(struct nfe_softc *);
 156
 157 static int      nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS);
 158
 159 #define NFE_DEBUG
 160 #ifdef NFE_DEBUG
 161
 162 static int      nfe_debug = 0;
 163 static int      nfe_rx_ring_count = NFE_RX_RING_DEF_COUNT;
 164 static int      nfe_tx_ring_count = NFE_TX_RING_DEF_COUNT;
 165 /* hw timer simulated interrupt moderation @8000Hz */
 166 static int      nfe_imtime = -125;
 167
 168 TUNABLE_INT("hw.nfe.rx_ring_count", &nfe_rx_ring_count);
 169 TUNABLE_INT("hw.nfe.tx_ring_count", &nfe_tx_ring_count);
 170 TUNABLE_INT("hw.nfe.imtimer", &nfe_imtime);
 171 TUNABLE_INT("hw.nfe.debug", &nfe_debug);
 172
 173 #define DPRINTF(sc, fmt, ...) do {              \
 174         if ((sc)->sc_debug) {                   \
 175                 if_printf(&(sc)->arpcom.ac_if,  \
 176                           fmt, __VA_ARGS__);    \
 177         }                                       \
 178 } while (0)
 179
 180 #define DPRINTFN(sc, lv, fmt, ...) do {         \
 181         if ((sc)->sc_debug >= (lv)) {           \
 182                 if_printf(&(sc)->arpcom.ac_if,  \
 183                           fmt, __VA_ARGS__);    \
 184         }                                       \
 185 } while (0)
 186
 187 #else   /* !NFE_DEBUG */
 188
 189 #define DPRINTF(sc, fmt, ...)
 190 #define DPRINTFN(sc, lv, fmt, ...)
 191
 192 #endif  /* NFE_DEBUG */
 193
 194 struct nfe_dma_ctx {
 195         int                     nsegs;
 196         bus_dma_segment_t       *segs;
 197 };
 198
 199 static const struct nfe_dev {
 200         uint16_t        vid;
 201         uint16_t        did;
 202         const char      *desc;
 203 } nfe_devices[] = {
 204         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE_LAN,
 205           "NVIDIA nForce Fast Ethernet" },
 206
 207         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE2_LAN,
 208           "NVIDIA nForce2 Fast Ethernet" },
 209
 210         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN1,
 211           "NVIDIA nForce3 Gigabit Ethernet" },
 212
 213         /* XXX TGEN the next chip can also be found in the nForce2 Ultra 400Gb
 214            chipset, and possibly also the 400R; it might be both nForce2- and
 215            nForce3-based boards can use the same MCPs (= southbridges) */
 216         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN2,
 217           "NVIDIA nForce3 Gigabit Ethernet" },
 218
 219         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN3,
 220           "NVIDIA nForce3 Gigabit Ethernet" },
 221
 222         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN4,
 223           "NVIDIA nForce3 Gigabit Ethernet" },
 224
 225         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN5,
 226           "NVIDIA nForce3 Gigabit Ethernet" },
 227
 228         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN1,
 229           "NVIDIA CK804 Gigabit Ethernet" },
 230
 231         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN2,
 232           "NVIDIA CK804 Gigabit Ethernet" },
 233
 234         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN1,
 235           "NVIDIA MCP04 Gigabit Ethernet" },
 236
 237         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN2,
 238           "NVIDIA MCP04 Gigabit Ethernet" },
 239
 240         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN1,
 241           "NVIDIA MCP51 Gigabit Ethernet" },
 242
 243         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN2,
 244           "NVIDIA MCP51 Gigabit Ethernet" },
 245
 246         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN1,
 247           "NVIDIA MCP55 Gigabit Ethernet" },
 248
 249         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN2,
 250           "NVIDIA MCP55 Gigabit Ethernet" },
 251
 252         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN1,
 253           "NVIDIA MCP61 Gigabit Ethernet" },
 254
 255         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN2,
 256           "NVIDIA MCP61 Gigabit Ethernet" },
 257
 258         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN3,
 259           "NVIDIA MCP61 Gigabit Ethernet" },
 260
 261         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN4,
 262           "NVIDIA MCP61 Gigabit Ethernet" },
 263
 264         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN1,
 265           "NVIDIA MCP65 Gigabit Ethernet" },
 266
 267         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN2,
 268           "NVIDIA MCP65 Gigabit Ethernet" },
 269
 270         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN3,
 271           "NVIDIA MCP65 Gigabit Ethernet" },
 272
 273         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN4,
 274           "NVIDIA MCP65 Gigabit Ethernet" },
 275
 276         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN1,
 277           "NVIDIA MCP67 Gigabit Ethernet" },
 278
 279         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN2,
 280           "NVIDIA MCP67 Gigabit Ethernet" },
 281
 282         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN3,
 283           "NVIDIA MCP67 Gigabit Ethernet" },
 284
 285         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN4,
 286           "NVIDIA MCP67 Gigabit Ethernet" },
 287
 288         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN1,
 289           "NVIDIA MCP73 Gigabit Ethernet" },
 290
 291         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN2,
 292           "NVIDIA MCP73 Gigabit Ethernet" },
 293
 294         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN3,
 295           "NVIDIA MCP73 Gigabit Ethernet" },
 296
 297         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN4,
 298           "NVIDIA MCP73 Gigabit Ethernet" },
 299
 300         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN1,
 301           "NVIDIA MCP77 Gigabit Ethernet" },
 302
 303         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN2,
 304           "NVIDIA MCP77 Gigabit Ethernet" },
 305
 306         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN3,
 307           "NVIDIA MCP77 Gigabit Ethernet" },
 308
 309         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN4,
 310           "NVIDIA MCP77 Gigabit Ethernet" },
 311
 312         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN1,
 313           "NVIDIA MCP79 Gigabit Ethernet" },
 314
 315         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN2,
 316           "NVIDIA MCP79 Gigabit Ethernet" },
 317
 318         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN3,
 319           "NVIDIA MCP79 Gigabit Ethernet" },
 320
 321         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN4,
 322           "NVIDIA MCP79 Gigabit Ethernet" },
 323
 324         { 0, 0, NULL }
 325 };
 326
 327 static device_method_t nfe_methods[] = {
 328         /* Device interface */
 329         DEVMETHOD(device_probe,         nfe_probe),
 330         DEVMETHOD(device_attach,        nfe_attach),
 331         DEVMETHOD(device_detach,        nfe_detach),
 332         DEVMETHOD(device_suspend,       nfe_suspend),
 333         DEVMETHOD(device_resume,        nfe_resume),
 334         DEVMETHOD(device_shutdown,      nfe_shutdown),
 335
 336         /* Bus interface */
 337         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 338         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 339
 340         /* MII interface */
 341         DEVMETHOD(miibus_readreg,       nfe_miibus_readreg),
 342         DEVMETHOD(miibus_writereg,      nfe_miibus_writereg),
 343         DEVMETHOD(miibus_statchg,       nfe_miibus_statchg),
 344
 345         { 0, 0 }
 346 };
 347
 348 static driver_t nfe_driver = {
 349         "nfe",
 350         nfe_methods,
 351         sizeof(struct nfe_softc)
 352 };
 353
 354 static devclass_t       nfe_devclass;
 355
 356 DECLARE_DUMMY_MODULE(if_nfe);
 357 MODULE_DEPEND(if_nfe, miibus, 1, 1, 1);
 358 DRIVER_MODULE(if_nfe, pci, nfe_driver, nfe_devclass, 0, 0);
 359 DRIVER_MODULE(miibus, nfe, miibus_driver, miibus_devclass, 0, 0);
 360
 361 static int
 362 nfe_probe(device_t dev)
 363 {
 364         const struct nfe_dev *n;
 365         uint16_t vid, did;
 366
 367         vid = pci_get_vendor(dev);
 368         did = pci_get_device(dev);
 369         for (n = nfe_devices; n->desc != NULL; ++n) {
 370                 if (vid == n->vid && did == n->did) {
 371                         struct nfe_softc *sc = device_get_softc(dev);
 372
 373                         switch (did) {
 374                         case PCI_PRODUCT_NVIDIA_NFORCE_LAN:
 375                         case PCI_PRODUCT_NVIDIA_NFORCE2_LAN:
 376                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN1:
 377                                 sc->sc_caps = NFE_NO_PWRCTL |
 378                                               NFE_FIX_EADDR;
 379                                 break;
 380                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN2:
 381                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN3:
 382                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN4:
 383                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN5:
 384                                 sc->sc_caps = NFE_JUMBO_SUP |
 385                                               NFE_HW_CSUM |
 386                                               NFE_NO_PWRCTL |
 387                                               NFE_FIX_EADDR;
 388                                 break;
 389                         case PCI_PRODUCT_NVIDIA_MCP51_LAN1:
 390                         case PCI_PRODUCT_NVIDIA_MCP51_LAN2:
 391                                 sc->sc_caps = NFE_FIX_EADDR;
 392                                 /* FALL THROUGH */
 393                         case PCI_PRODUCT_NVIDIA_MCP61_LAN1:
 394                         case PCI_PRODUCT_NVIDIA_MCP61_LAN2:
 395                         case PCI_PRODUCT_NVIDIA_MCP61_LAN3:
 396                         case PCI_PRODUCT_NVIDIA_MCP61_LAN4:
 397                         case PCI_PRODUCT_NVIDIA_MCP67_LAN1:
 398                         case PCI_PRODUCT_NVIDIA_MCP67_LAN2:
 399                         case PCI_PRODUCT_NVIDIA_MCP67_LAN3:
 400                         case PCI_PRODUCT_NVIDIA_MCP67_LAN4:
 401                         case PCI_PRODUCT_NVIDIA_MCP73_LAN1:
 402                         case PCI_PRODUCT_NVIDIA_MCP73_LAN2:
 403                         case PCI_PRODUCT_NVIDIA_MCP73_LAN3:
 404                         case PCI_PRODUCT_NVIDIA_MCP73_LAN4:
 405                                 sc->sc_caps |= NFE_40BIT_ADDR;
 406                                 break;
 407                         case PCI_PRODUCT_NVIDIA_CK804_LAN1:
 408                         case PCI_PRODUCT_NVIDIA_CK804_LAN2:
 409                         case PCI_PRODUCT_NVIDIA_MCP04_LAN1:
 410                         case PCI_PRODUCT_NVIDIA_MCP04_LAN2:
 411                                 sc->sc_caps = NFE_JUMBO_SUP |
 412                                               NFE_40BIT_ADDR |
 413                                               NFE_HW_CSUM |
 414                                               NFE_NO_PWRCTL |
 415                                               NFE_FIX_EADDR;
 416                                 break;
 417                         case PCI_PRODUCT_NVIDIA_MCP65_LAN1:
 418                         case PCI_PRODUCT_NVIDIA_MCP65_LAN2:
 419                         case PCI_PRODUCT_NVIDIA_MCP65_LAN3:
 420                         case PCI_PRODUCT_NVIDIA_MCP65_LAN4:
 421                                 sc->sc_caps = NFE_JUMBO_SUP |
 422                                               NFE_40BIT_ADDR;
 423                                 break;
 424                         case PCI_PRODUCT_NVIDIA_MCP55_LAN1:
 425                         case PCI_PRODUCT_NVIDIA_MCP55_LAN2:
 426                                 sc->sc_caps = NFE_JUMBO_SUP |
 427                                               NFE_40BIT_ADDR |
 428                                               NFE_HW_CSUM |
 429                                               NFE_HW_VLAN |
 430                                               NFE_FIX_EADDR;
 431                                 break;
 432                         case PCI_PRODUCT_NVIDIA_MCP77_LAN1:
 433                         case PCI_PRODUCT_NVIDIA_MCP77_LAN2:
 434                         case PCI_PRODUCT_NVIDIA_MCP77_LAN3:
 435                         case PCI_PRODUCT_NVIDIA_MCP77_LAN4:
 436                         case PCI_PRODUCT_NVIDIA_MCP79_LAN1:
 437                         case PCI_PRODUCT_NVIDIA_MCP79_LAN2:
 438                         case PCI_PRODUCT_NVIDIA_MCP79_LAN3:
 439                         case PCI_PRODUCT_NVIDIA_MCP79_LAN4:
 440                                 sc->sc_caps = NFE_40BIT_ADDR |
 441                                               NFE_HW_CSUM;
 442                                 break;
 443                         }
 444
 445                         device_set_desc(dev, n->desc);
 446                         device_set_async_attach(dev, TRUE);
 447                         return 0;
 448                 }
 449         }
 450         return ENXIO;
 451 }
 452
 453 static int
 454 nfe_attach(device_t dev)
 455 {
 456         struct nfe_softc *sc = device_get_softc(dev);
 457         struct ifnet *ifp = &sc->arpcom.ac_if;
 458         uint8_t eaddr[ETHER_ADDR_LEN];
 459         bus_addr_t lowaddr;
 460         int error;
 461
 462         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 463         lwkt_serialize_init(&sc->sc_jbuf_serializer);
 464
 465         /*
 466          * Initialize sysctl variables
 467          */
 468         sc->sc_rx_ring_count = nfe_rx_ring_count;
 469         sc->sc_tx_ring_count = nfe_tx_ring_count;
 470         sc->sc_debug = nfe_debug;
 471         if (nfe_imtime < 0) {
 472                 sc->sc_flags |= NFE_F_DYN_IM;
 473                 sc->sc_imtime = -nfe_imtime;
 474         } else {
 475                 sc->sc_imtime = nfe_imtime;
 476         }
 477         sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
 478
 479         sc->sc_mem_rid = PCIR_BAR(0);
 480
 481         if (sc->sc_caps & NFE_40BIT_ADDR)
 482                 sc->rxtxctl_desc = NFE_RXTX_DESC_V3;
 483         else if (sc->sc_caps & NFE_JUMBO_SUP)
 484                 sc->rxtxctl_desc = NFE_RXTX_DESC_V2;
 485
 486 #ifndef BURN_BRIDGES
 487         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
 488                 uint32_t mem, irq;
 489
 490                 mem = pci_read_config(dev, sc->sc_mem_rid, 4);
 491                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
 492
 493                 device_printf(dev, "chip is in D%d power mode "
 494                     "-- setting to D0\n", pci_get_powerstate(dev));
 495
 496                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
 497
 498                 pci_write_config(dev, sc->sc_mem_rid, mem, 4);
 499                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
 500         }
 501 #endif  /* !BURN_BRIDGE */
 502
 503         /* Enable bus mastering */
 504         pci_enable_busmaster(dev);
 505
 506         /* Allocate IO memory */
 507         sc->sc_mem_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 508                                                 &sc->sc_mem_rid, RF_ACTIVE);
 509         if (sc->sc_mem_res == NULL) {
 510                 device_printf(dev, "cound not allocate io memory\n");
 511                 return ENXIO;
 512         }
 513         sc->sc_memh = rman_get_bushandle(sc->sc_mem_res);
 514         sc->sc_memt = rman_get_bustag(sc->sc_mem_res);
 515
 516         /* Allocate IRQ */
 517         sc->sc_irq_rid = 0;
 518         sc->sc_irq_res = bus_alloc_resource_any(dev, SYS_RES_IRQ,
 519                                                 &sc->sc_irq_rid,
 520                                                 RF_SHAREABLE | RF_ACTIVE);
 521         if (sc->sc_irq_res == NULL) {
 522                 device_printf(dev, "could not allocate irq\n");
 523                 error = ENXIO;
 524                 goto fail;
 525         }
 526
 527         /* Disable WOL */
 528         NFE_WRITE(sc, NFE_WOL_CTL, 0);
 529
 530         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
 531                 nfe_powerup(dev);
 532
 533         nfe_get_macaddr(sc, eaddr);
 534
 535         /*
 536          * Allocate top level DMA tag
 537          */
 538         if (sc->sc_caps & NFE_40BIT_ADDR)
 539                 lowaddr = NFE_BUS_SPACE_MAXADDR;
 540         else
 541                 lowaddr = BUS_SPACE_MAXADDR_32BIT;
 542         error = bus_dma_tag_create(NULL,        /* parent */
 543                         1, 0,                   /* alignment, boundary */
 544                         lowaddr,                /* lowaddr */
 545                         BUS_SPACE_MAXADDR,      /* highaddr */
 546                         NULL, NULL,             /* filter, filterarg */
 547                         BUS_SPACE_MAXSIZE_32BIT,/* maxsize */
 548                         0,                      /* nsegments */
 549                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
 550                         0,                      /* flags */
 551                         &sc->sc_dtag);
 552         if (error) {
 553                 device_printf(dev, "could not allocate parent dma tag\n");
 554                 goto fail;
 555         }
 556
 557         /*
 558          * Allocate Tx and Rx rings.
 559          */
 560         error = nfe_alloc_tx_ring(sc, &sc->txq);
 561         if (error) {
 562                 device_printf(dev, "could not allocate Tx ring\n");
 563                 goto fail;
 564         }
 565
 566         error = nfe_alloc_rx_ring(sc, &sc->rxq);
 567         if (error) {
 568                 device_printf(dev, "could not allocate Rx ring\n");
 569                 goto fail;
 570         }
 571
 572         /*
 573          * Create sysctl tree
 574          */
 575         sysctl_ctx_init(&sc->sc_sysctl_ctx);
 576         sc->sc_sysctl_tree = SYSCTL_ADD_NODE(&sc->sc_sysctl_ctx,
 577                                              SYSCTL_STATIC_CHILDREN(_hw),
 578                                              OID_AUTO,
 579                                              device_get_nameunit(dev),
 580                                              CTLFLAG_RD, 0, "");
 581         if (sc->sc_sysctl_tree == NULL) {
 582                 device_printf(dev, "can't add sysctl node\n");
 583                 error = ENXIO;
 584                 goto fail;
 585         }
 586         SYSCTL_ADD_PROC(&sc->sc_sysctl_ctx,
 587                         SYSCTL_CHILDREN(sc->sc_sysctl_tree),
 588                         OID_AUTO, "imtimer", CTLTYPE_INT | CTLFLAG_RW,
 589                         sc, 0, nfe_sysctl_imtime, "I",
 590                         "Interrupt moderation time (usec).  "
 591                         "0 to disable interrupt moderation.");
 592         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 593                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 594                        "rx_ring_count", CTLFLAG_RD, &sc->sc_rx_ring_count,
 595                        0, "RX ring count");
 596         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 597                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 598                        "tx_ring_count", CTLFLAG_RD, &sc->sc_tx_ring_count,
 599                        0, "TX ring count");
 600         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 601                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 602                        "debug", CTLFLAG_RW, &sc->sc_debug,
 603                        0, "control debugging printfs");
 604
 605         error = mii_phy_probe(dev, &sc->sc_miibus, nfe_ifmedia_upd,
 606                               nfe_ifmedia_sts);
 607         if (error) {
 608                 device_printf(dev, "MII without any phy\n");
 609                 goto fail;
 610         }
 611
 612         ifp->if_softc = sc;
 613         ifp->if_mtu = ETHERMTU;
 614         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 615         ifp->if_ioctl = nfe_ioctl;
 616         ifp->if_start = nfe_start;
 617 #ifdef DEVICE_POLLING
 618         ifp->if_poll = nfe_poll;
 619 #endif
 620         ifp->if_watchdog = nfe_watchdog;
 621         ifp->if_init = nfe_init;
 622         ifq_set_maxlen(&ifp->if_snd, sc->sc_tx_ring_count);
 623         ifq_set_ready(&ifp->if_snd);
 624
 625         ifp->if_capabilities = IFCAP_VLAN_MTU;
 626
 627         if (sc->sc_caps & NFE_HW_VLAN)
 628                 ifp->if_capabilities |= IFCAP_VLAN_HWTAGGING;
 629
 630 #ifdef NFE_CSUM
 631         if (sc->sc_caps & NFE_HW_CSUM) {
 632                 ifp->if_capabilities |= IFCAP_HWCSUM;
 633                 ifp->if_hwassist = NFE_CSUM_FEATURES;
 634         }
 635 #else
 636         sc->sc_caps &= ~NFE_HW_CSUM;
 637 #endif
 638         ifp->if_capenable = ifp->if_capabilities;
 639
 640         callout_init(&sc->sc_tick_ch);
 641
 642         ether_ifattach(ifp, eaddr, NULL);
 643
 644         error = bus_setup_intr(dev, sc->sc_irq_res, INTR_MPSAFE, nfe_intr, sc,
 645                                &sc->sc_ih, ifp->if_serializer);
 646         if (error) {
 647                 device_printf(dev, "could not setup intr\n");
 648                 ether_ifdetach(ifp);
 649                 goto fail;
 650         }
 651
 652         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->sc_irq_res));
 653         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 654
 655         return 0;
 656 fail:
 657         nfe_detach(dev);
 658         return error;
 659 }
 660
 661 static int
 662 nfe_detach(device_t dev)
 663 {
 664         struct nfe_softc *sc = device_get_softc(dev);
 665
 666         if (device_is_attached(dev)) {
 667                 struct ifnet *ifp = &sc->arpcom.ac_if;
 668
 669                 lwkt_serialize_enter(ifp->if_serializer);
 670                 nfe_stop(sc);
 671                 bus_teardown_intr(dev, sc->sc_irq_res, sc->sc_ih);
 672                 lwkt_serialize_exit(ifp->if_serializer);
 673
 674                 ether_ifdetach(ifp);
 675         }
 676
 677         if (sc->sc_miibus != NULL)
 678                 device_delete_child(dev, sc->sc_miibus);
 679         bus_generic_detach(dev);
 680
 681         if (sc->sc_sysctl_tree != NULL)
 682                 sysctl_ctx_free(&sc->sc_sysctl_ctx);
 683
 684         if (sc->sc_irq_res != NULL) {
 685                 bus_release_resource(dev, SYS_RES_IRQ, sc->sc_irq_rid,
 686                                      sc->sc_irq_res);
 687         }
 688
 689         if (sc->sc_mem_res != NULL) {
 690                 bus_release_resource(dev, SYS_RES_MEMORY, sc->sc_mem_rid,
 691                                      sc->sc_mem_res);
 692         }
 693
 694         nfe_free_tx_ring(sc, &sc->txq);
 695         nfe_free_rx_ring(sc, &sc->rxq);
 696         if (sc->sc_dtag != NULL)
 697                 bus_dma_tag_destroy(sc->sc_dtag);
 698
 699         return 0;
 700 }
 701
 702 static void
 703 nfe_shutdown(device_t dev)
 704 {
 705         struct nfe_softc *sc = device_get_softc(dev);
 706         struct ifnet *ifp = &sc->arpcom.ac_if;
 707
 708         lwkt_serialize_enter(ifp->if_serializer);
 709         nfe_stop(sc);
 710         lwkt_serialize_exit(ifp->if_serializer);
 711 }
 712
 713 static int
 714 nfe_suspend(device_t dev)
 715 {
 716         struct nfe_softc *sc = device_get_softc(dev);
 717         struct ifnet *ifp = &sc->arpcom.ac_if;
 718
 719         lwkt_serialize_enter(ifp->if_serializer);
 720         nfe_stop(sc);
 721         lwkt_serialize_exit(ifp->if_serializer);
 722
 723         return 0;
 724 }
 725
 726 static int
 727 nfe_resume(device_t dev)
 728 {
 729         struct nfe_softc *sc = device_get_softc(dev);
 730         struct ifnet *ifp = &sc->arpcom.ac_if;
 731
 732         lwkt_serialize_enter(ifp->if_serializer);
 733         if (ifp->if_flags & IFF_UP)
 734                 nfe_init(sc);
 735         lwkt_serialize_exit(ifp->if_serializer);
 736
 737         return 0;
 738 }
 739
 740 static void
 741 nfe_miibus_statchg(device_t dev)
 742 {
 743         struct nfe_softc *sc = device_get_softc(dev);
 744         struct mii_data *mii = device_get_softc(sc->sc_miibus);
 745         uint32_t phy, seed, misc = NFE_MISC1_MAGIC, link = NFE_MEDIA_SET;
 746
 747         ASSERT_SERIALIZED(sc->arpcom.ac_if.if_serializer);
 748
 749         phy = NFE_READ(sc, NFE_PHY_IFACE);
 750         phy &= ~(NFE_PHY_HDX | NFE_PHY_100TX | NFE_PHY_1000T);
 751
 752         seed = NFE_READ(sc, NFE_RNDSEED);
 753         seed &= ~NFE_SEED_MASK;
 754
 755         if ((mii->mii_media_active & IFM_GMASK) == IFM_HDX) {
 756                 phy  |= NFE_PHY_HDX;    /* half-duplex */
 757                 misc |= NFE_MISC1_HDX;
 758         }
 759
 760         switch (IFM_SUBTYPE(mii->mii_media_active)) {
 761         case IFM_1000_T:        /* full-duplex only */
 762                 link |= NFE_MEDIA_1000T;
 763                 seed |= NFE_SEED_1000T;
 764                 phy  |= NFE_PHY_1000T;
 765                 break;
 766         case IFM_100_TX:
 767                 link |= NFE_MEDIA_100TX;
 768                 seed |= NFE_SEED_100TX;
 769                 phy  |= NFE_PHY_100TX;
 770                 break;
 771         case IFM_10_T:
 772                 link |= NFE_MEDIA_10T;
 773                 seed |= NFE_SEED_10T;
 774                 break;
 775         }
 776
 777         NFE_WRITE(sc, NFE_RNDSEED, seed);       /* XXX: gigabit NICs only? */
 778
 779         NFE_WRITE(sc, NFE_PHY_IFACE, phy);
 780         NFE_WRITE(sc, NFE_MISC1, misc);
 781         NFE_WRITE(sc, NFE_LINKSPEED, link);
 782 }
 783
 784 static int
 785 nfe_miibus_readreg(device_t dev, int phy, int reg)
 786 {
 787         struct nfe_softc *sc = device_get_softc(dev);
 788         uint32_t val;
 789         int ntries;
 790
 791         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 792
 793         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
 794                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
 795                 DELAY(100);
 796         }
 797
 798         NFE_WRITE(sc, NFE_PHY_CTL, (phy << NFE_PHYADD_SHIFT) | reg);
 799
 800         for (ntries = 0; ntries < 1000; ntries++) {
 801                 DELAY(100);
 802                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
 803                         break;
 804         }
 805         if (ntries == 1000) {
 806                 DPRINTFN(sc, 2, "timeout waiting for PHY %s\n", "");
 807                 return 0;
 808         }
 809
 810         if (NFE_READ(sc, NFE_PHY_STATUS) & NFE_PHY_ERROR) {
 811                 DPRINTFN(sc, 2, "could not read PHY %s\n", "");
 812                 return 0;
 813         }
 814
 815         val = NFE_READ(sc, NFE_PHY_DATA);
 816         if (val != 0xffffffff && val != 0)
 817                 sc->mii_phyaddr = phy;
 818
 819         DPRINTFN(sc, 2, "mii read phy %d reg 0x%x ret 0x%x\n", phy, reg, val);
 820
 821         return val;
 822 }
 823
 824 static void
 825 nfe_miibus_writereg(device_t dev, int phy, int reg, int val)
 826 {
 827         struct nfe_softc *sc = device_get_softc(dev);
 828         uint32_t ctl;
 829         int ntries;
 830
 831         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 832
 833         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
 834                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
 835                 DELAY(100);
 836         }
 837
 838         NFE_WRITE(sc, NFE_PHY_DATA, val);
 839         ctl = NFE_PHY_WRITE | (phy << NFE_PHYADD_SHIFT) | reg;
 840         NFE_WRITE(sc, NFE_PHY_CTL, ctl);
 841
 842         for (ntries = 0; ntries < 1000; ntries++) {
 843                 DELAY(100);
 844                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
 845                         break;
 846         }
 847
 848 #ifdef NFE_DEBUG
 849         if (ntries == 1000)
 850                 DPRINTFN(sc, 2, "could not write to PHY %s\n", "");
 851 #endif
 852 }
 853
 854 #ifdef DEVICE_POLLING
 855
 856 static void
 857 nfe_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
 858 {
 859         struct nfe_softc *sc = ifp->if_softc;
 860
 861         ASSERT_SERIALIZED(ifp->if_serializer);
 862
 863         switch(cmd) {
 864         case POLL_REGISTER:
 865                 nfe_disable_intrs(sc);
 866                 break;
 867
 868         case POLL_DEREGISTER:
 869                 nfe_enable_intrs(sc);
 870                 break;
 871
 872         case POLL_AND_CHECK_STATUS:
 873                 /* fall through */
 874         case POLL_ONLY:
 875                 if (ifp->if_flags & IFF_RUNNING) {
 876                         nfe_rxeof(sc);
 877                         nfe_txeof(sc, 1);
 878                 }
 879                 break;
 880         }
 881 }
 882
 883 #endif
 884
 885 static void
 886 nfe_intr(void *arg)
 887 {
 888         struct nfe_softc *sc = arg;
 889         struct ifnet *ifp = &sc->arpcom.ac_if;
 890         uint32_t r;
 891
 892         r = NFE_READ(sc, NFE_IRQ_STATUS);
 893         if (r == 0)
 894                 return; /* not for us */
 895         NFE_WRITE(sc, NFE_IRQ_STATUS, r);
 896
 897         DPRINTFN(sc, 5, "%s: interrupt register %x\n", __func__, r);
 898
 899         if (r & NFE_IRQ_LINK) {
 900                 NFE_READ(sc, NFE_PHY_STATUS);
 901                 NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 902                 DPRINTF(sc, "link state changed %s\n", "");
 903         }
 904
 905         if (ifp->if_flags & IFF_RUNNING) {
 906                 int ret;
 907
 908                 /* check Rx ring */
 909                 ret = nfe_rxeof(sc);
 910
 911                 /* check Tx ring */
 912                 ret |= nfe_txeof(sc, 1);
 913
 914                 if (sc->sc_flags & NFE_F_DYN_IM) {
 915                         if (ret && (sc->sc_flags & NFE_F_IRQ_TIMER) == 0) {
 916                                 /*
 917                                  * Assume that using hardware timer could reduce
 918                                  * the interrupt rate.
 919                                  */
 920                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_IMTIMER);
 921                                 sc->sc_flags |= NFE_F_IRQ_TIMER;
 922                         } else if (!ret && (sc->sc_flags & NFE_F_IRQ_TIMER)) {
 923                                 /*
 924                                  * Nothing needs to be processed, fall back to
 925                                  * use TX/RX interrupts.
 926                                  */
 927                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_NOIMTIMER);
 928                                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
 929
 930                                 /*
 931                                  * Recollect, mainly to avoid the possible race
 932                                  * introduced by changing interrupt masks.
 933                                  */
 934                                 nfe_rxeof(sc);
 935                                 nfe_txeof(sc, 1);
 936                         }
 937                 }
 938         }
 939 }
 940
 941 static int
 942 nfe_ioctl(struct ifnet *ifp, u_long cmd, caddr_t data, struct ucred *cr)
 943 {
 944         struct nfe_softc *sc = ifp->if_softc;
 945         struct ifreq *ifr = (struct ifreq *)data;
 946         struct mii_data *mii;
 947         int error = 0, mask, jumbo_cap;
 948
 949         ASSERT_SERIALIZED(ifp->if_serializer);
 950
 951         switch (cmd) {
 952         case SIOCSIFMTU:
 953                 if ((sc->sc_caps & NFE_JUMBO_SUP) && sc->rxq.jbuf != NULL)
 954                         jumbo_cap = 1;
 955                 else
 956                         jumbo_cap = 0;
 957
 958                 if ((jumbo_cap && ifr->ifr_mtu > NFE_JUMBO_MTU) ||
 959                     (!jumbo_cap && ifr->ifr_mtu > ETHERMTU)) {
 960                         return EINVAL;
 961                 } else if (ifp->if_mtu != ifr->ifr_mtu) {
 962                         ifp->if_mtu = ifr->ifr_mtu;
 963                         if (ifp->if_flags & IFF_RUNNING)
 964                                 nfe_init(sc);
 965                 }
 966                 break;
 967         case SIOCSIFFLAGS:
 968                 if (ifp->if_flags & IFF_UP) {
 969                         /*
 970                          * If only the PROMISC or ALLMULTI flag changes, then
 971                          * don't do a full re-init of the chip, just update
 972                          * the Rx filter.
 973                          */
 974                         if ((ifp->if_flags & IFF_RUNNING) &&
 975                             ((ifp->if_flags ^ sc->sc_if_flags) &
 976                              (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
 977                                 nfe_setmulti(sc);
 978                         } else {
 979                                 if (!(ifp->if_flags & IFF_RUNNING))
 980                                         nfe_init(sc);
 981                         }
 982                 } else {
 983                         if (ifp->if_flags & IFF_RUNNING)
 984                                 nfe_stop(sc);
 985                 }
 986                 sc->sc_if_flags = ifp->if_flags;
 987                 break;
 988         case SIOCADDMULTI:
 989         case SIOCDELMULTI:
 990                 if (ifp->if_flags & IFF_RUNNING)
 991                         nfe_setmulti(sc);
 992                 break;
 993         case SIOCSIFMEDIA:
 994         case SIOCGIFMEDIA:
 995                 mii = device_get_softc(sc->sc_miibus);
 996                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, cmd);
 997                 break;
 998         case SIOCSIFCAP:
 999                 mask = (ifr->ifr_reqcap ^ ifp->if_capenable) & IFCAP_HWCSUM;
1000                 if (mask && (ifp->if_capabilities & IFCAP_HWCSUM)) {
1001                         ifp->if_capenable ^= mask;
1002                         if (IFCAP_TXCSUM & ifp->if_capenable)
1003                                 ifp->if_hwassist = NFE_CSUM_FEATURES;
1004                         else
1005                                 ifp->if_hwassist = 0;
1006
1007                         if (ifp->if_flags & IFF_RUNNING)
1008                                 nfe_init(sc);
1009                 }
1010                 break;
1011         default:
1012                 error = ether_ioctl(ifp, cmd, data);
1013                 break;
1014         }
1015         return error;
1016 }
1017
1018 static int
1019 nfe_rxeof(struct nfe_softc *sc)
1020 {
1021         struct ifnet *ifp = &sc->arpcom.ac_if;
1022         struct nfe_rx_ring *ring = &sc->rxq;
1023         int reap;
1024         struct mbuf_chain chain[MAXCPU];
1025
1026         reap = 0;
1027         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1028
1029         ether_input_chain_init(chain);
1030
1031         for (;;) {
1032                 struct nfe_rx_data *data = &ring->data[ring->cur];
1033                 struct mbuf *m;
1034                 uint16_t flags;
1035                 int len, error;
1036
1037                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1038                         struct nfe_desc64 *desc64 = &ring->desc64[ring->cur];
1039
1040                         flags = le16toh(desc64->flags);
1041                         len = le16toh(desc64->length) & 0x3fff;
1042                 } else {
1043                         struct nfe_desc32 *desc32 = &ring->desc32[ring->cur];
1044
1045                         flags = le16toh(desc32->flags);
1046                         len = le16toh(desc32->length) & 0x3fff;
1047                 }
1048
1049                 if (flags & NFE_RX_READY)
1050                         break;
1051
1052                 reap = 1;
1053
1054                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1055                         if (!(flags & NFE_RX_VALID_V1))
1056                                 goto skip;
1057
1058                         if ((flags & NFE_RX_FIXME_V1) == NFE_RX_FIXME_V1) {
1059                                 flags &= ~NFE_RX_ERROR;
1060                                 len--;  /* fix buffer length */
1061                         }
1062                 } else {
1063                         if (!(flags & NFE_RX_VALID_V2))
1064                                 goto skip;
1065
1066                         if ((flags & NFE_RX_FIXME_V2) == NFE_RX_FIXME_V2) {
1067                                 flags &= ~NFE_RX_ERROR;
1068                                 len--;  /* fix buffer length */
1069                         }
1070                 }
1071
1072                 if (flags & NFE_RX_ERROR) {
1073                         ifp->if_ierrors++;
1074                         goto skip;
1075                 }
1076
1077                 m = data->m;
1078
1079                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1080                         error = nfe_newbuf_jumbo(sc, ring, ring->cur, 0);
1081                 else
1082                         error = nfe_newbuf_std(sc, ring, ring->cur, 0);
1083                 if (error) {
1084                         ifp->if_ierrors++;
1085                         goto skip;
1086                 }
1087
1088                 /* finalize mbuf */
1089                 m->m_pkthdr.len = m->m_len = len;
1090                 m->m_pkthdr.rcvif = ifp;
1091
1092                 if ((ifp->if_capenable & IFCAP_RXCSUM) &&
1093                     (flags & NFE_RX_CSUMOK)) {
1094                         if (flags & NFE_RX_IP_CSUMOK_V2) {
1095                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED |
1096                                                           CSUM_IP_VALID;
1097                         }
1098
1099                         if (flags &
1100                             (NFE_RX_UDP_CSUMOK_V2 | NFE_RX_TCP_CSUMOK_V2)) {
1101                                 m->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
1102                                                           CSUM_PSEUDO_HDR |
1103                                                           CSUM_FRAG_NOT_CHECKED;
1104                                 m->m_pkthdr.csum_data = 0xffff;
1105                         }
1106                 }
1107
1108                 ifp->if_ipackets++;
1109                 ether_input_chain(ifp, m, chain);
1110 skip:
1111                 nfe_set_ready_rxdesc(sc, ring, ring->cur);
1112                 sc->rxq.cur = (sc->rxq.cur + 1) % sc->sc_rx_ring_count;
1113         }
1114
1115         if (reap) {
1116                 bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1117                 ether_input_dispatch(chain);
1118         }
1119         return reap;
1120 }
1121
1122 static int
1123 nfe_txeof(struct nfe_softc *sc, int start)
1124 {
1125         struct ifnet *ifp = &sc->arpcom.ac_if;
1126         struct nfe_tx_ring *ring = &sc->txq;
1127         struct nfe_tx_data *data = NULL;
1128
1129         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1130         while (ring->next != ring->cur) {
1131                 uint16_t flags;
1132
1133                 if (sc->sc_caps & NFE_40BIT_ADDR)
1134                         flags = le16toh(ring->desc64[ring->next].flags);
1135                 else
1136                         flags = le16toh(ring->desc32[ring->next].flags);
1137
1138                 if (flags & NFE_TX_VALID)
1139                         break;
1140
1141                 data = &ring->data[ring->next];
1142
1143                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1144                         if (!(flags & NFE_TX_LASTFRAG_V1) && data->m == NULL)
1145                                 goto skip;
1146
1147                         if ((flags & NFE_TX_ERROR_V1) != 0) {
1148                                 if_printf(ifp, "tx v1 error 0x%4b\n", flags,
1149                                           NFE_V1_TXERR);
1150                                 ifp->if_oerrors++;
1151                         } else {
1152                                 ifp->if_opackets++;
1153                         }
1154                 } else {
1155                         if (!(flags & NFE_TX_LASTFRAG_V2) && data->m == NULL)
1156                                 goto skip;
1157
1158                         if ((flags & NFE_TX_ERROR_V2) != 0) {
1159                                 if_printf(ifp, "tx v2 error 0x%4b\n", flags,
1160                                           NFE_V2_TXERR);
1161                                 ifp->if_oerrors++;
1162                         } else {
1163                                 ifp->if_opackets++;
1164                         }
1165                 }
1166
1167                 if (data->m == NULL) {  /* should not get there */
1168                         if_printf(ifp,
1169                                   "last fragment bit w/o associated mbuf!\n");
1170                         goto skip;
1171                 }
1172
1173                 /* last fragment of the mbuf chain transmitted */
1174                 bus_dmamap_unload(ring->data_tag, data->map);
1175                 m_freem(data->m);
1176                 data->m = NULL;
1177 skip:
1178                 ring->queued--;
1179                 KKASSERT(ring->queued >= 0);
1180                 ring->next = (ring->next + 1) % sc->sc_tx_ring_count;
1181         }
1182
1183         if (sc->sc_tx_ring_count - ring->queued >=
1184             sc->sc_tx_spare + NFE_NSEG_RSVD)
1185                 ifp->if_flags &= ~IFF_OACTIVE;
1186
1187         if (ring->queued == 0)
1188                 ifp->if_timer = 0;
1189
1190         if (start && !ifq_is_empty(&ifp->if_snd))
1191                 if_devstart(ifp);
1192
1193         if (data != NULL)
1194                 return 1;
1195         else
1196                 return 0;
1197 }
1198
1199 static int
1200 nfe_encap(struct nfe_softc *sc, struct nfe_tx_ring *ring, struct mbuf *m0)
1201 {
1202         struct nfe_dma_ctx ctx;
1203         bus_dma_segment_t segs[NFE_MAX_SCATTER];
1204         struct nfe_tx_data *data, *data_map;
1205         bus_dmamap_t map;
1206         struct nfe_desc64 *desc64 = NULL;
1207         struct nfe_desc32 *desc32 = NULL;
1208         uint16_t flags = 0;
1209         uint32_t vtag = 0;
1210         int error, i, j, maxsegs;
1211
1212         data = &ring->data[ring->cur];
1213         map = data->map;
1214         data_map = data;        /* Remember who owns the DMA map */
1215
1216         maxsegs = (sc->sc_tx_ring_count - ring->queued) - NFE_NSEG_RSVD;
1217         if (maxsegs > NFE_MAX_SCATTER)
1218                 maxsegs = NFE_MAX_SCATTER;
1219         KASSERT(maxsegs >= sc->sc_tx_spare,
1220                 ("no enough segments %d,%d\n", maxsegs, sc->sc_tx_spare));
1221
1222         ctx.nsegs = maxsegs;
1223         ctx.segs = segs;
1224         error = bus_dmamap_load_mbuf(ring->data_tag, map, m0,
1225                                      nfe_buf_dma_addr, &ctx, BUS_DMA_NOWAIT);
1226         if (!error && ctx.nsegs == 0) {
1227                 bus_dmamap_unload(ring->data_tag, map);
1228                 error = EFBIG;
1229         }
1230         if (error && error != EFBIG)
1231                 goto back;
1232         if (error) {    /* error == EFBIG */
1233                 struct mbuf *m_new;
1234
1235                 m_new = m_defrag(m0, MB_DONTWAIT);
1236                 if (m_new == NULL) {
1237                         error = ENOBUFS;
1238                         goto back;
1239                 } else {
1240                         m0 = m_new;
1241                 }
1242
1243                 ctx.nsegs = maxsegs;
1244                 ctx.segs = segs;
1245                 error = bus_dmamap_load_mbuf(ring->data_tag, map, m0,
1246                                              nfe_buf_dma_addr, &ctx,
1247                                              BUS_DMA_NOWAIT);
1248                 if (error || ctx.nsegs == 0) {
1249                         if (!error) {
1250                                 bus_dmamap_unload(ring->data_tag, map);
1251                                 error = EFBIG;
1252                         }
1253                         goto back;
1254                 }
1255         }
1256         bus_dmamap_sync(ring->data_tag, map, BUS_DMASYNC_PREWRITE);
1257
1258         error = 0;
1259
1260         /* setup h/w VLAN tagging */
1261         if (m0->m_flags & M_VLANTAG)
1262                 vtag = m0->m_pkthdr.ether_vlantag;
1263
1264         if (sc->arpcom.ac_if.if_capenable & IFCAP_TXCSUM) {
1265                 if (m0->m_pkthdr.csum_flags & CSUM_IP)
1266                         flags |= NFE_TX_IP_CSUM;
1267                 if (m0->m_pkthdr.csum_flags & (CSUM_TCP | CSUM_UDP))
1268                         flags |= NFE_TX_TCP_CSUM;
1269         }
1270
1271         /*
1272          * XXX urm. somebody is unaware of how hardware works.  You
1273          * absolutely CANNOT set NFE_TX_VALID on the next descriptor in
1274          * the ring until the entire chain is actually *VALID*.  Otherwise
1275          * the hardware may encounter a partially initialized chain that
1276          * is marked as being ready to go when it in fact is not ready to
1277          * go.
1278          */
1279
1280         for (i = 0; i < ctx.nsegs; i++) {
1281                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1282                 data = &ring->data[j];
1283
1284                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1285                         desc64 = &ring->desc64[j];
1286                         desc64->physaddr[0] =
1287                             htole32(NFE_ADDR_HI(segs[i].ds_addr));
1288                         desc64->physaddr[1] =
1289                             htole32(NFE_ADDR_LO(segs[i].ds_addr));
1290                         desc64->length = htole16(segs[i].ds_len - 1);
1291                         desc64->vtag = htole32(vtag);
1292                         desc64->flags = htole16(flags);
1293                 } else {
1294                         desc32 = &ring->desc32[j];
1295                         desc32->physaddr = htole32(segs[i].ds_addr);
1296                         desc32->length = htole16(segs[i].ds_len - 1);
1297                         desc32->flags = htole16(flags);
1298                 }
1299
1300                 /* csum flags and vtag belong to the first fragment only */
1301                 flags &= ~(NFE_TX_IP_CSUM | NFE_TX_TCP_CSUM);
1302                 vtag = 0;
1303
1304                 ring->queued++;
1305                 KKASSERT(ring->queued <= sc->sc_tx_ring_count);
1306         }
1307
1308         /* the whole mbuf chain has been DMA mapped, fix last descriptor */
1309         if (sc->sc_caps & NFE_40BIT_ADDR) {
1310                 desc64->flags |= htole16(NFE_TX_LASTFRAG_V2);
1311         } else {
1312                 if (sc->sc_caps & NFE_JUMBO_SUP)
1313                         flags = NFE_TX_LASTFRAG_V2;
1314                 else
1315                         flags = NFE_TX_LASTFRAG_V1;
1316                 desc32->flags |= htole16(flags);
1317         }
1318
1319         /*
1320          * Set NFE_TX_VALID backwards so the hardware doesn't see the
1321          * whole mess until the first descriptor in the map is flagged.
1322          */
1323         for (i = ctx.nsegs - 1; i >= 0; --i) {
1324                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1325                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1326                         desc64 = &ring->desc64[j];
1327                         desc64->flags |= htole16(NFE_TX_VALID);
1328                 } else {
1329                         desc32 = &ring->desc32[j];
1330                         desc32->flags |= htole16(NFE_TX_VALID);
1331                 }
1332         }
1333         ring->cur = (ring->cur + ctx.nsegs) % sc->sc_tx_ring_count;
1334
1335         /* Exchange DMA map */
1336         data_map->map = data->map;
1337         data->map = map;
1338         data->m = m0;
1339 back:
1340         if (error)
1341                 m_freem(m0);
1342         return error;
1343 }
1344
1345 static void
1346 nfe_start(struct ifnet *ifp)
1347 {
1348         struct nfe_softc *sc = ifp->if_softc;
1349         struct nfe_tx_ring *ring = &sc->txq;
1350         int count = 0, oactive = 0;
1351         struct mbuf *m0;
1352
1353         ASSERT_SERIALIZED(ifp->if_serializer);
1354
1355         if ((ifp->if_flags & (IFF_OACTIVE | IFF_RUNNING)) != IFF_RUNNING)
1356                 return;
1357
1358         for (;;) {
1359                 int error;
1360
1361                 if (sc->sc_tx_ring_count - ring->queued <
1362                     sc->sc_tx_spare + NFE_NSEG_RSVD) {
1363                         if (oactive) {
1364                                 ifp->if_flags |= IFF_OACTIVE;
1365                                 break;
1366                         }
1367
1368                         nfe_txeof(sc, 0);
1369                         oactive = 1;
1370                         continue;
1371                 }
1372
1373                 m0 = ifq_dequeue(&ifp->if_snd, NULL);
1374                 if (m0 == NULL)
1375                         break;
1376
1377                 ETHER_BPF_MTAP(ifp, m0);
1378
1379                 error = nfe_encap(sc, ring, m0);
1380                 if (error) {
1381                         ifp->if_oerrors++;
1382                         if (error == EFBIG) {
1383                                 if (oactive) {
1384                                         ifp->if_flags |= IFF_OACTIVE;
1385                                         break;
1386                                 }
1387                                 nfe_txeof(sc, 0);
1388                                 oactive = 1;
1389                         }
1390                         continue;
1391                 } else {
1392                         oactive = 0;
1393                 }
1394                 ++count;
1395
1396                 /*
1397                  * NOTE:
1398                  * `m0' may be freed in nfe_encap(), so
1399                  * it should not be touched any more.
1400                  */
1401         }
1402         if (count == 0) /* nothing sent */
1403                 return;
1404
1405         /* Sync TX descriptor ring */
1406         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1407
1408         /* Kick Tx */
1409         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_KICKTX | sc->rxtxctl);
1410
1411         /*
1412          * Set a timeout in case the chip goes out to lunch.
1413          */
1414         ifp->if_timer = 5;
1415 }
1416
1417 static void
1418 nfe_watchdog(struct ifnet *ifp)
1419 {
1420         struct nfe_softc *sc = ifp->if_softc;
1421
1422         ASSERT_SERIALIZED(ifp->if_serializer);
1423
1424         if (ifp->if_flags & IFF_RUNNING) {
1425                 if_printf(ifp, "watchdog timeout - lost interrupt recovered\n");
1426                 nfe_txeof(sc, 1);
1427                 return;
1428         }
1429
1430         if_printf(ifp, "watchdog timeout\n");
1431
1432         nfe_init(ifp->if_softc);
1433
1434         ifp->if_oerrors++;
1435 }
1436
1437 static void
1438 nfe_init(void *xsc)
1439 {
1440         struct nfe_softc *sc = xsc;
1441         struct ifnet *ifp = &sc->arpcom.ac_if;
1442         uint32_t tmp;
1443         int error;
1444
1445         ASSERT_SERIALIZED(ifp->if_serializer);
1446
1447         nfe_stop(sc);
1448
1449         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
1450                 nfe_mac_reset(sc);
1451
1452         /*
1453          * NOTE:
1454          * Switching between jumbo frames and normal frames should
1455          * be done _after_ nfe_stop() but _before_ nfe_init_rx_ring().
1456          */
1457         if (ifp->if_mtu > ETHERMTU) {
1458                 sc->sc_flags |= NFE_F_USE_JUMBO;
1459                 sc->rxq.bufsz = NFE_JBYTES;
1460                 sc->sc_tx_spare = NFE_NSEG_SPARE_JUMBO;
1461                 if (bootverbose)
1462                         if_printf(ifp, "use jumbo frames\n");
1463         } else {
1464                 sc->sc_flags &= ~NFE_F_USE_JUMBO;
1465                 sc->rxq.bufsz = MCLBYTES;
1466                 sc->sc_tx_spare = NFE_NSEG_SPARE;
1467                 if (bootverbose)
1468                         if_printf(ifp, "use non-jumbo frames\n");
1469         }
1470
1471         error = nfe_init_tx_ring(sc, &sc->txq);
1472         if (error) {
1473                 nfe_stop(sc);
1474                 return;
1475         }
1476
1477         error = nfe_init_rx_ring(sc, &sc->rxq);
1478         if (error) {
1479                 nfe_stop(sc);
1480                 return;
1481         }
1482
1483         NFE_WRITE(sc, NFE_TX_POLL, 0);
1484         NFE_WRITE(sc, NFE_STATUS, 0);
1485
1486         sc->rxtxctl = NFE_RXTX_BIT2 | sc->rxtxctl_desc;
1487
1488         if (ifp->if_capenable & IFCAP_RXCSUM)
1489                 sc->rxtxctl |= NFE_RXTX_RXCSUM;
1490
1491         /*
1492          * Although the adapter is capable of stripping VLAN tags from received
1493          * frames (NFE_RXTX_VTAG_STRIP), we do not enable this functionality on
1494          * purpose.  This will be done in software by our network stack.
1495          */
1496         if (sc->sc_caps & NFE_HW_VLAN)
1497                 sc->rxtxctl |= NFE_RXTX_VTAG_INSERT;
1498
1499         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | sc->rxtxctl);
1500         DELAY(10);
1501         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1502
1503         if (sc->sc_caps & NFE_HW_VLAN)
1504                 NFE_WRITE(sc, NFE_VTAG_CTL, NFE_VTAG_ENABLE);
1505
1506         NFE_WRITE(sc, NFE_SETUP_R6, 0);
1507
1508         /* set MAC address */
1509         nfe_set_macaddr(sc, sc->arpcom.ac_enaddr);
1510
1511         /* tell MAC where rings are in memory */
1512         if (sc->sc_caps & NFE_40BIT_ADDR) {
1513                 NFE_WRITE(sc, NFE_RX_RING_ADDR_HI,
1514                           NFE_ADDR_HI(sc->rxq.physaddr));
1515         }
1516         NFE_WRITE(sc, NFE_RX_RING_ADDR_LO, NFE_ADDR_LO(sc->rxq.physaddr));
1517
1518         if (sc->sc_caps & NFE_40BIT_ADDR) {
1519                 NFE_WRITE(sc, NFE_TX_RING_ADDR_HI,
1520                           NFE_ADDR_HI(sc->txq.physaddr));
1521         }
1522         NFE_WRITE(sc, NFE_TX_RING_ADDR_LO, NFE_ADDR_LO(sc->txq.physaddr));
1523
1524         NFE_WRITE(sc, NFE_RING_SIZE,
1525             (sc->sc_rx_ring_count - 1) << 16 |
1526             (sc->sc_tx_ring_count - 1));
1527
1528         NFE_WRITE(sc, NFE_RXBUFSZ, sc->rxq.bufsz);
1529
1530         /* force MAC to wakeup */
1531         tmp = NFE_READ(sc, NFE_PWR_STATE);
1532         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_WAKEUP);
1533         DELAY(10);
1534         tmp = NFE_READ(sc, NFE_PWR_STATE);
1535         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_VALID);
1536
1537         NFE_WRITE(sc, NFE_SETUP_R1, NFE_R1_MAGIC);
1538         NFE_WRITE(sc, NFE_SETUP_R2, NFE_R2_MAGIC);
1539         NFE_WRITE(sc, NFE_SETUP_R6, NFE_R6_MAGIC);
1540
1541         /* update MAC knowledge of PHY; generates a NFE_IRQ_LINK interrupt */
1542         NFE_WRITE(sc, NFE_STATUS, sc->mii_phyaddr << 24 | NFE_STATUS_MAGIC);
1543
1544         NFE_WRITE(sc, NFE_SETUP_R4, NFE_R4_MAGIC);
1545
1546         sc->rxtxctl &= ~NFE_RXTX_BIT2;
1547         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1548         DELAY(10);
1549         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_BIT1 | sc->rxtxctl);
1550
1551         /* set Rx filter */
1552         nfe_setmulti(sc);
1553
1554         nfe_ifmedia_upd(ifp);
1555
1556         /* enable Rx */
1557         NFE_WRITE(sc, NFE_RX_CTL, NFE_RX_START);
1558
1559         /* enable Tx */
1560         NFE_WRITE(sc, NFE_TX_CTL, NFE_TX_START);
1561
1562         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
1563
1564 #ifdef DEVICE_POLLING
1565         if ((ifp->if_flags & IFF_POLLING))
1566                 nfe_disable_intrs(sc);
1567         else
1568 #endif
1569         nfe_enable_intrs(sc);
1570
1571         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
1572
1573         ifp->if_flags |= IFF_RUNNING;
1574         ifp->if_flags &= ~IFF_OACTIVE;
1575
1576         /*
1577          * If we had stuff in the tx ring before its all cleaned out now
1578          * so we are not going to get an interrupt, jump-start any pending
1579          * output.
1580          */
1581         if (!ifq_is_empty(&ifp->if_snd))
1582                 if_devstart(ifp);
1583 }
1584
1585 static void
1586 nfe_stop(struct nfe_softc *sc)
1587 {
1588         struct ifnet *ifp = &sc->arpcom.ac_if;
1589         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
1590         int i;
1591
1592         ASSERT_SERIALIZED(ifp->if_serializer);
1593
1594         callout_stop(&sc->sc_tick_ch);
1595
1596         ifp->if_timer = 0;
1597         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1598         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
1599
1600 #define WAITMAX 50000
1601
1602         /*
1603          * Abort Tx
1604          */
1605         NFE_WRITE(sc, NFE_TX_CTL, 0);
1606         for (i = 0; i < WAITMAX; ++i) {
1607                 DELAY(100);
1608                 if ((NFE_READ(sc, NFE_TX_STATUS) & NFE_TX_STATUS_BUSY) == 0)
1609                         break;
1610         }
1611         if (i == WAITMAX)
1612                 if_printf(ifp, "can't stop TX\n");
1613         DELAY(100);
1614
1615         /*
1616          * Disable Rx
1617          */
1618         NFE_WRITE(sc, NFE_RX_CTL, 0);
1619         for (i = 0; i < WAITMAX; ++i) {
1620                 DELAY(100);
1621                 if ((NFE_READ(sc, NFE_RX_STATUS) & NFE_RX_STATUS_BUSY) == 0)
1622                         break;
1623         }
1624         if (i == WAITMAX)
1625                 if_printf(ifp, "can't stop RX\n");
1626         DELAY(100);
1627
1628 #undef WAITMAX
1629
1630         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
1631         DELAY(10);
1632         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
1633
1634         /* Disable interrupts */
1635         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
1636
1637         /* Reset Tx and Rx rings */
1638         nfe_reset_tx_ring(sc, &sc->txq);
1639         nfe_reset_rx_ring(sc, &sc->rxq);
1640 }
1641
1642 static int
1643 nfe_alloc_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1644 {
1645         int i, j, error, descsize;
1646         bus_dmamem_t dmem;
1647         void **desc;
1648
1649         if (sc->sc_caps & NFE_40BIT_ADDR) {
1650                 desc = (void **)&ring->desc64;
1651                 descsize = sizeof(struct nfe_desc64);
1652         } else {
1653                 desc = (void **)&ring->desc32;
1654                 descsize = sizeof(struct nfe_desc32);
1655         }
1656
1657         ring->bufsz = MCLBYTES;
1658         ring->cur = ring->next = 0;
1659
1660         error = bus_dmamem_coherent(sc->sc_dtag, PAGE_SIZE, 0,
1661                                     BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1662                                     sc->sc_rx_ring_count * descsize,
1663                                     BUS_DMA_WAITOK | BUS_DMA_ZERO, &dmem);
1664         if (error) {
1665                 if_printf(&sc->arpcom.ac_if,
1666                           "could not create RX desc ring\n");
1667                 return error;
1668         }
1669         ring->tag = dmem.dmem_tag;
1670         ring->map = dmem.dmem_map;
1671         *desc = dmem.dmem_addr;
1672         ring->physaddr = dmem.dmem_busaddr;
1673
1674         if (sc->sc_caps & NFE_JUMBO_SUP) {
1675                 ring->jbuf =
1676                 kmalloc(sizeof(struct nfe_jbuf) * NFE_JPOOL_COUNT(sc),
1677                         M_DEVBUF, M_WAITOK | M_ZERO);
1678
1679                 error = nfe_jpool_alloc(sc, ring);
1680                 if (error) {
1681                         if_printf(&sc->arpcom.ac_if,
1682                                   "could not allocate jumbo frames\n");
1683                         kfree(ring->jbuf, M_DEVBUF);
1684                         ring->jbuf = NULL;
1685                         /* Allow jumbo frame allocation to fail */
1686                 }
1687         }
1688
1689         ring->data = kmalloc(sizeof(struct nfe_rx_data) * sc->sc_rx_ring_count,
1690                              M_DEVBUF, M_WAITOK | M_ZERO);
1691
1692         error = bus_dma_tag_create(sc->sc_dtag, 1, 0,
1693                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1694                                    NULL, NULL,
1695                                    MCLBYTES, 1, MCLBYTES,
1696                                    BUS_DMA_ALLOCNOW | BUS_DMA_WAITOK,
1697                                    &ring->data_tag);
1698         if (error) {
1699                 if_printf(&sc->arpcom.ac_if,
1700                           "could not create RX mbuf DMA tag\n");
1701                 return error;
1702         }
1703
1704         /* Create a spare RX mbuf DMA map */
1705         error = bus_dmamap_create(ring->data_tag, BUS_DMA_WAITOK,
1706                                   &ring->data_tmpmap);
1707         if (error) {
1708                 if_printf(&sc->arpcom.ac_if,
1709                           "could not create spare RX mbuf DMA map\n");
1710                 bus_dma_tag_destroy(ring->data_tag);
1711                 ring->data_tag = NULL;
1712                 return error;
1713         }
1714
1715         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1716                 error = bus_dmamap_create(ring->data_tag, BUS_DMA_WAITOK,
1717                                           &ring->data[i].map);
1718                 if (error) {
1719                         if_printf(&sc->arpcom.ac_if,
1720                                   "could not create %dth RX mbuf DMA mapn", i);
1721                         goto fail;
1722                 }
1723         }
1724         return 0;
1725 fail:
1726         for (j = 0; j < i; ++j)
1727                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1728         bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1729         bus_dma_tag_destroy(ring->data_tag);
1730         ring->data_tag = NULL;
1731         return error;
1732 }
1733
1734 static void
1735 nfe_reset_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1736 {
1737         int i;
1738
1739         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1740                 struct nfe_rx_data *data = &ring->data[i];
1741
1742                 if (data->m != NULL) {
1743                         if ((sc->sc_flags & NFE_F_USE_JUMBO) == 0)
1744                                 bus_dmamap_unload(ring->data_tag, data->map);
1745                         m_freem(data->m);
1746                         data->m = NULL;
1747                 }
1748         }
1749
1750         ring->cur = ring->next = 0;
1751 }
1752
1753 static int
1754 nfe_init_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1755 {
1756         int i;
1757
1758         for (i = 0; i < sc->sc_rx_ring_count; ++i) {
1759                 int error;
1760
1761                 /* XXX should use a function pointer */
1762                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1763                         error = nfe_newbuf_jumbo(sc, ring, i, 1);
1764                 else
1765                         error = nfe_newbuf_std(sc, ring, i, 1);
1766                 if (error) {
1767                         if_printf(&sc->arpcom.ac_if,
1768                                   "could not allocate RX buffer\n");
1769                         return error;
1770                 }
1771                 nfe_set_ready_rxdesc(sc, ring, i);
1772         }
1773         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1774
1775         return 0;
1776 }
1777
1778 static void
1779 nfe_free_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1780 {
1781         if (ring->data_tag != NULL) {
1782                 struct nfe_rx_data *data;
1783                 int i;
1784
1785                 for (i = 0; i < sc->sc_rx_ring_count; i++) {
1786                         data = &ring->data[i];
1787
1788                         if (data->m != NULL) {
1789                                 bus_dmamap_unload(ring->data_tag, data->map);
1790                                 m_freem(data->m);
1791                         }
1792                         bus_dmamap_destroy(ring->data_tag, data->map);
1793                 }
1794                 bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1795                 bus_dma_tag_destroy(ring->data_tag);
1796         }
1797
1798         nfe_jpool_free(sc, ring);
1799
1800         if (ring->jbuf != NULL)
1801                 kfree(ring->jbuf, M_DEVBUF);
1802         if (ring->data != NULL)
1803                 kfree(ring->data, M_DEVBUF);
1804
1805         if (ring->tag != NULL) {
1806                 void *desc;
1807
1808                 if (sc->sc_caps & NFE_40BIT_ADDR)
1809                         desc = ring->desc64;
1810                 else
1811                         desc = ring->desc32;
1812
1813                 bus_dmamap_unload(ring->tag, ring->map);
1814                 bus_dmamem_free(ring->tag, desc, ring->map);
1815                 bus_dma_tag_destroy(ring->tag);
1816         }
1817 }
1818
1819 static struct nfe_jbuf *
1820 nfe_jalloc(struct nfe_softc *sc)
1821 {
1822         struct ifnet *ifp = &sc->arpcom.ac_if;
1823         struct nfe_jbuf *jbuf;
1824
1825         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1826
1827         jbuf = SLIST_FIRST(&sc->rxq.jfreelist);
1828         if (jbuf != NULL) {
1829                 SLIST_REMOVE_HEAD(&sc->rxq.jfreelist, jnext);
1830                 jbuf->inuse = 1;
1831         } else {
1832                 if_printf(ifp, "no free jumbo buffer\n");
1833         }
1834
1835         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1836
1837         return jbuf;
1838 }
1839
1840 static void
1841 nfe_jfree(void *arg)
1842 {
1843         struct nfe_jbuf *jbuf = arg;
1844         struct nfe_softc *sc = jbuf->sc;
1845         struct nfe_rx_ring *ring = jbuf->ring;
1846
1847         if (&ring->jbuf[jbuf->slot] != jbuf)
1848                 panic("%s: free wrong jumbo buffer\n", __func__);
1849         else if (jbuf->inuse == 0)
1850                 panic("%s: jumbo buffer already freed\n", __func__);
1851
1852         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1853         atomic_subtract_int(&jbuf->inuse, 1);
1854         if (jbuf->inuse == 0)
1855                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1856         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1857 }
1858
1859 static void
1860 nfe_jref(void *arg)
1861 {
1862         struct nfe_jbuf *jbuf = arg;
1863         struct nfe_rx_ring *ring = jbuf->ring;
1864
1865         if (&ring->jbuf[jbuf->slot] != jbuf)
1866                 panic("%s: ref wrong jumbo buffer\n", __func__);
1867         else if (jbuf->inuse == 0)
1868                 panic("%s: jumbo buffer already freed\n", __func__);
1869
1870         atomic_add_int(&jbuf->inuse, 1);
1871 }
1872
1873 static int
1874 nfe_jpool_alloc(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1875 {
1876         struct nfe_jbuf *jbuf;
1877         bus_dmamem_t dmem;
1878         bus_addr_t physaddr;
1879         caddr_t buf;
1880         int i, error;
1881
1882         /*
1883          * Allocate a big chunk of DMA'able memory.
1884          */
1885         error = bus_dmamem_coherent(sc->sc_dtag, PAGE_SIZE, 0,
1886                                     BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1887                                     NFE_JPOOL_SIZE(sc),
1888                                     BUS_DMA_WAITOK, &dmem);
1889         if (error) {
1890                 if_printf(&sc->arpcom.ac_if,
1891                           "could not create jumbo buffer\n");
1892                 return error;
1893         }
1894         ring->jtag = dmem.dmem_tag;
1895         ring->jmap = dmem.dmem_map;
1896         ring->jpool = dmem.dmem_addr;
1897         physaddr = dmem.dmem_busaddr;
1898
1899         /* ..and split it into 9KB chunks */
1900         SLIST_INIT(&ring->jfreelist);
1901
1902         buf = ring->jpool;
1903         for (i = 0; i < NFE_JPOOL_COUNT(sc); i++) {
1904                 jbuf = &ring->jbuf[i];
1905
1906                 jbuf->sc = sc;
1907                 jbuf->ring = ring;
1908                 jbuf->inuse = 0;
1909                 jbuf->slot = i;
1910                 jbuf->buf = buf;
1911                 jbuf->physaddr = physaddr;
1912
1913                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1914
1915                 buf += NFE_JBYTES;
1916                 physaddr += NFE_JBYTES;
1917         }
1918
1919         return 0;
1920 }
1921
1922 static void
1923 nfe_jpool_free(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1924 {
1925         if (ring->jtag != NULL) {
1926                 bus_dmamap_unload(ring->jtag, ring->jmap);
1927                 bus_dmamem_free(ring->jtag, ring->jpool, ring->jmap);
1928                 bus_dma_tag_destroy(ring->jtag);
1929         }
1930 }
1931
1932 static int
1933 nfe_alloc_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
1934 {
1935         int i, j, error, descsize;
1936         bus_dmamem_t dmem;
1937         void **desc;
1938
1939         if (sc->sc_caps & NFE_40BIT_ADDR) {
1940                 desc = (void **)&ring->desc64;
1941                 descsize = sizeof(struct nfe_desc64);
1942         } else {
1943                 desc = (void **)&ring->desc32;
1944                 descsize = sizeof(struct nfe_desc32);
1945         }
1946
1947         ring->queued = 0;
1948         ring->cur = ring->next = 0;
1949
1950         error = bus_dmamem_coherent(sc->sc_dtag, PAGE_SIZE, 0,
1951                                     BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1952                                     sc->sc_tx_ring_count * descsize,
1953                                     BUS_DMA_WAITOK | BUS_DMA_ZERO, &dmem);
1954         if (error) {
1955                 if_printf(&sc->arpcom.ac_if,
1956                           "could not create TX desc ring\n");
1957                 return error;
1958         }
1959         ring->tag = dmem.dmem_tag;
1960         ring->map = dmem.dmem_map;
1961         *desc = dmem.dmem_addr;
1962         ring->physaddr = dmem.dmem_busaddr;
1963
1964         ring->data = kmalloc(sizeof(struct nfe_tx_data) * sc->sc_tx_ring_count,
1965                              M_DEVBUF, M_WAITOK | M_ZERO);
1966
1967         error = bus_dma_tag_create(sc->sc_dtag, 1, 0,
1968                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1969                         NULL, NULL,
1970                         NFE_JBYTES, NFE_MAX_SCATTER, MCLBYTES,
1971                         BUS_DMA_ALLOCNOW | BUS_DMA_WAITOK | BUS_DMA_ONEPAGE,
1972                         &ring->data_tag);
1973         if (error) {
1974                 if_printf(&sc->arpcom.ac_if,
1975                           "could not create TX buf DMA tag\n");
1976                 return error;
1977         }
1978
1979         for (i = 0; i < sc->sc_tx_ring_count; i++) {
1980                 error = bus_dmamap_create(ring->data_tag,
1981                                 BUS_DMA_WAITOK | BUS_DMA_ONEPAGE,
1982                                 &ring->data[i].map);
1983                 if (error) {
1984                         if_printf(&sc->arpcom.ac_if,
1985                                   "could not create %dth TX buf DMA map\n", i);
1986                         goto fail;
1987                 }
1988         }
1989
1990         return 0;
1991 fail:
1992         for (j = 0; j < i; ++j)
1993                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1994         bus_dma_tag_destroy(ring->data_tag);
1995         ring->data_tag = NULL;
1996         return error;
1997 }
1998
1999 static void
2000 nfe_reset_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
2001 {
2002         int i;
2003
2004         for (i = 0; i < sc->sc_tx_ring_count; i++) {
2005                 struct nfe_tx_data *data = &ring->data[i];
2006
2007                 if (sc->sc_caps & NFE_40BIT_ADDR)
2008                         ring->desc64[i].flags = 0;
2009                 else
2010                         ring->desc32[i].flags = 0;
2011
2012                 if (data->m != NULL) {
2013                         bus_dmamap_unload(ring->data_tag, data->map);
2014                         m_freem(data->m);
2015                         data->m = NULL;
2016                 }
2017         }
2018         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
2019
2020         ring->queued = 0;
2021         ring->cur = ring->next = 0;
2022 }
2023
2024 static int
2025 nfe_init_tx_ring(struct nfe_softc *sc __unused,
2026                  struct nfe_tx_ring *ring __unused)
2027 {
2028         return 0;
2029 }
2030
2031 static void
2032 nfe_free_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
2033 {
2034         if (ring->data_tag != NULL) {
2035                 struct nfe_tx_data *data;
2036                 int i;
2037
2038                 for (i = 0; i < sc->sc_tx_ring_count; ++i) {
2039                         data = &ring->data[i];
2040
2041                         if (data->m != NULL) {
2042                                 bus_dmamap_unload(ring->data_tag, data->map);
2043                                 m_freem(data->m);
2044                         }
2045                         bus_dmamap_destroy(ring->data_tag, data->map);
2046                 }
2047
2048                 bus_dma_tag_destroy(ring->data_tag);
2049         }
2050
2051         if (ring->data != NULL)
2052                 kfree(ring->data, M_DEVBUF);
2053
2054         if (ring->tag != NULL) {
2055                 void *desc;
2056
2057                 if (sc->sc_caps & NFE_40BIT_ADDR)
2058                         desc = ring->desc64;
2059                 else
2060                         desc = ring->desc32;
2061
2062                 bus_dmamap_unload(ring->tag, ring->map);
2063                 bus_dmamem_free(ring->tag, desc, ring->map);
2064                 bus_dma_tag_destroy(ring->tag);
2065         }
2066 }
2067
2068 static int
2069 nfe_ifmedia_upd(struct ifnet *ifp)
2070 {
2071         struct nfe_softc *sc = ifp->if_softc;
2072         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2073
2074         ASSERT_SERIALIZED(ifp->if_serializer);
2075
2076         if (mii->mii_instance != 0) {
2077                 struct mii_softc *miisc;
2078
2079                 LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
2080                         mii_phy_reset(miisc);
2081         }
2082         mii_mediachg(mii);
2083
2084         return 0;
2085 }
2086
2087 static void
2088 nfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
2089 {
2090         struct nfe_softc *sc = ifp->if_softc;
2091         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2092
2093         ASSERT_SERIALIZED(ifp->if_serializer);
2094
2095         mii_pollstat(mii);
2096         ifmr->ifm_status = mii->mii_media_status;
2097         ifmr->ifm_active = mii->mii_media_active;
2098 }
2099
2100 static void
2101 nfe_setmulti(struct nfe_softc *sc)
2102 {
2103         struct ifnet *ifp = &sc->arpcom.ac_if;
2104         struct ifmultiaddr *ifma;
2105         uint8_t addr[ETHER_ADDR_LEN], mask[ETHER_ADDR_LEN];
2106         uint32_t filter = NFE_RXFILTER_MAGIC;
2107         int i;
2108
2109         if ((ifp->if_flags & (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
2110                 bzero(addr, ETHER_ADDR_LEN);
2111                 bzero(mask, ETHER_ADDR_LEN);
2112                 goto done;
2113         }
2114
2115         bcopy(etherbroadcastaddr, addr, ETHER_ADDR_LEN);
2116         bcopy(etherbroadcastaddr, mask, ETHER_ADDR_LEN);
2117
2118         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
2119                 caddr_t maddr;
2120
2121                 if (ifma->ifma_addr->sa_family != AF_LINK)
2122                         continue;
2123
2124                 maddr = LLADDR((struct sockaddr_dl *)ifma->ifma_addr);
2125                 for (i = 0; i < ETHER_ADDR_LEN; i++) {
2126                         addr[i] &= maddr[i];
2127                         mask[i] &= ~maddr[i];
2128                 }
2129         }
2130
2131         for (i = 0; i < ETHER_ADDR_LEN; i++)
2132                 mask[i] |= addr[i];
2133
2134 done:
2135         addr[0] |= 0x01;        /* make sure multicast bit is set */
2136
2137         NFE_WRITE(sc, NFE_MULTIADDR_HI,
2138             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2139         NFE_WRITE(sc, NFE_MULTIADDR_LO,
2140             addr[5] <<  8 | addr[4]);
2141         NFE_WRITE(sc, NFE_MULTIMASK_HI,
2142             mask[3] << 24 | mask[2] << 16 | mask[1] << 8 | mask[0]);
2143         NFE_WRITE(sc, NFE_MULTIMASK_LO,
2144             mask[5] <<  8 | mask[4]);
2145
2146         filter |= (ifp->if_flags & IFF_PROMISC) ? NFE_PROMISC : NFE_U2M;
2147         NFE_WRITE(sc, NFE_RXFILTER, filter);
2148 }
2149
2150 static void
2151 nfe_get_macaddr(struct nfe_softc *sc, uint8_t *addr)
2152 {
2153         uint32_t lo, hi;
2154
2155         lo = NFE_READ(sc, NFE_MACADDR_LO);
2156         hi = NFE_READ(sc, NFE_MACADDR_HI);
2157         if (sc->sc_caps & NFE_FIX_EADDR) {
2158                 addr[0] = (lo >> 8) & 0xff;
2159                 addr[1] = (lo & 0xff);
2160
2161                 addr[2] = (hi >> 24) & 0xff;
2162                 addr[3] = (hi >> 16) & 0xff;
2163                 addr[4] = (hi >>  8) & 0xff;
2164                 addr[5] = (hi & 0xff);
2165         } else {
2166                 addr[0] = (hi & 0xff);
2167                 addr[1] = (hi >>  8) & 0xff;
2168                 addr[2] = (hi >> 16) & 0xff;
2169                 addr[3] = (hi >> 24) & 0xff;
2170
2171                 addr[4] = (lo & 0xff);
2172                 addr[5] = (lo >>  8) & 0xff;
2173         }
2174 }
2175
2176 static void
2177 nfe_set_macaddr(struct nfe_softc *sc, const uint8_t *addr)
2178 {
2179         NFE_WRITE(sc, NFE_MACADDR_LO,
2180             addr[5] <<  8 | addr[4]);
2181         NFE_WRITE(sc, NFE_MACADDR_HI,
2182             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2183 }
2184
2185 static void
2186 nfe_tick(void *arg)
2187 {
2188         struct nfe_softc *sc = arg;
2189         struct ifnet *ifp = &sc->arpcom.ac_if;
2190         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2191
2192         lwkt_serialize_enter(ifp->if_serializer);
2193
2194         mii_tick(mii);
2195         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
2196
2197         lwkt_serialize_exit(ifp->if_serializer);
2198 }
2199
2200 static void
2201 nfe_buf_dma_addr(void *arg, bus_dma_segment_t *segs, int nsegs,
2202                  bus_size_t mapsz __unused, int error)
2203 {
2204         struct nfe_dma_ctx *ctx = arg;
2205         int i;
2206
2207         if (error)
2208                 return;
2209
2210         if (nsegs > ctx->nsegs) {
2211                 ctx->nsegs = 0;
2212                 return;
2213         }
2214
2215         ctx->nsegs = nsegs;
2216         for (i = 0; i < nsegs; ++i)
2217                 ctx->segs[i] = segs[i];
2218 }
2219
2220 static int
2221 nfe_newbuf_std(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2222                int wait)
2223 {
2224         struct nfe_rx_data *data = &ring->data[idx];
2225         struct nfe_dma_ctx ctx;
2226         bus_dma_segment_t seg;
2227         bus_dmamap_t map;
2228         struct mbuf *m;
2229         int error;
2230
2231         m = m_getcl(wait ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2232         if (m == NULL)
2233                 return ENOBUFS;
2234         m->m_len = m->m_pkthdr.len = MCLBYTES;
2235
2236         ctx.nsegs = 1;
2237         ctx.segs = &seg;
2238         error = bus_dmamap_load_mbuf(ring->data_tag, ring->data_tmpmap,
2239                                      m, nfe_buf_dma_addr, &ctx,
2240                                      BUS_DMA_NOWAIT);
2241         if (error || ctx.nsegs == 0) {
2242                 if (!error) {
2243                         bus_dmamap_unload(ring->data_tag, ring->data_tmpmap);
2244                         error = EFBIG;
2245                         if (wait) {
2246                                 if_printf(&sc->arpcom.ac_if,
2247                                           "too many segments?!\n");
2248                         }
2249                 }
2250                 m_freem(m);
2251
2252                 if (wait) {
2253                         if_printf(&sc->arpcom.ac_if,
2254                                   "could map RX mbuf %d\n", error);
2255                 }
2256                 return error;
2257         }
2258
2259         if (data->m != NULL) {
2260                 /* Sync and unload originally mapped mbuf */
2261                 bus_dmamap_sync(ring->data_tag, data->map,
2262                                 BUS_DMASYNC_POSTREAD);
2263                 bus_dmamap_unload(ring->data_tag, data->map);
2264         }
2265
2266         /* Swap this DMA map with tmp DMA map */
2267         map = data->map;
2268         data->map = ring->data_tmpmap;
2269         ring->data_tmpmap = map;
2270
2271         /* Caller is assumed to have collected the old mbuf */
2272         data->m = m;
2273
2274         nfe_set_paddr_rxdesc(sc, ring, idx, seg.ds_addr);
2275         return 0;
2276 }
2277
2278 static int
2279 nfe_newbuf_jumbo(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2280                  int wait)
2281 {
2282         struct nfe_rx_data *data = &ring->data[idx];
2283         struct nfe_jbuf *jbuf;
2284         struct mbuf *m;
2285
2286         MGETHDR(m, wait ? MB_WAIT : MB_DONTWAIT, MT_DATA);
2287         if (m == NULL)
2288                 return ENOBUFS;
2289
2290         jbuf = nfe_jalloc(sc);
2291         if (jbuf == NULL) {
2292                 m_freem(m);
2293                 if_printf(&sc->arpcom.ac_if, "jumbo allocation failed "
2294                     "-- packet dropped!\n");
2295                 return ENOBUFS;
2296         }
2297
2298         m->m_ext.ext_arg = jbuf;
2299         m->m_ext.ext_buf = jbuf->buf;
2300         m->m_ext.ext_free = nfe_jfree;
2301         m->m_ext.ext_ref = nfe_jref;
2302         m->m_ext.ext_size = NFE_JBYTES;
2303
2304         m->m_data = m->m_ext.ext_buf;
2305         m->m_flags |= M_EXT;
2306         m->m_len = m->m_pkthdr.len = m->m_ext.ext_size;
2307
2308         /* Caller is assumed to have collected the old mbuf */
2309         data->m = m;
2310
2311         nfe_set_paddr_rxdesc(sc, ring, idx, jbuf->physaddr);
2312         return 0;
2313 }
2314
2315 static void
2316 nfe_set_paddr_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2317                      bus_addr_t physaddr)
2318 {
2319         if (sc->sc_caps & NFE_40BIT_ADDR) {
2320                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2321
2322                 desc64->physaddr[0] = htole32(NFE_ADDR_HI(physaddr));
2323                 desc64->physaddr[1] = htole32(NFE_ADDR_LO(physaddr));
2324         } else {
2325                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2326
2327                 desc32->physaddr = htole32(physaddr);
2328         }
2329 }
2330
2331 static void
2332 nfe_set_ready_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx)
2333 {
2334         if (sc->sc_caps & NFE_40BIT_ADDR) {
2335                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2336
2337                 desc64->length = htole16(ring->bufsz);
2338                 desc64->flags = htole16(NFE_RX_READY);
2339         } else {
2340                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2341
2342                 desc32->length = htole16(ring->bufsz);
2343                 desc32->flags = htole16(NFE_RX_READY);
2344         }
2345 }
2346
2347 static int
2348 nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS)
2349 {
2350         struct nfe_softc *sc = arg1;
2351         struct ifnet *ifp = &sc->arpcom.ac_if;
2352         uint32_t flags;
2353         int error, v;
2354
2355         lwkt_serialize_enter(ifp->if_serializer);
2356
2357         flags = sc->sc_flags & ~NFE_F_DYN_IM;
2358         v = sc->sc_imtime;
2359         if (sc->sc_flags & NFE_F_DYN_IM)
2360                 v = -v;
2361
2362         error = sysctl_handle_int(oidp, &v, 0, req);
2363         if (error || req->newptr == NULL)
2364                 goto back;
2365
2366         if (v < 0) {
2367                 flags |= NFE_F_DYN_IM;
2368                 v = -v;
2369         }
2370
2371         if (v != sc->sc_imtime || (flags ^ sc->sc_flags)) {
2372                 int old_imtime = sc->sc_imtime;
2373                 uint32_t old_flags = sc->sc_flags;
2374
2375                 sc->sc_imtime = v;
2376                 sc->sc_flags = flags;
2377                 sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
2378
2379                 if ((ifp->if_flags & (IFF_POLLING | IFF_RUNNING))
2380                     == IFF_RUNNING) {
2381                         if (old_imtime * sc->sc_imtime == 0 ||
2382                             (old_flags ^ sc->sc_flags)) {
2383                                 ifp->if_init(sc);
2384                         } else {
2385                                 NFE_WRITE(sc, NFE_IMTIMER,
2386                                           NFE_IMTIME(sc->sc_imtime));
2387                         }
2388                 }
2389         }
2390 back:
2391         lwkt_serialize_exit(ifp->if_serializer);
2392         return error;
2393 }
2394
2395 static void
2396 nfe_powerup(device_t dev)
2397 {
2398         struct nfe_softc *sc = device_get_softc(dev);
2399         uint32_t pwr_state;
2400         uint16_t did;
2401
2402         /*
2403          * Bring MAC and PHY out of low power state
2404          */
2405
2406         pwr_state = NFE_READ(sc, NFE_PWR_STATE2) & ~NFE_PWRUP_MASK;
2407
2408         did = pci_get_device(dev);
2409         if ((did == PCI_PRODUCT_NVIDIA_MCP51_LAN1 ||
2410              did == PCI_PRODUCT_NVIDIA_MCP51_LAN2) &&
2411             pci_get_revid(dev) >= 0xa3)
2412                 pwr_state |= NFE_PWRUP_REV_A3;
2413
2414         NFE_WRITE(sc, NFE_PWR_STATE2, pwr_state);
2415 }
2416
2417 static void
2418 nfe_mac_reset(struct nfe_softc *sc)
2419 {
2420         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
2421         uint32_t macaddr_hi, macaddr_lo, tx_poll;
2422
2423         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
2424
2425         /* Save several registers for later restoration */
2426         macaddr_hi = NFE_READ(sc, NFE_MACADDR_HI);
2427         macaddr_lo = NFE_READ(sc, NFE_MACADDR_LO);
2428         tx_poll = NFE_READ(sc, NFE_TX_POLL);
2429
2430         NFE_WRITE(sc, NFE_MAC_RESET, NFE_RESET_ASSERT);
2431         DELAY(100);
2432
2433         NFE_WRITE(sc, NFE_MAC_RESET, 0);
2434         DELAY(100);
2435
2436         /* Restore saved registers */
2437         NFE_WRITE(sc, NFE_MACADDR_HI, macaddr_hi);
2438         NFE_WRITE(sc, NFE_MACADDR_LO, macaddr_lo);
2439         NFE_WRITE(sc, NFE_TX_POLL, tx_poll);
2440
2441         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
2442 }
2443
2444 static void
2445 nfe_enable_intrs(struct nfe_softc *sc)
2446 {
2447         /*
2448          * NFE_IMTIMER generates a periodic interrupt via NFE_IRQ_TIMER.
2449          * It is unclear how wide the timer is.  Base programming does
2450          * not seem to effect NFE_IRQ_TX_DONE or NFE_IRQ_RX_DONE so
2451          * we don't get any interrupt moderation.  TX moderation is
2452          * possible by using the timer interrupt instead of TX_DONE.
2453          *
2454          * It is unclear whether there are other bits that can be
2455          * set to make the NFE device actually do interrupt moderation
2456          * on the RX side.
2457          *
2458          * For now set a 128uS interval as a placemark, but don't use
2459          * the timer.
2460          */
2461         if (sc->sc_imtime == 0)
2462                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME_DEFAULT);
2463         else
2464                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME(sc->sc_imtime));
2465
2466         /* Enable interrupts */
2467         NFE_WRITE(sc, NFE_IRQ_MASK, sc->sc_irq_enable);
2468
2469         if (sc->sc_irq_enable & NFE_IRQ_TIMER)
2470                 sc->sc_flags |= NFE_F_IRQ_TIMER;
2471         else
2472                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2473 }
2474
2475 static void
2476 nfe_disable_intrs(struct nfe_softc *sc)
2477 {
2478         /* Disable interrupts */
2479         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
2480         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2481 }