sys/dev/drm/radeon/radeon_mode.h

   1 /*
   2  * Copyright 2000 ATI Technologies Inc., Markham, Ontario, and
   3  *                VA Linux Systems Inc., Fremont, California.
   4  * Copyright 2008 Red Hat Inc.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Original Authors:
  25  *   Kevin E. Martin, Rickard E. Faith, Alan Hourihane
  26  *
  27  * Kernel port Author: Dave Airlie
  28  */
  29
  30 #ifndef RADEON_MODE_H
  31 #define RADEON_MODE_H
  32
  33 #include <drm/drm_crtc.h>
  34 #include <drm/drm_edid.h>
  35 #include <drm/drm_dp_helper.h>
  36 #include <drm/drm_fixed.h>
  37 #include <drm/drm_crtc_helper.h>
  38
  39 struct radeon_bo;
  40 struct radeon_device;
  41
  42 #define to_radeon_crtc(x) container_of(x, struct radeon_crtc, base)
  43 #define to_radeon_connector(x) container_of(x, struct radeon_connector, base)
  44 #define to_radeon_encoder(x) container_of(x, struct radeon_encoder, base)
  45 #define to_radeon_framebuffer(x) container_of(x, struct radeon_framebuffer, base)
  46
  47 enum radeon_rmx_type {
  48         RMX_OFF,
  49         RMX_FULL,
  50         RMX_CENTER,
  51         RMX_ASPECT
  52 };
  53
  54 enum radeon_tv_std {
  55         TV_STD_NTSC,
  56         TV_STD_PAL,
  57         TV_STD_PAL_M,
  58         TV_STD_PAL_60,
  59         TV_STD_NTSC_J,
  60         TV_STD_SCART_PAL,
  61         TV_STD_SECAM,
  62         TV_STD_PAL_CN,
  63         TV_STD_PAL_N,
  64 };
  65
  66 enum radeon_underscan_type {
  67         UNDERSCAN_OFF,
  68         UNDERSCAN_ON,
  69         UNDERSCAN_AUTO,
  70 };
  71
  72 enum radeon_hpd_id {
  73         RADEON_HPD_1 = 0,
  74         RADEON_HPD_2,
  75         RADEON_HPD_3,
  76         RADEON_HPD_4,
  77         RADEON_HPD_5,
  78         RADEON_HPD_6,
  79         RADEON_HPD_NONE = 0xff,
  80 };
  81
  82 #define RADEON_MAX_I2C_BUS 16
  83
  84 /* radeon gpio-based i2c
  85  * 1. "mask" reg and bits
  86  *    grabs the gpio pins for software use
  87  *    0=not held  1=held
  88  * 2. "a" reg and bits
  89  *    output pin value
  90  *    0=low 1=high
  91  * 3. "en" reg and bits
  92  *    sets the pin direction
  93  *    0=input 1=output
  94  * 4. "y" reg and bits
  95  *    input pin value
  96  *    0=low 1=high
  97  */
  98 struct radeon_i2c_bus_rec {
  99         bool valid;
 100         /* id used by atom */
 101         uint8_t i2c_id;
 102         /* id used by atom */
 103         enum radeon_hpd_id hpd;
 104         /* can be used with hw i2c engine */
 105         bool hw_capable;
 106         /* uses multi-media i2c engine */
 107         bool mm_i2c;
 108         /* regs and bits */
 109         uint32_t mask_clk_reg;
 110         uint32_t mask_data_reg;
 111         uint32_t a_clk_reg;
 112         uint32_t a_data_reg;
 113         uint32_t en_clk_reg;
 114         uint32_t en_data_reg;
 115         uint32_t y_clk_reg;
 116         uint32_t y_data_reg;
 117         uint32_t mask_clk_mask;
 118         uint32_t mask_data_mask;
 119         uint32_t a_clk_mask;
 120         uint32_t a_data_mask;
 121         uint32_t en_clk_mask;
 122         uint32_t en_data_mask;
 123         uint32_t y_clk_mask;
 124         uint32_t y_data_mask;
 125 };
 126
 127 struct radeon_tmds_pll {
 128     uint32_t freq;
 129     uint32_t value;
 130 };
 131
 132 #define RADEON_MAX_BIOS_CONNECTOR 16
 133
 134 /* pll flags */
 135 #define RADEON_PLL_USE_BIOS_DIVS        (1 << 0)
 136 #define RADEON_PLL_NO_ODD_POST_DIV      (1 << 1)
 137 #define RADEON_PLL_USE_REF_DIV          (1 << 2)
 138 #define RADEON_PLL_LEGACY               (1 << 3)
 139 #define RADEON_PLL_PREFER_LOW_REF_DIV   (1 << 4)
 140 #define RADEON_PLL_PREFER_HIGH_REF_DIV  (1 << 5)
 141 #define RADEON_PLL_PREFER_LOW_FB_DIV    (1 << 6)
 142 #define RADEON_PLL_PREFER_HIGH_FB_DIV   (1 << 7)
 143 #define RADEON_PLL_PREFER_LOW_POST_DIV  (1 << 8)
 144 #define RADEON_PLL_PREFER_HIGH_POST_DIV (1 << 9)
 145 #define RADEON_PLL_USE_FRAC_FB_DIV      (1 << 10)
 146 #define RADEON_PLL_PREFER_CLOSEST_LOWER (1 << 11)
 147 #define RADEON_PLL_USE_POST_DIV         (1 << 12)
 148 #define RADEON_PLL_IS_LCD               (1 << 13)
 149 #define RADEON_PLL_PREFER_MINM_OVER_MAXP (1 << 14)
 150
 151 struct radeon_pll {
 152         /* reference frequency */
 153         uint32_t reference_freq;
 154
 155         /* fixed dividers */
 156         uint32_t reference_div;
 157         uint32_t post_div;
 158
 159         /* pll in/out limits */
 160         uint32_t pll_in_min;
 161         uint32_t pll_in_max;
 162         uint32_t pll_out_min;
 163         uint32_t pll_out_max;
 164         uint32_t lcd_pll_out_min;
 165         uint32_t lcd_pll_out_max;
 166         uint32_t best_vco;
 167
 168         /* divider limits */
 169         uint32_t min_ref_div;
 170         uint32_t max_ref_div;
 171         uint32_t min_post_div;
 172         uint32_t max_post_div;
 173         uint32_t min_feedback_div;
 174         uint32_t max_feedback_div;
 175         uint32_t min_frac_feedback_div;
 176         uint32_t max_frac_feedback_div;
 177
 178         /* flags for the current clock */
 179         uint32_t flags;
 180
 181         /* pll id */
 182         uint32_t id;
 183 };
 184
 185 struct radeon_i2c_chan {
 186         device_t adapter;
 187         device_t iic_bus;
 188         struct drm_device *dev;
 189         struct radeon_i2c_bus_rec rec;
 190         char   name[48];
 191 };
 192
 193 /* mostly for macs, but really any system without connector tables */
 194 enum radeon_connector_table {
 195         CT_NONE = 0,
 196         CT_GENERIC,
 197         CT_IBOOK,
 198         CT_POWERBOOK_EXTERNAL,
 199         CT_POWERBOOK_INTERNAL,
 200         CT_POWERBOOK_VGA,
 201         CT_MINI_EXTERNAL,
 202         CT_MINI_INTERNAL,
 203         CT_IMAC_G5_ISIGHT,
 204         CT_EMAC,
 205         CT_RN50_POWER,
 206         CT_MAC_X800,
 207         CT_MAC_G5_9600,
 208         CT_SAM440EP,
 209         CT_MAC_G4_SILVER
 210 };
 211
 212 enum radeon_dvo_chip {
 213         DVO_SIL164,
 214         DVO_SIL1178,
 215 };
 216
 217 struct radeon_fbdev;
 218
 219 struct radeon_afmt {
 220         bool enabled;
 221         int offset;
 222         bool last_buffer_filled_status;
 223         int id;
 224         struct r600_audio_pin *pin;
 225 };
 226
 227 struct radeon_mode_info {
 228         struct atom_context *atom_context;
 229         struct card_info *atom_card_info;
 230         enum radeon_connector_table connector_table;
 231         bool mode_config_initialized;
 232         struct radeon_crtc *crtcs[6];
 233         struct radeon_afmt *afmt[7];
 234         /* DVI-I properties */
 235         struct drm_property *coherent_mode_property;
 236         /* DAC enable load detect */
 237         struct drm_property *load_detect_property;
 238         /* TV standard */
 239         struct drm_property *tv_std_property;
 240         /* legacy TMDS PLL detect */
 241         struct drm_property *tmds_pll_property;
 242         /* underscan */
 243         struct drm_property *underscan_property;
 244         struct drm_property *underscan_hborder_property;
 245         struct drm_property *underscan_vborder_property;
 246         /* audio */
 247         struct drm_property *audio_property;
 248         /* hardcoded DFP edid from BIOS */
 249         struct edid *bios_hardcoded_edid;
 250         int bios_hardcoded_edid_size;
 251
 252         /* pointer to fbdev info structure */
 253         struct radeon_fbdev *rfbdev;
 254         /* firmware flags */
 255         u16 firmware_flags;
 256         /* pointer to backlight encoder */
 257         struct radeon_encoder *bl_encoder;
 258 };
 259
 260 #define RADEON_MAX_BL_LEVEL 0xFF
 261
 262 #if defined(CONFIG_BACKLIGHT_CLASS_DEVICE) || defined(CONFIG_BACKLIGHT_CLASS_DEVICE_MODULE)
 263
 264 struct radeon_backlight_privdata {
 265         struct radeon_encoder *encoder;
 266         uint8_t negative;
 267 };
 268
 269 #endif
 270
 271 #define MAX_H_CODE_TIMING_LEN 32
 272 #define MAX_V_CODE_TIMING_LEN 32
 273
 274 /* need to store these as reading
 275    back code tables is excessive */
 276 struct radeon_tv_regs {
 277         uint32_t tv_uv_adr;
 278         uint32_t timing_cntl;
 279         uint32_t hrestart;
 280         uint32_t vrestart;
 281         uint32_t frestart;
 282         uint16_t h_code_timing[MAX_H_CODE_TIMING_LEN];
 283         uint16_t v_code_timing[MAX_V_CODE_TIMING_LEN];
 284 };
 285
 286 struct radeon_atom_ss {
 287         uint16_t percentage;
 288         uint8_t type;
 289         uint16_t step;
 290         uint8_t delay;
 291         uint8_t range;
 292         uint8_t refdiv;
 293         /* asic_ss */
 294         uint16_t rate;
 295         uint16_t amount;
 296 };
 297
 298 struct radeon_crtc {
 299         struct drm_crtc base;
 300         int crtc_id;
 301         u16 lut_r[256], lut_g[256], lut_b[256];
 302         bool enabled;
 303         bool can_tile;
 304         uint32_t crtc_offset;
 305         struct drm_gem_object *cursor_bo;
 306         uint64_t cursor_addr;
 307         int cursor_width;
 308         int cursor_height;
 309         int max_cursor_width;
 310         int max_cursor_height;
 311         uint32_t legacy_display_base_addr;
 312         uint32_t legacy_cursor_offset;
 313         enum radeon_rmx_type rmx_type;
 314         u8 h_border;
 315         u8 v_border;
 316         fixed20_12 vsc;
 317         fixed20_12 hsc;
 318         struct drm_display_mode native_mode;
 319         int pll_id;
 320         /* page flipping */
 321         struct radeon_unpin_work *unpin_work;
 322         int deferred_flip_completion;
 323         /* pll sharing */
 324         struct radeon_atom_ss ss;
 325         bool ss_enabled;
 326         u32 adjusted_clock;
 327         int bpc;
 328         u32 pll_reference_div;
 329         u32 pll_post_div;
 330         u32 pll_flags;
 331         struct drm_encoder *encoder;
 332         struct drm_connector *connector;
 333         /* for dpm */
 334         u32 line_time;
 335         u32 wm_low;
 336         u32 wm_high;
 337         struct drm_display_mode hw_mode;
 338 };
 339
 340 struct radeon_encoder_primary_dac {
 341         /* legacy primary dac */
 342         uint32_t ps2_pdac_adj;
 343 };
 344
 345 struct radeon_encoder_lvds {
 346         /* legacy lvds */
 347         uint16_t panel_vcc_delay;
 348         uint8_t  panel_pwr_delay;
 349         uint8_t  panel_digon_delay;
 350         uint8_t  panel_blon_delay;
 351         uint16_t panel_ref_divider;
 352         uint8_t  panel_post_divider;
 353         uint16_t panel_fb_divider;
 354         bool     use_bios_dividers;
 355         uint32_t lvds_gen_cntl;
 356         /* panel mode */
 357         struct drm_display_mode native_mode;
 358         struct backlight_device *bl_dev;
 359         int      dpms_mode;
 360         uint8_t  backlight_level;
 361 };
 362
 363 struct radeon_encoder_tv_dac {
 364         /* legacy tv dac */
 365         uint32_t ps2_tvdac_adj;
 366         uint32_t ntsc_tvdac_adj;
 367         uint32_t pal_tvdac_adj;
 368
 369         int               h_pos;
 370         int               v_pos;
 371         int               h_size;
 372         int               supported_tv_stds;
 373         bool              tv_on;
 374         enum radeon_tv_std tv_std;
 375         struct radeon_tv_regs tv;
 376 };
 377
 378 struct radeon_encoder_int_tmds {
 379         /* legacy int tmds */
 380         struct radeon_tmds_pll tmds_pll[4];
 381 };
 382
 383 struct radeon_encoder_ext_tmds {
 384         /* tmds over dvo */
 385         struct radeon_i2c_chan *i2c_bus;
 386         uint8_t slave_addr;
 387         enum radeon_dvo_chip dvo_chip;
 388 };
 389
 390 /* spread spectrum */
 391 struct radeon_encoder_atom_dig {
 392         bool linkb;
 393         /* atom dig */
 394         bool coherent_mode;
 395         int dig_encoder; /* -1 disabled, 0 DIGA, 1 DIGB, etc. */
 396         /* atom lvds/edp */
 397         uint32_t lcd_misc;
 398         uint16_t panel_pwr_delay;
 399         uint32_t lcd_ss_id;
 400         /* panel mode */
 401         struct drm_display_mode native_mode;
 402         struct backlight_device *bl_dev;
 403         int dpms_mode;
 404         uint8_t backlight_level;
 405         int panel_mode;
 406         struct radeon_afmt *afmt;
 407 };
 408
 409 struct radeon_encoder_atom_dac {
 410         enum radeon_tv_std tv_std;
 411 };
 412
 413 struct radeon_encoder {
 414         struct drm_encoder base;
 415         uint32_t encoder_enum;
 416         uint32_t encoder_id;
 417         uint32_t devices;
 418         uint32_t active_device;
 419         uint32_t flags;
 420         uint32_t pixel_clock;
 421         enum radeon_rmx_type rmx_type;
 422         enum radeon_underscan_type underscan_type;
 423         uint32_t underscan_hborder;
 424         uint32_t underscan_vborder;
 425         struct drm_display_mode native_mode;
 426         void *enc_priv;
 427         int audio_polling_active;
 428         bool is_ext_encoder;
 429         u16 caps;
 430 };
 431
 432 struct radeon_connector_atom_dig {
 433         uint32_t igp_lane_info;
 434         /* displayport */
 435         struct radeon_i2c_chan *dp_i2c_bus;
 436         u8 dpcd[DP_RECEIVER_CAP_SIZE];
 437         u8 dp_sink_type;
 438         int dp_clock;
 439         int dp_lane_count;
 440         bool edp_on;
 441 };
 442
 443 struct radeon_gpio_rec {
 444         bool valid;
 445         u8 id;
 446         u32 reg;
 447         u32 mask;
 448 };
 449
 450 struct radeon_hpd {
 451         enum radeon_hpd_id hpd;
 452         u8 plugged_state;
 453         struct radeon_gpio_rec gpio;
 454 };
 455
 456 struct radeon_router {
 457         u32 router_id;
 458         struct radeon_i2c_bus_rec i2c_info;
 459         u8 i2c_addr;
 460         /* i2c mux */
 461         bool ddc_valid;
 462         u8 ddc_mux_type;
 463         u8 ddc_mux_control_pin;
 464         u8 ddc_mux_state;
 465         /* clock/data mux */
 466         bool cd_valid;
 467         u8 cd_mux_type;
 468         u8 cd_mux_control_pin;
 469         u8 cd_mux_state;
 470 };
 471
 472 enum radeon_connector_audio {
 473         RADEON_AUDIO_DISABLE = 0,
 474         RADEON_AUDIO_ENABLE = 1,
 475         RADEON_AUDIO_AUTO = 2
 476 };
 477
 478 struct radeon_connector {
 479         struct drm_connector base;
 480         uint32_t connector_id;
 481         uint32_t devices;
 482         struct radeon_i2c_chan *ddc_bus;
 483         /* some systems have an hdmi and vga port with a shared ddc line */
 484         bool shared_ddc;
 485         bool use_digital;
 486         /* we need to mind the EDID between detect
 487            and get modes due to analog/digital/tvencoder */
 488         struct edid *edid;
 489         void *con_priv;
 490         bool dac_load_detect;
 491         bool detected_by_load; /* if the connection status was determined by load */
 492         uint16_t connector_object_id;
 493         struct radeon_hpd hpd;
 494         struct radeon_router router;
 495         struct radeon_i2c_chan *router_bus;
 496         enum radeon_connector_audio audio;
 497 };
 498
 499 struct radeon_framebuffer {
 500         struct drm_framebuffer base;
 501         struct drm_gem_object *obj;
 502 };
 503
 504 #define ENCODER_MODE_IS_DP(em) (((em) == ATOM_ENCODER_MODE_DP) || \
 505                                 ((em) == ATOM_ENCODER_MODE_DP_MST))
 506
 507 struct atom_clock_dividers {
 508         u32 post_div;
 509         union {
 510                 struct {
 511 #ifdef __BIG_ENDIAN
 512                         u32 reserved : 6;
 513                         u32 whole_fb_div : 12;
 514                         u32 frac_fb_div : 14;
 515 #else
 516                         u32 frac_fb_div : 14;
 517                         u32 whole_fb_div : 12;
 518                         u32 reserved : 6;
 519 #endif
 520                 };
 521                 u32 fb_div;
 522         };
 523         u32 ref_div;
 524         bool enable_post_div;
 525         bool enable_dithen;
 526         u32 vco_mode;
 527         u32 real_clock;
 528         /* added for CI */
 529         u32 post_divider;
 530         u32 flags;
 531 };
 532
 533 struct atom_mpll_param {
 534         union {
 535                 struct {
 536 #ifdef __BIG_ENDIAN
 537                         u32 reserved : 8;
 538                         u32 clkfrac : 12;
 539                         u32 clkf : 12;
 540 #else
 541                         u32 clkf : 12;
 542                         u32 clkfrac : 12;
 543                         u32 reserved : 8;
 544 #endif
 545                 };
 546                 u32 fb_div;
 547         };
 548         u32 post_div;
 549         u32 bwcntl;
 550         u32 dll_speed;
 551         u32 vco_mode;
 552         u32 yclk_sel;
 553         u32 qdr;
 554         u32 half_rate;
 555 };
 556
 557 #define MEM_TYPE_GDDR5  0x50
 558 #define MEM_TYPE_GDDR4  0x40
 559 #define MEM_TYPE_GDDR3  0x30
 560 #define MEM_TYPE_DDR2   0x20
 561 #define MEM_TYPE_GDDR1  0x10
 562 #define MEM_TYPE_DDR3   0xb0
 563 #define MEM_TYPE_MASK   0xf0
 564
 565 struct atom_memory_info {
 566         u8 mem_vendor;
 567         u8 mem_type;
 568 };
 569
 570 #define MAX_AC_TIMING_ENTRIES 16
 571
 572 struct atom_memory_clock_range_table
 573 {
 574         u8 num_entries;
 575         u8 rsv[3];
 576         u32 mclk[MAX_AC_TIMING_ENTRIES];
 577 };
 578
 579 #define VBIOS_MC_REGISTER_ARRAY_SIZE 32
 580 #define VBIOS_MAX_AC_TIMING_ENTRIES 20
 581
 582 struct atom_mc_reg_entry {
 583         u32 mclk_max;
 584         u32 mc_data[VBIOS_MC_REGISTER_ARRAY_SIZE];
 585 };
 586
 587 struct atom_mc_register_address {
 588         u16 s1;
 589         u8 pre_reg_data;
 590 };
 591
 592 struct atom_mc_reg_table {
 593         u8 last;
 594         u8 num_entries;
 595         struct atom_mc_reg_entry mc_reg_table_entry[VBIOS_MAX_AC_TIMING_ENTRIES];
 596         struct atom_mc_register_address mc_reg_address[VBIOS_MC_REGISTER_ARRAY_SIZE];
 597 };
 598
 599 #define MAX_VOLTAGE_ENTRIES 32
 600
 601 struct atom_voltage_table_entry
 602 {
 603         u16 value;
 604         u32 smio_low;
 605 };
 606
 607 struct atom_voltage_table
 608 {
 609         u32 count;
 610         u32 mask_low;
 611         u32 phase_delay;
 612         struct atom_voltage_table_entry entries[MAX_VOLTAGE_ENTRIES];
 613 };
 614
 615 extern enum radeon_tv_std
 616 radeon_combios_get_tv_info(struct radeon_device *rdev);
 617 extern enum radeon_tv_std
 618 radeon_atombios_get_tv_info(struct radeon_device *rdev);
 619 extern void radeon_atombios_get_default_voltages(struct radeon_device *rdev,
 620                                                  u16 *vddc, u16 *vddci, u16 *mvdd);
 621
 622 extern struct drm_connector *
 623 radeon_get_connector_for_encoder(struct drm_encoder *encoder);
 624 extern struct drm_connector *
 625 radeon_get_connector_for_encoder_init(struct drm_encoder *encoder);
 626 extern bool radeon_dig_monitor_is_duallink(struct drm_encoder *encoder,
 627                                     u32 pixel_clock);
 628
 629 extern u16 radeon_encoder_get_dp_bridge_encoder_id(struct drm_encoder *encoder);
 630 extern u16 radeon_connector_encoder_get_dp_bridge_encoder_id(struct drm_connector *connector);
 631 extern bool radeon_connector_encoder_is_hbr2(struct drm_connector *connector);
 632 extern bool radeon_connector_is_dp12_capable(struct drm_connector *connector);
 633 extern int radeon_get_monitor_bpc(struct drm_connector *connector);
 634
 635 extern void radeon_connector_hotplug(struct drm_connector *connector);
 636 extern int radeon_dp_mode_valid_helper(struct drm_connector *connector,
 637                                        struct drm_display_mode *mode);
 638 extern void radeon_dp_set_link_config(struct drm_connector *connector,
 639                                       const struct drm_display_mode *mode);
 640 extern void radeon_dp_link_train(struct drm_encoder *encoder,
 641                                  struct drm_connector *connector);
 642 extern bool radeon_dp_needs_link_train(struct radeon_connector *radeon_connector);
 643 extern u8 radeon_dp_getsinktype(struct radeon_connector *radeon_connector);
 644 extern bool radeon_dp_getdpcd(struct radeon_connector *radeon_connector);
 645 extern int radeon_dp_get_panel_mode(struct drm_encoder *encoder,
 646                                     struct drm_connector *connector);
 647 extern void atombios_dig_encoder_setup(struct drm_encoder *encoder, int action, int panel_mode);
 648 extern void radeon_atom_encoder_init(struct radeon_device *rdev);
 649 extern void radeon_atom_disp_eng_pll_init(struct radeon_device *rdev);
 650 extern void atombios_dig_transmitter_setup(struct drm_encoder *encoder,
 651                                            int action, uint8_t lane_num,
 652                                            uint8_t lane_set);
 653 extern void radeon_atom_ext_encoder_setup_ddc(struct drm_encoder *encoder);
 654 extern struct drm_encoder *radeon_get_external_encoder(struct drm_encoder *encoder);
 655 extern int radeon_dp_i2c_aux_ch(device_t dev, int mode,
 656                                 u8 write_byte, u8 *read_byte);
 657
 658 extern void radeon_i2c_init(struct radeon_device *rdev);
 659 extern void radeon_i2c_fini(struct radeon_device *rdev);
 660 extern void radeon_combios_i2c_init(struct radeon_device *rdev);
 661 extern void radeon_atombios_i2c_init(struct radeon_device *rdev);
 662 extern void radeon_i2c_add(struct radeon_device *rdev,
 663                            struct radeon_i2c_bus_rec *rec,
 664                            const char *name);
 665 extern struct radeon_i2c_chan *radeon_i2c_lookup(struct radeon_device *rdev,
 666                                                  struct radeon_i2c_bus_rec *i2c_bus);
 667 extern struct radeon_i2c_chan *radeon_i2c_create_dp(struct drm_device *dev,
 668                                                     struct radeon_i2c_bus_rec *rec,
 669                                                     const char *name);
 670 extern struct radeon_i2c_chan *radeon_i2c_create(struct drm_device *dev,
 671                                                  struct radeon_i2c_bus_rec *rec,
 672                                                  const char *name);
 673 extern void radeon_i2c_destroy(struct radeon_i2c_chan *i2c);
 674 extern void radeon_i2c_get_byte(struct radeon_i2c_chan *i2c_bus,
 675                                 u8 slave_addr,
 676                                 u8 addr,
 677                                 u8 *val);
 678 extern void radeon_i2c_put_byte(struct radeon_i2c_chan *i2c,
 679                                 u8 slave_addr,
 680                                 u8 addr,
 681                                 u8 val);
 682 extern void radeon_router_select_ddc_port(struct radeon_connector *radeon_connector);
 683 extern void radeon_router_select_cd_port(struct radeon_connector *radeon_connector);
 684 extern bool radeon_ddc_probe(struct radeon_connector *radeon_connector, bool use_aux);
 685 extern int radeon_ddc_get_modes(struct radeon_connector *radeon_connector);
 686
 687 extern struct drm_encoder *radeon_best_encoder(struct drm_connector *connector);
 688
 689 extern bool radeon_atombios_get_ppll_ss_info(struct radeon_device *rdev,
 690                                              struct radeon_atom_ss *ss,
 691                                              int id);
 692 extern bool radeon_atombios_get_asic_ss_info(struct radeon_device *rdev,
 693                                              struct radeon_atom_ss *ss,
 694                                              int id, u32 clock);
 695
 696 extern void radeon_compute_pll_legacy(struct radeon_pll *pll,
 697                                       uint64_t freq,
 698                                       uint32_t *dot_clock_p,
 699                                       uint32_t *fb_div_p,
 700                                       uint32_t *frac_fb_div_p,
 701                                       uint32_t *ref_div_p,
 702                                       uint32_t *post_div_p);
 703
 704 extern void radeon_compute_pll_avivo(struct radeon_pll *pll,
 705                                      u32 freq,
 706                                      u32 *dot_clock_p,
 707                                      u32 *fb_div_p,
 708                                      u32 *frac_fb_div_p,
 709                                      u32 *ref_div_p,
 710                                      u32 *post_div_p);
 711
 712 extern void radeon_setup_encoder_clones(struct drm_device *dev);
 713
 714 struct drm_encoder *radeon_encoder_legacy_lvds_add(struct drm_device *dev, int bios_index);
 715 struct drm_encoder *radeon_encoder_legacy_primary_dac_add(struct drm_device *dev, int bios_index, int with_tv);
 716 struct drm_encoder *radeon_encoder_legacy_tv_dac_add(struct drm_device *dev, int bios_index, int with_tv);
 717 struct drm_encoder *radeon_encoder_legacy_tmds_int_add(struct drm_device *dev, int bios_index);
 718 struct drm_encoder *radeon_encoder_legacy_tmds_ext_add(struct drm_device *dev, int bios_index);
 719 extern void atombios_dvo_setup(struct drm_encoder *encoder, int action);
 720 extern void atombios_digital_setup(struct drm_encoder *encoder, int action);
 721 extern int atombios_get_encoder_mode(struct drm_encoder *encoder);
 722 extern bool atombios_set_edp_panel_power(struct drm_connector *connector, int action);
 723 extern void radeon_encoder_set_active_device(struct drm_encoder *encoder);
 724
 725 extern void radeon_crtc_load_lut(struct drm_crtc *crtc);
 726 extern int atombios_crtc_set_base(struct drm_crtc *crtc, int x, int y,
 727                                    struct drm_framebuffer *old_fb);
 728 extern int atombios_crtc_set_base_atomic(struct drm_crtc *crtc,
 729                                          struct drm_framebuffer *fb,
 730                                          int x, int y,
 731                                          enum mode_set_atomic state);
 732 extern int atombios_crtc_mode_set(struct drm_crtc *crtc,
 733                                    struct drm_display_mode *mode,
 734                                    struct drm_display_mode *adjusted_mode,
 735                                    int x, int y,
 736                                    struct drm_framebuffer *old_fb);
 737 extern void atombios_crtc_dpms(struct drm_crtc *crtc, int mode);
 738
 739 extern int radeon_crtc_set_base(struct drm_crtc *crtc, int x, int y,
 740                                  struct drm_framebuffer *old_fb);
 741 extern int radeon_crtc_set_base_atomic(struct drm_crtc *crtc,
 742                                        struct drm_framebuffer *fb,
 743                                        int x, int y,
 744                                        enum mode_set_atomic state);
 745 extern int radeon_crtc_do_set_base(struct drm_crtc *crtc,
 746                                    struct drm_framebuffer *fb,
 747                                    int x, int y, int atomic);
 748 extern int radeon_crtc_cursor_set(struct drm_crtc *crtc,
 749                                   struct drm_file *file_priv,
 750                                   uint32_t handle,
 751                                   uint32_t width,
 752                                   uint32_t height);
 753 extern int radeon_crtc_cursor_move(struct drm_crtc *crtc,
 754                                    int x, int y);
 755
 756 extern int radeon_get_crtc_scanoutpos(struct drm_device *dev, int crtc,
 757                                       unsigned int flags,
 758                                       int *vpos, int *hpos, ktime_t *stime,
 759                                       ktime_t *etime);
 760
 761 extern bool radeon_combios_check_hardcoded_edid(struct radeon_device *rdev);
 762 extern struct edid *
 763 radeon_bios_get_hardcoded_edid(struct radeon_device *rdev);
 764 extern bool radeon_atom_get_clock_info(struct drm_device *dev);
 765 extern bool radeon_combios_get_clock_info(struct drm_device *dev);
 766 extern struct radeon_encoder_atom_dig *
 767 radeon_atombios_get_lvds_info(struct radeon_encoder *encoder);
 768 extern bool radeon_atombios_get_tmds_info(struct radeon_encoder *encoder,
 769                                           struct radeon_encoder_int_tmds *tmds);
 770 extern bool radeon_legacy_get_tmds_info_from_combios(struct radeon_encoder *encoder,
 771                                                      struct radeon_encoder_int_tmds *tmds);
 772 extern bool radeon_legacy_get_tmds_info_from_table(struct radeon_encoder *encoder,
 773                                                    struct radeon_encoder_int_tmds *tmds);
 774 extern bool radeon_legacy_get_ext_tmds_info_from_combios(struct radeon_encoder *encoder,
 775                                                          struct radeon_encoder_ext_tmds *tmds);
 776 extern bool radeon_legacy_get_ext_tmds_info_from_table(struct radeon_encoder *encoder,
 777                                                        struct radeon_encoder_ext_tmds *tmds);
 778 extern struct radeon_encoder_primary_dac *
 779 radeon_atombios_get_primary_dac_info(struct radeon_encoder *encoder);
 780 extern struct radeon_encoder_tv_dac *
 781 radeon_atombios_get_tv_dac_info(struct radeon_encoder *encoder);
 782 extern struct radeon_encoder_lvds *
 783 radeon_combios_get_lvds_info(struct radeon_encoder *encoder);
 784 extern void radeon_combios_get_ext_tmds_info(struct radeon_encoder *encoder);
 785 extern struct radeon_encoder_tv_dac *
 786 radeon_combios_get_tv_dac_info(struct radeon_encoder *encoder);
 787 extern struct radeon_encoder_primary_dac *
 788 radeon_combios_get_primary_dac_info(struct radeon_encoder *encoder);
 789 extern bool radeon_combios_external_tmds_setup(struct drm_encoder *encoder);
 790 extern void radeon_external_tmds_setup(struct drm_encoder *encoder);
 791 extern void radeon_combios_output_lock(struct drm_encoder *encoder, bool lock);
 792 extern void radeon_combios_initialize_bios_scratch_regs(struct drm_device *dev);
 793 extern void radeon_atom_output_lock(struct drm_encoder *encoder, bool lock);
 794 extern void radeon_atom_initialize_bios_scratch_regs(struct drm_device *dev);
 795 extern void radeon_save_bios_scratch_regs(struct radeon_device *rdev);
 796 extern void radeon_restore_bios_scratch_regs(struct radeon_device *rdev);
 797 extern void
 798 radeon_atombios_encoder_crtc_scratch_regs(struct drm_encoder *encoder, int crtc);
 799 extern void
 800 radeon_atombios_encoder_dpms_scratch_regs(struct drm_encoder *encoder, bool on);
 801 extern void
 802 radeon_combios_encoder_crtc_scratch_regs(struct drm_encoder *encoder, int crtc);
 803 extern void
 804 radeon_combios_encoder_dpms_scratch_regs(struct drm_encoder *encoder, bool on);
 805 extern void radeon_crtc_fb_gamma_set(struct drm_crtc *crtc, u16 red, u16 green,
 806                                      u16 blue, int regno);
 807 extern void radeon_crtc_fb_gamma_get(struct drm_crtc *crtc, u16 *red, u16 *green,
 808                                      u16 *blue, int regno);
 809 int radeon_framebuffer_init(struct drm_device *dev,
 810                              struct radeon_framebuffer *rfb,
 811                              struct drm_mode_fb_cmd2 *mode_cmd,
 812                              struct drm_gem_object *obj);
 813
 814 int radeonfb_remove(struct drm_device *dev, struct drm_framebuffer *fb);
 815 bool radeon_get_legacy_connector_info_from_bios(struct drm_device *dev);
 816 bool radeon_get_legacy_connector_info_from_table(struct drm_device *dev);
 817 void radeon_atombios_init_crtc(struct drm_device *dev,
 818                                struct radeon_crtc *radeon_crtc);
 819 void radeon_legacy_init_crtc(struct drm_device *dev,
 820                              struct radeon_crtc *radeon_crtc);
 821
 822 void radeon_get_clock_info(struct drm_device *dev);
 823
 824 extern bool radeon_get_atom_connector_info_from_object_table(struct drm_device *dev);
 825 extern bool radeon_get_atom_connector_info_from_supported_devices_table(struct drm_device *dev);
 826
 827 void radeon_enc_destroy(struct drm_encoder *encoder);
 828 void radeon_copy_fb(struct drm_device *dev, struct drm_gem_object *dst_obj);
 829 void radeon_combios_asic_init(struct drm_device *dev);
 830 bool radeon_crtc_scaling_mode_fixup(struct drm_crtc *crtc,
 831                                         const struct drm_display_mode *mode,
 832                                         struct drm_display_mode *adjusted_mode);
 833 void radeon_panel_mode_fixup(struct drm_encoder *encoder,
 834                              struct drm_display_mode *adjusted_mode);
 835 void atom_rv515_force_tv_scaler(struct radeon_device *rdev, struct radeon_crtc *radeon_crtc);
 836
 837 /* legacy tv */
 838 void radeon_legacy_tv_adjust_crtc_reg(struct drm_encoder *encoder,
 839                                       uint32_t *h_total_disp, uint32_t *h_sync_strt_wid,
 840                                       uint32_t *v_total_disp, uint32_t *v_sync_strt_wid);
 841 void radeon_legacy_tv_adjust_pll1(struct drm_encoder *encoder,
 842                                   uint32_t *htotal_cntl, uint32_t *ppll_ref_div,
 843                                   uint32_t *ppll_div_3, uint32_t *pixclks_cntl);
 844 void radeon_legacy_tv_adjust_pll2(struct drm_encoder *encoder,
 845                                   uint32_t *htotal2_cntl, uint32_t *p2pll_ref_div,
 846                                   uint32_t *p2pll_div_0, uint32_t *pixclks_cntl);
 847 void radeon_legacy_tv_mode_set(struct drm_encoder *encoder,
 848                                struct drm_display_mode *mode,
 849                                struct drm_display_mode *adjusted_mode);
 850
 851 /* fbdev layer */
 852 int radeon_fbdev_init(struct radeon_device *rdev);
 853 void radeon_fbdev_fini(struct radeon_device *rdev);
 854 void radeon_fbdev_set_suspend(struct radeon_device *rdev, int state);
 855 int radeon_fbdev_total_size(struct radeon_device *rdev);
 856 bool radeon_fbdev_robj_is_fb(struct radeon_device *rdev, struct radeon_bo *robj);
 857
 858 void radeon_fb_output_poll_changed(struct radeon_device *rdev);
 859
 860 void radeon_crtc_handle_flip(struct radeon_device *rdev, int crtc_id);
 861
 862 int radeon_align_pitch(struct radeon_device *rdev, int width, int bpp, bool tiled);
 863 #endif