sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 #include "opt_ifpoll.h"
  68 #include "opt_rss.h"
  69 #include "opt_emx.h"
  70
  71 #include <sys/param.h>
  72 #include <sys/bus.h>
  73 #include <sys/endian.h>
  74 #include <sys/interrupt.h>
  75 #include <sys/kernel.h>
  76 #include <sys/ktr.h>
  77 #include <sys/malloc.h>
  78 #include <sys/mbuf.h>
  79 #include <sys/proc.h>
  80 #include <sys/rman.h>
  81 #include <sys/serialize.h>
  82 #include <sys/serialize2.h>
  83 #include <sys/socket.h>
  84 #include <sys/sockio.h>
  85 #include <sys/sysctl.h>
  86 #include <sys/systm.h>
  87
  88 #include <net/bpf.h>
  89 #include <net/ethernet.h>
  90 #include <net/if.h>
  91 #include <net/if_arp.h>
  92 #include <net/if_dl.h>
  93 #include <net/if_media.h>
  94 #include <net/ifq_var.h>
  95 #include <net/toeplitz.h>
  96 #include <net/toeplitz2.h>
  97 #include <net/vlan/if_vlan_var.h>
  98 #include <net/vlan/if_vlan_ether.h>
  99 #include <net/if_poll.h>
 100
 101 #include <netinet/in_systm.h>
 102 #include <netinet/in.h>
 103 #include <netinet/ip.h>
 104 #include <netinet/tcp.h>
 105 #include <netinet/udp.h>
 106
 107 #include <bus/pci/pcivar.h>
 108 #include <bus/pci/pcireg.h>
 109
 110 #include <dev/netif/ig_hal/e1000_api.h>
 111 #include <dev/netif/ig_hal/e1000_82571.h>
 112 #include <dev/netif/emx/if_emx.h>
 113
 114 #ifdef EMX_RSS_DEBUG
 115 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 116 do { \
 117         if (sc->rss_debug >= lvl) \
 118                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 119 } while (0)
 120 #else   /* !EMX_RSS_DEBUG */
 121 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 122 #endif  /* EMX_RSS_DEBUG */
 123
 124 #define EMX_NAME        "Intel(R) PRO/1000 "
 125
 126 #define EMX_DEVICE(id)  \
 127         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 128 #define EMX_DEVICE_NULL { 0, 0, NULL }
 129
 130 static const struct emx_device {
 131         uint16_t        vid;
 132         uint16_t        did;
 133         const char      *desc;
 134 } emx_devices[] = {
 135         EMX_DEVICE(82571EB_COPPER),
 136         EMX_DEVICE(82571EB_FIBER),
 137         EMX_DEVICE(82571EB_SERDES),
 138         EMX_DEVICE(82571EB_SERDES_DUAL),
 139         EMX_DEVICE(82571EB_SERDES_QUAD),
 140         EMX_DEVICE(82571EB_QUAD_COPPER),
 141         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 142         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 143         EMX_DEVICE(82571EB_QUAD_FIBER),
 144         EMX_DEVICE(82571PT_QUAD_COPPER),
 145
 146         EMX_DEVICE(82572EI_COPPER),
 147         EMX_DEVICE(82572EI_FIBER),
 148         EMX_DEVICE(82572EI_SERDES),
 149         EMX_DEVICE(82572EI),
 150
 151         EMX_DEVICE(82573E),
 152         EMX_DEVICE(82573E_IAMT),
 153         EMX_DEVICE(82573L),
 154
 155         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 156         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 157         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 158         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 159
 160         EMX_DEVICE(82574L),
 161         EMX_DEVICE(82574LA),
 162
 163         /* required last entry */
 164         EMX_DEVICE_NULL
 165 };
 166
 167 static int      emx_probe(device_t);
 168 static int      emx_attach(device_t);
 169 static int      emx_detach(device_t);
 170 static int      emx_shutdown(device_t);
 171 static int      emx_suspend(device_t);
 172 static int      emx_resume(device_t);
 173
 174 static void     emx_init(void *);
 175 static void     emx_stop(struct emx_softc *);
 176 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 177 static void     emx_start(struct ifnet *);
 178 #ifdef IFPOLL_ENABLE
 179 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
 180 #endif
 181 static void     emx_watchdog(struct ifnet *);
 182 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 183 static int      emx_media_change(struct ifnet *);
 184 static void     emx_timer(void *);
 185 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 186 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 187 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 188 #ifdef INVARIANTS
 189 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 190                     boolean_t);
 191 #endif
 192
 193 static void     emx_intr(void *);
 194 static void     emx_rxeof(struct emx_softc *, int, int);
 195 static void     emx_txeof(struct emx_softc *);
 196 static void     emx_tx_collect(struct emx_softc *);
 197 static void     emx_tx_purge(struct emx_softc *);
 198 static void     emx_enable_intr(struct emx_softc *);
 199 static void     emx_disable_intr(struct emx_softc *);
 200
 201 static int      emx_dma_alloc(struct emx_softc *);
 202 static void     emx_dma_free(struct emx_softc *);
 203 static void     emx_init_tx_ring(struct emx_softc *);
 204 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 205 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 206 static int      emx_create_tx_ring(struct emx_softc *);
 207 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 208 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 209 static void     emx_destroy_rx_ring(struct emx_softc *,
 210                     struct emx_rxdata *, int);
 211 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 212 static int      emx_encap(struct emx_softc *, struct mbuf **);
 213 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 214 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 215                     uint32_t *, uint32_t *);
 216
 217 static int      emx_is_valid_eaddr(const uint8_t *);
 218 static int      emx_reset(struct emx_softc *);
 219 static void     emx_setup_ifp(struct emx_softc *);
 220 static void     emx_init_tx_unit(struct emx_softc *);
 221 static void     emx_init_rx_unit(struct emx_softc *);
 222 static void     emx_update_stats(struct emx_softc *);
 223 static void     emx_set_promisc(struct emx_softc *);
 224 static void     emx_disable_promisc(struct emx_softc *);
 225 static void     emx_set_multi(struct emx_softc *);
 226 static void     emx_update_link_status(struct emx_softc *);
 227 static void     emx_smartspeed(struct emx_softc *);
 228 static void     emx_set_itr(struct emx_softc *, uint32_t);
 229 static void     emx_disable_aspm(struct emx_softc *);
 230
 231 static void     emx_print_debug_info(struct emx_softc *);
 232 static void     emx_print_nvm_info(struct emx_softc *);
 233 static void     emx_print_hw_stats(struct emx_softc *);
 234
 235 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 236 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 237 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 238 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 239 static void     emx_add_sysctl(struct emx_softc *);
 240
 241 static void     emx_serialize_skipmain(struct emx_softc *);
 242 static void     emx_deserialize_skipmain(struct emx_softc *);
 243
 244 /* Management and WOL Support */
 245 static void     emx_get_mgmt(struct emx_softc *);
 246 static void     emx_rel_mgmt(struct emx_softc *);
 247 static void     emx_get_hw_control(struct emx_softc *);
 248 static void     emx_rel_hw_control(struct emx_softc *);
 249 static void     emx_enable_wol(device_t);
 250
 251 static device_method_t emx_methods[] = {
 252         /* Device interface */
 253         DEVMETHOD(device_probe,         emx_probe),
 254         DEVMETHOD(device_attach,        emx_attach),
 255         DEVMETHOD(device_detach,        emx_detach),
 256         DEVMETHOD(device_shutdown,      emx_shutdown),
 257         DEVMETHOD(device_suspend,       emx_suspend),
 258         DEVMETHOD(device_resume,        emx_resume),
 259         { 0, 0 }
 260 };
 261
 262 static driver_t emx_driver = {
 263         "emx",
 264         emx_methods,
 265         sizeof(struct emx_softc),
 266 };
 267
 268 static devclass_t emx_devclass;
 269
 270 DECLARE_DUMMY_MODULE(if_emx);
 271 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 272 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 273
 274 /*
 275  * Tunables
 276  */
 277 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 278 static int      emx_rxd = EMX_DEFAULT_RXD;
 279 static int      emx_txd = EMX_DEFAULT_TXD;
 280 static int      emx_smart_pwr_down = 0;
 281
 282 /* Controls whether promiscuous also shows bad packets */
 283 static int      emx_debug_sbp = FALSE;
 284
 285 static int      emx_82573_workaround = 1;
 286 static int      emx_msi_enable = 1;
 287
 288 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 289 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 290 TUNABLE_INT("hw.emx.txd", &emx_txd);
 291 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 292 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 293 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 294 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 295
 296 /* Global used in WOL setup with multiport cards */
 297 static int      emx_global_quad_port_a = 0;
 298
 299 /* Set this to one to display debug statistics */
 300 static int      emx_display_debug_stats = 0;
 301
 302 #if !defined(KTR_IF_EMX)
 303 #define KTR_IF_EMX      KTR_ALL
 304 #endif
 305 KTR_INFO_MASTER(if_emx);
 306 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
 307 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
 308 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
 309 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
 310 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
 311 #define logif(name)     KTR_LOG(if_emx_ ## name)
 312
 313 static __inline void
 314 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 315 {
 316         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 317         /* DD bit must be cleared */
 318         rxd->rxd_staterr = 0;
 319 }
 320
 321 static __inline void
 322 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 323 {
 324         /* Ignore Checksum bit is set */
 325         if (staterr & E1000_RXD_STAT_IXSM)
 326                 return;
 327
 328         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 329             E1000_RXD_STAT_IPCS)
 330                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 331
 332         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 333             E1000_RXD_STAT_TCPCS) {
 334                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 335                                            CSUM_PSEUDO_HDR |
 336                                            CSUM_FRAG_NOT_CHECKED;
 337                 mp->m_pkthdr.csum_data = htons(0xffff);
 338         }
 339 }
 340
 341 static __inline struct pktinfo *
 342 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 343             uint32_t mrq, uint32_t hash, uint32_t staterr)
 344 {
 345         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 346         case EMX_RXDMRQ_IPV4_TCP:
 347                 pi->pi_netisr = NETISR_IP;
 348                 pi->pi_flags = 0;
 349                 pi->pi_l3proto = IPPROTO_TCP;
 350                 break;
 351
 352         case EMX_RXDMRQ_IPV6_TCP:
 353                 pi->pi_netisr = NETISR_IPV6;
 354                 pi->pi_flags = 0;
 355                 pi->pi_l3proto = IPPROTO_TCP;
 356                 break;
 357
 358         case EMX_RXDMRQ_IPV4:
 359                 if (staterr & E1000_RXD_STAT_IXSM)
 360                         return NULL;
 361
 362                 if ((staterr &
 363                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 364                     E1000_RXD_STAT_TCPCS) {
 365                         pi->pi_netisr = NETISR_IP;
 366                         pi->pi_flags = 0;
 367                         pi->pi_l3proto = IPPROTO_UDP;
 368                         break;
 369                 }
 370                 /* FALL THROUGH */
 371         default:
 372                 return NULL;
 373         }
 374
 375         m->m_flags |= M_HASH;
 376         m->m_pkthdr.hash = toeplitz_hash(hash);
 377         return pi;
 378 }
 379
 380 static int
 381 emx_probe(device_t dev)
 382 {
 383         const struct emx_device *d;
 384         uint16_t vid, did;
 385
 386         vid = pci_get_vendor(dev);
 387         did = pci_get_device(dev);
 388
 389         for (d = emx_devices; d->desc != NULL; ++d) {
 390                 if (vid == d->vid && did == d->did) {
 391                         device_set_desc(dev, d->desc);
 392                         device_set_async_attach(dev, TRUE);
 393                         return 0;
 394                 }
 395         }
 396         return ENXIO;
 397 }
 398
 399 static int
 400 emx_attach(device_t dev)
 401 {
 402         struct emx_softc *sc = device_get_softc(dev);
 403         struct ifnet *ifp = &sc->arpcom.ac_if;
 404         int error = 0, i;
 405         u_int intr_flags;
 406         uint16_t eeprom_data, device_id, apme_mask;
 407
 408         lwkt_serialize_init(&sc->main_serialize);
 409         lwkt_serialize_init(&sc->tx_serialize);
 410         for (i = 0; i < EMX_NRX_RING; ++i)
 411                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 412
 413         i = 0;
 414         sc->serializes[i++] = &sc->main_serialize;
 415         sc->serializes[i++] = &sc->tx_serialize;
 416         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 417         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 418         KKASSERT(i == EMX_NSERIALIZE);
 419
 420         callout_init_mp(&sc->timer);
 421
 422         sc->dev = sc->osdep.dev = dev;
 423
 424         /*
 425          * Determine hardware and mac type
 426          */
 427         sc->hw.vendor_id = pci_get_vendor(dev);
 428         sc->hw.device_id = pci_get_device(dev);
 429         sc->hw.revision_id = pci_get_revid(dev);
 430         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 431         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 432
 433         if (e1000_set_mac_type(&sc->hw))
 434                 return ENXIO;
 435
 436         /* Enable bus mastering */
 437         pci_enable_busmaster(dev);
 438
 439         /*
 440          * Allocate IO memory
 441          */
 442         sc->memory_rid = EMX_BAR_MEM;
 443         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 444                                             &sc->memory_rid, RF_ACTIVE);
 445         if (sc->memory == NULL) {
 446                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 447                 error = ENXIO;
 448                 goto fail;
 449         }
 450         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 451         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 452
 453         /* XXX This is quite goofy, it is not actually used */
 454         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 455
 456         /*
 457          * Allocate interrupt
 458          */
 459         sc->intr_type = pci_alloc_1intr(dev, emx_msi_enable,
 460             &sc->intr_rid, &intr_flags);
 461
 462         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 463             intr_flags);
 464         if (sc->intr_res == NULL) {
 465                 device_printf(dev, "Unable to allocate bus resource: "
 466                     "interrupt\n");
 467                 error = ENXIO;
 468                 goto fail;
 469         }
 470
 471         /* Save PCI command register for Shared Code */
 472         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 473         sc->hw.back = &sc->osdep;
 474
 475         /* Do Shared Code initialization */
 476         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 477                 device_printf(dev, "Setup of Shared code failed\n");
 478                 error = ENXIO;
 479                 goto fail;
 480         }
 481         e1000_get_bus_info(&sc->hw);
 482
 483         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 484         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 485         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 486
 487         /*
 488          * Interrupt throttle rate
 489          */
 490         if (emx_int_throttle_ceil == 0) {
 491                 sc->int_throttle_ceil = 0;
 492         } else {
 493                 int throttle = emx_int_throttle_ceil;
 494
 495                 if (throttle < 0)
 496                         throttle = EMX_DEFAULT_ITR;
 497
 498                 /* Recalculate the tunable value to get the exact frequency. */
 499                 throttle = 1000000000 / 256 / throttle;
 500
 501                 /* Upper 16bits of ITR is reserved and should be zero */
 502                 if (throttle & 0xffff0000)
 503                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 504
 505                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 506         }
 507
 508         e1000_init_script_state_82541(&sc->hw, TRUE);
 509         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 510
 511         /* Copper options */
 512         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 513                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 514                 sc->hw.phy.disable_polarity_correction = FALSE;
 515                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 516         }
 517
 518         /* Set the frame limits assuming standard ethernet sized frames. */
 519         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 520         sc->min_frame_size = ETHER_MIN_LEN;
 521
 522         /* This controls when hardware reports transmit completion status. */
 523         sc->hw.mac.report_tx_early = 1;
 524
 525         /* Calculate # of RX rings */
 526         if (ncpus > 1)
 527                 sc->rx_ring_cnt = EMX_NRX_RING;
 528         else
 529                 sc->rx_ring_cnt = 1;
 530         sc->rx_ring_inuse = sc->rx_ring_cnt;
 531
 532         /* Allocate RX/TX rings' busdma(9) stuffs */
 533         error = emx_dma_alloc(sc);
 534         if (error)
 535                 goto fail;
 536
 537         /* Allocate multicast array memory. */
 538         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 539             M_DEVBUF, M_WAITOK);
 540
 541         /* Indicate SOL/IDER usage */
 542         if (e1000_check_reset_block(&sc->hw)) {
 543                 device_printf(dev,
 544                     "PHY reset is blocked due to SOL/IDER session.\n");
 545         }
 546
 547         /*
 548          * Start from a known state, this is important in reading the
 549          * nvm and mac from that.
 550          */
 551         e1000_reset_hw(&sc->hw);
 552
 553         /* Make sure we have a good EEPROM before we read from it */
 554         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 555                 /*
 556                  * Some PCI-E parts fail the first check due to
 557                  * the link being in sleep state, call it again,
 558                  * if it fails a second time its a real issue.
 559                  */
 560                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 561                         device_printf(dev,
 562                             "The EEPROM Checksum Is Not Valid\n");
 563                         error = EIO;
 564                         goto fail;
 565                 }
 566         }
 567
 568         /* Copy the permanent MAC address out of the EEPROM */
 569         if (e1000_read_mac_addr(&sc->hw) < 0) {
 570                 device_printf(dev, "EEPROM read error while reading MAC"
 571                     " address\n");
 572                 error = EIO;
 573                 goto fail;
 574         }
 575         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 576                 device_printf(dev, "Invalid MAC address\n");
 577                 error = EIO;
 578                 goto fail;
 579         }
 580
 581         /* Determine if we have to control management hardware */
 582         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 583
 584         /*
 585          * Setup Wake-on-Lan
 586          */
 587         apme_mask = EMX_EEPROM_APME;
 588         eeprom_data = 0;
 589         switch (sc->hw.mac.type) {
 590         case e1000_82573:
 591                 sc->has_amt = 1;
 592                 /* FALL THROUGH */
 593
 594         case e1000_82571:
 595         case e1000_82572:
 596         case e1000_80003es2lan:
 597                 if (sc->hw.bus.func == 1) {
 598                         e1000_read_nvm(&sc->hw,
 599                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 600                 } else {
 601                         e1000_read_nvm(&sc->hw,
 602                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 603                 }
 604                 break;
 605
 606         default:
 607                 e1000_read_nvm(&sc->hw,
 608                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 609                 break;
 610         }
 611         if (eeprom_data & apme_mask)
 612                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 613
 614         /*
 615          * We have the eeprom settings, now apply the special cases
 616          * where the eeprom may be wrong or the board won't support
 617          * wake on lan on a particular port
 618          */
 619         device_id = pci_get_device(dev);
 620         switch (device_id) {
 621         case E1000_DEV_ID_82571EB_FIBER:
 622                 /*
 623                  * Wake events only supported on port A for dual fiber
 624                  * regardless of eeprom setting
 625                  */
 626                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 627                     E1000_STATUS_FUNC_1)
 628                         sc->wol = 0;
 629                 break;
 630
 631         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 632         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 633         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 634                 /* if quad port sc, disable WoL on all but port A */
 635                 if (emx_global_quad_port_a != 0)
 636                         sc->wol = 0;
 637                 /* Reset for multiple quad port adapters */
 638                 if (++emx_global_quad_port_a == 4)
 639                         emx_global_quad_port_a = 0;
 640                 break;
 641         }
 642
 643         /* XXX disable wol */
 644         sc->wol = 0;
 645
 646         /* Setup OS specific network interface */
 647         emx_setup_ifp(sc);
 648
 649         /* Add sysctl tree, must after em_setup_ifp() */
 650         emx_add_sysctl(sc);
 651
 652         /* Reset the hardware */
 653         error = emx_reset(sc);
 654         if (error) {
 655                 device_printf(dev, "Unable to reset the hardware\n");
 656                 goto fail;
 657         }
 658
 659         /* Initialize statistics */
 660         emx_update_stats(sc);
 661
 662         sc->hw.mac.get_link_status = 1;
 663         emx_update_link_status(sc);
 664
 665         sc->spare_tx_desc = EMX_TX_SPARE;
 666
 667         /*
 668          * Keep following relationship between spare_tx_desc, oact_tx_desc
 669          * and tx_int_nsegs:
 670          * (spare_tx_desc + EMX_TX_RESERVED) <=
 671          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 672          */
 673         sc->oact_tx_desc = sc->num_tx_desc / 8;
 674         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 675                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 676         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 677                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 678
 679         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 680         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 681                 sc->tx_int_nsegs = sc->oact_tx_desc;
 682
 683         /* Non-AMT based hardware can now take control from firmware */
 684         if (sc->has_manage && !sc->has_amt)
 685                 emx_get_hw_control(sc);
 686
 687         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 688                                &sc->intr_tag, &sc->main_serialize);
 689         if (error) {
 690                 device_printf(dev, "Failed to register interrupt handler");
 691                 ether_ifdetach(&sc->arpcom.ac_if);
 692                 goto fail;
 693         }
 694
 695         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
 696         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 697         return (0);
 698 fail:
 699         emx_detach(dev);
 700         return (error);
 701 }
 702
 703 static int
 704 emx_detach(device_t dev)
 705 {
 706         struct emx_softc *sc = device_get_softc(dev);
 707
 708         if (device_is_attached(dev)) {
 709                 struct ifnet *ifp = &sc->arpcom.ac_if;
 710
 711                 ifnet_serialize_all(ifp);
 712
 713                 emx_stop(sc);
 714
 715                 e1000_phy_hw_reset(&sc->hw);
 716
 717                 emx_rel_mgmt(sc);
 718                 emx_rel_hw_control(sc);
 719
 720                 if (sc->wol) {
 721                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 722                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 723                         emx_enable_wol(dev);
 724                 }
 725
 726                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 727
 728                 ifnet_deserialize_all(ifp);
 729
 730                 ether_ifdetach(ifp);
 731         } else {
 732                 emx_rel_hw_control(sc);
 733         }
 734         bus_generic_detach(dev);
 735
 736         if (sc->intr_res != NULL) {
 737                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 738                                      sc->intr_res);
 739         }
 740
 741         if (sc->intr_type == PCI_INTR_TYPE_MSI)
 742                 pci_release_msi(dev);
 743
 744         if (sc->memory != NULL) {
 745                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 746                                      sc->memory);
 747         }
 748
 749         emx_dma_free(sc);
 750
 751         /* Free sysctl tree */
 752         if (sc->sysctl_tree != NULL)
 753                 sysctl_ctx_free(&sc->sysctl_ctx);
 754
 755         return (0);
 756 }
 757
 758 static int
 759 emx_shutdown(device_t dev)
 760 {
 761         return emx_suspend(dev);
 762 }
 763
 764 static int
 765 emx_suspend(device_t dev)
 766 {
 767         struct emx_softc *sc = device_get_softc(dev);
 768         struct ifnet *ifp = &sc->arpcom.ac_if;
 769
 770         ifnet_serialize_all(ifp);
 771
 772         emx_stop(sc);
 773
 774         emx_rel_mgmt(sc);
 775         emx_rel_hw_control(sc);
 776
 777         if (sc->wol) {
 778                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 779                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 780                 emx_enable_wol(dev);
 781         }
 782
 783         ifnet_deserialize_all(ifp);
 784
 785         return bus_generic_suspend(dev);
 786 }
 787
 788 static int
 789 emx_resume(device_t dev)
 790 {
 791         struct emx_softc *sc = device_get_softc(dev);
 792         struct ifnet *ifp = &sc->arpcom.ac_if;
 793
 794         ifnet_serialize_all(ifp);
 795
 796         emx_init(sc);
 797         emx_get_mgmt(sc);
 798         if_devstart(ifp);
 799
 800         ifnet_deserialize_all(ifp);
 801
 802         return bus_generic_resume(dev);
 803 }
 804
 805 static void
 806 emx_start(struct ifnet *ifp)
 807 {
 808         struct emx_softc *sc = ifp->if_softc;
 809         struct mbuf *m_head;
 810
 811         ASSERT_SERIALIZED(&sc->tx_serialize);
 812
 813         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 814                 return;
 815
 816         if (!sc->link_active) {
 817                 ifq_purge(&ifp->if_snd);
 818                 return;
 819         }
 820
 821         while (!ifq_is_empty(&ifp->if_snd)) {
 822                 /* Now do we at least have a minimal? */
 823                 if (EMX_IS_OACTIVE(sc)) {
 824                         emx_tx_collect(sc);
 825                         if (EMX_IS_OACTIVE(sc)) {
 826                                 ifp->if_flags |= IFF_OACTIVE;
 827                                 sc->no_tx_desc_avail1++;
 828                                 break;
 829                         }
 830                 }
 831
 832                 logif(pkt_txqueue);
 833                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 834                 if (m_head == NULL)
 835                         break;
 836
 837                 if (emx_encap(sc, &m_head)) {
 838                         ifp->if_oerrors++;
 839                         emx_tx_collect(sc);
 840                         continue;
 841                 }
 842
 843                 /* Send a copy of the frame to the BPF listener */
 844                 ETHER_BPF_MTAP(ifp, m_head);
 845
 846                 /* Set timeout in case hardware has problems transmitting. */
 847                 ifp->if_timer = EMX_TX_TIMEOUT;
 848         }
 849 }
 850
 851 static int
 852 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 853 {
 854         struct emx_softc *sc = ifp->if_softc;
 855         struct ifreq *ifr = (struct ifreq *)data;
 856         uint16_t eeprom_data = 0;
 857         int max_frame_size, mask, reinit;
 858         int error = 0;
 859
 860         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 861
 862         switch (command) {
 863         case SIOCSIFMTU:
 864                 switch (sc->hw.mac.type) {
 865                 case e1000_82573:
 866                         /*
 867                          * 82573 only supports jumbo frames
 868                          * if ASPM is disabled.
 869                          */
 870                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 871                                        &eeprom_data);
 872                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 873                                 max_frame_size = ETHER_MAX_LEN;
 874                                 break;
 875                         }
 876                         /* FALL THROUGH */
 877
 878                 /* Limit Jumbo Frame size */
 879                 case e1000_82571:
 880                 case e1000_82572:
 881                 case e1000_82574:
 882                 case e1000_80003es2lan:
 883                         max_frame_size = 9234;
 884                         break;
 885
 886                 default:
 887                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 888                         break;
 889                 }
 890                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 891                     ETHER_CRC_LEN) {
 892                         error = EINVAL;
 893                         break;
 894                 }
 895
 896                 ifp->if_mtu = ifr->ifr_mtu;
 897                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 898                                      ETHER_CRC_LEN;
 899
 900                 if (ifp->if_flags & IFF_RUNNING)
 901                         emx_init(sc);
 902                 break;
 903
 904         case SIOCSIFFLAGS:
 905                 if (ifp->if_flags & IFF_UP) {
 906                         if ((ifp->if_flags & IFF_RUNNING)) {
 907                                 if ((ifp->if_flags ^ sc->if_flags) &
 908                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 909                                         emx_disable_promisc(sc);
 910                                         emx_set_promisc(sc);
 911                                 }
 912                         } else {
 913                                 emx_init(sc);
 914                         }
 915                 } else if (ifp->if_flags & IFF_RUNNING) {
 916                         emx_stop(sc);
 917                 }
 918                 sc->if_flags = ifp->if_flags;
 919                 break;
 920
 921         case SIOCADDMULTI:
 922         case SIOCDELMULTI:
 923                 if (ifp->if_flags & IFF_RUNNING) {
 924                         emx_disable_intr(sc);
 925                         emx_set_multi(sc);
 926 #ifdef IFPOLL_ENABLE
 927                         if (!(ifp->if_flags & IFF_NPOLLING))
 928 #endif
 929                                 emx_enable_intr(sc);
 930                 }
 931                 break;
 932
 933         case SIOCSIFMEDIA:
 934                 /* Check SOL/IDER usage */
 935                 if (e1000_check_reset_block(&sc->hw)) {
 936                         device_printf(sc->dev, "Media change is"
 937                             " blocked due to SOL/IDER session.\n");
 938                         break;
 939                 }
 940                 /* FALL THROUGH */
 941
 942         case SIOCGIFMEDIA:
 943                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 944                 break;
 945
 946         case SIOCSIFCAP:
 947                 reinit = 0;
 948                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 949                 if (mask & IFCAP_HWCSUM) {
 950                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 951                         reinit = 1;
 952                 }
 953                 if (mask & IFCAP_VLAN_HWTAGGING) {
 954                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 955                         reinit = 1;
 956                 }
 957                 if (mask & IFCAP_RSS) {
 958                         ifp->if_capenable ^= IFCAP_RSS;
 959                         reinit = 1;
 960                 }
 961                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 962                         emx_init(sc);
 963                 break;
 964
 965         default:
 966                 error = ether_ioctl(ifp, command, data);
 967                 break;
 968         }
 969         return (error);
 970 }
 971
 972 static void
 973 emx_watchdog(struct ifnet *ifp)
 974 {
 975         struct emx_softc *sc = ifp->if_softc;
 976
 977         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 978
 979         /*
 980          * The timer is set to 5 every time start queues a packet.
 981          * Then txeof keeps resetting it as long as it cleans at
 982          * least one descriptor.
 983          * Finally, anytime all descriptors are clean the timer is
 984          * set to 0.
 985          */
 986
 987         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
 988             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
 989                 /*
 990                  * If we reach here, all TX jobs are completed and
 991                  * the TX engine should have been idled for some time.
 992                  * We don't need to call if_devstart() here.
 993                  */
 994                 ifp->if_flags &= ~IFF_OACTIVE;
 995                 ifp->if_timer = 0;
 996                 return;
 997         }
 998
 999         /*
1000          * If we are in this routine because of pause frames, then
1001          * don't reset the hardware.
1002          */
1003         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1004                 ifp->if_timer = EMX_TX_TIMEOUT;
1005                 return;
1006         }
1007
1008         if (e1000_check_for_link(&sc->hw) == 0)
1009                 if_printf(ifp, "watchdog timeout -- resetting\n");
1010
1011         ifp->if_oerrors++;
1012         sc->watchdog_events++;
1013
1014         emx_init(sc);
1015
1016         if (!ifq_is_empty(&ifp->if_snd))
1017                 if_devstart(ifp);
1018 }
1019
1020 static void
1021 emx_init(void *xsc)
1022 {
1023         struct emx_softc *sc = xsc;
1024         struct ifnet *ifp = &sc->arpcom.ac_if;
1025         device_t dev = sc->dev;
1026         uint32_t pba;
1027         int i;
1028
1029         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1030
1031         emx_stop(sc);
1032
1033         /*
1034          * Packet Buffer Allocation (PBA)
1035          * Writing PBA sets the receive portion of the buffer
1036          * the remainder is used for the transmit buffer.
1037          */
1038         switch (sc->hw.mac.type) {
1039         /* Total Packet Buffer on these is 48K */
1040         case e1000_82571:
1041         case e1000_82572:
1042         case e1000_80003es2lan:
1043                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1044                 break;
1045
1046         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1047                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1048                 break;
1049
1050         case e1000_82574:
1051                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1052                 break;
1053
1054         default:
1055                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1056                 if (sc->max_frame_size > 8192)
1057                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1058                 else
1059                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1060         }
1061         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1062
1063         /* Get the latest mac address, User can use a LAA */
1064         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1065
1066         /* Put the address into the Receive Address Array */
1067         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1068
1069         /*
1070          * With the 82571 sc, RAR[0] may be overwritten
1071          * when the other port is reset, we make a duplicate
1072          * in RAR[14] for that eventuality, this assures
1073          * the interface continues to function.
1074          */
1075         if (sc->hw.mac.type == e1000_82571) {
1076                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1077                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1078                     E1000_RAR_ENTRIES - 1);
1079         }
1080
1081         /* Initialize the hardware */
1082         if (emx_reset(sc)) {
1083                 device_printf(dev, "Unable to reset the hardware\n");
1084                 /* XXX emx_stop()? */
1085                 return;
1086         }
1087         emx_update_link_status(sc);
1088
1089         /* Setup VLAN support, basic and offload if available */
1090         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1091
1092         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1093                 uint32_t ctrl;
1094
1095                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1096                 ctrl |= E1000_CTRL_VME;
1097                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1098         }
1099
1100         /* Set hardware offload abilities */
1101         if (ifp->if_capenable & IFCAP_TXCSUM)
1102                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1103         else
1104                 ifp->if_hwassist = 0;
1105
1106         /* Configure for OS presence */
1107         emx_get_mgmt(sc);
1108
1109         /* Prepare transmit descriptors and buffers */
1110         emx_init_tx_ring(sc);
1111         emx_init_tx_unit(sc);
1112
1113         /* Setup Multicast table */
1114         emx_set_multi(sc);
1115
1116         /*
1117          * Adjust # of RX ring to be used based on IFCAP_RSS
1118          */
1119         if (ifp->if_capenable & IFCAP_RSS)
1120                 sc->rx_ring_inuse = sc->rx_ring_cnt;
1121         else
1122                 sc->rx_ring_inuse = 1;
1123
1124         /* Prepare receive descriptors and buffers */
1125         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1126                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1127                         device_printf(dev,
1128                             "Could not setup receive structures\n");
1129                         emx_stop(sc);
1130                         return;
1131                 }
1132         }
1133         emx_init_rx_unit(sc);
1134
1135         /* Don't lose promiscuous settings */
1136         emx_set_promisc(sc);
1137
1138         ifp->if_flags |= IFF_RUNNING;
1139         ifp->if_flags &= ~IFF_OACTIVE;
1140
1141         callout_reset(&sc->timer, hz, emx_timer, sc);
1142         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1143
1144         /* MSI/X configuration for 82574 */
1145         if (sc->hw.mac.type == e1000_82574) {
1146                 int tmp;
1147
1148                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1149                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1150                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1151                 /*
1152                  * XXX MSIX
1153                  * Set the IVAR - interrupt vector routing.
1154                  * Each nibble represents a vector, high bit
1155                  * is enable, other 3 bits are the MSIX table
1156                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1157                  * Link (other) to 2, hence the magic number.
1158                  */
1159                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1160         }
1161
1162 #ifdef IFPOLL_ENABLE
1163         /*
1164          * Only enable interrupts if we are not polling, make sure
1165          * they are off otherwise.
1166          */
1167         if (ifp->if_flags & IFF_NPOLLING)
1168                 emx_disable_intr(sc);
1169         else
1170 #endif /* IFPOLL_ENABLE */
1171                 emx_enable_intr(sc);
1172
1173         /* AMT based hardware can now take control from firmware */
1174         if (sc->has_manage && sc->has_amt)
1175                 emx_get_hw_control(sc);
1176
1177         /* Don't reset the phy next time init gets called */
1178         sc->hw.phy.reset_disable = TRUE;
1179 }
1180
1181 static void
1182 emx_intr(void *xsc)
1183 {
1184         struct emx_softc *sc = xsc;
1185         struct ifnet *ifp = &sc->arpcom.ac_if;
1186         uint32_t reg_icr;
1187
1188         logif(intr_beg);
1189         ASSERT_SERIALIZED(&sc->main_serialize);
1190
1191         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1192
1193         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1194                 logif(intr_end);
1195                 return;
1196         }
1197
1198         /*
1199          * XXX: some laptops trigger several spurious interrupts
1200          * on emx(4) when in the resume cycle. The ICR register
1201          * reports all-ones value in this case. Processing such
1202          * interrupts would lead to a freeze. I don't know why.
1203          */
1204         if (reg_icr == 0xffffffff) {
1205                 logif(intr_end);
1206                 return;
1207         }
1208
1209         if (ifp->if_flags & IFF_RUNNING) {
1210                 if (reg_icr &
1211                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1212                         int i;
1213
1214                         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1215                                 lwkt_serialize_enter(
1216                                 &sc->rx_data[i].rx_serialize);
1217                                 emx_rxeof(sc, i, -1);
1218                                 lwkt_serialize_exit(
1219                                 &sc->rx_data[i].rx_serialize);
1220                         }
1221                 }
1222                 if (reg_icr & E1000_ICR_TXDW) {
1223                         lwkt_serialize_enter(&sc->tx_serialize);
1224                         emx_txeof(sc);
1225                         if (!ifq_is_empty(&ifp->if_snd))
1226                                 if_devstart(ifp);
1227                         lwkt_serialize_exit(&sc->tx_serialize);
1228                 }
1229         }
1230
1231         /* Link status change */
1232         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1233                 emx_serialize_skipmain(sc);
1234
1235                 callout_stop(&sc->timer);
1236                 sc->hw.mac.get_link_status = 1;
1237                 emx_update_link_status(sc);
1238
1239                 /* Deal with TX cruft when link lost */
1240                 emx_tx_purge(sc);
1241
1242                 callout_reset(&sc->timer, hz, emx_timer, sc);
1243
1244                 emx_deserialize_skipmain(sc);
1245         }
1246
1247         if (reg_icr & E1000_ICR_RXO)
1248                 sc->rx_overruns++;
1249
1250         logif(intr_end);
1251 }
1252
1253 static void
1254 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1255 {
1256         struct emx_softc *sc = ifp->if_softc;
1257
1258         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1259
1260         emx_update_link_status(sc);
1261
1262         ifmr->ifm_status = IFM_AVALID;
1263         ifmr->ifm_active = IFM_ETHER;
1264
1265         if (!sc->link_active)
1266                 return;
1267
1268         ifmr->ifm_status |= IFM_ACTIVE;
1269
1270         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1271             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1272                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1273         } else {
1274                 switch (sc->link_speed) {
1275                 case 10:
1276                         ifmr->ifm_active |= IFM_10_T;
1277                         break;
1278                 case 100:
1279                         ifmr->ifm_active |= IFM_100_TX;
1280                         break;
1281
1282                 case 1000:
1283                         ifmr->ifm_active |= IFM_1000_T;
1284                         break;
1285                 }
1286                 if (sc->link_duplex == FULL_DUPLEX)
1287                         ifmr->ifm_active |= IFM_FDX;
1288                 else
1289                         ifmr->ifm_active |= IFM_HDX;
1290         }
1291 }
1292
1293 static int
1294 emx_media_change(struct ifnet *ifp)
1295 {
1296         struct emx_softc *sc = ifp->if_softc;
1297         struct ifmedia *ifm = &sc->media;
1298
1299         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1300
1301         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1302                 return (EINVAL);
1303
1304         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1305         case IFM_AUTO:
1306                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1307                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1308                 break;
1309
1310         case IFM_1000_LX:
1311         case IFM_1000_SX:
1312         case IFM_1000_T:
1313                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1314                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1315                 break;
1316
1317         case IFM_100_TX:
1318                 sc->hw.mac.autoneg = FALSE;
1319                 sc->hw.phy.autoneg_advertised = 0;
1320                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1321                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1322                 else
1323                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1324                 break;
1325
1326         case IFM_10_T:
1327                 sc->hw.mac.autoneg = FALSE;
1328                 sc->hw.phy.autoneg_advertised = 0;
1329                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1330                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1331                 else
1332                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1333                 break;
1334
1335         default:
1336                 if_printf(ifp, "Unsupported media type\n");
1337                 break;
1338         }
1339
1340         /*
1341          * As the speed/duplex settings my have changed we need to
1342          * reset the PHY.
1343          */
1344         sc->hw.phy.reset_disable = FALSE;
1345
1346         emx_init(sc);
1347
1348         return (0);
1349 }
1350
1351 static int
1352 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1353 {
1354         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1355         bus_dmamap_t map;
1356         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1357         struct e1000_tx_desc *ctxd = NULL;
1358         struct mbuf *m_head = *m_headp;
1359         uint32_t txd_upper, txd_lower, cmd = 0;
1360         int maxsegs, nsegs, i, j, first, last = 0, error;
1361
1362         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1363             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1364                 /*
1365                  * Make sure that ethernet header and ip.ip_hl are in
1366                  * contiguous memory, since if TXCSUM is enabled, later
1367                  * TX context descriptor's setup need to access ip.ip_hl.
1368                  */
1369                 error = emx_txcsum_pullup(sc, m_headp);
1370                 if (error) {
1371                         KKASSERT(*m_headp == NULL);
1372                         return error;
1373                 }
1374                 m_head = *m_headp;
1375         }
1376
1377         txd_upper = txd_lower = 0;
1378
1379         /*
1380          * Capture the first descriptor index, this descriptor
1381          * will have the index of the EOP which is the only one
1382          * that now gets a DONE bit writeback.
1383          */
1384         first = sc->next_avail_tx_desc;
1385         tx_buffer = &sc->tx_buf[first];
1386         tx_buffer_mapped = tx_buffer;
1387         map = tx_buffer->map;
1388
1389         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1390         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1391         if (maxsegs > EMX_MAX_SCATTER)
1392                 maxsegs = EMX_MAX_SCATTER;
1393
1394         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1395                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1396         if (error) {
1397                 if (error == ENOBUFS)
1398                         sc->mbuf_alloc_failed++;
1399                 else
1400                         sc->no_tx_dma_setup++;
1401
1402                 m_freem(*m_headp);
1403                 *m_headp = NULL;
1404                 return error;
1405         }
1406         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1407
1408         m_head = *m_headp;
1409         sc->tx_nsegs += nsegs;
1410
1411         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1412                 /* TX csum offloading will consume one TX desc */
1413                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1414         }
1415         i = sc->next_avail_tx_desc;
1416
1417         /* Set up our transmit descriptors */
1418         for (j = 0; j < nsegs; j++) {
1419                 tx_buffer = &sc->tx_buf[i];
1420                 ctxd = &sc->tx_desc_base[i];
1421
1422                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1423                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1424                                            txd_lower | segs[j].ds_len);
1425                 ctxd->upper.data = htole32(txd_upper);
1426
1427                 last = i;
1428                 if (++i == sc->num_tx_desc)
1429                         i = 0;
1430         }
1431
1432         sc->next_avail_tx_desc = i;
1433
1434         KKASSERT(sc->num_tx_desc_avail > nsegs);
1435         sc->num_tx_desc_avail -= nsegs;
1436
1437         /* Handle VLAN tag */
1438         if (m_head->m_flags & M_VLANTAG) {
1439                 /* Set the vlan id. */
1440                 ctxd->upper.fields.special =
1441                     htole16(m_head->m_pkthdr.ether_vlantag);
1442
1443                 /* Tell hardware to add tag */
1444                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1445         }
1446
1447         tx_buffer->m_head = m_head;
1448         tx_buffer_mapped->map = tx_buffer->map;
1449         tx_buffer->map = map;
1450
1451         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1452                 sc->tx_nsegs = 0;
1453
1454                 /*
1455                  * Report Status (RS) is turned on
1456                  * every tx_int_nsegs descriptors.
1457                  */
1458                 cmd = E1000_TXD_CMD_RS;
1459
1460                 /*
1461                  * Keep track of the descriptor, which will
1462                  * be written back by hardware.
1463                  */
1464                 sc->tx_dd[sc->tx_dd_tail] = last;
1465                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1466                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1467         }
1468
1469         /*
1470          * Last Descriptor of Packet needs End Of Packet (EOP)
1471          */
1472         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1473
1474         /*
1475          * Advance the Transmit Descriptor Tail (TDT), this tells
1476          * the E1000 that this frame is available to transmit.
1477          */
1478         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1479
1480         return (0);
1481 }
1482
1483 static void
1484 emx_set_promisc(struct emx_softc *sc)
1485 {
1486         struct ifnet *ifp = &sc->arpcom.ac_if;
1487         uint32_t reg_rctl;
1488
1489         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1490
1491         if (ifp->if_flags & IFF_PROMISC) {
1492                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1493                 /* Turn this on if you want to see bad packets */
1494                 if (emx_debug_sbp)
1495                         reg_rctl |= E1000_RCTL_SBP;
1496                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1497         } else if (ifp->if_flags & IFF_ALLMULTI) {
1498                 reg_rctl |= E1000_RCTL_MPE;
1499                 reg_rctl &= ~E1000_RCTL_UPE;
1500                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1501         }
1502 }
1503
1504 static void
1505 emx_disable_promisc(struct emx_softc *sc)
1506 {
1507         uint32_t reg_rctl;
1508
1509         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1510
1511         reg_rctl &= ~E1000_RCTL_UPE;
1512         reg_rctl &= ~E1000_RCTL_MPE;
1513         reg_rctl &= ~E1000_RCTL_SBP;
1514         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1515 }
1516
1517 static void
1518 emx_set_multi(struct emx_softc *sc)
1519 {
1520         struct ifnet *ifp = &sc->arpcom.ac_if;
1521         struct ifmultiaddr *ifma;
1522         uint32_t reg_rctl = 0;
1523         uint8_t *mta;
1524         int mcnt = 0;
1525
1526         mta = sc->mta;
1527         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1528
1529         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1530                 if (ifma->ifma_addr->sa_family != AF_LINK)
1531                         continue;
1532
1533                 if (mcnt == EMX_MCAST_ADDR_MAX)
1534                         break;
1535
1536                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1537                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1538                 mcnt++;
1539         }
1540
1541         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1542                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1543                 reg_rctl |= E1000_RCTL_MPE;
1544                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1545         } else {
1546                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1547         }
1548 }
1549
1550 /*
1551  * This routine checks for link status and updates statistics.
1552  */
1553 static void
1554 emx_timer(void *xsc)
1555 {
1556         struct emx_softc *sc = xsc;
1557         struct ifnet *ifp = &sc->arpcom.ac_if;
1558
1559         ifnet_serialize_all(ifp);
1560
1561         emx_update_link_status(sc);
1562         emx_update_stats(sc);
1563
1564         /* Reset LAA into RAR[0] on 82571 */
1565         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1566                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1567
1568         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1569                 emx_print_hw_stats(sc);
1570
1571         emx_smartspeed(sc);
1572
1573         callout_reset(&sc->timer, hz, emx_timer, sc);
1574
1575         ifnet_deserialize_all(ifp);
1576 }
1577
1578 static void
1579 emx_update_link_status(struct emx_softc *sc)
1580 {
1581         struct e1000_hw *hw = &sc->hw;
1582         struct ifnet *ifp = &sc->arpcom.ac_if;
1583         device_t dev = sc->dev;
1584         uint32_t link_check = 0;
1585
1586         /* Get the cached link value or read phy for real */
1587         switch (hw->phy.media_type) {
1588         case e1000_media_type_copper:
1589                 if (hw->mac.get_link_status) {
1590                         /* Do the work to read phy */
1591                         e1000_check_for_link(hw);
1592                         link_check = !hw->mac.get_link_status;
1593                         if (link_check) /* ESB2 fix */
1594                                 e1000_cfg_on_link_up(hw);
1595                 } else {
1596                         link_check = TRUE;
1597                 }
1598                 break;
1599
1600         case e1000_media_type_fiber:
1601                 e1000_check_for_link(hw);
1602                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1603                 break;
1604
1605         case e1000_media_type_internal_serdes:
1606                 e1000_check_for_link(hw);
1607                 link_check = sc->hw.mac.serdes_has_link;
1608                 break;
1609
1610         case e1000_media_type_unknown:
1611         default:
1612                 break;
1613         }
1614
1615         /* Now check for a transition */
1616         if (link_check && sc->link_active == 0) {
1617                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1618                     &sc->link_duplex);
1619
1620                 /*
1621                  * Check if we should enable/disable SPEED_MODE bit on
1622                  * 82571EB/82572EI
1623                  */
1624                 if (sc->link_speed != SPEED_1000 &&
1625                     (hw->mac.type == e1000_82571 ||
1626                      hw->mac.type == e1000_82572)) {
1627                         int tarc0;
1628
1629                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1630                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1631                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1632                 }
1633                 if (bootverbose) {
1634                         device_printf(dev, "Link is up %d Mbps %s\n",
1635                             sc->link_speed,
1636                             ((sc->link_duplex == FULL_DUPLEX) ?
1637                             "Full Duplex" : "Half Duplex"));
1638                 }
1639                 sc->link_active = 1;
1640                 sc->smartspeed = 0;
1641                 ifp->if_baudrate = sc->link_speed * 1000000;
1642                 ifp->if_link_state = LINK_STATE_UP;
1643                 if_link_state_change(ifp);
1644         } else if (!link_check && sc->link_active == 1) {
1645                 ifp->if_baudrate = sc->link_speed = 0;
1646                 sc->link_duplex = 0;
1647                 if (bootverbose)
1648                         device_printf(dev, "Link is Down\n");
1649                 sc->link_active = 0;
1650 #if 0
1651                 /* Link down, disable watchdog */
1652                 if->if_timer = 0;
1653 #endif
1654                 ifp->if_link_state = LINK_STATE_DOWN;
1655                 if_link_state_change(ifp);
1656         }
1657 }
1658
1659 static void
1660 emx_stop(struct emx_softc *sc)
1661 {
1662         struct ifnet *ifp = &sc->arpcom.ac_if;
1663         int i;
1664
1665         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1666
1667         emx_disable_intr(sc);
1668
1669         callout_stop(&sc->timer);
1670
1671         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1672         ifp->if_timer = 0;
1673
1674         /*
1675          * Disable multiple receive queues.
1676          *
1677          * NOTE:
1678          * We should disable multiple receive queues before
1679          * resetting the hardware.
1680          */
1681         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1682
1683         e1000_reset_hw(&sc->hw);
1684         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1685
1686         for (i = 0; i < sc->num_tx_desc; i++) {
1687                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1688
1689                 if (tx_buffer->m_head != NULL) {
1690                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1691                         m_freem(tx_buffer->m_head);
1692                         tx_buffer->m_head = NULL;
1693                 }
1694         }
1695
1696         for (i = 0; i < sc->rx_ring_inuse; ++i)
1697                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1698
1699         sc->csum_flags = 0;
1700         sc->csum_ehlen = 0;
1701         sc->csum_iphlen = 0;
1702
1703         sc->tx_dd_head = 0;
1704         sc->tx_dd_tail = 0;
1705         sc->tx_nsegs = 0;
1706 }
1707
1708 static int
1709 emx_reset(struct emx_softc *sc)
1710 {
1711         device_t dev = sc->dev;
1712         uint16_t rx_buffer_size;
1713
1714         /* Set up smart power down as default off on newer adapters. */
1715         if (!emx_smart_pwr_down &&
1716             (sc->hw.mac.type == e1000_82571 ||
1717              sc->hw.mac.type == e1000_82572)) {
1718                 uint16_t phy_tmp = 0;
1719
1720                 /* Speed up time to link by disabling smart power down. */
1721                 e1000_read_phy_reg(&sc->hw,
1722                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1723                 phy_tmp &= ~IGP02E1000_PM_SPD;
1724                 e1000_write_phy_reg(&sc->hw,
1725                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1726         }
1727
1728         /*
1729          * These parameters control the automatic generation (Tx) and
1730          * response (Rx) to Ethernet PAUSE frames.
1731          * - High water mark should allow for at least two frames to be
1732          *   received after sending an XOFF.
1733          * - Low water mark works best when it is very near the high water mark.
1734          *   This allows the receiver to restart by sending XON when it has
1735          *   drained a bit. Here we use an arbitary value of 1500 which will
1736          *   restart after one full frame is pulled from the buffer. There
1737          *   could be several smaller frames in the buffer and if so they will
1738          *   not trigger the XON until their total number reduces the buffer
1739          *   by 1500.
1740          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1741          */
1742         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1743
1744         sc->hw.fc.high_water = rx_buffer_size -
1745                                roundup2(sc->max_frame_size, 1024);
1746         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1747
1748         if (sc->hw.mac.type == e1000_80003es2lan)
1749                 sc->hw.fc.pause_time = 0xFFFF;
1750         else
1751                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1752         sc->hw.fc.send_xon = TRUE;
1753         sc->hw.fc.requested_mode = e1000_fc_full;
1754
1755         /* Issue a global reset */
1756         e1000_reset_hw(&sc->hw);
1757         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1758         emx_disable_aspm(sc);
1759
1760         if (e1000_init_hw(&sc->hw) < 0) {
1761                 device_printf(dev, "Hardware Initialization Failed\n");
1762                 return (EIO);
1763         }
1764
1765         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1766         e1000_get_phy_info(&sc->hw);
1767         e1000_check_for_link(&sc->hw);
1768
1769         return (0);
1770 }
1771
1772 static void
1773 emx_setup_ifp(struct emx_softc *sc)
1774 {
1775         struct ifnet *ifp = &sc->arpcom.ac_if;
1776
1777         if_initname(ifp, device_get_name(sc->dev),
1778                     device_get_unit(sc->dev));
1779         ifp->if_softc = sc;
1780         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1781         ifp->if_init =  emx_init;
1782         ifp->if_ioctl = emx_ioctl;
1783         ifp->if_start = emx_start;
1784 #ifdef IFPOLL_ENABLE
1785         ifp->if_qpoll = emx_qpoll;
1786 #endif
1787         ifp->if_watchdog = emx_watchdog;
1788         ifp->if_serialize = emx_serialize;
1789         ifp->if_deserialize = emx_deserialize;
1790         ifp->if_tryserialize = emx_tryserialize;
1791 #ifdef INVARIANTS
1792         ifp->if_serialize_assert = emx_serialize_assert;
1793 #endif
1794         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1795         ifq_set_ready(&ifp->if_snd);
1796
1797         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1798
1799         ifp->if_capabilities = IFCAP_HWCSUM |
1800                                IFCAP_VLAN_HWTAGGING |
1801                                IFCAP_VLAN_MTU;
1802         if (sc->rx_ring_cnt > 1)
1803                 ifp->if_capabilities |= IFCAP_RSS;
1804         ifp->if_capenable = ifp->if_capabilities;
1805         ifp->if_hwassist = EMX_CSUM_FEATURES;
1806
1807         /*
1808          * Tell the upper layer(s) we support long frames.
1809          */
1810         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1811
1812         /*
1813          * Specify the media types supported by this sc and register
1814          * callbacks to update media and link information
1815          */
1816         ifmedia_init(&sc->media, IFM_IMASK,
1817                      emx_media_change, emx_media_status);
1818         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1819             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1820                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1821                             0, NULL);
1822                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1823         } else {
1824                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1825                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1826                             0, NULL);
1827                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1828                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1829                             0, NULL);
1830                 if (sc->hw.phy.type != e1000_phy_ife) {
1831                         ifmedia_add(&sc->media,
1832                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1833                         ifmedia_add(&sc->media,
1834                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1835                 }
1836         }
1837         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1838         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1839 }
1840
1841 /*
1842  * Workaround for SmartSpeed on 82541 and 82547 controllers
1843  */
1844 static void
1845 emx_smartspeed(struct emx_softc *sc)
1846 {
1847         uint16_t phy_tmp;
1848
1849         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1850             sc->hw.mac.autoneg == 0 ||
1851             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1852                 return;
1853
1854         if (sc->smartspeed == 0) {
1855                 /*
1856                  * If Master/Slave config fault is asserted twice,
1857                  * we assume back-to-back
1858                  */
1859                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1860                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1861                         return;
1862                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1863                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1864                         e1000_read_phy_reg(&sc->hw,
1865                             PHY_1000T_CTRL, &phy_tmp);
1866                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1867                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1868                                 e1000_write_phy_reg(&sc->hw,
1869                                     PHY_1000T_CTRL, phy_tmp);
1870                                 sc->smartspeed++;
1871                                 if (sc->hw.mac.autoneg &&
1872                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1873                                     !e1000_read_phy_reg(&sc->hw,
1874                                      PHY_CONTROL, &phy_tmp)) {
1875                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1876                                                    MII_CR_RESTART_AUTO_NEG;
1877                                         e1000_write_phy_reg(&sc->hw,
1878                                             PHY_CONTROL, phy_tmp);
1879                                 }
1880                         }
1881                 }
1882                 return;
1883         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1884                 /* If still no link, perhaps using 2/3 pair cable */
1885                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1886                 phy_tmp |= CR_1000T_MS_ENABLE;
1887                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1888                 if (sc->hw.mac.autoneg &&
1889                     !e1000_phy_setup_autoneg(&sc->hw) &&
1890                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1891                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1892                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1893                 }
1894         }
1895
1896         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1897         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1898                 sc->smartspeed = 0;
1899 }
1900
1901 static int
1902 emx_create_tx_ring(struct emx_softc *sc)
1903 {
1904         device_t dev = sc->dev;
1905         struct emx_txbuf *tx_buffer;
1906         int error, i, tsize;
1907
1908         /*
1909          * Validate number of transmit descriptors.  It must not exceed
1910          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1911          */
1912         if ((emx_txd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1913             emx_txd > EMX_MAX_TXD || emx_txd < EMX_MIN_TXD) {
1914                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1915                     EMX_DEFAULT_TXD, emx_txd);
1916                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1917         } else {
1918                 sc->num_tx_desc = emx_txd;
1919         }
1920
1921         /*
1922          * Allocate Transmit Descriptor ring
1923          */
1924         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1925                          EMX_DBA_ALIGN);
1926         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1927                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1928                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1929                                 &sc->tx_desc_paddr);
1930         if (sc->tx_desc_base == NULL) {
1931                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1932                 return ENOMEM;
1933         }
1934
1935         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1936                              M_DEVBUF, M_WAITOK | M_ZERO);
1937
1938         /*
1939          * Create DMA tags for tx buffers
1940          */
1941         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1942                         1, 0,                   /* alignment, bounds */
1943                         BUS_SPACE_MAXADDR,      /* lowaddr */
1944                         BUS_SPACE_MAXADDR,      /* highaddr */
1945                         NULL, NULL,             /* filter, filterarg */
1946                         EMX_TSO_SIZE,           /* maxsize */
1947                         EMX_MAX_SCATTER,        /* nsegments */
1948                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1949                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1950                         BUS_DMA_ONEBPAGE,       /* flags */
1951                         &sc->txtag);
1952         if (error) {
1953                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1954                 kfree(sc->tx_buf, M_DEVBUF);
1955                 sc->tx_buf = NULL;
1956                 return error;
1957         }
1958
1959         /*
1960          * Create DMA maps for tx buffers
1961          */
1962         for (i = 0; i < sc->num_tx_desc; i++) {
1963                 tx_buffer = &sc->tx_buf[i];
1964
1965                 error = bus_dmamap_create(sc->txtag,
1966                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1967                                           &tx_buffer->map);
1968                 if (error) {
1969                         device_printf(dev, "Unable to create TX DMA map\n");
1970                         emx_destroy_tx_ring(sc, i);
1971                         return error;
1972                 }
1973         }
1974         return (0);
1975 }
1976
1977 static void
1978 emx_init_tx_ring(struct emx_softc *sc)
1979 {
1980         /* Clear the old ring contents */
1981         bzero(sc->tx_desc_base,
1982               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1983
1984         /* Reset state */
1985         sc->next_avail_tx_desc = 0;
1986         sc->next_tx_to_clean = 0;
1987         sc->num_tx_desc_avail = sc->num_tx_desc;
1988 }
1989
1990 static void
1991 emx_init_tx_unit(struct emx_softc *sc)
1992 {
1993         uint32_t tctl, tarc, tipg = 0;
1994         uint64_t bus_addr;
1995
1996         /* Setup the Base and Length of the Tx Descriptor Ring */
1997         bus_addr = sc->tx_desc_paddr;
1998         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
1999             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2000         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2001             (uint32_t)(bus_addr >> 32));
2002         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2003             (uint32_t)bus_addr);
2004         /* Setup the HW Tx Head and Tail descriptor pointers */
2005         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2006         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2007
2008         /* Set the default values for the Tx Inter Packet Gap timer */
2009         switch (sc->hw.mac.type) {
2010         case e1000_80003es2lan:
2011                 tipg = DEFAULT_82543_TIPG_IPGR1;
2012                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2013                     E1000_TIPG_IPGR2_SHIFT;
2014                 break;
2015
2016         default:
2017                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2018                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2019                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2020                 else
2021                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2022                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2023                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2024                 break;
2025         }
2026
2027         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2028
2029         /* NOTE: 0 is not allowed for TIDV */
2030         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2031         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2032
2033         if (sc->hw.mac.type == e1000_82571 ||
2034             sc->hw.mac.type == e1000_82572) {
2035                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2036                 tarc |= EMX_TARC_SPEED_MODE;
2037                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2038         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2039                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2040                 tarc |= 1;
2041                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2042                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2043                 tarc |= 1;
2044                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2045         }
2046
2047         /* Program the Transmit Control Register */
2048         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2049         tctl &= ~E1000_TCTL_CT;
2050         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2051                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2052         tctl |= E1000_TCTL_MULR;
2053
2054         /* This write will effectively turn on the transmit unit. */
2055         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2056 }
2057
2058 static void
2059 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2060 {
2061         struct emx_txbuf *tx_buffer;
2062         int i;
2063
2064         /* Free Transmit Descriptor ring */
2065         if (sc->tx_desc_base) {
2066                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2067                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2068                                 sc->tx_desc_dmap);
2069                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2070
2071                 sc->tx_desc_base = NULL;
2072         }
2073
2074         if (sc->tx_buf == NULL)
2075                 return;
2076
2077         for (i = 0; i < ndesc; i++) {
2078                 tx_buffer = &sc->tx_buf[i];
2079
2080                 KKASSERT(tx_buffer->m_head == NULL);
2081                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2082         }
2083         bus_dma_tag_destroy(sc->txtag);
2084
2085         kfree(sc->tx_buf, M_DEVBUF);
2086         sc->tx_buf = NULL;
2087 }
2088
2089 /*
2090  * The offload context needs to be set when we transfer the first
2091  * packet of a particular protocol (TCP/UDP).  This routine has been
2092  * enhanced to deal with inserted VLAN headers.
2093  *
2094  * If the new packet's ether header length, ip header length and
2095  * csum offloading type are same as the previous packet, we should
2096  * avoid allocating a new csum context descriptor; mainly to take
2097  * advantage of the pipeline effect of the TX data read request.
2098  *
2099  * This function returns number of TX descrptors allocated for
2100  * csum context.
2101  */
2102 static int
2103 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2104            uint32_t *txd_upper, uint32_t *txd_lower)
2105 {
2106         struct e1000_context_desc *TXD;
2107         struct emx_txbuf *tx_buffer;
2108         struct ether_vlan_header *eh;
2109         struct ip *ip;
2110         int curr_txd, ehdrlen, csum_flags;
2111         uint32_t cmd, hdr_len, ip_hlen;
2112         uint16_t etype;
2113
2114         /*
2115          * Determine where frame payload starts.
2116          * Jump over vlan headers if already present,
2117          * helpful for QinQ too.
2118          */
2119         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2120                 ("emx_txcsum_pullup is not called (eh)?\n"));
2121         eh = mtod(mp, struct ether_vlan_header *);
2122         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2123                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2124                         ("emx_txcsum_pullup is not called (evh)?\n"));
2125                 etype = ntohs(eh->evl_proto);
2126                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2127         } else {
2128                 etype = ntohs(eh->evl_encap_proto);
2129                 ehdrlen = ETHER_HDR_LEN;
2130         }
2131
2132         /*
2133          * We only support TCP/UDP for IPv4 for the moment.
2134          * TODO: Support SCTP too when it hits the tree.
2135          */
2136         if (etype != ETHERTYPE_IP)
2137                 return 0;
2138
2139         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2140                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2141
2142         /* NOTE: We could only safely access ip.ip_vhl part */
2143         ip = (struct ip *)(mp->m_data + ehdrlen);
2144         ip_hlen = ip->ip_hl << 2;
2145
2146         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2147
2148         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2149             sc->csum_flags == csum_flags) {
2150                 /*
2151                  * Same csum offload context as the previous packets;
2152                  * just return.
2153                  */
2154                 *txd_upper = sc->csum_txd_upper;
2155                 *txd_lower = sc->csum_txd_lower;
2156                 return 0;
2157         }
2158
2159         /*
2160          * Setup a new csum offload context.
2161          */
2162
2163         curr_txd = sc->next_avail_tx_desc;
2164         tx_buffer = &sc->tx_buf[curr_txd];
2165         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2166
2167         cmd = 0;
2168
2169         /* Setup of IP header checksum. */
2170         if (csum_flags & CSUM_IP) {
2171                 /*
2172                  * Start offset for header checksum calculation.
2173                  * End offset for header checksum calculation.
2174                  * Offset of place to put the checksum.
2175                  */
2176                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2177                 TXD->lower_setup.ip_fields.ipcse =
2178                     htole16(ehdrlen + ip_hlen - 1);
2179                 TXD->lower_setup.ip_fields.ipcso =
2180                     ehdrlen + offsetof(struct ip, ip_sum);
2181                 cmd |= E1000_TXD_CMD_IP;
2182                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2183         }
2184         hdr_len = ehdrlen + ip_hlen;
2185
2186         if (csum_flags & CSUM_TCP) {
2187                 /*
2188                  * Start offset for payload checksum calculation.
2189                  * End offset for payload checksum calculation.
2190                  * Offset of place to put the checksum.
2191                  */
2192                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2193                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2194                 TXD->upper_setup.tcp_fields.tucso =
2195                     hdr_len + offsetof(struct tcphdr, th_sum);
2196                 cmd |= E1000_TXD_CMD_TCP;
2197                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2198         } else if (csum_flags & CSUM_UDP) {
2199                 /*
2200                  * Start offset for header checksum calculation.
2201                  * End offset for header checksum calculation.
2202                  * Offset of place to put the checksum.
2203                  */
2204                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2205                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2206                 TXD->upper_setup.tcp_fields.tucso =
2207                     hdr_len + offsetof(struct udphdr, uh_sum);
2208                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2209         }
2210
2211         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2212                      E1000_TXD_DTYP_D;          /* Data descr */
2213
2214         /* Save the information for this csum offloading context */
2215         sc->csum_ehlen = ehdrlen;
2216         sc->csum_iphlen = ip_hlen;
2217         sc->csum_flags = csum_flags;
2218         sc->csum_txd_upper = *txd_upper;
2219         sc->csum_txd_lower = *txd_lower;
2220
2221         TXD->tcp_seg_setup.data = htole32(0);
2222         TXD->cmd_and_length =
2223             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2224
2225         if (++curr_txd == sc->num_tx_desc)
2226                 curr_txd = 0;
2227
2228         KKASSERT(sc->num_tx_desc_avail > 0);
2229         sc->num_tx_desc_avail--;
2230
2231         sc->next_avail_tx_desc = curr_txd;
2232         return 1;
2233 }
2234
2235 static int
2236 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2237 {
2238         struct mbuf *m = *m0;
2239         struct ether_header *eh;
2240         int len;
2241
2242         sc->tx_csum_try_pullup++;
2243
2244         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2245
2246         if (__predict_false(!M_WRITABLE(m))) {
2247                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2248                         sc->tx_csum_drop1++;
2249                         m_freem(m);
2250                         *m0 = NULL;
2251                         return ENOBUFS;
2252                 }
2253                 eh = mtod(m, struct ether_header *);
2254
2255                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2256                         len += EVL_ENCAPLEN;
2257
2258                 if (m->m_len < len) {
2259                         sc->tx_csum_drop2++;
2260                         m_freem(m);
2261                         *m0 = NULL;
2262                         return ENOBUFS;
2263                 }
2264                 return 0;
2265         }
2266
2267         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2268                 sc->tx_csum_pullup1++;
2269                 m = m_pullup(m, ETHER_HDR_LEN);
2270                 if (m == NULL) {
2271                         sc->tx_csum_pullup1_failed++;
2272                         *m0 = NULL;
2273                         return ENOBUFS;
2274                 }
2275                 *m0 = m;
2276         }
2277         eh = mtod(m, struct ether_header *);
2278
2279         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2280                 len += EVL_ENCAPLEN;
2281
2282         if (m->m_len < len) {
2283                 sc->tx_csum_pullup2++;
2284                 m = m_pullup(m, len);
2285                 if (m == NULL) {
2286                         sc->tx_csum_pullup2_failed++;
2287                         *m0 = NULL;
2288                         return ENOBUFS;
2289                 }
2290                 *m0 = m;
2291         }
2292         return 0;
2293 }
2294
2295 static void
2296 emx_txeof(struct emx_softc *sc)
2297 {
2298         struct ifnet *ifp = &sc->arpcom.ac_if;
2299         struct emx_txbuf *tx_buffer;
2300         int first, num_avail;
2301
2302         if (sc->tx_dd_head == sc->tx_dd_tail)
2303                 return;
2304
2305         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2306                 return;
2307
2308         num_avail = sc->num_tx_desc_avail;
2309         first = sc->next_tx_to_clean;
2310
2311         while (sc->tx_dd_head != sc->tx_dd_tail) {
2312                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2313                 struct e1000_tx_desc *tx_desc;
2314
2315                 tx_desc = &sc->tx_desc_base[dd_idx];
2316                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2317                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2318
2319                         if (++dd_idx == sc->num_tx_desc)
2320                                 dd_idx = 0;
2321
2322                         while (first != dd_idx) {
2323                                 logif(pkt_txclean);
2324
2325                                 num_avail++;
2326
2327                                 tx_buffer = &sc->tx_buf[first];
2328                                 if (tx_buffer->m_head) {
2329                                         ifp->if_opackets++;
2330                                         bus_dmamap_unload(sc->txtag,
2331                                                           tx_buffer->map);
2332                                         m_freem(tx_buffer->m_head);
2333                                         tx_buffer->m_head = NULL;
2334                                 }
2335
2336                                 if (++first == sc->num_tx_desc)
2337                                         first = 0;
2338                         }
2339                 } else {
2340                         break;
2341                 }
2342         }
2343         sc->next_tx_to_clean = first;
2344         sc->num_tx_desc_avail = num_avail;
2345
2346         if (sc->tx_dd_head == sc->tx_dd_tail) {
2347                 sc->tx_dd_head = 0;
2348                 sc->tx_dd_tail = 0;
2349         }
2350
2351         if (!EMX_IS_OACTIVE(sc)) {
2352                 ifp->if_flags &= ~IFF_OACTIVE;
2353
2354                 /* All clean, turn off the timer */
2355                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2356                         ifp->if_timer = 0;
2357         }
2358 }
2359
2360 static void
2361 emx_tx_collect(struct emx_softc *sc)
2362 {
2363         struct ifnet *ifp = &sc->arpcom.ac_if;
2364         struct emx_txbuf *tx_buffer;
2365         int tdh, first, num_avail, dd_idx = -1;
2366
2367         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2368                 return;
2369
2370         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2371         if (tdh == sc->next_tx_to_clean)
2372                 return;
2373
2374         if (sc->tx_dd_head != sc->tx_dd_tail)
2375                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2376
2377         num_avail = sc->num_tx_desc_avail;
2378         first = sc->next_tx_to_clean;
2379
2380         while (first != tdh) {
2381                 logif(pkt_txclean);
2382
2383                 num_avail++;
2384
2385                 tx_buffer = &sc->tx_buf[first];
2386                 if (tx_buffer->m_head) {
2387                         ifp->if_opackets++;
2388                         bus_dmamap_unload(sc->txtag,
2389                                           tx_buffer->map);
2390                         m_freem(tx_buffer->m_head);
2391                         tx_buffer->m_head = NULL;
2392                 }
2393
2394                 if (first == dd_idx) {
2395                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2396                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2397                                 sc->tx_dd_head = 0;
2398                                 sc->tx_dd_tail = 0;
2399                                 dd_idx = -1;
2400                         } else {
2401                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2402                         }
2403                 }
2404
2405                 if (++first == sc->num_tx_desc)
2406                         first = 0;
2407         }
2408         sc->next_tx_to_clean = first;
2409         sc->num_tx_desc_avail = num_avail;
2410
2411         if (!EMX_IS_OACTIVE(sc)) {
2412                 ifp->if_flags &= ~IFF_OACTIVE;
2413
2414                 /* All clean, turn off the timer */
2415                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2416                         ifp->if_timer = 0;
2417         }
2418 }
2419
2420 /*
2421  * When Link is lost sometimes there is work still in the TX ring
2422  * which will result in a watchdog, rather than allow that do an
2423  * attempted cleanup and then reinit here.  Note that this has been
2424  * seens mostly with fiber adapters.
2425  */
2426 static void
2427 emx_tx_purge(struct emx_softc *sc)
2428 {
2429         struct ifnet *ifp = &sc->arpcom.ac_if;
2430
2431         if (!sc->link_active && ifp->if_timer) {
2432                 emx_tx_collect(sc);
2433                 if (ifp->if_timer) {
2434                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2435                         ifp->if_timer = 0;
2436                         emx_init(sc);
2437                 }
2438         }
2439 }
2440
2441 static int
2442 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2443 {
2444         struct mbuf *m;
2445         bus_dma_segment_t seg;
2446         bus_dmamap_t map;
2447         struct emx_rxbuf *rx_buffer;
2448         int error, nseg;
2449
2450         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2451         if (m == NULL) {
2452                 rdata->mbuf_cluster_failed++;
2453                 if (init) {
2454                         if_printf(&sc->arpcom.ac_if,
2455                                   "Unable to allocate RX mbuf\n");
2456                 }
2457                 return (ENOBUFS);
2458         }
2459         m->m_len = m->m_pkthdr.len = MCLBYTES;
2460
2461         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2462                 m_adj(m, ETHER_ALIGN);
2463
2464         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2465                         rdata->rx_sparemap, m,
2466                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2467         if (error) {
2468                 m_freem(m);
2469                 if (init) {
2470                         if_printf(&sc->arpcom.ac_if,
2471                                   "Unable to load RX mbuf\n");
2472                 }
2473                 return (error);
2474         }
2475
2476         rx_buffer = &rdata->rx_buf[i];
2477         if (rx_buffer->m_head != NULL)
2478                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2479
2480         map = rx_buffer->map;
2481         rx_buffer->map = rdata->rx_sparemap;
2482         rdata->rx_sparemap = map;
2483
2484         rx_buffer->m_head = m;
2485         rx_buffer->paddr = seg.ds_addr;
2486
2487         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2488         return (0);
2489 }
2490
2491 static int
2492 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2493 {
2494         device_t dev = sc->dev;
2495         struct emx_rxbuf *rx_buffer;
2496         int i, error, rsize;
2497
2498         /*
2499          * Validate number of receive descriptors.  It must not exceed
2500          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2501          */
2502         if ((emx_rxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2503             emx_rxd > EMX_MAX_RXD || emx_rxd < EMX_MIN_RXD) {
2504                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2505                     EMX_DEFAULT_RXD, emx_rxd);
2506                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2507         } else {
2508                 rdata->num_rx_desc = emx_rxd;
2509         }
2510
2511         /*
2512          * Allocate Receive Descriptor ring
2513          */
2514         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2515                          EMX_DBA_ALIGN);
2516         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2517                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2518                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2519                                 &rdata->rx_desc_paddr);
2520         if (rdata->rx_desc == NULL) {
2521                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2522                 return ENOMEM;
2523         }
2524
2525         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2526                                 M_DEVBUF, M_WAITOK | M_ZERO);
2527
2528         /*
2529          * Create DMA tag for rx buffers
2530          */
2531         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2532                         1, 0,                   /* alignment, bounds */
2533                         BUS_SPACE_MAXADDR,      /* lowaddr */
2534                         BUS_SPACE_MAXADDR,      /* highaddr */
2535                         NULL, NULL,             /* filter, filterarg */
2536                         MCLBYTES,               /* maxsize */
2537                         1,                      /* nsegments */
2538                         MCLBYTES,               /* maxsegsize */
2539                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2540                         &rdata->rxtag);
2541         if (error) {
2542                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2543                 kfree(rdata->rx_buf, M_DEVBUF);
2544                 rdata->rx_buf = NULL;
2545                 return error;
2546         }
2547
2548         /*
2549          * Create spare DMA map for rx buffers
2550          */
2551         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2552                                   &rdata->rx_sparemap);
2553         if (error) {
2554                 device_printf(dev, "Unable to create spare RX DMA map\n");
2555                 bus_dma_tag_destroy(rdata->rxtag);
2556                 kfree(rdata->rx_buf, M_DEVBUF);
2557                 rdata->rx_buf = NULL;
2558                 return error;
2559         }
2560
2561         /*
2562          * Create DMA maps for rx buffers
2563          */
2564         for (i = 0; i < rdata->num_rx_desc; i++) {
2565                 rx_buffer = &rdata->rx_buf[i];
2566
2567                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2568                                           &rx_buffer->map);
2569                 if (error) {
2570                         device_printf(dev, "Unable to create RX DMA map\n");
2571                         emx_destroy_rx_ring(sc, rdata, i);
2572                         return error;
2573                 }
2574         }
2575         return (0);
2576 }
2577
2578 static void
2579 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2580 {
2581         int i;
2582
2583         for (i = 0; i < rdata->num_rx_desc; i++) {
2584                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2585
2586                 if (rx_buffer->m_head != NULL) {
2587                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2588                         m_freem(rx_buffer->m_head);
2589                         rx_buffer->m_head = NULL;
2590                 }
2591         }
2592
2593         if (rdata->fmp != NULL)
2594                 m_freem(rdata->fmp);
2595         rdata->fmp = NULL;
2596         rdata->lmp = NULL;
2597 }
2598
2599 static int
2600 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2601 {
2602         int i, error;
2603
2604         /* Reset descriptor ring */
2605         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2606
2607         /* Allocate new ones. */
2608         for (i = 0; i < rdata->num_rx_desc; i++) {
2609                 error = emx_newbuf(sc, rdata, i, 1);
2610                 if (error)
2611                         return (error);
2612         }
2613
2614         /* Setup our descriptor pointers */
2615         rdata->next_rx_desc_to_check = 0;
2616
2617         return (0);
2618 }
2619
2620 static void
2621 emx_init_rx_unit(struct emx_softc *sc)
2622 {
2623         struct ifnet *ifp = &sc->arpcom.ac_if;
2624         uint64_t bus_addr;
2625         uint32_t rctl, itr, rfctl;
2626         int i;
2627
2628         /*
2629          * Make sure receives are disabled while setting
2630          * up the descriptor ring
2631          */
2632         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2633         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2634
2635         /*
2636          * Set the interrupt throttling rate. Value is calculated
2637          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2638          */
2639         if (sc->int_throttle_ceil)
2640                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2641         else
2642                 itr = 0;
2643         emx_set_itr(sc, itr);
2644
2645         /* Use extended RX descriptor */
2646         rfctl = E1000_RFCTL_EXTEN;
2647
2648         /* Disable accelerated ackknowledge */
2649         if (sc->hw.mac.type == e1000_82574)
2650                 rfctl |= E1000_RFCTL_ACK_DIS;
2651
2652         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2653
2654         /*
2655          * Receive Checksum Offload for TCP and UDP
2656          *
2657          * Checksum offloading is also enabled if multiple receive
2658          * queue is to be supported, since we need it to figure out
2659          * packet type.
2660          */
2661         if (ifp->if_capenable & (IFCAP_RSS | IFCAP_RXCSUM)) {
2662                 uint32_t rxcsum;
2663
2664                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2665
2666                 /*
2667                  * NOTE:
2668                  * PCSD must be enabled to enable multiple
2669                  * receive queues.
2670                  */
2671                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2672                           E1000_RXCSUM_PCSD;
2673                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2674         }
2675
2676         /*
2677          * Configure multiple receive queue (RSS)
2678          */
2679         if (ifp->if_capenable & IFCAP_RSS) {
2680                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2681                 uint32_t reta;
2682
2683                 KASSERT(sc->rx_ring_inuse == EMX_NRX_RING,
2684                         ("invalid number of RX ring (%d)",
2685                          sc->rx_ring_inuse));
2686
2687                 /*
2688                  * NOTE:
2689                  * When we reach here, RSS has already been disabled
2690                  * in emx_stop(), so we could safely configure RSS key
2691                  * and redirect table.
2692                  */
2693
2694                 /*
2695                  * Configure RSS key
2696                  */
2697                 toeplitz_get_key(key, sizeof(key));
2698                 for (i = 0; i < EMX_NRSSRK; ++i) {
2699                         uint32_t rssrk;
2700
2701                         rssrk = EMX_RSSRK_VAL(key, i);
2702                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2703
2704                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2705                 }
2706
2707                 /*
2708                  * Configure RSS redirect table in following fashion:
2709                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2710                  */
2711                 reta = 0;
2712                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2713                         uint32_t q;
2714
2715                         q = (i % sc->rx_ring_inuse) << EMX_RETA_RINGIDX_SHIFT;
2716                         reta |= q << (8 * i);
2717                 }
2718                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2719
2720                 for (i = 0; i < EMX_NRETA; ++i)
2721                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2722
2723                 /*
2724                  * Enable multiple receive queues.
2725                  * Enable IPv4 RSS standard hash functions.
2726                  * Disable RSS interrupt.
2727                  */
2728                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2729                                 E1000_MRQC_ENABLE_RSS_2Q |
2730                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2731                                 E1000_MRQC_RSS_FIELD_IPV4);
2732         }
2733
2734         /*
2735          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2736          * long latencies are observed, like Lenovo X60. This
2737          * change eliminates the problem, but since having positive
2738          * values in RDTR is a known source of problems on other
2739          * platforms another solution is being sought.
2740          */
2741         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2742                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2743                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2744         }
2745
2746         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2747                 struct emx_rxdata *rdata = &sc->rx_data[i];
2748
2749                 /*
2750                  * Setup the Base and Length of the Rx Descriptor Ring
2751                  */
2752                 bus_addr = rdata->rx_desc_paddr;
2753                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2754                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2755                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2756                     (uint32_t)(bus_addr >> 32));
2757                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2758                     (uint32_t)bus_addr);
2759
2760                 /*
2761                  * Setup the HW Rx Head and Tail Descriptor Pointers
2762                  */
2763                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2764                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2765                     sc->rx_data[i].num_rx_desc - 1);
2766         }
2767
2768         /* Setup the Receive Control Register */
2769         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2770         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2771                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2772                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2773
2774         /* Make sure VLAN Filters are off */
2775         rctl &= ~E1000_RCTL_VFE;
2776
2777         /* Don't store bad paket */
2778         rctl &= ~E1000_RCTL_SBP;
2779
2780         /* MCLBYTES */
2781         rctl |= E1000_RCTL_SZ_2048;
2782
2783         if (ifp->if_mtu > ETHERMTU)
2784                 rctl |= E1000_RCTL_LPE;
2785         else
2786                 rctl &= ~E1000_RCTL_LPE;
2787
2788         /* Enable Receives */
2789         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2790 }
2791
2792 static void
2793 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2794 {
2795         struct emx_rxbuf *rx_buffer;
2796         int i;
2797
2798         /* Free Receive Descriptor ring */
2799         if (rdata->rx_desc) {
2800                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2801                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2802                                 rdata->rx_desc_dmap);
2803                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2804
2805                 rdata->rx_desc = NULL;
2806         }
2807
2808         if (rdata->rx_buf == NULL)
2809                 return;
2810
2811         for (i = 0; i < ndesc; i++) {
2812                 rx_buffer = &rdata->rx_buf[i];
2813
2814                 KKASSERT(rx_buffer->m_head == NULL);
2815                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2816         }
2817         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2818         bus_dma_tag_destroy(rdata->rxtag);
2819
2820         kfree(rdata->rx_buf, M_DEVBUF);
2821         rdata->rx_buf = NULL;
2822 }
2823
2824 static void
2825 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2826 {
2827         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2828         struct ifnet *ifp = &sc->arpcom.ac_if;
2829         uint32_t staterr;
2830         emx_rxdesc_t *current_desc;
2831         struct mbuf *mp;
2832         int i;
2833
2834         i = rdata->next_rx_desc_to_check;
2835         current_desc = &rdata->rx_desc[i];
2836         staterr = le32toh(current_desc->rxd_staterr);
2837
2838         if (!(staterr & E1000_RXD_STAT_DD))
2839                 return;
2840
2841         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2842                 struct pktinfo *pi = NULL, pi0;
2843                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2844                 struct mbuf *m = NULL;
2845                 int eop, len;
2846
2847                 logif(pkt_receive);
2848
2849                 mp = rx_buf->m_head;
2850
2851                 /*
2852                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2853                  * needs to access the last received byte in the mbuf.
2854                  */
2855                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2856                                 BUS_DMASYNC_POSTREAD);
2857
2858                 len = le16toh(current_desc->rxd_length);
2859                 if (staterr & E1000_RXD_STAT_EOP) {
2860                         count--;
2861                         eop = 1;
2862                 } else {
2863                         eop = 0;
2864                 }
2865
2866                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2867                         uint16_t vlan = 0;
2868                         uint32_t mrq, rss_hash;
2869
2870                         /*
2871                          * Save several necessary information,
2872                          * before emx_newbuf() destroy it.
2873                          */
2874                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2875                                 vlan = le16toh(current_desc->rxd_vlan);
2876
2877                         mrq = le32toh(current_desc->rxd_mrq);
2878                         rss_hash = le32toh(current_desc->rxd_rss);
2879
2880                         EMX_RSS_DPRINTF(sc, 10,
2881                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2882                             ring_idx, mrq, rss_hash);
2883
2884                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2885                                 ifp->if_iqdrops++;
2886                                 goto discard;
2887                         }
2888
2889                         /* Assign correct length to the current fragment */
2890                         mp->m_len = len;
2891
2892                         if (rdata->fmp == NULL) {
2893                                 mp->m_pkthdr.len = len;
2894                                 rdata->fmp = mp; /* Store the first mbuf */
2895                                 rdata->lmp = mp;
2896                         } else {
2897                                 /*
2898                                  * Chain mbuf's together
2899                                  */
2900                                 rdata->lmp->m_next = mp;
2901                                 rdata->lmp = rdata->lmp->m_next;
2902                                 rdata->fmp->m_pkthdr.len += len;
2903                         }
2904
2905                         if (eop) {
2906                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2907                                 ifp->if_ipackets++;
2908
2909                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2910                                         emx_rxcsum(staterr, rdata->fmp);
2911
2912                                 if (staterr & E1000_RXD_STAT_VP) {
2913                                         rdata->fmp->m_pkthdr.ether_vlantag =
2914                                             vlan;
2915                                         rdata->fmp->m_flags |= M_VLANTAG;
2916                                 }
2917                                 m = rdata->fmp;
2918                                 rdata->fmp = NULL;
2919                                 rdata->lmp = NULL;
2920
2921                                 if (ifp->if_capenable & IFCAP_RSS) {
2922                                         pi = emx_rssinfo(m, &pi0, mrq,
2923                                                          rss_hash, staterr);
2924                                 }
2925 #ifdef EMX_RSS_DEBUG
2926                                 rdata->rx_pkts++;
2927 #endif
2928                         }
2929                 } else {
2930                         ifp->if_ierrors++;
2931 discard:
2932                         emx_setup_rxdesc(current_desc, rx_buf);
2933                         if (rdata->fmp != NULL) {
2934                                 m_freem(rdata->fmp);
2935                                 rdata->fmp = NULL;
2936                                 rdata->lmp = NULL;
2937                         }
2938                         m = NULL;
2939                 }
2940
2941                 if (m != NULL)
2942                         ether_input_pkt(ifp, m, pi);
2943
2944                 /* Advance our pointers to the next descriptor. */
2945                 if (++i == rdata->num_rx_desc)
2946                         i = 0;
2947
2948                 current_desc = &rdata->rx_desc[i];
2949                 staterr = le32toh(current_desc->rxd_staterr);
2950         }
2951         rdata->next_rx_desc_to_check = i;
2952
2953         /* Advance the E1000's Receive Queue "Tail Pointer". */
2954         if (--i < 0)
2955                 i = rdata->num_rx_desc - 1;
2956         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2957 }
2958
2959 static void
2960 emx_enable_intr(struct emx_softc *sc)
2961 {
2962         uint32_t ims_mask = IMS_ENABLE_MASK;
2963
2964         lwkt_serialize_handler_enable(&sc->main_serialize);
2965
2966 #if 0
2967         if (sc->hw.mac.type == e1000_82574) {
2968                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
2969                 ims_mask |= EM_MSIX_MASK;
2970         }
2971 #endif
2972         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
2973 }
2974
2975 static void
2976 emx_disable_intr(struct emx_softc *sc)
2977 {
2978         if (sc->hw.mac.type == e1000_82574)
2979                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
2980         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2981
2982         lwkt_serialize_handler_disable(&sc->main_serialize);
2983 }
2984
2985 /*
2986  * Bit of a misnomer, what this really means is
2987  * to enable OS management of the system... aka
2988  * to disable special hardware management features
2989  */
2990 static void
2991 emx_get_mgmt(struct emx_softc *sc)
2992 {
2993         /* A shared code workaround */
2994         if (sc->has_manage) {
2995                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
2996                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
2997
2998                 /* disable hardware interception of ARP */
2999                 manc &= ~(E1000_MANC_ARP_EN);
3000
3001                 /* enable receiving management packets to the host */
3002                 manc |= E1000_MANC_EN_MNG2HOST;
3003 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3004 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3005                 manc2h |= E1000_MNG2HOST_PORT_623;
3006                 manc2h |= E1000_MNG2HOST_PORT_664;
3007                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3008
3009                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3010         }
3011 }
3012
3013 /*
3014  * Give control back to hardware management
3015  * controller if there is one.
3016  */
3017 static void
3018 emx_rel_mgmt(struct emx_softc *sc)
3019 {
3020         if (sc->has_manage) {
3021                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3022
3023                 /* re-enable hardware interception of ARP */
3024                 manc |= E1000_MANC_ARP_EN;
3025                 manc &= ~E1000_MANC_EN_MNG2HOST;
3026
3027                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3028         }
3029 }
3030
3031 /*
3032  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3033  * For ASF and Pass Through versions of f/w this means that
3034  * the driver is loaded.  For AMT version (only with 82573)
3035  * of the f/w this means that the network i/f is open.
3036  */
3037 static void
3038 emx_get_hw_control(struct emx_softc *sc)
3039 {
3040         /* Let firmware know the driver has taken over */
3041         if (sc->hw.mac.type == e1000_82573) {
3042                 uint32_t swsm;
3043
3044                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3045                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3046                     swsm | E1000_SWSM_DRV_LOAD);
3047         } else {
3048                 uint32_t ctrl_ext;
3049
3050                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3051                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3052                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3053         }
3054         sc->control_hw = 1;
3055 }
3056
3057 /*
3058  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3059  * For ASF and Pass Through versions of f/w this means that the
3060  * driver is no longer loaded.  For AMT version (only with 82573)
3061  * of the f/w this means that the network i/f is closed.
3062  */
3063 static void
3064 emx_rel_hw_control(struct emx_softc *sc)
3065 {
3066         if (!sc->control_hw)
3067                 return;
3068         sc->control_hw = 0;
3069
3070         /* Let firmware taken over control of h/w */
3071         if (sc->hw.mac.type == e1000_82573) {
3072                 uint32_t swsm;
3073
3074                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3075                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3076                     swsm & ~E1000_SWSM_DRV_LOAD);
3077         } else {
3078                 uint32_t ctrl_ext;
3079
3080                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3081                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3082                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3083         }
3084 }
3085
3086 static int
3087 emx_is_valid_eaddr(const uint8_t *addr)
3088 {
3089         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3090
3091         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3092                 return (FALSE);
3093
3094         return (TRUE);
3095 }
3096
3097 /*
3098  * Enable PCI Wake On Lan capability
3099  */
3100 void
3101 emx_enable_wol(device_t dev)
3102 {
3103         uint16_t cap, status;
3104         uint8_t id;
3105
3106         /* First find the capabilities pointer*/
3107         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3108
3109         /* Read the PM Capabilities */
3110         id = pci_read_config(dev, cap, 1);
3111         if (id != PCIY_PMG)     /* Something wrong */
3112                 return;
3113
3114         /*
3115          * OK, we have the power capabilities,
3116          * so now get the status register
3117          */
3118         cap += PCIR_POWER_STATUS;
3119         status = pci_read_config(dev, cap, 2);
3120         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3121         pci_write_config(dev, cap, status, 2);
3122 }
3123
3124 static void
3125 emx_update_stats(struct emx_softc *sc)
3126 {
3127         struct ifnet *ifp = &sc->arpcom.ac_if;
3128
3129         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3130             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3131                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3132                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3133         }
3134         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3135         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3136         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3137         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3138
3139         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3140         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3141         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3142         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3143         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3144         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3145         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3146         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3147         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3148         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3149         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3150         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3151         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3152         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3153         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3154         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3155         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3156         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3157         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3158         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3159
3160         /* For the 64-bit byte counters the low dword must be read first. */
3161         /* Both registers clear on the read of the high dword */
3162
3163         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3164         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3165
3166         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3167         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3168         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3169         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3170         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3171
3172         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3173         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3174
3175         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3176         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3177         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3178         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3179         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3180         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3181         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3182         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3183         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3184         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3185
3186         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3187         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3188         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3189         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3190         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3191         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3192
3193         ifp->if_collisions = sc->stats.colc;
3194
3195         /* Rx Errors */
3196         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3197                           sc->stats.crcerrs + sc->stats.algnerrc +
3198                           sc->stats.ruc + sc->stats.roc +
3199                           sc->stats.mpc + sc->stats.cexterr;
3200
3201         /* Tx Errors */
3202         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3203                           sc->watchdog_events;
3204 }
3205
3206 static void
3207 emx_print_debug_info(struct emx_softc *sc)
3208 {
3209         device_t dev = sc->dev;
3210         uint8_t *hw_addr = sc->hw.hw_addr;
3211
3212         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3213         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3214             E1000_READ_REG(&sc->hw, E1000_CTRL),
3215             E1000_READ_REG(&sc->hw, E1000_RCTL));
3216         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3217             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3218             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3219         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3220             sc->hw.fc.high_water, sc->hw.fc.low_water);
3221         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3222             E1000_READ_REG(&sc->hw, E1000_TIDV),
3223             E1000_READ_REG(&sc->hw, E1000_TADV));
3224         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3225             E1000_READ_REG(&sc->hw, E1000_RDTR),
3226             E1000_READ_REG(&sc->hw, E1000_RADV));
3227         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3228             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3229             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3230         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3231             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3232             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3233         device_printf(dev, "Num Tx descriptors avail = %d\n",
3234             sc->num_tx_desc_avail);
3235         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3236             sc->no_tx_desc_avail1);
3237         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3238             sc->no_tx_desc_avail2);
3239         device_printf(dev, "Std mbuf failed = %ld\n",
3240             sc->mbuf_alloc_failed);
3241         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3242             sc->rx_data[0].mbuf_cluster_failed);
3243         device_printf(dev, "Driver dropped packets = %ld\n",
3244             sc->dropped_pkts);
3245         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3246             sc->no_tx_dma_setup);
3247
3248         device_printf(dev, "TXCSUM try pullup = %lu\n",
3249             sc->tx_csum_try_pullup);
3250         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3251             sc->tx_csum_pullup1);
3252         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3253             sc->tx_csum_pullup1_failed);
3254         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3255             sc->tx_csum_pullup2);
3256         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3257             sc->tx_csum_pullup2_failed);
3258         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3259             sc->tx_csum_drop1);
3260         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3261             sc->tx_csum_drop2);
3262 }
3263
3264 static void
3265 emx_print_hw_stats(struct emx_softc *sc)
3266 {
3267         device_t dev = sc->dev;
3268
3269         device_printf(dev, "Excessive collisions = %lld\n",
3270             (long long)sc->stats.ecol);
3271 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3272         device_printf(dev, "Symbol errors = %lld\n",
3273             (long long)sc->stats.symerrs);
3274 #endif
3275         device_printf(dev, "Sequence errors = %lld\n",
3276             (long long)sc->stats.sec);
3277         device_printf(dev, "Defer count = %lld\n",
3278             (long long)sc->stats.dc);
3279         device_printf(dev, "Missed Packets = %lld\n",
3280             (long long)sc->stats.mpc);
3281         device_printf(dev, "Receive No Buffers = %lld\n",
3282             (long long)sc->stats.rnbc);
3283         /* RLEC is inaccurate on some hardware, calculate our own. */
3284         device_printf(dev, "Receive Length Errors = %lld\n",
3285             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3286         device_printf(dev, "Receive errors = %lld\n",
3287             (long long)sc->stats.rxerrc);
3288         device_printf(dev, "Crc errors = %lld\n",
3289             (long long)sc->stats.crcerrs);
3290         device_printf(dev, "Alignment errors = %lld\n",
3291             (long long)sc->stats.algnerrc);
3292         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3293             (long long)sc->stats.cexterr);
3294         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3295         device_printf(dev, "watchdog timeouts = %ld\n",
3296             sc->watchdog_events);
3297         device_printf(dev, "XON Rcvd = %lld\n",
3298             (long long)sc->stats.xonrxc);
3299         device_printf(dev, "XON Xmtd = %lld\n",
3300             (long long)sc->stats.xontxc);
3301         device_printf(dev, "XOFF Rcvd = %lld\n",
3302             (long long)sc->stats.xoffrxc);
3303         device_printf(dev, "XOFF Xmtd = %lld\n",
3304             (long long)sc->stats.xofftxc);
3305         device_printf(dev, "Good Packets Rcvd = %lld\n",
3306             (long long)sc->stats.gprc);
3307         device_printf(dev, "Good Packets Xmtd = %lld\n",
3308             (long long)sc->stats.gptc);
3309 }
3310
3311 static void
3312 emx_print_nvm_info(struct emx_softc *sc)
3313 {
3314         uint16_t eeprom_data;
3315         int i, j, row = 0;
3316
3317         /* Its a bit crude, but it gets the job done */
3318         kprintf("\nInterface EEPROM Dump:\n");
3319         kprintf("Offset\n0x0000  ");
3320         for (i = 0, j = 0; i < 32; i++, j++) {
3321                 if (j == 8) { /* Make the offset block */
3322                         j = 0; ++row;
3323                         kprintf("\n0x00%x0  ",row);
3324                 }
3325                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3326                 kprintf("%04x ", eeprom_data);
3327         }
3328         kprintf("\n");
3329 }
3330
3331 static int
3332 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3333 {
3334         struct emx_softc *sc;
3335         struct ifnet *ifp;
3336         int error, result;
3337
3338         result = -1;
3339         error = sysctl_handle_int(oidp, &result, 0, req);
3340         if (error || !req->newptr)
3341                 return (error);
3342
3343         sc = (struct emx_softc *)arg1;
3344         ifp = &sc->arpcom.ac_if;
3345
3346         ifnet_serialize_all(ifp);
3347
3348         if (result == 1)
3349                 emx_print_debug_info(sc);
3350
3351         /*
3352          * This value will cause a hex dump of the
3353          * first 32 16-bit words of the EEPROM to
3354          * the screen.
3355          */
3356         if (result == 2)
3357                 emx_print_nvm_info(sc);
3358
3359         ifnet_deserialize_all(ifp);
3360
3361         return (error);
3362 }
3363
3364 static int
3365 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3366 {
3367         int error, result;
3368
3369         result = -1;
3370         error = sysctl_handle_int(oidp, &result, 0, req);
3371         if (error || !req->newptr)
3372                 return (error);
3373
3374         if (result == 1) {
3375                 struct emx_softc *sc = (struct emx_softc *)arg1;
3376                 struct ifnet *ifp = &sc->arpcom.ac_if;
3377
3378                 ifnet_serialize_all(ifp);
3379                 emx_print_hw_stats(sc);
3380                 ifnet_deserialize_all(ifp);
3381         }
3382         return (error);
3383 }
3384
3385 static void
3386 emx_add_sysctl(struct emx_softc *sc)
3387 {
3388 #ifdef EMX_RSS_DEBUG
3389         char rx_pkt[32];
3390         int i;
3391 #endif
3392
3393         sysctl_ctx_init(&sc->sysctl_ctx);
3394         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3395                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3396                                 device_get_nameunit(sc->dev),
3397                                 CTLFLAG_RD, 0, "");
3398         if (sc->sysctl_tree == NULL) {
3399                 device_printf(sc->dev, "can't add sysctl node\n");
3400                 return;
3401         }
3402
3403         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3404                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3405                         emx_sysctl_debug_info, "I", "Debug Information");
3406
3407         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3408                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3409                         emx_sysctl_stats, "I", "Statistics");
3410
3411         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3412                        OID_AUTO, "rxd", CTLFLAG_RD,
3413                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3414         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3415                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3416
3417         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3418                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3419                         sc, 0, emx_sysctl_int_throttle, "I",
3420                         "interrupt throttling rate");
3421         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3422                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3423                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3424                         "# segments per TX interrupt");
3425
3426         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3427                        OID_AUTO, "rx_ring_inuse", CTLFLAG_RD,
3428                        &sc->rx_ring_inuse, 0, "RX ring in use");
3429
3430 #ifdef EMX_RSS_DEBUG
3431         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3432                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3433                        0, "RSS debug level");
3434         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3435                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3436                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3437                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3438                                 rx_pkt, CTLFLAG_RW,
3439                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3440         }
3441 #endif
3442 }
3443
3444 static int
3445 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3446 {
3447         struct emx_softc *sc = (void *)arg1;
3448         struct ifnet *ifp = &sc->arpcom.ac_if;
3449         int error, throttle;
3450
3451         throttle = sc->int_throttle_ceil;
3452         error = sysctl_handle_int(oidp, &throttle, 0, req);
3453         if (error || req->newptr == NULL)
3454                 return error;
3455         if (throttle < 0 || throttle > 1000000000 / 256)
3456                 return EINVAL;
3457
3458         if (throttle) {
3459                 /*
3460                  * Set the interrupt throttling rate in 256ns increments,
3461                  * recalculate sysctl value assignment to get exact frequency.
3462                  */
3463                 throttle = 1000000000 / 256 / throttle;
3464
3465                 /* Upper 16bits of ITR is reserved and should be zero */
3466                 if (throttle & 0xffff0000)
3467                         return EINVAL;
3468         }
3469
3470         ifnet_serialize_all(ifp);
3471
3472         if (throttle)
3473                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3474         else
3475                 sc->int_throttle_ceil = 0;
3476
3477         if (ifp->if_flags & IFF_RUNNING)
3478                 emx_set_itr(sc, throttle);
3479
3480         ifnet_deserialize_all(ifp);
3481
3482         if (bootverbose) {
3483                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3484                           sc->int_throttle_ceil);
3485         }
3486         return 0;
3487 }
3488
3489 static int
3490 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3491 {
3492         struct emx_softc *sc = (void *)arg1;
3493         struct ifnet *ifp = &sc->arpcom.ac_if;
3494         int error, segs;
3495
3496         segs = sc->tx_int_nsegs;
3497         error = sysctl_handle_int(oidp, &segs, 0, req);
3498         if (error || req->newptr == NULL)
3499                 return error;
3500         if (segs <= 0)
3501                 return EINVAL;
3502
3503         ifnet_serialize_all(ifp);
3504
3505         /*
3506          * Don't allow int_tx_nsegs to become:
3507          * o  Less the oact_tx_desc
3508          * o  Too large that no TX desc will cause TX interrupt to
3509          *    be generated (OACTIVE will never recover)
3510          * o  Too small that will cause tx_dd[] overflow
3511          */
3512         if (segs < sc->oact_tx_desc ||
3513             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3514             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3515                 error = EINVAL;
3516         } else {
3517                 error = 0;
3518                 sc->tx_int_nsegs = segs;
3519         }
3520
3521         ifnet_deserialize_all(ifp);
3522
3523         return error;
3524 }
3525
3526 static int
3527 emx_dma_alloc(struct emx_softc *sc)
3528 {
3529         int error, i;
3530
3531         /*
3532          * Create top level busdma tag
3533          */
3534         error = bus_dma_tag_create(NULL, 1, 0,
3535                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3536                         NULL, NULL,
3537                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3538                         0, &sc->parent_dtag);
3539         if (error) {
3540                 device_printf(sc->dev, "could not create top level DMA tag\n");
3541                 return error;
3542         }
3543
3544         /*
3545          * Allocate transmit descriptors ring and buffers
3546          */
3547         error = emx_create_tx_ring(sc);
3548         if (error) {
3549                 device_printf(sc->dev, "Could not setup transmit structures\n");
3550                 return error;
3551         }
3552
3553         /*
3554          * Allocate receive descriptors ring and buffers
3555          */
3556         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3557                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3558                 if (error) {
3559                         device_printf(sc->dev,
3560                             "Could not setup receive structures\n");
3561                         return error;
3562                 }
3563         }
3564         return 0;
3565 }
3566
3567 static void
3568 emx_dma_free(struct emx_softc *sc)
3569 {
3570         int i;
3571
3572         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3573
3574         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3575                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3576                                     sc->rx_data[i].num_rx_desc);
3577         }
3578
3579         /* Free top level busdma tag */
3580         if (sc->parent_dtag != NULL)
3581                 bus_dma_tag_destroy(sc->parent_dtag);
3582 }
3583
3584 static void
3585 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3586 {
3587         struct emx_softc *sc = ifp->if_softc;
3588
3589         switch (slz) {
3590         case IFNET_SERIALIZE_ALL:
3591                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3592                 break;
3593
3594         case IFNET_SERIALIZE_MAIN:
3595                 lwkt_serialize_enter(&sc->main_serialize);
3596                 break;
3597
3598         case IFNET_SERIALIZE_TX:
3599                 lwkt_serialize_enter(&sc->tx_serialize);
3600                 break;
3601
3602         case IFNET_SERIALIZE_RX(0):
3603                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3604                 break;
3605
3606         case IFNET_SERIALIZE_RX(1):
3607                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3608                 break;
3609
3610         default:
3611                 panic("%s unsupported serialize type\n", ifp->if_xname);
3612         }
3613 }
3614
3615 static void
3616 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3617 {
3618         struct emx_softc *sc = ifp->if_softc;
3619
3620         switch (slz) {
3621         case IFNET_SERIALIZE_ALL:
3622                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3623                 break;
3624
3625         case IFNET_SERIALIZE_MAIN:
3626                 lwkt_serialize_exit(&sc->main_serialize);
3627                 break;
3628
3629         case IFNET_SERIALIZE_TX:
3630                 lwkt_serialize_exit(&sc->tx_serialize);
3631                 break;
3632
3633         case IFNET_SERIALIZE_RX(0):
3634                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3635                 break;
3636
3637         case IFNET_SERIALIZE_RX(1):
3638                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3639                 break;
3640
3641         default:
3642                 panic("%s unsupported serialize type\n", ifp->if_xname);
3643         }
3644 }
3645
3646 static int
3647 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3648 {
3649         struct emx_softc *sc = ifp->if_softc;
3650
3651         switch (slz) {
3652         case IFNET_SERIALIZE_ALL:
3653                 return lwkt_serialize_array_try(sc->serializes,
3654                                                 EMX_NSERIALIZE, 0);
3655
3656         case IFNET_SERIALIZE_MAIN:
3657                 return lwkt_serialize_try(&sc->main_serialize);
3658
3659         case IFNET_SERIALIZE_TX:
3660                 return lwkt_serialize_try(&sc->tx_serialize);
3661
3662         case IFNET_SERIALIZE_RX(0):
3663                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3664
3665         case IFNET_SERIALIZE_RX(1):
3666                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3667
3668         default:
3669                 panic("%s unsupported serialize type\n", ifp->if_xname);
3670         }
3671 }
3672
3673 static void
3674 emx_serialize_skipmain(struct emx_softc *sc)
3675 {
3676         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3677 }
3678
3679 static void
3680 emx_deserialize_skipmain(struct emx_softc *sc)
3681 {
3682         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3683 }
3684
3685 #ifdef INVARIANTS
3686
3687 static void
3688 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3689                      boolean_t serialized)
3690 {
3691         struct emx_softc *sc = ifp->if_softc;
3692         int i;
3693
3694         switch (slz) {
3695         case IFNET_SERIALIZE_ALL:
3696                 if (serialized) {
3697                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3698                                 ASSERT_SERIALIZED(sc->serializes[i]);
3699                 } else {
3700                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3701                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3702                 }
3703                 break;
3704
3705         case IFNET_SERIALIZE_MAIN:
3706                 if (serialized)
3707                         ASSERT_SERIALIZED(&sc->main_serialize);
3708                 else
3709                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3710                 break;
3711
3712         case IFNET_SERIALIZE_TX:
3713                 if (serialized)
3714                         ASSERT_SERIALIZED(&sc->tx_serialize);
3715                 else
3716                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3717                 break;
3718
3719         case IFNET_SERIALIZE_RX(0):
3720                 if (serialized)
3721                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3722                 else
3723                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3724                 break;
3725
3726         case IFNET_SERIALIZE_RX(1):
3727                 if (serialized)
3728                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3729                 else
3730                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3731                 break;
3732
3733         default:
3734                 panic("%s unsupported serialize type\n", ifp->if_xname);
3735         }
3736 }
3737
3738 #endif  /* INVARIANTS */
3739
3740 #ifdef IFPOLL_ENABLE
3741
3742 static void
3743 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3744 {
3745         struct emx_softc *sc = ifp->if_softc;
3746         uint32_t reg_icr;
3747
3748         ASSERT_SERIALIZED(&sc->main_serialize);
3749
3750         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3751         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3752                 emx_serialize_skipmain(sc);
3753
3754                 callout_stop(&sc->timer);
3755                 sc->hw.mac.get_link_status = 1;
3756                 emx_update_link_status(sc);
3757                 callout_reset(&sc->timer, hz, emx_timer, sc);
3758
3759                 emx_deserialize_skipmain(sc);
3760         }
3761 }
3762
3763 static void
3764 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3765 {
3766         struct emx_softc *sc = ifp->if_softc;
3767
3768         ASSERT_SERIALIZED(&sc->tx_serialize);
3769
3770         emx_txeof(sc);
3771         if (!ifq_is_empty(&ifp->if_snd))
3772                 if_devstart(ifp);
3773 }
3774
3775 static void
3776 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3777 {
3778         struct emx_softc *sc = ifp->if_softc;
3779         struct emx_rxdata *rdata = arg;
3780
3781         ASSERT_SERIALIZED(&rdata->rx_serialize);
3782
3783         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3784 }
3785
3786 static void
3787 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3788 {
3789         struct emx_softc *sc = ifp->if_softc;
3790
3791         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3792
3793         if (info) {
3794                 int i;
3795
3796                 info->ifpi_status.status_func = emx_qpoll_status;
3797                 info->ifpi_status.serializer = &sc->main_serialize;
3798
3799                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3800                 info->ifpi_tx[0].arg = NULL;
3801                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3802
3803                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3804                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3805                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3806                         info->ifpi_rx[i].serializer =
3807                                 &sc->rx_data[i].rx_serialize;
3808                 }
3809
3810                 if (ifp->if_flags & IFF_RUNNING)
3811                         emx_disable_intr(sc);
3812         } else if (ifp->if_flags & IFF_RUNNING) {
3813                 emx_enable_intr(sc);
3814         }
3815 }
3816
3817 #endif  /* IFPOLL_ENABLE */
3818
3819 static void
3820 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3821 {
3822         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3823         if (sc->hw.mac.type == e1000_82574) {
3824                 int i;
3825
3826                 /*
3827                  * When using MSIX interrupts we need to
3828                  * throttle using the EITR register
3829                  */
3830                 for (i = 0; i < 4; ++i)
3831                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3832         }
3833 }
3834
3835 /*
3836  * Disable the L0s, 82574L Errata #20
3837  */
3838 static void
3839 emx_disable_aspm(struct emx_softc *sc)
3840 {
3841         uint16_t link_cap, link_ctrl;
3842         uint8_t pcie_ptr, reg;
3843         device_t dev = sc->dev;
3844
3845         switch (sc->hw.mac.type) {
3846         case e1000_82573:
3847         case e1000_82574:
3848                 break;
3849
3850         default:
3851                 return;
3852         }
3853
3854         pcie_ptr = pci_get_pciecap_ptr(dev);
3855         if (pcie_ptr == 0)
3856                 return;
3857
3858         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
3859         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
3860                 return;
3861
3862         if (bootverbose)
3863                 if_printf(&sc->arpcom.ac_if, "disable L0s\n");
3864
3865         reg = pcie_ptr + PCIER_LINKCTRL;
3866         link_ctrl = pci_read_config(dev, reg, 2);
3867         link_ctrl &= ~PCIEM_LNKCTL_ASPM_L0S;
3868         pci_write_config(dev, reg, link_ctrl, 2);
3869 }