sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  */
  27
  28 #include "opt_cpu.h"
  29
  30 #include <sys/param.h>
  31 #include <sys/systm.h>
  32 #include <sys/kernel.h>
  33 #include <sys/sysctl.h>
  34 #include <sys/malloc.h>
  35 #include <sys/memrange.h>
  36 #include <sys/cons.h>   /* cngetc() */
  37 #include <sys/machintr.h>
  38
  39 #include <sys/mplock2.h>
  40
  41 #include <vm/vm.h>
  42 #include <vm/vm_param.h>
  43 #include <vm/pmap.h>
  44 #include <vm/vm_kern.h>
  45 #include <vm/vm_extern.h>
  46 #include <sys/lock.h>
  47 #include <vm/vm_map.h>
  48 #include <sys/user.h>
  49 #ifdef GPROF
  50 #include <sys/gmon.h>
  51 #endif
  52
  53 #include <machine/smp.h>
  54 #include <machine_base/apic/apicreg.h>
  55 #include <machine/atomic.h>
  56 #include <machine/cpufunc.h>
  57 #include <machine_base/apic/lapic.h>
  58 #include <machine_base/apic/ioapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64 #include <machine/pmap_inval.h>
  65
  66 #include <machine/md_var.h>             /* setidt() */
  67 #include <machine_base/icu/icu.h>       /* IPIs */
  68 #include <machine_base/icu/icu_var.h>
  69 #include <machine_base/apic/ioapic_abi.h>
  70 #include <machine/intr_machdep.h>       /* IPIs */
  71
  72 #define WARMBOOT_TARGET         0
  73 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  74 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  75
  76 #define CMOS_REG                (0x70)
  77 #define CMOS_DATA               (0x71)
  78 #define BIOS_RESET              (0x0f)
  79 #define BIOS_WARM               (0x0a)
  80
  81 /*
  82  * this code MUST be enabled here and in mpboot.s.
  83  * it follows the very early stages of AP boot by placing values in CMOS ram.
  84  * it NORMALLY will never be needed and thus the primitive method for enabling.
  85  *
  86  */
  87 #if defined(CHECK_POINTS)
  88 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
  89 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
  90
  91 #define CHECK_INIT(D);                          \
  92         CHECK_WRITE(0x34, (D));                 \
  93         CHECK_WRITE(0x35, (D));                 \
  94         CHECK_WRITE(0x36, (D));                 \
  95         CHECK_WRITE(0x37, (D));                 \
  96         CHECK_WRITE(0x38, (D));                 \
  97         CHECK_WRITE(0x39, (D));
  98
  99 #define CHECK_PRINT(S);                         \
 100         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 101            (S),                                 \
 102            CHECK_READ(0x34),                    \
 103            CHECK_READ(0x35),                    \
 104            CHECK_READ(0x36),                    \
 105            CHECK_READ(0x37),                    \
 106            CHECK_READ(0x38),                    \
 107            CHECK_READ(0x39));
 108
 109 #else                           /* CHECK_POINTS */
 110
 111 #define CHECK_INIT(D)
 112 #define CHECK_PRINT(S)
 113
 114 #endif                          /* CHECK_POINTS */
 115
 116 /*
 117  * Values to send to the POST hardware.
 118  */
 119 #define MP_BOOTADDRESS_POST     0x10
 120 #define MP_PROBE_POST           0x11
 121 #define MPTABLE_PASS1_POST      0x12
 122
 123 #define MP_START_POST           0x13
 124 #define MP_ENABLE_POST          0x14
 125 #define MPTABLE_PASS2_POST      0x15
 126
 127 #define START_ALL_APS_POST      0x16
 128 #define INSTALL_AP_TRAMP_POST   0x17
 129 #define START_AP_POST           0x18
 130
 131 #define MP_ANNOUNCE_POST        0x19
 132
 133 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 134 int     current_postcode;
 135
 136 /** XXX FIXME: what system files declare these??? */
 137 extern struct region_descriptor r_gdt, r_idt;
 138
 139 extern int nkpt;
 140 extern int naps;
 141
 142 int64_t tsc0_offset;
 143 extern int64_t tsc_offsets[];
 144
 145 /* AP uses this during bootstrap.  Do not staticize.  */
 146 char *bootSTK;
 147 static int bootAP;
 148
 149 struct pcb stoppcbs[MAXCPU];
 150
 151 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 152
 153 /*
 154  * Local data and functions.
 155  */
 156
 157 static u_int    boot_address;
 158 static int      mp_finish;
 159 static int      mp_finish_lapic;
 160
 161 static void     mp_enable(u_int boot_addr);
 162
 163 static int      start_all_aps(u_int boot_addr);
 164 #if 0
 165 static void     install_ap_tramp(u_int boot_addr);
 166 #endif
 167 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 168 static int      smitest(void);
 169 static void     cpu_simple_setup(void);
 170
 171 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 172 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
 173 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 174 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 175 static u_int    bootMP_size;
 176
 177 /*
 178  * Calculate usable address in base memory for AP trampoline code.
 179  */
 180 u_int
 181 mp_bootaddress(u_int basemem)
 182 {
 183         POSTCODE(MP_BOOTADDRESS_POST);
 184
 185         bootMP_size = mptramp_end - mptramp_start;
 186         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 187         if (((basemem * 1024) - boot_address) < bootMP_size)
 188                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 189         /* 3 levels of page table pages */
 190         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 191
 192         return mptramp_pagetables;
 193 }
 194
 195 /*
 196  * Startup the SMP processors.
 197  */
 198 void
 199 mp_start(void)
 200 {
 201         POSTCODE(MP_START_POST);
 202         mp_enable(boot_address);
 203 }
 204
 205
 206 /*
 207  * Print various information about the SMP system hardware and setup.
 208  */
 209 void
 210 mp_announce(void)
 211 {
 212         int     x;
 213
 214         POSTCODE(MP_ANNOUNCE_POST);
 215
 216         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 217         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
 218         for (x = 1; x <= naps; ++x)
 219                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
 220
 221         if (!ioapic_enable)
 222                 kprintf(" Warning: APIC I/O disabled\n");
 223 }
 224
 225 /*
 226  * AP cpu's call this to sync up protected mode.
 227  *
 228  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 229  */
 230 void
 231 init_secondary(void)
 232 {
 233         int     gsel_tss;
 234         int     x, myid = bootAP;
 235         u_int64_t msr, cr0;
 236         struct mdglobaldata *md;
 237         struct privatespace *ps;
 238
 239         ps = &CPU_prvspace[myid];
 240
 241         gdt_segs[GPROC0_SEL].ssd_base =
 242                 (long) &ps->mdglobaldata.gd_common_tss;
 243         ps->mdglobaldata.mi.gd_prvspace = ps;
 244
 245         /* We fill the 32-bit segment descriptors */
 246         for (x = 0; x < NGDT; x++) {
 247                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 248                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 249         }
 250         /* And now a 64-bit one */
 251         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 252             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 253
 254         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 255         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 256         lgdt(&r_gdt);                   /* does magic intra-segment return */
 257
 258         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 259         wrmsr(MSR_FSBASE, 0);           /* User value */
 260         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 261         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 262
 263         lidt(&r_idt);
 264
 265 #if 0
 266         lldt(_default_ldt);
 267         mdcpu->gd_currentldt = _default_ldt;
 268 #endif
 269
 270         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 271         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 272
 273         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 274
 275         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 276 #if 0 /* JG XXX */
 277         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 278 #endif
 279         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 280         md->gd_common_tssd = *md->gd_tss_gdt;
 281
 282         /* double fault stack */
 283         md->gd_common_tss.tss_ist1 =
 284                 (long)&md->mi.gd_prvspace->idlestack[
 285                         sizeof(md->mi.gd_prvspace->idlestack)];
 286
 287         ltr(gsel_tss);
 288
 289         /*
 290          * Set to a known state:
 291          * Set by mpboot.s: CR0_PG, CR0_PE
 292          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 293          */
 294         cr0 = rcr0();
 295         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 296         load_cr0(cr0);
 297
 298         /* Set up the fast syscall stuff */
 299         msr = rdmsr(MSR_EFER) | EFER_SCE;
 300         wrmsr(MSR_EFER, msr);
 301         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 302         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 303         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 304               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 305         wrmsr(MSR_STAR, msr);
 306         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 307
 308         pmap_set_opt();         /* PSE/4MB pages, etc */
 309 #if JGXXX
 310         /* Initialize the PAT MSR. */
 311         pmap_init_pat();
 312 #endif
 313
 314         /* set up CPU registers and state */
 315         cpu_setregs();
 316
 317         /* set up SSE/NX registers */
 318         initializecpu();
 319
 320         /* set up FPU state on the AP */
 321         npxinit(__INITIAL_NPXCW__);
 322
 323         /* disable the APIC, just to be SURE */
 324         lapic->svr &= ~APIC_SVR_ENABLE;
 325 }
 326
 327 /*******************************************************************
 328  * local functions and data
 329  */
 330
 331 /*
 332  * start the SMP system
 333  */
 334 static void
 335 mp_enable(u_int boot_addr)
 336 {
 337         int error;
 338
 339         POSTCODE(MP_ENABLE_POST);
 340
 341         error = lapic_config();
 342         if (error) {
 343                 if (ioapic_enable) {
 344                         ioapic_enable = 0;
 345                         icu_reinit_noioapic();
 346                 }
 347                 cpu_simple_setup();
 348                 return;
 349         }
 350
 351         /* Initialize BSP's local APIC */
 352         lapic_init(TRUE);
 353
 354         /* start each Application Processor */
 355         start_all_aps(boot_addr);
 356
 357         if (ioapic_enable) {
 358                 error = ioapic_config();
 359                 if (error) {
 360                         ioapic_enable = 0;
 361                         icu_reinit_noioapic();
 362                         lapic_fixup_noioapic();
 363                 }
 364         }
 365 }
 366
 367 /*
 368  * start each AP in our list
 369  */
 370 static int
 371 start_all_aps(u_int boot_addr)
 372 {
 373         vm_offset_t va = boot_address + KERNBASE;
 374         u_int64_t *pt4, *pt3, *pt2;
 375         int     x, i, pg;
 376         int     shift;
 377         int     smicount;
 378         int     smibest;
 379         int     smilast;
 380         u_char  mpbiosreason;
 381         u_long  mpbioswarmvec;
 382         struct mdglobaldata *gd;
 383         struct privatespace *ps;
 384
 385         POSTCODE(START_ALL_APS_POST);
 386
 387         /* install the AP 1st level boot code */
 388         pmap_kenter(va, boot_address);
 389         cpu_invlpg((void *)va);         /* JG XXX */
 390         bcopy(mptramp_start, (void *)va, bootMP_size);
 391
 392         /* Locate the page tables, they'll be below the trampoline */
 393         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
 394         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
 395         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
 396
 397         /* Create the initial 1GB replicated page tables */
 398         for (i = 0; i < 512; i++) {
 399                 /* Each slot of the level 4 pages points to the same level 3 page */
 400                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
 401                 pt4[i] |= PG_V | PG_RW | PG_U;
 402
 403                 /* Each slot of the level 3 pages points to the same level 2 page */
 404                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
 405                 pt3[i] |= PG_V | PG_RW | PG_U;
 406
 407                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
 408                 pt2[i] = i * (2 * 1024 * 1024);
 409                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
 410         }
 411
 412         /* save the current value of the warm-start vector */
 413         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
 414         outb(CMOS_REG, BIOS_RESET);
 415         mpbiosreason = inb(CMOS_DATA);
 416
 417         /* setup a vector to our boot code */
 418         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 419         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
 420         outb(CMOS_REG, BIOS_RESET);
 421         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 422
 423         /*
 424          * If we have a TSC we can figure out the SMI interrupt rate.
 425          * The SMI does not necessarily use a constant rate.  Spend
 426          * up to 250ms trying to figure it out.
 427          */
 428         smibest = 0;
 429         if (cpu_feature & CPUID_TSC) {
 430                 set_apic_timer(275000);
 431                 smilast = read_apic_timer();
 432                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
 433                         smicount = smitest();
 434                         if (smibest == 0 || smilast - smicount < smibest)
 435                                 smibest = smilast - smicount;
 436                         smilast = smicount;
 437                 }
 438                 if (smibest > 250000)
 439                         smibest = 0;
 440                 if (smibest) {
 441                         smibest = smibest * (int64_t)1000000 /
 442                                   get_apic_timer_frequency();
 443                 }
 444         }
 445         if (smibest)
 446                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
 447                         1000000 / smibest, smibest);
 448
 449         /* start each AP */
 450         for (x = 1; x <= naps; ++x) {
 451
 452                 /* This is a bit verbose, it will go away soon.  */
 453
 454                 /* first page of AP's private space */
 455                 pg = x * x86_64_btop(sizeof(struct privatespace));
 456
 457                 /* allocate new private data page(s) */
 458                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
 459                                 MDGLOBALDATA_BASEALLOC_SIZE);
 460
 461                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
 462                 bzero(gd, sizeof(*gd));
 463                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
 464
 465                 /* prime data page for it to use */
 466                 mi_gdinit(&gd->mi, x);
 467                 cpu_gdinit(gd, x);
 468                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (naps + 1));
 469                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (naps + 1));
 470
 471                 /* setup a vector to our boot code */
 472                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 473                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
 474                 outb(CMOS_REG, BIOS_RESET);
 475                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 476
 477                 /*
 478                  * Setup the AP boot stack
 479                  */
 480                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
 481                 bootAP = x;
 482
 483                 /* attempt to start the Application Processor */
 484                 CHECK_INIT(99); /* setup checkpoints */
 485                 if (!start_ap(gd, boot_addr, smibest)) {
 486                         kprintf("\nAP #%d (PHY# %d) failed!\n",
 487                                 x, CPUID_TO_APICID(x));
 488                         CHECK_PRINT("trace");   /* show checkpoints */
 489                         /* better panic as the AP may be running loose */
 490                         kprintf("panic y/n? [y] ");
 491                         if (cngetc() != 'n')
 492                                 panic("bye-bye");
 493                 }
 494                 CHECK_PRINT("trace");           /* show checkpoints */
 495         }
 496
 497         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
 498         ncpus = x;
 499
 500         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
 501         for (shift = 0; (1 << shift) <= ncpus; ++shift)
 502                 ;
 503         --shift;
 504         ncpus2_shift = shift;
 505         ncpus2 = 1 << shift;
 506         ncpus2_mask = ncpus2 - 1;
 507
 508         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
 509         if ((1 << shift) < ncpus)
 510                 ++shift;
 511         ncpus_fit = 1 << shift;
 512         ncpus_fit_mask = ncpus_fit - 1;
 513
 514         /* build our map of 'other' CPUs */
 515         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 516         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
 517         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
 518
 519         /* restore the warmstart vector */
 520         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
 521         outb(CMOS_REG, BIOS_RESET);
 522         outb(CMOS_DATA, mpbiosreason);
 523
 524         /*
 525          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
 526          * up, clean out the P==V mapping we did earlier.
 527          */
 528         pmap_set_opt();
 529
 530         /*
 531          * Wait all APs to finish initializing LAPIC
 532          */
 533         mp_finish_lapic = 1;
 534         if (bootverbose)
 535                 kprintf("SMP: Waiting APs LAPIC initialization\n");
 536         if (cpu_feature & CPUID_TSC)
 537                 tsc0_offset = rdtsc();
 538         tsc_offsets[0] = 0;
 539         rel_mplock();
 540         while (smp_lapic_mask != smp_startup_mask) {
 541                 cpu_lfence();
 542                 if (cpu_feature & CPUID_TSC)
 543                         tsc0_offset = rdtsc();
 544         }
 545         while (try_mplock() == 0)
 546                 ;
 547
 548         /* number of APs actually started */
 549         return ncpus - 1;
 550 }
 551
 552
 553 /*
 554  * load the 1st level AP boot code into base memory.
 555  */
 556
 557 /* targets for relocation */
 558 extern void bigJump(void);
 559 extern void bootCodeSeg(void);
 560 extern void bootDataSeg(void);
 561 extern void MPentry(void);
 562 extern u_int MP_GDT;
 563 extern u_int mp_gdtbase;
 564
 565 #if 0
 566
 567 static void
 568 install_ap_tramp(u_int boot_addr)
 569 {
 570         int     x;
 571         int     size = *(int *) ((u_long) & bootMP_size);
 572         u_char *src = (u_char *) ((u_long) bootMP);
 573         u_char *dst = (u_char *) boot_addr + KERNBASE;
 574         u_int   boot_base = (u_int) bootMP;
 575         u_int8_t *dst8;
 576         u_int16_t *dst16;
 577         u_int32_t *dst32;
 578
 579         POSTCODE(INSTALL_AP_TRAMP_POST);
 580
 581         for (x = 0; x < size; ++x)
 582                 *dst++ = *src++;
 583
 584         /*
 585          * modify addresses in code we just moved to basemem. unfortunately we
 586          * need fairly detailed info about mpboot.s for this to work.  changes
 587          * to mpboot.s might require changes here.
 588          */
 589
 590         /* boot code is located in KERNEL space */
 591         dst = (u_char *) boot_addr + KERNBASE;
 592
 593         /* modify the lgdt arg */
 594         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
 595         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
 596
 597         /* modify the ljmp target for MPentry() */
 598         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
 599         *dst32 = ((u_int) MPentry - KERNBASE);
 600
 601         /* modify the target for boot code segment */
 602         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
 603         dst8 = (u_int8_t *) (dst16 + 1);
 604         *dst16 = (u_int) boot_addr & 0xffff;
 605         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 606
 607         /* modify the target for boot data segment */
 608         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
 609         dst8 = (u_int8_t *) (dst16 + 1);
 610         *dst16 = (u_int) boot_addr & 0xffff;
 611         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 612 }
 613
 614 #endif
 615
 616 /*
 617  * This function starts the AP (application processor) identified
 618  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
 619  * to accomplish this.  This is necessary because of the nuances
 620  * of the different hardware we might encounter.  It ain't pretty,
 621  * but it seems to work.
 622  *
 623  * NOTE: eventually an AP gets to ap_init(), which is called just
 624  * before the AP goes into the LWKT scheduler's idle loop.
 625  */
 626 static int
 627 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
 628 {
 629         int     physical_cpu;
 630         int     vector;
 631         u_long  icr_lo, icr_hi;
 632
 633         POSTCODE(START_AP_POST);
 634
 635         /* get the PHYSICAL APIC ID# */
 636         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
 637
 638         /* calculate the vector */
 639         vector = (boot_addr >> 12) & 0xff;
 640
 641         /* We don't want anything interfering */
 642         cpu_disable_intr();
 643
 644         /* Make sure the target cpu sees everything */
 645         wbinvd();
 646
 647         /*
 648          * Try to detect when a SMI has occurred, wait up to 200ms.
 649          *
 650          * If a SMI occurs during an AP reset but before we issue
 651          * the STARTUP command, the AP may brick.  To work around
 652          * this problem we hold off doing the AP startup until
 653          * after we have detected the SMI.  Hopefully another SMI
 654          * will not occur before we finish the AP startup.
 655          *
 656          * Retries don't seem to help.  SMIs have a window of opportunity
 657          * and if USB->legacy keyboard emulation is enabled in the BIOS
 658          * the interrupt rate can be quite high.
 659          *
 660          * NOTE: Don't worry about the L1 cache load, it might bloat
 661          *       ldelta a little but ndelta will be so huge when the SMI
 662          *       occurs the detection logic will still work fine.
 663          */
 664         if (smibest) {
 665                 set_apic_timer(200000);
 666                 smitest();
 667         }
 668
 669         /*
 670          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
 671          * and running the target CPU. OR this INIT IPI might be latched (P5
 672          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
 673          * ignored.
 674          *
 675          * see apic/apicreg.h for icr bit definitions.
 676          *
 677          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
 678          */
 679
 680         /*
 681          * Setup the address for the target AP.  We can setup
 682          * icr_hi once and then just trigger operations with
 683          * icr_lo.
 684          */
 685         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
 686         icr_hi |= (physical_cpu << 24);
 687         icr_lo = lapic->icr_lo & 0xfff00000;
 688         lapic->icr_hi = icr_hi;
 689
 690         /*
 691          * Do an INIT IPI: assert RESET
 692          *
 693          * Use edge triggered mode to assert INIT
 694          */
 695         lapic->icr_lo = icr_lo | 0x00004500;
 696         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 697                  /* spin */ ;
 698
 699         /*
 700          * The spec calls for a 10ms delay but we may have to use a
 701          * MUCH lower delay to avoid bricking an AP due to a fast SMI
 702          * interrupt.  We have other loops here too and dividing by 2
 703          * doesn't seem to be enough even after subtracting 350us,
 704          * so we divide by 4.
 705          *
 706          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
 707          * interrupt was detected we use the full 10ms.
 708          */
 709         if (smibest == 0)
 710                 u_sleep(10000);
 711         else if (smibest < 150 * 4 + 350)
 712                 u_sleep(150);
 713         else if ((smibest - 350) / 4 < 10000)
 714                 u_sleep((smibest - 350) / 4);
 715         else
 716                 u_sleep(10000);
 717
 718         /*
 719          * Do an INIT IPI: deassert RESET
 720          *
 721          * Use level triggered mode to deassert.  It is unclear
 722          * why we need to do this.
 723          */
 724         lapic->icr_lo = icr_lo | 0x00008500;
 725         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 726                  /* spin */ ;
 727         u_sleep(150);                           /* wait 150us */
 728
 729         /*
 730          * Next we do a STARTUP IPI: the previous INIT IPI might still be
 731          * latched, (P5 bug) this 1st STARTUP would then terminate
 732          * immediately, and the previously started INIT IPI would continue. OR
 733          * the previous INIT IPI has already run. and this STARTUP IPI will
 734          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
 735          * will run.
 736          */
 737         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 738         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 739                  /* spin */ ;
 740         u_sleep(200);           /* wait ~200uS */
 741
 742         /*
 743          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
 744          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
 745          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
 746          * recognized after hardware RESET or INIT IPI.
 747          */
 748         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 749         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 750                  /* spin */ ;
 751
 752         /* Resume normal operation */
 753         cpu_enable_intr();
 754
 755         /* wait for it to start, see ap_init() */
 756         set_apic_timer(5000000);/* == 5 seconds */
 757         while (read_apic_timer()) {
 758                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
 759                         return 1;       /* return SUCCESS */
 760         }
 761
 762         return 0;               /* return FAILURE */
 763 }
 764
 765 static
 766 int
 767 smitest(void)
 768 {
 769         int64_t ltsc;
 770         int64_t ntsc;
 771         int64_t ldelta;
 772         int64_t ndelta;
 773         int count;
 774
 775         ldelta = 0;
 776         ndelta = 0;
 777         while (read_apic_timer()) {
 778                 ltsc = rdtsc();
 779                 for (count = 0; count < 100; ++count)
 780                         ntsc = rdtsc(); /* force loop to occur */
 781                 if (ldelta) {
 782                         ndelta = ntsc - ltsc;
 783                         if (ldelta > ndelta)
 784                                 ldelta = ndelta;
 785                         if (ndelta > ldelta * 2)
 786                                 break;
 787                 } else {
 788                         ldelta = ntsc - ltsc;
 789                 }
 790         }
 791         return(read_apic_timer());
 792 }
 793
 794 /*
 795  * Synchronously flush the TLB on all other CPU's.  The current cpu's
 796  * TLB is not flushed.  If the caller wishes to flush the current cpu's
 797  * TLB the caller must call cpu_invltlb() in addition to smp_invltlb().
 798  *
 799  * NOTE: If for some reason we were unable to start all cpus we cannot
 800  *       safely use broadcast IPIs.
 801  */
 802
 803 static cpumask_t smp_invltlb_req;
 804
 805 #define SMP_INVLTLB_DEBUG
 806
 807 void
 808 smp_invltlb(void)
 809 {
 810 #ifdef SMP
 811         struct mdglobaldata *md = mdcpu;
 812 #ifdef SMP_INVLTLB_DEBUG
 813         long count = 0;
 814         long xcount = 0;
 815 #endif
 816
 817         crit_enter_gd(&md->mi);
 818         md->gd_invltlb_ret = 0;
 819         ++md->mi.gd_cnt.v_smpinvltlb;
 820         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 821 #ifdef SMP_INVLTLB_DEBUG
 822 again:
 823 #endif
 824         if (smp_startup_mask == smp_active_mask) {
 825                 all_but_self_ipi(XINVLTLB_OFFSET);
 826         } else {
 827                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
 828                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
 829         }
 830
 831 #ifdef SMP_INVLTLB_DEBUG
 832         if (xcount)
 833                 kprintf("smp_invltlb: ipi sent\n");
 834 #endif
 835         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
 836                (smp_active_mask & ~md->mi.gd_cpumask)) {
 837                 cpu_mfence();
 838                 cpu_pause();
 839 #ifdef SMP_INVLTLB_DEBUG
 840                 /* DEBUGGING */
 841                 if (++count == 400000000) {
 842                         print_backtrace(-1);
 843                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
 844                                 "rflags %016jx retry",
 845                               (long)md->gd_invltlb_ret,
 846                               (long)smp_invltlb_req,
 847                               (intmax_t)read_rflags());
 848                         __asm __volatile ("sti");
 849                         ++xcount;
 850                         if (xcount > 2)
 851                                 lwkt_process_ipiq();
 852                         if (xcount > 3) {
 853                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
 854                                                       ~md->mi.gd_cpumask &
 855                                                       smp_active_mask);
 856                                 globaldata_t xgd;
 857
 858                                 kprintf("bcpu %d\n", bcpu);
 859                                 xgd = globaldata_find(bcpu);
 860                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
 861                         }
 862                         if (xcount > 5)
 863                                 Debugger("giving up");
 864                         count = 0;
 865                         goto again;
 866                 }
 867 #endif
 868         }
 869         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 870         crit_exit_gd(&md->mi);
 871 #endif
 872 }
 873
 874 #ifdef SMP
 875
 876 /*
 877  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
 878  * bother to bump the critical section count or nested interrupt count
 879  * so only do very low level operations here.
 880  */
 881 void
 882 smp_invltlb_intr(void)
 883 {
 884         struct mdglobaldata *md = mdcpu;
 885         struct mdglobaldata *omd;
 886         cpumask_t mask;
 887         int cpu;
 888
 889         cpu_mfence();
 890         mask = smp_invltlb_req;
 891         cpu_invltlb();
 892         while (mask) {
 893                 cpu = BSFCPUMASK(mask);
 894                 mask &= ~CPUMASK(cpu);
 895                 omd = (struct mdglobaldata *)globaldata_find(cpu);
 896                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
 897         }
 898 }
 899
 900 #endif
 901
 902 /*
 903  * When called the executing CPU will send an IPI to all other CPUs
 904  *  requesting that they halt execution.
 905  *
 906  * Usually (but not necessarily) called with 'other_cpus' as its arg.
 907  *
 908  *  - Signals all CPUs in map to stop.
 909  *  - Waits for each to stop.
 910  *
 911  * Returns:
 912  *  -1: error
 913  *   0: NA
 914  *   1: ok
 915  *
 916  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
 917  *            from executing at same time.
 918  */
 919 int
 920 stop_cpus(cpumask_t map)
 921 {
 922         map &= smp_active_mask;
 923
 924         /* send the Xcpustop IPI to all CPUs in map */
 925         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
 926
 927         while ((stopped_cpus & map) != map)
 928                 /* spin */ ;
 929
 930         return 1;
 931 }
 932
 933
 934 /*
 935  * Called by a CPU to restart stopped CPUs.
 936  *
 937  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
 938  *
 939  *  - Signals all CPUs in map to restart.
 940  *  - Waits for each to restart.
 941  *
 942  * Returns:
 943  *  -1: error
 944  *   0: NA
 945  *   1: ok
 946  */
 947 int
 948 restart_cpus(cpumask_t map)
 949 {
 950         /* signal other cpus to restart */
 951         started_cpus = map & smp_active_mask;
 952
 953         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
 954                 /* spin */ ;
 955
 956         return 1;
 957 }
 958
 959 /*
 960  * This is called once the mpboot code has gotten us properly relocated
 961  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
 962  * and when it returns the scheduler will call the real cpu_idle() main
 963  * loop for the idlethread.  Interrupts are disabled on entry and should
 964  * remain disabled at return.
 965  */
 966 void
 967 ap_init(void)
 968 {
 969         int     cpu_id;
 970
 971         /*
 972          * Adjust smp_startup_mask to signal the BSP that we have started
 973          * up successfully.  Note that we do not yet hold the BGL.  The BSP
 974          * is waiting for our signal.
 975          *
 976          * We can't set our bit in smp_active_mask yet because we are holding
 977          * interrupts physically disabled and remote cpus could deadlock
 978          * trying to send us an IPI.
 979          */
 980         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
 981         cpu_mfence();
 982
 983         /*
 984          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
 985          * non-zero, then get the MP lock.
 986          *
 987          * Note: We are in a critical section.
 988          *
 989          * Note: we are the idle thread, we can only spin.
 990          *
 991          * Note: The load fence is memory volatile and prevents the compiler
 992          * from improperly caching mp_finish_lapic, and the cpu from improperly
 993          * caching it.
 994          */
 995         while (mp_finish_lapic == 0)
 996                 cpu_lfence();
 997         while (try_mplock() == 0)
 998                 ;
 999
1000         if (cpu_feature & CPUID_TSC) {
1001                 /*
1002                  * The BSP is constantly updating tsc0_offset, figure out
1003                  * the relative difference to synchronize ktrdump.
1004                  */
1005                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
1006         }
1007
1008         /* BSP may have changed PTD while we're waiting for the lock */
1009         cpu_invltlb();
1010
1011         /* Build our map of 'other' CPUs. */
1012         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1013
1014         /* A quick check from sanity claus */
1015         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
1016         if (mycpu->gd_cpuid != cpu_id) {
1017                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
1018                 kprintf("SMP: actual cpuid = %d lapicid %d\n",
1019                         cpu_id, (lapic->id & 0xff000000) >> 24);
1020 #if JGXXX
1021                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
1022 #endif
1023                 panic("cpuid mismatch! boom!!");
1024         }
1025
1026         /* Initialize AP's local APIC for irq's */
1027         lapic_init(FALSE);
1028
1029         /* LAPIC initialization is done */
1030         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
1031         cpu_mfence();
1032
1033         /* Let BSP move onto the next initialization stage */
1034         rel_mplock();
1035
1036         /*
1037          * Interlock for finalization.  Wait until mp_finish is non-zero,
1038          * then get the MP lock.
1039          *
1040          * Note: We are in a critical section.
1041          *
1042          * Note: we are the idle thread, we can only spin.
1043          *
1044          * Note: The load fence is memory volatile and prevents the compiler
1045          * from improperly caching mp_finish, and the cpu from improperly
1046          * caching it.
1047          */
1048         while (mp_finish == 0)
1049                 cpu_lfence();
1050         while (try_mplock() == 0)
1051                 ;
1052
1053         /* BSP may have changed PTD while we're waiting for the lock */
1054         cpu_invltlb();
1055
1056         /* Set memory range attributes for this CPU to match the BSP */
1057         mem_range_AP_init();
1058
1059         /*
1060          * Once we go active we must process any IPIQ messages that may
1061          * have been queued, because no actual IPI will occur until we
1062          * set our bit in the smp_active_mask.  If we don't the IPI
1063          * message interlock could be left set which would also prevent
1064          * further IPIs.
1065          *
1066          * The idle loop doesn't expect the BGL to be held and while
1067          * lwkt_switch() normally cleans things up this is a special case
1068          * because we returning almost directly into the idle loop.
1069          *
1070          * The idle thread is never placed on the runq, make sure
1071          * nothing we've done put it there.
1072          */
1073         KKASSERT(get_mplock_count(curthread) == 1);
1074         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1075
1076         /*
1077          * Enable interrupts here.  idle_restore will also do it, but
1078          * doing it here lets us clean up any strays that got posted to
1079          * the CPU during the AP boot while we are still in a critical
1080          * section.
1081          */
1082         __asm __volatile("sti; pause; pause"::);
1083         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1084
1085         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1086         lwkt_process_ipiq();
1087
1088         /*
1089          * Releasing the mp lock lets the BSP finish up the SMP init
1090          */
1091         rel_mplock();
1092         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1093 }
1094
1095 /*
1096  * Get SMP fully working before we start initializing devices.
1097  */
1098 static
1099 void
1100 ap_finish(void)
1101 {
1102         mp_finish = 1;
1103         if (bootverbose)
1104                 kprintf("Finish MP startup\n");
1105         rel_mplock();
1106         while (smp_active_mask != smp_startup_mask)
1107                 cpu_lfence();
1108         while (try_mplock() == 0)
1109                 ;
1110         if (bootverbose) {
1111                 kprintf("Active CPU Mask: %016jx\n",
1112                         (uintmax_t)smp_active_mask);
1113         }
1114 }
1115
1116 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1117
1118 void
1119 cpu_send_ipiq(int dcpu)
1120 {
1121         if (CPUMASK(dcpu) & smp_active_mask)
1122                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1123 }
1124
1125 #if 0   /* single_apic_ipi_passive() not working yet */
1126 /*
1127  * Returns 0 on failure, 1 on success
1128  */
1129 int
1130 cpu_send_ipiq_passive(int dcpu)
1131 {
1132         int r = 0;
1133         if (CPUMASK(dcpu) & smp_active_mask) {
1134                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1135                                         APIC_DELMODE_FIXED);
1136         }
1137         return(r);
1138 }
1139 #endif
1140
1141 static void
1142 cpu_simple_setup(void)
1143 {
1144         /* build our map of 'other' CPUs */
1145         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1146         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1147         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1148
1149         pmap_set_opt();
1150
1151         if (cpu_feature & CPUID_TSC)
1152                 tsc0_offset = rdtsc();
1153 }