gnu/usr.bin/as/opcode/i386.h

   1 /* i386-opcode.h -- Intel 80386 opcode table
   2    Copyright (C) 1989, 1991, Free Software Foundation.
   3
   4 This file is part of GAS, the GNU Assembler.
   5
   6 GAS is free software; you can redistribute it and/or modify
   7 it under the terms of the GNU General Public License as published by
   8 the Free Software Foundation; either version 1, or (at your option)
   9 any later version.
  10
  11 GAS is distributed in the hope that it will be useful,
  12 but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 GNU General Public License for more details.
  15
  16 You should have received a copy of the GNU General Public License
  17 along with GAS; see the file COPYING.  If not, write to
  18 the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.  */
  19
  20 /* $FreeBSD: src/gnu/usr.bin/as/opcode/i386.h,v 1.12 1999/11/28 01:11:35 obrien Exp $ */
  21
  22 static const template i386_optab[] = {
  23
  24 #define _ None
  25 /* move instructions */
  26 { "mov", 2, 0xa0, _, DW|NoModrm, Disp32, Acc, 0 },
  27 { "mov", 2, 0x88, _, DW|Modrm, Reg, Reg|Mem, 0 },
  28 { "mov", 2, 0xb0, _, ShortFormW, Imm, Reg, 0 },
  29 { "mov", 2, 0xc6, _,  W|Modrm,  Imm, Reg|Mem, 0 },
  30 { "mov", 2, 0x8c, _, D|Modrm,  SReg3|SReg2, WordReg|WordMem, 0 },
  31 /* move to/from control debug registers */
  32 { "mov", 2, 0x0f20, _, D|Modrm, Control, Reg32, 0},
  33 { "mov", 2, 0x0f21, _, D|Modrm, Debug, Reg32, 0},
  34 { "mov", 2, 0x0f24, _, D|Modrm, Test, Reg32, 0},
  35
  36 /* move with sign extend */
  37 /* "movsbl" & "movsbw" must not be unified into "movsb" to avoid
  38    conflict with the "movs" string move instruction.  Thus,
  39    {"movsb", 2, 0x0fbe, _, ReverseRegRegmem|Modrm, Reg8|Mem,  Reg16|Reg32, 0},
  40    is not kosher; we must seperate the two instructions. */
  41 {"movsbl", 2, 0x0fbe, _, ReverseRegRegmem|Modrm, Reg8|Mem,  Reg32, 0},
  42 {"movsbw", 2, 0x660fbe, _, ReverseRegRegmem|Modrm, Reg8|Mem,  Reg16, 0},
  43 {"movswl", 2, 0x0fbf, _, ReverseRegRegmem|Modrm, Reg16|Mem, Reg32, 0},
  44
  45 /* move with zero extend */
  46 {"movzb", 2, 0x0fb6, _, ReverseRegRegmem|Modrm, Reg8|Mem, Reg16|Reg32, 0},
  47 {"movzwl", 2, 0x0fb7, _, ReverseRegRegmem|Modrm, Reg16|Mem, Reg32, 0},
  48
  49 /* push instructions */
  50 {"push", 1, 0x50, _, ShortForm, WordReg,0,0 },
  51 {"push", 1, 0xff, 0x6,  Modrm, WordReg|WordMem, 0, 0 },
  52 {"push", 1, 0x6a, _, NoModrm, Imm8S, 0, 0},
  53 {"push", 1, 0x68, _, NoModrm, Imm16|Imm32, 0, 0},
  54 {"push", 1, 0x06, _,  Seg2ShortForm, SReg2,0,0 },
  55 {"push", 1, 0x0fa0, _, Seg3ShortForm, SReg3,0,0 },
  56 /* push all */
  57 {"pusha", 0, 0x60, _, NoModrm, 0, 0, 0 },
  58
  59 /* pop instructions */
  60 {"pop", 1, 0x58, _, ShortForm, WordReg,0,0 },
  61 {"pop", 1, 0x8f, 0x0,  Modrm, WordReg|WordMem, 0, 0 },
  62 #define POP_SEG_SHORT 0x7
  63 {"pop", 1, 0x07, _,  Seg2ShortForm, SReg2,0,0 },
  64 {"pop", 1, 0x0fa1, _, Seg3ShortForm, SReg3,0,0 },
  65 /* pop all */
  66 {"popa", 0, 0x61, _, NoModrm, 0, 0, 0 },
  67
  68 /* xchg exchange instructions
  69    xchg commutes:  we allow both operand orders */
  70 {"xchg", 2, 0x90, _, ShortForm, WordReg, Acc, 0 },
  71 {"xchg", 2, 0x90, _, ShortForm, Acc, WordReg, 0 },
  72 {"xchg", 2, 0x86, _, W|Modrm, Reg, Reg|Mem, 0 },
  73 {"xchg", 2, 0x86, _, W|Modrm, Reg|Mem, Reg, 0 },
  74
  75 /* in/out from ports */
  76 {"in", 2, 0xe4, _, W|NoModrm, Imm8, Acc, 0 },
  77 {"in", 2, 0xec, _, W|NoModrm, InOutPortReg, Acc, 0 },
  78 {"out", 2, 0xe6, _, W|NoModrm, Acc, Imm8, 0 },
  79 {"out", 2, 0xee, _, W|NoModrm, Acc, InOutPortReg, 0 },
  80
  81 #if 0
  82 {"inb",  1, 0xe4, _, NoModrm, Imm8, 0, 0 },
  83 {"inb",  1, 0xec, _, NoModrm, WordMem, 0, 0 },
  84 {"inw",  1, 0x66e5, _, NoModrm, Imm8, 0, 0 },
  85 {"inw",  1, 0x66ed, _, NoModrm, WordMem, 0, 0 },
  86 {"outb", 1, 0xe6, _, NoModrm, Imm8, 0, 0 },
  87 {"outb", 1, 0xee, _, NoModrm, WordMem, 0, 0 },
  88 {"outw", 1, 0x66e7, _, NoModrm, Imm8, 0, 0 },
  89 {"outw", 1, 0x66ef, _, NoModrm, WordMem, 0, 0 },
  90 #endif
  91
  92 /* load effective address */
  93 {"lea", 2, 0x8d, _, Modrm, WordMem, WordReg, 0 },
  94
  95 /* load segment registers from memory */
  96 {"lds", 2, 0xc5, _, Modrm, Mem, Reg32, 0},
  97 {"les", 2, 0xc4, _, Modrm, Mem, Reg32, 0},
  98 {"lfs", 2, 0x0fb4, _, Modrm, Mem, Reg32, 0},
  99 {"lgs", 2, 0x0fb5, _, Modrm, Mem, Reg32, 0},
 100 {"lss", 2, 0x0fb2, _, Modrm, Mem, Reg32, 0},
 101
 102 /* flags register instructions */
 103 {"clc", 0, 0xf8, _, NoModrm, 0, 0, 0},
 104 {"cld", 0, 0xfc, _, NoModrm, 0, 0, 0},
 105 {"cli", 0, 0xfa, _, NoModrm, 0, 0, 0},
 106 {"clts", 0, 0x0f06, _, NoModrm, 0, 0, 0},
 107 {"cmc", 0, 0xf5, _, NoModrm, 0, 0, 0},
 108 {"lahf", 0, 0x9f, _, NoModrm, 0, 0, 0},
 109 {"sahf", 0, 0x9e, _, NoModrm, 0, 0, 0},
 110 {"pushf", 0, 0x9c, _, NoModrm, 0, 0, 0},
 111 {"popf", 0, 0x9d, _, NoModrm, 0, 0, 0},
 112 {"stc", 0, 0xf9, _, NoModrm, 0, 0, 0},
 113 {"std", 0, 0xfd, _, NoModrm, 0, 0, 0},
 114 {"sti", 0, 0xfb, _, NoModrm, 0, 0, 0},
 115
 116 {"add", 2, 0x0,  _, DW|Modrm, Reg, Reg|Mem, 0},
 117 {"add", 2, 0x83, 0,  Modrm, Imm8S, WordReg|WordMem, 0},
 118 {"add", 2, 0x4,  _,  W|NoModrm, Imm,  Acc,    0},
 119 {"add", 2, 0x80, 0, W|Modrm, Imm, Reg|Mem, 0},
 120
 121 {"inc", 1, 0x40, _, ShortForm, WordReg, 0, 0},
 122 {"inc", 1, 0xfe, 0, W|Modrm, Reg|Mem, 0, 0},
 123
 124 {"sub", 2, 0x28,  _, DW|Modrm, Reg, Reg|Mem, 0},
 125 {"sub", 2, 0x83, 5,  Modrm, Imm8S, WordReg|WordMem, 0},
 126 {"sub", 2, 0x2c,  _,  W|NoModrm, Imm,  Acc,    0},
 127 {"sub", 2, 0x80, 5,  W|Modrm, Imm, Reg|Mem, 0},
 128
 129 {"dec", 1, 0x48, _, ShortForm, WordReg, 0, 0},
 130 {"dec", 1, 0xfe, 1, W|Modrm, Reg|Mem, 0, 0},
 131
 132 {"sbb", 2, 0x18,  _, DW|Modrm, Reg, Reg|Mem, 0},
 133 {"sbb", 2, 0x83, 3,  Modrm, Imm8S, WordReg|WordMem, 0},
 134 {"sbb", 2, 0x1c,  _,  W|NoModrm, Imm,  Acc,    0},
 135 {"sbb", 2, 0x80, 3,  W|Modrm, Imm, Reg|Mem, 0},
 136
 137 {"cmp", 2, 0x38,  _, DW|Modrm, Reg, Reg|Mem, 0},
 138 {"cmp", 2, 0x83, 7,  Modrm, Imm8S, WordReg|WordMem, 0},
 139 {"cmp", 2, 0x3c,  _,  W|NoModrm, Imm,  Acc,    0},
 140 {"cmp", 2, 0x80, 7,  W|Modrm, Imm, Reg|Mem, 0},
 141
 142 {"test", 2, 0x84, _, W|Modrm, Reg|Mem, Reg, 0},
 143 {"test", 2, 0x84, _, W|Modrm, Reg, Reg|Mem, 0},
 144 {"test", 2, 0xa8, _, W|NoModrm, Imm, Acc, 0},
 145 {"test", 2, 0xf6, 0, W|Modrm, Imm, Reg|Mem, 0},
 146
 147 {"and", 2, 0x20,  _, DW|Modrm, Reg, Reg|Mem, 0},
 148 {"and", 2, 0x83, 4,  Modrm, Imm8S, WordReg|WordMem, 0},
 149 {"and", 2, 0x24,  _,  W|NoModrm, Imm,  Acc,    0},
 150 {"and", 2, 0x80, 4,  W|Modrm, Imm, Reg|Mem, 0},
 151
 152 {"or", 2, 0x08,  _, DW|Modrm, Reg, Reg|Mem, 0},
 153 {"or", 2, 0x83, 1,  Modrm, Imm8S, WordReg|WordMem, 0},
 154 {"or", 2, 0x0c,  _,  W|NoModrm, Imm,  Acc,    0},
 155 {"or", 2, 0x80, 1,  W|Modrm, Imm, Reg|Mem, 0},
 156
 157 {"xor", 2, 0x30,  _, DW|Modrm, Reg, Reg|Mem, 0},
 158 {"xor", 2, 0x83, 6,  Modrm, Imm8S, WordReg|WordMem, 0},
 159 {"xor", 2, 0x34,  _,  W|NoModrm, Imm,  Acc,    0},
 160 {"xor", 2, 0x80, 6,  W|Modrm, Imm, Reg|Mem, 0},
 161
 162 {"adc", 2, 0x10,  _, DW|Modrm, Reg, Reg|Mem, 0},
 163 {"adc", 2, 0x83, 2,  Modrm, Imm8S, WordReg|WordMem, 0},
 164 {"adc", 2, 0x14,  _,  W|NoModrm, Imm,  Acc,    0},
 165 {"adc", 2, 0x80, 2,  W|Modrm, Imm, Reg|Mem, 0},
 166
 167 {"neg", 1, 0xf6, 3, W|Modrm, Reg|Mem, 0, 0},
 168 {"not", 1, 0xf6, 2, W|Modrm, Reg|Mem, 0, 0},
 169
 170 {"aaa", 0, 0x37, _, NoModrm, 0, 0, 0},
 171 {"aas", 0, 0x3f, _, NoModrm, 0, 0, 0},
 172 {"daa", 0, 0x27, _, NoModrm, 0, 0, 0},
 173 {"das", 0, 0x2f, _, NoModrm, 0, 0, 0},
 174 {"aad", 0, 0xd50a, _, NoModrm, 0, 0, 0},
 175 {"aam", 0, 0xd40a, _, NoModrm, 0, 0, 0},
 176
 177 /* conversion insns */
 178 /* conversion:  intel naming */
 179 {"cbw", 0, 0x6698, _, NoModrm, 0, 0, 0},
 180 {"cwd", 0, 0x6699, _, NoModrm, 0, 0, 0},
 181 {"cwde", 0, 0x98, _, NoModrm, 0, 0, 0},
 182 {"cdq", 0, 0x99, _, NoModrm, 0, 0, 0},
 183 /*  att naming */
 184 {"cbtw", 0, 0x6698, _, NoModrm, 0, 0, 0},
 185 {"cwtl", 0, 0x98, _, NoModrm, 0, 0, 0},
 186 {"cwtd", 0, 0x6699, _, NoModrm, 0, 0, 0},
 187 {"cltd", 0, 0x99, _, NoModrm, 0, 0, 0},
 188
 189 /* Warning! the mul/imul (opcode 0xf6) must only have 1 operand!  They are
 190    expanding 64-bit multiplies, and *cannot* be selected to accomplish
 191    'imul %ebx, %eax' (opcode 0x0faf must be used in this case)
 192    These multiplies can only be selected with single opearnd forms. */
 193 {"mul",  1, 0xf6, 4, W|Modrm, Reg|Mem, 0, 0},
 194 {"imul", 1, 0xf6, 5, W|Modrm, Reg|Mem, 0, 0},
 195
 196
 197
 198
 199 /* imulKludge here is needed to reverse the i.rm.reg & i.rm.regmem fields.
 200    These instructions are exceptions:  'imul $2, %eax, %ecx' would put
 201    '%eax' in the reg field and '%ecx' in the regmem field if we did not
 202    switch them. */
 203 {"imul", 2, 0x0faf, _, Modrm|ReverseRegRegmem, WordReg|Mem, WordReg, 0},
 204 {"imul", 3, 0x6b, _, Modrm|ReverseRegRegmem, Imm8S, WordReg|Mem, WordReg},
 205 {"imul", 3, 0x69, _, Modrm|ReverseRegRegmem, Imm16|Imm32, WordReg|Mem, WordReg},
 206 /*
 207   imul with 2 operands mimicks imul with 3 by puting register both
 208   in i.rm.reg & i.rm.regmem fields
 209 */
 210 {"imul", 2, 0x6b, _, Modrm|imulKludge, Imm8S, WordReg, 0},
 211 {"imul", 2, 0x69, _, Modrm|imulKludge, Imm16|Imm32, WordReg, 0},
 212 {"div", 1, 0xf6, 6, W|Modrm, Reg|Mem, 0, 0},
 213 {"div", 2, 0xf6, 6, W|Modrm, Reg|Mem, Acc, 0},
 214 {"idiv", 1, 0xf6, 7, W|Modrm, Reg|Mem, 0, 0},
 215 {"idiv", 2, 0xf6, 7, W|Modrm, Reg|Mem, Acc, 0},
 216
 217 {"rol", 2, 0xd0, 0, W|Modrm, Imm1, Reg|Mem, 0},
 218 {"rol", 2, 0xc0, 0, W|Modrm, Imm8, Reg|Mem, 0},
 219 {"rol", 2, 0xd2, 0, W|Modrm, ShiftCount, Reg|Mem, 0},
 220 {"rol", 1, 0xd0, 0, W|Modrm, Reg|Mem, 0, 0},
 221
 222 {"ror", 2, 0xd0, 1, W|Modrm, Imm1, Reg|Mem, 0},
 223 {"ror", 2, 0xc0, 1, W|Modrm, Imm8, Reg|Mem, 0},
 224 {"ror", 2, 0xd2, 1, W|Modrm, ShiftCount, Reg|Mem, 0},
 225 {"ror", 1, 0xd0, 1, W|Modrm, Reg|Mem, 0, 0},
 226
 227 {"rcl", 2, 0xd0, 2, W|Modrm, Imm1, Reg|Mem, 0},
 228 {"rcl", 2, 0xc0, 2, W|Modrm, Imm8, Reg|Mem, 0},
 229 {"rcl", 2, 0xd2, 2, W|Modrm, ShiftCount, Reg|Mem, 0},
 230 {"rcl", 1, 0xd0, 2, W|Modrm, Reg|Mem, 0, 0},
 231
 232 {"rcr", 2, 0xd0, 3, W|Modrm, Imm1, Reg|Mem, 0},
 233 {"rcr", 2, 0xc0, 3, W|Modrm, Imm8, Reg|Mem, 0},
 234 {"rcr", 2, 0xd2, 3, W|Modrm, ShiftCount, Reg|Mem, 0},
 235 {"rcr", 1, 0xd0, 3, W|Modrm, Reg|Mem, 0, 0},
 236
 237 {"sal", 2, 0xd0, 4, W|Modrm, Imm1, Reg|Mem, 0},
 238 {"sal", 2, 0xc0, 4, W|Modrm, Imm8, Reg|Mem, 0},
 239 {"sal", 2, 0xd2, 4, W|Modrm, ShiftCount, Reg|Mem, 0},
 240 {"sal", 1, 0xd0, 4, W|Modrm, Reg|Mem, 0, 0},
 241 {"shl", 2, 0xd0, 4, W|Modrm, Imm1, Reg|Mem, 0},
 242 {"shl", 2, 0xc0, 4, W|Modrm, Imm8, Reg|Mem, 0},
 243 {"shl", 2, 0xd2, 4, W|Modrm, ShiftCount, Reg|Mem, 0},
 244 {"shl", 1, 0xd0, 4, W|Modrm, Reg|Mem, 0, 0},
 245
 246 {"shld", 3, 0x0fa4, _, Modrm, Imm8, WordReg, WordReg|Mem},
 247 {"shld", 3, 0x0fa5, _, Modrm, ShiftCount, WordReg, WordReg|Mem},
 248
 249 {"shr", 2, 0xd0, 5, W|Modrm, Imm1, Reg|Mem, 0},
 250 {"shr", 2, 0xc0, 5, W|Modrm, Imm8, Reg|Mem, 0},
 251 {"shr", 2, 0xd2, 5, W|Modrm, ShiftCount, Reg|Mem, 0},
 252 {"shr", 1, 0xd0, 5, W|Modrm, Reg|Mem, 0, 0},
 253
 254 {"shrd", 3, 0x0fac, _, Modrm, Imm8, WordReg, WordReg|Mem},
 255 {"shrd", 3, 0x0fad, _, Modrm, ShiftCount, WordReg, WordReg|Mem},
 256
 257 {"sar", 2, 0xd0, 7, W|Modrm, Imm1, Reg|Mem, 0},
 258 {"sar", 2, 0xc0, 7, W|Modrm, Imm8, Reg|Mem, 0},
 259 {"sar", 2, 0xd2, 7, W|Modrm, ShiftCount, Reg|Mem, 0},
 260 {"sar", 1, 0xd0, 7, W|Modrm, Reg|Mem, 0, 0},
 261
 262 /* control transfer instructions */
 263 #define CALL_PC_RELATIVE 0xe8
 264 {"call", 1, 0xe8, _, JumpDword, Disp32, 0, 0},
 265 {"call", 1, 0xff, 2, Modrm, Reg|Mem|JumpAbsolute, 0, 0},
 266 #define CALL_FAR_IMMEDIATE 0x9a
 267 {"lcall", 2, 0x9a, _, JumpInterSegment, Imm16, Abs32, 0},
 268 {"lcall", 1, 0xff, 3, Modrm, Mem, 0, 0},
 269
 270 #define JUMP_PC_RELATIVE 0xeb
 271 {"jmp", 1, 0xeb, _, Jump, Disp, 0, 0},
 272 {"jmp", 1, 0xff, 4, Modrm, Reg32|Mem|JumpAbsolute, 0, 0},
 273 #define JUMP_FAR_IMMEDIATE 0xea
 274 {"ljmp", 2, 0xea, _, JumpInterSegment, Imm16, Imm32, 0},
 275 {"ljmp", 1, 0xff, 5, Modrm, Mem, 0, 0},
 276
 277 {"ret", 0, 0xc3, _, NoModrm, 0, 0, 0},
 278 {"ret", 1, 0xc2, _, NoModrm, Imm16, 0, 0},
 279 {"lret", 0, 0xcb, _, NoModrm, 0, 0, 0},
 280 {"lret", 1, 0xca, _, NoModrm, Imm16, 0, 0},
 281 {"enter", 2, 0xc8, _, NoModrm, Imm16, Imm8, 0},
 282 {"leave", 0, 0xc9, _, NoModrm, 0, 0, 0},
 283
 284 /* conditional jumps */
 285 {"jo", 1, 0x70, _, Jump, Disp, 0, 0},
 286
 287 {"jno", 1, 0x71, _, Jump, Disp, 0, 0},
 288
 289 {"jb", 1, 0x72, _, Jump, Disp, 0, 0},
 290 {"jc", 1, 0x72, _, Jump, Disp, 0, 0},
 291 {"jnae", 1, 0x72, _, Jump, Disp, 0, 0},
 292
 293 {"jnb", 1, 0x73, _, Jump, Disp, 0, 0},
 294 {"jnc", 1, 0x73, _, Jump, Disp, 0, 0},
 295 {"jae", 1, 0x73, _, Jump, Disp, 0, 0},
 296
 297 {"je", 1, 0x74, _, Jump, Disp, 0, 0},
 298 {"jz", 1, 0x74, _, Jump, Disp, 0, 0},
 299
 300 {"jne", 1, 0x75, _, Jump, Disp, 0, 0},
 301 {"jnz", 1, 0x75, _, Jump, Disp, 0, 0},
 302
 303 {"jbe", 1, 0x76, _, Jump, Disp, 0, 0},
 304 {"jna", 1, 0x76, _, Jump, Disp, 0, 0},
 305
 306 {"jnbe", 1, 0x77, _, Jump, Disp, 0, 0},
 307 {"ja", 1, 0x77, _, Jump, Disp, 0, 0},
 308
 309 {"js", 1, 0x78, _, Jump, Disp, 0, 0},
 310
 311 {"jns", 1, 0x79, _, Jump, Disp, 0, 0},
 312
 313 {"jp", 1, 0x7a, _, Jump, Disp, 0, 0},
 314 {"jpe", 1, 0x7a, _, Jump, Disp, 0, 0},
 315
 316 {"jnp", 1, 0x7b, _, Jump, Disp, 0, 0},
 317 {"jpo", 1, 0x7b, _, Jump, Disp, 0, 0},
 318
 319 {"jl", 1, 0x7c, _, Jump, Disp, 0, 0},
 320 {"jnge", 1, 0x7c, _, Jump, Disp, 0, 0},
 321
 322 {"jnl", 1, 0x7d, _, Jump, Disp, 0, 0},
 323 {"jge", 1, 0x7d, _, Jump, Disp, 0, 0},
 324
 325 {"jle", 1, 0x7e, _, Jump, Disp, 0, 0},
 326 {"jng", 1, 0x7e, _, Jump, Disp, 0, 0},
 327
 328 {"jnle", 1, 0x7f, _, Jump, Disp, 0, 0},
 329 {"jg", 1, 0x7f, _, Jump, Disp, 0, 0},
 330
 331 /* these turn into pseudo operations when disp is larger than 8 bits */
 332 #define IS_JUMP_ON_CX_ZERO(o) \
 333   (o == 0x67e3)
 334 #define IS_JUMP_ON_ECX_ZERO(o) \
 335   (o == 0xe3)
 336
 337 {"jcxz", 1, 0x67e3, _, JumpByte, Disp, 0, 0},
 338 {"jecxz", 1, 0xe3, _, JumpByte, Disp, 0, 0},
 339
 340 #define IS_LOOP_ECX_TIMES(o) \
 341   (o == 0xe2 || o == 0xe1 || o == 0xe0)
 342
 343 {"loop", 1, 0xe2, _, JumpByte, Disp, 0, 0},
 344
 345 {"loopz", 1, 0xe1, _, JumpByte, Disp, 0, 0},
 346 {"loope", 1, 0xe1, _, JumpByte, Disp, 0, 0},
 347
 348 {"loopnz", 1, 0xe0, _, JumpByte, Disp, 0, 0},
 349 {"loopne", 1, 0xe0, _, JumpByte, Disp, 0, 0},
 350
 351 /* set byte on flag instructions */
 352 {"seto", 1, 0x0f90, 0, Modrm, Reg8|Mem, 0, 0},
 353
 354 {"setno", 1, 0x0f91, 0, Modrm, Reg8|Mem, 0, 0},
 355
 356 {"setc", 1, 0x0f92, 0, Modrm, Reg8|Mem, 0, 0},
 357 {"setb", 1, 0x0f92, 0, Modrm, Reg8|Mem, 0, 0},
 358 {"setnae", 1, 0x0f92, 0, Modrm, Reg8|Mem, 0, 0},
 359
 360 {"setnc", 1, 0x0f93, 0, Modrm, Reg8|Mem, 0, 0},
 361 {"setnb", 1, 0x0f93, 0, Modrm, Reg8|Mem, 0, 0},
 362 {"setae", 1, 0x0f93, 0, Modrm, Reg8|Mem, 0, 0},
 363
 364 {"sete", 1, 0x0f94, 0, Modrm, Reg8|Mem, 0, 0},
 365 {"setz", 1, 0x0f94, 0, Modrm, Reg8|Mem, 0, 0},
 366
 367 {"setne", 1, 0x0f95, 0, Modrm, Reg8|Mem, 0, 0},
 368 {"setnz", 1, 0x0f95, 0, Modrm, Reg8|Mem, 0, 0},
 369
 370 {"setbe", 1, 0x0f96, 0, Modrm, Reg8|Mem, 0, 0},
 371 {"setna", 1, 0x0f96, 0, Modrm, Reg8|Mem, 0, 0},
 372
 373 {"setnbe", 1, 0x0f97, 0, Modrm, Reg8|Mem, 0, 0},
 374 {"seta", 1, 0x0f97, 0, Modrm, Reg8|Mem, 0, 0},
 375
 376 {"sets", 1, 0x0f98, 0, Modrm, Reg8|Mem, 0, 0},
 377
 378 {"setns", 1, 0x0f99, 0, Modrm, Reg8|Mem, 0, 0},
 379
 380 {"setp", 1, 0x0f9a, 0, Modrm, Reg8|Mem, 0, 0},
 381 {"setpe", 1, 0x0f9a, 0, Modrm, Reg8|Mem, 0, 0},
 382
 383 {"setnp", 1, 0x0f9b, 0, Modrm, Reg8|Mem, 0, 0},
 384 {"setpo", 1, 0x0f9b, 0, Modrm, Reg8|Mem, 0, 0},
 385
 386 {"setl", 1, 0x0f9c, 0, Modrm, Reg8|Mem, 0, 0},
 387 {"setnge", 1, 0x0f9c, 0, Modrm, Reg8|Mem, 0, 0},
 388
 389 {"setnl", 1, 0x0f9d, 0, Modrm, Reg8|Mem, 0, 0},
 390 {"setge", 1, 0x0f9d, 0, Modrm, Reg8|Mem, 0, 0},
 391
 392 {"setle", 1, 0x0f9e, 0, Modrm, Reg8|Mem, 0, 0},
 393 {"setng", 1, 0x0f9e, 0, Modrm, Reg8|Mem, 0, 0},
 394
 395 {"setnle", 1, 0x0f9f, 0, Modrm, Reg8|Mem, 0, 0},
 396 {"setg", 1, 0x0f9f, 0, Modrm, Reg8|Mem, 0, 0},
 397
 398 #define IS_STRING_INSTRUCTION(o) \
 399   ((o) == 0xa6 || (o) == 0x6c || (o) == 0x6e || (o) == 0x6e || \
 400    (o) == 0xac || (o) == 0xa4 || (o) == 0xae || (o) == 0xaa || \
 401    (o) == 0xd7)
 402
 403 /* string manipulation */
 404 {"cmps", 0, 0xa6, _, W|NoModrm, 0, 0, 0},
 405 {"scmp", 0, 0xa6, _, W|NoModrm, 0, 0, 0},
 406 {"ins", 0, 0x6c, _, W|NoModrm, 0, 0, 0},
 407 {"outs", 0, 0x6e, _, W|NoModrm, 0, 0, 0},
 408 {"lods", 0, 0xac, _, W|NoModrm, 0, 0, 0},
 409 {"slod", 0, 0xac, _, W|NoModrm, 0, 0, 0},
 410 {"movs", 0, 0xa4, _, W|NoModrm, 0, 0, 0},
 411 {"smov", 0, 0xa4, _, W|NoModrm, 0, 0, 0},
 412 {"scas", 0, 0xae, _, W|NoModrm, 0, 0, 0},
 413 {"ssca", 0, 0xae, _, W|NoModrm, 0, 0, 0},
 414 {"stos", 0, 0xaa, _, W|NoModrm, 0, 0, 0},
 415 {"ssto", 0, 0xaa, _, W|NoModrm, 0, 0, 0},
 416 {"xlat", 0, 0xd7, _, NoModrm, 0, 0, 0},
 417
 418 /* bit manipulation */
 419 {"bsf", 2, 0x0fbc, _, Modrm|ReverseRegRegmem, Reg|Mem, Reg, 0},
 420 {"bsr", 2, 0x0fbd, _, Modrm|ReverseRegRegmem, Reg|Mem, Reg, 0},
 421 {"bt", 2, 0x0fa3, _, Modrm, Reg, Reg|Mem, 0},
 422 {"bt", 2, 0x0fba, 4, Modrm, Imm8, Reg|Mem, 0},
 423 {"btc", 2, 0x0fbb, _, Modrm, Reg, Reg|Mem, 0},
 424 {"btc", 2, 0x0fba, 7, Modrm, Imm8, Reg|Mem, 0},
 425 {"btr", 2, 0x0fb3, _, Modrm, Reg, Reg|Mem, 0},
 426 {"btr", 2, 0x0fba, 6, Modrm, Imm8, Reg|Mem, 0},
 427 {"bts", 2, 0x0fab, _, Modrm, Reg, Reg|Mem, 0},
 428 {"bts", 2, 0x0fba, 5, Modrm, Imm8, Reg|Mem, 0},
 429
 430 /* interrupts & op. sys insns */
 431 /* See i386.c for conversion of 'int $3' into the special int 3 insn. */
 432 #define INT_OPCODE 0xcd
 433 #define INT3_OPCODE 0xcc
 434 {"int", 1, 0xcd, _, NoModrm, Imm8, 0, 0},
 435 {"int3", 0, 0xcc, _, NoModrm, 0, 0, 0},
 436 {"into", 0, 0xce, _, NoModrm, 0, 0, 0},
 437 {"iret", 0, 0xcf, _, NoModrm, 0, 0, 0},
 438
 439 {"boundl", 2, 0x62, _, Modrm, Reg32, Mem, 0},
 440 {"boundw", 2, 0x6662, _, Modrm, Reg16, Mem, 0},
 441
 442 {"hlt", 0, 0xf4, _, NoModrm, 0, 0, 0},
 443 {"wait", 0, 0x9b, _, NoModrm, 0, 0, 0},
 444 /* nop is actually 'xchgl %eax, %eax' */
 445 {"nop", 0, 0x90, _, NoModrm, 0, 0, 0},
 446
 447 /* protection control */
 448 {"arpl", 2, 0x63, _, Modrm, Reg16, Reg16|Mem, 0},
 449 {"lar", 2, 0x0f02, _, Modrm|ReverseRegRegmem, WordReg|Mem, WordReg, 0},
 450 {"lgdt", 1, 0x0f01, 2, Modrm, Mem, 0, 0},
 451 {"lidt", 1, 0x0f01, 3, Modrm, Mem, 0, 0},
 452 {"lldt", 1, 0x0f00, 2, Modrm, WordReg|Mem, 0, 0},
 453 {"lmsw", 1, 0x0f01, 6, Modrm, WordReg|Mem, 0, 0},
 454 {"lsl", 2, 0x0f03, _, Modrm|ReverseRegRegmem, WordReg|Mem, WordReg, 0},
 455 {"ltr", 1, 0x0f00, 3, Modrm, WordReg|Mem, 0, 0},
 456
 457 {"sgdt", 1, 0x0f01, 0, Modrm, Mem, 0, 0},
 458 {"sidt", 1, 0x0f01, 1, Modrm, Mem, 0, 0},
 459 {"sldt", 1, 0x0f00, 0, Modrm, WordReg|Mem, 0, 0},
 460 {"smsw", 1, 0x0f01, 4, Modrm, WordReg|Mem, 0, 0},
 461 {"str", 1, 0x0f00, 1, Modrm, Reg16|Mem, 0, 0},
 462
 463 {"verr", 1, 0x0f00, 4, Modrm, WordReg|Mem, 0, 0},
 464 {"verw", 1, 0x0f00, 5, Modrm, WordReg|Mem, 0, 0},
 465
 466 /* floating point instructions */
 467
 468 /* load */
 469 {"fld", 1, 0xd9c0, _, ShortForm, FloatReg, 0, 0}, /* register */
 470 {"flds", 1, 0xd9, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem float */
 471 {"fldl", 1, 0xdd, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem double */
 472 {"fldl", 1, 0xd9c0, _, ShortForm, FloatReg, 0, 0}, /* register */
 473 {"fild", 1, 0xdf, 0, Modrm, Mem, 0, 0},           /* %st0 <-- mem word (16) */
 474 {"fildl", 1, 0xdb, 0, Modrm, Mem, 0, 0},          /* %st0 <-- mem dword (32) */
 475 {"fildq", 1, 0xdf, 5, Modrm, Mem, 0, 0},          /* %st0 <-- mem qword (64) */
 476 {"fildll", 1, 0xdf, 5, Modrm, Mem, 0, 0},         /* %st0 <-- mem qword (64) */
 477 {"filds", 1, 0xdf, 0, Modrm, Mem, 0, 0},          /* %st0 <-- mem dword */
 478 {"fldt", 1, 0xdb, 5, Modrm, Mem, 0, 0},           /* %st0 <-- mem efloat */
 479 {"fbld", 1, 0xdf, 4, Modrm, Mem, 0, 0},           /* %st0 <-- mem bcd */
 480
 481 /* store (no pop) */
 482 {"fst", 1, 0xddd0, _, ShortForm, FloatReg, 0, 0}, /* register */
 483 {"fsts", 1, 0xd9, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem float */
 484 {"fistl", 1, 0xdb, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem dword */
 485 {"fstl", 1, 0xdd, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem double */
 486 {"fstl", 1, 0xddd0, _, ShortForm, FloatReg, 0, 0}, /* register */
 487 {"fists", 1, 0xdf, 2, Modrm, Mem, 0, 0},           /* %st0 --> mem word */
 488
 489 /* store (with pop) */
 490 {"fstp", 1, 0xddd8, _, ShortForm, FloatReg, 0, 0}, /* register */
 491 {"fstps", 1, 0xd9, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem float */
 492 {"fistpl", 1, 0xdb, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem word */
 493 {"fstpl", 1, 0xdd, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem double */
 494 {"fstpl", 1, 0xddd8, _, ShortForm, FloatReg, 0, 0}, /* register */
 495 {"fistps", 1, 0xdf, 3, Modrm, Mem, 0, 0},           /* %st0 --> mem dword */
 496 {"fistpll", 1, 0xdf, 7, Modrm, Mem, 0, 0},           /* %st0 --> mem qword */
 497 {"fistpq", 1, 0xdf, 7, Modrm, Mem, 0, 0},           /* %st0 --> mem qword */
 498 {"fstpt", 1, 0xdb, 7, Modrm, Mem, 0, 0},           /* %st0 --> mem efloat */
 499 {"fbstp", 1, 0xdf, 6, Modrm, Mem, 0, 0},           /* %st0 --> mem bcd */
 500
 501 /* exchange %st<n> with %st0 */
 502 {"fxch", 1, 0xd9c8, _, ShortForm, FloatReg, 0, 0},
 503
 504 /* comparison (without pop) */
 505 {"fcom", 1, 0xd8d0, _, ShortForm, FloatReg, 0, 0},
 506 {"fcoms", 1, 0xd8, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem float  */
 507 {"ficoml", 1, 0xda, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem word  */
 508 {"fcoml", 1, 0xdc, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem double  */
 509 {"fcoml", 1, 0xd8d0, _, ShortForm, FloatReg, 0, 0},
 510 {"ficoms", 1, 0xde, 2, Modrm, Mem, 0, 0}, /* compare %st0, mem dword */
 511
 512 /* comparison (with pop) */
 513 {"fcomp", 1, 0xd8d8, _, ShortForm, FloatReg, 0, 0},
 514 {"fcomps", 1, 0xd8, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem float  */
 515 {"ficompl", 1, 0xda, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem word  */
 516 {"fcompl", 1, 0xdc, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem double  */
 517 {"fcompl", 1, 0xd8d8, _, ShortForm, FloatReg, 0, 0},
 518 {"ficomps", 1, 0xde, 3, Modrm, Mem, 0, 0}, /* compare %st0, mem dword */
 519 {"fcompp", 0, 0xded9, _, NoModrm, 0, 0, 0}, /* compare %st0, %st1 & pop twice */
 520
 521 /* unordered comparison (with pop) */
 522 {"fucom", 1, 0xdde0, _, ShortForm, FloatReg, 0, 0},
 523 {"fucomp", 1, 0xdde8, _, ShortForm, FloatReg, 0, 0},
 524 {"fucompp", 0, 0xdae9, _, NoModrm, 0, 0, 0}, /* ucompare %st0, %st1 & pop twice */
 525
 526 {"ftst", 0, 0xd9e4, _, NoModrm, 0, 0, 0},   /* test %st0 */
 527 {"fxam", 0, 0xd9e5, _, NoModrm, 0, 0, 0},   /* examine %st0 */
 528
 529 /* load constants into %st0 */
 530 {"fld1", 0, 0xd9e8, _, NoModrm, 0, 0, 0},   /* %st0 <-- 1.0 */
 531 {"fldl2t", 0, 0xd9e9, _, NoModrm, 0, 0, 0},   /* %st0 <-- log2(10) */
 532 {"fldl2e", 0, 0xd9ea, _, NoModrm, 0, 0, 0},   /* %st0 <-- log2(e) */
 533 {"fldpi", 0, 0xd9eb, _, NoModrm, 0, 0, 0},   /* %st0 <-- pi */
 534 {"fldlg2", 0, 0xd9ec, _, NoModrm, 0, 0, 0},   /* %st0 <-- log10(2) */
 535 {"fldln2", 0, 0xd9ed, _, NoModrm, 0, 0, 0},   /* %st0 <-- ln(2) */
 536 {"fldz", 0, 0xd9ee, _, NoModrm, 0, 0, 0},   /* %st0 <-- 0.0 */
 537
 538 /* arithmetic */
 539
 540 /* add */
 541 {"fadd", 1, 0xd8c0, _, ShortForm, FloatReg, 0, 0},
 542 {"fadd", 2, 0xd8c0, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
 543 {"fadd", 0, 0xdcc1, _, NoModrm, 0, 0, 0}, /* alias for fadd %st, %st(1) */
 544 {"faddp", 1, 0xdec0, _, ShortForm, FloatReg, 0, 0},
 545 {"faddp", 2, 0xdac0, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
 546 {"faddp", 0, 0xdec1, _, NoModrm, 0, 0, 0}, /* alias for faddp %st, %st(1) */
 547 {"fadds", 1, 0xd8, 0, Modrm, Mem, 0, 0},
 548 {"fiaddl", 1, 0xda, 0, Modrm, Mem, 0, 0},
 549 {"faddl", 1, 0xdc, 0, Modrm, Mem, 0, 0},
 550 {"fiadds", 1, 0xde, 0, Modrm, Mem, 0, 0},
 551
 552 /* sub */
 553 /* Note:  intel has decided that certain of these operations are reversed
 554    in assembler syntax. */
 555 {"fsub", 1, 0xd8e0, _, ShortForm, FloatReg, 0, 0},
 556 {"fsub", 2, 0xd8e0, _, ShortForm, FloatReg, FloatAcc, 0},
 557 #ifdef NON_BROKEN_OPCODES
 558 {"fsub", 2, 0xdce8, _, ShortForm, FloatAcc, FloatReg, 0},
 559 #else
 560 {"fsub", 2, 0xdce0, _, ShortForm, FloatAcc, FloatReg, 0},
 561 #endif
 562 {"fsub", 0, 0xdce1, _, NoModrm, 0, 0, 0},
 563 {"fsubp", 1, 0xdee0, _, ShortForm, FloatReg, 0, 0},
 564 {"fsubp", 2, 0xdee0, _, ShortForm, FloatReg, FloatAcc, 0},
 565 #ifdef NON_BROKEN_OPCODES
 566 {"fsubp", 2, 0xdee8, _, ShortForm, FloatAcc, FloatReg, 0},
 567 #else
 568 {"fsubp", 2, 0xdee0, _, ShortForm, FloatAcc, FloatReg, 0},
 569 #endif
 570 {"fsubp", 0, 0xdee1, _, NoModrm, 0, 0, 0},
 571 {"fsubs", 1, 0xd8, 4, Modrm, Mem, 0, 0},
 572 {"fisubl", 1, 0xda, 4, Modrm, Mem, 0, 0},
 573 {"fsubl", 1, 0xdc, 4, Modrm, Mem, 0, 0},
 574 {"fisubs", 1, 0xde, 4, Modrm, Mem, 0, 0},
 575
 576 /* sub reverse */
 577 {"fsubr", 1, 0xd8e8, _, ShortForm, FloatReg, 0, 0},
 578 {"fsubr", 2, 0xd8e8, _, ShortForm, FloatReg, FloatAcc, 0},
 579 #ifdef NON_BROKEN_OPCODES
 580 {"fsubr", 2, 0xdce0, _, ShortForm, FloatAcc, FloatReg, 0},
 581 #else
 582 {"fsubr", 2, 0xdce8, _, ShortForm, FloatAcc, FloatReg, 0},
 583 #endif
 584 {"fsubr", 0, 0xdce9, _, NoModrm, 0, 0, 0},
 585 {"fsubrp", 1, 0xdee8, _, ShortForm, FloatReg, 0, 0},
 586 {"fsubrp", 2, 0xdee8, _, ShortForm, FloatReg, FloatAcc, 0},
 587 #ifdef NON_BROKEN_OPCODES
 588 {"fsubrp", 2, 0xdee0, _, ShortForm, FloatAcc, FloatReg, 0},
 589 #else
 590 {"fsubrp", 2, 0xdee8, _, ShortForm, FloatAcc, FloatReg, 0},
 591 #endif
 592 {"fsubrp", 0, 0xdee9, _, NoModrm, 0, 0, 0},
 593 {"fsubrs", 1, 0xd8, 5, Modrm, Mem, 0, 0},
 594 {"fisubrl", 1, 0xda, 5, Modrm, Mem, 0, 0},
 595 {"fsubrl", 1, 0xdc, 5, Modrm, Mem, 0, 0},
 596 {"fisubrs", 1, 0xde, 5, Modrm, Mem, 0, 0},
 597
 598 /* mul */
 599 {"fmul", 1, 0xd8c8, _, ShortForm, FloatReg, 0, 0},
 600 {"fmul", 2, 0xd8c8, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
 601 {"fmul", 0, 0xdcc9, _, NoModrm, 0, 0, 0},
 602 {"fmulp", 1, 0xdec8, _, ShortForm, FloatReg, 0, 0},
 603 {"fmulp", 2, 0xdec8, _, ShortForm|FloatD, FloatReg, FloatAcc, 0},
 604 {"fmulp", 0, 0xdec9, _, NoModrm, 0, 0, 0},
 605 {"fmuls", 1, 0xd8, 1, Modrm, Mem, 0, 0},
 606 {"fimull", 1, 0xda, 1, Modrm, Mem, 0, 0},
 607 {"fmull", 1, 0xdc, 1, Modrm, Mem, 0, 0},
 608 {"fimuls", 1, 0xde, 1, Modrm, Mem, 0, 0},
 609
 610 /* div */
 611 /* Note:  intel has decided that certain of these operations are reversed
 612    in assembler syntax. */
 613 {"fdiv", 1, 0xd8f0, _, ShortForm, FloatReg, 0, 0},
 614 {"fdiv", 2, 0xd8f0, _, ShortForm, FloatReg, FloatAcc, 0},
 615 #ifdef NON_BROKEN_OPCODES
 616 {"fdiv", 2, 0xdcf8, _, ShortForm, FloatAcc, FloatReg, 0},
 617 #else
 618 {"fdiv", 2, 0xdcf0, _, ShortForm, FloatAcc, FloatReg, 0},
 619 #endif
 620 {"fdiv", 0, 0xdcf1, _, NoModrm, 0, 0, 0},
 621 {"fdivp", 1, 0xdef0, _, ShortForm, FloatReg, 0, 0},
 622 {"fdivp", 2, 0xdef0, _, ShortForm, FloatReg, FloatAcc, 0},
 623 #ifdef NON_BROKEN_OPCODES
 624 {"fdivp", 2, 0xdef8, _, ShortForm, FloatAcc, FloatReg, 0},
 625 #else
 626 {"fdivp", 2, 0xdef0, _, ShortForm, FloatAcc, FloatReg, 0},
 627 #endif
 628 {"fdivp", 0, 0xdef1, _, NoModrm, 0, 0, 0},
 629 {"fdivs", 1, 0xd8, 6, Modrm, Mem, 0, 0},
 630 {"fidivl", 1, 0xda, 6, Modrm, Mem, 0, 0},
 631 {"fdivl", 1, 0xdc, 6, Modrm, Mem, 0, 0},
 632 {"fidivs", 1, 0xde, 6, Modrm, Mem, 0, 0},
 633
 634 /* div reverse */
 635 {"fdivr", 1, 0xd8f8, _, ShortForm, FloatReg, 0, 0},
 636 {"fdivr", 2, 0xd8f8, _, ShortForm, FloatReg, FloatAcc, 0},
 637 #ifdef NON_BROKEN_OPCODES
 638 {"fdivr", 2, 0xdcf0, _, ShortForm, FloatAcc, FloatReg, 0},
 639 #else
 640 {"fdivr", 2, 0xdcf8, _, ShortForm, FloatAcc, FloatReg, 0},
 641 #endif
 642 {"fdivr", 0, 0xdcf9, _, NoModrm, 0, 0, 0},
 643 {"fdivrp", 1, 0xdef8, _, ShortForm, FloatReg, 0, 0},
 644 {"fdivrp", 2, 0xdef8, _, ShortForm, FloatReg, FloatAcc, 0},
 645 #ifdef NON_BROKEN_OPCODES
 646 {"fdivrp", 2, 0xdef0, _, ShortForm, FloatAcc, FloatReg, 0},
 647 #else
 648 {"fdivrp", 2, 0xdef8, _, ShortForm, FloatAcc, FloatReg, 0},
 649 #endif
 650 {"fdivrp", 0, 0xdef9, _, NoModrm, 0, 0, 0},
 651 {"fdivrs", 1, 0xd8, 7, Modrm, Mem, 0, 0},
 652 {"fidivrl", 1, 0xda, 7, Modrm, Mem, 0, 0},
 653 {"fdivrl", 1, 0xdc, 7, Modrm, Mem, 0, 0},
 654 {"fidivrs", 1, 0xde, 7, Modrm, Mem, 0, 0},
 655
 656 {"f2xm1", 0,   0xd9f0, _, NoModrm, 0, 0, 0},
 657 {"fyl2x", 0,   0xd9f1, _, NoModrm, 0, 0, 0},
 658 {"fptan", 0,   0xd9f2, _, NoModrm, 0, 0, 0},
 659 {"fpatan", 0,  0xd9f3, _, NoModrm, 0, 0, 0},
 660 {"fxtract", 0, 0xd9f4, _, NoModrm, 0, 0, 0},
 661 {"fprem1", 0,  0xd9f5, _, NoModrm, 0, 0, 0},
 662 {"fdecstp", 0,  0xd9f6, _, NoModrm, 0, 0, 0},
 663 {"fincstp", 0,  0xd9f7, _, NoModrm, 0, 0, 0},
 664 {"fprem", 0,   0xd9f8, _, NoModrm, 0, 0, 0},
 665 {"fyl2xp1", 0, 0xd9f9, _, NoModrm, 0, 0, 0},
 666 {"fsqrt", 0,   0xd9fa, _, NoModrm, 0, 0, 0},
 667 {"fsincos", 0, 0xd9fb, _, NoModrm, 0, 0, 0},
 668 {"frndint", 0, 0xd9fc, _, NoModrm, 0, 0, 0},
 669 {"fscale", 0,  0xd9fd, _, NoModrm, 0, 0, 0},
 670 {"fsin", 0,    0xd9fe, _, NoModrm, 0, 0, 0},
 671 {"fcos", 0,    0xd9ff, _, NoModrm, 0, 0, 0},
 672
 673 {"fchs", 0, 0xd9e0, _, NoModrm, 0, 0, 0},
 674 {"fabs", 0, 0xd9e1, _, NoModrm, 0, 0, 0},
 675
 676 /* processor control */
 677 {"fninit", 0, 0xdbe3, _, NoModrm, 0, 0, 0},
 678 {"finit", 0, 0xdbe3, _, NoModrm, 0, 0, 0},
 679 {"fldcw", 1, 0xd9, 5, Modrm, Mem, 0, 0},
 680 {"fnstcw", 1, 0xd9, 7, Modrm, Mem, 0, 0},
 681 {"fstcw", 1, 0xd9, 7, Modrm, Mem, 0, 0},
 682 {"fnstsw", 1, 0xdfe0, _, NoModrm, Acc, 0, 0},
 683 {"fnstsw", 1, 0xdd, 7, Modrm, Mem, 0, 0},
 684 {"fnstsw", 0, 0xdfe0, _, NoModrm, 0, 0, 0},
 685 {"fstsw", 1, 0xdfe0, _, NoModrm, Acc, 0, 0},
 686 {"fstsw", 1, 0xdd, 7, Modrm, Mem, 0, 0},
 687 {"fstsw", 0, 0xdfe0, _, NoModrm, 0, 0, 0},
 688 {"fnclex", 0, 0xdbe2, _, NoModrm, 0, 0, 0},
 689 {"fclex", 0, 0xdbe2, _, NoModrm, 0, 0, 0},
 690 /*
 691  We ignore the short format (287) versions of fstenv/fldenv & fsave/frstor
 692  instructions;  i'm not sure how to add them or how they are different.
 693  My 386/387 book offers no details about this.
 694 */
 695 {"fnstenv", 1, 0xd9, 6, Modrm, Mem, 0, 0},
 696 {"fstenv", 1, 0xd9, 6, Modrm, Mem, 0, 0},
 697 {"fldenv", 1, 0xd9, 4, Modrm, Mem, 0, 0},
 698 {"fnsave", 1, 0xdd, 6, Modrm, Mem, 0, 0},
 699 {"fsave", 1, 0xdd, 6, Modrm, Mem, 0, 0},
 700 {"frstor", 1, 0xdd, 4, Modrm, Mem, 0, 0},
 701
 702 {"ffree", 1, 0xddc0, _, ShortForm, FloatReg, 0, 0},
 703 {"fnop", 0, 0xd9d0, _, NoModrm, 0, 0, 0},
 704 {"fwait", 0, 0x9b, _, NoModrm, 0, 0, 0},
 705
 706 /*
 707   opcode prefixes; we allow them as seperate insns too
 708   (see prefix table below)
 709 */
 710 {"aword", 0, 0x67, _, NoModrm, 0, 0, 0},
 711 {"addr16", 0, 0x67, _, NoModrm, 0, 0, 0},
 712 {"word", 0, 0x66, _, NoModrm, 0, 0, 0},
 713 {"data16", 0, 0x66, _, NoModrm, 0, 0, 0},
 714 {"lock", 0, 0xf0, _, NoModrm, 0, 0, 0},
 715 {"cs", 0, 0x2e, _, NoModrm, 0, 0, 0},
 716 {"ds", 0, 0x3e, _, NoModrm, 0, 0, 0},
 717 {"es", 0, 0x26, _, NoModrm, 0, 0, 0},
 718 {"fs", 0, 0x64, _, NoModrm, 0, 0, 0},
 719 {"gs", 0, 0x65, _, NoModrm, 0, 0, 0},
 720 {"ss", 0, 0x36, _, NoModrm, 0, 0, 0},
 721 {"rep", 0, 0xf3, _, NoModrm, 0, 0, 0},
 722 {"repe", 0, 0xf3, _, NoModrm, 0, 0, 0},
 723 { "repne", 0, 0xf2, _, NoModrm, 0, 0, 0},
 724 {"repz", 0, 0xf3, _, NoModrm, 0, 0, 0},
 725 { "repnz", 0, 0xf2, _, NoModrm, 0, 0, 0},
 726
 727 /* 486 extensions */
 728 {"bswap", 1, 0x0fc8, _, ShortForm, Reg32,0,0 },
 729 {"xadd", 2, 0x0fc0, _, DW|Modrm, Reg, Reg|Mem, 0 },
 730 {"cmpxchg", 2, 0x0fb0, _, DW|Modrm, Reg, Reg|Mem, 0 },
 731 {"invd", 0, 0x0f08, _, NoModrm, 0, 0, 0},
 732 {"wbinvd", 0, 0x0f09, _, NoModrm, 0, 0, 0},
 733 {"invlpg", 1, 0x0f01, 7, Modrm, Mem, 0, 0},
 734
 735 /* Pentium and late-model 486 extensions */
 736 {"cpuid", 0, 0x0fa2, _, NoModrm, 0, 0, 0},
 737
 738 /* Pentium extensions */
 739 {"wrmsr", 0, 0x0f30, _, NoModrm, 0, 0, 0},
 740 {"rdtsc", 0, 0x0f31, _, NoModrm, 0, 0, 0},
 741 {"rdmsr", 0, 0x0f32, _, NoModrm, 0, 0, 0},
 742 {"cmpxchg8b", 1, 0x0fc7, 1, Modrm, Mem, 0, 0},
 743
 744 /* Pentium Pro extensions */
 745 {"rdpmc", 0, 0x0f33, _, NoModrm, 0, 0, 0},
 746
 747 {"ud2", 0, 0x0fff, _, NoModrm, 0, 0, 0}, /* official undefined instr. */
 748
 749 {"cmovo",  2, 0x0f40, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 750 {"cmovno", 2, 0x0f41, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 751 {"cmovb",  2, 0x0f42, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 752 {"cmovae", 2, 0x0f43, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 753 {"cmove",  2, 0x0f44, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 754 {"cmovne", 2, 0x0f45, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 755 {"cmovbe", 2, 0x0f46, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 756 {"cmova",  2, 0x0f47, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 757 {"cmovs",  2, 0x0f48, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 758 {"cmovns", 2, 0x0f49, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 759 {"cmovp",  2, 0x0f4a, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 760 {"cmovnp", 2, 0x0f4b, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 761 {"cmovl",  2, 0x0f4c, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 762 {"cmovge", 2, 0x0f4d, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 763 {"cmovle", 2, 0x0f4e, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 764 {"cmovg",  2, 0x0f4f, _, Modrm|ReverseRegRegmem, WordReg|WordMem, WordReg, 0},
 765
 766 {"fcmovb", 2, 0xdac0, _, ShortForm, FloatReg, FloatAcc, 0},
 767 {"fcmove", 2, 0xdac8, _, ShortForm, FloatReg, FloatAcc, 0},
 768 {"fcmovbe",2, 0xdad0, _, ShortForm, FloatReg, FloatAcc, 0},
 769 {"fcmovu", 2, 0xdad8, _, ShortForm, FloatReg, FloatAcc, 0},
 770 {"fcmovnb", 2, 0xdbc0, _, ShortForm, FloatReg, FloatAcc, 0},
 771 {"fcmovne", 2, 0xdbc8, _, ShortForm, FloatReg, FloatAcc, 0},
 772 {"fcmovnbe",2, 0xdbd0, _, ShortForm, FloatReg, FloatAcc, 0},
 773 {"fcmovnu", 2, 0xdbd8, _, ShortForm, FloatReg, FloatAcc, 0},
 774
 775 {"fcomi",  2, 0xdbf0, _, ShortForm, FloatReg, FloatAcc, 0},
 776 {"fucomi", 2, 0xdbe8, _, ShortForm, FloatReg, FloatAcc, 0},
 777 {"fcomip", 2, 0xdff0, _, ShortForm, FloatReg, FloatAcc, 0},
 778 {"fucomip",2, 0xdfe8, _, ShortForm, FloatReg, FloatAcc, 0},
 779
 780
 781 {"", 0, 0, 0, 0, 0, 0, 0}       /* sentinal */
 782 };
 783 #undef _
 784
 785 static const template *i386_optab_end
 786   = i386_optab + sizeof (i386_optab)/sizeof(i386_optab[0]);
 787
 788 /* 386 register table */
 789
 790 static const reg_entry i386_regtab[] = {
 791   /* 8 bit regs */
 792   {"al", Reg8|Acc, 0}, {"cl", Reg8|ShiftCount, 1}, {"dl", Reg8, 2},
 793   {"bl", Reg8, 3},
 794   {"ah", Reg8, 4}, {"ch", Reg8, 5}, {"dh", Reg8, 6}, {"bh", Reg8, 7},
 795   /* 16 bit regs */
 796   {"ax", Reg16|Acc, 0}, {"cx", Reg16, 1}, {"dx", Reg16|InOutPortReg, 2}, {"bx", Reg16, 3},
 797   {"sp", Reg16, 4}, {"bp", Reg16, 5}, {"si", Reg16, 6}, {"di", Reg16, 7},
 798   /* 32 bit regs */
 799   {"eax", Reg32|Acc, 0}, {"ecx", Reg32, 1}, {"edx", Reg32, 2}, {"ebx", Reg32, 3},
 800   {"esp", Reg32, 4}, {"ebp", Reg32, 5}, {"esi", Reg32, 6}, {"edi", Reg32, 7},
 801   /* segment registers */
 802   {"es", SReg2, 0}, {"cs", SReg2, 1}, {"ss", SReg2, 2},
 803   {"ds", SReg2, 3}, {"fs", SReg3, 4}, {"gs", SReg3, 5},
 804   /* control registers */
 805   {"cr0", Control, 0},   {"cr2", Control, 2},   {"cr3", Control, 3},
 806   {"cr4", Control, 4},
 807   /* debug registers */
 808   {"db0", Debug, 0},   {"db1", Debug, 1},   {"db2", Debug, 2},
 809   {"db3", Debug, 3},   {"db6", Debug, 6},   {"db7", Debug, 7},
 810   {"dr0", Debug, 0},   {"dr1", Debug, 1},   {"dr2", Debug, 2},
 811   {"dr3", Debug, 3},   {"dr6", Debug, 6},   {"dr7", Debug, 7},
 812   /* test registers */
 813   {"tr3", Test, 3}, {"tr4", Test, 4}, {"tr5", Test, 5},
 814   {"tr6", Test, 6}, {"tr7", Test, 7},
 815   /* float registers */
 816   {"st(0)", FloatReg|FloatAcc, 0},
 817   {"st", FloatReg|FloatAcc, 0},
 818   {"st(1)", FloatReg, 1}, {"st(2)", FloatReg, 2},
 819   {"st(3)", FloatReg, 3}, {"st(4)", FloatReg, 4}, {"st(5)", FloatReg, 5},
 820   {"st(6)", FloatReg, 6}, {"st(7)", FloatReg, 7}
 821 };
 822
 823 #define MAX_REG_NAME_SIZE 8     /* for parsing register names from input */
 824
 825 static const reg_entry *i386_regtab_end
 826   = i386_regtab + sizeof(i386_regtab)/sizeof(i386_regtab[0]);
 827
 828 /* segment stuff */
 829 static const seg_entry cs = { "cs", 0x2e };
 830 static const seg_entry ds = { "ds", 0x3e };
 831 static const seg_entry ss = { "ss", 0x36 };
 832 static const seg_entry es = { "es", 0x26 };
 833 static const seg_entry fs = { "fs", 0x64 };
 834 static const seg_entry gs = { "gs", 0x65 };
 835 static const seg_entry null = { "", 0x0 };
 836
 837 /*
 838   This table is used to store the default segment register implied by all
 839   possible memory addressing modes.
 840   It is indexed by the mode & modrm entries of the modrm byte as follows:
 841       index = (mode<<3) | modrm;
 842 */
 843 static const seg_entry *one_byte_segment_defaults[] = {
 844   /* mode 0 */
 845   &ds, &ds, &ds, &ds, &null, &ds, &ds, &ds,
 846   /* mode 1 */
 847   &ds, &ds, &ds, &ds, &null, &ss, &ds, &ds,
 848   /* mode 2 */
 849   &ds, &ds, &ds, &ds, &null, &ss, &ds, &ds,
 850   /* mode 3 --- not a memory reference; never referenced */
 851 };
 852
 853 static const seg_entry *two_byte_segment_defaults[] = {
 854   /* mode 0 */
 855   &ds, &ds, &ds, &ds, &ss, &ds, &ds, &ds,
 856   /* mode 1 */
 857   &ds, &ds, &ds, &ds, &ss, &ds, &ds, &ds,
 858   /* mode 2 */
 859   &ds, &ds, &ds, &ds, &ss, &ds, &ds, &ds,
 860   /* mode 3 --- not a memory reference; never referenced */
 861 };
 862
 863 static const prefix_entry i386_prefixtab[] = {
 864   { "addr16", 0x67 },           /* address size prefix ==> 16bit addressing
 865                                  * (How is this useful?) */
 866 #define WORD_PREFIX_OPCODE 0x66
 867   { "data16", 0x66 },           /* operand size prefix */
 868   { "lock", 0xf0 },             /* bus lock prefix */
 869   { "wait", 0x9b },             /* wait for coprocessor */
 870   { "cs", 0x2e }, { "ds", 0x3e }, /* segment overrides ... */
 871   { "es", 0x26 }, { "fs", 0x64 },
 872   { "gs", 0x65 }, { "ss", 0x36 },
 873 /* REPE & REPNE used to detect rep/repne with a non-string instruction */
 874 #define REPNE 0xf2
 875 #define REPE  0xf3
 876   { "rep", 0xf3 }, { "repe", 0xf3 }, { "repz", 0xf3 }, /* repeat string instructions */
 877   { "repne", 0xf2 }, { "repnz", 0xf2 }
 878 };
 879
 880 static const prefix_entry *i386_prefixtab_end
 881   = i386_prefixtab + sizeof(i386_prefixtab)/sizeof(i386_prefixtab[0]);
 882
 883 /* end of i386-opcode.h */