Enable TCP wrappers in sshd.
[dragonfly.git] / sys / i386 / apic / apic_ipl.s
1 /*
2  * Copyright (c) 2003,2004 The DragonFly Project.  All rights reserved.
3  * 
4  * This code is derived from software contributed to The DragonFly Project
5  * by Matthew Dillon <dillon@backplane.com>
6  * 
7  * Redistribution and use in source and binary forms, with or without
8  * modification, are permitted provided that the following conditions
9  * are met:
10  * 
11  * 1. Redistributions of source code must retain the above copyright
12  *    notice, this list of conditions and the following disclaimer.
13  * 2. Redistributions in binary form must reproduce the above copyright
14  *    notice, this list of conditions and the following disclaimer in
15  *    the documentation and/or other materials provided with the
16  *    distribution.
17  * 3. Neither the name of The DragonFly Project nor the names of its
18  *    contributors may be used to endorse or promote products derived
19  *    from this software without specific, prior written permission.
20  * 
21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
22  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
23  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
24  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
25  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
26  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
27  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
28  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
29  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
30  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
31  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
32  * SUCH DAMAGE.
33  * 
34  * Copyright (c) 1997, by Steve Passe,  All rights reserved.
35  *
36  * Redistribution and use in source and binary forms, with or without
37  * modification, are permitted provided that the following conditions
38  * are met:
39  * 1. Redistributions of source code must retain the above copyright
40  *    notice, this list of conditions and the following disclaimer.
41  * 2. The name of the developer may NOT be used to endorse or promote products
42  *    derived from this software without specific prior written permission.
43  *
44  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
45  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
46  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
47  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
48  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
49  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
50  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
51  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
52  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
53  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
54  * SUCH DAMAGE.
55  *
56  * $FreeBSD: src/sys/i386/isa/apic_ipl.s,v 1.27.2.2 2000/09/30 02:49:35 ps Exp $
57  * $DragonFly: src/sys/i386/apic/Attic/apic_ipl.s,v 1.16 2005/11/04 08:57:24 dillon Exp $
58  */
59
60 #include "use_npx.h"
61
62 #include <machine/asmacros.h>
63 #include <machine/segments.h>
64 #include <machine/ipl.h>
65 #include <machine/lock.h>
66 #include <machine/psl.h>
67 #include <machine/trap.h>
68
69 #include "apicreg.h"
70 #include "apic_ipl.h"
71 #include "assym.s"
72
73 #ifdef APIC_IO
74
75         .data
76         ALIGN_DATA
77
78         /*
79          * Interrupt mask for APIC interrupts, defaults to all hardware
80          * interrupts turned off.
81          */
82
83         .p2align 2                              /* MUST be 32bit aligned */
84
85         .globl apic_imen
86 apic_imen:
87         .long   APIC_HWI_MASK
88
89         .text
90         SUPERALIGN_TEXT
91
92         /*
93          * Functions to enable and disable a hardware interrupt.  The
94          * IRQ number is passed as an argument.
95          */
96 ENTRY(APIC_INTRDIS)
97         APIC_IMASK_LOCK                 /* enter critical reg */
98         movl    4(%esp),%eax
99 1:
100         btsl    %eax, apic_imen
101         shll    $4, %eax
102         movl    CNAME(int_to_apicintpin) + 8(%eax), %edx
103         movl    CNAME(int_to_apicintpin) + 12(%eax), %ecx
104         testl   %edx, %edx
105         jz      2f
106         movl    %ecx, (%edx)            /* target register index */
107         orl     $IOART_INTMASK,16(%edx) /* set intmask in target apic reg */
108 2:
109         APIC_IMASK_UNLOCK               /* exit critical reg */
110         ret
111
112 ENTRY(APIC_INTREN)
113         APIC_IMASK_LOCK                 /* enter critical reg */
114         movl    4(%esp), %eax           /* mask into %eax */
115 1:
116         btrl    %eax, apic_imen         /* update apic_imen */
117         shll    $4, %eax
118         movl    CNAME(int_to_apicintpin) + 8(%eax), %edx
119         movl    CNAME(int_to_apicintpin) + 12(%eax), %ecx
120         testl   %edx, %edx
121         jz      2f
122         movl    %ecx, (%edx)            /* write the target register index */
123         andl    $~IOART_INTMASK, 16(%edx) /* clear mask bit */
124 2:      
125         APIC_IMASK_UNLOCK               /* exit critical reg */
126         ret
127
128 /******************************************************************************
129  * 
130  */
131
132 /*
133  * u_int io_apic_write(int apic, int select);
134  */
135 ENTRY(io_apic_read)
136         movl    4(%esp), %ecx           /* APIC # */
137         movl    ioapic, %eax
138         movl    (%eax,%ecx,4), %edx     /* APIC base register address */
139         movl    8(%esp), %eax           /* target register index */
140         movl    %eax, (%edx)            /* write the target register index */
141         movl    16(%edx), %eax          /* read the APIC register data */
142         ret                             /* %eax = register value */
143
144 /*
145  * void io_apic_write(int apic, int select, int value);
146  */
147 ENTRY(io_apic_write)
148         movl    4(%esp), %ecx           /* APIC # */
149         movl    ioapic, %eax
150         movl    (%eax,%ecx,4), %edx     /* APIC base register address */
151         movl    8(%esp), %eax           /* target register index */
152         movl    %eax, (%edx)            /* write the target register index */
153         movl    12(%esp), %eax          /* target register value */
154         movl    %eax, 16(%edx)          /* write the APIC register data */
155         ret                             /* %eax = void */
156
157 /*
158  * Send an EOI to the local APIC.
159  */
160 ENTRY(apic_eoi)
161         movl    $0, lapic+0xb0
162         ret
163
164 #endif