sys/dev/netif/mii_layer/miidevs.h

   1 /*      $DragonFly: src/sys/dev/netif/mii_layer/miidevs.h,v 1.7 2006/05/20 04:35:30 sephe Exp $ */
   2
   3 /*
   4  * THIS FILE AUTOMATICALLY GENERATED.  DO NOT EDIT.
   5  *
   6  * generated from:
   7  *      DragonFly: src/sys/dev/netif/mii_layer/miidevs,v 1.6 2005/12/26 13:36:18 sephe Exp
   8  */
   9 /* $FreeBSD: src/sys/dev/mii/miidevs,v 1.4.2.13 2003/07/22 02:12:55 ps Exp $ */
  10 /*$NetBSD: miidevs,v 1.6 1999/05/14 11:37:30 drochner Exp $*/
  11
  12 /*-
  13  * Copyright (c) 1998, 1999 The NetBSD Foundation, Inc.
  14  * All rights reserved.
  15  *
  16  * This code is derived from software contributed to The NetBSD Foundation
  17  * by Jason R. Thorpe of the Numerical Aerospace Simulation Facility,
  18  * NASA Ames Research Center.
  19  *
  20  * Redistribution and use in source and binary forms, with or without
  21  * modification, are permitted provided that the following conditions
  22  * are met:
  23  * 1. Redistributions of source code must retain the above copyright
  24  *    notice, this list of conditions and the following disclaimer.
  25  * 2. Redistributions in binary form must reproduce the above copyright
  26  *    notice, this list of conditions and the following disclaimer in the
  27  *    documentation and/or other materials provided with the distribution.
  28  * 3. All advertising materials mentioning features or use of this software
  29  *    must display the following acknowledgement:
  30  *      This product includes software developed by the NetBSD
  31  *      Foundation, Inc. and its contributors.
  32  * 4. Neither the name of The NetBSD Foundation nor the names of its
  33  *    contributors may be used to endorse or promote products derived
  34  *    from this software without specific prior written permission.
  35  *
  36  * THIS SOFTWARE IS PROVIDED BY THE NETBSD FOUNDATION, INC. AND CONTRIBUTORS
  37  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED
  38  * TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  39  * PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR CONTRIBUTORS
  40  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  41  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  42  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  43  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  44  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  45  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  46  * POSSIBILITY OF SUCH DAMAGE.
  47  */
  48
  49 /*
  50  * List of known MII OUIs.
  51  * For a complete list see http://standards.ieee.org/regauth/oui/
  52  *
  53  * XXX Vendors do obviously not agree how OUIs (18 bit) are mapped
  54  * to the 16 bits available in the id registers. The MII_OUI() macro
  55  * in "mii.h" reflects the most obvious way. If a vendor uses a
  56  * different mapping, an "xx" prefixed OUI is defined here which is
  57  * mangled accordingly to compensate.
  58  */
  59
  60 #define MII_OUI_ALTIMA  0x0010a9        /* Altima Communications */
  61 #define MII_OUI_AMD     0x00001a        /* Advanced Micro Devices */
  62 #define MII_OUI_BROADCOM        0x001018        /* Broadcom Corporation */
  63 #define MII_OUI_CICADA  0x0003F1        /* Cicada Semiconductor */
  64 #define MII_OUI_DAVICOM 0x00606e        /* Davicom Semiconductor */
  65 #define MII_OUI_ICS     0x00a0be        /* Integrated Circuit Systems */
  66 #define MII_OUI_INTEL   0x00aa00        /* Intel */
  67 #define MII_OUI_JATO    0x00e083        /* Jato Technologies */
  68 #define MII_OUI_LEVEL1  0x00207b        /* Level 1 */
  69 #define MII_OUI_NATSEMI 0x080017        /* National Semiconductor */
  70 #define MII_OUI_QUALSEMI        0x006051        /* Quality Semiconductor */
  71 #define MII_OUI_REALTEK 0x000020        /* RealTek Semicondctor */
  72 #define MII_OUI_SEEQ    0x00a07d        /* Seeq */
  73 #define MII_OUI_SIS     0x00e006        /* Silicon Integrated Systems */
  74 #define MII_OUI_TDK     0x00c039        /* TDK */
  75 #define MII_OUI_TI      0x080028        /* Texas Instruments */
  76 #define MII_OUI_XAQTI   0x00e0ae        /* XaQti Corp. */
  77 #define MII_OUI_MARVELL 0x005043        /* Marvell Semiconductor */
  78
  79 /* in the 79c873, AMD uses another OUI (which matches Davicom!) */
  80 #define MII_OUI_xxAMD   0x00606e        /* Advanced Micro Devices */
  81
  82 /* Intel 82553 A/B steppings */
  83 #define MII_OUI_xxINTEL 0x00f800        /* Intel */
  84
  85 /* some vendors have the bits swapped within bytes
  86         (ie, ordered as on the wire) */
  87 #define MII_OUI_xxALTIMA        0x000895        /* Altima Communications */
  88 #define MII_OUI_xxBROADCOM      0x000818        /* Broadcom Corporation */
  89 #define MII_OUI_xxICS   0x00057d        /* Integrated Circuit Systems */
  90 #define MII_OUI_xxSEEQ  0x0005be        /* Seeq */
  91 #define MII_OUI_xxSIS   0x000760        /* Silicon Integrated Systems */
  92 #define MII_OUI_xxTI    0x100014        /* Texas Instruments */
  93 #define MII_OUI_xxXAQTI 0x350700        /* XaQti Corp. */
  94
  95 /* Level 1 is completely different - from right to left.
  96         (Two bits get lost in the third OUI byte.) */
  97 #define MII_OUI_xxLEVEL1        0x1e0400        /* Level 1 */
  98
  99 /* Don't know what's going on here. */
 100 #define MII_OUI_xxDAVICOM       0x006040        /* Davicom Semiconductor */
 101
 102 /* This is the OUI of the gigE PHY in the RealTek 8169S/8110S chips */
 103 #define MII_OUI_xxREALTEK       0x000732        /*  */
 104
 105 /*
 106  * List of known models.  Grouped by oui.
 107  */
 108
 109 /* Altima Communications PHYs */
 110 #define MII_MODEL_xxALTIMA_AC101        0x0021
 111 #define MII_STR_xxALTIMA_AC101  "AC101 10/100 media interface"
 112
 113 /* Advanced Micro Devices PHYs */
 114 #define MII_MODEL_xxAMD_79C873  0x0000
 115 #define MII_STR_xxAMD_79C873    "Am79C873 10/100 media interface"
 116 #define MII_MODEL_AMD_79c973phy 0x0036
 117 #define MII_STR_AMD_79c973phy   "Am79c973 internal PHY"
 118 #define MII_MODEL_AMD_79c978    0x0039
 119 #define MII_STR_AMD_79c978      "Am79c978 HomePNA PHY"
 120
 121 /* Broadcom Corp. PHYs. */
 122 #define MII_MODEL_BROADCOM_3c905Cphy    0x0017
 123 #define MII_STR_BROADCOM_3c905Cphy      "3c905C 10/100 internal PHY"
 124 #define MII_MODEL_xxBROADCOM_BCM5400    0x0004
 125 #define MII_STR_xxBROADCOM_BCM5400      "Broadcom 1000baseTX PHY"
 126 #define MII_MODEL_xxBROADCOM_BCM5401    0x0005
 127 #define MII_STR_xxBROADCOM_BCM5401      "BCM5401 10/100/1000baseTX PHY"
 128 #define MII_MODEL_xxBROADCOM_BCM5411    0x0007
 129 #define MII_STR_xxBROADCOM_BCM5411      "BCM5411 10/100/1000baseTX PHY"
 130 #define MII_MODEL_xxBROADCOM_BCM5701    0x0011
 131 #define MII_STR_xxBROADCOM_BCM5701      "BCM5701 10/100/1000baseTX PHY"
 132 #define MII_MODEL_xxBROADCOM_BCM5703    0x0016
 133 #define MII_STR_xxBROADCOM_BCM5703      "BCM5703 10/100/1000baseTX PHY"
 134 #define MII_MODEL_xxBROADCOM_BCM5704    0x0019
 135 #define MII_STR_xxBROADCOM_BCM5704      "BCM5704 10/100/1000baseTX PHY"
 136 #define MII_MODEL_xxBROADCOM_BCM5705    0x001a
 137 #define MII_STR_xxBROADCOM_BCM5705      "BCM5705 10/100/1000baseTX PHY"
 138
 139 /* Cicada Semiconductor PHYs (now owned by Vitesse?) */
 140 #define MII_MODEL_CICADA_CS8201 0x0001
 141 #define MII_STR_CICADA_CS8201   "Cicada CS8201 10/100/1000TX PHY"
 142 #define MII_MODEL_CICADA_CS8201A        0x0020
 143 #define MII_STR_CICADA_CS8201A  "Cicada CS8201 10/100/1000TX PHY"
 144 #define MII_MODEL_CICADA_CS8201B        0x0021
 145 #define MII_STR_CICADA_CS8201B  "Cicada CS8201 10/100/1000TX PHY"
 146
 147 /* Davicom Semiconductor PHYs */
 148 #define MII_MODEL_xxDAVICOM_DM9101      0x0000
 149 #define MII_STR_xxDAVICOM_DM9101        "DM9101 10/100 media interface"
 150
 151 /* Integrated Circuit Systems PHYs */
 152 #define MII_MODEL_xxICS_1890    0x0002
 153 #define MII_STR_xxICS_1890      "ICS1890 10/100 media interface"
 154
 155 /* Intel PHYs */
 156 #define MII_MODEL_xxINTEL_I82553AB      0x0000
 157 #define MII_STR_xxINTEL_I82553AB        "i83553 10/100 media interface"
 158 #define MII_MODEL_INTEL_I82555  0x0015
 159 #define MII_STR_INTEL_I82555    "i82555 10/100 media interface"
 160 #define MII_MODEL_INTEL_I82562EM        0x0032
 161 #define MII_STR_INTEL_I82562EM  "i82562EM 10/100 media interface"
 162 #define MII_MODEL_INTEL_I82562ET        0x0033
 163 #define MII_STR_INTEL_I82562ET  "i82562ET 10/100 media interface"
 164 #define MII_MODEL_INTEL_I82553C 0x0035
 165 #define MII_STR_INTEL_I82553C   "i82553 10/100 media interface"
 166
 167 /* Jato Technologies PHYs */
 168 #define MII_MODEL_JATO_BASEX    0x0000
 169 #define MII_STR_JATO_BASEX      "Jato 1000baseX media interface"
 170
 171 /* Level 1 PHYs */
 172 #define MII_MODEL_xxLEVEL1_LXT970       0x0000
 173 #define MII_STR_xxLEVEL1_LXT970 "LXT970 10/100 media interface"
 174
 175 /* National Semiconductor PHYs */
 176 #define MII_MODEL_NATSEMI_DP83840       0x0000
 177 #define MII_STR_NATSEMI_DP83840 "DP83840 10/100 media interface"
 178 #define MII_MODEL_NATSEMI_DP83843       0x0001
 179 #define MII_STR_NATSEMI_DP83843 "DP83843 10/100 media interface"
 180 #define MII_MODEL_NATSEMI_DP83891       0x0005
 181 #define MII_STR_NATSEMI_DP83891 "DP83891 10/100/1000 media interface"
 182 #define MII_MODEL_NATSEMI_DP83861       0x0006
 183 #define MII_STR_NATSEMI_DP83861 "DP83861 10/100/1000 media interface"
 184
 185 /* Quality Semiconductor PHYs */
 186 #define MII_MODEL_QUALSEMI_QS6612       0x0000
 187 #define MII_STR_QUALSEMI_QS6612 "QS6612 10/100 media interface"
 188
 189 /* RealTek Semiconductor PHYs */
 190 #define MII_MODEL_REALTEK_RTL8201L      0x0020
 191 #define MII_STR_REALTEK_RTL8201L        "RTL8201L 10/100 media interface"
 192 #define MII_MODEL_xxREALTEK_RTL8169S    0x0011
 193 #define MII_STR_xxREALTEK_RTL8169S      "RTL8169S/8110S media interface"
 194
 195 /* Seeq PHYs */
 196 #define MII_MODEL_xxSEEQ_80220  0x0003
 197 #define MII_STR_xxSEEQ_80220    "Seeq 80220 10/100 media interface"
 198 #define MII_MODEL_xxSEEQ_84220  0x0004
 199 #define MII_STR_xxSEEQ_84220    "Seeq 84220 10/100 media interface"
 200
 201 /* Silicon Integrated Systems PHYs */
 202 #define MII_MODEL_xxSIS_900     0x0000
 203 #define MII_STR_xxSIS_900       "SiS 900 10/100 media interface"
 204
 205 /* TDK */
 206 #define MII_MODEL_TDK_78Q2120   0x0014
 207 #define MII_STR_TDK_78Q2120     "TDK 78Q2120 media interface"
 208
 209 /* Texas Instruments PHYs */
 210 #define MII_MODEL_xxTI_TLAN10T  0x0001
 211 #define MII_STR_xxTI_TLAN10T    "ThunderLAN 10baseT media interface"
 212 #define MII_MODEL_xxTI_100VGPMI 0x0002
 213 #define MII_STR_xxTI_100VGPMI   "ThunderLAN 100VG-AnyLan media interface"
 214
 215 /* XaQti Corp. PHYs. */
 216 #define MII_MODEL_XAQTI_XMACII  0x0000
 217 #define MII_STR_XAQTI_XMACII    "XaQti Corp. XMAC II gigabit interface"
 218
 219 /* Marvell Semiconductor PHYs */
 220 #define MII_MODEL_MARVELL_E1000 0x0000
 221 #define MII_STR_MARVELL_E1000   "Marvell Semiconductor 88E1000* gigabit PHY"
 222 #define MII_MODEL_MARVELL_E1011 0x0002
 223 #define MII_STR_MARVELL_E1011   "Marvell Semiconductor 88E1011 Gigabit PHY"