sys/dev/netif/xl/if_xl.c

   1 /*
   2  * Copyright (c) 1997, 1998, 1999
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_xl.c,v 1.72.2.28 2003/10/08 06:01:57 murray Exp $
  33  * $DragonFly: src/sys/dev/netif/xl/if_xl.c,v 1.21 2005/05/21 08:57:29 joerg Exp $
  34  */
  35
  36 /*
  37  * 3Com 3c90x Etherlink XL PCI NIC driver
  38  *
  39  * Supports the 3Com "boomerang", "cyclone" and "hurricane" PCI
  40  * bus-master chips (3c90x cards and embedded controllers) including
  41  * the following:
  42  *
  43  * 3Com 3c900-TPO       10Mbps/RJ-45
  44  * 3Com 3c900-COMBO     10Mbps/RJ-45,AUI,BNC
  45  * 3Com 3c905-TX        10/100Mbps/RJ-45
  46  * 3Com 3c905-T4        10/100Mbps/RJ-45
  47  * 3Com 3c900B-TPO      10Mbps/RJ-45
  48  * 3Com 3c900B-COMBO    10Mbps/RJ-45,AUI,BNC
  49  * 3Com 3c900B-TPC      10Mbps/RJ-45,BNC
  50  * 3Com 3c900B-FL       10Mbps/Fiber-optic
  51  * 3Com 3c905B-COMBO    10/100Mbps/RJ-45,AUI,BNC
  52  * 3Com 3c905B-TX       10/100Mbps/RJ-45
  53  * 3Com 3c905B-FL/FX    10/100Mbps/Fiber-optic
  54  * 3Com 3c905C-TX       10/100Mbps/RJ-45 (Tornado ASIC)
  55  * 3Com 3c980-TX        10/100Mbps server adapter (Hurricane ASIC)
  56  * 3Com 3c980C-TX       10/100Mbps server adapter (Tornado ASIC)
  57  * 3Com 3cSOHO100-TX    10/100Mbps/RJ-45 (Hurricane ASIC)
  58  * 3Com 3c450-TX        10/100Mbps/RJ-45 (Tornado ASIC)
  59  * 3Com 3c555           10/100Mbps/RJ-45 (MiniPCI, Laptop Hurricane)
  60  * 3Com 3c556           10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
  61  * 3Com 3c556B          10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
  62  * 3Com 3c575TX         10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  63  * 3Com 3c575B          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  64  * 3Com 3c575C          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  65  * 3Com 3cxfem656       10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  66  * 3Com 3cxfem656b      10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
  67  * 3Com 3cxfem656c      10/100Mbps/RJ-45 (Cardbus, Tornado ASIC)
  68  * Dell Optiplex GX1 on-board 3c918 10/100Mbps/RJ-45
  69  * Dell on-board 3c920 10/100Mbps/RJ-45
  70  * Dell Precision on-board 3c905B 10/100Mbps/RJ-45
  71  * Dell Latitude laptop docking station embedded 3c905-TX
  72  *
  73  * Written by Bill Paul <wpaul@ctr.columbia.edu>
  74  * Electrical Engineering Department
  75  * Columbia University, New York City
  76  */
  77
  78 /*
  79  * The 3c90x series chips use a bus-master DMA interface for transfering
  80  * packets to and from the controller chip. Some of the "vortex" cards
  81  * (3c59x) also supported a bus master mode, however for those chips
  82  * you could only DMA packets to/from a contiguous memory buffer. For
  83  * transmission this would mean copying the contents of the queued mbuf
  84  * chain into an mbuf cluster and then DMAing the cluster. This extra
  85  * copy would sort of defeat the purpose of the bus master support for
  86  * any packet that doesn't fit into a single mbuf.
  87  *
  88  * By contrast, the 3c90x cards support a fragment-based bus master
  89  * mode where mbuf chains can be encapsulated using TX descriptors.
  90  * This is similar to other PCI chips such as the Texas Instruments
  91  * ThunderLAN and the Intel 82557/82558.
  92  *
  93  * The "vortex" driver (if_vx.c) happens to work for the "boomerang"
  94  * bus master chips because they maintain the old PIO interface for
  95  * backwards compatibility, but starting with the 3c905B and the
  96  * "cyclone" chips, the compatibility interface has been dropped.
  97  * Since using bus master DMA is a big win, we use this driver to
  98  * support the PCI "boomerang" chips even though they work with the
  99  * "vortex" driver in order to obtain better performance.
 100  */
 101
 102 #include <sys/param.h>
 103 #include <sys/systm.h>
 104 #include <sys/sockio.h>
 105 #include <sys/endian.h>
 106 #include <sys/mbuf.h>
 107 #include <sys/kernel.h>
 108 #include <sys/socket.h>
 109
 110 #include <net/if.h>
 111 #include <net/ifq_var.h>
 112 #include <net/if_arp.h>
 113 #include <net/ethernet.h>
 114 #include <net/if_dl.h>
 115 #include <net/if_media.h>
 116 #include <net/vlan/if_vlan_var.h>
 117
 118 #include <net/bpf.h>
 119
 120 #include <machine/bus_memio.h>
 121 #include <machine/bus_pio.h>
 122 #include <machine/bus.h>
 123 #include <machine/clock.h>      /* for DELAY */
 124 #include <machine/resource.h>
 125 #include <sys/bus.h>
 126 #include <sys/rman.h>
 127
 128 #include "../mii_layer/mii.h"
 129 #include "../mii_layer/miivar.h"
 130
 131 #include <bus/pci/pcireg.h>
 132 #include <bus/pci/pcivar.h>
 133
 134 /* "controller miibus0" required.  See GENERIC if you get errors here. */
 135 #include "miibus_if.h"
 136
 137 #include "if_xlreg.h"
 138
 139 #define XL905B_CSUM_FEATURES    (CSUM_IP | CSUM_TCP | CSUM_UDP)
 140
 141 /*
 142  * Various supported device vendors/types and their names.
 143  */
 144 static struct xl_type xl_devs[] = {
 145         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT,
 146                 "3Com 3c900-TPO Etherlink XL" },
 147         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT_COMBO,
 148                 "3Com 3c900-COMBO Etherlink XL" },
 149         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10_100BT,
 150                 "3Com 3c905-TX Fast Etherlink XL" },
 151         { TC_VENDORID, TC_DEVICEID_BOOMERANG_100BT4,
 152                 "3Com 3c905-T4 Fast Etherlink XL" },
 153         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT,
 154                 "3Com 3c900B-TPO Etherlink XL" },
 155         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_COMBO,
 156                 "3Com 3c900B-COMBO Etherlink XL" },
 157         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_TPC,
 158                 "3Com 3c900B-TPC Etherlink XL" },
 159         { TC_VENDORID, TC_DEVICEID_CYCLONE_10FL,
 160                 "3Com 3c900B-FL Etherlink XL" },
 161         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT,
 162                 "3Com 3c905B-TX Fast Etherlink XL" },
 163         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100BT4,
 164                 "3Com 3c905B-T4 Fast Etherlink XL" },
 165         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100FX,
 166                 "3Com 3c905B-FX/SC Fast Etherlink XL" },
 167         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100_COMBO,
 168                 "3Com 3c905B-COMBO Fast Etherlink XL" },
 169         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT,
 170                 "3Com 3c905C-TX Fast Etherlink XL" },
 171         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_920B,
 172                 "3Com 3c920B-EMB Integrated Fast Etherlink XL" },
 173         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT_SERV,
 174                 "3Com 3c980 Fast Etherlink XL" },
 175         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_SERV,
 176                 "3Com 3c980C Fast Etherlink XL" },
 177         { TC_VENDORID, TC_DEVICEID_HURRICANE_SOHO100TX,
 178                 "3Com 3cSOHO100-TX OfficeConnect" },
 179         { TC_VENDORID, TC_DEVICEID_TORNADO_HOMECONNECT,
 180                 "3Com 3c450-TX HomeConnect" },
 181         { TC_VENDORID, TC_DEVICEID_HURRICANE_555,
 182                 "3Com 3c555 Fast Etherlink XL" },
 183         { TC_VENDORID, TC_DEVICEID_HURRICANE_556,
 184                 "3Com 3c556 Fast Etherlink XL" },
 185         { TC_VENDORID, TC_DEVICEID_HURRICANE_556B,
 186                 "3Com 3c556B Fast Etherlink XL" },
 187         { TC_VENDORID, TC_DEVICEID_HURRICANE_575A,
 188                 "3Com 3c575TX Fast Etherlink XL" },
 189         { TC_VENDORID, TC_DEVICEID_HURRICANE_575B,
 190                 "3Com 3c575B Fast Etherlink XL" },
 191         { TC_VENDORID, TC_DEVICEID_HURRICANE_575C,
 192                 "3Com 3c575C Fast Etherlink XL" },
 193         { TC_VENDORID, TC_DEVICEID_HURRICANE_656,
 194                 "3Com 3c656 Fast Etherlink XL" },
 195         { TC_VENDORID, TC_DEVICEID_HURRICANE_656B,
 196                 "3Com 3c656B Fast Etherlink XL" },
 197         { TC_VENDORID, TC_DEVICEID_TORNADO_656C,
 198                 "3Com 3c656C Fast Etherlink XL" },
 199         { 0, 0, NULL }
 200 };
 201
 202 static int xl_probe             (device_t);
 203 static int xl_attach            (device_t);
 204 static int xl_detach            (device_t);
 205
 206 static int xl_newbuf            (struct xl_softc *, struct xl_chain_onefrag *);
 207 static void xl_stats_update     (void *);
 208 static int xl_encap             (struct xl_softc *, struct xl_chain *,
 209                                                 struct mbuf *);
 210 static void xl_rxeof            (struct xl_softc *);
 211 static int xl_rx_resync         (struct xl_softc *);
 212 static void xl_txeof            (struct xl_softc *);
 213 static void xl_txeof_90xB       (struct xl_softc *);
 214 static void xl_txeoc            (struct xl_softc *);
 215 static void xl_intr             (void *);
 216 static void xl_start            (struct ifnet *);
 217 static void xl_start_90xB       (struct ifnet *);
 218 static int xl_ioctl             (struct ifnet *, u_long, caddr_t,
 219                                                 struct ucred *);
 220 static void xl_init             (void *);
 221 static void xl_stop             (struct xl_softc *);
 222 static void xl_watchdog         (struct ifnet *);
 223 static void xl_shutdown         (device_t);
 224 static int xl_suspend           (device_t);
 225 static int xl_resume            (device_t);
 226
 227 static int xl_ifmedia_upd       (struct ifnet *);
 228 static void xl_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
 229
 230 static int xl_eeprom_wait       (struct xl_softc *);
 231 static int xl_read_eeprom       (struct xl_softc *, caddr_t, int, int, int);
 232 static void xl_mii_sync         (struct xl_softc *);
 233 static void xl_mii_send         (struct xl_softc *, u_int32_t, int);
 234 static int xl_mii_readreg       (struct xl_softc *, struct xl_mii_frame *);
 235 static int xl_mii_writereg      (struct xl_softc *, struct xl_mii_frame *);
 236
 237 static void xl_setcfg           (struct xl_softc *);
 238 static void xl_setmode          (struct xl_softc *, int);
 239 static u_int8_t xl_calchash     (caddr_t);
 240 static void xl_setmulti         (struct xl_softc *);
 241 static void xl_setmulti_hash    (struct xl_softc *);
 242 static void xl_reset            (struct xl_softc *);
 243 static int xl_list_rx_init      (struct xl_softc *);
 244 static int xl_list_tx_init      (struct xl_softc *);
 245 static int xl_list_tx_init_90xB (struct xl_softc *);
 246 static void xl_wait             (struct xl_softc *);
 247 static void xl_mediacheck       (struct xl_softc *);
 248 static void xl_choose_xcvr      (struct xl_softc *, int);
 249 static void xl_dma_map_addr     (void *, bus_dma_segment_t *, int, int);
 250 static void xl_dma_map_rxbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
 251                                                 int);
 252 static void xl_dma_map_txbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
 253                                                 int);
 254 #ifdef notdef
 255 static void xl_testpacket       (struct xl_softc *);
 256 #endif
 257
 258 static int xl_miibus_readreg    (device_t, int, int);
 259 static int xl_miibus_writereg   (device_t, int, int, int);
 260 static void xl_miibus_statchg   (device_t);
 261 static void xl_miibus_mediainit (device_t);
 262
 263 static device_method_t xl_methods[] = {
 264         /* Device interface */
 265         DEVMETHOD(device_probe,         xl_probe),
 266         DEVMETHOD(device_attach,        xl_attach),
 267         DEVMETHOD(device_detach,        xl_detach),
 268         DEVMETHOD(device_shutdown,      xl_shutdown),
 269         DEVMETHOD(device_suspend,       xl_suspend),
 270         DEVMETHOD(device_resume,        xl_resume),
 271
 272         /* bus interface */
 273         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 274         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 275
 276         /* MII interface */
 277         DEVMETHOD(miibus_readreg,       xl_miibus_readreg),
 278         DEVMETHOD(miibus_writereg,      xl_miibus_writereg),
 279         DEVMETHOD(miibus_statchg,       xl_miibus_statchg),
 280         DEVMETHOD(miibus_mediainit,     xl_miibus_mediainit),
 281
 282         { 0, 0 }
 283 };
 284
 285 static driver_t xl_driver = {
 286         "xl",
 287         xl_methods,
 288         sizeof(struct xl_softc)
 289 };
 290
 291 static devclass_t xl_devclass;
 292
 293 DECLARE_DUMMY_MODULE(if_xl);
 294 MODULE_DEPEND(if_xl, miibus, 1, 1, 1);
 295 DRIVER_MODULE(if_xl, pci, xl_driver, xl_devclass, 0, 0);
 296 DRIVER_MODULE(miibus, xl, miibus_driver, miibus_devclass, 0, 0);
 297
 298 static void
 299 xl_dma_map_addr(arg, segs, nseg, error)
 300         void *arg;
 301         bus_dma_segment_t *segs;
 302         int nseg, error;
 303 {
 304         u_int32_t *paddr;
 305
 306         paddr = arg;
 307         *paddr = segs->ds_addr;
 308 }
 309
 310 static void
 311 xl_dma_map_rxbuf(arg, segs, nseg, mapsize, error)
 312         void *arg;
 313         bus_dma_segment_t *segs;
 314         int nseg;
 315         bus_size_t mapsize;
 316         int error;
 317 {
 318         u_int32_t *paddr;
 319
 320         if (error)
 321                 return;
 322         KASSERT(nseg == 1, ("xl_dma_map_rxbuf: too many DMA segments"));
 323         paddr = arg;
 324         *paddr = segs->ds_addr;
 325 }
 326
 327 static void
 328 xl_dma_map_txbuf(arg, segs, nseg, mapsize, error)
 329         void *arg;
 330         bus_dma_segment_t *segs;
 331         int nseg;
 332         bus_size_t mapsize;
 333         int error;
 334 {
 335         struct xl_list *l;
 336         int i, total_len;
 337
 338         if (error)
 339                 return;
 340
 341         KASSERT(nseg <= XL_MAXFRAGS, ("too many DMA segments"));
 342
 343         total_len = 0;
 344         l = arg;
 345         for (i = 0; i < nseg; i++) {
 346                 KASSERT(segs[i].ds_len <= MCLBYTES, ("segment size too large"));
 347                 l->xl_frag[i].xl_addr = htole32(segs[i].ds_addr);
 348                 l->xl_frag[i].xl_len = htole32(segs[i].ds_len);
 349                 total_len += segs[i].ds_len;
 350         }
 351         l->xl_frag[nseg - 1].xl_len = htole32(segs[nseg - 1].ds_len |
 352             XL_LAST_FRAG);
 353         l->xl_status = htole32(total_len);
 354         l->xl_next = 0;
 355 }
 356
 357 /*
 358  * Murphy's law says that it's possible the chip can wedge and
 359  * the 'command in progress' bit may never clear. Hence, we wait
 360  * only a finite amount of time to avoid getting caught in an
 361  * infinite loop. Normally this delay routine would be a macro,
 362  * but it isn't called during normal operation so we can afford
 363  * to make it a function.
 364  */
 365 static void
 366 xl_wait(sc)
 367         struct xl_softc         *sc;
 368 {
 369         int             i;
 370
 371         for (i = 0; i < XL_TIMEOUT; i++) {
 372                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
 373                         break;
 374         }
 375
 376         if (i == XL_TIMEOUT)
 377                 if_printf(&sc->arpcom.ac_if, "command never completed!");
 378
 379         return;
 380 }
 381
 382 /*
 383  * MII access routines are provided for adapters with external
 384  * PHYs (3c905-TX, 3c905-T4, 3c905B-T4) and those with built-in
 385  * autoneg logic that's faked up to look like a PHY (3c905B-TX).
 386  * Note: if you don't perform the MDIO operations just right,
 387  * it's possible to end up with code that works correctly with
 388  * some chips/CPUs/processor speeds/bus speeds/etc but not
 389  * with others.
 390  */
 391 #define MII_SET(x)                                      \
 392         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
 393                 CSR_READ_2(sc, XL_W4_PHY_MGMT) | (x))
 394
 395 #define MII_CLR(x)                                      \
 396         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
 397                 CSR_READ_2(sc, XL_W4_PHY_MGMT) & ~(x))
 398
 399 /*
 400  * Sync the PHYs by setting data bit and strobing the clock 32 times.
 401  */
 402 static void
 403 xl_mii_sync(sc)
 404         struct xl_softc         *sc;
 405 {
 406         int             i;
 407
 408         XL_SEL_WIN(4);
 409         MII_SET(XL_MII_DIR|XL_MII_DATA);
 410
 411         for (i = 0; i < 32; i++) {
 412                 MII_SET(XL_MII_CLK);
 413                 MII_SET(XL_MII_DATA);
 414                 MII_SET(XL_MII_DATA);
 415                 MII_CLR(XL_MII_CLK);
 416                 MII_SET(XL_MII_DATA);
 417                 MII_SET(XL_MII_DATA);
 418         }
 419
 420         return;
 421 }
 422
 423 /*
 424  * Clock a series of bits through the MII.
 425  */
 426 static void
 427 xl_mii_send(sc, bits, cnt)
 428         struct xl_softc         *sc;
 429         u_int32_t               bits;
 430         int                     cnt;
 431 {
 432         int                     i;
 433
 434         XL_SEL_WIN(4);
 435         MII_CLR(XL_MII_CLK);
 436
 437         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
 438                 if (bits & i) {
 439                         MII_SET(XL_MII_DATA);
 440                 } else {
 441                         MII_CLR(XL_MII_DATA);
 442                 }
 443                 MII_CLR(XL_MII_CLK);
 444                 MII_SET(XL_MII_CLK);
 445         }
 446 }
 447
 448 /*
 449  * Read an PHY register through the MII.
 450  */
 451 static int
 452 xl_mii_readreg(sc, frame)
 453         struct xl_softc         *sc;
 454         struct xl_mii_frame     *frame;
 455
 456 {
 457         int                     i, ack, s;
 458
 459         s = splimp();
 460
 461         /*
 462          * Set up frame for RX.
 463          */
 464         frame->mii_stdelim = XL_MII_STARTDELIM;
 465         frame->mii_opcode = XL_MII_READOP;
 466         frame->mii_turnaround = 0;
 467         frame->mii_data = 0;
 468
 469         /*
 470          * Select register window 4.
 471          */
 472
 473         XL_SEL_WIN(4);
 474
 475         CSR_WRITE_2(sc, XL_W4_PHY_MGMT, 0);
 476         /*
 477          * Turn on data xmit.
 478          */
 479         MII_SET(XL_MII_DIR);
 480
 481         xl_mii_sync(sc);
 482
 483         /*
 484          * Send command/address info.
 485          */
 486         xl_mii_send(sc, frame->mii_stdelim, 2);
 487         xl_mii_send(sc, frame->mii_opcode, 2);
 488         xl_mii_send(sc, frame->mii_phyaddr, 5);
 489         xl_mii_send(sc, frame->mii_regaddr, 5);
 490
 491         /* Idle bit */
 492         MII_CLR((XL_MII_CLK|XL_MII_DATA));
 493         MII_SET(XL_MII_CLK);
 494
 495         /* Turn off xmit. */
 496         MII_CLR(XL_MII_DIR);
 497
 498         /* Check for ack */
 499         MII_CLR(XL_MII_CLK);
 500         ack = CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA;
 501         MII_SET(XL_MII_CLK);
 502
 503         /*
 504          * Now try reading data bits. If the ack failed, we still
 505          * need to clock through 16 cycles to keep the PHY(s) in sync.
 506          */
 507         if (ack) {
 508                 for(i = 0; i < 16; i++) {
 509                         MII_CLR(XL_MII_CLK);
 510                         MII_SET(XL_MII_CLK);
 511                 }
 512                 goto fail;
 513         }
 514
 515         for (i = 0x8000; i; i >>= 1) {
 516                 MII_CLR(XL_MII_CLK);
 517                 if (!ack) {
 518                         if (CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA)
 519                                 frame->mii_data |= i;
 520                 }
 521                 MII_SET(XL_MII_CLK);
 522         }
 523
 524 fail:
 525
 526         MII_CLR(XL_MII_CLK);
 527         MII_SET(XL_MII_CLK);
 528
 529         splx(s);
 530
 531         if (ack)
 532                 return(1);
 533         return(0);
 534 }
 535
 536 /*
 537  * Write to a PHY register through the MII.
 538  */
 539 static int
 540 xl_mii_writereg(sc, frame)
 541         struct xl_softc         *sc;
 542         struct xl_mii_frame     *frame;
 543
 544 {
 545         int                     s;
 546
 547         s = splimp();
 548
 549         /*
 550          * Set up frame for TX.
 551          */
 552
 553         frame->mii_stdelim = XL_MII_STARTDELIM;
 554         frame->mii_opcode = XL_MII_WRITEOP;
 555         frame->mii_turnaround = XL_MII_TURNAROUND;
 556
 557         /*
 558          * Select the window 4.
 559          */
 560         XL_SEL_WIN(4);
 561
 562         /*
 563          * Turn on data output.
 564          */
 565         MII_SET(XL_MII_DIR);
 566
 567         xl_mii_sync(sc);
 568
 569         xl_mii_send(sc, frame->mii_stdelim, 2);
 570         xl_mii_send(sc, frame->mii_opcode, 2);
 571         xl_mii_send(sc, frame->mii_phyaddr, 5);
 572         xl_mii_send(sc, frame->mii_regaddr, 5);
 573         xl_mii_send(sc, frame->mii_turnaround, 2);
 574         xl_mii_send(sc, frame->mii_data, 16);
 575
 576         /* Idle bit. */
 577         MII_SET(XL_MII_CLK);
 578         MII_CLR(XL_MII_CLK);
 579
 580         /*
 581          * Turn off xmit.
 582          */
 583         MII_CLR(XL_MII_DIR);
 584
 585         splx(s);
 586
 587         return(0);
 588 }
 589
 590 static int
 591 xl_miibus_readreg(dev, phy, reg)
 592         device_t                dev;
 593         int                     phy, reg;
 594 {
 595         struct xl_softc         *sc;
 596         struct xl_mii_frame     frame;
 597
 598         sc = device_get_softc(dev);
 599
 600         /*
 601          * Pretend that PHYs are only available at MII address 24.
 602          * This is to guard against problems with certain 3Com ASIC
 603          * revisions that incorrectly map the internal transceiver
 604          * control registers at all MII addresses. This can cause
 605          * the miibus code to attach the same PHY several times over.
 606          */
 607         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
 608                 return(0);
 609
 610         bzero((char *)&frame, sizeof(frame));
 611
 612         frame.mii_phyaddr = phy;
 613         frame.mii_regaddr = reg;
 614         xl_mii_readreg(sc, &frame);
 615
 616         return(frame.mii_data);
 617 }
 618
 619 static int
 620 xl_miibus_writereg(dev, phy, reg, data)
 621         device_t                dev;
 622         int                     phy, reg, data;
 623 {
 624         struct xl_softc         *sc;
 625         struct xl_mii_frame     frame;
 626
 627         sc = device_get_softc(dev);
 628
 629         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
 630                 return(0);
 631
 632         bzero((char *)&frame, sizeof(frame));
 633
 634         frame.mii_phyaddr = phy;
 635         frame.mii_regaddr = reg;
 636         frame.mii_data = data;
 637
 638         xl_mii_writereg(sc, &frame);
 639
 640         return(0);
 641 }
 642
 643 static void
 644 xl_miibus_statchg(dev)
 645         device_t                dev;
 646 {
 647         struct xl_softc         *sc;
 648         struct mii_data         *mii;
 649
 650
 651         sc = device_get_softc(dev);
 652         mii = device_get_softc(sc->xl_miibus);
 653
 654         xl_setcfg(sc);
 655
 656         /* Set ASIC's duplex mode to match the PHY. */
 657         XL_SEL_WIN(3);
 658         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX)
 659                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
 660         else
 661                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
 662                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
 663
 664         return;
 665 }
 666
 667 /*
 668  * Special support for the 3c905B-COMBO. This card has 10/100 support
 669  * plus BNC and AUI ports. This means we will have both an miibus attached
 670  * plus some non-MII media settings. In order to allow this, we have to
 671  * add the extra media to the miibus's ifmedia struct, but we can't do
 672  * that during xl_attach() because the miibus hasn't been attached yet.
 673  * So instead, we wait until the miibus probe/attach is done, at which
 674  * point we will get a callback telling is that it's safe to add our
 675  * extra media.
 676  */
 677 static void
 678 xl_miibus_mediainit(dev)
 679         device_t                dev;
 680 {
 681         struct xl_softc         *sc;
 682         struct mii_data         *mii;
 683         struct ifmedia          *ifm;
 684
 685         sc = device_get_softc(dev);
 686         mii = device_get_softc(sc->xl_miibus);
 687         ifm = &mii->mii_media;
 688
 689         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
 690                 /*
 691                  * Check for a 10baseFL board in disguise.
 692                  */
 693                 if (sc->xl_type == XL_TYPE_905B &&
 694                     sc->xl_media == XL_MEDIAOPT_10FL) {
 695                         if (bootverbose)
 696                                 device_printf(dev, "found 10baseFL\n");
 697                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL, 0, NULL);
 698                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL|IFM_HDX, 0, NULL);
 699                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
 700                                 ifmedia_add(ifm,
 701                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
 702                 } else {
 703                         if (bootverbose)
 704                                 device_printf(dev, "found AUI\n");
 705                         ifmedia_add(ifm, IFM_ETHER|IFM_10_5, 0, NULL);
 706                 }
 707         }
 708
 709         if (sc->xl_media & XL_MEDIAOPT_BNC) {
 710                 if (bootverbose)
 711                         device_printf(dev, "found BNC\n");
 712                 ifmedia_add(ifm, IFM_ETHER|IFM_10_2, 0, NULL);
 713         }
 714
 715         return;
 716 }
 717
 718 /*
 719  * The EEPROM is slow: give it time to come ready after issuing
 720  * it a command.
 721  */
 722 static int
 723 xl_eeprom_wait(sc)
 724         struct xl_softc         *sc;
 725 {
 726         int                     i;
 727
 728         for (i = 0; i < 100; i++) {
 729                 if (CSR_READ_2(sc, XL_W0_EE_CMD) & XL_EE_BUSY)
 730                         DELAY(162);
 731                 else
 732                         break;
 733         }
 734
 735         if (i == 100) {
 736                 if_printf(&sc->arpcom.ac_if, "eeprom failed to come ready\n");
 737                 return(1);
 738         }
 739
 740         return(0);
 741 }
 742
 743 /*
 744  * Read a sequence of words from the EEPROM. Note that ethernet address
 745  * data is stored in the EEPROM in network byte order.
 746  */
 747 static int
 748 xl_read_eeprom(sc, dest, off, cnt, swap)
 749         struct xl_softc         *sc;
 750         caddr_t                 dest;
 751         int                     off;
 752         int                     cnt;
 753         int                     swap;
 754 {
 755         int                     err = 0, i;
 756         u_int16_t               word = 0, *ptr;
 757 #define EEPROM_5BIT_OFFSET(A) ((((A) << 2) & 0x7F00) | ((A) & 0x003F))
 758 #define EEPROM_8BIT_OFFSET(A) ((A) & 0x003F)
 759         /* WARNING! DANGER!
 760          * It's easy to accidentally overwrite the rom content!
 761          * Note: the 3c575 uses 8bit EEPROM offsets.
 762          */
 763         XL_SEL_WIN(0);
 764
 765         if (xl_eeprom_wait(sc))
 766                 return(1);
 767
 768         if (sc->xl_flags & XL_FLAG_EEPROM_OFFSET_30)
 769                 off += 0x30;
 770
 771         for (i = 0; i < cnt; i++) {
 772                 if (sc->xl_flags & XL_FLAG_8BITROM)
 773                         CSR_WRITE_2(sc, XL_W0_EE_CMD,
 774                             XL_EE_8BIT_READ | EEPROM_8BIT_OFFSET(off + i));
 775                 else
 776                         CSR_WRITE_2(sc, XL_W0_EE_CMD,
 777                             XL_EE_READ | EEPROM_5BIT_OFFSET(off + i));
 778                 err = xl_eeprom_wait(sc);
 779                 if (err)
 780                         break;
 781                 word = CSR_READ_2(sc, XL_W0_EE_DATA);
 782                 ptr = (u_int16_t *)(dest + (i * 2));
 783                 if (swap)
 784                         *ptr = ntohs(word);
 785                 else
 786                         *ptr = word;
 787         }
 788
 789         return(err ? 1 : 0);
 790 }
 791
 792 /*
 793  * This routine is taken from the 3Com Etherlink XL manual,
 794  * page 10-7. It calculates a CRC of the supplied multicast
 795  * group address and returns the lower 8 bits, which are used
 796  * as the multicast filter position.
 797  * Note: the 3c905B currently only supports a 64-bit hash table,
 798  * which means we really only need 6 bits, but the manual indicates
 799  * that future chip revisions will have a 256-bit hash table,
 800  * hence the routine is set up to calculate 8 bits of position
 801  * info in case we need it some day.
 802  * Note II, The Sequel: _CURRENT_ versions of the 3c905B have a
 803  * 256 bit hash table. This means we have to use all 8 bits regardless.
 804  * On older cards, the upper 2 bits will be ignored. Grrrr....
 805  */
 806 static u_int8_t xl_calchash(addr)
 807         caddr_t                 addr;
 808 {
 809         u_int32_t               crc, carry;
 810         int                     i, j;
 811         u_int8_t                c;
 812
 813         /* Compute CRC for the address value. */
 814         crc = 0xFFFFFFFF; /* initial value */
 815
 816         for (i = 0; i < 6; i++) {
 817                 c = *(addr + i);
 818                 for (j = 0; j < 8; j++) {
 819                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
 820                         crc <<= 1;
 821                         c >>= 1;
 822                         if (carry)
 823                                 crc = (crc ^ 0x04c11db6) | carry;
 824                 }
 825         }
 826
 827         /* return the filter bit position */
 828         return(crc & 0x000000FF);
 829 }
 830
 831 /*
 832  * NICs older than the 3c905B have only one multicast option, which
 833  * is to enable reception of all multicast frames.
 834  */
 835 static void
 836 xl_setmulti(sc)
 837         struct xl_softc         *sc;
 838 {
 839         struct ifnet            *ifp;
 840         struct ifmultiaddr      *ifma;
 841         u_int8_t                rxfilt;
 842         int                     mcnt = 0;
 843
 844         ifp = &sc->arpcom.ac_if;
 845
 846         XL_SEL_WIN(5);
 847         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
 848
 849         if (ifp->if_flags & IFF_ALLMULTI) {
 850                 rxfilt |= XL_RXFILTER_ALLMULTI;
 851                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 852                 return;
 853         }
 854
 855         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 856                                 ifma = ifma->ifma_link.le_next)
 857                 mcnt++;
 858
 859         if (mcnt)
 860                 rxfilt |= XL_RXFILTER_ALLMULTI;
 861         else
 862                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
 863
 864         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 865
 866         return;
 867 }
 868
 869 /*
 870  * 3c905B adapters have a hash filter that we can program.
 871  */
 872 static void
 873 xl_setmulti_hash(sc)
 874         struct xl_softc         *sc;
 875 {
 876         struct ifnet            *ifp;
 877         int                     h = 0, i;
 878         struct ifmultiaddr      *ifma;
 879         u_int8_t                rxfilt;
 880         int                     mcnt = 0;
 881
 882         ifp = &sc->arpcom.ac_if;
 883
 884         XL_SEL_WIN(5);
 885         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
 886
 887         if (ifp->if_flags & IFF_ALLMULTI) {
 888                 rxfilt |= XL_RXFILTER_ALLMULTI;
 889                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 890                 return;
 891         } else
 892                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
 893
 894
 895         /* first, zot all the existing hash bits */
 896         for (i = 0; i < XL_HASHFILT_SIZE; i++)
 897                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|i);
 898
 899         /* now program new ones */
 900         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 901                                 ifma = ifma->ifma_link.le_next) {
 902                 if (ifma->ifma_addr->sa_family != AF_LINK)
 903                         continue;
 904                 h = xl_calchash(LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 905                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|XL_HASH_SET|h);
 906                 mcnt++;
 907         }
 908
 909         if (mcnt)
 910                 rxfilt |= XL_RXFILTER_MULTIHASH;
 911         else
 912                 rxfilt &= ~XL_RXFILTER_MULTIHASH;
 913
 914         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
 915
 916         return;
 917 }
 918
 919 #ifdef notdef
 920 static void
 921 xl_testpacket(sc)
 922         struct xl_softc         *sc;
 923 {
 924         struct mbuf             *m;
 925         struct ifnet            *ifp;
 926
 927         ifp = &sc->arpcom.ac_if;
 928
 929         MGETHDR(m, MB_DONTWAIT, MT_DATA);
 930
 931         if (m == NULL)
 932                 return;
 933
 934         bcopy(&sc->arpcom.ac_enaddr,
 935                 mtod(m, struct ether_header *)->ether_dhost, ETHER_ADDR_LEN);
 936         bcopy(&sc->arpcom.ac_enaddr,
 937                 mtod(m, struct ether_header *)->ether_shost, ETHER_ADDR_LEN);
 938         mtod(m, struct ether_header *)->ether_type = htons(3);
 939         mtod(m, unsigned char *)[14] = 0;
 940         mtod(m, unsigned char *)[15] = 0;
 941         mtod(m, unsigned char *)[16] = 0xE3;
 942         m->m_len = m->m_pkthdr.len = sizeof(struct ether_header) + 3;
 943         IF_ENQUEUE(&ifp->if_snd, m);
 944         xl_start(ifp);
 945
 946         return;
 947 }
 948 #endif
 949
 950 static void
 951 xl_setcfg(sc)
 952         struct xl_softc         *sc;
 953 {
 954         u_int32_t               icfg;
 955
 956         XL_SEL_WIN(3);
 957         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
 958         icfg &= ~XL_ICFG_CONNECTOR_MASK;
 959         if (sc->xl_media & XL_MEDIAOPT_MII ||
 960                 sc->xl_media & XL_MEDIAOPT_BT4)
 961                 icfg |= (XL_XCVR_MII << XL_ICFG_CONNECTOR_BITS);
 962         if (sc->xl_media & XL_MEDIAOPT_BTX)
 963                 icfg |= (XL_XCVR_AUTO << XL_ICFG_CONNECTOR_BITS);
 964
 965         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
 966         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
 967
 968         return;
 969 }
 970
 971 static void
 972 xl_setmode(sc, media)
 973         struct xl_softc         *sc;
 974         int                     media;
 975 {
 976         struct ifnet *ifp = &sc->arpcom.ac_if;
 977         u_int32_t               icfg;
 978         u_int16_t               mediastat;
 979
 980         if_printf(ifp, "selecting ");
 981
 982         XL_SEL_WIN(4);
 983         mediastat = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
 984         XL_SEL_WIN(3);
 985         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
 986
 987         if (sc->xl_media & XL_MEDIAOPT_BT) {
 988                 if (IFM_SUBTYPE(media) == IFM_10_T) {
 989                         printf("10baseT transceiver, ");
 990                         sc->xl_xcvr = XL_XCVR_10BT;
 991                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
 992                         icfg |= (XL_XCVR_10BT << XL_ICFG_CONNECTOR_BITS);
 993                         mediastat |= XL_MEDIASTAT_LINKBEAT|
 994                                         XL_MEDIASTAT_JABGUARD;
 995                         mediastat &= ~XL_MEDIASTAT_SQEENB;
 996                 }
 997         }
 998
 999         if (sc->xl_media & XL_MEDIAOPT_BFX) {
1000                 if (IFM_SUBTYPE(media) == IFM_100_FX) {
1001                         printf("100baseFX port, ");
1002                         sc->xl_xcvr = XL_XCVR_100BFX;
1003                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1004                         icfg |= (XL_XCVR_100BFX << XL_ICFG_CONNECTOR_BITS);
1005                         mediastat |= XL_MEDIASTAT_LINKBEAT;
1006                         mediastat &= ~XL_MEDIASTAT_SQEENB;
1007                 }
1008         }
1009
1010         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1011                 if (IFM_SUBTYPE(media) == IFM_10_5) {
1012                         printf("AUI port, ");
1013                         sc->xl_xcvr = XL_XCVR_AUI;
1014                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1015                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
1016                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1017                                         XL_MEDIASTAT_JABGUARD);
1018                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1019                 }
1020                 if (IFM_SUBTYPE(media) == IFM_10_FL) {
1021                         printf("10baseFL transceiver, ");
1022                         sc->xl_xcvr = XL_XCVR_AUI;
1023                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1024                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
1025                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1026                                         XL_MEDIASTAT_JABGUARD);
1027                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1028                 }
1029         }
1030
1031         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1032                 if (IFM_SUBTYPE(media) == IFM_10_2) {
1033                         printf("BNC port, ");
1034                         sc->xl_xcvr = XL_XCVR_COAX;
1035                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1036                         icfg |= (XL_XCVR_COAX << XL_ICFG_CONNECTOR_BITS);
1037                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1038                                         XL_MEDIASTAT_JABGUARD|
1039                                         XL_MEDIASTAT_SQEENB);
1040                 }
1041         }
1042
1043         if ((media & IFM_GMASK) == IFM_FDX ||
1044                         IFM_SUBTYPE(media) == IFM_100_FX) {
1045                 printf("full duplex\n");
1046                 XL_SEL_WIN(3);
1047                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
1048         } else {
1049                 printf("half duplex\n");
1050                 XL_SEL_WIN(3);
1051                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
1052                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
1053         }
1054
1055         if (IFM_SUBTYPE(media) == IFM_10_2)
1056                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
1057         else
1058                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
1059         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
1060         XL_SEL_WIN(4);
1061         CSR_WRITE_2(sc, XL_W4_MEDIA_STATUS, mediastat);
1062         DELAY(800);
1063         XL_SEL_WIN(7);
1064 }
1065
1066 static void
1067 xl_reset(sc)
1068         struct xl_softc         *sc;
1069 {
1070         int             i;
1071
1072         XL_SEL_WIN(0);
1073         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RESET |
1074                     ((sc->xl_flags & XL_FLAG_WEIRDRESET) ?
1075                      XL_RESETOPT_DISADVFD:0));
1076
1077         /*
1078          * If we're using memory mapped register mode, pause briefly
1079          * after issuing the reset command before trying to access any
1080          * other registers. With my 3c575C cardbus card, failing to do
1081          * this results in the system locking up while trying to poll
1082          * the command busy bit in the status register.
1083          */
1084         if (sc->xl_flags & XL_FLAG_USE_MMIO)
1085                 DELAY(100000);
1086
1087         for (i = 0; i < XL_TIMEOUT; i++) {
1088                 DELAY(10);
1089                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
1090                         break;
1091         }
1092
1093         if (i == XL_TIMEOUT)
1094                 if_printf(&sc->arpcom.ac_if, "reset didn't complete\n");
1095
1096         /* Reset TX and RX. */
1097         /* Note: the RX reset takes an absurd amount of time
1098          * on newer versions of the Tornado chips such as those
1099          * on the 3c905CX and newer 3c908C cards. We wait an
1100          * extra amount of time so that xl_wait() doesn't complain
1101          * and annoy the users.
1102          */
1103         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
1104         DELAY(100000);
1105         xl_wait(sc);
1106         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
1107         xl_wait(sc);
1108
1109         if (sc->xl_flags & XL_FLAG_INVERT_LED_PWR ||
1110             sc->xl_flags & XL_FLAG_INVERT_MII_PWR) {
1111                 XL_SEL_WIN(2);
1112                 CSR_WRITE_2(sc, XL_W2_RESET_OPTIONS, CSR_READ_2(sc,
1113                     XL_W2_RESET_OPTIONS)
1114                     | ((sc->xl_flags & XL_FLAG_INVERT_LED_PWR)?XL_RESETOPT_INVERT_LED:0)
1115                     | ((sc->xl_flags & XL_FLAG_INVERT_MII_PWR)?XL_RESETOPT_INVERT_MII:0)
1116                     );
1117         }
1118
1119         /* Wait a little while for the chip to get its brains in order. */
1120         DELAY(100000);
1121         return;
1122 }
1123
1124 /*
1125  * Probe for a 3Com Etherlink XL chip. Check the PCI vendor and device
1126  * IDs against our list and return a device name if we find a match.
1127  */
1128 static int
1129 xl_probe(dev)
1130         device_t                dev;
1131 {
1132         struct xl_type          *t;
1133
1134         t = xl_devs;
1135
1136         while(t->xl_name != NULL) {
1137                 if ((pci_get_vendor(dev) == t->xl_vid) &&
1138                     (pci_get_device(dev) == t->xl_did)) {
1139                         device_set_desc(dev, t->xl_name);
1140                         return(0);
1141                 }
1142                 t++;
1143         }
1144
1145         return(ENXIO);
1146 }
1147
1148 /*
1149  * This routine is a kludge to work around possible hardware faults
1150  * or manufacturing defects that can cause the media options register
1151  * (or reset options register, as it's called for the first generation
1152  * 3c90x adapters) to return an incorrect result. I have encountered
1153  * one Dell Latitude laptop docking station with an integrated 3c905-TX
1154  * which doesn't have any of the 'mediaopt' bits set. This screws up
1155  * the attach routine pretty badly because it doesn't know what media
1156  * to look for. If we find ourselves in this predicament, this routine
1157  * will try to guess the media options values and warn the user of a
1158  * possible manufacturing defect with his adapter/system/whatever.
1159  */
1160 static void
1161 xl_mediacheck(sc)
1162         struct xl_softc         *sc;
1163 {
1164         struct ifnet *ifp = &sc->arpcom.ac_if;
1165
1166         /*
1167          * If some of the media options bits are set, assume they are
1168          * correct. If not, try to figure it out down below.
1169          * XXX I should check for 10baseFL, but I don't have an adapter
1170          * to test with.
1171          */
1172         if (sc->xl_media & (XL_MEDIAOPT_MASK & ~XL_MEDIAOPT_VCO)) {
1173                 /*
1174                  * Check the XCVR value. If it's not in the normal range
1175                  * of values, we need to fake it up here.
1176                  */
1177                 if (sc->xl_xcvr <= XL_XCVR_AUTO)
1178                         return;
1179                 else {
1180                         if_printf(ifp, "bogus xcvr value in EEPROM (%x)\n",
1181                             sc->xl_xcvr);
1182                         if_printf(ifp,
1183                             "choosing new default based on card type\n");
1184                 }
1185         } else {
1186                 if (sc->xl_type == XL_TYPE_905B &&
1187                     sc->xl_media & XL_MEDIAOPT_10FL)
1188                         return;
1189                 if_printf(ifp, "WARNING: no media options bits set in "
1190                         "the media options register!!\n");
1191                 if_printf(ifp, "this could be a manufacturing defect in "
1192                         "your adapter or system\n");
1193                 if_printf(ifp, "attempting to guess media type; you "
1194                         "should probably consult your vendor\n");
1195         }
1196
1197         xl_choose_xcvr(sc, 1);
1198 }
1199
1200 static void
1201 xl_choose_xcvr(sc, verbose)
1202         struct xl_softc         *sc;
1203         int                     verbose;
1204 {
1205         struct ifnet *ifp = &sc->arpcom.ac_if;
1206         u_int16_t               devid;
1207
1208         /*
1209          * Read the device ID from the EEPROM.
1210          * This is what's loaded into the PCI device ID register, so it has
1211          * to be correct otherwise we wouldn't have gotten this far.
1212          */
1213         xl_read_eeprom(sc, (caddr_t)&devid, XL_EE_PRODID, 1, 0);
1214
1215         switch(devid) {
1216         case TC_DEVICEID_BOOMERANG_10BT:        /* 3c900-TPO */
1217         case TC_DEVICEID_KRAKATOA_10BT:         /* 3c900B-TPO */
1218                 sc->xl_media = XL_MEDIAOPT_BT;
1219                 sc->xl_xcvr = XL_XCVR_10BT;
1220                 if (verbose)
1221                         if_printf(ifp, "guessing 10BaseT transceiver\n");
1222                 break;
1223         case TC_DEVICEID_BOOMERANG_10BT_COMBO:  /* 3c900-COMBO */
1224         case TC_DEVICEID_KRAKATOA_10BT_COMBO:   /* 3c900B-COMBO */
1225                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1226                 sc->xl_xcvr = XL_XCVR_10BT;
1227                 if (verbose)
1228                         if_printf(ifp, "guessing COMBO (AUI/BNC/TP)\n");
1229                 break;
1230         case TC_DEVICEID_KRAKATOA_10BT_TPC:     /* 3c900B-TPC */
1231                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC;
1232                 sc->xl_xcvr = XL_XCVR_10BT;
1233                 if (verbose)
1234                         if_printf(ifp, "guessing TPC (BNC/TP)\n");
1235                 break;
1236         case TC_DEVICEID_CYCLONE_10FL:          /* 3c900B-FL */
1237                 sc->xl_media = XL_MEDIAOPT_10FL;
1238                 sc->xl_xcvr = XL_XCVR_AUI;
1239                 if (verbose)
1240                         if_printf(ifp, "guessing 10baseFL\n");
1241                 break;
1242         case TC_DEVICEID_BOOMERANG_10_100BT:    /* 3c905-TX */
1243         case TC_DEVICEID_HURRICANE_555:         /* 3c555 */
1244         case TC_DEVICEID_HURRICANE_556:         /* 3c556 */
1245         case TC_DEVICEID_HURRICANE_556B:        /* 3c556B */
1246         case TC_DEVICEID_HURRICANE_575A:        /* 3c575TX */
1247         case TC_DEVICEID_HURRICANE_575B:        /* 3c575B */
1248         case TC_DEVICEID_HURRICANE_575C:        /* 3c575C */
1249         case TC_DEVICEID_HURRICANE_656:         /* 3c656 */
1250         case TC_DEVICEID_HURRICANE_656B:        /* 3c656B */
1251         case TC_DEVICEID_TORNADO_656C:          /* 3c656C */
1252         case TC_DEVICEID_TORNADO_10_100BT_920B: /* 3c920B-EMB */
1253                 sc->xl_media = XL_MEDIAOPT_MII;
1254                 sc->xl_xcvr = XL_XCVR_MII;
1255                 if (verbose)
1256                         if_printf(ifp, "guessing MII\n");
1257                 break;
1258         case TC_DEVICEID_BOOMERANG_100BT4:      /* 3c905-T4 */
1259         case TC_DEVICEID_CYCLONE_10_100BT4:     /* 3c905B-T4 */
1260                 sc->xl_media = XL_MEDIAOPT_BT4;
1261                 sc->xl_xcvr = XL_XCVR_MII;
1262                 if (verbose)
1263                         if_printf(ifp, "guessing 100BaseT4/MII\n");
1264                 break;
1265         case TC_DEVICEID_HURRICANE_10_100BT:    /* 3c905B-TX */
1266         case TC_DEVICEID_HURRICANE_10_100BT_SERV:/*3c980-TX */
1267         case TC_DEVICEID_TORNADO_10_100BT_SERV: /* 3c980C-TX */
1268         case TC_DEVICEID_HURRICANE_SOHO100TX:   /* 3cSOHO100-TX */
1269         case TC_DEVICEID_TORNADO_10_100BT:      /* 3c905C-TX */
1270         case TC_DEVICEID_TORNADO_HOMECONNECT:   /* 3c450-TX */
1271                 sc->xl_media = XL_MEDIAOPT_BTX;
1272                 sc->xl_xcvr = XL_XCVR_AUTO;
1273                 if (verbose)
1274                         if_printf(ifp, "guessing 10/100 internal\n");
1275                 break;
1276         case TC_DEVICEID_CYCLONE_10_100_COMBO:  /* 3c905B-COMBO */
1277                 sc->xl_media = XL_MEDIAOPT_BTX|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1278                 sc->xl_xcvr = XL_XCVR_AUTO;
1279                 if (verbose)
1280                         if_printf(ifp, "guessing 10/100 plus BNC/AUI\n");
1281                 break;
1282         default:
1283                 if_printf(ifp,
1284                     "unknown device ID: %x -- defaulting to 10baseT\n", devid);
1285                 sc->xl_media = XL_MEDIAOPT_BT;
1286                 break;
1287         }
1288
1289         return;
1290 }
1291
1292 /*
1293  * Attach the interface. Allocate softc structures, do ifmedia
1294  * setup and ethernet/BPF attach.
1295  */
1296 static int
1297 xl_attach(dev)
1298         device_t                dev;
1299 {
1300         int                     s;
1301         u_char                  eaddr[ETHER_ADDR_LEN];
1302         u_int16_t               xcvr[2];
1303         u_int32_t               command;
1304         struct xl_softc         *sc;
1305         struct ifnet            *ifp;
1306         int                     media = IFM_ETHER|IFM_100_TX|IFM_FDX;
1307         int                     unit, error = 0, rid, res;
1308
1309         s = splimp();
1310
1311         sc = device_get_softc(dev);
1312         unit = device_get_unit(dev);
1313
1314         ifmedia_init(&sc->ifmedia, 0, xl_ifmedia_upd, xl_ifmedia_sts);
1315
1316         sc->xl_flags = 0;
1317         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555)
1318                 sc->xl_flags |= XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_PHYOK;
1319         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556 ||
1320             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1321                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1322                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_WEIRDRESET |
1323                     XL_FLAG_INVERT_LED_PWR | XL_FLAG_INVERT_MII_PWR;
1324         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555 ||
1325             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556)
1326                 sc->xl_flags |= XL_FLAG_8BITROM;
1327         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1328                 sc->xl_flags |= XL_FLAG_NO_XCVR_PWR;
1329
1330         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575A ||
1331             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B ||
1332             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C ||
1333             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B ||
1334             pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1335                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1336                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_8BITROM;
1337         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656)
1338                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK;
1339         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B)
1340                 sc->xl_flags |= XL_FLAG_INVERT_LED_PWR;
1341         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C)
1342                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1343         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1344                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1345         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656 ||
1346             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B)
1347                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR |
1348                     XL_FLAG_INVERT_LED_PWR;
1349         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_10_100BT_920B)
1350                 sc->xl_flags |= XL_FLAG_PHYOK;
1351 #ifndef BURN_BRIDGES
1352         /*
1353          * If this is a 3c905B, we have to check one extra thing.
1354          * The 905B supports power management and may be placed in
1355          * a low-power mode (D3 mode), typically by certain operating
1356          * systems which shall not be named. The PCI BIOS is supposed
1357          * to reset the NIC and bring it out of low-power mode, but
1358          * some do not. Consequently, we have to see if this chip
1359          * supports power management, and if so, make sure it's not
1360          * in low-power mode. If power management is available, the
1361          * capid byte will be 0x01.
1362          *
1363          * I _think_ that what actually happens is that the chip
1364          * loses its PCI configuration during the transition from
1365          * D3 back to D0; this means that it should be possible for
1366          * us to save the PCI iobase, membase and IRQ, put the chip
1367          * back in the D0 state, then restore the PCI config ourselves.
1368          */
1369
1370         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
1371                 u_int32_t               iobase, membase, irq;
1372
1373                 /* Save important PCI config data. */
1374                 iobase = pci_read_config(dev, XL_PCI_LOIO, 4);
1375                 membase = pci_read_config(dev, XL_PCI_LOMEM, 4);
1376                 irq = pci_read_config(dev, XL_PCI_INTLINE, 4);
1377
1378                 /* Reset the power state. */
1379                 device_printf(dev, "chip is in D%d power mode "
1380                     "-- setting to D0\n", pci_get_powerstate(dev));
1381
1382                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
1383
1384                 /* Restore PCI config data. */
1385                 pci_write_config(dev, XL_PCI_LOIO, iobase, 4);
1386                 pci_write_config(dev, XL_PCI_LOMEM, membase, 4);
1387                 pci_write_config(dev, XL_PCI_INTLINE, irq, 4);
1388         }
1389 #endif
1390         /*
1391          * Map control/status registers.
1392          */
1393         pci_enable_busmaster(dev);
1394         pci_enable_io(dev, SYS_RES_IOPORT);
1395         pci_enable_io(dev, SYS_RES_MEMORY);
1396         command = pci_read_config(dev, PCIR_COMMAND, 4);
1397
1398         if (!(command & PCIM_CMD_PORTEN) && !(command & PCIM_CMD_MEMEN)) {
1399                 device_printf(dev,
1400                     "failed to enable I/O ports and memory mappings!\n");
1401                 error = ENXIO;
1402                 goto fail;
1403         }
1404
1405         rid = XL_PCI_LOMEM;
1406         res = SYS_RES_MEMORY;
1407
1408 #if 0
1409         sc->xl_res = bus_alloc_resource_any(dev, res, &rid, RF_ACTIVE);
1410 #endif
1411
1412         if (sc->xl_res != NULL) {
1413                 sc->xl_flags |= XL_FLAG_USE_MMIO;
1414                 if (bootverbose)
1415                         device_printf(dev, "using memory mapped I/O\n");
1416         } else {
1417                 rid = XL_PCI_LOIO;
1418                 res = SYS_RES_IOPORT;
1419                 sc->xl_res = bus_alloc_resource_any(dev, res, &rid, RF_ACTIVE);
1420                 if (sc->xl_res == NULL) {
1421                         device_printf(dev, "couldn't map ports/memory\n");
1422                         error = ENXIO;
1423                         goto fail;
1424                 }
1425                 if (bootverbose)
1426                         device_printf(dev, "using port I/O\n");
1427         }
1428
1429         sc->xl_btag = rman_get_bustag(sc->xl_res);
1430         sc->xl_bhandle = rman_get_bushandle(sc->xl_res);
1431
1432         if (sc->xl_flags & XL_FLAG_FUNCREG) {
1433                 rid = XL_PCI_FUNCMEM;
1434                 sc->xl_fres = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1435                     RF_ACTIVE);
1436
1437                 if (sc->xl_fres == NULL) {
1438                         device_printf(dev, "couldn't map ports/memory\n");
1439                         error = ENXIO;
1440                         goto fail;
1441                 }
1442
1443                 sc->xl_ftag = rman_get_bustag(sc->xl_fres);
1444                 sc->xl_fhandle = rman_get_bushandle(sc->xl_fres);
1445         }
1446
1447         /* Allocate interrupt */
1448         rid = 0;
1449         sc->xl_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1450             RF_SHAREABLE | RF_ACTIVE);
1451         if (sc->xl_irq == NULL) {
1452                 device_printf(dev, "couldn't map interrupt\n");
1453                 error = ENXIO;
1454                 goto fail;
1455         }
1456
1457         sc->xl_flags |= XL_FLAG_ATTACH_MAPPED;
1458
1459         ifp = &sc->arpcom.ac_if;
1460         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1461
1462         /* Reset the adapter. */
1463         xl_reset(sc);
1464
1465         /*
1466          * Get station address from the EEPROM.
1467          */
1468         if (xl_read_eeprom(sc, (caddr_t)&eaddr, XL_EE_OEM_ADR0, 3, 1)) {
1469                 device_printf(dev, "failed to read station address\n");
1470                 error = ENXIO;
1471                 goto fail;
1472         }
1473
1474         callout_init(&sc->xl_stat_timer);
1475
1476         /*
1477          * Now allocate a tag for the DMA descriptor lists and a chunk
1478          * of DMA-able memory based on the tag.  Also obtain the DMA
1479          * addresses of the RX and TX ring, which we'll need later.
1480          * All of our lists are allocated as a contiguous block
1481          * of memory.
1482          */
1483         error = bus_dma_tag_create(NULL, 8, 0,
1484             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1485             XL_RX_LIST_SZ, 1, XL_RX_LIST_SZ, 0,
1486             &sc->xl_ldata.xl_rx_tag);
1487         if (error) {
1488                 device_printf(dev, "failed to allocate rx dma tag\n");
1489                 goto fail;
1490         }
1491
1492         error = bus_dmamem_alloc(sc->xl_ldata.xl_rx_tag,
1493             (void **)&sc->xl_ldata.xl_rx_list, BUS_DMA_NOWAIT,
1494             &sc->xl_ldata.xl_rx_dmamap);
1495         if (error) {
1496                 device_printf(dev, "no memory for rx list buffers!\n");
1497                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1498                 sc->xl_ldata.xl_rx_tag = NULL;
1499                 goto fail;
1500         }
1501
1502         error = bus_dmamap_load(sc->xl_ldata.xl_rx_tag,
1503             sc->xl_ldata.xl_rx_dmamap, sc->xl_ldata.xl_rx_list,
1504             XL_RX_LIST_SZ, xl_dma_map_addr,
1505             &sc->xl_ldata.xl_rx_dmaaddr, BUS_DMA_NOWAIT);
1506         if (error) {
1507                 device_printf(dev, "cannot get dma address of the rx ring!\n");
1508                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1509                     sc->xl_ldata.xl_rx_dmamap);
1510                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1511                 sc->xl_ldata.xl_rx_tag = NULL;
1512                 goto fail;
1513         }
1514
1515         error = bus_dma_tag_create(NULL, 8, 0,
1516             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1517             XL_TX_LIST_SZ, 1, XL_TX_LIST_SZ, 0,
1518             &sc->xl_ldata.xl_tx_tag);
1519         if (error) {
1520                 device_printf(dev, "failed to allocate tx dma tag\n");
1521                 goto fail;
1522         }
1523
1524         error = bus_dmamem_alloc(sc->xl_ldata.xl_tx_tag,
1525             (void **)&sc->xl_ldata.xl_tx_list, BUS_DMA_NOWAIT,
1526             &sc->xl_ldata.xl_tx_dmamap);
1527         if (error) {
1528                 device_printf(dev, "no memory for list buffers!\n");
1529                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1530                 sc->xl_ldata.xl_tx_tag = NULL;
1531                 goto fail;
1532         }
1533
1534         error = bus_dmamap_load(sc->xl_ldata.xl_tx_tag,
1535             sc->xl_ldata.xl_tx_dmamap, sc->xl_ldata.xl_tx_list,
1536             XL_TX_LIST_SZ, xl_dma_map_addr,
1537             &sc->xl_ldata.xl_tx_dmaaddr, BUS_DMA_NOWAIT);
1538         if (error) {
1539                 device_printf(dev, "cannot get dma address of the tx ring!\n");
1540                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1541                     sc->xl_ldata.xl_tx_dmamap);
1542                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1543                 sc->xl_ldata.xl_tx_tag = NULL;
1544                 goto fail;
1545         }
1546
1547         /*
1548          * Allocate a DMA tag for the mapping of mbufs.
1549          */
1550         error = bus_dma_tag_create(NULL, 1, 0,
1551             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1552             MCLBYTES * XL_MAXFRAGS, XL_MAXFRAGS, MCLBYTES, 0,
1553             &sc->xl_mtag);
1554         if (error) {
1555                 device_printf(dev, "failed to allocate mbuf dma tag\n");
1556                 goto fail;
1557         }
1558
1559         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
1560         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
1561
1562         /* We need a spare DMA map for the RX ring. */
1563         error = bus_dmamap_create(sc->xl_mtag, 0, &sc->xl_tmpmap);
1564         if (error)
1565                 goto fail;
1566
1567         /*
1568          * Figure out the card type. 3c905B adapters have the
1569          * 'supportsNoTxLength' bit set in the capabilities
1570          * word in the EEPROM.
1571          * Note: my 3c575C cardbus card lies. It returns a value
1572          * of 0x1578 for its capabilities word, which is somewhat
1573          * nonsensical. Another way to distinguish a 3c90x chip
1574          * from a 3c90xB/C chip is to check for the 'supportsLargePackets'
1575          * bit. This will only be set for 3c90x boomerage chips.
1576          */
1577         xl_read_eeprom(sc, (caddr_t)&sc->xl_caps, XL_EE_CAPS, 1, 0);
1578         if (sc->xl_caps & XL_CAPS_NO_TXLENGTH ||
1579             !(sc->xl_caps & XL_CAPS_LARGE_PKTS))
1580                 sc->xl_type = XL_TYPE_905B;
1581         else
1582                 sc->xl_type = XL_TYPE_90X;
1583
1584         ifp->if_softc = sc;
1585         ifp->if_mtu = ETHERMTU;
1586         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1587         ifp->if_ioctl = xl_ioctl;
1588         ifp->if_capabilities = 0;
1589         if (sc->xl_type == XL_TYPE_905B) {
1590                 ifp->if_start = xl_start_90xB;
1591                 ifp->if_capabilities |= IFCAP_HWCSUM;
1592         } else {
1593                 ifp->if_start = xl_start;
1594         }
1595         ifp->if_watchdog = xl_watchdog;
1596         ifp->if_init = xl_init;
1597         ifp->if_baudrate = 10000000;
1598         ifq_set_maxlen(&ifp->if_snd, XL_TX_LIST_CNT - 1);
1599         ifq_set_ready(&ifp->if_snd);
1600         /*
1601          * NOTE: features disabled by default.  This seems to corrupt
1602          * tx packet data one out of a million packets or so and then
1603          * generates a good checksum so the receiver doesn't
1604          * know the packet is bad
1605          */
1606         ifp->if_capenable = 0; /*ifp->if_capabilities;*/
1607         if (ifp->if_capenable & IFCAP_TXCSUM)
1608                 ifp->if_hwassist = XL905B_CSUM_FEATURES;
1609
1610         /*
1611          * Now we have to see what sort of media we have.
1612          * This includes probing for an MII interace and a
1613          * possible PHY.
1614          */
1615         XL_SEL_WIN(3);
1616         sc->xl_media = CSR_READ_2(sc, XL_W3_MEDIA_OPT);
1617         if (bootverbose)
1618                 if_printf(ifp, "media options word: %x\n", sc->xl_media);
1619
1620         xl_read_eeprom(sc, (char *)&xcvr, XL_EE_ICFG_0, 2, 0);
1621         sc->xl_xcvr = xcvr[0] | xcvr[1] << 16;
1622         sc->xl_xcvr &= XL_ICFG_CONNECTOR_MASK;
1623         sc->xl_xcvr >>= XL_ICFG_CONNECTOR_BITS;
1624
1625         xl_mediacheck(sc);
1626
1627         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
1628                         || sc->xl_media & XL_MEDIAOPT_BT4) {
1629                 if (bootverbose)
1630                         if_printf(ifp, "found MII/AUTO\n");
1631                 xl_setcfg(sc);
1632                 if (mii_phy_probe(dev, &sc->xl_miibus,
1633                     xl_ifmedia_upd, xl_ifmedia_sts)) {
1634                         if_printf(ifp, "no PHY found!\n");
1635                         error = ENXIO;
1636                         goto fail;
1637                 }
1638
1639                 goto done;
1640         }
1641
1642         /*
1643          * Sanity check. If the user has selected "auto" and this isn't
1644          * a 10/100 card of some kind, we need to force the transceiver
1645          * type to something sane.
1646          */
1647         if (sc->xl_xcvr == XL_XCVR_AUTO)
1648                 xl_choose_xcvr(sc, bootverbose);
1649
1650         /*
1651          * Do ifmedia setup.
1652          */
1653         if (sc->xl_media & XL_MEDIAOPT_BT) {
1654                 if (bootverbose)
1655                         if_printf(ifp, "found 10baseT\n");
1656                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T, 0, NULL);
1657                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_HDX, 0, NULL);
1658                 if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1659                         ifmedia_add(&sc->ifmedia,
1660                             IFM_ETHER|IFM_10_T|IFM_FDX, 0, NULL);
1661         }
1662
1663         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1664                 /*
1665                  * Check for a 10baseFL board in disguise.
1666                  */
1667                 if (sc->xl_type == XL_TYPE_905B &&
1668                     sc->xl_media == XL_MEDIAOPT_10FL) {
1669                         if (bootverbose)
1670                                 if_printf(ifp, "found 10baseFL\n");
1671                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL, 0, NULL);
1672                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL|IFM_HDX,
1673                             0, NULL);
1674                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1675                                 ifmedia_add(&sc->ifmedia,
1676                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
1677                 } else {
1678                         if (bootverbose)
1679                                 if_printf(ifp, "found AUI\n");
1680                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_5, 0, NULL);
1681                 }
1682         }
1683
1684         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1685                 if (bootverbose)
1686                         if_printf(ifp, "found BNC\n");
1687                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_2, 0, NULL);
1688         }
1689
1690         if (sc->xl_media & XL_MEDIAOPT_BFX) {
1691                 if (bootverbose)
1692                         if_printf(ifp, "found 100baseFX\n");
1693                 ifp->if_baudrate = 100000000;
1694                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_100_FX, 0, NULL);
1695         }
1696
1697         /* Choose a default media. */
1698         switch(sc->xl_xcvr) {
1699         case XL_XCVR_10BT:
1700                 media = IFM_ETHER|IFM_10_T;
1701                 xl_setmode(sc, media);
1702                 break;
1703         case XL_XCVR_AUI:
1704                 if (sc->xl_type == XL_TYPE_905B &&
1705                     sc->xl_media == XL_MEDIAOPT_10FL) {
1706                         media = IFM_ETHER|IFM_10_FL;
1707                         xl_setmode(sc, media);
1708                 } else {
1709                         media = IFM_ETHER|IFM_10_5;
1710                         xl_setmode(sc, media);
1711                 }
1712                 break;
1713         case XL_XCVR_COAX:
1714                 media = IFM_ETHER|IFM_10_2;
1715                 xl_setmode(sc, media);
1716                 break;
1717         case XL_XCVR_AUTO:
1718         case XL_XCVR_100BTX:
1719         case XL_XCVR_MII:
1720                 /* Chosen by miibus */
1721                 break;
1722         case XL_XCVR_100BFX:
1723                 media = IFM_ETHER|IFM_100_FX;
1724                 break;
1725         default:
1726                 if_printf(ifp, "unknown XCVR type: %d\n", sc->xl_xcvr);
1727                 /*
1728                  * This will probably be wrong, but it prevents
1729                  * the ifmedia code from panicking.
1730                  */
1731                 media = IFM_ETHER|IFM_10_T;
1732                 break;
1733         }
1734
1735         if (sc->xl_miibus == NULL)
1736                 ifmedia_set(&sc->ifmedia, media);
1737
1738 done:
1739
1740         if (sc->xl_flags & XL_FLAG_NO_XCVR_PWR) {
1741                 XL_SEL_WIN(0);
1742                 CSR_WRITE_2(sc, XL_W0_MFG_ID, XL_NO_XCVR_PWR_MAGICBITS);
1743         }
1744
1745         /*
1746          * Call MI attach routine.
1747          */
1748         ether_ifattach(ifp, eaddr);
1749
1750         /*
1751          * Tell the upper layer(s) we support long frames.
1752          */
1753         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1754
1755         /* Hook interrupt last to avoid having to lock softc */
1756         error = bus_setup_intr(dev, sc->xl_irq, INTR_TYPE_NET,
1757             xl_intr, sc, &sc->xl_intrhand);
1758         if (error) {
1759                 if_printf(ifp, "couldn't set up irq\n");
1760                 ether_ifdetach(ifp);
1761                 goto fail;
1762         }
1763
1764 fail:
1765         if (error)
1766                 xl_detach(dev);
1767
1768         splx(s);
1769
1770         return(error);
1771 }
1772
1773 /*
1774  * Shutdown hardware and free up resources. This can be called any
1775  * time after the mutex has been initialized. It is called in both
1776  * the error case in attach and the normal detach case so it needs
1777  * to be careful about only freeing resources that have actually been
1778  * allocated.
1779  */
1780 static int
1781 xl_detach(dev)
1782         device_t                dev;
1783 {
1784         struct xl_softc         *sc;
1785         struct ifnet            *ifp;
1786         int                     rid, res;
1787         int                     s;
1788
1789         s = splimp();
1790
1791         sc = device_get_softc(dev);
1792         ifp = &sc->arpcom.ac_if;
1793
1794         if (sc->xl_flags & XL_FLAG_USE_MMIO) {
1795                 rid = XL_PCI_LOMEM;
1796                 res = SYS_RES_MEMORY;
1797         } else {
1798                 rid = XL_PCI_LOIO;
1799                 res = SYS_RES_IOPORT;
1800         }
1801
1802         /*
1803          * Only try to communicate with the device if we were able to map
1804          * the ports.  This flag is set before ether_ifattach() so it also
1805          * governs our call to ether_ifdetach().
1806          */
1807         if (sc->xl_flags & XL_FLAG_ATTACH_MAPPED) {
1808                 xl_reset(sc);
1809                 xl_stop(sc);
1810                 ether_ifdetach(ifp);
1811         }
1812
1813         if (sc->xl_miibus)
1814                 device_delete_child(dev, sc->xl_miibus);
1815         bus_generic_detach(dev);
1816         ifmedia_removeall(&sc->ifmedia);
1817
1818         if (sc->xl_intrhand)
1819                 bus_teardown_intr(dev, sc->xl_irq, sc->xl_intrhand);
1820         if (sc->xl_irq)
1821                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->xl_irq);
1822         if (sc->xl_fres != NULL)
1823                 bus_release_resource(dev, SYS_RES_MEMORY,
1824                     XL_PCI_FUNCMEM, sc->xl_fres);
1825         if (sc->xl_res)
1826                 bus_release_resource(dev, res, rid, sc->xl_res);
1827
1828         if (sc->xl_mtag) {
1829                 bus_dmamap_destroy(sc->xl_mtag, sc->xl_tmpmap);
1830                 bus_dma_tag_destroy(sc->xl_mtag);
1831         }
1832         if (sc->xl_ldata.xl_rx_tag) {
1833                 bus_dmamap_unload(sc->xl_ldata.xl_rx_tag,
1834                     sc->xl_ldata.xl_rx_dmamap);
1835                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1836                     sc->xl_ldata.xl_rx_dmamap);
1837                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1838         }
1839         if (sc->xl_ldata.xl_tx_tag) {
1840                 bus_dmamap_unload(sc->xl_ldata.xl_tx_tag,
1841                     sc->xl_ldata.xl_tx_dmamap);
1842                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1843                     sc->xl_ldata.xl_tx_dmamap);
1844                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1845         }
1846
1847         splx(s);
1848
1849         return(0);
1850 }
1851
1852 /*
1853  * Initialize the transmit descriptors.
1854  */
1855 static int
1856 xl_list_tx_init(sc)
1857         struct xl_softc         *sc;
1858 {
1859         struct xl_chain_data    *cd;
1860         struct xl_list_data     *ld;
1861         int                     error, i;
1862
1863         cd = &sc->xl_cdata;
1864         ld = &sc->xl_ldata;
1865         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1866                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1867                 error = bus_dmamap_create(sc->xl_mtag, 0,
1868                     &cd->xl_tx_chain[i].xl_map);
1869                 if (error)
1870                         return(error);
1871                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1872                     i * sizeof(struct xl_list);
1873                 if (i == (XL_TX_LIST_CNT - 1))
1874                         cd->xl_tx_chain[i].xl_next = NULL;
1875                 else
1876                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1877         }
1878
1879         cd->xl_tx_free = &cd->xl_tx_chain[0];
1880         cd->xl_tx_tail = cd->xl_tx_head = NULL;
1881
1882         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1883         return(0);
1884 }
1885
1886 /*
1887  * Initialize the transmit descriptors.
1888  */
1889 static int
1890 xl_list_tx_init_90xB(sc)
1891         struct xl_softc         *sc;
1892 {
1893         struct xl_chain_data    *cd;
1894         struct xl_list_data     *ld;
1895         int                     error, i;
1896
1897         cd = &sc->xl_cdata;
1898         ld = &sc->xl_ldata;
1899         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1900                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1901                 error = bus_dmamap_create(sc->xl_mtag, 0,
1902                     &cd->xl_tx_chain[i].xl_map);
1903                 if (error)
1904                         return(error);
1905                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1906                     i * sizeof(struct xl_list);
1907                 if (i == (XL_TX_LIST_CNT - 1))
1908                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[0];
1909                 else
1910                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1911                 if (i == 0)
1912                         cd->xl_tx_chain[i].xl_prev =
1913                             &cd->xl_tx_chain[XL_TX_LIST_CNT - 1];
1914                 else
1915                         cd->xl_tx_chain[i].xl_prev =
1916                             &cd->xl_tx_chain[i - 1];
1917         }
1918
1919         bzero(ld->xl_tx_list, XL_TX_LIST_SZ);
1920         ld->xl_tx_list[0].xl_status = htole32(XL_TXSTAT_EMPTY);
1921
1922         cd->xl_tx_prod = 1;
1923         cd->xl_tx_cons = 1;
1924         cd->xl_tx_cnt = 0;
1925
1926         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1927         return(0);
1928 }
1929
1930 /*
1931  * Initialize the RX descriptors and allocate mbufs for them. Note that
1932  * we arrange the descriptors in a closed ring, so that the last descriptor
1933  * points back to the first.
1934  */
1935 static int
1936 xl_list_rx_init(sc)
1937         struct xl_softc         *sc;
1938 {
1939         struct xl_chain_data    *cd;
1940         struct xl_list_data     *ld;
1941         int                     error, i, next;
1942         u_int32_t               nextptr;
1943
1944         cd = &sc->xl_cdata;
1945         ld = &sc->xl_ldata;
1946
1947         for (i = 0; i < XL_RX_LIST_CNT; i++) {
1948                 cd->xl_rx_chain[i].xl_ptr = &ld->xl_rx_list[i];
1949                 error = bus_dmamap_create(sc->xl_mtag, 0,
1950                     &cd->xl_rx_chain[i].xl_map);
1951                 if (error)
1952                         return(error);
1953                 error = xl_newbuf(sc, &cd->xl_rx_chain[i]);
1954                 if (error)
1955                         return(error);
1956                 if (i == (XL_RX_LIST_CNT - 1))
1957                         next = 0;
1958                 else
1959                         next = i + 1;
1960                 nextptr = ld->xl_rx_dmaaddr +
1961                     next * sizeof(struct xl_list_onefrag);
1962                 cd->xl_rx_chain[i].xl_next = &cd->xl_rx_chain[next];
1963                 ld->xl_rx_list[i].xl_next = htole32(nextptr);
1964         }
1965
1966         bus_dmamap_sync(ld->xl_rx_tag, ld->xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
1967         cd->xl_rx_head = &cd->xl_rx_chain[0];
1968
1969         return(0);
1970 }
1971
1972 /*
1973  * Initialize an RX descriptor and attach an MBUF cluster.
1974  * If we fail to do so, we need to leave the old mbuf and
1975  * the old DMA map untouched so that it can be reused.
1976  */
1977 static int
1978 xl_newbuf(sc, c)
1979         struct xl_softc         *sc;
1980         struct xl_chain_onefrag *c;
1981 {
1982         struct mbuf             *m_new = NULL;
1983         bus_dmamap_t            map;
1984         int                     error;
1985         u_int32_t               baddr;
1986
1987         m_new = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1988         if (m_new == NULL)
1989                 return(ENOBUFS);
1990
1991         m_new->m_len = m_new->m_pkthdr.len = MCLBYTES;
1992
1993         /* Force longword alignment for packet payload. */
1994         m_adj(m_new, ETHER_ALIGN);
1995
1996         error = bus_dmamap_load_mbuf(sc->xl_mtag, sc->xl_tmpmap, m_new,
1997             xl_dma_map_rxbuf, &baddr, BUS_DMA_NOWAIT);
1998         if (error) {
1999                 m_freem(m_new);
2000                 if_printf(&sc->arpcom.ac_if, "can't map mbuf (error %d)\n",
2001                     error);
2002                 return(error);
2003         }
2004
2005         bus_dmamap_unload(sc->xl_mtag, c->xl_map);
2006         map = c->xl_map;
2007         c->xl_map = sc->xl_tmpmap;
2008         sc->xl_tmpmap = map;
2009         c->xl_mbuf = m_new;
2010         c->xl_ptr->xl_frag.xl_len = htole32(m_new->m_len | XL_LAST_FRAG);
2011         c->xl_ptr->xl_status = 0;
2012         c->xl_ptr->xl_frag.xl_addr = htole32(baddr);
2013         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREREAD);
2014         return(0);
2015 }
2016
2017 static int
2018 xl_rx_resync(sc)
2019         struct xl_softc         *sc;
2020 {
2021         struct xl_chain_onefrag *pos;
2022         int                     i;
2023
2024         pos = sc->xl_cdata.xl_rx_head;
2025
2026         for (i = 0; i < XL_RX_LIST_CNT; i++) {
2027                 if (pos->xl_ptr->xl_status)
2028                         break;
2029                 pos = pos->xl_next;
2030         }
2031
2032         if (i == XL_RX_LIST_CNT)
2033                 return(0);
2034
2035         sc->xl_cdata.xl_rx_head = pos;
2036
2037         return(EAGAIN);
2038 }
2039
2040 /*
2041  * A frame has been uploaded: pass the resulting mbuf chain up to
2042  * the higher level protocols.
2043  */
2044 static void
2045 xl_rxeof(sc)
2046         struct xl_softc         *sc;
2047 {
2048         struct mbuf             *m;
2049         struct ifnet            *ifp;
2050         struct xl_chain_onefrag *cur_rx;
2051         int                     total_len = 0;
2052         u_int32_t               rxstat;
2053
2054         ifp = &sc->arpcom.ac_if;
2055
2056 again:
2057
2058         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_dmamap,
2059             BUS_DMASYNC_POSTREAD);
2060         while((rxstat = le32toh(sc->xl_cdata.xl_rx_head->xl_ptr->xl_status))) {
2061                 cur_rx = sc->xl_cdata.xl_rx_head;
2062                 sc->xl_cdata.xl_rx_head = cur_rx->xl_next;
2063                 total_len = rxstat & XL_RXSTAT_LENMASK;
2064
2065                 /*
2066                  * Since we have told the chip to allow large frames,
2067                  * we need to trap giant frame errors in software. We allow
2068                  * a little more than the normal frame size to account for
2069                  * frames with VLAN tags.
2070                  */
2071                 if (total_len > XL_MAX_FRAMELEN)
2072                         rxstat |= (XL_RXSTAT_UP_ERROR|XL_RXSTAT_OVERSIZE);
2073
2074                 /*
2075                  * If an error occurs, update stats, clear the
2076                  * status word and leave the mbuf cluster in place:
2077                  * it should simply get re-used next time this descriptor
2078                  * comes up in the ring.
2079                  */
2080                 if (rxstat & XL_RXSTAT_UP_ERROR) {
2081                         ifp->if_ierrors++;
2082                         cur_rx->xl_ptr->xl_status = 0;
2083                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2084                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2085                         continue;
2086                 }
2087
2088                 /*
2089                  * If the error bit was not set, the upload complete
2090                  * bit should be set which means we have a valid packet.
2091                  * If not, something truly strange has happened.
2092                  */
2093                 if (!(rxstat & XL_RXSTAT_UP_CMPLT)) {
2094                         if_printf(ifp,
2095                                   "bad receive status -- packet dropped\n");
2096                         ifp->if_ierrors++;
2097                         cur_rx->xl_ptr->xl_status = 0;
2098                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2099                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2100                         continue;
2101                 }
2102
2103                 /* No errors; receive the packet. */
2104                 bus_dmamap_sync(sc->xl_mtag, cur_rx->xl_map,
2105                     BUS_DMASYNC_POSTREAD);
2106                 m = cur_rx->xl_mbuf;
2107
2108                 /*
2109                  * Try to conjure up a new mbuf cluster. If that
2110                  * fails, it means we have an out of memory condition and
2111                  * should leave the buffer in place and continue. This will
2112                  * result in a lost packet, but there's little else we
2113                  * can do in this situation.
2114                  */
2115                 if (xl_newbuf(sc, cur_rx)) {
2116                         ifp->if_ierrors++;
2117                         cur_rx->xl_ptr->xl_status = 0;
2118                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2119                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2120                         continue;
2121                 }
2122                 bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2123                     sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2124
2125                 ifp->if_ipackets++;
2126                 m->m_pkthdr.rcvif = ifp;
2127                 m->m_pkthdr.len = m->m_len = total_len;
2128
2129                 if (ifp->if_capenable & IFCAP_RXCSUM) {
2130                         /* Do IP checksum checking. */
2131                         if (rxstat & XL_RXSTAT_IPCKOK)
2132                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED;
2133                         if (!(rxstat & XL_RXSTAT_IPCKERR))
2134                                 m->m_pkthdr.csum_flags |= CSUM_IP_VALID;
2135                         if ((rxstat & XL_RXSTAT_TCPCOK &&
2136                              !(rxstat & XL_RXSTAT_TCPCKERR)) ||
2137                             (rxstat & XL_RXSTAT_UDPCKOK &&
2138                              !(rxstat & XL_RXSTAT_UDPCKERR))) {
2139                                 m->m_pkthdr.csum_flags |=
2140                                         CSUM_DATA_VALID|CSUM_PSEUDO_HDR;
2141                                 m->m_pkthdr.csum_data = 0xffff;
2142                         }
2143                 }
2144
2145                 (*ifp->if_input)(ifp, m);
2146         }
2147
2148         /*
2149          * Handle the 'end of channel' condition. When the upload
2150          * engine hits the end of the RX ring, it will stall. This
2151          * is our cue to flush the RX ring, reload the uplist pointer
2152          * register and unstall the engine.
2153          * XXX This is actually a little goofy. With the ThunderLAN
2154          * chip, you get an interrupt when the receiver hits the end
2155          * of the receive ring, which tells you exactly when you
2156          * you need to reload the ring pointer. Here we have to
2157          * fake it. I'm mad at myself for not being clever enough
2158          * to avoid the use of a goto here.
2159          */
2160         if (CSR_READ_4(sc, XL_UPLIST_PTR) == 0 ||
2161                 CSR_READ_4(sc, XL_UPLIST_STATUS) & XL_PKTSTAT_UP_STALLED) {
2162                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2163                 xl_wait(sc);
2164                 CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2165                 sc->xl_cdata.xl_rx_head = &sc->xl_cdata.xl_rx_chain[0];
2166                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2167                 goto again;
2168         }
2169
2170         return;
2171 }
2172
2173 /*
2174  * A frame was downloaded to the chip. It's safe for us to clean up
2175  * the list buffers.
2176  */
2177 static void
2178 xl_txeof(sc)
2179         struct xl_softc         *sc;
2180 {
2181         struct xl_chain         *cur_tx;
2182         struct ifnet            *ifp;
2183
2184         ifp = &sc->arpcom.ac_if;
2185
2186         /* Clear the timeout timer. */
2187         ifp->if_timer = 0;
2188
2189         /*
2190          * Go through our tx list and free mbufs for those
2191          * frames that have been uploaded. Note: the 3c905B
2192          * sets a special bit in the status word to let us
2193          * know that a frame has been downloaded, but the
2194          * original 3c900/3c905 adapters don't do that.
2195          * Consequently, we have to use a different test if
2196          * xl_type != XL_TYPE_905B.
2197          */
2198         while(sc->xl_cdata.xl_tx_head != NULL) {
2199                 cur_tx = sc->xl_cdata.xl_tx_head;
2200
2201                 if (CSR_READ_4(sc, XL_DOWNLIST_PTR))
2202                         break;
2203
2204                 sc->xl_cdata.xl_tx_head = cur_tx->xl_next;
2205                 bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2206                     BUS_DMASYNC_POSTWRITE);
2207                 bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2208                 m_freem(cur_tx->xl_mbuf);
2209                 cur_tx->xl_mbuf = NULL;
2210                 ifp->if_opackets++;
2211
2212                 cur_tx->xl_next = sc->xl_cdata.xl_tx_free;
2213                 sc->xl_cdata.xl_tx_free = cur_tx;
2214         }
2215
2216         if (sc->xl_cdata.xl_tx_head == NULL) {
2217                 ifp->if_flags &= ~IFF_OACTIVE;
2218                 sc->xl_cdata.xl_tx_tail = NULL;
2219         } else {
2220                 if (CSR_READ_4(sc, XL_DMACTL) & XL_DMACTL_DOWN_STALLED ||
2221                         !CSR_READ_4(sc, XL_DOWNLIST_PTR)) {
2222                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2223                                 sc->xl_cdata.xl_tx_head->xl_phys);
2224                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2225                 }
2226         }
2227
2228         return;
2229 }
2230
2231 static void
2232 xl_txeof_90xB(sc)
2233         struct xl_softc         *sc;
2234 {
2235         struct xl_chain         *cur_tx = NULL;
2236         struct ifnet            *ifp;
2237         int                     idx;
2238
2239         ifp = &sc->arpcom.ac_if;
2240
2241         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2242             BUS_DMASYNC_POSTREAD);
2243         idx = sc->xl_cdata.xl_tx_cons;
2244         while(idx != sc->xl_cdata.xl_tx_prod) {
2245
2246                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2247
2248                 if (!(le32toh(cur_tx->xl_ptr->xl_status) &
2249                       XL_TXSTAT_DL_COMPLETE))
2250                         break;
2251
2252                 if (cur_tx->xl_mbuf != NULL) {
2253                         bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2254                             BUS_DMASYNC_POSTWRITE);
2255                         bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2256                         m_freem(cur_tx->xl_mbuf);
2257                         cur_tx->xl_mbuf = NULL;
2258                 }
2259
2260                 ifp->if_opackets++;
2261
2262                 sc->xl_cdata.xl_tx_cnt--;
2263                 XL_INC(idx, XL_TX_LIST_CNT);
2264                 ifp->if_timer = 0;
2265         }
2266
2267         sc->xl_cdata.xl_tx_cons = idx;
2268
2269         if (cur_tx != NULL)
2270                 ifp->if_flags &= ~IFF_OACTIVE;
2271
2272         return;
2273 }
2274
2275 /*
2276  * TX 'end of channel' interrupt handler. Actually, we should
2277  * only get a 'TX complete' interrupt if there's a transmit error,
2278  * so this is really TX error handler.
2279  */
2280 static void
2281 xl_txeoc(sc)
2282         struct xl_softc         *sc;
2283 {
2284         struct ifnet *ifp = &sc->arpcom.ac_if;
2285         u_int8_t                txstat;
2286
2287         while((txstat = CSR_READ_1(sc, XL_TX_STATUS))) {
2288                 if (txstat & XL_TXSTATUS_UNDERRUN ||
2289                         txstat & XL_TXSTATUS_JABBER ||
2290                         txstat & XL_TXSTATUS_RECLAIM) {
2291                         if_printf(ifp, "transmission error: %x\n", txstat);
2292                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2293                         xl_wait(sc);
2294                         if (sc->xl_type == XL_TYPE_905B) {
2295                                 if (sc->xl_cdata.xl_tx_cnt) {
2296                                         int                     i;
2297                                         struct xl_chain         *c;
2298                                         i = sc->xl_cdata.xl_tx_cons;
2299                                         c = &sc->xl_cdata.xl_tx_chain[i];
2300                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2301                                             c->xl_phys);
2302                                         CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2303                                 }
2304                         } else {
2305                                 if (sc->xl_cdata.xl_tx_head != NULL)
2306                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2307                                             sc->xl_cdata.xl_tx_head->xl_phys);
2308                         }
2309                         /*
2310                          * Remember to set this for the
2311                          * first generation 3c90X chips.
2312                          */
2313                         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2314                         if (txstat & XL_TXSTATUS_UNDERRUN &&
2315                             sc->xl_tx_thresh < XL_PACKET_SIZE) {
2316                                 sc->xl_tx_thresh += XL_MIN_FRAMELEN;
2317                                 if_printf(ifp, "tx underrun, increasing tx start"
2318                                     " threshold to %d bytes\n",
2319                                     sc->xl_tx_thresh);
2320                         }
2321                         CSR_WRITE_2(sc, XL_COMMAND,
2322                             XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2323                         if (sc->xl_type == XL_TYPE_905B) {
2324                                 CSR_WRITE_2(sc, XL_COMMAND,
2325                                 XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2326                         }
2327                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2328                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2329                 } else {
2330                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2331                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2332                 }
2333                 /*
2334                  * Write an arbitrary byte to the TX_STATUS register
2335                  * to clear this interrupt/error and advance to the next.
2336                  */
2337                 CSR_WRITE_1(sc, XL_TX_STATUS, 0x01);
2338         }
2339
2340         return;
2341 }
2342
2343 static void
2344 xl_intr(arg)
2345         void                    *arg;
2346 {
2347         struct xl_softc         *sc;
2348         struct ifnet            *ifp;
2349         u_int16_t               status;
2350
2351         sc = arg;
2352         ifp = &sc->arpcom.ac_if;
2353
2354         while((status = CSR_READ_2(sc, XL_STATUS)) & XL_INTRS && status != 0xFFFF) {
2355
2356                 CSR_WRITE_2(sc, XL_COMMAND,
2357                     XL_CMD_INTR_ACK|(status & XL_INTRS));
2358
2359                 if (status & XL_STAT_UP_COMPLETE) {
2360                         int                     curpkts;
2361
2362                         curpkts = ifp->if_ipackets;
2363                         xl_rxeof(sc);
2364                         if (curpkts == ifp->if_ipackets) {
2365                                 while (xl_rx_resync(sc))
2366                                         xl_rxeof(sc);
2367                         }
2368                 }
2369
2370                 if (status & XL_STAT_DOWN_COMPLETE) {
2371                         if (sc->xl_type == XL_TYPE_905B)
2372                                 xl_txeof_90xB(sc);
2373                         else
2374                                 xl_txeof(sc);
2375                 }
2376
2377                 if (status & XL_STAT_TX_COMPLETE) {
2378                         ifp->if_oerrors++;
2379                         xl_txeoc(sc);
2380                 }
2381
2382                 if (status & XL_STAT_ADFAIL) {
2383                         xl_reset(sc);
2384                         xl_init(sc);
2385                 }
2386
2387                 if (status & XL_STAT_STATSOFLOW) {
2388                         sc->xl_stats_no_timeout = 1;
2389                         xl_stats_update(sc);
2390                         sc->xl_stats_no_timeout = 0;
2391                 }
2392         }
2393
2394         if (!ifq_is_empty(&ifp->if_snd))
2395                 (*ifp->if_start)(ifp);
2396
2397         return;
2398 }
2399
2400 static void
2401 xl_stats_update(xsc)
2402         void                    *xsc;
2403 {
2404         struct xl_softc         *sc;
2405         struct ifnet            *ifp;
2406         struct xl_stats         xl_stats;
2407         u_int8_t                *p;
2408         int                     i;
2409         struct mii_data         *mii = NULL;
2410
2411         bzero((char *)&xl_stats, sizeof(struct xl_stats));
2412
2413         sc = xsc;
2414         ifp = &sc->arpcom.ac_if;
2415         if (sc->xl_miibus != NULL)
2416                 mii = device_get_softc(sc->xl_miibus);
2417
2418         p = (u_int8_t *)&xl_stats;
2419
2420         /* Read all the stats registers. */
2421         XL_SEL_WIN(6);
2422
2423         for (i = 0; i < 16; i++)
2424                 *p++ = CSR_READ_1(sc, XL_W6_CARRIER_LOST + i);
2425
2426         ifp->if_ierrors += xl_stats.xl_rx_overrun;
2427
2428         ifp->if_collisions += xl_stats.xl_tx_multi_collision +
2429                                 xl_stats.xl_tx_single_collision +
2430                                 xl_stats.xl_tx_late_collision;
2431
2432         /*
2433          * Boomerang and cyclone chips have an extra stats counter
2434          * in window 4 (BadSSD). We have to read this too in order
2435          * to clear out all the stats registers and avoid a statsoflow
2436          * interrupt.
2437          */
2438         XL_SEL_WIN(4);
2439         CSR_READ_1(sc, XL_W4_BADSSD);
2440
2441         if ((mii != NULL) && (!sc->xl_stats_no_timeout))
2442                 mii_tick(mii);
2443
2444         XL_SEL_WIN(7);
2445
2446         if (!sc->xl_stats_no_timeout)
2447                 callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2448
2449         return;
2450 }
2451
2452 /*
2453  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
2454  * pointers to the fragment pointers.
2455  */
2456 static int
2457 xl_encap(sc, c, m_head)
2458         struct xl_softc         *sc;
2459         struct xl_chain         *c;
2460         struct mbuf             *m_head;
2461 {
2462         int                     error;
2463         u_int32_t               status;
2464         struct ifnet            *ifp;
2465
2466         ifp = &sc->arpcom.ac_if;
2467
2468         /*
2469          * Start packing the mbufs in this chain into
2470          * the fragment pointers. Stop when we run out
2471          * of fragments or hit the end of the mbuf chain.
2472          */
2473         error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map, m_head,
2474             xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2475
2476         if (error && error != EFBIG) {
2477                 m_freem(m_head);
2478                 if_printf(ifp, "can't map mbuf (error %d)\n", error);
2479                 return(1);
2480         }
2481
2482         /*
2483          * Handle special case: we used up all 63 fragments,
2484          * but we have more mbufs left in the chain. Copy the
2485          * data into an mbuf cluster. Note that we don't
2486          * bother clearing the values in the other fragment
2487          * pointers/counters; it wouldn't gain us anything,
2488          * and would waste cycles.
2489          */
2490         if (error) {
2491                 struct mbuf             *m_new;
2492
2493                 m_new = m_defrag(m_head, MB_DONTWAIT);
2494                 if (m_new == NULL) {
2495                         m_freem(m_head);
2496                         return(1);
2497                 } else {
2498                         m_head = m_new;
2499                 }
2500
2501                 error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map,
2502                         m_head, xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2503                 if (error) {
2504                         m_freem(m_head);
2505                         if_printf(ifp, "can't map mbuf (error %d)\n", error);
2506                         return(1);
2507                 }
2508         }
2509
2510         if (sc->xl_type == XL_TYPE_905B) {
2511                 status = XL_TXSTAT_RND_DEFEAT;
2512
2513                 if (m_head->m_pkthdr.csum_flags) {
2514                         if (m_head->m_pkthdr.csum_flags & CSUM_IP)
2515                                 status |= XL_TXSTAT_IPCKSUM;
2516                         if (m_head->m_pkthdr.csum_flags & CSUM_TCP)
2517                                 status |= XL_TXSTAT_TCPCKSUM;
2518                         if (m_head->m_pkthdr.csum_flags & CSUM_UDP)
2519                                 status |= XL_TXSTAT_UDPCKSUM;
2520                 }
2521                 c->xl_ptr->xl_status = htole32(status);
2522         }
2523
2524         c->xl_mbuf = m_head;
2525         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREWRITE);
2526         return(0);
2527 }
2528
2529 /*
2530  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
2531  * to the mbuf data regions directly in the transmit lists. We also save a
2532  * copy of the pointers since the transmit list fragment pointers are
2533  * physical addresses.
2534  */
2535 static void
2536 xl_start(ifp)
2537         struct ifnet            *ifp;
2538 {
2539         struct xl_softc         *sc;
2540         struct mbuf             *m_head = NULL;
2541         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2542         struct xl_chain         *prev_tx;
2543         u_int32_t               status;
2544         int                     error;
2545
2546         sc = ifp->if_softc;
2547         /*
2548          * Check for an available queue slot. If there are none,
2549          * punt.
2550          */
2551         if (sc->xl_cdata.xl_tx_free == NULL) {
2552                 xl_txeoc(sc);
2553                 xl_txeof(sc);
2554                 if (sc->xl_cdata.xl_tx_free == NULL) {
2555                         ifp->if_flags |= IFF_OACTIVE;
2556                         return;
2557                 }
2558         }
2559
2560         start_tx = sc->xl_cdata.xl_tx_free;
2561
2562         while(sc->xl_cdata.xl_tx_free != NULL) {
2563                 m_head = ifq_dequeue(&ifp->if_snd);
2564                 if (m_head == NULL)
2565                         break;
2566
2567                 /* Pick a descriptor off the free list. */
2568                 prev_tx = cur_tx;
2569                 cur_tx = sc->xl_cdata.xl_tx_free;
2570
2571                 /* Pack the data into the descriptor. */
2572                 error = xl_encap(sc, cur_tx, m_head);
2573                 if (error) {
2574                         cur_tx = prev_tx;
2575                         continue;
2576                 }
2577
2578                 sc->xl_cdata.xl_tx_free = cur_tx->xl_next;
2579                 cur_tx->xl_next = NULL;
2580
2581                 /* Chain it together. */
2582                 if (prev != NULL) {
2583                         prev->xl_next = cur_tx;
2584                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2585                 }
2586                 prev = cur_tx;
2587
2588                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2589         }
2590
2591         /*
2592          * If there are no packets queued, bail.
2593          */
2594         if (cur_tx == NULL) {
2595                 return;
2596         }
2597
2598         /*
2599          * Place the request for the upload interrupt
2600          * in the last descriptor in the chain. This way, if
2601          * we're chaining several packets at once, we'll only
2602          * get an interupt once for the whole chain rather than
2603          * once for each packet.
2604          */
2605         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2606             XL_TXSTAT_DL_INTR);
2607         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2608             BUS_DMASYNC_PREWRITE);
2609
2610         /*
2611          * Queue the packets. If the TX channel is clear, update
2612          * the downlist pointer register.
2613          */
2614         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2615         xl_wait(sc);
2616
2617         if (sc->xl_cdata.xl_tx_head != NULL) {
2618                 sc->xl_cdata.xl_tx_tail->xl_next = start_tx;
2619                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_next =
2620                     htole32(start_tx->xl_phys);
2621                 status = sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status;
2622                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status =
2623                     htole32(le32toh(status) & ~XL_TXSTAT_DL_INTR);
2624                 sc->xl_cdata.xl_tx_tail = cur_tx;
2625         } else {
2626                 sc->xl_cdata.xl_tx_head = start_tx;
2627                 sc->xl_cdata.xl_tx_tail = cur_tx;
2628         }
2629         if (!CSR_READ_4(sc, XL_DOWNLIST_PTR))
2630                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR, start_tx->xl_phys);
2631
2632         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2633
2634         XL_SEL_WIN(7);
2635
2636         /*
2637          * Set a timeout in case the chip goes out to lunch.
2638          */
2639         ifp->if_timer = 5;
2640
2641         /*
2642          * XXX Under certain conditions, usually on slower machines
2643          * where interrupts may be dropped, it's possible for the
2644          * adapter to chew up all the buffers in the receive ring
2645          * and stall, without us being able to do anything about it.
2646          * To guard against this, we need to make a pass over the
2647          * RX queue to make sure there aren't any packets pending.
2648          * Doing it here means we can flush the receive ring at the
2649          * same time the chip is DMAing the transmit descriptors we
2650          * just gave it.
2651          *
2652          * 3Com goes to some lengths to emphasize the Parallel Tasking (tm)
2653          * nature of their chips in all their marketing literature;
2654          * we may as well take advantage of it. :)
2655          */
2656         xl_rxeof(sc);
2657
2658         return;
2659 }
2660
2661 static void
2662 xl_start_90xB(ifp)
2663         struct ifnet            *ifp;
2664 {
2665         struct xl_softc         *sc;
2666         struct mbuf             *m_head = NULL;
2667         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2668         struct xl_chain         *prev_tx;
2669         int                     error, idx;
2670
2671         sc = ifp->if_softc;
2672
2673         if (ifp->if_flags & IFF_OACTIVE) {
2674                 return;
2675         }
2676
2677         idx = sc->xl_cdata.xl_tx_prod;
2678         start_tx = &sc->xl_cdata.xl_tx_chain[idx];
2679
2680         while (sc->xl_cdata.xl_tx_chain[idx].xl_mbuf == NULL) {
2681
2682                 if ((XL_TX_LIST_CNT - sc->xl_cdata.xl_tx_cnt) < 3) {
2683                         ifp->if_flags |= IFF_OACTIVE;
2684                         break;
2685                 }
2686
2687                 m_head = ifq_dequeue(&ifp->if_snd);
2688                 if (m_head == NULL)
2689                         break;
2690
2691                 prev_tx = cur_tx;
2692                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2693
2694                 /* Pack the data into the descriptor. */
2695                 error = xl_encap(sc, cur_tx, m_head);
2696                 if (error) {
2697                         cur_tx = prev_tx;
2698                         continue;
2699                 }
2700
2701                 /* Chain it together. */
2702                 if (prev != NULL)
2703                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2704                 prev = cur_tx;
2705
2706                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2707
2708                 XL_INC(idx, XL_TX_LIST_CNT);
2709                 sc->xl_cdata.xl_tx_cnt++;
2710         }
2711
2712         /*
2713          * If there are no packets queued, bail.
2714          */
2715         if (cur_tx == NULL) {
2716                 return;
2717         }
2718
2719         /*
2720          * Place the request for the upload interrupt
2721          * in the last descriptor in the chain. This way, if
2722          * we're chaining several packets at once, we'll only
2723          * get an interupt once for the whole chain rather than
2724          * once for each packet.
2725          */
2726         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2727             XL_TXSTAT_DL_INTR);
2728         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2729             BUS_DMASYNC_PREWRITE);
2730
2731         /* Start transmission */
2732         sc->xl_cdata.xl_tx_prod = idx;
2733         start_tx->xl_prev->xl_ptr->xl_next = htole32(start_tx->xl_phys);
2734
2735         /*
2736          * Set a timeout in case the chip goes out to lunch.
2737          */
2738         ifp->if_timer = 5;
2739
2740         return;
2741 }
2742
2743 static void
2744 xl_init(xsc)
2745         void                    *xsc;
2746 {
2747         struct xl_softc         *sc = xsc;
2748         struct ifnet            *ifp = &sc->arpcom.ac_if;
2749         int                     error, i;
2750         u_int16_t               rxfilt = 0;
2751         struct mii_data         *mii = NULL;
2752         int                     s;
2753
2754         s = splimp();
2755
2756         /*
2757          * Cancel pending I/O and free all RX/TX buffers.
2758          */
2759         xl_stop(sc);
2760
2761         if (sc->xl_miibus == NULL) {
2762                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2763                 xl_wait(sc);
2764         }
2765         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2766         xl_wait(sc);
2767         DELAY(10000);
2768
2769         if (sc->xl_miibus != NULL)
2770                 mii = device_get_softc(sc->xl_miibus);
2771
2772         /* Init our MAC address */
2773         XL_SEL_WIN(2);
2774         for (i = 0; i < ETHER_ADDR_LEN; i++) {
2775                 CSR_WRITE_1(sc, XL_W2_STATION_ADDR_LO + i,
2776                                 sc->arpcom.ac_enaddr[i]);
2777         }
2778
2779         /* Clear the station mask. */
2780         for (i = 0; i < 3; i++)
2781                 CSR_WRITE_2(sc, XL_W2_STATION_MASK_LO + (i * 2), 0);
2782 #ifdef notdef
2783         /* Reset TX and RX. */
2784         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2785         xl_wait(sc);
2786         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2787         xl_wait(sc);
2788 #endif
2789         /* Init circular RX list. */
2790         error = xl_list_rx_init(sc);
2791         if (error) {
2792                 if_printf(ifp, "initialization of the rx ring failed (%d)\n",
2793                           error);
2794                 xl_stop(sc);
2795                 splx(s);
2796                 return;
2797         }
2798
2799         /* Init TX descriptors. */
2800         if (sc->xl_type == XL_TYPE_905B)
2801                 error = xl_list_tx_init_90xB(sc);
2802         else
2803                 error = xl_list_tx_init(sc);
2804         if (error) {
2805                 if_printf(ifp, "initialization of the tx ring failed (%d)\n",
2806                           error);
2807                 xl_stop(sc);
2808                 splx(s);
2809         }
2810
2811         /*
2812          * Set the TX freethresh value.
2813          * Note that this has no effect on 3c905B "cyclone"
2814          * cards but is required for 3c900/3c905 "boomerang"
2815          * cards in order to enable the download engine.
2816          */
2817         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2818
2819         /* Set the TX start threshold for best performance. */
2820         sc->xl_tx_thresh = XL_MIN_FRAMELEN;
2821         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2822
2823         /*
2824          * If this is a 3c905B, also set the tx reclaim threshold.
2825          * This helps cut down on the number of tx reclaim errors
2826          * that could happen on a busy network. The chip multiplies
2827          * the register value by 16 to obtain the actual threshold
2828          * in bytes, so we divide by 16 when setting the value here.
2829          * The existing threshold value can be examined by reading
2830          * the register at offset 9 in window 5.
2831          */
2832         if (sc->xl_type == XL_TYPE_905B) {
2833                 CSR_WRITE_2(sc, XL_COMMAND,
2834                     XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2835         }
2836
2837         /* Set RX filter bits. */
2838         XL_SEL_WIN(5);
2839         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
2840
2841         /* Set the individual bit to receive frames for this host only. */
2842         rxfilt |= XL_RXFILTER_INDIVIDUAL;
2843
2844         /* If we want promiscuous mode, set the allframes bit. */
2845         if (ifp->if_flags & IFF_PROMISC) {
2846                 rxfilt |= XL_RXFILTER_ALLFRAMES;
2847                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2848         } else {
2849                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
2850                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2851         }
2852
2853         /*
2854          * Set capture broadcast bit to capture broadcast frames.
2855          */
2856         if (ifp->if_flags & IFF_BROADCAST) {
2857                 rxfilt |= XL_RXFILTER_BROADCAST;
2858                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2859         } else {
2860                 rxfilt &= ~XL_RXFILTER_BROADCAST;
2861                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2862         }
2863
2864         /*
2865          * Program the multicast filter, if necessary.
2866          */
2867         if (sc->xl_type == XL_TYPE_905B)
2868                 xl_setmulti_hash(sc);
2869         else
2870                 xl_setmulti(sc);
2871
2872         /*
2873          * Load the address of the RX list. We have to
2874          * stall the upload engine before we can manipulate
2875          * the uplist pointer register, then unstall it when
2876          * we're finished. We also have to wait for the
2877          * stall command to complete before proceeding.
2878          * Note that we have to do this after any RX resets
2879          * have completed since the uplist register is cleared
2880          * by a reset.
2881          */
2882         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2883         xl_wait(sc);
2884         CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2885         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2886         xl_wait(sc);
2887
2888
2889         if (sc->xl_type == XL_TYPE_905B) {
2890                 /* Set polling interval */
2891                 CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2892                 /* Load the address of the TX list */
2893                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2894                 xl_wait(sc);
2895                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2896                     sc->xl_cdata.xl_tx_chain[0].xl_phys);
2897                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2898                 xl_wait(sc);
2899         }
2900
2901         /*
2902          * If the coax transceiver is on, make sure to enable
2903          * the DC-DC converter.
2904          */
2905         XL_SEL_WIN(3);
2906         if (sc->xl_xcvr == XL_XCVR_COAX)
2907                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
2908         else
2909                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
2910
2911         /*
2912          * increase packet size to allow reception of 802.1q or ISL packets.
2913          * For the 3c90x chip, set the 'allow large packets' bit in the MAC
2914          * control register. For 3c90xB/C chips, use the RX packet size
2915          * register.
2916          */
2917
2918         if (sc->xl_type == XL_TYPE_905B)
2919                 CSR_WRITE_2(sc, XL_W3_MAXPKTSIZE, XL_PACKET_SIZE);
2920         else {
2921                 u_int8_t macctl;
2922                 macctl = CSR_READ_1(sc, XL_W3_MAC_CTRL);
2923                 macctl |= XL_MACCTRL_ALLOW_LARGE_PACK;
2924                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, macctl);
2925         }
2926
2927         /* Clear out the stats counters. */
2928         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
2929         sc->xl_stats_no_timeout = 1;
2930         xl_stats_update(sc);
2931         sc->xl_stats_no_timeout = 0;
2932         XL_SEL_WIN(4);
2933         CSR_WRITE_2(sc, XL_W4_NET_DIAG, XL_NETDIAG_UPPER_BYTES_ENABLE);
2934         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_ENABLE);
2935
2936         /*
2937          * Enable interrupts.
2938          */
2939         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|0xFF);
2940         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|XL_INTRS);
2941         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|XL_INTRS);
2942         if (sc->xl_flags & XL_FLAG_FUNCREG)
2943             bus_space_write_4(sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
2944
2945         /* Set the RX early threshold */
2946         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_THRESH|(XL_PACKET_SIZE >>2));
2947         CSR_WRITE_2(sc, XL_DMACTL, XL_DMACTL_UP_RX_EARLY);
2948
2949         /* Enable receiver and transmitter. */
2950         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2951         xl_wait(sc);
2952         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_ENABLE);
2953         xl_wait(sc);
2954
2955         if (mii != NULL)
2956                 mii_mediachg(mii);
2957
2958         /* Select window 7 for normal operations. */
2959         XL_SEL_WIN(7);
2960
2961         ifp->if_flags |= IFF_RUNNING;
2962         ifp->if_flags &= ~IFF_OACTIVE;
2963
2964         callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2965
2966         splx(s);
2967
2968         return;
2969 }
2970
2971 /*
2972  * Set media options.
2973  */
2974 static int
2975 xl_ifmedia_upd(ifp)
2976         struct ifnet            *ifp;
2977 {
2978         struct xl_softc         *sc;
2979         struct ifmedia          *ifm = NULL;
2980         struct mii_data         *mii = NULL;
2981
2982         sc = ifp->if_softc;
2983         if (sc->xl_miibus != NULL)
2984                 mii = device_get_softc(sc->xl_miibus);
2985         if (mii == NULL)
2986                 ifm = &sc->ifmedia;
2987         else
2988                 ifm = &mii->mii_media;
2989
2990         switch(IFM_SUBTYPE(ifm->ifm_media)) {
2991         case IFM_100_FX:
2992         case IFM_10_FL:
2993         case IFM_10_2:
2994         case IFM_10_5:
2995                 xl_setmode(sc, ifm->ifm_media);
2996                 return(0);
2997                 break;
2998         default:
2999                 break;
3000         }
3001
3002         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
3003                 || sc->xl_media & XL_MEDIAOPT_BT4) {
3004                 xl_init(sc);
3005         } else {
3006                 xl_setmode(sc, ifm->ifm_media);
3007         }
3008
3009         return(0);
3010 }
3011
3012 /*
3013  * Report current media status.
3014  */
3015 static void
3016 xl_ifmedia_sts(ifp, ifmr)
3017         struct ifnet            *ifp;
3018         struct ifmediareq       *ifmr;
3019 {
3020         struct xl_softc         *sc;
3021         u_int32_t               icfg;
3022         struct mii_data         *mii = NULL;
3023
3024         sc = ifp->if_softc;
3025         if (sc->xl_miibus != NULL)
3026                 mii = device_get_softc(sc->xl_miibus);
3027
3028         XL_SEL_WIN(3);
3029         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG) & XL_ICFG_CONNECTOR_MASK;
3030         icfg >>= XL_ICFG_CONNECTOR_BITS;
3031
3032         ifmr->ifm_active = IFM_ETHER;
3033
3034         switch(icfg) {
3035         case XL_XCVR_10BT:
3036                 ifmr->ifm_active = IFM_ETHER|IFM_10_T;
3037                 if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3038                         ifmr->ifm_active |= IFM_FDX;
3039                 else
3040                         ifmr->ifm_active |= IFM_HDX;
3041                 break;
3042         case XL_XCVR_AUI:
3043                 if (sc->xl_type == XL_TYPE_905B &&
3044                     sc->xl_media == XL_MEDIAOPT_10FL) {
3045                         ifmr->ifm_active = IFM_ETHER|IFM_10_FL;
3046                         if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3047                                 ifmr->ifm_active |= IFM_FDX;
3048                         else
3049                                 ifmr->ifm_active |= IFM_HDX;
3050                 } else
3051                         ifmr->ifm_active = IFM_ETHER|IFM_10_5;
3052                 break;
3053         case XL_XCVR_COAX:
3054                 ifmr->ifm_active = IFM_ETHER|IFM_10_2;
3055                 break;
3056         /*
3057          * XXX MII and BTX/AUTO should be separate cases.
3058          */
3059
3060         case XL_XCVR_100BTX:
3061         case XL_XCVR_AUTO:
3062         case XL_XCVR_MII:
3063                 if (mii != NULL) {
3064                         mii_pollstat(mii);
3065                         ifmr->ifm_active = mii->mii_media_active;
3066                         ifmr->ifm_status = mii->mii_media_status;
3067                 }
3068                 break;
3069         case XL_XCVR_100BFX:
3070                 ifmr->ifm_active = IFM_ETHER|IFM_100_FX;
3071                 break;
3072         default:
3073                 if_printf(ifp, "unknown XCVR type: %d\n", icfg);
3074                 break;
3075         }
3076
3077         return;
3078 }
3079
3080 static int
3081 xl_ioctl(ifp, command, data, cr)
3082         struct ifnet            *ifp;
3083         u_long                  command;
3084         caddr_t                 data;
3085         struct ucred            *cr;
3086 {
3087         struct xl_softc         *sc = ifp->if_softc;
3088         struct ifreq            *ifr = (struct ifreq *) data;
3089         int                     error = 0;
3090         struct mii_data         *mii = NULL;
3091         u_int8_t                rxfilt;
3092         int                     s;
3093
3094         s = splimp();
3095
3096         switch(command) {
3097         case SIOCSIFADDR:
3098         case SIOCGIFADDR:
3099         case SIOCSIFMTU:
3100                 error = ether_ioctl(ifp, command, data);
3101                 break;
3102         case SIOCSIFFLAGS:
3103                 XL_SEL_WIN(5);
3104                 rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
3105                 if (ifp->if_flags & IFF_UP) {
3106                         if (ifp->if_flags & IFF_RUNNING &&
3107                             ifp->if_flags & IFF_PROMISC &&
3108                             !(sc->xl_if_flags & IFF_PROMISC)) {
3109                                 rxfilt |= XL_RXFILTER_ALLFRAMES;
3110                                 CSR_WRITE_2(sc, XL_COMMAND,
3111                                     XL_CMD_RX_SET_FILT|rxfilt);
3112                                 XL_SEL_WIN(7);
3113                         } else if (ifp->if_flags & IFF_RUNNING &&
3114                             !(ifp->if_flags & IFF_PROMISC) &&
3115                             sc->xl_if_flags & IFF_PROMISC) {
3116                                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
3117                                 CSR_WRITE_2(sc, XL_COMMAND,
3118                                     XL_CMD_RX_SET_FILT|rxfilt);
3119                                 XL_SEL_WIN(7);
3120                         } else
3121                                 xl_init(sc);
3122                 } else {
3123                         if (ifp->if_flags & IFF_RUNNING)
3124                                 xl_stop(sc);
3125                 }
3126                 sc->xl_if_flags = ifp->if_flags;
3127                 error = 0;
3128                 break;
3129         case SIOCADDMULTI:
3130         case SIOCDELMULTI:
3131                 if (sc->xl_type == XL_TYPE_905B)
3132                         xl_setmulti_hash(sc);
3133                 else
3134                         xl_setmulti(sc);
3135                 error = 0;
3136                 break;
3137         case SIOCGIFMEDIA:
3138         case SIOCSIFMEDIA:
3139                 if (sc->xl_miibus != NULL)
3140                         mii = device_get_softc(sc->xl_miibus);
3141                 if (mii == NULL)
3142                         error = ifmedia_ioctl(ifp, ifr,
3143                             &sc->ifmedia, command);
3144                 else
3145                         error = ifmedia_ioctl(ifp, ifr,
3146                             &mii->mii_media, command);
3147                 break;
3148         case SIOCSIFCAP:
3149                 ifp->if_capenable = ifr->ifr_reqcap;
3150                 if (ifp->if_capenable & IFCAP_TXCSUM)
3151                         ifp->if_hwassist = XL905B_CSUM_FEATURES;
3152                 else
3153                         ifp->if_hwassist = 0;
3154                 break;
3155         default:
3156                 error = EINVAL;
3157                 break;
3158         }
3159
3160         splx(s);
3161         return(error);
3162 }
3163
3164 static void
3165 xl_watchdog(ifp)
3166         struct ifnet            *ifp;
3167 {
3168         struct xl_softc         *sc;
3169         u_int16_t               status = 0;
3170
3171         sc = ifp->if_softc;
3172
3173         ifp->if_oerrors++;
3174         XL_SEL_WIN(4);
3175         status = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
3176         if_printf(ifp, "watchdog timeout\n");
3177
3178         if (status & XL_MEDIASTAT_CARRIER)
3179                 if_printf(ifp, "no carrier - transceiver cable problem?\n");
3180         xl_txeoc(sc);
3181         xl_txeof(sc);
3182         xl_rxeof(sc);
3183         xl_reset(sc);
3184         xl_init(sc);
3185
3186         if (!ifq_is_empty(&ifp->if_snd))
3187                 (*ifp->if_start)(ifp);
3188 }
3189
3190 /*
3191  * Stop the adapter and free any mbufs allocated to the
3192  * RX and TX lists.
3193  */
3194 static void
3195 xl_stop(sc)
3196         struct xl_softc         *sc;
3197 {
3198         int             i;
3199         struct ifnet            *ifp;
3200
3201         ifp = &sc->arpcom.ac_if;
3202         ifp->if_timer = 0;
3203
3204         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISABLE);
3205         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
3206         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB);
3207         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISCARD);
3208         xl_wait(sc);
3209         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_DISABLE);
3210         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
3211         DELAY(800);
3212
3213 #ifdef foo
3214         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
3215         xl_wait(sc);
3216         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
3217         xl_wait(sc);
3218 #endif
3219
3220         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|XL_STAT_INTLATCH);
3221         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|0);
3222         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|0);
3223         if (sc->xl_flags & XL_FLAG_FUNCREG) bus_space_write_4 (sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
3224
3225         /* Stop the stats updater. */
3226         callout_stop(&sc->xl_stat_timer);
3227
3228         /*
3229          * Free data in the RX lists.
3230          */
3231         for (i = 0; i < XL_RX_LIST_CNT; i++) {
3232                 if (sc->xl_cdata.xl_rx_chain[i].xl_mbuf != NULL) {
3233                         bus_dmamap_unload(sc->xl_mtag,
3234                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3235                         bus_dmamap_destroy(sc->xl_mtag,
3236                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3237                         m_freem(sc->xl_cdata.xl_rx_chain[i].xl_mbuf);
3238                         sc->xl_cdata.xl_rx_chain[i].xl_mbuf = NULL;
3239                 }
3240         }
3241         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
3242         /*
3243          * Free the TX list buffers.
3244          */
3245         for (i = 0; i < XL_TX_LIST_CNT; i++) {
3246                 if (sc->xl_cdata.xl_tx_chain[i].xl_mbuf != NULL) {
3247                         bus_dmamap_unload(sc->xl_mtag,
3248                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3249                         bus_dmamap_destroy(sc->xl_mtag,
3250                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3251                         m_freem(sc->xl_cdata.xl_tx_chain[i].xl_mbuf);
3252                         sc->xl_cdata.xl_tx_chain[i].xl_mbuf = NULL;
3253                 }
3254         }
3255         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
3256
3257         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
3258
3259         return;
3260 }
3261
3262 /*
3263  * Stop all chip I/O so that the kernel's probe routines don't
3264  * get confused by errant DMAs when rebooting.
3265  */
3266 static void
3267 xl_shutdown(dev)
3268         device_t                dev;
3269 {
3270         struct xl_softc         *sc;
3271
3272         sc = device_get_softc(dev);
3273
3274         xl_reset(sc);
3275         xl_stop(sc);
3276
3277         return;
3278 }
3279
3280 static int
3281 xl_suspend(dev)
3282         device_t                dev;
3283 {
3284         struct xl_softc         *sc;
3285         int                     s;
3286
3287         s = splimp();
3288
3289         sc = device_get_softc(dev);
3290
3291         xl_stop(sc);
3292
3293         splx(s);
3294
3295         return(0);
3296 }
3297
3298 static int
3299 xl_resume(dev)
3300         device_t                dev;
3301 {
3302         struct xl_softc         *sc;
3303         struct ifnet            *ifp;
3304         int                     s;
3305
3306         s = splimp();
3307
3308         sc = device_get_softc(dev);
3309         ifp = &sc->arpcom.ac_if;
3310
3311         xl_reset(sc);
3312         if (ifp->if_flags & IFF_UP)
3313                 xl_init(sc);
3314
3315         splx(s);
3316         return(0);
3317 }