sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <machine/smp.h>
  53 #include <machine_base/apic/apicreg.h>
  54 #include <machine/atomic.h>
  55 #include <machine/cpufunc.h>
  56 #include <machine_base/apic/mpapic.h>
  57 #include <machine/psl.h>
  58 #include <machine/segments.h>
  59 #include <machine/tss.h>
  60 #include <machine/specialreg.h>
  61 #include <machine/globaldata.h>
  62
  63 #include <machine/md_var.h>             /* setidt() */
  64 #include <machine_base/icu/icu.h>               /* IPIs */
  65 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  66
  67 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  68
  69 #define WARMBOOT_TARGET         0
  70 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  71 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  72
  73 #define BIOS_BASE               (0xf0000)
  74 #define BIOS_SIZE               (0x10000)
  75 #define BIOS_COUNT              (BIOS_SIZE/4)
  76
  77 #define CMOS_REG                (0x70)
  78 #define CMOS_DATA               (0x71)
  79 #define BIOS_RESET              (0x0f)
  80 #define BIOS_WARM               (0x0a)
  81
  82 #define PROCENTRY_FLAG_EN       0x01
  83 #define PROCENTRY_FLAG_BP       0x02
  84 #define IOAPICENTRY_FLAG_EN     0x01
  85
  86
  87 /* MP Floating Pointer Structure */
  88 typedef struct MPFPS {
  89         char    signature[4];
  90         u_int32_t pap;
  91         u_char  length;
  92         u_char  spec_rev;
  93         u_char  checksum;
  94         u_char  mpfb1;
  95         u_char  mpfb2;
  96         u_char  mpfb3;
  97         u_char  mpfb4;
  98         u_char  mpfb5;
  99 }      *mpfps_t;
 100
 101 /* MP Configuration Table Header */
 102 typedef struct MPCTH {
 103         char    signature[4];
 104         u_short base_table_length;
 105         u_char  spec_rev;
 106         u_char  checksum;
 107         u_char  oem_id[8];
 108         u_char  product_id[12];
 109         void   *oem_table_pointer;
 110         u_short oem_table_size;
 111         u_short entry_count;
 112         void   *apic_address;
 113         u_short extended_table_length;
 114         u_char  extended_table_checksum;
 115         u_char  reserved;
 116 }      *mpcth_t;
 117
 118
 119 typedef struct PROCENTRY {
 120         u_char  type;
 121         u_char  apic_id;
 122         u_char  apic_version;
 123         u_char  cpu_flags;
 124         u_long  cpu_signature;
 125         u_long  feature_flags;
 126         u_long  reserved1;
 127         u_long  reserved2;
 128 }      *proc_entry_ptr;
 129
 130 typedef struct BUSENTRY {
 131         u_char  type;
 132         u_char  bus_id;
 133         char    bus_type[6];
 134 }      *bus_entry_ptr;
 135
 136 typedef struct IOAPICENTRY {
 137         u_char  type;
 138         u_char  apic_id;
 139         u_char  apic_version;
 140         u_char  apic_flags;
 141         void   *apic_address;
 142 }      *io_apic_entry_ptr;
 143
 144 typedef struct INTENTRY {
 145         u_char  type;
 146         u_char  int_type;
 147         u_short int_flags;
 148         u_char  src_bus_id;
 149         u_char  src_bus_irq;
 150         u_char  dst_apic_id;
 151         u_char  dst_apic_int;
 152 }      *int_entry_ptr;
 153
 154 /* descriptions of MP basetable entries */
 155 typedef struct BASETABLE_ENTRY {
 156         u_char  type;
 157         u_char  length;
 158         char    name[16];
 159 }       basetable_entry;
 160
 161 struct mptable_pos {
 162         mpfps_t         mp_fps;
 163         mpcth_t         mp_cth;
 164         vm_size_t       mp_cth_mapsz;
 165 };
 166
 167 typedef int     (*mptable_iter_func)(void *, const void *, int);
 168
 169 /*
 170  * this code MUST be enabled here and in mpboot.s.
 171  * it follows the very early stages of AP boot by placing values in CMOS ram.
 172  * it NORMALLY will never be needed and thus the primitive method for enabling.
 173  *
 174  */
 175 #if defined(CHECK_POINTS)
 176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 178
 179 #define CHECK_INIT(D);                          \
 180         CHECK_WRITE(0x34, (D));                 \
 181         CHECK_WRITE(0x35, (D));                 \
 182         CHECK_WRITE(0x36, (D));                 \
 183         CHECK_WRITE(0x37, (D));                 \
 184         CHECK_WRITE(0x38, (D));                 \
 185         CHECK_WRITE(0x39, (D));
 186
 187 #define CHECK_PRINT(S);                         \
 188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 189            (S),                                 \
 190            CHECK_READ(0x34),                    \
 191            CHECK_READ(0x35),                    \
 192            CHECK_READ(0x36),                    \
 193            CHECK_READ(0x37),                    \
 194            CHECK_READ(0x38),                    \
 195            CHECK_READ(0x39));
 196
 197 #else                           /* CHECK_POINTS */
 198
 199 #define CHECK_INIT(D)
 200 #define CHECK_PRINT(S)
 201
 202 #endif                          /* CHECK_POINTS */
 203
 204 /*
 205  * Values to send to the POST hardware.
 206  */
 207 #define MP_BOOTADDRESS_POST     0x10
 208 #define MP_PROBE_POST           0x11
 209 #define MPTABLE_PASS1_POST      0x12
 210
 211 #define MP_START_POST           0x13
 212 #define MP_ENABLE_POST          0x14
 213 #define MPTABLE_PASS2_POST      0x15
 214
 215 #define START_ALL_APS_POST      0x16
 216 #define INSTALL_AP_TRAMP_POST   0x17
 217 #define START_AP_POST           0x18
 218
 219 #define MP_ANNOUNCE_POST        0x19
 220
 221 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 222 int     current_postcode;
 223
 224 /** XXX FIXME: what system files declare these??? */
 225 extern struct region_descriptor r_gdt, r_idt;
 226
 227 int     mp_naps;                /* # of Applications processors */
 228 #ifdef APIC_IO
 229 static int      mp_nbusses;     /* # of busses */
 230 int     mp_napics;              /* # of IO APICs */
 231 #endif
 232 #ifdef APIC_IO
 233 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 234 u_int32_t *io_apic_versions;
 235 #endif
 236 extern  int nkpt;
 237
 238 u_int32_t cpu_apic_versions[MAXCPU];
 239 int64_t tsc0_offset;
 240 extern int64_t tsc_offsets[];
 241
 242 extern u_long ebda_addr;
 243
 244 #ifdef APIC_IO
 245 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 246 #endif
 247
 248 /*
 249  * APIC ID logical/physical mapping structures.
 250  * We oversize these to simplify boot-time config.
 251  */
 252 int     cpu_num_to_apic_id[NAPICID];
 253 #ifdef APIC_IO
 254 int     io_num_to_apic_id[NAPICID];
 255 #endif
 256 int     apic_id_to_logical[NAPICID];
 257
 258 /* AP uses this during bootstrap.  Do not staticize.  */
 259 char *bootSTK;
 260 static int bootAP;
 261
 262 /* Hotwire a 0->4MB V==P mapping */
 263 extern pt_entry_t *KPTphys;
 264
 265 /*
 266  * SMP page table page.  Setup by locore to point to a page table
 267  * page from which we allocate per-cpu privatespace areas io_apics,
 268  * and so forth.
 269  */
 270
 271 #define IO_MAPPING_START_INDEX  \
 272                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 273
 274 extern pt_entry_t *SMPpt;
 275 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 276
 277 struct pcb stoppcbs[MAXCPU];
 278
 279 static basetable_entry basetable_entry_types[] =
 280 {
 281         {0, 20, "Processor"},
 282         {1, 8, "Bus"},
 283         {2, 8, "I/O APIC"},
 284         {3, 8, "I/O INT"},
 285         {4, 8, "Local INT"}
 286 };
 287
 288 /*
 289  * Local data and functions.
 290  */
 291
 292 static u_int    boot_address;
 293 static u_int    base_memory;
 294 static int      mp_finish;
 295
 296 static void     mp_enable(u_int boot_addr);
 297
 298 static int      mptable_iterate_entries(const mpcth_t,
 299                     mptable_iter_func, void *);
 300 static int      mptable_probe(void);
 301 static int      mptable_search(void);
 302 static int      mptable_check(vm_paddr_t);
 303 static int      mptable_search_sig(u_int32_t target, int count);
 304 static int      mptable_hyperthread_fixup(u_int, int);
 305 static void     mptable_pass1(struct mptable_pos *);
 306 static void     mptable_pass2(struct mptable_pos *);
 307 static void     mptable_default(int type);
 308 static void     mptable_fix(void);
 309 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 310 static void     mptable_unmap(struct mptable_pos *);
 311 static void     mptable_imcr(struct mptable_pos *);
 312
 313 static int      mptable_lapic_probe(struct lapic_enumerator *);
 314 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 315 static void     mptable_lapic_default(void);
 316
 317 #ifdef APIC_IO
 318 static void     setup_apic_irq_mapping(void);
 319 static int      apic_int_is_bus_type(int intr, int bus_type);
 320 #endif
 321 static int      start_all_aps(u_int boot_addr);
 322 static void     install_ap_tramp(u_int boot_addr);
 323 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr);
 324
 325 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 326 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 327 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 328
 329 /*
 330  * Calculate usable address in base memory for AP trampoline code.
 331  */
 332 u_int
 333 mp_bootaddress(u_int basemem)
 334 {
 335         POSTCODE(MP_BOOTADDRESS_POST);
 336
 337         base_memory = basemem;
 338
 339         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 340         if ((base_memory - boot_address) < bootMP_size)
 341                 boot_address -= 4096;   /* not enough, lower by 4k */
 342
 343         return boot_address;
 344 }
 345
 346
 347 static int
 348 mptable_probe(void)
 349 {
 350         int mpfps_paddr;
 351
 352         mpfps_paddr = mptable_search();
 353         if (mptable_check(mpfps_paddr))
 354                 return 0;
 355
 356         return mpfps_paddr;
 357 }
 358
 359 /*
 360  * Look for an Intel MP spec table (ie, SMP capable hardware).
 361  */
 362 static int
 363 mptable_search(void)
 364 {
 365         int     x;
 366         u_int32_t target;
 367
 368         /*
 369          * Make sure our SMPpt[] page table is big enough to hold all the
 370          * mappings we need.
 371          */
 372         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 373
 374         POSTCODE(MP_PROBE_POST);
 375
 376         /* see if EBDA exists */
 377         if (ebda_addr != 0) {
 378                 /* search first 1K of EBDA */
 379                 target = (u_int32_t)ebda_addr;
 380                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 381                         return x;
 382         } else {
 383                 /* last 1K of base memory, effective 'top of base' passed in */
 384                 target = (u_int32_t)(base_memory - 0x400);
 385                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 386                         return x;
 387         }
 388
 389         /* search the BIOS */
 390         target = (u_int32_t)BIOS_BASE;
 391         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 392                 return x;
 393
 394         /* nothing found */
 395         return 0;
 396 }
 397
 398 struct mptable_check_cbarg {
 399         int     cpu_count;
 400         int     found_bsp;
 401 };
 402
 403 static int
 404 mptable_check_callback(void *xarg, const void *pos, int type)
 405 {
 406         const struct PROCENTRY *ent;
 407         struct mptable_check_cbarg *arg = xarg;
 408
 409         if (type != 0)
 410                 return 0;
 411         ent = pos;
 412
 413         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 414                 return 0;
 415         arg->cpu_count++;
 416
 417         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 418                 if (arg->found_bsp) {
 419                         kprintf("more than one BSP in base MP table\n");
 420                         return EINVAL;
 421                 }
 422                 arg->found_bsp = 1;
 423         }
 424         return 0;
 425 }
 426
 427 static int
 428 mptable_check(vm_paddr_t mpfps_paddr)
 429 {
 430         struct mptable_pos mpt;
 431         struct mptable_check_cbarg arg;
 432         mpcth_t cth;
 433         int error;
 434
 435         if (mpfps_paddr == 0)
 436                 return EOPNOTSUPP;
 437
 438         error = mptable_map(&mpt, mpfps_paddr);
 439         if (error)
 440                 return error;
 441
 442         if (mpt.mp_fps->mpfb1 != 0)
 443                 goto done;
 444
 445         error = EINVAL;
 446
 447         cth = mpt.mp_cth;
 448         if (cth == NULL)
 449                 goto done;
 450         if (cth->apic_address == 0)
 451                 goto done;
 452
 453         bzero(&arg, sizeof(arg));
 454         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 455         if (!error) {
 456                 if (arg.cpu_count == 0) {
 457                         kprintf("MP table contains no processor entries\n");
 458                         error = EINVAL;
 459                 } else if (!arg.found_bsp) {
 460                         kprintf("MP table does not contains BSP entry\n");
 461                         error = EINVAL;
 462                 }
 463         }
 464 done:
 465         mptable_unmap(&mpt);
 466         return error;
 467 }
 468
 469 static int
 470 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 471 {
 472         int count, total_size;
 473         const void *position;
 474
 475         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 476         total_size = cth->base_table_length - sizeof(struct MPCTH);
 477         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 478         count = cth->entry_count;
 479
 480         while (count--) {
 481                 int type, error;
 482
 483                 KKASSERT(total_size >= 0);
 484                 if (total_size == 0) {
 485                         kprintf("invalid base MP table, "
 486                                 "entry count and length mismatch\n");
 487                         return EINVAL;
 488                 }
 489
 490                 type = *(const uint8_t *)position;
 491                 switch (type) {
 492                 case 0: /* processor_entry */
 493                 case 1: /* bus_entry */
 494                 case 2: /* io_apic_entry */
 495                 case 3: /* int_entry */
 496                 case 4: /* int_entry */
 497                         break;
 498                 default:
 499                         kprintf("unknown base MP table entry type %d\n", type);
 500                         return EINVAL;
 501                 }
 502
 503                 if (total_size < basetable_entry_types[type].length) {
 504                         kprintf("invalid base MP table length, "
 505                                 "does not contain all entries\n");
 506                         return EINVAL;
 507                 }
 508                 total_size -= basetable_entry_types[type].length;
 509
 510                 error = func(arg, position, type);
 511                 if (error)
 512                         return error;
 513
 514                 position = (const uint8_t *)position +
 515                     basetable_entry_types[type].length;
 516         }
 517         return 0;
 518 }
 519
 520
 521 /*
 522  * Startup the SMP processors.
 523  */
 524 void
 525 mp_start(void)
 526 {
 527         POSTCODE(MP_START_POST);
 528         mp_enable(boot_address);
 529 }
 530
 531
 532 /*
 533  * Print various information about the SMP system hardware and setup.
 534  */
 535 void
 536 mp_announce(void)
 537 {
 538         int     x;
 539
 540         POSTCODE(MP_ANNOUNCE_POST);
 541
 542         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 543         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 544         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 545         for (x = 1; x <= mp_naps; ++x) {
 546                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 547                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 548         }
 549
 550 #if defined(APIC_IO)
 551         for (x = 0; x < mp_napics; ++x) {
 552                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 553                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 554                 kprintf(", at 0x%08x\n", io_apic_address[x]);
 555         }
 556 #else
 557         kprintf(" Warning: APIC I/O disabled\n");
 558 #endif  /* APIC_IO */
 559 }
 560
 561 /*
 562  * AP cpu's call this to sync up protected mode.
 563  *
 564  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 565  * be able to use to the FP for our optimized bzero/bcopy code before
 566  * we enter more mainstream C code.
 567  *
 568  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 569  */
 570 void
 571 init_secondary(void)
 572 {
 573         int     gsel_tss;
 574         int     x, myid = bootAP;
 575         u_int   cr0;
 576         struct mdglobaldata *md;
 577         struct privatespace *ps;
 578
 579         ps = &CPU_prvspace[myid];
 580
 581         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 582         gdt_segs[GPROC0_SEL].ssd_base =
 583                 (int) &ps->mdglobaldata.gd_common_tss;
 584         ps->mdglobaldata.mi.gd_prvspace = ps;
 585
 586         for (x = 0; x < NGDT; x++) {
 587                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 588         }
 589
 590         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 591         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 592         lgdt(&r_gdt);                   /* does magic intra-segment return */
 593
 594         lidt(&r_idt);
 595
 596         lldt(_default_ldt);
 597         mdcpu->gd_currentldt = _default_ldt;
 598
 599         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 600         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 601
 602         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 603
 604         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 605         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 606         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 607         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 608         md->gd_common_tssd = *md->gd_tss_gdt;
 609         ltr(gsel_tss);
 610
 611         /*
 612          * Set to a known state:
 613          * Set by mpboot.s: CR0_PG, CR0_PE
 614          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 615          */
 616         cr0 = rcr0();
 617         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 618         load_cr0(cr0);
 619         pmap_set_opt();         /* PSE/4MB pages, etc */
 620
 621         /* set up CPU registers and state */
 622         cpu_setregs();
 623
 624         /* set up FPU state on the AP */
 625         npxinit(__INITIAL_NPXCW__);
 626
 627         /* set up SSE registers */
 628         enable_sse();
 629 }
 630
 631 /*******************************************************************
 632  * local functions and data
 633  */
 634
 635 /*
 636  * start the SMP system
 637  */
 638 static void
 639 mp_enable(u_int boot_addr)
 640 {
 641 #if defined(APIC_IO)
 642         int     apic;
 643         u_int   ux;
 644 #endif  /* APIC_IO */
 645         vm_paddr_t mpfps_paddr;
 646         struct mptable_pos mpt;
 647
 648         POSTCODE(MP_ENABLE_POST);
 649
 650         lapic_config();
 651
 652         mpfps_paddr = mptable_probe();
 653         if (mpfps_paddr) {
 654                 mptable_map(&mpt, mpfps_paddr);
 655                 mptable_imcr(&mpt);
 656                 mptable_unmap(&mpt);
 657         }
 658 #if defined(APIC_IO)
 659
 660         if (!mpfps_paddr)
 661                 panic("no MP table, disable APIC_IO!\n");
 662
 663         mptable_map(&mpt, mpfps_paddr);
 664
 665         /*
 666          * Examine the MP table for needed info
 667          */
 668         mptable_pass1(&mpt);
 669         mptable_pass2(&mpt);
 670
 671         mptable_unmap(&mpt);
 672
 673         /* Post scan cleanup */
 674         mptable_fix();
 675
 676         setup_apic_irq_mapping();
 677
 678         /* fill the LOGICAL io_apic_versions table */
 679         for (apic = 0; apic < mp_napics; ++apic) {
 680                 ux = io_apic_read(apic, IOAPIC_VER);
 681                 io_apic_versions[apic] = ux;
 682                 io_apic_set_id(apic, IO_TO_ID(apic));
 683         }
 684
 685         /* program each IO APIC in the system */
 686         for (apic = 0; apic < mp_napics; ++apic)
 687                 if (io_apic_setup(apic) < 0)
 688                         panic("IO APIC setup failure");
 689
 690 #endif  /* APIC_IO */
 691
 692         /*
 693          * These are required for SMP operation
 694          */
 695
 696         /* install a 'Spurious INTerrupt' vector */
 697         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 698                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 699
 700         /* install an inter-CPU IPI for TLB invalidation */
 701         setidt(XINVLTLB_OFFSET, Xinvltlb,
 702                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 703
 704         /* install an inter-CPU IPI for IPIQ messaging */
 705         setidt(XIPIQ_OFFSET, Xipiq,
 706                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 707
 708         /* install a timer vector */
 709         setidt(XTIMER_OFFSET, Xtimer,
 710                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 711
 712         /* install an inter-CPU IPI for CPU stop/restart */
 713         setidt(XCPUSTOP_OFFSET, Xcpustop,
 714                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 715
 716         /* start each Application Processor */
 717         start_all_aps(boot_addr);
 718 }
 719
 720
 721 /*
 722  * look for the MP spec signature
 723  */
 724
 725 /* string defined by the Intel MP Spec as identifying the MP table */
 726 #define MP_SIG          0x5f504d5f      /* _MP_ */
 727 #define NEXT(X)         ((X) += 4)
 728 static int
 729 mptable_search_sig(u_int32_t target, int count)
 730 {
 731         vm_size_t map_size;
 732         u_int32_t *addr;
 733         int x, ret;
 734
 735         KKASSERT(target != 0);
 736
 737         map_size = count * sizeof(u_int32_t);
 738         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 739
 740         ret = 0;
 741         for (x = 0; x < count; NEXT(x)) {
 742                 if (addr[x] == MP_SIG) {
 743                         /* make array index a byte index */
 744                         ret = target + (x * sizeof(u_int32_t));
 745                         break;
 746                 }
 747         }
 748
 749         pmap_unmapdev((vm_offset_t)addr, map_size);
 750         return ret;
 751 }
 752
 753
 754 typedef struct BUSDATA {
 755         u_char  bus_id;
 756         enum busTypes bus_type;
 757 }       bus_datum;
 758
 759 typedef struct INTDATA {
 760         u_char  int_type;
 761         u_short int_flags;
 762         u_char  src_bus_id;
 763         u_char  src_bus_irq;
 764         u_char  dst_apic_id;
 765         u_char  dst_apic_int;
 766         u_char  int_vector;
 767 }       io_int, local_int;
 768
 769 typedef struct BUSTYPENAME {
 770         u_char  type;
 771         char    name[7];
 772 }       bus_type_name;
 773
 774 static bus_type_name bus_type_table[] =
 775 {
 776         {CBUS, "CBUS"},
 777         {CBUSII, "CBUSII"},
 778         {EISA, "EISA"},
 779         {MCA, "MCA"},
 780         {UNKNOWN_BUSTYPE, "---"},
 781         {ISA, "ISA"},
 782         {MCA, "MCA"},
 783         {UNKNOWN_BUSTYPE, "---"},
 784         {UNKNOWN_BUSTYPE, "---"},
 785         {UNKNOWN_BUSTYPE, "---"},
 786         {UNKNOWN_BUSTYPE, "---"},
 787         {UNKNOWN_BUSTYPE, "---"},
 788         {PCI, "PCI"},
 789         {UNKNOWN_BUSTYPE, "---"},
 790         {UNKNOWN_BUSTYPE, "---"},
 791         {UNKNOWN_BUSTYPE, "---"},
 792         {UNKNOWN_BUSTYPE, "---"},
 793         {XPRESS, "XPRESS"},
 794         {UNKNOWN_BUSTYPE, "---"}
 795 };
 796 /* from MP spec v1.4, table 5-1 */
 797 static int default_data[7][5] =
 798 {
 799 /*   nbus, id0, type0, id1, type1 */
 800         {1, 0, ISA, 255, 255},
 801         {1, 0, EISA, 255, 255},
 802         {1, 0, EISA, 255, 255},
 803         {1, 0, MCA, 255, 255},
 804         {2, 0, ISA, 1, PCI},
 805         {2, 0, EISA, 1, PCI},
 806         {2, 0, MCA, 1, PCI}
 807 };
 808
 809
 810 #ifdef APIC_IO
 811
 812 /* the bus data */
 813 static bus_datum *bus_data;
 814
 815 /* the IO INT data, one entry per possible APIC INTerrupt */
 816 static io_int  *io_apic_ints;
 817 static int nintrs;
 818
 819 #endif
 820
 821 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 822 #ifdef APIC_IO
 823 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 824 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 825 static int int_entry            (const struct INTENTRY *entry, int intr);
 826 #endif
 827 static int lookup_bus_type      (char *name);
 828
 829 #ifdef APIC_IO
 830
 831 static int
 832 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 833 {
 834         const struct IOAPICENTRY *ioapic_ent;
 835
 836         switch (type) {
 837         case 1: /* bus_entry */
 838                 ++mp_nbusses;
 839                 break;
 840
 841         case 2: /* io_apic_entry */
 842                 ioapic_ent = pos;
 843                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 844                         io_apic_address[mp_napics++] =
 845                             (vm_offset_t)ioapic_ent->apic_address;
 846                 }
 847                 break;
 848
 849         case 3: /* int_entry */
 850                 ++nintrs;
 851                 break;
 852         }
 853         return 0;
 854 }
 855
 856 #endif  /* APIC_IO */
 857
 858 /*
 859  * 1st pass on motherboard's Intel MP specification table.
 860  *
 861  * determines:
 862  *      io_apic_address[N]
 863  *      mp_nbusses
 864  *      mp_napics
 865  *      nintrs
 866  */
 867 static void
 868 mptable_pass1(struct mptable_pos *mpt)
 869 {
 870 #ifdef APIC_IO
 871         mpfps_t fps;
 872         int x;
 873
 874         POSTCODE(MPTABLE_PASS1_POST);
 875
 876         fps = mpt->mp_fps;
 877         KKASSERT(fps != NULL);
 878
 879         /* clear various tables */
 880         for (x = 0; x < NAPICID; ++x)
 881                 io_apic_address[x] = ~0;        /* IO APIC address table */
 882
 883         mp_nbusses = 0;
 884         mp_napics = 0;
 885         nintrs = 0;
 886
 887         /* check for use of 'default' configuration */
 888         if (fps->mpfb1 != 0) {
 889                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 890                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 891                 mp_napics = 1;
 892                 nintrs = 16;
 893         } else {
 894                 int error;
 895
 896                 error = mptable_iterate_entries(mpt->mp_cth,
 897                             mptable_ioapic_pass1_callback, NULL);
 898                 if (error)
 899                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 900         }
 901 #endif  /* APIC_IO */
 902 }
 903
 904 #ifdef APIC_IO
 905
 906 struct mptable_ioapic2_cbarg {
 907         int     bus;
 908         int     apic;
 909         int     intr;
 910 };
 911
 912 static int
 913 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 914 {
 915         struct mptable_ioapic2_cbarg *arg = xarg;
 916
 917         switch (type) {
 918         case 1:
 919                 if (bus_entry(pos, arg->bus))
 920                         ++arg->bus;
 921                 break;
 922
 923         case 2:
 924                 if (io_apic_entry(pos, arg->apic))
 925                         ++arg->apic;
 926                 break;
 927
 928         case 3:
 929                 if (int_entry(pos, arg->intr))
 930                         ++arg->intr;
 931                 break;
 932         }
 933         return 0;
 934 }
 935
 936 #endif  /* APIC_IO */
 937
 938 /*
 939  * 2nd pass on motherboard's Intel MP specification table.
 940  *
 941  * sets:
 942  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 943  *      IO_TO_ID(N), logical IO to APIC ID table
 944  *      bus_data[N]
 945  *      io_apic_ints[N]
 946  */
 947 static void
 948 mptable_pass2(struct mptable_pos *mpt)
 949 {
 950 #ifdef APIC_IO
 951         struct mptable_ioapic2_cbarg arg;
 952         mpfps_t fps;
 953         int error, x;
 954
 955         POSTCODE(MPTABLE_PASS2_POST);
 956
 957         fps = mpt->mp_fps;
 958         KKASSERT(fps != NULL);
 959
 960         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 961             M_DEVBUF, M_WAITOK);
 962         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 963             M_DEVBUF, M_WAITOK | M_ZERO);
 964         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 965             M_DEVBUF, M_WAITOK);
 966         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 967             M_DEVBUF, M_WAITOK);
 968
 969         for (x = 0; x < mp_napics; x++)
 970                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
 971
 972         /* clear various tables */
 973         for (x = 0; x < NAPICID; ++x) {
 974                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 975                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 976         }
 977
 978         /* clear bus data table */
 979         for (x = 0; x < mp_nbusses; ++x)
 980                 bus_data[x].bus_id = 0xff;
 981
 982         /* clear IO APIC INT table */
 983         for (x = 0; x < (nintrs + 1); ++x) {
 984                 io_apic_ints[x].int_type = 0xff;
 985                 io_apic_ints[x].int_vector = 0xff;
 986         }
 987
 988         /* check for use of 'default' configuration */
 989         if (fps->mpfb1 != 0) {
 990                 mptable_default(fps->mpfb1);
 991                 return;
 992         }
 993
 994         bzero(&arg, sizeof(arg));
 995         error = mptable_iterate_entries(mpt->mp_cth,
 996                     mptable_ioapic_pass2_callback, &arg);
 997         if (error)
 998                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
 999 #endif
1000 }
1001
1002 /*
1003  * Check if we should perform a hyperthreading "fix-up" to
1004  * enumerate any logical CPU's that aren't already listed
1005  * in the table.
1006  *
1007  * XXX: We assume that all of the physical CPUs in the
1008  * system have the same number of logical CPUs.
1009  *
1010  * XXX: We assume that APIC ID's are allocated such that
1011  * the APIC ID's for a physical processor are aligned
1012  * with the number of logical CPU's in the processor.
1013  */
1014 static int
1015 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1016 {
1017         int i, id, lcpus_max, logical_cpus;
1018
1019         if ((cpu_feature & CPUID_HTT) == 0)
1020                 return 0;
1021
1022         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1023         if (lcpus_max <= 1)
1024                 return 0;
1025
1026         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1027                 /*
1028                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1029                  * Page 3-181, Table 3-20
1030                  * "The nearest power-of-2 integer that is not smaller
1031                  *  than EBX[23:16] is the number of unique initial APIC
1032                  *  IDs reserved for addressing different logical
1033                  *  processors in a physical package."
1034                  */
1035                 for (i = 0; ; ++i) {
1036                         if ((1 << i) >= lcpus_max) {
1037                                 lcpus_max = 1 << i;
1038                                 break;
1039                         }
1040                 }
1041         }
1042
1043         KKASSERT(cpu_count != 0);
1044         if (cpu_count == lcpus_max) {
1045                 /* We have nothing to fix */
1046                 return 0;
1047         } else if (cpu_count == 1) {
1048                 /* XXX this may be incorrect */
1049                 logical_cpus = lcpus_max;
1050         } else {
1051                 int cur, prev, dist;
1052
1053                 /*
1054                  * Calculate the distances between two nearest
1055                  * APIC IDs.  If all such distances are same,
1056                  * then it is the number of missing cpus that
1057                  * we are going to fill later.
1058                  */
1059                 dist = cur = prev = -1;
1060                 for (id = 0; id < MAXCPU; ++id) {
1061                         if ((id_mask & 1 << id) == 0)
1062                                 continue;
1063
1064                         cur = id;
1065                         if (prev >= 0) {
1066                                 int new_dist = cur - prev;
1067
1068                                 if (dist < 0)
1069                                         dist = new_dist;
1070
1071                                 /*
1072                                  * Make sure that all distances
1073                                  * between two nearest APIC IDs
1074                                  * are same.
1075                                  */
1076                                 if (dist != new_dist)
1077                                         return 0;
1078                         }
1079                         prev = cur;
1080                 }
1081                 if (dist == 1)
1082                         return 0;
1083
1084                 /* Must be power of 2 */
1085                 if (dist & (dist - 1))
1086                         return 0;
1087
1088                 /* Can't exceed CPU package capacity */
1089                 if (dist > lcpus_max)
1090                         logical_cpus = lcpus_max;
1091                 else
1092                         logical_cpus = dist;
1093         }
1094
1095         /*
1096          * For each APIC ID of a CPU that is set in the mask,
1097          * scan the other candidate APIC ID's for this
1098          * physical processor.  If any of those ID's are
1099          * already in the table, then kill the fixup.
1100          */
1101         for (id = 0; id < MAXCPU; id++) {
1102                 if ((id_mask & 1 << id) == 0)
1103                         continue;
1104                 /* First, make sure we are on a logical_cpus boundary. */
1105                 if (id % logical_cpus != 0)
1106                         return 0;
1107                 for (i = id + 1; i < id + logical_cpus; i++)
1108                         if ((id_mask & 1 << i) != 0)
1109                                 return 0;
1110         }
1111         return logical_cpus;
1112 }
1113
1114 static int
1115 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1116 {
1117         mpfps_t fps = NULL;
1118         mpcth_t cth = NULL;
1119         vm_size_t cth_mapsz = 0;
1120
1121         bzero(mpt, sizeof(*mpt));
1122
1123         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1124         if (fps->pap != 0) {
1125                 /*
1126                  * Map configuration table header to get
1127                  * the base table size
1128                  */
1129                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1130                 cth_mapsz = cth->base_table_length;
1131                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1132
1133                 if (cth_mapsz < sizeof(*cth)) {
1134                         kprintf("invalid base MP table length %d\n",
1135                                 (int)cth_mapsz);
1136                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1137                         return EINVAL;
1138                 }
1139
1140                 /*
1141                  * Map the base table
1142                  */
1143                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1144         }
1145
1146         mpt->mp_fps = fps;
1147         mpt->mp_cth = cth;
1148         mpt->mp_cth_mapsz = cth_mapsz;
1149
1150         return 0;
1151 }
1152
1153 static void
1154 mptable_unmap(struct mptable_pos *mpt)
1155 {
1156         if (mpt->mp_cth != NULL) {
1157                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1158                 mpt->mp_cth = NULL;
1159                 mpt->mp_cth_mapsz = 0;
1160         }
1161         if (mpt->mp_fps != NULL) {
1162                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1163                 mpt->mp_fps = NULL;
1164         }
1165 }
1166
1167 #ifdef APIC_IO
1168
1169 void
1170 assign_apic_irq(int apic, int intpin, int irq)
1171 {
1172         int x;
1173
1174         if (int_to_apicintpin[irq].ioapic != -1)
1175                 panic("assign_apic_irq: inconsistent table");
1176
1177         int_to_apicintpin[irq].ioapic = apic;
1178         int_to_apicintpin[irq].int_pin = intpin;
1179         int_to_apicintpin[irq].apic_address = ioapic[apic];
1180         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1181
1182         for (x = 0; x < nintrs; x++) {
1183                 if ((io_apic_ints[x].int_type == 0 ||
1184                      io_apic_ints[x].int_type == 3) &&
1185                     io_apic_ints[x].int_vector == 0xff &&
1186                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1187                     io_apic_ints[x].dst_apic_int == intpin)
1188                         io_apic_ints[x].int_vector = irq;
1189         }
1190 }
1191
1192 void
1193 revoke_apic_irq(int irq)
1194 {
1195         int x;
1196         int oldapic;
1197         int oldintpin;
1198
1199         if (int_to_apicintpin[irq].ioapic == -1)
1200                 panic("revoke_apic_irq: inconsistent table");
1201
1202         oldapic = int_to_apicintpin[irq].ioapic;
1203         oldintpin = int_to_apicintpin[irq].int_pin;
1204
1205         int_to_apicintpin[irq].ioapic = -1;
1206         int_to_apicintpin[irq].int_pin = 0;
1207         int_to_apicintpin[irq].apic_address = NULL;
1208         int_to_apicintpin[irq].redirindex = 0;
1209
1210         for (x = 0; x < nintrs; x++) {
1211                 if ((io_apic_ints[x].int_type == 0 ||
1212                      io_apic_ints[x].int_type == 3) &&
1213                     io_apic_ints[x].int_vector != 0xff &&
1214                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1215                     io_apic_ints[x].dst_apic_int == oldintpin)
1216                         io_apic_ints[x].int_vector = 0xff;
1217         }
1218 }
1219
1220 /*
1221  * Allocate an IRQ
1222  */
1223 static void
1224 allocate_apic_irq(int intr)
1225 {
1226         int apic;
1227         int intpin;
1228         int irq;
1229
1230         if (io_apic_ints[intr].int_vector != 0xff)
1231                 return;         /* Interrupt handler already assigned */
1232
1233         if (io_apic_ints[intr].int_type != 0 &&
1234             (io_apic_ints[intr].int_type != 3 ||
1235              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1236               io_apic_ints[intr].dst_apic_int == 0)))
1237                 return;         /* Not INT or ExtInt on != (0, 0) */
1238
1239         irq = 0;
1240         while (irq < APIC_INTMAPSIZE &&
1241                int_to_apicintpin[irq].ioapic != -1)
1242                 irq++;
1243
1244         if (irq >= APIC_INTMAPSIZE)
1245                 return;         /* No free interrupt handlers */
1246
1247         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1248         intpin = io_apic_ints[intr].dst_apic_int;
1249
1250         assign_apic_irq(apic, intpin, irq);
1251         io_apic_setup_intpin(apic, intpin);
1252 }
1253
1254
1255 static void
1256 swap_apic_id(int apic, int oldid, int newid)
1257 {
1258         int x;
1259         int oapic;
1260
1261
1262         if (oldid == newid)
1263                 return;                 /* Nothing to do */
1264
1265         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1266                apic, oldid, newid);
1267
1268         /* Swap physical APIC IDs in interrupt entries */
1269         for (x = 0; x < nintrs; x++) {
1270                 if (io_apic_ints[x].dst_apic_id == oldid)
1271                         io_apic_ints[x].dst_apic_id = newid;
1272                 else if (io_apic_ints[x].dst_apic_id == newid)
1273                         io_apic_ints[x].dst_apic_id = oldid;
1274         }
1275
1276         /* Swap physical APIC IDs in IO_TO_ID mappings */
1277         for (oapic = 0; oapic < mp_napics; oapic++)
1278                 if (IO_TO_ID(oapic) == newid)
1279                         break;
1280
1281         if (oapic < mp_napics) {
1282                 kprintf("Changing APIC ID for IO APIC #%d from "
1283                        "%d to %d in MP table\n",
1284                        oapic, newid, oldid);
1285                 IO_TO_ID(oapic) = oldid;
1286         }
1287         IO_TO_ID(apic) = newid;
1288 }
1289
1290
1291 static void
1292 fix_id_to_io_mapping(void)
1293 {
1294         int x;
1295
1296         for (x = 0; x < NAPICID; x++)
1297                 ID_TO_IO(x) = -1;
1298
1299         for (x = 0; x <= mp_naps; x++)
1300                 if (CPU_TO_ID(x) < NAPICID)
1301                         ID_TO_IO(CPU_TO_ID(x)) = x;
1302
1303         for (x = 0; x < mp_napics; x++)
1304                 if (IO_TO_ID(x) < NAPICID)
1305                         ID_TO_IO(IO_TO_ID(x)) = x;
1306 }
1307
1308
1309 static int
1310 first_free_apic_id(void)
1311 {
1312         int freeid, x;
1313
1314         for (freeid = 0; freeid < NAPICID; freeid++) {
1315                 for (x = 0; x <= mp_naps; x++)
1316                         if (CPU_TO_ID(x) == freeid)
1317                                 break;
1318                 if (x <= mp_naps)
1319                         continue;
1320                 for (x = 0; x < mp_napics; x++)
1321                         if (IO_TO_ID(x) == freeid)
1322                                 break;
1323                 if (x < mp_napics)
1324                         continue;
1325                 return freeid;
1326         }
1327         return freeid;
1328 }
1329
1330
1331 static int
1332 io_apic_id_acceptable(int apic, int id)
1333 {
1334         int cpu;                /* Logical CPU number */
1335         int oapic;              /* Logical IO APIC number for other IO APIC */
1336
1337         if (id >= NAPICID)
1338                 return 0;       /* Out of range */
1339
1340         for (cpu = 0; cpu <= mp_naps; cpu++)
1341                 if (CPU_TO_ID(cpu) == id)
1342                         return 0;       /* Conflict with CPU */
1343
1344         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1345                 if (IO_TO_ID(oapic) == id)
1346                         return 0;       /* Conflict with other APIC */
1347
1348         return 1;               /* ID is acceptable for IO APIC */
1349 }
1350
1351 static
1352 io_int *
1353 io_apic_find_int_entry(int apic, int pin)
1354 {
1355         int     x;
1356
1357         /* search each of the possible INTerrupt sources */
1358         for (x = 0; x < nintrs; ++x) {
1359                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1360                     (pin == io_apic_ints[x].dst_apic_int))
1361                         return (&io_apic_ints[x]);
1362         }
1363         return NULL;
1364 }
1365
1366 #endif
1367
1368 /*
1369  * parse an Intel MP specification table
1370  */
1371 static void
1372 mptable_fix(void)
1373 {
1374 #ifdef APIC_IO
1375         int     x;
1376         int     id;
1377         int     apic;           /* IO APIC unit number */
1378         int     freeid;         /* Free physical APIC ID */
1379         int     physid;         /* Current physical IO APIC ID */
1380         io_int *io14;
1381         int     bus_0 = 0;      /* Stop GCC warning */
1382         int     bus_pci = 0;    /* Stop GCC warning */
1383         int     num_pci_bus;
1384
1385         /*
1386          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1387          * did it wrong.  The MP spec says that when more than 1 PCI bus
1388          * exists the BIOS must begin with bus entries for the PCI bus and use
1389          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1390          * exists the BIOS can choose to ignore this ordering, and indeed many
1391          * MP motherboards do ignore it.  This causes a problem when the PCI
1392          * sub-system makes requests of the MP sub-system based on PCI bus
1393          * numbers.     So here we look for the situation and renumber the
1394          * busses and associated INTs in an effort to "make it right".
1395          */
1396
1397         /* find bus 0, PCI bus, count the number of PCI busses */
1398         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1399                 if (bus_data[x].bus_id == 0) {
1400                         bus_0 = x;
1401                 }
1402                 if (bus_data[x].bus_type == PCI) {
1403                         ++num_pci_bus;
1404                         bus_pci = x;
1405                 }
1406         }
1407         /*
1408          * bus_0 == slot of bus with ID of 0
1409          * bus_pci == slot of last PCI bus encountered
1410          */
1411
1412         /* check the 1 PCI bus case for sanity */
1413         /* if it is number 0 all is well */
1414         if (num_pci_bus == 1 &&
1415             bus_data[bus_pci].bus_id != 0) {
1416
1417                 /* mis-numbered, swap with whichever bus uses slot 0 */
1418
1419                 /* swap the bus entry types */
1420                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1421                 bus_data[bus_0].bus_type = PCI;
1422
1423                 /* swap each relavant INTerrupt entry */
1424                 id = bus_data[bus_pci].bus_id;
1425                 for (x = 0; x < nintrs; ++x) {
1426                         if (io_apic_ints[x].src_bus_id == id) {
1427                                 io_apic_ints[x].src_bus_id = 0;
1428                         }
1429                         else if (io_apic_ints[x].src_bus_id == 0) {
1430                                 io_apic_ints[x].src_bus_id = id;
1431                         }
1432                 }
1433         }
1434
1435         /* Assign IO APIC IDs.
1436          *
1437          * First try the existing ID. If a conflict is detected, try
1438          * the ID in the MP table.  If a conflict is still detected, find
1439          * a free id.
1440          *
1441          * We cannot use the ID_TO_IO table before all conflicts has been
1442          * resolved and the table has been corrected.
1443          */
1444         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1445
1446                 /* First try to use the value set by the BIOS */
1447                 physid = io_apic_get_id(apic);
1448                 if (io_apic_id_acceptable(apic, physid)) {
1449                         if (IO_TO_ID(apic) != physid)
1450                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1451                         continue;
1452                 }
1453
1454                 /* Then check if the value in the MP table is acceptable */
1455                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1456                         continue;
1457
1458                 /* Last resort, find a free APIC ID and use it */
1459                 freeid = first_free_apic_id();
1460                 if (freeid >= NAPICID)
1461                         panic("No free physical APIC IDs found");
1462
1463                 if (io_apic_id_acceptable(apic, freeid)) {
1464                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1465                         continue;
1466                 }
1467                 panic("Free physical APIC ID not usable");
1468         }
1469         fix_id_to_io_mapping();
1470
1471         /* detect and fix broken Compaq MP table */
1472         if (apic_int_type(0, 0) == -1) {
1473                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1474                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1475                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1476                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1477                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1478                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1479                 nintrs++;
1480         } else if (apic_int_type(0, 0) == 0) {
1481                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1482                 for (x = 0; x < nintrs; ++x)
1483                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1484                             (0 == io_apic_ints[x].dst_apic_int)) {
1485                                 io_apic_ints[x].int_type = 3;
1486                                 io_apic_ints[x].int_vector = 0xff;
1487                                 break;
1488                         }
1489         }
1490
1491         /*
1492          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1493          * controllers universally come in pairs.  If IRQ 14 is specified
1494          * as an ISA interrupt, then IRQ 15 had better be too.
1495          *
1496          * [ Shuttle XPC / AMD Athlon X2 ]
1497          *      The MPTable is missing an entry for IRQ 15.  Note that the
1498          *      ACPI table has an entry for both 14 and 15.
1499          */
1500         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1501                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1502                 io14 = io_apic_find_int_entry(0, 14);
1503                 io_apic_ints[nintrs] = *io14;
1504                 io_apic_ints[nintrs].src_bus_irq = 15;
1505                 io_apic_ints[nintrs].dst_apic_int = 15;
1506                 nintrs++;
1507         }
1508 #endif
1509 }
1510
1511 #ifdef APIC_IO
1512
1513 /* Assign low level interrupt handlers */
1514 static void
1515 setup_apic_irq_mapping(void)
1516 {
1517         int     x;
1518         int     int_vector;
1519
1520         /* Clear array */
1521         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1522                 int_to_apicintpin[x].ioapic = -1;
1523                 int_to_apicintpin[x].int_pin = 0;
1524                 int_to_apicintpin[x].apic_address = NULL;
1525                 int_to_apicintpin[x].redirindex = 0;
1526         }
1527
1528         /* First assign ISA/EISA interrupts */
1529         for (x = 0; x < nintrs; x++) {
1530                 int_vector = io_apic_ints[x].src_bus_irq;
1531                 if (int_vector < APIC_INTMAPSIZE &&
1532                     io_apic_ints[x].int_vector == 0xff &&
1533                     int_to_apicintpin[int_vector].ioapic == -1 &&
1534                     (apic_int_is_bus_type(x, ISA) ||
1535                      apic_int_is_bus_type(x, EISA)) &&
1536                     io_apic_ints[x].int_type == 0) {
1537                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1538                                         io_apic_ints[x].dst_apic_int,
1539                                         int_vector);
1540                 }
1541         }
1542
1543         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1544         for (x = 0; x < nintrs; x++) {
1545                 if (io_apic_ints[x].dst_apic_int == 0 &&
1546                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1547                     io_apic_ints[x].int_vector == 0xff &&
1548                     int_to_apicintpin[0].ioapic == -1 &&
1549                     io_apic_ints[x].int_type == 3) {
1550                         assign_apic_irq(0, 0, 0);
1551                         break;
1552                 }
1553         }
1554         /* PCI interrupt assignment is deferred */
1555 }
1556
1557 #endif
1558
1559 void
1560 mp_set_cpuids(int cpu_id, int apic_id)
1561 {
1562         CPU_TO_ID(cpu_id) = apic_id;
1563         ID_TO_CPU(apic_id) = cpu_id;
1564 }
1565
1566 static int
1567 processor_entry(const struct PROCENTRY *entry, int cpu)
1568 {
1569         KKASSERT(cpu > 0);
1570
1571         /* check for usability */
1572         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1573                 return 0;
1574
1575         /* check for BSP flag */
1576         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1577                 mp_set_cpuids(0, entry->apic_id);
1578                 return 0;       /* its already been counted */
1579         }
1580
1581         /* add another AP to list, if less than max number of CPUs */
1582         else if (cpu < MAXCPU) {
1583                 mp_set_cpuids(cpu, entry->apic_id);
1584                 return 1;
1585         }
1586
1587         return 0;
1588 }
1589
1590 #ifdef APIC_IO
1591
1592 static int
1593 bus_entry(const struct BUSENTRY *entry, int bus)
1594 {
1595         int     x;
1596         char    c, name[8];
1597
1598         /* encode the name into an index */
1599         for (x = 0; x < 6; ++x) {
1600                 if ((c = entry->bus_type[x]) == ' ')
1601                         break;
1602                 name[x] = c;
1603         }
1604         name[x] = '\0';
1605
1606         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1607                 panic("unknown bus type: '%s'", name);
1608
1609         bus_data[bus].bus_id = entry->bus_id;
1610         bus_data[bus].bus_type = x;
1611
1612         return 1;
1613 }
1614
1615 static int
1616 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1617 {
1618         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1619                 return 0;
1620
1621         IO_TO_ID(apic) = entry->apic_id;
1622         ID_TO_IO(entry->apic_id) = apic;
1623
1624         return 1;
1625 }
1626
1627 #endif
1628
1629 static int
1630 lookup_bus_type(char *name)
1631 {
1632         int     x;
1633
1634         for (x = 0; x < MAX_BUSTYPE; ++x)
1635                 if (strcmp(bus_type_table[x].name, name) == 0)
1636                         return bus_type_table[x].type;
1637
1638         return UNKNOWN_BUSTYPE;
1639 }
1640
1641 #ifdef APIC_IO
1642
1643 static int
1644 int_entry(const struct INTENTRY *entry, int intr)
1645 {
1646         int apic;
1647
1648         io_apic_ints[intr].int_type = entry->int_type;
1649         io_apic_ints[intr].int_flags = entry->int_flags;
1650         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1651         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1652         if (entry->dst_apic_id == 255) {
1653                 /* This signal goes to all IO APICS.  Select an IO APIC
1654                    with sufficient number of interrupt pins */
1655                 for (apic = 0; apic < mp_napics; apic++)
1656                         if (((io_apic_read(apic, IOAPIC_VER) &
1657                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1658                             entry->dst_apic_int)
1659                                 break;
1660                 if (apic < mp_napics)
1661                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1662                 else
1663                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1664         } else
1665                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1666         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1667
1668         return 1;
1669 }
1670
1671 static int
1672 apic_int_is_bus_type(int intr, int bus_type)
1673 {
1674         int     bus;
1675
1676         for (bus = 0; bus < mp_nbusses; ++bus)
1677                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1678                     && ((int) bus_data[bus].bus_type == bus_type))
1679                         return 1;
1680
1681         return 0;
1682 }
1683
1684 /*
1685  * Given a traditional ISA INT mask, return an APIC mask.
1686  */
1687 u_int
1688 isa_apic_mask(u_int isa_mask)
1689 {
1690         int isa_irq;
1691         int apic_pin;
1692
1693 #if defined(SKIP_IRQ15_REDIRECT)
1694         if (isa_mask == (1 << 15)) {
1695                 kprintf("skipping ISA IRQ15 redirect\n");
1696                 return isa_mask;
1697         }
1698 #endif  /* SKIP_IRQ15_REDIRECT */
1699
1700         isa_irq = ffs(isa_mask);                /* find its bit position */
1701         if (isa_irq == 0)                       /* doesn't exist */
1702                 return 0;
1703         --isa_irq;                              /* make it zero based */
1704
1705         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1706         if (apic_pin == -1)
1707                 return 0;
1708
1709         return (1 << apic_pin);                 /* convert pin# to a mask */
1710 }
1711
1712 /*
1713  * Determine which APIC pin an ISA/EISA INT is attached to.
1714  */
1715 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1716 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1717 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1718 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1719
1720 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1721 int
1722 isa_apic_irq(int isa_irq)
1723 {
1724         int     intr;
1725
1726         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1727                 if (INTTYPE(intr) == 0) {               /* standard INT */
1728                         if (SRCBUSIRQ(intr) == isa_irq) {
1729                                 if (apic_int_is_bus_type(intr, ISA) ||
1730                                     apic_int_is_bus_type(intr, EISA)) {
1731                                         if (INTIRQ(intr) == 0xff)
1732                                                 return -1; /* unassigned */
1733                                         return INTIRQ(intr);    /* found */
1734                                 }
1735                         }
1736                 }
1737         }
1738         return -1;                                      /* NOT found */
1739 }
1740
1741
1742 /*
1743  * Determine which APIC pin a PCI INT is attached to.
1744  */
1745 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1746 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1747 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1748 int
1749 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1750 {
1751         int     intr;
1752
1753         --pciInt;                                       /* zero based */
1754
1755         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1756                 if ((INTTYPE(intr) == 0)                /* standard INT */
1757                     && (SRCBUSID(intr) == pciBus)
1758                     && (SRCBUSDEVICE(intr) == pciDevice)
1759                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1760                         if (apic_int_is_bus_type(intr, PCI)) {
1761                                 if (INTIRQ(intr) == 0xff)
1762                                         allocate_apic_irq(intr);
1763                                 if (INTIRQ(intr) == 0xff)
1764                                         return -1;      /* unassigned */
1765                                 return INTIRQ(intr);    /* exact match */
1766                         }
1767                 }
1768         }
1769
1770         return -1;                                      /* NOT found */
1771 }
1772
1773 int
1774 next_apic_irq(int irq)
1775 {
1776         int intr, ointr;
1777         int bus, bustype;
1778
1779         bus = 0;
1780         bustype = 0;
1781         for (intr = 0; intr < nintrs; intr++) {
1782                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1783                         continue;
1784                 bus = SRCBUSID(intr);
1785                 bustype = apic_bus_type(bus);
1786                 if (bustype != ISA &&
1787                     bustype != EISA &&
1788                     bustype != PCI)
1789                         continue;
1790                 break;
1791         }
1792         if (intr >= nintrs) {
1793                 return -1;
1794         }
1795         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1796                 if (INTTYPE(ointr) != 0)
1797                         continue;
1798                 if (bus != SRCBUSID(ointr))
1799                         continue;
1800                 if (bustype == PCI) {
1801                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1802                                 continue;
1803                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1804                                 continue;
1805                 }
1806                 if (bustype == ISA || bustype == EISA) {
1807                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1808                                 continue;
1809                 }
1810                 if (INTPIN(intr) == INTPIN(ointr))
1811                         continue;
1812                 break;
1813         }
1814         if (ointr >= nintrs) {
1815                 return -1;
1816         }
1817         return INTIRQ(ointr);
1818 }
1819 #undef SRCBUSLINE
1820 #undef SRCBUSDEVICE
1821 #undef SRCBUSID
1822 #undef SRCBUSIRQ
1823
1824 #undef INTPIN
1825 #undef INTIRQ
1826 #undef INTAPIC
1827 #undef INTTYPE
1828
1829 #endif
1830
1831 /*
1832  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1833  *
1834  * XXX FIXME:
1835  *  Exactly what this means is unclear at this point.  It is a solution
1836  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1837  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1838  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1839  *  option.
1840  */
1841 int
1842 undirect_isa_irq(int rirq)
1843 {
1844 #if defined(READY)
1845         if (bootverbose)
1846             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1847         /** FIXME: tickle the MB redirector chip */
1848         return /* XXX */;
1849 #else
1850         if (bootverbose)
1851             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1852         return 0;
1853 #endif  /* READY */
1854 }
1855
1856
1857 /*
1858  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1859  */
1860 int
1861 undirect_pci_irq(int rirq)
1862 {
1863 #if defined(READY)
1864         if (bootverbose)
1865                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1866
1867         /** FIXME: tickle the MB redirector chip */
1868         return /* XXX */;
1869 #else
1870         if (bootverbose)
1871                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1872                        rirq);
1873         return 0;
1874 #endif  /* READY */
1875 }
1876
1877
1878 #ifdef APIC_IO
1879
1880 /*
1881  * given a bus ID, return:
1882  *  the bus type if found
1883  *  -1 if NOT found
1884  */
1885 int
1886 apic_bus_type(int id)
1887 {
1888         int     x;
1889
1890         for (x = 0; x < mp_nbusses; ++x)
1891                 if (bus_data[x].bus_id == id)
1892                         return bus_data[x].bus_type;
1893
1894         return -1;
1895 }
1896
1897 /*
1898  * given a LOGICAL APIC# and pin#, return:
1899  *  the associated src bus ID if found
1900  *  -1 if NOT found
1901  */
1902 int
1903 apic_src_bus_id(int apic, int pin)
1904 {
1905         int     x;
1906
1907         /* search each of the possible INTerrupt sources */
1908         for (x = 0; x < nintrs; ++x)
1909                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1910                     (pin == io_apic_ints[x].dst_apic_int))
1911                         return (io_apic_ints[x].src_bus_id);
1912
1913         return -1;              /* NOT found */
1914 }
1915
1916 /*
1917  * given a LOGICAL APIC# and pin#, return:
1918  *  the associated src bus IRQ if found
1919  *  -1 if NOT found
1920  */
1921 int
1922 apic_src_bus_irq(int apic, int pin)
1923 {
1924         int     x;
1925
1926         for (x = 0; x < nintrs; x++)
1927                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1928                     (pin == io_apic_ints[x].dst_apic_int))
1929                         return (io_apic_ints[x].src_bus_irq);
1930
1931         return -1;              /* NOT found */
1932 }
1933
1934
1935 /*
1936  * given a LOGICAL APIC# and pin#, return:
1937  *  the associated INTerrupt type if found
1938  *  -1 if NOT found
1939  */
1940 int
1941 apic_int_type(int apic, int pin)
1942 {
1943         int     x;
1944
1945         /* search each of the possible INTerrupt sources */
1946         for (x = 0; x < nintrs; ++x) {
1947                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1948                     (pin == io_apic_ints[x].dst_apic_int))
1949                         return (io_apic_ints[x].int_type);
1950         }
1951         return -1;              /* NOT found */
1952 }
1953
1954 /*
1955  * Return the IRQ associated with an APIC pin
1956  */
1957 int
1958 apic_irq(int apic, int pin)
1959 {
1960         int x;
1961         int res;
1962
1963         for (x = 0; x < nintrs; ++x) {
1964                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1965                     (pin == io_apic_ints[x].dst_apic_int)) {
1966                         res = io_apic_ints[x].int_vector;
1967                         if (res == 0xff)
1968                                 return -1;
1969                         if (apic != int_to_apicintpin[res].ioapic)
1970                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1971                         if (pin != int_to_apicintpin[res].int_pin)
1972                                 panic("apic_irq inconsistent table (2)");
1973                         return res;
1974                 }
1975         }
1976         return -1;
1977 }
1978
1979
1980 /*
1981  * given a LOGICAL APIC# and pin#, return:
1982  *  the associated trigger mode if found
1983  *  -1 if NOT found
1984  */
1985 int
1986 apic_trigger(int apic, int pin)
1987 {
1988         int     x;
1989
1990         /* search each of the possible INTerrupt sources */
1991         for (x = 0; x < nintrs; ++x)
1992                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1993                     (pin == io_apic_ints[x].dst_apic_int))
1994                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1995
1996         return -1;              /* NOT found */
1997 }
1998
1999
2000 /*
2001  * given a LOGICAL APIC# and pin#, return:
2002  *  the associated 'active' level if found
2003  *  -1 if NOT found
2004  */
2005 int
2006 apic_polarity(int apic, int pin)
2007 {
2008         int     x;
2009
2010         /* search each of the possible INTerrupt sources */
2011         for (x = 0; x < nintrs; ++x)
2012                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2013                     (pin == io_apic_ints[x].dst_apic_int))
2014                         return (io_apic_ints[x].int_flags & 0x03);
2015
2016         return -1;              /* NOT found */
2017 }
2018
2019 #endif
2020
2021 /*
2022  * set data according to MP defaults
2023  * FIXME: probably not complete yet...
2024  */
2025 static void
2026 mptable_default(int type)
2027 {
2028 #if defined(APIC_IO)
2029         int     io_apic_id;
2030         int     pin;
2031
2032 #if 0
2033         kprintf("  MP default config type: %d\n", type);
2034         switch (type) {
2035         case 1:
2036                 kprintf("   bus: ISA, APIC: 82489DX\n");
2037                 break;
2038         case 2:
2039                 kprintf("   bus: EISA, APIC: 82489DX\n");
2040                 break;
2041         case 3:
2042                 kprintf("   bus: EISA, APIC: 82489DX\n");
2043                 break;
2044         case 4:
2045                 kprintf("   bus: MCA, APIC: 82489DX\n");
2046                 break;
2047         case 5:
2048                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2049                 break;
2050         case 6:
2051                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2052                 break;
2053         case 7:
2054                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2055                 break;
2056         default:
2057                 kprintf("   future type\n");
2058                 break;
2059                 /* NOTREACHED */
2060         }
2061 #endif  /* 0 */
2062
2063         /* one and only IO APIC */
2064         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2065
2066         /*
2067          * sanity check, refer to MP spec section 3.6.6, last paragraph
2068          * necessary as some hardware isn't properly setting up the IO APIC
2069          */
2070 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2071         if (io_apic_id != 2) {
2072 #else
2073         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2074 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2075                 io_apic_set_id(0, 2);
2076                 io_apic_id = 2;
2077         }
2078         IO_TO_ID(0) = io_apic_id;
2079         ID_TO_IO(io_apic_id) = 0;
2080
2081         /* fill out bus entries */
2082         switch (type) {
2083         case 1:
2084         case 2:
2085         case 3:
2086         case 4:
2087         case 5:
2088         case 6:
2089         case 7:
2090                 bus_data[0].bus_id = default_data[type - 1][1];
2091                 bus_data[0].bus_type = default_data[type - 1][2];
2092                 bus_data[1].bus_id = default_data[type - 1][3];
2093                 bus_data[1].bus_type = default_data[type - 1][4];
2094                 break;
2095
2096         /* case 4: case 7:                 MCA NOT supported */
2097         default:                /* illegal/reserved */
2098                 panic("BAD default MP config: %d", type);
2099                 /* NOTREACHED */
2100         }
2101
2102         /* general cases from MP v1.4, table 5-2 */
2103         for (pin = 0; pin < 16; ++pin) {
2104                 io_apic_ints[pin].int_type = 0;
2105                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2106                 io_apic_ints[pin].src_bus_id = 0;
2107                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2108                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2109                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2110         }
2111
2112         /* special cases from MP v1.4, table 5-2 */
2113         if (type == 2) {
2114                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2115                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2116 #if !defined(APIC_MIXED_MODE)
2117                 /** FIXME: ??? */
2118                 panic("sorry, can't support type 2 default yet");
2119 #endif  /* APIC_MIXED_MODE */
2120         }
2121         else
2122                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2123
2124         if (type == 7)
2125                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2126         else
2127                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2128 #endif  /* APIC_IO */
2129 }
2130
2131 /*
2132  * Map a physical memory address representing I/O into KVA.  The I/O
2133  * block is assumed not to cross a page boundary.
2134  */
2135 void *
2136 permanent_io_mapping(vm_paddr_t pa)
2137 {
2138         vm_offset_t vaddr;
2139         int pgeflag;
2140         int i;
2141
2142         KKASSERT(pa < 0x100000000LL);
2143
2144         pgeflag = 0;    /* not used for SMP yet */
2145
2146         /*
2147          * If the requested physical address has already been incidently
2148          * mapped, just use the existing mapping.  Otherwise create a new
2149          * mapping.
2150          */
2151         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2152                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2153                     ((vm_offset_t)pa & PG_FRAME)) {
2154                         break;
2155                 }
2156         }
2157         if (i == SMPpt_alloc_index) {
2158                 if (i == NPTEPG - 2) {
2159                         panic("permanent_io_mapping: We ran out of space"
2160                               " in SMPpt[]!");
2161                 }
2162                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | pgeflag |
2163                            ((vm_offset_t)pa & PG_FRAME));
2164                 ++SMPpt_alloc_index;
2165         }
2166         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2167                 ((vm_offset_t)pa & PAGE_MASK);
2168         return ((void *)vaddr);
2169 }
2170
2171 /*
2172  * start each AP in our list
2173  */
2174 static int
2175 start_all_aps(u_int boot_addr)
2176 {
2177         int     x, i, pg;
2178         int     shift;
2179         u_char  mpbiosreason;
2180         u_long  mpbioswarmvec;
2181         struct mdglobaldata *gd;
2182         struct privatespace *ps;
2183         char *stack;
2184         uintptr_t kptbase;
2185
2186         POSTCODE(START_ALL_APS_POST);
2187
2188         /* Initialize BSP's local APIC */
2189         apic_initialize(TRUE);
2190
2191         /* install the AP 1st level boot code */
2192         install_ap_tramp(boot_addr);
2193
2194
2195         /* save the current value of the warm-start vector */
2196         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2197         outb(CMOS_REG, BIOS_RESET);
2198         mpbiosreason = inb(CMOS_DATA);
2199
2200         /* set up temporary P==V mapping for AP boot */
2201         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2202         kptbase = (uintptr_t)(void *)KPTphys;
2203         for (x = 0; x < NKPT; x++) {
2204                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2205                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2206         }
2207         cpu_invltlb();
2208
2209         /* start each AP */
2210         for (x = 1; x <= mp_naps; ++x) {
2211
2212                 /* This is a bit verbose, it will go away soon.  */
2213
2214                 /* first page of AP's private space */
2215                 pg = x * i386_btop(sizeof(struct privatespace));
2216
2217                 /* allocate new private data page(s) */
2218                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2219                                 MDGLOBALDATA_BASEALLOC_SIZE);
2220                 /* wire it into the private page table page */
2221                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2222                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2223                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2224                 }
2225                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2226
2227                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2228                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2229                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2230                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2231
2232                 /* allocate and set up an idle stack data page */
2233                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2234                 for (i = 0; i < UPAGES; i++) {
2235                         SMPpt[pg + 4 + i] = (pt_entry_t)
2236                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2237                 }
2238
2239                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2240                 bzero(gd, sizeof(*gd));
2241                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2242
2243                 /* prime data page for it to use */
2244                 mi_gdinit(&gd->mi, x);
2245                 cpu_gdinit(gd, x);
2246                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2247                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2248                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2249                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2250                 gd->gd_CADDR1 = ps->CPAGE1;
2251                 gd->gd_CADDR2 = ps->CPAGE2;
2252                 gd->gd_CADDR3 = ps->CPAGE3;
2253                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2254                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2255                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2256
2257                 /* setup a vector to our boot code */
2258                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2259                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2260                 outb(CMOS_REG, BIOS_RESET);
2261                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2262
2263                 /*
2264                  * Setup the AP boot stack
2265                  */
2266                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2267                 bootAP = x;
2268
2269                 /* attempt to start the Application Processor */
2270                 CHECK_INIT(99); /* setup checkpoints */
2271                 if (!start_ap(gd, boot_addr)) {
2272                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2273                         CHECK_PRINT("trace");   /* show checkpoints */
2274                         /* better panic as the AP may be running loose */
2275                         kprintf("panic y/n? [y] ");
2276                         if (cngetc() != 'n')
2277                                 panic("bye-bye");
2278                 }
2279                 CHECK_PRINT("trace");           /* show checkpoints */
2280
2281                 /* record its version info */
2282                 cpu_apic_versions[x] = cpu_apic_versions[0];
2283         }
2284
2285         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2286         ncpus = x;
2287
2288         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2289         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2290                 ;
2291         --shift;
2292         ncpus2_shift = shift;
2293         ncpus2 = 1 << shift;
2294         ncpus2_mask = ncpus2 - 1;
2295
2296         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2297         if ((1 << shift) < ncpus)
2298                 ++shift;
2299         ncpus_fit = 1 << shift;
2300         ncpus_fit_mask = ncpus_fit - 1;
2301
2302         /* build our map of 'other' CPUs */
2303         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2304         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2305         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2306
2307         /* fill in our (BSP) APIC version */
2308         cpu_apic_versions[0] = lapic.version;
2309
2310         /* restore the warmstart vector */
2311         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2312         outb(CMOS_REG, BIOS_RESET);
2313         outb(CMOS_DATA, mpbiosreason);
2314
2315         /*
2316          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2317          * up, clean out the P==V mapping we did earlier.
2318          */
2319         for (x = 0; x < NKPT; x++)
2320                 PTD[x] = 0;
2321         pmap_set_opt();
2322
2323         /* number of APs actually started */
2324         return ncpus - 1;
2325 }
2326
2327
2328 /*
2329  * load the 1st level AP boot code into base memory.
2330  */
2331
2332 /* targets for relocation */
2333 extern void bigJump(void);
2334 extern void bootCodeSeg(void);
2335 extern void bootDataSeg(void);
2336 extern void MPentry(void);
2337 extern u_int MP_GDT;
2338 extern u_int mp_gdtbase;
2339
2340 static void
2341 install_ap_tramp(u_int boot_addr)
2342 {
2343         int     x;
2344         int     size = *(int *) ((u_long) & bootMP_size);
2345         u_char *src = (u_char *) ((u_long) bootMP);
2346         u_char *dst = (u_char *) boot_addr + KERNBASE;
2347         u_int   boot_base = (u_int) bootMP;
2348         u_int8_t *dst8;
2349         u_int16_t *dst16;
2350         u_int32_t *dst32;
2351
2352         POSTCODE(INSTALL_AP_TRAMP_POST);
2353
2354         for (x = 0; x < size; ++x)
2355                 *dst++ = *src++;
2356
2357         /*
2358          * modify addresses in code we just moved to basemem. unfortunately we
2359          * need fairly detailed info about mpboot.s for this to work.  changes
2360          * to mpboot.s might require changes here.
2361          */
2362
2363         /* boot code is located in KERNEL space */
2364         dst = (u_char *) boot_addr + KERNBASE;
2365
2366         /* modify the lgdt arg */
2367         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2368         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2369
2370         /* modify the ljmp target for MPentry() */
2371         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2372         *dst32 = ((u_int) MPentry - KERNBASE);
2373
2374         /* modify the target for boot code segment */
2375         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2376         dst8 = (u_int8_t *) (dst16 + 1);
2377         *dst16 = (u_int) boot_addr & 0xffff;
2378         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2379
2380         /* modify the target for boot data segment */
2381         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2382         dst8 = (u_int8_t *) (dst16 + 1);
2383         *dst16 = (u_int) boot_addr & 0xffff;
2384         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2385 }
2386
2387
2388 /*
2389  * this function starts the AP (application processor) identified
2390  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2391  * to accomplish this.  This is necessary because of the nuances
2392  * of the different hardware we might encounter.  It ain't pretty,
2393  * but it seems to work.
2394  *
2395  * NOTE: eventually an AP gets to ap_init(), which is called just
2396  * before the AP goes into the LWKT scheduler's idle loop.
2397  */
2398 static int
2399 start_ap(struct mdglobaldata *gd, u_int boot_addr)
2400 {
2401         int     physical_cpu;
2402         int     vector;
2403         u_long  icr_lo, icr_hi;
2404
2405         POSTCODE(START_AP_POST);
2406
2407         /* get the PHYSICAL APIC ID# */
2408         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2409
2410         /* calculate the vector */
2411         vector = (boot_addr >> 12) & 0xff;
2412
2413         /* Make sure the target cpu sees everything */
2414         wbinvd();
2415
2416         /*
2417          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2418          * and running the target CPU. OR this INIT IPI might be latched (P5
2419          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2420          * ignored.
2421          */
2422
2423         /* setup the address for the target AP */
2424         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2425         icr_hi |= (physical_cpu << 24);
2426         lapic.icr_hi = icr_hi;
2427
2428         /* do an INIT IPI: assert RESET */
2429         icr_lo = lapic.icr_lo & 0xfff00000;
2430         lapic.icr_lo = icr_lo | 0x0000c500;
2431
2432         /* wait for pending status end */
2433         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2434                  /* spin */ ;
2435
2436         /* do an INIT IPI: deassert RESET */
2437         lapic.icr_lo = icr_lo | 0x00008500;
2438
2439         /* wait for pending status end */
2440         u_sleep(10000);         /* wait ~10mS */
2441         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2442                  /* spin */ ;
2443
2444         /*
2445          * next we do a STARTUP IPI: the previous INIT IPI might still be
2446          * latched, (P5 bug) this 1st STARTUP would then terminate
2447          * immediately, and the previously started INIT IPI would continue. OR
2448          * the previous INIT IPI has already run. and this STARTUP IPI will
2449          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2450          * will run.
2451          */
2452
2453         /* do a STARTUP IPI */
2454         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2455         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2456                  /* spin */ ;
2457         u_sleep(200);           /* wait ~200uS */
2458
2459         /*
2460          * finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2461          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2462          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2463          * recognized after hardware RESET or INIT IPI.
2464          */
2465
2466         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2467         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2468                  /* spin */ ;
2469         u_sleep(200);           /* wait ~200uS */
2470
2471         /* wait for it to start, see ap_init() */
2472         set_apic_timer(5000000);/* == 5 seconds */
2473         while (read_apic_timer()) {
2474                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2475                         return 1;       /* return SUCCESS */
2476         }
2477         return 0;               /* return FAILURE */
2478 }
2479
2480
2481 /*
2482  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2483  *
2484  * If for some reason we were unable to start all cpus we cannot safely
2485  * use broadcast IPIs.
2486  */
2487 void
2488 smp_invltlb(void)
2489 {
2490 #ifdef SMP
2491         if (smp_startup_mask == smp_active_mask) {
2492                 all_but_self_ipi(XINVLTLB_OFFSET);
2493         } else {
2494                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2495                         APIC_DELMODE_FIXED);
2496         }
2497 #endif
2498 }
2499
2500 /*
2501  * When called the executing CPU will send an IPI to all other CPUs
2502  *  requesting that they halt execution.
2503  *
2504  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2505  *
2506  *  - Signals all CPUs in map to stop.
2507  *  - Waits for each to stop.
2508  *
2509  * Returns:
2510  *  -1: error
2511  *   0: NA
2512  *   1: ok
2513  *
2514  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2515  *            from executing at same time.
2516  */
2517 int
2518 stop_cpus(u_int map)
2519 {
2520         map &= smp_active_mask;
2521
2522         /* send the Xcpustop IPI to all CPUs in map */
2523         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2524
2525         while ((stopped_cpus & map) != map)
2526                 /* spin */ ;
2527
2528         return 1;
2529 }
2530
2531
2532 /*
2533  * Called by a CPU to restart stopped CPUs.
2534  *
2535  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2536  *
2537  *  - Signals all CPUs in map to restart.
2538  *  - Waits for each to restart.
2539  *
2540  * Returns:
2541  *  -1: error
2542  *   0: NA
2543  *   1: ok
2544  */
2545 int
2546 restart_cpus(u_int map)
2547 {
2548         /* signal other cpus to restart */
2549         started_cpus = map & smp_active_mask;
2550
2551         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2552                 /* spin */ ;
2553
2554         return 1;
2555 }
2556
2557 /*
2558  * This is called once the mpboot code has gotten us properly relocated
2559  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2560  * and when it returns the scheduler will call the real cpu_idle() main
2561  * loop for the idlethread.  Interrupts are disabled on entry and should
2562  * remain disabled at return.
2563  */
2564 void
2565 ap_init(void)
2566 {
2567         u_int   apic_id;
2568
2569         /*
2570          * Adjust smp_startup_mask to signal the BSP that we have started
2571          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2572          * is waiting for our signal.
2573          *
2574          * We can't set our bit in smp_active_mask yet because we are holding
2575          * interrupts physically disabled and remote cpus could deadlock
2576          * trying to send us an IPI.
2577          */
2578         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2579         cpu_mfence();
2580
2581         /*
2582          * Interlock for finalization.  Wait until mp_finish is non-zero,
2583          * then get the MP lock.
2584          *
2585          * Note: We are in a critical section.
2586          *
2587          * Note: We have to synchronize td_mpcount to our desired MP state
2588          * before calling cpu_try_mplock().
2589          *
2590          * Note: we are the idle thread, we can only spin.
2591          *
2592          * Note: The load fence is memory volatile and prevents the compiler
2593          * from improperly caching mp_finish, and the cpu from improperly
2594          * caching it.
2595          */
2596         while (mp_finish == 0)
2597             cpu_lfence();
2598         ++curthread->td_mpcount;
2599         while (cpu_try_mplock() == 0)
2600             ;
2601
2602         if (cpu_feature & CPUID_TSC) {
2603             /*
2604              * The BSP is constantly updating tsc0_offset, figure out the
2605              * relative difference to synchronize ktrdump.
2606              */
2607             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2608         }
2609
2610         /* BSP may have changed PTD while we're waiting for the lock */
2611         cpu_invltlb();
2612
2613 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2614         lidt(&r_idt);
2615 #endif
2616
2617         /* Build our map of 'other' CPUs. */
2618         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2619
2620         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2621
2622         /* A quick check from sanity claus */
2623         apic_id = (apic_id_to_logical[(lapic.id & 0x0f000000) >> 24]);
2624         if (mycpu->gd_cpuid != apic_id) {
2625                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2626                 kprintf("SMP: apic_id = %d\n", apic_id);
2627                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2628                 panic("cpuid mismatch! boom!!");
2629         }
2630
2631         /* Initialize AP's local APIC for irq's */
2632         apic_initialize(FALSE);
2633
2634         /* Set memory range attributes for this CPU to match the BSP */
2635         mem_range_AP_init();
2636
2637         /*
2638          * Once we go active we must process any IPIQ messages that may
2639          * have been queued, because no actual IPI will occur until we
2640          * set our bit in the smp_active_mask.  If we don't the IPI
2641          * message interlock could be left set which would also prevent
2642          * further IPIs.
2643          *
2644          * The idle loop doesn't expect the BGL to be held and while
2645          * lwkt_switch() normally cleans things up this is a special case
2646          * because we returning almost directly into the idle loop.
2647          *
2648          * The idle thread is never placed on the runq, make sure
2649          * nothing we've done put it there.
2650          */
2651         KKASSERT(curthread->td_mpcount == 1);
2652         smp_active_mask |= 1 << mycpu->gd_cpuid;
2653
2654         /*
2655          * Enable interrupts here.  idle_restore will also do it, but
2656          * doing it here lets us clean up any strays that got posted to
2657          * the CPU during the AP boot while we are still in a critical
2658          * section.
2659          */
2660         __asm __volatile("sti; pause; pause"::);
2661         mdcpu->gd_fpending = 0;
2662         mdcpu->gd_ipending = 0;
2663
2664         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2665         lwkt_process_ipiq();
2666
2667         /*
2668          * Releasing the mp lock lets the BSP finish up the SMP init
2669          */
2670         rel_mplock();
2671         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2672 }
2673
2674 /*
2675  * Get SMP fully working before we start initializing devices.
2676  */
2677 static
2678 void
2679 ap_finish(void)
2680 {
2681         mp_finish = 1;
2682         if (bootverbose)
2683                 kprintf("Finish MP startup\n");
2684         if (cpu_feature & CPUID_TSC)
2685                 tsc0_offset = rdtsc();
2686         tsc_offsets[0] = 0;
2687         rel_mplock();
2688         while (smp_active_mask != smp_startup_mask) {
2689                 cpu_lfence();
2690                 if (cpu_feature & CPUID_TSC)
2691                         tsc0_offset = rdtsc();
2692         }
2693         while (try_mplock() == 0)
2694                 ;
2695         if (bootverbose)
2696                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2697 }
2698
2699 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2700
2701 void
2702 cpu_send_ipiq(int dcpu)
2703 {
2704         if ((1 << dcpu) & smp_active_mask)
2705                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2706 }
2707
2708 #if 0   /* single_apic_ipi_passive() not working yet */
2709 /*
2710  * Returns 0 on failure, 1 on success
2711  */
2712 int
2713 cpu_send_ipiq_passive(int dcpu)
2714 {
2715         int r = 0;
2716         if ((1 << dcpu) & smp_active_mask) {
2717                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2718                                         APIC_DELMODE_FIXED);
2719         }
2720         return(r);
2721 }
2722 #endif
2723
2724 struct mptable_lapic_cbarg1 {
2725         int     cpu_count;
2726         int     ht_fixup;
2727         u_int   ht_apicid_mask;
2728 };
2729
2730 static int
2731 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2732 {
2733         const struct PROCENTRY *ent;
2734         struct mptable_lapic_cbarg1 *arg = xarg;
2735
2736         if (type != 0)
2737                 return 0;
2738         ent = pos;
2739
2740         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2741                 return 0;
2742
2743         arg->cpu_count++;
2744         if (ent->apic_id < 32) {
2745                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2746         } else if (arg->ht_fixup) {
2747                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2748                 arg->ht_fixup = 0;
2749         }
2750         return 0;
2751 }
2752
2753 struct mptable_lapic_cbarg2 {
2754         int     cpu;
2755         int     logical_cpus;
2756         int     found_bsp;
2757 };
2758
2759 static int
2760 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2761 {
2762         const struct PROCENTRY *ent;
2763         struct mptable_lapic_cbarg2 *arg = xarg;
2764
2765         if (type != 0)
2766                 return 0;
2767         ent = pos;
2768
2769         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2770                 KKASSERT(!arg->found_bsp);
2771                 arg->found_bsp = 1;
2772         }
2773
2774         if (processor_entry(ent, arg->cpu))
2775                 arg->cpu++;
2776
2777         if (arg->logical_cpus) {
2778                 struct PROCENTRY proc;
2779                 int i;
2780
2781                 /*
2782                  * Create fake mptable processor entries
2783                  * and feed them to processor_entry() to
2784                  * enumerate the logical CPUs.
2785                  */
2786                 bzero(&proc, sizeof(proc));
2787                 proc.type = 0;
2788                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2789                 proc.apic_id = ent->apic_id;
2790
2791                 for (i = 1; i < arg->logical_cpus; i++) {
2792                         proc.apic_id++;
2793                         processor_entry(&proc, arg->cpu);
2794                         arg->cpu++;
2795                 }
2796         }
2797         return 0;
2798 }
2799
2800 static void
2801 mptable_imcr(struct mptable_pos *mpt)
2802 {
2803         /* record whether PIC or virtual-wire mode */
2804         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
2805                                mpt->mp_fps->mpfb2 & 0x80);
2806 }
2807
2808 struct mptable_lapic_enumerator {
2809         struct lapic_enumerator enumerator;
2810         vm_paddr_t              mpfps_paddr;
2811 };
2812
2813 static void
2814 mptable_lapic_default(void)
2815 {
2816         int ap_apicid, bsp_apicid;
2817
2818         mp_naps = 1; /* exclude BSP */
2819
2820         /* Map local apic before the id field is accessed */
2821         lapic_init(DEFAULT_APIC_BASE);
2822
2823         bsp_apicid = APIC_ID(lapic.id);
2824         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2825
2826         /* BSP */
2827         mp_set_cpuids(0, bsp_apicid);
2828         /* one and only AP */
2829         mp_set_cpuids(1, ap_apicid);
2830 }
2831
2832 /*
2833  * Configure:
2834  *     mp_naps
2835  *     ID_TO_CPU(N), APIC ID to logical CPU table
2836  *     CPU_TO_ID(N), logical CPU to APIC ID table
2837  */
2838 static void
2839 mptable_lapic_enumerate(struct lapic_enumerator *e)
2840 {
2841         struct mptable_pos mpt;
2842         struct mptable_lapic_cbarg1 arg1;
2843         struct mptable_lapic_cbarg2 arg2;
2844         mpcth_t cth;
2845         int error, logical_cpus = 0;
2846         vm_offset_t lapic_addr;
2847         vm_paddr_t mpfps_paddr;
2848
2849         mpfps_paddr = ((struct mptable_lapic_enumerator *)e)->mpfps_paddr;
2850         KKASSERT(mpfps_paddr != 0);
2851
2852         error = mptable_map(&mpt, mpfps_paddr);
2853         if (error)
2854                 panic("mptable_lapic_enumerate mptable_map failed\n");
2855
2856         KKASSERT(mpt.mp_fps != NULL);
2857
2858         /*
2859          * Check for use of 'default' configuration
2860          */
2861         if (mpt.mp_fps->mpfb1 != 0) {
2862                 mptable_lapic_default();
2863                 mptable_unmap(&mpt);
2864                 return;
2865         }
2866
2867         cth = mpt.mp_cth;
2868         KKASSERT(cth != NULL);
2869
2870         /* Save local apic address */
2871         lapic_addr = (vm_offset_t)cth->apic_address;
2872         KKASSERT(lapic_addr != 0);
2873
2874         /*
2875          * Find out how many CPUs do we have
2876          */
2877         bzero(&arg1, sizeof(arg1));
2878         arg1.ht_fixup = 1; /* Apply ht fixup by default */
2879
2880         error = mptable_iterate_entries(cth,
2881                     mptable_lapic_pass1_callback, &arg1);
2882         if (error)
2883                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
2884         KKASSERT(arg1.cpu_count != 0);
2885
2886         /* See if we need to fixup HT logical CPUs. */
2887         if (arg1.ht_fixup) {
2888                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
2889                                                          arg1.cpu_count);
2890                 if (logical_cpus != 0)
2891                         arg1.cpu_count *= logical_cpus;
2892         }
2893         mp_naps = arg1.cpu_count;
2894
2895         /* Qualify the numbers again, after possible HT fixup */
2896         if (mp_naps > MAXCPU) {
2897                 kprintf("Warning: only using %d of %d available CPUs!\n",
2898                         MAXCPU, mp_naps);
2899                 mp_naps = MAXCPU;
2900         }
2901
2902         --mp_naps;      /* subtract the BSP */
2903
2904         /*
2905          * Link logical CPU id to local apic id
2906          */
2907         bzero(&arg2, sizeof(arg2));
2908         arg2.cpu = 1;
2909         arg2.logical_cpus = logical_cpus;
2910
2911         error = mptable_iterate_entries(cth,
2912                     mptable_lapic_pass2_callback, &arg2);
2913         if (error)
2914                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
2915         KKASSERT(arg2.found_bsp);
2916
2917         /* Map local apic */
2918         lapic_init(lapic_addr);
2919
2920         mptable_unmap(&mpt);
2921 }
2922
2923 static int
2924 mptable_lapic_probe(struct lapic_enumerator *e)
2925 {
2926         vm_paddr_t mpfps_paddr;
2927
2928         mpfps_paddr = mptable_probe();
2929         if (mpfps_paddr == 0)
2930                 return ENXIO;
2931
2932         ((struct mptable_lapic_enumerator *)e)->mpfps_paddr = mpfps_paddr;
2933         return 0;
2934 }
2935
2936 static struct mptable_lapic_enumerator  mptable_lapic_enumerator = {
2937         .enumerator = {
2938                 .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
2939                 .lapic_probe = mptable_lapic_probe,
2940                 .lapic_enumerate = mptable_lapic_enumerate
2941         }
2942 };
2943
2944 static void
2945 mptable_apic_register(void)
2946 {
2947         lapic_enumerator_register(&mptable_lapic_enumerator.enumerator);
2948 }
2949 SYSINIT(madt, SI_BOOT2_PRESMP, SI_ORDER_ANY, mptable_apic_register, 0);