Enable hardware timer simulated interrupt moderation by default.
[dragonfly.git] / sys / dev / netif / nfe / if_nfe.c
1 /*      $OpenBSD: if_nfe.c,v 1.63 2006/06/17 18:00:43 brad Exp $        */
2 /*      $DragonFly: src/sys/dev/netif/nfe/if_nfe.c,v 1.42 2008/07/26 07:41:45 sephe Exp $       */
3
4 /*
5  * Copyright (c) 2006 The DragonFly Project.  All rights reserved.
6  * 
7  * This code is derived from software contributed to The DragonFly Project
8  * by Sepherosa Ziehau <sepherosa@gmail.com> and
9  * Matthew Dillon <dillon@apollo.backplane.com>
10  * 
11  * Redistribution and use in source and binary forms, with or without
12  * modification, are permitted provided that the following conditions
13  * are met:
14  * 
15  * 1. Redistributions of source code must retain the above copyright
16  *    notice, this list of conditions and the following disclaimer.
17  * 2. Redistributions in binary form must reproduce the above copyright
18  *    notice, this list of conditions and the following disclaimer in
19  *    the documentation and/or other materials provided with the
20  *    distribution.
21  * 3. Neither the name of The DragonFly Project nor the names of its
22  *    contributors may be used to endorse or promote products derived
23  *    from this software without specific, prior written permission.
24  * 
25  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
26  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
27  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
28  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
29  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
30  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
31  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
32  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
33  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
34  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
35  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
36  * SUCH DAMAGE.
37  */
38
39 /*
40  * Copyright (c) 2006 Damien Bergamini <damien.bergamini@free.fr>
41  * Copyright (c) 2005, 2006 Jonathan Gray <jsg@openbsd.org>
42  *
43  * Permission to use, copy, modify, and distribute this software for any
44  * purpose with or without fee is hereby granted, provided that the above
45  * copyright notice and this permission notice appear in all copies.
46  *
47  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
48  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
49  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
50  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
51  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
52  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
53  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
54  */
55
56 /* Driver for NVIDIA nForce MCP Fast Ethernet and Gigabit Ethernet */
57
58 #include "opt_polling.h"
59 #include "opt_ethernet.h"
60
61 #include <sys/param.h>
62 #include <sys/endian.h>
63 #include <sys/kernel.h>
64 #include <sys/bus.h>
65 #include <sys/interrupt.h>
66 #include <sys/proc.h>
67 #include <sys/rman.h>
68 #include <sys/serialize.h>
69 #include <sys/socket.h>
70 #include <sys/sockio.h>
71 #include <sys/sysctl.h>
72
73 #include <net/ethernet.h>
74 #include <net/if.h>
75 #include <net/bpf.h>
76 #include <net/if_arp.h>
77 #include <net/if_dl.h>
78 #include <net/if_media.h>
79 #include <net/ifq_var.h>
80 #include <net/if_types.h>
81 #include <net/if_var.h>
82 #include <net/vlan/if_vlan_var.h>
83 #include <net/vlan/if_vlan_ether.h>
84
85 #include <bus/pci/pcireg.h>
86 #include <bus/pci/pcivar.h>
87 #include <bus/pci/pcidevs.h>
88
89 #include <dev/netif/mii_layer/mii.h>
90 #include <dev/netif/mii_layer/miivar.h>
91
92 #include "miibus_if.h"
93
94 #include <dev/netif/nfe/if_nfereg.h>
95 #include <dev/netif/nfe/if_nfevar.h>
96
97 #define NFE_CSUM
98 #define NFE_CSUM_FEATURES       (CSUM_IP | CSUM_TCP | CSUM_UDP)
99
100 static int      nfe_probe(device_t);
101 static int      nfe_attach(device_t);
102 static int      nfe_detach(device_t);
103 static void     nfe_shutdown(device_t);
104 static int      nfe_resume(device_t);
105 static int      nfe_suspend(device_t);
106
107 static int      nfe_miibus_readreg(device_t, int, int);
108 static void     nfe_miibus_writereg(device_t, int, int, int);
109 static void     nfe_miibus_statchg(device_t);
110
111 #ifdef DEVICE_POLLING
112 static void     nfe_poll(struct ifnet *, enum poll_cmd, int);
113 #endif
114 static void     nfe_intr(void *);
115 static int      nfe_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
116 static int      nfe_rxeof(struct nfe_softc *);
117 static int      nfe_txeof(struct nfe_softc *, int);
118 static int      nfe_encap(struct nfe_softc *, struct nfe_tx_ring *,
119                           struct mbuf *);
120 static void     nfe_start(struct ifnet *);
121 static void     nfe_watchdog(struct ifnet *);
122 static void     nfe_init(void *);
123 static void     nfe_stop(struct nfe_softc *);
124 static struct nfe_jbuf *nfe_jalloc(struct nfe_softc *);
125 static void     nfe_jfree(void *);
126 static void     nfe_jref(void *);
127 static int      nfe_jpool_alloc(struct nfe_softc *, struct nfe_rx_ring *);
128 static void     nfe_jpool_free(struct nfe_softc *, struct nfe_rx_ring *);
129 static int      nfe_alloc_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
130 static void     nfe_reset_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
131 static int      nfe_init_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
132 static void     nfe_free_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
133 static int      nfe_alloc_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
134 static void     nfe_reset_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
135 static int      nfe_init_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
136 static void     nfe_free_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
137 static int      nfe_ifmedia_upd(struct ifnet *);
138 static void     nfe_ifmedia_sts(struct ifnet *, struct ifmediareq *);
139 static void     nfe_setmulti(struct nfe_softc *);
140 static void     nfe_get_macaddr(struct nfe_softc *, uint8_t *);
141 static void     nfe_set_macaddr(struct nfe_softc *, const uint8_t *);
142 static void     nfe_powerup(device_t);
143 static void     nfe_mac_reset(struct nfe_softc *);
144 static void     nfe_tick(void *);
145 static void     nfe_ring_dma_addr(void *, bus_dma_segment_t *, int, int);
146 static void     nfe_buf_dma_addr(void *, bus_dma_segment_t *, int, bus_size_t,
147                                  int);
148 static void     nfe_set_paddr_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
149                                      int, bus_addr_t);
150 static void     nfe_set_ready_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
151                                      int);
152 static int      nfe_newbuf_std(struct nfe_softc *, struct nfe_rx_ring *, int,
153                                int);
154 static int      nfe_newbuf_jumbo(struct nfe_softc *, struct nfe_rx_ring *, int,
155                                  int);
156 static void     nfe_enable_intrs(struct nfe_softc *);
157 static void     nfe_disable_intrs(struct nfe_softc *);
158
159 static int      nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS);
160
161 #define NFE_DEBUG
162 #ifdef NFE_DEBUG
163
164 static int      nfe_debug = 0;
165 static int      nfe_rx_ring_count = NFE_RX_RING_DEF_COUNT;
166 static int      nfe_tx_ring_count = NFE_TX_RING_DEF_COUNT;
167 /* hw timer simulated interrupt moderation @8000Hz */
168 static int      nfe_imtime = -125;
169
170 TUNABLE_INT("hw.nfe.rx_ring_count", &nfe_rx_ring_count);
171 TUNABLE_INT("hw.nfe.tx_ring_count", &nfe_tx_ring_count);
172 TUNABLE_INT("hw.nfe.imtimer", &nfe_imtime);
173 TUNABLE_INT("hw.nfe.debug", &nfe_debug);
174
175 #define DPRINTF(sc, fmt, ...) do {              \
176         if ((sc)->sc_debug) {                   \
177                 if_printf(&(sc)->arpcom.ac_if,  \
178                           fmt, __VA_ARGS__);    \
179         }                                       \
180 } while (0)
181
182 #define DPRINTFN(sc, lv, fmt, ...) do {         \
183         if ((sc)->sc_debug >= (lv)) {           \
184                 if_printf(&(sc)->arpcom.ac_if,  \
185                           fmt, __VA_ARGS__);    \
186         }                                       \
187 } while (0)
188
189 #else   /* !NFE_DEBUG */
190
191 #define DPRINTF(sc, fmt, ...)
192 #define DPRINTFN(sc, lv, fmt, ...)
193
194 #endif  /* NFE_DEBUG */
195
196 struct nfe_dma_ctx {
197         int                     nsegs;
198         bus_dma_segment_t       *segs;
199 };
200
201 static const struct nfe_dev {
202         uint16_t        vid;
203         uint16_t        did;
204         const char      *desc;
205 } nfe_devices[] = {
206         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE_LAN,
207           "NVIDIA nForce Fast Ethernet" },
208
209         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE2_LAN,
210           "NVIDIA nForce2 Fast Ethernet" },
211
212         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN1,
213           "NVIDIA nForce3 Gigabit Ethernet" },
214
215         /* XXX TGEN the next chip can also be found in the nForce2 Ultra 400Gb
216            chipset, and possibly also the 400R; it might be both nForce2- and
217            nForce3-based boards can use the same MCPs (= southbridges) */
218         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN2,
219           "NVIDIA nForce3 Gigabit Ethernet" },
220
221         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN3,
222           "NVIDIA nForce3 Gigabit Ethernet" },
223
224         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN4,
225           "NVIDIA nForce3 Gigabit Ethernet" },
226
227         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN5,
228           "NVIDIA nForce3 Gigabit Ethernet" },
229
230         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN1,
231           "NVIDIA CK804 Gigabit Ethernet" },
232
233         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN2,
234           "NVIDIA CK804 Gigabit Ethernet" },
235
236         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN1,
237           "NVIDIA MCP04 Gigabit Ethernet" },
238
239         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN2,
240           "NVIDIA MCP04 Gigabit Ethernet" },
241
242         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN1,
243           "NVIDIA MCP51 Gigabit Ethernet" },
244
245         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN2,
246           "NVIDIA MCP51 Gigabit Ethernet" },
247
248         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN1,
249           "NVIDIA MCP55 Gigabit Ethernet" },
250
251         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN2,
252           "NVIDIA MCP55 Gigabit Ethernet" },
253
254         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN1,
255           "NVIDIA MCP61 Gigabit Ethernet" },
256
257         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN2,
258           "NVIDIA MCP61 Gigabit Ethernet" },
259
260         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN3,
261           "NVIDIA MCP61 Gigabit Ethernet" },
262
263         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN4,
264           "NVIDIA MCP61 Gigabit Ethernet" },
265
266         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN1,
267           "NVIDIA MCP65 Gigabit Ethernet" },
268
269         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN2,
270           "NVIDIA MCP65 Gigabit Ethernet" },
271
272         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN3,
273           "NVIDIA MCP65 Gigabit Ethernet" },
274
275         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN4,
276           "NVIDIA MCP65 Gigabit Ethernet" },
277
278         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN1,
279           "NVIDIA MCP67 Gigabit Ethernet" },
280
281         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN2,
282           "NVIDIA MCP67 Gigabit Ethernet" },
283
284         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN3,
285           "NVIDIA MCP67 Gigabit Ethernet" },
286
287         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN4,
288           "NVIDIA MCP67 Gigabit Ethernet" },
289
290         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN1,
291           "NVIDIA MCP73 Gigabit Ethernet" },
292
293         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN2,
294           "NVIDIA MCP73 Gigabit Ethernet" },
295
296         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN3,
297           "NVIDIA MCP73 Gigabit Ethernet" },
298
299         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN4,
300           "NVIDIA MCP73 Gigabit Ethernet" },
301
302         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN1,
303           "NVIDIA MCP77 Gigabit Ethernet" },
304
305         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN2,
306           "NVIDIA MCP77 Gigabit Ethernet" },
307
308         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN3,
309           "NVIDIA MCP77 Gigabit Ethernet" },
310
311         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN4,
312           "NVIDIA MCP77 Gigabit Ethernet" },
313
314         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN1,
315           "NVIDIA MCP79 Gigabit Ethernet" },
316
317         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN2,
318           "NVIDIA MCP79 Gigabit Ethernet" },
319
320         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN3,
321           "NVIDIA MCP79 Gigabit Ethernet" },
322
323         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN4,
324           "NVIDIA MCP79 Gigabit Ethernet" },
325
326         { 0, 0, NULL }
327 };
328
329 static device_method_t nfe_methods[] = {
330         /* Device interface */
331         DEVMETHOD(device_probe,         nfe_probe),
332         DEVMETHOD(device_attach,        nfe_attach),
333         DEVMETHOD(device_detach,        nfe_detach),
334         DEVMETHOD(device_suspend,       nfe_suspend),
335         DEVMETHOD(device_resume,        nfe_resume),
336         DEVMETHOD(device_shutdown,      nfe_shutdown),
337
338         /* Bus interface */
339         DEVMETHOD(bus_print_child,      bus_generic_print_child),
340         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
341
342         /* MII interface */
343         DEVMETHOD(miibus_readreg,       nfe_miibus_readreg),
344         DEVMETHOD(miibus_writereg,      nfe_miibus_writereg),
345         DEVMETHOD(miibus_statchg,       nfe_miibus_statchg),
346
347         { 0, 0 }
348 };
349
350 static driver_t nfe_driver = {
351         "nfe",
352         nfe_methods,
353         sizeof(struct nfe_softc)
354 };
355
356 static devclass_t       nfe_devclass;
357
358 DECLARE_DUMMY_MODULE(if_nfe);
359 MODULE_DEPEND(if_nfe, miibus, 1, 1, 1);
360 DRIVER_MODULE(if_nfe, pci, nfe_driver, nfe_devclass, 0, 0);
361 DRIVER_MODULE(miibus, nfe, miibus_driver, miibus_devclass, 0, 0);
362
363 static int
364 nfe_probe(device_t dev)
365 {
366         const struct nfe_dev *n;
367         uint16_t vid, did;
368
369         vid = pci_get_vendor(dev);
370         did = pci_get_device(dev);
371         for (n = nfe_devices; n->desc != NULL; ++n) {
372                 if (vid == n->vid && did == n->did) {
373                         struct nfe_softc *sc = device_get_softc(dev);
374
375                         switch (did) {
376                         case PCI_PRODUCT_NVIDIA_NFORCE_LAN:
377                         case PCI_PRODUCT_NVIDIA_NFORCE2_LAN:
378                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN1:
379                                 sc->sc_caps = NFE_NO_PWRCTL |
380                                               NFE_FIX_EADDR;
381                                 break;
382                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN2:
383                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN3:
384                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN4:
385                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN5:
386                                 sc->sc_caps = NFE_JUMBO_SUP |
387                                               NFE_HW_CSUM |
388                                               NFE_NO_PWRCTL |
389                                               NFE_FIX_EADDR;
390                                 break;
391                         case PCI_PRODUCT_NVIDIA_MCP51_LAN1:
392                         case PCI_PRODUCT_NVIDIA_MCP51_LAN2:
393                                 sc->sc_caps = NFE_FIX_EADDR;
394                                 /* FALL THROUGH */
395                         case PCI_PRODUCT_NVIDIA_MCP61_LAN1:
396                         case PCI_PRODUCT_NVIDIA_MCP61_LAN2:
397                         case PCI_PRODUCT_NVIDIA_MCP61_LAN3:
398                         case PCI_PRODUCT_NVIDIA_MCP61_LAN4:
399                         case PCI_PRODUCT_NVIDIA_MCP67_LAN1:
400                         case PCI_PRODUCT_NVIDIA_MCP67_LAN2:
401                         case PCI_PRODUCT_NVIDIA_MCP67_LAN3:
402                         case PCI_PRODUCT_NVIDIA_MCP67_LAN4:
403                         case PCI_PRODUCT_NVIDIA_MCP73_LAN1:
404                         case PCI_PRODUCT_NVIDIA_MCP73_LAN2:
405                         case PCI_PRODUCT_NVIDIA_MCP73_LAN3:
406                         case PCI_PRODUCT_NVIDIA_MCP73_LAN4:
407                                 sc->sc_caps |= NFE_40BIT_ADDR;
408                                 break;
409                         case PCI_PRODUCT_NVIDIA_CK804_LAN1:
410                         case PCI_PRODUCT_NVIDIA_CK804_LAN2:
411                         case PCI_PRODUCT_NVIDIA_MCP04_LAN1:
412                         case PCI_PRODUCT_NVIDIA_MCP04_LAN2:
413                                 sc->sc_caps = NFE_JUMBO_SUP |
414                                               NFE_40BIT_ADDR |
415                                               NFE_HW_CSUM |
416                                               NFE_NO_PWRCTL |
417                                               NFE_FIX_EADDR;
418                                 break;
419                         case PCI_PRODUCT_NVIDIA_MCP65_LAN1:
420                         case PCI_PRODUCT_NVIDIA_MCP65_LAN2:
421                         case PCI_PRODUCT_NVIDIA_MCP65_LAN3:
422                         case PCI_PRODUCT_NVIDIA_MCP65_LAN4:
423                                 sc->sc_caps = NFE_JUMBO_SUP |
424                                               NFE_40BIT_ADDR;
425                                 break;
426                         case PCI_PRODUCT_NVIDIA_MCP55_LAN1:
427                         case PCI_PRODUCT_NVIDIA_MCP55_LAN2:
428                                 sc->sc_caps = NFE_JUMBO_SUP |
429                                               NFE_40BIT_ADDR |
430                                               NFE_HW_CSUM |
431                                               NFE_HW_VLAN |
432                                               NFE_FIX_EADDR;
433                                 break;
434                         case PCI_PRODUCT_NVIDIA_MCP77_LAN1:
435                         case PCI_PRODUCT_NVIDIA_MCP77_LAN2:
436                         case PCI_PRODUCT_NVIDIA_MCP77_LAN3:
437                         case PCI_PRODUCT_NVIDIA_MCP77_LAN4:
438                         case PCI_PRODUCT_NVIDIA_MCP79_LAN1:
439                         case PCI_PRODUCT_NVIDIA_MCP79_LAN2:
440                         case PCI_PRODUCT_NVIDIA_MCP79_LAN3:
441                         case PCI_PRODUCT_NVIDIA_MCP79_LAN4:
442                                 sc->sc_caps = NFE_40BIT_ADDR |
443                                               NFE_HW_CSUM;
444                                 break;
445                         }
446
447                         device_set_desc(dev, n->desc);
448                         device_set_async_attach(dev, TRUE);
449                         return 0;
450                 }
451         }
452         return ENXIO;
453 }
454
455 static int
456 nfe_attach(device_t dev)
457 {
458         struct nfe_softc *sc = device_get_softc(dev);
459         struct ifnet *ifp = &sc->arpcom.ac_if;
460         uint8_t eaddr[ETHER_ADDR_LEN];
461         int error;
462
463         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
464         lwkt_serialize_init(&sc->sc_jbuf_serializer);
465
466         /*
467          * Initialize sysctl variables
468          */
469         sc->sc_rx_ring_count = nfe_rx_ring_count;
470         sc->sc_tx_ring_count = nfe_tx_ring_count;
471         sc->sc_debug = nfe_debug;
472         if (nfe_imtime < 0) {
473                 sc->sc_flags |= NFE_F_DYN_IM;
474                 sc->sc_imtime = -nfe_imtime;
475         } else {
476                 sc->sc_imtime = nfe_imtime;
477         }
478         sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
479
480         sc->sc_mem_rid = PCIR_BAR(0);
481
482         if (sc->sc_caps & NFE_40BIT_ADDR)
483                 sc->rxtxctl_desc = NFE_RXTX_DESC_V3;
484         else if (sc->sc_caps & NFE_JUMBO_SUP)
485                 sc->rxtxctl_desc = NFE_RXTX_DESC_V2;
486
487 #ifndef BURN_BRIDGES
488         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
489                 uint32_t mem, irq;
490
491                 mem = pci_read_config(dev, sc->sc_mem_rid, 4);
492                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
493
494                 device_printf(dev, "chip is in D%d power mode "
495                     "-- setting to D0\n", pci_get_powerstate(dev));
496
497                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
498
499                 pci_write_config(dev, sc->sc_mem_rid, mem, 4);
500                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
501         }
502 #endif  /* !BURN_BRIDGE */
503
504         /* Enable bus mastering */
505         pci_enable_busmaster(dev);
506
507         /* Allocate IO memory */
508         sc->sc_mem_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
509                                                 &sc->sc_mem_rid, RF_ACTIVE);
510         if (sc->sc_mem_res == NULL) {
511                 device_printf(dev, "cound not allocate io memory\n");
512                 return ENXIO;
513         }
514         sc->sc_memh = rman_get_bushandle(sc->sc_mem_res);
515         sc->sc_memt = rman_get_bustag(sc->sc_mem_res);
516
517         /* Allocate IRQ */
518         sc->sc_irq_rid = 0;
519         sc->sc_irq_res = bus_alloc_resource_any(dev, SYS_RES_IRQ,
520                                                 &sc->sc_irq_rid,
521                                                 RF_SHAREABLE | RF_ACTIVE);
522         if (sc->sc_irq_res == NULL) {
523                 device_printf(dev, "could not allocate irq\n");
524                 error = ENXIO;
525                 goto fail;
526         }
527
528         /* Disable WOL */
529         NFE_WRITE(sc, NFE_WOL_CTL, 0);
530
531         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
532                 nfe_powerup(dev);
533
534         nfe_get_macaddr(sc, eaddr);
535
536         /*
537          * Allocate Tx and Rx rings.
538          */
539         error = nfe_alloc_tx_ring(sc, &sc->txq);
540         if (error) {
541                 device_printf(dev, "could not allocate Tx ring\n");
542                 goto fail;
543         }
544
545         error = nfe_alloc_rx_ring(sc, &sc->rxq);
546         if (error) {
547                 device_printf(dev, "could not allocate Rx ring\n");
548                 goto fail;
549         }
550
551         /*
552          * Create sysctl tree
553          */
554         sysctl_ctx_init(&sc->sc_sysctl_ctx);
555         sc->sc_sysctl_tree = SYSCTL_ADD_NODE(&sc->sc_sysctl_ctx,
556                                              SYSCTL_STATIC_CHILDREN(_hw),
557                                              OID_AUTO,
558                                              device_get_nameunit(dev),
559                                              CTLFLAG_RD, 0, "");
560         if (sc->sc_sysctl_tree == NULL) {
561                 device_printf(dev, "can't add sysctl node\n");
562                 error = ENXIO;
563                 goto fail;
564         }
565         SYSCTL_ADD_PROC(&sc->sc_sysctl_ctx,
566                         SYSCTL_CHILDREN(sc->sc_sysctl_tree),
567                         OID_AUTO, "imtimer", CTLTYPE_INT | CTLFLAG_RW,
568                         sc, 0, nfe_sysctl_imtime, "I",
569                         "Interrupt moderation time (usec).  "
570                         "0 to disable interrupt moderation.");
571         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
572                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
573                        "rx_ring_count", CTLFLAG_RD, &sc->sc_rx_ring_count,
574                        0, "RX ring count");
575         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
576                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
577                        "tx_ring_count", CTLFLAG_RD, &sc->sc_tx_ring_count,
578                        0, "TX ring count");
579         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
580                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
581                        "debug", CTLFLAG_RW, &sc->sc_debug,
582                        0, "control debugging printfs");
583
584         error = mii_phy_probe(dev, &sc->sc_miibus, nfe_ifmedia_upd,
585                               nfe_ifmedia_sts);
586         if (error) {
587                 device_printf(dev, "MII without any phy\n");
588                 goto fail;
589         }
590
591         ifp->if_softc = sc;
592         ifp->if_mtu = ETHERMTU;
593         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
594         ifp->if_ioctl = nfe_ioctl;
595         ifp->if_start = nfe_start;
596 #ifdef DEVICE_POLLING
597         ifp->if_poll = nfe_poll;
598 #endif
599         ifp->if_watchdog = nfe_watchdog;
600         ifp->if_init = nfe_init;
601         ifq_set_maxlen(&ifp->if_snd, sc->sc_tx_ring_count);
602         ifq_set_ready(&ifp->if_snd);
603
604         ifp->if_capabilities = IFCAP_VLAN_MTU;
605
606         if (sc->sc_caps & NFE_HW_VLAN)
607                 ifp->if_capabilities |= IFCAP_VLAN_HWTAGGING;
608
609 #ifdef NFE_CSUM
610         if (sc->sc_caps & NFE_HW_CSUM) {
611                 ifp->if_capabilities |= IFCAP_HWCSUM;
612                 ifp->if_hwassist = NFE_CSUM_FEATURES;
613         }
614 #else
615         sc->sc_caps &= ~NFE_HW_CSUM;
616 #endif
617         ifp->if_capenable = ifp->if_capabilities;
618
619         callout_init(&sc->sc_tick_ch);
620
621         ether_ifattach(ifp, eaddr, NULL);
622
623         error = bus_setup_intr(dev, sc->sc_irq_res, INTR_MPSAFE, nfe_intr, sc,
624                                &sc->sc_ih, ifp->if_serializer);
625         if (error) {
626                 device_printf(dev, "could not setup intr\n");
627                 ether_ifdetach(ifp);
628                 goto fail;
629         }
630
631         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->sc_irq_res));
632         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
633
634         return 0;
635 fail:
636         nfe_detach(dev);
637         return error;
638 }
639
640 static int
641 nfe_detach(device_t dev)
642 {
643         struct nfe_softc *sc = device_get_softc(dev);
644
645         if (device_is_attached(dev)) {
646                 struct ifnet *ifp = &sc->arpcom.ac_if;
647
648                 lwkt_serialize_enter(ifp->if_serializer);
649                 nfe_stop(sc);
650                 bus_teardown_intr(dev, sc->sc_irq_res, sc->sc_ih);
651                 lwkt_serialize_exit(ifp->if_serializer);
652
653                 ether_ifdetach(ifp);
654         }
655
656         if (sc->sc_miibus != NULL)
657                 device_delete_child(dev, sc->sc_miibus);
658         bus_generic_detach(dev);
659
660         if (sc->sc_sysctl_tree != NULL)
661                 sysctl_ctx_free(&sc->sc_sysctl_ctx);
662
663         if (sc->sc_irq_res != NULL) {
664                 bus_release_resource(dev, SYS_RES_IRQ, sc->sc_irq_rid,
665                                      sc->sc_irq_res);
666         }
667
668         if (sc->sc_mem_res != NULL) {
669                 bus_release_resource(dev, SYS_RES_MEMORY, sc->sc_mem_rid,
670                                      sc->sc_mem_res);
671         }
672
673         nfe_free_tx_ring(sc, &sc->txq);
674         nfe_free_rx_ring(sc, &sc->rxq);
675
676         return 0;
677 }
678
679 static void
680 nfe_shutdown(device_t dev)
681 {
682         struct nfe_softc *sc = device_get_softc(dev);
683         struct ifnet *ifp = &sc->arpcom.ac_if;
684
685         lwkt_serialize_enter(ifp->if_serializer);
686         nfe_stop(sc);
687         lwkt_serialize_exit(ifp->if_serializer);
688 }
689
690 static int
691 nfe_suspend(device_t dev)
692 {
693         struct nfe_softc *sc = device_get_softc(dev);
694         struct ifnet *ifp = &sc->arpcom.ac_if;
695
696         lwkt_serialize_enter(ifp->if_serializer);
697         nfe_stop(sc);
698         lwkt_serialize_exit(ifp->if_serializer);
699
700         return 0;
701 }
702
703 static int
704 nfe_resume(device_t dev)
705 {
706         struct nfe_softc *sc = device_get_softc(dev);
707         struct ifnet *ifp = &sc->arpcom.ac_if;
708
709         lwkt_serialize_enter(ifp->if_serializer);
710         if (ifp->if_flags & IFF_UP)
711                 nfe_init(sc);
712         lwkt_serialize_exit(ifp->if_serializer);
713
714         return 0;
715 }
716
717 static void
718 nfe_miibus_statchg(device_t dev)
719 {
720         struct nfe_softc *sc = device_get_softc(dev);
721         struct mii_data *mii = device_get_softc(sc->sc_miibus);
722         uint32_t phy, seed, misc = NFE_MISC1_MAGIC, link = NFE_MEDIA_SET;
723
724         ASSERT_SERIALIZED(sc->arpcom.ac_if.if_serializer);
725
726         phy = NFE_READ(sc, NFE_PHY_IFACE);
727         phy &= ~(NFE_PHY_HDX | NFE_PHY_100TX | NFE_PHY_1000T);
728
729         seed = NFE_READ(sc, NFE_RNDSEED);
730         seed &= ~NFE_SEED_MASK;
731
732         if ((mii->mii_media_active & IFM_GMASK) == IFM_HDX) {
733                 phy  |= NFE_PHY_HDX;    /* half-duplex */
734                 misc |= NFE_MISC1_HDX;
735         }
736
737         switch (IFM_SUBTYPE(mii->mii_media_active)) {
738         case IFM_1000_T:        /* full-duplex only */
739                 link |= NFE_MEDIA_1000T;
740                 seed |= NFE_SEED_1000T;
741                 phy  |= NFE_PHY_1000T;
742                 break;
743         case IFM_100_TX:
744                 link |= NFE_MEDIA_100TX;
745                 seed |= NFE_SEED_100TX;
746                 phy  |= NFE_PHY_100TX;
747                 break;
748         case IFM_10_T:
749                 link |= NFE_MEDIA_10T;
750                 seed |= NFE_SEED_10T;
751                 break;
752         }
753
754         NFE_WRITE(sc, NFE_RNDSEED, seed);       /* XXX: gigabit NICs only? */
755
756         NFE_WRITE(sc, NFE_PHY_IFACE, phy);
757         NFE_WRITE(sc, NFE_MISC1, misc);
758         NFE_WRITE(sc, NFE_LINKSPEED, link);
759 }
760
761 static int
762 nfe_miibus_readreg(device_t dev, int phy, int reg)
763 {
764         struct nfe_softc *sc = device_get_softc(dev);
765         uint32_t val;
766         int ntries;
767
768         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
769
770         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
771                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
772                 DELAY(100);
773         }
774
775         NFE_WRITE(sc, NFE_PHY_CTL, (phy << NFE_PHYADD_SHIFT) | reg);
776
777         for (ntries = 0; ntries < 1000; ntries++) {
778                 DELAY(100);
779                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
780                         break;
781         }
782         if (ntries == 1000) {
783                 DPRINTFN(sc, 2, "timeout waiting for PHY %s\n", "");
784                 return 0;
785         }
786
787         if (NFE_READ(sc, NFE_PHY_STATUS) & NFE_PHY_ERROR) {
788                 DPRINTFN(sc, 2, "could not read PHY %s\n", "");
789                 return 0;
790         }
791
792         val = NFE_READ(sc, NFE_PHY_DATA);
793         if (val != 0xffffffff && val != 0)
794                 sc->mii_phyaddr = phy;
795
796         DPRINTFN(sc, 2, "mii read phy %d reg 0x%x ret 0x%x\n", phy, reg, val);
797
798         return val;
799 }
800
801 static void
802 nfe_miibus_writereg(device_t dev, int phy, int reg, int val)
803 {
804         struct nfe_softc *sc = device_get_softc(dev);
805         uint32_t ctl;
806         int ntries;
807
808         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
809
810         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
811                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
812                 DELAY(100);
813         }
814
815         NFE_WRITE(sc, NFE_PHY_DATA, val);
816         ctl = NFE_PHY_WRITE | (phy << NFE_PHYADD_SHIFT) | reg;
817         NFE_WRITE(sc, NFE_PHY_CTL, ctl);
818
819         for (ntries = 0; ntries < 1000; ntries++) {
820                 DELAY(100);
821                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
822                         break;
823         }
824
825 #ifdef NFE_DEBUG
826         if (ntries == 1000)
827                 DPRINTFN(sc, 2, "could not write to PHY %s\n", "");
828 #endif
829 }
830
831 #ifdef DEVICE_POLLING
832
833 static void
834 nfe_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
835 {
836         struct nfe_softc *sc = ifp->if_softc;
837
838         ASSERT_SERIALIZED(ifp->if_serializer);
839
840         switch(cmd) {
841         case POLL_REGISTER:
842                 nfe_disable_intrs(sc);
843                 break;
844
845         case POLL_DEREGISTER:
846                 nfe_enable_intrs(sc);
847                 break;
848
849         case POLL_AND_CHECK_STATUS:
850                 /* fall through */
851         case POLL_ONLY:
852                 if (ifp->if_flags & IFF_RUNNING) {
853                         nfe_rxeof(sc);
854                         nfe_txeof(sc, 1);
855                 }
856                 break;
857         }
858 }
859
860 #endif
861
862 static void
863 nfe_intr(void *arg)
864 {
865         struct nfe_softc *sc = arg;
866         struct ifnet *ifp = &sc->arpcom.ac_if;
867         uint32_t r;
868
869         r = NFE_READ(sc, NFE_IRQ_STATUS);
870         if (r == 0)
871                 return; /* not for us */
872         NFE_WRITE(sc, NFE_IRQ_STATUS, r);
873
874         DPRINTFN(sc, 5, "%s: interrupt register %x\n", __func__, r);
875
876         if (r & NFE_IRQ_LINK) {
877                 NFE_READ(sc, NFE_PHY_STATUS);
878                 NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
879                 DPRINTF(sc, "link state changed %s\n", "");
880         }
881
882         if (ifp->if_flags & IFF_RUNNING) {
883                 int ret;
884
885                 /* check Rx ring */
886                 ret = nfe_rxeof(sc);
887
888                 /* check Tx ring */
889                 ret |= nfe_txeof(sc, 1);
890
891                 if (sc->sc_flags & NFE_F_DYN_IM) {
892                         if (ret && (sc->sc_flags & NFE_F_IRQ_TIMER) == 0) {
893                                 /*
894                                  * Assume that using hardware timer could reduce
895                                  * the interrupt rate.
896                                  */
897                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_IMTIMER);
898                                 sc->sc_flags |= NFE_F_IRQ_TIMER;
899                         } else if (!ret && (sc->sc_flags & NFE_F_IRQ_TIMER)) {
900                                 /*
901                                  * Nothing needs to be processed, fall back to
902                                  * use TX/RX interrupts.
903                                  */
904                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_NOIMTIMER);
905                                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
906                         }
907                 }
908         }
909 }
910
911 static int
912 nfe_ioctl(struct ifnet *ifp, u_long cmd, caddr_t data, struct ucred *cr)
913 {
914         struct nfe_softc *sc = ifp->if_softc;
915         struct ifreq *ifr = (struct ifreq *)data;
916         struct mii_data *mii;
917         int error = 0, mask, jumbo_cap;
918
919         ASSERT_SERIALIZED(ifp->if_serializer);
920
921         switch (cmd) {
922         case SIOCSIFMTU:
923                 if ((sc->sc_caps & NFE_JUMBO_SUP) && sc->rxq.jbuf != NULL)
924                         jumbo_cap = 1;
925                 else
926                         jumbo_cap = 0;
927
928                 if ((jumbo_cap && ifr->ifr_mtu > NFE_JUMBO_MTU) ||
929                     (!jumbo_cap && ifr->ifr_mtu > ETHERMTU)) {
930                         return EINVAL;
931                 } else if (ifp->if_mtu != ifr->ifr_mtu) {
932                         ifp->if_mtu = ifr->ifr_mtu;
933                         if (ifp->if_flags & IFF_RUNNING)
934                                 nfe_init(sc);
935                 }
936                 break;
937         case SIOCSIFFLAGS:
938                 if (ifp->if_flags & IFF_UP) {
939                         /*
940                          * If only the PROMISC or ALLMULTI flag changes, then
941                          * don't do a full re-init of the chip, just update
942                          * the Rx filter.
943                          */
944                         if ((ifp->if_flags & IFF_RUNNING) &&
945                             ((ifp->if_flags ^ sc->sc_if_flags) &
946                              (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
947                                 nfe_setmulti(sc);
948                         } else {
949                                 if (!(ifp->if_flags & IFF_RUNNING))
950                                         nfe_init(sc);
951                         }
952                 } else {
953                         if (ifp->if_flags & IFF_RUNNING)
954                                 nfe_stop(sc);
955                 }
956                 sc->sc_if_flags = ifp->if_flags;
957                 break;
958         case SIOCADDMULTI:
959         case SIOCDELMULTI:
960                 if (ifp->if_flags & IFF_RUNNING)
961                         nfe_setmulti(sc);
962                 break;
963         case SIOCSIFMEDIA:
964         case SIOCGIFMEDIA:
965                 mii = device_get_softc(sc->sc_miibus);
966                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, cmd);
967                 break;
968         case SIOCSIFCAP:
969                 mask = (ifr->ifr_reqcap ^ ifp->if_capenable) & IFCAP_HWCSUM;
970                 if (mask && (ifp->if_capabilities & IFCAP_HWCSUM)) {
971                         ifp->if_capenable ^= mask;
972                         if (IFCAP_TXCSUM & ifp->if_capenable)
973                                 ifp->if_hwassist = NFE_CSUM_FEATURES;
974                         else
975                                 ifp->if_hwassist = 0;
976
977                         if (ifp->if_flags & IFF_RUNNING)
978                                 nfe_init(sc);
979                 }
980                 break;
981         default:
982                 error = ether_ioctl(ifp, cmd, data);
983                 break;
984         }
985         return error;
986 }
987
988 static int
989 nfe_rxeof(struct nfe_softc *sc)
990 {
991         struct ifnet *ifp = &sc->arpcom.ac_if;
992         struct nfe_rx_ring *ring = &sc->rxq;
993         int reap;
994 #ifdef ETHER_INPUT_CHAIN
995         struct mbuf_chain chain[MAXCPU];
996 #endif
997
998         reap = 0;
999         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1000
1001 #ifdef ETHER_INPUT_CHAIN
1002         ether_input_chain_init(chain);
1003 #endif
1004
1005         for (;;) {
1006                 struct nfe_rx_data *data = &ring->data[ring->cur];
1007                 struct mbuf *m;
1008                 uint16_t flags;
1009                 int len, error;
1010
1011                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1012                         struct nfe_desc64 *desc64 = &ring->desc64[ring->cur];
1013
1014                         flags = le16toh(desc64->flags);
1015                         len = le16toh(desc64->length) & 0x3fff;
1016                 } else {
1017                         struct nfe_desc32 *desc32 = &ring->desc32[ring->cur];
1018
1019                         flags = le16toh(desc32->flags);
1020                         len = le16toh(desc32->length) & 0x3fff;
1021                 }
1022
1023                 if (flags & NFE_RX_READY)
1024                         break;
1025
1026                 reap = 1;
1027
1028                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1029                         if (!(flags & NFE_RX_VALID_V1))
1030                                 goto skip;
1031
1032                         if ((flags & NFE_RX_FIXME_V1) == NFE_RX_FIXME_V1) {
1033                                 flags &= ~NFE_RX_ERROR;
1034                                 len--;  /* fix buffer length */
1035                         }
1036                 } else {
1037                         if (!(flags & NFE_RX_VALID_V2))
1038                                 goto skip;
1039
1040                         if ((flags & NFE_RX_FIXME_V2) == NFE_RX_FIXME_V2) {
1041                                 flags &= ~NFE_RX_ERROR;
1042                                 len--;  /* fix buffer length */
1043                         }
1044                 }
1045
1046                 if (flags & NFE_RX_ERROR) {
1047                         ifp->if_ierrors++;
1048                         goto skip;
1049                 }
1050
1051                 m = data->m;
1052
1053                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1054                         error = nfe_newbuf_jumbo(sc, ring, ring->cur, 0);
1055                 else
1056                         error = nfe_newbuf_std(sc, ring, ring->cur, 0);
1057                 if (error) {
1058                         ifp->if_ierrors++;
1059                         goto skip;
1060                 }
1061
1062                 /* finalize mbuf */
1063                 m->m_pkthdr.len = m->m_len = len;
1064                 m->m_pkthdr.rcvif = ifp;
1065
1066                 if ((ifp->if_capenable & IFCAP_RXCSUM) &&
1067                     (flags & NFE_RX_CSUMOK)) {
1068                         if (flags & NFE_RX_IP_CSUMOK_V2) {
1069                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED |
1070                                                           CSUM_IP_VALID;
1071                         }
1072
1073                         if (flags &
1074                             (NFE_RX_UDP_CSUMOK_V2 | NFE_RX_TCP_CSUMOK_V2)) {
1075                                 m->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
1076                                                           CSUM_PSEUDO_HDR |
1077                                                           CSUM_FRAG_NOT_CHECKED;
1078                                 m->m_pkthdr.csum_data = 0xffff;
1079                         }
1080                 }
1081
1082                 ifp->if_ipackets++;
1083 #ifdef ETHER_INPUT_CHAIN
1084 #ifdef ETHER_INPUT2
1085                 ether_input_chain2(ifp, m, chain);
1086 #else
1087                 ether_input_chain(ifp, m, chain);
1088 #endif
1089 #else
1090                 ifp->if_input(ifp, m);
1091 #endif
1092 skip:
1093                 nfe_set_ready_rxdesc(sc, ring, ring->cur);
1094                 sc->rxq.cur = (sc->rxq.cur + 1) % sc->sc_rx_ring_count;
1095         }
1096
1097         if (reap) {
1098                 bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1099 #ifdef ETHER_INPUT_CHAIN
1100                 ether_input_dispatch(chain);
1101 #endif
1102         }
1103         return reap;
1104 }
1105
1106 static int
1107 nfe_txeof(struct nfe_softc *sc, int start)
1108 {
1109         struct ifnet *ifp = &sc->arpcom.ac_if;
1110         struct nfe_tx_ring *ring = &sc->txq;
1111         struct nfe_tx_data *data = NULL;
1112
1113         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1114         while (ring->next != ring->cur) {
1115                 uint16_t flags;
1116
1117                 if (sc->sc_caps & NFE_40BIT_ADDR)
1118                         flags = le16toh(ring->desc64[ring->next].flags);
1119                 else
1120                         flags = le16toh(ring->desc32[ring->next].flags);
1121
1122                 if (flags & NFE_TX_VALID)
1123                         break;
1124
1125                 data = &ring->data[ring->next];
1126
1127                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1128                         if (!(flags & NFE_TX_LASTFRAG_V1) && data->m == NULL)
1129                                 goto skip;
1130
1131                         if ((flags & NFE_TX_ERROR_V1) != 0) {
1132                                 if_printf(ifp, "tx v1 error 0x%4b\n", flags,
1133                                           NFE_V1_TXERR);
1134                                 ifp->if_oerrors++;
1135                         } else {
1136                                 ifp->if_opackets++;
1137                         }
1138                 } else {
1139                         if (!(flags & NFE_TX_LASTFRAG_V2) && data->m == NULL)
1140                                 goto skip;
1141
1142                         if ((flags & NFE_TX_ERROR_V2) != 0) {
1143                                 if_printf(ifp, "tx v2 error 0x%4b\n", flags,
1144                                           NFE_V2_TXERR);
1145                                 ifp->if_oerrors++;
1146                         } else {
1147                                 ifp->if_opackets++;
1148                         }
1149                 }
1150
1151                 if (data->m == NULL) {  /* should not get there */
1152                         if_printf(ifp,
1153                                   "last fragment bit w/o associated mbuf!\n");
1154                         goto skip;
1155                 }
1156
1157                 /* last fragment of the mbuf chain transmitted */
1158                 bus_dmamap_sync(ring->data_tag, data->map,
1159                                 BUS_DMASYNC_POSTWRITE);
1160                 bus_dmamap_unload(ring->data_tag, data->map);
1161                 m_freem(data->m);
1162                 data->m = NULL;
1163 skip:
1164                 ring->queued--;
1165                 KKASSERT(ring->queued >= 0);
1166                 ring->next = (ring->next + 1) % sc->sc_tx_ring_count;
1167         }
1168
1169         if (sc->sc_tx_ring_count - ring->queued >=
1170             sc->sc_tx_spare + NFE_NSEG_RSVD)
1171                 ifp->if_flags &= ~IFF_OACTIVE;
1172
1173         if (ring->queued == 0)
1174                 ifp->if_timer = 0;
1175
1176         if (start && !ifq_is_empty(&ifp->if_snd))
1177                 if_devstart(ifp);
1178
1179         if (data != NULL)
1180                 return 1;
1181         else
1182                 return 0;
1183 }
1184
1185 static int
1186 nfe_encap(struct nfe_softc *sc, struct nfe_tx_ring *ring, struct mbuf *m0)
1187 {
1188         struct nfe_dma_ctx ctx;
1189         bus_dma_segment_t segs[NFE_MAX_SCATTER];
1190         struct nfe_tx_data *data, *data_map;
1191         bus_dmamap_t map;
1192         struct nfe_desc64 *desc64 = NULL;
1193         struct nfe_desc32 *desc32 = NULL;
1194         uint16_t flags = 0;
1195         uint32_t vtag = 0;
1196         int error, i, j, maxsegs;
1197
1198         data = &ring->data[ring->cur];
1199         map = data->map;
1200         data_map = data;        /* Remember who owns the DMA map */
1201
1202         maxsegs = (sc->sc_tx_ring_count - ring->queued) - NFE_NSEG_RSVD;
1203         if (maxsegs > NFE_MAX_SCATTER)
1204                 maxsegs = NFE_MAX_SCATTER;
1205         KASSERT(maxsegs >= sc->sc_tx_spare,
1206                 ("no enough segments %d,%d\n", maxsegs, sc->sc_tx_spare));
1207
1208         ctx.nsegs = maxsegs;
1209         ctx.segs = segs;
1210         error = bus_dmamap_load_mbuf(ring->data_tag, map, m0,
1211                                      nfe_buf_dma_addr, &ctx, BUS_DMA_NOWAIT);
1212         if (!error && ctx.nsegs == 0) {
1213                 bus_dmamap_unload(ring->data_tag, map);
1214                 error = EFBIG;
1215         }
1216         if (error && error != EFBIG) {
1217                 if_printf(&sc->arpcom.ac_if, "could not map TX mbuf\n");
1218                 goto back;
1219         }
1220         if (error) {    /* error == EFBIG */
1221                 struct mbuf *m_new;
1222
1223                 m_new = m_defrag(m0, MB_DONTWAIT);
1224                 if (m_new == NULL) {
1225                         if_printf(&sc->arpcom.ac_if,
1226                                   "could not defrag TX mbuf\n");
1227                         error = ENOBUFS;
1228                         goto back;
1229                 } else {
1230                         m0 = m_new;
1231                 }
1232
1233                 ctx.nsegs = maxsegs;
1234                 ctx.segs = segs;
1235                 error = bus_dmamap_load_mbuf(ring->data_tag, map, m0,
1236                                              nfe_buf_dma_addr, &ctx,
1237                                              BUS_DMA_NOWAIT);
1238                 if (error || ctx.nsegs == 0) {
1239                         if (!error) {
1240                                 bus_dmamap_unload(ring->data_tag, map);
1241                                 error = EFBIG;
1242                         }
1243                         if_printf(&sc->arpcom.ac_if,
1244                                   "could not map defraged TX mbuf\n");
1245                         goto back;
1246                 }
1247         }
1248
1249         error = 0;
1250
1251         /* setup h/w VLAN tagging */
1252         if (m0->m_flags & M_VLANTAG)
1253                 vtag = m0->m_pkthdr.ether_vlantag;
1254
1255         if (sc->arpcom.ac_if.if_capenable & IFCAP_TXCSUM) {
1256                 if (m0->m_pkthdr.csum_flags & CSUM_IP)
1257                         flags |= NFE_TX_IP_CSUM;
1258                 if (m0->m_pkthdr.csum_flags & (CSUM_TCP | CSUM_UDP))
1259                         flags |= NFE_TX_TCP_CSUM;
1260         }
1261
1262         /*
1263          * XXX urm. somebody is unaware of how hardware works.  You 
1264          * absolutely CANNOT set NFE_TX_VALID on the next descriptor in
1265          * the ring until the entire chain is actually *VALID*.  Otherwise
1266          * the hardware may encounter a partially initialized chain that
1267          * is marked as being ready to go when it in fact is not ready to
1268          * go.
1269          */
1270
1271         for (i = 0; i < ctx.nsegs; i++) {
1272                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1273                 data = &ring->data[j];
1274
1275                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1276                         desc64 = &ring->desc64[j];
1277 #if defined(__LP64__)
1278                         desc64->physaddr[0] =
1279                             htole32(segs[i].ds_addr >> 32);
1280 #endif
1281                         desc64->physaddr[1] =
1282                             htole32(segs[i].ds_addr & 0xffffffff);
1283                         desc64->length = htole16(segs[i].ds_len - 1);
1284                         desc64->vtag = htole32(vtag);
1285                         desc64->flags = htole16(flags);
1286                 } else {
1287                         desc32 = &ring->desc32[j];
1288                         desc32->physaddr = htole32(segs[i].ds_addr);
1289                         desc32->length = htole16(segs[i].ds_len - 1);
1290                         desc32->flags = htole16(flags);
1291                 }
1292
1293                 /* csum flags and vtag belong to the first fragment only */
1294                 flags &= ~(NFE_TX_IP_CSUM | NFE_TX_TCP_CSUM);
1295                 vtag = 0;
1296
1297                 ring->queued++;
1298                 KKASSERT(ring->queued <= sc->sc_tx_ring_count);
1299         }
1300
1301         /* the whole mbuf chain has been DMA mapped, fix last descriptor */
1302         if (sc->sc_caps & NFE_40BIT_ADDR) {
1303                 desc64->flags |= htole16(NFE_TX_LASTFRAG_V2);
1304         } else {
1305                 if (sc->sc_caps & NFE_JUMBO_SUP)
1306                         flags = NFE_TX_LASTFRAG_V2;
1307                 else
1308                         flags = NFE_TX_LASTFRAG_V1;
1309                 desc32->flags |= htole16(flags);
1310         }
1311
1312         /*
1313          * Set NFE_TX_VALID backwards so the hardware doesn't see the
1314          * whole mess until the first descriptor in the map is flagged.
1315          */
1316         for (i = ctx.nsegs - 1; i >= 0; --i) {
1317                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1318                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1319                         desc64 = &ring->desc64[j];
1320                         desc64->flags |= htole16(NFE_TX_VALID);
1321                 } else {
1322                         desc32 = &ring->desc32[j];
1323                         desc32->flags |= htole16(NFE_TX_VALID);
1324                 }
1325         }
1326         ring->cur = (ring->cur + ctx.nsegs) % sc->sc_tx_ring_count;
1327
1328         /* Exchange DMA map */
1329         data_map->map = data->map;
1330         data->map = map;
1331         data->m = m0;
1332
1333         bus_dmamap_sync(ring->data_tag, map, BUS_DMASYNC_PREWRITE);
1334 back:
1335         if (error)
1336                 m_freem(m0);
1337         return error;
1338 }
1339
1340 static void
1341 nfe_start(struct ifnet *ifp)
1342 {
1343         struct nfe_softc *sc = ifp->if_softc;
1344         struct nfe_tx_ring *ring = &sc->txq;
1345         int count = 0, oactive = 0;
1346         struct mbuf *m0;
1347
1348         ASSERT_SERIALIZED(ifp->if_serializer);
1349
1350         if ((ifp->if_flags & (IFF_OACTIVE | IFF_RUNNING)) != IFF_RUNNING)
1351                 return;
1352
1353         for (;;) {
1354                 int error;
1355
1356                 if (sc->sc_tx_ring_count - ring->queued <
1357                     sc->sc_tx_spare + NFE_NSEG_RSVD) {
1358                         if (oactive) {
1359                                 ifp->if_flags |= IFF_OACTIVE;
1360                                 break;
1361                         }
1362
1363                         nfe_txeof(sc, 0);
1364                         oactive = 1;
1365                         continue;
1366                 }
1367
1368                 m0 = ifq_dequeue(&ifp->if_snd, NULL);
1369                 if (m0 == NULL)
1370                         break;
1371
1372                 ETHER_BPF_MTAP(ifp, m0);
1373
1374                 error = nfe_encap(sc, ring, m0);
1375                 if (error) {
1376                         ifp->if_oerrors++;
1377                         if (error == EFBIG) {
1378                                 if (oactive) {
1379                                         ifp->if_flags |= IFF_OACTIVE;
1380                                         break;
1381                                 }
1382                                 nfe_txeof(sc, 0);
1383                                 oactive = 1;
1384                         }
1385                         continue;
1386                 } else {
1387                         oactive = 0;
1388                 }
1389                 ++count;
1390
1391                 /*
1392                  * NOTE:
1393                  * `m0' may be freed in nfe_encap(), so
1394                  * it should not be touched any more.
1395                  */
1396         }
1397         if (count == 0) /* nothing sent */
1398                 return;
1399
1400         /* Sync TX descriptor ring */
1401         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1402
1403         /* Kick Tx */
1404         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_KICKTX | sc->rxtxctl);
1405
1406         /*
1407          * Set a timeout in case the chip goes out to lunch.
1408          */
1409         ifp->if_timer = 5;
1410 }
1411
1412 static void
1413 nfe_watchdog(struct ifnet *ifp)
1414 {
1415         struct nfe_softc *sc = ifp->if_softc;
1416
1417         ASSERT_SERIALIZED(ifp->if_serializer);
1418
1419         if (ifp->if_flags & IFF_RUNNING) {
1420                 if_printf(ifp, "watchdog timeout - lost interrupt recovered\n");
1421                 nfe_txeof(sc, 1);
1422                 return;
1423         }
1424
1425         if_printf(ifp, "watchdog timeout\n");
1426
1427         nfe_init(ifp->if_softc);
1428
1429         ifp->if_oerrors++;
1430 }
1431
1432 static void
1433 nfe_init(void *xsc)
1434 {
1435         struct nfe_softc *sc = xsc;
1436         struct ifnet *ifp = &sc->arpcom.ac_if;
1437         uint32_t tmp;
1438         int error;
1439
1440         ASSERT_SERIALIZED(ifp->if_serializer);
1441
1442         nfe_stop(sc);
1443
1444         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
1445                 nfe_mac_reset(sc);
1446
1447         /*
1448          * NOTE:
1449          * Switching between jumbo frames and normal frames should
1450          * be done _after_ nfe_stop() but _before_ nfe_init_rx_ring().
1451          */
1452         if (ifp->if_mtu > ETHERMTU) {
1453                 sc->sc_flags |= NFE_F_USE_JUMBO;
1454                 sc->rxq.bufsz = NFE_JBYTES;
1455                 sc->sc_tx_spare = NFE_NSEG_SPARE_JUMBO;
1456                 if (bootverbose)
1457                         if_printf(ifp, "use jumbo frames\n");
1458         } else {
1459                 sc->sc_flags &= ~NFE_F_USE_JUMBO;
1460                 sc->rxq.bufsz = MCLBYTES;
1461                 sc->sc_tx_spare = NFE_NSEG_SPARE;
1462                 if (bootverbose)
1463                         if_printf(ifp, "use non-jumbo frames\n");
1464         }
1465
1466         error = nfe_init_tx_ring(sc, &sc->txq);
1467         if (error) {
1468                 nfe_stop(sc);
1469                 return;
1470         }
1471
1472         error = nfe_init_rx_ring(sc, &sc->rxq);
1473         if (error) {
1474                 nfe_stop(sc);
1475                 return;
1476         }
1477
1478         NFE_WRITE(sc, NFE_TX_POLL, 0);
1479         NFE_WRITE(sc, NFE_STATUS, 0);
1480
1481         sc->rxtxctl = NFE_RXTX_BIT2 | sc->rxtxctl_desc;
1482
1483         if (ifp->if_capenable & IFCAP_RXCSUM)
1484                 sc->rxtxctl |= NFE_RXTX_RXCSUM;
1485
1486         /*
1487          * Although the adapter is capable of stripping VLAN tags from received
1488          * frames (NFE_RXTX_VTAG_STRIP), we do not enable this functionality on
1489          * purpose.  This will be done in software by our network stack.
1490          */
1491         if (sc->sc_caps & NFE_HW_VLAN)
1492                 sc->rxtxctl |= NFE_RXTX_VTAG_INSERT;
1493
1494         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | sc->rxtxctl);
1495         DELAY(10);
1496         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1497
1498         if (sc->sc_caps & NFE_HW_VLAN)
1499                 NFE_WRITE(sc, NFE_VTAG_CTL, NFE_VTAG_ENABLE);
1500
1501         NFE_WRITE(sc, NFE_SETUP_R6, 0);
1502
1503         /* set MAC address */
1504         nfe_set_macaddr(sc, sc->arpcom.ac_enaddr);
1505
1506         /* tell MAC where rings are in memory */
1507 #ifdef __LP64__
1508         NFE_WRITE(sc, NFE_RX_RING_ADDR_HI, sc->rxq.physaddr >> 32);
1509 #endif
1510         NFE_WRITE(sc, NFE_RX_RING_ADDR_LO, sc->rxq.physaddr & 0xffffffff);
1511 #ifdef __LP64__
1512         NFE_WRITE(sc, NFE_TX_RING_ADDR_HI, sc->txq.physaddr >> 32);
1513 #endif
1514         NFE_WRITE(sc, NFE_TX_RING_ADDR_LO, sc->txq.physaddr & 0xffffffff);
1515
1516         NFE_WRITE(sc, NFE_RING_SIZE,
1517             (sc->sc_rx_ring_count - 1) << 16 |
1518             (sc->sc_tx_ring_count - 1));
1519
1520         NFE_WRITE(sc, NFE_RXBUFSZ, sc->rxq.bufsz);
1521
1522         /* force MAC to wakeup */
1523         tmp = NFE_READ(sc, NFE_PWR_STATE);
1524         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_WAKEUP);
1525         DELAY(10);
1526         tmp = NFE_READ(sc, NFE_PWR_STATE);
1527         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_VALID);
1528
1529         NFE_WRITE(sc, NFE_SETUP_R1, NFE_R1_MAGIC);
1530         NFE_WRITE(sc, NFE_SETUP_R2, NFE_R2_MAGIC);
1531         NFE_WRITE(sc, NFE_SETUP_R6, NFE_R6_MAGIC);
1532
1533         /* update MAC knowledge of PHY; generates a NFE_IRQ_LINK interrupt */
1534         NFE_WRITE(sc, NFE_STATUS, sc->mii_phyaddr << 24 | NFE_STATUS_MAGIC);
1535
1536         NFE_WRITE(sc, NFE_SETUP_R4, NFE_R4_MAGIC);
1537
1538         sc->rxtxctl &= ~NFE_RXTX_BIT2;
1539         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1540         DELAY(10);
1541         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_BIT1 | sc->rxtxctl);
1542
1543         /* set Rx filter */
1544         nfe_setmulti(sc);
1545
1546         nfe_ifmedia_upd(ifp);
1547
1548         /* enable Rx */
1549         NFE_WRITE(sc, NFE_RX_CTL, NFE_RX_START);
1550
1551         /* enable Tx */
1552         NFE_WRITE(sc, NFE_TX_CTL, NFE_TX_START);
1553
1554         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
1555
1556 #ifdef DEVICE_POLLING
1557         if ((ifp->if_flags & IFF_POLLING))
1558                 nfe_disable_intrs(sc);
1559         else
1560 #endif
1561         nfe_enable_intrs(sc);
1562
1563         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
1564
1565         ifp->if_flags |= IFF_RUNNING;
1566         ifp->if_flags &= ~IFF_OACTIVE;
1567
1568         /*
1569          * If we had stuff in the tx ring before its all cleaned out now
1570          * so we are not going to get an interrupt, jump-start any pending
1571          * output.
1572          */
1573         if (!ifq_is_empty(&ifp->if_snd))
1574                 if_devstart(ifp);
1575 }
1576
1577 static void
1578 nfe_stop(struct nfe_softc *sc)
1579 {
1580         struct ifnet *ifp = &sc->arpcom.ac_if;
1581         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
1582         int i;
1583
1584         ASSERT_SERIALIZED(ifp->if_serializer);
1585
1586         callout_stop(&sc->sc_tick_ch);
1587
1588         ifp->if_timer = 0;
1589         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1590         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
1591
1592 #define WAITMAX 50000
1593
1594         /*
1595          * Abort Tx
1596          */
1597         NFE_WRITE(sc, NFE_TX_CTL, 0);
1598         for (i = 0; i < WAITMAX; ++i) {
1599                 DELAY(100);
1600                 if ((NFE_READ(sc, NFE_TX_STATUS) & NFE_TX_STATUS_BUSY) == 0)
1601                         break;
1602         }
1603         if (i == WAITMAX)
1604                 if_printf(ifp, "can't stop TX\n");
1605         DELAY(100);
1606
1607         /*
1608          * Disable Rx
1609          */
1610         NFE_WRITE(sc, NFE_RX_CTL, 0);
1611         for (i = 0; i < WAITMAX; ++i) {
1612                 DELAY(100);
1613                 if ((NFE_READ(sc, NFE_RX_STATUS) & NFE_RX_STATUS_BUSY) == 0)
1614                         break;
1615         }
1616         if (i == WAITMAX)
1617                 if_printf(ifp, "can't stop RX\n");
1618         DELAY(100);
1619
1620 #undef WAITMAX
1621
1622         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
1623         DELAY(10);
1624         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
1625
1626         /* Disable interrupts */
1627         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
1628
1629         /* Reset Tx and Rx rings */
1630         nfe_reset_tx_ring(sc, &sc->txq);
1631         nfe_reset_rx_ring(sc, &sc->rxq);
1632 }
1633
1634 static int
1635 nfe_alloc_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1636 {
1637         int i, j, error, descsize;
1638         void **desc;
1639
1640         if (sc->sc_caps & NFE_40BIT_ADDR) {
1641                 desc = (void **)&ring->desc64;
1642                 descsize = sizeof(struct nfe_desc64);
1643         } else {
1644                 desc = (void **)&ring->desc32;
1645                 descsize = sizeof(struct nfe_desc32);
1646         }
1647
1648         ring->bufsz = MCLBYTES;
1649         ring->cur = ring->next = 0;
1650
1651         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1652                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1653                                    NULL, NULL,
1654                                    sc->sc_rx_ring_count * descsize, 1,
1655                                    BUS_SPACE_MAXSIZE_32BIT,
1656                                    0, &ring->tag);
1657         if (error) {
1658                 if_printf(&sc->arpcom.ac_if,
1659                           "could not create desc RX DMA tag\n");
1660                 return error;
1661         }
1662
1663         error = bus_dmamem_alloc(ring->tag, desc, BUS_DMA_WAITOK | BUS_DMA_ZERO,
1664                                  &ring->map);
1665         if (error) {
1666                 if_printf(&sc->arpcom.ac_if,
1667                           "could not allocate RX desc DMA memory\n");
1668                 bus_dma_tag_destroy(ring->tag);
1669                 ring->tag = NULL;
1670                 return error;
1671         }
1672
1673         error = bus_dmamap_load(ring->tag, ring->map, *desc,
1674                                 sc->sc_rx_ring_count * descsize,
1675                                 nfe_ring_dma_addr, &ring->physaddr,
1676                                 BUS_DMA_WAITOK);
1677         if (error) {
1678                 if_printf(&sc->arpcom.ac_if,
1679                           "could not load RX desc DMA map\n");
1680                 bus_dmamem_free(ring->tag, *desc, ring->map);
1681                 bus_dma_tag_destroy(ring->tag);
1682                 ring->tag = NULL;
1683                 return error;
1684         }
1685
1686         if (sc->sc_caps & NFE_JUMBO_SUP) {
1687                 ring->jbuf =
1688                 kmalloc(sizeof(struct nfe_jbuf) * NFE_JPOOL_COUNT(sc),
1689                         M_DEVBUF, M_WAITOK | M_ZERO);
1690
1691                 error = nfe_jpool_alloc(sc, ring);
1692                 if (error) {
1693                         if_printf(&sc->arpcom.ac_if,
1694                                   "could not allocate jumbo frames\n");
1695                         kfree(ring->jbuf, M_DEVBUF);
1696                         ring->jbuf = NULL;
1697                         /* Allow jumbo frame allocation to fail */
1698                 }
1699         }
1700
1701         ring->data = kmalloc(sizeof(struct nfe_rx_data) * sc->sc_rx_ring_count,
1702                              M_DEVBUF, M_WAITOK | M_ZERO);
1703
1704         error = bus_dma_tag_create(NULL, 1, 0,
1705                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1706                                    NULL, NULL,
1707                                    MCLBYTES, 1, BUS_SPACE_MAXSIZE_32BIT,
1708                                    BUS_DMA_ALLOCNOW, &ring->data_tag);
1709         if (error) {
1710                 if_printf(&sc->arpcom.ac_if,
1711                           "could not create RX mbuf DMA tag\n");
1712                 return error;
1713         }
1714
1715         /* Create a spare RX mbuf DMA map */
1716         error = bus_dmamap_create(ring->data_tag, 0, &ring->data_tmpmap);
1717         if (error) {
1718                 if_printf(&sc->arpcom.ac_if,
1719                           "could not create spare RX mbuf DMA map\n");
1720                 bus_dma_tag_destroy(ring->data_tag);
1721                 ring->data_tag = NULL;
1722                 return error;
1723         }
1724
1725         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1726                 error = bus_dmamap_create(ring->data_tag, 0,
1727                                           &ring->data[i].map);
1728                 if (error) {
1729                         if_printf(&sc->arpcom.ac_if,
1730                                   "could not create %dth RX mbuf DMA mapn", i);
1731                         goto fail;
1732                 }
1733         }
1734         return 0;
1735 fail:
1736         for (j = 0; j < i; ++j)
1737                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1738         bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1739         bus_dma_tag_destroy(ring->data_tag);
1740         ring->data_tag = NULL;
1741         return error;
1742 }
1743
1744 static void
1745 nfe_reset_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1746 {
1747         int i;
1748
1749         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1750                 struct nfe_rx_data *data = &ring->data[i];
1751
1752                 if (data->m != NULL) {
1753                         if ((sc->sc_flags & NFE_F_USE_JUMBO) == 0)
1754                                 bus_dmamap_unload(ring->data_tag, data->map);
1755                         m_freem(data->m);
1756                         data->m = NULL;
1757                 }
1758         }
1759         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1760
1761         ring->cur = ring->next = 0;
1762 }
1763
1764 static int
1765 nfe_init_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1766 {
1767         int i;
1768
1769         for (i = 0; i < sc->sc_rx_ring_count; ++i) {
1770                 int error;
1771
1772                 /* XXX should use a function pointer */
1773                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1774                         error = nfe_newbuf_jumbo(sc, ring, i, 1);
1775                 else
1776                         error = nfe_newbuf_std(sc, ring, i, 1);
1777                 if (error) {
1778                         if_printf(&sc->arpcom.ac_if,
1779                                   "could not allocate RX buffer\n");
1780                         return error;
1781                 }
1782
1783                 nfe_set_ready_rxdesc(sc, ring, i);
1784         }
1785         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1786
1787         return 0;
1788 }
1789
1790 static void
1791 nfe_free_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1792 {
1793         if (ring->data_tag != NULL) {
1794                 struct nfe_rx_data *data;
1795                 int i;
1796
1797                 for (i = 0; i < sc->sc_rx_ring_count; i++) {
1798                         data = &ring->data[i];
1799
1800                         if (data->m != NULL) {
1801                                 bus_dmamap_unload(ring->data_tag, data->map);
1802                                 m_freem(data->m);
1803                         }
1804                         bus_dmamap_destroy(ring->data_tag, data->map);
1805                 }
1806                 bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1807                 bus_dma_tag_destroy(ring->data_tag);
1808         }
1809
1810         nfe_jpool_free(sc, ring);
1811
1812         if (ring->jbuf != NULL)
1813                 kfree(ring->jbuf, M_DEVBUF);
1814         if (ring->data != NULL)
1815                 kfree(ring->data, M_DEVBUF);
1816
1817         if (ring->tag != NULL) {
1818                 void *desc;
1819
1820                 if (sc->sc_caps & NFE_40BIT_ADDR)
1821                         desc = ring->desc64;
1822                 else
1823                         desc = ring->desc32;
1824
1825                 bus_dmamap_unload(ring->tag, ring->map);
1826                 bus_dmamem_free(ring->tag, desc, ring->map);
1827                 bus_dma_tag_destroy(ring->tag);
1828         }
1829 }
1830
1831 static struct nfe_jbuf *
1832 nfe_jalloc(struct nfe_softc *sc)
1833 {
1834         struct ifnet *ifp = &sc->arpcom.ac_if;
1835         struct nfe_jbuf *jbuf;
1836
1837         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1838
1839         jbuf = SLIST_FIRST(&sc->rxq.jfreelist);
1840         if (jbuf != NULL) {
1841                 SLIST_REMOVE_HEAD(&sc->rxq.jfreelist, jnext);
1842                 jbuf->inuse = 1;
1843         } else {
1844                 if_printf(ifp, "no free jumbo buffer\n");
1845         }
1846
1847         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1848
1849         return jbuf;
1850 }
1851
1852 static void
1853 nfe_jfree(void *arg)
1854 {
1855         struct nfe_jbuf *jbuf = arg;
1856         struct nfe_softc *sc = jbuf->sc;
1857         struct nfe_rx_ring *ring = jbuf->ring;
1858
1859         if (&ring->jbuf[jbuf->slot] != jbuf)
1860                 panic("%s: free wrong jumbo buffer\n", __func__);
1861         else if (jbuf->inuse == 0)
1862                 panic("%s: jumbo buffer already freed\n", __func__);
1863
1864         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1865         atomic_subtract_int(&jbuf->inuse, 1);
1866         if (jbuf->inuse == 0)
1867                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1868         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1869 }
1870
1871 static void
1872 nfe_jref(void *arg)
1873 {
1874         struct nfe_jbuf *jbuf = arg;
1875         struct nfe_rx_ring *ring = jbuf->ring;
1876
1877         if (&ring->jbuf[jbuf->slot] != jbuf)
1878                 panic("%s: ref wrong jumbo buffer\n", __func__);
1879         else if (jbuf->inuse == 0)
1880                 panic("%s: jumbo buffer already freed\n", __func__);
1881
1882         atomic_add_int(&jbuf->inuse, 1);
1883 }
1884
1885 static int
1886 nfe_jpool_alloc(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1887 {
1888         struct nfe_jbuf *jbuf;
1889         bus_addr_t physaddr;
1890         caddr_t buf;
1891         int i, error;
1892
1893         /*
1894          * Allocate a big chunk of DMA'able memory.
1895          */
1896         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1897                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1898                                    NULL, NULL,
1899                                    NFE_JPOOL_SIZE(sc), 1,
1900                                    BUS_SPACE_MAXSIZE_32BIT,
1901                                    0, &ring->jtag);
1902         if (error) {
1903                 if_printf(&sc->arpcom.ac_if,
1904                           "could not create jumbo DMA tag\n");
1905                 return error;
1906         }
1907
1908         error = bus_dmamem_alloc(ring->jtag, (void **)&ring->jpool,
1909                                  BUS_DMA_WAITOK, &ring->jmap);
1910         if (error) {
1911                 if_printf(&sc->arpcom.ac_if,
1912                           "could not allocate jumbo DMA memory\n");
1913                 bus_dma_tag_destroy(ring->jtag);
1914                 ring->jtag = NULL;
1915                 return error;
1916         }
1917
1918         error = bus_dmamap_load(ring->jtag, ring->jmap, ring->jpool,
1919                                 NFE_JPOOL_SIZE(sc),
1920                                 nfe_ring_dma_addr, &physaddr, BUS_DMA_WAITOK);
1921         if (error) {
1922                 if_printf(&sc->arpcom.ac_if,
1923                           "could not load jumbo DMA map\n");
1924                 bus_dmamem_free(ring->jtag, ring->jpool, ring->jmap);
1925                 bus_dma_tag_destroy(ring->jtag);
1926                 ring->jtag = NULL;
1927                 return error;
1928         }
1929
1930         /* ..and split it into 9KB chunks */
1931         SLIST_INIT(&ring->jfreelist);
1932
1933         buf = ring->jpool;
1934         for (i = 0; i < NFE_JPOOL_COUNT(sc); i++) {
1935                 jbuf = &ring->jbuf[i];
1936
1937                 jbuf->sc = sc;
1938                 jbuf->ring = ring;
1939                 jbuf->inuse = 0;
1940                 jbuf->slot = i;
1941                 jbuf->buf = buf;
1942                 jbuf->physaddr = physaddr;
1943
1944                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1945
1946                 buf += NFE_JBYTES;
1947                 physaddr += NFE_JBYTES;
1948         }
1949
1950         return 0;
1951 }
1952
1953 static void
1954 nfe_jpool_free(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1955 {
1956         if (ring->jtag != NULL) {
1957                 bus_dmamap_unload(ring->jtag, ring->jmap);
1958                 bus_dmamem_free(ring->jtag, ring->jpool, ring->jmap);
1959                 bus_dma_tag_destroy(ring->jtag);
1960         }
1961 }
1962
1963 static int
1964 nfe_alloc_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
1965 {
1966         int i, j, error, descsize;
1967         void **desc;
1968
1969         if (sc->sc_caps & NFE_40BIT_ADDR) {
1970                 desc = (void **)&ring->desc64;
1971                 descsize = sizeof(struct nfe_desc64);
1972         } else {
1973                 desc = (void **)&ring->desc32;
1974                 descsize = sizeof(struct nfe_desc32);
1975         }
1976
1977         ring->queued = 0;
1978         ring->cur = ring->next = 0;
1979
1980         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1981                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1982                                    NULL, NULL,
1983                                    sc->sc_tx_ring_count * descsize, 1,
1984                                    BUS_SPACE_MAXSIZE_32BIT,
1985                                    0, &ring->tag);
1986         if (error) {
1987                 if_printf(&sc->arpcom.ac_if,
1988                           "could not create TX desc DMA map\n");
1989                 return error;
1990         }
1991
1992         error = bus_dmamem_alloc(ring->tag, desc, BUS_DMA_WAITOK | BUS_DMA_ZERO,
1993                                  &ring->map);
1994         if (error) {
1995                 if_printf(&sc->arpcom.ac_if,
1996                           "could not allocate TX desc DMA memory\n");
1997                 bus_dma_tag_destroy(ring->tag);
1998                 ring->tag = NULL;
1999                 return error;
2000         }
2001
2002         error = bus_dmamap_load(ring->tag, ring->map, *desc,
2003                                 sc->sc_tx_ring_count * descsize,
2004                                 nfe_ring_dma_addr, &ring->physaddr,
2005                                 BUS_DMA_WAITOK);
2006         if (error) {
2007                 if_printf(&sc->arpcom.ac_if,
2008                           "could not load TX desc DMA map\n");
2009                 bus_dmamem_free(ring->tag, *desc, ring->map);
2010                 bus_dma_tag_destroy(ring->tag);
2011                 ring->tag = NULL;
2012                 return error;
2013         }
2014
2015         ring->data = kmalloc(sizeof(struct nfe_tx_data) * sc->sc_tx_ring_count,
2016                              M_DEVBUF, M_WAITOK | M_ZERO);
2017
2018         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
2019                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
2020                                    NULL, NULL,
2021                                    NFE_JBYTES, NFE_MAX_SCATTER,
2022                                    BUS_SPACE_MAXSIZE_32BIT,
2023                                    BUS_DMA_ALLOCNOW, &ring->data_tag);
2024         if (error) {
2025                 if_printf(&sc->arpcom.ac_if,
2026                           "could not create TX buf DMA tag\n");
2027                 return error;
2028         }
2029
2030         for (i = 0; i < sc->sc_tx_ring_count; i++) {
2031                 error = bus_dmamap_create(ring->data_tag, 0,
2032                                           &ring->data[i].map);
2033                 if (error) {
2034                         if_printf(&sc->arpcom.ac_if,
2035                                   "could not create %dth TX buf DMA map\n", i);
2036                         goto fail;
2037                 }
2038         }
2039
2040         return 0;
2041 fail:
2042         for (j = 0; j < i; ++j)
2043                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
2044         bus_dma_tag_destroy(ring->data_tag);
2045         ring->data_tag = NULL;
2046         return error;
2047 }
2048
2049 static void
2050 nfe_reset_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
2051 {
2052         int i;
2053
2054         for (i = 0; i < sc->sc_tx_ring_count; i++) {
2055                 struct nfe_tx_data *data = &ring->data[i];
2056
2057                 if (sc->sc_caps & NFE_40BIT_ADDR)
2058                         ring->desc64[i].flags = 0;
2059                 else
2060                         ring->desc32[i].flags = 0;
2061
2062                 if (data->m != NULL) {
2063                         bus_dmamap_sync(ring->data_tag, data->map,
2064                                         BUS_DMASYNC_POSTWRITE);
2065                         bus_dmamap_unload(ring->data_tag, data->map);
2066                         m_freem(data->m);
2067                         data->m = NULL;
2068                 }
2069         }
2070         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
2071
2072         ring->queued = 0;
2073         ring->cur = ring->next = 0;
2074 }
2075
2076 static int
2077 nfe_init_tx_ring(struct nfe_softc *sc __unused,
2078                  struct nfe_tx_ring *ring __unused)
2079 {
2080         return 0;
2081 }
2082
2083 static void
2084 nfe_free_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
2085 {
2086         if (ring->data_tag != NULL) {
2087                 struct nfe_tx_data *data;
2088                 int i;
2089
2090                 for (i = 0; i < sc->sc_tx_ring_count; ++i) {
2091                         data = &ring->data[i];
2092
2093                         if (data->m != NULL) {
2094                                 bus_dmamap_unload(ring->data_tag, data->map);
2095                                 m_freem(data->m);
2096                         }
2097                         bus_dmamap_destroy(ring->data_tag, data->map);
2098                 }
2099
2100                 bus_dma_tag_destroy(ring->data_tag);
2101         }
2102
2103         if (ring->data != NULL)
2104                 kfree(ring->data, M_DEVBUF);
2105
2106         if (ring->tag != NULL) {
2107                 void *desc;
2108
2109                 if (sc->sc_caps & NFE_40BIT_ADDR)
2110                         desc = ring->desc64;
2111                 else
2112                         desc = ring->desc32;
2113
2114                 bus_dmamap_unload(ring->tag, ring->map);
2115                 bus_dmamem_free(ring->tag, desc, ring->map);
2116                 bus_dma_tag_destroy(ring->tag);
2117         }
2118 }
2119
2120 static int
2121 nfe_ifmedia_upd(struct ifnet *ifp)
2122 {
2123         struct nfe_softc *sc = ifp->if_softc;
2124         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2125
2126         ASSERT_SERIALIZED(ifp->if_serializer);
2127
2128         if (mii->mii_instance != 0) {
2129                 struct mii_softc *miisc;
2130
2131                 LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
2132                         mii_phy_reset(miisc);
2133         }
2134         mii_mediachg(mii);
2135
2136         return 0;
2137 }
2138
2139 static void
2140 nfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
2141 {
2142         struct nfe_softc *sc = ifp->if_softc;
2143         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2144
2145         ASSERT_SERIALIZED(ifp->if_serializer);
2146
2147         mii_pollstat(mii);
2148         ifmr->ifm_status = mii->mii_media_status;
2149         ifmr->ifm_active = mii->mii_media_active;
2150 }
2151
2152 static void
2153 nfe_setmulti(struct nfe_softc *sc)
2154 {
2155         struct ifnet *ifp = &sc->arpcom.ac_if;
2156         struct ifmultiaddr *ifma;
2157         uint8_t addr[ETHER_ADDR_LEN], mask[ETHER_ADDR_LEN];
2158         uint32_t filter = NFE_RXFILTER_MAGIC;
2159         int i;
2160
2161         if ((ifp->if_flags & (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
2162                 bzero(addr, ETHER_ADDR_LEN);
2163                 bzero(mask, ETHER_ADDR_LEN);
2164                 goto done;
2165         }
2166
2167         bcopy(etherbroadcastaddr, addr, ETHER_ADDR_LEN);
2168         bcopy(etherbroadcastaddr, mask, ETHER_ADDR_LEN);
2169
2170         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
2171                 caddr_t maddr;
2172
2173                 if (ifma->ifma_addr->sa_family != AF_LINK)
2174                         continue;
2175
2176                 maddr = LLADDR((struct sockaddr_dl *)ifma->ifma_addr);
2177                 for (i = 0; i < ETHER_ADDR_LEN; i++) {
2178                         addr[i] &= maddr[i];
2179                         mask[i] &= ~maddr[i];
2180                 }
2181         }
2182
2183         for (i = 0; i < ETHER_ADDR_LEN; i++)
2184                 mask[i] |= addr[i];
2185
2186 done:
2187         addr[0] |= 0x01;        /* make sure multicast bit is set */
2188
2189         NFE_WRITE(sc, NFE_MULTIADDR_HI,
2190             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2191         NFE_WRITE(sc, NFE_MULTIADDR_LO,
2192             addr[5] <<  8 | addr[4]);
2193         NFE_WRITE(sc, NFE_MULTIMASK_HI,
2194             mask[3] << 24 | mask[2] << 16 | mask[1] << 8 | mask[0]);
2195         NFE_WRITE(sc, NFE_MULTIMASK_LO,
2196             mask[5] <<  8 | mask[4]);
2197
2198         filter |= (ifp->if_flags & IFF_PROMISC) ? NFE_PROMISC : NFE_U2M;
2199         NFE_WRITE(sc, NFE_RXFILTER, filter);
2200 }
2201
2202 static void
2203 nfe_get_macaddr(struct nfe_softc *sc, uint8_t *addr)
2204 {
2205         uint32_t lo, hi;
2206
2207         lo = NFE_READ(sc, NFE_MACADDR_LO);
2208         hi = NFE_READ(sc, NFE_MACADDR_HI);
2209         if (sc->sc_caps & NFE_FIX_EADDR) {
2210                 addr[0] = (lo >> 8) & 0xff;
2211                 addr[1] = (lo & 0xff);
2212
2213                 addr[2] = (hi >> 24) & 0xff;
2214                 addr[3] = (hi >> 16) & 0xff;
2215                 addr[4] = (hi >>  8) & 0xff;
2216                 addr[5] = (hi & 0xff);
2217         } else {
2218                 addr[0] = (hi & 0xff);
2219                 addr[1] = (hi >>  8) & 0xff;
2220                 addr[2] = (hi >> 16) & 0xff;
2221                 addr[3] = (hi >> 24) & 0xff;
2222
2223                 addr[4] = (lo & 0xff);
2224                 addr[5] = (lo >>  8) & 0xff;
2225         }
2226 }
2227
2228 static void
2229 nfe_set_macaddr(struct nfe_softc *sc, const uint8_t *addr)
2230 {
2231         NFE_WRITE(sc, NFE_MACADDR_LO,
2232             addr[5] <<  8 | addr[4]);
2233         NFE_WRITE(sc, NFE_MACADDR_HI,
2234             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2235 }
2236
2237 static void
2238 nfe_tick(void *arg)
2239 {
2240         struct nfe_softc *sc = arg;
2241         struct ifnet *ifp = &sc->arpcom.ac_if;
2242         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2243
2244         lwkt_serialize_enter(ifp->if_serializer);
2245
2246         mii_tick(mii);
2247         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
2248
2249         lwkt_serialize_exit(ifp->if_serializer);
2250 }
2251
2252 static void
2253 nfe_ring_dma_addr(void *arg, bus_dma_segment_t *seg, int nseg, int error)
2254 {
2255         if (error)
2256                 return;
2257
2258         KASSERT(nseg == 1, ("too many segments, should be 1\n"));
2259
2260         *((uint32_t *)arg) = seg->ds_addr;
2261 }
2262
2263 static void
2264 nfe_buf_dma_addr(void *arg, bus_dma_segment_t *segs, int nsegs,
2265                  bus_size_t mapsz __unused, int error)
2266 {
2267         struct nfe_dma_ctx *ctx = arg;
2268         int i;
2269
2270         if (error)
2271                 return;
2272
2273         if (nsegs > ctx->nsegs) {
2274                 ctx->nsegs = 0;
2275                 return;
2276         }
2277
2278         ctx->nsegs = nsegs;
2279         for (i = 0; i < nsegs; ++i)
2280                 ctx->segs[i] = segs[i];
2281 }
2282
2283 static int
2284 nfe_newbuf_std(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2285                int wait)
2286 {
2287         struct nfe_rx_data *data = &ring->data[idx];
2288         struct nfe_dma_ctx ctx;
2289         bus_dma_segment_t seg;
2290         bus_dmamap_t map;
2291         struct mbuf *m;
2292         int error;
2293
2294         m = m_getcl(wait ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2295         if (m == NULL)
2296                 return ENOBUFS;
2297         m->m_len = m->m_pkthdr.len = MCLBYTES;
2298
2299         ctx.nsegs = 1;
2300         ctx.segs = &seg;
2301         error = bus_dmamap_load_mbuf(ring->data_tag, ring->data_tmpmap,
2302                                      m, nfe_buf_dma_addr, &ctx,
2303                                      wait ? BUS_DMA_WAITOK : BUS_DMA_NOWAIT);
2304         if (error || ctx.nsegs == 0) {
2305                 if (!error) {
2306                         bus_dmamap_unload(ring->data_tag, ring->data_tmpmap);
2307                         error = EFBIG;
2308                         if_printf(&sc->arpcom.ac_if, "too many segments?!\n");
2309                 }
2310                 m_freem(m);
2311
2312                 if (wait) {
2313                         if_printf(&sc->arpcom.ac_if,
2314                                   "could map RX mbuf %d\n", error);
2315                 }
2316                 return error;
2317         }
2318
2319         /* Unload originally mapped mbuf */
2320         bus_dmamap_unload(ring->data_tag, data->map);
2321
2322         /* Swap this DMA map with tmp DMA map */
2323         map = data->map;
2324         data->map = ring->data_tmpmap;
2325         ring->data_tmpmap = map;
2326
2327         /* Caller is assumed to have collected the old mbuf */
2328         data->m = m;
2329
2330         nfe_set_paddr_rxdesc(sc, ring, idx, seg.ds_addr);
2331
2332         bus_dmamap_sync(ring->data_tag, data->map, BUS_DMASYNC_PREREAD);
2333         return 0;
2334 }
2335
2336 static int
2337 nfe_newbuf_jumbo(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2338                  int wait)
2339 {
2340         struct nfe_rx_data *data = &ring->data[idx];
2341         struct nfe_jbuf *jbuf;
2342         struct mbuf *m;
2343
2344         MGETHDR(m, wait ? MB_WAIT : MB_DONTWAIT, MT_DATA);
2345         if (m == NULL)
2346                 return ENOBUFS;
2347
2348         jbuf = nfe_jalloc(sc);
2349         if (jbuf == NULL) {
2350                 m_freem(m);
2351                 if_printf(&sc->arpcom.ac_if, "jumbo allocation failed "
2352                     "-- packet dropped!\n");
2353                 return ENOBUFS;
2354         }
2355
2356         m->m_ext.ext_arg = jbuf;
2357         m->m_ext.ext_buf = jbuf->buf;
2358         m->m_ext.ext_free = nfe_jfree;
2359         m->m_ext.ext_ref = nfe_jref;
2360         m->m_ext.ext_size = NFE_JBYTES;
2361
2362         m->m_data = m->m_ext.ext_buf;
2363         m->m_flags |= M_EXT;
2364         m->m_len = m->m_pkthdr.len = m->m_ext.ext_size;
2365
2366         /* Caller is assumed to have collected the old mbuf */
2367         data->m = m;
2368
2369         nfe_set_paddr_rxdesc(sc, ring, idx, jbuf->physaddr);
2370
2371         bus_dmamap_sync(ring->jtag, ring->jmap, BUS_DMASYNC_PREREAD);
2372         return 0;
2373 }
2374
2375 static void
2376 nfe_set_paddr_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2377                      bus_addr_t physaddr)
2378 {
2379         if (sc->sc_caps & NFE_40BIT_ADDR) {
2380                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2381
2382 #if defined(__LP64__)
2383                 desc64->physaddr[0] = htole32(physaddr >> 32);
2384 #endif
2385                 desc64->physaddr[1] = htole32(physaddr & 0xffffffff);
2386         } else {
2387                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2388
2389                 desc32->physaddr = htole32(physaddr);
2390         }
2391 }
2392
2393 static void
2394 nfe_set_ready_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx)
2395 {
2396         if (sc->sc_caps & NFE_40BIT_ADDR) {
2397                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2398
2399                 desc64->length = htole16(ring->bufsz);
2400                 desc64->flags = htole16(NFE_RX_READY);
2401         } else {
2402                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2403
2404                 desc32->length = htole16(ring->bufsz);
2405                 desc32->flags = htole16(NFE_RX_READY);
2406         }
2407 }
2408
2409 static int
2410 nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS)
2411 {
2412         struct nfe_softc *sc = arg1;
2413         struct ifnet *ifp = &sc->arpcom.ac_if;
2414         uint32_t flags;
2415         int error, v;
2416
2417         lwkt_serialize_enter(ifp->if_serializer);
2418
2419         flags = sc->sc_flags & ~NFE_F_DYN_IM;
2420         v = sc->sc_imtime;
2421         if (sc->sc_flags & NFE_F_DYN_IM)
2422                 v = -v;
2423
2424         error = sysctl_handle_int(oidp, &v, 0, req);
2425         if (error || req->newptr == NULL)
2426                 goto back;
2427
2428         if (v < 0) {
2429                 flags |= NFE_F_DYN_IM;
2430                 v = -v;
2431         }
2432
2433         if (v != sc->sc_imtime || (flags ^ sc->sc_flags)) {
2434                 int old_imtime = sc->sc_imtime;
2435                 uint32_t old_flags = sc->sc_flags;
2436
2437                 sc->sc_imtime = v;
2438                 sc->sc_flags = flags;
2439                 sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
2440
2441                 if ((ifp->if_flags & (IFF_POLLING | IFF_RUNNING))
2442                     == IFF_RUNNING) {
2443                         if (old_imtime * sc->sc_imtime == 0 ||
2444                             (old_flags ^ sc->sc_flags)) {
2445                                 ifp->if_init(sc);
2446                         } else {
2447                                 NFE_WRITE(sc, NFE_IMTIMER,
2448                                           NFE_IMTIME(sc->sc_imtime));
2449                         }
2450                 }
2451         }
2452 back:
2453         lwkt_serialize_exit(ifp->if_serializer);
2454         return error;
2455 }
2456
2457 static void
2458 nfe_powerup(device_t dev)
2459 {
2460         struct nfe_softc *sc = device_get_softc(dev);
2461         uint32_t pwr_state;
2462         uint16_t did;
2463
2464         /*
2465          * Bring MAC and PHY out of low power state
2466          */
2467
2468         pwr_state = NFE_READ(sc, NFE_PWR_STATE2) & ~NFE_PWRUP_MASK;
2469
2470         did = pci_get_device(dev);
2471         if ((did == PCI_PRODUCT_NVIDIA_MCP51_LAN1 ||
2472              did == PCI_PRODUCT_NVIDIA_MCP51_LAN2) &&
2473             pci_get_revid(dev) >= 0xa3)
2474                 pwr_state |= NFE_PWRUP_REV_A3;
2475
2476         NFE_WRITE(sc, NFE_PWR_STATE2, pwr_state);
2477 }
2478
2479 static void
2480 nfe_mac_reset(struct nfe_softc *sc)
2481 {
2482         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
2483         uint32_t macaddr_hi, macaddr_lo, tx_poll;
2484
2485         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
2486
2487         /* Save several registers for later restoration */
2488         macaddr_hi = NFE_READ(sc, NFE_MACADDR_HI);
2489         macaddr_lo = NFE_READ(sc, NFE_MACADDR_LO);
2490         tx_poll = NFE_READ(sc, NFE_TX_POLL);
2491
2492         NFE_WRITE(sc, NFE_MAC_RESET, NFE_RESET_ASSERT);
2493         DELAY(100);
2494
2495         NFE_WRITE(sc, NFE_MAC_RESET, 0);
2496         DELAY(100);
2497
2498         /* Restore saved registers */
2499         NFE_WRITE(sc, NFE_MACADDR_HI, macaddr_hi);
2500         NFE_WRITE(sc, NFE_MACADDR_LO, macaddr_lo);
2501         NFE_WRITE(sc, NFE_TX_POLL, tx_poll);
2502
2503         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
2504 }
2505
2506 static void
2507 nfe_enable_intrs(struct nfe_softc *sc)
2508 {
2509         /*
2510          * NFE_IMTIMER generates a periodic interrupt via NFE_IRQ_TIMER.
2511          * It is unclear how wide the timer is.  Base programming does
2512          * not seem to effect NFE_IRQ_TX_DONE or NFE_IRQ_RX_DONE so
2513          * we don't get any interrupt moderation.  TX moderation is
2514          * possible by using the timer interrupt instead of TX_DONE.
2515          *
2516          * It is unclear whether there are other bits that can be
2517          * set to make the NFE device actually do interrupt moderation
2518          * on the RX side.
2519          *
2520          * For now set a 128uS interval as a placemark, but don't use
2521          * the timer.
2522          */
2523         if (sc->sc_imtime == 0)
2524                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME_DEFAULT);
2525         else
2526                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME(sc->sc_imtime));
2527
2528         /* Enable interrupts */
2529         NFE_WRITE(sc, NFE_IRQ_MASK, sc->sc_irq_enable);
2530
2531         if (sc->sc_irq_enable & NFE_IRQ_TIMER)
2532                 sc->sc_flags |= NFE_F_IRQ_TIMER;
2533         else
2534                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2535 }
2536
2537 static void
2538 nfe_disable_intrs(struct nfe_softc *sc)
2539 {
2540         /* Disable interrupts */
2541         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
2542         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2543 }