sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 struct mptable_pos {
 164         mpfps_t         mp_fps;
 165         mpcth_t         mp_cth;
 166         vm_size_t       mp_cth_mapsz;
 167 };
 168
 169 typedef int     (*mptable_iter_func)(void *, const void *, int);
 170
 171 /*
 172  * this code MUST be enabled here and in mpboot.s.
 173  * it follows the very early stages of AP boot by placing values in CMOS ram.
 174  * it NORMALLY will never be needed and thus the primitive method for enabling.
 175  *
 176  */
 177 #if defined(CHECK_POINTS)
 178 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 179 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 180
 181 #define CHECK_INIT(D);                          \
 182         CHECK_WRITE(0x34, (D));                 \
 183         CHECK_WRITE(0x35, (D));                 \
 184         CHECK_WRITE(0x36, (D));                 \
 185         CHECK_WRITE(0x37, (D));                 \
 186         CHECK_WRITE(0x38, (D));                 \
 187         CHECK_WRITE(0x39, (D));
 188
 189 #define CHECK_PRINT(S);                         \
 190         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 191            (S),                                 \
 192            CHECK_READ(0x34),                    \
 193            CHECK_READ(0x35),                    \
 194            CHECK_READ(0x36),                    \
 195            CHECK_READ(0x37),                    \
 196            CHECK_READ(0x38),                    \
 197            CHECK_READ(0x39));
 198
 199 #else                           /* CHECK_POINTS */
 200
 201 #define CHECK_INIT(D)
 202 #define CHECK_PRINT(S)
 203
 204 #endif                          /* CHECK_POINTS */
 205
 206 /*
 207  * Values to send to the POST hardware.
 208  */
 209 #define MP_BOOTADDRESS_POST     0x10
 210 #define MP_PROBE_POST           0x11
 211 #define MPTABLE_PASS1_POST      0x12
 212
 213 #define MP_START_POST           0x13
 214 #define MP_ENABLE_POST          0x14
 215 #define MPTABLE_PASS2_POST      0x15
 216
 217 #define START_ALL_APS_POST      0x16
 218 #define INSTALL_AP_TRAMP_POST   0x17
 219 #define START_AP_POST           0x18
 220
 221 #define MP_ANNOUNCE_POST        0x19
 222
 223 static int need_hyperthreading_fixup;
 224 static u_int logical_cpus;
 225 u_int   logical_cpus_mask;
 226
 227 static int madt_probe_test;
 228 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 229
 230 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 231 int     current_postcode;
 232
 233 /** XXX FIXME: what system files declare these??? */
 234 extern struct region_descriptor r_gdt, r_idt;
 235
 236 int     mp_naps;                /* # of Applications processors */
 237 #ifdef APIC_IO
 238 static int      mp_nbusses;     /* # of busses */
 239 int     mp_napics;              /* # of IO APICs */
 240 #endif
 241 vm_offset_t cpu_apic_address;
 242 #ifdef APIC_IO
 243 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 244 u_int32_t *io_apic_versions;
 245 #endif
 246 extern  int nkpt;
 247
 248 u_int32_t cpu_apic_versions[MAXCPU];
 249 int64_t tsc0_offset;
 250 extern int64_t tsc_offsets[];
 251
 252 extern u_long ebda_addr;
 253
 254 #ifdef APIC_IO
 255 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 256 #endif
 257
 258 /*
 259  * APIC ID logical/physical mapping structures.
 260  * We oversize these to simplify boot-time config.
 261  */
 262 int     cpu_num_to_apic_id[NAPICID];
 263 #ifdef APIC_IO
 264 int     io_num_to_apic_id[NAPICID];
 265 #endif
 266 int     apic_id_to_logical[NAPICID];
 267
 268 /* AP uses this during bootstrap.  Do not staticize.  */
 269 char *bootSTK;
 270 static int bootAP;
 271
 272 /*
 273  * SMP page table page.  Setup by locore to point to a page table
 274  * page from which we allocate per-cpu privatespace areas io_apics,
 275  * and so forth.
 276  */
 277
 278 #define IO_MAPPING_START_INDEX  \
 279                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 280
 281 extern pt_entry_t *SMPpt;
 282
 283 struct pcb stoppcbs[MAXCPU];
 284
 285 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 286
 287 static basetable_entry basetable_entry_types[] =
 288 {
 289         {0, 20, "Processor"},
 290         {1, 8, "Bus"},
 291         {2, 8, "I/O APIC"},
 292         {3, 8, "I/O INT"},
 293         {4, 8, "Local INT"}
 294 };
 295
 296 /*
 297  * Local data and functions.
 298  */
 299
 300 static u_int    boot_address;
 301 static u_int    base_memory;
 302 static int      mp_finish;
 303
 304 static void     mp_enable(u_int boot_addr);
 305
 306 static int      mptable_iterate_entries(const mpcth_t,
 307                     mptable_iter_func, void *);
 308 static int      mptable_probe(void);
 309 static int      mptable_check(vm_paddr_t);
 310 static long     mptable_search_sig(u_int32_t target, int count);
 311 static void     mptable_hyperthread_fixup(u_int id_mask);
 312 static void     mptable_pass1(struct mptable_pos *);
 313 static int      mptable_pass2(struct mptable_pos *);
 314 static void     mptable_default(int type);
 315 static void     mptable_fix(void);
 316 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 317 static void     mptable_unmap(struct mptable_pos *);
 318
 319 #ifdef APIC_IO
 320 static void     setup_apic_irq_mapping(void);
 321 static int      apic_int_is_bus_type(int intr, int bus_type);
 322 #endif
 323 static int      start_all_aps(u_int boot_addr);
 324 #if 0
 325 static void     install_ap_tramp(u_int boot_addr);
 326 #endif
 327 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 328 static int      smitest(void);
 329
 330 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 331 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 332 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 333 static u_int    bootMP_size;
 334
 335 /*
 336  * Calculate usable address in base memory for AP trampoline code.
 337  */
 338 u_int
 339 mp_bootaddress(u_int basemem)
 340 {
 341         POSTCODE(MP_BOOTADDRESS_POST);
 342
 343         base_memory = basemem;
 344
 345         bootMP_size = mptramp_end - mptramp_start;
 346         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 347         if (((basemem * 1024) - boot_address) < bootMP_size)
 348                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 349         /* 3 levels of page table pages */
 350         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 351
 352         return mptramp_pagetables;
 353 }
 354
 355
 356 /*
 357  * Look for an Intel MP spec table (ie, SMP capable hardware).
 358  */
 359 static int
 360 mptable_probe(void)
 361 {
 362         long    x;
 363         u_int32_t target;
 364
 365         /*
 366          * Make sure our SMPpt[] page table is big enough to hold all the
 367          * mappings we need.
 368          */
 369         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 370
 371         POSTCODE(MP_PROBE_POST);
 372
 373         /* see if EBDA exists */
 374         if (ebda_addr != 0) {
 375                 /* search first 1K of EBDA */
 376                 target = (u_int32_t)ebda_addr;
 377                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 378                         return x;
 379         } else {
 380                 /* last 1K of base memory, effective 'top of base' passed in */
 381                 target = (u_int32_t)(base_memory - 0x400);
 382                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 383                         return x;
 384         }
 385
 386         /* search the BIOS */
 387         target = (u_int32_t)BIOS_BASE;
 388         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 389                 return x;
 390
 391         /* nothing found */
 392         return 0;
 393 }
 394
 395 struct mptable_check_cbarg {
 396         int     cpu_count;
 397         int     found_bsp;
 398 };
 399
 400 static int
 401 mptable_check_callback(void *xarg, const void *pos, int type)
 402 {
 403         const struct PROCENTRY *ent;
 404         struct mptable_check_cbarg *arg = xarg;
 405
 406         if (type != 0)
 407                 return 0;
 408         ent = pos;
 409
 410         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 411                 return 0;
 412         arg->cpu_count++;
 413
 414         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 415                 if (arg->found_bsp) {
 416                         kprintf("more than one BSP in base MP table\n");
 417                         return EINVAL;
 418                 }
 419                 arg->found_bsp = 1;
 420         }
 421         return 0;
 422 }
 423
 424 static int
 425 mptable_check(vm_paddr_t mpfps_paddr)
 426 {
 427         struct mptable_pos mpt;
 428         struct mptable_check_cbarg arg;
 429         mpcth_t cth;
 430         int error;
 431
 432         if (mpfps_paddr == 0)
 433                 return EOPNOTSUPP;
 434
 435         error = mptable_map(&mpt, mpfps_paddr);
 436         if (error)
 437                 return error;
 438
 439         if (mpt.mp_fps->mpfb1 != 0)
 440                 goto done;
 441
 442         error = EINVAL;
 443
 444         cth = mpt.mp_cth;
 445         if (cth == NULL)
 446                 goto done;
 447         if (cth->apic_address == 0)
 448                 goto done;
 449
 450         bzero(&arg, sizeof(arg));
 451         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 452         if (!error) {
 453                 if (arg.cpu_count == 0) {
 454                         kprintf("MP table contains no processor entries\n");
 455                         error = EINVAL;
 456                 } else if (!arg.found_bsp) {
 457                         kprintf("MP table does not contains BSP entry\n");
 458                         error = EINVAL;
 459                 }
 460         }
 461 done:
 462         mptable_unmap(&mpt);
 463         return error;
 464 }
 465
 466 static int
 467 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 468 {
 469         int count, total_size;
 470         const void *position;
 471
 472         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 473         total_size = cth->base_table_length - sizeof(struct MPCTH);
 474         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 475         count = cth->entry_count;
 476
 477         while (count--) {
 478                 int type, error;
 479
 480                 KKASSERT(total_size >= 0);
 481                 if (total_size == 0) {
 482                         kprintf("invalid base MP table, "
 483                                 "entry count and length mismatch\n");
 484                         return EINVAL;
 485                 }
 486
 487                 type = *(const uint8_t *)position;
 488                 switch (type) {
 489                 case 0: /* processor_entry */
 490                 case 1: /* bus_entry */
 491                 case 2: /* io_apic_entry */
 492                 case 3: /* int_entry */
 493                 case 4: /* int_entry */
 494                         break;
 495                 default:
 496                         kprintf("unknown base MP table entry type %d\n", type);
 497                         return EINVAL;
 498                 }
 499
 500                 if (total_size < basetable_entry_types[type].length) {
 501                         kprintf("invalid base MP table length, "
 502                                 "does not contain all entries\n");
 503                         return EINVAL;
 504                 }
 505                 total_size -= basetable_entry_types[type].length;
 506
 507                 error = func(arg, position, type);
 508                 if (error)
 509                         return error;
 510
 511                 position = (const uint8_t *)position +
 512                     basetable_entry_types[type].length;
 513         }
 514         return 0;
 515 }
 516
 517
 518 /*
 519  * Startup the SMP processors.
 520  */
 521 void
 522 mp_start(void)
 523 {
 524         POSTCODE(MP_START_POST);
 525         mp_enable(boot_address);
 526 }
 527
 528
 529 /*
 530  * Print various information about the SMP system hardware and setup.
 531  */
 532 void
 533 mp_announce(void)
 534 {
 535         int     x;
 536
 537         POSTCODE(MP_ANNOUNCE_POST);
 538
 539         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 540         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 541         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 542         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 543         for (x = 1; x <= mp_naps; ++x) {
 544                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 545                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 546                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 547         }
 548
 549 #if defined(APIC_IO)
 550         for (x = 0; x < mp_napics; ++x) {
 551                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 552                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 553                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 554         }
 555 #else
 556         kprintf(" Warning: APIC I/O disabled\n");
 557 #endif  /* APIC_IO */
 558 }
 559
 560 /*
 561  * AP cpu's call this to sync up protected mode.
 562  *
 563  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 564  */
 565 void
 566 init_secondary(void)
 567 {
 568         int     gsel_tss;
 569         int     x, myid = bootAP;
 570         u_int64_t msr, cr0;
 571         struct mdglobaldata *md;
 572         struct privatespace *ps;
 573
 574         ps = &CPU_prvspace[myid];
 575
 576         gdt_segs[GPROC0_SEL].ssd_base =
 577                 (long) &ps->mdglobaldata.gd_common_tss;
 578         ps->mdglobaldata.mi.gd_prvspace = ps;
 579
 580         /* We fill the 32-bit segment descriptors */
 581         for (x = 0; x < NGDT; x++) {
 582                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 583                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 584         }
 585         /* And now a 64-bit one */
 586         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 587             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 588
 589         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 590         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 591         lgdt(&r_gdt);                   /* does magic intra-segment return */
 592
 593         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 594         wrmsr(MSR_FSBASE, 0);           /* User value */
 595         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 596         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 597
 598         lidt(&r_idt);
 599
 600 #if 0
 601         lldt(_default_ldt);
 602         mdcpu->gd_currentldt = _default_ldt;
 603 #endif
 604
 605         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 606         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 607
 608         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 609
 610         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 611 #if 0 /* JG XXX */
 612         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 613 #endif
 614         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 615         md->gd_common_tssd = *md->gd_tss_gdt;
 616 #if 0 /* JG XXX */
 617         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 618 #endif
 619         ltr(gsel_tss);
 620
 621         /*
 622          * Set to a known state:
 623          * Set by mpboot.s: CR0_PG, CR0_PE
 624          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 625          */
 626         cr0 = rcr0();
 627         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 628         load_cr0(cr0);
 629
 630         /* Set up the fast syscall stuff */
 631         msr = rdmsr(MSR_EFER) | EFER_SCE;
 632         wrmsr(MSR_EFER, msr);
 633         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 634         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 635         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 636               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 637         wrmsr(MSR_STAR, msr);
 638         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 639
 640         pmap_set_opt();         /* PSE/4MB pages, etc */
 641 #if JGXXX
 642         /* Initialize the PAT MSR. */
 643         pmap_init_pat();
 644 #endif
 645
 646         /* set up CPU registers and state */
 647         cpu_setregs();
 648
 649         /* set up SSE/NX registers */
 650         initializecpu();
 651
 652         /* set up FPU state on the AP */
 653         npxinit(__INITIAL_NPXCW__);
 654
 655         /* disable the APIC, just to be SURE */
 656         lapic->svr &= ~APIC_SVR_ENABLE;
 657
 658         /* data returned to BSP */
 659         cpu_apic_versions[0] = lapic->version;
 660 }
 661
 662 /*******************************************************************
 663  * local functions and data
 664  */
 665
 666 /*
 667  * start the SMP system
 668  */
 669 static void
 670 mp_enable(u_int boot_addr)
 671 {
 672         int     x;
 673 #if defined(APIC_IO)
 674         int     apic;
 675         u_int   ux;
 676 #endif  /* APIC_IO */
 677         vm_paddr_t mpfps_paddr;
 678
 679         POSTCODE(MP_ENABLE_POST);
 680
 681         if (madt_probe_test) {
 682                 mpfps_paddr = 0;
 683         } else {
 684                 mpfps_paddr = mptable_probe();
 685                 if (mptable_check(mpfps_paddr))
 686                         mpfps_paddr = 0;
 687         }
 688
 689         if (mpfps_paddr) {
 690                 struct mptable_pos mpt;
 691
 692                 mptable_map(&mpt, mpfps_paddr);
 693
 694                 /*
 695                  * We can safely map physical memory into SMPpt after
 696                  * mptable_pass1() completes.
 697                  */
 698                 mptable_pass1(&mpt);
 699
 700                 if (cpu_apic_address == 0)
 701                         panic("mp_enable: no local apic!\n");
 702
 703                 /* examine the MP table for needed info */
 704                 x = mptable_pass2(&mpt);
 705
 706                 mptable_unmap(&mpt);
 707
 708                 /*
 709                  * can't process default configs till the
 710                  * CPU APIC is pmapped
 711                  */
 712                 if (x)
 713                         mptable_default(x);
 714
 715                 /* post scan cleanup */
 716                 mptable_fix();
 717
 718                 /*
 719                  * lapic not mapped yet (pmap_init is called too late)
 720                  */
 721                 lapic = pmap_mapdev_uncacheable(cpu_apic_address,
 722                                                 sizeof(struct LAPIC));
 723         } else {
 724                 vm_paddr_t madt_paddr;
 725                 int bsp_apic_id;
 726
 727                 madt_paddr = madt_probe();
 728                 if (madt_paddr == 0)
 729                         panic("mp_enable: madt_probe failed\n");
 730
 731                 cpu_apic_address = madt_pass1(madt_paddr);
 732                 if (cpu_apic_address == 0)
 733                         panic("mp_enable: no local apic (madt)!\n");
 734
 735                 /*
 736                  * lapic not mapped yet (pmap_init is called too late)
 737                  *
 738                  * XXX: where is the best place to set lapic?
 739                  */
 740                 lapic = pmap_mapdev_uncacheable(cpu_apic_address,
 741                                                 sizeof(struct LAPIC));
 742
 743                 bsp_apic_id = (lapic->id & 0xff000000) >> 24;
 744                 if (madt_pass2(madt_paddr, bsp_apic_id))
 745                         panic("mp_enable: madt_pass2 failed\n");
 746         }
 747
 748 #if defined(APIC_IO)
 749
 750         setup_apic_irq_mapping();
 751
 752         /* fill the LOGICAL io_apic_versions table */
 753         for (apic = 0; apic < mp_napics; ++apic) {
 754                 ux = io_apic_read(apic, IOAPIC_VER);
 755                 io_apic_versions[apic] = ux;
 756                 io_apic_set_id(apic, IO_TO_ID(apic));
 757         }
 758
 759         /* program each IO APIC in the system */
 760         for (apic = 0; apic < mp_napics; ++apic)
 761                 if (io_apic_setup(apic) < 0)
 762                         panic("IO APIC setup failure");
 763
 764 #endif  /* APIC_IO */
 765
 766         /*
 767          * These are required for SMP operation
 768          */
 769
 770         /* install a 'Spurious INTerrupt' vector */
 771         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 772                SDT_SYSIGT, SEL_KPL, 0);
 773
 774         /* install an inter-CPU IPI for TLB invalidation */
 775         setidt(XINVLTLB_OFFSET, Xinvltlb,
 776                SDT_SYSIGT, SEL_KPL, 0);
 777
 778         /* install an inter-CPU IPI for IPIQ messaging */
 779         setidt(XIPIQ_OFFSET, Xipiq,
 780                SDT_SYSIGT, SEL_KPL, 0);
 781
 782         /* install a timer vector */
 783         setidt(XTIMER_OFFSET, Xtimer,
 784                SDT_SYSIGT, SEL_KPL, 0);
 785
 786         /* install an inter-CPU IPI for CPU stop/restart */
 787         setidt(XCPUSTOP_OFFSET, Xcpustop,
 788                SDT_SYSIGT, SEL_KPL, 0);
 789
 790         /* start each Application Processor */
 791         start_all_aps(boot_addr);
 792 }
 793
 794
 795 /*
 796  * look for the MP spec signature
 797  */
 798
 799 /* string defined by the Intel MP Spec as identifying the MP table */
 800 #define MP_SIG          0x5f504d5f      /* _MP_ */
 801 #define NEXT(X)         ((X) += 4)
 802 static long
 803 mptable_search_sig(u_int32_t target, int count)
 804 {
 805         vm_size_t map_size;
 806         u_int32_t *addr;
 807         int x, ret;
 808
 809         KKASSERT(target != 0);
 810
 811         map_size = count * sizeof(u_int32_t);
 812         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 813
 814         ret = 0;
 815         for (x = 0; x < count; NEXT(x)) {
 816                 if (addr[x] == MP_SIG) {
 817                         /* make array index a byte index */
 818                         ret = target + (x * sizeof(u_int32_t));
 819                         break;
 820                 }
 821         }
 822
 823         pmap_unmapdev((vm_offset_t)addr, map_size);
 824         return ret;
 825 }
 826
 827
 828 typedef struct BUSDATA {
 829         u_char  bus_id;
 830         enum busTypes bus_type;
 831 }       bus_datum;
 832
 833 typedef struct INTDATA {
 834         u_char  int_type;
 835         u_short int_flags;
 836         u_char  src_bus_id;
 837         u_char  src_bus_irq;
 838         u_char  dst_apic_id;
 839         u_char  dst_apic_int;
 840         u_char  int_vector;
 841 }       io_int, local_int;
 842
 843 typedef struct BUSTYPENAME {
 844         u_char  type;
 845         char    name[7];
 846 }       bus_type_name;
 847
 848 #ifdef APIC_IO
 849
 850 static bus_type_name bus_type_table[] =
 851 {
 852         {CBUS, "CBUS"},
 853         {CBUSII, "CBUSII"},
 854         {EISA, "EISA"},
 855         {MCA, "MCA"},
 856         {UNKNOWN_BUSTYPE, "---"},
 857         {ISA, "ISA"},
 858         {MCA, "MCA"},
 859         {UNKNOWN_BUSTYPE, "---"},
 860         {UNKNOWN_BUSTYPE, "---"},
 861         {UNKNOWN_BUSTYPE, "---"},
 862         {UNKNOWN_BUSTYPE, "---"},
 863         {UNKNOWN_BUSTYPE, "---"},
 864         {PCI, "PCI"},
 865         {UNKNOWN_BUSTYPE, "---"},
 866         {UNKNOWN_BUSTYPE, "---"},
 867         {UNKNOWN_BUSTYPE, "---"},
 868         {UNKNOWN_BUSTYPE, "---"},
 869         {XPRESS, "XPRESS"},
 870         {UNKNOWN_BUSTYPE, "---"}
 871 };
 872
 873 /* from MP spec v1.4, table 5-1 */
 874 static int default_data[7][5] =
 875 {
 876 /*   nbus, id0, type0, id1, type1 */
 877         {1, 0, ISA, 255, 255},
 878         {1, 0, EISA, 255, 255},
 879         {1, 0, EISA, 255, 255},
 880         {1, 0, MCA, 255, 255},
 881         {2, 0, ISA, 1, PCI},
 882         {2, 0, EISA, 1, PCI},
 883         {2, 0, MCA, 1, PCI}
 884 };
 885
 886 /* the bus data */
 887 static bus_datum *bus_data;
 888
 889 /* the IO INT data, one entry per possible APIC INTerrupt */
 890 static io_int  *io_apic_ints;
 891 static int nintrs;
 892
 893 #endif
 894
 895 static int processor_entry      (proc_entry_ptr entry, int cpu);
 896 #ifdef APIC_IO
 897 static int bus_entry            (bus_entry_ptr entry, int bus);
 898 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 899 static int int_entry            (int_entry_ptr entry, int intr);
 900 static int lookup_bus_type      (char *name);
 901 #endif
 902
 903
 904 /*
 905  * 1st pass on motherboard's Intel MP specification table.
 906  *
 907  * determines:
 908  *      cpu_apic_address (common to all CPUs)
 909  *      io_apic_address[N]
 910  *      mp_naps
 911  *      mp_nbusses
 912  *      mp_napics
 913  *      nintrs
 914  *      need_hyperthreading_fixup
 915  *      logical_cpus
 916  */
 917 static void
 918 mptable_pass1(struct mptable_pos *mpt)
 919 {
 920 #ifdef APIC_IO
 921         int     x;
 922 #endif
 923         mpfps_t fps;
 924         mpcth_t cth;
 925         int     totalSize;
 926         void*   position;
 927         int     count;
 928         int     type;
 929         u_int   id_mask;
 930
 931         POSTCODE(MPTABLE_PASS1_POST);
 932
 933         fps = mpt->mp_fps;
 934         KKASSERT(fps != NULL);
 935
 936 #ifdef APIC_IO
 937         /* clear various tables */
 938         for (x = 0; x < NAPICID; ++x) {
 939                 io_apic_address[x] = ~0;        /* IO APIC address table */
 940         }
 941 #endif
 942
 943         /* init everything to empty */
 944         mp_naps = 0;
 945 #ifdef APIC_IO
 946         mp_nbusses = 0;
 947         mp_napics = 0;
 948         nintrs = 0;
 949 #endif
 950         id_mask = 0;
 951
 952         /* check for use of 'default' configuration */
 953         if (fps->mpfb1 != 0) {
 954                 /* use default addresses */
 955                 cpu_apic_address = DEFAULT_APIC_BASE;
 956 #ifdef APIC_IO
 957                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 958 #endif
 959
 960                 /* fill in with defaults */
 961                 mp_naps = 2;            /* includes BSP */
 962 #if defined(APIC_IO)
 963                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 964                 mp_napics = 1;
 965                 nintrs = 16;
 966 #endif  /* APIC_IO */
 967         }
 968         else {
 969                 cth = mpt->mp_cth;
 970                 if (cth == NULL)
 971                         panic("MP Configuration Table Header MISSING!");
 972
 973                 cpu_apic_address = (vm_offset_t) cth->apic_address;
 974
 975                 /* walk the table, recording info of interest */
 976                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
 977                 position = (u_char *) cth + sizeof(struct MPCTH);
 978                 count = cth->entry_count;
 979
 980                 while (count--) {
 981                         switch (type = *(u_char *) position) {
 982                         case 0: /* processor_entry */
 983                                 if (((proc_entry_ptr)position)->cpu_flags
 984                                     & PROCENTRY_FLAG_EN) {
 985                                         ++mp_naps;
 986                                         id_mask |= 1 <<
 987                                             ((proc_entry_ptr)position)->apic_id;
 988                                 }
 989                                 break;
 990                         case 1: /* bus_entry */
 991 #ifdef APIC_IO
 992                                 ++mp_nbusses;
 993 #endif
 994                                 break;
 995                         case 2: /* io_apic_entry */
 996 #ifdef APIC_IO
 997                                 if (((io_apic_entry_ptr)position)->apic_flags
 998                                         & IOAPICENTRY_FLAG_EN)
 999                                         io_apic_address[mp_napics++] =
1000                                             (vm_offset_t)((io_apic_entry_ptr)
1001                                                 position)->apic_address;
1002 #endif
1003                                 break;
1004                         case 3: /* int_entry */
1005 #ifdef APIC_IO
1006                                 ++nintrs;
1007 #endif
1008                                 break;
1009                         case 4: /* int_entry */
1010                                 break;
1011                         default:
1012                                 panic("mpfps Base Table HOSED!");
1013                                 /* NOTREACHED */
1014                         }
1015
1016                         totalSize -= basetable_entry_types[type].length;
1017                         position = (uint8_t *)position +
1018                             basetable_entry_types[type].length;
1019                 }
1020         }
1021
1022         /* qualify the numbers */
1023         if (mp_naps > MAXCPU) {
1024                 kprintf("Warning: only using %d of %d available CPUs!\n",
1025                         MAXCPU, mp_naps);
1026                 mp_naps = MAXCPU;
1027         }
1028
1029         /* See if we need to fixup HT logical CPUs. */
1030         mptable_hyperthread_fixup(id_mask);
1031
1032         --mp_naps;      /* subtract the BSP */
1033 }
1034
1035
1036 /*
1037  * 2nd pass on motherboard's Intel MP specification table.
1038  *
1039  * sets:
1040  *      logical_cpus_mask
1041  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
1042  *      CPU_TO_ID(N), logical CPU to APIC ID table
1043  *      IO_TO_ID(N), logical IO to APIC ID table
1044  *      bus_data[N]
1045  *      io_apic_ints[N]
1046  */
1047 static int
1048 mptable_pass2(struct mptable_pos *mpt)
1049 {
1050         struct PROCENTRY proc;
1051         int     x;
1052         mpfps_t fps;
1053         mpcth_t cth;
1054         int     totalSize;
1055         void*   position;
1056         int     count;
1057         int     type;
1058         int     apic, bus, cpu, intr;
1059         int     i;
1060
1061         POSTCODE(MPTABLE_PASS2_POST);
1062
1063         fps = mpt->mp_fps;
1064         KKASSERT(fps != NULL);
1065
1066         /* Initialize fake proc entry for use with HT fixup. */
1067         bzero(&proc, sizeof(proc));
1068         proc.type = 0;
1069         proc.cpu_flags = PROCENTRY_FLAG_EN;
1070
1071 #ifdef APIC_IO
1072         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
1073             M_DEVBUF, M_WAITOK);
1074         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
1075             M_DEVBUF, M_WAITOK | M_ZERO);
1076         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
1077             M_DEVBUF, M_WAITOK);
1078         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
1079             M_DEVBUF, M_WAITOK);
1080 #endif
1081
1082 #ifdef APIC_IO
1083         for (i = 0; i < mp_napics; i++) {
1084                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
1085         }
1086 #endif
1087
1088         /* clear various tables */
1089         for (x = 0; x < NAPICID; ++x) {
1090                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
1091 #ifdef APIC_IO
1092                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
1093                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
1094 #endif
1095         }
1096
1097 #ifdef APIC_IO
1098         /* clear bus data table */
1099         for (x = 0; x < mp_nbusses; ++x)
1100                 bus_data[x].bus_id = 0xff;
1101
1102         /* clear IO APIC INT table */
1103         for (x = 0; x < (nintrs + 1); ++x) {
1104                 io_apic_ints[x].int_type = 0xff;
1105                 io_apic_ints[x].int_vector = 0xff;
1106         }
1107 #endif
1108
1109         /* record whether PIC or virtual-wire mode */
1110         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, fps->mpfb2 & 0x80);
1111
1112         /* check for use of 'default' configuration */
1113         if (fps->mpfb1 != 0)
1114                 return fps->mpfb1;      /* return default configuration type */
1115
1116         cth = mpt->mp_cth;
1117         if (cth == NULL)
1118                 panic("MP Configuration Table Header MISSING!");
1119
1120         /* walk the table, recording info of interest */
1121         totalSize = cth->base_table_length - sizeof(struct MPCTH);
1122         position = (u_char *) cth + sizeof(struct MPCTH);
1123         count = cth->entry_count;
1124         apic = bus = intr = 0;
1125         cpu = 1;                                /* pre-count the BSP */
1126
1127         while (count--) {
1128                 switch (type = *(u_char *) position) {
1129                 case 0:
1130                         if (processor_entry(position, cpu))
1131                                 ++cpu;
1132
1133                         if (need_hyperthreading_fixup) {
1134                                 /*
1135                                  * Create fake mptable processor entries
1136                                  * and feed them to processor_entry() to
1137                                  * enumerate the logical CPUs.
1138                                  */
1139                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
1140                                 for (i = 1; i < logical_cpus; i++) {
1141                                         proc.apic_id++;
1142                                         processor_entry(&proc, cpu);
1143                                         logical_cpus_mask |= (1 << cpu);
1144                                         cpu++;
1145                                 }
1146                         }
1147                         break;
1148                 case 1:
1149 #ifdef APIC_IO
1150                         if (bus_entry(position, bus))
1151                                 ++bus;
1152 #endif
1153                         break;
1154                 case 2:
1155 #ifdef APIC_IO
1156                         if (io_apic_entry(position, apic))
1157                                 ++apic;
1158 #endif
1159                         break;
1160                 case 3:
1161 #ifdef APIC_IO
1162                         if (int_entry(position, intr))
1163                                 ++intr;
1164 #endif
1165                         break;
1166                 case 4:
1167                         /* int_entry(position); */
1168                         break;
1169                 default:
1170                         panic("mpfps Base Table HOSED!");
1171                         /* NOTREACHED */
1172                 }
1173
1174                 totalSize -= basetable_entry_types[type].length;
1175                 position = (uint8_t *)position + basetable_entry_types[type].length;
1176         }
1177
1178         if (CPU_TO_ID(0) < 0)
1179                 panic("NO BSP found!");
1180
1181         /* report fact that its NOT a default configuration */
1182         return 0;
1183 }
1184
1185
1186 /*
1187  * Check if we should perform a hyperthreading "fix-up" to
1188  * enumerate any logical CPU's that aren't already listed
1189  * in the table.
1190  *
1191  * XXX: We assume that all of the physical CPUs in the
1192  * system have the same number of logical CPUs.
1193  *
1194  * XXX: We assume that APIC ID's are allocated such that
1195  * the APIC ID's for a physical processor are aligned
1196  * with the number of logical CPU's in the processor.
1197  */
1198 static void
1199 mptable_hyperthread_fixup(u_int id_mask)
1200 {
1201         int i, id, lcpus_max;
1202
1203         if ((cpu_feature & CPUID_HTT) == 0)
1204                 return;
1205
1206         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1207         if (lcpus_max <= 1)
1208                 return;
1209
1210         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1211                 /*
1212                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1213                  * Page 3-181, Table 3-20
1214                  * "The nearest power-of-2 integer that is not smaller
1215                  *  than EBX[23:16] is the number of unique initial APIC
1216                  *  IDs reserved for addressing different logical
1217                  *  processors in a physical package."
1218                  */
1219                 for (i = 0; ; ++i) {
1220                         if ((1 << i) >= lcpus_max) {
1221                                 lcpus_max = 1 << i;
1222                                 break;
1223                         }
1224                 }
1225         }
1226
1227         if (mp_naps == lcpus_max) {
1228                 /* We have nothing to fix */
1229                 return;
1230         } else if (mp_naps == 1) {
1231                 /* XXX this may be incorrect */
1232                 logical_cpus = lcpus_max;
1233         } else {
1234                 int cur, prev, dist;
1235
1236                 /*
1237                  * Calculate the distances between two nearest
1238                  * APIC IDs.  If all such distances are same,
1239                  * then it is the number of missing cpus that
1240                  * we are going to fill later.
1241                  */
1242                 dist = cur = prev = -1;
1243                 for (id = 0; id < MAXCPU; ++id) {
1244                         if ((id_mask & 1 << id) == 0)
1245                                 continue;
1246
1247                         cur = id;
1248                         if (prev >= 0) {
1249                                 int new_dist = cur - prev;
1250
1251                                 if (dist < 0)
1252                                         dist = new_dist;
1253
1254                                 /*
1255                                  * Make sure that all distances
1256                                  * between two nearest APIC IDs
1257                                  * are same.
1258                                  */
1259                                 if (dist != new_dist)
1260                                         return;
1261                         }
1262                         prev = cur;
1263                 }
1264                 if (dist == 1)
1265                         return;
1266
1267                 /* Must be power of 2 */
1268                 if (dist & (dist - 1))
1269                         return;
1270
1271                 /* Can't exceed CPU package capacity */
1272                 if (dist > lcpus_max)
1273                         logical_cpus = lcpus_max;
1274                 else
1275                         logical_cpus = dist;
1276         }
1277
1278         /*
1279          * For each APIC ID of a CPU that is set in the mask,
1280          * scan the other candidate APIC ID's for this
1281          * physical processor.  If any of those ID's are
1282          * already in the table, then kill the fixup.
1283          */
1284         for (id = 0; id < MAXCPU; id++) {
1285                 if ((id_mask & 1 << id) == 0)
1286                         continue;
1287                 /* First, make sure we are on a logical_cpus boundary. */
1288                 if (id % logical_cpus != 0)
1289                         return;
1290                 for (i = id + 1; i < id + logical_cpus; i++)
1291                         if ((id_mask & 1 << i) != 0)
1292                                 return;
1293         }
1294
1295         /*
1296          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1297          * mp_naps right now.
1298          */
1299         need_hyperthreading_fixup = 1;
1300         mp_naps *= logical_cpus;
1301 }
1302
1303 static int
1304 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1305 {
1306         mpfps_t fps = NULL;
1307         mpcth_t cth = NULL;
1308         vm_size_t cth_mapsz = 0;
1309
1310         bzero(mpt, sizeof(*mpt));
1311
1312         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1313         if (fps->pap != 0) {
1314                 /*
1315                  * Map configuration table header to get
1316                  * the base table size
1317                  */
1318                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1319                 cth_mapsz = cth->base_table_length;
1320                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1321
1322                 if (cth_mapsz < sizeof(*cth)) {
1323                         kprintf("invalid base MP table length %d\n",
1324                                 (int)cth_mapsz);
1325                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1326                         return EINVAL;
1327                 }
1328
1329                 /*
1330                  * Map the base table
1331                  */
1332                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1333         }
1334
1335         mpt->mp_fps = fps;
1336         mpt->mp_cth = cth;
1337         mpt->mp_cth_mapsz = cth_mapsz;
1338
1339         return 0;
1340 }
1341
1342 static void
1343 mptable_unmap(struct mptable_pos *mpt)
1344 {
1345         if (mpt->mp_cth != NULL) {
1346                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1347                 mpt->mp_cth = NULL;
1348                 mpt->mp_cth_mapsz = 0;
1349         }
1350         if (mpt->mp_fps != NULL) {
1351                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1352                 mpt->mp_fps = NULL;
1353         }
1354 }
1355
1356 #ifdef APIC_IO
1357
1358 void
1359 assign_apic_irq(int apic, int intpin, int irq)
1360 {
1361         int x;
1362
1363         if (int_to_apicintpin[irq].ioapic != -1)
1364                 panic("assign_apic_irq: inconsistent table");
1365
1366         int_to_apicintpin[irq].ioapic = apic;
1367         int_to_apicintpin[irq].int_pin = intpin;
1368         int_to_apicintpin[irq].apic_address = ioapic[apic];
1369         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1370
1371         for (x = 0; x < nintrs; x++) {
1372                 if ((io_apic_ints[x].int_type == 0 ||
1373                      io_apic_ints[x].int_type == 3) &&
1374                     io_apic_ints[x].int_vector == 0xff &&
1375                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1376                     io_apic_ints[x].dst_apic_int == intpin)
1377                         io_apic_ints[x].int_vector = irq;
1378         }
1379 }
1380
1381 void
1382 revoke_apic_irq(int irq)
1383 {
1384         int x;
1385         int oldapic;
1386         int oldintpin;
1387
1388         if (int_to_apicintpin[irq].ioapic == -1)
1389                 panic("revoke_apic_irq: inconsistent table");
1390
1391         oldapic = int_to_apicintpin[irq].ioapic;
1392         oldintpin = int_to_apicintpin[irq].int_pin;
1393
1394         int_to_apicintpin[irq].ioapic = -1;
1395         int_to_apicintpin[irq].int_pin = 0;
1396         int_to_apicintpin[irq].apic_address = NULL;
1397         int_to_apicintpin[irq].redirindex = 0;
1398
1399         for (x = 0; x < nintrs; x++) {
1400                 if ((io_apic_ints[x].int_type == 0 ||
1401                      io_apic_ints[x].int_type == 3) &&
1402                     io_apic_ints[x].int_vector != 0xff &&
1403                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1404                     io_apic_ints[x].dst_apic_int == oldintpin)
1405                         io_apic_ints[x].int_vector = 0xff;
1406         }
1407 }
1408
1409 /*
1410  * Allocate an IRQ
1411  */
1412 static void
1413 allocate_apic_irq(int intr)
1414 {
1415         int apic;
1416         int intpin;
1417         int irq;
1418
1419         if (io_apic_ints[intr].int_vector != 0xff)
1420                 return;         /* Interrupt handler already assigned */
1421
1422         if (io_apic_ints[intr].int_type != 0 &&
1423             (io_apic_ints[intr].int_type != 3 ||
1424              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1425               io_apic_ints[intr].dst_apic_int == 0)))
1426                 return;         /* Not INT or ExtInt on != (0, 0) */
1427
1428         irq = 0;
1429         while (irq < APIC_INTMAPSIZE &&
1430                int_to_apicintpin[irq].ioapic != -1)
1431                 irq++;
1432
1433         if (irq >= APIC_INTMAPSIZE)
1434                 return;         /* No free interrupt handlers */
1435
1436         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1437         intpin = io_apic_ints[intr].dst_apic_int;
1438
1439         assign_apic_irq(apic, intpin, irq);
1440 }
1441
1442
1443 static void
1444 swap_apic_id(int apic, int oldid, int newid)
1445 {
1446         int x;
1447         int oapic;
1448
1449
1450         if (oldid == newid)
1451                 return;                 /* Nothing to do */
1452
1453         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1454                apic, oldid, newid);
1455
1456         /* Swap physical APIC IDs in interrupt entries */
1457         for (x = 0; x < nintrs; x++) {
1458                 if (io_apic_ints[x].dst_apic_id == oldid)
1459                         io_apic_ints[x].dst_apic_id = newid;
1460                 else if (io_apic_ints[x].dst_apic_id == newid)
1461                         io_apic_ints[x].dst_apic_id = oldid;
1462         }
1463
1464         /* Swap physical APIC IDs in IO_TO_ID mappings */
1465         for (oapic = 0; oapic < mp_napics; oapic++)
1466                 if (IO_TO_ID(oapic) == newid)
1467                         break;
1468
1469         if (oapic < mp_napics) {
1470                 kprintf("Changing APIC ID for IO APIC #%d from "
1471                        "%d to %d in MP table\n",
1472                        oapic, newid, oldid);
1473                 IO_TO_ID(oapic) = oldid;
1474         }
1475         IO_TO_ID(apic) = newid;
1476 }
1477
1478
1479 static void
1480 fix_id_to_io_mapping(void)
1481 {
1482         int x;
1483
1484         for (x = 0; x < NAPICID; x++)
1485                 ID_TO_IO(x) = -1;
1486
1487         for (x = 0; x <= mp_naps; x++)
1488                 if (CPU_TO_ID(x) < NAPICID)
1489                         ID_TO_IO(CPU_TO_ID(x)) = x;
1490
1491         for (x = 0; x < mp_napics; x++)
1492                 if (IO_TO_ID(x) < NAPICID)
1493                         ID_TO_IO(IO_TO_ID(x)) = x;
1494 }
1495
1496
1497 static int
1498 first_free_apic_id(void)
1499 {
1500         int freeid, x;
1501
1502         for (freeid = 0; freeid < NAPICID; freeid++) {
1503                 for (x = 0; x <= mp_naps; x++)
1504                         if (CPU_TO_ID(x) == freeid)
1505                                 break;
1506                 if (x <= mp_naps)
1507                         continue;
1508                 for (x = 0; x < mp_napics; x++)
1509                         if (IO_TO_ID(x) == freeid)
1510                                 break;
1511                 if (x < mp_napics)
1512                         continue;
1513                 return freeid;
1514         }
1515         return freeid;
1516 }
1517
1518
1519 static int
1520 io_apic_id_acceptable(int apic, int id)
1521 {
1522         int cpu;                /* Logical CPU number */
1523         int oapic;              /* Logical IO APIC number for other IO APIC */
1524
1525         if (id >= NAPICID)
1526                 return 0;       /* Out of range */
1527
1528         for (cpu = 0; cpu <= mp_naps; cpu++)
1529                 if (CPU_TO_ID(cpu) == id)
1530                         return 0;       /* Conflict with CPU */
1531
1532         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1533                 if (IO_TO_ID(oapic) == id)
1534                         return 0;       /* Conflict with other APIC */
1535
1536         return 1;               /* ID is acceptable for IO APIC */
1537 }
1538
1539 static
1540 io_int *
1541 io_apic_find_int_entry(int apic, int pin)
1542 {
1543         int     x;
1544
1545         /* search each of the possible INTerrupt sources */
1546         for (x = 0; x < nintrs; ++x) {
1547                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1548                     (pin == io_apic_ints[x].dst_apic_int))
1549                         return (&io_apic_ints[x]);
1550         }
1551         return NULL;
1552 }
1553
1554 #endif
1555
1556 /*
1557  * parse an Intel MP specification table
1558  */
1559 static void
1560 mptable_fix(void)
1561 {
1562 #ifdef APIC_IO
1563         int     x;
1564         int     id;
1565         int     apic;           /* IO APIC unit number */
1566         int     freeid;         /* Free physical APIC ID */
1567         int     physid;         /* Current physical IO APIC ID */
1568         io_int *io14;
1569         int     bus_0 = 0;      /* Stop GCC warning */
1570         int     bus_pci = 0;    /* Stop GCC warning */
1571         int     num_pci_bus;
1572
1573         /*
1574          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1575          * did it wrong.  The MP spec says that when more than 1 PCI bus
1576          * exists the BIOS must begin with bus entries for the PCI bus and use
1577          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1578          * exists the BIOS can choose to ignore this ordering, and indeed many
1579          * MP motherboards do ignore it.  This causes a problem when the PCI
1580          * sub-system makes requests of the MP sub-system based on PCI bus
1581          * numbers.     So here we look for the situation and renumber the
1582          * busses and associated INTs in an effort to "make it right".
1583          */
1584
1585         /* find bus 0, PCI bus, count the number of PCI busses */
1586         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1587                 if (bus_data[x].bus_id == 0) {
1588                         bus_0 = x;
1589                 }
1590                 if (bus_data[x].bus_type == PCI) {
1591                         ++num_pci_bus;
1592                         bus_pci = x;
1593                 }
1594         }
1595         /*
1596          * bus_0 == slot of bus with ID of 0
1597          * bus_pci == slot of last PCI bus encountered
1598          */
1599
1600         /* check the 1 PCI bus case for sanity */
1601         /* if it is number 0 all is well */
1602         if (num_pci_bus == 1 &&
1603             bus_data[bus_pci].bus_id != 0) {
1604
1605                 /* mis-numbered, swap with whichever bus uses slot 0 */
1606
1607                 /* swap the bus entry types */
1608                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1609                 bus_data[bus_0].bus_type = PCI;
1610
1611                 /* swap each relavant INTerrupt entry */
1612                 id = bus_data[bus_pci].bus_id;
1613                 for (x = 0; x < nintrs; ++x) {
1614                         if (io_apic_ints[x].src_bus_id == id) {
1615                                 io_apic_ints[x].src_bus_id = 0;
1616                         }
1617                         else if (io_apic_ints[x].src_bus_id == 0) {
1618                                 io_apic_ints[x].src_bus_id = id;
1619                         }
1620                 }
1621         }
1622
1623         /* Assign IO APIC IDs.
1624          *
1625          * First try the existing ID. If a conflict is detected, try
1626          * the ID in the MP table.  If a conflict is still detected, find
1627          * a free id.
1628          *
1629          * We cannot use the ID_TO_IO table before all conflicts has been
1630          * resolved and the table has been corrected.
1631          */
1632         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1633
1634                 /* First try to use the value set by the BIOS */
1635                 physid = io_apic_get_id(apic);
1636                 if (io_apic_id_acceptable(apic, physid)) {
1637                         if (IO_TO_ID(apic) != physid)
1638                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1639                         continue;
1640                 }
1641
1642                 /* Then check if the value in the MP table is acceptable */
1643                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1644                         continue;
1645
1646                 /* Last resort, find a free APIC ID and use it */
1647                 freeid = first_free_apic_id();
1648                 if (freeid >= NAPICID)
1649                         panic("No free physical APIC IDs found");
1650
1651                 if (io_apic_id_acceptable(apic, freeid)) {
1652                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1653                         continue;
1654                 }
1655                 panic("Free physical APIC ID not usable");
1656         }
1657         fix_id_to_io_mapping();
1658
1659         /* detect and fix broken Compaq MP table */
1660         if (apic_int_type(0, 0) == -1) {
1661                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1662                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1663                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1664                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1665                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1666                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1667                 nintrs++;
1668         } else if (apic_int_type(0, 0) == 0) {
1669                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1670                 for (x = 0; x < nintrs; ++x)
1671                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1672                             (0 == io_apic_ints[x].dst_apic_int)) {
1673                                 io_apic_ints[x].int_type = 3;
1674                                 io_apic_ints[x].int_vector = 0xff;
1675                                 break;
1676                         }
1677         }
1678
1679         /*
1680          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1681          * controllers universally come in pairs.  If IRQ 14 is specified
1682          * as an ISA interrupt, then IRQ 15 had better be too.
1683          *
1684          * [ Shuttle XPC / AMD Athlon X2 ]
1685          *      The MPTable is missing an entry for IRQ 15.  Note that the
1686          *      ACPI table has an entry for both 14 and 15.
1687          */
1688         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1689                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1690                 io14 = io_apic_find_int_entry(0, 14);
1691                 io_apic_ints[nintrs] = *io14;
1692                 io_apic_ints[nintrs].src_bus_irq = 15;
1693                 io_apic_ints[nintrs].dst_apic_int = 15;
1694                 nintrs++;
1695         }
1696 #endif
1697 }
1698
1699 #ifdef APIC_IO
1700
1701 /* Assign low level interrupt handlers */
1702 static void
1703 setup_apic_irq_mapping(void)
1704 {
1705         int     x;
1706         int     int_vector;
1707
1708         /* Clear array */
1709         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1710                 int_to_apicintpin[x].ioapic = -1;
1711                 int_to_apicintpin[x].int_pin = 0;
1712                 int_to_apicintpin[x].apic_address = NULL;
1713                 int_to_apicintpin[x].redirindex = 0;
1714         }
1715
1716         /* First assign ISA/EISA interrupts */
1717         for (x = 0; x < nintrs; x++) {
1718                 int_vector = io_apic_ints[x].src_bus_irq;
1719                 if (int_vector < APIC_INTMAPSIZE &&
1720                     io_apic_ints[x].int_vector == 0xff &&
1721                     int_to_apicintpin[int_vector].ioapic == -1 &&
1722                     (apic_int_is_bus_type(x, ISA) ||
1723                      apic_int_is_bus_type(x, EISA)) &&
1724                     io_apic_ints[x].int_type == 0) {
1725                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1726                                         io_apic_ints[x].dst_apic_int,
1727                                         int_vector);
1728                 }
1729         }
1730
1731         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1732         for (x = 0; x < nintrs; x++) {
1733                 if (io_apic_ints[x].dst_apic_int == 0 &&
1734                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1735                     io_apic_ints[x].int_vector == 0xff &&
1736                     int_to_apicintpin[0].ioapic == -1 &&
1737                     io_apic_ints[x].int_type == 3) {
1738                         assign_apic_irq(0, 0, 0);
1739                         break;
1740                 }
1741         }
1742
1743         /* Assign PCI interrupts */
1744         for (x = 0; x < nintrs; ++x) {
1745                 if (io_apic_ints[x].int_type == 0 &&
1746                     io_apic_ints[x].int_vector == 0xff &&
1747                     apic_int_is_bus_type(x, PCI))
1748                         allocate_apic_irq(x);
1749         }
1750 }
1751
1752 #endif
1753
1754 void
1755 mp_set_cpuids(int cpu_id, int apic_id)
1756 {
1757         CPU_TO_ID(cpu_id) = apic_id;
1758         ID_TO_CPU(apic_id) = cpu_id;
1759 }
1760
1761 static int
1762 processor_entry(proc_entry_ptr entry, int cpu)
1763 {
1764         KKASSERT(cpu > 0);
1765
1766         /* check for usability */
1767         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1768                 return 0;
1769
1770         if(entry->apic_id >= NAPICID)
1771                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1772         /* check for BSP flag */
1773         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1774                 mp_set_cpuids(0, entry->apic_id);
1775                 return 0;       /* its already been counted */
1776         }
1777
1778         /* add another AP to list, if less than max number of CPUs */
1779         else if (cpu < MAXCPU) {
1780                 mp_set_cpuids(cpu, entry->apic_id);
1781                 return 1;
1782         }
1783
1784         return 0;
1785 }
1786
1787 #ifdef APIC_IO
1788
1789 static int
1790 bus_entry(bus_entry_ptr entry, int bus)
1791 {
1792         int     x;
1793         char    c, name[8];
1794
1795         /* encode the name into an index */
1796         for (x = 0; x < 6; ++x) {
1797                 if ((c = entry->bus_type[x]) == ' ')
1798                         break;
1799                 name[x] = c;
1800         }
1801         name[x] = '\0';
1802
1803         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1804                 panic("unknown bus type: '%s'", name);
1805
1806         bus_data[bus].bus_id = entry->bus_id;
1807         bus_data[bus].bus_type = x;
1808
1809         return 1;
1810 }
1811
1812 static int
1813 io_apic_entry(io_apic_entry_ptr entry, int apic)
1814 {
1815         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1816                 return 0;
1817
1818         IO_TO_ID(apic) = entry->apic_id;
1819         if (entry->apic_id < NAPICID)
1820                 ID_TO_IO(entry->apic_id) = apic;
1821
1822         return 1;
1823 }
1824
1825 static int
1826 lookup_bus_type(char *name)
1827 {
1828         int     x;
1829
1830         for (x = 0; x < MAX_BUSTYPE; ++x)
1831                 if (strcmp(bus_type_table[x].name, name) == 0)
1832                         return bus_type_table[x].type;
1833
1834         return UNKNOWN_BUSTYPE;
1835 }
1836
1837 static int
1838 int_entry(int_entry_ptr entry, int intr)
1839 {
1840         int apic;
1841
1842         io_apic_ints[intr].int_type = entry->int_type;
1843         io_apic_ints[intr].int_flags = entry->int_flags;
1844         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1845         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1846         if (entry->dst_apic_id == 255) {
1847                 /* This signal goes to all IO APICS.  Select an IO APIC
1848                    with sufficient number of interrupt pins */
1849                 for (apic = 0; apic < mp_napics; apic++)
1850                         if (((io_apic_read(apic, IOAPIC_VER) &
1851                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1852                             entry->dst_apic_int)
1853                                 break;
1854                 if (apic < mp_napics)
1855                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1856                 else
1857                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1858         } else
1859                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1860         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1861
1862         return 1;
1863 }
1864
1865 static int
1866 apic_int_is_bus_type(int intr, int bus_type)
1867 {
1868         int     bus;
1869
1870         for (bus = 0; bus < mp_nbusses; ++bus)
1871                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1872                     && ((int) bus_data[bus].bus_type == bus_type))
1873                         return 1;
1874
1875         return 0;
1876 }
1877
1878 /*
1879  * Given a traditional ISA INT mask, return an APIC mask.
1880  */
1881 u_int
1882 isa_apic_mask(u_int isa_mask)
1883 {
1884         int isa_irq;
1885         int apic_pin;
1886
1887 #if defined(SKIP_IRQ15_REDIRECT)
1888         if (isa_mask == (1 << 15)) {
1889                 kprintf("skipping ISA IRQ15 redirect\n");
1890                 return isa_mask;
1891         }
1892 #endif  /* SKIP_IRQ15_REDIRECT */
1893
1894         isa_irq = ffs(isa_mask);                /* find its bit position */
1895         if (isa_irq == 0)                       /* doesn't exist */
1896                 return 0;
1897         --isa_irq;                              /* make it zero based */
1898
1899         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1900         if (apic_pin == -1)
1901                 return 0;
1902
1903         return (1 << apic_pin);                 /* convert pin# to a mask */
1904 }
1905
1906 /*
1907  * Determine which APIC pin an ISA/EISA INT is attached to.
1908  */
1909 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1910 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1911 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1912 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1913
1914 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1915 int
1916 isa_apic_irq(int isa_irq)
1917 {
1918         int     intr;
1919
1920         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1921                 if (INTTYPE(intr) == 0) {               /* standard INT */
1922                         if (SRCBUSIRQ(intr) == isa_irq) {
1923                                 if (apic_int_is_bus_type(intr, ISA) ||
1924                                     apic_int_is_bus_type(intr, EISA)) {
1925                                         if (INTIRQ(intr) == 0xff)
1926                                                 return -1; /* unassigned */
1927                                         return INTIRQ(intr);    /* found */
1928                                 }
1929                         }
1930                 }
1931         }
1932         return -1;                                      /* NOT found */
1933 }
1934
1935
1936 /*
1937  * Determine which APIC pin a PCI INT is attached to.
1938  */
1939 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1940 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1941 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1942 int
1943 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1944 {
1945         int     intr;
1946
1947         --pciInt;                                       /* zero based */
1948
1949         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1950                 if ((INTTYPE(intr) == 0)                /* standard INT */
1951                     && (SRCBUSID(intr) == pciBus)
1952                     && (SRCBUSDEVICE(intr) == pciDevice)
1953                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1954                         if (apic_int_is_bus_type(intr, PCI)) {
1955                                 if (INTIRQ(intr) == 0xff) {
1956                                         kprintf("IOAPIC: pci_apic_irq() "
1957                                                 "failed\n");
1958                                         return -1;      /* unassigned */
1959                                 }
1960                                 return INTIRQ(intr);    /* exact match */
1961                         }
1962                 }
1963         }
1964
1965         return -1;                                      /* NOT found */
1966 }
1967
1968 int
1969 next_apic_irq(int irq)
1970 {
1971         int intr, ointr;
1972         int bus, bustype;
1973
1974         bus = 0;
1975         bustype = 0;
1976         for (intr = 0; intr < nintrs; intr++) {
1977                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1978                         continue;
1979                 bus = SRCBUSID(intr);
1980                 bustype = apic_bus_type(bus);
1981                 if (bustype != ISA &&
1982                     bustype != EISA &&
1983                     bustype != PCI)
1984                         continue;
1985                 break;
1986         }
1987         if (intr >= nintrs) {
1988                 return -1;
1989         }
1990         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1991                 if (INTTYPE(ointr) != 0)
1992                         continue;
1993                 if (bus != SRCBUSID(ointr))
1994                         continue;
1995                 if (bustype == PCI) {
1996                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1997                                 continue;
1998                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1999                                 continue;
2000                 }
2001                 if (bustype == ISA || bustype == EISA) {
2002                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
2003                                 continue;
2004                 }
2005                 if (INTPIN(intr) == INTPIN(ointr))
2006                         continue;
2007                 break;
2008         }
2009         if (ointr >= nintrs) {
2010                 return -1;
2011         }
2012         return INTIRQ(ointr);
2013 }
2014 #undef SRCBUSLINE
2015 #undef SRCBUSDEVICE
2016 #undef SRCBUSID
2017 #undef SRCBUSIRQ
2018
2019 #undef INTPIN
2020 #undef INTIRQ
2021 #undef INTAPIC
2022 #undef INTTYPE
2023
2024 #endif
2025
2026 /*
2027  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
2028  *
2029  * XXX FIXME:
2030  *  Exactly what this means is unclear at this point.  It is a solution
2031  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
2032  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
2033  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
2034  *  option.
2035  */
2036 int
2037 undirect_isa_irq(int rirq)
2038 {
2039 #if defined(READY)
2040         if (bootverbose)
2041             kprintf("Freeing redirected ISA irq %d.\n", rirq);
2042         /** FIXME: tickle the MB redirector chip */
2043         return /* XXX */;
2044 #else
2045         if (bootverbose)
2046             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
2047         return 0;
2048 #endif  /* READY */
2049 }
2050
2051
2052 /*
2053  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
2054  */
2055 int
2056 undirect_pci_irq(int rirq)
2057 {
2058 #if defined(READY)
2059         if (bootverbose)
2060                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
2061
2062         /** FIXME: tickle the MB redirector chip */
2063         return /* XXX */;
2064 #else
2065         if (bootverbose)
2066                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
2067                        rirq);
2068         return 0;
2069 #endif  /* READY */
2070 }
2071
2072
2073 #ifdef APIC_IO
2074
2075 /*
2076  * given a bus ID, return:
2077  *  the bus type if found
2078  *  -1 if NOT found
2079  */
2080 int
2081 apic_bus_type(int id)
2082 {
2083         int     x;
2084
2085         for (x = 0; x < mp_nbusses; ++x)
2086                 if (bus_data[x].bus_id == id)
2087                         return bus_data[x].bus_type;
2088
2089         return -1;
2090 }
2091
2092 /*
2093  * given a LOGICAL APIC# and pin#, return:
2094  *  the associated src bus ID if found
2095  *  -1 if NOT found
2096  */
2097 int
2098 apic_src_bus_id(int apic, int pin)
2099 {
2100         int     x;
2101
2102         /* search each of the possible INTerrupt sources */
2103         for (x = 0; x < nintrs; ++x)
2104                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2105                     (pin == io_apic_ints[x].dst_apic_int))
2106                         return (io_apic_ints[x].src_bus_id);
2107
2108         return -1;              /* NOT found */
2109 }
2110
2111 /*
2112  * given a LOGICAL APIC# and pin#, return:
2113  *  the associated src bus IRQ if found
2114  *  -1 if NOT found
2115  */
2116 int
2117 apic_src_bus_irq(int apic, int pin)
2118 {
2119         int     x;
2120
2121         for (x = 0; x < nintrs; x++)
2122                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2123                     (pin == io_apic_ints[x].dst_apic_int))
2124                         return (io_apic_ints[x].src_bus_irq);
2125
2126         return -1;              /* NOT found */
2127 }
2128
2129
2130 /*
2131  * given a LOGICAL APIC# and pin#, return:
2132  *  the associated INTerrupt type if found
2133  *  -1 if NOT found
2134  */
2135 int
2136 apic_int_type(int apic, int pin)
2137 {
2138         int     x;
2139
2140         /* search each of the possible INTerrupt sources */
2141         for (x = 0; x < nintrs; ++x) {
2142                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2143                     (pin == io_apic_ints[x].dst_apic_int))
2144                         return (io_apic_ints[x].int_type);
2145         }
2146         return -1;              /* NOT found */
2147 }
2148
2149 /*
2150  * Return the IRQ associated with an APIC pin
2151  */
2152 int
2153 apic_irq(int apic, int pin)
2154 {
2155         int x;
2156         int res;
2157
2158         for (x = 0; x < nintrs; ++x) {
2159                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2160                     (pin == io_apic_ints[x].dst_apic_int)) {
2161                         res = io_apic_ints[x].int_vector;
2162                         if (res == 0xff)
2163                                 return -1;
2164                         if (apic != int_to_apicintpin[res].ioapic)
2165                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2166                         if (pin != int_to_apicintpin[res].int_pin)
2167                                 panic("apic_irq inconsistent table (2)");
2168                         return res;
2169                 }
2170         }
2171         return -1;
2172 }
2173
2174
2175 /*
2176  * given a LOGICAL APIC# and pin#, return:
2177  *  the associated trigger mode if found
2178  *  -1 if NOT found
2179  */
2180 int
2181 apic_trigger(int apic, int pin)
2182 {
2183         int     x;
2184
2185         /* search each of the possible INTerrupt sources */
2186         for (x = 0; x < nintrs; ++x)
2187                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2188                     (pin == io_apic_ints[x].dst_apic_int))
2189                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2190
2191         return -1;              /* NOT found */
2192 }
2193
2194
2195 /*
2196  * given a LOGICAL APIC# and pin#, return:
2197  *  the associated 'active' level if found
2198  *  -1 if NOT found
2199  */
2200 int
2201 apic_polarity(int apic, int pin)
2202 {
2203         int     x;
2204
2205         /* search each of the possible INTerrupt sources */
2206         for (x = 0; x < nintrs; ++x)
2207                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2208                     (pin == io_apic_ints[x].dst_apic_int))
2209                         return (io_apic_ints[x].int_flags & 0x03);
2210
2211         return -1;              /* NOT found */
2212 }
2213
2214 #endif
2215
2216 /*
2217  * set data according to MP defaults
2218  * FIXME: probably not complete yet...
2219  */
2220 static void
2221 mptable_default(int type)
2222 {
2223         int     ap_cpu_id, boot_cpu_id;
2224 #if defined(APIC_IO)
2225         int     io_apic_id;
2226         int     pin;
2227 #endif  /* APIC_IO */
2228
2229 #if 0
2230         kprintf("  MP default config type: %d\n", type);
2231         switch (type) {
2232         case 1:
2233                 kprintf("   bus: ISA, APIC: 82489DX\n");
2234                 break;
2235         case 2:
2236                 kprintf("   bus: EISA, APIC: 82489DX\n");
2237                 break;
2238         case 3:
2239                 kprintf("   bus: EISA, APIC: 82489DX\n");
2240                 break;
2241         case 4:
2242                 kprintf("   bus: MCA, APIC: 82489DX\n");
2243                 break;
2244         case 5:
2245                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2246                 break;
2247         case 6:
2248                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2249                 break;
2250         case 7:
2251                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2252                 break;
2253         default:
2254                 kprintf("   future type\n");
2255                 break;
2256                 /* NOTREACHED */
2257         }
2258 #endif  /* 0 */
2259
2260         boot_cpu_id = (lapic->id & APIC_ID_MASK) >> 24;
2261         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
2262
2263         /* BSP */
2264         CPU_TO_ID(0) = boot_cpu_id;
2265         ID_TO_CPU(boot_cpu_id) = 0;
2266
2267         /* one and only AP */
2268         CPU_TO_ID(1) = ap_cpu_id;
2269         ID_TO_CPU(ap_cpu_id) = 1;
2270
2271 #if defined(APIC_IO)
2272         /* one and only IO APIC */
2273         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2274
2275         /*
2276          * sanity check, refer to MP spec section 3.6.6, last paragraph
2277          * necessary as some hardware isn't properly setting up the IO APIC
2278          */
2279 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2280         if (io_apic_id != 2) {
2281 #else
2282         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2283 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2284                 io_apic_set_id(0, 2);
2285                 io_apic_id = 2;
2286         }
2287         IO_TO_ID(0) = io_apic_id;
2288         ID_TO_IO(io_apic_id) = 0;
2289 #endif  /* APIC_IO */
2290
2291         /* fill out bus entries */
2292         switch (type) {
2293         case 1:
2294         case 2:
2295         case 3:
2296         case 4:
2297         case 5:
2298         case 6:
2299         case 7:
2300 #ifdef APIC_IO
2301                 bus_data[0].bus_id = default_data[type - 1][1];
2302                 bus_data[0].bus_type = default_data[type - 1][2];
2303                 bus_data[1].bus_id = default_data[type - 1][3];
2304                 bus_data[1].bus_type = default_data[type - 1][4];
2305 #endif
2306                 break;
2307
2308         /* case 4: case 7:                 MCA NOT supported */
2309         default:                /* illegal/reserved */
2310                 panic("BAD default MP config: %d", type);
2311                 /* NOTREACHED */
2312         }
2313
2314 #if defined(APIC_IO)
2315         /* general cases from MP v1.4, table 5-2 */
2316         for (pin = 0; pin < 16; ++pin) {
2317                 io_apic_ints[pin].int_type = 0;
2318                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2319                 io_apic_ints[pin].src_bus_id = 0;
2320                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2321                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2322                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2323         }
2324
2325         /* special cases from MP v1.4, table 5-2 */
2326         if (type == 2) {
2327                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2328                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2329 #if !defined(APIC_MIXED_MODE)
2330                 /** FIXME: ??? */
2331                 panic("sorry, can't support type 2 default yet");
2332 #endif  /* APIC_MIXED_MODE */
2333         }
2334         else
2335                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2336
2337         if (type == 7)
2338                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2339         else
2340                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2341 #endif  /* APIC_IO */
2342 }
2343
2344 /*
2345  * Map a physical memory address representing I/O into KVA.  The I/O
2346  * block is assumed not to cross a page boundary.
2347  */
2348 void *
2349 permanent_io_mapping(vm_paddr_t pa)
2350 {
2351         KKASSERT(pa < 0x100000000LL);
2352
2353         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2354 }
2355
2356 /*
2357  * start each AP in our list
2358  */
2359 static int
2360 start_all_aps(u_int boot_addr)
2361 {
2362         vm_offset_t va = boot_address + KERNBASE;
2363         u_int64_t *pt4, *pt3, *pt2;
2364         int     x, i, pg;
2365         int     shift;
2366         int     smicount;
2367         int     smibest;
2368         int     smilast;
2369         u_char  mpbiosreason;
2370         u_long  mpbioswarmvec;
2371         struct mdglobaldata *gd;
2372         struct privatespace *ps;
2373
2374         POSTCODE(START_ALL_APS_POST);
2375
2376         /* Initialize BSP's local APIC */
2377         apic_initialize(TRUE);
2378
2379         /* install the AP 1st level boot code */
2380         pmap_kenter(va, boot_address);
2381         cpu_invlpg((void *)va);         /* JG XXX */
2382         bcopy(mptramp_start, (void *)va, bootMP_size);
2383
2384         /* Locate the page tables, they'll be below the trampoline */
2385         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2386         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2387         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2388
2389         /* Create the initial 1GB replicated page tables */
2390         for (i = 0; i < 512; i++) {
2391                 /* Each slot of the level 4 pages points to the same level 3 page */
2392                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2393                 pt4[i] |= PG_V | PG_RW | PG_U;
2394
2395                 /* Each slot of the level 3 pages points to the same level 2 page */
2396                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2397                 pt3[i] |= PG_V | PG_RW | PG_U;
2398
2399                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2400                 pt2[i] = i * (2 * 1024 * 1024);
2401                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2402         }
2403
2404         /* save the current value of the warm-start vector */
2405         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2406         outb(CMOS_REG, BIOS_RESET);
2407         mpbiosreason = inb(CMOS_DATA);
2408
2409         /* setup a vector to our boot code */
2410         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2411         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2412         outb(CMOS_REG, BIOS_RESET);
2413         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2414
2415         /*
2416          * If we have a TSC we can figure out the SMI interrupt rate.
2417          * The SMI does not necessarily use a constant rate.  Spend
2418          * up to 250ms trying to figure it out.
2419          */
2420         smibest = 0;
2421         if (cpu_feature & CPUID_TSC) {
2422                 set_apic_timer(275000);
2423                 smilast = read_apic_timer();
2424                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2425                         smicount = smitest();
2426                         if (smibest == 0 || smilast - smicount < smibest)
2427                                 smibest = smilast - smicount;
2428                         smilast = smicount;
2429                 }
2430                 if (smibest > 250000)
2431                         smibest = 0;
2432                 if (smibest) {
2433                         smibest = smibest * (int64_t)1000000 /
2434                                   get_apic_timer_frequency();
2435                 }
2436         }
2437         if (smibest)
2438                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2439                         1000000 / smibest, smibest);
2440
2441         /* start each AP */
2442         for (x = 1; x <= mp_naps; ++x) {
2443
2444                 /* This is a bit verbose, it will go away soon.  */
2445
2446                 /* first page of AP's private space */
2447                 pg = x * x86_64_btop(sizeof(struct privatespace));
2448
2449                 /* allocate new private data page(s) */
2450                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2451                                 MDGLOBALDATA_BASEALLOC_SIZE);
2452
2453                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2454                 bzero(gd, sizeof(*gd));
2455                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2456
2457                 /* prime data page for it to use */
2458                 mi_gdinit(&gd->mi, x);
2459                 cpu_gdinit(gd, x);
2460                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2461                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2462                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2463                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2464                 gd->gd_CADDR1 = ps->CPAGE1;
2465                 gd->gd_CADDR2 = ps->CPAGE2;
2466                 gd->gd_CADDR3 = ps->CPAGE3;
2467                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2468                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2469                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2470
2471                 /* setup a vector to our boot code */
2472                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2473                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2474                 outb(CMOS_REG, BIOS_RESET);
2475                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2476
2477                 /*
2478                  * Setup the AP boot stack
2479                  */
2480                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2481                 bootAP = x;
2482
2483                 /* attempt to start the Application Processor */
2484                 CHECK_INIT(99); /* setup checkpoints */
2485                 if (!start_ap(gd, boot_addr, smibest)) {
2486                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2487                         CHECK_PRINT("trace");   /* show checkpoints */
2488                         /* better panic as the AP may be running loose */
2489                         kprintf("panic y/n? [y] ");
2490                         if (cngetc() != 'n')
2491                                 panic("bye-bye");
2492                 }
2493                 CHECK_PRINT("trace");           /* show checkpoints */
2494
2495                 /* record its version info */
2496                 cpu_apic_versions[x] = cpu_apic_versions[0];
2497         }
2498
2499         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2500         ncpus = x;
2501
2502         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2503         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2504                 ;
2505         --shift;
2506         ncpus2_shift = shift;
2507         ncpus2 = 1 << shift;
2508         ncpus2_mask = ncpus2 - 1;
2509
2510         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2511         if ((1 << shift) < ncpus)
2512                 ++shift;
2513         ncpus_fit = 1 << shift;
2514         ncpus_fit_mask = ncpus_fit - 1;
2515
2516         /* build our map of 'other' CPUs */
2517         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2518         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2519         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2520
2521         /* fill in our (BSP) APIC version */
2522         cpu_apic_versions[0] = lapic->version;
2523
2524         /* restore the warmstart vector */
2525         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2526         outb(CMOS_REG, BIOS_RESET);
2527         outb(CMOS_DATA, mpbiosreason);
2528
2529         /*
2530          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2531          * up, clean out the P==V mapping we did earlier.
2532          */
2533         pmap_set_opt();
2534
2535         /* number of APs actually started */
2536         return ncpus - 1;
2537 }
2538
2539
2540 /*
2541  * load the 1st level AP boot code into base memory.
2542  */
2543
2544 /* targets for relocation */
2545 extern void bigJump(void);
2546 extern void bootCodeSeg(void);
2547 extern void bootDataSeg(void);
2548 extern void MPentry(void);
2549 extern u_int MP_GDT;
2550 extern u_int mp_gdtbase;
2551
2552 #if 0
2553
2554 static void
2555 install_ap_tramp(u_int boot_addr)
2556 {
2557         int     x;
2558         int     size = *(int *) ((u_long) & bootMP_size);
2559         u_char *src = (u_char *) ((u_long) bootMP);
2560         u_char *dst = (u_char *) boot_addr + KERNBASE;
2561         u_int   boot_base = (u_int) bootMP;
2562         u_int8_t *dst8;
2563         u_int16_t *dst16;
2564         u_int32_t *dst32;
2565
2566         POSTCODE(INSTALL_AP_TRAMP_POST);
2567
2568         for (x = 0; x < size; ++x)
2569                 *dst++ = *src++;
2570
2571         /*
2572          * modify addresses in code we just moved to basemem. unfortunately we
2573          * need fairly detailed info about mpboot.s for this to work.  changes
2574          * to mpboot.s might require changes here.
2575          */
2576
2577         /* boot code is located in KERNEL space */
2578         dst = (u_char *) boot_addr + KERNBASE;
2579
2580         /* modify the lgdt arg */
2581         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2582         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2583
2584         /* modify the ljmp target for MPentry() */
2585         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2586         *dst32 = ((u_int) MPentry - KERNBASE);
2587
2588         /* modify the target for boot code segment */
2589         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2590         dst8 = (u_int8_t *) (dst16 + 1);
2591         *dst16 = (u_int) boot_addr & 0xffff;
2592         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2593
2594         /* modify the target for boot data segment */
2595         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2596         dst8 = (u_int8_t *) (dst16 + 1);
2597         *dst16 = (u_int) boot_addr & 0xffff;
2598         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2599 }
2600
2601 #endif
2602
2603 /*
2604  * This function starts the AP (application processor) identified
2605  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2606  * to accomplish this.  This is necessary because of the nuances
2607  * of the different hardware we might encounter.  It ain't pretty,
2608  * but it seems to work.
2609  *
2610  * NOTE: eventually an AP gets to ap_init(), which is called just
2611  * before the AP goes into the LWKT scheduler's idle loop.
2612  */
2613 static int
2614 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2615 {
2616         int     physical_cpu;
2617         int     vector;
2618         u_long  icr_lo, icr_hi;
2619
2620         POSTCODE(START_AP_POST);
2621
2622         /* get the PHYSICAL APIC ID# */
2623         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2624
2625         /* calculate the vector */
2626         vector = (boot_addr >> 12) & 0xff;
2627
2628         /* We don't want anything interfering */
2629         cpu_disable_intr();
2630
2631         /* Make sure the target cpu sees everything */
2632         wbinvd();
2633
2634         /*
2635          * Try to detect when a SMI has occurred, wait up to 200ms.
2636          *
2637          * If a SMI occurs during an AP reset but before we issue
2638          * the STARTUP command, the AP may brick.  To work around
2639          * this problem we hold off doing the AP startup until
2640          * after we have detected the SMI.  Hopefully another SMI
2641          * will not occur before we finish the AP startup.
2642          *
2643          * Retries don't seem to help.  SMIs have a window of opportunity
2644          * and if USB->legacy keyboard emulation is enabled in the BIOS
2645          * the interrupt rate can be quite high.
2646          *
2647          * NOTE: Don't worry about the L1 cache load, it might bloat
2648          *       ldelta a little but ndelta will be so huge when the SMI
2649          *       occurs the detection logic will still work fine.
2650          */
2651         if (smibest) {
2652                 set_apic_timer(200000);
2653                 smitest();
2654         }
2655
2656         /*
2657          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2658          * and running the target CPU. OR this INIT IPI might be latched (P5
2659          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2660          * ignored.
2661          *
2662          * see apic/apicreg.h for icr bit definitions.
2663          *
2664          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2665          */
2666
2667         /*
2668          * Setup the address for the target AP.  We can setup
2669          * icr_hi once and then just trigger operations with
2670          * icr_lo.
2671          */
2672         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2673         icr_hi |= (physical_cpu << 24);
2674         icr_lo = lapic->icr_lo & 0xfff00000;
2675         lapic->icr_hi = icr_hi;
2676
2677         /*
2678          * Do an INIT IPI: assert RESET
2679          *
2680          * Use edge triggered mode to assert INIT
2681          */
2682         lapic->icr_lo = icr_lo | 0x00004500;
2683         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2684                  /* spin */ ;
2685
2686         /*
2687          * The spec calls for a 10ms delay but we may have to use a
2688          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2689          * interrupt.  We have other loops here too and dividing by 2
2690          * doesn't seem to be enough even after subtracting 350us,
2691          * so we divide by 4.
2692          *
2693          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2694          * interrupt was detected we use the full 10ms.
2695          */
2696         if (smibest == 0)
2697                 u_sleep(10000);
2698         else if (smibest < 150 * 4 + 350)
2699                 u_sleep(150);
2700         else if ((smibest - 350) / 4 < 10000)
2701                 u_sleep((smibest - 350) / 4);
2702         else
2703                 u_sleep(10000);
2704
2705         /*
2706          * Do an INIT IPI: deassert RESET
2707          *
2708          * Use level triggered mode to deassert.  It is unclear
2709          * why we need to do this.
2710          */
2711         lapic->icr_lo = icr_lo | 0x00008500;
2712         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2713                  /* spin */ ;
2714         u_sleep(150);                           /* wait 150us */
2715
2716         /*
2717          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2718          * latched, (P5 bug) this 1st STARTUP would then terminate
2719          * immediately, and the previously started INIT IPI would continue. OR
2720          * the previous INIT IPI has already run. and this STARTUP IPI will
2721          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2722          * will run.
2723          */
2724         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2725         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2726                  /* spin */ ;
2727         u_sleep(200);           /* wait ~200uS */
2728
2729         /*
2730          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2731          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2732          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2733          * recognized after hardware RESET or INIT IPI.
2734          */
2735         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2736         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2737                  /* spin */ ;
2738
2739         /* Resume normal operation */
2740         cpu_enable_intr();
2741
2742         /* wait for it to start, see ap_init() */
2743         set_apic_timer(5000000);/* == 5 seconds */
2744         while (read_apic_timer()) {
2745                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2746                         return 1;       /* return SUCCESS */
2747         }
2748
2749         return 0;               /* return FAILURE */
2750 }
2751
2752 static
2753 int
2754 smitest(void)
2755 {
2756         int64_t ltsc;
2757         int64_t ntsc;
2758         int64_t ldelta;
2759         int64_t ndelta;
2760         int count;
2761
2762         ldelta = 0;
2763         ndelta = 0;
2764         while (read_apic_timer()) {
2765                 ltsc = rdtsc();
2766                 for (count = 0; count < 100; ++count)
2767                         ntsc = rdtsc(); /* force loop to occur */
2768                 if (ldelta) {
2769                         ndelta = ntsc - ltsc;
2770                         if (ldelta > ndelta)
2771                                 ldelta = ndelta;
2772                         if (ndelta > ldelta * 2)
2773                                 break;
2774                 } else {
2775                         ldelta = ntsc - ltsc;
2776                 }
2777         }
2778         return(read_apic_timer());
2779 }
2780
2781 /*
2782  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2783  *
2784  * If for some reason we were unable to start all cpus we cannot safely
2785  * use broadcast IPIs.
2786  */
2787 void
2788 smp_invltlb(void)
2789 {
2790 #ifdef SMP
2791         if (smp_startup_mask == smp_active_mask) {
2792                 all_but_self_ipi(XINVLTLB_OFFSET);
2793         } else {
2794                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2795                         APIC_DELMODE_FIXED);
2796         }
2797 #endif
2798 }
2799
2800 /*
2801  * When called the executing CPU will send an IPI to all other CPUs
2802  *  requesting that they halt execution.
2803  *
2804  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2805  *
2806  *  - Signals all CPUs in map to stop.
2807  *  - Waits for each to stop.
2808  *
2809  * Returns:
2810  *  -1: error
2811  *   0: NA
2812  *   1: ok
2813  *
2814  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2815  *            from executing at same time.
2816  */
2817 int
2818 stop_cpus(u_int map)
2819 {
2820         map &= smp_active_mask;
2821
2822         /* send the Xcpustop IPI to all CPUs in map */
2823         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2824
2825         while ((stopped_cpus & map) != map)
2826                 /* spin */ ;
2827
2828         return 1;
2829 }
2830
2831
2832 /*
2833  * Called by a CPU to restart stopped CPUs.
2834  *
2835  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2836  *
2837  *  - Signals all CPUs in map to restart.
2838  *  - Waits for each to restart.
2839  *
2840  * Returns:
2841  *  -1: error
2842  *   0: NA
2843  *   1: ok
2844  */
2845 int
2846 restart_cpus(u_int map)
2847 {
2848         /* signal other cpus to restart */
2849         started_cpus = map & smp_active_mask;
2850
2851         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2852                 /* spin */ ;
2853
2854         return 1;
2855 }
2856
2857 /*
2858  * This is called once the mpboot code has gotten us properly relocated
2859  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2860  * and when it returns the scheduler will call the real cpu_idle() main
2861  * loop for the idlethread.  Interrupts are disabled on entry and should
2862  * remain disabled at return.
2863  */
2864 void
2865 ap_init(void)
2866 {
2867         u_int   apic_id;
2868
2869         /*
2870          * Adjust smp_startup_mask to signal the BSP that we have started
2871          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2872          * is waiting for our signal.
2873          *
2874          * We can't set our bit in smp_active_mask yet because we are holding
2875          * interrupts physically disabled and remote cpus could deadlock
2876          * trying to send us an IPI.
2877          */
2878         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2879         cpu_mfence();
2880
2881         /*
2882          * Interlock for finalization.  Wait until mp_finish is non-zero,
2883          * then get the MP lock.
2884          *
2885          * Note: We are in a critical section.
2886          *
2887          * Note: We have to synchronize td_mpcount to our desired MP state
2888          * before calling cpu_try_mplock().
2889          *
2890          * Note: we are the idle thread, we can only spin.
2891          *
2892          * Note: The load fence is memory volatile and prevents the compiler
2893          * from improperly caching mp_finish, and the cpu from improperly
2894          * caching it.
2895          */
2896         while (mp_finish == 0)
2897             cpu_lfence();
2898         ++curthread->td_mpcount;
2899         while (cpu_try_mplock() == 0)
2900             ;
2901
2902         if (cpu_feature & CPUID_TSC) {
2903             /*
2904              * The BSP is constantly updating tsc0_offset, figure out the
2905              * relative difference to synchronize ktrdump.
2906              */
2907             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2908         }
2909
2910         /* BSP may have changed PTD while we're waiting for the lock */
2911         cpu_invltlb();
2912
2913 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2914         lidt(&r_idt);
2915 #endif
2916
2917         /* Build our map of 'other' CPUs. */
2918         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2919
2920         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2921
2922         /* A quick check from sanity claus */
2923         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2924         if (mycpu->gd_cpuid != apic_id) {
2925                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2926                 kprintf("SMP: apic_id = %d\n", apic_id);
2927 #if JGXXX
2928                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2929 #endif
2930                 panic("cpuid mismatch! boom!!");
2931         }
2932
2933         /* Initialize AP's local APIC for irq's */
2934         apic_initialize(FALSE);
2935
2936         /* Set memory range attributes for this CPU to match the BSP */
2937         mem_range_AP_init();
2938
2939         /*
2940          * Once we go active we must process any IPIQ messages that may
2941          * have been queued, because no actual IPI will occur until we
2942          * set our bit in the smp_active_mask.  If we don't the IPI
2943          * message interlock could be left set which would also prevent
2944          * further IPIs.
2945          *
2946          * The idle loop doesn't expect the BGL to be held and while
2947          * lwkt_switch() normally cleans things up this is a special case
2948          * because we returning almost directly into the idle loop.
2949          *
2950          * The idle thread is never placed on the runq, make sure
2951          * nothing we've done put it there.
2952          */
2953         KKASSERT(curthread->td_mpcount == 1);
2954         smp_active_mask |= 1 << mycpu->gd_cpuid;
2955
2956         /*
2957          * Enable interrupts here.  idle_restore will also do it, but
2958          * doing it here lets us clean up any strays that got posted to
2959          * the CPU during the AP boot while we are still in a critical
2960          * section.
2961          */
2962         __asm __volatile("sti; pause; pause"::);
2963         mdcpu->gd_fpending = 0;
2964
2965         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2966         lwkt_process_ipiq();
2967
2968         /*
2969          * Releasing the mp lock lets the BSP finish up the SMP init
2970          */
2971         rel_mplock();
2972         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2973 }
2974
2975 /*
2976  * Get SMP fully working before we start initializing devices.
2977  */
2978 static
2979 void
2980 ap_finish(void)
2981 {
2982         mp_finish = 1;
2983         if (bootverbose)
2984                 kprintf("Finish MP startup\n");
2985         if (cpu_feature & CPUID_TSC)
2986                 tsc0_offset = rdtsc();
2987         tsc_offsets[0] = 0;
2988         rel_mplock();
2989         while (smp_active_mask != smp_startup_mask) {
2990                 cpu_lfence();
2991                 if (cpu_feature & CPUID_TSC)
2992                         tsc0_offset = rdtsc();
2993         }
2994         while (try_mplock() == 0)
2995                 ;
2996         if (bootverbose)
2997                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2998 }
2999
3000 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
3001
3002 void
3003 cpu_send_ipiq(int dcpu)
3004 {
3005         if ((1 << dcpu) & smp_active_mask)
3006                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
3007 }
3008
3009 #if 0   /* single_apic_ipi_passive() not working yet */
3010 /*
3011  * Returns 0 on failure, 1 on success
3012  */
3013 int
3014 cpu_send_ipiq_passive(int dcpu)
3015 {
3016         int r = 0;
3017         if ((1 << dcpu) & smp_active_mask) {
3018                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
3019                                         APIC_DELMODE_FIXED);
3020         }
3021         return(r);
3022 }
3023 #endif
3024