mptable: Assign index for each IOAPIC
[dragonfly.git] / sys / platform / pc32 / i386 / mp_machdep.c
1 /*
2  * Copyright (c) 1996, by Steve Passe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. The name of the developer may NOT be used to endorse or promote products
11  *    derived from this software without specific prior written permission.
12  *
13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
23  * SUCH DAMAGE.
24  *
25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
27  */
28
29 #include "opt_cpu.h"
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/sysctl.h>
35 #include <sys/malloc.h>
36 #include <sys/memrange.h>
37 #include <sys/cons.h>   /* cngetc() */
38 #include <sys/machintr.h>
39
40 #include <vm/vm.h>
41 #include <vm/vm_param.h>
42 #include <vm/pmap.h>
43 #include <vm/vm_kern.h>
44 #include <vm/vm_extern.h>
45 #include <sys/lock.h>
46 #include <vm/vm_map.h>
47 #include <sys/user.h>
48 #ifdef GPROF 
49 #include <sys/gmon.h>
50 #endif
51
52 #include <sys/mplock2.h>
53
54 #include <machine/smp.h>
55 #include <machine_base/apic/apicreg.h>
56 #include <machine/atomic.h>
57 #include <machine/cpufunc.h>
58 #include <machine/cputypes.h>
59 #include <machine_base/apic/mpapic.h>
60 #include <machine/psl.h>
61 #include <machine/segments.h>
62 #include <machine/tss.h>
63 #include <machine/specialreg.h>
64 #include <machine/globaldata.h>
65 #include <machine/pmap_inval.h>
66
67 #include <machine/md_var.h>             /* setidt() */
68 #include <machine_base/icu/icu.h>       /* IPIs */
69 #include <machine/intr_machdep.h>       /* IPIs */
70
71 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
72
73 #define WARMBOOT_TARGET         0
74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
76
77 #define BIOS_BASE               (0xf0000)
78 #define BIOS_BASE2              (0xe0000)
79 #define BIOS_SIZE               (0x10000)
80 #define BIOS_COUNT              (BIOS_SIZE/4)
81
82 #define CMOS_REG                (0x70)
83 #define CMOS_DATA               (0x71)
84 #define BIOS_RESET              (0x0f)
85 #define BIOS_WARM               (0x0a)
86
87 #define PROCENTRY_FLAG_EN       0x01
88 #define PROCENTRY_FLAG_BP       0x02
89 #define IOAPICENTRY_FLAG_EN     0x01
90
91
92 /* MP Floating Pointer Structure */
93 typedef struct MPFPS {
94         char    signature[4];
95         u_int32_t pap;
96         u_char  length;
97         u_char  spec_rev;
98         u_char  checksum;
99         u_char  mpfb1;
100         u_char  mpfb2;
101         u_char  mpfb3;
102         u_char  mpfb4;
103         u_char  mpfb5;
104 }      *mpfps_t;
105
106 /* MP Configuration Table Header */
107 typedef struct MPCTH {
108         char    signature[4];
109         u_short base_table_length;
110         u_char  spec_rev;
111         u_char  checksum;
112         u_char  oem_id[8];
113         u_char  product_id[12];
114         void   *oem_table_pointer;
115         u_short oem_table_size;
116         u_short entry_count;
117         void   *apic_address;
118         u_short extended_table_length;
119         u_char  extended_table_checksum;
120         u_char  reserved;
121 }      *mpcth_t;
122
123
124 typedef struct PROCENTRY {
125         u_char  type;
126         u_char  apic_id;
127         u_char  apic_version;
128         u_char  cpu_flags;
129         u_long  cpu_signature;
130         u_long  feature_flags;
131         u_long  reserved1;
132         u_long  reserved2;
133 }      *proc_entry_ptr;
134
135 typedef struct BUSENTRY {
136         u_char  type;
137         u_char  bus_id;
138         char    bus_type[6];
139 }      *bus_entry_ptr;
140
141 typedef struct IOAPICENTRY {
142         u_char  type;
143         u_char  apic_id;
144         u_char  apic_version;
145         u_char  apic_flags;
146         void   *apic_address;
147 }      *io_apic_entry_ptr;
148
149 typedef struct INTENTRY {
150         u_char  type;
151         u_char  int_type;
152         u_short int_flags;
153         u_char  src_bus_id;
154         u_char  src_bus_irq;
155         u_char  dst_apic_id;
156         u_char  dst_apic_int;
157 }      *int_entry_ptr;
158
159 /* descriptions of MP basetable entries */
160 typedef struct BASETABLE_ENTRY {
161         u_char  type;
162         u_char  length;
163         char    name[16];
164 }       basetable_entry;
165
166 struct mptable_pos {
167         mpfps_t         mp_fps;
168         mpcth_t         mp_cth;
169         vm_size_t       mp_cth_mapsz;
170 };
171
172 #define MPTABLE_POS_USE_DEFAULT(mpt) \
173         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
174
175 struct mptable_bus {
176         int             mb_id;
177         int             mb_type;        /* MPTABLE_BUS_ */
178         TAILQ_ENTRY(mptable_bus) mb_link;
179 };
180
181 #define MPTABLE_BUS_ISA         0
182 #define MPTABLE_BUS_PCI         1
183
184 struct mptable_bus_info {
185         TAILQ_HEAD(, mptable_bus) mbi_list;
186 };
187
188 struct mptable_pci_int {
189         int             mpci_bus;
190         int             mpci_dev;
191         int             mpci_pin;
192
193         int             mpci_ioapic_idx;
194         int             mpci_ioapic_pin;
195         TAILQ_ENTRY(mptable_pci_int) mpci_link;
196 };
197
198 struct mptable_ioapic {
199         int             mio_idx;
200         int             mio_apic_id;
201         uint32_t        mio_addr;
202         TAILQ_ENTRY(mptable_ioapic) mio_link;
203 };
204
205 typedef int     (*mptable_iter_func)(void *, const void *, int);
206
207 /*
208  * this code MUST be enabled here and in mpboot.s.
209  * it follows the very early stages of AP boot by placing values in CMOS ram.
210  * it NORMALLY will never be needed and thus the primitive method for enabling.
211  *
212  */
213 #if defined(CHECK_POINTS)
214 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
215 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
216
217 #define CHECK_INIT(D);                          \
218         CHECK_WRITE(0x34, (D));                 \
219         CHECK_WRITE(0x35, (D));                 \
220         CHECK_WRITE(0x36, (D));                 \
221         CHECK_WRITE(0x37, (D));                 \
222         CHECK_WRITE(0x38, (D));                 \
223         CHECK_WRITE(0x39, (D));
224
225 #define CHECK_PRINT(S);                         \
226         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
227            (S),                                 \
228            CHECK_READ(0x34),                    \
229            CHECK_READ(0x35),                    \
230            CHECK_READ(0x36),                    \
231            CHECK_READ(0x37),                    \
232            CHECK_READ(0x38),                    \
233            CHECK_READ(0x39));
234
235 #else                           /* CHECK_POINTS */
236
237 #define CHECK_INIT(D)
238 #define CHECK_PRINT(S)
239
240 #endif                          /* CHECK_POINTS */
241
242 /*
243  * Values to send to the POST hardware.
244  */
245 #define MP_BOOTADDRESS_POST     0x10
246 #define MP_PROBE_POST           0x11
247 #define MPTABLE_PASS1_POST      0x12
248
249 #define MP_START_POST           0x13
250 #define MP_ENABLE_POST          0x14
251 #define MPTABLE_PASS2_POST      0x15
252
253 #define START_ALL_APS_POST      0x16
254 #define INSTALL_AP_TRAMP_POST   0x17
255 #define START_AP_POST           0x18
256
257 #define MP_ANNOUNCE_POST        0x19
258
259 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
260 int     current_postcode;
261
262 /** XXX FIXME: what system files declare these??? */
263 extern struct region_descriptor r_gdt, r_idt;
264
265 int     mp_naps;                /* # of Applications processors */
266 #ifdef SMP /* APIC-IO */
267 static int      mp_nbusses;     /* # of busses */
268 int     mp_napics;              /* # of IO APICs */
269 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
270 u_int32_t *io_apic_versions;
271 #endif
272 extern  int nkpt;
273
274 u_int32_t cpu_apic_versions[MAXCPU];
275 int64_t tsc0_offset;
276 extern int64_t tsc_offsets[];
277
278 extern u_long ebda_addr;
279
280 #ifdef SMP /* APIC-IO */
281 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
282 #endif
283
284 /*
285  * APIC ID logical/physical mapping structures.
286  * We oversize these to simplify boot-time config.
287  */
288 int     cpu_num_to_apic_id[NAPICID];
289 #ifdef SMP /* APIC-IO */
290 int     io_num_to_apic_id[NAPICID];
291 #endif
292 int     apic_id_to_logical[NAPICID];
293
294 /* AP uses this during bootstrap.  Do not staticize.  */
295 char *bootSTK;
296 static int bootAP;
297
298 /* Hotwire a 0->4MB V==P mapping */
299 extern pt_entry_t *KPTphys;
300
301 /*
302  * SMP page table page.  Setup by locore to point to a page table
303  * page from which we allocate per-cpu privatespace areas io_apics,
304  * and so forth.
305  */
306
307 #define IO_MAPPING_START_INDEX  \
308                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
309
310 extern pt_entry_t *SMPpt;
311 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
312
313 struct pcb stoppcbs[MAXCPU];
314
315 static basetable_entry basetable_entry_types[] =
316 {
317         {0, 20, "Processor"},
318         {1, 8, "Bus"},
319         {2, 8, "I/O APIC"},
320         {3, 8, "I/O INT"},
321         {4, 8, "Local INT"}
322 };
323
324 /*
325  * Local data and functions.
326  */
327
328 static u_int    boot_address;
329 static u_int    base_memory;
330 static int      mp_finish;
331
332 static void     mp_enable(u_int boot_addr);
333
334 static int      mptable_iterate_entries(const mpcth_t,
335                     mptable_iter_func, void *);
336 static int      mptable_search(void);
337 static int      mptable_search_sig(u_int32_t target, int count);
338 static int      mptable_hyperthread_fixup(cpumask_t, int);
339 #ifdef SMP /* APIC-IO */
340 static void     mptable_pass1(struct mptable_pos *);
341 static void     mptable_pass2(struct mptable_pos *);
342 static void     mptable_default(int type);
343 static void     mptable_fix(void);
344 #endif
345 static int      mptable_map(struct mptable_pos *);
346 static void     mptable_unmap(struct mptable_pos *);
347 static void     mptable_imcr(struct mptable_pos *);
348 static void     mptable_bus_info_alloc(const mpcth_t,
349                     struct mptable_bus_info *);
350 static void     mptable_bus_info_free(struct mptable_bus_info *);
351
352 static int      mptable_lapic_probe(struct lapic_enumerator *);
353 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
354 static void     mptable_lapic_default(void);
355
356 static int      mptable_ioapic_probe(struct ioapic_enumerator *);
357 static void     mptable_ioapic_enumerate(struct ioapic_enumerator *);
358
359 #ifdef SMP /* APIC-IO */
360 static void     setup_apic_irq_mapping(void);
361 static int      apic_int_is_bus_type(int intr, int bus_type);
362 #endif
363 static int      start_all_aps(u_int boot_addr);
364 static void     install_ap_tramp(u_int boot_addr);
365 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
366 static int      smitest(void);
367
368 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
369 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
370 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
371
372 static vm_paddr_t       mptable_fps_phyaddr;
373 static int              mptable_use_default;
374 static TAILQ_HEAD(mptable_pci_int_list, mptable_pci_int) mptable_pci_int_list =
375         TAILQ_HEAD_INITIALIZER(mptable_pci_int_list);
376 static TAILQ_HEAD(mptable_ioapic_list, mptable_ioapic) mptable_ioapic_list =
377         TAILQ_HEAD_INITIALIZER(mptable_ioapic_list);
378
379 /*
380  * Calculate usable address in base memory for AP trampoline code.
381  */
382 u_int
383 mp_bootaddress(u_int basemem)
384 {
385         POSTCODE(MP_BOOTADDRESS_POST);
386
387         base_memory = basemem;
388
389         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
390         if ((base_memory - boot_address) < bootMP_size)
391                 boot_address -= 4096;   /* not enough, lower by 4k */
392
393         return boot_address;
394 }
395
396
397 static void
398 mptable_probe(void)
399 {
400         struct mptable_pos mpt;
401         int error;
402
403         KKASSERT(mptable_fps_phyaddr == 0);
404
405         mptable_fps_phyaddr = mptable_search();
406         if (mptable_fps_phyaddr == 0)
407                 return;
408
409         error = mptable_map(&mpt);
410         if (error) {
411                 mptable_fps_phyaddr = 0;
412                 return;
413         }
414
415         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
416                 kprintf("MPTABLE: use default configuration\n");
417                 mptable_use_default = 1;
418         }
419
420         mptable_unmap(&mpt);
421 }
422 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
423
424 /*
425  * Look for an Intel MP spec table (ie, SMP capable hardware).
426  */
427 static int
428 mptable_search(void)
429 {
430         int     x;
431         u_int32_t target;
432  
433         /*
434          * Make sure our SMPpt[] page table is big enough to hold all the
435          * mappings we need.
436          */
437         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
438
439         POSTCODE(MP_PROBE_POST);
440
441         /* see if EBDA exists */
442         if (ebda_addr != 0) {
443                 /* search first 1K of EBDA */
444                 target = (u_int32_t)ebda_addr;
445                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
446                         return x;
447         } else {
448                 /* last 1K of base memory, effective 'top of base' passed in */
449                 target = (u_int32_t)(base_memory - 0x400);
450                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
451                         return x;
452         }
453
454         /* search the BIOS */
455         target = (u_int32_t)BIOS_BASE;
456         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
457                 return x;
458
459         /* search the extended BIOS */
460         target = (u_int32_t)BIOS_BASE2;
461         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
462                 return x;
463
464         /* nothing found */
465         return 0;
466 }
467
468 static int
469 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
470 {
471         int count, total_size;
472         const void *position;
473
474         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
475         total_size = cth->base_table_length - sizeof(struct MPCTH);
476         position = (const uint8_t *)cth + sizeof(struct MPCTH);
477         count = cth->entry_count;
478
479         while (count--) {
480                 int type, error;
481
482                 KKASSERT(total_size >= 0);
483                 if (total_size == 0) {
484                         kprintf("invalid base MP table, "
485                                 "entry count and length mismatch\n");
486                         return EINVAL;
487                 }
488
489                 type = *(const uint8_t *)position;
490                 switch (type) {
491                 case 0: /* processor_entry */
492                 case 1: /* bus_entry */
493                 case 2: /* io_apic_entry */
494                 case 3: /* int_entry */
495                 case 4: /* int_entry */
496                         break;
497                 default:
498                         kprintf("unknown base MP table entry type %d\n", type);
499                         return EINVAL;
500                 }
501
502                 if (total_size < basetable_entry_types[type].length) {
503                         kprintf("invalid base MP table length, "
504                                 "does not contain all entries\n");
505                         return EINVAL;
506                 }
507                 total_size -= basetable_entry_types[type].length;
508
509                 error = func(arg, position, type);
510                 if (error)
511                         return error;
512
513                 position = (const uint8_t *)position +
514                     basetable_entry_types[type].length;
515         }
516         return 0;
517 }
518
519
520 /*
521  * Startup the SMP processors.
522  */
523 void
524 mp_start(void)
525 {
526         POSTCODE(MP_START_POST);
527         mp_enable(boot_address);
528 }
529
530
531 /*
532  * Print various information about the SMP system hardware and setup.
533  */
534 void
535 mp_announce(void)
536 {
537         int     x;
538
539         POSTCODE(MP_ANNOUNCE_POST);
540
541         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
542         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
543         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
544         for (x = 1; x <= mp_naps; ++x) {
545                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
546                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
547         }
548
549 if (apic_io_enable) {
550         for (x = 0; x < mp_napics; ++x) {
551                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
552                 kprintf(", version: 0x%08x", io_apic_versions[x]);
553                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
554         }
555 } else {
556         kprintf(" Warning: APIC I/O disabled\n");
557 }
558 }
559
560 /*
561  * AP cpu's call this to sync up protected mode.
562  *
563  * WARNING!  We must ensure that the cpu is sufficiently initialized to
564  * be able to use to the FP for our optimized bzero/bcopy code before
565  * we enter more mainstream C code.
566  *
567  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
568  */
569 void
570 init_secondary(void)
571 {
572         int     gsel_tss;
573         int     x, myid = bootAP;
574         u_int   cr0;
575         struct mdglobaldata *md;
576         struct privatespace *ps;
577
578         ps = &CPU_prvspace[myid];
579
580         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
581         gdt_segs[GPROC0_SEL].ssd_base =
582                 (int) &ps->mdglobaldata.gd_common_tss;
583         ps->mdglobaldata.mi.gd_prvspace = ps;
584
585         for (x = 0; x < NGDT; x++) {
586                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
587         }
588
589         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
590         r_gdt.rd_base = (int) &gdt[myid * NGDT];
591         lgdt(&r_gdt);                   /* does magic intra-segment return */
592
593         lidt(&r_idt);
594
595         lldt(_default_ldt);
596         mdcpu->gd_currentldt = _default_ldt;
597
598         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
599         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
600
601         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
602
603         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
604         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
605         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
606         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
607         md->gd_common_tssd = *md->gd_tss_gdt;
608         ltr(gsel_tss);
609
610         /*
611          * Set to a known state:
612          * Set by mpboot.s: CR0_PG, CR0_PE
613          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
614          */
615         cr0 = rcr0();
616         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
617         load_cr0(cr0);
618         pmap_set_opt();         /* PSE/4MB pages, etc */
619
620         /* set up CPU registers and state */
621         cpu_setregs();
622
623         /* set up FPU state on the AP */
624         npxinit(__INITIAL_NPXCW__);
625
626         /* set up SSE registers */
627         enable_sse();
628 }
629
630 /*******************************************************************
631  * local functions and data
632  */
633
634 /*
635  * start the SMP system
636  */
637 static void
638 mp_enable(u_int boot_addr)
639 {
640         int     apic;
641         u_int   ux;
642         struct mptable_pos mpt;
643
644         POSTCODE(MP_ENABLE_POST);
645
646         lapic_config();
647
648         if (apic_io_enable)
649                 ioapic_config();
650
651         if (mptable_fps_phyaddr) {
652                 mptable_map(&mpt);
653                 mptable_imcr(&mpt);
654                 mptable_unmap(&mpt);
655         }
656 if (apic_io_enable) {
657
658         if (!mptable_fps_phyaddr)
659                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
660
661         mptable_map(&mpt);
662
663         /*
664          * Examine the MP table for needed info
665          */
666         mptable_pass1(&mpt);
667         mptable_pass2(&mpt);
668
669         mptable_unmap(&mpt);
670
671         /* Post scan cleanup */
672         mptable_fix();
673
674         setup_apic_irq_mapping();
675
676         /* fill the LOGICAL io_apic_versions table */
677         for (apic = 0; apic < mp_napics; ++apic) {
678                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
679                 io_apic_versions[apic] = ux;
680                 io_apic_set_id(apic, IO_TO_ID(apic));
681         }
682
683         /* program each IO APIC in the system */
684         for (apic = 0; apic < mp_napics; ++apic)
685                 if (io_apic_setup(apic) < 0)
686                         panic("IO APIC setup failure");
687
688 }
689
690         /*
691          * These are required for SMP operation
692          */
693
694         /* install a 'Spurious INTerrupt' vector */
695         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
696                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
697
698         /* install an inter-CPU IPI for TLB invalidation */
699         setidt(XINVLTLB_OFFSET, Xinvltlb,
700                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
701
702         /* install an inter-CPU IPI for IPIQ messaging */
703         setidt(XIPIQ_OFFSET, Xipiq,
704                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
705
706         /* install a timer vector */
707         setidt(XTIMER_OFFSET, Xtimer,
708                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
709         
710         /* install an inter-CPU IPI for CPU stop/restart */
711         setidt(XCPUSTOP_OFFSET, Xcpustop,
712                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
713
714         /* start each Application Processor */
715         start_all_aps(boot_addr);
716 }
717
718
719 /*
720  * look for the MP spec signature
721  */
722
723 /* string defined by the Intel MP Spec as identifying the MP table */
724 #define MP_SIG          0x5f504d5f      /* _MP_ */
725 #define NEXT(X)         ((X) += 4)
726 static int
727 mptable_search_sig(u_int32_t target, int count)
728 {
729         vm_size_t map_size;
730         u_int32_t *addr;
731         int x, ret;
732
733         KKASSERT(target != 0);
734
735         map_size = count * sizeof(u_int32_t);
736         addr = pmap_mapdev((vm_paddr_t)target, map_size);
737
738         ret = 0;
739         for (x = 0; x < count; NEXT(x)) {
740                 if (addr[x] == MP_SIG) {
741                         /* make array index a byte index */
742                         ret = target + (x * sizeof(u_int32_t));
743                         break;
744                 }
745         }
746
747         pmap_unmapdev((vm_offset_t)addr, map_size);
748         return ret;
749 }
750
751
752 typedef struct BUSDATA {
753         u_char  bus_id;
754         enum busTypes bus_type;
755 }       bus_datum;
756
757 typedef struct INTDATA {
758         u_char  int_type;
759         u_short int_flags;
760         u_char  src_bus_id;
761         u_char  src_bus_irq;
762         u_char  dst_apic_id;
763         u_char  dst_apic_int;
764         u_char  int_vector;
765 }       io_int, local_int;
766
767 typedef struct BUSTYPENAME {
768         u_char  type;
769         char    name[7];
770 }       bus_type_name;
771
772 static bus_type_name bus_type_table[] =
773 {
774         {CBUS, "CBUS"},
775         {CBUSII, "CBUSII"},
776         {EISA, "EISA"},
777         {MCA, "MCA"},
778         {UNKNOWN_BUSTYPE, "---"},
779         {ISA, "ISA"},
780         {MCA, "MCA"},
781         {UNKNOWN_BUSTYPE, "---"},
782         {UNKNOWN_BUSTYPE, "---"},
783         {UNKNOWN_BUSTYPE, "---"},
784         {UNKNOWN_BUSTYPE, "---"},
785         {UNKNOWN_BUSTYPE, "---"},
786         {PCI, "PCI"},
787         {UNKNOWN_BUSTYPE, "---"},
788         {UNKNOWN_BUSTYPE, "---"},
789         {UNKNOWN_BUSTYPE, "---"},
790         {UNKNOWN_BUSTYPE, "---"},
791         {XPRESS, "XPRESS"},
792         {UNKNOWN_BUSTYPE, "---"}
793 };
794 /* from MP spec v1.4, table 5-1 */
795 static int default_data[7][5] =
796 {
797 /*   nbus, id0, type0, id1, type1 */
798         {1, 0, ISA, 255, 255},
799         {1, 0, EISA, 255, 255},
800         {1, 0, EISA, 255, 255},
801         {1, 0, MCA, 255, 255},
802         {2, 0, ISA, 1, PCI},
803         {2, 0, EISA, 1, PCI},
804         {2, 0, MCA, 1, PCI}
805 };
806
807
808 /* the bus data */
809 static bus_datum *bus_data;
810
811 /* the IO INT data, one entry per possible APIC INTerrupt */
812 static io_int  *io_apic_ints;
813 static int nintrs;
814
815 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
816 static int bus_entry            (const struct BUSENTRY *entry, int bus);
817 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
818 static int int_entry            (const struct INTENTRY *entry, int intr);
819 static int lookup_bus_type      (char *name);
820
821 static int
822 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
823 {
824         const struct IOAPICENTRY *ioapic_ent;
825
826         switch (type) {
827         case 1: /* bus_entry */
828                 ++mp_nbusses;
829                 break;
830
831         case 2: /* io_apic_entry */
832                 ioapic_ent = pos;
833                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
834                         io_apic_address[mp_napics++] =
835                             (vm_offset_t)ioapic_ent->apic_address;
836                 }
837                 break;
838
839         case 3: /* int_entry */
840                 ++nintrs;
841                 break;
842         }
843         return 0;
844 }
845
846 /*
847  * 1st pass on motherboard's Intel MP specification table.
848  *
849  * determines:
850  *      io_apic_address[N]
851  *      mp_nbusses
852  *      mp_napics
853  *      nintrs
854  */
855 static void
856 mptable_pass1(struct mptable_pos *mpt)
857 {
858         mpfps_t fps;
859         int x;
860
861         POSTCODE(MPTABLE_PASS1_POST);
862
863         fps = mpt->mp_fps;
864         KKASSERT(fps != NULL);
865
866         /* clear various tables */
867         for (x = 0; x < NAPICID; ++x)
868                 io_apic_address[x] = ~0;        /* IO APIC address table */
869
870         mp_nbusses = 0;
871         mp_napics = 0;
872         nintrs = 0;
873
874         /* check for use of 'default' configuration */
875         if (fps->mpfb1 != 0) {
876                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
877                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
878                 mp_napics = 1;
879                 nintrs = 16;
880         } else {
881                 int error;
882
883                 error = mptable_iterate_entries(mpt->mp_cth,
884                             mptable_ioapic_pass1_callback, NULL);
885                 if (error)
886                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
887         }
888 }
889
890 struct mptable_ioapic2_cbarg {
891         int     bus;
892         int     apic;
893         int     intr;
894 };
895
896 static int
897 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
898 {
899         struct mptable_ioapic2_cbarg *arg = xarg;
900
901         switch (type) {
902         case 1:
903                 if (bus_entry(pos, arg->bus))
904                         ++arg->bus;
905                 break;
906
907         case 2:
908                 if (io_apic_entry(pos, arg->apic))
909                         ++arg->apic;
910                 break;
911
912         case 3:
913                 if (int_entry(pos, arg->intr))
914                         ++arg->intr;
915                 break;
916         }
917         return 0;
918 }
919
920 /*
921  * 2nd pass on motherboard's Intel MP specification table.
922  *
923  * sets:
924  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
925  *      IO_TO_ID(N), logical IO to APIC ID table
926  *      bus_data[N]
927  *      io_apic_ints[N]
928  */
929 static void
930 mptable_pass2(struct mptable_pos *mpt)
931 {
932         struct mptable_ioapic2_cbarg arg;
933         mpfps_t fps;
934         int error, x;
935
936         POSTCODE(MPTABLE_PASS2_POST);
937
938         fps = mpt->mp_fps;
939         KKASSERT(fps != NULL);
940
941         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
942             M_DEVBUF, M_WAITOK);
943         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
944             M_DEVBUF, M_WAITOK | M_ZERO);
945         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
946             M_DEVBUF, M_WAITOK);
947         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
948             M_DEVBUF, M_WAITOK);
949
950         for (x = 0; x < mp_napics; x++)
951                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
952
953         /* clear various tables */
954         for (x = 0; x < NAPICID; ++x) {
955                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
956                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
957         }
958
959         /* clear bus data table */
960         for (x = 0; x < mp_nbusses; ++x)
961                 bus_data[x].bus_id = 0xff;
962
963         /* clear IO APIC INT table */
964         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
965                 io_apic_ints[x].int_type = 0xff;
966                 io_apic_ints[x].int_vector = 0xff;
967         }
968
969         /* check for use of 'default' configuration */
970         if (fps->mpfb1 != 0) {
971                 mptable_default(fps->mpfb1);
972                 return;
973         }
974
975         bzero(&arg, sizeof(arg));
976         error = mptable_iterate_entries(mpt->mp_cth,
977                     mptable_ioapic_pass2_callback, &arg);
978         if (error)
979                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
980 }
981
982 /*
983  * Check if we should perform a hyperthreading "fix-up" to
984  * enumerate any logical CPU's that aren't already listed
985  * in the table.
986  *
987  * XXX: We assume that all of the physical CPUs in the
988  * system have the same number of logical CPUs.
989  *
990  * XXX: We assume that APIC ID's are allocated such that
991  * the APIC ID's for a physical processor are aligned
992  * with the number of logical CPU's in the processor.
993  */
994 static int
995 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
996 {
997         int i, id, lcpus_max, logical_cpus;
998
999         if ((cpu_feature & CPUID_HTT) == 0)
1000                 return 0;
1001
1002         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1003         if (lcpus_max <= 1)
1004                 return 0;
1005
1006         if (cpu_vendor_id == CPU_VENDOR_INTEL) {
1007                 /*
1008                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1009                  * Page 3-181, Table 3-20
1010                  * "The nearest power-of-2 integer that is not smaller
1011                  *  than EBX[23:16] is the number of unique initial APIC
1012                  *  IDs reserved for addressing different logical
1013                  *  processors in a physical package."
1014                  */
1015                 for (i = 0; ; ++i) {
1016                         if ((1 << i) >= lcpus_max) {
1017                                 lcpus_max = 1 << i;
1018                                 break;
1019                         }
1020                 }
1021         }
1022
1023         KKASSERT(cpu_count != 0);
1024         if (cpu_count == lcpus_max) {
1025                 /* We have nothing to fix */
1026                 return 0;
1027         } else if (cpu_count == 1) {
1028                 /* XXX this may be incorrect */
1029                 logical_cpus = lcpus_max;
1030         } else {
1031                 int cur, prev, dist;
1032
1033                 /*
1034                  * Calculate the distances between two nearest
1035                  * APIC IDs.  If all such distances are same,
1036                  * then it is the number of missing cpus that
1037                  * we are going to fill later.
1038                  */
1039                 dist = cur = prev = -1;
1040                 for (id = 0; id < MAXCPU; ++id) {
1041                         if ((id_mask & CPUMASK(id)) == 0)
1042                                 continue;
1043
1044                         cur = id;
1045                         if (prev >= 0) {
1046                                 int new_dist = cur - prev;
1047
1048                                 if (dist < 0)
1049                                         dist = new_dist;
1050
1051                                 /*
1052                                  * Make sure that all distances
1053                                  * between two nearest APIC IDs
1054                                  * are same.
1055                                  */
1056                                 if (dist != new_dist)
1057                                         return 0;
1058                         }
1059                         prev = cur;
1060                 }
1061                 if (dist == 1)
1062                         return 0;
1063
1064                 /* Must be power of 2 */
1065                 if (dist & (dist - 1))
1066                         return 0;
1067
1068                 /* Can't exceed CPU package capacity */
1069                 if (dist > lcpus_max)
1070                         logical_cpus = lcpus_max;
1071                 else
1072                         logical_cpus = dist;
1073         }
1074
1075         /*
1076          * For each APIC ID of a CPU that is set in the mask,
1077          * scan the other candidate APIC ID's for this
1078          * physical processor.  If any of those ID's are
1079          * already in the table, then kill the fixup.
1080          */
1081         for (id = 0; id < MAXCPU; id++) {
1082                 if ((id_mask & CPUMASK(id)) == 0)
1083                         continue;
1084                 /* First, make sure we are on a logical_cpus boundary. */
1085                 if (id % logical_cpus != 0)
1086                         return 0;
1087                 for (i = id + 1; i < id + logical_cpus; i++)
1088                         if ((id_mask & CPUMASK(i)) != 0)
1089                                 return 0;
1090         }
1091         return logical_cpus;
1092 }
1093
1094 static int
1095 mptable_map(struct mptable_pos *mpt)
1096 {
1097         mpfps_t fps = NULL;
1098         mpcth_t cth = NULL;
1099         vm_size_t cth_mapsz = 0;
1100
1101         KKASSERT(mptable_fps_phyaddr != 0);
1102
1103         bzero(mpt, sizeof(*mpt));
1104
1105         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1106         if (fps->pap != 0) {
1107                 /*
1108                  * Map configuration table header to get
1109                  * the base table size
1110                  */
1111                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1112                 cth_mapsz = cth->base_table_length;
1113                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1114
1115                 if (cth_mapsz < sizeof(*cth)) {
1116                         kprintf("invalid base MP table length %d\n",
1117                                 (int)cth_mapsz);
1118                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1119                         return EINVAL;
1120                 }
1121
1122                 /*
1123                  * Map the base table
1124                  */
1125                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1126         }
1127
1128         mpt->mp_fps = fps;
1129         mpt->mp_cth = cth;
1130         mpt->mp_cth_mapsz = cth_mapsz;
1131
1132         return 0;
1133 }
1134
1135 static void
1136 mptable_unmap(struct mptable_pos *mpt)
1137 {
1138         if (mpt->mp_cth != NULL) {
1139                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1140                 mpt->mp_cth = NULL;
1141                 mpt->mp_cth_mapsz = 0;
1142         }
1143         if (mpt->mp_fps != NULL) {
1144                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1145                 mpt->mp_fps = NULL;
1146         }
1147 }
1148
1149 void
1150 assign_apic_irq(int apic, int intpin, int irq)
1151 {
1152         int x;
1153         
1154         if (int_to_apicintpin[irq].ioapic != -1)
1155                 panic("assign_apic_irq: inconsistent table");
1156         
1157         int_to_apicintpin[irq].ioapic = apic;
1158         int_to_apicintpin[irq].int_pin = intpin;
1159         int_to_apicintpin[irq].apic_address = ioapic[apic];
1160         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1161         
1162         for (x = 0; x < nintrs; x++) {
1163                 if ((io_apic_ints[x].int_type == 0 || 
1164                      io_apic_ints[x].int_type == 3) &&
1165                     io_apic_ints[x].int_vector == 0xff &&
1166                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1167                     io_apic_ints[x].dst_apic_int == intpin)
1168                         io_apic_ints[x].int_vector = irq;
1169         }
1170 }
1171
1172 void
1173 revoke_apic_irq(int irq)
1174 {
1175         int x;
1176         int oldapic;
1177         int oldintpin;
1178         
1179         if (int_to_apicintpin[irq].ioapic == -1)
1180                 panic("revoke_apic_irq: inconsistent table");
1181         
1182         oldapic = int_to_apicintpin[irq].ioapic;
1183         oldintpin = int_to_apicintpin[irq].int_pin;
1184
1185         int_to_apicintpin[irq].ioapic = -1;
1186         int_to_apicintpin[irq].int_pin = 0;
1187         int_to_apicintpin[irq].apic_address = NULL;
1188         int_to_apicintpin[irq].redirindex = 0;
1189         
1190         for (x = 0; x < nintrs; x++) {
1191                 if ((io_apic_ints[x].int_type == 0 || 
1192                      io_apic_ints[x].int_type == 3) &&
1193                     io_apic_ints[x].int_vector != 0xff &&
1194                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1195                     io_apic_ints[x].dst_apic_int == oldintpin)
1196                         io_apic_ints[x].int_vector = 0xff;
1197         }
1198 }
1199
1200 /*
1201  * Allocate an IRQ 
1202  */
1203 static void
1204 allocate_apic_irq(int intr)
1205 {
1206         int apic;
1207         int intpin;
1208         int irq;
1209         
1210         if (io_apic_ints[intr].int_vector != 0xff)
1211                 return;         /* Interrupt handler already assigned */
1212         
1213         if (io_apic_ints[intr].int_type != 0 &&
1214             (io_apic_ints[intr].int_type != 3 ||
1215              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1216               io_apic_ints[intr].dst_apic_int == 0)))
1217                 return;         /* Not INT or ExtInt on != (0, 0) */
1218         
1219         irq = 0;
1220         while (irq < APIC_INTMAPSIZE &&
1221                int_to_apicintpin[irq].ioapic != -1)
1222                 irq++;
1223         
1224         if (irq >= APIC_INTMAPSIZE)
1225                 return;         /* No free interrupt handlers */
1226         
1227         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1228         intpin = io_apic_ints[intr].dst_apic_int;
1229         
1230         assign_apic_irq(apic, intpin, irq);
1231 }
1232
1233
1234 static void
1235 swap_apic_id(int apic, int oldid, int newid)
1236 {
1237         int x;
1238         int oapic;
1239         
1240
1241         if (oldid == newid)
1242                 return;                 /* Nothing to do */
1243         
1244         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1245                apic, oldid, newid);
1246         
1247         /* Swap physical APIC IDs in interrupt entries */
1248         for (x = 0; x < nintrs; x++) {
1249                 if (io_apic_ints[x].dst_apic_id == oldid)
1250                         io_apic_ints[x].dst_apic_id = newid;
1251                 else if (io_apic_ints[x].dst_apic_id == newid)
1252                         io_apic_ints[x].dst_apic_id = oldid;
1253         }
1254         
1255         /* Swap physical APIC IDs in IO_TO_ID mappings */
1256         for (oapic = 0; oapic < mp_napics; oapic++)
1257                 if (IO_TO_ID(oapic) == newid)
1258                         break;
1259         
1260         if (oapic < mp_napics) {
1261                 kprintf("Changing APIC ID for IO APIC #%d from "
1262                        "%d to %d in MP table\n",
1263                        oapic, newid, oldid);
1264                 IO_TO_ID(oapic) = oldid;
1265         }
1266         IO_TO_ID(apic) = newid;
1267 }
1268
1269
1270 static void
1271 fix_id_to_io_mapping(void)
1272 {
1273         int x;
1274
1275         for (x = 0; x < NAPICID; x++)
1276                 ID_TO_IO(x) = -1;
1277         
1278         for (x = 0; x <= mp_naps; x++)
1279                 if (CPU_TO_ID(x) < NAPICID)
1280                         ID_TO_IO(CPU_TO_ID(x)) = x;
1281         
1282         for (x = 0; x < mp_napics; x++)
1283                 if (IO_TO_ID(x) < NAPICID)
1284                         ID_TO_IO(IO_TO_ID(x)) = x;
1285 }
1286
1287
1288 static int
1289 first_free_apic_id(void)
1290 {
1291         int freeid, x;
1292         
1293         for (freeid = 0; freeid < NAPICID; freeid++) {
1294                 for (x = 0; x <= mp_naps; x++)
1295                         if (CPU_TO_ID(x) == freeid)
1296                                 break;
1297                 if (x <= mp_naps)
1298                         continue;
1299                 for (x = 0; x < mp_napics; x++)
1300                         if (IO_TO_ID(x) == freeid)
1301                                 break;
1302                 if (x < mp_napics)
1303                         continue;
1304                 return freeid;
1305         }
1306         return freeid;
1307 }
1308
1309
1310 static int
1311 io_apic_id_acceptable(int apic, int id)
1312 {
1313         int cpu;                /* Logical CPU number */
1314         int oapic;              /* Logical IO APIC number for other IO APIC */
1315
1316         if (id >= NAPICID)
1317                 return 0;       /* Out of range */
1318         
1319         for (cpu = 0; cpu <= mp_naps; cpu++)
1320                 if (CPU_TO_ID(cpu) == id)
1321                         return 0;       /* Conflict with CPU */
1322         
1323         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1324                 if (IO_TO_ID(oapic) == id)
1325                         return 0;       /* Conflict with other APIC */
1326         
1327         return 1;               /* ID is acceptable for IO APIC */
1328 }
1329
1330 static
1331 io_int *
1332 io_apic_find_int_entry(int apic, int pin)
1333 {
1334         int     x;
1335
1336         /* search each of the possible INTerrupt sources */
1337         for (x = 0; x < nintrs; ++x) {
1338                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1339                     (pin == io_apic_ints[x].dst_apic_int))
1340                         return (&io_apic_ints[x]);
1341         }
1342         return NULL;
1343 }
1344
1345 /*
1346  * parse an Intel MP specification table
1347  */
1348 static void
1349 mptable_fix(void)
1350 {
1351         int     x;
1352         int     id;
1353         int     apic;           /* IO APIC unit number */
1354         int     freeid;         /* Free physical APIC ID */
1355         int     physid;         /* Current physical IO APIC ID */
1356         io_int *io14;
1357         int     bus_0 = 0;      /* Stop GCC warning */
1358         int     bus_pci = 0;    /* Stop GCC warning */
1359         int     num_pci_bus;
1360
1361         /*
1362          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1363          * did it wrong.  The MP spec says that when more than 1 PCI bus
1364          * exists the BIOS must begin with bus entries for the PCI bus and use
1365          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1366          * exists the BIOS can choose to ignore this ordering, and indeed many
1367          * MP motherboards do ignore it.  This causes a problem when the PCI
1368          * sub-system makes requests of the MP sub-system based on PCI bus
1369          * numbers.     So here we look for the situation and renumber the
1370          * busses and associated INTs in an effort to "make it right".
1371          */
1372
1373         /* find bus 0, PCI bus, count the number of PCI busses */
1374         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1375                 if (bus_data[x].bus_id == 0) {
1376                         bus_0 = x;
1377                 }
1378                 if (bus_data[x].bus_type == PCI) {
1379                         ++num_pci_bus;
1380                         bus_pci = x;
1381                 }
1382         }
1383         /*
1384          * bus_0 == slot of bus with ID of 0
1385          * bus_pci == slot of last PCI bus encountered
1386          */
1387
1388         /* check the 1 PCI bus case for sanity */
1389         /* if it is number 0 all is well */
1390         if (num_pci_bus == 1 &&
1391             bus_data[bus_pci].bus_id != 0) {
1392                 
1393                 /* mis-numbered, swap with whichever bus uses slot 0 */
1394
1395                 /* swap the bus entry types */
1396                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1397                 bus_data[bus_0].bus_type = PCI;
1398
1399                 /* swap each relavant INTerrupt entry */
1400                 id = bus_data[bus_pci].bus_id;
1401                 for (x = 0; x < nintrs; ++x) {
1402                         if (io_apic_ints[x].src_bus_id == id) {
1403                                 io_apic_ints[x].src_bus_id = 0;
1404                         }
1405                         else if (io_apic_ints[x].src_bus_id == 0) {
1406                                 io_apic_ints[x].src_bus_id = id;
1407                         }
1408                 }
1409         }
1410
1411         /* Assign IO APIC IDs.
1412          * 
1413          * First try the existing ID. If a conflict is detected, try
1414          * the ID in the MP table.  If a conflict is still detected, find
1415          * a free id.
1416          *
1417          * We cannot use the ID_TO_IO table before all conflicts has been
1418          * resolved and the table has been corrected.
1419          */
1420         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1421                 
1422                 /* First try to use the value set by the BIOS */
1423                 physid = io_apic_get_id(apic);
1424                 if (io_apic_id_acceptable(apic, physid)) {
1425                         if (IO_TO_ID(apic) != physid)
1426                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1427                         continue;
1428                 }
1429
1430                 /* Then check if the value in the MP table is acceptable */
1431                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1432                         continue;
1433
1434                 /* Last resort, find a free APIC ID and use it */
1435                 freeid = first_free_apic_id();
1436                 if (freeid >= NAPICID)
1437                         panic("No free physical APIC IDs found");
1438                 
1439                 if (io_apic_id_acceptable(apic, freeid)) {
1440                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1441                         continue;
1442                 }
1443                 panic("Free physical APIC ID not usable");
1444         }
1445         fix_id_to_io_mapping();
1446
1447         /* detect and fix broken Compaq MP table */
1448         if (apic_int_type(0, 0) == -1) {
1449                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1450                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1451                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1452                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1453                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1454                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1455                 nintrs++;
1456         } else if (apic_int_type(0, 0) == 0) {
1457                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1458                 for (x = 0; x < nintrs; ++x)
1459                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1460                             (0 == io_apic_ints[x].dst_apic_int)) {
1461                                 io_apic_ints[x].int_type = 3;
1462                                 io_apic_ints[x].int_vector = 0xff;
1463                                 break;
1464                         }
1465         }
1466
1467         /*
1468          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1469          * controllers universally come in pairs.  If IRQ 14 is specified
1470          * as an ISA interrupt, then IRQ 15 had better be too.
1471          *
1472          * [ Shuttle XPC / AMD Athlon X2 ]
1473          *      The MPTable is missing an entry for IRQ 15.  Note that the
1474          *      ACPI table has an entry for both 14 and 15.
1475          */
1476         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1477                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1478                 io14 = io_apic_find_int_entry(0, 14);
1479                 io_apic_ints[nintrs] = *io14;
1480                 io_apic_ints[nintrs].src_bus_irq = 15;
1481                 io_apic_ints[nintrs].dst_apic_int = 15;
1482                 nintrs++;
1483         }
1484 }
1485
1486 /* Assign low level interrupt handlers */
1487 static void
1488 setup_apic_irq_mapping(void)
1489 {
1490         int     x;
1491         int     int_vector;
1492
1493         /* Clear array */
1494         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1495                 int_to_apicintpin[x].ioapic = -1;
1496                 int_to_apicintpin[x].int_pin = 0;
1497                 int_to_apicintpin[x].apic_address = NULL;
1498                 int_to_apicintpin[x].redirindex = 0;
1499
1500                 /* Default to masked */
1501                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1502         }
1503
1504         /* First assign ISA/EISA interrupts */
1505         for (x = 0; x < nintrs; x++) {
1506                 int_vector = io_apic_ints[x].src_bus_irq;
1507                 if (int_vector < APIC_INTMAPSIZE &&
1508                     io_apic_ints[x].int_vector == 0xff && 
1509                     int_to_apicintpin[int_vector].ioapic == -1 &&
1510                     (apic_int_is_bus_type(x, ISA) ||
1511                      apic_int_is_bus_type(x, EISA)) &&
1512                     io_apic_ints[x].int_type == 0) {
1513                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id), 
1514                                         io_apic_ints[x].dst_apic_int,
1515                                         int_vector);
1516                 }
1517         }
1518
1519         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1520         for (x = 0; x < nintrs; x++) {
1521                 if (io_apic_ints[x].dst_apic_int == 0 &&
1522                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1523                     io_apic_ints[x].int_vector == 0xff && 
1524                     int_to_apicintpin[0].ioapic == -1 &&
1525                     io_apic_ints[x].int_type == 3) {
1526                         assign_apic_irq(0, 0, 0);
1527                         break;
1528                 }
1529         }
1530
1531         /* Assign PCI interrupts */
1532         for (x = 0; x < nintrs; ++x) {
1533                 if (io_apic_ints[x].int_type == 0 &&
1534                     io_apic_ints[x].int_vector == 0xff && 
1535                     apic_int_is_bus_type(x, PCI))
1536                         allocate_apic_irq(x);
1537         }
1538 }
1539
1540 void
1541 mp_set_cpuids(int cpu_id, int apic_id)
1542 {
1543         CPU_TO_ID(cpu_id) = apic_id;
1544         ID_TO_CPU(apic_id) = cpu_id;
1545 }
1546
1547 static int
1548 processor_entry(const struct PROCENTRY *entry, int cpu)
1549 {
1550         KKASSERT(cpu > 0);
1551
1552         /* check for usability */
1553         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1554                 return 0;
1555
1556         /* check for BSP flag */
1557         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1558                 mp_set_cpuids(0, entry->apic_id);
1559                 return 0;       /* its already been counted */
1560         }
1561
1562         /* add another AP to list, if less than max number of CPUs */
1563         else if (cpu < MAXCPU) {
1564                 mp_set_cpuids(cpu, entry->apic_id);
1565                 return 1;
1566         }
1567
1568         return 0;
1569 }
1570
1571 static int
1572 bus_entry(const struct BUSENTRY *entry, int bus)
1573 {
1574         int     x;
1575         char    c, name[8];
1576
1577         /* encode the name into an index */
1578         for (x = 0; x < 6; ++x) {
1579                 if ((c = entry->bus_type[x]) == ' ')
1580                         break;
1581                 name[x] = c;
1582         }
1583         name[x] = '\0';
1584
1585         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1586                 panic("unknown bus type: '%s'", name);
1587
1588         bus_data[bus].bus_id = entry->bus_id;
1589         bus_data[bus].bus_type = x;
1590
1591         return 1;
1592 }
1593
1594 static int
1595 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1596 {
1597         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1598                 return 0;
1599
1600         IO_TO_ID(apic) = entry->apic_id;
1601         ID_TO_IO(entry->apic_id) = apic;
1602
1603         return 1;
1604 }
1605
1606 static int
1607 lookup_bus_type(char *name)
1608 {
1609         int     x;
1610
1611         for (x = 0; x < MAX_BUSTYPE; ++x)
1612                 if (strcmp(bus_type_table[x].name, name) == 0)
1613                         return bus_type_table[x].type;
1614
1615         return UNKNOWN_BUSTYPE;
1616 }
1617
1618 static int
1619 int_entry(const struct INTENTRY *entry, int intr)
1620 {
1621         int apic;
1622
1623         io_apic_ints[intr].int_type = entry->int_type;
1624         io_apic_ints[intr].int_flags = entry->int_flags;
1625         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1626         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1627         if (entry->dst_apic_id == 255) {
1628                 /* This signal goes to all IO APICS.  Select an IO APIC
1629                    with sufficient number of interrupt pins */
1630                 for (apic = 0; apic < mp_napics; apic++)
1631                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) & 
1632                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >= 
1633                             entry->dst_apic_int)
1634                                 break;
1635                 if (apic < mp_napics)
1636                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1637                 else
1638                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1639         } else
1640                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1641         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1642
1643         return 1;
1644 }
1645
1646 static int
1647 apic_int_is_bus_type(int intr, int bus_type)
1648 {
1649         int     bus;
1650
1651         for (bus = 0; bus < mp_nbusses; ++bus)
1652                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1653                     && ((int) bus_data[bus].bus_type == bus_type))
1654                         return 1;
1655
1656         return 0;
1657 }
1658
1659 /*
1660  * Given a traditional ISA INT mask, return an APIC mask.
1661  */
1662 u_int
1663 isa_apic_mask(u_int isa_mask)
1664 {
1665         int isa_irq;
1666         int apic_pin;
1667
1668 #if defined(SKIP_IRQ15_REDIRECT)
1669         if (isa_mask == (1 << 15)) {
1670                 kprintf("skipping ISA IRQ15 redirect\n");
1671                 return isa_mask;
1672         }
1673 #endif  /* SKIP_IRQ15_REDIRECT */
1674
1675         isa_irq = ffs(isa_mask);                /* find its bit position */
1676         if (isa_irq == 0)                       /* doesn't exist */
1677                 return 0;
1678         --isa_irq;                              /* make it zero based */
1679
1680         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1681         if (apic_pin == -1)
1682                 return 0;
1683
1684         return (1 << apic_pin);                 /* convert pin# to a mask */
1685 }
1686
1687 /*
1688  * Determine which APIC pin an ISA/EISA INT is attached to.
1689  */
1690 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1691 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1692 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1693 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1694
1695 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1696 int
1697 isa_apic_irq(int isa_irq)
1698 {
1699         int     intr;
1700
1701         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1702                 if (INTTYPE(intr) == 0) {               /* standard INT */
1703                         if (SRCBUSIRQ(intr) == isa_irq) {
1704                                 if (apic_int_is_bus_type(intr, ISA) ||
1705                                     apic_int_is_bus_type(intr, EISA)) {
1706                                         if (INTIRQ(intr) == 0xff)
1707                                                 return -1; /* unassigned */
1708                                         return INTIRQ(intr);    /* found */
1709                                 }
1710                         }
1711                 }
1712         }
1713         return -1;                                      /* NOT found */
1714 }
1715
1716
1717 /*
1718  * Determine which APIC pin a PCI INT is attached to.
1719  */
1720 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1721 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1722 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1723 int
1724 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1725 {
1726         int     intr;
1727
1728         --pciInt;                                       /* zero based */
1729
1730         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1731                 if ((INTTYPE(intr) == 0)                /* standard INT */
1732                     && (SRCBUSID(intr) == pciBus)
1733                     && (SRCBUSDEVICE(intr) == pciDevice)
1734                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1735                         if (apic_int_is_bus_type(intr, PCI)) {
1736                                 if (INTIRQ(intr) == 0xff) {
1737                                         kprintf("IOAPIC: pci_apic_irq() "
1738                                                 "failed\n");
1739                                         return -1;      /* unassigned */
1740                                 }
1741                                 return INTIRQ(intr);    /* exact match */
1742                         }
1743                 }
1744         }
1745
1746         return -1;                                      /* NOT found */
1747 }
1748
1749 int
1750 next_apic_irq(int irq) 
1751 {
1752         int intr, ointr;
1753         int bus, bustype;
1754
1755         bus = 0;
1756         bustype = 0;
1757         for (intr = 0; intr < nintrs; intr++) {
1758                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1759                         continue;
1760                 bus = SRCBUSID(intr);
1761                 bustype = apic_bus_type(bus);
1762                 if (bustype != ISA &&
1763                     bustype != EISA &&
1764                     bustype != PCI)
1765                         continue;
1766                 break;
1767         }
1768         if (intr >= nintrs) {
1769                 return -1;
1770         }
1771         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1772                 if (INTTYPE(ointr) != 0)
1773                         continue;
1774                 if (bus != SRCBUSID(ointr))
1775                         continue;
1776                 if (bustype == PCI) {
1777                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1778                                 continue;
1779                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1780                                 continue;
1781                 }
1782                 if (bustype == ISA || bustype == EISA) {
1783                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1784                                 continue;
1785                 }
1786                 if (INTPIN(intr) == INTPIN(ointr))
1787                         continue;
1788                 break;
1789         }
1790         if (ointr >= nintrs) {
1791                 return -1;
1792         }
1793         return INTIRQ(ointr);
1794 }
1795 #undef SRCBUSLINE
1796 #undef SRCBUSDEVICE
1797 #undef SRCBUSID
1798 #undef SRCBUSIRQ
1799
1800 #undef INTPIN
1801 #undef INTIRQ
1802 #undef INTAPIC
1803 #undef INTTYPE
1804
1805 /*
1806  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1807  *
1808  * XXX FIXME:
1809  *  Exactly what this means is unclear at this point.  It is a solution
1810  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1811  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1812  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1813  *  option.
1814  */
1815 int
1816 undirect_isa_irq(int rirq)
1817 {
1818 #if defined(READY)
1819         if (bootverbose)
1820             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1821         /** FIXME: tickle the MB redirector chip */
1822         return /* XXX */;
1823 #else
1824         if (bootverbose)
1825             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1826         return 0;
1827 #endif  /* READY */
1828 }
1829
1830
1831 /*
1832  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1833  */
1834 int
1835 undirect_pci_irq(int rirq)
1836 {
1837 #if defined(READY)
1838         if (bootverbose)
1839                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1840
1841         /** FIXME: tickle the MB redirector chip */
1842         return /* XXX */;
1843 #else
1844         if (bootverbose)
1845                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1846                        rirq);
1847         return 0;
1848 #endif  /* READY */
1849 }
1850
1851
1852 /*
1853  * given a bus ID, return:
1854  *  the bus type if found
1855  *  -1 if NOT found
1856  */
1857 int
1858 apic_bus_type(int id)
1859 {
1860         int     x;
1861
1862         for (x = 0; x < mp_nbusses; ++x)
1863                 if (bus_data[x].bus_id == id)
1864                         return bus_data[x].bus_type;
1865
1866         return -1;
1867 }
1868
1869 /*
1870  * given a LOGICAL APIC# and pin#, return:
1871  *  the associated src bus ID if found
1872  *  -1 if NOT found
1873  */
1874 int
1875 apic_src_bus_id(int apic, int pin)
1876 {
1877         int     x;
1878
1879         /* search each of the possible INTerrupt sources */
1880         for (x = 0; x < nintrs; ++x)
1881                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1882                     (pin == io_apic_ints[x].dst_apic_int))
1883                         return (io_apic_ints[x].src_bus_id);
1884
1885         return -1;              /* NOT found */
1886 }
1887
1888 /*
1889  * given a LOGICAL APIC# and pin#, return:
1890  *  the associated src bus IRQ if found
1891  *  -1 if NOT found
1892  */
1893 int
1894 apic_src_bus_irq(int apic, int pin)
1895 {
1896         int     x;
1897
1898         for (x = 0; x < nintrs; x++)
1899                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1900                     (pin == io_apic_ints[x].dst_apic_int))
1901                         return (io_apic_ints[x].src_bus_irq);
1902
1903         return -1;              /* NOT found */
1904 }
1905
1906
1907 /*
1908  * given a LOGICAL APIC# and pin#, return:
1909  *  the associated INTerrupt type if found
1910  *  -1 if NOT found
1911  */
1912 int
1913 apic_int_type(int apic, int pin)
1914 {
1915         int     x;
1916
1917         /* search each of the possible INTerrupt sources */
1918         for (x = 0; x < nintrs; ++x) {
1919                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1920                     (pin == io_apic_ints[x].dst_apic_int))
1921                         return (io_apic_ints[x].int_type);
1922         }
1923         return -1;              /* NOT found */
1924 }
1925
1926 /*
1927  * Return the IRQ associated with an APIC pin
1928  */
1929 int 
1930 apic_irq(int apic, int pin)
1931 {
1932         int x;
1933         int res;
1934
1935         for (x = 0; x < nintrs; ++x) {
1936                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1937                     (pin == io_apic_ints[x].dst_apic_int)) {
1938                         res = io_apic_ints[x].int_vector;
1939                         if (res == 0xff)
1940                                 return -1;
1941                         if (apic != int_to_apicintpin[res].ioapic)
1942                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1943                         if (pin != int_to_apicintpin[res].int_pin)
1944                                 panic("apic_irq inconsistent table (2)");
1945                         return res;
1946                 }
1947         }
1948         return -1;
1949 }
1950
1951
1952 /*
1953  * given a LOGICAL APIC# and pin#, return:
1954  *  the associated trigger mode if found
1955  *  -1 if NOT found
1956  */
1957 int
1958 apic_trigger(int apic, int pin)
1959 {
1960         int     x;
1961
1962         /* search each of the possible INTerrupt sources */
1963         for (x = 0; x < nintrs; ++x)
1964                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1965                     (pin == io_apic_ints[x].dst_apic_int))
1966                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1967
1968         return -1;              /* NOT found */
1969 }
1970
1971
1972 /*
1973  * given a LOGICAL APIC# and pin#, return:
1974  *  the associated 'active' level if found
1975  *  -1 if NOT found
1976  */
1977 int
1978 apic_polarity(int apic, int pin)
1979 {
1980         int     x;
1981
1982         /* search each of the possible INTerrupt sources */
1983         for (x = 0; x < nintrs; ++x)
1984                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1985                     (pin == io_apic_ints[x].dst_apic_int))
1986                         return (io_apic_ints[x].int_flags & 0x03);
1987
1988         return -1;              /* NOT found */
1989 }
1990
1991 /*
1992  * set data according to MP defaults
1993  * FIXME: probably not complete yet...
1994  */
1995 static void
1996 mptable_default(int type)
1997 {
1998         int     io_apic_id;
1999         int     pin;
2000
2001 #if 0
2002         kprintf("  MP default config type: %d\n", type);
2003         switch (type) {
2004         case 1:
2005                 kprintf("   bus: ISA, APIC: 82489DX\n");
2006                 break;
2007         case 2:
2008                 kprintf("   bus: EISA, APIC: 82489DX\n");
2009                 break;
2010         case 3:
2011                 kprintf("   bus: EISA, APIC: 82489DX\n");
2012                 break;
2013         case 4:
2014                 kprintf("   bus: MCA, APIC: 82489DX\n");
2015                 break;
2016         case 5:
2017                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2018                 break;
2019         case 6:
2020                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2021                 break;
2022         case 7:
2023                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2024                 break;
2025         default:
2026                 kprintf("   future type\n");
2027                 break;
2028                 /* NOTREACHED */
2029         }
2030 #endif  /* 0 */
2031
2032         /* one and only IO APIC */
2033         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2034
2035         /*
2036          * sanity check, refer to MP spec section 3.6.6, last paragraph
2037          * necessary as some hardware isn't properly setting up the IO APIC
2038          */
2039 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2040         if (io_apic_id != 2) {
2041 #else
2042         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2043 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2044                 io_apic_set_id(0, 2);
2045                 io_apic_id = 2;
2046         }
2047         IO_TO_ID(0) = io_apic_id;
2048         ID_TO_IO(io_apic_id) = 0;
2049
2050         /* fill out bus entries */
2051         switch (type) {
2052         case 1:
2053         case 2:
2054         case 3:
2055         case 4:
2056         case 5:
2057         case 6:
2058         case 7:
2059                 bus_data[0].bus_id = default_data[type - 1][1];
2060                 bus_data[0].bus_type = default_data[type - 1][2];
2061                 bus_data[1].bus_id = default_data[type - 1][3];
2062                 bus_data[1].bus_type = default_data[type - 1][4];
2063                 break;
2064
2065         /* case 4: case 7:                 MCA NOT supported */
2066         default:                /* illegal/reserved */
2067                 panic("BAD default MP config: %d", type);
2068                 /* NOTREACHED */
2069         }
2070
2071         /* general cases from MP v1.4, table 5-2 */
2072         for (pin = 0; pin < 16; ++pin) {
2073                 io_apic_ints[pin].int_type = 0;
2074                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2075                 io_apic_ints[pin].src_bus_id = 0;
2076                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2077                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2078                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2079         }
2080
2081         /* special cases from MP v1.4, table 5-2 */
2082         if (type == 2) {
2083                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2084                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2085 #if !defined(APIC_MIXED_MODE)
2086                 /** FIXME: ??? */
2087                 panic("sorry, can't support type 2 default yet");
2088 #endif  /* APIC_MIXED_MODE */
2089         }
2090         else
2091                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2092
2093         if (type == 7)
2094                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2095         else
2096                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2097 }
2098
2099 /*
2100  * Map a physical memory address representing I/O into KVA.  The I/O
2101  * block is assumed not to cross a page boundary.
2102  */
2103 void *
2104 permanent_io_mapping(vm_paddr_t pa)
2105 {
2106         vm_offset_t vaddr;
2107         int pgeflag;
2108         int i;
2109
2110         KKASSERT(pa < 0x100000000LL);
2111
2112         pgeflag = 0;    /* not used for SMP yet */
2113
2114         /*
2115          * If the requested physical address has already been incidently
2116          * mapped, just use the existing mapping.  Otherwise create a new
2117          * mapping.
2118          */
2119         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2120                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2121                     ((vm_offset_t)pa & PG_FRAME)) {
2122                         break;
2123                 }
2124         }
2125         if (i == SMPpt_alloc_index) {
2126                 if (i == NPTEPG - 2) {
2127                         panic("permanent_io_mapping: We ran out of space"
2128                               " in SMPpt[]!");
2129                 }
2130                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | PG_N | pgeflag |
2131                            ((vm_offset_t)pa & PG_FRAME));
2132                 ++SMPpt_alloc_index;
2133         }
2134         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2135                 ((vm_offset_t)pa & PAGE_MASK);
2136         return ((void *)vaddr);
2137 }
2138
2139 /*
2140  * start each AP in our list
2141  */
2142 static int
2143 start_all_aps(u_int boot_addr)
2144 {
2145         int     x, i, pg;
2146         int     shift;
2147         int     smicount;
2148         int     smibest;
2149         int     smilast;
2150         u_char  mpbiosreason;
2151         u_long  mpbioswarmvec;
2152         struct mdglobaldata *gd;
2153         struct privatespace *ps;
2154         char *stack;
2155         uintptr_t kptbase;
2156
2157         POSTCODE(START_ALL_APS_POST);
2158
2159         /* Initialize BSP's local APIC */
2160         apic_initialize(TRUE);
2161
2162         /* Finalize PIC */
2163         MachIntrABI.finalize();
2164
2165         /* install the AP 1st level boot code */
2166         install_ap_tramp(boot_addr);
2167
2168
2169         /* save the current value of the warm-start vector */
2170         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2171         outb(CMOS_REG, BIOS_RESET);
2172         mpbiosreason = inb(CMOS_DATA);
2173
2174         /* setup a vector to our boot code */
2175         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2176         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2177         outb(CMOS_REG, BIOS_RESET);
2178         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2179
2180         /*
2181          * If we have a TSC we can figure out the SMI interrupt rate.
2182          * The SMI does not necessarily use a constant rate.  Spend
2183          * up to 250ms trying to figure it out.
2184          */
2185         smibest = 0;
2186         if (cpu_feature & CPUID_TSC) {
2187                 set_apic_timer(275000);
2188                 smilast = read_apic_timer();
2189                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2190                         smicount = smitest();
2191                         if (smibest == 0 || smilast - smicount < smibest)
2192                                 smibest = smilast - smicount;
2193                         smilast = smicount;
2194                 }
2195                 if (smibest > 250000)
2196                         smibest = 0;
2197                 if (smibest) {
2198                         smibest = smibest * (int64_t)1000000 /
2199                                   get_apic_timer_frequency();
2200                 }
2201         }
2202         if (smibest)
2203                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2204                         1000000 / smibest, smibest);
2205
2206
2207         /* set up temporary P==V mapping for AP boot */
2208         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2209         kptbase = (uintptr_t)(void *)KPTphys;
2210         for (x = 0; x < NKPT; x++) {
2211                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2212                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2213         }
2214         cpu_invltlb();
2215
2216         /* start each AP */
2217         for (x = 1; x <= mp_naps; ++x) {
2218
2219                 /* This is a bit verbose, it will go away soon.  */
2220
2221                 /* first page of AP's private space */
2222                 pg = x * i386_btop(sizeof(struct privatespace));
2223
2224                 /* allocate new private data page(s) */
2225                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map, 
2226                                 MDGLOBALDATA_BASEALLOC_SIZE);
2227                 /* wire it into the private page table page */
2228                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2229                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2230                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2231                 }
2232                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2233
2234                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2235                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2236                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2237                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2238
2239                 /* allocate and set up an idle stack data page */
2240                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2241                 for (i = 0; i < UPAGES; i++) {
2242                         SMPpt[pg + 4 + i] = (pt_entry_t)
2243                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2244                 }
2245
2246                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2247                 bzero(gd, sizeof(*gd));
2248                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2249
2250                 /* prime data page for it to use */
2251                 mi_gdinit(&gd->mi, x);
2252                 cpu_gdinit(gd, x);
2253                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2254                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2255                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2256                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2257                 gd->gd_CADDR1 = ps->CPAGE1;
2258                 gd->gd_CADDR2 = ps->CPAGE2;
2259                 gd->gd_CADDR3 = ps->CPAGE3;
2260                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2261
2262                 /*
2263                  * Per-cpu pmap for get_ptbase().
2264                  */
2265                 gd->gd_GDADDR1= (unsigned *)
2266                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
2267                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
2268
2269                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2270                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2271
2272                 /*
2273                  * Setup the AP boot stack
2274                  */
2275                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2276                 bootAP = x;
2277
2278                 /* attempt to start the Application Processor */
2279                 CHECK_INIT(99); /* setup checkpoints */
2280                 if (!start_ap(gd, boot_addr, smibest)) {
2281                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2282                         CHECK_PRINT("trace");   /* show checkpoints */
2283                         /* better panic as the AP may be running loose */
2284                         kprintf("panic y/n? [y] ");
2285                         if (cngetc() != 'n')
2286                                 panic("bye-bye");
2287                 }
2288                 CHECK_PRINT("trace");           /* show checkpoints */
2289
2290                 /* record its version info */
2291                 cpu_apic_versions[x] = cpu_apic_versions[0];
2292         }
2293
2294         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2295         ncpus = x;
2296
2297         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2298         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2299                 ;
2300         --shift;
2301         ncpus2_shift = shift;
2302         ncpus2 = 1 << shift;
2303         ncpus2_mask = ncpus2 - 1;
2304
2305         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2306         if ((1 << shift) < ncpus)
2307                 ++shift;
2308         ncpus_fit = 1 << shift;
2309         ncpus_fit_mask = ncpus_fit - 1;
2310
2311         /* build our map of 'other' CPUs */
2312         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2313         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2314         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2315
2316         /* fill in our (BSP) APIC version */
2317         cpu_apic_versions[0] = lapic.version;
2318
2319         /* restore the warmstart vector */
2320         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2321         outb(CMOS_REG, BIOS_RESET);
2322         outb(CMOS_DATA, mpbiosreason);
2323
2324         /*
2325          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2326          * up, clean out the P==V mapping we did earlier.
2327          */
2328         for (x = 0; x < NKPT; x++)
2329                 PTD[x] = 0;
2330         pmap_set_opt();
2331
2332         /* number of APs actually started */
2333         return ncpus - 1;
2334 }
2335
2336 /*
2337  * load the 1st level AP boot code into base memory.
2338  */
2339
2340 /* targets for relocation */
2341 extern void bigJump(void);
2342 extern void bootCodeSeg(void);
2343 extern void bootDataSeg(void);
2344 extern void MPentry(void);
2345 extern u_int MP_GDT;
2346 extern u_int mp_gdtbase;
2347
2348 static void
2349 install_ap_tramp(u_int boot_addr)
2350 {
2351         int     x;
2352         int     size = *(int *) ((u_long) & bootMP_size);
2353         u_char *src = (u_char *) ((u_long) bootMP);
2354         u_char *dst = (u_char *) boot_addr + KERNBASE;
2355         u_int   boot_base = (u_int) bootMP;
2356         u_int8_t *dst8;
2357         u_int16_t *dst16;
2358         u_int32_t *dst32;
2359
2360         POSTCODE(INSTALL_AP_TRAMP_POST);
2361
2362         for (x = 0; x < size; ++x)
2363                 *dst++ = *src++;
2364
2365         /*
2366          * modify addresses in code we just moved to basemem. unfortunately we
2367          * need fairly detailed info about mpboot.s for this to work.  changes
2368          * to mpboot.s might require changes here.
2369          */
2370
2371         /* boot code is located in KERNEL space */
2372         dst = (u_char *) boot_addr + KERNBASE;
2373
2374         /* modify the lgdt arg */
2375         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2376         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2377
2378         /* modify the ljmp target for MPentry() */
2379         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2380         *dst32 = ((u_int) MPentry - KERNBASE);
2381
2382         /* modify the target for boot code segment */
2383         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2384         dst8 = (u_int8_t *) (dst16 + 1);
2385         *dst16 = (u_int) boot_addr & 0xffff;
2386         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2387
2388         /* modify the target for boot data segment */
2389         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2390         dst8 = (u_int8_t *) (dst16 + 1);
2391         *dst16 = (u_int) boot_addr & 0xffff;
2392         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2393 }
2394
2395
2396 /*
2397  * This function starts the AP (application processor) identified
2398  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2399  * to accomplish this.  This is necessary because of the nuances
2400  * of the different hardware we might encounter.  It ain't pretty,
2401  * but it seems to work.
2402  *
2403  * NOTE: eventually an AP gets to ap_init(), which is called just 
2404  * before the AP goes into the LWKT scheduler's idle loop.
2405  */
2406 static int
2407 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2408 {
2409         int     physical_cpu;
2410         int     vector;
2411         u_long  icr_lo, icr_hi;
2412
2413         POSTCODE(START_AP_POST);
2414
2415         /* get the PHYSICAL APIC ID# */
2416         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2417
2418         /* calculate the vector */
2419         vector = (boot_addr >> 12) & 0xff;
2420
2421         /* We don't want anything interfering */
2422         cpu_disable_intr();
2423
2424         /* Make sure the target cpu sees everything */
2425         wbinvd();
2426
2427         /*
2428          * Try to detect when a SMI has occurred, wait up to 200ms.
2429          *
2430          * If a SMI occurs during an AP reset but before we issue
2431          * the STARTUP command, the AP may brick.  To work around
2432          * this problem we hold off doing the AP startup until
2433          * after we have detected the SMI.  Hopefully another SMI
2434          * will not occur before we finish the AP startup.
2435          *
2436          * Retries don't seem to help.  SMIs have a window of opportunity
2437          * and if USB->legacy keyboard emulation is enabled in the BIOS
2438          * the interrupt rate can be quite high.
2439          *
2440          * NOTE: Don't worry about the L1 cache load, it might bloat
2441          *       ldelta a little but ndelta will be so huge when the SMI
2442          *       occurs the detection logic will still work fine.
2443          */
2444         if (smibest) {
2445                 set_apic_timer(200000);
2446                 smitest();
2447         }
2448
2449         /*
2450          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2451          * and running the target CPU. OR this INIT IPI might be latched (P5
2452          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2453          * ignored.
2454          *
2455          * see apic/apicreg.h for icr bit definitions.
2456          *
2457          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2458          */
2459
2460         /*
2461          * Setup the address for the target AP.  We can setup
2462          * icr_hi once and then just trigger operations with
2463          * icr_lo.
2464          */
2465         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2466         icr_hi |= (physical_cpu << 24);
2467         icr_lo = lapic.icr_lo & 0xfff00000;
2468         lapic.icr_hi = icr_hi;
2469
2470         /*
2471          * Do an INIT IPI: assert RESET
2472          *
2473          * Use edge triggered mode to assert INIT
2474          */
2475         lapic.icr_lo = icr_lo | 0x0000c500;
2476         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2477                  /* spin */ ;
2478
2479         /*
2480          * The spec calls for a 10ms delay but we may have to use a
2481          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2482          * interrupt.  We have other loops here too and dividing by 2
2483          * doesn't seem to be enough even after subtracting 350us,
2484          * so we divide by 4.
2485          *
2486          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2487          * interrupt was detected we use the full 10ms.
2488          */
2489         if (smibest == 0)
2490                 u_sleep(10000);
2491         else if (smibest < 150 * 4 + 350)
2492                 u_sleep(150);
2493         else if ((smibest - 350) / 4 < 10000)
2494                 u_sleep((smibest - 350) / 4);
2495         else
2496                 u_sleep(10000);
2497
2498         /*
2499          * Do an INIT IPI: deassert RESET
2500          *
2501          * Use level triggered mode to deassert.  It is unclear
2502          * why we need to do this.
2503          */
2504         lapic.icr_lo = icr_lo | 0x00008500;
2505         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2506                  /* spin */ ;
2507         u_sleep(150);                           /* wait 150us */
2508
2509         /*
2510          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2511          * latched, (P5 bug) this 1st STARTUP would then terminate
2512          * immediately, and the previously started INIT IPI would continue. OR
2513          * the previous INIT IPI has already run. and this STARTUP IPI will
2514          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2515          * will run.
2516          */
2517         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2518         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2519                  /* spin */ ;
2520         u_sleep(200);           /* wait ~200uS */
2521
2522         /*
2523          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2524          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2525          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2526          * recognized after hardware RESET or INIT IPI.
2527          */
2528         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2529         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2530                  /* spin */ ;
2531
2532         /* Resume normal operation */
2533         cpu_enable_intr();
2534
2535         /* wait for it to start, see ap_init() */
2536         set_apic_timer(5000000);/* == 5 seconds */
2537         while (read_apic_timer()) {
2538                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2539                         return 1;       /* return SUCCESS */
2540         }
2541
2542         return 0;               /* return FAILURE */
2543 }
2544
2545 static
2546 int
2547 smitest(void)
2548 {
2549         int64_t ltsc;
2550         int64_t ntsc;
2551         int64_t ldelta;
2552         int64_t ndelta;
2553         int count;
2554
2555         ldelta = 0;
2556         ndelta = 0;
2557         while (read_apic_timer()) {
2558                 ltsc = rdtsc();
2559                 for (count = 0; count < 100; ++count)
2560                         ntsc = rdtsc(); /* force loop to occur */
2561                 if (ldelta) {
2562                         ndelta = ntsc - ltsc;
2563                         if (ldelta > ndelta)
2564                                 ldelta = ndelta;
2565                         if (ndelta > ldelta * 2)
2566                                 break;
2567                 } else {
2568                         ldelta = ntsc - ltsc;
2569                 }
2570         }
2571         return(read_apic_timer());
2572 }
2573
2574 /*
2575  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2576  *
2577  * If for some reason we were unable to start all cpus we cannot safely
2578  * use broadcast IPIs.
2579  */
2580
2581 static cpumask_t smp_invltlb_req;
2582 #define SMP_INVLTLB_DEBUG
2583
2584 void
2585 smp_invltlb(void)
2586 {
2587 #ifdef SMP
2588         struct mdglobaldata *md = mdcpu;
2589 #ifdef SMP_INVLTLB_DEBUG
2590         long count = 0;
2591         long xcount = 0;
2592 #endif
2593
2594         crit_enter_gd(&md->mi);
2595         md->gd_invltlb_ret = 0;
2596         ++md->mi.gd_cnt.v_smpinvltlb;
2597         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2598 #ifdef SMP_INVLTLB_DEBUG
2599 again:
2600 #endif
2601         if (smp_startup_mask == smp_active_mask) {
2602                 all_but_self_ipi(XINVLTLB_OFFSET);
2603         } else {
2604                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2605                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2606         }
2607
2608 #ifdef SMP_INVLTLB_DEBUG
2609         if (xcount)
2610                 kprintf("smp_invltlb: ipi sent\n");
2611 #endif
2612         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2613                (smp_active_mask & ~md->mi.gd_cpumask)) {
2614                 cpu_mfence();
2615                 cpu_pause();
2616 #ifdef SMP_INVLTLB_DEBUG
2617                 /* DEBUGGING */
2618                 if (++count == 400000000) {
2619                         print_backtrace(-1);
2620                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2621                                 "rflags %016lx retry",
2622                                 (long)md->gd_invltlb_ret,
2623                                 (long)smp_invltlb_req,
2624                                 (long)read_eflags());
2625                         __asm __volatile ("sti");
2626                         ++xcount;
2627                         if (xcount > 2)
2628                                 lwkt_process_ipiq();
2629                         if (xcount > 3) {
2630                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2631                                                       ~md->mi.gd_cpumask &
2632                                                       smp_active_mask);
2633                                 globaldata_t xgd;
2634                                 kprintf("bcpu %d\n", bcpu);
2635                                 xgd = globaldata_find(bcpu);
2636                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2637                         }
2638                         if (xcount > 5)
2639                                 panic("giving up");
2640                         count = 0;
2641                         goto again;
2642                 }
2643 #endif
2644         }
2645         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2646         crit_exit_gd(&md->mi);
2647 #endif
2648 }
2649
2650 #ifdef SMP
2651
2652 /*
2653  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2654  * bother to bump the critical section count or nested interrupt count
2655  * so only do very low level operations here.
2656  */
2657 void
2658 smp_invltlb_intr(void)
2659 {
2660         struct mdglobaldata *md = mdcpu;
2661         struct mdglobaldata *omd;
2662         cpumask_t mask;
2663         int cpu;
2664
2665         mask = smp_invltlb_req;
2666         cpu_mfence();
2667         cpu_invltlb();
2668         while (mask) {
2669                 cpu = BSFCPUMASK(mask);
2670                 mask &= ~CPUMASK(cpu);
2671                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2672                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2673         }
2674 }
2675
2676 #endif
2677
2678 /*
2679  * When called the executing CPU will send an IPI to all other CPUs
2680  *  requesting that they halt execution.
2681  *
2682  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2683  *
2684  *  - Signals all CPUs in map to stop.
2685  *  - Waits for each to stop.
2686  *
2687  * Returns:
2688  *  -1: error
2689  *   0: NA
2690  *   1: ok
2691  *
2692  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2693  *            from executing at same time.
2694  */
2695 int
2696 stop_cpus(cpumask_t map)
2697 {
2698         map &= smp_active_mask;
2699
2700         /* send the Xcpustop IPI to all CPUs in map */
2701         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2702         
2703         while ((stopped_cpus & map) != map)
2704                 /* spin */ ;
2705
2706         return 1;
2707 }
2708
2709
2710 /*
2711  * Called by a CPU to restart stopped CPUs. 
2712  *
2713  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2714  *
2715  *  - Signals all CPUs in map to restart.
2716  *  - Waits for each to restart.
2717  *
2718  * Returns:
2719  *  -1: error
2720  *   0: NA
2721  *   1: ok
2722  */
2723 int
2724 restart_cpus(cpumask_t map)
2725 {
2726         /* signal other cpus to restart */
2727         started_cpus = map & smp_active_mask;
2728
2729         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2730                 /* spin */ ;
2731
2732         return 1;
2733 }
2734
2735 /*
2736  * This is called once the mpboot code has gotten us properly relocated
2737  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2738  * and when it returns the scheduler will call the real cpu_idle() main
2739  * loop for the idlethread.  Interrupts are disabled on entry and should
2740  * remain disabled at return.
2741  */
2742 void
2743 ap_init(void)
2744 {
2745         u_int   apic_id;
2746
2747         /*
2748          * Adjust smp_startup_mask to signal the BSP that we have started
2749          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2750          * is waiting for our signal.
2751          *
2752          * We can't set our bit in smp_active_mask yet because we are holding
2753          * interrupts physically disabled and remote cpus could deadlock
2754          * trying to send us an IPI.
2755          */
2756         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2757         cpu_mfence();
2758
2759         /*
2760          * Interlock for finalization.  Wait until mp_finish is non-zero,
2761          * then get the MP lock.
2762          *
2763          * Note: We are in a critical section.
2764          *
2765          * Note: we are the idle thread, we can only spin.
2766          *
2767          * Note: The load fence is memory volatile and prevents the compiler
2768          * from improperly caching mp_finish, and the cpu from improperly
2769          * caching it.
2770          */
2771         while (mp_finish == 0)
2772                 cpu_lfence();
2773         while (try_mplock() == 0)
2774                 ;
2775
2776         if (cpu_feature & CPUID_TSC) {
2777                 /*
2778                  * The BSP is constantly updating tsc0_offset, figure out
2779                  * the relative difference to synchronize ktrdump.
2780                  */
2781                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2782         }
2783
2784         /* BSP may have changed PTD while we're waiting for the lock */
2785         cpu_invltlb();
2786
2787 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2788         lidt(&r_idt);
2789 #endif
2790
2791         /* Build our map of 'other' CPUs. */
2792         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2793
2794         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2795
2796         /* A quick check from sanity claus */
2797         apic_id = (apic_id_to_logical[(lapic.id & 0xff000000) >> 24]);
2798         if (mycpu->gd_cpuid != apic_id) {
2799                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2800                 kprintf("SMP: apic_id = %d\n", apic_id);
2801                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2802                 panic("cpuid mismatch! boom!!");
2803         }
2804
2805         /* Initialize AP's local APIC for irq's */
2806         apic_initialize(FALSE);
2807
2808         /* Set memory range attributes for this CPU to match the BSP */
2809         mem_range_AP_init();
2810
2811         /*
2812          * Once we go active we must process any IPIQ messages that may
2813          * have been queued, because no actual IPI will occur until we
2814          * set our bit in the smp_active_mask.  If we don't the IPI
2815          * message interlock could be left set which would also prevent
2816          * further IPIs.
2817          *
2818          * The idle loop doesn't expect the BGL to be held and while
2819          * lwkt_switch() normally cleans things up this is a special case
2820          * because we returning almost directly into the idle loop.
2821          *
2822          * The idle thread is never placed on the runq, make sure
2823          * nothing we've done put it there.
2824          */
2825         KKASSERT(get_mplock_count(curthread) == 1);
2826         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2827
2828         /*
2829          * Enable interrupts here.  idle_restore will also do it, but
2830          * doing it here lets us clean up any strays that got posted to
2831          * the CPU during the AP boot while we are still in a critical
2832          * section.
2833          */
2834         __asm __volatile("sti; pause; pause"::);
2835         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2836
2837         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2838         lwkt_process_ipiq();
2839
2840         /*
2841          * Releasing the mp lock lets the BSP finish up the SMP init
2842          */
2843         rel_mplock();
2844         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2845 }
2846
2847 /*
2848  * Get SMP fully working before we start initializing devices.
2849  */
2850 static
2851 void
2852 ap_finish(void)
2853 {
2854         mp_finish = 1;
2855         if (bootverbose)
2856                 kprintf("Finish MP startup\n");
2857         if (cpu_feature & CPUID_TSC)
2858                 tsc0_offset = rdtsc();
2859         tsc_offsets[0] = 0;
2860         rel_mplock();
2861         while (smp_active_mask != smp_startup_mask) {
2862                 cpu_lfence();
2863                 if (cpu_feature & CPUID_TSC)
2864                         tsc0_offset = rdtsc();
2865         }
2866         while (try_mplock() == 0)
2867                 ;
2868         if (bootverbose)
2869                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2870 }
2871
2872 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2873
2874 void
2875 cpu_send_ipiq(int dcpu)
2876 {
2877         if (CPUMASK(dcpu) & smp_active_mask)
2878                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2879 }
2880
2881 #if 0   /* single_apic_ipi_passive() not working yet */
2882 /*
2883  * Returns 0 on failure, 1 on success
2884  */
2885 int
2886 cpu_send_ipiq_passive(int dcpu)
2887 {
2888         int r = 0;
2889         if (CPUMASK(dcpu) & smp_active_mask) {
2890                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2891                                         APIC_DELMODE_FIXED);
2892         }
2893         return(r);
2894 }
2895 #endif
2896
2897 static int
2898 mptable_bus_info_callback(void *xarg, const void *pos, int type)
2899 {
2900         struct mptable_bus_info *bus_info = xarg;
2901         const struct BUSENTRY *ent;
2902         struct mptable_bus *bus;
2903
2904         if (type != 1)
2905                 return 0;
2906
2907         ent = pos;
2908         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
2909                 if (bus->mb_id == ent->bus_id) {
2910                         kprintf("mptable_bus_info_alloc: duplicated bus id "
2911                                 "(%d)\n", bus->mb_id);
2912                         return EINVAL;
2913                 }
2914         }
2915
2916         bus = NULL;
2917         if (strncmp(ent->bus_type, "PCI", 3) == 0) {
2918                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2919                 bus->mb_type = MPTABLE_BUS_PCI;
2920         } else if (strncmp(ent->bus_type, "ISA", 3) == 0) {
2921                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2922                 bus->mb_type = MPTABLE_BUS_ISA;
2923         }
2924
2925         if (bus != NULL) {
2926                 bus->mb_id = ent->bus_id;
2927                 TAILQ_INSERT_TAIL(&bus_info->mbi_list, bus, mb_link);
2928         }
2929         return 0;
2930 }
2931
2932 static void
2933 mptable_bus_info_alloc(const mpcth_t cth, struct mptable_bus_info *bus_info)
2934 {
2935         int error;
2936
2937         bzero(bus_info, sizeof(*bus_info));
2938         TAILQ_INIT(&bus_info->mbi_list);
2939
2940         error = mptable_iterate_entries(cth, mptable_bus_info_callback, bus_info);
2941         if (error)
2942                 mptable_bus_info_free(bus_info);
2943 }
2944
2945 static void
2946 mptable_bus_info_free(struct mptable_bus_info *bus_info)
2947 {
2948         struct mptable_bus *bus;
2949
2950         while ((bus = TAILQ_FIRST(&bus_info->mbi_list)) != NULL) {
2951                 TAILQ_REMOVE(&bus_info->mbi_list, bus, mb_link);
2952                 kfree(bus, M_TEMP);
2953         }
2954 }
2955
2956 struct mptable_lapic_cbarg1 {
2957         int     cpu_count;
2958         int     ht_fixup;
2959         u_int   ht_apicid_mask;
2960 };
2961
2962 static int
2963 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2964 {
2965         const struct PROCENTRY *ent;
2966         struct mptable_lapic_cbarg1 *arg = xarg;
2967
2968         if (type != 0)
2969                 return 0;
2970         ent = pos;
2971
2972         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2973                 return 0;
2974
2975         arg->cpu_count++;
2976         if (ent->apic_id < 32) {
2977                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2978         } else if (arg->ht_fixup) {
2979                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2980                 arg->ht_fixup = 0;
2981         }
2982         return 0;
2983 }
2984
2985 struct mptable_lapic_cbarg2 {
2986         int     cpu;
2987         int     logical_cpus;
2988         int     found_bsp;
2989 };
2990
2991 static int
2992 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2993 {
2994         const struct PROCENTRY *ent;
2995         struct mptable_lapic_cbarg2 *arg = xarg;
2996
2997         if (type != 0)
2998                 return 0;
2999         ent = pos;
3000
3001         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3002                 KKASSERT(!arg->found_bsp);
3003                 arg->found_bsp = 1;
3004         }
3005
3006         if (processor_entry(ent, arg->cpu))
3007                 arg->cpu++;
3008
3009         if (arg->logical_cpus) {
3010                 struct PROCENTRY proc;
3011                 int i;
3012
3013                 /*
3014                  * Create fake mptable processor entries
3015                  * and feed them to processor_entry() to
3016                  * enumerate the logical CPUs.
3017                  */
3018                 bzero(&proc, sizeof(proc));
3019                 proc.type = 0;
3020                 proc.cpu_flags = PROCENTRY_FLAG_EN;
3021                 proc.apic_id = ent->apic_id;
3022
3023                 for (i = 1; i < arg->logical_cpus; i++) {
3024                         proc.apic_id++;
3025                         processor_entry(&proc, arg->cpu);
3026                         arg->cpu++;
3027                 }
3028         }
3029         return 0;
3030 }
3031
3032 static void
3033 mptable_imcr(struct mptable_pos *mpt)
3034 {
3035         /* record whether PIC or virtual-wire mode */
3036         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
3037                                mpt->mp_fps->mpfb2 & 0x80);
3038 }
3039
3040 static void
3041 mptable_lapic_default(void)
3042 {
3043         int ap_apicid, bsp_apicid;
3044
3045         mp_naps = 1; /* exclude BSP */
3046
3047         /* Map local apic before the id field is accessed */
3048         lapic_map(DEFAULT_APIC_BASE);
3049
3050         bsp_apicid = APIC_ID(lapic.id);
3051         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3052
3053         /* BSP */
3054         mp_set_cpuids(0, bsp_apicid);
3055         /* one and only AP */
3056         mp_set_cpuids(1, ap_apicid);
3057 }
3058
3059 /*
3060  * Configure:
3061  *     mp_naps
3062  *     ID_TO_CPU(N), APIC ID to logical CPU table
3063  *     CPU_TO_ID(N), logical CPU to APIC ID table
3064  */
3065 static void
3066 mptable_lapic_enumerate(struct lapic_enumerator *e)
3067 {
3068         struct mptable_pos mpt;
3069         struct mptable_lapic_cbarg1 arg1;
3070         struct mptable_lapic_cbarg2 arg2;
3071         mpcth_t cth;
3072         int error, logical_cpus = 0;
3073         vm_offset_t lapic_addr;
3074
3075         if (mptable_use_default) {
3076                 mptable_lapic_default();
3077                 return;
3078         }
3079
3080         error = mptable_map(&mpt);
3081         if (error)
3082                 panic("mptable_lapic_enumerate mptable_map failed\n");
3083         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3084
3085         cth = mpt.mp_cth;
3086
3087         /* Save local apic address */
3088         lapic_addr = (vm_offset_t)cth->apic_address;
3089         KKASSERT(lapic_addr != 0);
3090
3091         /*
3092          * Find out how many CPUs do we have
3093          */
3094         bzero(&arg1, sizeof(arg1));
3095         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3096
3097         error = mptable_iterate_entries(cth,
3098                     mptable_lapic_pass1_callback, &arg1);
3099         if (error)
3100                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3101         KKASSERT(arg1.cpu_count != 0);
3102
3103         /* See if we need to fixup HT logical CPUs. */
3104         if (arg1.ht_fixup) {
3105                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3106                                                          arg1.cpu_count);
3107                 if (logical_cpus != 0)
3108                         arg1.cpu_count *= logical_cpus;
3109         }
3110         mp_naps = arg1.cpu_count;
3111
3112         /* Qualify the numbers again, after possible HT fixup */
3113         if (mp_naps > MAXCPU) {
3114                 kprintf("Warning: only using %d of %d available CPUs!\n",
3115                         MAXCPU, mp_naps);
3116                 mp_naps = MAXCPU;
3117         }
3118
3119         --mp_naps;      /* subtract the BSP */
3120
3121         /*
3122          * Link logical CPU id to local apic id
3123          */
3124         bzero(&arg2, sizeof(arg2));
3125         arg2.cpu = 1;
3126         arg2.logical_cpus = logical_cpus;
3127
3128         error = mptable_iterate_entries(cth,
3129                     mptable_lapic_pass2_callback, &arg2);
3130         if (error)
3131                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3132         KKASSERT(arg2.found_bsp);
3133
3134         /* Map local apic */
3135         lapic_map(lapic_addr);
3136
3137         mptable_unmap(&mpt);
3138 }
3139
3140 struct mptable_lapic_probe_cbarg {
3141         int     cpu_count;
3142         int     found_bsp;
3143 };
3144
3145 static int
3146 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3147 {
3148         const struct PROCENTRY *ent;
3149         struct mptable_lapic_probe_cbarg *arg = xarg;
3150
3151         if (type != 0)
3152                 return 0;
3153         ent = pos;
3154
3155         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3156                 return 0;
3157         arg->cpu_count++;
3158
3159         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3160                 if (arg->found_bsp) {
3161                         kprintf("more than one BSP in base MP table\n");
3162                         return EINVAL;
3163                 }
3164                 arg->found_bsp = 1;
3165         }
3166         return 0;
3167 }
3168
3169 static int
3170 mptable_lapic_probe(struct lapic_enumerator *e)
3171 {
3172         struct mptable_pos mpt;
3173         struct mptable_lapic_probe_cbarg arg;
3174         mpcth_t cth;
3175         int error;
3176
3177         if (mptable_fps_phyaddr == 0)
3178                 return ENXIO;
3179
3180         if (mptable_use_default)
3181                 return 0;
3182
3183         error = mptable_map(&mpt);
3184         if (error)
3185                 return error;
3186         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3187
3188         error = EINVAL;
3189         cth = mpt.mp_cth;
3190
3191         if (cth->apic_address == 0)
3192                 goto done;
3193
3194         bzero(&arg, sizeof(arg));
3195         error = mptable_iterate_entries(cth,
3196                     mptable_lapic_probe_callback, &arg);
3197         if (!error) {
3198                 if (arg.cpu_count == 0) {
3199                         kprintf("MP table contains no processor entries\n");
3200                         error = EINVAL;
3201                 } else if (!arg.found_bsp) {
3202                         kprintf("MP table does not contains BSP entry\n");
3203                         error = EINVAL;
3204                 }
3205         }
3206 done:
3207         mptable_unmap(&mpt);
3208         return error;
3209 }
3210
3211 static struct lapic_enumerator  mptable_lapic_enumerator = {
3212         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3213         .lapic_probe = mptable_lapic_probe,
3214         .lapic_enumerate = mptable_lapic_enumerate
3215 };
3216
3217 static void
3218 mptable_lapic_enum_register(void)
3219 {
3220         lapic_enumerator_register(&mptable_lapic_enumerator);
3221 }
3222 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3223         mptable_lapic_enum_register, 0);
3224
3225 static int
3226 mptable_ioapic_list_callback(void *xarg, const void *pos, int type)
3227 {
3228         const struct IOAPICENTRY *ent;
3229         struct mptable_ioapic *nioapic, *ioapic;
3230
3231         if (type != 2)
3232                 return 0;
3233         ent = pos;
3234
3235         if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3236                 return 0;
3237
3238         if (ent->apic_address == 0) {
3239                 kprintf("mptable_ioapic_create_list: zero IOAPIC addr\n");
3240                 return EINVAL;
3241         }
3242
3243         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3244                 if (ioapic->mio_apic_id == ent->apic_id) {
3245                         kprintf("mptable_ioapic_create_list: duplicated "
3246                                 "apic id %d\n", ioapic->mio_apic_id);
3247                         return EINVAL;
3248                 }
3249                 if (ioapic->mio_addr == (uint32_t)ent->apic_address) {
3250                         kprintf("mptable_ioapic_create_list: overlapped "
3251                                 "IOAPIC addr 0x%08x", ioapic->mio_addr);
3252                         return EINVAL;
3253                 }
3254         }
3255
3256         nioapic = kmalloc(sizeof(*nioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3257         nioapic->mio_apic_id = ent->apic_id;
3258         nioapic->mio_addr = (uint32_t)ent->apic_address;
3259
3260         /*
3261          * Create IOAPIC list in ascending order of APIC ID
3262          */
3263         TAILQ_FOREACH_REVERSE(ioapic, &mptable_ioapic_list,
3264             mptable_ioapic_list, mio_link) {
3265                 if (nioapic->mio_apic_id > ioapic->mio_apic_id) {
3266                         TAILQ_INSERT_AFTER(&mptable_ioapic_list,
3267                             ioapic, nioapic, mio_link);
3268                         break;
3269                 }
3270         }
3271         if (ioapic == NULL)
3272                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, nioapic, mio_link);
3273
3274         return 0;
3275 }
3276
3277 static void
3278 mptable_ioapic_create_list(void)
3279 {
3280         struct mptable_ioapic *ioapic;
3281         struct mptable_pos mpt;
3282         int idx, error;
3283
3284         if (mptable_fps_phyaddr == 0)
3285                 return;
3286
3287         if (mptable_use_default) {
3288                 ioapic = kmalloc(sizeof(*ioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3289                 ioapic->mio_idx = 0;
3290                 ioapic->mio_apic_id = 0;        /* NOTE: any value is ok here */
3291                 ioapic->mio_addr = 0xfec00000;  /* XXX magic number */
3292
3293                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, ioapic, mio_link);
3294                 return;
3295         }
3296
3297         error = mptable_map(&mpt);
3298         if (error)
3299                 panic("mptable_ioapic_create_list: mptable_map failed\n");
3300         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3301
3302         error = mptable_iterate_entries(mpt.mp_cth,
3303                     mptable_ioapic_list_callback, NULL);
3304         if (error) {
3305                 while ((ioapic = TAILQ_FIRST(&mptable_ioapic_list)) != NULL) {
3306                         TAILQ_REMOVE(&mptable_ioapic_list, ioapic, mio_link);
3307                         kfree(ioapic, M_DEVBUF);
3308                 }
3309                 goto done;
3310         }
3311
3312         /*
3313          * Assign index number for each IOAPIC
3314          */
3315         idx = 0;
3316         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3317                 ioapic->mio_idx = idx;
3318                 ++idx;
3319         }
3320 done:
3321         mptable_unmap(&mpt);
3322 }
3323 SYSINIT(mptable_ioapic_list, SI_BOOT2_PRESMP, SI_ORDER_SECOND,
3324         mptable_ioapic_create_list, 0);
3325
3326 static int
3327 mptable_pci_int_callback(void *xarg, const void *pos, int type)
3328 {
3329         const struct mptable_bus_info *bus_info = xarg;
3330         const struct mptable_ioapic *ioapic;
3331         const struct mptable_bus *bus;
3332         struct mptable_pci_int *pci_int;
3333         const struct INTENTRY *ent;
3334         int pci_pin, pci_dev;
3335
3336         if (type != 3)
3337                 return 0;
3338         ent = pos;
3339
3340         if (ent->int_type != 0)
3341                 return 0;
3342
3343         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
3344                 if (bus->mb_type == MPTABLE_BUS_PCI &&
3345                     bus->mb_id == ent->src_bus_id)
3346                         break;
3347         }
3348         if (bus == NULL)
3349                 return 0;
3350
3351         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3352                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3353                         break;
3354         }
3355         if (ioapic == NULL) {
3356                 kprintf("MPTABLE: warning PCI int dst apic id %d "
3357                         "does not exist\n", ent->dst_apic_id);
3358                 return 0;
3359         }
3360
3361         pci_pin = ent->src_bus_irq & 0x3;
3362         pci_dev = (ent->src_bus_irq >> 2) & 0x1f;
3363
3364         TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link) {
3365                 if (pci_int->mpci_bus == ent->src_bus_id &&
3366                     pci_int->mpci_dev == pci_dev &&
3367                     pci_int->mpci_pin == pci_pin) {
3368                         if (pci_int->mpci_ioapic_idx == ioapic->mio_idx &&
3369                             pci_int->mpci_ioapic_pin == ent->dst_apic_int) {
3370                                 kprintf("MPTABLE: warning duplicated "
3371                                         "PCI int entry for "
3372                                         "bus %d, dev %d, pin %d\n",
3373                                         pci_int->mpci_bus,
3374                                         pci_int->mpci_dev,
3375                                         pci_int->mpci_pin);
3376                                 return 0;
3377                         } else {
3378                                 kprintf("mptable_pci_int_register: "
3379                                         "conflict PCI int entry for "
3380                                         "bus %d, dev %d, pin %d, "
3381                                         "IOAPIC %d.%d -> %d.%d\n",
3382                                         pci_int->mpci_bus,
3383                                         pci_int->mpci_dev,
3384                                         pci_int->mpci_pin,
3385                                         pci_int->mpci_ioapic_idx,
3386                                         pci_int->mpci_ioapic_pin,
3387                                         ioapic->mio_idx,
3388                                         ent->dst_apic_int);
3389                                 return EINVAL;
3390                         }
3391                 }
3392         }
3393
3394         pci_int = kmalloc(sizeof(*pci_int), M_DEVBUF, M_WAITOK | M_ZERO);
3395
3396         pci_int->mpci_bus = ent->src_bus_id;
3397         pci_int->mpci_dev = pci_dev;
3398         pci_int->mpci_pin = pci_pin;
3399         pci_int->mpci_ioapic_idx = ioapic->mio_idx;
3400         pci_int->mpci_ioapic_pin = ent->dst_apic_int;
3401
3402         TAILQ_INSERT_TAIL(&mptable_pci_int_list, pci_int, mpci_link);
3403
3404         return 0;
3405 }
3406
3407 static void
3408 mptable_pci_int_register(void)
3409 {
3410         struct mptable_bus_info bus_info;
3411         const struct mptable_bus *bus;
3412         struct mptable_pci_int *pci_int;
3413         struct mptable_pos mpt;
3414         int error, force_pci0, npcibus;
3415         mpcth_t cth;
3416
3417         if (mptable_fps_phyaddr == 0)
3418                 return;
3419
3420         if (mptable_use_default)
3421                 return;
3422
3423         if (TAILQ_EMPTY(&mptable_ioapic_list))
3424                 return;
3425
3426         error = mptable_map(&mpt);
3427         if (error)
3428                 panic("mptable_pci_int_register: mptable_map failed\n");
3429         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3430
3431         cth = mpt.mp_cth;
3432
3433         mptable_bus_info_alloc(cth, &bus_info);
3434         if (TAILQ_EMPTY(&bus_info.mbi_list))
3435                 goto done;
3436
3437         npcibus = 0;
3438         TAILQ_FOREACH(bus, &bus_info.mbi_list, mb_link) {
3439                 if (bus->mb_type == MPTABLE_BUS_PCI)
3440                         ++npcibus;
3441         }
3442         if (npcibus == 0) {
3443                 mptable_bus_info_free(&bus_info);
3444                 goto done;
3445         } else if (npcibus == 1) {
3446                 force_pci0 = 1;
3447         }
3448
3449         error = mptable_iterate_entries(cth,
3450                     mptable_pci_int_callback, &bus_info);
3451
3452         mptable_bus_info_free(&bus_info);
3453
3454         if (error) {
3455                 while ((pci_int = TAILQ_FIRST(&mptable_pci_int_list)) != NULL) {
3456                         TAILQ_REMOVE(&mptable_pci_int_list, pci_int, mpci_link);
3457                         kfree(pci_int, M_DEVBUF);
3458                 }
3459                 goto done;
3460         }
3461
3462         if (force_pci0) {
3463                 TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link)
3464                         pci_int->mpci_bus = 0;
3465         }
3466 done:
3467         mptable_unmap(&mpt);
3468 }
3469 SYSINIT(mptable_pci, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3470         mptable_pci_int_register, 0);
3471
3472 struct mptable_ioapic_probe_cbarg {
3473         const struct mptable_bus_info *bus_info;
3474 };
3475
3476 static int
3477 mptable_ioapic_probe_callback(void *xarg, const void *pos, int type)
3478 {
3479         struct mptable_ioapic_probe_cbarg *arg = xarg;
3480         const struct mptable_ioapic *ioapic;
3481         const struct mptable_bus *bus;
3482         const struct INTENTRY *ent;
3483
3484         if (type != 3)
3485                 return 0;
3486         ent = pos;
3487
3488         if (ent->int_type != 0)
3489                 return 0;
3490
3491         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3492                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3493                     bus->mb_id == ent->src_bus_id)
3494                         break;
3495         }
3496         if (bus == NULL)
3497                 return 0;
3498
3499         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3500                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3501                         break;
3502         }
3503         if (ioapic == NULL) {
3504                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3505                         "does not exist\n", ent->dst_apic_id);
3506                 return 0;
3507         }
3508
3509         /* XXX magic number */
3510         if (ent->src_bus_irq >= 16) {
3511                 kprintf("mptable_ioapic_probe: invalid ISA irq (%d)\n",
3512                         ent->src_bus_irq);
3513                 return EINVAL;
3514         }
3515         return 0;
3516 }
3517
3518 static int
3519 mptable_ioapic_probe(struct ioapic_enumerator *e)
3520 {
3521         struct mptable_ioapic_probe_cbarg arg;
3522         struct mptable_bus_info bus_info;
3523         struct mptable_pos mpt;
3524         mpcth_t cth;
3525         int error;
3526
3527         if (mptable_fps_phyaddr == 0)
3528                 return ENXIO;
3529
3530         if (mptable_use_default)
3531                 return 0;
3532
3533         if (TAILQ_EMPTY(&mptable_ioapic_list))
3534                 return ENXIO;
3535
3536         error = mptable_map(&mpt);
3537         if (error)
3538                 panic("mptable_ioapic_probe: mptable_map failed\n");
3539         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3540
3541         cth = mpt.mp_cth;
3542
3543         mptable_bus_info_alloc(cth, &bus_info);
3544
3545         bzero(&arg, sizeof(arg));
3546         arg.bus_info = &bus_info;
3547
3548         error = mptable_iterate_entries(cth,
3549                     mptable_ioapic_probe_callback, &arg);
3550
3551         mptable_bus_info_free(&bus_info);
3552         mptable_unmap(&mpt);
3553
3554         return error;
3555 }
3556
3557 struct mptable_ioapic_int_cbarg {
3558         const struct mptable_bus_info *bus_info;
3559         int     ioapic_nint;
3560 };
3561
3562 static int
3563 mptable_ioapic_int_callback(void *xarg, const void *pos, int type)
3564 {
3565         struct mptable_ioapic_int_cbarg *arg = xarg;
3566         const struct mptable_bus *bus;
3567         const struct INTENTRY *ent;
3568
3569         if (type != 3)
3570                 return 0;
3571
3572         arg->ioapic_nint++;
3573
3574         ent = pos;
3575         if (ent->int_type != 0)
3576                 return 0;
3577
3578         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3579                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3580                     bus->mb_id == ent->src_bus_id)
3581                         break;
3582         }
3583         if (bus == NULL)
3584                 return 0;
3585
3586         /* XXX rough estimation */
3587         if (ent->src_bus_irq != ent->dst_apic_int) {
3588                 if (bootverbose) {
3589                         kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3590                                 ent->src_bus_irq, ent->dst_apic_int);
3591                 }
3592         }
3593         return 0;
3594 }
3595
3596 static void
3597 mptable_ioapic_enumerate(struct ioapic_enumerator *e)
3598 {
3599         struct mptable_bus_info bus_info;
3600         const struct mptable_ioapic *ioapic;
3601         struct mptable_pos mpt;
3602         mpcth_t cth;
3603         int error;
3604
3605         KKASSERT(mptable_fps_phyaddr != 0);
3606         KKASSERT(!TAILQ_EMPTY(&mptable_ioapic_list));
3607
3608         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3609                 if (bootverbose) {
3610                         kprintf("MPTABLE: IOAPIC addr 0x%08x, "
3611                                 "apic id %d, idx %d\n",
3612                                 ioapic->mio_addr,
3613                                 ioapic->mio_apic_id, ioapic->mio_idx);
3614                 }
3615                 /* TODO */
3616         }
3617
3618         if (mptable_use_default) {
3619                 if (bootverbose)
3620                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (default)\n");
3621                 /* TODO default intsrc */
3622                 return;
3623         }
3624
3625         error = mptable_map(&mpt);
3626         if (error)
3627                 panic("mptable_ioapic_probe: mptable_map failed\n");
3628         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3629
3630         cth = mpt.mp_cth;
3631
3632         mptable_bus_info_alloc(cth, &bus_info);
3633
3634         if (TAILQ_EMPTY(&bus_info.mbi_list)) {
3635                 if (bootverbose)
3636                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (no bus)\n");
3637                 /* TODO default intsrc */
3638         } else {
3639                 struct mptable_ioapic_int_cbarg arg;
3640
3641                 bzero(&arg, sizeof(arg));
3642                 arg.bus_info = &bus_info;
3643
3644                 error = mptable_iterate_entries(cth,
3645                             mptable_ioapic_int_callback, &arg);
3646                 if (error)
3647                         panic("mptable_ioapic_int failed\n");
3648
3649                 if (arg.ioapic_nint == 0) {
3650                         if (bootverbose) {
3651                                 kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 "
3652                                         "(no int)\n");
3653                         }
3654                         /* TODO default intsrc */
3655                 }
3656         }
3657
3658         mptable_bus_info_free(&bus_info);
3659
3660         mptable_unmap(&mpt);
3661 }
3662
3663 static struct ioapic_enumerator mptable_ioapic_enumerator = {
3664         .ioapic_prio = IOAPIC_ENUM_PRIO_MPTABLE,
3665         .ioapic_probe = mptable_ioapic_probe,
3666         .ioapic_enumerate = mptable_ioapic_enumerate
3667 };
3668
3669 static void
3670 mptable_ioapic_enum_register(void)
3671 {
3672         ioapic_enumerator_register(&mptable_ioapic_enumerator);
3673 }
3674 SYSINIT(mptable_ioapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3675         mptable_ioapic_enum_register, 0);