6e5d38ebd7f3485f293970534dab8456f18f713a
[dragonfly.git] / sys / dev / netif / xl / if_xl.c
1 /*
2  * Copyright (c) 1997, 1998, 1999
3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  * 3. All advertising materials mentioning features or use of this software
14  *    must display the following acknowledgement:
15  *      This product includes software developed by Bill Paul.
16  * 4. Neither the name of the author nor the names of any co-contributors
17  *    may be used to endorse or promote products derived from this software
18  *    without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
30  * THE POSSIBILITY OF SUCH DAMAGE.
31  *
32  * $FreeBSD: src/sys/pci/if_xl.c,v 1.72.2.28 2003/10/08 06:01:57 murray Exp $
33  * $DragonFly: src/sys/dev/netif/xl/if_xl.c,v 1.33 2005/09/25 05:33:32 sephe Exp $
34  */
35
36 /*
37  * 3Com 3c90x Etherlink XL PCI NIC driver
38  *
39  * Supports the 3Com "boomerang", "cyclone" and "hurricane" PCI
40  * bus-master chips (3c90x cards and embedded controllers) including
41  * the following:
42  *
43  * 3Com 3c900-TPO       10Mbps/RJ-45
44  * 3Com 3c900-COMBO     10Mbps/RJ-45,AUI,BNC
45  * 3Com 3c905-TX        10/100Mbps/RJ-45
46  * 3Com 3c905-T4        10/100Mbps/RJ-45
47  * 3Com 3c900B-TPO      10Mbps/RJ-45
48  * 3Com 3c900B-COMBO    10Mbps/RJ-45,AUI,BNC
49  * 3Com 3c900B-TPC      10Mbps/RJ-45,BNC
50  * 3Com 3c900B-FL       10Mbps/Fiber-optic
51  * 3Com 3c905B-COMBO    10/100Mbps/RJ-45,AUI,BNC
52  * 3Com 3c905B-TX       10/100Mbps/RJ-45
53  * 3Com 3c905B-FL/FX    10/100Mbps/Fiber-optic
54  * 3Com 3c905C-TX       10/100Mbps/RJ-45 (Tornado ASIC)
55  * 3Com 3c980-TX        10/100Mbps server adapter (Hurricane ASIC)
56  * 3Com 3c980C-TX       10/100Mbps server adapter (Tornado ASIC)
57  * 3Com 3cSOHO100-TX    10/100Mbps/RJ-45 (Hurricane ASIC)
58  * 3Com 3c450-TX        10/100Mbps/RJ-45 (Tornado ASIC)
59  * 3Com 3c555           10/100Mbps/RJ-45 (MiniPCI, Laptop Hurricane)
60  * 3Com 3c556           10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
61  * 3Com 3c556B          10/100Mbps/RJ-45 (MiniPCI, Hurricane ASIC)
62  * 3Com 3c575TX         10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
63  * 3Com 3c575B          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
64  * 3Com 3c575C          10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
65  * 3Com 3cxfem656       10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
66  * 3Com 3cxfem656b      10/100Mbps/RJ-45 (Cardbus, Hurricane ASIC)
67  * 3Com 3cxfem656c      10/100Mbps/RJ-45 (Cardbus, Tornado ASIC)
68  * Dell Optiplex GX1 on-board 3c918 10/100Mbps/RJ-45
69  * Dell on-board 3c920 10/100Mbps/RJ-45
70  * Dell Precision on-board 3c905B 10/100Mbps/RJ-45
71  * Dell Latitude laptop docking station embedded 3c905-TX
72  *
73  * Written by Bill Paul <wpaul@ctr.columbia.edu>
74  * Electrical Engineering Department
75  * Columbia University, New York City
76  */
77
78 /*
79  * The 3c90x series chips use a bus-master DMA interface for transfering
80  * packets to and from the controller chip. Some of the "vortex" cards
81  * (3c59x) also supported a bus master mode, however for those chips
82  * you could only DMA packets to/from a contiguous memory buffer. For
83  * transmission this would mean copying the contents of the queued mbuf
84  * chain into an mbuf cluster and then DMAing the cluster. This extra
85  * copy would sort of defeat the purpose of the bus master support for
86  * any packet that doesn't fit into a single mbuf.
87  *
88  * By contrast, the 3c90x cards support a fragment-based bus master
89  * mode where mbuf chains can be encapsulated using TX descriptors.
90  * This is similar to other PCI chips such as the Texas Instruments
91  * ThunderLAN and the Intel 82557/82558.
92  *
93  * The "vortex" driver (if_vx.c) happens to work for the "boomerang"
94  * bus master chips because they maintain the old PIO interface for
95  * backwards compatibility, but starting with the 3c905B and the
96  * "cyclone" chips, the compatibility interface has been dropped.
97  * Since using bus master DMA is a big win, we use this driver to
98  * support the PCI "boomerang" chips even though they work with the
99  * "vortex" driver in order to obtain better performance.
100  */
101
102 #include <sys/param.h>
103 #include <sys/systm.h>
104 #include <sys/sockio.h>
105 #include <sys/endian.h>
106 #include <sys/mbuf.h>
107 #include <sys/kernel.h>
108 #include <sys/socket.h>
109 #include <sys/thread2.h>
110
111 #include <net/if.h>
112 #include <net/ifq_var.h>
113 #include <net/if_arp.h>
114 #include <net/ethernet.h>
115 #include <net/if_dl.h>
116 #include <net/if_media.h>
117 #include <net/vlan/if_vlan_var.h>
118
119 #include <net/bpf.h>
120
121 #include <machine/bus_memio.h>
122 #include <machine/bus_pio.h>
123 #include <machine/bus.h>
124 #include <machine/resource.h>
125 #include <sys/bus.h>
126 #include <sys/rman.h>
127
128 #include "../mii_layer/mii.h"
129 #include "../mii_layer/miivar.h"
130
131 #include <bus/pci/pcireg.h>
132 #include <bus/pci/pcivar.h>
133
134 /* "controller miibus0" required.  See GENERIC if you get errors here. */
135 #include "miibus_if.h"
136
137 #include "if_xlreg.h"
138
139 #define XL905B_CSUM_FEATURES    (CSUM_IP | CSUM_TCP | CSUM_UDP)
140
141 /*
142  * Various supported device vendors/types and their names.
143  */
144 static struct xl_type xl_devs[] = {
145         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT,
146                 "3Com 3c900-TPO Etherlink XL" },
147         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10BT_COMBO,
148                 "3Com 3c900-COMBO Etherlink XL" },
149         { TC_VENDORID, TC_DEVICEID_BOOMERANG_10_100BT,
150                 "3Com 3c905-TX Fast Etherlink XL" },
151         { TC_VENDORID, TC_DEVICEID_BOOMERANG_100BT4,
152                 "3Com 3c905-T4 Fast Etherlink XL" },
153         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT,
154                 "3Com 3c900B-TPO Etherlink XL" },
155         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_COMBO,
156                 "3Com 3c900B-COMBO Etherlink XL" },
157         { TC_VENDORID, TC_DEVICEID_KRAKATOA_10BT_TPC,
158                 "3Com 3c900B-TPC Etherlink XL" },
159         { TC_VENDORID, TC_DEVICEID_CYCLONE_10FL,
160                 "3Com 3c900B-FL Etherlink XL" },
161         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT,
162                 "3Com 3c905B-TX Fast Etherlink XL" },
163         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100BT4,
164                 "3Com 3c905B-T4 Fast Etherlink XL" },
165         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100FX,
166                 "3Com 3c905B-FX/SC Fast Etherlink XL" },
167         { TC_VENDORID, TC_DEVICEID_CYCLONE_10_100_COMBO,
168                 "3Com 3c905B-COMBO Fast Etherlink XL" },
169         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT,
170                 "3Com 3c905C-TX Fast Etherlink XL" },
171         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_920B,
172                 "3Com 3c920B-EMB Integrated Fast Etherlink XL" },
173         { TC_VENDORID, TC_DEVICEID_HURRICANE_10_100BT_SERV,
174                 "3Com 3c980 Fast Etherlink XL" },
175         { TC_VENDORID, TC_DEVICEID_TORNADO_10_100BT_SERV,
176                 "3Com 3c980C Fast Etherlink XL" },
177         { TC_VENDORID, TC_DEVICEID_HURRICANE_SOHO100TX,
178                 "3Com 3cSOHO100-TX OfficeConnect" },
179         { TC_VENDORID, TC_DEVICEID_TORNADO_HOMECONNECT,
180                 "3Com 3c450-TX HomeConnect" },
181         { TC_VENDORID, TC_DEVICEID_HURRICANE_555,
182                 "3Com 3c555 Fast Etherlink XL" },
183         { TC_VENDORID, TC_DEVICEID_HURRICANE_556,
184                 "3Com 3c556 Fast Etherlink XL" },
185         { TC_VENDORID, TC_DEVICEID_HURRICANE_556B,
186                 "3Com 3c556B Fast Etherlink XL" },
187         { TC_VENDORID, TC_DEVICEID_HURRICANE_575A,
188                 "3Com 3c575TX Fast Etherlink XL" },
189         { TC_VENDORID, TC_DEVICEID_HURRICANE_575B,
190                 "3Com 3c575B Fast Etherlink XL" },
191         { TC_VENDORID, TC_DEVICEID_HURRICANE_575C,
192                 "3Com 3c575C Fast Etherlink XL" },
193         { TC_VENDORID, TC_DEVICEID_HURRICANE_656,
194                 "3Com 3c656 Fast Etherlink XL" },
195         { TC_VENDORID, TC_DEVICEID_HURRICANE_656B,
196                 "3Com 3c656B Fast Etherlink XL" },
197         { TC_VENDORID, TC_DEVICEID_TORNADO_656C,
198                 "3Com 3c656C Fast Etherlink XL" },
199         { 0, 0, NULL }
200 };
201
202 static int xl_probe             (device_t);
203 static int xl_attach            (device_t);
204 static int xl_detach            (device_t);
205
206 static int xl_newbuf            (struct xl_softc *, struct xl_chain_onefrag *);
207 static void xl_stats_update     (void *);
208 static int xl_encap             (struct xl_softc *, struct xl_chain *,
209                                                 struct mbuf *);
210 static void xl_rxeof            (struct xl_softc *);
211 static int xl_rx_resync         (struct xl_softc *);
212 static void xl_txeof            (struct xl_softc *);
213 static void xl_txeof_90xB       (struct xl_softc *);
214 static void xl_txeoc            (struct xl_softc *);
215 static void xl_intr             (void *);
216 static void xl_start            (struct ifnet *);
217 static void xl_start_90xB       (struct ifnet *);
218 static int xl_ioctl             (struct ifnet *, u_long, caddr_t,
219                                                 struct ucred *);
220 static void xl_init             (void *);
221 static void xl_stop             (struct xl_softc *);
222 static void xl_watchdog         (struct ifnet *);
223 static void xl_shutdown         (device_t);
224 static int xl_suspend           (device_t); 
225 static int xl_resume            (device_t);
226
227 static int xl_ifmedia_upd       (struct ifnet *);
228 static void xl_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
229
230 static int xl_eeprom_wait       (struct xl_softc *);
231 static int xl_read_eeprom       (struct xl_softc *, caddr_t, int, int, int);
232 static void xl_mii_sync         (struct xl_softc *);
233 static void xl_mii_send         (struct xl_softc *, u_int32_t, int);
234 static int xl_mii_readreg       (struct xl_softc *, struct xl_mii_frame *);
235 static int xl_mii_writereg      (struct xl_softc *, struct xl_mii_frame *);
236
237 static void xl_setcfg           (struct xl_softc *);
238 static void xl_setmode          (struct xl_softc *, int);
239 static void xl_setmulti         (struct xl_softc *);
240 static void xl_setmulti_hash    (struct xl_softc *);
241 static void xl_reset            (struct xl_softc *);
242 static int xl_list_rx_init      (struct xl_softc *);
243 static int xl_list_tx_init      (struct xl_softc *);
244 static int xl_list_tx_init_90xB (struct xl_softc *);
245 static void xl_wait             (struct xl_softc *);
246 static void xl_mediacheck       (struct xl_softc *);
247 static void xl_choose_xcvr      (struct xl_softc *, int);
248 static void xl_dma_map_addr     (void *, bus_dma_segment_t *, int, int);
249 static void xl_dma_map_rxbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
250                                                 int);
251 static void xl_dma_map_txbuf    (void *, bus_dma_segment_t *, int, bus_size_t,
252                                                 int);
253 #ifdef notdef
254 static void xl_testpacket       (struct xl_softc *);
255 #endif
256
257 static int xl_miibus_readreg    (device_t, int, int);
258 static int xl_miibus_writereg   (device_t, int, int, int);
259 static void xl_miibus_statchg   (device_t);
260 static void xl_miibus_mediainit (device_t);
261
262 static device_method_t xl_methods[] = {
263         /* Device interface */
264         DEVMETHOD(device_probe,         xl_probe),
265         DEVMETHOD(device_attach,        xl_attach),
266         DEVMETHOD(device_detach,        xl_detach),
267         DEVMETHOD(device_shutdown,      xl_shutdown),
268         DEVMETHOD(device_suspend,       xl_suspend),
269         DEVMETHOD(device_resume,        xl_resume),
270
271         /* bus interface */
272         DEVMETHOD(bus_print_child,      bus_generic_print_child),
273         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
274
275         /* MII interface */
276         DEVMETHOD(miibus_readreg,       xl_miibus_readreg),
277         DEVMETHOD(miibus_writereg,      xl_miibus_writereg),
278         DEVMETHOD(miibus_statchg,       xl_miibus_statchg),
279         DEVMETHOD(miibus_mediainit,     xl_miibus_mediainit),
280
281         { 0, 0 }
282 };
283
284 static driver_t xl_driver = {
285         "xl",
286         xl_methods,
287         sizeof(struct xl_softc)
288 };
289
290 static devclass_t xl_devclass;
291
292 DECLARE_DUMMY_MODULE(if_xl);
293 MODULE_DEPEND(if_xl, miibus, 1, 1, 1);
294 DRIVER_MODULE(if_xl, pci, xl_driver, xl_devclass, 0, 0);
295 DRIVER_MODULE(if_xl, cardbus, xl_driver, xl_devclass, 0, 0);
296 DRIVER_MODULE(miibus, xl, miibus_driver, miibus_devclass, 0, 0);
297
298 static void
299 xl_dma_map_addr(arg, segs, nseg, error)
300         void *arg;
301         bus_dma_segment_t *segs;
302         int nseg, error;
303 {
304         u_int32_t *paddr;
305         
306         paddr = arg;
307         *paddr = segs->ds_addr;
308 }
309
310 static void
311 xl_dma_map_rxbuf(arg, segs, nseg, mapsize, error)
312         void *arg;
313         bus_dma_segment_t *segs;
314         int nseg;
315         bus_size_t mapsize;
316         int error;
317 {
318         u_int32_t *paddr;
319
320         if (error)
321                 return;
322         KASSERT(nseg == 1, ("xl_dma_map_rxbuf: too many DMA segments"));
323         paddr = arg;
324         *paddr = segs->ds_addr;
325 }
326
327 static void
328 xl_dma_map_txbuf(arg, segs, nseg, mapsize, error)
329         void *arg;
330         bus_dma_segment_t *segs;
331         int nseg;
332         bus_size_t mapsize;
333         int error;
334 {
335         struct xl_list *l;
336         int i, total_len;
337
338         if (error)
339                 return;
340
341         KASSERT(nseg <= XL_MAXFRAGS, ("too many DMA segments"));
342
343         total_len = 0;
344         l = arg;
345         for (i = 0; i < nseg; i++) {
346                 KASSERT(segs[i].ds_len <= MCLBYTES, ("segment size too large"));
347                 l->xl_frag[i].xl_addr = htole32(segs[i].ds_addr);
348                 l->xl_frag[i].xl_len = htole32(segs[i].ds_len);
349                 total_len += segs[i].ds_len;
350         }
351         l->xl_frag[nseg - 1].xl_len = htole32(segs[nseg - 1].ds_len |
352             XL_LAST_FRAG);
353         l->xl_status = htole32(total_len);
354         l->xl_next = 0;
355 }
356
357 /*
358  * Murphy's law says that it's possible the chip can wedge and
359  * the 'command in progress' bit may never clear. Hence, we wait
360  * only a finite amount of time to avoid getting caught in an
361  * infinite loop. Normally this delay routine would be a macro,
362  * but it isn't called during normal operation so we can afford
363  * to make it a function.
364  */
365 static void
366 xl_wait(sc)
367         struct xl_softc         *sc;
368 {
369         int             i;
370
371         for (i = 0; i < XL_TIMEOUT; i++) {
372                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
373                         break;
374         }
375
376         if (i == XL_TIMEOUT)
377                 if_printf(&sc->arpcom.ac_if, "command never completed!");
378
379         return;
380 }
381
382 /*
383  * MII access routines are provided for adapters with external
384  * PHYs (3c905-TX, 3c905-T4, 3c905B-T4) and those with built-in
385  * autoneg logic that's faked up to look like a PHY (3c905B-TX).
386  * Note: if you don't perform the MDIO operations just right,
387  * it's possible to end up with code that works correctly with
388  * some chips/CPUs/processor speeds/bus speeds/etc but not
389  * with others.
390  */
391 #define MII_SET(x)                                      \
392         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
393                 CSR_READ_2(sc, XL_W4_PHY_MGMT) | (x))
394
395 #define MII_CLR(x)                                      \
396         CSR_WRITE_2(sc, XL_W4_PHY_MGMT,                 \
397                 CSR_READ_2(sc, XL_W4_PHY_MGMT) & ~(x))
398
399 /*
400  * Sync the PHYs by setting data bit and strobing the clock 32 times.
401  */
402 static void
403 xl_mii_sync(sc)
404         struct xl_softc         *sc;
405 {
406         int             i;
407
408         XL_SEL_WIN(4);
409         MII_SET(XL_MII_DIR|XL_MII_DATA);
410
411         for (i = 0; i < 32; i++) {
412                 MII_SET(XL_MII_CLK);
413                 MII_SET(XL_MII_DATA);
414                 MII_SET(XL_MII_DATA);
415                 MII_CLR(XL_MII_CLK);
416                 MII_SET(XL_MII_DATA);
417                 MII_SET(XL_MII_DATA);
418         }
419
420         return;
421 }
422
423 /*
424  * Clock a series of bits through the MII.
425  */
426 static void
427 xl_mii_send(sc, bits, cnt)
428         struct xl_softc         *sc;
429         u_int32_t               bits;
430         int                     cnt;
431 {
432         int                     i;
433
434         XL_SEL_WIN(4);
435         MII_CLR(XL_MII_CLK);
436
437         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
438                 if (bits & i) {
439                         MII_SET(XL_MII_DATA);
440                 } else {
441                         MII_CLR(XL_MII_DATA);
442                 }
443                 MII_CLR(XL_MII_CLK);
444                 MII_SET(XL_MII_CLK);
445         }
446 }
447
448 /*
449  * Read an PHY register through the MII.
450  */
451 static int
452 xl_mii_readreg(sc, frame)
453         struct xl_softc         *sc;
454         struct xl_mii_frame     *frame;
455         
456 {
457         int                     i, ack;
458
459         crit_enter();
460
461         /*
462          * Set up frame for RX.
463          */
464         frame->mii_stdelim = XL_MII_STARTDELIM;
465         frame->mii_opcode = XL_MII_READOP;
466         frame->mii_turnaround = 0;
467         frame->mii_data = 0;
468         
469         /*
470          * Select register window 4.
471          */
472
473         XL_SEL_WIN(4);
474
475         CSR_WRITE_2(sc, XL_W4_PHY_MGMT, 0);
476         /*
477          * Turn on data xmit.
478          */
479         MII_SET(XL_MII_DIR);
480
481         xl_mii_sync(sc);
482
483         /*
484          * Send command/address info.
485          */
486         xl_mii_send(sc, frame->mii_stdelim, 2);
487         xl_mii_send(sc, frame->mii_opcode, 2);
488         xl_mii_send(sc, frame->mii_phyaddr, 5);
489         xl_mii_send(sc, frame->mii_regaddr, 5);
490
491         /* Idle bit */
492         MII_CLR((XL_MII_CLK|XL_MII_DATA));
493         MII_SET(XL_MII_CLK);
494
495         /* Turn off xmit. */
496         MII_CLR(XL_MII_DIR);
497
498         /* Check for ack */
499         MII_CLR(XL_MII_CLK);
500         ack = CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA;
501         MII_SET(XL_MII_CLK);
502
503         /*
504          * Now try reading data bits. If the ack failed, we still
505          * need to clock through 16 cycles to keep the PHY(s) in sync.
506          */
507         if (ack) {
508                 for(i = 0; i < 16; i++) {
509                         MII_CLR(XL_MII_CLK);
510                         MII_SET(XL_MII_CLK);
511                 }
512                 goto fail;
513         }
514
515         for (i = 0x8000; i; i >>= 1) {
516                 MII_CLR(XL_MII_CLK);
517                 if (!ack) {
518                         if (CSR_READ_2(sc, XL_W4_PHY_MGMT) & XL_MII_DATA)
519                                 frame->mii_data |= i;
520                 }
521                 MII_SET(XL_MII_CLK);
522         }
523
524 fail:
525
526         MII_CLR(XL_MII_CLK);
527         MII_SET(XL_MII_CLK);
528
529         crit_exit();
530
531         if (ack)
532                 return(1);
533         return(0);
534 }
535
536 /*
537  * Write to a PHY register through the MII.
538  */
539 static int
540 xl_mii_writereg(sc, frame)
541         struct xl_softc         *sc;
542         struct xl_mii_frame     *frame;
543         
544 {
545         crit_enter();
546
547         /*
548          * Set up frame for TX.
549          */
550
551         frame->mii_stdelim = XL_MII_STARTDELIM;
552         frame->mii_opcode = XL_MII_WRITEOP;
553         frame->mii_turnaround = XL_MII_TURNAROUND;
554         
555         /*
556          * Select the window 4.
557          */
558         XL_SEL_WIN(4);
559
560         /*
561          * Turn on data output.
562          */
563         MII_SET(XL_MII_DIR);
564
565         xl_mii_sync(sc);
566
567         xl_mii_send(sc, frame->mii_stdelim, 2);
568         xl_mii_send(sc, frame->mii_opcode, 2);
569         xl_mii_send(sc, frame->mii_phyaddr, 5);
570         xl_mii_send(sc, frame->mii_regaddr, 5);
571         xl_mii_send(sc, frame->mii_turnaround, 2);
572         xl_mii_send(sc, frame->mii_data, 16);
573
574         /* Idle bit. */
575         MII_SET(XL_MII_CLK);
576         MII_CLR(XL_MII_CLK);
577
578         /*
579          * Turn off xmit.
580          */
581         MII_CLR(XL_MII_DIR);
582
583         crit_exit();
584
585         return(0);
586 }
587
588 static int
589 xl_miibus_readreg(dev, phy, reg)
590         device_t                dev;
591         int                     phy, reg;
592 {
593         struct xl_softc         *sc;
594         struct xl_mii_frame     frame;
595
596         sc = device_get_softc(dev);
597
598         /*
599          * Pretend that PHYs are only available at MII address 24.
600          * This is to guard against problems with certain 3Com ASIC
601          * revisions that incorrectly map the internal transceiver
602          * control registers at all MII addresses. This can cause
603          * the miibus code to attach the same PHY several times over.
604          */
605         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
606                 return(0);
607
608         bzero((char *)&frame, sizeof(frame));
609
610         frame.mii_phyaddr = phy;
611         frame.mii_regaddr = reg;
612         xl_mii_readreg(sc, &frame);
613
614         return(frame.mii_data);
615 }
616
617 static int
618 xl_miibus_writereg(dev, phy, reg, data)
619         device_t                dev;
620         int                     phy, reg, data;
621 {
622         struct xl_softc         *sc;
623         struct xl_mii_frame     frame;
624
625         sc = device_get_softc(dev);
626
627         if ((!(sc->xl_flags & XL_FLAG_PHYOK)) && phy != 24)
628                 return(0);
629
630         bzero((char *)&frame, sizeof(frame));
631
632         frame.mii_phyaddr = phy;
633         frame.mii_regaddr = reg;
634         frame.mii_data = data;
635
636         xl_mii_writereg(sc, &frame);
637
638         return(0);
639 }
640
641 static void
642 xl_miibus_statchg(dev)
643         device_t                dev;
644 {
645         struct xl_softc         *sc;
646         struct mii_data         *mii;
647
648         
649         sc = device_get_softc(dev);
650         mii = device_get_softc(sc->xl_miibus);
651
652         xl_setcfg(sc);
653
654         /* Set ASIC's duplex mode to match the PHY. */
655         XL_SEL_WIN(3);
656         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX)
657                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
658         else
659                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
660                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
661
662         return;
663 }
664
665 /*
666  * Special support for the 3c905B-COMBO. This card has 10/100 support
667  * plus BNC and AUI ports. This means we will have both an miibus attached
668  * plus some non-MII media settings. In order to allow this, we have to
669  * add the extra media to the miibus's ifmedia struct, but we can't do
670  * that during xl_attach() because the miibus hasn't been attached yet.
671  * So instead, we wait until the miibus probe/attach is done, at which
672  * point we will get a callback telling is that it's safe to add our
673  * extra media.
674  */
675 static void
676 xl_miibus_mediainit(dev)
677         device_t                dev;
678 {
679         struct xl_softc         *sc;
680         struct mii_data         *mii;
681         struct ifmedia          *ifm;
682         
683         sc = device_get_softc(dev);
684         mii = device_get_softc(sc->xl_miibus);
685         ifm = &mii->mii_media;
686
687         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
688                 /*
689                  * Check for a 10baseFL board in disguise.
690                  */
691                 if (sc->xl_type == XL_TYPE_905B &&
692                     sc->xl_media == XL_MEDIAOPT_10FL) {
693                         if (bootverbose)
694                                 device_printf(dev, "found 10baseFL\n");
695                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL, 0, NULL);
696                         ifmedia_add(ifm, IFM_ETHER|IFM_10_FL|IFM_HDX, 0, NULL);
697                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
698                                 ifmedia_add(ifm,
699                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
700                 } else {
701                         if (bootverbose)
702                                 device_printf(dev, "found AUI\n");
703                         ifmedia_add(ifm, IFM_ETHER|IFM_10_5, 0, NULL);
704                 }
705         }
706
707         if (sc->xl_media & XL_MEDIAOPT_BNC) {
708                 if (bootverbose)
709                         device_printf(dev, "found BNC\n");
710                 ifmedia_add(ifm, IFM_ETHER|IFM_10_2, 0, NULL);
711         }
712
713         return;
714 }
715
716 /*
717  * The EEPROM is slow: give it time to come ready after issuing
718  * it a command.
719  */
720 static int
721 xl_eeprom_wait(sc)
722         struct xl_softc         *sc;
723 {
724         int                     i;
725
726         for (i = 0; i < 100; i++) {
727                 if (CSR_READ_2(sc, XL_W0_EE_CMD) & XL_EE_BUSY)
728                         DELAY(162);
729                 else
730                         break;
731         }
732
733         if (i == 100) {
734                 if_printf(&sc->arpcom.ac_if, "eeprom failed to come ready\n");
735                 return(1);
736         }
737
738         return(0);
739 }
740
741 /*
742  * Read a sequence of words from the EEPROM. Note that ethernet address
743  * data is stored in the EEPROM in network byte order.
744  */
745 static int
746 xl_read_eeprom(sc, dest, off, cnt, swap)
747         struct xl_softc         *sc;
748         caddr_t                 dest;
749         int                     off;
750         int                     cnt;
751         int                     swap;
752 {
753         int                     err = 0, i;
754         u_int16_t               word = 0, *ptr;
755 #define EEPROM_5BIT_OFFSET(A) ((((A) << 2) & 0x7F00) | ((A) & 0x003F))
756 #define EEPROM_8BIT_OFFSET(A) ((A) & 0x003F)
757         /* WARNING! DANGER!
758          * It's easy to accidentally overwrite the rom content!
759          * Note: the 3c575 uses 8bit EEPROM offsets.
760          */
761         XL_SEL_WIN(0);
762
763         if (xl_eeprom_wait(sc))
764                 return(1);
765
766         if (sc->xl_flags & XL_FLAG_EEPROM_OFFSET_30)
767                 off += 0x30;
768
769         for (i = 0; i < cnt; i++) {
770                 if (sc->xl_flags & XL_FLAG_8BITROM)
771                         CSR_WRITE_2(sc, XL_W0_EE_CMD, 
772                             XL_EE_8BIT_READ | EEPROM_8BIT_OFFSET(off + i));
773                 else
774                         CSR_WRITE_2(sc, XL_W0_EE_CMD,
775                             XL_EE_READ | EEPROM_5BIT_OFFSET(off + i));
776                 err = xl_eeprom_wait(sc);
777                 if (err)
778                         break;
779                 word = CSR_READ_2(sc, XL_W0_EE_DATA);
780                 ptr = (u_int16_t *)(dest + (i * 2));
781                 if (swap)
782                         *ptr = ntohs(word);
783                 else
784                         *ptr = word;    
785         }
786
787         return(err ? 1 : 0);
788 }
789
790 /*
791  * NICs older than the 3c905B have only one multicast option, which
792  * is to enable reception of all multicast frames.
793  */
794 static void
795 xl_setmulti(sc)
796         struct xl_softc         *sc;
797 {
798         struct ifnet            *ifp;
799         struct ifmultiaddr      *ifma;
800         u_int8_t                rxfilt;
801         int                     mcnt = 0;
802
803         ifp = &sc->arpcom.ac_if;
804
805         XL_SEL_WIN(5);
806         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
807
808         if (ifp->if_flags & IFF_ALLMULTI) {
809                 rxfilt |= XL_RXFILTER_ALLMULTI;
810                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
811                 return;
812         }
813
814         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link)
815                 mcnt++;
816
817         if (mcnt)
818                 rxfilt |= XL_RXFILTER_ALLMULTI;
819         else
820                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
821
822         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
823
824         return;
825 }
826
827 /*
828  * 3c905B adapters have a hash filter that we can program.
829  */
830 static void
831 xl_setmulti_hash(sc)
832         struct xl_softc         *sc;
833 {
834         struct ifnet            *ifp;
835         int                     h = 0, i;
836         struct ifmultiaddr      *ifma;
837         u_int8_t                rxfilt;
838         int                     mcnt = 0;
839
840         ifp = &sc->arpcom.ac_if;
841
842         XL_SEL_WIN(5);
843         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
844
845         if (ifp->if_flags & IFF_ALLMULTI) {
846                 rxfilt |= XL_RXFILTER_ALLMULTI;
847                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
848                 return;
849         } else
850                 rxfilt &= ~XL_RXFILTER_ALLMULTI;
851
852
853         /* first, zot all the existing hash bits */
854         for (i = 0; i < XL_HASHFILT_SIZE; i++)
855                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|i);
856
857         /* now program new ones */
858         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
859                 if (ifma->ifma_addr->sa_family != AF_LINK)
860                         continue;
861
862                 /*
863                  * Note: the 3c905B currently only supports a 64-bit
864                  * hash table, which means we really only need 6 bits,
865                  * but the manual indicates that future chip revisions
866                  * will have a 256-bit hash table, hence the routine is
867                  * set up to calculate 8 bits of position info in case
868                  * we need it some day.
869                  * Note II, The Sequel: _CURRENT_ versions of the 3c905B
870                  * have a 256 bit hash table. This means we have to use
871                  * all 8 bits regardless.  On older cards, the upper 2
872                  * bits will be ignored. Grrrr....
873                  */
874                 h = ether_crc32_be(
875                         LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
876                         ETHER_ADDR_LEN) & 0xff;
877                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_HASH|XL_HASH_SET|h);
878                 mcnt++;
879         }
880
881         if (mcnt)
882                 rxfilt |= XL_RXFILTER_MULTIHASH;
883         else
884                 rxfilt &= ~XL_RXFILTER_MULTIHASH;
885
886         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
887
888         return;
889 }
890
891 #ifdef notdef
892 static void
893 xl_testpacket(sc)
894         struct xl_softc         *sc;
895 {
896         struct mbuf             *m;
897         struct ifnet            *ifp;
898
899         ifp = &sc->arpcom.ac_if;
900
901         MGETHDR(m, MB_DONTWAIT, MT_DATA);
902
903         if (m == NULL)
904                 return;
905
906         bcopy(&sc->arpcom.ac_enaddr,
907                 mtod(m, struct ether_header *)->ether_dhost, ETHER_ADDR_LEN);
908         bcopy(&sc->arpcom.ac_enaddr,
909                 mtod(m, struct ether_header *)->ether_shost, ETHER_ADDR_LEN);
910         mtod(m, struct ether_header *)->ether_type = htons(3);
911         mtod(m, unsigned char *)[14] = 0;
912         mtod(m, unsigned char *)[15] = 0;
913         mtod(m, unsigned char *)[16] = 0xE3;
914         m->m_len = m->m_pkthdr.len = sizeof(struct ether_header) + 3;
915         IF_ENQUEUE(&ifp->if_snd, m);
916         xl_start(ifp);
917
918         return;
919 }
920 #endif
921
922 static void
923 xl_setcfg(sc)
924         struct xl_softc         *sc;
925 {
926         u_int32_t               icfg;
927
928         XL_SEL_WIN(3);
929         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
930         icfg &= ~XL_ICFG_CONNECTOR_MASK;
931         if (sc->xl_media & XL_MEDIAOPT_MII ||
932                 sc->xl_media & XL_MEDIAOPT_BT4)
933                 icfg |= (XL_XCVR_MII << XL_ICFG_CONNECTOR_BITS);
934         if (sc->xl_media & XL_MEDIAOPT_BTX)
935                 icfg |= (XL_XCVR_AUTO << XL_ICFG_CONNECTOR_BITS);
936
937         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
938         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
939
940         return;
941 }
942
943 static void
944 xl_setmode(sc, media)
945         struct xl_softc         *sc;
946         int                     media;
947 {
948         struct ifnet *ifp = &sc->arpcom.ac_if;
949         u_int32_t               icfg;
950         u_int16_t               mediastat;
951
952         if_printf(ifp, "selecting ");
953
954         XL_SEL_WIN(4);
955         mediastat = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
956         XL_SEL_WIN(3);
957         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG);
958
959         if (sc->xl_media & XL_MEDIAOPT_BT) {
960                 if (IFM_SUBTYPE(media) == IFM_10_T) {
961                         printf("10baseT transceiver, ");
962                         sc->xl_xcvr = XL_XCVR_10BT;
963                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
964                         icfg |= (XL_XCVR_10BT << XL_ICFG_CONNECTOR_BITS);
965                         mediastat |= XL_MEDIASTAT_LINKBEAT|
966                                         XL_MEDIASTAT_JABGUARD;
967                         mediastat &= ~XL_MEDIASTAT_SQEENB;
968                 }
969         }
970
971         if (sc->xl_media & XL_MEDIAOPT_BFX) {
972                 if (IFM_SUBTYPE(media) == IFM_100_FX) {
973                         printf("100baseFX port, ");
974                         sc->xl_xcvr = XL_XCVR_100BFX;
975                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
976                         icfg |= (XL_XCVR_100BFX << XL_ICFG_CONNECTOR_BITS);
977                         mediastat |= XL_MEDIASTAT_LINKBEAT;
978                         mediastat &= ~XL_MEDIASTAT_SQEENB;
979                 }
980         }
981
982         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
983                 if (IFM_SUBTYPE(media) == IFM_10_5) {
984                         printf("AUI port, ");
985                         sc->xl_xcvr = XL_XCVR_AUI;
986                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
987                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
988                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
989                                         XL_MEDIASTAT_JABGUARD);
990                         mediastat |= ~XL_MEDIASTAT_SQEENB;
991                 }
992                 if (IFM_SUBTYPE(media) == IFM_10_FL) {
993                         printf("10baseFL transceiver, ");
994                         sc->xl_xcvr = XL_XCVR_AUI;
995                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
996                         icfg |= (XL_XCVR_AUI << XL_ICFG_CONNECTOR_BITS);
997                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
998                                         XL_MEDIASTAT_JABGUARD);
999                         mediastat |= ~XL_MEDIASTAT_SQEENB;
1000                 }
1001         }
1002
1003         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1004                 if (IFM_SUBTYPE(media) == IFM_10_2) {
1005                         printf("BNC port, ");
1006                         sc->xl_xcvr = XL_XCVR_COAX;
1007                         icfg &= ~XL_ICFG_CONNECTOR_MASK;
1008                         icfg |= (XL_XCVR_COAX << XL_ICFG_CONNECTOR_BITS);
1009                         mediastat &= ~(XL_MEDIASTAT_LINKBEAT|
1010                                         XL_MEDIASTAT_JABGUARD|
1011                                         XL_MEDIASTAT_SQEENB);
1012                 }
1013         }
1014
1015         if ((media & IFM_GMASK) == IFM_FDX ||
1016                         IFM_SUBTYPE(media) == IFM_100_FX) {
1017                 printf("full duplex\n");
1018                 XL_SEL_WIN(3);
1019                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, XL_MACCTRL_DUPLEX);
1020         } else {
1021                 printf("half duplex\n");
1022                 XL_SEL_WIN(3);
1023                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL,
1024                         (CSR_READ_1(sc, XL_W3_MAC_CTRL) & ~XL_MACCTRL_DUPLEX));
1025         }
1026
1027         if (IFM_SUBTYPE(media) == IFM_10_2)
1028                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
1029         else
1030                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
1031         CSR_WRITE_4(sc, XL_W3_INTERNAL_CFG, icfg);
1032         XL_SEL_WIN(4);
1033         CSR_WRITE_2(sc, XL_W4_MEDIA_STATUS, mediastat);
1034         DELAY(800);
1035         XL_SEL_WIN(7);
1036 }
1037
1038 static void
1039 xl_reset(sc)
1040         struct xl_softc         *sc;
1041 {
1042         int             i;
1043
1044         XL_SEL_WIN(0);
1045         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RESET | 
1046                     ((sc->xl_flags & XL_FLAG_WEIRDRESET) ?
1047                      XL_RESETOPT_DISADVFD:0));
1048
1049         /*
1050          * If we're using memory mapped register mode, pause briefly
1051          * after issuing the reset command before trying to access any
1052          * other registers. With my 3c575C cardbus card, failing to do
1053          * this results in the system locking up while trying to poll
1054          * the command busy bit in the status register.
1055          */
1056         if (sc->xl_flags & XL_FLAG_USE_MMIO)
1057                 DELAY(100000);
1058
1059         for (i = 0; i < XL_TIMEOUT; i++) {
1060                 DELAY(10);
1061                 if (!(CSR_READ_2(sc, XL_STATUS) & XL_STAT_CMDBUSY))
1062                         break;
1063         }
1064
1065         if (i == XL_TIMEOUT)
1066                 if_printf(&sc->arpcom.ac_if, "reset didn't complete\n");
1067
1068         /* Reset TX and RX. */
1069         /* Note: the RX reset takes an absurd amount of time
1070          * on newer versions of the Tornado chips such as those
1071          * on the 3c905CX and newer 3c908C cards. We wait an
1072          * extra amount of time so that xl_wait() doesn't complain
1073          * and annoy the users.
1074          */
1075         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
1076         DELAY(100000);
1077         xl_wait(sc);
1078         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
1079         xl_wait(sc);
1080
1081         if (sc->xl_flags & XL_FLAG_INVERT_LED_PWR || 
1082             sc->xl_flags & XL_FLAG_INVERT_MII_PWR) {
1083                 XL_SEL_WIN(2);
1084                 CSR_WRITE_2(sc, XL_W2_RESET_OPTIONS, CSR_READ_2(sc,
1085                     XL_W2_RESET_OPTIONS) 
1086                     | ((sc->xl_flags & XL_FLAG_INVERT_LED_PWR)?XL_RESETOPT_INVERT_LED:0)
1087                     | ((sc->xl_flags & XL_FLAG_INVERT_MII_PWR)?XL_RESETOPT_INVERT_MII:0)
1088                     );
1089         }
1090
1091         /* Wait a little while for the chip to get its brains in order. */
1092         DELAY(100000);
1093         return;
1094 }
1095
1096 /*
1097  * Probe for a 3Com Etherlink XL chip. Check the PCI vendor and device
1098  * IDs against our list and return a device name if we find a match.
1099  */
1100 static int
1101 xl_probe(device_t dev)
1102 {
1103         struct xl_type *t;
1104         uint16_t vid, did;
1105
1106         vid = pci_get_vendor(dev);
1107         did = pci_get_device(dev);
1108         for (t = xl_devs; t->xl_name != NULL; t++) {
1109                 if (vid == t->xl_vid && did == t->xl_did) {
1110                         device_set_desc(dev, t->xl_name);
1111                         return(0);
1112                 }
1113         }
1114         return(ENXIO);
1115 }
1116
1117 /*
1118  * This routine is a kludge to work around possible hardware faults
1119  * or manufacturing defects that can cause the media options register
1120  * (or reset options register, as it's called for the first generation
1121  * 3c90x adapters) to return an incorrect result. I have encountered
1122  * one Dell Latitude laptop docking station with an integrated 3c905-TX
1123  * which doesn't have any of the 'mediaopt' bits set. This screws up
1124  * the attach routine pretty badly because it doesn't know what media
1125  * to look for. If we find ourselves in this predicament, this routine
1126  * will try to guess the media options values and warn the user of a
1127  * possible manufacturing defect with his adapter/system/whatever.
1128  */
1129 static void
1130 xl_mediacheck(sc)
1131         struct xl_softc         *sc;
1132 {
1133         struct ifnet *ifp = &sc->arpcom.ac_if;
1134
1135         /*
1136          * If some of the media options bits are set, assume they are
1137          * correct. If not, try to figure it out down below.
1138          * XXX I should check for 10baseFL, but I don't have an adapter
1139          * to test with.
1140          */
1141         if (sc->xl_media & (XL_MEDIAOPT_MASK & ~XL_MEDIAOPT_VCO)) {
1142                 /*
1143                  * Check the XCVR value. If it's not in the normal range
1144                  * of values, we need to fake it up here.
1145                  */
1146                 if (sc->xl_xcvr <= XL_XCVR_AUTO)
1147                         return;
1148                 else {
1149                         if_printf(ifp, "bogus xcvr value in EEPROM (%x)\n",
1150                             sc->xl_xcvr);
1151                         if_printf(ifp,
1152                             "choosing new default based on card type\n");
1153                 }
1154         } else {
1155                 if (sc->xl_type == XL_TYPE_905B &&
1156                     sc->xl_media & XL_MEDIAOPT_10FL)
1157                         return;
1158                 if_printf(ifp, "WARNING: no media options bits set in "
1159                         "the media options register!!\n");
1160                 if_printf(ifp, "this could be a manufacturing defect in "
1161                         "your adapter or system\n");
1162                 if_printf(ifp, "attempting to guess media type; you "
1163                         "should probably consult your vendor\n");
1164         }
1165
1166         xl_choose_xcvr(sc, 1);
1167 }
1168
1169 static void
1170 xl_choose_xcvr(sc, verbose)
1171         struct xl_softc         *sc;
1172         int                     verbose;
1173 {
1174         struct ifnet *ifp = &sc->arpcom.ac_if;
1175         u_int16_t               devid;
1176
1177         /*
1178          * Read the device ID from the EEPROM.
1179          * This is what's loaded into the PCI device ID register, so it has
1180          * to be correct otherwise we wouldn't have gotten this far.
1181          */
1182         xl_read_eeprom(sc, (caddr_t)&devid, XL_EE_PRODID, 1, 0);
1183
1184         switch(devid) {
1185         case TC_DEVICEID_BOOMERANG_10BT:        /* 3c900-TPO */
1186         case TC_DEVICEID_KRAKATOA_10BT:         /* 3c900B-TPO */
1187                 sc->xl_media = XL_MEDIAOPT_BT;
1188                 sc->xl_xcvr = XL_XCVR_10BT;
1189                 if (verbose)
1190                         if_printf(ifp, "guessing 10BaseT transceiver\n");
1191                 break;
1192         case TC_DEVICEID_BOOMERANG_10BT_COMBO:  /* 3c900-COMBO */
1193         case TC_DEVICEID_KRAKATOA_10BT_COMBO:   /* 3c900B-COMBO */
1194                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1195                 sc->xl_xcvr = XL_XCVR_10BT;
1196                 if (verbose)
1197                         if_printf(ifp, "guessing COMBO (AUI/BNC/TP)\n");
1198                 break;
1199         case TC_DEVICEID_KRAKATOA_10BT_TPC:     /* 3c900B-TPC */
1200                 sc->xl_media = XL_MEDIAOPT_BT|XL_MEDIAOPT_BNC;
1201                 sc->xl_xcvr = XL_XCVR_10BT;
1202                 if (verbose)
1203                         if_printf(ifp, "guessing TPC (BNC/TP)\n");
1204                 break;
1205         case TC_DEVICEID_CYCLONE_10FL:          /* 3c900B-FL */
1206                 sc->xl_media = XL_MEDIAOPT_10FL;
1207                 sc->xl_xcvr = XL_XCVR_AUI;
1208                 if (verbose)
1209                         if_printf(ifp, "guessing 10baseFL\n");
1210                 break;
1211         case TC_DEVICEID_BOOMERANG_10_100BT:    /* 3c905-TX */
1212         case TC_DEVICEID_HURRICANE_555:         /* 3c555 */
1213         case TC_DEVICEID_HURRICANE_556:         /* 3c556 */
1214         case TC_DEVICEID_HURRICANE_556B:        /* 3c556B */
1215         case TC_DEVICEID_HURRICANE_575A:        /* 3c575TX */
1216         case TC_DEVICEID_HURRICANE_575B:        /* 3c575B */
1217         case TC_DEVICEID_HURRICANE_575C:        /* 3c575C */
1218         case TC_DEVICEID_HURRICANE_656:         /* 3c656 */
1219         case TC_DEVICEID_HURRICANE_656B:        /* 3c656B */
1220         case TC_DEVICEID_TORNADO_656C:          /* 3c656C */
1221         case TC_DEVICEID_TORNADO_10_100BT_920B: /* 3c920B-EMB */
1222                 sc->xl_media = XL_MEDIAOPT_MII;
1223                 sc->xl_xcvr = XL_XCVR_MII;
1224                 if (verbose)
1225                         if_printf(ifp, "guessing MII\n");
1226                 break;
1227         case TC_DEVICEID_BOOMERANG_100BT4:      /* 3c905-T4 */
1228         case TC_DEVICEID_CYCLONE_10_100BT4:     /* 3c905B-T4 */
1229                 sc->xl_media = XL_MEDIAOPT_BT4;
1230                 sc->xl_xcvr = XL_XCVR_MII;
1231                 if (verbose)
1232                         if_printf(ifp, "guessing 100BaseT4/MII\n");
1233                 break;
1234         case TC_DEVICEID_HURRICANE_10_100BT:    /* 3c905B-TX */
1235         case TC_DEVICEID_HURRICANE_10_100BT_SERV:/*3c980-TX */
1236         case TC_DEVICEID_TORNADO_10_100BT_SERV: /* 3c980C-TX */
1237         case TC_DEVICEID_HURRICANE_SOHO100TX:   /* 3cSOHO100-TX */
1238         case TC_DEVICEID_TORNADO_10_100BT:      /* 3c905C-TX */
1239         case TC_DEVICEID_TORNADO_HOMECONNECT:   /* 3c450-TX */
1240                 sc->xl_media = XL_MEDIAOPT_BTX;
1241                 sc->xl_xcvr = XL_XCVR_AUTO;
1242                 if (verbose)
1243                         if_printf(ifp, "guessing 10/100 internal\n");
1244                 break;
1245         case TC_DEVICEID_CYCLONE_10_100_COMBO:  /* 3c905B-COMBO */
1246                 sc->xl_media = XL_MEDIAOPT_BTX|XL_MEDIAOPT_BNC|XL_MEDIAOPT_AUI;
1247                 sc->xl_xcvr = XL_XCVR_AUTO;
1248                 if (verbose)
1249                         if_printf(ifp, "guessing 10/100 plus BNC/AUI\n");
1250                 break;
1251         default:
1252                 if_printf(ifp,
1253                     "unknown device ID: %x -- defaulting to 10baseT\n", devid);
1254                 sc->xl_media = XL_MEDIAOPT_BT;
1255                 break;
1256         }
1257
1258         return;
1259 }
1260
1261 /*
1262  * Attach the interface. Allocate softc structures, do ifmedia
1263  * setup and ethernet/BPF attach.
1264  */
1265 static int
1266 xl_attach(dev)
1267         device_t                dev;
1268 {
1269         u_char                  eaddr[ETHER_ADDR_LEN];
1270         u_int16_t               xcvr[2];
1271         struct xl_softc         *sc;
1272         struct ifnet            *ifp;
1273         int                     media = IFM_ETHER|IFM_100_TX|IFM_FDX;
1274         int                     error = 0, rid, res;
1275
1276         sc = device_get_softc(dev);
1277
1278         ifmedia_init(&sc->ifmedia, 0, xl_ifmedia_upd, xl_ifmedia_sts);
1279
1280         sc->xl_flags = 0;
1281         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555)
1282                 sc->xl_flags |= XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_PHYOK;
1283         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556 ||
1284             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1285                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK |
1286                     XL_FLAG_EEPROM_OFFSET_30 | XL_FLAG_WEIRDRESET |
1287                     XL_FLAG_INVERT_LED_PWR | XL_FLAG_INVERT_MII_PWR;
1288         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_555 ||
1289             pci_get_device(dev) == TC_DEVICEID_HURRICANE_556)
1290                 sc->xl_flags |= XL_FLAG_8BITROM;
1291         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_556B)
1292                 sc->xl_flags |= XL_FLAG_NO_XCVR_PWR;
1293         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B ||
1294             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C ||
1295             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B ||
1296             pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1297                 sc->xl_flags |= XL_FLAG_FUNCREG;
1298         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575A ||
1299             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B ||
1300             pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C ||
1301             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B ||
1302             pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1303                 sc->xl_flags |= XL_FLAG_PHYOK | XL_FLAG_EEPROM_OFFSET_30 |
1304                     XL_FLAG_8BITROM;
1305         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656)
1306                 sc->xl_flags |= XL_FLAG_FUNCREG | XL_FLAG_PHYOK;
1307         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575B)
1308                 sc->xl_flags |= XL_FLAG_INVERT_LED_PWR;
1309         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_575C)
1310                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1311         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_656C)
1312                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR;
1313         if (pci_get_device(dev) == TC_DEVICEID_HURRICANE_656 ||
1314             pci_get_device(dev) == TC_DEVICEID_HURRICANE_656B)
1315                 sc->xl_flags |= XL_FLAG_INVERT_MII_PWR |
1316                     XL_FLAG_INVERT_LED_PWR;
1317         if (pci_get_device(dev) == TC_DEVICEID_TORNADO_10_100BT_920B)
1318                 sc->xl_flags |= XL_FLAG_PHYOK;
1319 #ifndef BURN_BRIDGES
1320         /*
1321          * If this is a 3c905B, we have to check one extra thing.
1322          * The 905B supports power management and may be placed in
1323          * a low-power mode (D3 mode), typically by certain operating
1324          * systems which shall not be named. The PCI BIOS is supposed
1325          * to reset the NIC and bring it out of low-power mode, but
1326          * some do not. Consequently, we have to see if this chip
1327          * supports power management, and if so, make sure it's not
1328          * in low-power mode. If power management is available, the
1329          * capid byte will be 0x01.
1330          *
1331          * I _think_ that what actually happens is that the chip
1332          * loses its PCI configuration during the transition from
1333          * D3 back to D0; this means that it should be possible for
1334          * us to save the PCI iobase, membase and IRQ, put the chip
1335          * back in the D0 state, then restore the PCI config ourselves.
1336          */
1337
1338         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
1339                 u_int32_t               iobase, membase, irq;
1340
1341                 /* Save important PCI config data. */
1342                 iobase = pci_read_config(dev, XL_PCI_LOIO, 4);
1343                 membase = pci_read_config(dev, XL_PCI_LOMEM, 4);
1344                 irq = pci_read_config(dev, XL_PCI_INTLINE, 4);
1345
1346                 /* Reset the power state. */
1347                 device_printf(dev, "chip is in D%d power mode "
1348                     "-- setting to D0\n", pci_get_powerstate(dev));
1349
1350                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
1351
1352                 /* Restore PCI config data. */
1353                 pci_write_config(dev, XL_PCI_LOIO, iobase, 4);
1354                 pci_write_config(dev, XL_PCI_LOMEM, membase, 4);
1355                 pci_write_config(dev, XL_PCI_INTLINE, irq, 4);
1356         }
1357 #endif
1358         /*
1359          * Map control/status registers.
1360          */
1361         pci_enable_busmaster(dev);
1362
1363         rid = XL_PCI_LOMEM;
1364         res = SYS_RES_MEMORY;
1365
1366 #if 0
1367         sc->xl_res = bus_alloc_resource_any(dev, res, &rid, RF_ACTIVE);
1368 #endif
1369
1370         if (sc->xl_res != NULL) {
1371                 sc->xl_flags |= XL_FLAG_USE_MMIO;
1372                 if (bootverbose)
1373                         device_printf(dev, "using memory mapped I/O\n");
1374         } else {
1375                 rid = XL_PCI_LOIO;
1376                 res = SYS_RES_IOPORT;
1377                 sc->xl_res = bus_alloc_resource_any(dev, res, &rid, RF_ACTIVE);
1378                 if (sc->xl_res == NULL) {
1379                         device_printf(dev, "couldn't map ports/memory\n");
1380                         error = ENXIO;
1381                         goto fail;
1382                 }
1383                 if (bootverbose)
1384                         device_printf(dev, "using port I/O\n");
1385         }
1386
1387         sc->xl_btag = rman_get_bustag(sc->xl_res);
1388         sc->xl_bhandle = rman_get_bushandle(sc->xl_res);
1389
1390         if (sc->xl_flags & XL_FLAG_FUNCREG) {
1391                 rid = XL_PCI_FUNCMEM;
1392                 sc->xl_fres = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1393                     RF_ACTIVE);
1394
1395                 if (sc->xl_fres == NULL) {
1396                         device_printf(dev, "couldn't map funcreg memory\n");
1397                         error = ENXIO;
1398                         goto fail;
1399                 }
1400
1401                 sc->xl_ftag = rman_get_bustag(sc->xl_fres);
1402                 sc->xl_fhandle = rman_get_bushandle(sc->xl_fres);
1403         }
1404
1405         /* Allocate interrupt */
1406         rid = 0;
1407         sc->xl_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1408             RF_SHAREABLE | RF_ACTIVE);
1409         if (sc->xl_irq == NULL) {
1410                 device_printf(dev, "couldn't map interrupt\n");
1411                 error = ENXIO;
1412                 goto fail;
1413         }
1414
1415         ifp = &sc->arpcom.ac_if;
1416         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1417
1418         /* Reset the adapter. */
1419         xl_reset(sc);
1420
1421         /*
1422          * Get station address from the EEPROM.
1423          */
1424         if (xl_read_eeprom(sc, (caddr_t)&eaddr, XL_EE_OEM_ADR0, 3, 1)) {
1425                 device_printf(dev, "failed to read station address\n");
1426                 error = ENXIO;
1427                 goto fail;
1428         }
1429
1430         callout_init(&sc->xl_stat_timer);
1431
1432         /*
1433          * Now allocate a tag for the DMA descriptor lists and a chunk
1434          * of DMA-able memory based on the tag.  Also obtain the DMA
1435          * addresses of the RX and TX ring, which we'll need later.
1436          * All of our lists are allocated as a contiguous block
1437          * of memory.
1438          */
1439         error = bus_dma_tag_create(NULL, 8, 0,
1440             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1441             XL_RX_LIST_SZ, 1, XL_RX_LIST_SZ, 0, 
1442             &sc->xl_ldata.xl_rx_tag);
1443         if (error) {
1444                 device_printf(dev, "failed to allocate rx dma tag\n");
1445                 goto fail;
1446         }
1447
1448         error = bus_dmamem_alloc(sc->xl_ldata.xl_rx_tag,
1449             (void **)&sc->xl_ldata.xl_rx_list, BUS_DMA_WAITOK | BUS_DMA_ZERO,
1450             &sc->xl_ldata.xl_rx_dmamap);
1451         if (error) {
1452                 device_printf(dev, "no memory for rx list buffers!\n");
1453                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1454                 sc->xl_ldata.xl_rx_tag = NULL;
1455                 goto fail;
1456         }
1457
1458         error = bus_dmamap_load(sc->xl_ldata.xl_rx_tag,
1459             sc->xl_ldata.xl_rx_dmamap, sc->xl_ldata.xl_rx_list,
1460             XL_RX_LIST_SZ, xl_dma_map_addr,
1461             &sc->xl_ldata.xl_rx_dmaaddr, BUS_DMA_WAITOK);
1462         if (error) {
1463                 device_printf(dev, "cannot get dma address of the rx ring!\n");
1464                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1465                     sc->xl_ldata.xl_rx_dmamap);
1466                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1467                 sc->xl_ldata.xl_rx_tag = NULL;
1468                 goto fail;
1469         }
1470
1471         error = bus_dma_tag_create(NULL, 8, 0,
1472             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1473             XL_TX_LIST_SZ, 1, XL_TX_LIST_SZ, 0, 
1474             &sc->xl_ldata.xl_tx_tag);
1475         if (error) {
1476                 device_printf(dev, "failed to allocate tx dma tag\n");
1477                 goto fail;
1478         }
1479
1480         error = bus_dmamem_alloc(sc->xl_ldata.xl_tx_tag,
1481             (void **)&sc->xl_ldata.xl_tx_list, BUS_DMA_WAITOK | BUS_DMA_ZERO,
1482             &sc->xl_ldata.xl_tx_dmamap);
1483         if (error) {
1484                 device_printf(dev, "no memory for list buffers!\n");
1485                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1486                 sc->xl_ldata.xl_tx_tag = NULL;
1487                 goto fail;
1488         }
1489
1490         error = bus_dmamap_load(sc->xl_ldata.xl_tx_tag,
1491             sc->xl_ldata.xl_tx_dmamap, sc->xl_ldata.xl_tx_list,
1492             XL_TX_LIST_SZ, xl_dma_map_addr,
1493             &sc->xl_ldata.xl_tx_dmaaddr, BUS_DMA_WAITOK);
1494         if (error) {
1495                 device_printf(dev, "cannot get dma address of the tx ring!\n");
1496                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1497                     sc->xl_ldata.xl_tx_dmamap);
1498                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1499                 sc->xl_ldata.xl_tx_tag = NULL;
1500                 goto fail;
1501         }
1502
1503         /*
1504          * Allocate a DMA tag for the mapping of mbufs.
1505          */
1506         error = bus_dma_tag_create(NULL, 1, 0,
1507             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
1508             MCLBYTES * XL_MAXFRAGS, XL_MAXFRAGS, MCLBYTES, 0,
1509             &sc->xl_mtag);
1510         if (error) {
1511                 device_printf(dev, "failed to allocate mbuf dma tag\n");
1512                 goto fail;
1513         }
1514
1515         /* We need a spare DMA map for the RX ring. */
1516         error = bus_dmamap_create(sc->xl_mtag, 0, &sc->xl_tmpmap);
1517         if (error) {
1518                 device_printf(dev, "failed to create mbuf dma map\n");
1519                 goto fail;
1520         }
1521
1522         /*
1523          * Figure out the card type. 3c905B adapters have the
1524          * 'supportsNoTxLength' bit set in the capabilities
1525          * word in the EEPROM.
1526          * Note: my 3c575C cardbus card lies. It returns a value
1527          * of 0x1578 for its capabilities word, which is somewhat
1528          * nonsensical. Another way to distinguish a 3c90x chip
1529          * from a 3c90xB/C chip is to check for the 'supportsLargePackets'
1530          * bit. This will only be set for 3c90x boomerage chips.
1531          */
1532         xl_read_eeprom(sc, (caddr_t)&sc->xl_caps, XL_EE_CAPS, 1, 0);
1533         if (sc->xl_caps & XL_CAPS_NO_TXLENGTH ||
1534             !(sc->xl_caps & XL_CAPS_LARGE_PKTS))
1535                 sc->xl_type = XL_TYPE_905B;
1536         else
1537                 sc->xl_type = XL_TYPE_90X;
1538         if (bootverbose) {
1539                 device_printf(dev, "type %s\n",
1540                               sc->xl_type == XL_TYPE_905B ? "90XB" : "90X");
1541         }
1542
1543         ifp->if_softc = sc;
1544         ifp->if_mtu = ETHERMTU;
1545         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1546         ifp->if_ioctl = xl_ioctl;
1547         ifp->if_capabilities = 0;
1548         if (sc->xl_type == XL_TYPE_905B) {
1549                 ifp->if_start = xl_start_90xB;
1550                 ifp->if_capabilities |= IFCAP_HWCSUM;
1551         } else {
1552                 ifp->if_start = xl_start;
1553         }
1554         ifp->if_watchdog = xl_watchdog;
1555         ifp->if_init = xl_init;
1556         ifp->if_baudrate = 10000000;
1557         ifq_set_maxlen(&ifp->if_snd, XL_TX_LIST_CNT - 1);
1558         ifq_set_ready(&ifp->if_snd);
1559         /*
1560          * NOTE: features disabled by default.  This seems to corrupt
1561          * tx packet data one out of a million packets or so and then
1562          * generates a good checksum so the receiver doesn't
1563          * know the packet is bad 
1564          */
1565         ifp->if_capenable = 0; /*ifp->if_capabilities;*/
1566         if (ifp->if_capenable & IFCAP_TXCSUM)
1567                 ifp->if_hwassist = XL905B_CSUM_FEATURES;
1568
1569         /*
1570          * Now we have to see what sort of media we have.
1571          * This includes probing for an MII interace and a
1572          * possible PHY.
1573          */
1574         XL_SEL_WIN(3);
1575         sc->xl_media = CSR_READ_2(sc, XL_W3_MEDIA_OPT);
1576         if (bootverbose)
1577                 if_printf(ifp, "media options word: %x\n", sc->xl_media);
1578
1579         xl_read_eeprom(sc, (char *)&xcvr, XL_EE_ICFG_0, 2, 0);
1580         sc->xl_xcvr = xcvr[0] | xcvr[1] << 16;
1581         sc->xl_xcvr &= XL_ICFG_CONNECTOR_MASK;
1582         sc->xl_xcvr >>= XL_ICFG_CONNECTOR_BITS;
1583
1584         xl_mediacheck(sc);
1585
1586         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
1587                         || sc->xl_media & XL_MEDIAOPT_BT4) {
1588                 if (bootverbose)
1589                         if_printf(ifp, "found MII/AUTO\n");
1590                 xl_setcfg(sc);
1591
1592                 error = mii_phy_probe(dev, &sc->xl_miibus,
1593                                       xl_ifmedia_upd, xl_ifmedia_sts);
1594                 if (error) {
1595                         if_printf(ifp, "no PHY found!\n");
1596                         goto fail;
1597                 }
1598
1599                 goto done;
1600         }
1601
1602         /*
1603          * Sanity check. If the user has selected "auto" and this isn't
1604          * a 10/100 card of some kind, we need to force the transceiver
1605          * type to something sane.
1606          */
1607         if (sc->xl_xcvr == XL_XCVR_AUTO)
1608                 xl_choose_xcvr(sc, bootverbose);
1609
1610         /*
1611          * Do ifmedia setup.
1612          */
1613         if (sc->xl_media & XL_MEDIAOPT_BT) {
1614                 if (bootverbose)
1615                         if_printf(ifp, "found 10baseT\n");
1616                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T, 0, NULL);
1617                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_HDX, 0, NULL);
1618                 if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1619                         ifmedia_add(&sc->ifmedia,
1620                             IFM_ETHER|IFM_10_T|IFM_FDX, 0, NULL);
1621         }
1622
1623         if (sc->xl_media & (XL_MEDIAOPT_AUI|XL_MEDIAOPT_10FL)) {
1624                 /*
1625                  * Check for a 10baseFL board in disguise.
1626                  */
1627                 if (sc->xl_type == XL_TYPE_905B &&
1628                     sc->xl_media == XL_MEDIAOPT_10FL) {
1629                         if (bootverbose)
1630                                 if_printf(ifp, "found 10baseFL\n");
1631                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL, 0, NULL);
1632                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_FL|IFM_HDX,
1633                             0, NULL);
1634                         if (sc->xl_caps & XL_CAPS_FULL_DUPLEX)
1635                                 ifmedia_add(&sc->ifmedia,
1636                                     IFM_ETHER|IFM_10_FL|IFM_FDX, 0, NULL);
1637                 } else {
1638                         if (bootverbose)
1639                                 if_printf(ifp, "found AUI\n");
1640                         ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_5, 0, NULL);
1641                 }
1642         }
1643
1644         if (sc->xl_media & XL_MEDIAOPT_BNC) {
1645                 if (bootverbose)
1646                         if_printf(ifp, "found BNC\n");
1647                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_2, 0, NULL);
1648         }
1649
1650         if (sc->xl_media & XL_MEDIAOPT_BFX) {
1651                 if (bootverbose)
1652                         if_printf(ifp, "found 100baseFX\n");
1653                 ifp->if_baudrate = 100000000;
1654                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_100_FX, 0, NULL);
1655         }
1656
1657         /* Choose a default media. */
1658         switch(sc->xl_xcvr) {
1659         case XL_XCVR_10BT:
1660                 media = IFM_ETHER|IFM_10_T;
1661                 xl_setmode(sc, media);
1662                 break;
1663         case XL_XCVR_AUI:
1664                 if (sc->xl_type == XL_TYPE_905B &&
1665                     sc->xl_media == XL_MEDIAOPT_10FL) {
1666                         media = IFM_ETHER|IFM_10_FL;
1667                         xl_setmode(sc, media);
1668                 } else {
1669                         media = IFM_ETHER|IFM_10_5;
1670                         xl_setmode(sc, media);
1671                 }
1672                 break;
1673         case XL_XCVR_COAX:
1674                 media = IFM_ETHER|IFM_10_2;
1675                 xl_setmode(sc, media);
1676                 break;
1677         case XL_XCVR_AUTO:
1678         case XL_XCVR_100BTX:
1679         case XL_XCVR_MII:
1680                 /* Chosen by miibus */
1681                 break;
1682         case XL_XCVR_100BFX:
1683                 media = IFM_ETHER|IFM_100_FX;
1684                 break;
1685         default:
1686                 if_printf(ifp, "unknown XCVR type: %d\n", sc->xl_xcvr);
1687                 /*
1688                  * This will probably be wrong, but it prevents
1689                  * the ifmedia code from panicking.
1690                  */
1691                 media = IFM_ETHER|IFM_10_T;
1692                 break;
1693         }
1694
1695         if (sc->xl_miibus == NULL)
1696                 ifmedia_set(&sc->ifmedia, media);
1697
1698 done:
1699
1700         if (sc->xl_flags & XL_FLAG_NO_XCVR_PWR) {
1701                 XL_SEL_WIN(0);
1702                 CSR_WRITE_2(sc, XL_W0_MFG_ID, XL_NO_XCVR_PWR_MAGICBITS);
1703         }
1704
1705         /*
1706          * Call MI attach routine.
1707          */
1708         ether_ifattach(ifp, eaddr);
1709
1710         /*
1711          * Tell the upper layer(s) we support long frames.
1712          */
1713         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1714
1715         /* Hook interrupt last to avoid having to lock softc */
1716         error = bus_setup_intr(dev, sc->xl_irq, INTR_TYPE_NET,
1717                                xl_intr, sc, &sc->xl_intrhand, NULL);
1718         if (error) {
1719                 if_printf(ifp, "couldn't set up irq\n");
1720                 ether_ifdetach(ifp);
1721                 goto fail;
1722         }
1723
1724         return 0;
1725
1726 fail:
1727         xl_detach(dev);
1728         return error;
1729 }
1730
1731 /*
1732  * Shutdown hardware and free up resources. This can be called any
1733  * time after the mutex has been initialized. It is called in both
1734  * the error case in attach and the normal detach case so it needs
1735  * to be careful about only freeing resources that have actually been
1736  * allocated.
1737  */
1738 static int
1739 xl_detach(dev)
1740         device_t                dev;
1741 {
1742         struct xl_softc         *sc;
1743         struct ifnet            *ifp;
1744         int                     rid, res;
1745
1746         sc = device_get_softc(dev);
1747         ifp = &sc->arpcom.ac_if;
1748
1749         if (sc->xl_flags & XL_FLAG_USE_MMIO) {
1750                 rid = XL_PCI_LOMEM;
1751                 res = SYS_RES_MEMORY;
1752         } else {
1753                 rid = XL_PCI_LOIO;   
1754                 res = SYS_RES_IOPORT;
1755         }
1756
1757         crit_enter();
1758
1759         if (device_is_attached(dev)) {
1760                 xl_reset(sc);
1761                 xl_stop(sc);
1762                 ether_ifdetach(ifp);
1763         }
1764
1765         if (sc->xl_miibus)
1766                 device_delete_child(dev, sc->xl_miibus);
1767         bus_generic_detach(dev);
1768         ifmedia_removeall(&sc->ifmedia);
1769
1770         if (sc->xl_intrhand)
1771                 bus_teardown_intr(dev, sc->xl_irq, sc->xl_intrhand);
1772
1773         crit_exit();
1774
1775         if (sc->xl_irq)
1776                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->xl_irq);
1777         if (sc->xl_fres != NULL)
1778                 bus_release_resource(dev, SYS_RES_MEMORY,
1779                     XL_PCI_FUNCMEM, sc->xl_fres);
1780         if (sc->xl_res)
1781                 bus_release_resource(dev, res, rid, sc->xl_res);
1782
1783         if (sc->xl_mtag) {
1784                 bus_dmamap_destroy(sc->xl_mtag, sc->xl_tmpmap);
1785                 bus_dma_tag_destroy(sc->xl_mtag);
1786         }
1787         if (sc->xl_ldata.xl_rx_tag) {
1788                 bus_dmamap_unload(sc->xl_ldata.xl_rx_tag,
1789                     sc->xl_ldata.xl_rx_dmamap);
1790                 bus_dmamem_free(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_list,
1791                     sc->xl_ldata.xl_rx_dmamap);
1792                 bus_dma_tag_destroy(sc->xl_ldata.xl_rx_tag);
1793         }
1794         if (sc->xl_ldata.xl_tx_tag) {
1795                 bus_dmamap_unload(sc->xl_ldata.xl_tx_tag,
1796                     sc->xl_ldata.xl_tx_dmamap);
1797                 bus_dmamem_free(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_list,
1798                     sc->xl_ldata.xl_tx_dmamap);
1799                 bus_dma_tag_destroy(sc->xl_ldata.xl_tx_tag);
1800         }
1801
1802         return(0);
1803 }
1804
1805 /*
1806  * Initialize the transmit descriptors.
1807  */
1808 static int
1809 xl_list_tx_init(sc)
1810         struct xl_softc         *sc;
1811 {
1812         struct xl_chain_data    *cd;
1813         struct xl_list_data     *ld;
1814         int                     error, i;
1815
1816         cd = &sc->xl_cdata;
1817         ld = &sc->xl_ldata;
1818         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1819                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1820                 error = bus_dmamap_create(sc->xl_mtag, 0,
1821                     &cd->xl_tx_chain[i].xl_map);
1822                 if (error)
1823                         return(error);
1824                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1825                     i * sizeof(struct xl_list);
1826                 if (i == (XL_TX_LIST_CNT - 1))
1827                         cd->xl_tx_chain[i].xl_next = NULL;
1828                 else
1829                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1830         }
1831
1832         cd->xl_tx_free = &cd->xl_tx_chain[0];
1833         cd->xl_tx_tail = cd->xl_tx_head = NULL;
1834
1835         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1836         return(0);
1837 }
1838
1839 /*
1840  * Initialize the transmit descriptors.
1841  */
1842 static int
1843 xl_list_tx_init_90xB(sc)
1844         struct xl_softc         *sc;
1845 {
1846         struct xl_chain_data    *cd;
1847         struct xl_list_data     *ld;
1848         int                     error, i;
1849
1850         cd = &sc->xl_cdata;
1851         ld = &sc->xl_ldata;
1852         for (i = 0; i < XL_TX_LIST_CNT; i++) {
1853                 cd->xl_tx_chain[i].xl_ptr = &ld->xl_tx_list[i];
1854                 error = bus_dmamap_create(sc->xl_mtag, 0,
1855                     &cd->xl_tx_chain[i].xl_map);
1856                 if (error)
1857                         return(error);
1858                 cd->xl_tx_chain[i].xl_phys = ld->xl_tx_dmaaddr +
1859                     i * sizeof(struct xl_list);
1860                 if (i == (XL_TX_LIST_CNT - 1))
1861                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[0];
1862                 else
1863                         cd->xl_tx_chain[i].xl_next = &cd->xl_tx_chain[i + 1];
1864                 if (i == 0)
1865                         cd->xl_tx_chain[i].xl_prev =
1866                             &cd->xl_tx_chain[XL_TX_LIST_CNT - 1];
1867                 else
1868                         cd->xl_tx_chain[i].xl_prev =
1869                             &cd->xl_tx_chain[i - 1];
1870         }
1871
1872         bzero(ld->xl_tx_list, XL_TX_LIST_SZ);
1873         ld->xl_tx_list[0].xl_status = htole32(XL_TXSTAT_EMPTY);
1874
1875         cd->xl_tx_prod = 1;
1876         cd->xl_tx_cons = 1;
1877         cd->xl_tx_cnt = 0;
1878
1879         bus_dmamap_sync(ld->xl_tx_tag, ld->xl_tx_dmamap, BUS_DMASYNC_PREWRITE);
1880         return(0);
1881 }
1882
1883 /*
1884  * Initialize the RX descriptors and allocate mbufs for them. Note that
1885  * we arrange the descriptors in a closed ring, so that the last descriptor
1886  * points back to the first.
1887  */
1888 static int
1889 xl_list_rx_init(sc)
1890         struct xl_softc         *sc;
1891 {
1892         struct xl_chain_data    *cd;
1893         struct xl_list_data     *ld;
1894         int                     error, i, next;
1895         u_int32_t               nextptr;
1896
1897         cd = &sc->xl_cdata;
1898         ld = &sc->xl_ldata;
1899
1900         for (i = 0; i < XL_RX_LIST_CNT; i++) {
1901                 cd->xl_rx_chain[i].xl_ptr = &ld->xl_rx_list[i];
1902                 error = bus_dmamap_create(sc->xl_mtag, 0,
1903                     &cd->xl_rx_chain[i].xl_map);
1904                 if (error)
1905                         return(error);
1906                 error = xl_newbuf(sc, &cd->xl_rx_chain[i]);
1907                 if (error)
1908                         return(error);
1909                 if (i == (XL_RX_LIST_CNT - 1))
1910                         next = 0;
1911                 else
1912                         next = i + 1;
1913                 nextptr = ld->xl_rx_dmaaddr +
1914                     next * sizeof(struct xl_list_onefrag);
1915                 cd->xl_rx_chain[i].xl_next = &cd->xl_rx_chain[next];
1916                 ld->xl_rx_list[i].xl_next = htole32(nextptr);
1917         }
1918
1919         bus_dmamap_sync(ld->xl_rx_tag, ld->xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
1920         cd->xl_rx_head = &cd->xl_rx_chain[0];
1921
1922         return(0);
1923 }
1924
1925 /*
1926  * Initialize an RX descriptor and attach an MBUF cluster.
1927  * If we fail to do so, we need to leave the old mbuf and
1928  * the old DMA map untouched so that it can be reused.
1929  */
1930 static int
1931 xl_newbuf(sc, c)
1932         struct xl_softc         *sc;
1933         struct xl_chain_onefrag *c;
1934 {
1935         struct mbuf             *m_new = NULL;
1936         bus_dmamap_t            map;
1937         int                     error;
1938         u_int32_t               baddr;
1939
1940         m_new = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1941         if (m_new == NULL)
1942                 return(ENOBUFS);
1943
1944         m_new->m_len = m_new->m_pkthdr.len = MCLBYTES;
1945
1946         /* Force longword alignment for packet payload. */
1947         m_adj(m_new, ETHER_ALIGN);
1948
1949         error = bus_dmamap_load_mbuf(sc->xl_mtag, sc->xl_tmpmap, m_new,
1950             xl_dma_map_rxbuf, &baddr, BUS_DMA_NOWAIT);
1951         if (error) {
1952                 m_freem(m_new);
1953                 if_printf(&sc->arpcom.ac_if, "can't map mbuf (error %d)\n",
1954                     error);
1955                 return(error);
1956         }
1957
1958         bus_dmamap_unload(sc->xl_mtag, c->xl_map);
1959         map = c->xl_map;
1960         c->xl_map = sc->xl_tmpmap;
1961         sc->xl_tmpmap = map;
1962         c->xl_mbuf = m_new;
1963         c->xl_ptr->xl_frag.xl_len = htole32(m_new->m_len | XL_LAST_FRAG);
1964         c->xl_ptr->xl_status = 0;
1965         c->xl_ptr->xl_frag.xl_addr = htole32(baddr);
1966         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREREAD);
1967         return(0);
1968 }
1969
1970 static int
1971 xl_rx_resync(sc)
1972         struct xl_softc         *sc;
1973 {
1974         struct xl_chain_onefrag *pos;
1975         int                     i;
1976
1977         pos = sc->xl_cdata.xl_rx_head;
1978
1979         for (i = 0; i < XL_RX_LIST_CNT; i++) {
1980                 if (pos->xl_ptr->xl_status)
1981                         break;
1982                 pos = pos->xl_next;
1983         }
1984
1985         if (i == XL_RX_LIST_CNT)
1986                 return(0);
1987
1988         sc->xl_cdata.xl_rx_head = pos;
1989
1990         return(EAGAIN);
1991 }
1992
1993 /*
1994  * A frame has been uploaded: pass the resulting mbuf chain up to
1995  * the higher level protocols.
1996  */
1997 static void
1998 xl_rxeof(sc)
1999         struct xl_softc         *sc;
2000 {
2001         struct mbuf             *m;
2002         struct ifnet            *ifp;
2003         struct xl_chain_onefrag *cur_rx;
2004         int                     total_len = 0;
2005         u_int32_t               rxstat;
2006
2007         ifp = &sc->arpcom.ac_if;
2008
2009 again:
2010
2011         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag, sc->xl_ldata.xl_rx_dmamap,
2012             BUS_DMASYNC_POSTREAD);
2013         while((rxstat = le32toh(sc->xl_cdata.xl_rx_head->xl_ptr->xl_status))) {
2014                 cur_rx = sc->xl_cdata.xl_rx_head;
2015                 sc->xl_cdata.xl_rx_head = cur_rx->xl_next;
2016                 total_len = rxstat & XL_RXSTAT_LENMASK;
2017
2018                 /*
2019                  * Since we have told the chip to allow large frames,
2020                  * we need to trap giant frame errors in software. We allow
2021                  * a little more than the normal frame size to account for
2022                  * frames with VLAN tags.
2023                  */
2024                 if (total_len > XL_MAX_FRAMELEN)
2025                         rxstat |= (XL_RXSTAT_UP_ERROR|XL_RXSTAT_OVERSIZE);
2026
2027                 /*
2028                  * If an error occurs, update stats, clear the
2029                  * status word and leave the mbuf cluster in place:
2030                  * it should simply get re-used next time this descriptor
2031                  * comes up in the ring.
2032                  */
2033                 if (rxstat & XL_RXSTAT_UP_ERROR) {
2034                         ifp->if_ierrors++;
2035                         cur_rx->xl_ptr->xl_status = 0;
2036                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2037                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2038                         continue;
2039                 }
2040
2041                 /*
2042                  * If the error bit was not set, the upload complete
2043                  * bit should be set which means we have a valid packet.
2044                  * If not, something truly strange has happened.
2045                  */
2046                 if (!(rxstat & XL_RXSTAT_UP_CMPLT)) {
2047                         if_printf(ifp,
2048                                   "bad receive status -- packet dropped\n");
2049                         ifp->if_ierrors++;
2050                         cur_rx->xl_ptr->xl_status = 0;
2051                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2052                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2053                         continue;
2054                 }
2055
2056                 /* No errors; receive the packet. */    
2057                 bus_dmamap_sync(sc->xl_mtag, cur_rx->xl_map,
2058                     BUS_DMASYNC_POSTREAD);
2059                 m = cur_rx->xl_mbuf;
2060
2061                 /*
2062                  * Try to conjure up a new mbuf cluster. If that
2063                  * fails, it means we have an out of memory condition and
2064                  * should leave the buffer in place and continue. This will
2065                  * result in a lost packet, but there's little else we
2066                  * can do in this situation.
2067                  */
2068                 if (xl_newbuf(sc, cur_rx)) {
2069                         ifp->if_ierrors++;
2070                         cur_rx->xl_ptr->xl_status = 0;
2071                         bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2072                             sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2073                         continue;
2074                 }
2075                 bus_dmamap_sync(sc->xl_ldata.xl_rx_tag,
2076                     sc->xl_ldata.xl_rx_dmamap, BUS_DMASYNC_PREWRITE);
2077
2078                 ifp->if_ipackets++;
2079                 m->m_pkthdr.rcvif = ifp;
2080                 m->m_pkthdr.len = m->m_len = total_len;
2081
2082                 if (ifp->if_capenable & IFCAP_RXCSUM) {
2083                         /* Do IP checksum checking. */
2084                         if (rxstat & XL_RXSTAT_IPCKOK)
2085                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED;
2086                         if (!(rxstat & XL_RXSTAT_IPCKERR))
2087                                 m->m_pkthdr.csum_flags |= CSUM_IP_VALID;
2088                         if ((rxstat & XL_RXSTAT_TCPCOK &&
2089                              !(rxstat & XL_RXSTAT_TCPCKERR)) ||
2090                             (rxstat & XL_RXSTAT_UDPCKOK &&
2091                              !(rxstat & XL_RXSTAT_UDPCKERR))) {
2092                                 m->m_pkthdr.csum_flags |=
2093                                         CSUM_DATA_VALID|CSUM_PSEUDO_HDR;
2094                                 m->m_pkthdr.csum_data = 0xffff;
2095                         }
2096                 }
2097
2098                 (*ifp->if_input)(ifp, m);
2099         }
2100
2101         if (sc->xl_type != XL_TYPE_905B) {
2102                 /*
2103                  * Handle the 'end of channel' condition. When the upload
2104                  * engine hits the end of the RX ring, it will stall. This
2105                  * is our cue to flush the RX ring, reload the uplist pointer
2106                  * register and unstall the engine.
2107                  * XXX This is actually a little goofy. With the ThunderLAN
2108                  * chip, you get an interrupt when the receiver hits the end
2109                  * of the receive ring, which tells you exactly when you
2110                  * you need to reload the ring pointer. Here we have to
2111                  * fake it. I'm mad at myself for not being clever enough
2112                  * to avoid the use of a goto here.
2113                  */
2114                 if (CSR_READ_4(sc, XL_UPLIST_PTR) == 0 ||
2115                     CSR_READ_4(sc, XL_UPLIST_STATUS) & XL_PKTSTAT_UP_STALLED) {
2116                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2117                         xl_wait(sc);
2118                         CSR_WRITE_4(sc, XL_UPLIST_PTR,
2119                                     sc->xl_ldata.xl_rx_dmaaddr);
2120                         sc->xl_cdata.xl_rx_head = &sc->xl_cdata.xl_rx_chain[0];
2121                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2122                         goto again;
2123                 }
2124         }
2125 }
2126
2127 /*
2128  * A frame was downloaded to the chip. It's safe for us to clean up
2129  * the list buffers.
2130  */
2131 static void
2132 xl_txeof(sc)
2133         struct xl_softc         *sc;
2134 {
2135         struct xl_chain         *cur_tx;
2136         struct ifnet            *ifp;
2137
2138         ifp = &sc->arpcom.ac_if;
2139
2140         /* Clear the timeout timer. */
2141         ifp->if_timer = 0;
2142
2143         /*
2144          * Go through our tx list and free mbufs for those
2145          * frames that have been uploaded. Note: the 3c905B
2146          * sets a special bit in the status word to let us
2147          * know that a frame has been downloaded, but the
2148          * original 3c900/3c905 adapters don't do that.
2149          * Consequently, we have to use a different test if
2150          * xl_type != XL_TYPE_905B.
2151          */
2152         while(sc->xl_cdata.xl_tx_head != NULL) {
2153                 cur_tx = sc->xl_cdata.xl_tx_head;
2154
2155                 if (CSR_READ_4(sc, XL_DOWNLIST_PTR))
2156                         break;
2157
2158                 sc->xl_cdata.xl_tx_head = cur_tx->xl_next;
2159                 bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2160                     BUS_DMASYNC_POSTWRITE);
2161                 bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2162                 m_freem(cur_tx->xl_mbuf);
2163                 cur_tx->xl_mbuf = NULL;
2164                 ifp->if_opackets++;
2165
2166                 cur_tx->xl_next = sc->xl_cdata.xl_tx_free;
2167                 sc->xl_cdata.xl_tx_free = cur_tx;
2168         }
2169
2170         if (sc->xl_cdata.xl_tx_head == NULL) {
2171                 ifp->if_flags &= ~IFF_OACTIVE;
2172                 sc->xl_cdata.xl_tx_tail = NULL;
2173         } else {
2174                 if (CSR_READ_4(sc, XL_DMACTL) & XL_DMACTL_DOWN_STALLED ||
2175                         !CSR_READ_4(sc, XL_DOWNLIST_PTR)) {
2176                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2177                                 sc->xl_cdata.xl_tx_head->xl_phys);
2178                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2179                 }
2180         }
2181
2182         return;
2183 }
2184
2185 static void
2186 xl_txeof_90xB(sc)
2187         struct xl_softc         *sc;
2188 {
2189         struct xl_chain         *cur_tx = NULL;
2190         struct ifnet            *ifp;
2191         int                     idx;
2192
2193         ifp = &sc->arpcom.ac_if;
2194
2195         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2196             BUS_DMASYNC_POSTREAD);
2197         idx = sc->xl_cdata.xl_tx_cons;
2198         while(idx != sc->xl_cdata.xl_tx_prod) {
2199
2200                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2201
2202                 if (!(le32toh(cur_tx->xl_ptr->xl_status) &
2203                       XL_TXSTAT_DL_COMPLETE))
2204                         break;
2205
2206                 if (cur_tx->xl_mbuf != NULL) {
2207                         bus_dmamap_sync(sc->xl_mtag, cur_tx->xl_map,
2208                             BUS_DMASYNC_POSTWRITE);
2209                         bus_dmamap_unload(sc->xl_mtag, cur_tx->xl_map);
2210                         m_freem(cur_tx->xl_mbuf);
2211                         cur_tx->xl_mbuf = NULL;
2212                 }
2213
2214                 ifp->if_opackets++;
2215
2216                 sc->xl_cdata.xl_tx_cnt--;
2217                 XL_INC(idx, XL_TX_LIST_CNT);
2218                 ifp->if_timer = 0;
2219         }
2220
2221         sc->xl_cdata.xl_tx_cons = idx;
2222
2223         if (cur_tx != NULL)
2224                 ifp->if_flags &= ~IFF_OACTIVE;
2225
2226         return;
2227 }
2228
2229 /*
2230  * TX 'end of channel' interrupt handler. Actually, we should
2231  * only get a 'TX complete' interrupt if there's a transmit error,
2232  * so this is really TX error handler.
2233  */
2234 static void
2235 xl_txeoc(sc)
2236         struct xl_softc         *sc;
2237 {
2238         struct ifnet *ifp = &sc->arpcom.ac_if;
2239         u_int8_t                txstat;
2240
2241         while((txstat = CSR_READ_1(sc, XL_TX_STATUS))) {
2242                 if (txstat & XL_TXSTATUS_UNDERRUN ||
2243                         txstat & XL_TXSTATUS_JABBER ||
2244                         txstat & XL_TXSTATUS_RECLAIM) {
2245                         if_printf(ifp, "transmission error: %x\n", txstat);
2246                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2247                         xl_wait(sc);
2248                         if (sc->xl_type == XL_TYPE_905B) {
2249                                 if (sc->xl_cdata.xl_tx_cnt) {
2250                                         int                     i;
2251                                         struct xl_chain         *c;
2252                                         i = sc->xl_cdata.xl_tx_cons;
2253                                         c = &sc->xl_cdata.xl_tx_chain[i];
2254                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2255                                             c->xl_phys);
2256                                         CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2257                                 }
2258                         } else {
2259                                 if (sc->xl_cdata.xl_tx_head != NULL)
2260                                         CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2261                                             sc->xl_cdata.xl_tx_head->xl_phys);
2262                         }
2263                         /*
2264                          * Remember to set this for the
2265                          * first generation 3c90X chips.
2266                          */
2267                         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2268                         if (txstat & XL_TXSTATUS_UNDERRUN &&
2269                             sc->xl_tx_thresh < XL_PACKET_SIZE) {
2270                                 sc->xl_tx_thresh += XL_MIN_FRAMELEN;
2271                                 if_printf(ifp, "tx underrun, increasing tx start"
2272                                     " threshold to %d bytes\n",
2273                                     sc->xl_tx_thresh);
2274                         }
2275                         CSR_WRITE_2(sc, XL_COMMAND,
2276                             XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2277                         if (sc->xl_type == XL_TYPE_905B) {
2278                                 CSR_WRITE_2(sc, XL_COMMAND,
2279                                 XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2280                         }
2281                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2282                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2283                 } else {
2284                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2285                         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2286                 }
2287                 /*
2288                  * Write an arbitrary byte to the TX_STATUS register
2289                  * to clear this interrupt/error and advance to the next.
2290                  */
2291                 CSR_WRITE_1(sc, XL_TX_STATUS, 0x01);
2292         }
2293
2294         return;
2295 }
2296
2297 static void
2298 xl_intr(arg)
2299         void                    *arg;
2300 {
2301         struct xl_softc         *sc;
2302         struct ifnet            *ifp;
2303         u_int16_t               status;
2304
2305         sc = arg;
2306         ifp = &sc->arpcom.ac_if;
2307
2308         while((status = CSR_READ_2(sc, XL_STATUS)) & XL_INTRS && status != 0xFFFF) {
2309
2310                 CSR_WRITE_2(sc, XL_COMMAND,
2311                     XL_CMD_INTR_ACK|(status & XL_INTRS));
2312
2313                 if (status & XL_STAT_UP_COMPLETE) {
2314                         int                     curpkts;
2315
2316                         curpkts = ifp->if_ipackets;
2317                         xl_rxeof(sc);
2318                         if (curpkts == ifp->if_ipackets) {
2319                                 while (xl_rx_resync(sc))
2320                                         xl_rxeof(sc);
2321                         }
2322                 }
2323
2324                 if (status & XL_STAT_DOWN_COMPLETE) {
2325                         if (sc->xl_type == XL_TYPE_905B)
2326                                 xl_txeof_90xB(sc);
2327                         else
2328                                 xl_txeof(sc);
2329                 }
2330
2331                 if (status & XL_STAT_TX_COMPLETE) {
2332                         ifp->if_oerrors++;
2333                         xl_txeoc(sc);
2334                 }
2335
2336                 if (status & XL_STAT_ADFAIL) {
2337                         xl_reset(sc);
2338                         xl_init(sc);
2339                 }
2340
2341                 if (status & XL_STAT_STATSOFLOW) {
2342                         sc->xl_stats_no_timeout = 1;
2343                         xl_stats_update(sc);
2344                         sc->xl_stats_no_timeout = 0;
2345                 }
2346         }
2347
2348         if (!ifq_is_empty(&ifp->if_snd))
2349                 (*ifp->if_start)(ifp);
2350
2351         return;
2352 }
2353
2354 static void
2355 xl_stats_update(xsc)
2356         void                    *xsc;
2357 {
2358         struct xl_softc         *sc;
2359         struct ifnet            *ifp;
2360         struct xl_stats         xl_stats;
2361         u_int8_t                *p;
2362         int                     i;
2363         struct mii_data         *mii = NULL;
2364
2365         bzero((char *)&xl_stats, sizeof(struct xl_stats));
2366
2367         sc = xsc;
2368         ifp = &sc->arpcom.ac_if;
2369         if (sc->xl_miibus != NULL)
2370                 mii = device_get_softc(sc->xl_miibus);
2371
2372         p = (u_int8_t *)&xl_stats;
2373
2374         /* Read all the stats registers. */
2375         XL_SEL_WIN(6);
2376
2377         for (i = 0; i < 16; i++)
2378                 *p++ = CSR_READ_1(sc, XL_W6_CARRIER_LOST + i);
2379
2380         ifp->if_ierrors += xl_stats.xl_rx_overrun;
2381
2382         ifp->if_collisions += xl_stats.xl_tx_multi_collision +
2383                                 xl_stats.xl_tx_single_collision +
2384                                 xl_stats.xl_tx_late_collision;
2385
2386         /*
2387          * Boomerang and cyclone chips have an extra stats counter
2388          * in window 4 (BadSSD). We have to read this too in order
2389          * to clear out all the stats registers and avoid a statsoflow
2390          * interrupt.
2391          */
2392         XL_SEL_WIN(4);
2393         CSR_READ_1(sc, XL_W4_BADSSD);
2394
2395         if ((mii != NULL) && (!sc->xl_stats_no_timeout))
2396                 mii_tick(mii);
2397
2398         XL_SEL_WIN(7);
2399
2400         if (!sc->xl_stats_no_timeout)
2401                 callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2402
2403         return;
2404 }
2405
2406 /*
2407  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
2408  * pointers to the fragment pointers.
2409  */
2410 static int
2411 xl_encap(sc, c, m_head)
2412         struct xl_softc         *sc;
2413         struct xl_chain         *c;
2414         struct mbuf             *m_head;
2415 {
2416         int                     error;
2417         u_int32_t               status;
2418         struct ifnet            *ifp;
2419
2420         ifp = &sc->arpcom.ac_if;
2421
2422         /*
2423          * Start packing the mbufs in this chain into
2424          * the fragment pointers. Stop when we run out
2425          * of fragments or hit the end of the mbuf chain.
2426          */
2427         error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map, m_head,
2428             xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2429
2430         if (error && error != EFBIG) {
2431                 m_freem(m_head);
2432                 if_printf(ifp, "can't map mbuf (error %d)\n", error);
2433                 return(1);
2434         }
2435
2436         /*
2437          * Handle special case: we used up all 63 fragments,
2438          * but we have more mbufs left in the chain. Copy the
2439          * data into an mbuf cluster. Note that we don't
2440          * bother clearing the values in the other fragment
2441          * pointers/counters; it wouldn't gain us anything,
2442          * and would waste cycles.
2443          */
2444         if (error) {
2445                 struct mbuf             *m_new;
2446
2447                 m_new = m_defrag(m_head, MB_DONTWAIT);
2448                 if (m_new == NULL) {
2449                         m_freem(m_head);
2450                         return(1);
2451                 } else {
2452                         m_head = m_new;
2453                 }
2454
2455                 error = bus_dmamap_load_mbuf(sc->xl_mtag, c->xl_map,
2456                         m_head, xl_dma_map_txbuf, c->xl_ptr, BUS_DMA_NOWAIT);
2457                 if (error) {
2458                         m_freem(m_head);
2459                         if_printf(ifp, "can't map mbuf (error %d)\n", error);
2460                         return(1);
2461                 }
2462         }
2463
2464         if (sc->xl_type == XL_TYPE_905B) {
2465                 status = XL_TXSTAT_RND_DEFEAT;
2466
2467                 if (m_head->m_pkthdr.csum_flags) {
2468                         if (m_head->m_pkthdr.csum_flags & CSUM_IP)
2469                                 status |= XL_TXSTAT_IPCKSUM;
2470                         if (m_head->m_pkthdr.csum_flags & CSUM_TCP)
2471                                 status |= XL_TXSTAT_TCPCKSUM;
2472                         if (m_head->m_pkthdr.csum_flags & CSUM_UDP)
2473                                 status |= XL_TXSTAT_UDPCKSUM;
2474                 }
2475                 c->xl_ptr->xl_status = htole32(status);
2476         }
2477
2478         c->xl_mbuf = m_head;
2479         bus_dmamap_sync(sc->xl_mtag, c->xl_map, BUS_DMASYNC_PREWRITE);
2480         return(0);
2481 }
2482
2483 /*
2484  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
2485  * to the mbuf data regions directly in the transmit lists. We also save a
2486  * copy of the pointers since the transmit list fragment pointers are
2487  * physical addresses.
2488  */
2489 static void
2490 xl_start(ifp)
2491         struct ifnet            *ifp;
2492 {
2493         struct xl_softc         *sc;
2494         struct mbuf             *m_head = NULL;
2495         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2496         struct xl_chain         *prev_tx;
2497         u_int32_t               status;
2498         int                     error;
2499
2500         sc = ifp->if_softc;
2501         /*
2502          * Check for an available queue slot. If there are none,
2503          * punt.
2504          */
2505         if (sc->xl_cdata.xl_tx_free == NULL) {
2506                 xl_txeoc(sc);
2507                 xl_txeof(sc);
2508                 if (sc->xl_cdata.xl_tx_free == NULL) {
2509                         ifp->if_flags |= IFF_OACTIVE;
2510                         return;
2511                 }
2512         }
2513
2514         start_tx = sc->xl_cdata.xl_tx_free;
2515
2516         while(sc->xl_cdata.xl_tx_free != NULL) {
2517                 m_head = ifq_dequeue(&ifp->if_snd);
2518                 if (m_head == NULL)
2519                         break;
2520
2521                 /* Pick a descriptor off the free list. */
2522                 prev_tx = cur_tx;
2523                 cur_tx = sc->xl_cdata.xl_tx_free;
2524
2525                 /* Pack the data into the descriptor. */
2526                 error = xl_encap(sc, cur_tx, m_head);
2527                 if (error) {
2528                         cur_tx = prev_tx;
2529                         continue;
2530                 }
2531
2532                 sc->xl_cdata.xl_tx_free = cur_tx->xl_next;
2533                 cur_tx->xl_next = NULL;
2534
2535                 /* Chain it together. */
2536                 if (prev != NULL) {
2537                         prev->xl_next = cur_tx;
2538                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2539                 }
2540                 prev = cur_tx;
2541
2542                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2543         }
2544
2545         /*
2546          * If there are no packets queued, bail.
2547          */
2548         if (cur_tx == NULL) {
2549                 return;
2550         }
2551
2552         /*
2553          * Place the request for the upload interrupt
2554          * in the last descriptor in the chain. This way, if
2555          * we're chaining several packets at once, we'll only
2556          * get an interupt once for the whole chain rather than
2557          * once for each packet.
2558          */
2559         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2560             XL_TXSTAT_DL_INTR);
2561
2562         /*
2563          * Queue the packets. If the TX channel is clear, update
2564          * the downlist pointer register.
2565          */
2566         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2567         xl_wait(sc);
2568
2569         if (sc->xl_cdata.xl_tx_head != NULL) {
2570                 sc->xl_cdata.xl_tx_tail->xl_next = start_tx;
2571                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_next =
2572                     htole32(start_tx->xl_phys);
2573                 status = sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status;
2574                 sc->xl_cdata.xl_tx_tail->xl_ptr->xl_status =
2575                     htole32(le32toh(status) & ~XL_TXSTAT_DL_INTR);
2576                 sc->xl_cdata.xl_tx_tail = cur_tx;
2577         } else {
2578                 sc->xl_cdata.xl_tx_head = start_tx;
2579                 sc->xl_cdata.xl_tx_tail = cur_tx;
2580         }
2581         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2582             BUS_DMASYNC_PREWRITE);
2583
2584         if (!CSR_READ_4(sc, XL_DOWNLIST_PTR))
2585                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR, start_tx->xl_phys);
2586
2587         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2588
2589         XL_SEL_WIN(7);
2590
2591         /*
2592          * Set a timeout in case the chip goes out to lunch.
2593          */
2594         ifp->if_timer = 5;
2595
2596         /*
2597          * XXX Under certain conditions, usually on slower machines
2598          * where interrupts may be dropped, it's possible for the
2599          * adapter to chew up all the buffers in the receive ring
2600          * and stall, without us being able to do anything about it.
2601          * To guard against this, we need to make a pass over the
2602          * RX queue to make sure there aren't any packets pending.
2603          * Doing it here means we can flush the receive ring at the
2604          * same time the chip is DMAing the transmit descriptors we
2605          * just gave it.
2606          *
2607          * 3Com goes to some lengths to emphasize the Parallel Tasking (tm)
2608          * nature of their chips in all their marketing literature;
2609          * we may as well take advantage of it. :)
2610          */
2611         xl_rxeof(sc);
2612 }
2613
2614 static void
2615 xl_start_90xB(ifp)
2616         struct ifnet            *ifp;
2617 {
2618         struct xl_softc         *sc;
2619         struct mbuf             *m_head = NULL;
2620         struct xl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
2621         struct xl_chain         *prev_tx;
2622         int                     error, idx;
2623
2624         sc = ifp->if_softc;
2625
2626         if (ifp->if_flags & IFF_OACTIVE) {
2627                 return;
2628         }
2629
2630         idx = sc->xl_cdata.xl_tx_prod;
2631         start_tx = &sc->xl_cdata.xl_tx_chain[idx];
2632
2633         while (sc->xl_cdata.xl_tx_chain[idx].xl_mbuf == NULL) {
2634
2635                 if ((XL_TX_LIST_CNT - sc->xl_cdata.xl_tx_cnt) < 3) {
2636                         ifp->if_flags |= IFF_OACTIVE;
2637                         break;
2638                 }
2639
2640                 m_head = ifq_dequeue(&ifp->if_snd);
2641                 if (m_head == NULL)
2642                         break;
2643
2644                 prev_tx = cur_tx;
2645                 cur_tx = &sc->xl_cdata.xl_tx_chain[idx];
2646
2647                 /* Pack the data into the descriptor. */
2648                 error = xl_encap(sc, cur_tx, m_head);
2649                 if (error) {
2650                         cur_tx = prev_tx;
2651                         continue;
2652                 }
2653
2654                 /* Chain it together. */
2655                 if (prev != NULL)
2656                         prev->xl_ptr->xl_next = htole32(cur_tx->xl_phys);
2657                 prev = cur_tx;
2658
2659                 BPF_MTAP(ifp, cur_tx->xl_mbuf);
2660
2661                 XL_INC(idx, XL_TX_LIST_CNT);
2662                 sc->xl_cdata.xl_tx_cnt++;
2663         }
2664
2665         /*
2666          * If there are no packets queued, bail.
2667          */
2668         if (cur_tx == NULL) {
2669                 return;
2670         }
2671
2672         /*
2673          * Place the request for the upload interrupt
2674          * in the last descriptor in the chain. This way, if
2675          * we're chaining several packets at once, we'll only
2676          * get an interupt once for the whole chain rather than
2677          * once for each packet.
2678          */
2679         cur_tx->xl_ptr->xl_status = htole32(le32toh(cur_tx->xl_ptr->xl_status) |
2680             XL_TXSTAT_DL_INTR);
2681
2682         /* Start transmission */
2683         sc->xl_cdata.xl_tx_prod = idx;
2684         start_tx->xl_prev->xl_ptr->xl_next = htole32(start_tx->xl_phys);
2685
2686         bus_dmamap_sync(sc->xl_ldata.xl_tx_tag, sc->xl_ldata.xl_tx_dmamap,
2687             BUS_DMASYNC_PREWRITE);
2688
2689         /*
2690          * Set a timeout in case the chip goes out to lunch.
2691          */
2692         ifp->if_timer = 5;
2693 }
2694
2695 static void
2696 xl_init(xsc)
2697         void                    *xsc;
2698 {
2699         struct xl_softc         *sc = xsc;
2700         struct ifnet            *ifp = &sc->arpcom.ac_if;
2701         int                     error, i;
2702         u_int16_t               rxfilt = 0;
2703         struct mii_data         *mii = NULL;
2704
2705         crit_enter();
2706
2707         /*
2708          * Cancel pending I/O and free all RX/TX buffers.
2709          */
2710         xl_stop(sc);
2711
2712         if (sc->xl_miibus == NULL) {
2713                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2714                 xl_wait(sc);
2715         }
2716         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2717         xl_wait(sc);
2718         DELAY(10000);
2719
2720         if (sc->xl_miibus != NULL)
2721                 mii = device_get_softc(sc->xl_miibus);
2722
2723         /* Init our MAC address */
2724         XL_SEL_WIN(2);
2725         for (i = 0; i < ETHER_ADDR_LEN; i++) {
2726                 CSR_WRITE_1(sc, XL_W2_STATION_ADDR_LO + i,
2727                                 sc->arpcom.ac_enaddr[i]);
2728         }
2729
2730         /* Clear the station mask. */
2731         for (i = 0; i < 3; i++)
2732                 CSR_WRITE_2(sc, XL_W2_STATION_MASK_LO + (i * 2), 0);
2733 #ifdef notdef
2734         /* Reset TX and RX. */
2735         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
2736         xl_wait(sc);
2737         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
2738         xl_wait(sc);
2739 #endif
2740         /* Init circular RX list. */
2741         error = xl_list_rx_init(sc);
2742         if (error) {
2743                 if_printf(ifp, "initialization of the rx ring failed (%d)\n",
2744                           error);
2745                 xl_stop(sc);
2746                 crit_exit();
2747                 return;
2748         }
2749
2750         /* Init TX descriptors. */
2751         if (sc->xl_type == XL_TYPE_905B)
2752                 error = xl_list_tx_init_90xB(sc);
2753         else
2754                 error = xl_list_tx_init(sc);
2755         if (error) {
2756                 if_printf(ifp, "initialization of the tx ring failed (%d)\n",
2757                           error);
2758                 xl_stop(sc);
2759                 crit_exit();
2760                 return;
2761         }
2762
2763         /*
2764          * Set the TX freethresh value.
2765          * Note that this has no effect on 3c905B "cyclone"
2766          * cards but is required for 3c900/3c905 "boomerang"
2767          * cards in order to enable the download engine.
2768          */
2769         CSR_WRITE_1(sc, XL_TX_FREETHRESH, XL_PACKET_SIZE >> 8);
2770
2771         /* Set the TX start threshold for best performance. */
2772         sc->xl_tx_thresh = XL_MIN_FRAMELEN;
2773         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_SET_START|sc->xl_tx_thresh);
2774
2775         /*
2776          * If this is a 3c905B, also set the tx reclaim threshold.
2777          * This helps cut down on the number of tx reclaim errors
2778          * that could happen on a busy network. The chip multiplies
2779          * the register value by 16 to obtain the actual threshold
2780          * in bytes, so we divide by 16 when setting the value here.
2781          * The existing threshold value can be examined by reading
2782          * the register at offset 9 in window 5.
2783          */
2784         if (sc->xl_type == XL_TYPE_905B) {
2785                 CSR_WRITE_2(sc, XL_COMMAND,
2786                     XL_CMD_SET_TX_RECLAIM|(XL_PACKET_SIZE >> 4));
2787         }
2788
2789         /* Set RX filter bits. */
2790         XL_SEL_WIN(5);
2791         rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
2792
2793         /* Set the individual bit to receive frames for this host only. */
2794         rxfilt |= XL_RXFILTER_INDIVIDUAL;
2795
2796         /* If we want promiscuous mode, set the allframes bit. */
2797         if (ifp->if_flags & IFF_PROMISC) {
2798                 rxfilt |= XL_RXFILTER_ALLFRAMES;
2799                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2800         } else {
2801                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
2802                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2803         }
2804
2805         /*
2806          * Set capture broadcast bit to capture broadcast frames.
2807          */
2808         if (ifp->if_flags & IFF_BROADCAST) {
2809                 rxfilt |= XL_RXFILTER_BROADCAST;
2810                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2811         } else {
2812                 rxfilt &= ~XL_RXFILTER_BROADCAST;
2813                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_FILT|rxfilt);
2814         }
2815
2816         /*
2817          * Program the multicast filter, if necessary.
2818          */
2819         if (sc->xl_type == XL_TYPE_905B)
2820                 xl_setmulti_hash(sc);
2821         else
2822                 xl_setmulti(sc);
2823
2824         /*
2825          * Load the address of the RX list. We have to
2826          * stall the upload engine before we can manipulate
2827          * the uplist pointer register, then unstall it when
2828          * we're finished. We also have to wait for the
2829          * stall command to complete before proceeding.
2830          * Note that we have to do this after any RX resets
2831          * have completed since the uplist register is cleared
2832          * by a reset.
2833          */
2834         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_STALL);
2835         xl_wait(sc);
2836         CSR_WRITE_4(sc, XL_UPLIST_PTR, sc->xl_ldata.xl_rx_dmaaddr);
2837         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_UP_UNSTALL);
2838         xl_wait(sc);
2839
2840
2841         if (sc->xl_type == XL_TYPE_905B) {
2842                 /* Set UP polling interval */
2843                 CSR_WRITE_1(sc, XL_UP_POLL, 64);
2844
2845                 /* Set DN polling interval */
2846                 CSR_WRITE_1(sc, XL_DOWN_POLL, 64);
2847
2848                 /* Load the address of the TX list */
2849                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_STALL);
2850                 xl_wait(sc);
2851                 CSR_WRITE_4(sc, XL_DOWNLIST_PTR,
2852                     sc->xl_cdata.xl_tx_chain[0].xl_phys);
2853                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_DOWN_UNSTALL);
2854                 xl_wait(sc);
2855         }
2856
2857         /*
2858          * If the coax transceiver is on, make sure to enable
2859          * the DC-DC converter.
2860          */
2861         XL_SEL_WIN(3);
2862         if (sc->xl_xcvr == XL_XCVR_COAX)
2863                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_START);
2864         else
2865                 CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
2866
2867         /*
2868          * increase packet size to allow reception of 802.1q or ISL packets.
2869          * For the 3c90x chip, set the 'allow large packets' bit in the MAC
2870          * control register. For 3c90xB/C chips, use the RX packet size
2871          * register.
2872          */
2873         
2874         if (sc->xl_type == XL_TYPE_905B) 
2875                 CSR_WRITE_2(sc, XL_W3_MAXPKTSIZE, XL_PACKET_SIZE);
2876         else {
2877                 u_int8_t macctl;
2878                 macctl = CSR_READ_1(sc, XL_W3_MAC_CTRL);
2879                 macctl |= XL_MACCTRL_ALLOW_LARGE_PACK;
2880                 CSR_WRITE_1(sc, XL_W3_MAC_CTRL, macctl);
2881         }
2882
2883         /* Clear out the stats counters. */
2884         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
2885         sc->xl_stats_no_timeout = 1;
2886         xl_stats_update(sc);
2887         sc->xl_stats_no_timeout = 0;
2888         XL_SEL_WIN(4);
2889         CSR_WRITE_2(sc, XL_W4_NET_DIAG, XL_NETDIAG_UPPER_BYTES_ENABLE);
2890         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_ENABLE);
2891
2892         /*
2893          * Enable interrupts.
2894          */
2895         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|0xFF);
2896         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|XL_INTRS);
2897         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|XL_INTRS);
2898         if (sc->xl_flags & XL_FLAG_FUNCREG)
2899             bus_space_write_4(sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
2900
2901         /* Set the RX early threshold */
2902         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_SET_THRESH|(XL_PACKET_SIZE >>2));
2903         CSR_WRITE_2(sc, XL_DMACTL, XL_DMACTL_UP_RX_EARLY);
2904
2905         /* Enable receiver and transmitter. */
2906         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_ENABLE);
2907         xl_wait(sc);
2908         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_ENABLE);
2909         xl_wait(sc);
2910
2911         if (mii != NULL)
2912                 mii_mediachg(mii);
2913
2914         /* Select window 7 for normal operations. */
2915         XL_SEL_WIN(7);
2916
2917         ifp->if_flags |= IFF_RUNNING;
2918         ifp->if_flags &= ~IFF_OACTIVE;
2919
2920         callout_reset(&sc->xl_stat_timer, hz, xl_stats_update, sc);
2921
2922         crit_exit();
2923 }
2924
2925 /*
2926  * Set media options.
2927  */
2928 static int
2929 xl_ifmedia_upd(ifp)
2930         struct ifnet            *ifp;
2931 {
2932         struct xl_softc         *sc;
2933         struct ifmedia          *ifm = NULL;
2934         struct mii_data         *mii = NULL;
2935
2936         sc = ifp->if_softc;
2937         if (sc->xl_miibus != NULL)
2938                 mii = device_get_softc(sc->xl_miibus);
2939         if (mii == NULL)
2940                 ifm = &sc->ifmedia;
2941         else
2942                 ifm = &mii->mii_media;
2943
2944         switch(IFM_SUBTYPE(ifm->ifm_media)) {
2945         case IFM_100_FX:
2946         case IFM_10_FL:
2947         case IFM_10_2:
2948         case IFM_10_5:
2949                 xl_setmode(sc, ifm->ifm_media);
2950                 return(0);
2951                 break;
2952         default:
2953                 break;
2954         }
2955
2956         if (sc->xl_media & XL_MEDIAOPT_MII || sc->xl_media & XL_MEDIAOPT_BTX
2957                 || sc->xl_media & XL_MEDIAOPT_BT4) {
2958                 xl_init(sc);
2959         } else {
2960                 xl_setmode(sc, ifm->ifm_media);
2961         }
2962
2963         return(0);
2964 }
2965
2966 /*
2967  * Report current media status.
2968  */
2969 static void
2970 xl_ifmedia_sts(ifp, ifmr)
2971         struct ifnet            *ifp;
2972         struct ifmediareq       *ifmr;
2973 {
2974         struct xl_softc         *sc;
2975         u_int32_t               icfg;
2976         struct mii_data         *mii = NULL;
2977
2978         sc = ifp->if_softc;
2979         if (sc->xl_miibus != NULL)
2980                 mii = device_get_softc(sc->xl_miibus);
2981
2982         XL_SEL_WIN(3);
2983         icfg = CSR_READ_4(sc, XL_W3_INTERNAL_CFG) & XL_ICFG_CONNECTOR_MASK;
2984         icfg >>= XL_ICFG_CONNECTOR_BITS;
2985
2986         ifmr->ifm_active = IFM_ETHER;
2987
2988         switch(icfg) {
2989         case XL_XCVR_10BT:
2990                 ifmr->ifm_active = IFM_ETHER|IFM_10_T;
2991                 if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
2992                         ifmr->ifm_active |= IFM_FDX;
2993                 else
2994                         ifmr->ifm_active |= IFM_HDX;
2995                 break;
2996         case XL_XCVR_AUI:
2997                 if (sc->xl_type == XL_TYPE_905B &&
2998                     sc->xl_media == XL_MEDIAOPT_10FL) {
2999                         ifmr->ifm_active = IFM_ETHER|IFM_10_FL;
3000                         if (CSR_READ_1(sc, XL_W3_MAC_CTRL) & XL_MACCTRL_DUPLEX)
3001                                 ifmr->ifm_active |= IFM_FDX;
3002                         else
3003                                 ifmr->ifm_active |= IFM_HDX;
3004                 } else
3005                         ifmr->ifm_active = IFM_ETHER|IFM_10_5;
3006                 break;
3007         case XL_XCVR_COAX:
3008                 ifmr->ifm_active = IFM_ETHER|IFM_10_2;
3009                 break;
3010         /*
3011          * XXX MII and BTX/AUTO should be separate cases.
3012          */
3013
3014         case XL_XCVR_100BTX:
3015         case XL_XCVR_AUTO:
3016         case XL_XCVR_MII:
3017                 if (mii != NULL) {
3018                         mii_pollstat(mii);
3019                         ifmr->ifm_active = mii->mii_media_active;
3020                         ifmr->ifm_status = mii->mii_media_status;
3021                 }
3022                 break;
3023         case XL_XCVR_100BFX:
3024                 ifmr->ifm_active = IFM_ETHER|IFM_100_FX;
3025                 break;
3026         default:
3027                 if_printf(ifp, "unknown XCVR type: %d\n", icfg);
3028                 break;
3029         }
3030
3031         return;
3032 }
3033
3034 static int
3035 xl_ioctl(ifp, command, data, cr)
3036         struct ifnet            *ifp;
3037         u_long                  command;
3038         caddr_t                 data;
3039         struct ucred            *cr;
3040 {
3041         struct xl_softc         *sc = ifp->if_softc;
3042         struct ifreq            *ifr = (struct ifreq *) data;
3043         int                     error = 0;
3044         struct mii_data         *mii = NULL;
3045         u_int8_t                rxfilt;
3046
3047         crit_enter();
3048
3049         switch(command) {
3050         case SIOCSIFFLAGS:
3051                 XL_SEL_WIN(5);
3052                 rxfilt = CSR_READ_1(sc, XL_W5_RX_FILTER);
3053                 if (ifp->if_flags & IFF_UP) {
3054                         if (ifp->if_flags & IFF_RUNNING &&
3055                             ifp->if_flags & IFF_PROMISC &&
3056                             !(sc->xl_if_flags & IFF_PROMISC)) {
3057                                 rxfilt |= XL_RXFILTER_ALLFRAMES;
3058                                 CSR_WRITE_2(sc, XL_COMMAND,
3059                                     XL_CMD_RX_SET_FILT|rxfilt);
3060                                 XL_SEL_WIN(7);
3061                         } else if (ifp->if_flags & IFF_RUNNING &&
3062                             !(ifp->if_flags & IFF_PROMISC) &&
3063                             sc->xl_if_flags & IFF_PROMISC) {
3064                                 rxfilt &= ~XL_RXFILTER_ALLFRAMES;
3065                                 CSR_WRITE_2(sc, XL_COMMAND,
3066                                     XL_CMD_RX_SET_FILT|rxfilt);
3067                                 XL_SEL_WIN(7);
3068                         } else
3069                                 xl_init(sc);
3070                 } else {
3071                         if (ifp->if_flags & IFF_RUNNING)
3072                                 xl_stop(sc);
3073                 }
3074                 sc->xl_if_flags = ifp->if_flags;
3075                 error = 0;
3076                 break;
3077         case SIOCADDMULTI:
3078         case SIOCDELMULTI:
3079                 if (sc->xl_type == XL_TYPE_905B)
3080                         xl_setmulti_hash(sc);
3081                 else
3082                         xl_setmulti(sc);
3083                 error = 0;
3084                 break;
3085         case SIOCGIFMEDIA:
3086         case SIOCSIFMEDIA:
3087                 if (sc->xl_miibus != NULL)
3088                         mii = device_get_softc(sc->xl_miibus);
3089                 if (mii == NULL)
3090                         error = ifmedia_ioctl(ifp, ifr,
3091                             &sc->ifmedia, command);
3092                 else
3093                         error = ifmedia_ioctl(ifp, ifr,
3094                             &mii->mii_media, command);
3095                 break;
3096         case SIOCSIFCAP:
3097                 ifp->if_capenable = ifr->ifr_reqcap;
3098                 if (ifp->if_capenable & IFCAP_TXCSUM)
3099                         ifp->if_hwassist = XL905B_CSUM_FEATURES;
3100                 else
3101                         ifp->if_hwassist = 0;
3102                 break;
3103         default:
3104                 error = ether_ioctl(ifp, command, data);
3105                 break;
3106         }
3107
3108         crit_exit();
3109
3110         return(error);
3111 }
3112
3113 static void
3114 xl_watchdog(ifp)
3115         struct ifnet            *ifp;
3116 {
3117         struct xl_softc         *sc;
3118         u_int16_t               status = 0;
3119
3120         sc = ifp->if_softc;
3121
3122         ifp->if_oerrors++;
3123         XL_SEL_WIN(4);
3124         status = CSR_READ_2(sc, XL_W4_MEDIA_STATUS);
3125         if_printf(ifp, "watchdog timeout\n");
3126
3127         if (status & XL_MEDIASTAT_CARRIER)
3128                 if_printf(ifp, "no carrier - transceiver cable problem?\n");
3129         xl_txeoc(sc);
3130         xl_txeof(sc);
3131         xl_rxeof(sc);
3132         xl_reset(sc);
3133         xl_init(sc);
3134
3135         if (!ifq_is_empty(&ifp->if_snd))
3136                 (*ifp->if_start)(ifp);
3137 }
3138
3139 /*
3140  * Stop the adapter and free any mbufs allocated to the
3141  * RX and TX lists.
3142  */
3143 static void
3144 xl_stop(sc)
3145         struct xl_softc         *sc;
3146 {
3147         int             i;
3148         struct ifnet            *ifp;
3149
3150         ifp = &sc->arpcom.ac_if;
3151         ifp->if_timer = 0;
3152
3153         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISABLE);
3154         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STATS_DISABLE);
3155         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB);
3156         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_DISCARD);
3157         xl_wait(sc);
3158         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_DISABLE);
3159         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_COAX_STOP);
3160         DELAY(800);
3161
3162 #ifdef foo
3163         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_RX_RESET);
3164         xl_wait(sc);
3165         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_TX_RESET);
3166         xl_wait(sc);
3167 #endif
3168
3169         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ACK|XL_STAT_INTLATCH);
3170         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_STAT_ENB|0);
3171         CSR_WRITE_2(sc, XL_COMMAND, XL_CMD_INTR_ENB|0);
3172         if (sc->xl_flags & XL_FLAG_FUNCREG) bus_space_write_4 (sc->xl_ftag, sc->xl_fhandle, 4, 0x8000);
3173
3174         /* Stop the stats updater. */
3175         callout_stop(&sc->xl_stat_timer);
3176
3177         /*
3178          * Free data in the RX lists.
3179          */
3180         for (i = 0; i < XL_RX_LIST_CNT; i++) {
3181                 if (sc->xl_cdata.xl_rx_chain[i].xl_mbuf != NULL) {
3182                         bus_dmamap_unload(sc->xl_mtag,
3183                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3184                         bus_dmamap_destroy(sc->xl_mtag,
3185                             sc->xl_cdata.xl_rx_chain[i].xl_map);
3186                         m_freem(sc->xl_cdata.xl_rx_chain[i].xl_mbuf);
3187                         sc->xl_cdata.xl_rx_chain[i].xl_mbuf = NULL;
3188                 }
3189         }
3190         bzero(sc->xl_ldata.xl_rx_list, XL_RX_LIST_SZ);
3191         /*
3192          * Free the TX list buffers.
3193          */
3194         for (i = 0; i < XL_TX_LIST_CNT; i++) {
3195                 if (sc->xl_cdata.xl_tx_chain[i].xl_mbuf != NULL) {
3196                         bus_dmamap_unload(sc->xl_mtag,
3197                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3198                         bus_dmamap_destroy(sc->xl_mtag,
3199                             sc->xl_cdata.xl_tx_chain[i].xl_map);
3200                         m_freem(sc->xl_cdata.xl_tx_chain[i].xl_mbuf);
3201                         sc->xl_cdata.xl_tx_chain[i].xl_mbuf = NULL;
3202                 }
3203         }
3204         bzero(sc->xl_ldata.xl_tx_list, XL_TX_LIST_SZ);
3205
3206         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
3207
3208         return;
3209 }
3210
3211 /*
3212  * Stop all chip I/O so that the kernel's probe routines don't
3213  * get confused by errant DMAs when rebooting.
3214  */
3215 static void
3216 xl_shutdown(dev)
3217         device_t                dev;
3218 {
3219         struct xl_softc         *sc;
3220
3221         sc = device_get_softc(dev);
3222
3223         xl_reset(sc);
3224         xl_stop(sc);
3225
3226         return;
3227 }
3228
3229 static int
3230 xl_suspend(dev)
3231         device_t                dev;
3232 {
3233         struct xl_softc *sc = device_get_softc(dev);
3234
3235         crit_enter();
3236
3237         xl_stop(sc);
3238
3239         crit_exit();
3240
3241         return(0);
3242 }
3243
3244 static int
3245 xl_resume(dev)
3246         device_t                dev;
3247 {
3248         struct xl_softc         *sc;
3249         struct ifnet            *ifp;
3250
3251         sc = device_get_softc(dev);
3252         ifp = &sc->arpcom.ac_if;
3253
3254         crit_enter();
3255
3256         xl_reset(sc);
3257         if (ifp->if_flags & IFF_UP)
3258                 xl_init(sc);
3259
3260         crit_exit();
3261
3262         return(0);
3263 }