7cb0ef94063dcce712f4f3fc932572a8a06760cd
[dragonfly.git] / sys / dev / netif / fxp / if_fxp.c
1 /*-
2  * Copyright (c) 1995, David Greenman
3  * Copyright (c) 2001 Jonathan Lemon <jlemon@freebsd.org>
4  * All rights reserved.
5  *
6  * Redistribution and use in source and binary forms, with or without
7  * modification, are permitted provided that the following conditions
8  * are met:
9  * 1. Redistributions of source code must retain the above copyright
10  *    notice unmodified, this list of conditions, and the following
11  *    disclaimer.
12  * 2. Redistributions in binary form must reproduce the above copyright
13  *    notice, this list of conditions and the following disclaimer in the
14  *    documentation and/or other materials provided with the distribution.
15  *
16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
26  * SUCH DAMAGE.
27  *
28  * $FreeBSD: src/sys/dev/fxp/if_fxp.c,v 1.110.2.30 2003/06/12 16:47:05 mux Exp $
29  * $DragonFly: src/sys/dev/netif/fxp/if_fxp.c,v 1.34 2005/06/14 17:01:17 joerg Exp $
30  */
31
32 /*
33  * Intel EtherExpress Pro/100B PCI Fast Ethernet driver
34  */
35
36 #include <sys/param.h>
37 #include <sys/systm.h>
38 #include <sys/mbuf.h>
39 #include <sys/malloc.h>
40 #include <sys/kernel.h>
41 #include <sys/socket.h>
42 #include <sys/sysctl.h>
43 #include <sys/thread2.h>
44
45 #include <net/if.h>
46 #include <net/ifq_var.h>
47 #include <net/if_dl.h>
48 #include <net/if_media.h>
49
50 #ifdef NS
51 #include <netns/ns.h>
52 #include <netns/ns_if.h>
53 #endif
54
55 #include <net/bpf.h>
56 #include <sys/sockio.h>
57 #include <sys/bus.h>
58 #include <machine/bus.h>
59 #include <sys/rman.h>
60 #include <machine/resource.h>
61
62 #include <net/ethernet.h>
63 #include <net/if_arp.h>
64
65 #include <vm/vm.h>              /* for vtophys */
66 #include <vm/pmap.h>            /* for vtophys */
67
68 #include <net/if_types.h>
69 #include <net/vlan/if_vlan_var.h>
70
71 #include <bus/pci/pcivar.h>
72 #include <bus/pci/pcireg.h>             /* for PCIM_CMD_xxx */
73
74 #include "../mii_layer/mii.h"
75 #include "../mii_layer/miivar.h"
76
77 #include "if_fxpreg.h"
78 #include "if_fxpvar.h"
79 #include "rcvbundl.h"
80
81 #include "miibus_if.h"
82
83 /*
84  * NOTE!  On the Alpha, we have an alignment constraint.  The
85  * card DMAs the packet immediately following the RFA.  However,
86  * the first thing in the packet is a 14-byte Ethernet header.
87  * This means that the packet is misaligned.  To compensate,
88  * we actually offset the RFA 2 bytes into the cluster.  This
89  * alignes the packet after the Ethernet header at a 32-bit
90  * boundary.  HOWEVER!  This means that the RFA is misaligned!
91  */
92 #define RFA_ALIGNMENT_FUDGE     2
93
94 /*
95  * Set initial transmit threshold at 64 (512 bytes). This is
96  * increased by 64 (512 bytes) at a time, to maximum of 192
97  * (1536 bytes), if an underrun occurs.
98  */
99 static int tx_threshold = 64;
100
101 /*
102  * The configuration byte map has several undefined fields which
103  * must be one or must be zero.  Set up a template for these bits
104  * only, (assuming a 82557 chip) leaving the actual configuration
105  * to fxp_init.
106  *
107  * See struct fxp_cb_config for the bit definitions.
108  */
109 static u_char fxp_cb_config_template[] = {
110         0x0, 0x0,               /* cb_status */
111         0x0, 0x0,               /* cb_command */
112         0x0, 0x0, 0x0, 0x0,     /* link_addr */
113         0x0,    /*  0 */
114         0x0,    /*  1 */
115         0x0,    /*  2 */
116         0x0,    /*  3 */
117         0x0,    /*  4 */
118         0x0,    /*  5 */
119         0x32,   /*  6 */
120         0x0,    /*  7 */
121         0x0,    /*  8 */
122         0x0,    /*  9 */
123         0x6,    /* 10 */
124         0x0,    /* 11 */
125         0x0,    /* 12 */
126         0x0,    /* 13 */
127         0xf2,   /* 14 */
128         0x48,   /* 15 */
129         0x0,    /* 16 */
130         0x40,   /* 17 */
131         0xf0,   /* 18 */
132         0x0,    /* 19 */
133         0x3f,   /* 20 */
134         0x5     /* 21 */
135 };
136
137 struct fxp_ident {
138         u_int16_t       devid;
139         int16_t         revid;          /* -1 matches anything */
140         char            *name;
141 };
142
143 /*
144  * Claim various Intel PCI device identifiers for this driver.  The
145  * sub-vendor and sub-device field are extensively used to identify
146  * particular variants, but we don't currently differentiate between
147  * them.
148  */
149 static struct fxp_ident fxp_ident_table[] = {
150      { 0x1029,  -1,     "Intel 82559 PCI/CardBus Pro/100" },
151      { 0x1030,  -1,     "Intel 82559 Pro/100 Ethernet" },
152      { 0x1031,  -1,     "Intel 82801CAM (ICH3) Pro/100 VE Ethernet" },
153      { 0x1032,  -1,     "Intel 82801CAM (ICH3) Pro/100 VE Ethernet" },
154      { 0x1033,  -1,     "Intel 82801CAM (ICH3) Pro/100 VM Ethernet" },
155      { 0x1034,  -1,     "Intel 82801CAM (ICH3) Pro/100 VM Ethernet" },
156      { 0x1035,  -1,     "Intel 82801CAM (ICH3) Pro/100 Ethernet" },
157      { 0x1036,  -1,     "Intel 82801CAM (ICH3) Pro/100 Ethernet" },
158      { 0x1037,  -1,     "Intel 82801CAM (ICH3) Pro/100 Ethernet" },
159      { 0x1038,  -1,     "Intel 82801CAM (ICH3) Pro/100 VM Ethernet" },
160      { 0x1039,  -1,     "Intel 82801DB (ICH4) Pro/100 VE Ethernet" },
161      { 0x103A,  -1,     "Intel 82801DB (ICH4) Pro/100 Ethernet" },
162      { 0x103B,  -1,     "Intel 82801DB (ICH4) Pro/100 VM Ethernet" },
163      { 0x103C,  -1,     "Intel 82801DB (ICH4) Pro/100 Ethernet" },
164      { 0x103D,  -1,     "Intel 82801DB (ICH4) Pro/100 VE Ethernet" },
165      { 0x103E,  -1,     "Intel 82801DB (ICH4) Pro/100 VM Ethernet" },
166      { 0x1050,  -1,     "Intel 82801BA (D865) Pro/100 VE Ethernet" },
167      { 0x1051,  -1,     "Intel 82562ET (ICH5/ICH5R) Pro/100 VE Ethernet" },
168      { 0x1059,  -1,     "Intel 82551QM Pro/100 M Mobile Connection" },
169          { 0x1064,  -1, "Intel 82562ET/EZ/GT/GZ (ICH6/ICH6R) Pro/100 VE Ethernet" },
170      { 0x1209,  -1,     "Intel 82559ER Embedded 10/100 Ethernet" },
171      { 0x1229,  0x01,   "Intel 82557 Pro/100 Ethernet" },
172      { 0x1229,  0x02,   "Intel 82557 Pro/100 Ethernet" },
173      { 0x1229,  0x03,   "Intel 82557 Pro/100 Ethernet" },
174      { 0x1229,  0x04,   "Intel 82558 Pro/100 Ethernet" },
175      { 0x1229,  0x05,   "Intel 82558 Pro/100 Ethernet" },
176      { 0x1229,  0x06,   "Intel 82559 Pro/100 Ethernet" },
177      { 0x1229,  0x07,   "Intel 82559 Pro/100 Ethernet" },
178      { 0x1229,  0x08,   "Intel 82559 Pro/100 Ethernet" },
179      { 0x1229,  0x09,   "Intel 82559ER Pro/100 Ethernet" },
180      { 0x1229,  0x0c,   "Intel 82550 Pro/100 Ethernet" },
181      { 0x1229,  0x0d,   "Intel 82550 Pro/100 Ethernet" },
182      { 0x1229,  0x0e,   "Intel 82550 Pro/100 Ethernet" },
183      { 0x1229,  0x0f,   "Intel 82551 Pro/100 Ethernet" },
184      { 0x1229,  0x10,   "Intel 82551 Pro/100 Ethernet" },
185      { 0x1229,  -1,     "Intel 82557/8/9 Pro/100 Ethernet" },
186      { 0x2449,  -1,     "Intel 82801BA/CAM (ICH2/3) Pro/100 Ethernet" },
187      { 0,       -1,     NULL },
188 };
189
190 static int              fxp_probe(device_t dev);
191 static int              fxp_attach(device_t dev);
192 static int              fxp_detach(device_t dev);
193 static int              fxp_shutdown(device_t dev);
194 static int              fxp_suspend(device_t dev);
195 static int              fxp_resume(device_t dev);
196
197 static void             fxp_intr(void *xsc);
198 static void             fxp_intr_body(struct fxp_softc *sc,
199                                 u_int8_t statack, int count);
200
201 static void             fxp_init(void *xsc);
202 static void             fxp_tick(void *xsc);
203 static void             fxp_powerstate_d0(device_t dev);
204 static void             fxp_start(struct ifnet *ifp);
205 static void             fxp_stop(struct fxp_softc *sc);
206 static void             fxp_release(device_t dev);
207 static int              fxp_ioctl(struct ifnet *ifp, u_long command,
208                             caddr_t data, struct ucred *);
209 static void             fxp_watchdog(struct ifnet *ifp);
210 static int              fxp_add_rfabuf(struct fxp_softc *sc, struct mbuf *oldm);
211 static int              fxp_mc_addrs(struct fxp_softc *sc);
212 static void             fxp_mc_setup(struct fxp_softc *sc);
213 static u_int16_t        fxp_eeprom_getword(struct fxp_softc *sc, int offset,
214                             int autosize);
215 static void             fxp_eeprom_putword(struct fxp_softc *sc, int offset,
216                             u_int16_t data);
217 static void             fxp_autosize_eeprom(struct fxp_softc *sc);
218 static void             fxp_read_eeprom(struct fxp_softc *sc, u_short *data,
219                             int offset, int words);
220 static void             fxp_write_eeprom(struct fxp_softc *sc, u_short *data,
221                             int offset, int words);
222 static int              fxp_ifmedia_upd(struct ifnet *ifp);
223 static void             fxp_ifmedia_sts(struct ifnet *ifp,
224                             struct ifmediareq *ifmr);
225 static int              fxp_serial_ifmedia_upd(struct ifnet *ifp);
226 static void             fxp_serial_ifmedia_sts(struct ifnet *ifp,
227                             struct ifmediareq *ifmr);
228 static volatile int     fxp_miibus_readreg(device_t dev, int phy, int reg);
229 static void             fxp_miibus_writereg(device_t dev, int phy, int reg,
230                             int value);
231 static void             fxp_load_ucode(struct fxp_softc *sc);
232 static int              sysctl_int_range(SYSCTL_HANDLER_ARGS,
233                             int low, int high);
234 static int              sysctl_hw_fxp_bundle_max(SYSCTL_HANDLER_ARGS);
235 static int              sysctl_hw_fxp_int_delay(SYSCTL_HANDLER_ARGS);
236 #ifdef DEVICE_POLLING
237 static poll_handler_t fxp_poll;
238 #endif
239
240 static void             fxp_lwcopy(volatile u_int32_t *src,
241                             volatile u_int32_t *dst);
242 static void             fxp_scb_wait(struct fxp_softc *sc);
243 static void             fxp_scb_cmd(struct fxp_softc *sc, int cmd);
244 static void             fxp_dma_wait(volatile u_int16_t *status,
245                             struct fxp_softc *sc);
246
247 static device_method_t fxp_methods[] = {
248         /* Device interface */
249         DEVMETHOD(device_probe,         fxp_probe),
250         DEVMETHOD(device_attach,        fxp_attach),
251         DEVMETHOD(device_detach,        fxp_detach),
252         DEVMETHOD(device_shutdown,      fxp_shutdown),
253         DEVMETHOD(device_suspend,       fxp_suspend),
254         DEVMETHOD(device_resume,        fxp_resume),
255
256         /* MII interface */
257         DEVMETHOD(miibus_readreg,       fxp_miibus_readreg),
258         DEVMETHOD(miibus_writereg,      fxp_miibus_writereg),
259
260         { 0, 0 }
261 };
262
263 static driver_t fxp_driver = {
264         "fxp",
265         fxp_methods,
266         sizeof(struct fxp_softc),
267 };
268
269 static devclass_t fxp_devclass;
270
271 DECLARE_DUMMY_MODULE(if_fxp);
272 MODULE_DEPEND(if_fxp, miibus, 1, 1, 1);
273 DRIVER_MODULE(if_fxp, pci, fxp_driver, fxp_devclass, 0, 0);
274 DRIVER_MODULE(if_fxp, cardbus, fxp_driver, fxp_devclass, 0, 0);
275 DRIVER_MODULE(miibus, fxp, miibus_driver, miibus_devclass, 0, 0);
276
277 static int fxp_rnr;
278 SYSCTL_INT(_hw, OID_AUTO, fxp_rnr, CTLFLAG_RW, &fxp_rnr, 0, "fxp rnr events");
279
280 /*
281  * Copy a 16-bit aligned 32-bit quantity.
282  */
283 static void
284 fxp_lwcopy(volatile u_int32_t *src, volatile u_int32_t *dst)
285 {
286 #ifdef __i386__
287         *dst = *src;
288 #else
289         volatile u_int16_t *a = (volatile u_int16_t *)src;
290         volatile u_int16_t *b = (volatile u_int16_t *)dst;
291
292         b[0] = a[0];
293         b[1] = a[1];
294 #endif
295 }
296
297 /*
298  * Wait for the previous command to be accepted (but not necessarily
299  * completed).
300  */
301 static void
302 fxp_scb_wait(struct fxp_softc *sc)
303 {
304         int i = 10000;
305
306         while (CSR_READ_1(sc, FXP_CSR_SCB_COMMAND) && --i)
307                 DELAY(2);
308         if (i == 0) {
309                 if_printf(&sc->arpcom.ac_if,
310                     "SCB timeout: 0x%x 0x%x 0x%x 0x%x\n",
311                     CSR_READ_1(sc, FXP_CSR_SCB_COMMAND),
312                     CSR_READ_1(sc, FXP_CSR_SCB_STATACK),
313                     CSR_READ_1(sc, FXP_CSR_SCB_RUSCUS),
314                     CSR_READ_2(sc, FXP_CSR_FLOWCONTROL));
315         }
316 }
317
318 static void
319 fxp_scb_cmd(struct fxp_softc *sc, int cmd)
320 {
321
322         if (cmd == FXP_SCB_COMMAND_CU_RESUME && sc->cu_resume_bug) {
323                 CSR_WRITE_1(sc, FXP_CSR_SCB_COMMAND, FXP_CB_COMMAND_NOP);
324                 fxp_scb_wait(sc);
325         }
326         CSR_WRITE_1(sc, FXP_CSR_SCB_COMMAND, cmd);
327 }
328
329 static void
330 fxp_dma_wait(volatile u_int16_t *status, struct fxp_softc *sc)
331 {
332         int i = 10000;
333
334         while (!(*status & FXP_CB_STATUS_C) && --i)
335                 DELAY(2);
336         if (i == 0)
337                 if_printf(&sc->arpcom.ac_if, "DMA timeout\n");
338 }
339
340 /*
341  * Return identification string if this is device is ours.
342  */
343 static int
344 fxp_probe(device_t dev)
345 {
346         u_int16_t devid;
347         u_int8_t revid;
348         struct fxp_ident *ident;
349
350         if (pci_get_vendor(dev) == FXP_VENDORID_INTEL) {
351                 devid = pci_get_device(dev);
352                 revid = pci_get_revid(dev);
353                 for (ident = fxp_ident_table; ident->name != NULL; ident++) {
354                         if (ident->devid == devid &&
355                             (ident->revid == revid || ident->revid == -1)) {
356                                 device_set_desc(dev, ident->name);
357                                 return (0);
358                         }
359                 }
360         }
361         return (ENXIO);
362 }
363
364 static void
365 fxp_powerstate_d0(device_t dev)
366 {
367         u_int32_t iobase, membase, irq;
368
369         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
370                 /* Save important PCI config data. */
371                 iobase = pci_read_config(dev, FXP_PCI_IOBA, 4);
372                 membase = pci_read_config(dev, FXP_PCI_MMBA, 4);
373                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
374
375                 /* Reset the power state. */
376                 device_printf(dev, "chip is in D%d power mode "
377                     "-- setting to D0\n", pci_get_powerstate(dev));
378
379                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
380
381                 /* Restore PCI config data. */
382                 pci_write_config(dev, FXP_PCI_IOBA, iobase, 4);
383                 pci_write_config(dev, FXP_PCI_MMBA, membase, 4);
384                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
385         }
386 }
387
388 static int
389 fxp_attach(device_t dev)
390 {
391         int error = 0;
392         struct fxp_softc *sc = device_get_softc(dev);
393         struct ifnet *ifp;
394         u_int32_t val;
395         u_int16_t data;
396         int i, rid, m1, m2, prefer_iomap;
397
398         callout_init(&sc->fxp_stat_timer);
399         sysctl_ctx_init(&sc->sysctl_ctx);
400
401         /*
402          * Enable bus mastering. Enable memory space too, in case
403          * BIOS/Prom forgot about it.
404          */
405         pci_enable_busmaster(dev);
406         pci_enable_io(dev, SYS_RES_MEMORY);
407         val = pci_read_config(dev, PCIR_COMMAND, 2);
408
409         fxp_powerstate_d0(dev);
410
411         /*
412          * Figure out which we should try first - memory mapping or i/o mapping?
413          * We default to memory mapping. Then we accept an override from the
414          * command line. Then we check to see which one is enabled.
415          */
416         m1 = PCIM_CMD_MEMEN;
417         m2 = PCIM_CMD_PORTEN;
418         prefer_iomap = 0;
419         if (resource_int_value(device_get_name(dev), device_get_unit(dev),
420             "prefer_iomap", &prefer_iomap) == 0 && prefer_iomap != 0) {
421                 m1 = PCIM_CMD_PORTEN;
422                 m2 = PCIM_CMD_MEMEN;
423         }
424
425         if (val & m1) {
426                 sc->rtp =
427                     (m1 == PCIM_CMD_MEMEN)? SYS_RES_MEMORY : SYS_RES_IOPORT;
428                 sc->rgd = (m1 == PCIM_CMD_MEMEN)? FXP_PCI_MMBA : FXP_PCI_IOBA;
429                 sc->mem = bus_alloc_resource_any(dev, sc->rtp, &sc->rgd,
430                     RF_ACTIVE);
431         }
432         if (sc->mem == NULL && (val & m2)) {
433                 sc->rtp =
434                     (m2 == PCIM_CMD_MEMEN)? SYS_RES_MEMORY : SYS_RES_IOPORT;
435                 sc->rgd = (m2 == PCIM_CMD_MEMEN)? FXP_PCI_MMBA : FXP_PCI_IOBA;
436                 sc->mem = bus_alloc_resource_any(dev, sc->rtp, &sc->rgd,
437                     RF_ACTIVE);
438         }
439
440         if (!sc->mem) {
441                 device_printf(dev, "could not map device registers\n");
442                 error = ENXIO;
443                 goto fail;
444         }
445         if (bootverbose) {
446                 device_printf(dev, "using %s space register mapping\n",
447                    sc->rtp == SYS_RES_MEMORY? "memory" : "I/O");
448         }
449
450         sc->sc_st = rman_get_bustag(sc->mem);
451         sc->sc_sh = rman_get_bushandle(sc->mem);
452
453         /*
454          * Allocate our interrupt.
455          */
456         rid = 0;
457         sc->irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
458             RF_SHAREABLE | RF_ACTIVE);
459         if (sc->irq == NULL) {
460                 device_printf(dev, "could not map interrupt\n");
461                 error = ENXIO;
462                 goto fail;
463         }
464
465         /*
466          * Reset to a stable state.
467          */
468         CSR_WRITE_4(sc, FXP_CSR_PORT, FXP_PORT_SELECTIVE_RESET);
469         DELAY(10);
470
471         sc->cbl_base = malloc(sizeof(struct fxp_cb_tx) * FXP_NTXCB,
472             M_DEVBUF, M_WAITOK | M_ZERO);
473
474         sc->fxp_stats = malloc(sizeof(struct fxp_stats), M_DEVBUF,
475             M_WAITOK | M_ZERO);
476
477         sc->mcsp = malloc(sizeof(struct fxp_cb_mcs), M_DEVBUF, M_WAITOK);
478
479         /*
480          * Pre-allocate our receive buffers.
481          */
482         for (i = 0; i < FXP_NRFABUFS; i++) {
483                 if (fxp_add_rfabuf(sc, NULL) != 0) {
484                         goto failmem;
485                 }
486         }
487
488         /*
489          * Find out how large of an SEEPROM we have.
490          */
491         fxp_autosize_eeprom(sc);
492
493         /*
494          * Determine whether we must use the 503 serial interface.
495          */
496         fxp_read_eeprom(sc, &data, 6, 1);
497         if ((data & FXP_PHY_DEVICE_MASK) != 0 &&
498             (data & FXP_PHY_SERIAL_ONLY))
499                 sc->flags |= FXP_FLAG_SERIAL_MEDIA;
500
501         /*
502          * Create the sysctl tree
503          */
504         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
505             SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
506             device_get_nameunit(dev), CTLFLAG_RD, 0, "");
507         if (sc->sysctl_tree == NULL)
508                 goto fail;
509         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
510             OID_AUTO, "int_delay", CTLTYPE_INT | CTLFLAG_RW | CTLFLAG_PRISON,
511             &sc->tunable_int_delay, 0, &sysctl_hw_fxp_int_delay, "I",
512             "FXP driver receive interrupt microcode bundling delay");
513         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
514             OID_AUTO, "bundle_max", CTLTYPE_INT | CTLFLAG_RW | CTLFLAG_PRISON,
515             &sc->tunable_bundle_max, 0, &sysctl_hw_fxp_bundle_max, "I",
516             "FXP driver receive interrupt microcode bundle size limit");
517
518         /*
519          * Pull in device tunables.
520          */
521         sc->tunable_int_delay = TUNABLE_INT_DELAY;
522         sc->tunable_bundle_max = TUNABLE_BUNDLE_MAX;
523         (void) resource_int_value(device_get_name(dev), device_get_unit(dev),
524             "int_delay", &sc->tunable_int_delay);
525         (void) resource_int_value(device_get_name(dev), device_get_unit(dev),
526             "bundle_max", &sc->tunable_bundle_max);
527
528         /*
529          * Find out the chip revision; lump all 82557 revs together.
530          */
531         fxp_read_eeprom(sc, &data, 5, 1);
532         if ((data >> 8) == 1)
533                 sc->revision = FXP_REV_82557;
534         else
535                 sc->revision = pci_get_revid(dev);
536
537         /*
538          * Enable workarounds for certain chip revision deficiencies.
539          *
540          * Systems based on the ICH2/ICH2-M chip from Intel, and possibly
541          * some systems based a normal 82559 design, have a defect where
542          * the chip can cause a PCI protocol violation if it receives
543          * a CU_RESUME command when it is entering the IDLE state.  The 
544          * workaround is to disable Dynamic Standby Mode, so the chip never
545          * deasserts CLKRUN#, and always remains in an active state.
546          *
547          * See Intel 82801BA/82801BAM Specification Update, Errata #30.
548          */
549         i = pci_get_device(dev);
550         if (i == 0x2449 || (i > 0x1030 && i < 0x1039) ||
551             sc->revision >= FXP_REV_82559_A0) {
552                 fxp_read_eeprom(sc, &data, 10, 1);
553                 if (data & 0x02) {                      /* STB enable */
554                         u_int16_t cksum;
555                         int i;
556
557                         device_printf(dev,
558                             "Disabling dynamic standby mode in EEPROM\n");
559                         data &= ~0x02;
560                         fxp_write_eeprom(sc, &data, 10, 1);
561                         device_printf(dev, "New EEPROM ID: 0x%x\n", data);
562                         cksum = 0;
563                         for (i = 0; i < (1 << sc->eeprom_size) - 1; i++) {
564                                 fxp_read_eeprom(sc, &data, i, 1);
565                                 cksum += data;
566                         }
567                         i = (1 << sc->eeprom_size) - 1;
568                         cksum = 0xBABA - cksum;
569                         fxp_read_eeprom(sc, &data, i, 1);
570                         fxp_write_eeprom(sc, &cksum, i, 1);
571                         device_printf(dev,
572                             "EEPROM checksum @ 0x%x: 0x%x -> 0x%x\n",
573                             i, data, cksum);
574 #if 1
575                         /*
576                          * If the user elects to continue, try the software
577                          * workaround, as it is better than nothing.
578                          */
579                         sc->flags |= FXP_FLAG_CU_RESUME_BUG;
580 #endif
581                 }
582         }
583
584         /*
585          * If we are not a 82557 chip, we can enable extended features.
586          */
587         if (sc->revision != FXP_REV_82557) {
588                 /*
589                  * If MWI is enabled in the PCI configuration, and there
590                  * is a valid cacheline size (8 or 16 dwords), then tell
591                  * the board to turn on MWI.
592                  */
593                 if (val & PCIM_CMD_MWRICEN &&
594                     pci_read_config(dev, PCIR_CACHELNSZ, 1) != 0)
595                         sc->flags |= FXP_FLAG_MWI_ENABLE;
596
597                 /* turn on the extended TxCB feature */
598                 sc->flags |= FXP_FLAG_EXT_TXCB;
599
600                 /* enable reception of long frames for VLAN */
601                 sc->flags |= FXP_FLAG_LONG_PKT_EN;
602         }
603
604         /*
605          * Read MAC address.
606          */
607         fxp_read_eeprom(sc, (u_int16_t *)sc->arpcom.ac_enaddr, 0, 3);
608         if (sc->flags & FXP_FLAG_SERIAL_MEDIA)
609                 device_printf(dev, "10Mbps\n");
610         if (bootverbose) {
611                 device_printf(dev, "PCI IDs: %04x %04x %04x %04x %04x\n",
612                     pci_get_vendor(dev), pci_get_device(dev),
613                     pci_get_subvendor(dev), pci_get_subdevice(dev),
614                     pci_get_revid(dev));
615                 fxp_read_eeprom(sc, &data, 10, 1);
616                 device_printf(dev, "Dynamic Standby mode is %s\n",
617                     data & 0x02 ? "enabled" : "disabled");
618         }
619
620         /*
621          * If this is only a 10Mbps device, then there is no MII, and
622          * the PHY will use a serial interface instead.
623          *
624          * The Seeq 80c24 AutoDUPLEX(tm) Ethernet Interface Adapter
625          * doesn't have a programming interface of any sort.  The
626          * media is sensed automatically based on how the link partner
627          * is configured.  This is, in essence, manual configuration.
628          */
629         if (sc->flags & FXP_FLAG_SERIAL_MEDIA) {
630                 ifmedia_init(&sc->sc_media, 0, fxp_serial_ifmedia_upd,
631                     fxp_serial_ifmedia_sts);
632                 ifmedia_add(&sc->sc_media, IFM_ETHER|IFM_MANUAL, 0, NULL);
633                 ifmedia_set(&sc->sc_media, IFM_ETHER|IFM_MANUAL);
634         } else {
635                 if (mii_phy_probe(dev, &sc->miibus, fxp_ifmedia_upd,
636                     fxp_ifmedia_sts)) {
637                         device_printf(dev, "MII without any PHY!\n");
638                         error = ENXIO;
639                         goto fail;
640                 }
641         }
642
643         ifp = &sc->arpcom.ac_if;
644         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
645         ifp->if_baudrate = 100000000;
646         ifp->if_init = fxp_init;
647         ifp->if_softc = sc;
648         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
649         ifp->if_ioctl = fxp_ioctl;
650         ifp->if_start = fxp_start;
651 #ifdef DEVICE_POLLING
652         ifp->if_poll = fxp_poll;
653 #endif
654         ifp->if_watchdog = fxp_watchdog;
655
656         /*
657          * Attach the interface.
658          */
659         ether_ifattach(ifp, sc->arpcom.ac_enaddr);
660
661         /*
662          * Tell the upper layer(s) we support long frames.
663          */
664         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
665
666         /*
667          * Let the system queue as many packets as we have available
668          * TX descriptors.
669          */
670         ifq_set_maxlen(&ifp->if_snd, FXP_NTXCB - 1);
671         ifq_set_ready(&ifp->if_snd);
672
673         error = bus_setup_intr(dev, sc->irq, INTR_TYPE_NET,
674                                fxp_intr, sc, &sc->ih, NULL);
675         if (error) {
676                 if (sc->flags & FXP_FLAG_SERIAL_MEDIA)
677                         ifmedia_removeall(&sc->sc_media);
678                 device_printf(dev, "could not setup irq\n");
679                 goto fail;
680         }
681
682         return (0);
683
684 failmem:
685         device_printf(dev, "Failed to malloc memory\n");
686         error = ENOMEM;
687 fail:
688         fxp_release(dev);
689         return (error);
690 }
691
692 /*
693  * release all resources
694  */
695 static void
696 fxp_release(device_t dev)
697 {
698         struct fxp_softc *sc = device_get_softc(dev);
699
700         if (sc->miibus)
701                 device_delete_child(dev, sc->miibus);
702         bus_generic_detach(dev);
703
704         if (sc->cbl_base)
705                 free(sc->cbl_base, M_DEVBUF);
706         if (sc->fxp_stats)
707                 free(sc->fxp_stats, M_DEVBUF);
708         if (sc->mcsp)
709                 free(sc->mcsp, M_DEVBUF);
710         if (sc->rfa_headm)
711                 m_freem(sc->rfa_headm);
712
713         if (sc->irq)
714                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->irq);
715         if (sc->mem)
716                 bus_release_resource(dev, sc->rtp, sc->rgd, sc->mem);
717
718         sysctl_ctx_free(&sc->sysctl_ctx);
719 }
720
721 /*
722  * Detach interface.
723  */
724 static int
725 fxp_detach(device_t dev)
726 {
727         struct fxp_softc *sc = device_get_softc(dev);
728
729         /* disable interrupts */
730         CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, FXP_SCB_INTR_DISABLE);
731
732         crit_enter();
733
734         /*
735          * Stop DMA and drop transmit queue.
736          */
737         fxp_stop(sc);
738
739         /*
740          * Close down routes etc.
741          */
742         ether_ifdetach(&sc->arpcom.ac_if);
743
744         /*
745          * Free all media structures.
746          */
747         if (sc->flags & FXP_FLAG_SERIAL_MEDIA)
748                 ifmedia_removeall(&sc->sc_media);
749
750         if (sc->ih)
751                 bus_teardown_intr(dev, sc->irq, sc->ih);
752
753         crit_exit();
754
755         /* Release our allocated resources. */
756         fxp_release(dev);
757
758         return (0);
759 }
760
761 /*
762  * Device shutdown routine. Called at system shutdown after sync. The
763  * main purpose of this routine is to shut off receiver DMA so that
764  * kernel memory doesn't get clobbered during warmboot.
765  */
766 static int
767 fxp_shutdown(device_t dev)
768 {
769         /*
770          * Make sure that DMA is disabled prior to reboot. Not doing
771          * do could allow DMA to corrupt kernel memory during the
772          * reboot before the driver initializes.
773          */
774         fxp_stop((struct fxp_softc *) device_get_softc(dev));
775         return (0);
776 }
777
778 /*
779  * Device suspend routine.  Stop the interface and save some PCI
780  * settings in case the BIOS doesn't restore them properly on
781  * resume.
782  */
783 static int
784 fxp_suspend(device_t dev)
785 {
786         struct fxp_softc *sc = device_get_softc(dev);
787         int i;
788
789         crit_enter();
790
791         fxp_stop(sc);
792         
793         for (i = 0; i < 5; i++)
794                 sc->saved_maps[i] = pci_read_config(dev, PCIR_BAR(i), 4);
795         sc->saved_biosaddr = pci_read_config(dev, PCIR_BIOS, 4);
796         sc->saved_intline = pci_read_config(dev, PCIR_INTLINE, 1);
797         sc->saved_cachelnsz = pci_read_config(dev, PCIR_CACHELNSZ, 1);
798         sc->saved_lattimer = pci_read_config(dev, PCIR_LATTIMER, 1);
799
800         sc->suspended = 1;
801
802         crit_exit();
803         return (0);
804 }
805
806 /*
807  * Device resume routine.  Restore some PCI settings in case the BIOS
808  * doesn't, re-enable busmastering, and restart the interface if
809  * appropriate.
810  */
811 static int
812 fxp_resume(device_t dev)
813 {
814         struct fxp_softc *sc = device_get_softc(dev);
815         struct ifnet *ifp = &sc->arpcom.ac_if;
816         int i;
817
818         crit_enter();
819
820         fxp_powerstate_d0(dev);
821
822         /* better way to do this? */
823         for (i = 0; i < 5; i++)
824                 pci_write_config(dev, PCIR_BAR(i), sc->saved_maps[i], 4);
825         pci_write_config(dev, PCIR_BIOS, sc->saved_biosaddr, 4);
826         pci_write_config(dev, PCIR_INTLINE, sc->saved_intline, 1);
827         pci_write_config(dev, PCIR_CACHELNSZ, sc->saved_cachelnsz, 1);
828         pci_write_config(dev, PCIR_LATTIMER, sc->saved_lattimer, 1);
829
830         /* reenable busmastering and memory space */
831         pci_enable_busmaster(dev);
832         pci_enable_io(dev, SYS_RES_MEMORY);
833
834         CSR_WRITE_4(sc, FXP_CSR_PORT, FXP_PORT_SELECTIVE_RESET);
835         DELAY(10);
836
837         /* reinitialize interface if necessary */
838         if (ifp->if_flags & IFF_UP)
839                 fxp_init(sc);
840
841         sc->suspended = 0;
842
843         crit_exit();
844         return (0);
845 }
846
847 static void 
848 fxp_eeprom_shiftin(struct fxp_softc *sc, int data, int length)
849 {
850         u_int16_t reg;
851         int x;
852
853         /*
854          * Shift in data.
855          */
856         for (x = 1 << (length - 1); x; x >>= 1) {
857                 if (data & x)
858                         reg = FXP_EEPROM_EECS | FXP_EEPROM_EEDI;
859                 else
860                         reg = FXP_EEPROM_EECS;
861                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
862                 DELAY(1);
863                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg | FXP_EEPROM_EESK);
864                 DELAY(1);
865                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
866                 DELAY(1);
867         }
868 }
869
870 /*
871  * Read from the serial EEPROM. Basically, you manually shift in
872  * the read opcode (one bit at a time) and then shift in the address,
873  * and then you shift out the data (all of this one bit at a time).
874  * The word size is 16 bits, so you have to provide the address for
875  * every 16 bits of data.
876  */
877 static u_int16_t
878 fxp_eeprom_getword(struct fxp_softc *sc, int offset, int autosize)
879 {
880         u_int16_t reg, data;
881         int x;
882
883         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
884         /*
885          * Shift in read opcode.
886          */
887         fxp_eeprom_shiftin(sc, FXP_EEPROM_OPC_READ, 3);
888         /*
889          * Shift in address.
890          */
891         data = 0;
892         for (x = 1 << (sc->eeprom_size - 1); x; x >>= 1) {
893                 if (offset & x)
894                         reg = FXP_EEPROM_EECS | FXP_EEPROM_EEDI;
895                 else
896                         reg = FXP_EEPROM_EECS;
897                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
898                 DELAY(1);
899                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg | FXP_EEPROM_EESK);
900                 DELAY(1);
901                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
902                 DELAY(1);
903                 reg = CSR_READ_2(sc, FXP_CSR_EEPROMCONTROL) & FXP_EEPROM_EEDO;
904                 data++;
905                 if (autosize && reg == 0) {
906                         sc->eeprom_size = data;
907                         break;
908                 }
909         }
910         /*
911          * Shift out data.
912          */
913         data = 0;
914         reg = FXP_EEPROM_EECS;
915         for (x = 1 << 15; x; x >>= 1) {
916                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg | FXP_EEPROM_EESK);
917                 DELAY(1);
918                 if (CSR_READ_2(sc, FXP_CSR_EEPROMCONTROL) & FXP_EEPROM_EEDO)
919                         data |= x;
920                 CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, reg);
921                 DELAY(1);
922         }
923         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
924         DELAY(1);
925
926         return (data);
927 }
928
929 static void
930 fxp_eeprom_putword(struct fxp_softc *sc, int offset, u_int16_t data)
931 {
932         int i;
933
934         /*
935          * Erase/write enable.
936          */
937         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
938         fxp_eeprom_shiftin(sc, 0x4, 3);
939         fxp_eeprom_shiftin(sc, 0x03 << (sc->eeprom_size - 2), sc->eeprom_size);
940         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
941         DELAY(1);
942         /*
943          * Shift in write opcode, address, data.
944          */
945         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
946         fxp_eeprom_shiftin(sc, FXP_EEPROM_OPC_WRITE, 3);
947         fxp_eeprom_shiftin(sc, offset, sc->eeprom_size);
948         fxp_eeprom_shiftin(sc, data, 16);
949         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
950         DELAY(1);
951         /*
952          * Wait for EEPROM to finish up.
953          */
954         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
955         DELAY(1);
956         for (i = 0; i < 1000; i++) {
957                 if (CSR_READ_2(sc, FXP_CSR_EEPROMCONTROL) & FXP_EEPROM_EEDO)
958                         break;
959                 DELAY(50);
960         }
961         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
962         DELAY(1);
963         /*
964          * Erase/write disable.
965          */
966         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, FXP_EEPROM_EECS);
967         fxp_eeprom_shiftin(sc, 0x4, 3);
968         fxp_eeprom_shiftin(sc, 0, sc->eeprom_size);
969         CSR_WRITE_2(sc, FXP_CSR_EEPROMCONTROL, 0);
970         DELAY(1);
971 }
972
973 /*
974  * From NetBSD:
975  *
976  * Figure out EEPROM size.
977  *
978  * 559's can have either 64-word or 256-word EEPROMs, the 558
979  * datasheet only talks about 64-word EEPROMs, and the 557 datasheet
980  * talks about the existance of 16 to 256 word EEPROMs.
981  *
982  * The only known sizes are 64 and 256, where the 256 version is used
983  * by CardBus cards to store CIS information.
984  *
985  * The address is shifted in msb-to-lsb, and after the last
986  * address-bit the EEPROM is supposed to output a `dummy zero' bit,
987  * after which follows the actual data. We try to detect this zero, by
988  * probing the data-out bit in the EEPROM control register just after
989  * having shifted in a bit. If the bit is zero, we assume we've
990  * shifted enough address bits. The data-out should be tri-state,
991  * before this, which should translate to a logical one.
992  */
993 static void
994 fxp_autosize_eeprom(struct fxp_softc *sc)
995 {
996
997         /* guess maximum size of 256 words */
998         sc->eeprom_size = 8;
999
1000         /* autosize */
1001         (void) fxp_eeprom_getword(sc, 0, 1);
1002 }
1003
1004 static void
1005 fxp_read_eeprom(struct fxp_softc *sc, u_short *data, int offset, int words)
1006 {
1007         int i;
1008
1009         for (i = 0; i < words; i++)
1010                 data[i] = fxp_eeprom_getword(sc, offset + i, 0);
1011 }
1012
1013 static void
1014 fxp_write_eeprom(struct fxp_softc *sc, u_short *data, int offset, int words)
1015 {
1016         int i;
1017
1018         for (i = 0; i < words; i++)
1019                 fxp_eeprom_putword(sc, offset + i, data[i]);
1020 }
1021
1022 /*
1023  * Start packet transmission on the interface.
1024  */
1025 static void
1026 fxp_start(struct ifnet *ifp)
1027 {
1028         struct fxp_softc *sc = ifp->if_softc;
1029         struct fxp_cb_tx *txp;
1030
1031         /*
1032          * See if we need to suspend xmit until the multicast filter
1033          * has been reprogrammed (which can only be done at the head
1034          * of the command chain).
1035          */
1036         if (sc->need_mcsetup) {
1037                 return;
1038         }
1039
1040         txp = NULL;
1041
1042         /*
1043          * We're finished if there is nothing more to add to the list or if
1044          * we're all filled up with buffers to transmit.
1045          * NOTE: One TxCB is reserved to guarantee that fxp_mc_setup() can add
1046          *       a NOP command when needed.
1047          */
1048         while (!ifq_is_empty(&ifp->if_snd) && sc->tx_queued < FXP_NTXCB - 1) {
1049                 struct mbuf *m, *mb_head;
1050                 int segment, ntries = 0;
1051
1052                 /*
1053                  * Grab a packet to transmit. The packet is dequeued,
1054                  * once we are sure that we have enough free descriptors.
1055                  */
1056                 mb_head = ifq_poll(&ifp->if_snd);
1057                 if (mb_head == NULL)
1058                         break;
1059
1060                 /*
1061                  * Get pointer to next available tx desc.
1062                  */
1063                 txp = sc->cbl_last->next;
1064
1065                 /*
1066                  * Go through each of the mbufs in the chain and initialize
1067                  * the transmit buffer descriptors with the physical address
1068                  * and size of the mbuf.
1069                  */
1070 tbdinit:
1071                 for (m = mb_head, segment = 0; m != NULL; m = m->m_next) {
1072                         if (m->m_len != 0) {
1073                                 if (segment == FXP_NTXSEG)
1074                                         break;
1075                                 txp->tbd[segment].tb_addr =
1076                                     vtophys(mtod(m, vm_offset_t));
1077                                 txp->tbd[segment].tb_size = m->m_len;
1078                                 segment++;
1079                         }
1080                 }
1081                 if (m != NULL) {
1082                         struct mbuf *mn;
1083
1084                         /*
1085                          * We ran out of segments. We have to recopy this
1086                          * mbuf chain first. Bail out if we can't get the
1087                          * new buffers.
1088                          */
1089                         if (ntries > 0)
1090                                 break;
1091                         mn = m_dup(mb_head, MB_DONTWAIT);
1092                         if (mn == NULL)
1093                                 break;
1094                          /* We can transmit the packet, dequeue it. */
1095                         mb_head = ifq_dequeue(&ifp->if_snd);
1096                         m_freem(mb_head);
1097                         mb_head = mn;
1098                         ntries = 1;
1099                         goto tbdinit;
1100                 } else {
1101                         /* Nothing to worry about, just dequeue. */
1102                         mb_head = ifq_dequeue(&ifp->if_snd);
1103                 }
1104
1105                 txp->tbd_number = segment;
1106                 txp->mb_head = mb_head;
1107                 txp->cb_status = 0;
1108                 if (sc->tx_queued != FXP_CXINT_THRESH - 1) {
1109                         txp->cb_command =
1110                             FXP_CB_COMMAND_XMIT | FXP_CB_COMMAND_SF |
1111                             FXP_CB_COMMAND_S;
1112                 } else {
1113                         txp->cb_command =
1114                             FXP_CB_COMMAND_XMIT | FXP_CB_COMMAND_SF |
1115                             FXP_CB_COMMAND_S | FXP_CB_COMMAND_I;
1116                         /*
1117                          * Set a 5 second timer just in case we don't hear
1118                          * from the card again.
1119                          */
1120                         ifp->if_timer = 5;
1121                 }
1122                 txp->tx_threshold = tx_threshold;
1123         
1124                 /*
1125                  * Advance the end of list forward.
1126                  */
1127
1128                 sc->cbl_last->cb_command &= ~FXP_CB_COMMAND_S;
1129                 sc->cbl_last = txp;
1130
1131                 /*
1132                  * Advance the beginning of the list forward if there are
1133                  * no other packets queued (when nothing is queued, cbl_first
1134                  * sits on the last TxCB that was sent out).
1135                  */
1136                 if (sc->tx_queued == 0)
1137                         sc->cbl_first = txp;
1138
1139                 sc->tx_queued++;
1140
1141                 BPF_MTAP(ifp, mb_head);
1142         }
1143
1144         /*
1145          * We're finished. If we added to the list, issue a RESUME to get DMA
1146          * going again if suspended.
1147          */
1148         if (txp != NULL) {
1149                 fxp_scb_wait(sc);
1150                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_RESUME);
1151         }
1152 }
1153
1154 #ifdef DEVICE_POLLING
1155
1156 static void
1157 fxp_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
1158 {
1159         struct fxp_softc *sc = ifp->if_softc;
1160         u_int8_t statack;
1161
1162         switch(cmd) {
1163         case POLL_REGISTER:
1164                 /* disable interrupts */
1165                 CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, FXP_SCB_INTR_DISABLE);
1166                 break;
1167         case POLL_DEREGISTER:
1168                 /* enable interrupts */
1169                 CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, 0);
1170                 break;
1171         default:
1172                 statack = FXP_SCB_STATACK_CXTNO | FXP_SCB_STATACK_CNA |
1173                           FXP_SCB_STATACK_FR;
1174                 if (cmd == POLL_AND_CHECK_STATUS) {
1175                         u_int8_t tmp;
1176
1177                         tmp = CSR_READ_1(sc, FXP_CSR_SCB_STATACK);
1178                         if (tmp == 0xff || tmp == 0)
1179                                 return; /* nothing to do */
1180                         tmp &= ~statack;
1181                         /* ack what we can */
1182                         if (tmp != 0)
1183                                 CSR_WRITE_1(sc, FXP_CSR_SCB_STATACK, tmp);
1184                         statack |= tmp;
1185                 }
1186                 fxp_intr_body(sc, statack, count);
1187                 break;
1188         }
1189 }
1190
1191 #endif /* DEVICE_POLLING */
1192
1193 /*
1194  * Process interface interrupts.
1195  */
1196 static void
1197 fxp_intr(void *xsc)
1198 {
1199         struct fxp_softc *sc = xsc;
1200         u_int8_t statack;
1201
1202         if (sc->suspended) {
1203                 return;
1204         }
1205
1206         while ((statack = CSR_READ_1(sc, FXP_CSR_SCB_STATACK)) != 0) {
1207                 /*
1208                  * It should not be possible to have all bits set; the
1209                  * FXP_SCB_INTR_SWI bit always returns 0 on a read.  If 
1210                  * all bits are set, this may indicate that the card has
1211                  * been physically ejected, so ignore it.
1212                  */  
1213                 if (statack == 0xff) 
1214                         return;
1215
1216                 /*
1217                  * First ACK all the interrupts in this pass.
1218                  */
1219                 CSR_WRITE_1(sc, FXP_CSR_SCB_STATACK, statack);
1220                 fxp_intr_body(sc, statack, -1);
1221         }
1222 }
1223
1224 static void
1225 fxp_intr_body(struct fxp_softc *sc, u_int8_t statack, int count)
1226 {
1227         struct ifnet *ifp = &sc->arpcom.ac_if;
1228         struct mbuf *m;
1229         struct fxp_rfa *rfa;
1230         int rnr = (statack & FXP_SCB_STATACK_RNR) ? 1 : 0;
1231
1232         if (rnr)
1233                 fxp_rnr++;
1234 #ifdef DEVICE_POLLING
1235         /* Pick up a deferred RNR condition if `count' ran out last time. */
1236         if (sc->flags & FXP_FLAG_DEFERRED_RNR) {
1237                 sc->flags &= ~FXP_FLAG_DEFERRED_RNR;
1238                 rnr = 1;
1239         }
1240 #endif
1241
1242         /*
1243          * Free any finished transmit mbuf chains.
1244          *
1245          * Handle the CNA event likt a CXTNO event. It used to
1246          * be that this event (control unit not ready) was not
1247          * encountered, but it is now with the SMPng modifications.
1248          * The exact sequence of events that occur when the interface
1249          * is brought up are different now, and if this event
1250          * goes unhandled, the configuration/rxfilter setup sequence
1251          * can stall for several seconds. The result is that no
1252          * packets go out onto the wire for about 5 to 10 seconds
1253          * after the interface is ifconfig'ed for the first time.
1254          */
1255         if (statack & (FXP_SCB_STATACK_CXTNO | FXP_SCB_STATACK_CNA)) {
1256                 struct fxp_cb_tx *txp;
1257
1258                 for (txp = sc->cbl_first; sc->tx_queued &&
1259                     (txp->cb_status & FXP_CB_STATUS_C) != 0;
1260                     txp = txp->next) {
1261                         if ((m = txp->mb_head) != NULL) {
1262                                 txp->mb_head = NULL;
1263                                 sc->tx_queued--;
1264                                 m_freem(m);
1265                         } else {
1266                                 sc->tx_queued--;
1267                         }
1268                 }
1269                 sc->cbl_first = txp;
1270                 ifp->if_timer = 0;
1271                 if (sc->tx_queued == 0) {
1272                         if (sc->need_mcsetup)
1273                                 fxp_mc_setup(sc);
1274                 }
1275                 /*
1276                  * Try to start more packets transmitting.
1277                  */
1278                 if (!ifq_is_empty(&ifp->if_snd))
1279                         (*ifp->if_start)(ifp);
1280         }
1281
1282         /*
1283          * Just return if nothing happened on the receive side.
1284          */
1285         if (!rnr && (statack & FXP_SCB_STATACK_FR) == 0)
1286                 return;
1287
1288         /*
1289          * Process receiver interrupts. If a no-resource (RNR)
1290          * condition exists, get whatever packets we can and
1291          * re-start the receiver.
1292          *
1293          * When using polling, we do not process the list to completion,
1294          * so when we get an RNR interrupt we must defer the restart
1295          * until we hit the last buffer with the C bit set.
1296          * If we run out of cycles and rfa_headm has the C bit set,
1297          * record the pending RNR in the FXP_FLAG_DEFERRED_RNR flag so
1298          * that the info will be used in the subsequent polling cycle.
1299          */
1300         for (;;) {
1301                 m = sc->rfa_headm;
1302                 rfa = (struct fxp_rfa *)(m->m_ext.ext_buf +
1303                     RFA_ALIGNMENT_FUDGE);
1304
1305 #ifdef DEVICE_POLLING /* loop at most count times if count >=0 */
1306                 if (count >= 0 && count-- == 0) {
1307                         if (rnr) {
1308                                 /* Defer RNR processing until the next time. */
1309                                 sc->flags |= FXP_FLAG_DEFERRED_RNR;
1310                                 rnr = 0;
1311                         }
1312                         break;
1313                 }
1314 #endif /* DEVICE_POLLING */
1315
1316                 if ( (rfa->rfa_status & FXP_RFA_STATUS_C) == 0)
1317                         break;
1318
1319                 /*
1320                  * Remove first packet from the chain.
1321                  */
1322                 sc->rfa_headm = m->m_next;
1323                 m->m_next = NULL;
1324
1325                 /*
1326                  * Add a new buffer to the receive chain.
1327                  * If this fails, the old buffer is recycled
1328                  * instead.
1329                  */
1330                 if (fxp_add_rfabuf(sc, m) == 0) {
1331                         int total_len;
1332
1333                         /*
1334                          * Fetch packet length (the top 2 bits of
1335                          * actual_size are flags set by the controller
1336                          * upon completion), and drop the packet in case
1337                          * of bogus length or CRC errors.
1338                          */
1339                         total_len = rfa->actual_size & 0x3fff;
1340                         if (total_len < sizeof(struct ether_header) ||
1341                             total_len > MCLBYTES - RFA_ALIGNMENT_FUDGE -
1342                                 sizeof(struct fxp_rfa) ||
1343                             rfa->rfa_status & FXP_RFA_STATUS_CRC) {
1344                                 m_freem(m);
1345                                 continue;
1346                         }
1347                         m->m_pkthdr.len = m->m_len = total_len;
1348                         (*ifp->if_input)(ifp, m);
1349                 }
1350         }
1351         if (rnr) {
1352                 fxp_scb_wait(sc);
1353                 CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL,
1354                     vtophys(sc->rfa_headm->m_ext.ext_buf) +
1355                     RFA_ALIGNMENT_FUDGE);
1356                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_RU_START);
1357         }
1358 }
1359
1360 /*
1361  * Update packet in/out/collision statistics. The i82557 doesn't
1362  * allow you to access these counters without doing a fairly
1363  * expensive DMA to get _all_ of the statistics it maintains, so
1364  * we do this operation here only once per second. The statistics
1365  * counters in the kernel are updated from the previous dump-stats
1366  * DMA and then a new dump-stats DMA is started. The on-chip
1367  * counters are zeroed when the DMA completes. If we can't start
1368  * the DMA immediately, we don't wait - we just prepare to read
1369  * them again next time.
1370  */
1371 static void
1372 fxp_tick(void *xsc)
1373 {
1374         struct fxp_softc *sc = xsc;
1375         struct ifnet *ifp = &sc->arpcom.ac_if;
1376         struct fxp_stats *sp = sc->fxp_stats;
1377         struct fxp_cb_tx *txp;
1378         struct mbuf *m;
1379
1380         ifp->if_opackets += sp->tx_good;
1381         ifp->if_collisions += sp->tx_total_collisions;
1382         if (sp->rx_good) {
1383                 ifp->if_ipackets += sp->rx_good;
1384                 sc->rx_idle_secs = 0;
1385         } else {
1386                 /*
1387                  * Receiver's been idle for another second.
1388                  */
1389                 sc->rx_idle_secs++;
1390         }
1391         ifp->if_ierrors +=
1392             sp->rx_crc_errors +
1393             sp->rx_alignment_errors +
1394             sp->rx_rnr_errors +
1395             sp->rx_overrun_errors;
1396         /*
1397          * If any transmit underruns occured, bump up the transmit
1398          * threshold by another 512 bytes (64 * 8).
1399          */
1400         if (sp->tx_underruns) {
1401                 ifp->if_oerrors += sp->tx_underruns;
1402                 if (tx_threshold < 192)
1403                         tx_threshold += 64;
1404         }
1405
1406         crit_enter();
1407
1408         /*
1409          * Release any xmit buffers that have completed DMA. This isn't
1410          * strictly necessary to do here, but it's advantagous for mbufs
1411          * with external storage to be released in a timely manner rather
1412          * than being defered for a potentially long time. This limits
1413          * the delay to a maximum of one second.
1414          */ 
1415         for (txp = sc->cbl_first; sc->tx_queued &&
1416             (txp->cb_status & FXP_CB_STATUS_C) != 0;
1417             txp = txp->next) {
1418                 if ((m = txp->mb_head) != NULL) {
1419                         txp->mb_head = NULL;
1420                         sc->tx_queued--;
1421                         m_freem(m);
1422                 } else {
1423                         sc->tx_queued--;
1424                 }
1425         }
1426         sc->cbl_first = txp;
1427         /*
1428          * If we haven't received any packets in FXP_MAC_RX_IDLE seconds,
1429          * then assume the receiver has locked up and attempt to clear
1430          * the condition by reprogramming the multicast filter. This is
1431          * a work-around for a bug in the 82557 where the receiver locks
1432          * up if it gets certain types of garbage in the syncronization
1433          * bits prior to the packet header. This bug is supposed to only
1434          * occur in 10Mbps mode, but has been seen to occur in 100Mbps
1435          * mode as well (perhaps due to a 10/100 speed transition).
1436          */
1437         if (sc->rx_idle_secs > FXP_MAX_RX_IDLE) {
1438                 sc->rx_idle_secs = 0;
1439                 fxp_mc_setup(sc);
1440         }
1441         /*
1442          * If there is no pending command, start another stats
1443          * dump. Otherwise punt for now.
1444          */
1445         if (CSR_READ_1(sc, FXP_CSR_SCB_COMMAND) == 0) {
1446                 /*
1447                  * Start another stats dump.
1448                  */
1449                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_DUMPRESET);
1450         } else {
1451                 /*
1452                  * A previous command is still waiting to be accepted.
1453                  * Just zero our copy of the stats and wait for the
1454                  * next timer event to update them.
1455                  */
1456                 sp->tx_good = 0;
1457                 sp->tx_underruns = 0;
1458                 sp->tx_total_collisions = 0;
1459
1460                 sp->rx_good = 0;
1461                 sp->rx_crc_errors = 0;
1462                 sp->rx_alignment_errors = 0;
1463                 sp->rx_rnr_errors = 0;
1464                 sp->rx_overrun_errors = 0;
1465         }
1466         if (sc->miibus != NULL)
1467                 mii_tick(device_get_softc(sc->miibus));
1468         /*
1469          * Schedule another timeout one second from now.
1470          */
1471         callout_reset(&sc->fxp_stat_timer, hz, fxp_tick, sc);
1472
1473         crit_exit();
1474 }
1475
1476 /*
1477  * Stop the interface. Cancels the statistics updater and resets
1478  * the interface.
1479  */
1480 static void
1481 fxp_stop(struct fxp_softc *sc)
1482 {
1483         struct ifnet *ifp = &sc->arpcom.ac_if;
1484         struct fxp_cb_tx *txp;
1485         int i;
1486
1487         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1488         ifp->if_timer = 0;
1489
1490         /*
1491          * Cancel stats updater.
1492          */
1493         callout_stop(&sc->fxp_stat_timer);
1494
1495         /*
1496          * Issue software reset, which also unloads the microcode.
1497          */
1498         sc->flags &= ~FXP_FLAG_UCODE;
1499         CSR_WRITE_4(sc, FXP_CSR_PORT, FXP_PORT_SOFTWARE_RESET);
1500         DELAY(50);
1501
1502         /*
1503          * Release any xmit buffers.
1504          */
1505         txp = sc->cbl_base;
1506         if (txp != NULL) {
1507                 for (i = 0; i < FXP_NTXCB; i++) {
1508                         if (txp[i].mb_head != NULL) {
1509                                 m_freem(txp[i].mb_head);
1510                                 txp[i].mb_head = NULL;
1511                         }
1512                 }
1513         }
1514         sc->tx_queued = 0;
1515
1516         /*
1517          * Free all the receive buffers then reallocate/reinitialize
1518          */
1519         if (sc->rfa_headm != NULL)
1520                 m_freem(sc->rfa_headm);
1521         sc->rfa_headm = NULL;
1522         sc->rfa_tailm = NULL;
1523         for (i = 0; i < FXP_NRFABUFS; i++) {
1524                 if (fxp_add_rfabuf(sc, NULL) != 0) {
1525                         /*
1526                          * This "can't happen" - we're at splimp()
1527                          * and we just freed all the buffers we need
1528                          * above.
1529                          */
1530                         panic("fxp_stop: no buffers!");
1531                 }
1532         }
1533 }
1534
1535 /*
1536  * Watchdog/transmission transmit timeout handler. Called when a
1537  * transmission is started on the interface, but no interrupt is
1538  * received before the timeout. This usually indicates that the
1539  * card has wedged for some reason.
1540  */
1541 static void
1542 fxp_watchdog(struct ifnet *ifp)
1543 {
1544         if_printf(ifp, "device timeout\n");
1545         ifp->if_oerrors++;
1546         fxp_init(ifp->if_softc);
1547 }
1548
1549 static void
1550 fxp_init(void *xsc)
1551 {
1552         struct fxp_softc *sc = xsc;
1553         struct ifnet *ifp = &sc->arpcom.ac_if;
1554         struct fxp_cb_config *cbp;
1555         struct fxp_cb_ias *cb_ias;
1556         struct fxp_cb_tx *txp;
1557         struct fxp_cb_mcs *mcsp;
1558         int i, prm;
1559
1560         crit_enter();
1561
1562         /*
1563          * Cancel any pending I/O
1564          */
1565         fxp_stop(sc);
1566
1567         prm = (ifp->if_flags & IFF_PROMISC) ? 1 : 0;
1568
1569         /*
1570          * Initialize base of CBL and RFA memory. Loading with zero
1571          * sets it up for regular linear addressing.
1572          */
1573         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, 0);
1574         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_BASE);
1575
1576         fxp_scb_wait(sc);
1577         fxp_scb_cmd(sc, FXP_SCB_COMMAND_RU_BASE);
1578
1579         /*
1580          * Initialize base of dump-stats buffer.
1581          */
1582         fxp_scb_wait(sc);
1583         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(sc->fxp_stats));
1584         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_DUMP_ADR);
1585
1586         /*
1587          * Attempt to load microcode if requested.
1588          */
1589         if (ifp->if_flags & IFF_LINK0 && (sc->flags & FXP_FLAG_UCODE) == 0)
1590                 fxp_load_ucode(sc);
1591
1592         /*
1593          * Initialize the multicast address list.
1594          */
1595         if (fxp_mc_addrs(sc)) {
1596                 mcsp = sc->mcsp;
1597                 mcsp->cb_status = 0;
1598                 mcsp->cb_command = FXP_CB_COMMAND_MCAS | FXP_CB_COMMAND_EL;
1599                 mcsp->link_addr = -1;
1600                 /*
1601                  * Start the multicast setup command.
1602                  */
1603                 fxp_scb_wait(sc);
1604                 CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&mcsp->cb_status));
1605                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1606                 /* ...and wait for it to complete. */
1607                 fxp_dma_wait(&mcsp->cb_status, sc);
1608         }
1609
1610         /*
1611          * We temporarily use memory that contains the TxCB list to
1612          * construct the config CB. The TxCB list memory is rebuilt
1613          * later.
1614          */
1615         cbp = (struct fxp_cb_config *) sc->cbl_base;
1616
1617         /*
1618          * This bcopy is kind of disgusting, but there are a bunch of must be
1619          * zero and must be one bits in this structure and this is the easiest
1620          * way to initialize them all to proper values.
1621          */
1622         bcopy(fxp_cb_config_template,
1623                 (void *)(uintptr_t)(volatile void *)&cbp->cb_status,
1624                 sizeof(fxp_cb_config_template));
1625
1626         cbp->cb_status =        0;
1627         cbp->cb_command =       FXP_CB_COMMAND_CONFIG | FXP_CB_COMMAND_EL;
1628         cbp->link_addr =        -1;     /* (no) next command */
1629         cbp->byte_count =       22;     /* (22) bytes to config */
1630         cbp->rx_fifo_limit =    8;      /* rx fifo threshold (32 bytes) */
1631         cbp->tx_fifo_limit =    0;      /* tx fifo threshold (0 bytes) */
1632         cbp->adaptive_ifs =     0;      /* (no) adaptive interframe spacing */
1633         cbp->mwi_enable =       sc->flags & FXP_FLAG_MWI_ENABLE ? 1 : 0;
1634         cbp->type_enable =      0;      /* actually reserved */
1635         cbp->read_align_en =    sc->flags & FXP_FLAG_READ_ALIGN ? 1 : 0;
1636         cbp->end_wr_on_cl =     sc->flags & FXP_FLAG_WRITE_ALIGN ? 1 : 0;
1637         cbp->rx_dma_bytecount = 0;      /* (no) rx DMA max */
1638         cbp->tx_dma_bytecount = 0;      /* (no) tx DMA max */
1639         cbp->dma_mbce =         0;      /* (disable) dma max counters */
1640         cbp->late_scb =         0;      /* (don't) defer SCB update */
1641         cbp->direct_dma_dis =   1;      /* disable direct rcv dma mode */
1642         cbp->tno_int_or_tco_en =0;      /* (disable) tx not okay interrupt */
1643         cbp->ci_int =           1;      /* interrupt on CU idle */
1644         cbp->ext_txcb_dis =     sc->flags & FXP_FLAG_EXT_TXCB ? 0 : 1;
1645         cbp->ext_stats_dis =    1;      /* disable extended counters */
1646         cbp->keep_overrun_rx =  0;      /* don't pass overrun frames to host */
1647         cbp->save_bf =          sc->revision == FXP_REV_82557 ? 1 : prm;
1648         cbp->disc_short_rx =    !prm;   /* discard short packets */
1649         cbp->underrun_retry =   1;      /* retry mode (once) on DMA underrun */
1650         cbp->two_frames =       0;      /* do not limit FIFO to 2 frames */
1651         cbp->dyn_tbd =          0;      /* (no) dynamic TBD mode */
1652         cbp->mediatype =        sc->flags & FXP_FLAG_SERIAL_MEDIA ? 0 : 1;
1653         cbp->csma_dis =         0;      /* (don't) disable link */
1654         cbp->tcp_udp_cksum =    0;      /* (don't) enable checksum */
1655         cbp->vlan_tco =         0;      /* (don't) enable vlan wakeup */
1656         cbp->link_wake_en =     0;      /* (don't) assert PME# on link change */
1657         cbp->arp_wake_en =      0;      /* (don't) assert PME# on arp */
1658         cbp->mc_wake_en =       0;      /* (don't) enable PME# on mcmatch */
1659         cbp->nsai =             1;      /* (don't) disable source addr insert */
1660         cbp->preamble_length =  2;      /* (7 byte) preamble */
1661         cbp->loopback =         0;      /* (don't) loopback */
1662         cbp->linear_priority =  0;      /* (normal CSMA/CD operation) */
1663         cbp->linear_pri_mode =  0;      /* (wait after xmit only) */
1664         cbp->interfrm_spacing = 6;      /* (96 bits of) interframe spacing */
1665         cbp->promiscuous =      prm;    /* promiscuous mode */
1666         cbp->bcast_disable =    0;      /* (don't) disable broadcasts */
1667         cbp->wait_after_win =   0;      /* (don't) enable modified backoff alg*/
1668         cbp->ignore_ul =        0;      /* consider U/L bit in IA matching */
1669         cbp->crc16_en =         0;      /* (don't) enable crc-16 algorithm */
1670         cbp->crscdt =           sc->flags & FXP_FLAG_SERIAL_MEDIA ? 1 : 0;
1671
1672         cbp->stripping =        !prm;   /* truncate rx packet to byte count */
1673         cbp->padding =          1;      /* (do) pad short tx packets */
1674         cbp->rcv_crc_xfer =     0;      /* (don't) xfer CRC to host */
1675         cbp->long_rx_en =       sc->flags & FXP_FLAG_LONG_PKT_EN ? 1 : 0;
1676         cbp->ia_wake_en =       0;      /* (don't) wake up on address match */
1677         cbp->magic_pkt_dis =    0;      /* (don't) disable magic packet */
1678                                         /* must set wake_en in PMCSR also */
1679         cbp->force_fdx =        0;      /* (don't) force full duplex */
1680         cbp->fdx_pin_en =       1;      /* (enable) FDX# pin */
1681         cbp->multi_ia =         0;      /* (don't) accept multiple IAs */
1682         cbp->mc_all =           sc->flags & FXP_FLAG_ALL_MCAST ? 1 : 0;
1683
1684         if (sc->revision == FXP_REV_82557) {
1685                 /*
1686                  * The 82557 has no hardware flow control, the values
1687                  * below are the defaults for the chip.
1688                  */
1689                 cbp->fc_delay_lsb =     0;
1690                 cbp->fc_delay_msb =     0x40;
1691                 cbp->pri_fc_thresh =    3;
1692                 cbp->tx_fc_dis =        0;
1693                 cbp->rx_fc_restop =     0;
1694                 cbp->rx_fc_restart =    0;
1695                 cbp->fc_filter =        0;
1696                 cbp->pri_fc_loc =       1;
1697         } else {
1698                 cbp->fc_delay_lsb =     0x1f;
1699                 cbp->fc_delay_msb =     0x01;
1700                 cbp->pri_fc_thresh =    3;
1701                 cbp->tx_fc_dis =        0;      /* enable transmit FC */
1702                 cbp->rx_fc_restop =     1;      /* enable FC restop frames */
1703                 cbp->rx_fc_restart =    1;      /* enable FC restart frames */
1704                 cbp->fc_filter =        !prm;   /* drop FC frames to host */
1705                 cbp->pri_fc_loc =       1;      /* FC pri location (byte31) */
1706         }
1707
1708         /*
1709          * Start the config command/DMA.
1710          */
1711         fxp_scb_wait(sc);
1712         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&cbp->cb_status));
1713         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1714         /* ...and wait for it to complete. */
1715         fxp_dma_wait(&cbp->cb_status, sc);
1716
1717         /*
1718          * Now initialize the station address. Temporarily use the TxCB
1719          * memory area like we did above for the config CB.
1720          */
1721         cb_ias = (struct fxp_cb_ias *) sc->cbl_base;
1722         cb_ias->cb_status = 0;
1723         cb_ias->cb_command = FXP_CB_COMMAND_IAS | FXP_CB_COMMAND_EL;
1724         cb_ias->link_addr = -1;
1725         bcopy(sc->arpcom.ac_enaddr,
1726             (void *)(uintptr_t)(volatile void *)cb_ias->macaddr,
1727             sizeof(sc->arpcom.ac_enaddr));
1728
1729         /*
1730          * Start the IAS (Individual Address Setup) command/DMA.
1731          */
1732         fxp_scb_wait(sc);
1733         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1734         /* ...and wait for it to complete. */
1735         fxp_dma_wait(&cb_ias->cb_status, sc);
1736
1737         /*
1738          * Initialize transmit control block (TxCB) list.
1739          */
1740
1741         txp = sc->cbl_base;
1742         bzero(txp, sizeof(struct fxp_cb_tx) * FXP_NTXCB);
1743         for (i = 0; i < FXP_NTXCB; i++) {
1744                 txp[i].cb_status = FXP_CB_STATUS_C | FXP_CB_STATUS_OK;
1745                 txp[i].cb_command = FXP_CB_COMMAND_NOP;
1746                 txp[i].link_addr =
1747                     vtophys(&txp[(i + 1) & FXP_TXCB_MASK].cb_status);
1748                 if (sc->flags & FXP_FLAG_EXT_TXCB)
1749                         txp[i].tbd_array_addr = vtophys(&txp[i].tbd[2]);
1750                 else
1751                         txp[i].tbd_array_addr = vtophys(&txp[i].tbd[0]);
1752                 txp[i].next = &txp[(i + 1) & FXP_TXCB_MASK];
1753         }
1754         /*
1755          * Set the suspend flag on the first TxCB and start the control
1756          * unit. It will execute the NOP and then suspend.
1757          */
1758         txp->cb_command = FXP_CB_COMMAND_NOP | FXP_CB_COMMAND_S;
1759         sc->cbl_first = sc->cbl_last = txp;
1760         sc->tx_queued = 1;
1761
1762         fxp_scb_wait(sc);
1763         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
1764
1765         /*
1766          * Initialize receiver buffer area - RFA.
1767          */
1768         fxp_scb_wait(sc);
1769         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL,
1770             vtophys(sc->rfa_headm->m_ext.ext_buf) + RFA_ALIGNMENT_FUDGE);
1771         fxp_scb_cmd(sc, FXP_SCB_COMMAND_RU_START);
1772
1773         /*
1774          * Set current media.
1775          */
1776         if (sc->miibus != NULL)
1777                 mii_mediachg(device_get_softc(sc->miibus));
1778
1779         ifp->if_flags |= IFF_RUNNING;
1780         ifp->if_flags &= ~IFF_OACTIVE;
1781
1782         /*
1783          * Enable interrupts.
1784          */
1785 #ifdef DEVICE_POLLING
1786         /*
1787          * ... but only do that if we are not polling. And because (presumably)
1788          * the default is interrupts on, we need to disable them explicitly!
1789          */
1790         if ( ifp->if_flags & IFF_POLLING )
1791                 CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, FXP_SCB_INTR_DISABLE);
1792         else
1793 #endif /* DEVICE_POLLING */
1794         CSR_WRITE_1(sc, FXP_CSR_SCB_INTRCNTL, 0);
1795
1796         /*
1797          * Start stats updater.
1798          */
1799         callout_reset(&sc->fxp_stat_timer, hz, fxp_tick, sc);
1800
1801         crit_exit();
1802 }
1803
1804 static int
1805 fxp_serial_ifmedia_upd(struct ifnet *ifp)
1806 {
1807
1808         return (0);
1809 }
1810
1811 static void
1812 fxp_serial_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1813 {
1814
1815         ifmr->ifm_active = IFM_ETHER|IFM_MANUAL;
1816 }
1817
1818 /*
1819  * Change media according to request.
1820  */
1821 static int
1822 fxp_ifmedia_upd(struct ifnet *ifp)
1823 {
1824         struct fxp_softc *sc = ifp->if_softc;
1825         struct mii_data *mii;
1826
1827         mii = device_get_softc(sc->miibus);
1828         mii_mediachg(mii);
1829         return (0);
1830 }
1831
1832 /*
1833  * Notify the world which media we're using.
1834  */
1835 static void
1836 fxp_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1837 {
1838         struct fxp_softc *sc = ifp->if_softc;
1839         struct mii_data *mii;
1840
1841         mii = device_get_softc(sc->miibus);
1842         mii_pollstat(mii);
1843         ifmr->ifm_active = mii->mii_media_active;
1844         ifmr->ifm_status = mii->mii_media_status;
1845
1846         if (ifmr->ifm_status & IFM_10_T && sc->flags & FXP_FLAG_CU_RESUME_BUG)
1847                 sc->cu_resume_bug = 1;
1848         else
1849                 sc->cu_resume_bug = 0;
1850 }
1851
1852 /*
1853  * Add a buffer to the end of the RFA buffer list.
1854  * Return 0 if successful, 1 for failure. A failure results in
1855  * adding the 'oldm' (if non-NULL) on to the end of the list -
1856  * tossing out its old contents and recycling it.
1857  * The RFA struct is stuck at the beginning of mbuf cluster and the
1858  * data pointer is fixed up to point just past it.
1859  */
1860 static int
1861 fxp_add_rfabuf(struct fxp_softc *sc, struct mbuf *oldm)
1862 {
1863         u_int32_t v;
1864         struct mbuf *m;
1865         struct fxp_rfa *rfa, *p_rfa;
1866
1867         m = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1868         if (m == NULL) { /* try to recycle the old mbuf instead */
1869                 if (oldm == NULL)
1870                         return 1;
1871                 m = oldm;
1872                 m->m_data = m->m_ext.ext_buf;
1873         }
1874
1875         /*
1876          * Move the data pointer up so that the incoming data packet
1877          * will be 32-bit aligned.
1878          */
1879         m->m_data += RFA_ALIGNMENT_FUDGE;
1880
1881         /*
1882          * Get a pointer to the base of the mbuf cluster and move
1883          * data start past it.
1884          */
1885         rfa = mtod(m, struct fxp_rfa *);
1886         m->m_data += sizeof(struct fxp_rfa);
1887         rfa->size = (u_int16_t)(MCLBYTES - sizeof(struct fxp_rfa) - RFA_ALIGNMENT_FUDGE);
1888
1889         /*
1890          * Initialize the rest of the RFA.  Note that since the RFA
1891          * is misaligned, we cannot store values directly.  Instead,
1892          * we use an optimized, inline copy.
1893          */
1894
1895         rfa->rfa_status = 0;
1896         rfa->rfa_control = FXP_RFA_CONTROL_EL;
1897         rfa->actual_size = 0;
1898
1899         v = -1;
1900         fxp_lwcopy(&v, (volatile u_int32_t *) rfa->link_addr);
1901         fxp_lwcopy(&v, (volatile u_int32_t *) rfa->rbd_addr);
1902
1903         /*
1904          * If there are other buffers already on the list, attach this
1905          * one to the end by fixing up the tail to point to this one.
1906          */
1907         if (sc->rfa_headm != NULL) {
1908                 p_rfa = (struct fxp_rfa *) (sc->rfa_tailm->m_ext.ext_buf +
1909                     RFA_ALIGNMENT_FUDGE);
1910                 sc->rfa_tailm->m_next = m;
1911                 v = vtophys(rfa);
1912                 fxp_lwcopy(&v, (volatile u_int32_t *) p_rfa->link_addr);
1913                 p_rfa->rfa_control = 0;
1914         } else {
1915                 sc->rfa_headm = m;
1916         }
1917         sc->rfa_tailm = m;
1918
1919         return (m == oldm);
1920 }
1921
1922 static volatile int
1923 fxp_miibus_readreg(device_t dev, int phy, int reg)
1924 {
1925         struct fxp_softc *sc = device_get_softc(dev);
1926         int count = 10000;
1927         int value;
1928
1929         CSR_WRITE_4(sc, FXP_CSR_MDICONTROL,
1930             (FXP_MDI_READ << 26) | (reg << 16) | (phy << 21));
1931
1932         while (((value = CSR_READ_4(sc, FXP_CSR_MDICONTROL)) & 0x10000000) == 0
1933             && count--)
1934                 DELAY(10);
1935
1936         if (count <= 0)
1937                 device_printf(dev, "fxp_miibus_readreg: timed out\n");
1938
1939         return (value & 0xffff);
1940 }
1941
1942 static void
1943 fxp_miibus_writereg(device_t dev, int phy, int reg, int value)
1944 {
1945         struct fxp_softc *sc = device_get_softc(dev);
1946         int count = 10000;
1947
1948         CSR_WRITE_4(sc, FXP_CSR_MDICONTROL,
1949             (FXP_MDI_WRITE << 26) | (reg << 16) | (phy << 21) |
1950             (value & 0xffff));
1951
1952         while ((CSR_READ_4(sc, FXP_CSR_MDICONTROL) & 0x10000000) == 0 &&
1953             count--)
1954                 DELAY(10);
1955
1956         if (count <= 0)
1957                 device_printf(dev, "fxp_miibus_writereg: timed out\n");
1958 }
1959
1960 static int
1961 fxp_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
1962 {
1963         struct fxp_softc *sc = ifp->if_softc;
1964         struct ifreq *ifr = (struct ifreq *)data;
1965         struct mii_data *mii;
1966         int error = 0;
1967
1968         crit_enter();
1969
1970         switch (command) {
1971
1972         case SIOCSIFFLAGS:
1973                 if (ifp->if_flags & IFF_ALLMULTI)
1974                         sc->flags |= FXP_FLAG_ALL_MCAST;
1975                 else
1976                         sc->flags &= ~FXP_FLAG_ALL_MCAST;
1977
1978                 /*
1979                  * If interface is marked up and not running, then start it.
1980                  * If it is marked down and running, stop it.
1981                  * XXX If it's up then re-initialize it. This is so flags
1982                  * such as IFF_PROMISC are handled.
1983                  */
1984                 if (ifp->if_flags & IFF_UP) {
1985                         fxp_init(sc);
1986                 } else {
1987                         if (ifp->if_flags & IFF_RUNNING)
1988                                 fxp_stop(sc);
1989                 }
1990                 break;
1991
1992         case SIOCADDMULTI:
1993         case SIOCDELMULTI:
1994                 if (ifp->if_flags & IFF_ALLMULTI)
1995                         sc->flags |= FXP_FLAG_ALL_MCAST;
1996                 else
1997                         sc->flags &= ~FXP_FLAG_ALL_MCAST;
1998                 /*
1999                  * Multicast list has changed; set the hardware filter
2000                  * accordingly.
2001                  */
2002                 if ((sc->flags & FXP_FLAG_ALL_MCAST) == 0)
2003                         fxp_mc_setup(sc);
2004                 /*
2005                  * fxp_mc_setup() can set FXP_FLAG_ALL_MCAST, so check it
2006                  * again rather than else {}.
2007                  */
2008                 if (sc->flags & FXP_FLAG_ALL_MCAST)
2009                         fxp_init(sc);
2010                 error = 0;
2011                 break;
2012
2013         case SIOCSIFMEDIA:
2014         case SIOCGIFMEDIA:
2015                 if (sc->miibus != NULL) {
2016                         mii = device_get_softc(sc->miibus);
2017                         error = ifmedia_ioctl(ifp, ifr,
2018                             &mii->mii_media, command);
2019                 } else {
2020                         error = ifmedia_ioctl(ifp, ifr, &sc->sc_media, command);
2021                 }
2022                 break;
2023
2024         default:
2025                 error = ether_ioctl(ifp, command, data);
2026                 break;
2027         }
2028
2029         crit_exit();
2030
2031         return (error);
2032 }
2033
2034 /*
2035  * Fill in the multicast address list and return number of entries.
2036  */
2037 static int
2038 fxp_mc_addrs(struct fxp_softc *sc)
2039 {
2040         struct fxp_cb_mcs *mcsp = sc->mcsp;
2041         struct ifnet *ifp = &sc->arpcom.ac_if;
2042         struct ifmultiaddr *ifma;
2043         int nmcasts;
2044
2045         nmcasts = 0;
2046         if ((sc->flags & FXP_FLAG_ALL_MCAST) == 0) {
2047                 LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
2048                         if (ifma->ifma_addr->sa_family != AF_LINK)
2049                                 continue;
2050                         if (nmcasts >= MAXMCADDR) {
2051                                 sc->flags |= FXP_FLAG_ALL_MCAST;
2052                                 nmcasts = 0;
2053                                 break;
2054                         }
2055                         bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
2056                             (void *)(uintptr_t)(volatile void *)
2057                                 &sc->mcsp->mc_addr[nmcasts][0], 6);
2058                         nmcasts++;
2059                 }
2060         }
2061         mcsp->mc_cnt = nmcasts * 6;
2062         return (nmcasts);
2063 }
2064
2065 /*
2066  * Program the multicast filter.
2067  *
2068  * We have an artificial restriction that the multicast setup command
2069  * must be the first command in the chain, so we take steps to ensure
2070  * this. By requiring this, it allows us to keep up the performance of
2071  * the pre-initialized command ring (esp. link pointers) by not actually
2072  * inserting the mcsetup command in the ring - i.e. its link pointer
2073  * points to the TxCB ring, but the mcsetup descriptor itself is not part
2074  * of it. We then can do 'CU_START' on the mcsetup descriptor and have it
2075  * lead into the regular TxCB ring when it completes.
2076  *
2077  * This function must be called at splimp.
2078  */
2079 static void
2080 fxp_mc_setup(struct fxp_softc *sc)
2081 {
2082         struct fxp_cb_mcs *mcsp = sc->mcsp;
2083         struct ifnet *ifp = &sc->arpcom.ac_if;
2084         int count;
2085
2086         /*
2087          * If there are queued commands, we must wait until they are all
2088          * completed. If we are already waiting, then add a NOP command
2089          * with interrupt option so that we're notified when all commands
2090          * have been completed - fxp_start() ensures that no additional
2091          * TX commands will be added when need_mcsetup is true.
2092          */
2093         if (sc->tx_queued) {
2094                 struct fxp_cb_tx *txp;
2095
2096                 /*
2097                  * need_mcsetup will be true if we are already waiting for the
2098                  * NOP command to be completed (see below). In this case, bail.
2099                  */
2100                 if (sc->need_mcsetup)
2101                         return;
2102                 sc->need_mcsetup = 1;
2103
2104                 /*
2105                  * Add a NOP command with interrupt so that we are notified
2106                  * when all TX commands have been processed.
2107                  */
2108                 txp = sc->cbl_last->next;
2109                 txp->mb_head = NULL;
2110                 txp->cb_status = 0;
2111                 txp->cb_command = FXP_CB_COMMAND_NOP |
2112                     FXP_CB_COMMAND_S | FXP_CB_COMMAND_I;
2113                 /*
2114                  * Advance the end of list forward.
2115                  */
2116                 sc->cbl_last->cb_command &= ~FXP_CB_COMMAND_S;
2117                 sc->cbl_last = txp;
2118                 sc->tx_queued++;
2119                 /*
2120                  * Issue a resume in case the CU has just suspended.
2121                  */
2122                 fxp_scb_wait(sc);
2123                 fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_RESUME);
2124                 /*
2125                  * Set a 5 second timer just in case we don't hear from the
2126                  * card again.
2127                  */
2128                 ifp->if_timer = 5;
2129
2130                 return;
2131         }
2132         sc->need_mcsetup = 0;
2133
2134         /*
2135          * Initialize multicast setup descriptor.
2136          */
2137         mcsp->next = sc->cbl_base;
2138         mcsp->mb_head = NULL;
2139         mcsp->cb_status = 0;
2140         mcsp->cb_command = FXP_CB_COMMAND_MCAS |
2141             FXP_CB_COMMAND_S | FXP_CB_COMMAND_I;
2142         mcsp->link_addr = vtophys(&sc->cbl_base->cb_status);
2143         (void) fxp_mc_addrs(sc);
2144         sc->cbl_first = sc->cbl_last = (struct fxp_cb_tx *) mcsp;
2145         sc->tx_queued = 1;
2146
2147         /*
2148          * Wait until command unit is not active. This should never
2149          * be the case when nothing is queued, but make sure anyway.
2150          */
2151         count = 100;
2152         while ((CSR_READ_1(sc, FXP_CSR_SCB_RUSCUS) >> 6) ==
2153             FXP_SCB_CUS_ACTIVE && --count)
2154                 DELAY(10);
2155         if (count == 0) {
2156                 if_printf(&sc->arpcom.ac_if, "command queue timeout\n");
2157                 return;
2158         }
2159
2160         /*
2161          * Start the multicast setup command.
2162          */
2163         fxp_scb_wait(sc);
2164         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&mcsp->cb_status));
2165         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
2166
2167         ifp->if_timer = 2;
2168         return;
2169 }
2170
2171 static u_int32_t fxp_ucode_d101a[] = D101_A_RCVBUNDLE_UCODE;
2172 static u_int32_t fxp_ucode_d101b0[] = D101_B0_RCVBUNDLE_UCODE;
2173 static u_int32_t fxp_ucode_d101ma[] = D101M_B_RCVBUNDLE_UCODE;
2174 static u_int32_t fxp_ucode_d101s[] = D101S_RCVBUNDLE_UCODE;
2175 static u_int32_t fxp_ucode_d102[] = D102_B_RCVBUNDLE_UCODE;
2176 static u_int32_t fxp_ucode_d102c[] = D102_C_RCVBUNDLE_UCODE;
2177
2178 #define UCODE(x)        x, sizeof(x)
2179
2180 struct ucode {
2181         u_int32_t       revision;
2182         u_int32_t       *ucode;
2183         int             length;
2184         u_short         int_delay_offset;
2185         u_short         bundle_max_offset;
2186 } ucode_table[] = {
2187         { FXP_REV_82558_A4, UCODE(fxp_ucode_d101a), D101_CPUSAVER_DWORD, 0 },
2188         { FXP_REV_82558_B0, UCODE(fxp_ucode_d101b0), D101_CPUSAVER_DWORD, 0 },
2189         { FXP_REV_82559_A0, UCODE(fxp_ucode_d101ma),
2190             D101M_CPUSAVER_DWORD, D101M_CPUSAVER_BUNDLE_MAX_DWORD },
2191         { FXP_REV_82559S_A, UCODE(fxp_ucode_d101s),
2192             D101S_CPUSAVER_DWORD, D101S_CPUSAVER_BUNDLE_MAX_DWORD },
2193         { FXP_REV_82550, UCODE(fxp_ucode_d102),
2194             D102_B_CPUSAVER_DWORD, D102_B_CPUSAVER_BUNDLE_MAX_DWORD },
2195         { FXP_REV_82550_C, UCODE(fxp_ucode_d102c),
2196             D102_C_CPUSAVER_DWORD, D102_C_CPUSAVER_BUNDLE_MAX_DWORD },
2197         { 0, NULL, 0, 0, 0 }
2198 };
2199
2200 static void
2201 fxp_load_ucode(struct fxp_softc *sc)
2202 {
2203         struct ucode *uc;
2204         struct fxp_cb_ucode *cbp;
2205
2206         for (uc = ucode_table; uc->ucode != NULL; uc++)
2207                 if (sc->revision == uc->revision)
2208                         break;
2209         if (uc->ucode == NULL)
2210                 return;
2211         cbp = (struct fxp_cb_ucode *)sc->cbl_base;
2212         cbp->cb_status = 0;
2213         cbp->cb_command = FXP_CB_COMMAND_UCODE | FXP_CB_COMMAND_EL;
2214         cbp->link_addr = -1;            /* (no) next command */
2215         memcpy(cbp->ucode, uc->ucode, uc->length);
2216         if (uc->int_delay_offset)
2217                 *(u_short *)&cbp->ucode[uc->int_delay_offset] =
2218                     sc->tunable_int_delay + sc->tunable_int_delay / 2;
2219         if (uc->bundle_max_offset)
2220                 *(u_short *)&cbp->ucode[uc->bundle_max_offset] =
2221                     sc->tunable_bundle_max;
2222         /*
2223          * Download the ucode to the chip.
2224          */
2225         fxp_scb_wait(sc);
2226         CSR_WRITE_4(sc, FXP_CSR_SCB_GENERAL, vtophys(&cbp->cb_status));
2227         fxp_scb_cmd(sc, FXP_SCB_COMMAND_CU_START);
2228         /* ...and wait for it to complete. */
2229         fxp_dma_wait(&cbp->cb_status, sc);
2230         if_printf(&sc->arpcom.ac_if,
2231             "Microcode loaded, int_delay: %d usec  bundle_max: %d\n",
2232             sc->tunable_int_delay, 
2233             uc->bundle_max_offset == 0 ? 0 : sc->tunable_bundle_max);
2234         sc->flags |= FXP_FLAG_UCODE;
2235 }
2236
2237 static int
2238 sysctl_int_range(SYSCTL_HANDLER_ARGS, int low, int high)
2239 {
2240         int error, value;
2241
2242         value = *(int *)arg1;
2243         error = sysctl_handle_int(oidp, &value, 0, req);
2244         if (error || !req->newptr)
2245                 return (error);
2246         if (value < low || value > high)
2247                 return (EINVAL);
2248         *(int *)arg1 = value;
2249         return (0);
2250 }
2251
2252 /*
2253  * Interrupt delay is expressed in microseconds, a multiplier is used
2254  * to convert this to the appropriate clock ticks before using. 
2255  */
2256 static int
2257 sysctl_hw_fxp_int_delay(SYSCTL_HANDLER_ARGS)
2258 {
2259         return (sysctl_int_range(oidp, arg1, arg2, req, 300, 3000));
2260 }
2261
2262 static int
2263 sysctl_hw_fxp_bundle_max(SYSCTL_HANDLER_ARGS)
2264 {
2265         return (sysctl_int_range(oidp, arg1, arg2, req, 1, 0xffff));
2266 }