sys/dev/netif/tx/if_tx.c

   1 /*-
   2  * Copyright (c) 1997 Semen Ustimenko (semenu@FreeBSD.org)
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  24  * SUCH DAMAGE.
  25  *
  26  * $FreeBSD: src/sys/dev/tx/if_tx.c,v 1.61.2.1 2002/10/29 01:43:49 semenu Exp $
  27  * $DragonFly: src/sys/dev/netif/tx/if_tx.c,v 1.10 2004/04/07 05:45:30 dillon Exp $
  28  */
  29
  30 /*
  31  * EtherPower II 10/100 Fast Ethernet (SMC 9432 serie)
  32  *
  33  * These cards are based on SMC83c17x (EPIC) chip and one of the various
  34  * PHYs (QS6612, AC101 and LXT970 were seen). The media support depends on
  35  * card model. All cards support 10baseT/UTP and 100baseTX half- and full-
  36  * duplex (SMB9432TX). SMC9432BTX also supports 10baseT/BNC. SMC9432FTX also
  37  * supports fibre optics.
  38  *
  39  * Thanks are going to Steve Bauer and Jason Wright.
  40  */
  41
  42 #include <sys/param.h>
  43 #include <sys/systm.h>
  44 #include <sys/sockio.h>
  45 #include <sys/mbuf.h>
  46 #include <sys/malloc.h>
  47 #include <sys/kernel.h>
  48 #include <sys/socket.h>
  49 #include <sys/queue.h>
  50
  51 #include <net/if.h>
  52 #include <net/if_arp.h>
  53 #include <net/ethernet.h>
  54 #include <net/if_dl.h>
  55 #include <net/if_media.h>
  56
  57 #include <net/bpf.h>
  58
  59 #include <net/vlan/if_vlan_var.h>
  60
  61 #include <vm/vm.h>              /* for vtophys */
  62 #include <vm/pmap.h>            /* for vtophys */
  63 #include <machine/bus_memio.h>
  64 #include <machine/bus_pio.h>
  65 #include <machine/bus.h>
  66 #include <machine/resource.h>
  67 #include <machine/clock.h>      /* for DELAY */
  68 #include <sys/bus.h>
  69 #include <sys/rman.h>
  70
  71 #include <bus/pci/pcireg.h>
  72 #include <bus/pci/pcivar.h>
  73
  74 #include "../mii_layer/mii.h"
  75 #include "../mii_layer/miivar.h"
  76 #include "../mii_layer/miidevs.h"
  77 #include "../mii_layer/lxtphyreg.h"
  78
  79 #include "miibus_if.h"
  80
  81 #include "if_txreg.h"
  82 #include "if_txvar.h"
  83
  84 static int epic_ifioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
  85 static void epic_intr(void *);
  86 static void epic_tx_underrun(epic_softc_t *);
  87 static int epic_common_attach(epic_softc_t *);
  88 static void epic_ifstart(struct ifnet *);
  89 static void epic_ifwatchdog(struct ifnet *);
  90 static void epic_stats_update(epic_softc_t *);
  91 static int epic_init(epic_softc_t *);
  92 static void epic_stop(epic_softc_t *);
  93 static void epic_rx_done(epic_softc_t *);
  94 static void epic_tx_done(epic_softc_t *);
  95 static int epic_init_rings(epic_softc_t *);
  96 static void epic_free_rings(epic_softc_t *);
  97 static void epic_stop_activity(epic_softc_t *);
  98 static int epic_queue_last_packet(epic_softc_t *);
  99 static void epic_start_activity(epic_softc_t *);
 100 static void epic_set_rx_mode(epic_softc_t *);
 101 static void epic_set_tx_mode(epic_softc_t *);
 102 static void epic_set_mc_table(epic_softc_t *);
 103 static u_int8_t epic_calchash(caddr_t);
 104 static int epic_read_eeprom(epic_softc_t *,u_int16_t);
 105 static void epic_output_eepromw(epic_softc_t *, u_int16_t);
 106 static u_int16_t epic_input_eepromw(epic_softc_t *);
 107 static u_int8_t epic_eeprom_clock(epic_softc_t *,u_int8_t);
 108 static void epic_write_eepromreg(epic_softc_t *,u_int8_t);
 109 static u_int8_t epic_read_eepromreg(epic_softc_t *);
 110
 111 static int epic_read_phy_reg(epic_softc_t *, int, int);
 112 static void epic_write_phy_reg(epic_softc_t *, int, int, int);
 113
 114 static int epic_miibus_readreg(device_t, int, int);
 115 static int epic_miibus_writereg(device_t, int, int, int);
 116 static void epic_miibus_statchg(device_t);
 117 static void epic_miibus_mediainit(device_t);
 118
 119 static int epic_ifmedia_upd(struct ifnet *);
 120 static void epic_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 121
 122 static int epic_probe(device_t);
 123 static int epic_attach(device_t);
 124 static void epic_shutdown(device_t);
 125 static int epic_detach(device_t);
 126 static struct epic_type *epic_devtype(device_t);
 127
 128 static device_method_t epic_methods[] = {
 129         /* Device interface */
 130         DEVMETHOD(device_probe,         epic_probe),
 131         DEVMETHOD(device_attach,        epic_attach),
 132         DEVMETHOD(device_detach,        epic_detach),
 133         DEVMETHOD(device_shutdown,      epic_shutdown),
 134
 135         /* MII interface */
 136         DEVMETHOD(miibus_readreg,       epic_miibus_readreg),
 137         DEVMETHOD(miibus_writereg,      epic_miibus_writereg),
 138         DEVMETHOD(miibus_statchg,       epic_miibus_statchg),
 139         DEVMETHOD(miibus_mediainit,     epic_miibus_mediainit),
 140
 141         { 0, 0 }
 142 };
 143
 144 static driver_t epic_driver = {
 145         "tx",
 146         epic_methods,
 147         sizeof(epic_softc_t)
 148 };
 149
 150 static devclass_t epic_devclass;
 151
 152 DECLARE_DUMMY_MODULE(if_tx);
 153 MODULE_DEPEND(if_tx, miibus, 1, 1, 1);
 154 DRIVER_MODULE(if_tx, pci, epic_driver, epic_devclass, 0, 0);
 155 DRIVER_MODULE(miibus, tx, miibus_driver, miibus_devclass, 0, 0);
 156
 157 static struct epic_type epic_devs[] = {
 158         { SMC_VENDORID, SMC_DEVICEID_83C170,
 159                 "SMC EtherPower II 10/100" },
 160         { 0, 0, NULL }
 161 };
 162
 163 static int
 164 epic_probe(dev)
 165         device_t dev;
 166 {
 167         struct epic_type *t;
 168
 169         t = epic_devtype(dev);
 170
 171         if (t != NULL) {
 172                 device_set_desc(dev, t->name);
 173                 return(0);
 174         }
 175
 176         return(ENXIO);
 177 }
 178
 179 static struct epic_type *
 180 epic_devtype(dev)
 181         device_t dev;
 182 {
 183         struct epic_type *t;
 184
 185         t = epic_devs;
 186
 187         while(t->name != NULL) {
 188                 if ((pci_get_vendor(dev) == t->ven_id) &&
 189                     (pci_get_device(dev) == t->dev_id)) {
 190                         return(t);
 191                 }
 192                 t++;
 193         }
 194         return (NULL);
 195 }
 196
 197 #if defined(EPIC_USEIOSPACE)
 198 #define EPIC_RES        SYS_RES_IOPORT
 199 #define EPIC_RID        PCIR_BASEIO
 200 #else
 201 #define EPIC_RES        SYS_RES_MEMORY
 202 #define EPIC_RID        PCIR_BASEMEM
 203 #endif
 204
 205 /*
 206  * Attach routine: map registers, allocate softc, rings and descriptors.
 207  * Reset to known state.
 208  */
 209 static int
 210 epic_attach(dev)
 211         device_t dev;
 212 {
 213         struct ifnet *ifp;
 214         epic_softc_t *sc;
 215         u_int32_t command;
 216         int unit, error;
 217         int i, s, rid, tmp;
 218
 219         s = splimp ();
 220
 221         sc = device_get_softc(dev);
 222         unit = device_get_unit(dev);
 223
 224         /* Preinitialize softc structure */
 225         bzero(sc, sizeof(epic_softc_t));
 226         sc->unit = unit;
 227         sc->dev = dev;
 228
 229         /* Fill ifnet structure */
 230         ifp = &sc->sc_if;
 231         if_initname(ifp, "tx", unit);
 232         ifp->if_softc = sc;
 233         ifp->if_flags = IFF_BROADCAST|IFF_SIMPLEX|IFF_MULTICAST;
 234         ifp->if_ioctl = epic_ifioctl;
 235         ifp->if_output = ether_output;
 236         ifp->if_start = epic_ifstart;
 237         ifp->if_watchdog = epic_ifwatchdog;
 238         ifp->if_init = (if_init_f_t*)epic_init;
 239         ifp->if_timer = 0;
 240         ifp->if_baudrate = 10000000;
 241         ifp->if_snd.ifq_maxlen = TX_RING_SIZE - 1;
 242
 243         /* Enable ports, memory and busmastering */
 244         command = pci_read_config(dev, PCIR_COMMAND, 4);
 245         command |= PCIM_CMD_PORTEN | PCIM_CMD_MEMEN | PCIM_CMD_BUSMASTEREN;
 246         pci_write_config(dev, PCIR_COMMAND, command, 4);
 247         command = pci_read_config(dev, PCIR_COMMAND, 4);
 248
 249 #if defined(EPIC_USEIOSPACE)
 250         if ((command & PCIM_CMD_PORTEN) == 0) {
 251                 device_printf(dev, "failed to enable I/O mapping!\n");
 252                 error = ENXIO;
 253                 goto fail;
 254         }
 255 #else
 256         if ((command & PCIM_CMD_MEMEN) == 0) {
 257                 device_printf(dev, "failed to enable memory mapping!\n");
 258                 error = ENXIO;
 259                 goto fail;
 260         }
 261 #endif
 262
 263         rid = EPIC_RID;
 264         sc->res = bus_alloc_resource(dev, EPIC_RES, &rid, 0, ~0, 1,
 265             RF_ACTIVE);
 266
 267         if (sc->res == NULL) {
 268                 device_printf(dev, "couldn't map ports/memory\n");
 269                 error = ENXIO;
 270                 goto fail;
 271         }
 272
 273         sc->sc_st = rman_get_bustag(sc->res);
 274         sc->sc_sh = rman_get_bushandle(sc->res);
 275
 276         /* Allocate interrupt */
 277         rid = 0;
 278         sc->irq = bus_alloc_resource(dev, SYS_RES_IRQ, &rid, 0, ~0, 1,
 279             RF_SHAREABLE | RF_ACTIVE);
 280
 281         if (sc->irq == NULL) {
 282                 device_printf(dev, "couldn't map interrupt\n");
 283                 bus_release_resource(dev, EPIC_RES, EPIC_RID, sc->res);
 284                 error = ENXIO;
 285                 goto fail;
 286         }
 287
 288         error = bus_setup_intr(dev, sc->irq, INTR_TYPE_NET,
 289             epic_intr, sc, &sc->sc_ih);
 290
 291         if (error) {
 292                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->irq);
 293                 bus_release_resource(dev, EPIC_RES, EPIC_RID, sc->res);
 294                 device_printf(dev, "couldn't set up irq\n");
 295                 goto fail;
 296         }
 297
 298         /* Do OS independent part, including chip wakeup and reset */
 299         error = epic_common_attach(sc);
 300         if (error) {
 301                 bus_teardown_intr(dev, sc->irq, sc->sc_ih);
 302                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->irq);
 303                 bus_release_resource(dev, EPIC_RES, EPIC_RID, sc->res);
 304                 error = ENXIO;
 305                 goto fail;
 306         }
 307
 308         /* Do ifmedia setup */
 309         if (mii_phy_probe(dev, &sc->miibus,
 310             epic_ifmedia_upd, epic_ifmedia_sts)) {
 311                 device_printf(dev, "ERROR! MII without any PHY!?\n");
 312                 bus_teardown_intr(dev, sc->irq, sc->sc_ih);
 313                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->irq);
 314                 bus_release_resource(dev, EPIC_RES, EPIC_RID, sc->res);
 315                 error = ENXIO;
 316                 goto fail;
 317         }
 318
 319         /* Display ethernet address ,... */
 320         device_printf(dev, "address %6D,", sc->sc_macaddr, ":");
 321
 322         /* board type and ... */
 323         printf(" type ");
 324         for(i=0x2c;i<0x32;i++) {
 325                 tmp = epic_read_eeprom(sc, i);
 326                 if (' ' == (u_int8_t)tmp) break;
 327                 printf("%c", (u_int8_t)tmp);
 328                 tmp >>= 8;
 329                 if (' ' == (u_int8_t)tmp) break;
 330                 printf("%c", (u_int8_t)tmp);
 331         }
 332         printf("\n");
 333
 334         /* Attach to OS's managers */
 335         ether_ifattach(ifp, sc->sc_macaddr);
 336         ifp->if_hdrlen = sizeof(struct ether_vlan_header);
 337         callout_handle_init(&sc->stat_ch);
 338
 339 fail:
 340         splx(s);
 341
 342         return(error);
 343 }
 344
 345 /*
 346  * Detach driver and free resources
 347  */
 348 static int
 349 epic_detach(dev)
 350         device_t dev;
 351 {
 352         struct ifnet *ifp;
 353         epic_softc_t *sc;
 354         int s;
 355
 356         s = splimp();
 357
 358         sc = device_get_softc(dev);
 359         ifp = &sc->arpcom.ac_if;
 360
 361         ether_ifdetach(ifp);
 362
 363         epic_stop(sc);
 364
 365         bus_generic_detach(dev);
 366         device_delete_child(dev, sc->miibus);
 367
 368         bus_teardown_intr(dev, sc->irq, sc->sc_ih);
 369         bus_release_resource(dev, SYS_RES_IRQ, 0, sc->irq);
 370         bus_release_resource(dev, EPIC_RES, EPIC_RID, sc->res);
 371
 372         free(sc->tx_flist, M_DEVBUF);
 373         free(sc->tx_desc, M_DEVBUF);
 374         free(sc->rx_desc, M_DEVBUF);
 375
 376         splx(s);
 377
 378         return(0);
 379 }
 380
 381 #undef  EPIC_RES
 382 #undef  EPIC_RID
 383
 384 /*
 385  * Stop all chip I/O so that the kernel's probe routines don't
 386  * get confused by errant DMAs when rebooting.
 387  */
 388 static void
 389 epic_shutdown(dev)
 390         device_t dev;
 391 {
 392         epic_softc_t *sc;
 393
 394         sc = device_get_softc(dev);
 395
 396         epic_stop(sc);
 397
 398         return;
 399 }
 400
 401 /*
 402  * This is if_ioctl handler.
 403  */
 404 static int
 405 epic_ifioctl(ifp, command, data, cr)
 406         struct ifnet *ifp;
 407         u_long command;
 408         caddr_t data;
 409         struct ucred *cr;
 410 {
 411         epic_softc_t *sc = ifp->if_softc;
 412         struct mii_data *mii;
 413         struct ifreq *ifr = (struct ifreq *) data;
 414         int x, error = 0;
 415
 416         x = splimp();
 417
 418         switch (command) {
 419         case SIOCSIFADDR:
 420         case SIOCGIFADDR:
 421                 error = ether_ioctl(ifp, command, data);
 422                 break;
 423         case SIOCSIFMTU:
 424                 if (ifp->if_mtu == ifr->ifr_mtu)
 425                         break;
 426
 427                 /* XXX Though the datasheet doesn't imply any
 428                  * limitations on RX and TX sizes beside max 64Kb
 429                  * DMA transfer, seems we can't send more then 1600
 430                  * data bytes per ethernet packet. (Transmitter hangs
 431                  * up if more data is sent)
 432                  */
 433                 if (ifr->ifr_mtu + ifp->if_hdrlen <= EPIC_MAX_MTU) {
 434                         ifp->if_mtu = ifr->ifr_mtu;
 435                         epic_stop(sc);
 436                         epic_init(sc);
 437                 } else
 438                         error = EINVAL;
 439                 break;
 440
 441         case SIOCSIFFLAGS:
 442                 /*
 443                  * If the interface is marked up and stopped, then start it.
 444                  * If it is marked down and running, then stop it.
 445                  */
 446                 if (ifp->if_flags & IFF_UP) {
 447                         if ((ifp->if_flags & IFF_RUNNING) == 0) {
 448                                 epic_init(sc);
 449                                 break;
 450                         }
 451                 } else {
 452                         if (ifp->if_flags & IFF_RUNNING) {
 453                                 epic_stop(sc);
 454                                 break;
 455                         }
 456                 }
 457
 458                 /* Handle IFF_PROMISC and IFF_ALLMULTI flags */
 459                 epic_stop_activity(sc);
 460                 epic_set_mc_table(sc);
 461                 epic_set_rx_mode(sc);
 462                 epic_start_activity(sc);
 463                 break;
 464
 465         case SIOCADDMULTI:
 466         case SIOCDELMULTI:
 467                 epic_set_mc_table(sc);
 468                 error = 0;
 469                 break;
 470
 471         case SIOCSIFMEDIA:
 472         case SIOCGIFMEDIA:
 473                 mii = device_get_softc(sc->miibus);
 474                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
 475                 break;
 476
 477         default:
 478                 error = EINVAL;
 479         }
 480         splx(x);
 481
 482         return error;
 483 }
 484
 485 /*
 486  * OS-independed part of attach process. allocate memory for descriptors
 487  * and frag lists, wake up chip, read MAC address and PHY identyfier.
 488  * Return -1 on failure.
 489  */
 490 static int
 491 epic_common_attach(sc)
 492         epic_softc_t *sc;
 493 {
 494         int i;
 495
 496         sc->tx_flist = malloc(sizeof(struct epic_frag_list)*TX_RING_SIZE,
 497             M_DEVBUF, M_WAITOK | M_ZERO);
 498         sc->tx_desc = malloc(sizeof(struct epic_tx_desc)*TX_RING_SIZE,
 499             M_DEVBUF, M_WAITOK | M_ZERO);
 500         sc->rx_desc = malloc(sizeof(struct epic_rx_desc)*RX_RING_SIZE,
 501             M_DEVBUF, M_WAITOK | M_ZERO);
 502
 503         /* Bring the chip out of low-power mode. */
 504         CSR_WRITE_4(sc, GENCTL, GENCTL_SOFT_RESET);
 505         DELAY(500);
 506
 507         /* Workaround for Application Note 7-15 */
 508         for (i=0; i<16; i++) CSR_WRITE_4(sc, TEST1, TEST1_CLOCK_TEST);
 509
 510         /* Read mac address from EEPROM */
 511         for (i = 0; i < ETHER_ADDR_LEN / sizeof(u_int16_t); i++)
 512                 ((u_int16_t *)sc->sc_macaddr)[i] = epic_read_eeprom(sc,i);
 513
 514         /* Set Non-Volatile Control Register from EEPROM */
 515         CSR_WRITE_4(sc, NVCTL, epic_read_eeprom(sc, EEPROM_NVCTL) & 0x1F);
 516
 517         /* Set defaults */
 518         sc->tx_threshold = TRANSMIT_THRESHOLD;
 519         sc->txcon = TXCON_DEFAULT;
 520         sc->miicfg = MIICFG_SMI_ENABLE;
 521         sc->phyid = EPIC_UNKN_PHY;
 522         sc->serinst = -1;
 523
 524         /* Fetch card id */
 525         sc->cardvend = pci_read_config(sc->dev, PCIR_SUBVEND_0, 2);
 526         sc->cardid = pci_read_config(sc->dev, PCIR_SUBDEV_0, 2);
 527
 528         if (sc->cardvend != SMC_VENDORID)
 529                 device_printf(sc->dev, "unknown card vendor %04xh\n", sc->cardvend);
 530
 531         return 0;
 532 }
 533
 534 /*
 535  * This is if_start handler. It takes mbufs from if_snd queue
 536  * and queue them for transmit, one by one, until TX ring become full
 537  * or queue become empty.
 538  */
 539 static void
 540 epic_ifstart(ifp)
 541         struct ifnet * ifp;
 542 {
 543         epic_softc_t *sc = ifp->if_softc;
 544         struct epic_tx_buffer *buf;
 545         struct epic_tx_desc *desc;
 546         struct epic_frag_list *flist;
 547         struct mbuf *m0;
 548         struct mbuf *m;
 549         int i;
 550
 551         while (sc->pending_txs < TX_RING_SIZE) {
 552                 buf = sc->tx_buffer + sc->cur_tx;
 553                 desc = sc->tx_desc + sc->cur_tx;
 554                 flist = sc->tx_flist + sc->cur_tx;
 555
 556                 /* Get next packet to send */
 557                 IF_DEQUEUE(&ifp->if_snd, m0);
 558
 559                 /* If nothing to send, return */
 560                 if (NULL == m0) return;
 561
 562                 /* Fill fragments list */
 563                 for (m = m0, i = 0;
 564                     (NULL != m) && (i < EPIC_MAX_FRAGS);
 565                     m = m->m_next, i++) {
 566                         flist->frag[i].fraglen = m->m_len;
 567                         flist->frag[i].fragaddr = vtophys(mtod(m, caddr_t));
 568                 }
 569                 flist->numfrags = i;
 570
 571                 /* If packet was more than EPIC_MAX_FRAGS parts, */
 572                 /* recopy packet to new allocated mbuf cluster */
 573                 if (NULL != m) {
 574                         EPIC_MGETCLUSTER(m);
 575                         if (NULL == m) {
 576                                 m_freem(m0);
 577                                 ifp->if_oerrors++;
 578                                 continue;
 579                         }
 580
 581                         m_copydata(m0, 0, m0->m_pkthdr.len, mtod(m, caddr_t));
 582                         flist->frag[0].fraglen =
 583                              m->m_pkthdr.len = m->m_len = m0->m_pkthdr.len;
 584                         m->m_pkthdr.rcvif = ifp;
 585
 586                         flist->numfrags = 1;
 587                         flist->frag[0].fragaddr = vtophys(mtod(m, caddr_t));
 588                         m_freem(m0);
 589                         m0 = m;
 590                 }
 591
 592                 buf->mbuf = m0;
 593                 sc->pending_txs++;
 594                 sc->cur_tx = (sc->cur_tx + 1) & TX_RING_MASK;
 595                 desc->control = 0x01;
 596                 desc->txlength =
 597                     max(m0->m_pkthdr.len,ETHER_MIN_LEN-ETHER_CRC_LEN);
 598                 desc->status = 0x8000;
 599                 CSR_WRITE_4(sc, COMMAND, COMMAND_TXQUEUED);
 600
 601                 /* Set watchdog timer */
 602                 ifp->if_timer = 8;
 603
 604                 if (ifp->if_bpf)
 605                         bpf_mtap(ifp, m0);
 606         }
 607
 608         ifp->if_flags |= IFF_OACTIVE;
 609
 610         return;
 611
 612 }
 613
 614 /*
 615  * Synopsis: Finish all received frames.
 616  */
 617 static void
 618 epic_rx_done(sc)
 619         epic_softc_t *sc;
 620 {
 621         u_int16_t len;
 622         struct epic_rx_buffer *buf;
 623         struct epic_rx_desc *desc;
 624         struct mbuf *m;
 625         struct ether_header *eh;
 626
 627         while ((sc->rx_desc[sc->cur_rx].status & 0x8000) == 0) {
 628                 buf = sc->rx_buffer + sc->cur_rx;
 629                 desc = sc->rx_desc + sc->cur_rx;
 630
 631                 /* Switch to next descriptor */
 632                 sc->cur_rx = (sc->cur_rx+1) & RX_RING_MASK;
 633
 634                 /*
 635                  * Check for RX errors. This should only happen if
 636                  * SAVE_ERRORED_PACKETS is set. RX errors generate
 637                  * RXE interrupt usually.
 638                  */
 639                 if ((desc->status & 1) == 0) {
 640                         sc->sc_if.if_ierrors++;
 641                         desc->status = 0x8000;
 642                         continue;
 643                 }
 644
 645                 /* Save packet length and mbuf contained packet */
 646                 len = desc->rxlength - ETHER_CRC_LEN;
 647                 m = buf->mbuf;
 648
 649                 /* Try to get mbuf cluster */
 650                 EPIC_MGETCLUSTER(buf->mbuf);
 651                 if (NULL == buf->mbuf) {
 652                         buf->mbuf = m;
 653                         desc->status = 0x8000;
 654                         sc->sc_if.if_ierrors++;
 655                         continue;
 656                 }
 657
 658                 /* Point to new mbuf, and give descriptor to chip */
 659                 desc->bufaddr = vtophys(mtod(buf->mbuf, caddr_t));
 660                 desc->status = 0x8000;
 661
 662                 /* First mbuf in packet holds the ethernet and packet headers */
 663                 eh = mtod(m, struct ether_header *);
 664                 m->m_pkthdr.rcvif = &(sc->sc_if);
 665                 m->m_pkthdr.len = m->m_len = len;
 666
 667                 /* Second mbuf holds packet ifself */
 668                 m->m_pkthdr.len = m->m_len = len - sizeof(struct ether_header);
 669                 m->m_data += sizeof(struct ether_header);
 670
 671                 /* Give mbuf to OS */
 672                 ether_input(&sc->sc_if, eh, m);
 673
 674                 /* Successfuly received frame */
 675                 sc->sc_if.if_ipackets++;
 676         }
 677
 678         return;
 679 }
 680
 681 /*
 682  * Synopsis: Do last phase of transmission. I.e. if desc is
 683  * transmitted, decrease pending_txs counter, free mbuf contained
 684  * packet, switch to next descriptor and repeat until no packets
 685  * are pending or descriptor is not transmitted yet.
 686  */
 687 static void
 688 epic_tx_done(sc)
 689         epic_softc_t *sc;
 690 {
 691         struct epic_tx_buffer *buf;
 692         struct epic_tx_desc *desc;
 693         u_int16_t status;
 694
 695         while (sc->pending_txs > 0) {
 696                 buf = sc->tx_buffer + sc->dirty_tx;
 697                 desc = sc->tx_desc + sc->dirty_tx;
 698                 status = desc->status;
 699
 700                 /* If packet is not transmitted, thou followed */
 701                 /* packets are not transmitted too */
 702                 if (status & 0x8000) break;
 703
 704                 /* Packet is transmitted. Switch to next and */
 705                 /* free mbuf */
 706                 sc->pending_txs--;
 707                 sc->dirty_tx = (sc->dirty_tx + 1) & TX_RING_MASK;
 708                 m_freem(buf->mbuf);
 709                 buf->mbuf = NULL;
 710
 711                 /* Check for errors and collisions */
 712                 if (status & 0x0001) sc->sc_if.if_opackets++;
 713                 else sc->sc_if.if_oerrors++;
 714                 sc->sc_if.if_collisions += (status >> 8) & 0x1F;
 715 #if defined(EPIC_DIAG)
 716                 if ((status & 0x1001) == 0x1001)
 717                         device_printf(sc->dev,  "Tx ERROR: excessive coll. number\n");
 718 #endif
 719         }
 720
 721         if (sc->pending_txs < TX_RING_SIZE)
 722                 sc->sc_if.if_flags &= ~IFF_OACTIVE;
 723 }
 724
 725 /*
 726  * Interrupt function
 727  */
 728 static void
 729 epic_intr(arg)
 730     void *arg;
 731 {
 732     epic_softc_t * sc = (epic_softc_t *) arg;
 733     int status, i = 4;
 734
 735     while (i-- && ((status = CSR_READ_4(sc, INTSTAT)) & INTSTAT_INT_ACTV)) {
 736         CSR_WRITE_4(sc, INTSTAT, status);
 737
 738         if (status & (INTSTAT_RQE|INTSTAT_RCC|INTSTAT_OVW)) {
 739             epic_rx_done(sc);
 740             if (status & (INTSTAT_RQE|INTSTAT_OVW)) {
 741 #if defined(EPIC_DIAG)
 742                 if (status & INTSTAT_OVW)
 743                     device_printf(sc->dev, "RX buffer overflow\n");
 744                 if (status & INTSTAT_RQE)
 745                     device_printf(sc->dev, "RX FIFO overflow\n");
 746 #endif
 747                 if ((CSR_READ_4(sc, COMMAND) & COMMAND_RXQUEUED) == 0)
 748                     CSR_WRITE_4(sc, COMMAND, COMMAND_RXQUEUED);
 749                 sc->sc_if.if_ierrors++;
 750             }
 751         }
 752
 753         if (status & (INTSTAT_TXC|INTSTAT_TCC|INTSTAT_TQE)) {
 754             epic_tx_done(sc);
 755             if (sc->sc_if.if_snd.ifq_head != NULL)
 756                     epic_ifstart(&sc->sc_if);
 757         }
 758
 759         /* Check for rare errors */
 760         if (status & (INTSTAT_FATAL|INTSTAT_PMA|INTSTAT_PTA|
 761                       INTSTAT_APE|INTSTAT_DPE|INTSTAT_TXU|INTSTAT_RXE)) {
 762             if (status & (INTSTAT_FATAL|INTSTAT_PMA|INTSTAT_PTA|
 763                           INTSTAT_APE|INTSTAT_DPE)) {
 764                 device_printf(sc->dev, "PCI fatal errors occured: %s%s%s%s\n",
 765                     (status&INTSTAT_PMA)?"PMA ":"",
 766                     (status&INTSTAT_PTA)?"PTA ":"",
 767                     (status&INTSTAT_APE)?"APE ":"",
 768                     (status&INTSTAT_DPE)?"DPE":""
 769                 );
 770
 771                 epic_stop(sc);
 772                 epic_init(sc);
 773
 774                 break;
 775             }
 776
 777             if (status & INTSTAT_RXE) {
 778 #if defined(EPIC_DIAG)
 779                 device_printf(sc->dev, "CRC/Alignment error\n");
 780 #endif
 781                 sc->sc_if.if_ierrors++;
 782             }
 783
 784             if (status & INTSTAT_TXU) {
 785                 epic_tx_underrun(sc);
 786                 sc->sc_if.if_oerrors++;
 787             }
 788         }
 789     }
 790
 791     /* If no packets are pending, then no timeouts */
 792     if (sc->pending_txs == 0) sc->sc_if.if_timer = 0;
 793
 794     return;
 795 }
 796
 797 /*
 798  * Handle the TX underrun error: increase the TX threshold
 799  * and restart the transmitter.
 800  */
 801 static void
 802 epic_tx_underrun(sc)
 803         epic_softc_t *sc;
 804 {
 805         if (sc->tx_threshold > TRANSMIT_THRESHOLD_MAX) {
 806                 sc->txcon &= ~TXCON_EARLY_TRANSMIT_ENABLE;
 807 #if defined(EPIC_DIAG)
 808                 device_printf(sc->dev, "Tx UNDERRUN: early TX disabled\n");
 809 #endif
 810         } else {
 811                 sc->tx_threshold += 0x40;
 812 #if defined(EPIC_DIAG)
 813                 device_printf(sc->dev, "Tx UNDERRUN: TX threshold increased to %d\n",
 814                     sc->tx_threshold);
 815 #endif
 816         }
 817
 818         /* We must set TXUGO to reset the stuck transmitter */
 819         CSR_WRITE_4(sc, COMMAND, COMMAND_TXUGO);
 820
 821         /* Update the TX threshold */
 822         epic_stop_activity(sc);
 823         epic_set_tx_mode(sc);
 824         epic_start_activity(sc);
 825
 826         return;
 827 }
 828
 829 /*
 830  * Synopsis: This one is called if packets wasn't transmitted
 831  * during timeout. Try to deallocate transmitted packets, and
 832  * if success continue to work.
 833  */
 834 static void
 835 epic_ifwatchdog(ifp)
 836         struct ifnet *ifp;
 837 {
 838         epic_softc_t *sc = ifp->if_softc;
 839         int x;
 840
 841         x = splimp();
 842
 843         device_printf(sc->dev, "device timeout %d packets\n", sc->pending_txs);
 844
 845         /* Try to finish queued packets */
 846         epic_tx_done(sc);
 847
 848         /* If not successful */
 849         if (sc->pending_txs > 0) {
 850
 851                 ifp->if_oerrors+=sc->pending_txs;
 852
 853                 /* Reinitialize board */
 854                 device_printf(sc->dev, "reinitialization\n");
 855                 epic_stop(sc);
 856                 epic_init(sc);
 857
 858         } else
 859                 device_printf(sc->dev, "seems we can continue normaly\n");
 860
 861         /* Start output */
 862         if (ifp->if_snd.ifq_head) epic_ifstart(ifp);
 863
 864         splx(x);
 865 }
 866
 867 /*
 868  * Despite the name of this function, it doesn't update statistics, it only
 869  * helps in autonegotiation process.
 870  */
 871 static void
 872 epic_stats_update(epic_softc_t * sc)
 873 {
 874         struct mii_data * mii;
 875         int s;
 876
 877         s = splimp();
 878
 879         mii = device_get_softc(sc->miibus);
 880         mii_tick(mii);
 881
 882         sc->stat_ch = timeout((timeout_t *)epic_stats_update, sc, hz);
 883
 884         splx(s);
 885 }
 886
 887 /*
 888  * Set media options.
 889  */
 890 static int
 891 epic_ifmedia_upd(ifp)
 892         struct ifnet *ifp;
 893 {
 894         epic_softc_t *sc;
 895         struct mii_data *mii;
 896         struct ifmedia *ifm;
 897         struct mii_softc *miisc;
 898         int cfg, media;
 899
 900         sc = ifp->if_softc;
 901         mii = device_get_softc(sc->miibus);
 902         ifm = &mii->mii_media;
 903         media = ifm->ifm_cur->ifm_media;
 904
 905         /* Do not do anything if interface is not up */
 906         if ((ifp->if_flags & IFF_UP) == 0)
 907                 return (0);
 908
 909         /*
 910          * Lookup current selected PHY
 911          */
 912         if (IFM_INST(media) == sc->serinst) {
 913                 sc->phyid = EPIC_SERIAL;
 914                 sc->physc = NULL;
 915         } else {
 916                 /* If we're not selecting serial interface, select MII mode */
 917                 sc->miicfg &= ~MIICFG_SERIAL_ENABLE;
 918                 CSR_WRITE_4(sc, MIICFG, sc->miicfg);
 919
 920                 /* Default to unknown PHY */
 921                 sc->phyid = EPIC_UNKN_PHY;
 922
 923                 /* Lookup selected PHY */
 924                 for (miisc = LIST_FIRST(&mii->mii_phys); miisc != NULL;
 925                      miisc = LIST_NEXT(miisc, mii_list)) {
 926                         if (IFM_INST(media) == miisc->mii_inst) {
 927                                 sc->physc = miisc;
 928                                 break;
 929                         }
 930                 }
 931
 932                 /* Identify selected PHY */
 933                 if (sc->physc) {
 934                         int id1, id2, model, oui;
 935
 936                         id1 = PHY_READ(sc->physc, MII_PHYIDR1);
 937                         id2 = PHY_READ(sc->physc, MII_PHYIDR2);
 938
 939                         oui = MII_OUI(id1, id2);
 940                         model = MII_MODEL(id2);
 941                         switch (oui) {
 942                         case MII_OUI_QUALSEMI:
 943                                 if (model == MII_MODEL_QUALSEMI_QS6612)
 944                                         sc->phyid = EPIC_QS6612_PHY;
 945                                 break;
 946                         case MII_OUI_xxALTIMA:
 947                                 if (model == MII_MODEL_xxALTIMA_AC101)
 948                                         sc->phyid = EPIC_AC101_PHY;
 949                                 break;
 950                         case MII_OUI_xxLEVEL1:
 951                                 if (model == MII_MODEL_xxLEVEL1_LXT970)
 952                                         sc->phyid = EPIC_LXT970_PHY;
 953                                 break;
 954                         }
 955                 }
 956         }
 957
 958         /*
 959          * Do PHY specific card setup
 960          */
 961
 962         /* Call this, to isolate all not selected PHYs and
 963          * set up selected
 964          */
 965         mii_mediachg(mii);
 966
 967         /* Do our own setup */
 968         switch (sc->phyid) {
 969         case EPIC_QS6612_PHY:
 970                 break;
 971         case EPIC_AC101_PHY:
 972                 /* We have to powerup fiber tranceivers */
 973                 if (IFM_SUBTYPE(media) == IFM_100_FX)
 974                         sc->miicfg |= MIICFG_694_ENABLE;
 975                 else
 976                         sc->miicfg &= ~MIICFG_694_ENABLE;
 977                 CSR_WRITE_4(sc, MIICFG, sc->miicfg);
 978
 979                 break;
 980         case EPIC_LXT970_PHY:
 981                 /* We have to powerup fiber tranceivers */
 982                 cfg = PHY_READ(sc->physc, MII_LXTPHY_CONFIG);
 983                 if (IFM_SUBTYPE(media) == IFM_100_FX)
 984                         cfg |= CONFIG_LEDC1 | CONFIG_LEDC0;
 985                 else
 986                         cfg &= ~(CONFIG_LEDC1 | CONFIG_LEDC0);
 987                 PHY_WRITE(sc->physc, MII_LXTPHY_CONFIG, cfg);
 988
 989                 break;
 990         case EPIC_SERIAL:
 991                 /* Select serial PHY, (10base2/BNC usually) */
 992                 sc->miicfg |= MIICFG_694_ENABLE | MIICFG_SERIAL_ENABLE;
 993                 CSR_WRITE_4(sc, MIICFG, sc->miicfg);
 994
 995                 /* There is no driver to fill this */
 996                 mii->mii_media_active = media;
 997                 mii->mii_media_status = 0;
 998
 999                 /* We need to call this manualy as i wasn't called
1000                  * in mii_mediachg()
1001                  */
1002                 epic_miibus_statchg(sc->dev);
1003
1004                 break;
1005         default:
1006                 device_printf(sc->dev, "ERROR! Unknown PHY selected\n");
1007                 return (EINVAL);
1008         }
1009
1010         return(0);
1011 }
1012
1013 /*
1014  * Report current media status.
1015  */
1016 static void
1017 epic_ifmedia_sts(ifp, ifmr)
1018         struct ifnet *ifp;
1019         struct ifmediareq *ifmr;
1020 {
1021         epic_softc_t *sc;
1022         struct mii_data *mii;
1023         struct ifmedia *ifm;
1024
1025         sc = ifp->if_softc;
1026         mii = device_get_softc(sc->miibus);
1027         ifm = &mii->mii_media;
1028
1029         /* Nothing should be selected if interface is down */
1030         if ((ifp->if_flags & IFF_UP) == 0) {
1031                 ifmr->ifm_active = IFM_NONE;
1032                 ifmr->ifm_status = 0;
1033
1034                 return;
1035         }
1036
1037         /* Call underlying pollstat, if not serial PHY */
1038         if (sc->phyid != EPIC_SERIAL)
1039                 mii_pollstat(mii);
1040
1041         /* Simply copy media info */
1042         ifmr->ifm_active = mii->mii_media_active;
1043         ifmr->ifm_status = mii->mii_media_status;
1044
1045         return;
1046 }
1047
1048 /*
1049  * Callback routine, called on media change.
1050  */
1051 static void
1052 epic_miibus_statchg(dev)
1053         device_t dev;
1054 {
1055         epic_softc_t *sc;
1056         struct mii_data *mii;
1057         int media;
1058
1059         sc = device_get_softc(dev);
1060         mii = device_get_softc(sc->miibus);
1061         media = mii->mii_media_active;
1062
1063         sc->txcon &= ~(TXCON_LOOPBACK_MODE | TXCON_FULL_DUPLEX);
1064
1065         /* If we are in full-duplex mode or loopback operation,
1066          * we need to decouple receiver and transmitter.
1067          */
1068         if (IFM_OPTIONS(media) & (IFM_FDX | IFM_LOOP))
1069                 sc->txcon |= TXCON_FULL_DUPLEX;
1070
1071         /* On some cards we need manualy set fullduplex led */
1072         if (sc->cardid == SMC9432FTX ||
1073             sc->cardid == SMC9432FTX_SC) {
1074                 if (IFM_OPTIONS(media) & IFM_FDX)
1075                         sc->miicfg |= MIICFG_694_ENABLE;
1076                 else
1077                         sc->miicfg &= ~MIICFG_694_ENABLE;
1078
1079                 CSR_WRITE_4(sc, MIICFG, sc->miicfg);
1080         }
1081
1082         /* Update baudrate */
1083         if (IFM_SUBTYPE(media) == IFM_100_TX ||
1084             IFM_SUBTYPE(media) == IFM_100_FX)
1085                 sc->sc_if.if_baudrate = 100000000;
1086         else
1087                 sc->sc_if.if_baudrate = 10000000;
1088
1089         epic_stop_activity(sc);
1090         epic_set_tx_mode(sc);
1091         epic_start_activity(sc);
1092
1093         return;
1094 }
1095
1096 static void
1097 epic_miibus_mediainit(dev)
1098         device_t dev;
1099 {
1100         epic_softc_t *sc;
1101         struct mii_data *mii;
1102         struct ifmedia *ifm;
1103         int media;
1104
1105         sc = device_get_softc(dev);
1106         mii = device_get_softc(sc->miibus);
1107         ifm = &mii->mii_media;
1108
1109         /* Add Serial Media Interface if present, this applies to
1110          * SMC9432BTX serie
1111          */
1112         if (CSR_READ_4(sc, MIICFG) & MIICFG_PHY_PRESENT) {
1113                 /* Store its instance */
1114                 sc->serinst = mii->mii_instance++;
1115
1116                 /* Add as 10base2/BNC media */
1117                 media = IFM_MAKEWORD(IFM_ETHER, IFM_10_2, 0, sc->serinst);
1118                 ifmedia_add(ifm, media, 0, NULL);
1119
1120                 /* Report to user */
1121                 device_printf(sc->dev, "serial PHY detected (10Base2/BNC)\n");
1122         }
1123
1124         return;
1125 }
1126
1127 /*
1128  * Reset chip, allocate rings, and update media.
1129  */
1130 static int
1131 epic_init(sc)
1132         epic_softc_t *sc;
1133 {
1134         struct ifnet *ifp = &sc->sc_if;
1135         int s,i;
1136
1137         s = splimp();
1138
1139         /* If interface is already running, then we need not do anything */
1140         if (ifp->if_flags & IFF_RUNNING) {
1141                 splx(s);
1142                 return 0;
1143         }
1144
1145         /* Soft reset the chip (we have to power up card before) */
1146         CSR_WRITE_4(sc, GENCTL, 0);
1147         CSR_WRITE_4(sc, GENCTL, GENCTL_SOFT_RESET);
1148
1149         /*
1150          * Reset takes 15 pci ticks which depends on PCI bus speed.
1151          * Assuming it >= 33000000 hz, we have wait at least 495e-6 sec.
1152          */
1153         DELAY(500);
1154
1155         /* Wake up */
1156         CSR_WRITE_4(sc, GENCTL, 0);
1157
1158         /* Workaround for Application Note 7-15 */
1159         for (i=0; i<16; i++) CSR_WRITE_4(sc, TEST1, TEST1_CLOCK_TEST);
1160
1161         /* Initialize rings */
1162         if (epic_init_rings(sc)) {
1163                 device_printf(sc->dev, "failed to init rings\n");
1164                 splx(s);
1165                 return -1;
1166         }
1167
1168         /* Give rings to EPIC */
1169         CSR_WRITE_4(sc, PRCDAR, vtophys(sc->rx_desc));
1170         CSR_WRITE_4(sc, PTCDAR, vtophys(sc->tx_desc));
1171
1172         /* Put node address to EPIC */
1173         CSR_WRITE_4(sc, LAN0, ((u_int16_t *)sc->sc_macaddr)[0]);
1174         CSR_WRITE_4(sc, LAN1, ((u_int16_t *)sc->sc_macaddr)[1]);
1175         CSR_WRITE_4(sc, LAN2, ((u_int16_t *)sc->sc_macaddr)[2]);
1176
1177         /* Set tx mode, includeing transmit threshold */
1178         epic_set_tx_mode(sc);
1179
1180         /* Compute and set RXCON. */
1181         epic_set_rx_mode(sc);
1182
1183         /* Set multicast table */
1184         epic_set_mc_table(sc);
1185
1186         /* Enable interrupts by setting the interrupt mask. */
1187         CSR_WRITE_4(sc, INTMASK,
1188                 INTSTAT_RCC  | /* INTSTAT_RQE | INTSTAT_OVW | INTSTAT_RXE | */
1189                 /* INTSTAT_TXC | */ INTSTAT_TCC | INTSTAT_TQE | INTSTAT_TXU |
1190                 INTSTAT_FATAL);
1191
1192         /* Acknowledge all pending interrupts */
1193         CSR_WRITE_4(sc, INTSTAT, CSR_READ_4(sc, INTSTAT));
1194
1195         /* Enable interrupts,  set for PCI read multiple and etc */
1196         CSR_WRITE_4(sc, GENCTL,
1197                 GENCTL_ENABLE_INTERRUPT | GENCTL_MEMORY_READ_MULTIPLE |
1198                 GENCTL_ONECOPY | GENCTL_RECEIVE_FIFO_THRESHOLD64);
1199
1200         /* Mark interface running ... */
1201         if (ifp->if_flags & IFF_UP) ifp->if_flags |= IFF_RUNNING;
1202         else ifp->if_flags &= ~IFF_RUNNING;
1203
1204         /* ... and free */
1205         ifp->if_flags &= ~IFF_OACTIVE;
1206
1207         /* Start Rx process */
1208         epic_start_activity(sc);
1209
1210         /* Set appropriate media */
1211         epic_ifmedia_upd(ifp);
1212
1213         sc->stat_ch = timeout((timeout_t *)epic_stats_update, sc, hz);
1214
1215         splx(s);
1216
1217         return 0;
1218 }
1219
1220 /*
1221  * Synopsis: calculate and set Rx mode. Chip must be in idle state to
1222  * access RXCON.
1223  */
1224 static void
1225 epic_set_rx_mode(sc)
1226         epic_softc_t *sc;
1227 {
1228         u_int32_t               flags = sc->sc_if.if_flags;
1229         u_int32_t               rxcon = RXCON_DEFAULT;
1230
1231 #if defined(EPIC_EARLY_RX)
1232         rxcon |= RXCON_EARLY_RX;
1233 #endif
1234
1235         rxcon |= (flags & IFF_PROMISC) ? RXCON_PROMISCUOUS_MODE : 0;
1236
1237         CSR_WRITE_4(sc, RXCON, rxcon);
1238
1239         return;
1240 }
1241
1242 /*
1243  * Synopsis: Set transmit control register. Chip must be in idle state to
1244  * access TXCON.
1245  */
1246 static void
1247 epic_set_tx_mode(sc)
1248         epic_softc_t *sc;
1249 {
1250         if (sc->txcon & TXCON_EARLY_TRANSMIT_ENABLE)
1251                 CSR_WRITE_4(sc, ETXTHR, sc->tx_threshold);
1252
1253         CSR_WRITE_4(sc, TXCON, sc->txcon);
1254 }
1255
1256 /*
1257  * Synopsis: Program multicast filter honoring IFF_ALLMULTI and IFF_PROMISC
1258  * flags. (Note, that setting PROMISC bit in EPIC's RXCON will only touch
1259  * individual frames, multicast filter must be manually programmed)
1260  *
1261  * Note: EPIC must be in idle state.
1262  */
1263 static void
1264 epic_set_mc_table(sc)
1265         epic_softc_t *sc;
1266 {
1267         struct ifnet *ifp = &sc->sc_if;
1268         struct ifmultiaddr *ifma;
1269         u_int16_t filter[4];
1270         u_int8_t h;
1271
1272         if (ifp->if_flags & (IFF_ALLMULTI | IFF_PROMISC)) {
1273                 CSR_WRITE_4(sc, MC0, 0xFFFF);
1274                 CSR_WRITE_4(sc, MC1, 0xFFFF);
1275                 CSR_WRITE_4(sc, MC2, 0xFFFF);
1276                 CSR_WRITE_4(sc, MC3, 0xFFFF);
1277
1278                 return;
1279         }
1280
1281         filter[0] = 0;
1282         filter[1] = 0;
1283         filter[2] = 0;
1284         filter[3] = 0;
1285
1286 #if defined(__DragonFly__) || __FreeBSD_version < 500000
1287         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1288 #else
1289         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1290 #endif
1291                 if (ifma->ifma_addr->sa_family != AF_LINK)
1292                         continue;
1293                 h = epic_calchash(LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
1294                 filter[h >> 4] |= 1 << (h & 0xF);
1295         }
1296
1297         CSR_WRITE_4(sc, MC0, filter[0]);
1298         CSR_WRITE_4(sc, MC1, filter[1]);
1299         CSR_WRITE_4(sc, MC2, filter[2]);
1300         CSR_WRITE_4(sc, MC3, filter[3]);
1301
1302         return;
1303 }
1304
1305 /*
1306  * Synopsis: calculate EPIC's hash of multicast address.
1307  */
1308 static u_int8_t
1309 epic_calchash(addr)
1310         caddr_t addr;
1311 {
1312         u_int32_t crc, carry;
1313         int i, j;
1314         u_int8_t c;
1315
1316         /* Compute CRC for the address value. */
1317         crc = 0xFFFFFFFF; /* initial value */
1318
1319         for (i = 0; i < 6; i++) {
1320                 c = *(addr + i);
1321                 for (j = 0; j < 8; j++) {
1322                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
1323                         crc <<= 1;
1324                         c >>= 1;
1325                         if (carry)
1326                                 crc = (crc ^ 0x04c11db6) | carry;
1327                 }
1328         }
1329
1330         return ((crc >> 26) & 0x3F);
1331 }
1332
1333
1334 /*
1335  * Synopsis: Start receive process and transmit one, if they need.
1336  */
1337 static void
1338 epic_start_activity(sc)
1339         epic_softc_t *sc;
1340 {
1341         /* Start rx process */
1342         CSR_WRITE_4(sc, COMMAND,
1343                 COMMAND_RXQUEUED | COMMAND_START_RX |
1344                 (sc->pending_txs?COMMAND_TXQUEUED:0));
1345 }
1346
1347 /*
1348  * Synopsis: Completely stop Rx and Tx processes. If TQE is set additional
1349  * packet needs to be queued to stop Tx DMA.
1350  */
1351 static void
1352 epic_stop_activity(sc)
1353         epic_softc_t *sc;
1354 {
1355         int status, i;
1356
1357         /* Stop Tx and Rx DMA */
1358         CSR_WRITE_4(sc, COMMAND,
1359             COMMAND_STOP_RX | COMMAND_STOP_RDMA | COMMAND_STOP_TDMA);
1360
1361         /* Wait Rx and Tx DMA to stop (why 1 ms ??? XXX) */
1362         for (i=0; i<0x1000; i++) {
1363                 status = CSR_READ_4(sc, INTSTAT) & (INTSTAT_TXIDLE | INTSTAT_RXIDLE);
1364                 if (status == (INTSTAT_TXIDLE | INTSTAT_RXIDLE))
1365                         break;
1366                 DELAY(1);
1367         }
1368
1369         /* Catch all finished packets */
1370         epic_rx_done(sc);
1371         epic_tx_done(sc);
1372
1373         status = CSR_READ_4(sc, INTSTAT);
1374
1375         if ((status & INTSTAT_RXIDLE) == 0)
1376                 device_printf(sc->dev, "ERROR! Can't stop Rx DMA\n");
1377
1378         if ((status & INTSTAT_TXIDLE) == 0)
1379                 device_printf(sc->dev, "ERROR! Can't stop Tx DMA\n");
1380
1381         /*
1382          * May need to queue one more packet if TQE, this is rare
1383          * but existing case.
1384          */
1385         if ((status & INTSTAT_TQE) && !(status & INTSTAT_TXIDLE))
1386                 (void) epic_queue_last_packet(sc);
1387
1388 }
1389
1390 /*
1391  * The EPIC transmitter may stuck in TQE state. It will not go IDLE until
1392  * a packet from current descriptor will be copied to internal RAM. We
1393  * compose a dummy packet here and queue it for transmission.
1394  *
1395  * XXX the packet will then be actually sent over network...
1396  */
1397 static int
1398 epic_queue_last_packet(sc)
1399         epic_softc_t *sc;
1400 {
1401         struct epic_tx_desc *desc;
1402         struct epic_frag_list *flist;
1403         struct epic_tx_buffer *buf;
1404         struct mbuf *m0;
1405         int i;
1406
1407         device_printf(sc->dev, "queue last packet\n");
1408
1409         desc = sc->tx_desc + sc->cur_tx;
1410         flist = sc->tx_flist + sc->cur_tx;
1411         buf = sc->tx_buffer + sc->cur_tx;
1412
1413         if ((desc->status & 0x8000) || (buf->mbuf != NULL))
1414                 return (EBUSY);
1415
1416         MGETHDR(m0, M_DONTWAIT, MT_DATA);
1417         if (NULL == m0)
1418                 return (ENOBUFS);
1419
1420         /* Prepare mbuf */
1421         m0->m_len = min(MHLEN, ETHER_MIN_LEN-ETHER_CRC_LEN);
1422         flist->frag[0].fraglen = m0->m_len;
1423         m0->m_pkthdr.len = m0->m_len;
1424         m0->m_pkthdr.rcvif = &sc->sc_if;
1425         bzero(mtod(m0,caddr_t), m0->m_len);
1426
1427         /* Fill fragments list */
1428         flist->frag[0].fraglen = m0->m_len;
1429         flist->frag[0].fragaddr = vtophys(mtod(m0, caddr_t));
1430         flist->numfrags = 1;
1431
1432         /* Fill in descriptor */
1433         buf->mbuf = m0;
1434         sc->pending_txs++;
1435         sc->cur_tx = (sc->cur_tx + 1) & TX_RING_MASK;
1436         desc->control = 0x01;
1437         desc->txlength = max(m0->m_pkthdr.len,ETHER_MIN_LEN-ETHER_CRC_LEN);
1438         desc->status = 0x8000;
1439
1440         /* Launch transmition */
1441         CSR_WRITE_4(sc, COMMAND, COMMAND_STOP_TDMA | COMMAND_TXQUEUED);
1442
1443         /* Wait Tx DMA to stop (for how long??? XXX) */
1444         for (i=0; i<1000; i++) {
1445                 if (CSR_READ_4(sc, INTSTAT) & INTSTAT_TXIDLE)
1446                         break;
1447                 DELAY(1);
1448         }
1449
1450         if ((CSR_READ_4(sc, INTSTAT) & INTSTAT_TXIDLE) == 0)
1451                 device_printf(sc->dev, "ERROR! can't stop Tx DMA (2)\n");
1452         else
1453                 epic_tx_done(sc);
1454
1455         return 0;
1456 }
1457
1458 /*
1459  *  Synopsis: Shut down board and deallocates rings.
1460  */
1461 static void
1462 epic_stop(sc)
1463         epic_softc_t *sc;
1464 {
1465         int s;
1466
1467         s = splimp();
1468
1469         sc->sc_if.if_timer = 0;
1470
1471         untimeout((timeout_t *)epic_stats_update, sc, sc->stat_ch);
1472
1473         /* Disable interrupts */
1474         CSR_WRITE_4(sc, INTMASK, 0);
1475         CSR_WRITE_4(sc, GENCTL, 0);
1476
1477         /* Try to stop Rx and TX processes */
1478         epic_stop_activity(sc);
1479
1480         /* Reset chip */
1481         CSR_WRITE_4(sc, GENCTL, GENCTL_SOFT_RESET);
1482         DELAY(1000);
1483
1484         /* Make chip go to bed */
1485         CSR_WRITE_4(sc, GENCTL, GENCTL_POWER_DOWN);
1486
1487         /* Free memory allocated for rings */
1488         epic_free_rings(sc);
1489
1490         /* Mark as stoped */
1491         sc->sc_if.if_flags &= ~IFF_RUNNING;
1492
1493         splx(s);
1494         return;
1495 }
1496
1497 /*
1498  * Synopsis: This function should free all memory allocated for rings.
1499  */
1500 static void
1501 epic_free_rings(sc)
1502         epic_softc_t *sc;
1503 {
1504         int i;
1505
1506         for (i=0; i<RX_RING_SIZE; i++) {
1507                 struct epic_rx_buffer *buf = sc->rx_buffer + i;
1508                 struct epic_rx_desc *desc = sc->rx_desc + i;
1509
1510                 desc->status = 0;
1511                 desc->buflength = 0;
1512                 desc->bufaddr = 0;
1513
1514                 if (buf->mbuf) m_freem(buf->mbuf);
1515                 buf->mbuf = NULL;
1516         }
1517
1518         for (i=0; i<TX_RING_SIZE; i++) {
1519                 struct epic_tx_buffer *buf = sc->tx_buffer + i;
1520                 struct epic_tx_desc *desc = sc->tx_desc + i;
1521
1522                 desc->status = 0;
1523                 desc->buflength = 0;
1524                 desc->bufaddr = 0;
1525
1526                 if (buf->mbuf) m_freem(buf->mbuf);
1527                 buf->mbuf = NULL;
1528         }
1529 }
1530
1531 /*
1532  * Synopsis:  Allocates mbufs for Rx ring and point Rx descs to them.
1533  * Point Tx descs to fragment lists. Check that all descs and fraglists
1534  * are bounded and aligned properly.
1535  */
1536 static int
1537 epic_init_rings(sc)
1538         epic_softc_t *sc;
1539 {
1540         int i;
1541
1542         sc->cur_rx = sc->cur_tx = sc->dirty_tx = sc->pending_txs = 0;
1543
1544         for (i = 0; i < RX_RING_SIZE; i++) {
1545                 struct epic_rx_buffer *buf = sc->rx_buffer + i;
1546                 struct epic_rx_desc *desc = sc->rx_desc + i;
1547
1548                 desc->status = 0;               /* Owned by driver */
1549                 desc->next = vtophys(sc->rx_desc + ((i+1) & RX_RING_MASK));
1550
1551                 if ((desc->next & 3) ||
1552                     ((desc->next & PAGE_MASK) + sizeof *desc) > PAGE_SIZE) {
1553                         epic_free_rings(sc);
1554                         return EFAULT;
1555                 }
1556
1557                 EPIC_MGETCLUSTER(buf->mbuf);
1558                 if (NULL == buf->mbuf) {
1559                         epic_free_rings(sc);
1560                         return ENOBUFS;
1561                 }
1562                 desc->bufaddr = vtophys(mtod(buf->mbuf, caddr_t));
1563
1564                 desc->buflength = MCLBYTES;     /* Max RX buffer length */
1565                 desc->status = 0x8000;          /* Set owner bit to NIC */
1566         }
1567
1568         for (i = 0; i < TX_RING_SIZE; i++) {
1569                 struct epic_tx_buffer *buf = sc->tx_buffer + i;
1570                 struct epic_tx_desc *desc = sc->tx_desc + i;
1571
1572                 desc->status = 0;
1573                 desc->next = vtophys(sc->tx_desc + ((i+1) & TX_RING_MASK));
1574
1575                 if ((desc->next & 3) ||
1576                     ((desc->next & PAGE_MASK) + sizeof *desc) > PAGE_SIZE) {
1577                         epic_free_rings(sc);
1578                         return EFAULT;
1579                 }
1580
1581                 buf->mbuf = NULL;
1582                 desc->bufaddr = vtophys(sc->tx_flist + i);
1583
1584                 if ((desc->bufaddr & 3) ||
1585                     ((desc->bufaddr & PAGE_MASK) + sizeof(struct epic_frag_list)) > PAGE_SIZE) {
1586                         epic_free_rings(sc);
1587                         return EFAULT;
1588                 }
1589         }
1590
1591         return 0;
1592 }
1593
1594 /*
1595  * EEPROM operation functions
1596  */
1597 static void
1598 epic_write_eepromreg(sc, val)
1599         epic_softc_t *sc;
1600         u_int8_t val;
1601 {
1602         u_int16_t i;
1603
1604         CSR_WRITE_1(sc, EECTL, val);
1605
1606         for (i=0; i<0xFF; i++)
1607                 if ((CSR_READ_1(sc, EECTL) & 0x20) == 0) break;
1608
1609         return;
1610 }
1611
1612 static u_int8_t
1613 epic_read_eepromreg(sc)
1614         epic_softc_t *sc;
1615 {
1616         return CSR_READ_1(sc, EECTL);
1617 }
1618
1619 static u_int8_t
1620 epic_eeprom_clock(sc, val)
1621         epic_softc_t *sc;
1622         u_int8_t val;
1623 {
1624         epic_write_eepromreg(sc, val);
1625         epic_write_eepromreg(sc, (val | 0x4));
1626         epic_write_eepromreg(sc, val);
1627
1628         return epic_read_eepromreg(sc);
1629 }
1630
1631 static void
1632 epic_output_eepromw(sc, val)
1633         epic_softc_t *sc;
1634         u_int16_t val;
1635 {
1636         int i;
1637
1638         for (i = 0xF; i >= 0; i--) {
1639                 if (val & (1 << i))
1640                         epic_eeprom_clock(sc, 0x0B);
1641                 else
1642                         epic_eeprom_clock(sc, 0x03);
1643         }
1644 }
1645
1646 static u_int16_t
1647 epic_input_eepromw(sc)
1648         epic_softc_t *sc;
1649 {
1650         u_int16_t retval = 0;
1651         int i;
1652
1653         for (i = 0xF; i >= 0; i--) {
1654                 if (epic_eeprom_clock(sc, 0x3) & 0x10)
1655                         retval |= (1 << i);
1656         }
1657
1658         return retval;
1659 }
1660
1661 static int
1662 epic_read_eeprom(sc, loc)
1663         epic_softc_t *sc;
1664         u_int16_t loc;
1665 {
1666         u_int16_t dataval;
1667         u_int16_t read_cmd;
1668
1669         epic_write_eepromreg(sc, 3);
1670
1671         if (epic_read_eepromreg(sc) & 0x40)
1672                 read_cmd = (loc & 0x3F) | 0x180;
1673         else
1674                 read_cmd = (loc & 0xFF) | 0x600;
1675
1676         epic_output_eepromw(sc, read_cmd);
1677
1678         dataval = epic_input_eepromw(sc);
1679
1680         epic_write_eepromreg(sc, 1);
1681
1682         return dataval;
1683 }
1684
1685 /*
1686  * Here goes MII read/write routines
1687  */
1688 static int
1689 epic_read_phy_reg(sc, phy, reg)
1690         epic_softc_t *sc;
1691         int phy, reg;
1692 {
1693         int i;
1694
1695         CSR_WRITE_4(sc, MIICTL, ((reg << 4) | (phy << 9) | 0x01));
1696
1697         for (i = 0; i < 0x100; i++) {
1698                 if ((CSR_READ_4(sc, MIICTL) & 0x01) == 0) break;
1699                 DELAY(1);
1700         }
1701
1702         return (CSR_READ_4(sc, MIIDATA));
1703 }
1704
1705 static void
1706 epic_write_phy_reg(sc, phy, reg, val)
1707         epic_softc_t *sc;
1708         int phy, reg, val;
1709 {
1710         int i;
1711
1712         CSR_WRITE_4(sc, MIIDATA, val);
1713         CSR_WRITE_4(sc, MIICTL, ((reg << 4) | (phy << 9) | 0x02));
1714
1715         for(i=0;i<0x100;i++) {
1716                 if ((CSR_READ_4(sc, MIICTL) & 0x02) == 0) break;
1717                 DELAY(1);
1718         }
1719
1720         return;
1721 }
1722
1723 static int
1724 epic_miibus_readreg(dev, phy, reg)
1725         device_t dev;
1726         int phy, reg;
1727 {
1728         epic_softc_t *sc;
1729
1730         sc = device_get_softc(dev);
1731
1732         return (PHY_READ_2(sc, phy, reg));
1733 }
1734
1735 static int
1736 epic_miibus_writereg(dev, phy, reg, data)
1737         device_t dev;
1738         int phy, reg, data;
1739 {
1740         epic_softc_t *sc;
1741
1742         sc = device_get_softc(dev);
1743
1744         PHY_WRITE_2(sc, phy, reg, data);
1745
1746         return (0);
1747 }