sys/dev/netif/wb/if_wb.c

   1 /*
   2  * Copyright (c) 1997, 1998
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_wb.c,v 1.26.2.6 2003/03/05 18:42:34 njl Exp $
  33  * $DragonFly: src/sys/dev/netif/wb/if_wb.c,v 1.13 2004/07/29 08:46:23 dillon Exp $
  34  *
  35  * $FreeBSD: src/sys/pci/if_wb.c,v 1.26.2.6 2003/03/05 18:42:34 njl Exp $
  36  */
  37
  38 /*
  39  * Winbond fast ethernet PCI NIC driver
  40  *
  41  * Supports various cheap network adapters based on the Winbond W89C840F
  42  * fast ethernet controller chip. This includes adapters manufactured by
  43  * Winbond itself and some made by Linksys.
  44  *
  45  * Written by Bill Paul <wpaul@ctr.columbia.edu>
  46  * Electrical Engineering Department
  47  * Columbia University, New York City
  48  */
  49
  50 /*
  51  * The Winbond W89C840F chip is a bus master; in some ways it resembles
  52  * a DEC 'tulip' chip, only not as complicated. Unfortunately, it has
  53  * one major difference which is that while the registers do many of
  54  * the same things as a tulip adapter, the offsets are different: where
  55  * tulip registers are typically spaced 8 bytes apart, the Winbond
  56  * registers are spaced 4 bytes apart. The receiver filter is also
  57  * programmed differently.
  58  *
  59  * Like the tulip, the Winbond chip uses small descriptors containing
  60  * a status word, a control word and 32-bit areas that can either be used
  61  * to point to two external data blocks, or to point to a single block
  62  * and another descriptor in a linked list. Descriptors can be grouped
  63  * together in blocks to form fixed length rings or can be chained
  64  * together in linked lists. A single packet may be spread out over
  65  * several descriptors if necessary.
  66  *
  67  * For the receive ring, this driver uses a linked list of descriptors,
  68  * each pointing to a single mbuf cluster buffer, which us large enough
  69  * to hold an entire packet. The link list is looped back to created a
  70  * closed ring.
  71  *
  72  * For transmission, the driver creates a linked list of 'super descriptors'
  73  * which each contain several individual descriptors linked toghether.
  74  * Each 'super descriptor' contains WB_MAXFRAGS descriptors, which we
  75  * abuse as fragment pointers. This allows us to use a buffer managment
  76  * scheme very similar to that used in the ThunderLAN and Etherlink XL
  77  * drivers.
  78  *
  79  * Autonegotiation is performed using the external PHY via the MII bus.
  80  * The sample boards I have all use a Davicom PHY.
  81  *
  82  * Note: the author of the Linux driver for the Winbond chip alludes
  83  * to some sort of flaw in the chip's design that seems to mandate some
  84  * drastic workaround which signigicantly impairs transmit performance.
  85  * I have no idea what he's on about: transmit performance with all
  86  * three of my test boards seems fine.
  87  */
  88
  89 #include "opt_bdg.h"
  90
  91 #include <sys/param.h>
  92 #include <sys/systm.h>
  93 #include <sys/sockio.h>
  94 #include <sys/mbuf.h>
  95 #include <sys/malloc.h>
  96 #include <sys/kernel.h>
  97 #include <sys/socket.h>
  98 #include <sys/queue.h>
  99
 100 #include <net/if.h>
 101 #include <net/if_arp.h>
 102 #include <net/ethernet.h>
 103 #include <net/if_dl.h>
 104 #include <net/if_media.h>
 105
 106 #include <net/bpf.h>
 107
 108 #include <vm/vm.h>              /* for vtophys */
 109 #include <vm/pmap.h>            /* for vtophys */
 110 #include <machine/clock.h>      /* for DELAY */
 111 #include <machine/bus_memio.h>
 112 #include <machine/bus_pio.h>
 113 #include <machine/bus.h>
 114 #include <machine/resource.h>
 115 #include <sys/bus.h>
 116 #include <sys/rman.h>
 117
 118 #include <bus/pci/pcireg.h>
 119 #include <bus/pci/pcivar.h>
 120
 121 #include "../mii_layer/mii.h"
 122 #include "../mii_layer/miivar.h"
 123
 124 /* "controller miibus0" required.  See GENERIC if you get errors here. */
 125 #include "miibus_if.h"
 126
 127 #define WB_USEIOSPACE
 128
 129 #include "if_wbreg.h"
 130
 131 /*
 132  * Various supported device vendors/types and their names.
 133  */
 134 static struct wb_type wb_devs[] = {
 135         { WB_VENDORID, WB_DEVICEID_840F,
 136                 "Winbond W89C840F 10/100BaseTX" },
 137         { CP_VENDORID, CP_DEVICEID_RL100,
 138                 "Compex RL100-ATX 10/100baseTX" },
 139         { 0, 0, NULL }
 140 };
 141
 142 static int wb_probe             (device_t);
 143 static int wb_attach            (device_t);
 144 static int wb_detach            (device_t);
 145
 146 static void wb_bfree            (caddr_t, u_int);
 147 static int wb_newbuf            (struct wb_softc *,
 148                                         struct wb_chain_onefrag *,
 149                                         struct mbuf *);
 150 static int wb_encap             (struct wb_softc *, struct wb_chain *,
 151                                         struct mbuf *);
 152
 153 static void wb_rxeof            (struct wb_softc *);
 154 static void wb_rxeoc            (struct wb_softc *);
 155 static void wb_txeof            (struct wb_softc *);
 156 static void wb_txeoc            (struct wb_softc *);
 157 static void wb_intr             (void *);
 158 static void wb_tick             (void *);
 159 static void wb_start            (struct ifnet *);
 160 static int wb_ioctl             (struct ifnet *, u_long, caddr_t,
 161                                         struct ucred *);
 162 static void wb_init             (void *);
 163 static void wb_stop             (struct wb_softc *);
 164 static void wb_watchdog         (struct ifnet *);
 165 static void wb_shutdown         (device_t);
 166 static int wb_ifmedia_upd       (struct ifnet *);
 167 static void wb_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
 168
 169 static void wb_eeprom_putbyte   (struct wb_softc *, int);
 170 static void wb_eeprom_getword   (struct wb_softc *, int, u_int16_t *);
 171 static void wb_read_eeprom      (struct wb_softc *, caddr_t, int,
 172                                                         int, int);
 173 static void wb_mii_sync         (struct wb_softc *);
 174 static void wb_mii_send         (struct wb_softc *, u_int32_t, int);
 175 static int wb_mii_readreg       (struct wb_softc *, struct wb_mii_frame *);
 176 static int wb_mii_writereg      (struct wb_softc *, struct wb_mii_frame *);
 177
 178 static void wb_setcfg           (struct wb_softc *, u_int32_t);
 179 static u_int8_t wb_calchash     (caddr_t);
 180 static void wb_setmulti         (struct wb_softc *);
 181 static void wb_reset            (struct wb_softc *);
 182 static void wb_fixmedia         (struct wb_softc *);
 183 static int wb_list_rx_init      (struct wb_softc *);
 184 static int wb_list_tx_init      (struct wb_softc *);
 185
 186 static int wb_miibus_readreg    (device_t, int, int);
 187 static int wb_miibus_writereg   (device_t, int, int, int);
 188 static void wb_miibus_statchg   (device_t);
 189
 190 #ifdef WB_USEIOSPACE
 191 #define WB_RES                  SYS_RES_IOPORT
 192 #define WB_RID                  WB_PCI_LOIO
 193 #else
 194 #define WB_RES                  SYS_RES_MEMORY
 195 #define WB_RID                  WB_PCI_LOMEM
 196 #endif
 197
 198 static device_method_t wb_methods[] = {
 199         /* Device interface */
 200         DEVMETHOD(device_probe,         wb_probe),
 201         DEVMETHOD(device_attach,        wb_attach),
 202         DEVMETHOD(device_detach,        wb_detach),
 203         DEVMETHOD(device_shutdown,      wb_shutdown),
 204
 205         /* bus interface, for miibus */
 206         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 207         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 208
 209         /* MII interface */
 210         DEVMETHOD(miibus_readreg,       wb_miibus_readreg),
 211         DEVMETHOD(miibus_writereg,      wb_miibus_writereg),
 212         DEVMETHOD(miibus_statchg,       wb_miibus_statchg),
 213         { 0, 0 }
 214 };
 215
 216 static driver_t wb_driver = {
 217         "wb",
 218         wb_methods,
 219         sizeof(struct wb_softc)
 220 };
 221
 222 static devclass_t wb_devclass;
 223
 224 DECLARE_DUMMY_MODULE(if_wb);
 225 DRIVER_MODULE(if_wb, pci, wb_driver, wb_devclass, 0, 0);
 226 DRIVER_MODULE(miibus, wb, miibus_driver, miibus_devclass, 0, 0);
 227
 228 #define WB_SETBIT(sc, reg, x)                           \
 229         CSR_WRITE_4(sc, reg,                            \
 230                 CSR_READ_4(sc, reg) | x)
 231
 232 #define WB_CLRBIT(sc, reg, x)                           \
 233         CSR_WRITE_4(sc, reg,                            \
 234                 CSR_READ_4(sc, reg) & ~x)
 235
 236 #define SIO_SET(x)                                      \
 237         CSR_WRITE_4(sc, WB_SIO,                         \
 238                 CSR_READ_4(sc, WB_SIO) | x)
 239
 240 #define SIO_CLR(x)                                      \
 241         CSR_WRITE_4(sc, WB_SIO,                         \
 242                 CSR_READ_4(sc, WB_SIO) & ~x)
 243
 244 /*
 245  * Send a read command and address to the EEPROM, check for ACK.
 246  */
 247 static void wb_eeprom_putbyte(sc, addr)
 248         struct wb_softc         *sc;
 249         int                     addr;
 250 {
 251         int             d, i;
 252
 253         d = addr | WB_EECMD_READ;
 254
 255         /*
 256          * Feed in each bit and stobe the clock.
 257          */
 258         for (i = 0x400; i; i >>= 1) {
 259                 if (d & i) {
 260                         SIO_SET(WB_SIO_EE_DATAIN);
 261                 } else {
 262                         SIO_CLR(WB_SIO_EE_DATAIN);
 263                 }
 264                 DELAY(100);
 265                 SIO_SET(WB_SIO_EE_CLK);
 266                 DELAY(150);
 267                 SIO_CLR(WB_SIO_EE_CLK);
 268                 DELAY(100);
 269         }
 270
 271         return;
 272 }
 273
 274 /*
 275  * Read a word of data stored in the EEPROM at address 'addr.'
 276  */
 277 static void wb_eeprom_getword(sc, addr, dest)
 278         struct wb_softc         *sc;
 279         int                     addr;
 280         u_int16_t               *dest;
 281 {
 282         int             i;
 283         u_int16_t               word = 0;
 284
 285         /* Enter EEPROM access mode. */
 286         CSR_WRITE_4(sc, WB_SIO, WB_SIO_EESEL|WB_SIO_EE_CS);
 287
 288         /*
 289          * Send address of word we want to read.
 290          */
 291         wb_eeprom_putbyte(sc, addr);
 292
 293         CSR_WRITE_4(sc, WB_SIO, WB_SIO_EESEL|WB_SIO_EE_CS);
 294
 295         /*
 296          * Start reading bits from EEPROM.
 297          */
 298         for (i = 0x8000; i; i >>= 1) {
 299                 SIO_SET(WB_SIO_EE_CLK);
 300                 DELAY(100);
 301                 if (CSR_READ_4(sc, WB_SIO) & WB_SIO_EE_DATAOUT)
 302                         word |= i;
 303                 SIO_CLR(WB_SIO_EE_CLK);
 304                 DELAY(100);
 305         }
 306
 307         /* Turn off EEPROM access mode. */
 308         CSR_WRITE_4(sc, WB_SIO, 0);
 309
 310         *dest = word;
 311
 312         return;
 313 }
 314
 315 /*
 316  * Read a sequence of words from the EEPROM.
 317  */
 318 static void wb_read_eeprom(sc, dest, off, cnt, swap)
 319         struct wb_softc         *sc;
 320         caddr_t                 dest;
 321         int                     off;
 322         int                     cnt;
 323         int                     swap;
 324 {
 325         int                     i;
 326         u_int16_t               word = 0, *ptr;
 327
 328         for (i = 0; i < cnt; i++) {
 329                 wb_eeprom_getword(sc, off + i, &word);
 330                 ptr = (u_int16_t *)(dest + (i * 2));
 331                 if (swap)
 332                         *ptr = ntohs(word);
 333                 else
 334                         *ptr = word;
 335         }
 336
 337         return;
 338 }
 339
 340 /*
 341  * Sync the PHYs by setting data bit and strobing the clock 32 times.
 342  */
 343 static void wb_mii_sync(sc)
 344         struct wb_softc         *sc;
 345 {
 346         int             i;
 347
 348         SIO_SET(WB_SIO_MII_DIR|WB_SIO_MII_DATAIN);
 349
 350         for (i = 0; i < 32; i++) {
 351                 SIO_SET(WB_SIO_MII_CLK);
 352                 DELAY(1);
 353                 SIO_CLR(WB_SIO_MII_CLK);
 354                 DELAY(1);
 355         }
 356
 357         return;
 358 }
 359
 360 /*
 361  * Clock a series of bits through the MII.
 362  */
 363 static void wb_mii_send(sc, bits, cnt)
 364         struct wb_softc         *sc;
 365         u_int32_t               bits;
 366         int                     cnt;
 367 {
 368         int                     i;
 369
 370         SIO_CLR(WB_SIO_MII_CLK);
 371
 372         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
 373                 if (bits & i) {
 374                         SIO_SET(WB_SIO_MII_DATAIN);
 375                 } else {
 376                         SIO_CLR(WB_SIO_MII_DATAIN);
 377                 }
 378                 DELAY(1);
 379                 SIO_CLR(WB_SIO_MII_CLK);
 380                 DELAY(1);
 381                 SIO_SET(WB_SIO_MII_CLK);
 382         }
 383 }
 384
 385 /*
 386  * Read an PHY register through the MII.
 387  */
 388 static int wb_mii_readreg(sc, frame)
 389         struct wb_softc         *sc;
 390         struct wb_mii_frame     *frame;
 391
 392 {
 393         int                     i, ack, s;
 394
 395         s = splimp();
 396
 397         /*
 398          * Set up frame for RX.
 399          */
 400         frame->mii_stdelim = WB_MII_STARTDELIM;
 401         frame->mii_opcode = WB_MII_READOP;
 402         frame->mii_turnaround = 0;
 403         frame->mii_data = 0;
 404
 405         CSR_WRITE_4(sc, WB_SIO, 0);
 406
 407         /*
 408          * Turn on data xmit.
 409          */
 410         SIO_SET(WB_SIO_MII_DIR);
 411
 412         wb_mii_sync(sc);
 413
 414         /*
 415          * Send command/address info.
 416          */
 417         wb_mii_send(sc, frame->mii_stdelim, 2);
 418         wb_mii_send(sc, frame->mii_opcode, 2);
 419         wb_mii_send(sc, frame->mii_phyaddr, 5);
 420         wb_mii_send(sc, frame->mii_regaddr, 5);
 421
 422         /* Idle bit */
 423         SIO_CLR((WB_SIO_MII_CLK|WB_SIO_MII_DATAIN));
 424         DELAY(1);
 425         SIO_SET(WB_SIO_MII_CLK);
 426         DELAY(1);
 427
 428         /* Turn off xmit. */
 429         SIO_CLR(WB_SIO_MII_DIR);
 430         /* Check for ack */
 431         SIO_CLR(WB_SIO_MII_CLK);
 432         DELAY(1);
 433         ack = CSR_READ_4(sc, WB_SIO) & WB_SIO_MII_DATAOUT;
 434         SIO_SET(WB_SIO_MII_CLK);
 435         DELAY(1);
 436         SIO_CLR(WB_SIO_MII_CLK);
 437         DELAY(1);
 438         SIO_SET(WB_SIO_MII_CLK);
 439         DELAY(1);
 440
 441         /*
 442          * Now try reading data bits. If the ack failed, we still
 443          * need to clock through 16 cycles to keep the PHY(s) in sync.
 444          */
 445         if (ack) {
 446                 for(i = 0; i < 16; i++) {
 447                         SIO_CLR(WB_SIO_MII_CLK);
 448                         DELAY(1);
 449                         SIO_SET(WB_SIO_MII_CLK);
 450                         DELAY(1);
 451                 }
 452                 goto fail;
 453         }
 454
 455         for (i = 0x8000; i; i >>= 1) {
 456                 SIO_CLR(WB_SIO_MII_CLK);
 457                 DELAY(1);
 458                 if (!ack) {
 459                         if (CSR_READ_4(sc, WB_SIO) & WB_SIO_MII_DATAOUT)
 460                                 frame->mii_data |= i;
 461                         DELAY(1);
 462                 }
 463                 SIO_SET(WB_SIO_MII_CLK);
 464                 DELAY(1);
 465         }
 466
 467 fail:
 468
 469         SIO_CLR(WB_SIO_MII_CLK);
 470         DELAY(1);
 471         SIO_SET(WB_SIO_MII_CLK);
 472         DELAY(1);
 473
 474         splx(s);
 475
 476         if (ack)
 477                 return(1);
 478         return(0);
 479 }
 480
 481 /*
 482  * Write to a PHY register through the MII.
 483  */
 484 static int wb_mii_writereg(sc, frame)
 485         struct wb_softc         *sc;
 486         struct wb_mii_frame     *frame;
 487
 488 {
 489         int                     s;
 490
 491         s = splimp();
 492         /*
 493          * Set up frame for TX.
 494          */
 495
 496         frame->mii_stdelim = WB_MII_STARTDELIM;
 497         frame->mii_opcode = WB_MII_WRITEOP;
 498         frame->mii_turnaround = WB_MII_TURNAROUND;
 499
 500         /*
 501          * Turn on data output.
 502          */
 503         SIO_SET(WB_SIO_MII_DIR);
 504
 505         wb_mii_sync(sc);
 506
 507         wb_mii_send(sc, frame->mii_stdelim, 2);
 508         wb_mii_send(sc, frame->mii_opcode, 2);
 509         wb_mii_send(sc, frame->mii_phyaddr, 5);
 510         wb_mii_send(sc, frame->mii_regaddr, 5);
 511         wb_mii_send(sc, frame->mii_turnaround, 2);
 512         wb_mii_send(sc, frame->mii_data, 16);
 513
 514         /* Idle bit. */
 515         SIO_SET(WB_SIO_MII_CLK);
 516         DELAY(1);
 517         SIO_CLR(WB_SIO_MII_CLK);
 518         DELAY(1);
 519
 520         /*
 521          * Turn off xmit.
 522          */
 523         SIO_CLR(WB_SIO_MII_DIR);
 524
 525         splx(s);
 526
 527         return(0);
 528 }
 529
 530 static int wb_miibus_readreg(dev, phy, reg)
 531         device_t                dev;
 532         int                     phy, reg;
 533 {
 534         struct wb_softc         *sc;
 535         struct wb_mii_frame     frame;
 536
 537         sc = device_get_softc(dev);
 538
 539         bzero((char *)&frame, sizeof(frame));
 540
 541         frame.mii_phyaddr = phy;
 542         frame.mii_regaddr = reg;
 543         wb_mii_readreg(sc, &frame);
 544
 545         return(frame.mii_data);
 546 }
 547
 548 static int wb_miibus_writereg(dev, phy, reg, data)
 549         device_t                dev;
 550         int                     phy, reg, data;
 551 {
 552         struct wb_softc         *sc;
 553         struct wb_mii_frame     frame;
 554
 555         sc = device_get_softc(dev);
 556
 557         bzero((char *)&frame, sizeof(frame));
 558
 559         frame.mii_phyaddr = phy;
 560         frame.mii_regaddr = reg;
 561         frame.mii_data = data;
 562
 563         wb_mii_writereg(sc, &frame);
 564
 565         return(0);
 566 }
 567
 568 static void wb_miibus_statchg(dev)
 569         device_t                dev;
 570 {
 571         struct wb_softc         *sc;
 572         struct mii_data         *mii;
 573
 574         sc = device_get_softc(dev);
 575         mii = device_get_softc(sc->wb_miibus);
 576         wb_setcfg(sc, mii->mii_media_active);
 577
 578         return;
 579 }
 580
 581 static u_int8_t wb_calchash(addr)
 582         caddr_t                 addr;
 583 {
 584         u_int32_t               crc, carry;
 585         int                     i, j;
 586         u_int8_t                c;
 587
 588         /* Compute CRC for the address value. */
 589         crc = 0xFFFFFFFF; /* initial value */
 590
 591         for (i = 0; i < 6; i++) {
 592                 c = *(addr + i);
 593                 for (j = 0; j < 8; j++) {
 594                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
 595                         crc <<= 1;
 596                         c >>= 1;
 597                         if (carry)
 598                                 crc = (crc ^ 0x04c11db6) | carry;
 599                 }
 600         }
 601
 602         /*
 603          * return the filter bit position
 604          * Note: I arrived at the following nonsense
 605          * through experimentation. It's not the usual way to
 606          * generate the bit position but it's the only thing
 607          * I could come up with that works.
 608          */
 609         return(~(crc >> 26) & 0x0000003F);
 610 }
 611
 612 /*
 613  * Program the 64-bit multicast hash filter.
 614  */
 615 static void wb_setmulti(sc)
 616         struct wb_softc         *sc;
 617 {
 618         struct ifnet            *ifp;
 619         int                     h = 0;
 620         u_int32_t               hashes[2] = { 0, 0 };
 621         struct ifmultiaddr      *ifma;
 622         u_int32_t               rxfilt;
 623         int                     mcnt = 0;
 624
 625         ifp = &sc->arpcom.ac_if;
 626
 627         rxfilt = CSR_READ_4(sc, WB_NETCFG);
 628
 629         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
 630                 rxfilt |= WB_NETCFG_RX_MULTI;
 631                 CSR_WRITE_4(sc, WB_NETCFG, rxfilt);
 632                 CSR_WRITE_4(sc, WB_MAR0, 0xFFFFFFFF);
 633                 CSR_WRITE_4(sc, WB_MAR1, 0xFFFFFFFF);
 634                 return;
 635         }
 636
 637         /* first, zot all the existing hash bits */
 638         CSR_WRITE_4(sc, WB_MAR0, 0);
 639         CSR_WRITE_4(sc, WB_MAR1, 0);
 640
 641         /* now program new ones */
 642         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 643                                 ifma = ifma->ifma_link.le_next) {
 644                 if (ifma->ifma_addr->sa_family != AF_LINK)
 645                         continue;
 646                 h = wb_calchash(LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 647                 if (h < 32)
 648                         hashes[0] |= (1 << h);
 649                 else
 650                         hashes[1] |= (1 << (h - 32));
 651                 mcnt++;
 652         }
 653
 654         if (mcnt)
 655                 rxfilt |= WB_NETCFG_RX_MULTI;
 656         else
 657                 rxfilt &= ~WB_NETCFG_RX_MULTI;
 658
 659         CSR_WRITE_4(sc, WB_MAR0, hashes[0]);
 660         CSR_WRITE_4(sc, WB_MAR1, hashes[1]);
 661         CSR_WRITE_4(sc, WB_NETCFG, rxfilt);
 662
 663         return;
 664 }
 665
 666 /*
 667  * The Winbond manual states that in order to fiddle with the
 668  * 'full-duplex' and '100Mbps' bits in the netconfig register, we
 669  * first have to put the transmit and/or receive logic in the idle state.
 670  */
 671 static void wb_setcfg(sc, media)
 672         struct wb_softc         *sc;
 673         u_int32_t               media;
 674 {
 675         int                     i, restart = 0;
 676
 677         if (CSR_READ_4(sc, WB_NETCFG) & (WB_NETCFG_TX_ON|WB_NETCFG_RX_ON)) {
 678                 restart = 1;
 679                 WB_CLRBIT(sc, WB_NETCFG, (WB_NETCFG_TX_ON|WB_NETCFG_RX_ON));
 680
 681                 for (i = 0; i < WB_TIMEOUT; i++) {
 682                         DELAY(10);
 683                         if ((CSR_READ_4(sc, WB_ISR) & WB_ISR_TX_IDLE) &&
 684                                 (CSR_READ_4(sc, WB_ISR) & WB_ISR_RX_IDLE))
 685                                 break;
 686                 }
 687
 688                 if (i == WB_TIMEOUT)
 689                         printf("wb%d: failed to force tx and "
 690                                 "rx to idle state\n", sc->wb_unit);
 691         }
 692
 693         if (IFM_SUBTYPE(media) == IFM_10_T)
 694                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_100MBPS);
 695         else
 696                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_100MBPS);
 697
 698         if ((media & IFM_GMASK) == IFM_FDX)
 699                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_FULLDUPLEX);
 700         else
 701                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_FULLDUPLEX);
 702
 703         if (restart)
 704                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON|WB_NETCFG_RX_ON);
 705
 706         return;
 707 }
 708
 709 static void wb_reset(sc)
 710         struct wb_softc         *sc;
 711 {
 712         int             i;
 713         struct mii_data         *mii;
 714
 715         CSR_WRITE_4(sc, WB_NETCFG, 0);
 716         CSR_WRITE_4(sc, WB_BUSCTL, 0);
 717         CSR_WRITE_4(sc, WB_TXADDR, 0);
 718         CSR_WRITE_4(sc, WB_RXADDR, 0);
 719
 720         WB_SETBIT(sc, WB_BUSCTL, WB_BUSCTL_RESET);
 721         WB_SETBIT(sc, WB_BUSCTL, WB_BUSCTL_RESET);
 722
 723         for (i = 0; i < WB_TIMEOUT; i++) {
 724                 DELAY(10);
 725                 if (!(CSR_READ_4(sc, WB_BUSCTL) & WB_BUSCTL_RESET))
 726                         break;
 727         }
 728         if (i == WB_TIMEOUT)
 729                 printf("wb%d: reset never completed!\n", sc->wb_unit);
 730
 731         /* Wait a little while for the chip to get its brains in order. */
 732         DELAY(1000);
 733
 734         if (sc->wb_miibus == NULL)
 735                 return;
 736
 737         mii = device_get_softc(sc->wb_miibus);
 738         if (mii == NULL)
 739                 return;
 740
 741         if (mii->mii_instance) {
 742                 struct mii_softc        *miisc;
 743                 for (miisc = LIST_FIRST(&mii->mii_phys); miisc != NULL;
 744                                 miisc = LIST_NEXT(miisc, mii_list))
 745                         mii_phy_reset(miisc);
 746         }
 747
 748         return;
 749 }
 750
 751 static void wb_fixmedia(sc)
 752         struct wb_softc         *sc;
 753 {
 754         struct mii_data         *mii = NULL;
 755         struct ifnet            *ifp;
 756         u_int32_t               media;
 757
 758         if (sc->wb_miibus == NULL)
 759                 return;
 760
 761         mii = device_get_softc(sc->wb_miibus);
 762         ifp = &sc->arpcom.ac_if;
 763
 764         mii_pollstat(mii);
 765         if (IFM_SUBTYPE(mii->mii_media_active) == IFM_10_T) {
 766                 media = mii->mii_media_active & ~IFM_10_T;
 767                 media |= IFM_100_TX;
 768         } else if (IFM_SUBTYPE(mii->mii_media_active) == IFM_100_TX) {
 769                 media = mii->mii_media_active & ~IFM_100_TX;
 770                 media |= IFM_10_T;
 771         } else
 772                 return;
 773
 774         ifmedia_set(&mii->mii_media, media);
 775
 776         return;
 777 }
 778
 779 /*
 780  * Probe for a Winbond chip. Check the PCI vendor and device
 781  * IDs against our list and return a device name if we find a match.
 782  */
 783 static int wb_probe(dev)
 784         device_t                dev;
 785 {
 786         struct wb_type          *t;
 787
 788         t = wb_devs;
 789
 790         while(t->wb_name != NULL) {
 791                 if ((pci_get_vendor(dev) == t->wb_vid) &&
 792                     (pci_get_device(dev) == t->wb_did)) {
 793                         device_set_desc(dev, t->wb_name);
 794                         return(0);
 795                 }
 796                 t++;
 797         }
 798
 799         return(ENXIO);
 800 }
 801
 802 /*
 803  * Attach the interface. Allocate softc structures, do ifmedia
 804  * setup and ethernet/BPF attach.
 805  */
 806 static int wb_attach(dev)
 807         device_t                dev;
 808 {
 809         int                     s;
 810         u_char                  eaddr[ETHER_ADDR_LEN];
 811         u_int32_t               command;
 812         struct wb_softc         *sc;
 813         struct ifnet            *ifp;
 814         int                     unit, error = 0, rid;
 815
 816         s = splimp();
 817
 818         sc = device_get_softc(dev);
 819         unit = device_get_unit(dev);
 820
 821         /*
 822          * Handle power management nonsense.
 823          */
 824
 825         command = pci_read_config(dev, WB_PCI_CAPID, 4) & 0x000000FF;
 826         if (command == 0x01) {
 827
 828                 command = pci_read_config(dev, WB_PCI_PWRMGMTCTRL, 4);
 829                 if (command & WB_PSTATE_MASK) {
 830                         u_int32_t               iobase, membase, irq;
 831
 832                         /* Save important PCI config data. */
 833                         iobase = pci_read_config(dev, WB_PCI_LOIO, 4);
 834                         membase = pci_read_config(dev, WB_PCI_LOMEM, 4);
 835                         irq = pci_read_config(dev, WB_PCI_INTLINE, 4);
 836
 837                         /* Reset the power state. */
 838                         printf("wb%d: chip is in D%d power mode "
 839                         "-- setting to D0\n", unit, command & WB_PSTATE_MASK);
 840                         command &= 0xFFFFFFFC;
 841                         pci_write_config(dev, WB_PCI_PWRMGMTCTRL, command, 4);
 842
 843                         /* Restore PCI config data. */
 844                         pci_write_config(dev, WB_PCI_LOIO, iobase, 4);
 845                         pci_write_config(dev, WB_PCI_LOMEM, membase, 4);
 846                         pci_write_config(dev, WB_PCI_INTLINE, irq, 4);
 847                 }
 848         }
 849
 850         /*
 851          * Map control/status registers.
 852          */
 853         command = pci_read_config(dev, PCIR_COMMAND, 4);
 854         command |= (PCIM_CMD_PORTEN|PCIM_CMD_MEMEN|PCIM_CMD_BUSMASTEREN);
 855         pci_write_config(dev, PCIR_COMMAND, command, 4);
 856         command = pci_read_config(dev, PCIR_COMMAND, 4);
 857
 858 #ifdef WB_USEIOSPACE
 859         if (!(command & PCIM_CMD_PORTEN)) {
 860                 printf("wb%d: failed to enable I/O ports!\n", unit);
 861                 error = ENXIO;
 862                 goto fail;
 863         }
 864 #else
 865         if (!(command & PCIM_CMD_MEMEN)) {
 866                 printf("wb%d: failed to enable memory mapping!\n", unit);
 867                 error = ENXIO;
 868                 goto fail;
 869         }
 870 #endif
 871
 872         rid = WB_RID;
 873         sc->wb_res = bus_alloc_resource(dev, WB_RES, &rid,
 874             0, ~0, 1, RF_ACTIVE);
 875
 876         if (sc->wb_res == NULL) {
 877                 printf("wb%d: couldn't map ports/memory\n", unit);
 878                 error = ENXIO;
 879                 goto fail;
 880         }
 881
 882         sc->wb_btag = rman_get_bustag(sc->wb_res);
 883         sc->wb_bhandle = rman_get_bushandle(sc->wb_res);
 884
 885         /* Allocate interrupt */
 886         rid = 0;
 887         sc->wb_irq = bus_alloc_resource(dev, SYS_RES_IRQ, &rid, 0, ~0, 1,
 888             RF_SHAREABLE | RF_ACTIVE);
 889
 890         if (sc->wb_irq == NULL) {
 891                 printf("wb%d: couldn't map interrupt\n", unit);
 892                 bus_release_resource(dev, WB_RES, WB_RID, sc->wb_res);
 893                 error = ENXIO;
 894                 goto fail;
 895         }
 896
 897         error = bus_setup_intr(dev, sc->wb_irq, INTR_TYPE_NET,
 898             wb_intr, sc, &sc->wb_intrhand);
 899
 900         if (error) {
 901                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->wb_irq);
 902                 bus_release_resource(dev, WB_RES, WB_RID, sc->wb_res);
 903                 printf("wb%d: couldn't set up irq\n", unit);
 904                 goto fail;
 905         }
 906
 907         /* Save the cache line size. */
 908         sc->wb_cachesize = pci_read_config(dev, WB_PCI_CACHELEN, 4) & 0xFF;
 909
 910         /* Reset the adapter. */
 911         wb_reset(sc);
 912
 913         /*
 914          * Get station address from the EEPROM.
 915          */
 916         wb_read_eeprom(sc, (caddr_t)&eaddr, 0, 3, 0);
 917
 918         sc->wb_unit = unit;
 919
 920         sc->wb_ldata = contigmalloc(sizeof(struct wb_list_data) + 8, M_DEVBUF,
 921             M_NOWAIT, 0, 0xffffffff, PAGE_SIZE, 0);
 922
 923         if (sc->wb_ldata == NULL) {
 924                 printf("wb%d: no memory for list buffers!\n", unit);
 925                 bus_teardown_intr(dev, sc->wb_irq, sc->wb_intrhand);
 926                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->wb_irq);
 927                 bus_release_resource(dev, WB_RES, WB_RID, sc->wb_res);
 928                 error = ENXIO;
 929                 goto fail;
 930         }
 931
 932         bzero(sc->wb_ldata, sizeof(struct wb_list_data));
 933
 934         ifp = &sc->arpcom.ac_if;
 935         ifp->if_softc = sc;
 936         if_initname(ifp, "wb", unit);
 937         ifp->if_mtu = ETHERMTU;
 938         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 939         ifp->if_ioctl = wb_ioctl;
 940         ifp->if_start = wb_start;
 941         ifp->if_watchdog = wb_watchdog;
 942         ifp->if_init = wb_init;
 943         ifp->if_baudrate = 10000000;
 944         ifp->if_snd.ifq_maxlen = WB_TX_LIST_CNT - 1;
 945
 946         /*
 947          * Do MII setup.
 948          */
 949         if (mii_phy_probe(dev, &sc->wb_miibus,
 950             wb_ifmedia_upd, wb_ifmedia_sts)) {
 951                 contigfree(sc->wb_ldata_ptr, sizeof(struct wb_list_data) + 8,
 952                     M_DEVBUF);
 953                 bus_teardown_intr(dev, sc->wb_irq, sc->wb_intrhand);
 954                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->wb_irq);
 955                 bus_release_resource(dev, WB_RES, WB_RID, sc->wb_res);
 956                 error = ENXIO;
 957                 goto fail;
 958         }
 959
 960         /*
 961          * Call MI attach routine.
 962          */
 963         ether_ifattach(ifp, eaddr);
 964
 965 fail:
 966         if (error)
 967                 device_delete_child(dev, sc->wb_miibus);
 968         splx(s);
 969
 970         return(error);
 971 }
 972
 973 static int wb_detach(dev)
 974         device_t                dev;
 975 {
 976         struct wb_softc         *sc;
 977         struct ifnet            *ifp;
 978         int                     s;
 979
 980         s = splimp();
 981
 982         sc = device_get_softc(dev);
 983         ifp = &sc->arpcom.ac_if;
 984
 985         wb_stop(sc);
 986         ether_ifdetach(ifp);
 987
 988         /* Delete any miibus and phy devices attached to this interface */
 989         bus_generic_detach(dev);
 990         device_delete_child(dev, sc->wb_miibus);
 991
 992         bus_teardown_intr(dev, sc->wb_irq, sc->wb_intrhand);
 993         bus_release_resource(dev, SYS_RES_IRQ, 0, sc->wb_irq);
 994         bus_release_resource(dev, WB_RES, WB_RID, sc->wb_res);
 995
 996         contigfree(sc->wb_ldata_ptr, sizeof(struct wb_list_data) + 8,
 997             M_DEVBUF);
 998
 999         splx(s);
1000
1001         return(0);
1002 }
1003
1004 /*
1005  * Initialize the transmit descriptors.
1006  */
1007 static int wb_list_tx_init(sc)
1008         struct wb_softc         *sc;
1009 {
1010         struct wb_chain_data    *cd;
1011         struct wb_list_data     *ld;
1012         int                     i;
1013
1014         cd = &sc->wb_cdata;
1015         ld = sc->wb_ldata;
1016
1017         for (i = 0; i < WB_TX_LIST_CNT; i++) {
1018                 cd->wb_tx_chain[i].wb_ptr = &ld->wb_tx_list[i];
1019                 if (i == (WB_TX_LIST_CNT - 1)) {
1020                         cd->wb_tx_chain[i].wb_nextdesc =
1021                                 &cd->wb_tx_chain[0];
1022                 } else {
1023                         cd->wb_tx_chain[i].wb_nextdesc =
1024                                 &cd->wb_tx_chain[i + 1];
1025                 }
1026         }
1027
1028         cd->wb_tx_free = &cd->wb_tx_chain[0];
1029         cd->wb_tx_tail = cd->wb_tx_head = NULL;
1030
1031         return(0);
1032 }
1033
1034
1035 /*
1036  * Initialize the RX descriptors and allocate mbufs for them. Note that
1037  * we arrange the descriptors in a closed ring, so that the last descriptor
1038  * points back to the first.
1039  */
1040 static int wb_list_rx_init(sc)
1041         struct wb_softc         *sc;
1042 {
1043         struct wb_chain_data    *cd;
1044         struct wb_list_data     *ld;
1045         int                     i;
1046
1047         cd = &sc->wb_cdata;
1048         ld = sc->wb_ldata;
1049
1050         for (i = 0; i < WB_RX_LIST_CNT; i++) {
1051                 cd->wb_rx_chain[i].wb_ptr =
1052                         (struct wb_desc *)&ld->wb_rx_list[i];
1053                 cd->wb_rx_chain[i].wb_buf = (void *)&ld->wb_rxbufs[i];
1054                 if (wb_newbuf(sc, &cd->wb_rx_chain[i], NULL) == ENOBUFS)
1055                         return(ENOBUFS);
1056                 if (i == (WB_RX_LIST_CNT - 1)) {
1057                         cd->wb_rx_chain[i].wb_nextdesc = &cd->wb_rx_chain[0];
1058                         ld->wb_rx_list[i].wb_next =
1059                                         vtophys(&ld->wb_rx_list[0]);
1060                 } else {
1061                         cd->wb_rx_chain[i].wb_nextdesc =
1062                                         &cd->wb_rx_chain[i + 1];
1063                         ld->wb_rx_list[i].wb_next =
1064                                         vtophys(&ld->wb_rx_list[i + 1]);
1065                 }
1066         }
1067
1068         cd->wb_rx_head = &cd->wb_rx_chain[0];
1069
1070         return(0);
1071 }
1072
1073 static void wb_bfree(buf, size)
1074         caddr_t                 buf;
1075         u_int                   size;
1076 {
1077         return;
1078 }
1079
1080 /*
1081  * Initialize an RX descriptor and attach an MBUF cluster.
1082  */
1083 static int wb_newbuf(sc, c, m)
1084         struct wb_softc         *sc;
1085         struct wb_chain_onefrag *c;
1086         struct mbuf             *m;
1087 {
1088         struct mbuf             *m_new = NULL;
1089
1090         if (m == NULL) {
1091                 MGETHDR(m_new, MB_DONTWAIT, MT_DATA);
1092                 if (m_new == NULL)
1093                         return(ENOBUFS);
1094
1095                 m_new->m_data = m_new->m_ext.ext_buf = c->wb_buf;
1096                 m_new->m_flags |= M_EXT | M_EXT_OLD;
1097                 m_new->m_ext.ext_size = m_new->m_pkthdr.len =
1098                     m_new->m_len = WB_BUFBYTES;
1099                 m_new->m_ext.ext_nfree.old = wb_bfree;
1100                 m_new->m_ext.ext_nref.old = wb_bfree;
1101         } else {
1102                 m_new = m;
1103                 m_new->m_len = m_new->m_pkthdr.len = WB_BUFBYTES;
1104                 m_new->m_data = m_new->m_ext.ext_buf;
1105         }
1106
1107         m_adj(m_new, sizeof(u_int64_t));
1108
1109         c->wb_mbuf = m_new;
1110         c->wb_ptr->wb_data = vtophys(mtod(m_new, caddr_t));
1111         c->wb_ptr->wb_ctl = WB_RXCTL_RLINK | 1536;
1112         c->wb_ptr->wb_status = WB_RXSTAT;
1113
1114         return(0);
1115 }
1116
1117 /*
1118  * A frame has been uploaded: pass the resulting mbuf chain up to
1119  * the higher level protocols.
1120  */
1121 static void wb_rxeof(sc)
1122         struct wb_softc         *sc;
1123 {
1124         struct mbuf             *m = NULL;
1125         struct ifnet            *ifp;
1126         struct wb_chain_onefrag *cur_rx;
1127         int                     total_len = 0;
1128         u_int32_t               rxstat;
1129
1130         ifp = &sc->arpcom.ac_if;
1131
1132         while(!((rxstat = sc->wb_cdata.wb_rx_head->wb_ptr->wb_status) &
1133                                                         WB_RXSTAT_OWN)) {
1134                 struct mbuf             *m0 = NULL;
1135
1136                 cur_rx = sc->wb_cdata.wb_rx_head;
1137                 sc->wb_cdata.wb_rx_head = cur_rx->wb_nextdesc;
1138
1139                 m = cur_rx->wb_mbuf;
1140
1141                 if ((rxstat & WB_RXSTAT_MIIERR) ||
1142                     (WB_RXBYTES(cur_rx->wb_ptr->wb_status) < WB_MIN_FRAMELEN) ||
1143                     (WB_RXBYTES(cur_rx->wb_ptr->wb_status) > 1536) ||
1144                     !(rxstat & WB_RXSTAT_LASTFRAG) ||
1145                     !(rxstat & WB_RXSTAT_RXCMP)) {
1146                         ifp->if_ierrors++;
1147                         wb_newbuf(sc, cur_rx, m);
1148                         printf("wb%x: receiver babbling: possible chip "
1149                                 "bug, forcing reset\n", sc->wb_unit);
1150                         wb_fixmedia(sc);
1151                         wb_reset(sc);
1152                         wb_init(sc);
1153                         return;
1154                 }
1155
1156                 if (rxstat & WB_RXSTAT_RXERR) {
1157                         ifp->if_ierrors++;
1158                         wb_newbuf(sc, cur_rx, m);
1159                         break;
1160                 }
1161
1162                 /* No errors; receive the packet. */
1163                 total_len = WB_RXBYTES(cur_rx->wb_ptr->wb_status);
1164
1165                 /*
1166                  * XXX The Winbond chip includes the CRC with every
1167                  * received frame, and there's no way to turn this
1168                  * behavior off (at least, I can't find anything in
1169                  * the manual that explains how to do it) so we have
1170                  * to trim off the CRC manually.
1171                  */
1172                 total_len -= ETHER_CRC_LEN;
1173
1174                 m0 = m_devget(mtod(m, char *) - ETHER_ALIGN,
1175                      total_len + ETHER_ALIGN, 0, ifp, NULL);
1176                 wb_newbuf(sc, cur_rx, m);
1177                 if (m0 == NULL) {
1178                         ifp->if_ierrors++;
1179                         break;
1180                 }
1181                 m_adj(m0, ETHER_ALIGN);
1182                 m = m0;
1183
1184                 ifp->if_ipackets++;
1185                 (*ifp->if_input)(ifp, m);
1186         }
1187 }
1188
1189 void wb_rxeoc(sc)
1190         struct wb_softc         *sc;
1191 {
1192         wb_rxeof(sc);
1193
1194         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1195         CSR_WRITE_4(sc, WB_RXADDR, vtophys(&sc->wb_ldata->wb_rx_list[0]));
1196         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1197         if (CSR_READ_4(sc, WB_ISR) & WB_RXSTATE_SUSPEND)
1198                 CSR_WRITE_4(sc, WB_RXSTART, 0xFFFFFFFF);
1199
1200         return;
1201 }
1202
1203 /*
1204  * A frame was downloaded to the chip. It's safe for us to clean up
1205  * the list buffers.
1206  */
1207 static void wb_txeof(sc)
1208         struct wb_softc         *sc;
1209 {
1210         struct wb_chain         *cur_tx;
1211         struct ifnet            *ifp;
1212
1213         ifp = &sc->arpcom.ac_if;
1214
1215         /* Clear the timeout timer. */
1216         ifp->if_timer = 0;
1217
1218         if (sc->wb_cdata.wb_tx_head == NULL)
1219                 return;
1220
1221         /*
1222          * Go through our tx list and free mbufs for those
1223          * frames that have been transmitted.
1224          */
1225         while(sc->wb_cdata.wb_tx_head->wb_mbuf != NULL) {
1226                 u_int32_t               txstat;
1227
1228                 cur_tx = sc->wb_cdata.wb_tx_head;
1229                 txstat = WB_TXSTATUS(cur_tx);
1230
1231                 if ((txstat & WB_TXSTAT_OWN) || txstat == WB_UNSENT)
1232                         break;
1233
1234                 if (txstat & WB_TXSTAT_TXERR) {
1235                         ifp->if_oerrors++;
1236                         if (txstat & WB_TXSTAT_ABORT)
1237                                 ifp->if_collisions++;
1238                         if (txstat & WB_TXSTAT_LATECOLL)
1239                                 ifp->if_collisions++;
1240                 }
1241
1242                 ifp->if_collisions += (txstat & WB_TXSTAT_COLLCNT) >> 3;
1243
1244                 ifp->if_opackets++;
1245                 m_freem(cur_tx->wb_mbuf);
1246                 cur_tx->wb_mbuf = NULL;
1247
1248                 if (sc->wb_cdata.wb_tx_head == sc->wb_cdata.wb_tx_tail) {
1249                         sc->wb_cdata.wb_tx_head = NULL;
1250                         sc->wb_cdata.wb_tx_tail = NULL;
1251                         break;
1252                 }
1253
1254                 sc->wb_cdata.wb_tx_head = cur_tx->wb_nextdesc;
1255         }
1256
1257         return;
1258 }
1259
1260 /*
1261  * TX 'end of channel' interrupt handler.
1262  */
1263 static void wb_txeoc(sc)
1264         struct wb_softc         *sc;
1265 {
1266         struct ifnet            *ifp;
1267
1268         ifp = &sc->arpcom.ac_if;
1269
1270         ifp->if_timer = 0;
1271
1272         if (sc->wb_cdata.wb_tx_head == NULL) {
1273                 ifp->if_flags &= ~IFF_OACTIVE;
1274                 sc->wb_cdata.wb_tx_tail = NULL;
1275         } else {
1276                 if (WB_TXOWN(sc->wb_cdata.wb_tx_head) == WB_UNSENT) {
1277                         WB_TXOWN(sc->wb_cdata.wb_tx_head) = WB_TXSTAT_OWN;
1278                         ifp->if_timer = 5;
1279                         CSR_WRITE_4(sc, WB_TXSTART, 0xFFFFFFFF);
1280                 }
1281         }
1282
1283         return;
1284 }
1285
1286 static void wb_intr(arg)
1287         void                    *arg;
1288 {
1289         struct wb_softc         *sc;
1290         struct ifnet            *ifp;
1291         u_int32_t               status;
1292
1293         sc = arg;
1294         ifp = &sc->arpcom.ac_if;
1295
1296         if (!(ifp->if_flags & IFF_UP))
1297                 return;
1298
1299         /* Disable interrupts. */
1300         CSR_WRITE_4(sc, WB_IMR, 0x00000000);
1301
1302         for (;;) {
1303
1304                 status = CSR_READ_4(sc, WB_ISR);
1305                 if (status)
1306                         CSR_WRITE_4(sc, WB_ISR, status);
1307
1308                 if ((status & WB_INTRS) == 0)
1309                         break;
1310
1311                 if ((status & WB_ISR_RX_NOBUF) || (status & WB_ISR_RX_ERR)) {
1312                         ifp->if_ierrors++;
1313                         wb_reset(sc);
1314                         if (status & WB_ISR_RX_ERR)
1315                                 wb_fixmedia(sc);
1316                         wb_init(sc);
1317                         continue;
1318                 }
1319
1320                 if (status & WB_ISR_RX_OK)
1321                         wb_rxeof(sc);
1322
1323                 if (status & WB_ISR_RX_IDLE)
1324                         wb_rxeoc(sc);
1325
1326                 if (status & WB_ISR_TX_OK)
1327                         wb_txeof(sc);
1328
1329                 if (status & WB_ISR_TX_NOBUF)
1330                         wb_txeoc(sc);
1331
1332                 if (status & WB_ISR_TX_IDLE) {
1333                         wb_txeof(sc);
1334                         if (sc->wb_cdata.wb_tx_head != NULL) {
1335                                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1336                                 CSR_WRITE_4(sc, WB_TXSTART, 0xFFFFFFFF);
1337                         }
1338                 }
1339
1340                 if (status & WB_ISR_TX_UNDERRUN) {
1341                         ifp->if_oerrors++;
1342                         wb_txeof(sc);
1343                         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1344                         /* Jack up TX threshold */
1345                         sc->wb_txthresh += WB_TXTHRESH_CHUNK;
1346                         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_THRESH);
1347                         WB_SETBIT(sc, WB_NETCFG, WB_TXTHRESH(sc->wb_txthresh));
1348                         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1349                 }
1350
1351                 if (status & WB_ISR_BUS_ERR) {
1352                         wb_reset(sc);
1353                         wb_init(sc);
1354                 }
1355
1356         }
1357
1358         /* Re-enable interrupts. */
1359         CSR_WRITE_4(sc, WB_IMR, WB_INTRS);
1360
1361         if (ifp->if_snd.ifq_head != NULL) {
1362                 wb_start(ifp);
1363         }
1364
1365         return;
1366 }
1367
1368 static void wb_tick(xsc)
1369         void                    *xsc;
1370 {
1371         struct wb_softc         *sc;
1372         struct mii_data         *mii;
1373         int                     s;
1374
1375         s = splimp();
1376
1377         sc = xsc;
1378         mii = device_get_softc(sc->wb_miibus);
1379
1380         mii_tick(mii);
1381
1382         sc->wb_stat_ch = timeout(wb_tick, sc, hz);
1383
1384         splx(s);
1385
1386         return;
1387 }
1388
1389 /*
1390  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
1391  * pointers to the fragment pointers.
1392  */
1393 static int wb_encap(sc, c, m_head)
1394         struct wb_softc         *sc;
1395         struct wb_chain         *c;
1396         struct mbuf             *m_head;
1397 {
1398         int                     frag = 0;
1399         struct wb_desc          *f = NULL;
1400         int                     total_len;
1401         struct mbuf             *m;
1402
1403         /*
1404          * Start packing the mbufs in this chain into
1405          * the fragment pointers. Stop when we run out
1406          * of fragments or hit the end of the mbuf chain.
1407          */
1408         m = m_head;
1409         total_len = 0;
1410
1411         for (m = m_head, frag = 0; m != NULL; m = m->m_next) {
1412                 if (m->m_len != 0) {
1413                         if (frag == WB_MAXFRAGS)
1414                                 break;
1415                         total_len += m->m_len;
1416                         f = &c->wb_ptr->wb_frag[frag];
1417                         f->wb_ctl = WB_TXCTL_TLINK | m->m_len;
1418                         if (frag == 0) {
1419                                 f->wb_ctl |= WB_TXCTL_FIRSTFRAG;
1420                                 f->wb_status = 0;
1421                         } else
1422                                 f->wb_status = WB_TXSTAT_OWN;
1423                         f->wb_next = vtophys(&c->wb_ptr->wb_frag[frag + 1]);
1424                         f->wb_data = vtophys(mtod(m, vm_offset_t));
1425                         frag++;
1426                 }
1427         }
1428
1429         /*
1430          * Handle special case: we used up all 16 fragments,
1431          * but we have more mbufs left in the chain. Copy the
1432          * data into an mbuf cluster. Note that we don't
1433          * bother clearing the values in the other fragment
1434          * pointers/counters; it wouldn't gain us anything,
1435          * and would waste cycles.
1436          */
1437         if (m != NULL) {
1438                 struct mbuf             *m_new = NULL;
1439
1440                 MGETHDR(m_new, MB_DONTWAIT, MT_DATA);
1441                 if (m_new == NULL)
1442                         return(1);
1443                 if (m_head->m_pkthdr.len > MHLEN) {
1444                         MCLGET(m_new, MB_DONTWAIT);
1445                         if (!(m_new->m_flags & M_EXT)) {
1446                                 m_freem(m_new);
1447                                 return(1);
1448                         }
1449                 }
1450                 m_copydata(m_head, 0, m_head->m_pkthdr.len,
1451                                         mtod(m_new, caddr_t));
1452                 m_new->m_pkthdr.len = m_new->m_len = m_head->m_pkthdr.len;
1453                 m_freem(m_head);
1454                 m_head = m_new;
1455                 f = &c->wb_ptr->wb_frag[0];
1456                 f->wb_status = 0;
1457                 f->wb_data = vtophys(mtod(m_new, caddr_t));
1458                 f->wb_ctl = total_len = m_new->m_len;
1459                 f->wb_ctl |= WB_TXCTL_TLINK|WB_TXCTL_FIRSTFRAG;
1460                 frag = 1;
1461         }
1462
1463         if (total_len < WB_MIN_FRAMELEN) {
1464                 f = &c->wb_ptr->wb_frag[frag];
1465                 f->wb_ctl = WB_MIN_FRAMELEN - total_len;
1466                 f->wb_data = vtophys(&sc->wb_cdata.wb_pad);
1467                 f->wb_ctl |= WB_TXCTL_TLINK;
1468                 f->wb_status = WB_TXSTAT_OWN;
1469                 frag++;
1470         }
1471
1472         c->wb_mbuf = m_head;
1473         c->wb_lastdesc = frag - 1;
1474         WB_TXCTL(c) |= WB_TXCTL_LASTFRAG;
1475         WB_TXNEXT(c) = vtophys(&c->wb_nextdesc->wb_ptr->wb_frag[0]);
1476
1477         return(0);
1478 }
1479
1480 /*
1481  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
1482  * to the mbuf data regions directly in the transmit lists. We also save a
1483  * copy of the pointers since the transmit list fragment pointers are
1484  * physical addresses.
1485  */
1486
1487 static void wb_start(ifp)
1488         struct ifnet            *ifp;
1489 {
1490         struct wb_softc         *sc;
1491         struct mbuf             *m_head = NULL;
1492         struct wb_chain         *cur_tx = NULL, *start_tx;
1493
1494         sc = ifp->if_softc;
1495
1496         /*
1497          * Check for an available queue slot. If there are none,
1498          * punt.
1499          */
1500         if (sc->wb_cdata.wb_tx_free->wb_mbuf != NULL) {
1501                 ifp->if_flags |= IFF_OACTIVE;
1502                 return;
1503         }
1504
1505         start_tx = sc->wb_cdata.wb_tx_free;
1506
1507         while(sc->wb_cdata.wb_tx_free->wb_mbuf == NULL) {
1508                 IF_DEQUEUE(&ifp->if_snd, m_head);
1509                 if (m_head == NULL)
1510                         break;
1511
1512                 /* Pick a descriptor off the free list. */
1513                 cur_tx = sc->wb_cdata.wb_tx_free;
1514                 sc->wb_cdata.wb_tx_free = cur_tx->wb_nextdesc;
1515
1516                 /* Pack the data into the descriptor. */
1517                 wb_encap(sc, cur_tx, m_head);
1518
1519                 if (cur_tx != start_tx)
1520                         WB_TXOWN(cur_tx) = WB_TXSTAT_OWN;
1521
1522                 /*
1523                  * If there's a BPF listener, bounce a copy of this frame
1524                  * to him.
1525                  */
1526                 if (ifp->if_bpf)
1527                         bpf_mtap(ifp, cur_tx->wb_mbuf);
1528         }
1529
1530         /*
1531          * If there are no packets queued, bail.
1532          */
1533         if (cur_tx == NULL)
1534                 return;
1535
1536         /*
1537          * Place the request for the upload interrupt
1538          * in the last descriptor in the chain. This way, if
1539          * we're chaining several packets at once, we'll only
1540          * get an interupt once for the whole chain rather than
1541          * once for each packet.
1542          */
1543         WB_TXCTL(cur_tx) |= WB_TXCTL_FINT;
1544         cur_tx->wb_ptr->wb_frag[0].wb_ctl |= WB_TXCTL_FINT;
1545         sc->wb_cdata.wb_tx_tail = cur_tx;
1546
1547         if (sc->wb_cdata.wb_tx_head == NULL) {
1548                 sc->wb_cdata.wb_tx_head = start_tx;
1549                 WB_TXOWN(start_tx) = WB_TXSTAT_OWN;
1550                 CSR_WRITE_4(sc, WB_TXSTART, 0xFFFFFFFF);
1551         } else {
1552                 /*
1553                  * We need to distinguish between the case where
1554                  * the own bit is clear because the chip cleared it
1555                  * and where the own bit is clear because we haven't
1556                  * set it yet. The magic value WB_UNSET is just some
1557                  * ramdomly chosen number which doesn't have the own
1558                  * bit set. When we actually transmit the frame, the
1559                  * status word will have _only_ the own bit set, so
1560                  * the txeoc handler will be able to tell if it needs
1561                  * to initiate another transmission to flush out pending
1562                  * frames.
1563                  */
1564                 WB_TXOWN(start_tx) = WB_UNSENT;
1565         }
1566
1567         /*
1568          * Set a timeout in case the chip goes out to lunch.
1569          */
1570         ifp->if_timer = 5;
1571
1572         return;
1573 }
1574
1575 static void wb_init(xsc)
1576         void                    *xsc;
1577 {
1578         struct wb_softc         *sc = xsc;
1579         struct ifnet            *ifp = &sc->arpcom.ac_if;
1580         int                     s, i;
1581         struct mii_data         *mii;
1582
1583         s = splimp();
1584
1585         mii = device_get_softc(sc->wb_miibus);
1586
1587         /*
1588          * Cancel pending I/O and free all RX/TX buffers.
1589          */
1590         wb_stop(sc);
1591         wb_reset(sc);
1592
1593         sc->wb_txthresh = WB_TXTHRESH_INIT;
1594
1595         /*
1596          * Set cache alignment and burst length.
1597          */
1598 #ifdef foo
1599         CSR_WRITE_4(sc, WB_BUSCTL, WB_BUSCTL_CONFIG);
1600         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_THRESH);
1601         WB_SETBIT(sc, WB_NETCFG, WB_TXTHRESH(sc->wb_txthresh));
1602 #endif
1603
1604         CSR_WRITE_4(sc, WB_BUSCTL, WB_BUSCTL_MUSTBEONE|WB_BUSCTL_ARBITRATION);
1605         WB_SETBIT(sc, WB_BUSCTL, WB_BURSTLEN_16LONG);
1606         switch(sc->wb_cachesize) {
1607         case 32:
1608                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_32LONG);
1609                 break;
1610         case 16:
1611                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_16LONG);
1612                 break;
1613         case 8:
1614                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_8LONG);
1615                 break;
1616         case 0:
1617         default:
1618                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_NONE);
1619                 break;
1620         }
1621
1622         /* This doesn't tend to work too well at 100Mbps. */
1623         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_EARLY_ON);
1624
1625         /* Init our MAC address */
1626         for (i = 0; i < ETHER_ADDR_LEN; i++) {
1627                 CSR_WRITE_1(sc, WB_NODE0 + i, sc->arpcom.ac_enaddr[i]);
1628         }
1629
1630         /* Init circular RX list. */
1631         if (wb_list_rx_init(sc) == ENOBUFS) {
1632                 printf("wb%d: initialization failed: no "
1633                         "memory for rx buffers\n", sc->wb_unit);
1634                 wb_stop(sc);
1635                 (void)splx(s);
1636                 return;
1637         }
1638
1639         /* Init TX descriptors. */
1640         wb_list_tx_init(sc);
1641
1642         /* If we want promiscuous mode, set the allframes bit. */
1643         if (ifp->if_flags & IFF_PROMISC) {
1644                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_ALLPHYS);
1645         } else {
1646                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_ALLPHYS);
1647         }
1648
1649         /*
1650          * Set capture broadcast bit to capture broadcast frames.
1651          */
1652         if (ifp->if_flags & IFF_BROADCAST) {
1653                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_BROAD);
1654         } else {
1655                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_BROAD);
1656         }
1657
1658         /*
1659          * Program the multicast filter, if necessary.
1660          */
1661         wb_setmulti(sc);
1662
1663         /*
1664          * Load the address of the RX list.
1665          */
1666         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1667         CSR_WRITE_4(sc, WB_RXADDR, vtophys(&sc->wb_ldata->wb_rx_list[0]));
1668
1669         /*
1670          * Enable interrupts.
1671          */
1672         CSR_WRITE_4(sc, WB_IMR, WB_INTRS);
1673         CSR_WRITE_4(sc, WB_ISR, 0xFFFFFFFF);
1674
1675         /* Enable receiver and transmitter. */
1676         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1677         CSR_WRITE_4(sc, WB_RXSTART, 0xFFFFFFFF);
1678
1679         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1680         CSR_WRITE_4(sc, WB_TXADDR, vtophys(&sc->wb_ldata->wb_tx_list[0]));
1681         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1682
1683         mii_mediachg(mii);
1684
1685         ifp->if_flags |= IFF_RUNNING;
1686         ifp->if_flags &= ~IFF_OACTIVE;
1687
1688         (void)splx(s);
1689
1690         sc->wb_stat_ch = timeout(wb_tick, sc, hz);
1691
1692         return;
1693 }
1694
1695 /*
1696  * Set media options.
1697  */
1698 static int wb_ifmedia_upd(ifp)
1699         struct ifnet            *ifp;
1700 {
1701         struct wb_softc         *sc;
1702
1703         sc = ifp->if_softc;
1704
1705         if (ifp->if_flags & IFF_UP)
1706                 wb_init(sc);
1707
1708         return(0);
1709 }
1710
1711 /*
1712  * Report current media status.
1713  */
1714 static void wb_ifmedia_sts(ifp, ifmr)
1715         struct ifnet            *ifp;
1716         struct ifmediareq       *ifmr;
1717 {
1718         struct wb_softc         *sc;
1719         struct mii_data         *mii;
1720
1721         sc = ifp->if_softc;
1722
1723         mii = device_get_softc(sc->wb_miibus);
1724
1725         mii_pollstat(mii);
1726         ifmr->ifm_active = mii->mii_media_active;
1727         ifmr->ifm_status = mii->mii_media_status;
1728
1729         return;
1730 }
1731
1732 static int wb_ioctl(ifp, command, data, cr)
1733         struct ifnet            *ifp;
1734         u_long                  command;
1735         caddr_t                 data;
1736         struct ucred            *cr;
1737 {
1738         struct wb_softc         *sc = ifp->if_softc;
1739         struct mii_data         *mii;
1740         struct ifreq            *ifr = (struct ifreq *) data;
1741         int                     s, error = 0;
1742
1743         s = splimp();
1744
1745         switch(command) {
1746         case SIOCSIFADDR:
1747         case SIOCGIFADDR:
1748         case SIOCSIFMTU:
1749                 error = ether_ioctl(ifp, command, data);
1750                 break;
1751         case SIOCSIFFLAGS:
1752                 if (ifp->if_flags & IFF_UP) {
1753                         wb_init(sc);
1754                 } else {
1755                         if (ifp->if_flags & IFF_RUNNING)
1756                                 wb_stop(sc);
1757                 }
1758                 error = 0;
1759                 break;
1760         case SIOCADDMULTI:
1761         case SIOCDELMULTI:
1762                 wb_setmulti(sc);
1763                 error = 0;
1764                 break;
1765         case SIOCGIFMEDIA:
1766         case SIOCSIFMEDIA:
1767                 mii = device_get_softc(sc->wb_miibus);
1768                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
1769                 break;
1770         default:
1771                 error = EINVAL;
1772                 break;
1773         }
1774
1775         (void)splx(s);
1776
1777         return(error);
1778 }
1779
1780 static void wb_watchdog(ifp)
1781         struct ifnet            *ifp;
1782 {
1783         struct wb_softc         *sc;
1784
1785         sc = ifp->if_softc;
1786
1787         ifp->if_oerrors++;
1788         printf("wb%d: watchdog timeout\n", sc->wb_unit);
1789 #ifdef foo
1790         if (!(wb_phy_readreg(sc, PHY_BMSR) & PHY_BMSR_LINKSTAT))
1791                 printf("wb%d: no carrier - transceiver cable problem?\n",
1792                                                                 sc->wb_unit);
1793 #endif
1794         wb_stop(sc);
1795         wb_reset(sc);
1796         wb_init(sc);
1797
1798         if (ifp->if_snd.ifq_head != NULL)
1799                 wb_start(ifp);
1800
1801         return;
1802 }
1803
1804 /*
1805  * Stop the adapter and free any mbufs allocated to the
1806  * RX and TX lists.
1807  */
1808 static void wb_stop(sc)
1809         struct wb_softc         *sc;
1810 {
1811         int             i;
1812         struct ifnet            *ifp;
1813
1814         ifp = &sc->arpcom.ac_if;
1815         ifp->if_timer = 0;
1816
1817         untimeout(wb_tick, sc, sc->wb_stat_ch);
1818
1819         WB_CLRBIT(sc, WB_NETCFG, (WB_NETCFG_RX_ON|WB_NETCFG_TX_ON));
1820         CSR_WRITE_4(sc, WB_IMR, 0x00000000);
1821         CSR_WRITE_4(sc, WB_TXADDR, 0x00000000);
1822         CSR_WRITE_4(sc, WB_RXADDR, 0x00000000);
1823
1824         /*
1825          * Free data in the RX lists.
1826          */
1827         for (i = 0; i < WB_RX_LIST_CNT; i++) {
1828                 if (sc->wb_cdata.wb_rx_chain[i].wb_mbuf != NULL) {
1829                         m_freem(sc->wb_cdata.wb_rx_chain[i].wb_mbuf);
1830                         sc->wb_cdata.wb_rx_chain[i].wb_mbuf = NULL;
1831                 }
1832         }
1833         bzero((char *)&sc->wb_ldata->wb_rx_list,
1834                 sizeof(sc->wb_ldata->wb_rx_list));
1835
1836         /*
1837          * Free the TX list buffers.
1838          */
1839         for (i = 0; i < WB_TX_LIST_CNT; i++) {
1840                 if (sc->wb_cdata.wb_tx_chain[i].wb_mbuf != NULL) {
1841                         m_freem(sc->wb_cdata.wb_tx_chain[i].wb_mbuf);
1842                         sc->wb_cdata.wb_tx_chain[i].wb_mbuf = NULL;
1843                 }
1844         }
1845
1846         bzero((char *)&sc->wb_ldata->wb_tx_list,
1847                 sizeof(sc->wb_ldata->wb_tx_list));
1848
1849         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1850
1851         return;
1852 }
1853
1854 /*
1855  * Stop all chip I/O so that the kernel's probe routines don't
1856  * get confused by errant DMAs when rebooting.
1857  */
1858 static void wb_shutdown(dev)
1859         device_t                dev;
1860 {
1861         struct wb_softc         *sc;
1862
1863         sc = device_get_softc(dev);
1864         wb_stop(sc);
1865
1866         return;
1867 }