sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 struct mptable_pos {
 164         mpfps_t         mp_fps;
 165         mpcth_t         mp_cth;
 166         vm_size_t       mp_cth_mapsz;
 167 };
 168
 169 typedef int     (*mptable_iter_func)(void *, const void *, int);
 170
 171 /*
 172  * this code MUST be enabled here and in mpboot.s.
 173  * it follows the very early stages of AP boot by placing values in CMOS ram.
 174  * it NORMALLY will never be needed and thus the primitive method for enabling.
 175  *
 176  */
 177 #if defined(CHECK_POINTS)
 178 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 179 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 180
 181 #define CHECK_INIT(D);                          \
 182         CHECK_WRITE(0x34, (D));                 \
 183         CHECK_WRITE(0x35, (D));                 \
 184         CHECK_WRITE(0x36, (D));                 \
 185         CHECK_WRITE(0x37, (D));                 \
 186         CHECK_WRITE(0x38, (D));                 \
 187         CHECK_WRITE(0x39, (D));
 188
 189 #define CHECK_PRINT(S);                         \
 190         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 191            (S),                                 \
 192            CHECK_READ(0x34),                    \
 193            CHECK_READ(0x35),                    \
 194            CHECK_READ(0x36),                    \
 195            CHECK_READ(0x37),                    \
 196            CHECK_READ(0x38),                    \
 197            CHECK_READ(0x39));
 198
 199 #else                           /* CHECK_POINTS */
 200
 201 #define CHECK_INIT(D)
 202 #define CHECK_PRINT(S)
 203
 204 #endif                          /* CHECK_POINTS */
 205
 206 /*
 207  * Values to send to the POST hardware.
 208  */
 209 #define MP_BOOTADDRESS_POST     0x10
 210 #define MP_PROBE_POST           0x11
 211 #define MPTABLE_PASS1_POST      0x12
 212
 213 #define MP_START_POST           0x13
 214 #define MP_ENABLE_POST          0x14
 215 #define MPTABLE_PASS2_POST      0x15
 216
 217 #define START_ALL_APS_POST      0x16
 218 #define INSTALL_AP_TRAMP_POST   0x17
 219 #define START_AP_POST           0x18
 220
 221 #define MP_ANNOUNCE_POST        0x19
 222
 223 static int madt_probe_test;
 224 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 225
 226 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 227 int     current_postcode;
 228
 229 /** XXX FIXME: what system files declare these??? */
 230 extern struct region_descriptor r_gdt, r_idt;
 231
 232 int     mp_naps;                /* # of Applications processors */
 233 #ifdef APIC_IO
 234 static int      mp_nbusses;     /* # of busses */
 235 int     mp_napics;              /* # of IO APICs */
 236 #endif
 237 static vm_offset_t cpu_apic_address;
 238 #ifdef APIC_IO
 239 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 240 u_int32_t *io_apic_versions;
 241 #endif
 242 extern  int nkpt;
 243
 244 u_int32_t cpu_apic_versions[MAXCPU];
 245 int64_t tsc0_offset;
 246 extern int64_t tsc_offsets[];
 247
 248 extern u_long ebda_addr;
 249
 250 #ifdef APIC_IO
 251 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 252 #endif
 253
 254 /*
 255  * APIC ID logical/physical mapping structures.
 256  * We oversize these to simplify boot-time config.
 257  */
 258 int     cpu_num_to_apic_id[NAPICID];
 259 #ifdef APIC_IO
 260 int     io_num_to_apic_id[NAPICID];
 261 #endif
 262 int     apic_id_to_logical[NAPICID];
 263
 264 /* AP uses this during bootstrap.  Do not staticize.  */
 265 char *bootSTK;
 266 static int bootAP;
 267
 268 /*
 269  * SMP page table page.  Setup by locore to point to a page table
 270  * page from which we allocate per-cpu privatespace areas io_apics,
 271  * and so forth.
 272  */
 273
 274 #define IO_MAPPING_START_INDEX  \
 275                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 276
 277 extern pt_entry_t *SMPpt;
 278
 279 struct pcb stoppcbs[MAXCPU];
 280
 281 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 282
 283 static basetable_entry basetable_entry_types[] =
 284 {
 285         {0, 20, "Processor"},
 286         {1, 8, "Bus"},
 287         {2, 8, "I/O APIC"},
 288         {3, 8, "I/O INT"},
 289         {4, 8, "Local INT"}
 290 };
 291
 292 /*
 293  * Local data and functions.
 294  */
 295
 296 static u_int    boot_address;
 297 static u_int    base_memory;
 298 static int      mp_finish;
 299
 300 static void     mp_enable(u_int boot_addr);
 301
 302 static int      mptable_iterate_entries(const mpcth_t,
 303                     mptable_iter_func, void *);
 304 static int      mptable_probe(void);
 305 static int      mptable_check(vm_paddr_t);
 306 static long     mptable_search_sig(u_int32_t target, int count);
 307 static int      mptable_hyperthread_fixup(u_int, int);
 308 static void     mptable_pass1(struct mptable_pos *);
 309 static int      mptable_pass2(struct mptable_pos *);
 310 static void     mptable_default(int type);
 311 static void     mptable_fix(void);
 312 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 313 static void     mptable_unmap(struct mptable_pos *);
 314 static void     mptable_lapic_enumerate(struct mptable_pos *);
 315 static void     mptable_lapic_default(void);
 316
 317 #ifdef APIC_IO
 318 static void     setup_apic_irq_mapping(void);
 319 static int      apic_int_is_bus_type(int intr, int bus_type);
 320 #endif
 321 static int      start_all_aps(u_int boot_addr);
 322 #if 0
 323 static void     install_ap_tramp(u_int boot_addr);
 324 #endif
 325 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 326 static void     lapic_init(vm_offset_t);
 327 static int      smitest(void);
 328
 329 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 330 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 331 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 332 static u_int    bootMP_size;
 333
 334 /*
 335  * Calculate usable address in base memory for AP trampoline code.
 336  */
 337 u_int
 338 mp_bootaddress(u_int basemem)
 339 {
 340         POSTCODE(MP_BOOTADDRESS_POST);
 341
 342         base_memory = basemem;
 343
 344         bootMP_size = mptramp_end - mptramp_start;
 345         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 346         if (((basemem * 1024) - boot_address) < bootMP_size)
 347                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 348         /* 3 levels of page table pages */
 349         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 350
 351         return mptramp_pagetables;
 352 }
 353
 354
 355 /*
 356  * Look for an Intel MP spec table (ie, SMP capable hardware).
 357  */
 358 static int
 359 mptable_probe(void)
 360 {
 361         long    x;
 362         u_int32_t target;
 363
 364         /*
 365          * Make sure our SMPpt[] page table is big enough to hold all the
 366          * mappings we need.
 367          */
 368         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 369
 370         POSTCODE(MP_PROBE_POST);
 371
 372         /* see if EBDA exists */
 373         if (ebda_addr != 0) {
 374                 /* search first 1K of EBDA */
 375                 target = (u_int32_t)ebda_addr;
 376                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 377                         return x;
 378         } else {
 379                 /* last 1K of base memory, effective 'top of base' passed in */
 380                 target = (u_int32_t)(base_memory - 0x400);
 381                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 382                         return x;
 383         }
 384
 385         /* search the BIOS */
 386         target = (u_int32_t)BIOS_BASE;
 387         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 388                 return x;
 389
 390         /* nothing found */
 391         return 0;
 392 }
 393
 394 struct mptable_check_cbarg {
 395         int     cpu_count;
 396         int     found_bsp;
 397 };
 398
 399 static int
 400 mptable_check_callback(void *xarg, const void *pos, int type)
 401 {
 402         const struct PROCENTRY *ent;
 403         struct mptable_check_cbarg *arg = xarg;
 404
 405         if (type != 0)
 406                 return 0;
 407         ent = pos;
 408
 409         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 410                 return 0;
 411         arg->cpu_count++;
 412
 413         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 414                 if (arg->found_bsp) {
 415                         kprintf("more than one BSP in base MP table\n");
 416                         return EINVAL;
 417                 }
 418                 arg->found_bsp = 1;
 419         }
 420         return 0;
 421 }
 422
 423 static int
 424 mptable_check(vm_paddr_t mpfps_paddr)
 425 {
 426         struct mptable_pos mpt;
 427         struct mptable_check_cbarg arg;
 428         mpcth_t cth;
 429         int error;
 430
 431         if (mpfps_paddr == 0)
 432                 return EOPNOTSUPP;
 433
 434         error = mptable_map(&mpt, mpfps_paddr);
 435         if (error)
 436                 return error;
 437
 438         if (mpt.mp_fps->mpfb1 != 0)
 439                 goto done;
 440
 441         error = EINVAL;
 442
 443         cth = mpt.mp_cth;
 444         if (cth == NULL)
 445                 goto done;
 446         if (cth->apic_address == 0)
 447                 goto done;
 448
 449         bzero(&arg, sizeof(arg));
 450         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 451         if (!error) {
 452                 if (arg.cpu_count == 0) {
 453                         kprintf("MP table contains no processor entries\n");
 454                         error = EINVAL;
 455                 } else if (!arg.found_bsp) {
 456                         kprintf("MP table does not contains BSP entry\n");
 457                         error = EINVAL;
 458                 }
 459         }
 460 done:
 461         mptable_unmap(&mpt);
 462         return error;
 463 }
 464
 465 static int
 466 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 467 {
 468         int count, total_size;
 469         const void *position;
 470
 471         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 472         total_size = cth->base_table_length - sizeof(struct MPCTH);
 473         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 474         count = cth->entry_count;
 475
 476         while (count--) {
 477                 int type, error;
 478
 479                 KKASSERT(total_size >= 0);
 480                 if (total_size == 0) {
 481                         kprintf("invalid base MP table, "
 482                                 "entry count and length mismatch\n");
 483                         return EINVAL;
 484                 }
 485
 486                 type = *(const uint8_t *)position;
 487                 switch (type) {
 488                 case 0: /* processor_entry */
 489                 case 1: /* bus_entry */
 490                 case 2: /* io_apic_entry */
 491                 case 3: /* int_entry */
 492                 case 4: /* int_entry */
 493                         break;
 494                 default:
 495                         kprintf("unknown base MP table entry type %d\n", type);
 496                         return EINVAL;
 497                 }
 498
 499                 if (total_size < basetable_entry_types[type].length) {
 500                         kprintf("invalid base MP table length, "
 501                                 "does not contain all entries\n");
 502                         return EINVAL;
 503                 }
 504                 total_size -= basetable_entry_types[type].length;
 505
 506                 error = func(arg, position, type);
 507                 if (error)
 508                         return error;
 509
 510                 position = (const uint8_t *)position +
 511                     basetable_entry_types[type].length;
 512         }
 513         return 0;
 514 }
 515
 516
 517 /*
 518  * Startup the SMP processors.
 519  */
 520 void
 521 mp_start(void)
 522 {
 523         POSTCODE(MP_START_POST);
 524         mp_enable(boot_address);
 525 }
 526
 527
 528 /*
 529  * Print various information about the SMP system hardware and setup.
 530  */
 531 void
 532 mp_announce(void)
 533 {
 534         int     x;
 535
 536         POSTCODE(MP_ANNOUNCE_POST);
 537
 538         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 539         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 540         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 541         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 542         for (x = 1; x <= mp_naps; ++x) {
 543                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 544                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 545                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 546         }
 547
 548 #if defined(APIC_IO)
 549         for (x = 0; x < mp_napics; ++x) {
 550                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 551                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 552                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 553         }
 554 #else
 555         kprintf(" Warning: APIC I/O disabled\n");
 556 #endif  /* APIC_IO */
 557 }
 558
 559 /*
 560  * AP cpu's call this to sync up protected mode.
 561  *
 562  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 563  */
 564 void
 565 init_secondary(void)
 566 {
 567         int     gsel_tss;
 568         int     x, myid = bootAP;
 569         u_int64_t msr, cr0;
 570         struct mdglobaldata *md;
 571         struct privatespace *ps;
 572
 573         ps = &CPU_prvspace[myid];
 574
 575         gdt_segs[GPROC0_SEL].ssd_base =
 576                 (long) &ps->mdglobaldata.gd_common_tss;
 577         ps->mdglobaldata.mi.gd_prvspace = ps;
 578
 579         /* We fill the 32-bit segment descriptors */
 580         for (x = 0; x < NGDT; x++) {
 581                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 582                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 583         }
 584         /* And now a 64-bit one */
 585         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 586             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 587
 588         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 589         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 590         lgdt(&r_gdt);                   /* does magic intra-segment return */
 591
 592         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 593         wrmsr(MSR_FSBASE, 0);           /* User value */
 594         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 595         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 596
 597         lidt(&r_idt);
 598
 599 #if 0
 600         lldt(_default_ldt);
 601         mdcpu->gd_currentldt = _default_ldt;
 602 #endif
 603
 604         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 605         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 606
 607         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 608
 609         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 610 #if 0 /* JG XXX */
 611         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 612 #endif
 613         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 614         md->gd_common_tssd = *md->gd_tss_gdt;
 615 #if 0 /* JG XXX */
 616         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 617 #endif
 618         ltr(gsel_tss);
 619
 620         /*
 621          * Set to a known state:
 622          * Set by mpboot.s: CR0_PG, CR0_PE
 623          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 624          */
 625         cr0 = rcr0();
 626         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 627         load_cr0(cr0);
 628
 629         /* Set up the fast syscall stuff */
 630         msr = rdmsr(MSR_EFER) | EFER_SCE;
 631         wrmsr(MSR_EFER, msr);
 632         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 633         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 634         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 635               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 636         wrmsr(MSR_STAR, msr);
 637         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 638
 639         pmap_set_opt();         /* PSE/4MB pages, etc */
 640 #if JGXXX
 641         /* Initialize the PAT MSR. */
 642         pmap_init_pat();
 643 #endif
 644
 645         /* set up CPU registers and state */
 646         cpu_setregs();
 647
 648         /* set up SSE/NX registers */
 649         initializecpu();
 650
 651         /* set up FPU state on the AP */
 652         npxinit(__INITIAL_NPXCW__);
 653
 654         /* disable the APIC, just to be SURE */
 655         lapic->svr &= ~APIC_SVR_ENABLE;
 656
 657         /* data returned to BSP */
 658         cpu_apic_versions[0] = lapic->version;
 659 }
 660
 661 /*******************************************************************
 662  * local functions and data
 663  */
 664
 665 /*
 666  * start the SMP system
 667  */
 668 static void
 669 mp_enable(u_int boot_addr)
 670 {
 671         int     x;
 672 #if defined(APIC_IO)
 673         int     apic;
 674         u_int   ux;
 675 #endif  /* APIC_IO */
 676         vm_paddr_t mpfps_paddr;
 677
 678         POSTCODE(MP_ENABLE_POST);
 679
 680         if (madt_probe_test) {
 681                 mpfps_paddr = 0;
 682         } else {
 683                 mpfps_paddr = mptable_probe();
 684                 if (mptable_check(mpfps_paddr))
 685                         mpfps_paddr = 0;
 686         }
 687
 688         if (mpfps_paddr) {
 689                 struct mptable_pos mpt;
 690
 691                 mptable_map(&mpt, mpfps_paddr);
 692
 693                 mptable_lapic_enumerate(&mpt);
 694                 KKASSERT(lapic);
 695
 696                 /*
 697                  * We can safely map physical memory into SMPpt after
 698                  * mptable_pass1() completes.
 699                  */
 700                 mptable_pass1(&mpt);
 701
 702                 /*
 703                  * Examine the MP table for needed info
 704                  */
 705                 x = mptable_pass2(&mpt);
 706
 707                 mptable_unmap(&mpt);
 708
 709                 /*
 710                  * Can't process default configs till the
 711                  * CPU APIC is pmapped
 712                  */
 713                 if (x)
 714                         mptable_default(x);
 715
 716                 /* post scan cleanup */
 717                 mptable_fix();
 718
 719         } else {
 720                 vm_paddr_t madt_paddr;
 721                 vm_offset_t lapic_addr;
 722                 int bsp_apic_id;
 723
 724                 madt_paddr = madt_probe();
 725                 if (madt_paddr == 0)
 726                         panic("mp_enable: madt_probe failed\n");
 727
 728                 lapic_addr = madt_pass1(madt_paddr);
 729                 if (lapic_addr == 0)
 730                         panic("mp_enable: no local apic (madt)!\n");
 731
 732                 lapic_init(lapic_addr);
 733
 734                 bsp_apic_id = APIC_ID(lapic->id);
 735                 if (madt_pass2(madt_paddr, bsp_apic_id))
 736                         panic("mp_enable: madt_pass2 failed\n");
 737         }
 738
 739 #if defined(APIC_IO)
 740
 741         setup_apic_irq_mapping();
 742
 743         /* fill the LOGICAL io_apic_versions table */
 744         for (apic = 0; apic < mp_napics; ++apic) {
 745                 ux = io_apic_read(apic, IOAPIC_VER);
 746                 io_apic_versions[apic] = ux;
 747                 io_apic_set_id(apic, IO_TO_ID(apic));
 748         }
 749
 750         /* program each IO APIC in the system */
 751         for (apic = 0; apic < mp_napics; ++apic)
 752                 if (io_apic_setup(apic) < 0)
 753                         panic("IO APIC setup failure");
 754
 755 #endif  /* APIC_IO */
 756
 757         /*
 758          * These are required for SMP operation
 759          */
 760
 761         /* install a 'Spurious INTerrupt' vector */
 762         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 763                SDT_SYSIGT, SEL_KPL, 0);
 764
 765         /* install an inter-CPU IPI for TLB invalidation */
 766         setidt(XINVLTLB_OFFSET, Xinvltlb,
 767                SDT_SYSIGT, SEL_KPL, 0);
 768
 769         /* install an inter-CPU IPI for IPIQ messaging */
 770         setidt(XIPIQ_OFFSET, Xipiq,
 771                SDT_SYSIGT, SEL_KPL, 0);
 772
 773         /* install a timer vector */
 774         setidt(XTIMER_OFFSET, Xtimer,
 775                SDT_SYSIGT, SEL_KPL, 0);
 776
 777         /* install an inter-CPU IPI for CPU stop/restart */
 778         setidt(XCPUSTOP_OFFSET, Xcpustop,
 779                SDT_SYSIGT, SEL_KPL, 0);
 780
 781         /* start each Application Processor */
 782         start_all_aps(boot_addr);
 783 }
 784
 785
 786 /*
 787  * look for the MP spec signature
 788  */
 789
 790 /* string defined by the Intel MP Spec as identifying the MP table */
 791 #define MP_SIG          0x5f504d5f      /* _MP_ */
 792 #define NEXT(X)         ((X) += 4)
 793 static long
 794 mptable_search_sig(u_int32_t target, int count)
 795 {
 796         vm_size_t map_size;
 797         u_int32_t *addr;
 798         int x, ret;
 799
 800         KKASSERT(target != 0);
 801
 802         map_size = count * sizeof(u_int32_t);
 803         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 804
 805         ret = 0;
 806         for (x = 0; x < count; NEXT(x)) {
 807                 if (addr[x] == MP_SIG) {
 808                         /* make array index a byte index */
 809                         ret = target + (x * sizeof(u_int32_t));
 810                         break;
 811                 }
 812         }
 813
 814         pmap_unmapdev((vm_offset_t)addr, map_size);
 815         return ret;
 816 }
 817
 818
 819 typedef struct BUSDATA {
 820         u_char  bus_id;
 821         enum busTypes bus_type;
 822 }       bus_datum;
 823
 824 typedef struct INTDATA {
 825         u_char  int_type;
 826         u_short int_flags;
 827         u_char  src_bus_id;
 828         u_char  src_bus_irq;
 829         u_char  dst_apic_id;
 830         u_char  dst_apic_int;
 831         u_char  int_vector;
 832 }       io_int, local_int;
 833
 834 typedef struct BUSTYPENAME {
 835         u_char  type;
 836         char    name[7];
 837 }       bus_type_name;
 838
 839 #ifdef APIC_IO
 840
 841 static bus_type_name bus_type_table[] =
 842 {
 843         {CBUS, "CBUS"},
 844         {CBUSII, "CBUSII"},
 845         {EISA, "EISA"},
 846         {MCA, "MCA"},
 847         {UNKNOWN_BUSTYPE, "---"},
 848         {ISA, "ISA"},
 849         {MCA, "MCA"},
 850         {UNKNOWN_BUSTYPE, "---"},
 851         {UNKNOWN_BUSTYPE, "---"},
 852         {UNKNOWN_BUSTYPE, "---"},
 853         {UNKNOWN_BUSTYPE, "---"},
 854         {UNKNOWN_BUSTYPE, "---"},
 855         {PCI, "PCI"},
 856         {UNKNOWN_BUSTYPE, "---"},
 857         {UNKNOWN_BUSTYPE, "---"},
 858         {UNKNOWN_BUSTYPE, "---"},
 859         {UNKNOWN_BUSTYPE, "---"},
 860         {XPRESS, "XPRESS"},
 861         {UNKNOWN_BUSTYPE, "---"}
 862 };
 863
 864 /* from MP spec v1.4, table 5-1 */
 865 static int default_data[7][5] =
 866 {
 867 /*   nbus, id0, type0, id1, type1 */
 868         {1, 0, ISA, 255, 255},
 869         {1, 0, EISA, 255, 255},
 870         {1, 0, EISA, 255, 255},
 871         {1, 0, MCA, 255, 255},
 872         {2, 0, ISA, 1, PCI},
 873         {2, 0, EISA, 1, PCI},
 874         {2, 0, MCA, 1, PCI}
 875 };
 876
 877 /* the bus data */
 878 static bus_datum *bus_data;
 879
 880 /* the IO INT data, one entry per possible APIC INTerrupt */
 881 static io_int  *io_apic_ints;
 882 static int nintrs;
 883
 884 #endif
 885
 886 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 887 #ifdef APIC_IO
 888 static int bus_entry            (bus_entry_ptr entry, int bus);
 889 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 890 static int int_entry            (int_entry_ptr entry, int intr);
 891 static int lookup_bus_type      (char *name);
 892 #endif
 893
 894
 895 /*
 896  * 1st pass on motherboard's Intel MP specification table.
 897  *
 898  * determines:
 899  *      io_apic_address[N]
 900  *      mp_nbusses
 901  *      mp_napics
 902  *      nintrs
 903  */
 904 static void
 905 mptable_pass1(struct mptable_pos *mpt)
 906 {
 907 #ifdef APIC_IO
 908         int     x;
 909 #endif
 910         mpfps_t fps;
 911         mpcth_t cth;
 912         int     totalSize;
 913         void*   position;
 914         int     count;
 915         int     type;
 916
 917         POSTCODE(MPTABLE_PASS1_POST);
 918
 919         fps = mpt->mp_fps;
 920         KKASSERT(fps != NULL);
 921
 922 #ifdef APIC_IO
 923         /* clear various tables */
 924         for (x = 0; x < NAPICID; ++x) {
 925                 io_apic_address[x] = ~0;        /* IO APIC address table */
 926         }
 927 #endif
 928
 929 #ifdef APIC_IO
 930         mp_nbusses = 0;
 931         mp_napics = 0;
 932         nintrs = 0;
 933 #endif
 934
 935         /* check for use of 'default' configuration */
 936         if (fps->mpfb1 != 0) {
 937 #ifdef APIC_IO
 938                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 939                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 940                 mp_napics = 1;
 941                 nintrs = 16;
 942 #endif  /* APIC_IO */
 943         }
 944         else {
 945                 cth = mpt->mp_cth;
 946                 KKASSERT(cth != NULL);
 947
 948                 /* walk the table, recording info of interest */
 949                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
 950                 position = (u_char *) cth + sizeof(struct MPCTH);
 951                 count = cth->entry_count;
 952
 953                 while (count--) {
 954                         switch (type = *(u_char *) position) {
 955                         case 0: /* processor_entry */
 956                                 break;
 957                         case 1: /* bus_entry */
 958 #ifdef APIC_IO
 959                                 ++mp_nbusses;
 960 #endif
 961                                 break;
 962                         case 2: /* io_apic_entry */
 963 #ifdef APIC_IO
 964                                 if (((io_apic_entry_ptr)position)->apic_flags
 965                                         & IOAPICENTRY_FLAG_EN)
 966                                         io_apic_address[mp_napics++] =
 967                                             (vm_offset_t)((io_apic_entry_ptr)
 968                                                 position)->apic_address;
 969 #endif
 970                                 break;
 971                         case 3: /* int_entry */
 972 #ifdef APIC_IO
 973                                 ++nintrs;
 974 #endif
 975                                 break;
 976                         case 4: /* int_entry */
 977                                 break;
 978                         default:
 979                                 panic("mpfps Base Table HOSED!");
 980                                 /* NOTREACHED */
 981                         }
 982
 983                         totalSize -= basetable_entry_types[type].length;
 984                         position = (uint8_t *)position +
 985                             basetable_entry_types[type].length;
 986                 }
 987         }
 988 }
 989
 990
 991 /*
 992  * 2nd pass on motherboard's Intel MP specification table.
 993  *
 994  * sets:
 995  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 996  *      IO_TO_ID(N), logical IO to APIC ID table
 997  *      bus_data[N]
 998  *      io_apic_ints[N]
 999  */
1000 static int
1001 mptable_pass2(struct mptable_pos *mpt)
1002 {
1003         int     x;
1004         mpfps_t fps;
1005         mpcth_t cth;
1006         int     totalSize;
1007         void*   position;
1008         int     count;
1009         int     type;
1010         int     apic, bus, intr;
1011 #ifdef APIC_IO
1012         int     i;
1013 #endif
1014
1015         POSTCODE(MPTABLE_PASS2_POST);
1016
1017         fps = mpt->mp_fps;
1018         KKASSERT(fps != NULL);
1019
1020 #ifdef APIC_IO
1021         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
1022             M_DEVBUF, M_WAITOK);
1023         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
1024             M_DEVBUF, M_WAITOK | M_ZERO);
1025         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
1026             M_DEVBUF, M_WAITOK);
1027         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
1028             M_DEVBUF, M_WAITOK);
1029 #endif
1030
1031 #ifdef APIC_IO
1032         for (i = 0; i < mp_napics; i++) {
1033                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
1034         }
1035 #endif
1036
1037         /* clear various tables */
1038         for (x = 0; x < NAPICID; ++x) {
1039 #ifdef APIC_IO
1040                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
1041                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
1042 #endif
1043         }
1044
1045 #ifdef APIC_IO
1046         /* clear bus data table */
1047         for (x = 0; x < mp_nbusses; ++x)
1048                 bus_data[x].bus_id = 0xff;
1049
1050         /* clear IO APIC INT table */
1051         for (x = 0; x < (nintrs + 1); ++x) {
1052                 io_apic_ints[x].int_type = 0xff;
1053                 io_apic_ints[x].int_vector = 0xff;
1054         }
1055 #endif
1056
1057         /* record whether PIC or virtual-wire mode */
1058         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, fps->mpfb2 & 0x80);
1059
1060         /* check for use of 'default' configuration */
1061         if (fps->mpfb1 != 0)
1062                 return fps->mpfb1;      /* return default configuration type */
1063
1064         cth = mpt->mp_cth;
1065         KKASSERT(cth != NULL);
1066
1067         /* walk the table, recording info of interest */
1068         totalSize = cth->base_table_length - sizeof(struct MPCTH);
1069         position = (u_char *) cth + sizeof(struct MPCTH);
1070         count = cth->entry_count;
1071         apic = bus = intr = 0;
1072
1073         while (count--) {
1074                 switch (type = *(u_char *) position) {
1075                 case 0:
1076                         break;
1077                 case 1:
1078 #ifdef APIC_IO
1079                         if (bus_entry(position, bus))
1080                                 ++bus;
1081 #endif
1082                         break;
1083                 case 2:
1084 #ifdef APIC_IO
1085                         if (io_apic_entry(position, apic))
1086                                 ++apic;
1087 #endif
1088                         break;
1089                 case 3:
1090 #ifdef APIC_IO
1091                         if (int_entry(position, intr))
1092                                 ++intr;
1093 #endif
1094                         break;
1095                 case 4:
1096                         /* int_entry(position); */
1097                         break;
1098                 default:
1099                         panic("mpfps Base Table HOSED!");
1100                         /* NOTREACHED */
1101                 }
1102
1103                 totalSize -= basetable_entry_types[type].length;
1104                 position = (uint8_t *)position + basetable_entry_types[type].length;
1105         }
1106
1107         /* report fact that its NOT a default configuration */
1108         return 0;
1109 }
1110
1111
1112 /*
1113  * Check if we should perform a hyperthreading "fix-up" to
1114  * enumerate any logical CPU's that aren't already listed
1115  * in the table.
1116  *
1117  * XXX: We assume that all of the physical CPUs in the
1118  * system have the same number of logical CPUs.
1119  *
1120  * XXX: We assume that APIC ID's are allocated such that
1121  * the APIC ID's for a physical processor are aligned
1122  * with the number of logical CPU's in the processor.
1123  */
1124 static int
1125 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1126 {
1127         int i, id, lcpus_max, logical_cpus;
1128
1129         if ((cpu_feature & CPUID_HTT) == 0)
1130                 return 0;
1131
1132         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1133         if (lcpus_max <= 1)
1134                 return 0;
1135
1136         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1137                 /*
1138                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1139                  * Page 3-181, Table 3-20
1140                  * "The nearest power-of-2 integer that is not smaller
1141                  *  than EBX[23:16] is the number of unique initial APIC
1142                  *  IDs reserved for addressing different logical
1143                  *  processors in a physical package."
1144                  */
1145                 for (i = 0; ; ++i) {
1146                         if ((1 << i) >= lcpus_max) {
1147                                 lcpus_max = 1 << i;
1148                                 break;
1149                         }
1150                 }
1151         }
1152
1153         KKASSERT(cpu_count != 0);
1154         if (cpu_count == lcpus_max) {
1155                 /* We have nothing to fix */
1156                 return 0;
1157         } else if (cpu_count == 1) {
1158                 /* XXX this may be incorrect */
1159                 logical_cpus = lcpus_max;
1160         } else {
1161                 int cur, prev, dist;
1162
1163                 /*
1164                  * Calculate the distances between two nearest
1165                  * APIC IDs.  If all such distances are same,
1166                  * then it is the number of missing cpus that
1167                  * we are going to fill later.
1168                  */
1169                 dist = cur = prev = -1;
1170                 for (id = 0; id < MAXCPU; ++id) {
1171                         if ((id_mask & 1 << id) == 0)
1172                                 continue;
1173
1174                         cur = id;
1175                         if (prev >= 0) {
1176                                 int new_dist = cur - prev;
1177
1178                                 if (dist < 0)
1179                                         dist = new_dist;
1180
1181                                 /*
1182                                  * Make sure that all distances
1183                                  * between two nearest APIC IDs
1184                                  * are same.
1185                                  */
1186                                 if (dist != new_dist)
1187                                         return 0;
1188                         }
1189                         prev = cur;
1190                 }
1191                 if (dist == 1)
1192                         return 0;
1193
1194                 /* Must be power of 2 */
1195                 if (dist & (dist - 1))
1196                         return 0;
1197
1198                 /* Can't exceed CPU package capacity */
1199                 if (dist > lcpus_max)
1200                         logical_cpus = lcpus_max;
1201                 else
1202                         logical_cpus = dist;
1203         }
1204
1205         /*
1206          * For each APIC ID of a CPU that is set in the mask,
1207          * scan the other candidate APIC ID's for this
1208          * physical processor.  If any of those ID's are
1209          * already in the table, then kill the fixup.
1210          */
1211         for (id = 0; id < MAXCPU; id++) {
1212                 if ((id_mask & 1 << id) == 0)
1213                         continue;
1214                 /* First, make sure we are on a logical_cpus boundary. */
1215                 if (id % logical_cpus != 0)
1216                         return 0;
1217                 for (i = id + 1; i < id + logical_cpus; i++)
1218                         if ((id_mask & 1 << i) != 0)
1219                                 return 0;
1220         }
1221         return logical_cpus;
1222 }
1223
1224 static int
1225 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1226 {
1227         mpfps_t fps = NULL;
1228         mpcth_t cth = NULL;
1229         vm_size_t cth_mapsz = 0;
1230
1231         bzero(mpt, sizeof(*mpt));
1232
1233         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1234         if (fps->pap != 0) {
1235                 /*
1236                  * Map configuration table header to get
1237                  * the base table size
1238                  */
1239                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1240                 cth_mapsz = cth->base_table_length;
1241                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1242
1243                 if (cth_mapsz < sizeof(*cth)) {
1244                         kprintf("invalid base MP table length %d\n",
1245                                 (int)cth_mapsz);
1246                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1247                         return EINVAL;
1248                 }
1249
1250                 /*
1251                  * Map the base table
1252                  */
1253                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1254         }
1255
1256         mpt->mp_fps = fps;
1257         mpt->mp_cth = cth;
1258         mpt->mp_cth_mapsz = cth_mapsz;
1259
1260         return 0;
1261 }
1262
1263 static void
1264 mptable_unmap(struct mptable_pos *mpt)
1265 {
1266         if (mpt->mp_cth != NULL) {
1267                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1268                 mpt->mp_cth = NULL;
1269                 mpt->mp_cth_mapsz = 0;
1270         }
1271         if (mpt->mp_fps != NULL) {
1272                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1273                 mpt->mp_fps = NULL;
1274         }
1275 }
1276
1277 #ifdef APIC_IO
1278
1279 void
1280 assign_apic_irq(int apic, int intpin, int irq)
1281 {
1282         int x;
1283
1284         if (int_to_apicintpin[irq].ioapic != -1)
1285                 panic("assign_apic_irq: inconsistent table");
1286
1287         int_to_apicintpin[irq].ioapic = apic;
1288         int_to_apicintpin[irq].int_pin = intpin;
1289         int_to_apicintpin[irq].apic_address = ioapic[apic];
1290         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1291
1292         for (x = 0; x < nintrs; x++) {
1293                 if ((io_apic_ints[x].int_type == 0 ||
1294                      io_apic_ints[x].int_type == 3) &&
1295                     io_apic_ints[x].int_vector == 0xff &&
1296                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1297                     io_apic_ints[x].dst_apic_int == intpin)
1298                         io_apic_ints[x].int_vector = irq;
1299         }
1300 }
1301
1302 void
1303 revoke_apic_irq(int irq)
1304 {
1305         int x;
1306         int oldapic;
1307         int oldintpin;
1308
1309         if (int_to_apicintpin[irq].ioapic == -1)
1310                 panic("revoke_apic_irq: inconsistent table");
1311
1312         oldapic = int_to_apicintpin[irq].ioapic;
1313         oldintpin = int_to_apicintpin[irq].int_pin;
1314
1315         int_to_apicintpin[irq].ioapic = -1;
1316         int_to_apicintpin[irq].int_pin = 0;
1317         int_to_apicintpin[irq].apic_address = NULL;
1318         int_to_apicintpin[irq].redirindex = 0;
1319
1320         for (x = 0; x < nintrs; x++) {
1321                 if ((io_apic_ints[x].int_type == 0 ||
1322                      io_apic_ints[x].int_type == 3) &&
1323                     io_apic_ints[x].int_vector != 0xff &&
1324                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1325                     io_apic_ints[x].dst_apic_int == oldintpin)
1326                         io_apic_ints[x].int_vector = 0xff;
1327         }
1328 }
1329
1330 /*
1331  * Allocate an IRQ
1332  */
1333 static void
1334 allocate_apic_irq(int intr)
1335 {
1336         int apic;
1337         int intpin;
1338         int irq;
1339
1340         if (io_apic_ints[intr].int_vector != 0xff)
1341                 return;         /* Interrupt handler already assigned */
1342
1343         if (io_apic_ints[intr].int_type != 0 &&
1344             (io_apic_ints[intr].int_type != 3 ||
1345              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1346               io_apic_ints[intr].dst_apic_int == 0)))
1347                 return;         /* Not INT or ExtInt on != (0, 0) */
1348
1349         irq = 0;
1350         while (irq < APIC_INTMAPSIZE &&
1351                int_to_apicintpin[irq].ioapic != -1)
1352                 irq++;
1353
1354         if (irq >= APIC_INTMAPSIZE)
1355                 return;         /* No free interrupt handlers */
1356
1357         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1358         intpin = io_apic_ints[intr].dst_apic_int;
1359
1360         assign_apic_irq(apic, intpin, irq);
1361 }
1362
1363
1364 static void
1365 swap_apic_id(int apic, int oldid, int newid)
1366 {
1367         int x;
1368         int oapic;
1369
1370
1371         if (oldid == newid)
1372                 return;                 /* Nothing to do */
1373
1374         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1375                apic, oldid, newid);
1376
1377         /* Swap physical APIC IDs in interrupt entries */
1378         for (x = 0; x < nintrs; x++) {
1379                 if (io_apic_ints[x].dst_apic_id == oldid)
1380                         io_apic_ints[x].dst_apic_id = newid;
1381                 else if (io_apic_ints[x].dst_apic_id == newid)
1382                         io_apic_ints[x].dst_apic_id = oldid;
1383         }
1384
1385         /* Swap physical APIC IDs in IO_TO_ID mappings */
1386         for (oapic = 0; oapic < mp_napics; oapic++)
1387                 if (IO_TO_ID(oapic) == newid)
1388                         break;
1389
1390         if (oapic < mp_napics) {
1391                 kprintf("Changing APIC ID for IO APIC #%d from "
1392                        "%d to %d in MP table\n",
1393                        oapic, newid, oldid);
1394                 IO_TO_ID(oapic) = oldid;
1395         }
1396         IO_TO_ID(apic) = newid;
1397 }
1398
1399
1400 static void
1401 fix_id_to_io_mapping(void)
1402 {
1403         int x;
1404
1405         for (x = 0; x < NAPICID; x++)
1406                 ID_TO_IO(x) = -1;
1407
1408         for (x = 0; x <= mp_naps; x++)
1409                 if (CPU_TO_ID(x) < NAPICID)
1410                         ID_TO_IO(CPU_TO_ID(x)) = x;
1411
1412         for (x = 0; x < mp_napics; x++)
1413                 if (IO_TO_ID(x) < NAPICID)
1414                         ID_TO_IO(IO_TO_ID(x)) = x;
1415 }
1416
1417
1418 static int
1419 first_free_apic_id(void)
1420 {
1421         int freeid, x;
1422
1423         for (freeid = 0; freeid < NAPICID; freeid++) {
1424                 for (x = 0; x <= mp_naps; x++)
1425                         if (CPU_TO_ID(x) == freeid)
1426                                 break;
1427                 if (x <= mp_naps)
1428                         continue;
1429                 for (x = 0; x < mp_napics; x++)
1430                         if (IO_TO_ID(x) == freeid)
1431                                 break;
1432                 if (x < mp_napics)
1433                         continue;
1434                 return freeid;
1435         }
1436         return freeid;
1437 }
1438
1439
1440 static int
1441 io_apic_id_acceptable(int apic, int id)
1442 {
1443         int cpu;                /* Logical CPU number */
1444         int oapic;              /* Logical IO APIC number for other IO APIC */
1445
1446         if (id >= NAPICID)
1447                 return 0;       /* Out of range */
1448
1449         for (cpu = 0; cpu <= mp_naps; cpu++)
1450                 if (CPU_TO_ID(cpu) == id)
1451                         return 0;       /* Conflict with CPU */
1452
1453         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1454                 if (IO_TO_ID(oapic) == id)
1455                         return 0;       /* Conflict with other APIC */
1456
1457         return 1;               /* ID is acceptable for IO APIC */
1458 }
1459
1460 static
1461 io_int *
1462 io_apic_find_int_entry(int apic, int pin)
1463 {
1464         int     x;
1465
1466         /* search each of the possible INTerrupt sources */
1467         for (x = 0; x < nintrs; ++x) {
1468                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1469                     (pin == io_apic_ints[x].dst_apic_int))
1470                         return (&io_apic_ints[x]);
1471         }
1472         return NULL;
1473 }
1474
1475 #endif
1476
1477 /*
1478  * parse an Intel MP specification table
1479  */
1480 static void
1481 mptable_fix(void)
1482 {
1483 #ifdef APIC_IO
1484         int     x;
1485         int     id;
1486         int     apic;           /* IO APIC unit number */
1487         int     freeid;         /* Free physical APIC ID */
1488         int     physid;         /* Current physical IO APIC ID */
1489         io_int *io14;
1490         int     bus_0 = 0;      /* Stop GCC warning */
1491         int     bus_pci = 0;    /* Stop GCC warning */
1492         int     num_pci_bus;
1493
1494         /*
1495          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1496          * did it wrong.  The MP spec says that when more than 1 PCI bus
1497          * exists the BIOS must begin with bus entries for the PCI bus and use
1498          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1499          * exists the BIOS can choose to ignore this ordering, and indeed many
1500          * MP motherboards do ignore it.  This causes a problem when the PCI
1501          * sub-system makes requests of the MP sub-system based on PCI bus
1502          * numbers.     So here we look for the situation and renumber the
1503          * busses and associated INTs in an effort to "make it right".
1504          */
1505
1506         /* find bus 0, PCI bus, count the number of PCI busses */
1507         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1508                 if (bus_data[x].bus_id == 0) {
1509                         bus_0 = x;
1510                 }
1511                 if (bus_data[x].bus_type == PCI) {
1512                         ++num_pci_bus;
1513                         bus_pci = x;
1514                 }
1515         }
1516         /*
1517          * bus_0 == slot of bus with ID of 0
1518          * bus_pci == slot of last PCI bus encountered
1519          */
1520
1521         /* check the 1 PCI bus case for sanity */
1522         /* if it is number 0 all is well */
1523         if (num_pci_bus == 1 &&
1524             bus_data[bus_pci].bus_id != 0) {
1525
1526                 /* mis-numbered, swap with whichever bus uses slot 0 */
1527
1528                 /* swap the bus entry types */
1529                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1530                 bus_data[bus_0].bus_type = PCI;
1531
1532                 /* swap each relavant INTerrupt entry */
1533                 id = bus_data[bus_pci].bus_id;
1534                 for (x = 0; x < nintrs; ++x) {
1535                         if (io_apic_ints[x].src_bus_id == id) {
1536                                 io_apic_ints[x].src_bus_id = 0;
1537                         }
1538                         else if (io_apic_ints[x].src_bus_id == 0) {
1539                                 io_apic_ints[x].src_bus_id = id;
1540                         }
1541                 }
1542         }
1543
1544         /* Assign IO APIC IDs.
1545          *
1546          * First try the existing ID. If a conflict is detected, try
1547          * the ID in the MP table.  If a conflict is still detected, find
1548          * a free id.
1549          *
1550          * We cannot use the ID_TO_IO table before all conflicts has been
1551          * resolved and the table has been corrected.
1552          */
1553         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1554
1555                 /* First try to use the value set by the BIOS */
1556                 physid = io_apic_get_id(apic);
1557                 if (io_apic_id_acceptable(apic, physid)) {
1558                         if (IO_TO_ID(apic) != physid)
1559                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1560                         continue;
1561                 }
1562
1563                 /* Then check if the value in the MP table is acceptable */
1564                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1565                         continue;
1566
1567                 /* Last resort, find a free APIC ID and use it */
1568                 freeid = first_free_apic_id();
1569                 if (freeid >= NAPICID)
1570                         panic("No free physical APIC IDs found");
1571
1572                 if (io_apic_id_acceptable(apic, freeid)) {
1573                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1574                         continue;
1575                 }
1576                 panic("Free physical APIC ID not usable");
1577         }
1578         fix_id_to_io_mapping();
1579
1580         /* detect and fix broken Compaq MP table */
1581         if (apic_int_type(0, 0) == -1) {
1582                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1583                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1584                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1585                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1586                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1587                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1588                 nintrs++;
1589         } else if (apic_int_type(0, 0) == 0) {
1590                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1591                 for (x = 0; x < nintrs; ++x)
1592                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1593                             (0 == io_apic_ints[x].dst_apic_int)) {
1594                                 io_apic_ints[x].int_type = 3;
1595                                 io_apic_ints[x].int_vector = 0xff;
1596                                 break;
1597                         }
1598         }
1599
1600         /*
1601          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1602          * controllers universally come in pairs.  If IRQ 14 is specified
1603          * as an ISA interrupt, then IRQ 15 had better be too.
1604          *
1605          * [ Shuttle XPC / AMD Athlon X2 ]
1606          *      The MPTable is missing an entry for IRQ 15.  Note that the
1607          *      ACPI table has an entry for both 14 and 15.
1608          */
1609         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1610                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1611                 io14 = io_apic_find_int_entry(0, 14);
1612                 io_apic_ints[nintrs] = *io14;
1613                 io_apic_ints[nintrs].src_bus_irq = 15;
1614                 io_apic_ints[nintrs].dst_apic_int = 15;
1615                 nintrs++;
1616         }
1617 #endif
1618 }
1619
1620 #ifdef APIC_IO
1621
1622 /* Assign low level interrupt handlers */
1623 static void
1624 setup_apic_irq_mapping(void)
1625 {
1626         int     x;
1627         int     int_vector;
1628
1629         /* Clear array */
1630         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1631                 int_to_apicintpin[x].ioapic = -1;
1632                 int_to_apicintpin[x].int_pin = 0;
1633                 int_to_apicintpin[x].apic_address = NULL;
1634                 int_to_apicintpin[x].redirindex = 0;
1635         }
1636
1637         /* First assign ISA/EISA interrupts */
1638         for (x = 0; x < nintrs; x++) {
1639                 int_vector = io_apic_ints[x].src_bus_irq;
1640                 if (int_vector < APIC_INTMAPSIZE &&
1641                     io_apic_ints[x].int_vector == 0xff &&
1642                     int_to_apicintpin[int_vector].ioapic == -1 &&
1643                     (apic_int_is_bus_type(x, ISA) ||
1644                      apic_int_is_bus_type(x, EISA)) &&
1645                     io_apic_ints[x].int_type == 0) {
1646                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1647                                         io_apic_ints[x].dst_apic_int,
1648                                         int_vector);
1649                 }
1650         }
1651
1652         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1653         for (x = 0; x < nintrs; x++) {
1654                 if (io_apic_ints[x].dst_apic_int == 0 &&
1655                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1656                     io_apic_ints[x].int_vector == 0xff &&
1657                     int_to_apicintpin[0].ioapic == -1 &&
1658                     io_apic_ints[x].int_type == 3) {
1659                         assign_apic_irq(0, 0, 0);
1660                         break;
1661                 }
1662         }
1663
1664         /* Assign PCI interrupts */
1665         for (x = 0; x < nintrs; ++x) {
1666                 if (io_apic_ints[x].int_type == 0 &&
1667                     io_apic_ints[x].int_vector == 0xff &&
1668                     apic_int_is_bus_type(x, PCI))
1669                         allocate_apic_irq(x);
1670         }
1671 }
1672
1673 #endif
1674
1675 void
1676 mp_set_cpuids(int cpu_id, int apic_id)
1677 {
1678         CPU_TO_ID(cpu_id) = apic_id;
1679         ID_TO_CPU(apic_id) = cpu_id;
1680 }
1681
1682 static int
1683 processor_entry(const struct PROCENTRY *entry, int cpu)
1684 {
1685         KKASSERT(cpu > 0);
1686
1687         /* check for usability */
1688         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1689                 return 0;
1690
1691         /* check for BSP flag */
1692         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1693                 mp_set_cpuids(0, entry->apic_id);
1694                 return 0;       /* its already been counted */
1695         }
1696
1697         /* add another AP to list, if less than max number of CPUs */
1698         else if (cpu < MAXCPU) {
1699                 mp_set_cpuids(cpu, entry->apic_id);
1700                 return 1;
1701         }
1702
1703         return 0;
1704 }
1705
1706 #ifdef APIC_IO
1707
1708 static int
1709 bus_entry(bus_entry_ptr entry, int bus)
1710 {
1711         int     x;
1712         char    c, name[8];
1713
1714         /* encode the name into an index */
1715         for (x = 0; x < 6; ++x) {
1716                 if ((c = entry->bus_type[x]) == ' ')
1717                         break;
1718                 name[x] = c;
1719         }
1720         name[x] = '\0';
1721
1722         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1723                 panic("unknown bus type: '%s'", name);
1724
1725         bus_data[bus].bus_id = entry->bus_id;
1726         bus_data[bus].bus_type = x;
1727
1728         return 1;
1729 }
1730
1731 static int
1732 io_apic_entry(io_apic_entry_ptr entry, int apic)
1733 {
1734         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1735                 return 0;
1736
1737         IO_TO_ID(apic) = entry->apic_id;
1738         ID_TO_IO(entry->apic_id) = apic;
1739
1740         return 1;
1741 }
1742
1743 static int
1744 lookup_bus_type(char *name)
1745 {
1746         int     x;
1747
1748         for (x = 0; x < MAX_BUSTYPE; ++x)
1749                 if (strcmp(bus_type_table[x].name, name) == 0)
1750                         return bus_type_table[x].type;
1751
1752         return UNKNOWN_BUSTYPE;
1753 }
1754
1755 static int
1756 int_entry(int_entry_ptr entry, int intr)
1757 {
1758         int apic;
1759
1760         io_apic_ints[intr].int_type = entry->int_type;
1761         io_apic_ints[intr].int_flags = entry->int_flags;
1762         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1763         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1764         if (entry->dst_apic_id == 255) {
1765                 /* This signal goes to all IO APICS.  Select an IO APIC
1766                    with sufficient number of interrupt pins */
1767                 for (apic = 0; apic < mp_napics; apic++)
1768                         if (((io_apic_read(apic, IOAPIC_VER) &
1769                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1770                             entry->dst_apic_int)
1771                                 break;
1772                 if (apic < mp_napics)
1773                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1774                 else
1775                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1776         } else
1777                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1778         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1779
1780         return 1;
1781 }
1782
1783 static int
1784 apic_int_is_bus_type(int intr, int bus_type)
1785 {
1786         int     bus;
1787
1788         for (bus = 0; bus < mp_nbusses; ++bus)
1789                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1790                     && ((int) bus_data[bus].bus_type == bus_type))
1791                         return 1;
1792
1793         return 0;
1794 }
1795
1796 /*
1797  * Given a traditional ISA INT mask, return an APIC mask.
1798  */
1799 u_int
1800 isa_apic_mask(u_int isa_mask)
1801 {
1802         int isa_irq;
1803         int apic_pin;
1804
1805 #if defined(SKIP_IRQ15_REDIRECT)
1806         if (isa_mask == (1 << 15)) {
1807                 kprintf("skipping ISA IRQ15 redirect\n");
1808                 return isa_mask;
1809         }
1810 #endif  /* SKIP_IRQ15_REDIRECT */
1811
1812         isa_irq = ffs(isa_mask);                /* find its bit position */
1813         if (isa_irq == 0)                       /* doesn't exist */
1814                 return 0;
1815         --isa_irq;                              /* make it zero based */
1816
1817         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1818         if (apic_pin == -1)
1819                 return 0;
1820
1821         return (1 << apic_pin);                 /* convert pin# to a mask */
1822 }
1823
1824 /*
1825  * Determine which APIC pin an ISA/EISA INT is attached to.
1826  */
1827 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1828 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1829 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1830 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1831
1832 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1833 int
1834 isa_apic_irq(int isa_irq)
1835 {
1836         int     intr;
1837
1838         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1839                 if (INTTYPE(intr) == 0) {               /* standard INT */
1840                         if (SRCBUSIRQ(intr) == isa_irq) {
1841                                 if (apic_int_is_bus_type(intr, ISA) ||
1842                                     apic_int_is_bus_type(intr, EISA)) {
1843                                         if (INTIRQ(intr) == 0xff)
1844                                                 return -1; /* unassigned */
1845                                         return INTIRQ(intr);    /* found */
1846                                 }
1847                         }
1848                 }
1849         }
1850         return -1;                                      /* NOT found */
1851 }
1852
1853
1854 /*
1855  * Determine which APIC pin a PCI INT is attached to.
1856  */
1857 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1858 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1859 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1860 int
1861 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1862 {
1863         int     intr;
1864
1865         --pciInt;                                       /* zero based */
1866
1867         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1868                 if ((INTTYPE(intr) == 0)                /* standard INT */
1869                     && (SRCBUSID(intr) == pciBus)
1870                     && (SRCBUSDEVICE(intr) == pciDevice)
1871                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1872                         if (apic_int_is_bus_type(intr, PCI)) {
1873                                 if (INTIRQ(intr) == 0xff) {
1874                                         kprintf("IOAPIC: pci_apic_irq() "
1875                                                 "failed\n");
1876                                         return -1;      /* unassigned */
1877                                 }
1878                                 return INTIRQ(intr);    /* exact match */
1879                         }
1880                 }
1881         }
1882
1883         return -1;                                      /* NOT found */
1884 }
1885
1886 int
1887 next_apic_irq(int irq)
1888 {
1889         int intr, ointr;
1890         int bus, bustype;
1891
1892         bus = 0;
1893         bustype = 0;
1894         for (intr = 0; intr < nintrs; intr++) {
1895                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1896                         continue;
1897                 bus = SRCBUSID(intr);
1898                 bustype = apic_bus_type(bus);
1899                 if (bustype != ISA &&
1900                     bustype != EISA &&
1901                     bustype != PCI)
1902                         continue;
1903                 break;
1904         }
1905         if (intr >= nintrs) {
1906                 return -1;
1907         }
1908         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1909                 if (INTTYPE(ointr) != 0)
1910                         continue;
1911                 if (bus != SRCBUSID(ointr))
1912                         continue;
1913                 if (bustype == PCI) {
1914                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1915                                 continue;
1916                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1917                                 continue;
1918                 }
1919                 if (bustype == ISA || bustype == EISA) {
1920                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1921                                 continue;
1922                 }
1923                 if (INTPIN(intr) == INTPIN(ointr))
1924                         continue;
1925                 break;
1926         }
1927         if (ointr >= nintrs) {
1928                 return -1;
1929         }
1930         return INTIRQ(ointr);
1931 }
1932 #undef SRCBUSLINE
1933 #undef SRCBUSDEVICE
1934 #undef SRCBUSID
1935 #undef SRCBUSIRQ
1936
1937 #undef INTPIN
1938 #undef INTIRQ
1939 #undef INTAPIC
1940 #undef INTTYPE
1941
1942 #endif
1943
1944 /*
1945  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1946  *
1947  * XXX FIXME:
1948  *  Exactly what this means is unclear at this point.  It is a solution
1949  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1950  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1951  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1952  *  option.
1953  */
1954 int
1955 undirect_isa_irq(int rirq)
1956 {
1957 #if defined(READY)
1958         if (bootverbose)
1959             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1960         /** FIXME: tickle the MB redirector chip */
1961         return /* XXX */;
1962 #else
1963         if (bootverbose)
1964             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1965         return 0;
1966 #endif  /* READY */
1967 }
1968
1969
1970 /*
1971  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1972  */
1973 int
1974 undirect_pci_irq(int rirq)
1975 {
1976 #if defined(READY)
1977         if (bootverbose)
1978                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1979
1980         /** FIXME: tickle the MB redirector chip */
1981         return /* XXX */;
1982 #else
1983         if (bootverbose)
1984                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1985                        rirq);
1986         return 0;
1987 #endif  /* READY */
1988 }
1989
1990
1991 #ifdef APIC_IO
1992
1993 /*
1994  * given a bus ID, return:
1995  *  the bus type if found
1996  *  -1 if NOT found
1997  */
1998 int
1999 apic_bus_type(int id)
2000 {
2001         int     x;
2002
2003         for (x = 0; x < mp_nbusses; ++x)
2004                 if (bus_data[x].bus_id == id)
2005                         return bus_data[x].bus_type;
2006
2007         return -1;
2008 }
2009
2010 /*
2011  * given a LOGICAL APIC# and pin#, return:
2012  *  the associated src bus ID if found
2013  *  -1 if NOT found
2014  */
2015 int
2016 apic_src_bus_id(int apic, int pin)
2017 {
2018         int     x;
2019
2020         /* search each of the possible INTerrupt sources */
2021         for (x = 0; x < nintrs; ++x)
2022                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2023                     (pin == io_apic_ints[x].dst_apic_int))
2024                         return (io_apic_ints[x].src_bus_id);
2025
2026         return -1;              /* NOT found */
2027 }
2028
2029 /*
2030  * given a LOGICAL APIC# and pin#, return:
2031  *  the associated src bus IRQ if found
2032  *  -1 if NOT found
2033  */
2034 int
2035 apic_src_bus_irq(int apic, int pin)
2036 {
2037         int     x;
2038
2039         for (x = 0; x < nintrs; x++)
2040                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2041                     (pin == io_apic_ints[x].dst_apic_int))
2042                         return (io_apic_ints[x].src_bus_irq);
2043
2044         return -1;              /* NOT found */
2045 }
2046
2047
2048 /*
2049  * given a LOGICAL APIC# and pin#, return:
2050  *  the associated INTerrupt type if found
2051  *  -1 if NOT found
2052  */
2053 int
2054 apic_int_type(int apic, int pin)
2055 {
2056         int     x;
2057
2058         /* search each of the possible INTerrupt sources */
2059         for (x = 0; x < nintrs; ++x) {
2060                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2061                     (pin == io_apic_ints[x].dst_apic_int))
2062                         return (io_apic_ints[x].int_type);
2063         }
2064         return -1;              /* NOT found */
2065 }
2066
2067 /*
2068  * Return the IRQ associated with an APIC pin
2069  */
2070 int
2071 apic_irq(int apic, int pin)
2072 {
2073         int x;
2074         int res;
2075
2076         for (x = 0; x < nintrs; ++x) {
2077                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2078                     (pin == io_apic_ints[x].dst_apic_int)) {
2079                         res = io_apic_ints[x].int_vector;
2080                         if (res == 0xff)
2081                                 return -1;
2082                         if (apic != int_to_apicintpin[res].ioapic)
2083                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2084                         if (pin != int_to_apicintpin[res].int_pin)
2085                                 panic("apic_irq inconsistent table (2)");
2086                         return res;
2087                 }
2088         }
2089         return -1;
2090 }
2091
2092
2093 /*
2094  * given a LOGICAL APIC# and pin#, return:
2095  *  the associated trigger mode if found
2096  *  -1 if NOT found
2097  */
2098 int
2099 apic_trigger(int apic, int pin)
2100 {
2101         int     x;
2102
2103         /* search each of the possible INTerrupt sources */
2104         for (x = 0; x < nintrs; ++x)
2105                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2106                     (pin == io_apic_ints[x].dst_apic_int))
2107                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2108
2109         return -1;              /* NOT found */
2110 }
2111
2112
2113 /*
2114  * given a LOGICAL APIC# and pin#, return:
2115  *  the associated 'active' level if found
2116  *  -1 if NOT found
2117  */
2118 int
2119 apic_polarity(int apic, int pin)
2120 {
2121         int     x;
2122
2123         /* search each of the possible INTerrupt sources */
2124         for (x = 0; x < nintrs; ++x)
2125                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2126                     (pin == io_apic_ints[x].dst_apic_int))
2127                         return (io_apic_ints[x].int_flags & 0x03);
2128
2129         return -1;              /* NOT found */
2130 }
2131
2132 #endif
2133
2134 /*
2135  * set data according to MP defaults
2136  * FIXME: probably not complete yet...
2137  */
2138 static void
2139 mptable_default(int type)
2140 {
2141 #if defined(APIC_IO)
2142         int     io_apic_id;
2143         int     pin;
2144 #endif  /* APIC_IO */
2145
2146 #if 0
2147         kprintf("  MP default config type: %d\n", type);
2148         switch (type) {
2149         case 1:
2150                 kprintf("   bus: ISA, APIC: 82489DX\n");
2151                 break;
2152         case 2:
2153                 kprintf("   bus: EISA, APIC: 82489DX\n");
2154                 break;
2155         case 3:
2156                 kprintf("   bus: EISA, APIC: 82489DX\n");
2157                 break;
2158         case 4:
2159                 kprintf("   bus: MCA, APIC: 82489DX\n");
2160                 break;
2161         case 5:
2162                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2163                 break;
2164         case 6:
2165                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2166                 break;
2167         case 7:
2168                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2169                 break;
2170         default:
2171                 kprintf("   future type\n");
2172                 break;
2173                 /* NOTREACHED */
2174         }
2175 #endif  /* 0 */
2176
2177 #if defined(APIC_IO)
2178         /* one and only IO APIC */
2179         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2180
2181         /*
2182          * sanity check, refer to MP spec section 3.6.6, last paragraph
2183          * necessary as some hardware isn't properly setting up the IO APIC
2184          */
2185 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2186         if (io_apic_id != 2) {
2187 #else
2188         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2189 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2190                 io_apic_set_id(0, 2);
2191                 io_apic_id = 2;
2192         }
2193         IO_TO_ID(0) = io_apic_id;
2194         ID_TO_IO(io_apic_id) = 0;
2195 #endif  /* APIC_IO */
2196
2197         /* fill out bus entries */
2198         switch (type) {
2199         case 1:
2200         case 2:
2201         case 3:
2202         case 4:
2203         case 5:
2204         case 6:
2205         case 7:
2206 #ifdef APIC_IO
2207                 bus_data[0].bus_id = default_data[type - 1][1];
2208                 bus_data[0].bus_type = default_data[type - 1][2];
2209                 bus_data[1].bus_id = default_data[type - 1][3];
2210                 bus_data[1].bus_type = default_data[type - 1][4];
2211 #endif
2212                 break;
2213
2214         /* case 4: case 7:                 MCA NOT supported */
2215         default:                /* illegal/reserved */
2216                 panic("BAD default MP config: %d", type);
2217                 /* NOTREACHED */
2218         }
2219
2220 #if defined(APIC_IO)
2221         /* general cases from MP v1.4, table 5-2 */
2222         for (pin = 0; pin < 16; ++pin) {
2223                 io_apic_ints[pin].int_type = 0;
2224                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2225                 io_apic_ints[pin].src_bus_id = 0;
2226                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2227                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2228                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2229         }
2230
2231         /* special cases from MP v1.4, table 5-2 */
2232         if (type == 2) {
2233                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2234                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2235 #if !defined(APIC_MIXED_MODE)
2236                 /** FIXME: ??? */
2237                 panic("sorry, can't support type 2 default yet");
2238 #endif  /* APIC_MIXED_MODE */
2239         }
2240         else
2241                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2242
2243         if (type == 7)
2244                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2245         else
2246                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2247 #endif  /* APIC_IO */
2248 }
2249
2250 /*
2251  * Map a physical memory address representing I/O into KVA.  The I/O
2252  * block is assumed not to cross a page boundary.
2253  */
2254 void *
2255 permanent_io_mapping(vm_paddr_t pa)
2256 {
2257         KKASSERT(pa < 0x100000000LL);
2258
2259         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2260 }
2261
2262 /*
2263  * start each AP in our list
2264  */
2265 static int
2266 start_all_aps(u_int boot_addr)
2267 {
2268         vm_offset_t va = boot_address + KERNBASE;
2269         u_int64_t *pt4, *pt3, *pt2;
2270         int     x, i, pg;
2271         int     shift;
2272         int     smicount;
2273         int     smibest;
2274         int     smilast;
2275         u_char  mpbiosreason;
2276         u_long  mpbioswarmvec;
2277         struct mdglobaldata *gd;
2278         struct privatespace *ps;
2279
2280         POSTCODE(START_ALL_APS_POST);
2281
2282         /* Initialize BSP's local APIC */
2283         apic_initialize(TRUE);
2284
2285         /* install the AP 1st level boot code */
2286         pmap_kenter(va, boot_address);
2287         cpu_invlpg((void *)va);         /* JG XXX */
2288         bcopy(mptramp_start, (void *)va, bootMP_size);
2289
2290         /* Locate the page tables, they'll be below the trampoline */
2291         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2292         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2293         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2294
2295         /* Create the initial 1GB replicated page tables */
2296         for (i = 0; i < 512; i++) {
2297                 /* Each slot of the level 4 pages points to the same level 3 page */
2298                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2299                 pt4[i] |= PG_V | PG_RW | PG_U;
2300
2301                 /* Each slot of the level 3 pages points to the same level 2 page */
2302                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2303                 pt3[i] |= PG_V | PG_RW | PG_U;
2304
2305                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2306                 pt2[i] = i * (2 * 1024 * 1024);
2307                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2308         }
2309
2310         /* save the current value of the warm-start vector */
2311         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2312         outb(CMOS_REG, BIOS_RESET);
2313         mpbiosreason = inb(CMOS_DATA);
2314
2315         /* setup a vector to our boot code */
2316         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2317         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2318         outb(CMOS_REG, BIOS_RESET);
2319         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2320
2321         /*
2322          * If we have a TSC we can figure out the SMI interrupt rate.
2323          * The SMI does not necessarily use a constant rate.  Spend
2324          * up to 250ms trying to figure it out.
2325          */
2326         smibest = 0;
2327         if (cpu_feature & CPUID_TSC) {
2328                 set_apic_timer(275000);
2329                 smilast = read_apic_timer();
2330                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2331                         smicount = smitest();
2332                         if (smibest == 0 || smilast - smicount < smibest)
2333                                 smibest = smilast - smicount;
2334                         smilast = smicount;
2335                 }
2336                 if (smibest > 250000)
2337                         smibest = 0;
2338                 if (smibest) {
2339                         smibest = smibest * (int64_t)1000000 /
2340                                   get_apic_timer_frequency();
2341                 }
2342         }
2343         if (smibest)
2344                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2345                         1000000 / smibest, smibest);
2346
2347         /* start each AP */
2348         for (x = 1; x <= mp_naps; ++x) {
2349
2350                 /* This is a bit verbose, it will go away soon.  */
2351
2352                 /* first page of AP's private space */
2353                 pg = x * x86_64_btop(sizeof(struct privatespace));
2354
2355                 /* allocate new private data page(s) */
2356                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2357                                 MDGLOBALDATA_BASEALLOC_SIZE);
2358
2359                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2360                 bzero(gd, sizeof(*gd));
2361                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2362
2363                 /* prime data page for it to use */
2364                 mi_gdinit(&gd->mi, x);
2365                 cpu_gdinit(gd, x);
2366                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2367                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2368                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2369                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2370                 gd->gd_CADDR1 = ps->CPAGE1;
2371                 gd->gd_CADDR2 = ps->CPAGE2;
2372                 gd->gd_CADDR3 = ps->CPAGE3;
2373                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2374                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2375                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2376
2377                 /* setup a vector to our boot code */
2378                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2379                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2380                 outb(CMOS_REG, BIOS_RESET);
2381                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2382
2383                 /*
2384                  * Setup the AP boot stack
2385                  */
2386                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2387                 bootAP = x;
2388
2389                 /* attempt to start the Application Processor */
2390                 CHECK_INIT(99); /* setup checkpoints */
2391                 if (!start_ap(gd, boot_addr, smibest)) {
2392                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2393                         CHECK_PRINT("trace");   /* show checkpoints */
2394                         /* better panic as the AP may be running loose */
2395                         kprintf("panic y/n? [y] ");
2396                         if (cngetc() != 'n')
2397                                 panic("bye-bye");
2398                 }
2399                 CHECK_PRINT("trace");           /* show checkpoints */
2400
2401                 /* record its version info */
2402                 cpu_apic_versions[x] = cpu_apic_versions[0];
2403         }
2404
2405         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2406         ncpus = x;
2407
2408         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2409         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2410                 ;
2411         --shift;
2412         ncpus2_shift = shift;
2413         ncpus2 = 1 << shift;
2414         ncpus2_mask = ncpus2 - 1;
2415
2416         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2417         if ((1 << shift) < ncpus)
2418                 ++shift;
2419         ncpus_fit = 1 << shift;
2420         ncpus_fit_mask = ncpus_fit - 1;
2421
2422         /* build our map of 'other' CPUs */
2423         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2424         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2425         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2426
2427         /* fill in our (BSP) APIC version */
2428         cpu_apic_versions[0] = lapic->version;
2429
2430         /* restore the warmstart vector */
2431         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2432         outb(CMOS_REG, BIOS_RESET);
2433         outb(CMOS_DATA, mpbiosreason);
2434
2435         /*
2436          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2437          * up, clean out the P==V mapping we did earlier.
2438          */
2439         pmap_set_opt();
2440
2441         /* number of APs actually started */
2442         return ncpus - 1;
2443 }
2444
2445
2446 /*
2447  * load the 1st level AP boot code into base memory.
2448  */
2449
2450 /* targets for relocation */
2451 extern void bigJump(void);
2452 extern void bootCodeSeg(void);
2453 extern void bootDataSeg(void);
2454 extern void MPentry(void);
2455 extern u_int MP_GDT;
2456 extern u_int mp_gdtbase;
2457
2458 #if 0
2459
2460 static void
2461 install_ap_tramp(u_int boot_addr)
2462 {
2463         int     x;
2464         int     size = *(int *) ((u_long) & bootMP_size);
2465         u_char *src = (u_char *) ((u_long) bootMP);
2466         u_char *dst = (u_char *) boot_addr + KERNBASE;
2467         u_int   boot_base = (u_int) bootMP;
2468         u_int8_t *dst8;
2469         u_int16_t *dst16;
2470         u_int32_t *dst32;
2471
2472         POSTCODE(INSTALL_AP_TRAMP_POST);
2473
2474         for (x = 0; x < size; ++x)
2475                 *dst++ = *src++;
2476
2477         /*
2478          * modify addresses in code we just moved to basemem. unfortunately we
2479          * need fairly detailed info about mpboot.s for this to work.  changes
2480          * to mpboot.s might require changes here.
2481          */
2482
2483         /* boot code is located in KERNEL space */
2484         dst = (u_char *) boot_addr + KERNBASE;
2485
2486         /* modify the lgdt arg */
2487         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2488         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2489
2490         /* modify the ljmp target for MPentry() */
2491         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2492         *dst32 = ((u_int) MPentry - KERNBASE);
2493
2494         /* modify the target for boot code segment */
2495         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2496         dst8 = (u_int8_t *) (dst16 + 1);
2497         *dst16 = (u_int) boot_addr & 0xffff;
2498         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2499
2500         /* modify the target for boot data segment */
2501         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2502         dst8 = (u_int8_t *) (dst16 + 1);
2503         *dst16 = (u_int) boot_addr & 0xffff;
2504         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2505 }
2506
2507 #endif
2508
2509 /*
2510  * This function starts the AP (application processor) identified
2511  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2512  * to accomplish this.  This is necessary because of the nuances
2513  * of the different hardware we might encounter.  It ain't pretty,
2514  * but it seems to work.
2515  *
2516  * NOTE: eventually an AP gets to ap_init(), which is called just
2517  * before the AP goes into the LWKT scheduler's idle loop.
2518  */
2519 static int
2520 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2521 {
2522         int     physical_cpu;
2523         int     vector;
2524         u_long  icr_lo, icr_hi;
2525
2526         POSTCODE(START_AP_POST);
2527
2528         /* get the PHYSICAL APIC ID# */
2529         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2530
2531         /* calculate the vector */
2532         vector = (boot_addr >> 12) & 0xff;
2533
2534         /* We don't want anything interfering */
2535         cpu_disable_intr();
2536
2537         /* Make sure the target cpu sees everything */
2538         wbinvd();
2539
2540         /*
2541          * Try to detect when a SMI has occurred, wait up to 200ms.
2542          *
2543          * If a SMI occurs during an AP reset but before we issue
2544          * the STARTUP command, the AP may brick.  To work around
2545          * this problem we hold off doing the AP startup until
2546          * after we have detected the SMI.  Hopefully another SMI
2547          * will not occur before we finish the AP startup.
2548          *
2549          * Retries don't seem to help.  SMIs have a window of opportunity
2550          * and if USB->legacy keyboard emulation is enabled in the BIOS
2551          * the interrupt rate can be quite high.
2552          *
2553          * NOTE: Don't worry about the L1 cache load, it might bloat
2554          *       ldelta a little but ndelta will be so huge when the SMI
2555          *       occurs the detection logic will still work fine.
2556          */
2557         if (smibest) {
2558                 set_apic_timer(200000);
2559                 smitest();
2560         }
2561
2562         /*
2563          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2564          * and running the target CPU. OR this INIT IPI might be latched (P5
2565          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2566          * ignored.
2567          *
2568          * see apic/apicreg.h for icr bit definitions.
2569          *
2570          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2571          */
2572
2573         /*
2574          * Setup the address for the target AP.  We can setup
2575          * icr_hi once and then just trigger operations with
2576          * icr_lo.
2577          */
2578         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2579         icr_hi |= (physical_cpu << 24);
2580         icr_lo = lapic->icr_lo & 0xfff00000;
2581         lapic->icr_hi = icr_hi;
2582
2583         /*
2584          * Do an INIT IPI: assert RESET
2585          *
2586          * Use edge triggered mode to assert INIT
2587          */
2588         lapic->icr_lo = icr_lo | 0x00004500;
2589         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2590                  /* spin */ ;
2591
2592         /*
2593          * The spec calls for a 10ms delay but we may have to use a
2594          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2595          * interrupt.  We have other loops here too and dividing by 2
2596          * doesn't seem to be enough even after subtracting 350us,
2597          * so we divide by 4.
2598          *
2599          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2600          * interrupt was detected we use the full 10ms.
2601          */
2602         if (smibest == 0)
2603                 u_sleep(10000);
2604         else if (smibest < 150 * 4 + 350)
2605                 u_sleep(150);
2606         else if ((smibest - 350) / 4 < 10000)
2607                 u_sleep((smibest - 350) / 4);
2608         else
2609                 u_sleep(10000);
2610
2611         /*
2612          * Do an INIT IPI: deassert RESET
2613          *
2614          * Use level triggered mode to deassert.  It is unclear
2615          * why we need to do this.
2616          */
2617         lapic->icr_lo = icr_lo | 0x00008500;
2618         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2619                  /* spin */ ;
2620         u_sleep(150);                           /* wait 150us */
2621
2622         /*
2623          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2624          * latched, (P5 bug) this 1st STARTUP would then terminate
2625          * immediately, and the previously started INIT IPI would continue. OR
2626          * the previous INIT IPI has already run. and this STARTUP IPI will
2627          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2628          * will run.
2629          */
2630         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2631         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2632                  /* spin */ ;
2633         u_sleep(200);           /* wait ~200uS */
2634
2635         /*
2636          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2637          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2638          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2639          * recognized after hardware RESET or INIT IPI.
2640          */
2641         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2642         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2643                  /* spin */ ;
2644
2645         /* Resume normal operation */
2646         cpu_enable_intr();
2647
2648         /* wait for it to start, see ap_init() */
2649         set_apic_timer(5000000);/* == 5 seconds */
2650         while (read_apic_timer()) {
2651                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2652                         return 1;       /* return SUCCESS */
2653         }
2654
2655         return 0;               /* return FAILURE */
2656 }
2657
2658 static
2659 int
2660 smitest(void)
2661 {
2662         int64_t ltsc;
2663         int64_t ntsc;
2664         int64_t ldelta;
2665         int64_t ndelta;
2666         int count;
2667
2668         ldelta = 0;
2669         ndelta = 0;
2670         while (read_apic_timer()) {
2671                 ltsc = rdtsc();
2672                 for (count = 0; count < 100; ++count)
2673                         ntsc = rdtsc(); /* force loop to occur */
2674                 if (ldelta) {
2675                         ndelta = ntsc - ltsc;
2676                         if (ldelta > ndelta)
2677                                 ldelta = ndelta;
2678                         if (ndelta > ldelta * 2)
2679                                 break;
2680                 } else {
2681                         ldelta = ntsc - ltsc;
2682                 }
2683         }
2684         return(read_apic_timer());
2685 }
2686
2687 /*
2688  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2689  *
2690  * If for some reason we were unable to start all cpus we cannot safely
2691  * use broadcast IPIs.
2692  */
2693 void
2694 smp_invltlb(void)
2695 {
2696 #ifdef SMP
2697         if (smp_startup_mask == smp_active_mask) {
2698                 all_but_self_ipi(XINVLTLB_OFFSET);
2699         } else {
2700                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2701                         APIC_DELMODE_FIXED);
2702         }
2703 #endif
2704 }
2705
2706 /*
2707  * When called the executing CPU will send an IPI to all other CPUs
2708  *  requesting that they halt execution.
2709  *
2710  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2711  *
2712  *  - Signals all CPUs in map to stop.
2713  *  - Waits for each to stop.
2714  *
2715  * Returns:
2716  *  -1: error
2717  *   0: NA
2718  *   1: ok
2719  *
2720  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2721  *            from executing at same time.
2722  */
2723 int
2724 stop_cpus(u_int map)
2725 {
2726         map &= smp_active_mask;
2727
2728         /* send the Xcpustop IPI to all CPUs in map */
2729         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2730
2731         while ((stopped_cpus & map) != map)
2732                 /* spin */ ;
2733
2734         return 1;
2735 }
2736
2737
2738 /*
2739  * Called by a CPU to restart stopped CPUs.
2740  *
2741  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2742  *
2743  *  - Signals all CPUs in map to restart.
2744  *  - Waits for each to restart.
2745  *
2746  * Returns:
2747  *  -1: error
2748  *   0: NA
2749  *   1: ok
2750  */
2751 int
2752 restart_cpus(u_int map)
2753 {
2754         /* signal other cpus to restart */
2755         started_cpus = map & smp_active_mask;
2756
2757         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2758                 /* spin */ ;
2759
2760         return 1;
2761 }
2762
2763 /*
2764  * This is called once the mpboot code has gotten us properly relocated
2765  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2766  * and when it returns the scheduler will call the real cpu_idle() main
2767  * loop for the idlethread.  Interrupts are disabled on entry and should
2768  * remain disabled at return.
2769  */
2770 void
2771 ap_init(void)
2772 {
2773         u_int   apic_id;
2774
2775         /*
2776          * Adjust smp_startup_mask to signal the BSP that we have started
2777          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2778          * is waiting for our signal.
2779          *
2780          * We can't set our bit in smp_active_mask yet because we are holding
2781          * interrupts physically disabled and remote cpus could deadlock
2782          * trying to send us an IPI.
2783          */
2784         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2785         cpu_mfence();
2786
2787         /*
2788          * Interlock for finalization.  Wait until mp_finish is non-zero,
2789          * then get the MP lock.
2790          *
2791          * Note: We are in a critical section.
2792          *
2793          * Note: We have to synchronize td_mpcount to our desired MP state
2794          * before calling cpu_try_mplock().
2795          *
2796          * Note: we are the idle thread, we can only spin.
2797          *
2798          * Note: The load fence is memory volatile and prevents the compiler
2799          * from improperly caching mp_finish, and the cpu from improperly
2800          * caching it.
2801          */
2802         while (mp_finish == 0)
2803             cpu_lfence();
2804         ++curthread->td_mpcount;
2805         while (cpu_try_mplock() == 0)
2806             ;
2807
2808         if (cpu_feature & CPUID_TSC) {
2809             /*
2810              * The BSP is constantly updating tsc0_offset, figure out the
2811              * relative difference to synchronize ktrdump.
2812              */
2813             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2814         }
2815
2816         /* BSP may have changed PTD while we're waiting for the lock */
2817         cpu_invltlb();
2818
2819 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2820         lidt(&r_idt);
2821 #endif
2822
2823         /* Build our map of 'other' CPUs. */
2824         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2825
2826         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2827
2828         /* A quick check from sanity claus */
2829         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2830         if (mycpu->gd_cpuid != apic_id) {
2831                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2832                 kprintf("SMP: apic_id = %d\n", apic_id);
2833 #if JGXXX
2834                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2835 #endif
2836                 panic("cpuid mismatch! boom!!");
2837         }
2838
2839         /* Initialize AP's local APIC for irq's */
2840         apic_initialize(FALSE);
2841
2842         /* Set memory range attributes for this CPU to match the BSP */
2843         mem_range_AP_init();
2844
2845         /*
2846          * Once we go active we must process any IPIQ messages that may
2847          * have been queued, because no actual IPI will occur until we
2848          * set our bit in the smp_active_mask.  If we don't the IPI
2849          * message interlock could be left set which would also prevent
2850          * further IPIs.
2851          *
2852          * The idle loop doesn't expect the BGL to be held and while
2853          * lwkt_switch() normally cleans things up this is a special case
2854          * because we returning almost directly into the idle loop.
2855          *
2856          * The idle thread is never placed on the runq, make sure
2857          * nothing we've done put it there.
2858          */
2859         KKASSERT(curthread->td_mpcount == 1);
2860         smp_active_mask |= 1 << mycpu->gd_cpuid;
2861
2862         /*
2863          * Enable interrupts here.  idle_restore will also do it, but
2864          * doing it here lets us clean up any strays that got posted to
2865          * the CPU during the AP boot while we are still in a critical
2866          * section.
2867          */
2868         __asm __volatile("sti; pause; pause"::);
2869         mdcpu->gd_fpending = 0;
2870
2871         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2872         lwkt_process_ipiq();
2873
2874         /*
2875          * Releasing the mp lock lets the BSP finish up the SMP init
2876          */
2877         rel_mplock();
2878         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2879 }
2880
2881 /*
2882  * Get SMP fully working before we start initializing devices.
2883  */
2884 static
2885 void
2886 ap_finish(void)
2887 {
2888         mp_finish = 1;
2889         if (bootverbose)
2890                 kprintf("Finish MP startup\n");
2891         if (cpu_feature & CPUID_TSC)
2892                 tsc0_offset = rdtsc();
2893         tsc_offsets[0] = 0;
2894         rel_mplock();
2895         while (smp_active_mask != smp_startup_mask) {
2896                 cpu_lfence();
2897                 if (cpu_feature & CPUID_TSC)
2898                         tsc0_offset = rdtsc();
2899         }
2900         while (try_mplock() == 0)
2901                 ;
2902         if (bootverbose)
2903                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2904 }
2905
2906 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2907
2908 void
2909 cpu_send_ipiq(int dcpu)
2910 {
2911         if ((1 << dcpu) & smp_active_mask)
2912                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2913 }
2914
2915 #if 0   /* single_apic_ipi_passive() not working yet */
2916 /*
2917  * Returns 0 on failure, 1 on success
2918  */
2919 int
2920 cpu_send_ipiq_passive(int dcpu)
2921 {
2922         int r = 0;
2923         if ((1 << dcpu) & smp_active_mask) {
2924                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2925                                         APIC_DELMODE_FIXED);
2926         }
2927         return(r);
2928 }
2929 #endif
2930
2931 struct mptable_lapic_cbarg1 {
2932         int     cpu_count;
2933         int     ht_fixup;
2934         u_int   ht_apicid_mask;
2935 };
2936
2937 static int
2938 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2939 {
2940         const struct PROCENTRY *ent;
2941         struct mptable_lapic_cbarg1 *arg = xarg;
2942
2943         if (type != 0)
2944                 return 0;
2945         ent = pos;
2946
2947         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2948                 return 0;
2949
2950         arg->cpu_count++;
2951         if (ent->apic_id < 32) {
2952                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2953         } else if (arg->ht_fixup) {
2954                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2955                 arg->ht_fixup = 0;
2956         }
2957         return 0;
2958 }
2959
2960 struct mptable_lapic_cbarg2 {
2961         int     cpu;
2962         int     logical_cpus;
2963         int     found_bsp;
2964 };
2965
2966 static int
2967 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2968 {
2969         const struct PROCENTRY *ent;
2970         struct mptable_lapic_cbarg2 *arg = xarg;
2971
2972         if (type != 0)
2973                 return 0;
2974         ent = pos;
2975
2976         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2977                 KKASSERT(!arg->found_bsp);
2978                 arg->found_bsp = 1;
2979         }
2980
2981         if (processor_entry(ent, arg->cpu))
2982                 arg->cpu++;
2983
2984         if (arg->logical_cpus) {
2985                 struct PROCENTRY proc;
2986                 int i;
2987
2988                 /*
2989                  * Create fake mptable processor entries
2990                  * and feed them to processor_entry() to
2991                  * enumerate the logical CPUs.
2992                  */
2993                 bzero(&proc, sizeof(proc));
2994                 proc.type = 0;
2995                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2996                 proc.apic_id = ent->apic_id;
2997
2998                 for (i = 1; i < arg->logical_cpus; i++) {
2999                         proc.apic_id++;
3000                         processor_entry(&proc, arg->cpu);
3001                         arg->cpu++;
3002                 }
3003         }
3004         return 0;
3005 }
3006
3007 static void
3008 mptable_lapic_default(void)
3009 {
3010         int ap_apicid, bsp_apicid;
3011
3012         mp_naps = 1; /* exclude BSP */
3013
3014         /* Map local apic before the id field is accessed */
3015         lapic_init(DEFAULT_APIC_BASE);
3016
3017         bsp_apicid = APIC_ID(lapic->id);
3018         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3019
3020         /* BSP */
3021         mp_set_cpuids(0, bsp_apicid);
3022         /* one and only AP */
3023         mp_set_cpuids(1, ap_apicid);
3024 }
3025
3026 /*
3027  * Configure:
3028  *     cpu_apic_address (common to all CPUs)
3029  *     mp_naps
3030  *     ID_TO_CPU(N), APIC ID to logical CPU table
3031  *     CPU_TO_ID(N), logical CPU to APIC ID table
3032  */
3033 static void
3034 mptable_lapic_enumerate(struct mptable_pos *mpt)
3035 {
3036         struct mptable_lapic_cbarg1 arg1;
3037         struct mptable_lapic_cbarg2 arg2;
3038         mpcth_t cth;
3039         int error, logical_cpus = 0;
3040         vm_offset_t lapic_addr;
3041
3042         KKASSERT(mpt->mp_fps != NULL);
3043
3044         /*
3045          * Check for use of 'default' configuration
3046          */
3047         if (mpt->mp_fps->mpfb1 != 0) {
3048                 mptable_lapic_default();
3049                 return;
3050         }
3051
3052         cth = mpt->mp_cth;
3053         KKASSERT(cth != NULL);
3054
3055         /* Save local apic address */
3056         lapic_addr = (vm_offset_t)cth->apic_address;
3057         KKASSERT(lapic_addr != 0);
3058
3059         /*
3060          * Find out how many CPUs do we have
3061          */
3062         bzero(&arg1, sizeof(arg1));
3063         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3064
3065         error = mptable_iterate_entries(cth,
3066                     mptable_lapic_pass1_callback, &arg1);
3067         if (error)
3068                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3069         KKASSERT(arg1.cpu_count != 0);
3070
3071         /* See if we need to fixup HT logical CPUs. */
3072         if (arg1.ht_fixup) {
3073                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3074                                                          arg1.cpu_count);
3075                 if (logical_cpus != 0)
3076                         arg1.cpu_count *= logical_cpus;
3077         }
3078         mp_naps = arg1.cpu_count;
3079
3080         /* Qualify the numbers again, after possible HT fixup */
3081         if (mp_naps > MAXCPU) {
3082                 kprintf("Warning: only using %d of %d available CPUs!\n",
3083                         MAXCPU, mp_naps);
3084                 mp_naps = MAXCPU;
3085         }
3086
3087         --mp_naps;      /* subtract the BSP */
3088
3089         /*
3090          * Link logical CPU id to local apic id
3091          */
3092         bzero(&arg2, sizeof(arg2));
3093         arg2.cpu = 1;
3094         arg2.logical_cpus = logical_cpus;
3095
3096         error = mptable_iterate_entries(cth,
3097                     mptable_lapic_pass2_callback, &arg2);
3098         if (error)
3099                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3100         KKASSERT(arg2.found_bsp);
3101
3102         /* Map local apic */
3103         lapic_init(lapic_addr);
3104 }
3105
3106 static void
3107 lapic_init(vm_offset_t lapic_addr)
3108 {
3109         /*
3110          * lapic not mapped yet (pmap_init is called too late)
3111          */
3112         lapic = pmap_mapdev_uncacheable(lapic_addr, sizeof(struct LAPIC));
3113
3114 #if 0
3115         /* Local apic is mapped on last page */
3116         SMPpt[NPTEPG - 1] = (pt_entry_t)(PG_V | PG_RW | PG_N |
3117             pmap_get_pgeflag() | (lapic_addr & PG_FRAME));
3118 #endif
3119
3120         /* Just for printing */
3121         cpu_apic_address = lapic_addr;
3122 }