Merge from vendor branch BINUTILS:
[dragonfly.git] / sys / i386 / isa / intr_machdep.c
1 /*-
2  * Copyright (c) 1991 The Regents of the University of California.
3  * All rights reserved.
4  *
5  * This code is derived from software contributed to Berkeley by
6  * William Jolitz.
7  *
8  * Redistribution and use in source and binary forms, with or without
9  * modification, are permitted provided that the following conditions
10  * are met:
11  * 1. Redistributions of source code must retain the above copyright
12  *    notice, this list of conditions and the following disclaimer.
13  * 2. Redistributions in binary form must reproduce the above copyright
14  *    notice, this list of conditions and the following disclaimer in the
15  *    documentation and/or other materials provided with the distribution.
16  * 3. All advertising materials mentioning features or use of this software
17  *    must display the following acknowledgement:
18  *      This product includes software developed by the University of
19  *      California, Berkeley and its contributors.
20  * 4. Neither the name of the University nor the names of its contributors
21  *    may be used to endorse or promote products derived from this software
22  *    without specific prior written permission.
23  *
24  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
25  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
26  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
27  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
28  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
29  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
30  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
31  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
32  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
33  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
34  * SUCH DAMAGE.
35  *
36  *      from: @(#)isa.c 7.2 (Berkeley) 5/13/91
37  * $FreeBSD: src/sys/i386/isa/intr_machdep.c,v 1.29.2.5 2001/10/14 06:54:27 luigi Exp $
38  * $DragonFly: src/sys/i386/isa/Attic/intr_machdep.c,v 1.15 2003/10/27 16:42:17 dillon Exp $
39  */
40 /*
41  * This file contains an aggregated module marked:
42  * Copyright (c) 1997, Stefan Esser <se@freebsd.org>
43  * All rights reserved.
44  * See the notice for details.
45  */
46
47 #include "use_isa.h"
48 #include "use_mca.h"
49 #include "opt_auto_eoi.h"
50
51 #include <sys/param.h>
52 #ifndef SMP
53 #include <machine/lock.h>
54 #endif
55 #include <sys/systm.h>
56 #include <sys/syslog.h>
57 #include <sys/malloc.h>
58 #include <sys/errno.h>
59 #include <sys/interrupt.h>
60 #include <machine/ipl.h>
61 #include <machine/md_var.h>
62 #include <machine/segments.h>
63 #include <sys/bus.h> 
64 #include <machine/globaldata.h>
65 #include <sys/proc.h>
66 #include <sys/thread2.h>
67
68 #if defined(APIC_IO)
69 #include <machine/smptests.h>                   /** FAST_HI */
70 #include <machine/smp.h>
71 #endif /* APIC_IO */
72 #ifdef PC98
73 #include <pc98/pc98/pc98.h>
74 #include <pc98/pc98/pc98_machdep.h>
75 #include <pc98/pc98/epsonio.h>
76 #else
77 #include <bus/isa/i386/isa.h>
78 #endif
79 #include <i386/isa/icu.h>
80
81 #if NISA > 0
82 #include <bus/isa/isavar.h>
83 #endif
84 #include <i386/isa/intr_machdep.h>
85 #include <bus/isa/isavar.h>
86 #include <sys/interrupt.h>
87 #ifdef APIC_IO
88 #include <machine/clock.h>
89 #endif
90 #include <machine/cpu.h>
91
92 #if NMCA > 0
93 #include <bus/mca/i386/mca_machdep.h>
94 #endif
95
96 /* XXX should be in suitable include files */
97 #ifdef PC98
98 #define ICU_IMR_OFFSET          2               /* IO_ICU{1,2} + 2 */
99 #define ICU_SLAVEID                     7
100 #else
101 #define ICU_IMR_OFFSET          1               /* IO_ICU{1,2} + 1 */
102 #define ICU_SLAVEID                     2
103 #endif
104
105 #ifdef APIC_IO
106 /*
107  * This is to accommodate "mixed-mode" programming for 
108  * motherboards that don't connect the 8254 to the IO APIC.
109  */
110 #define AUTO_EOI_1      1
111 #endif
112
113 #define NR_INTRNAMES    (1 + ICU_LEN + 2 * ICU_LEN)
114
115 static inthand2_t isa_strayintr;
116 #if defined(FAST_HI) && defined(APIC_IO)
117 static inthand2_t isa_wrongintr;
118 #endif
119 static void     init_i8259(void);
120
121 void    *intr_unit[ICU_LEN*2];
122 u_long  *intr_countp[ICU_LEN*2];
123 inthand2_t *intr_handler[ICU_LEN*2] = {
124         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
125         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
126         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
127         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
128         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
129         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
130         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
131         isa_strayintr, isa_strayintr, isa_strayintr, isa_strayintr,
132 };
133
134 static struct md_intr_info {
135     int         irq;
136     u_int       mask;
137     int         mihandler_installed;
138     u_int       *maskp;
139 } intr_info[ICU_LEN*2];
140
141 static inthand_t *fastintr[ICU_LEN] = {
142         &IDTVEC(fastintr0), &IDTVEC(fastintr1),
143         &IDTVEC(fastintr2), &IDTVEC(fastintr3),
144         &IDTVEC(fastintr4), &IDTVEC(fastintr5),
145         &IDTVEC(fastintr6), &IDTVEC(fastintr7),
146         &IDTVEC(fastintr8), &IDTVEC(fastintr9),
147         &IDTVEC(fastintr10), &IDTVEC(fastintr11),
148         &IDTVEC(fastintr12), &IDTVEC(fastintr13),
149         &IDTVEC(fastintr14), &IDTVEC(fastintr15),
150 #if defined(APIC_IO)
151         &IDTVEC(fastintr16), &IDTVEC(fastintr17),
152         &IDTVEC(fastintr18), &IDTVEC(fastintr19),
153         &IDTVEC(fastintr20), &IDTVEC(fastintr21),
154         &IDTVEC(fastintr22), &IDTVEC(fastintr23),
155 #endif /* APIC_IO */
156 };
157
158 unpendhand_t *fastunpend[ICU_LEN] = {
159         IDTVEC(fastunpend0), IDTVEC(fastunpend1),
160         IDTVEC(fastunpend2), IDTVEC(fastunpend3),
161         IDTVEC(fastunpend4), IDTVEC(fastunpend5),
162         IDTVEC(fastunpend6), IDTVEC(fastunpend7),
163         IDTVEC(fastunpend8), IDTVEC(fastunpend9),
164         IDTVEC(fastunpend10), IDTVEC(fastunpend11),
165         IDTVEC(fastunpend12), IDTVEC(fastunpend13),
166         IDTVEC(fastunpend14), IDTVEC(fastunpend15),
167 #if defined(APIC_IO)
168         IDTVEC(fastunpend16), IDTVEC(fastunpend17),
169         IDTVEC(fastunpend18), IDTVEC(fastunpend19),
170         IDTVEC(fastunpend20), IDTVEC(fastunpend21),
171         IDTVEC(fastunpend22), IDTVEC(fastunpend23),
172 #endif
173 };
174
175 static inthand_t *slowintr[ICU_LEN] = {
176         &IDTVEC(intr0), &IDTVEC(intr1), &IDTVEC(intr2), &IDTVEC(intr3),
177         &IDTVEC(intr4), &IDTVEC(intr5), &IDTVEC(intr6), &IDTVEC(intr7),
178         &IDTVEC(intr8), &IDTVEC(intr9), &IDTVEC(intr10), &IDTVEC(intr11),
179         &IDTVEC(intr12), &IDTVEC(intr13), &IDTVEC(intr14), &IDTVEC(intr15),
180 #if defined(APIC_IO)
181         &IDTVEC(intr16), &IDTVEC(intr17), &IDTVEC(intr18), &IDTVEC(intr19),
182         &IDTVEC(intr20), &IDTVEC(intr21), &IDTVEC(intr22), &IDTVEC(intr23),
183 #endif /* APIC_IO */
184 };
185
186 #ifdef PC98
187 #define NMI_PARITY 0x04
188 #define NMI_EPARITY 0x02
189 #else
190 #define NMI_PARITY (1 << 7)
191 #define NMI_IOCHAN (1 << 6)
192 #define ENMI_WATCHDOG (1 << 7)
193 #define ENMI_BUSTIMER (1 << 6)
194 #define ENMI_IOSTATUS (1 << 5)
195 #endif
196
197 /*
198  * Handle a NMI, possibly a machine check.
199  * return true to panic system, false to ignore.
200  */
201 int
202 isa_nmi(cd)
203         int cd;
204 {
205         int retval = 0;
206 #ifdef PC98
207         int port = inb(0x33);
208
209         log(LOG_CRIT, "NMI PC98 port = %x\n", port);
210         if (epson_machine_id == 0x20)
211                 epson_outb(0xc16, epson_inb(0xc16) | 0x1);
212         if (port & NMI_PARITY) {
213                 log(LOG_CRIT, "BASE RAM parity error, likely hardware failure.");
214                 retval = 1;
215         } else if (port & NMI_EPARITY) {
216                 log(LOG_CRIT, "EXTENDED RAM parity error, likely hardware failure.");
217                 retval = 1;
218         } else {
219                 log(LOG_CRIT, "\nNMI Resume ??\n");
220         }
221 #else /* IBM-PC */
222         int isa_port = inb(0x61);
223         int eisa_port = inb(0x461);
224
225         log(LOG_CRIT, "NMI ISA %x, EISA %x\n", isa_port, eisa_port);
226 #if NMCA > 0
227         if (MCA_system && mca_bus_nmi())
228                 return(0);
229 #endif
230         
231         if (isa_port & NMI_PARITY) {
232                 log(LOG_CRIT, "RAM parity error, likely hardware failure.");
233                 retval = 1;
234         }
235
236         if (isa_port & NMI_IOCHAN) {
237                 log(LOG_CRIT, "I/O channel check, likely hardware failure.");
238                 retval = 1;
239         }
240
241         /*
242          * On a real EISA machine, this will never happen.  However it can
243          * happen on ISA machines which implement XT style floating point
244          * error handling (very rare).  Save them from a meaningless panic.
245          */
246         if (eisa_port == 0xff)
247                 return(retval);
248
249         if (eisa_port & ENMI_WATCHDOG) {
250                 log(LOG_CRIT, "EISA watchdog timer expired, likely hardware failure.");
251                 retval = 1;
252         }
253
254         if (eisa_port & ENMI_BUSTIMER) {
255                 log(LOG_CRIT, "EISA bus timeout, likely hardware failure.");
256                 retval = 1;
257         }
258
259         if (eisa_port & ENMI_IOSTATUS) {
260                 log(LOG_CRIT, "EISA I/O port status error.");
261                 retval = 1;
262         }
263 #endif
264         return(retval);
265 }
266
267 /*
268  *  ICU reinitialize when ICU configuration has lost.
269  */
270 void
271 icu_reinit()
272 {
273        int i;
274
275        init_i8259();
276        for(i=0;i<ICU_LEN;i++)
277                if(intr_handler[i] != isa_strayintr)
278                        INTREN(1<<i);
279 }
280
281
282 /*
283  * Fill in default interrupt table (in case of spurious interrupt
284  * during configuration of kernel, setup interrupt control unit
285  */
286 void
287 isa_defaultirq()
288 {
289         int i;
290
291         /* icu vectors */
292         for (i = 0; i < ICU_LEN; i++)
293                 icu_unset(i, isa_strayintr);
294         init_i8259();
295 }
296
297 static void
298 init_i8259(void)
299 {
300
301         /* initialize 8259's */
302 #if NMCA > 0
303         if (MCA_system)
304                 outb(IO_ICU1, 0x19);            /* reset; program device, four bytes */
305         else
306 #endif
307                 outb(IO_ICU1, 0x11);            /* reset; program device, four bytes */
308
309         outb(IO_ICU1+ICU_IMR_OFFSET, NRSVIDT);  /* starting at this vector index */
310         outb(IO_ICU1+ICU_IMR_OFFSET, IRQ_SLAVE);                /* slave on line 7 */
311 #ifdef PC98
312 #ifdef AUTO_EOI_1
313         outb(IO_ICU1+ICU_IMR_OFFSET, 0x1f);             /* (master) auto EOI, 8086 mode */
314 #else
315         outb(IO_ICU1+ICU_IMR_OFFSET, 0x1d);             /* (master) 8086 mode */
316 #endif
317 #else /* IBM-PC */
318 #ifdef AUTO_EOI_1
319         outb(IO_ICU1+ICU_IMR_OFFSET, 2 | 1);            /* auto EOI, 8086 mode */
320 #else
321         outb(IO_ICU1+ICU_IMR_OFFSET, 1);                /* 8086 mode */
322 #endif
323 #endif /* PC98 */
324         outb(IO_ICU1+ICU_IMR_OFFSET, 0xff);             /* leave interrupts masked */
325         outb(IO_ICU1, 0x0a);            /* default to IRR on read */
326 #ifndef PC98
327         outb(IO_ICU1, 0xc0 | (3 - 1));  /* pri order 3-7, 0-2 (com2 first) */
328 #endif /* !PC98 */
329
330 #if NMCA > 0
331         if (MCA_system)
332                 outb(IO_ICU2, 0x19);            /* reset; program device, four bytes */
333         else
334 #endif
335                 outb(IO_ICU2, 0x11);            /* reset; program device, four bytes */
336
337         outb(IO_ICU2+ICU_IMR_OFFSET, NRSVIDT+8); /* staring at this vector index */
338         outb(IO_ICU2+ICU_IMR_OFFSET, ICU_SLAVEID);         /* my slave id is 7 */
339 #ifdef PC98
340         outb(IO_ICU2+ICU_IMR_OFFSET,9);              /* 8086 mode */
341 #else /* IBM-PC */
342 #ifdef AUTO_EOI_2
343         outb(IO_ICU2+ICU_IMR_OFFSET, 2 | 1);            /* auto EOI, 8086 mode */
344 #else
345         outb(IO_ICU2+ICU_IMR_OFFSET,1);         /* 8086 mode */
346 #endif
347 #endif /* PC98 */
348         outb(IO_ICU2+ICU_IMR_OFFSET, 0xff);          /* leave interrupts masked */
349         outb(IO_ICU2, 0x0a);            /* default to IRR on read */
350 }
351
352 /*
353  * Caught a stray interrupt, notify
354  */
355 static void
356 isa_strayintr(void *vcookiep)
357 {
358         int intr = (void **)vcookiep - &intr_unit[0];
359
360         /* DON'T BOTHER FOR NOW! */
361         /* for some reason, we get bursts of intr #7, even if not enabled! */
362         /*
363          * Well the reason you got bursts of intr #7 is because someone
364          * raised an interrupt line and dropped it before the 8259 could
365          * prioritize it.  This is documented in the intel data book.  This
366          * means you have BAD hardware!  I have changed this so that only
367          * the first 5 get logged, then it quits logging them, and puts
368          * out a special message. rgrimes 3/25/1993
369          */
370         /*
371          * XXX TODO print a different message for #7 if it is for a
372          * glitch.  Glitches can be distinguished from real #7's by
373          * testing that the in-service bit is _not_ set.  The test
374          * must be done before sending an EOI so it can't be done if
375          * we are using AUTO_EOI_1.
376          */
377         if (intrcnt[1 + intr] <= 5)
378                 log(LOG_ERR, "stray irq %d\n", intr);
379         if (intrcnt[1 + intr] == 5)
380                 log(LOG_CRIT,
381                     "too many stray irq %d's; not logging any more\n", intr);
382 }
383
384 #if defined(FAST_HI) && defined(APIC_IO)
385
386 static void
387 isa_wrongintr(void *vcookiep)
388 {
389         int intr = (void **)vcookiep - &intr_unit[0];
390
391         if (intrcnt[1 + intr] <= 5)
392                 log(LOG_ERR, "stray irq %d (APIC misprogrammed)\n", intr);
393         if (intrcnt[1 + intr] == 5)
394                 log(LOG_CRIT,
395                     "too many stray irq %d's; not logging any more\n", intr);
396 }
397
398 #endif
399
400 #if NISA > 0
401 /*
402  * Return a bitmap of the current interrupt requests.  This is 8259-specific
403  * and is only suitable for use at probe time.
404  */
405 intrmask_t
406 isa_irq_pending(void)
407 {
408         u_char irr1;
409         u_char irr2;
410
411         irr1 = inb(IO_ICU1);
412         irr2 = inb(IO_ICU2);
413         return ((irr2 << 8) | irr1);
414 }
415 #endif
416
417 int
418 update_intr_masks(void)
419 {
420         int intr, n=0;
421         u_int mask,*maskptr;
422
423         for (intr=0; intr < ICU_LEN; intr ++) {
424 #if defined(APIC_IO)
425                 /* no 8259 SLAVE to ignore */
426 #else
427                 if (intr==ICU_SLAVEID) continue;        /* ignore 8259 SLAVE output */
428 #endif /* APIC_IO */
429                 maskptr = intr_info[intr].maskp;
430                 if (!maskptr)
431                         continue;
432                 *maskptr |= SWI_CLOCK_MASK | (1 << intr);
433                 mask = *maskptr;
434                 if (mask != intr_info[intr].mask) {
435 #if 0
436                         printf ("intr_mask[%2d] old=%08x new=%08x ptr=%p.\n",
437                                 intr, intr_info[intr].mask, mask, maskptr);
438 #endif
439                         intr_info[intr].mask = mask;
440                         n++;
441                 }
442
443         }
444         return (n);
445 }
446
447 static void
448 update_intrname(int intr, char *name)
449 {
450         char buf[32];
451         char *cp;
452         int name_index, off, strayintr;
453
454         /*
455          * Initialise strings for bitbucket and stray interrupt counters.
456          * These have statically allocated indices 0 and 1 through ICU_LEN.
457          */
458         if (intrnames[0] == '\0') {
459                 off = sprintf(intrnames, "???") + 1;
460                 for (strayintr = 0; strayintr < ICU_LEN; strayintr++)
461                         off += sprintf(intrnames + off, "stray irq%d",
462                             strayintr) + 1;
463         }
464
465         if (name == NULL)
466                 name = "???";
467         if (snprintf(buf, sizeof(buf), "%s irq%d", name, intr) >= sizeof(buf))
468                 goto use_bitbucket;
469
470         /*
471          * Search for `buf' in `intrnames'.  In the usual case when it is
472          * not found, append it to the end if there is enough space (the \0
473          * terminator for the previous string, if any, becomes a separator).
474          */
475         for (cp = intrnames, name_index = 0;
476             cp != eintrnames && name_index < NR_INTRNAMES;
477             cp += strlen(cp) + 1, name_index++) {
478                 if (*cp == '\0') {
479                         if (strlen(buf) >= eintrnames - cp)
480                                 break;
481                         strcpy(cp, buf);
482                         goto found;
483                 }
484                 if (strcmp(cp, buf) == 0)
485                         goto found;
486         }
487
488 use_bitbucket:
489         printf("update_intrname: counting %s irq%d as %s\n", name, intr,
490             intrnames);
491         name_index = 0;
492 found:
493         intr_countp[intr] = &intrcnt[name_index];
494 }
495
496 /*
497  * NOTE!  intr_handler[] is only used for FAST interrupts, the *vector.s
498  * code ignores it for normal interrupts.
499  */
500 int
501 icu_setup(int intr, inthand2_t *handler, void *arg, u_int *maskptr, int flags)
502 {
503 #if defined(FAST_HI) && defined(APIC_IO)
504         int             select;         /* the select register is 8 bits */
505         int             vector;
506         u_int32_t       value;          /* the window register is 32 bits */
507 #endif /* FAST_HI */
508         u_long  ef;
509         u_int   mask = (maskptr ? *maskptr : 0);
510
511 #if defined(APIC_IO)
512         if ((u_int)intr >= ICU_LEN)     /* no 8259 SLAVE to ignore */
513 #else
514         if ((u_int)intr >= ICU_LEN || intr == ICU_SLAVEID)
515 #endif /* APIC_IO */
516         if (intr_handler[intr] != isa_strayintr)
517                 return (EBUSY);
518
519         ef = read_eflags();
520         cpu_disable_intr();     /* YYY */
521         intr_handler[intr] = handler;
522         intr_unit[intr] = arg;
523         intr_info[intr].maskp = maskptr;
524         intr_info[intr].mask = mask | SWI_CLOCK_MASK | (1 << intr);
525 #if 0
526         /* YYY  fast ints supported and mp protected but ... */
527         flags &= ~INTR_FAST;
528 #endif
529 #if defined(FAST_HI) && defined(APIC_IO)
530         if (flags & INTR_FAST) {
531                 /*
532                  * Install a spurious interrupt in the low space in case
533                  * the IO apic is not properly reprogrammed.
534                  */
535                 vector = TPR_SLOW_INTS + intr;
536                 setidt(vector, isa_wrongintr,
537                        SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
538                 vector = TPR_FAST_INTS + intr;
539                 setidt(vector, fastintr[intr],
540                        SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
541         } else {
542                 vector = TPR_SLOW_INTS + intr;
543 #ifdef APIC_INTR_REORDER
544 #ifdef APIC_INTR_HIGHPRI_CLOCK
545                 /* XXX: Hack (kludge?) for more accurate clock. */
546                 if (intr == apic_8254_intr || intr == 8) {
547                         vector = TPR_FAST_INTS + intr;
548                 }
549 #endif
550 #endif
551                 setidt(vector, slowintr[intr],
552                        SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
553         }
554 #ifdef APIC_INTR_REORDER
555         set_lapic_isrloc(intr, vector);
556 #endif
557         /*
558          * Reprogram the vector in the IO APIC.
559          *
560          * XXX EOI/mask a pending (stray) interrupt on the old vector?
561          */
562         if (int_to_apicintpin[intr].ioapic >= 0) {
563                 select = int_to_apicintpin[intr].redirindex;
564                 value = io_apic_read(int_to_apicintpin[intr].ioapic, 
565                                      select) & ~IOART_INTVEC;
566                 io_apic_write(int_to_apicintpin[intr].ioapic, 
567                               select, value | vector);
568         }
569 #else
570         setidt(ICU_OFFSET + intr,
571                flags & INTR_FAST ? fastintr[intr] : slowintr[intr],
572                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
573 #endif /* FAST_HI && APIC_IO */
574         INTREN(1 << intr);
575         write_eflags(ef);
576         return (0);
577 }
578
579 int
580 icu_unset(intr, handler)
581         int     intr;
582         inthand2_t *handler;
583 {
584         u_long  ef;
585
586         if ((u_int)intr >= ICU_LEN || handler != intr_handler[intr]) {
587                 printf("icu_unset: invalid handler %d %p/%p\n", intr, handler, 
588                     (((u_int)intr >= ICU_LEN) ? (void *)-1 : intr_handler[intr]));
589                 return (EINVAL);
590         }
591
592         INTRDIS(1 << intr);
593         ef = read_eflags();
594         cpu_disable_intr();     /* YYY */
595         intr_countp[intr] = &intrcnt[1 + intr];
596         intr_handler[intr] = isa_strayintr;
597         intr_info[intr].maskp = NULL;
598         intr_info[intr].mask = HWI_MASK | SWI_MASK;
599         intr_unit[intr] = &intr_unit[intr];
600 #ifdef FAST_HI_XXX
601         /* XXX how do I re-create dvp here? */
602         setidt(flags & INTR_FAST ? TPR_FAST_INTS + intr : TPR_SLOW_INTS + intr,
603             slowintr[intr], SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
604 #else /* FAST_HI */
605 #ifdef APIC_INTR_REORDER
606         set_lapic_isrloc(intr, ICU_OFFSET + intr);
607 #endif
608         setidt(ICU_OFFSET + intr, slowintr[intr], SDT_SYS386IGT, SEL_KPL,
609             GSEL(GCODE_SEL, SEL_KPL));
610 #endif /* FAST_HI */
611         write_eflags(ef);
612         return (0);
613 }
614
615
616 /* The following notice applies beyond this point in the file */
617
618 /*
619  * Copyright (c) 1997, Stefan Esser <se@freebsd.org>
620  * All rights reserved.
621  *
622  * Redistribution and use in source and binary forms, with or without
623  * modification, are permitted provided that the following conditions
624  * are met:
625  * 1. Redistributions of source code must retain the above copyright
626  *    notice unmodified, this list of conditions, and the following
627  *    disclaimer.
628  * 2. Redistributions in binary form must reproduce the above copyright
629  *    notice, this list of conditions and the following disclaimer in the
630  *    documentation and/or other materials provided with the distribution.
631  *
632  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
633  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
634  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
635  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
636  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
637  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
638  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
639  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
640  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
641  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
642  *
643  * $FreeBSD: src/sys/i386/isa/intr_machdep.c,v 1.29.2.5 2001/10/14 06:54:27 luigi Exp $
644  *
645  */
646
647 typedef struct intrec {
648         intrmask_t      mask;
649         inthand2_t      *handler;
650         void            *argument;
651         struct intrec   *next;
652         char            *name;
653         int             intr;
654         intrmask_t      *maskptr;
655         int             flags;
656 } intrec;
657
658 static intrec *intreclist_head[ICU_LEN];
659
660 /*
661  * The interrupt multiplexer calls each of the handlers in turn.  The
662  * ipl is initially quite low.  It is raised as necessary for each call
663  * and lowered after the call.  Thus out of order handling is possible
664  * even for interrupts of the same type.  This is probably no more
665  * harmful than out of order handling in general (not harmful except
666  * for real time response which we don't support anyway).
667  */
668 static void
669 intr_mux(void *arg)
670 {
671         intrec **pp;
672         intrec *p;
673         intrmask_t oldspl;
674
675         for (pp = arg; (p = *pp) != NULL; pp = &p->next) {
676                 oldspl = splq(p->mask);
677                 p->handler(p->argument);
678                 splx(oldspl);
679         }
680 }
681
682 static intrec*
683 find_idesc(unsigned *maskptr, int irq)
684 {
685         intrec *p = intreclist_head[irq];
686
687         while (p && p->maskptr != maskptr)
688                 p = p->next;
689
690         return (p);
691 }
692
693 static intrec**
694 find_pred(intrec *idesc, int irq)
695 {
696         intrec **pp = &intreclist_head[irq];
697         intrec *p = *pp;
698
699         while (p != idesc) {
700                 if (p == NULL)
701                         return (NULL);
702                 pp = &p->next;
703                 p = *pp;
704         }
705         return (pp);
706 }
707
708 /*
709  * Both the low level handler and the shared interrupt multiplexer
710  * block out further interrupts as set in the handlers "mask", while
711  * the handler is running. In fact *maskptr should be used for this
712  * purpose, but since this requires one more pointer dereference on
713  * each interrupt, we rather bother update "mask" whenever *maskptr
714  * changes. The function "update_masks" should be called **after**
715  * all manipulation of the linked list of interrupt handlers hung
716  * off of intrdec_head[irq] is complete, since the chain of handlers
717  * will both determine the *maskptr values and the instances of mask
718  * that are fixed. This function should be called with the irq for
719  * which a new handler has been add blocked, since the masks may not
720  * yet know about the use of this irq for a device of a certain class.
721  */
722
723 static void
724 update_mux_masks(void)
725 {
726         int irq;
727         for (irq = 0; irq < ICU_LEN; irq++) {
728                 intrec *idesc = intreclist_head[irq];
729                 while (idesc != NULL) {
730                         if (idesc->maskptr != NULL) {
731                                 /* our copy of *maskptr may be stale, refresh */
732                                 idesc->mask = *idesc->maskptr;
733                         }
734                         idesc = idesc->next;
735                 }
736         }
737 }
738
739 static void
740 update_masks(intrmask_t *maskptr, int irq)
741 {
742         intrmask_t mask = 1 << irq;
743
744         if (maskptr == NULL)
745                 return;
746
747         if (find_idesc(maskptr, irq) == NULL) {
748                 /* no reference to this maskptr was found in this irq's chain */
749                 *maskptr &= ~mask;
750         } else {
751                 /* a reference to this maskptr was found in this irq's chain */
752                 *maskptr |= mask;
753         }
754         /* we need to update all values in the intr_mask[irq] array */
755         update_intr_masks();
756         /* update mask in chains of the interrupt multiplex handler as well */
757         update_mux_masks();
758 }
759
760 /*
761  * Add an interrupt handler to the linked list hung off of intreclist_head[irq]
762  * and install a shared interrupt multiplex handler, if necessary.  Install
763  * an interrupt thread for each interrupt (though FAST interrupts will not
764  * use it).  The preemption procedure checks the CPL.  lwkt_preempt() will
765  * check relative thread priorities for us as long as we properly pass through
766  * critpri.
767  *
768  * The interrupt thread has already been put on the run queue, so if we cannot
769  * preempt we should force a reschedule.
770  *
771  * YYY needs work.  At the moment the handler is run inside a critical
772  * section so only the preemption cpl check is used.
773  */
774 static void
775 cpu_intr_preempt(struct thread *td, int critpri)
776 {
777         struct md_intr_info *info = td->td_info.intdata;
778
779         if ((curthread->td_cpl & (1 << info->irq)) == 0)
780                 lwkt_preempt(td, critpri);
781         else
782                 need_resched();
783 }
784
785 static int
786 add_intrdesc(intrec *idesc)
787 {
788         int irq = idesc->intr;
789         intrec *head;
790
791         /*
792          * YYY This is a hack.   The MI interrupt code in kern/kern_intr.c
793          * handles interrupt thread scheduling for NORMAL interrupts.  It 
794          * will never get called for fast interrupts.  On the otherhand,
795          * the handler this code installs in intr_handler[] for a NORMAL
796          * interrupt is not used by the *vector.s code, so we need this
797          * temporary hack to run normal interrupts as interrupt threads.
798          * YYY FIXME!
799          */
800         if (intr_info[irq].mihandler_installed == 0) {
801                 struct thread *td;
802
803                 intr_info[irq].mihandler_installed = 1;
804                 intr_info[irq].irq = irq;
805                 td = register_int(irq, intr_mux, &intreclist_head[irq], idesc->name);
806                 td->td_info.intdata = &intr_info[irq];
807                 td->td_preemptable = cpu_intr_preempt;
808                 printf("installed MI handler for int %d\n", irq);
809         }
810
811         head = intreclist_head[irq];
812
813         if (head == NULL) {
814                 /* first handler for this irq, just install it */
815                 if (icu_setup(irq, idesc->handler, idesc->argument, 
816                               idesc->maskptr, idesc->flags) != 0)
817                         return (-1);
818
819                 update_intrname(irq, idesc->name);
820                 /* keep reference */
821                 intreclist_head[irq] = idesc;
822         } else {
823                 if ((idesc->flags & INTR_EXCL) != 0
824                     || (head->flags & INTR_EXCL) != 0) {
825                         /*
826                          * can't append new handler, if either list head or
827                          * new handler do not allow interrupts to be shared
828                          */
829                         if (bootverbose)
830                                 printf("\tdevice combination doesn't support "
831                                        "shared irq%d\n", irq);
832                         return (-1);
833                 }
834                 if (head->next == NULL) {
835                         /*
836                          * second handler for this irq, replace device driver's
837                          * handler by shared interrupt multiplexer function
838                          */
839                         icu_unset(irq, head->handler);
840                         if (icu_setup(irq, intr_mux, &intreclist_head[irq], 0, 0) != 0)
841                                 return (-1);
842                         if (bootverbose)
843                                 printf("\tusing shared irq%d.\n", irq);
844                         update_intrname(irq, "mux");
845                 }
846                 /* just append to the end of the chain */
847                 while (head->next != NULL)
848                         head = head->next;
849                 head->next = idesc;
850         }
851         update_masks(idesc->maskptr, irq);
852         return (0);
853 }
854
855 /*
856  * Create and activate an interrupt handler descriptor data structure.
857  *
858  * The dev_instance pointer is required for resource management, and will
859  * only be passed through to resource_claim().
860  *
861  * There will be functions that derive a driver and unit name from a
862  * dev_instance variable, and those functions will be used to maintain the
863  * interrupt counter label array referenced by systat and vmstat to report
864  * device interrupt rates (->update_intrlabels).
865  *
866  * Add the interrupt handler descriptor data structure created by an
867  * earlier call of create_intr() to the linked list for its irq and
868  * adjust the interrupt masks if necessary.
869  *
870  * WARNING: This is an internal function and not to be used by device
871  * drivers.  It is subject to change without notice.
872  */
873
874 intrec *
875 inthand_add(const char *name, int irq, inthand2_t handler, void *arg,
876              intrmask_t *maskptr, int flags)
877 {
878         intrec *idesc;
879         int errcode = -1;
880         intrmask_t oldspl;
881
882         if (ICU_LEN > 8 * sizeof *maskptr) {
883                 printf("create_intr: ICU_LEN of %d too high for %d bit intrmask\n",
884                        ICU_LEN, 8 * sizeof *maskptr);
885                 return (NULL);
886         }
887         if ((unsigned)irq >= ICU_LEN) {
888                 printf("create_intr: requested irq%d too high, limit is %d\n",
889                        irq, ICU_LEN -1);
890                 return (NULL);
891         }
892
893         idesc = malloc(sizeof *idesc, M_DEVBUF, M_WAITOK);
894         if (idesc == NULL)
895                 return NULL;
896         bzero(idesc, sizeof *idesc);
897
898         if (name == NULL)
899                 name = "???";
900         idesc->name     = malloc(strlen(name) + 1, M_DEVBUF, M_WAITOK);
901         if (idesc->name == NULL) {
902                 free(idesc, M_DEVBUF);
903                 return NULL;
904         }
905         strcpy(idesc->name, name);
906
907         idesc->handler  = handler;
908         idesc->argument = arg;
909         idesc->maskptr  = maskptr;
910         idesc->intr     = irq;
911         idesc->flags    = flags;
912
913         /* block this irq */
914         oldspl = splq(1 << irq);
915
916         /* add irq to class selected by maskptr */
917         errcode = add_intrdesc(idesc);
918         splx(oldspl);
919
920         if (errcode != 0) {
921                 if (bootverbose)
922                         printf("\tintr_connect(irq%d) failed, result=%d\n", 
923                                irq, errcode);
924                 free(idesc->name, M_DEVBUF);
925                 free(idesc, M_DEVBUF);
926                 idesc = NULL;
927         }
928
929         return (idesc);
930 }
931
932 /*
933  * Deactivate and remove the interrupt handler descriptor data connected
934  * created by an earlier call of intr_connect() from the linked list and
935  * adjust theinterrupt masks if necessary.
936  *
937  * Return the memory held by the interrupt handler descriptor data structure
938  * to the system. Make sure, the handler is not actively used anymore, before.
939  */
940
941 int
942 inthand_remove(intrec *idesc)
943 {
944         intrec **hook, *head;
945         int irq;
946         int errcode = 0;
947         intrmask_t oldspl;
948
949         if (idesc == NULL)
950                 return (-1);
951
952         irq = idesc->intr;
953
954         /* find pointer that keeps the reference to this interrupt descriptor */
955         hook = find_pred(idesc, irq);
956         if (hook == NULL)
957                 return (-1);
958
959         /* make copy of original list head, the line after may overwrite it */
960         head = intreclist_head[irq];
961
962         /* unlink: make predecessor point to idesc->next instead of to idesc */
963         *hook = idesc->next;
964
965         /* now check whether the element we removed was the list head */
966         if (idesc == head) {
967
968                 oldspl = splq(1 << irq);
969
970                 /* check whether the new list head is the only element on list */
971                 head = intreclist_head[irq];
972                 if (head != NULL) {
973                         icu_unset(irq, intr_mux);
974                         if (head->next != NULL) {
975                                 /* install the multiplex handler with new list head as argument */
976                                 errcode = icu_setup(irq, intr_mux, &intreclist_head[irq], 0, 0);
977                                 if (errcode == 0)
978                                         update_intrname(irq, NULL);
979                         } else {
980                                 /* install the one remaining handler for this irq */
981                                 errcode = icu_setup(irq, head->handler,
982                                                     head->argument,
983                                                     head->maskptr, head->flags);
984                                 if (errcode == 0)
985                                         update_intrname(irq, head->name);
986                         }
987                 } else {
988                         /* revert to old handler, eg: strayintr */
989                         icu_unset(irq, idesc->handler);
990                 }
991                 splx(oldspl);
992         }
993         update_masks(idesc->maskptr, irq);
994         free(idesc, M_DEVBUF);
995         return (0);
996 }
997
998 /*
999  * ithread_done()
1000  *
1001  *      This function is called by an interrupt thread when it has completed
1002  *      processing a loop.  We re-enable itnerrupts and interlock with
1003  *      ipending.
1004  *
1005  *      See kern/kern_intr.c for more information.
1006  */
1007 void
1008 ithread_done(int irq)
1009 {
1010     struct mdglobaldata *gd = mdcpu;
1011     int mask = 1 << irq;
1012
1013     KKASSERT(curthread->td_pri >= TDPRI_CRIT);
1014     lwkt_deschedule_self();
1015     INTREN(mask);
1016     if (gd->gd_ipending & mask) {
1017         atomic_clear_int_nonlocked(&gd->gd_ipending, mask);
1018         INTRDIS(mask);
1019         lwkt_schedule_self();
1020     } else {
1021         lwkt_switch();
1022     }
1023 }
1024
1025 #ifdef SMP
1026 /*
1027  * forward_fast_remote()
1028  *
1029  *      This function is called from the receiving end of an IPIQ when a
1030  *      remote cpu wishes to forward a fast interrupt to us.  All we have to
1031  *      do is set the interrupt pending and let the IPI's doreti deal with it.
1032  */
1033 void
1034 forward_fastint_remote(void *arg)
1035 {
1036     int irq = (int)arg;
1037     struct mdglobaldata *gd = mdcpu;
1038
1039     atomic_set_int_nonlocked(&gd->gd_fpending, 1 << irq);
1040     atomic_set_int_nonlocked(&gd->mi.gd_reqflags, RQF_INTPEND);
1041 }
1042
1043 #endif