Initial import from FreeBSD RELENG_4:
[dragonfly.git] / sys / dev / powermng / i386 / intpm / intpmreg.h
1 /*-
2  * Copyright (c) 1998, 1999 Takanori Watanabe
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *        notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *        notice, this list of conditions and the following disclaimer in the
12  *        documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.    IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
24  * SUCH DAMAGE.
25  *
26  * $FreeBSD: src/sys/pci/intpmreg.h,v 1.2 1999/08/28 00:51:01 peter Exp $
27  */
28
29 /*Register Difinition for Intel Chipset with ACPI Support*/
30 #define PCI_BASE_ADDR_SMB 0x90  /*Where to MAP IO*/
31 #define PCI_BASE_ADDR_PM 0x40
32 #define PCI_HST_CFG_SMB 0xd2  /*Host Configuration*/
33 #define PCI_INTR_SMB_SMI 0
34 #define PCI_INTR_SMB_IRQ9 8
35 #define PCI_INTR_SMB_ENABLE 1
36 #define PCI_SLV_CMD_SMB 0xd3 /*SLAVE COMMAND*/
37 #define PCI_SLV_SDW_SMB_1 0xd4 /*SLAVE SHADOW PORT 1*/
38 #define PCI_SLV_SDW_SMB_2 0xd5 /*SLAVE SHADOW PORT 2*/
39 #define PCI_REVID_SMB 0xd6
40 #define LSB 0x1
41 #define PIIX4_SMBHSTSTS 0x00
42 #define PIIX4_SMBHSTSTAT_BUSY (1<<0)
43 #define PIIX4_SMBHSTSTAT_INTR (1<<1)
44 #define PIIX4_SMBHSTSTAT_ERR (1<<2)
45 #define PIIX4_SMBHSTSTAT_BUSC (1<<3)
46 #define PIIX4_SMBHSTSTAT_FAIL (1<<4)
47 #define PIIX4_SMBSLVSTS 0x01
48 #define PIIX4_SMBSLVSTS_ALART (1<<5)
49 #define PIIX4_SMBSLVSTS_SDW2 (1<<4)
50 #define PIIX4_SMBSLVSTS_SDW1 (1<<3)
51 #define PIIX4_SMBSLVSTS_SLV (1<<2)
52 #define PIIX4_SMBSLVSTS_BUSY (1<<0)
53 #define PIIX4_SMBHSTCNT 0x02
54 #define PIIX4_SMBHSTCNT_START (1<<6)
55 #define PIIX4_SMBHSTCNT_PROT_QUICK 0
56 #define PIIX4_SMBHSTCNT_PROT_BYTE (1<<2)
57 #define PIIX4_SMBHSTCNT_PROT_BDATA (2<<2)
58 #define PIIX4_SMBHSTCNT_PROT_WDATA (3<<2)
59 #define PIIX4_SMBHSTCNT_PROT_BLOCK (5<<2)
60 #define SMBBLOCKTRANS_MAX 32
61 #define PIIX4_SMBHSTCNT_KILL (1<<1)
62 #define PIIX4_SMBHSTCNT_INTREN (1)
63 #define PIIX4_SMBHSTCMD 0x03
64 #define PIIX4_SMBHSTADD 0x04
65 #define PIIX4_SMBHSTDAT0 0x05
66 #define PIIX4_SMBHSTDAT1 0x06
67 #define PIIX4_SMBBLKDAT 0x07
68 #define PIIX4_SMBSLVCNT 0x08
69 #define PIIX4_SMBSLVCNT_ALTEN (1<<3)
70 #define PIIX4_SMBSLVCNT_SD2EN (1<<2)
71 #define PIIX4_SMBSLVCNT_SD1EN (1<<1)
72 #define PIIX4_SMBSLVCNT_SLVEN (1)
73 #define PIIX4_SMBSLVCMD 0x09
74 #define PIIX4_SMBSLVEVT 0x0a
75 #define PIIX4_SMBSLVDAT 0x0c
76 /*This is SMBus alart response address*/
77 #define SMBALTRESP 0x18