Fix some bugs in the last commit. We have to call ether_ifdetach if we
[dragonfly.git] / sys / dev / netif / wb / if_wb.c
1 /*
2  * Copyright (c) 1997, 1998
3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  * 3. All advertising materials mentioning features or use of this software
14  *    must display the following acknowledgement:
15  *      This product includes software developed by Bill Paul.
16  * 4. Neither the name of the author nor the names of any co-contributors
17  *    may be used to endorse or promote products derived from this software
18  *    without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
30  * THE POSSIBILITY OF SUCH DAMAGE.
31  *
32  * $FreeBSD: src/sys/pci/if_wb.c,v 1.26.2.6 2003/03/05 18:42:34 njl Exp $
33  * $DragonFly: src/sys/dev/netif/wb/if_wb.c,v 1.27 2005/06/09 17:09:34 joerg Exp $
34  */
35
36 /*
37  * Winbond fast ethernet PCI NIC driver
38  *
39  * Supports various cheap network adapters based on the Winbond W89C840F
40  * fast ethernet controller chip. This includes adapters manufactured by
41  * Winbond itself and some made by Linksys.
42  *
43  * Written by Bill Paul <wpaul@ctr.columbia.edu>
44  * Electrical Engineering Department
45  * Columbia University, New York City
46  */
47
48 /*
49  * The Winbond W89C840F chip is a bus master; in some ways it resembles
50  * a DEC 'tulip' chip, only not as complicated. Unfortunately, it has
51  * one major difference which is that while the registers do many of
52  * the same things as a tulip adapter, the offsets are different: where
53  * tulip registers are typically spaced 8 bytes apart, the Winbond
54  * registers are spaced 4 bytes apart. The receiver filter is also
55  * programmed differently.
56  * 
57  * Like the tulip, the Winbond chip uses small descriptors containing
58  * a status word, a control word and 32-bit areas that can either be used
59  * to point to two external data blocks, or to point to a single block
60  * and another descriptor in a linked list. Descriptors can be grouped
61  * together in blocks to form fixed length rings or can be chained
62  * together in linked lists. A single packet may be spread out over
63  * several descriptors if necessary.
64  *
65  * For the receive ring, this driver uses a linked list of descriptors,
66  * each pointing to a single mbuf cluster buffer, which us large enough
67  * to hold an entire packet. The link list is looped back to created a
68  * closed ring.
69  *
70  * For transmission, the driver creates a linked list of 'super descriptors'
71  * which each contain several individual descriptors linked toghether.
72  * Each 'super descriptor' contains WB_MAXFRAGS descriptors, which we
73  * abuse as fragment pointers. This allows us to use a buffer managment
74  * scheme very similar to that used in the ThunderLAN and Etherlink XL
75  * drivers.
76  *
77  * Autonegotiation is performed using the external PHY via the MII bus.
78  * The sample boards I have all use a Davicom PHY.
79  *
80  * Note: the author of the Linux driver for the Winbond chip alludes
81  * to some sort of flaw in the chip's design that seems to mandate some
82  * drastic workaround which signigicantly impairs transmit performance.
83  * I have no idea what he's on about: transmit performance with all
84  * three of my test boards seems fine.
85  */
86
87 #include "opt_bdg.h"
88
89 #include <sys/param.h>
90 #include <sys/systm.h>
91 #include <sys/sockio.h>
92 #include <sys/mbuf.h>
93 #include <sys/malloc.h>
94 #include <sys/kernel.h>
95 #include <sys/socket.h>
96 #include <sys/queue.h>
97 #include <sys/thread2.h>
98
99 #include <net/if.h>
100 #include <net/ifq_var.h>
101 #include <net/if_arp.h>
102 #include <net/ethernet.h>
103 #include <net/if_dl.h>
104 #include <net/if_media.h>
105
106 #include <net/bpf.h>
107
108 #include <vm/vm.h>              /* for vtophys */
109 #include <vm/pmap.h>            /* for vtophys */
110 #include <machine/bus.h>
111 #include <machine/resource.h>
112 #include <sys/bus.h>
113 #include <sys/rman.h>
114
115 #include <bus/pci/pcireg.h>
116 #include <bus/pci/pcivar.h>
117
118 #include <dev/netif/mii_layer/mii.h>
119 #include <dev/netif/mii_layer/miivar.h>
120
121 /* "controller miibus0" required.  See GENERIC if you get errors here. */
122 #include "miibus_if.h"
123
124 #define WB_USEIOSPACE
125
126 #include "if_wbreg.h"
127
128 /*
129  * Various supported device vendors/types and their names.
130  */
131 static struct wb_type wb_devs[] = {
132         { WB_VENDORID, WB_DEVICEID_840F,
133                 "Winbond W89C840F 10/100BaseTX" },
134         { CP_VENDORID, CP_DEVICEID_RL100,
135                 "Compex RL100-ATX 10/100baseTX" },
136         { 0, 0, NULL }
137 };
138
139 static int      wb_probe(device_t);
140 static int      wb_attach(device_t);
141 static int      wb_detach(device_t);
142
143 static void     wb_bfree(void *);
144 static int      wb_newbuf(struct wb_softc *, struct wb_chain_onefrag *,
145                           struct mbuf *);
146 static int      wb_encap(struct wb_softc *, struct wb_chain *, struct mbuf *);
147
148 static void     wb_rxeof(struct wb_softc *);
149 static void     wb_rxeoc(struct wb_softc *);
150 static void     wb_txeof(struct wb_softc *);
151 static void     wb_txeoc(struct wb_softc *);
152 static void     wb_intr(void *);
153 static void     wb_tick(void *);
154 static void     wb_start(struct ifnet *);
155 static int      wb_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
156 static void     wb_init(void *);
157 static void     wb_stop(struct wb_softc *);
158 static void     wb_watchdog(struct ifnet *);
159 static void     wb_shutdown(device_t);
160 static int      wb_ifmedia_upd(struct ifnet *);
161 static void     wb_ifmedia_sts(struct ifnet *, struct ifmediareq *);
162
163 static void     wb_eeprom_putbyte(struct wb_softc *, int);
164 static void     wb_eeprom_getword(struct wb_softc *, int, uint16_t *);
165 static void     wb_read_eeprom(struct wb_softc *, caddr_t, int, int);
166 static void     wb_mii_sync(struct wb_softc *);
167 static void     wb_mii_send(struct wb_softc *, uint32_t, int);
168 static int      wb_mii_readreg(struct wb_softc *, struct wb_mii_frame *);
169 static int      wb_mii_writereg(struct wb_softc *, struct wb_mii_frame *);
170
171 static void     wb_setcfg(struct wb_softc *, uint32_t);
172 static void     wb_setmulti(struct wb_softc *);
173 static void     wb_reset(struct wb_softc *);
174 static void     wb_fixmedia(struct wb_softc *);
175 static int      wb_list_rx_init(struct wb_softc *);
176 static int      wb_list_tx_init(struct wb_softc *);
177
178 static int      wb_miibus_readreg(device_t, int, int);
179 static int      wb_miibus_writereg(device_t, int, int, int);
180 static void     wb_miibus_statchg(device_t);
181
182 #ifdef WB_USEIOSPACE
183 #define WB_RES                  SYS_RES_IOPORT
184 #define WB_RID                  WB_PCI_LOIO
185 #else
186 #define WB_RES                  SYS_RES_MEMORY
187 #define WB_RID                  WB_PCI_LOMEM
188 #endif
189
190 static device_method_t wb_methods[] = {
191         /* Device interface */
192         DEVMETHOD(device_probe,         wb_probe),
193         DEVMETHOD(device_attach,        wb_attach),
194         DEVMETHOD(device_detach,        wb_detach),
195         DEVMETHOD(device_shutdown,      wb_shutdown),
196
197         /* bus interface, for miibus */
198         DEVMETHOD(bus_print_child,      bus_generic_print_child),
199         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
200
201         /* MII interface */
202         DEVMETHOD(miibus_readreg,       wb_miibus_readreg),
203         DEVMETHOD(miibus_writereg,      wb_miibus_writereg),
204         DEVMETHOD(miibus_statchg,       wb_miibus_statchg),
205         { 0, 0 }
206 };
207
208 static DEFINE_CLASS_0(wb, wb_driver, wb_methods, sizeof(struct wb_softc));
209 static devclass_t wb_devclass;
210
211 DECLARE_DUMMY_MODULE(if_wb);
212 DRIVER_MODULE(if_wb, pci, wb_driver, wb_devclass, 0, 0);
213 DRIVER_MODULE(miibus, wb, miibus_driver, miibus_devclass, 0, 0);
214
215 #define WB_SETBIT(sc, reg, x)                           \
216         CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) | (x))
217
218 #define WB_CLRBIT(sc, reg, x)                           \
219         CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) & ~(x))
220
221 #define SIO_SET(x)                                      \
222         CSR_WRITE_4(sc, WB_SIO, CSR_READ_4(sc, WB_SIO) | (x))
223
224 #define SIO_CLR(x)                                      \
225         CSR_WRITE_4(sc, WB_SIO, CSR_READ_4(sc, WB_SIO) & ~(x))
226
227 /*
228  * Send a read command and address to the EEPROM, check for ACK.
229  */
230 static void
231 wb_eeprom_putbyte(struct wb_softc *sc, int addr)
232 {
233         int d, i;
234
235         d = addr | WB_EECMD_READ;
236
237         /*
238          * Feed in each bit and stobe the clock.
239          */
240         for (i = 0x400; i; i >>= 1) {
241                 if (d & i)
242                         SIO_SET(WB_SIO_EE_DATAIN);
243                 else
244                         SIO_CLR(WB_SIO_EE_DATAIN);
245                 DELAY(100);
246                 SIO_SET(WB_SIO_EE_CLK);
247                 DELAY(150);
248                 SIO_CLR(WB_SIO_EE_CLK);
249                 DELAY(100);
250         }
251 }
252
253 /*
254  * Read a word of data stored in the EEPROM at address 'addr.'
255  */
256 static void
257 wb_eeprom_getword(struct wb_softc *sc, int addr, uint16_t *dest)
258 {
259         int i;
260         uint16_t word = 0;
261
262         /* Enter EEPROM access mode. */
263         CSR_WRITE_4(sc, WB_SIO, WB_SIO_EESEL|WB_SIO_EE_CS);
264
265         /*
266          * Send address of word we want to read.
267          */
268         wb_eeprom_putbyte(sc, addr);
269
270         CSR_WRITE_4(sc, WB_SIO, WB_SIO_EESEL|WB_SIO_EE_CS);
271
272         /*
273          * Start reading bits from EEPROM.
274          */
275         for (i = 0x8000; i; i >>= 1) {
276                 SIO_SET(WB_SIO_EE_CLK);
277                 DELAY(100);
278                 if (CSR_READ_4(sc, WB_SIO) & WB_SIO_EE_DATAOUT)
279                         word |= i;
280                 SIO_CLR(WB_SIO_EE_CLK);
281                 DELAY(100);
282         }
283
284         /* Turn off EEPROM access mode. */
285         CSR_WRITE_4(sc, WB_SIO, 0);
286
287         *dest = word;
288 }
289
290 /*
291  * Read a sequence of words from the EEPROM.
292  */
293 static void
294 wb_read_eeprom(struct wb_softc *sc, caddr_t dest, int off, int cnt)
295 {
296         int i;
297         uint16_t word = 0, *ptr;
298
299         for (i = 0; i < cnt; i++) {
300                 wb_eeprom_getword(sc, off + i, &word);
301                 ptr = (uint16_t *)(dest + (i * 2));
302                 *ptr = word;
303         }
304 }
305
306 /*
307  * Sync the PHYs by setting data bit and strobing the clock 32 times.
308  */
309 static void
310 wb_mii_sync(struct wb_softc *sc)
311 {
312         int i;
313
314         SIO_SET(WB_SIO_MII_DIR | WB_SIO_MII_DATAIN);
315
316         for (i = 0; i < 32; i++) {
317                 SIO_SET(WB_SIO_MII_CLK);
318                 DELAY(1);
319                 SIO_CLR(WB_SIO_MII_CLK);
320                 DELAY(1);
321         }
322 }
323
324 /*
325  * Clock a series of bits through the MII.
326  */
327 static void
328 wb_mii_send(struct wb_softc *sc, uint32_t bits, int cnt)
329 {
330         int i;
331
332         SIO_CLR(WB_SIO_MII_CLK);
333
334         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
335                 if (bits & i)
336                         SIO_SET(WB_SIO_MII_DATAIN);
337                 else
338                         SIO_CLR(WB_SIO_MII_DATAIN);
339                 DELAY(1);
340                 SIO_CLR(WB_SIO_MII_CLK);
341                 DELAY(1);
342                 SIO_SET(WB_SIO_MII_CLK);
343         }
344 }
345
346 /*
347  * Read an PHY register through the MII.
348  */
349 static int
350 wb_mii_readreg(struct wb_softc *sc, struct wb_mii_frame *frame)
351 {
352         int ack, i;
353
354         crit_enter();
355
356         /*
357          * Set up frame for RX.
358          */
359         frame->mii_stdelim = WB_MII_STARTDELIM;
360         frame->mii_opcode = WB_MII_READOP;
361         frame->mii_turnaround = 0;
362         frame->mii_data = 0;
363
364         CSR_WRITE_4(sc, WB_SIO, 0);
365
366         /*
367          * Turn on data xmit.
368          */
369         SIO_SET(WB_SIO_MII_DIR);
370
371         wb_mii_sync(sc);
372
373         /*
374          * Send command/address info.
375          */
376         wb_mii_send(sc, frame->mii_stdelim, 2);
377         wb_mii_send(sc, frame->mii_opcode, 2);
378         wb_mii_send(sc, frame->mii_phyaddr, 5);
379         wb_mii_send(sc, frame->mii_regaddr, 5);
380
381         /* Idle bit */
382         SIO_CLR((WB_SIO_MII_CLK | WB_SIO_MII_DATAIN));
383         DELAY(1);
384         SIO_SET(WB_SIO_MII_CLK);
385         DELAY(1);
386
387         /* Turn off xmit. */
388         SIO_CLR(WB_SIO_MII_DIR);
389         /* Check for ack */
390         SIO_CLR(WB_SIO_MII_CLK);
391         DELAY(1);
392         ack = CSR_READ_4(sc, WB_SIO) & WB_SIO_MII_DATAOUT;
393         SIO_SET(WB_SIO_MII_CLK);
394         DELAY(1);
395         SIO_CLR(WB_SIO_MII_CLK);
396         DELAY(1);
397         SIO_SET(WB_SIO_MII_CLK);
398         DELAY(1);
399
400         /*
401          * Now try reading data bits. If the ack failed, we still
402          * need to clock through 16 cycles to keep the PHY(s) in sync.
403          */
404         if (ack) {
405                 for(i = 0; i < 16; i++) {
406                         SIO_CLR(WB_SIO_MII_CLK);
407                         DELAY(1);
408                         SIO_SET(WB_SIO_MII_CLK);
409                         DELAY(1);
410                 }
411                 goto fail;
412         }
413
414         for (i = 0x8000; i; i >>= 1) {
415                 SIO_CLR(WB_SIO_MII_CLK);
416                 DELAY(1);
417                 if (!ack) {
418                         if (CSR_READ_4(sc, WB_SIO) & WB_SIO_MII_DATAOUT)
419                                 frame->mii_data |= i;
420                         DELAY(1);
421                 }
422                 SIO_SET(WB_SIO_MII_CLK);
423                 DELAY(1);
424         }
425
426 fail:
427
428         SIO_CLR(WB_SIO_MII_CLK);
429         DELAY(1);
430         SIO_SET(WB_SIO_MII_CLK);
431         DELAY(1);
432
433         crit_exit();
434
435         if (ack)
436                 return(1);
437         return(0);
438 }
439
440 /*
441  * Write to a PHY register through the MII.
442  */
443 static int
444 wb_mii_writereg(struct wb_softc *sc, struct wb_mii_frame *frame)        
445 {
446
447         crit_enter();
448         /*
449          * Set up frame for TX.
450          */
451
452         frame->mii_stdelim = WB_MII_STARTDELIM;
453         frame->mii_opcode = WB_MII_WRITEOP;
454         frame->mii_turnaround = WB_MII_TURNAROUND;
455         
456         /*
457          * Turn on data output.
458          */
459         SIO_SET(WB_SIO_MII_DIR);
460
461         wb_mii_sync(sc);
462
463         wb_mii_send(sc, frame->mii_stdelim, 2);
464         wb_mii_send(sc, frame->mii_opcode, 2);
465         wb_mii_send(sc, frame->mii_phyaddr, 5);
466         wb_mii_send(sc, frame->mii_regaddr, 5);
467         wb_mii_send(sc, frame->mii_turnaround, 2);
468         wb_mii_send(sc, frame->mii_data, 16);
469
470         /* Idle bit. */
471         SIO_SET(WB_SIO_MII_CLK);
472         DELAY(1);
473         SIO_CLR(WB_SIO_MII_CLK);
474         DELAY(1);
475
476         /*
477          * Turn off xmit.
478          */
479         SIO_CLR(WB_SIO_MII_DIR);
480
481         crit_exit();
482
483         return(0);
484 }
485
486 static int
487 wb_miibus_readreg(device_t dev, int phy, int reg)
488 {
489         struct wb_softc *sc = device_get_softc(dev);
490         struct wb_mii_frame frame;
491
492         bzero(&frame, sizeof(frame));
493
494         frame.mii_phyaddr = phy;
495         frame.mii_regaddr = reg;
496         wb_mii_readreg(sc, &frame);
497
498         return(frame.mii_data);
499 }
500
501 static int
502 wb_miibus_writereg(device_t dev, int phy, int reg, int data)
503 {
504         struct wb_softc *sc = device_get_softc(dev);
505         struct wb_mii_frame frame;
506
507         bzero(&frame, sizeof(frame));
508
509         frame.mii_phyaddr = phy;
510         frame.mii_regaddr = reg;
511         frame.mii_data = data;
512
513         wb_mii_writereg(sc, &frame);
514
515         return(0);
516 }
517
518 static void
519 wb_miibus_statchg(device_t dev)
520 {
521         struct wb_softc *sc = device_get_softc(dev);
522         struct mii_data *mii;
523
524         mii = device_get_softc(sc->wb_miibus);
525         wb_setcfg(sc, mii->mii_media_active);
526 }
527
528 /*
529  * Program the 64-bit multicast hash filter.
530  */
531 static void
532 wb_setmulti(struct wb_softc *sc)
533 {
534         struct ifnet *ifp = &sc->arpcom.ac_if;
535         int h = 0, mcnt = 0;
536         uint32_t hashes[2] = { 0, 0 };
537         struct ifmultiaddr *ifma;
538         uint32_t rxfilt;
539
540         rxfilt = CSR_READ_4(sc, WB_NETCFG);
541
542         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
543                 rxfilt |= WB_NETCFG_RX_MULTI;
544                 CSR_WRITE_4(sc, WB_NETCFG, rxfilt);
545                 CSR_WRITE_4(sc, WB_MAR0, 0xFFFFFFFF);
546                 CSR_WRITE_4(sc, WB_MAR1, 0xFFFFFFFF);
547                 return;
548         }
549
550         /* first, zot all the existing hash bits */
551         CSR_WRITE_4(sc, WB_MAR0, 0);
552         CSR_WRITE_4(sc, WB_MAR1, 0);
553
554         /* now program new ones */
555         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
556                 if (ifma->ifma_addr->sa_family != AF_LINK)
557                         continue;
558                 h = ~ether_crc32_be(LLADDR((struct sockaddr_dl *)
559                     ifma->ifma_addr), ETHER_ADDR_LEN) >> 26;
560                 if (h < 32)
561                         hashes[0] |= (1 << h);
562                 else
563                         hashes[1] |= (1 << (h - 32));
564                 mcnt++;
565         }
566
567         if (mcnt)
568                 rxfilt |= WB_NETCFG_RX_MULTI;
569         else
570                 rxfilt &= ~WB_NETCFG_RX_MULTI;
571
572         CSR_WRITE_4(sc, WB_MAR0, hashes[0]);
573         CSR_WRITE_4(sc, WB_MAR1, hashes[1]);
574         CSR_WRITE_4(sc, WB_NETCFG, rxfilt);
575 }
576
577 /*
578  * The Winbond manual states that in order to fiddle with the
579  * 'full-duplex' and '100Mbps' bits in the netconfig register, we
580  * first have to put the transmit and/or receive logic in the idle state.
581  */
582 static void
583 wb_setcfg(struct wb_softc *sc, uint32_t media)
584 {
585         int i, restart = 0;
586
587         if (CSR_READ_4(sc, WB_NETCFG) & (WB_NETCFG_TX_ON | WB_NETCFG_RX_ON)) {
588                 restart = 1;
589                 WB_CLRBIT(sc, WB_NETCFG, (WB_NETCFG_TX_ON | WB_NETCFG_RX_ON));
590
591                 for (i = 0; i < WB_TIMEOUT; i++) {
592                         DELAY(10);
593                         if ((CSR_READ_4(sc, WB_ISR) & WB_ISR_TX_IDLE) &&
594                                 (CSR_READ_4(sc, WB_ISR) & WB_ISR_RX_IDLE))
595                                 break;
596                 }
597
598                 if (i == WB_TIMEOUT)
599                         printf("wb%d: failed to force tx and "
600                                 "rx to idle state\n", sc->wb_unit);
601         }
602
603         if (IFM_SUBTYPE(media) == IFM_10_T)
604                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_100MBPS);
605         else
606                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_100MBPS);
607
608         if ((media & IFM_GMASK) == IFM_FDX)
609                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_FULLDUPLEX);
610         else
611                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_FULLDUPLEX);
612
613         if (restart)
614                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON | WB_NETCFG_RX_ON);
615 }
616
617 static void
618 wb_reset(struct wb_softc *sc)
619 {
620         int i;
621         struct mii_data *mii;
622
623         CSR_WRITE_4(sc, WB_NETCFG, 0);
624         CSR_WRITE_4(sc, WB_BUSCTL, 0);
625         CSR_WRITE_4(sc, WB_TXADDR, 0);
626         CSR_WRITE_4(sc, WB_RXADDR, 0);
627
628         WB_SETBIT(sc, WB_BUSCTL, WB_BUSCTL_RESET);
629         WB_SETBIT(sc, WB_BUSCTL, WB_BUSCTL_RESET);
630
631         for (i = 0; i < WB_TIMEOUT; i++) {
632                 DELAY(10);
633                 if ((CSR_READ_4(sc, WB_BUSCTL) & WB_BUSCTL_RESET) == 0)
634                         break;
635         }
636         if (i == WB_TIMEOUT)
637                 printf("wb%d: reset never completed!\n", sc->wb_unit);
638
639         /* Wait a little while for the chip to get its brains in order. */
640         DELAY(1000);
641
642         if (sc->wb_miibus == NULL)
643                 return;
644
645         mii = device_get_softc(sc->wb_miibus);
646         if (mii == NULL)
647                 return;
648
649         if (mii->mii_instance) {
650                 struct mii_softc *miisc;
651                 LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
652                         mii_phy_reset(miisc);
653         }
654 }
655
656 static void
657 wb_fixmedia(struct wb_softc *sc)
658 {
659         struct mii_data *mii;
660         uint32_t media;
661
662         if (sc->wb_miibus == NULL)
663                 return;
664
665         mii = device_get_softc(sc->wb_miibus);
666
667         mii_pollstat(mii);
668         if (IFM_SUBTYPE(mii->mii_media_active) == IFM_10_T) {
669                 media = mii->mii_media_active & ~IFM_10_T;
670                 media |= IFM_100_TX;
671         } else if (IFM_SUBTYPE(mii->mii_media_active) == IFM_100_TX) {
672                 media = mii->mii_media_active & ~IFM_100_TX;
673                 media |= IFM_10_T;
674         } else
675                 return;
676
677         ifmedia_set(&mii->mii_media, media);
678 }
679
680 /*
681  * Probe for a Winbond chip. Check the PCI vendor and device
682  * IDs against our list and return a device name if we find a match.
683  */
684 static int wb_probe(device_t dev)
685 {
686         struct wb_type *t;
687         uint16_t vendor, product;
688
689         vendor = pci_get_vendor(dev);
690         product = pci_get_device(dev);
691
692         for (t = wb_devs; t->wb_name != NULL; t++) {
693                 if (vendor == t->wb_vid && product == t->wb_did) {
694                         device_set_desc(dev, t->wb_name);
695                         return(0);
696                 }
697         }
698
699         return(ENXIO);
700 }
701
702 /*
703  * Attach the interface. Allocate softc structures, do ifmedia
704  * setup and ethernet/BPF attach.
705  */
706 static int
707 wb_attach(device_t dev)
708 {
709         u_char eaddr[ETHER_ADDR_LEN];
710         uint32_t command;
711         struct wb_softc *sc;
712         struct ifnet *ifp;
713         int error = 0, rid, unit;
714
715         sc = device_get_softc(dev);
716         unit = device_get_unit(dev);
717         callout_init(&sc->wb_stat_timer);
718
719         /*
720          * Handle power management nonsense.
721          */
722
723         command = pci_read_config(dev, WB_PCI_CAPID, 4) & 0x000000FF;
724         if (command == 0x01) {
725
726                 command = pci_read_config(dev, WB_PCI_PWRMGMTCTRL, 4);
727                 if (command & WB_PSTATE_MASK) {
728                         uint32_t iobase, membase, irq;
729
730                         /* Save important PCI config data. */
731                         iobase = pci_read_config(dev, WB_PCI_LOIO, 4);
732                         membase = pci_read_config(dev, WB_PCI_LOMEM, 4);
733                         irq = pci_read_config(dev, WB_PCI_INTLINE, 4);
734
735                         /* Reset the power state. */
736                         device_printf(dev, "chip is in D%d power mode "
737                         "-- setting to D0\n", command & WB_PSTATE_MASK);
738                         command &= 0xFFFFFFFC;
739                         pci_write_config(dev, WB_PCI_PWRMGMTCTRL, command, 4);
740
741                         /* Restore PCI config data. */
742                         pci_write_config(dev, WB_PCI_LOIO, iobase, 4);
743                         pci_write_config(dev, WB_PCI_LOMEM, membase, 4);
744                         pci_write_config(dev, WB_PCI_INTLINE, irq, 4);
745                 }
746         }
747
748         /*
749          * Map control/status registers.
750          */
751         command = pci_read_config(dev, PCIR_COMMAND, 4);
752         command |= (PCIM_CMD_PORTEN|PCIM_CMD_MEMEN|PCIM_CMD_BUSMASTEREN);
753         pci_write_config(dev, PCIR_COMMAND, command, 4);
754         command = pci_read_config(dev, PCIR_COMMAND, 4);
755
756 #ifdef WB_USEIOSPACE
757         if ((command & PCIM_CMD_PORTEN) == 0) {
758                 device_printf(dev, "failed to enable I/O ports!\n");
759                 error = ENXIO;
760                 goto fail;
761         }
762 #else
763         if ((command & PCIM_CMD_MEMEN) == 0) {
764                 device_printf(dev, "failed to enable memory mapping!\n");
765                 error = ENXIO;
766                 goto fail;
767         }
768 #endif
769
770         rid = WB_RID;
771         sc->wb_res = bus_alloc_resource_any(dev, WB_RES, &rid, RF_ACTIVE);
772
773         if (sc->wb_res == NULL) {
774                 device_printf(dev, "couldn't map ports/memory\n");
775                 error = ENXIO;
776                 goto fail;
777         }
778
779         sc->wb_btag = rman_get_bustag(sc->wb_res);
780         sc->wb_bhandle = rman_get_bushandle(sc->wb_res);
781
782         /* Allocate interrupt */
783         rid = 0;
784         sc->wb_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
785             RF_SHAREABLE | RF_ACTIVE);
786
787         if (sc->wb_irq == NULL) {
788                 device_printf(dev, "couldn't map interrupt\n");
789                 error = ENXIO;
790                 goto fail;
791         }
792
793         /* Save the cache line size. */
794         sc->wb_cachesize = pci_read_config(dev, WB_PCI_CACHELEN, 4) & 0xFF;
795
796         /* Reset the adapter. */
797         wb_reset(sc);
798
799         /*
800          * Get station address from the EEPROM.
801          */
802         wb_read_eeprom(sc, (caddr_t)&eaddr, 0, 3);
803
804         sc->wb_unit = unit;
805
806         sc->wb_ldata = contigmalloc(sizeof(struct wb_list_data) + 8, M_DEVBUF,
807             M_WAITOK, 0, 0xffffffff, PAGE_SIZE, 0);
808
809         if (sc->wb_ldata == NULL) {
810                 device_printf(dev, "no memory for list buffers!\n");
811                 error = ENXIO;
812                 goto fail;
813         }
814
815         bzero(sc->wb_ldata, sizeof(struct wb_list_data));
816
817         ifp = &sc->arpcom.ac_if;
818         ifp->if_softc = sc;
819         if_initname(ifp, "wb", unit);
820         ifp->if_mtu = ETHERMTU;
821         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
822         ifp->if_ioctl = wb_ioctl;
823         ifp->if_start = wb_start;
824         ifp->if_watchdog = wb_watchdog;
825         ifp->if_init = wb_init;
826         ifp->if_baudrate = 10000000;
827         ifq_set_maxlen(&ifp->if_snd, WB_TX_LIST_CNT - 1);
828         ifq_set_ready(&ifp->if_snd);
829
830         /*
831          * Do MII setup.
832          */
833         if (mii_phy_probe(dev, &sc->wb_miibus,
834             wb_ifmedia_upd, wb_ifmedia_sts)) {
835                 error = ENXIO;
836                 goto fail;
837         }
838
839         /*
840          * Call MI attach routine.
841          */
842         ether_ifattach(ifp, eaddr);
843
844         error = bus_setup_intr(dev, sc->wb_irq, INTR_TYPE_NET,
845                                wb_intr, sc, &sc->wb_intrhand, NULL);
846
847         if (error) {
848                 device_printf(dev, "couldn't set up irq\n");
849                 ether_ifdetach(ifp);
850                 goto fail;
851         }
852
853         return(0);
854
855 fail:
856         wb_detach(dev);
857         return(error);
858 }
859
860 static int
861 wb_detach(device_t dev)
862 {
863         struct wb_softc *sc = device_get_softc(dev);
864         struct ifnet *ifp = &sc->arpcom.ac_if;
865
866         crit_enter();
867
868         if (device_is_attached(dev)) {
869                 if (bus_child_present(dev))
870                         wb_stop(sc);
871                 ether_ifdetach(ifp);
872         }
873
874         if (sc->wb_miibus)
875                 device_delete_child(dev, sc->wb_miibus);
876         bus_generic_detach(dev);
877
878         if (sc->wb_intrhand)
879                 bus_teardown_intr(dev, sc->wb_irq, sc->wb_intrhand);
880         crit_exit();
881         if (sc->wb_irq);
882                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->wb_irq);
883         if (sc->wb_res)
884                 bus_release_resource(dev, WB_RES, WB_RID, sc->wb_res);
885         if (sc->wb_ldata_ptr) {
886                 contigfree(sc->wb_ldata_ptr, sizeof(struct wb_list_data) + 8,
887                     M_DEVBUF);
888         }
889
890         return(0);
891 }
892
893 /*
894  * Initialize the transmit descriptors.
895  */
896 static int
897 wb_list_tx_init(struct wb_softc *sc)
898 {
899         struct wb_chain_data *cd;
900         struct wb_list_data *ld;
901         int i, nexti;
902
903         cd = &sc->wb_cdata;
904         ld = sc->wb_ldata;
905
906         for (i = 0; i < WB_TX_LIST_CNT; i++) {
907                 nexti = (i == WB_TX_LIST_CNT - 1) ? 0 : i + 1;
908                 cd->wb_tx_chain[i].wb_ptr = &ld->wb_tx_list[i];
909                 cd->wb_tx_chain[i].wb_nextdesc = &cd->wb_tx_chain[nexti];
910         }
911
912         cd->wb_tx_free = &cd->wb_tx_chain[0];
913         cd->wb_tx_tail = cd->wb_tx_head = NULL;
914
915         return(0);
916 }
917
918 /*
919  * Initialize the RX descriptors and allocate mbufs for them. Note that
920  * we arrange the descriptors in a closed ring, so that the last descriptor
921  * points back to the first.
922  */
923 static int
924 wb_list_rx_init(struct wb_softc *sc)
925 {
926         struct wb_chain_data *cd;
927         struct wb_list_data *ld;
928         int i, nexti;
929
930         cd = &sc->wb_cdata;
931         ld = sc->wb_ldata;
932
933         for (i = 0; i < WB_RX_LIST_CNT; i++) {
934                 cd->wb_rx_chain[i].wb_ptr = &ld->wb_rx_list[i];
935                 cd->wb_rx_chain[i].wb_buf = &ld->wb_rxbufs[i];
936                 if (wb_newbuf(sc, &cd->wb_rx_chain[i], NULL) == ENOBUFS)
937                         return(ENOBUFS);
938                 nexti = (WB_RX_LIST_CNT - 1) ? 0 : i + 1;
939                 cd->wb_rx_chain[i].wb_nextdesc = &cd->wb_rx_chain[nexti];
940                 ld->wb_rx_list[i].wb_next =  vtophys(&ld->wb_rx_list[nexti]);
941         }
942
943         cd->wb_rx_head = &cd->wb_rx_chain[0];
944
945         return(0);
946 }
947
948 static void
949 wb_bfree(void *arg)
950 {
951 }
952
953 /*
954  * Initialize an RX descriptor and attach an MBUF cluster.
955  */
956 static int
957 wb_newbuf(struct wb_softc *sc, struct wb_chain_onefrag *c, struct mbuf *m)
958 {
959         struct mbuf *m_new = NULL;
960
961         if (m == NULL) {
962                 MGETHDR(m_new, MB_DONTWAIT, MT_DATA);
963                 if (m_new == NULL)
964                         return(ENOBUFS);
965
966                 m_new->m_data = m_new->m_ext.ext_buf = c->wb_buf;
967                 m_new->m_flags |= M_EXT;
968                 m_new->m_ext.ext_size = m_new->m_pkthdr.len =
969                     m_new->m_len = WB_BUFBYTES;
970                 m_new->m_ext.ext_free = wb_bfree;
971                 m_new->m_ext.ext_ref = wb_bfree;
972         } else {
973                 m_new = m;
974                 m_new->m_len = m_new->m_pkthdr.len = WB_BUFBYTES;
975                 m_new->m_data = m_new->m_ext.ext_buf;
976         }
977
978         m_adj(m_new, sizeof(uint64_t));
979
980         c->wb_mbuf = m_new;
981         c->wb_ptr->wb_data = vtophys(mtod(m_new, caddr_t));
982         c->wb_ptr->wb_ctl = WB_RXCTL_RLINK | 1536;
983         c->wb_ptr->wb_status = WB_RXSTAT;
984
985         return(0);
986 }
987
988 /*
989  * A frame has been uploaded: pass the resulting mbuf chain up to
990  * the higher level protocols.
991  */
992 static void
993 wb_rxeof(struct wb_softc *sc)
994 {
995         struct ifnet *ifp = &sc->arpcom.ac_if;
996         struct mbuf *m, *m0;
997         struct wb_chain_onefrag *cur_rx;
998         int total_len = 0;
999         uint32_t rxstat;
1000
1001         for (;;) {
1002                 rxstat = sc->wb_cdata.wb_rx_head->wb_ptr->wb_status;
1003                 if ((rxstat & WB_RXSTAT_OWN) == 0)
1004                         break;
1005
1006                 cur_rx = sc->wb_cdata.wb_rx_head;
1007                 sc->wb_cdata.wb_rx_head = cur_rx->wb_nextdesc;
1008
1009                 m = cur_rx->wb_mbuf;
1010
1011                 if ((rxstat & WB_RXSTAT_MIIERR) ||
1012                     (WB_RXBYTES(cur_rx->wb_ptr->wb_status) < WB_MIN_FRAMELEN) ||
1013                     (WB_RXBYTES(cur_rx->wb_ptr->wb_status) > 1536) ||
1014                     (rxstat & WB_RXSTAT_LASTFRAG) == 0||
1015                     (rxstat & WB_RXSTAT_RXCMP) == 0) {
1016                         ifp->if_ierrors++;
1017                         wb_newbuf(sc, cur_rx, m);
1018                         printf("wb%x: receiver babbling: possible chip "
1019                                 "bug, forcing reset\n", sc->wb_unit);
1020                         wb_fixmedia(sc);
1021                         wb_reset(sc);
1022                         wb_init(sc);
1023                         return;
1024                 }
1025
1026                 if (rxstat & WB_RXSTAT_RXERR) {
1027                         ifp->if_ierrors++;
1028                         wb_newbuf(sc, cur_rx, m);
1029                         break;
1030                 }
1031
1032                 /* No errors; receive the packet. */    
1033                 total_len = WB_RXBYTES(cur_rx->wb_ptr->wb_status);
1034
1035                 /*
1036                  * XXX The Winbond chip includes the CRC with every
1037                  * received frame, and there's no way to turn this
1038                  * behavior off (at least, I can't find anything in
1039                  * the manual that explains how to do it) so we have
1040                  * to trim off the CRC manually.
1041                  */
1042                 total_len -= ETHER_CRC_LEN;
1043
1044                 m0 = m_devget(mtod(m, char *) - ETHER_ALIGN,
1045                      total_len + ETHER_ALIGN, 0, ifp, NULL);
1046                 wb_newbuf(sc, cur_rx, m);
1047                 if (m0 == NULL) {
1048                         ifp->if_ierrors++;
1049                         break;
1050                 }
1051                 m_adj(m0, ETHER_ALIGN);
1052                 m = m0;
1053
1054                 ifp->if_ipackets++;
1055                 (*ifp->if_input)(ifp, m);
1056         }
1057 }
1058
1059 static void
1060 wb_rxeoc(struct wb_softc *sc)
1061 {
1062         wb_rxeof(sc);
1063
1064         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1065         CSR_WRITE_4(sc, WB_RXADDR, vtophys(&sc->wb_ldata->wb_rx_list[0]));
1066         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1067         if (CSR_READ_4(sc, WB_ISR) & WB_RXSTATE_SUSPEND)
1068                 CSR_WRITE_4(sc, WB_RXSTART, 0xFFFFFFFF);
1069 }
1070
1071 /*
1072  * A frame was downloaded to the chip. It's safe for us to clean up
1073  * the list buffers.
1074  */
1075 static void
1076 wb_txeof(struct wb_softc *sc)
1077 {
1078         struct ifnet *ifp = &sc->arpcom.ac_if;
1079         struct wb_chain *cur_tx;
1080
1081         /* Clear the timeout timer. */
1082         ifp->if_timer = 0;
1083
1084         if (sc->wb_cdata.wb_tx_head == NULL)
1085                 return;
1086
1087         /*
1088          * Go through our tx list and free mbufs for those
1089          * frames that have been transmitted.
1090          */
1091         while(sc->wb_cdata.wb_tx_head->wb_mbuf != NULL) {
1092                 uint32_t txstat;
1093
1094                 cur_tx = sc->wb_cdata.wb_tx_head;
1095                 txstat = WB_TXSTATUS(cur_tx);
1096
1097                 if ((txstat & WB_TXSTAT_OWN) || txstat == WB_UNSENT)
1098                         break;
1099
1100                 if (txstat & WB_TXSTAT_TXERR) {
1101                         ifp->if_oerrors++;
1102                         if (txstat & WB_TXSTAT_ABORT)
1103                                 ifp->if_collisions++;
1104                         if (txstat & WB_TXSTAT_LATECOLL)
1105                                 ifp->if_collisions++;
1106                 }
1107
1108                 ifp->if_collisions += (txstat & WB_TXSTAT_COLLCNT) >> 3;
1109
1110                 ifp->if_opackets++;
1111                 m_freem(cur_tx->wb_mbuf);
1112                 cur_tx->wb_mbuf = NULL;
1113
1114                 if (sc->wb_cdata.wb_tx_head == sc->wb_cdata.wb_tx_tail) {
1115                         sc->wb_cdata.wb_tx_head = NULL;
1116                         sc->wb_cdata.wb_tx_tail = NULL;
1117                         break;
1118                 }
1119
1120                 sc->wb_cdata.wb_tx_head = cur_tx->wb_nextdesc;
1121         }
1122 }
1123
1124 /*
1125  * TX 'end of channel' interrupt handler.
1126  */
1127 static void
1128 wb_txeoc(struct wb_softc *sc)
1129 {
1130         struct ifnet *ifp = &sc->arpcom.ac_if;
1131
1132         ifp->if_timer = 0;
1133
1134         if (sc->wb_cdata.wb_tx_head == NULL) {
1135                 ifp->if_flags &= ~IFF_OACTIVE;
1136                 sc->wb_cdata.wb_tx_tail = NULL;
1137         } else if (WB_TXOWN(sc->wb_cdata.wb_tx_head) == WB_UNSENT) {
1138                 WB_TXOWN(sc->wb_cdata.wb_tx_head) = WB_TXSTAT_OWN;
1139                 ifp->if_timer = 5;
1140                 CSR_WRITE_4(sc, WB_TXSTART, 0xFFFFFFFF);
1141         }
1142 }
1143
1144 static void
1145 wb_intr(void *arg)
1146 {
1147         struct wb_softc *sc = arg;
1148         struct ifnet *ifp = &sc->arpcom.ac_if;
1149         uint32_t status;
1150
1151         if ((ifp->if_flags & IFF_UP) == 0)
1152                 return;
1153
1154         /* Disable interrupts. */
1155         CSR_WRITE_4(sc, WB_IMR, 0x00000000);
1156
1157         for (;;) {
1158                 status = CSR_READ_4(sc, WB_ISR);
1159                 if (status)
1160                         CSR_WRITE_4(sc, WB_ISR, status);
1161
1162                 if ((status & WB_INTRS) == 0)
1163                         break;
1164
1165                 if ((status & WB_ISR_RX_NOBUF) || (status & WB_ISR_RX_ERR)) {
1166                         ifp->if_ierrors++;
1167                         wb_reset(sc);
1168                         if (status & WB_ISR_RX_ERR)
1169                                 wb_fixmedia(sc);
1170                         wb_init(sc);
1171                         continue;
1172                 }
1173
1174                 if (status & WB_ISR_RX_OK)
1175                         wb_rxeof(sc);
1176         
1177                 if (status & WB_ISR_RX_IDLE)
1178                         wb_rxeoc(sc);
1179
1180                 if (status & WB_ISR_TX_OK)
1181                         wb_txeof(sc);
1182
1183                 if (status & WB_ISR_TX_NOBUF)
1184                         wb_txeoc(sc);
1185
1186                 if (status & WB_ISR_TX_IDLE) {
1187                         wb_txeof(sc);
1188                         if (sc->wb_cdata.wb_tx_head != NULL) {
1189                                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1190                                 CSR_WRITE_4(sc, WB_TXSTART, 0xFFFFFFFF);
1191                         }
1192                 }
1193
1194                 if (status & WB_ISR_TX_UNDERRUN) {
1195                         ifp->if_oerrors++;
1196                         wb_txeof(sc);
1197                         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1198                         /* Jack up TX threshold */
1199                         sc->wb_txthresh += WB_TXTHRESH_CHUNK;
1200                         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_THRESH);
1201                         WB_SETBIT(sc, WB_NETCFG, WB_TXTHRESH(sc->wb_txthresh));
1202                         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1203                 }
1204
1205                 if (status & WB_ISR_BUS_ERR) {
1206                         wb_reset(sc);
1207                         wb_init(sc);
1208                 }
1209         }
1210
1211         /* Re-enable interrupts. */
1212         CSR_WRITE_4(sc, WB_IMR, WB_INTRS);
1213
1214         if (!ifq_is_empty(&ifp->if_snd))
1215                 wb_start(ifp);
1216 }
1217
1218 static void
1219 wb_tick(void *xsc)
1220 {
1221         struct wb_softc *sc = xsc;
1222         struct mii_data *mii = device_get_softc(sc->wb_miibus);
1223
1224         crit_enter();
1225
1226         mii_tick(mii);
1227
1228         callout_reset(&sc->wb_stat_timer, hz, wb_tick, sc);
1229
1230         crit_exit();
1231 }
1232
1233 /*
1234  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
1235  * pointers to the fragment pointers.
1236  */
1237 static int
1238 wb_encap(struct wb_softc *sc, struct wb_chain *c, struct mbuf *m_head)
1239 {
1240         struct wb_desc *f = NULL;
1241         struct mbuf *m;
1242         int frag, total_len;
1243
1244         /*
1245          * Start packing the mbufs in this chain into
1246          * the fragment pointers. Stop when we run out
1247          * of fragments or hit the end of the mbuf chain.
1248          */
1249         total_len = 0;
1250
1251         for (m = m_head, frag = 0; m != NULL; m = m->m_next) {
1252                 if (m->m_len != 0) {
1253                         if (frag == WB_MAXFRAGS)
1254                                 break;
1255                         total_len += m->m_len;
1256                         f = &c->wb_ptr->wb_frag[frag];
1257                         f->wb_ctl = WB_TXCTL_TLINK | m->m_len;
1258                         if (frag == 0) {
1259                                 f->wb_ctl |= WB_TXCTL_FIRSTFRAG;
1260                                 f->wb_status = 0;
1261                         } else {
1262                                 f->wb_status = WB_TXSTAT_OWN;
1263                         }
1264                         f->wb_next = vtophys(&c->wb_ptr->wb_frag[frag + 1]);
1265                         f->wb_data = vtophys(mtod(m, vm_offset_t));
1266                         frag++;
1267                 }
1268         }
1269
1270         /*
1271          * Handle special case: we used up all 16 fragments,
1272          * but we have more mbufs left in the chain. Copy the
1273          * data into an mbuf cluster. Note that we don't
1274          * bother clearing the values in the other fragment
1275          * pointers/counters; it wouldn't gain us anything,
1276          * and would waste cycles.
1277          */
1278         if (m != NULL) {
1279                 struct mbuf *m_new = NULL;
1280
1281                 MGETHDR(m_new, MB_DONTWAIT, MT_DATA);
1282                 if (m_new == NULL)
1283                         return(1);
1284                 if (m_head->m_pkthdr.len > MHLEN) {
1285                         MCLGET(m_new, MB_DONTWAIT);
1286                         if ((m_new->m_flags & M_EXT) == 0) {
1287                                 m_freem(m_new);
1288                                 return(1);
1289                         }
1290                 }
1291                 m_copydata(m_head, 0, m_head->m_pkthdr.len,
1292                     mtod(m_new, caddr_t));
1293                 m_new->m_pkthdr.len = m_new->m_len = m_head->m_pkthdr.len;
1294                 m_freem(m_head);
1295                 m_head = m_new;
1296                 f = &c->wb_ptr->wb_frag[0];
1297                 f->wb_status = 0;
1298                 f->wb_data = vtophys(mtod(m_new, caddr_t));
1299                 f->wb_ctl = total_len = m_new->m_len;
1300                 f->wb_ctl |= WB_TXCTL_TLINK|WB_TXCTL_FIRSTFRAG;
1301                 frag = 1;
1302         }
1303
1304         if (total_len < WB_MIN_FRAMELEN) {
1305                 f = &c->wb_ptr->wb_frag[frag];
1306                 f->wb_ctl = WB_MIN_FRAMELEN - total_len;
1307                 f->wb_data = vtophys(&sc->wb_cdata.wb_pad);
1308                 f->wb_ctl |= WB_TXCTL_TLINK;
1309                 f->wb_status = WB_TXSTAT_OWN;
1310                 frag++;
1311         }
1312
1313         c->wb_mbuf = m_head;
1314         c->wb_lastdesc = frag - 1;
1315         WB_TXCTL(c) |= WB_TXCTL_LASTFRAG;
1316         WB_TXNEXT(c) = vtophys(&c->wb_nextdesc->wb_ptr->wb_frag[0]);
1317
1318         return(0);
1319 }
1320
1321 /*
1322  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
1323  * to the mbuf data regions directly in the transmit lists. We also save a
1324  * copy of the pointers since the transmit list fragment pointers are
1325  * physical addresses.
1326  */
1327 static void
1328 wb_start(struct ifnet *ifp)
1329 {
1330         struct wb_softc *sc = ifp->if_softc;
1331         struct mbuf *m_head = NULL;
1332         struct wb_chain *cur_tx = NULL, *start_tx;
1333
1334         /*
1335          * Check for an available queue slot. If there are none,
1336          * punt.
1337          */
1338         if (sc->wb_cdata.wb_tx_free->wb_mbuf != NULL) {
1339                 ifp->if_flags |= IFF_OACTIVE;
1340                 return;
1341         }
1342
1343         start_tx = sc->wb_cdata.wb_tx_free;
1344
1345         while (sc->wb_cdata.wb_tx_free->wb_mbuf == NULL) {
1346                 m_head = ifq_dequeue(&ifp->if_snd);
1347                 if (m_head == NULL)
1348                         break;
1349
1350                 /* Pick a descriptor off the free list. */
1351                 cur_tx = sc->wb_cdata.wb_tx_free;
1352                 sc->wb_cdata.wb_tx_free = cur_tx->wb_nextdesc;
1353
1354                 /* Pack the data into the descriptor. */
1355                 wb_encap(sc, cur_tx, m_head);
1356
1357                 if (cur_tx != start_tx)
1358                         WB_TXOWN(cur_tx) = WB_TXSTAT_OWN;
1359
1360                 BPF_MTAP(ifp, cur_tx->wb_mbuf);
1361         }
1362
1363         /*
1364          * If there are no packets queued, bail.
1365          */
1366         if (cur_tx == NULL)
1367                 return;
1368
1369         /*
1370          * Place the request for the upload interrupt
1371          * in the last descriptor in the chain. This way, if
1372          * we're chaining several packets at once, we'll only
1373          * get an interupt once for the whole chain rather than
1374          * once for each packet.
1375          */
1376         WB_TXCTL(cur_tx) |= WB_TXCTL_FINT;
1377         cur_tx->wb_ptr->wb_frag[0].wb_ctl |= WB_TXCTL_FINT;
1378         sc->wb_cdata.wb_tx_tail = cur_tx;
1379
1380         if (sc->wb_cdata.wb_tx_head == NULL) {
1381                 sc->wb_cdata.wb_tx_head = start_tx;
1382                 WB_TXOWN(start_tx) = WB_TXSTAT_OWN;
1383                 CSR_WRITE_4(sc, WB_TXSTART, 0xFFFFFFFF);
1384         } else {
1385                 /*
1386                  * We need to distinguish between the case where
1387                  * the own bit is clear because the chip cleared it
1388                  * and where the own bit is clear because we haven't
1389                  * set it yet. The magic value WB_UNSET is just some
1390                  * ramdomly chosen number which doesn't have the own
1391                  * bit set. When we actually transmit the frame, the
1392                  * status word will have _only_ the own bit set, so
1393                  * the txeoc handler will be able to tell if it needs
1394                  * to initiate another transmission to flush out pending
1395                  * frames.
1396                  */
1397                 WB_TXOWN(start_tx) = WB_UNSENT;
1398         }
1399
1400         /*
1401          * Set a timeout in case the chip goes out to lunch.
1402          */
1403         ifp->if_timer = 5;
1404 }
1405
1406 static void
1407 wb_init(void *xsc)
1408 {
1409         struct wb_softc *sc = xsc;
1410         struct ifnet *ifp = &sc->arpcom.ac_if;
1411         int i;
1412         struct mii_data *mii;
1413
1414         crit_enter();
1415
1416         mii = device_get_softc(sc->wb_miibus);
1417
1418         /*
1419          * Cancel pending I/O and free all RX/TX buffers.
1420          */
1421         wb_stop(sc);
1422         wb_reset(sc);
1423
1424         sc->wb_txthresh = WB_TXTHRESH_INIT;
1425
1426         /*
1427          * Set cache alignment and burst length.
1428          */
1429 #ifdef foo
1430         CSR_WRITE_4(sc, WB_BUSCTL, WB_BUSCTL_CONFIG);
1431         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_THRESH);
1432         WB_SETBIT(sc, WB_NETCFG, WB_TXTHRESH(sc->wb_txthresh));
1433 #endif
1434
1435         CSR_WRITE_4(sc, WB_BUSCTL, WB_BUSCTL_MUSTBEONE | WB_BUSCTL_ARBITRATION);
1436         WB_SETBIT(sc, WB_BUSCTL, WB_BURSTLEN_16LONG);
1437         switch(sc->wb_cachesize) {
1438         case 32:
1439                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_32LONG);
1440                 break;
1441         case 16:
1442                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_16LONG);
1443                 break;
1444         case 8:
1445                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_8LONG);
1446                 break;
1447         case 0:
1448         default:
1449                 WB_SETBIT(sc, WB_BUSCTL, WB_CACHEALIGN_NONE);
1450                 break;
1451         }
1452
1453         /* This doesn't tend to work too well at 100Mbps. */
1454         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_EARLY_ON);
1455
1456         /* Init our MAC address */
1457         for (i = 0; i < ETHER_ADDR_LEN; i++)
1458                 CSR_WRITE_1(sc, WB_NODE0 + i, sc->arpcom.ac_enaddr[i]);
1459
1460         /* Init circular RX list. */
1461         if (wb_list_rx_init(sc) == ENOBUFS) {
1462                 printf("wb%d: initialization failed: no "
1463                         "memory for rx buffers\n", sc->wb_unit);
1464                 wb_stop(sc);
1465                 crit_exit();
1466                 return;
1467         }
1468
1469         /* Init TX descriptors. */
1470         wb_list_tx_init(sc);
1471
1472         /* If we want promiscuous mode, set the allframes bit. */
1473         if (ifp->if_flags & IFF_PROMISC)
1474                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_ALLPHYS);
1475         else
1476                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_ALLPHYS);
1477
1478         /*
1479          * Set capture broadcast bit to capture broadcast frames.
1480          */
1481         if (ifp->if_flags & IFF_BROADCAST)
1482                 WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_BROAD);
1483         else
1484                 WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_BROAD);
1485
1486         /*
1487          * Program the multicast filter, if necessary.
1488          */
1489         wb_setmulti(sc);
1490
1491         /*
1492          * Load the address of the RX list.
1493          */
1494         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1495         CSR_WRITE_4(sc, WB_RXADDR, vtophys(&sc->wb_ldata->wb_rx_list[0]));
1496
1497         /*
1498          * Enable interrupts.
1499          */
1500         CSR_WRITE_4(sc, WB_IMR, WB_INTRS);
1501         CSR_WRITE_4(sc, WB_ISR, 0xFFFFFFFF);
1502
1503         /* Enable receiver and transmitter. */
1504         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_RX_ON);
1505         CSR_WRITE_4(sc, WB_RXSTART, 0xFFFFFFFF);
1506
1507         WB_CLRBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1508         CSR_WRITE_4(sc, WB_TXADDR, vtophys(&sc->wb_ldata->wb_tx_list[0]));
1509         WB_SETBIT(sc, WB_NETCFG, WB_NETCFG_TX_ON);
1510
1511         mii_mediachg(mii);
1512
1513         ifp->if_flags |= IFF_RUNNING;
1514         ifp->if_flags &= ~IFF_OACTIVE;
1515
1516         crit_exit();
1517
1518         callout_reset(&sc->wb_stat_timer, hz, wb_tick, sc);
1519 }
1520
1521 /*
1522  * Set media options.
1523  */
1524 static int
1525 wb_ifmedia_upd(struct ifnet *ifp)
1526 {
1527         struct wb_softc *sc = ifp->if_softc;
1528
1529         if (ifp->if_flags & IFF_UP)
1530                 wb_init(sc);
1531
1532         return(0);
1533 }
1534
1535 /*
1536  * Report current media status.
1537  */
1538 static void
1539 wb_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1540 {
1541         struct wb_softc *sc = ifp->if_softc;
1542         struct mii_data *mii = device_get_softc(sc->wb_miibus);
1543
1544         mii_pollstat(mii);
1545         ifmr->ifm_active = mii->mii_media_active;
1546         ifmr->ifm_status = mii->mii_media_status;
1547 }
1548
1549 static int
1550 wb_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
1551 {
1552         struct wb_softc *sc = ifp->if_softc;
1553         struct mii_data *mii;
1554         struct ifreq *ifr = (struct ifreq *) data;
1555         int error = 0;
1556
1557         crit_enter();
1558
1559         switch(command) {
1560         case SIOCSIFFLAGS:
1561                 if (ifp->if_flags & IFF_UP)
1562                         wb_init(sc);
1563                 else if (ifp->if_flags & IFF_RUNNING)
1564                         wb_stop(sc);
1565                 error = 0;
1566                 break;
1567         case SIOCADDMULTI:
1568         case SIOCDELMULTI:
1569                 wb_setmulti(sc);
1570                 error = 0;
1571                 break;
1572         case SIOCGIFMEDIA:
1573         case SIOCSIFMEDIA:
1574                 mii = device_get_softc(sc->wb_miibus);
1575                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
1576                 break;
1577         default:
1578                 error = ether_ioctl(ifp, command, data);
1579                 break;
1580         }
1581
1582         crit_exit();
1583
1584         return(error);
1585 }
1586
1587 static void
1588 wb_watchdog(struct ifnet *ifp)
1589 {
1590         struct wb_softc *sc = ifp->if_softc;
1591
1592         ifp->if_oerrors++;
1593         printf("wb%d: watchdog timeout\n", sc->wb_unit);
1594 #ifdef foo
1595         if ((wb_phy_readreg(sc, PHY_BMSR) & PHY_BMSR_LINKSTAT) == 0)
1596                 printf("wb%d: no carrier - transceiver cable problem?\n",
1597                                                                 sc->wb_unit);
1598 #endif
1599         wb_stop(sc);
1600         wb_reset(sc);
1601         wb_init(sc);
1602
1603         if (!ifq_is_empty(&ifp->if_snd))
1604                 wb_start(ifp);
1605 }
1606
1607 /*
1608  * Stop the adapter and free any mbufs allocated to the
1609  * RX and TX lists.
1610  */
1611 static void
1612 wb_stop(struct wb_softc *sc)
1613 {
1614         struct ifnet *ifp = &sc->arpcom.ac_if;
1615         int i;
1616
1617         ifp->if_timer = 0;
1618
1619         callout_stop(&sc->wb_stat_timer);
1620
1621         WB_CLRBIT(sc, WB_NETCFG, (WB_NETCFG_RX_ON | WB_NETCFG_TX_ON));
1622         CSR_WRITE_4(sc, WB_IMR, 0x00000000);
1623         CSR_WRITE_4(sc, WB_TXADDR, 0x00000000);
1624         CSR_WRITE_4(sc, WB_RXADDR, 0x00000000);
1625
1626         /*
1627          * Free data in the RX lists.
1628          */
1629         for (i = 0; i < WB_RX_LIST_CNT; i++) {
1630                 if (sc->wb_cdata.wb_rx_chain[i].wb_mbuf != NULL) {
1631                         m_freem(sc->wb_cdata.wb_rx_chain[i].wb_mbuf);
1632                         sc->wb_cdata.wb_rx_chain[i].wb_mbuf = NULL;
1633                 }
1634         }
1635         bzero(&sc->wb_ldata->wb_rx_list, sizeof(sc->wb_ldata->wb_rx_list));
1636
1637         /*
1638          * Free the TX list buffers.
1639          */
1640         for (i = 0; i < WB_TX_LIST_CNT; i++) {
1641                 if (sc->wb_cdata.wb_tx_chain[i].wb_mbuf != NULL) {
1642                         m_freem(sc->wb_cdata.wb_tx_chain[i].wb_mbuf);
1643                         sc->wb_cdata.wb_tx_chain[i].wb_mbuf = NULL;
1644                 }
1645         }
1646
1647         bzero(&sc->wb_ldata->wb_tx_list, sizeof(sc->wb_ldata->wb_tx_list));
1648
1649         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1650 }
1651
1652 /*
1653  * Stop all chip I/O so that the kernel's probe routines don't
1654  * get confused by errant DMAs when rebooting.
1655  */
1656 static void
1657 wb_shutdown(device_t dev)
1658 {
1659         struct wb_softc *sc = device_get_softc(dev);
1660
1661         wb_stop(sc);
1662 }