MachIntrABI: intr_{config,cpuid} -> legacy_intr_{config,cpuid}
[dragonfly.git] / sys / dev / disk / ata / ata-pci.c
1 /*-
2  * Copyright (c) 1998,1999,2000,2001,2002 Søren Schmidt <sos@FreeBSD.org>
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer,
10  *    without modification, immediately at the beginning of the file.
11  * 2. Redistributions in binary form must reproduce the above copyright
12  *    notice, this list of conditions and the following disclaimer in the
13  *    documentation and/or other materials provided with the distribution.
14  * 3. The name of the author may not be used to endorse or promote products
15  *    derived from this software without specific prior written permission.
16  *
17  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
19  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
20  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
22  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
23  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
24  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
25  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
26  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
27  *
28  * $FreeBSD: src/sys/dev/ata/ata-pci.c,v 1.32.2.15 2003/06/06 13:27:05 fjoe Exp $
29  */
30
31 #include <sys/param.h>
32 #include <sys/systm.h>
33 #include <sys/kernel.h>
34 #include <sys/disk.h>
35 #include <sys/module.h>
36 #include <sys/bus.h>
37 #include <sys/buf.h>
38 #include <sys/malloc.h>
39 #include <sys/devicestat.h>
40 #include <sys/sysctl.h>
41 #include <sys/rman.h>
42 #include <sys/machintr.h>
43
44 #include <machine/stdarg.h>
45 #include <machine/clock.h>
46
47 #include <bus/pci/pcivar.h>
48 #include <bus/pci/pcireg.h>
49 #include "ata-all.h"
50
51 /* device structures */
52 struct ata_pci_controller {
53     struct resource *bmio;
54     int bmaddr;
55     struct resource *irq;
56     int irqcnt;
57 };
58
59 /* misc defines */
60 #define IOMASK                  0xfffffffc
61 #define GRANDPARENT(dev)        device_get_parent(device_get_parent(dev))
62 #define ATA_MASTERDEV(dev)      ((pci_get_progif(dev) & 0x80) && \
63                                  (pci_get_progif(dev) & 0x05) != 0x05)
64
65 int
66 ata_find_dev(device_t dev, u_int32_t devid, u_int32_t revid)
67 {
68     device_t *children;
69     int nchildren, i;
70
71     if (device_get_children(device_get_parent(dev), &children, &nchildren))
72         return 0;
73
74     for (i = 0; i < nchildren; i++) {
75         if (pci_get_devid(children[i]) == devid &&
76             pci_get_revid(children[i]) >= revid) {
77             kfree(children, M_TEMP);
78             return 1;
79         }
80     }
81     kfree(children, M_TEMP);
82     return 0;
83 }
84
85 static void
86 ata_via_southbridge_fixup(device_t dev)
87 {
88     device_t *children;
89     int nchildren, i;
90
91     if (device_get_children(device_get_parent(dev), &children, &nchildren))
92         return;
93
94     for (i = 0; i < nchildren; i++) {
95         if (pci_get_devid(children[i]) == 0x03051106 ||         /* VIA VT8363 */
96             pci_get_devid(children[i]) == 0x03911106 ||         /* VIA VT8371 */
97             pci_get_devid(children[i]) == 0x31021106 ||         /* VIA VT8662 */
98             pci_get_devid(children[i]) == 0x31121106) {         /* VIA VT8361 */
99             u_int8_t reg76 = pci_read_config(children[i], 0x76, 1);
100
101             if ((reg76 & 0xf0) != 0xd0) {
102                 device_printf(dev,
103                 "Correcting VIA config for southbridge data corruption bug\n");
104                 pci_write_config(children[i], 0x75, 0x80, 1);
105                 pci_write_config(children[i], 0x76, (reg76 & 0x0f) | 0xd0, 1);
106             }
107             break;
108         }
109     }
110     kfree(children, M_TEMP);
111 }
112
113 static const char *
114 ata_pci_match(device_t dev)
115 {
116     if (pci_get_class(dev) != PCIC_STORAGE)
117         return NULL;
118
119     switch (pci_get_devid(dev)) {
120     /* supported chipsets */
121     case 0x12308086:
122         return "Intel PIIX ATA controller";
123
124     case 0x70108086:
125         return "Intel PIIX3 ATA controller";
126
127     case 0x71118086:
128     case 0x71998086:
129     case 0x84ca8086:
130         return "Intel PIIX4 ATA33 controller";
131
132     case 0x24218086:
133         return "Intel ICH0 ATA33 controller";
134
135     case 0x24118086:
136     case 0x76018086:
137         return "Intel ICH ATA66 controller";
138
139     case 0x244a8086:
140     case 0x244b8086:
141         return "Intel ICH2 ATA100 controller";
142
143     case 0x248a8086:
144     case 0x248b8086:
145         return "Intel ICH3 ATA100 controller";
146
147     case 0x24ca8086:
148     case 0x24cb8086:
149         return "Intel ICH4 ATA100 controller";
150
151     case 0x24d18086:
152         return "Intel ICH5 SATA150 controller";
153
154     case 0x24db8086:
155         return "Intel ICH5 ATA100 controller";
156
157     case 0x269e8086:
158     case 0x26808086:
159         return "Intel ICH6 SATA300 controller";
160
161     case 0x26518086:
162         return "Intel ICH6/W SATA150 controller";
163
164     case 0x26528086:
165         return "Intel ICH6R/RW SATA150 controller";
166         
167     case 0x26538086:
168         return "Intel ICH6M SATA150 controller";
169         
170     case 0x266f8086:
171         return "Intel ICH6R/RW ATA100 controller";
172
173     case 0x27df8086:
174         return "Intel ICH7 ATA controller";
175
176     case 0x27c48086:
177         return "Intel ICH7M SATA controller";
178
179     case 0x522910b9:
180         if (pci_get_revid(dev) >= 0xc4)
181             return "AcerLabs Aladdin ATA100 controller";
182         else if (pci_get_revid(dev) >= 0xc2)
183             return "AcerLabs Aladdin ATA66 controller";
184         else if (pci_get_revid(dev) >= 0x20)
185             return "AcerLabs Aladdin ATA33 controller";
186         else
187             return "AcerLabs Aladdin ATA controller";
188
189     case 0x05711106: 
190         if (ata_find_dev(dev, 0x05861106, 0x02))
191             return "VIA 82C586 ATA33 controller";
192         if (ata_find_dev(dev, 0x05861106, 0))
193             return "VIA 82C586 ATA controller";
194         if (ata_find_dev(dev, 0x05961106, 0x12))
195             return "VIA 82C596 ATA66 controller";
196         if (ata_find_dev(dev, 0x05961106, 0))
197             return "VIA 82C596 ATA33 controller";
198         if (ata_find_dev(dev, 0x06861106, 0x40))
199             return "VIA 82C686 ATA100 controller";
200         if (ata_find_dev(dev, 0x06861106, 0x10))
201             return "VIA 82C686 ATA66 controller";
202         if (ata_find_dev(dev, 0x06861106, 0))
203             return "VIA 82C686 ATA33 controller";
204         if (ata_find_dev(dev, 0x82311106, 0))
205             return "VIA 8231 ATA100 controller";
206         if (ata_find_dev(dev, 0x30741106, 0) ||
207             ata_find_dev(dev, 0x31091106, 0))
208             return "VIA 8233 ATA100 controller";
209         if (ata_find_dev(dev, 0x31471106, 0))
210             return "VIA 8233 ATA133 controller";
211         if (ata_find_dev(dev, 0x31771106, 0))
212             return "VIA 8235 ATA133 controller";
213         if (ata_find_dev(dev, 0x31491106, 0))
214             return "VIA 8237 ATA133 controller";
215         return "VIA Apollo ATA controller";
216
217     case 0x31491106:
218          return "VIA 8237 SATA 150 controller";
219
220     case 0x55131039:
221         if (ata_find_dev(dev, 0x07461039, 0))
222             return "SiS 5591 ATA133 controller";
223         if (ata_find_dev(dev, 0x06301039, 0x30) ||
224             ata_find_dev(dev, 0x06331039, 0) ||
225             ata_find_dev(dev, 0x06351039, 0) ||
226             ata_find_dev(dev, 0x06401039, 0) ||
227             ata_find_dev(dev, 0x06451039, 0) ||
228             ata_find_dev(dev, 0x06461039, 0) ||
229             ata_find_dev(dev, 0x06481039, 0) ||
230             ata_find_dev(dev, 0x06501039, 0) ||
231             ata_find_dev(dev, 0x07301039, 0) ||
232             ata_find_dev(dev, 0x07331039, 0) ||
233             ata_find_dev(dev, 0x07351039, 0) ||
234             ata_find_dev(dev, 0x07401039, 0) ||
235             ata_find_dev(dev, 0x07451039, 0) ||
236             ata_find_dev(dev, 0x07501039, 0))
237             return "SiS 5591 ATA100 controller";
238         else if (ata_find_dev(dev, 0x05301039, 0) ||
239             ata_find_dev(dev, 0x05401039, 0) ||
240             ata_find_dev(dev, 0x06201039, 0) ||
241             ata_find_dev(dev, 0x06301039, 0))
242             return "SiS 5591 ATA66 controller";
243         else
244             return "SiS 5591 ATA33 controller";
245
246     case 0x35121095:
247         return "SiI 3512 SATA controller";
248
249     case 0x31121095:
250         return "SiI 3112 SATA controller";
251
252     case 0x31141095:
253         return "SiI 3114 SATA controller";
254
255     case 0x31241095:
256         return "SiI 3124 SATA controller";
257
258     case 0x06801095:
259         return "SiI 0680 ATA133 controller";
260
261     case 0x06491095:
262         return "CMD 649 ATA100 controller";
263
264     case 0x06481095:
265         return "CMD 648 ATA66 controller";
266
267     case 0x06461095:
268         return "CMD 646 ATA controller";
269
270     case 0xc6931080:
271         if (pci_get_subclass(dev) == PCIS_STORAGE_IDE)
272             return "Cypress 82C693 ATA controller";
273         return NULL;
274
275     case 0x01021078:
276         return "Cyrix 5530 ATA33 controller";
277
278     case 0x74091022:
279         return "AMD 756 ATA66 controller";
280
281     case 0x74111022:
282         return "AMD 766 ATA100 controller";
283
284     case 0x74411022:
285         return "AMD 768 ATA100 controller";
286
287     case 0x74691022:
288         return "AMD 8111 UltraATA/133 controller";
289
290     case 0x01bc10de:
291         return "nVIDIA nForce1 ATA100 controller";
292
293     case 0x006510de:
294         return "nVIDIA nForce2 ATA133 controller";
295
296     case 0x00d510de:
297         return "nVIDIA nForce3 ATA133 controller";
298
299     case 0x00e310de:
300         return "nVIDIA nForce3 PRO S1 controller";
301
302     case 0x00e510de:
303         return "nVIDIA nForce3 PRO controller";
304
305     case 0x02111166:
306         return "ServerWorks ROSB4 ATA33 controller";
307
308     case 0x02121166:
309         if (pci_get_revid(dev) >= 0x92)
310             return "ServerWorks CSB5 ATA100 controller";
311         else
312             return "ServerWorks CSB5 ATA66 controller";
313
314     case 0x02131166:
315         return "ServerWorks CSB6 ATA100 controller (channel 0+1)";
316
317     case 0x02171166:
318         return "ServerWorks CSB6 ATA66 controller (channel 2)";
319
320     case 0x4d33105a:
321         return "Promise ATA33 controller";
322
323     case 0x0d38105a:
324     case 0x4d38105a:
325         return "Promise ATA66 controller";
326
327     case 0x0d30105a:
328     case 0x4d30105a:
329         return "Promise ATA100 controller";
330
331     case 0x4d68105a:
332     case 0x6268105a: 
333         if (pci_get_devid(GRANDPARENT(dev)) == 0x00221011 &&
334             pci_get_class(GRANDPARENT(dev)) == PCIC_BRIDGE) {
335             static long start = 0, end = 0;
336
337             /* we belive we are on a TX4, now do our (simple) magic */
338             if (pci_get_slot(dev) == 1) {
339                 bus_get_resource(dev, SYS_RES_IRQ, 0, &start, &end);
340                 return "Promise TX4 ATA100 controller (channel 0+1)";
341             }
342             else if (pci_get_slot(dev) == 2 && start && end) {
343                 bus_set_resource(dev, SYS_RES_IRQ, 0, start, end,
344                     machintr_legacy_intr_cpuid(start));
345                 start = end = 0;
346                 return "Promise TX4 ATA100 controller (channel 2+3)";
347             }
348             else
349                 start = end = 0;
350         }
351         return "Promise TX2 ATA100 controller";
352
353     case 0x4d69105a:
354     case 0x5275105a:
355     case 0x6269105a: 
356     case 0x7275105a: 
357         return "Promise TX2 ATA133 controller";
358
359     case 0x00041103:
360         switch (pci_get_revid(dev)) {
361         case 0x00:
362         case 0x01:
363             return "HighPoint HPT366 ATA66 controller";
364         case 0x02:
365             return "HighPoint HPT368 ATA66 controller";
366         case 0x03:
367         case 0x04:
368             return "HighPoint HPT370 ATA100 controller";
369         case 0x05:
370             return "HighPoint HPT372 ATA133 controller";
371         }
372         return NULL;
373
374     case 0x00051103:
375         switch (pci_get_revid(dev)) {
376         case 0x01:
377         case 0x02:
378             return "HighPoint HPT372 ATA133 controller";
379         }
380         return NULL;
381
382     case 0x00081103:
383         switch (pci_get_revid(dev)) {
384         case 0x07:
385             return "HighPoint HPT374 ATA133 controller";
386         }
387         return NULL;
388
389     case 0x000116ca:
390         return "Cenatek Rocket Drive controller";
391
392    /* unsupported but known chipsets, generic DMA only */
393     case 0x10001042:
394     case 0x10011042:
395         return "RZ 100? ATA controller !WARNING! buggy chip data loss possible";
396
397     case 0x06401095:
398         return "CMD 640 ATA controller !WARNING! buggy chip data loss possible";
399
400     /* unknown chipsets, try generic DMA if it seems possible */
401     default:
402         if (pci_get_class(dev) == PCIC_STORAGE &&
403             (pci_get_subclass(dev) == PCIS_STORAGE_IDE))
404             return "Generic PCI ATA controller";
405     }
406     return NULL;
407 }
408
409 static int
410 ata_pci_probe(device_t dev)
411 {
412     const char *desc = ata_pci_match(dev);
413     
414     if (desc) {
415         device_set_desc(dev, desc);
416         device_set_async_attach(dev, TRUE);
417         return 0;
418     } else {
419         return ENXIO;
420     }
421 }
422
423 static int
424 ata_pci_add_child(device_t dev, int unit)
425 {
426     device_t child;
427
428     /* check if this is located at one of the std addresses */
429     if (ATA_MASTERDEV(dev)) {
430         if (!(child = device_add_child(dev, "ata", unit)))
431             return ENOMEM;
432     }
433     else {
434         if (!(child = device_add_child(dev, "ata", 2)))
435             return ENOMEM;
436     }
437     return 0;
438 }
439
440 static int
441 ata_pci_attach(device_t dev)
442 {
443     struct ata_pci_controller *controller = device_get_softc(dev);
444     u_int8_t class, subclass;
445     u_int32_t type, cmd;
446     int rid;
447     int flags;
448
449     /* set up vendor-specific stuff */
450     type = pci_get_devid(dev);
451     class = pci_get_class(dev);
452     subclass = pci_get_subclass(dev);
453     cmd = pci_read_config(dev, PCIR_COMMAND, 4);
454
455     if (!(cmd & PCIM_CMD_PORTEN)) {
456         device_printf(dev, "ATA channel disabled by BIOS\n");
457         return 0;
458     }
459
460     /* is busmastering supported ? */
461     if ((cmd & (PCIM_CMD_PORTEN | PCIM_CMD_BUSMASTEREN)) == 
462         (PCIM_CMD_PORTEN | PCIM_CMD_BUSMASTEREN)) {
463
464         /* is there a valid port range to connect to ? */
465         rid = 0x20;
466         controller->bmio = bus_alloc_resource(dev, SYS_RES_IOPORT, &rid,
467                                               0, ~0, 1, RF_ACTIVE);
468         if (!controller->bmio)
469             device_printf(dev, "Busmastering DMA not configured\n");
470     }
471     else
472         device_printf(dev, "Busmastering DMA not supported\n");
473
474     /* do extra chipset specific setups */
475     flags = 0;
476
477     switch (type) {
478     case 0x522910b9: /* Aladdin need to activate the ATAPI FIFO */
479         pci_write_config(dev, 0x53, 
480                          (pci_read_config(dev, 0x53, 1) & ~0x01) | 0x02, 1);
481         break;
482
483     case 0x4d38105a: /* Promise 66 & 100 (before TX2) need the clock changed */
484     case 0x4d30105a:
485     case 0x0d30105a:
486         ATA_OUTB(controller->bmio, 0x11, ATA_INB(controller->bmio, 0x11)|0x0a);
487         /* FALLTHROUGH */
488
489     case 0x4d33105a: /* Promise (before TX2) need burst mode turned on */
490         ATA_OUTB(controller->bmio, 0x1f, ATA_INB(controller->bmio, 0x1f)|0x01);
491         break;
492
493     case 0x00041103:    /* HighPoint HPT366/368/370/372 */
494         if (pci_get_revid(dev) < 2) {   /* HPT 366 */
495             /* turn off interrupt prediction */
496             pci_write_config(dev, 0x51, 
497                              (pci_read_config(dev, 0x51, 1) & ~0x80), 1);
498             break;
499         }
500         if (pci_get_revid(dev) < 5) {   /* HPT368/370 */
501             /* turn off interrupt prediction */
502             pci_write_config(dev, 0x51,
503                              (pci_read_config(dev, 0x51, 1) & ~0x03), 1);
504             pci_write_config(dev, 0x55,
505                              (pci_read_config(dev, 0x55, 1) & ~0x03), 1);
506
507             /* turn on interrupts */
508             pci_write_config(dev, 0x5a,
509                              (pci_read_config(dev, 0x5a, 1) & ~0x10), 1);
510
511             /* set clocks etc */
512             pci_write_config(dev, 0x5b, 0x22, 1);
513             break;
514         }
515         /* FALLTHROUGH */
516
517     case 0x00051103:    /* HighPoint HPT372 */
518     case 0x00081103:    /* HighPoint HPT374 */
519         /* turn off interrupt prediction */
520         pci_write_config(dev, 0x51, (pci_read_config(dev, 0x51, 1) & ~0x03), 1);
521         pci_write_config(dev, 0x55, (pci_read_config(dev, 0x55, 1) & ~0x03), 1);
522
523         /* turn on interrupts */
524         pci_write_config(dev, 0x5a, (pci_read_config(dev, 0x5a, 1) & ~0x10), 1);
525
526         /* set clocks etc */
527         pci_write_config(dev, 0x5b,
528                          (pci_read_config(dev, 0x5b, 1) & 0x01) | 0x20, 1);
529         break;
530
531     case 0x05711106: /* VIA 82C586, '596, '686 default setup */
532         /* prepare for ATA-66 on the 82C686a and 82C596b */
533         if ((ata_find_dev(dev, 0x06861106, 0x10) && 
534              !ata_find_dev(dev, 0x06861106, 0x40)) || 
535             ata_find_dev(dev, 0x05961106, 0x12))
536             pci_write_config(dev, 0x50, 0x030b030b, 4);   
537
538         /* the southbridge might need the data corruption fix */
539         if (ata_find_dev(dev, 0x06861106, 0x40) ||
540             ata_find_dev(dev, 0x82311106, 0x10))
541             ata_via_southbridge_fixup(dev);
542
543         /* set fifo configuration half'n'half */
544         pci_write_config(dev, 0x43, 
545                          (pci_read_config(dev, 0x43, 1) & 0x90) | 0x2a, 1);
546
547         /* set status register read retry */
548         pci_write_config(dev, 0x44, pci_read_config(dev, 0x44, 1) | 0x08, 1);
549
550         /* set DMA read & end-of-sector fifo flush */
551         pci_write_config(dev, 0x46, 
552                          (pci_read_config(dev, 0x46, 1) & 0x0c) | 0xf0, 1);
553
554         /* set sector size */
555         pci_write_config(dev, 0x60, DEV_BSIZE, 2);
556         pci_write_config(dev, 0x68, DEV_BSIZE, 2);
557         break;
558     case 0x74111022: /* AMD 766 default setup */
559         flags = 1;      /* bugged */
560         /* fall through */
561     case 0x74091022: /* AMD 756 default setup */
562     case 0x74411022: /* AMD 768 default setup */
563     case 0x746d1022: /* AMD 8111 default setup */
564         if (flags) {
565                 pci_write_config(dev, 0x41,  
566                                 pci_read_config(dev, 0x41, 1) & 0x0f, 1);
567         } else {
568                 pci_write_config(dev, 0x41, 
569                                 pci_read_config(dev, 0x41, 1) | 0xf0, 1);
570         }
571         break;
572     case 0x01bc10de: /* NVIDIA nForce1 default setup */
573     case 0x006510de: /* NVIDIA nForce2 default setup */
574         flags = 1;
575         /* fall through */
576     case 0x00d510de: /* NVIDIA nForce3 default setup */
577         if (flags) {
578                 pci_write_config(dev, 0x51, 
579                                 pci_read_config(dev, 0x51, 1) & 0x0f, 1);  
580         } else {
581                 pci_write_config(dev, 0x51,
582                                 pci_read_config(dev, 0x51, 1) | 0xf0, 1);  
583         }
584         break;
585
586     case 0x02111166: /* ServerWorks ROSB4 enable UDMA33 */
587         pci_write_config(dev, 0x64,   
588                          (pci_read_config(dev, 0x64, 4) & ~0x00002000) |
589                          0x00004000, 4);
590         break;
591         
592     case 0x02121166: /* ServerWorks CSB5 enable UDMA66/100 depending on rev */
593         pci_write_config(dev, 0x5a,   
594                          (pci_read_config(dev, 0x5a, 1) & ~0x40) |
595                          (pci_get_revid(dev) >= 0x92) ? 0x03 : 0x02, 1);
596         break;
597
598     case 0x06801095: /* SiI 0680 set ATA reference clock speed */
599         if ((pci_read_config(dev, 0x8a, 1) & 0x30) != 0x10)
600             pci_write_config(dev, 0x8a, 
601                              (pci_read_config(dev, 0x8a, 1) & 0x0F) | 0x10, 1);
602         if ((pci_read_config(dev, 0x8a, 1) & 0x30) != 0x10)
603             device_printf(dev, "SiI 0680 could not set clock\n");
604         break;
605
606     case 0x06491095:
607     case 0x06481095:
608     case 0x06461095: /* CMD 646 enable interrupts, set DMA read mode */
609         pci_write_config(dev, 0x71, 0x01, 1);
610         break;
611
612     case 0x10001042:   /* RZ 100? known bad, no DMA */
613     case 0x10011042:
614     case 0x06401095:   /* CMD 640 known bad, no DMA */
615         controller->bmio = NULL;
616         device_printf(dev, "Busmastering DMA disabled\n");
617     }
618
619     if (controller->bmio) {
620         controller->bmaddr = rman_get_start(controller->bmio);
621         BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
622                              SYS_RES_IOPORT, rid, controller->bmio);
623         controller->bmio = NULL;
624     }
625
626     /*
627      * the Cypress chip is a mess, it contains two ATA functions, but 
628      * both channels are visible on the first one.
629      * simply ignore the second function for now, as the right
630      * solution (ignoring the second channel on the first function)
631      * doesn't work with the crappy ATA interrupt setup on the alpha.
632      */
633     if (pci_get_devid(dev) == 0xc6931080 && pci_get_function(dev) > 1)
634         return 0;
635
636     ata_pci_add_child(dev, 0);
637
638     if (ATA_MASTERDEV(dev) || pci_read_config(dev, 0x18, 4) & IOMASK)
639         ata_pci_add_child(dev, 1);
640
641     return bus_generic_attach(dev);
642 }
643
644 static int
645 ata_pci_intr(struct ata_channel *ch)
646 {
647     u_int8_t dmastat;
648
649     /* 
650      * since we might share the IRQ with another device, and in some
651      * cases with our twin channel, we only want to process interrupts
652      * that we know this channel generated.
653      */
654     switch (ch->chiptype) {
655     case 0x00041103:    /* HighPoint HPT366/368/370/372 */
656     case 0x00051103:    /* HighPoint HPT372 */
657     case 0x00081103:    /* HighPoint HPT374 */
658         if (((dmastat = ata_dmastatus(ch)) &
659             (ATA_BMSTAT_ACTIVE | ATA_BMSTAT_INTERRUPT)) != ATA_BMSTAT_INTERRUPT)
660             return 1;
661         ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, dmastat | ATA_BMSTAT_INTERRUPT);
662         DELAY(1);
663         return 0;
664
665     case 0x06481095:    /* CMD 648 */
666     case 0x06491095:    /* CMD 649 */
667         if (!(pci_read_config(device_get_parent(ch->dev), 0x71, 1) &
668               (ch->unit ? 0x08 : 0x04)))
669             return 1;
670 #if !defined(NO_ATANG)
671         pci_write_config(device_get_parent(ch->dev), 0x71,
672                 pci_read_config(device_get_parent(ch->dev), 0x71, 1) &
673                 ~(ch->unit ? 0x04 : 0x08), 1);
674         break;
675 #endif
676
677     case 0x06801095:   /* SiI 680 */
678         if (!(pci_read_config(device_get_parent(ch->dev),
679                                 (ch->unit ? 0xb1 : 0xa1), 1) & 0x08))
680             return 1;
681         break;
682
683     case 0x4d33105a:    /* Promise Ultra/Fasttrak 33 */
684     case 0x0d38105a:    /* Promise Fasttrak 66 */
685     case 0x4d38105a:    /* Promise Ultra/Fasttrak 66 */
686     case 0x0d30105a:    /* Promise OEM ATA100 */
687     case 0x4d30105a:    /* Promise Ultra/Fasttrak 100 */
688         if (!(ATA_INL(ch->r_bmio, (ch->unit ? 0x14 : 0x1c)) &
689               (ch->unit ? 0x00004000 : 0x00000400)))
690             return 1;
691         break;
692
693     case 0x4d68105a:    /* Promise TX2 ATA100 */
694     case 0x6268105a:    /* Promise TX2 ATA100 */
695     case 0x4d69105a:    /* Promise TX2 ATA133 */
696     case 0x5275105a:    /* Promise TX2 ATA133 */
697     case 0x6269105a:    /* Promise TX2 ATA133 */
698     case 0x7275105a:    /* Promise TX2 ATA133 */
699         ATA_OUTB(ch->r_bmio, ATA_BMDEVSPEC_0, 0x0b);
700         if (!(ATA_INB(ch->r_bmio, ATA_BMDEVSPEC_1) & 0x20))
701             return 1;
702         break;
703
704     case 0x24d18086:   /* Intel ICH5 SATA150 */
705     case 0x24db8086:   /* Intel ICH5 ATA100 */
706     case 0x26518086:   /* Intel ICH6 SATA150 */
707     case 0x26528086:   /* Intel ICH6R SATA150 */
708     case 0x26808086:   /* Intel ICH6R SATA150 */
709     case 0x260e8086:   /* Intel ICH6 SATA300 */
710         dmastat = ATA_INB(ch->r_bmio, ATA_BMSTAT_PORT);
711         if ((dmastat & (ATA_BMSTAT_ACTIVE | ATA_BMSTAT_INTERRUPT)) !=
712                 ATA_BMSTAT_INTERRUPT)
713             return 1;
714         ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, dmastat &
715             ~(ATA_BMSTAT_DMA_SIMPLEX | ATA_BMSTAT_ERROR));
716         DELAY(1);
717         return 0;
718
719     }
720
721     if (ch->flags & ATA_DMA_ACTIVE) {
722         if (!((dmastat = ata_dmastatus(ch)) & ATA_BMSTAT_INTERRUPT))
723             return 1;
724         ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, dmastat | ATA_BMSTAT_INTERRUPT);
725         DELAY(1);
726     }
727     return 0;
728 }
729
730 static int
731 ata_pci_print_child(device_t dev, device_t child)
732 {
733     struct ata_channel *ch = device_get_softc(child);
734     int retval = 0;
735
736     retval += bus_print_child_header(dev, child);
737     retval += kprintf(": at 0x%lx", rman_get_start(ch->r_io));
738
739     if (ATA_MASTERDEV(dev))
740         retval += kprintf(" irq %d", 14 + ch->unit);
741     
742     retval += bus_print_child_footer(dev, child);
743
744     return retval;
745 }
746
747 static struct resource *
748 ata_pci_alloc_resource(device_t dev, device_t child, int type, int *rid,
749     u_long start, u_long end, u_long count, u_int flags, int cpuid)
750 {
751     struct ata_pci_controller *controller = device_get_softc(dev);
752     struct resource *res = NULL;
753     int unit = ((struct ata_channel *)device_get_softc(child))->unit;
754     int myrid;
755
756     if (type == SYS_RES_IOPORT) {
757         switch (*rid) {
758         case ATA_IOADDR_RID:
759             if (ATA_MASTERDEV(dev)) {
760                 myrid = 0;
761                 start = (unit ? ATA_SECONDARY : ATA_PRIMARY);
762                 end = start + ATA_IOSIZE - 1;
763                 count = ATA_IOSIZE;
764                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
765                                          SYS_RES_IOPORT, &myrid,
766                                          start, end, count, flags, cpuid);
767             }
768             else {
769                 myrid = 0x10 + 8 * unit;
770                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), dev,
771                                          SYS_RES_IOPORT, &myrid,
772                                          start, end, count, flags, cpuid);
773             }
774             break;
775
776         case ATA_ALTADDR_RID:
777             if (ATA_MASTERDEV(dev)) {
778                 myrid = 0;
779                 start = (unit ? ATA_SECONDARY : ATA_PRIMARY) + ATA_ALTOFFSET;
780                 end = start + ATA_ALTIOSIZE - 1;
781                 count = ATA_ALTIOSIZE;
782                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
783                                          SYS_RES_IOPORT, &myrid,
784                                          start, end, count, flags, cpuid);
785             }
786             else {
787                 myrid = 0x14 + 8 * unit;
788                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), dev,
789                                          SYS_RES_IOPORT, &myrid,
790                                          start, end, count, flags, cpuid);
791                 if (res) {
792                         start = rman_get_start(res) + 2;
793                         end = start + ATA_ALTIOSIZE - 1;
794                         count = ATA_ALTIOSIZE;
795                         BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
796                                              SYS_RES_IOPORT, myrid, res);
797                         res = BUS_ALLOC_RESOURCE(device_get_parent(dev), dev,
798                                                  SYS_RES_IOPORT, &myrid,
799                                                  start, end, count, flags,
800                                                  cpuid);
801                 }
802             }
803             break;
804
805         case ATA_BMADDR_RID:
806             if (controller->bmaddr) {
807                 myrid = 0x20;
808                 start = (unit == 0 ? 
809                          controller->bmaddr : controller->bmaddr+ATA_BMIOSIZE);
810                 end = start + ATA_BMIOSIZE - 1;
811                 count = ATA_BMIOSIZE;
812                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
813                                          SYS_RES_IOPORT, &myrid,
814                                          start, end, count, flags, cpuid);
815             }
816         }
817         return res;
818     }
819
820     if (type == SYS_RES_IRQ && *rid == ATA_IRQ_RID) {
821         if (ATA_MASTERDEV(dev)) {
822             int irq = (unit == 0 ? 14 : 15);
823
824             cpuid = machintr_legacy_intr_cpuid(irq);
825             return BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
826                                       SYS_RES_IRQ, rid, irq, irq, 1, flags,
827                                       cpuid);
828         }
829         else {
830             /* primary and secondary channels share interrupt, keep track */
831             if (!controller->irq) {
832                 controller->irq = BUS_ALLOC_RESOURCE(device_get_parent(dev), 
833                                                      dev, SYS_RES_IRQ,
834                                                      rid, 0, ~0, 1, flags,
835                                                      cpuid);
836             }
837             controller->irqcnt++;
838             return controller->irq;
839         }
840     }
841     return 0;
842 }
843
844 static int
845 ata_pci_release_resource(device_t dev, device_t child, int type, int rid,
846                          struct resource *r)
847 {
848     struct ata_pci_controller *controller = device_get_softc(dev);
849     int unit = ((struct ata_channel *)device_get_softc(child))->unit;
850
851     if (type == SYS_RES_IOPORT) {
852         switch (rid) {
853         case ATA_IOADDR_RID:
854             if (ATA_MASTERDEV(dev))
855                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
856                                             SYS_RES_IOPORT, 0x0, r);
857             else
858                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
859                                             SYS_RES_IOPORT, 0x10 + 8 * unit, r);
860             break;
861
862         case ATA_ALTADDR_RID:
863             if (ATA_MASTERDEV(dev))
864                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
865                                             SYS_RES_IOPORT, 0x0, r);
866             else
867                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
868                                             SYS_RES_IOPORT, 0x14 + 8 * unit, r);
869             break;
870
871         case ATA_BMADDR_RID:
872             return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
873                                         SYS_RES_IOPORT, 0x20, r);
874         default:
875             return ENOENT;
876         }
877     }
878     if (type == SYS_RES_IRQ) {
879         if (rid != ATA_IRQ_RID)
880             return ENOENT;
881
882         if (ATA_MASTERDEV(dev)) {
883             return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
884                                         SYS_RES_IRQ, rid, r);
885         }
886         else {
887             /* primary and secondary channels share interrupt, keep track */
888             if (--controller->irqcnt)
889                 return 0;
890             controller->irq = NULL;
891             return BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
892                                         SYS_RES_IRQ, rid, r);
893         }
894     }
895     return EINVAL;
896 }
897
898 static int
899 ata_pci_setup_intr(device_t dev, device_t child, struct resource *irq, 
900                    int flags, driver_intr_t *intr, void *arg,
901                    void **cookiep, lwkt_serialize_t serializer)
902 {
903     if (ATA_MASTERDEV(dev)) {
904         return BUS_SETUP_INTR(device_get_parent(dev), child, irq,
905                               flags, intr, arg, cookiep, serializer);
906     }
907     else
908         return BUS_SETUP_INTR(device_get_parent(dev), dev, irq,
909                               flags, intr, arg, cookiep, serializer);
910 }
911
912 static int
913 ata_pci_teardown_intr(device_t dev, device_t child, struct resource *irq,
914                       void *cookie)
915 {
916     if (ATA_MASTERDEV(dev)) {
917         return BUS_TEARDOWN_INTR(device_get_parent(dev), child, irq, cookie);
918     }
919     else
920         return BUS_TEARDOWN_INTR(device_get_parent(dev), dev, irq, cookie);
921 }
922
923 static device_method_t ata_pci_methods[] = {
924     /* device interface */
925     DEVMETHOD(device_probe,             ata_pci_probe),
926     DEVMETHOD(device_attach,            ata_pci_attach),
927     DEVMETHOD(device_shutdown,          bus_generic_shutdown),
928     DEVMETHOD(device_suspend,           bus_generic_suspend),
929     DEVMETHOD(device_resume,            bus_generic_resume),
930
931     /* bus methods */
932     DEVMETHOD(bus_print_child,          ata_pci_print_child),
933     DEVMETHOD(bus_alloc_resource,       ata_pci_alloc_resource),
934     DEVMETHOD(bus_release_resource,     ata_pci_release_resource),
935     DEVMETHOD(bus_activate_resource,    bus_generic_activate_resource),
936     DEVMETHOD(bus_deactivate_resource,  bus_generic_deactivate_resource),
937     DEVMETHOD(bus_setup_intr,           ata_pci_setup_intr),
938     DEVMETHOD(bus_teardown_intr,        ata_pci_teardown_intr),
939     { 0, 0 }
940 };
941
942 static driver_t ata_pci_driver = {
943     "atapci",
944     ata_pci_methods,
945     sizeof(struct ata_pci_controller),
946 };
947
948 static devclass_t ata_pci_devclass;
949
950 DRIVER_MODULE(atapci, pci, ata_pci_driver, ata_pci_devclass, NULL, NULL);
951
952 static int
953 ata_pcisub_probe(device_t dev)
954 {
955     struct ata_channel *ch = device_get_softc(dev);
956     device_t *children;
957     int count, i;
958
959     /* find channel number on this controller */
960     device_get_children(device_get_parent(dev), &children, &count);
961     for (i = 0; i < count; i++) {
962         if (children[i] == dev)
963             ch->unit = i;
964     }
965     kfree(children, M_TEMP);
966     ch->chiptype = pci_get_devid(device_get_parent(dev));
967     ch->intr_func = ata_pci_intr;
968     return ata_probe(dev);
969 }
970
971 static device_method_t ata_pcisub_methods[] = {
972     /* device interface */
973     DEVMETHOD(device_probe,     ata_pcisub_probe),
974     DEVMETHOD(device_attach,    ata_attach),
975     DEVMETHOD(device_detach,    ata_detach),
976     DEVMETHOD(device_resume,    ata_resume),
977     DEVMETHOD(device_suspend,   ata_suspend),
978     { 0, 0 }
979 };
980
981 static driver_t ata_pcisub_driver = {
982     "ata",
983     ata_pcisub_methods,
984     sizeof(struct ata_channel),
985 };
986
987 DRIVER_MODULE(ata, atapci, ata_pcisub_driver, ata_devclass, NULL, NULL);