Add detection support for the Intel ICH6 chipset.
[dragonfly.git] / sys / dev / disk / ata / ata-pci.c
1 /*-
2  * Copyright (c) 1998,1999,2000,2001,2002 Søren Schmidt <sos@FreeBSD.org>
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer,
10  *    without modification, immediately at the beginning of the file.
11  * 2. Redistributions in binary form must reproduce the above copyright
12  *    notice, this list of conditions and the following disclaimer in the
13  *    documentation and/or other materials provided with the distribution.
14  * 3. The name of the author may not be used to endorse or promote products
15  *    derived from this software without specific prior written permission.
16  *
17  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
19  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
20  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
22  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
23  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
24  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
25  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
26  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
27  *
28  * $FreeBSD: src/sys/dev/ata/ata-pci.c,v 1.32.2.15 2003/06/06 13:27:05 fjoe Exp $
29  * $DragonFly: src/sys/dev/disk/ata/ata-pci.c,v 1.16 2004/07/16 13:08:46 asmodai Exp $
30  */
31
32 #include <sys/param.h>
33 #include <sys/systm.h>
34 #include <sys/kernel.h>
35 #include <sys/disk.h>
36 #include <sys/module.h>
37 #include <sys/bus.h>
38 #include <sys/buf.h>
39 #include <sys/malloc.h>
40 #include <sys/devicestat.h>
41 #include <sys/sysctl.h>
42 #include <machine/stdarg.h>
43 #include <machine/resource.h>
44 #include <machine/bus.h>
45 #include <machine/clock.h>
46 #ifdef __alpha__
47 #include <machine/md_var.h>
48 #endif
49 #include <sys/rman.h>
50 #include <bus/pci/pcivar.h>
51 #include <bus/pci/pcireg.h>
52 #include "ata-all.h"
53
54 /* device structures */
55 struct ata_pci_controller {
56     struct resource *bmio;
57     int bmaddr;
58     struct resource *irq;
59     int irqcnt;
60 };
61
62 /* misc defines */
63 #define IOMASK                  0xfffffffc
64 #define GRANDPARENT(dev)        device_get_parent(device_get_parent(dev))
65 #define ATA_MASTERDEV(dev)      ((pci_get_progif(dev) & 0x80) && \
66                                  (pci_get_progif(dev) & 0x05) != 0x05)
67
68 int
69 ata_find_dev(device_t dev, u_int32_t devid, u_int32_t revid)
70 {
71     device_t *children;
72     int nchildren, i;
73
74     if (device_get_children(device_get_parent(dev), &children, &nchildren))
75         return 0;
76
77     for (i = 0; i < nchildren; i++) {
78         if (pci_get_devid(children[i]) == devid &&
79             pci_get_revid(children[i]) >= revid) {
80             free(children, M_TEMP);
81             return 1;
82         }
83     }
84     free(children, M_TEMP);
85     return 0;
86 }
87
88 static void
89 ata_via_southbridge_fixup(device_t dev)
90 {
91     device_t *children;
92     int nchildren, i;
93
94     if (device_get_children(device_get_parent(dev), &children, &nchildren))
95         return;
96
97     for (i = 0; i < nchildren; i++) {
98         if (pci_get_devid(children[i]) == 0x03051106 ||         /* VIA VT8363 */
99             pci_get_devid(children[i]) == 0x03911106 ||         /* VIA VT8371 */
100             pci_get_devid(children[i]) == 0x31021106 ||         /* VIA VT8662 */
101             pci_get_devid(children[i]) == 0x31121106) {         /* VIA VT8361 */
102             u_int8_t reg76 = pci_read_config(children[i], 0x76, 1);
103
104             if ((reg76 & 0xf0) != 0xd0) {
105                 device_printf(dev,
106                 "Correcting VIA config for southbridge data corruption bug\n");
107                 pci_write_config(children[i], 0x75, 0x80, 1);
108                 pci_write_config(children[i], 0x76, (reg76 & 0x0f) | 0xd0, 1);
109             }
110             break;
111         }
112     }
113     free(children, M_TEMP);
114 }
115
116 static const char *
117 ata_pci_match(device_t dev)
118 {
119     if (pci_get_class(dev) != PCIC_STORAGE)
120         return NULL;
121
122     switch (pci_get_devid(dev)) {
123     /* supported chipsets */
124     case 0x12308086:
125         return "Intel PIIX ATA controller";
126
127     case 0x70108086:
128         return "Intel PIIX3 ATA controller";
129
130     case 0x71118086:
131     case 0x71998086:
132     case 0x84ca8086:
133         return "Intel PIIX4 ATA33 controller";
134
135     case 0x24218086:
136         return "Intel ICH0 ATA33 controller";
137
138     case 0x24118086:
139     case 0x76018086:
140         return "Intel ICH ATA66 controller";
141
142     case 0x244a8086:
143     case 0x244b8086:
144         return "Intel ICH2 ATA100 controller";
145
146     case 0x248a8086:
147     case 0x248b8086:
148         return "Intel ICH3 ATA100 controller";
149
150     case 0x24ca8086:
151     case 0x24cb8086:
152         return "Intel ICH4 ATA100 controller";
153
154     case 0x24d18086:
155         return "Intel ICH5 SATA150 controller";
156
157     case 0x24db8086:
158         return "Intel ICH5 ATA100 controller";
159
160     case 0x26518086:
161         return "Intel ICH6/W SATA150 controller";
162
163     case 0x26528086:
164         return "Intel ICH6R/RW SATA150 controller";
165
166     case 0x266f8086:
167         return "Intel ICH6R/RW ATA100 controller";
168
169     case 0x522910b9:
170         if (pci_get_revid(dev) >= 0xc4)
171             return "AcerLabs Aladdin ATA100 controller";
172         else if (pci_get_revid(dev) >= 0xc2)
173             return "AcerLabs Aladdin ATA66 controller";
174         else if (pci_get_revid(dev) >= 0x20)
175             return "AcerLabs Aladdin ATA33 controller";
176         else
177             return "AcerLabs Aladdin ATA controller";
178
179     case 0x05711106: 
180         if (ata_find_dev(dev, 0x05861106, 0x02))
181             return "VIA 82C586 ATA33 controller";
182         if (ata_find_dev(dev, 0x05861106, 0))
183             return "VIA 82C586 ATA controller";
184         if (ata_find_dev(dev, 0x05961106, 0x12))
185             return "VIA 82C596 ATA66 controller";
186         if (ata_find_dev(dev, 0x05961106, 0))
187             return "VIA 82C596 ATA33 controller";
188         if (ata_find_dev(dev, 0x06861106, 0x40))
189             return "VIA 82C686 ATA100 controller";
190         if (ata_find_dev(dev, 0x06861106, 0x10))
191             return "VIA 82C686 ATA66 controller";
192         if (ata_find_dev(dev, 0x06861106, 0))
193             return "VIA 82C686 ATA33 controller";
194         if (ata_find_dev(dev, 0x82311106, 0))
195             return "VIA 8231 ATA100 controller";
196         if (ata_find_dev(dev, 0x30741106, 0) ||
197             ata_find_dev(dev, 0x31091106, 0))
198             return "VIA 8233 ATA100 controller";
199         if (ata_find_dev(dev, 0x31471106, 0))
200             return "VIA 8233 ATA133 controller";
201         if (ata_find_dev(dev, 0x31771106, 0))
202             return "VIA 8235 ATA133 controller";
203         if (ata_find_dev(dev, 0x31491106, 0))
204             return "VIA 8237 ATA133 controller";
205         return "VIA Apollo ATA controller";
206
207     case 0x31491106:
208          return "VIA 8237 SATA 150 controller";
209
210     case 0x55131039:
211         if (ata_find_dev(dev, 0x07461039, 0))
212             return "SiS 5591 ATA133 controller";
213         if (ata_find_dev(dev, 0x06301039, 0x30) ||
214             ata_find_dev(dev, 0x06331039, 0) ||
215             ata_find_dev(dev, 0x06351039, 0) ||
216             ata_find_dev(dev, 0x06401039, 0) ||
217             ata_find_dev(dev, 0x06451039, 0) ||
218             ata_find_dev(dev, 0x06461039, 0) ||
219             ata_find_dev(dev, 0x06481039, 0) ||
220             ata_find_dev(dev, 0x06501039, 0) ||
221             ata_find_dev(dev, 0x07301039, 0) ||
222             ata_find_dev(dev, 0x07331039, 0) ||
223             ata_find_dev(dev, 0x07351039, 0) ||
224             ata_find_dev(dev, 0x07401039, 0) ||
225             ata_find_dev(dev, 0x07451039, 0) ||
226             ata_find_dev(dev, 0x07501039, 0))
227             return "SiS 5591 ATA100 controller";
228         else if (ata_find_dev(dev, 0x05301039, 0) ||
229             ata_find_dev(dev, 0x05401039, 0) ||
230             ata_find_dev(dev, 0x06201039, 0) ||
231             ata_find_dev(dev, 0x06301039, 0))
232             return "SiS 5591 ATA66 controller";
233         else
234             return "SiS 5591 ATA33 controller";
235
236     case 0x35121095:
237         return "SiI 3512 SATA controller";
238
239     case 0x31141095:
240         return "SiI 3114 SATA controller";
241
242     case 0x06801095:
243         return "SiI 0680 ATA133 controller";
244
245     case 0x06491095:
246         return "CMD 649 ATA100 controller";
247
248     case 0x06481095:
249         return "CMD 648 ATA66 controller";
250
251     case 0x06461095:
252         return "CMD 646 ATA controller";
253
254     case 0xc6931080:
255         if (pci_get_subclass(dev) == PCIS_STORAGE_IDE)
256             return "Cypress 82C693 ATA controller";
257         return NULL;
258
259     case 0x01021078:
260         return "Cyrix 5530 ATA33 controller";
261
262     case 0x74091022:
263         return "AMD 756 ATA66 controller";
264
265     case 0x74111022:
266         return "AMD 766 ATA100 controller";
267
268     case 0x74411022:
269         return "AMD 768 ATA100 controller";
270
271     case 0x74691022:
272         return "AMD 8111 UltraATA/133 controller";
273
274     case 0x01bc10de:
275         return "nVIDIA nForce1 ATA100 controller";
276
277     case 0x006510de:
278         return "nVIDIA nForce2 ATA133 controller";
279
280     case 0x00d510de:
281         return "nVIDIA nForce3 ATA133 controller";
282
283     case 0x02111166:
284         return "ServerWorks ROSB4 ATA33 controller";
285
286     case 0x02121166:
287         if (pci_get_revid(dev) >= 0x92)
288             return "ServerWorks CSB5 ATA100 controller";
289         else
290             return "ServerWorks CSB5 ATA66 controller";
291
292     case 0x02131166:
293         return "ServerWorks CSB6 ATA100 controller (channel 0+1)";
294
295     case 0x02171166:
296         return "ServerWorks CSB6 ATA66 controller (channel 2)";
297
298     case 0x4d33105a:
299         return "Promise ATA33 controller";
300
301     case 0x0d38105a:
302     case 0x4d38105a:
303         return "Promise ATA66 controller";
304
305     case 0x0d30105a:
306     case 0x4d30105a:
307         return "Promise ATA100 controller";
308
309     case 0x4d68105a:
310     case 0x6268105a: 
311         if (pci_get_devid(GRANDPARENT(dev)) == 0x00221011 &&
312             pci_get_class(GRANDPARENT(dev)) == PCIC_BRIDGE) {
313             static long start = 0, end = 0;
314
315             /* we belive we are on a TX4, now do our (simple) magic */
316             if (pci_get_slot(dev) == 1) {
317                 bus_get_resource(dev, SYS_RES_IRQ, 0, &start, &end);
318                 return "Promise TX4 ATA100 controller (channel 0+1)";
319             }
320             else if (pci_get_slot(dev) == 2 && start && end) {
321                 bus_set_resource(dev, SYS_RES_IRQ, 0, start, end);
322                 start = end = 0;
323                 return "Promise TX4 ATA100 controller (channel 2+3)";
324             }
325             else
326                 start = end = 0;
327         }
328         return "Promise TX2 ATA100 controller";
329
330     case 0x4d69105a:
331     case 0x5275105a:
332     case 0x6269105a: 
333     case 0x7275105a: 
334         return "Promise TX2 ATA133 controller";
335
336     case 0x00041103:
337         switch (pci_get_revid(dev)) {
338         case 0x00:
339         case 0x01:
340             return "HighPoint HPT366 ATA66 controller";
341         case 0x02:
342             return "HighPoint HPT368 ATA66 controller";
343         case 0x03:
344         case 0x04:
345             return "HighPoint HPT370 ATA100 controller";
346         case 0x05:
347             return "HighPoint HPT372 ATA133 controller";
348         }
349         return NULL;
350
351     case 0x00051103:
352         switch (pci_get_revid(dev)) {
353         case 0x01:
354         case 0x02:
355             return "HighPoint HPT372 ATA133 controller";
356         }
357         return NULL;
358
359     case 0x00081103:
360         switch (pci_get_revid(dev)) {
361         case 0x07:
362             return "HighPoint HPT374 ATA133 controller";
363         }
364         return NULL;
365
366     case 0x000116ca:
367         return "Cenatek Rocket Drive controller";
368
369    /* unsupported but known chipsets, generic DMA only */
370     case 0x10001042:
371     case 0x10011042:
372         return "RZ 100? ATA controller !WARNING! buggy chip data loss possible";
373
374     case 0x06401095:
375         return "CMD 640 ATA controller !WARNING! buggy chip data loss possible";
376
377     /* unknown chipsets, try generic DMA if it seems possible */
378     default:
379         if (pci_get_class(dev) == PCIC_STORAGE &&
380             (pci_get_subclass(dev) == PCIS_STORAGE_IDE))
381             return "Generic PCI ATA controller";
382     }
383     return NULL;
384 }
385
386 static int
387 ata_pci_probe(device_t dev)
388 {
389     const char *desc = ata_pci_match(dev);
390     
391     if (desc) {
392         device_set_desc(dev, desc);
393         return 0;
394     } 
395     else
396         return ENXIO;
397 }
398
399 static int
400 ata_pci_add_child(device_t dev, int unit)
401 {
402     device_t child;
403
404     /* check if this is located at one of the std addresses */
405     if (ATA_MASTERDEV(dev)) {
406         if (!(child = device_add_child(dev, "ata", unit)))
407             return ENOMEM;
408     }
409     else {
410         if (!(child = device_add_child(dev, "ata", 2)))
411             return ENOMEM;
412     }
413     return 0;
414 }
415
416 static int
417 ata_pci_attach(device_t dev)
418 {
419     struct ata_pci_controller *controller = device_get_softc(dev);
420     u_int8_t class, subclass;
421     u_int32_t type, cmd;
422     int rid;
423     int flags;
424
425     /* set up vendor-specific stuff */
426     type = pci_get_devid(dev);
427     class = pci_get_class(dev);
428     subclass = pci_get_subclass(dev);
429     cmd = pci_read_config(dev, PCIR_COMMAND, 4);
430
431     if (!(cmd & PCIM_CMD_PORTEN)) {
432         device_printf(dev, "ATA channel disabled by BIOS\n");
433         return 0;
434     }
435
436     /* is busmastering supported ? */
437     if ((cmd & (PCIM_CMD_PORTEN | PCIM_CMD_BUSMASTEREN)) == 
438         (PCIM_CMD_PORTEN | PCIM_CMD_BUSMASTEREN)) {
439
440         /* is there a valid port range to connect to ? */
441         rid = 0x20;
442         controller->bmio = bus_alloc_resource(dev, SYS_RES_IOPORT, &rid,
443                                               0, ~0, 1, RF_ACTIVE);
444         if (!controller->bmio)
445             device_printf(dev, "Busmastering DMA not configured\n");
446     }
447     else
448         device_printf(dev, "Busmastering DMA not supported\n");
449
450     /* do extra chipset specific setups */
451     flags = 0;
452
453     switch (type) {
454     case 0x522910b9: /* Aladdin need to activate the ATAPI FIFO */
455         pci_write_config(dev, 0x53, 
456                          (pci_read_config(dev, 0x53, 1) & ~0x01) | 0x02, 1);
457         break;
458
459     case 0x4d38105a: /* Promise 66 & 100 (before TX2) need the clock changed */
460     case 0x4d30105a:
461     case 0x0d30105a:
462         ATA_OUTB(controller->bmio, 0x11, ATA_INB(controller->bmio, 0x11)|0x0a);
463         /* FALLTHROUGH */
464
465     case 0x4d33105a: /* Promise (before TX2) need burst mode turned on */
466         ATA_OUTB(controller->bmio, 0x1f, ATA_INB(controller->bmio, 0x1f)|0x01);
467         break;
468
469     case 0x00041103:    /* HighPoint HPT366/368/370/372 */
470         if (pci_get_revid(dev) < 2) {   /* HPT 366 */
471             /* turn off interrupt prediction */
472             pci_write_config(dev, 0x51, 
473                              (pci_read_config(dev, 0x51, 1) & ~0x80), 1);
474             break;
475         }
476         if (pci_get_revid(dev) < 5) {   /* HPT368/370 */
477             /* turn off interrupt prediction */
478             pci_write_config(dev, 0x51,
479                              (pci_read_config(dev, 0x51, 1) & ~0x03), 1);
480             pci_write_config(dev, 0x55,
481                              (pci_read_config(dev, 0x55, 1) & ~0x03), 1);
482
483             /* turn on interrupts */
484             pci_write_config(dev, 0x5a,
485                              (pci_read_config(dev, 0x5a, 1) & ~0x10), 1);
486
487             /* set clocks etc */
488             pci_write_config(dev, 0x5b, 0x22, 1);
489             break;
490         }
491         /* FALLTHROUGH */
492
493     case 0x00051103:    /* HighPoint HPT372 */
494     case 0x00081103:    /* HighPoint HPT374 */
495         /* turn off interrupt prediction */
496         pci_write_config(dev, 0x51, (pci_read_config(dev, 0x51, 1) & ~0x03), 1);
497         pci_write_config(dev, 0x55, (pci_read_config(dev, 0x55, 1) & ~0x03), 1);
498
499         /* turn on interrupts */
500         pci_write_config(dev, 0x5a, (pci_read_config(dev, 0x5a, 1) & ~0x10), 1);
501
502         /* set clocks etc */
503         pci_write_config(dev, 0x5b,
504                          (pci_read_config(dev, 0x5b, 1) & 0x01) | 0x20, 1);
505         break;
506
507     case 0x05711106: /* VIA 82C586, '596, '686 default setup */
508         /* prepare for ATA-66 on the 82C686a and 82C596b */
509         if ((ata_find_dev(dev, 0x06861106, 0x10) && 
510              !ata_find_dev(dev, 0x06861106, 0x40)) || 
511             ata_find_dev(dev, 0x05961106, 0x12))
512             pci_write_config(dev, 0x50, 0x030b030b, 4);   
513
514         /* the southbridge might need the data corruption fix */
515         if (ata_find_dev(dev, 0x06861106, 0x40) ||
516             ata_find_dev(dev, 0x82311106, 0x10))
517             ata_via_southbridge_fixup(dev);
518
519         /* set fifo configuration half'n'half */
520         pci_write_config(dev, 0x43, 
521                          (pci_read_config(dev, 0x43, 1) & 0x90) | 0x2a, 1);
522
523         /* set status register read retry */
524         pci_write_config(dev, 0x44, pci_read_config(dev, 0x44, 1) | 0x08, 1);
525
526         /* set DMA read & end-of-sector fifo flush */
527         pci_write_config(dev, 0x46, 
528                          (pci_read_config(dev, 0x46, 1) & 0x0c) | 0xf0, 1);
529
530         /* set sector size */
531         pci_write_config(dev, 0x60, DEV_BSIZE, 2);
532         pci_write_config(dev, 0x68, DEV_BSIZE, 2);
533         break;
534     case 0x74111022: /* AMD 766 default setup */
535         flags = 1;      /* bugged */
536         /* fall through */
537     case 0x74091022: /* AMD 756 default setup */
538     case 0x74411022: /* AMD 768 default setup */
539     case 0x746d1022: /* AMD 8111 default setup */
540         if (flags) {
541                 pci_write_config(dev, 0x41,  
542                                 pci_read_config(dev, 0x41, 1) & 0x0f, 1);
543         } else {
544                 pci_write_config(dev, 0x41, 
545                                 pci_read_config(dev, 0x41, 1) | 0xf0, 1);
546         }
547         break;
548     case 0x01bc10de: /* NVIDIA nForce1 default setup */
549     case 0x006510de: /* NVIDIA nForce2 default setup */
550         flags = 1;
551         /* fall through */
552     case 0x00d510de: /* NVIDIA nForce3 default setup */
553         if (flags) {
554                 pci_write_config(dev, 0x51, 
555                                 pci_read_config(dev, 0x51, 1) & 0x0f, 1);  
556         } else {
557                 pci_write_config(dev, 0x51,
558                                 pci_read_config(dev, 0x51, 1) | 0xf0, 1);  
559         }
560         break;
561
562     case 0x02111166: /* ServerWorks ROSB4 enable UDMA33 */
563         pci_write_config(dev, 0x64,   
564                          (pci_read_config(dev, 0x64, 4) & ~0x00002000) |
565                          0x00004000, 4);
566         break;
567         
568     case 0x02121166: /* ServerWorks CSB5 enable UDMA66/100 depending on rev */
569         pci_write_config(dev, 0x5a,   
570                          (pci_read_config(dev, 0x5a, 1) & ~0x40) |
571                          (pci_get_revid(dev) >= 0x92) ? 0x03 : 0x02, 1);
572         break;
573
574     case 0x06801095: /* SiI 0680 set ATA reference clock speed */
575         if ((pci_read_config(dev, 0x8a, 1) & 0x30) != 0x10)
576             pci_write_config(dev, 0x8a, 
577                              (pci_read_config(dev, 0x8a, 1) & 0x0F) | 0x10, 1);
578         if ((pci_read_config(dev, 0x8a, 1) & 0x30) != 0x10)
579             device_printf(dev, "SiI 0680 could not set clock\n");
580         break;
581
582     case 0x06491095:
583     case 0x06481095:
584     case 0x06461095: /* CMD 646 enable interrupts, set DMA read mode */
585         pci_write_config(dev, 0x71, 0x01, 1);
586         break;
587
588     case 0x10001042:   /* RZ 100? known bad, no DMA */
589     case 0x10011042:
590     case 0x06401095:   /* CMD 640 known bad, no DMA */
591         controller->bmio = NULL;
592         device_printf(dev, "Busmastering DMA disabled\n");
593     }
594
595     if (controller->bmio) {
596         controller->bmaddr = rman_get_start(controller->bmio);
597         BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
598                              SYS_RES_IOPORT, rid, controller->bmio);
599         controller->bmio = NULL;
600     }
601
602     /*
603      * the Cypress chip is a mess, it contains two ATA functions, but 
604      * both channels are visible on the first one.
605      * simply ignore the second function for now, as the right
606      * solution (ignoring the second channel on the first function)
607      * doesn't work with the crappy ATA interrupt setup on the alpha.
608      */
609     if (pci_get_devid(dev) == 0xc6931080 && pci_get_function(dev) > 1)
610         return 0;
611
612     ata_pci_add_child(dev, 0);
613
614     if (ATA_MASTERDEV(dev) || pci_read_config(dev, 0x18, 4) & IOMASK)
615         ata_pci_add_child(dev, 1);
616
617     return bus_generic_attach(dev);
618 }
619
620 static int
621 ata_pci_intr(struct ata_channel *ch)
622 {
623     u_int8_t dmastat;
624
625     /* 
626      * since we might share the IRQ with another device, and in some
627      * cases with our twin channel, we only want to process interrupts
628      * that we know this channel generated.
629      */
630     switch (ch->chiptype) {
631     case 0x00041103:    /* HighPoint HPT366/368/370/372 */
632     case 0x00051103:    /* HighPoint HPT372 */
633     case 0x00081103:    /* HighPoint HPT374 */
634         if (((dmastat = ata_dmastatus(ch)) &
635             (ATA_BMSTAT_ACTIVE | ATA_BMSTAT_INTERRUPT)) != ATA_BMSTAT_INTERRUPT)
636             return 1;
637         ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, dmastat | ATA_BMSTAT_INTERRUPT);
638         DELAY(1);
639         return 0;
640
641     case 0x06481095:    /* CMD 648 */
642     case 0x06491095:    /* CMD 649 */
643         if (!(pci_read_config(device_get_parent(ch->dev), 0x71, 1) &
644               (ch->unit ? 0x08 : 0x04)))
645             return 1;
646 #if !defined(NO_ATANG)
647         pci_write_config(device_get_parent(ch->dev), 0x71,
648                 pci_read_config(device_get_parent(ch->dev), 0x71, 1) &
649                 ~(ch->unit ? 0x04 : 0x08), 1);
650         break;
651 #endif
652
653     case 0x06801095:   /* SiI 680 */
654         if (!(pci_read_config(device_get_parent(ch->dev),
655                                 (ch->unit ? 0xb1 : 0xa1), 1) & 0x08))
656             return 1;
657         break;
658
659     case 0x4d33105a:    /* Promise Ultra/Fasttrak 33 */
660     case 0x0d38105a:    /* Promise Fasttrak 66 */
661     case 0x4d38105a:    /* Promise Ultra/Fasttrak 66 */
662     case 0x0d30105a:    /* Promise OEM ATA100 */
663     case 0x4d30105a:    /* Promise Ultra/Fasttrak 100 */
664         if (!(ATA_INL(ch->r_bmio, (ch->unit ? 0x14 : 0x1c)) &
665               (ch->unit ? 0x00004000 : 0x00000400)))
666             return 1;
667         break;
668
669     case 0x4d68105a:    /* Promise TX2 ATA100 */
670     case 0x6268105a:    /* Promise TX2 ATA100 */
671     case 0x4d69105a:    /* Promise TX2 ATA133 */
672     case 0x5275105a:    /* Promise TX2 ATA133 */
673     case 0x6269105a:    /* Promise TX2 ATA133 */
674     case 0x7275105a:    /* Promise TX2 ATA133 */
675         ATA_OUTB(ch->r_bmio, ATA_BMDEVSPEC_0, 0x0b);
676         if (!(ATA_INB(ch->r_bmio, ATA_BMDEVSPEC_1) & 0x20))
677             return 1;
678         break;
679
680     case 0x24d18086:   /* Intel ICH5 SATA150 */
681         dmastat = ATA_INB(ch->r_bmio, ATA_BMSTAT_PORT);
682         if ((dmastat & (ATA_BMSTAT_ACTIVE | ATA_BMSTAT_INTERRUPT)) !=
683                 ATA_BMSTAT_INTERRUPT)
684             return 1;
685         ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, dmastat &
686             ~(ATA_BMSTAT_DMA_SIMPLEX | ATA_BMSTAT_ERROR));
687         DELAY(1);
688         return 0;
689
690     }
691
692     if (ch->flags & ATA_DMA_ACTIVE) {
693         if (!((dmastat = ata_dmastatus(ch)) & ATA_BMSTAT_INTERRUPT))
694             return 1;
695         ATA_OUTB(ch->r_bmio, ATA_BMSTAT_PORT, dmastat | ATA_BMSTAT_INTERRUPT);
696         DELAY(1);
697     }
698     return 0;
699 }
700
701 static int
702 ata_pci_print_child(device_t dev, device_t child)
703 {
704     struct ata_channel *ch = device_get_softc(child);
705     int retval = 0;
706
707     retval += bus_print_child_header(dev, child);
708     retval += printf(": at 0x%lx", rman_get_start(ch->r_io));
709
710     if (ATA_MASTERDEV(dev))
711         retval += printf(" irq %d", 14 + ch->unit);
712     
713     retval += bus_print_child_footer(dev, child);
714
715     return retval;
716 }
717
718 static struct resource *
719 ata_pci_alloc_resource(device_t dev, device_t child, int type, int *rid,
720                        u_long start, u_long end, u_long count, u_int flags)
721 {
722     struct ata_pci_controller *controller = device_get_softc(dev);
723     struct resource *res = NULL;
724     int unit = ((struct ata_channel *)device_get_softc(child))->unit;
725     int myrid;
726
727     if (type == SYS_RES_IOPORT) {
728         switch (*rid) {
729         case ATA_IOADDR_RID:
730             if (ATA_MASTERDEV(dev)) {
731                 myrid = 0;
732                 start = (unit ? ATA_SECONDARY : ATA_PRIMARY);
733                 end = start + ATA_IOSIZE - 1;
734                 count = ATA_IOSIZE;
735                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
736                                          SYS_RES_IOPORT, &myrid,
737                                          start, end, count, flags);
738             }
739             else {
740                 myrid = 0x10 + 8 * unit;
741                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), dev,
742                                          SYS_RES_IOPORT, &myrid,
743                                          start, end, count, flags);
744             }
745             break;
746
747         case ATA_ALTADDR_RID:
748             if (ATA_MASTERDEV(dev)) {
749                 myrid = 0;
750                 start = (unit ? ATA_SECONDARY : ATA_PRIMARY) + ATA_ALTOFFSET;
751                 end = start + ATA_ALTIOSIZE - 1;
752                 count = ATA_ALTIOSIZE;
753                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
754                                          SYS_RES_IOPORT, &myrid,
755                                          start, end, count, flags);
756             }
757             else {
758                 myrid = 0x14 + 8 * unit;
759                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), dev,
760                                          SYS_RES_IOPORT, &myrid,
761                                          start, end, count, flags);
762                 if (res) {
763                         start = rman_get_start(res) + 2;
764                         end = start + ATA_ALTIOSIZE - 1;
765                         count = ATA_ALTIOSIZE;
766                         BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
767                                              SYS_RES_IOPORT, myrid, res);
768                         res = BUS_ALLOC_RESOURCE(device_get_parent(dev), dev,
769                                                  SYS_RES_IOPORT, &myrid,
770                                                  start, end, count, flags);
771                 }
772             }
773             break;
774
775         case ATA_BMADDR_RID:
776             if (controller->bmaddr) {
777                 myrid = 0x20;
778                 start = (unit == 0 ? 
779                          controller->bmaddr : controller->bmaddr+ATA_BMIOSIZE);
780                 end = start + ATA_BMIOSIZE - 1;
781                 count = ATA_BMIOSIZE;
782                 res = BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
783                                          SYS_RES_IOPORT, &myrid,
784                                          start, end, count, flags);
785             }
786         }
787         return res;
788     }
789
790     if (type == SYS_RES_IRQ && *rid == ATA_IRQ_RID) {
791         if (ATA_MASTERDEV(dev)) {
792 #ifdef __alpha__
793             return alpha_platform_alloc_ide_intr(unit);
794 #else
795             int irq = (unit == 0 ? 14 : 15);
796
797             return BUS_ALLOC_RESOURCE(device_get_parent(dev), child,
798                                       SYS_RES_IRQ, rid, irq, irq, 1, flags);
799 #endif
800         }
801         else {
802             /* primary and secondary channels share interrupt, keep track */
803             if (!controller->irq)
804                 controller->irq = BUS_ALLOC_RESOURCE(device_get_parent(dev), 
805                                                      dev, SYS_RES_IRQ,
806                                                      rid, 0, ~0, 1, flags);
807             controller->irqcnt++;
808             return controller->irq;
809         }
810     }
811     return 0;
812 }
813
814 static int
815 ata_pci_release_resource(device_t dev, device_t child, int type, int rid,
816                          struct resource *r)
817 {
818     struct ata_pci_controller *controller = device_get_softc(dev);
819     int unit = ((struct ata_channel *)device_get_softc(child))->unit;
820
821     if (type == SYS_RES_IOPORT) {
822         switch (rid) {
823         case ATA_IOADDR_RID:
824             if (ATA_MASTERDEV(dev))
825                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
826                                             SYS_RES_IOPORT, 0x0, r);
827             else
828                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
829                                             SYS_RES_IOPORT, 0x10 + 8 * unit, r);
830             break;
831
832         case ATA_ALTADDR_RID:
833             if (ATA_MASTERDEV(dev))
834                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
835                                             SYS_RES_IOPORT, 0x0, r);
836             else
837                 return BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
838                                             SYS_RES_IOPORT, 0x14 + 8 * unit, r);
839             break;
840
841         case ATA_BMADDR_RID:
842             return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
843                                         SYS_RES_IOPORT, 0x20, r);
844         default:
845             return ENOENT;
846         }
847     }
848     if (type == SYS_RES_IRQ) {
849         if (rid != ATA_IRQ_RID)
850             return ENOENT;
851
852         if (ATA_MASTERDEV(dev)) {
853 #ifdef __alpha__
854             return alpha_platform_release_ide_intr(unit, r);
855 #else
856             return BUS_RELEASE_RESOURCE(device_get_parent(dev), child,
857                                         SYS_RES_IRQ, rid, r);
858 #endif
859         }
860         else {
861             /* primary and secondary channels share interrupt, keep track */
862             if (--controller->irqcnt)
863                 return 0;
864             controller->irq = NULL;
865             return BUS_RELEASE_RESOURCE(device_get_parent(dev), dev,
866                                         SYS_RES_IRQ, rid, r);
867         }
868     }
869     return EINVAL;
870 }
871
872 static int
873 ata_pci_setup_intr(device_t dev, device_t child, struct resource *irq, 
874                    int flags, driver_intr_t *intr, void *arg,
875                    void **cookiep)
876 {
877     if (ATA_MASTERDEV(dev)) {
878 #ifdef __alpha__
879         return alpha_platform_setup_ide_intr(irq, intr, arg, cookiep);
880 #else
881         return BUS_SETUP_INTR(device_get_parent(dev), child, irq,
882                               flags, intr, arg, cookiep);
883 #endif
884     }
885     else
886         return BUS_SETUP_INTR(device_get_parent(dev), dev, irq,
887                               flags, intr, arg, cookiep);
888 }
889
890 static int
891 ata_pci_teardown_intr(device_t dev, device_t child, struct resource *irq,
892                       void *cookie)
893 {
894     if (ATA_MASTERDEV(dev)) {
895 #ifdef __alpha__
896         return alpha_platform_teardown_ide_intr(irq, cookie);
897 #else
898         return BUS_TEARDOWN_INTR(device_get_parent(dev), child, irq, cookie);
899 #endif
900     }
901     else
902         return BUS_TEARDOWN_INTR(device_get_parent(dev), dev, irq, cookie);
903 }
904
905 static device_method_t ata_pci_methods[] = {
906     /* device interface */
907     DEVMETHOD(device_probe,             ata_pci_probe),
908     DEVMETHOD(device_attach,            ata_pci_attach),
909     DEVMETHOD(device_shutdown,          bus_generic_shutdown),
910     DEVMETHOD(device_suspend,           bus_generic_suspend),
911     DEVMETHOD(device_resume,            bus_generic_resume),
912
913     /* bus methods */
914     DEVMETHOD(bus_print_child,          ata_pci_print_child),
915     DEVMETHOD(bus_alloc_resource,       ata_pci_alloc_resource),
916     DEVMETHOD(bus_release_resource,     ata_pci_release_resource),
917     DEVMETHOD(bus_activate_resource,    bus_generic_activate_resource),
918     DEVMETHOD(bus_deactivate_resource,  bus_generic_deactivate_resource),
919     DEVMETHOD(bus_setup_intr,           ata_pci_setup_intr),
920     DEVMETHOD(bus_teardown_intr,        ata_pci_teardown_intr),
921     { 0, 0 }
922 };
923
924 static driver_t ata_pci_driver = {
925     "atapci",
926     ata_pci_methods,
927     sizeof(struct ata_pci_controller),
928 };
929
930 static devclass_t ata_pci_devclass;
931
932 DRIVER_MODULE(atapci, pci, ata_pci_driver, ata_pci_devclass, 0, 0);
933
934 static int
935 ata_pcisub_probe(device_t dev)
936 {
937     struct ata_channel *ch = device_get_softc(dev);
938     device_t *children;
939     int count, i;
940
941     /* find channel number on this controller */
942     device_get_children(device_get_parent(dev), &children, &count);
943     for (i = 0; i < count; i++) {
944         if (children[i] == dev)
945             ch->unit = i;
946     }
947     free(children, M_TEMP);
948     ch->chiptype = pci_get_devid(device_get_parent(dev));
949     ch->intr_func = ata_pci_intr;
950     return ata_probe(dev);
951 }
952
953 static device_method_t ata_pcisub_methods[] = {
954     /* device interface */
955     DEVMETHOD(device_probe,     ata_pcisub_probe),
956     DEVMETHOD(device_attach,    ata_attach),
957     DEVMETHOD(device_detach,    ata_detach),
958     DEVMETHOD(device_resume,    ata_resume),
959     { 0, 0 }
960 };
961
962 static driver_t ata_pcisub_driver = {
963     "ata",
964     ata_pcisub_methods,
965     sizeof(struct ata_channel),
966 };
967
968 DRIVER_MODULE(ata, atapci, ata_pcisub_driver, ata_devclass, 0, 0);