sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <sys/mplock2.h>
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine/cputypes.h>
  59 #include <machine_base/apic/mpapic.h>
  60 #include <machine/psl.h>
  61 #include <machine/segments.h>
  62 #include <machine/tss.h>
  63 #include <machine/specialreg.h>
  64 #include <machine/globaldata.h>
  65 #include <machine/pmap_inval.h>
  66
  67 #include <machine/md_var.h>             /* setidt() */
  68 #include <machine_base/icu/icu.h>       /* IPIs */
  69 #include <machine/intr_machdep.h>       /* IPIs */
  70
  71 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  72
  73 #define WARMBOOT_TARGET         0
  74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  76
  77 #define BIOS_BASE               (0xf0000)
  78 #define BIOS_BASE2              (0xe0000)
  79 #define BIOS_SIZE               (0x10000)
  80 #define BIOS_COUNT              (BIOS_SIZE/4)
  81
  82 #define CMOS_REG                (0x70)
  83 #define CMOS_DATA               (0x71)
  84 #define BIOS_RESET              (0x0f)
  85 #define BIOS_WARM               (0x0a)
  86
  87 #define PROCENTRY_FLAG_EN       0x01
  88 #define PROCENTRY_FLAG_BP       0x02
  89 #define IOAPICENTRY_FLAG_EN     0x01
  90
  91
  92 /* MP Floating Pointer Structure */
  93 typedef struct MPFPS {
  94         char    signature[4];
  95         u_int32_t pap;
  96         u_char  length;
  97         u_char  spec_rev;
  98         u_char  checksum;
  99         u_char  mpfb1;
 100         u_char  mpfb2;
 101         u_char  mpfb3;
 102         u_char  mpfb4;
 103         u_char  mpfb5;
 104 }      *mpfps_t;
 105
 106 /* MP Configuration Table Header */
 107 typedef struct MPCTH {
 108         char    signature[4];
 109         u_short base_table_length;
 110         u_char  spec_rev;
 111         u_char  checksum;
 112         u_char  oem_id[8];
 113         u_char  product_id[12];
 114         void   *oem_table_pointer;
 115         u_short oem_table_size;
 116         u_short entry_count;
 117         void   *apic_address;
 118         u_short extended_table_length;
 119         u_char  extended_table_checksum;
 120         u_char  reserved;
 121 }      *mpcth_t;
 122
 123
 124 typedef struct PROCENTRY {
 125         u_char  type;
 126         u_char  apic_id;
 127         u_char  apic_version;
 128         u_char  cpu_flags;
 129         u_long  cpu_signature;
 130         u_long  feature_flags;
 131         u_long  reserved1;
 132         u_long  reserved2;
 133 }      *proc_entry_ptr;
 134
 135 typedef struct BUSENTRY {
 136         u_char  type;
 137         u_char  bus_id;
 138         char    bus_type[6];
 139 }      *bus_entry_ptr;
 140
 141 typedef struct IOAPICENTRY {
 142         u_char  type;
 143         u_char  apic_id;
 144         u_char  apic_version;
 145         u_char  apic_flags;
 146         void   *apic_address;
 147 }      *io_apic_entry_ptr;
 148
 149 typedef struct INTENTRY {
 150         u_char  type;
 151         u_char  int_type;
 152         u_short int_flags;
 153         u_char  src_bus_id;
 154         u_char  src_bus_irq;
 155         u_char  dst_apic_id;
 156         u_char  dst_apic_int;
 157 }      *int_entry_ptr;
 158
 159 /* descriptions of MP basetable entries */
 160 typedef struct BASETABLE_ENTRY {
 161         u_char  type;
 162         u_char  length;
 163         char    name[16];
 164 }       basetable_entry;
 165
 166 struct mptable_pos {
 167         mpfps_t         mp_fps;
 168         mpcth_t         mp_cth;
 169         vm_size_t       mp_cth_mapsz;
 170 };
 171
 172 #define MPTABLE_POS_USE_DEFAULT(mpt) \
 173         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
 174
 175 struct mptable_bus {
 176         int             mb_id;
 177         int             mb_type;        /* MPTABLE_BUS_ */
 178         TAILQ_ENTRY(mptable_bus) mb_link;
 179 };
 180
 181 #define MPTABLE_BUS_ISA         0
 182 #define MPTABLE_BUS_PCI         1
 183
 184 struct mptable_bus_info {
 185         TAILQ_HEAD(, mptable_bus) mbi_list;
 186 };
 187
 188 struct mptable_pci_int {
 189         int             mpci_bus;
 190         int             mpci_dev;
 191         int             mpci_pin;
 192
 193         int             mpci_ioapic;
 194         int             mpci_ioapic_pin;
 195         TAILQ_ENTRY(mptable_pci_int) mpci_link;
 196 };
 197
 198 typedef int     (*mptable_iter_func)(void *, const void *, int);
 199
 200 /*
 201  * this code MUST be enabled here and in mpboot.s.
 202  * it follows the very early stages of AP boot by placing values in CMOS ram.
 203  * it NORMALLY will never be needed and thus the primitive method for enabling.
 204  *
 205  */
 206 #if defined(CHECK_POINTS)
 207 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 208 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 209
 210 #define CHECK_INIT(D);                          \
 211         CHECK_WRITE(0x34, (D));                 \
 212         CHECK_WRITE(0x35, (D));                 \
 213         CHECK_WRITE(0x36, (D));                 \
 214         CHECK_WRITE(0x37, (D));                 \
 215         CHECK_WRITE(0x38, (D));                 \
 216         CHECK_WRITE(0x39, (D));
 217
 218 #define CHECK_PRINT(S);                         \
 219         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 220            (S),                                 \
 221            CHECK_READ(0x34),                    \
 222            CHECK_READ(0x35),                    \
 223            CHECK_READ(0x36),                    \
 224            CHECK_READ(0x37),                    \
 225            CHECK_READ(0x38),                    \
 226            CHECK_READ(0x39));
 227
 228 #else                           /* CHECK_POINTS */
 229
 230 #define CHECK_INIT(D)
 231 #define CHECK_PRINT(S)
 232
 233 #endif                          /* CHECK_POINTS */
 234
 235 /*
 236  * Values to send to the POST hardware.
 237  */
 238 #define MP_BOOTADDRESS_POST     0x10
 239 #define MP_PROBE_POST           0x11
 240 #define MPTABLE_PASS1_POST      0x12
 241
 242 #define MP_START_POST           0x13
 243 #define MP_ENABLE_POST          0x14
 244 #define MPTABLE_PASS2_POST      0x15
 245
 246 #define START_ALL_APS_POST      0x16
 247 #define INSTALL_AP_TRAMP_POST   0x17
 248 #define START_AP_POST           0x18
 249
 250 #define MP_ANNOUNCE_POST        0x19
 251
 252 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 253 int     current_postcode;
 254
 255 /** XXX FIXME: what system files declare these??? */
 256 extern struct region_descriptor r_gdt, r_idt;
 257
 258 int     mp_naps;                /* # of Applications processors */
 259 #ifdef SMP /* APIC-IO */
 260 static int      mp_nbusses;     /* # of busses */
 261 int     mp_napics;              /* # of IO APICs */
 262 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 263 u_int32_t *io_apic_versions;
 264 #endif
 265 extern  int nkpt;
 266
 267 u_int32_t cpu_apic_versions[MAXCPU];
 268 int64_t tsc0_offset;
 269 extern int64_t tsc_offsets[];
 270
 271 extern u_long ebda_addr;
 272
 273 #ifdef SMP /* APIC-IO */
 274 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 275 #endif
 276
 277 /*
 278  * APIC ID logical/physical mapping structures.
 279  * We oversize these to simplify boot-time config.
 280  */
 281 int     cpu_num_to_apic_id[NAPICID];
 282 #ifdef SMP /* APIC-IO */
 283 int     io_num_to_apic_id[NAPICID];
 284 #endif
 285 int     apic_id_to_logical[NAPICID];
 286
 287 /* AP uses this during bootstrap.  Do not staticize.  */
 288 char *bootSTK;
 289 static int bootAP;
 290
 291 /* Hotwire a 0->4MB V==P mapping */
 292 extern pt_entry_t *KPTphys;
 293
 294 /*
 295  * SMP page table page.  Setup by locore to point to a page table
 296  * page from which we allocate per-cpu privatespace areas io_apics,
 297  * and so forth.
 298  */
 299
 300 #define IO_MAPPING_START_INDEX  \
 301                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 302
 303 extern pt_entry_t *SMPpt;
 304 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 305
 306 struct pcb stoppcbs[MAXCPU];
 307
 308 static basetable_entry basetable_entry_types[] =
 309 {
 310         {0, 20, "Processor"},
 311         {1, 8, "Bus"},
 312         {2, 8, "I/O APIC"},
 313         {3, 8, "I/O INT"},
 314         {4, 8, "Local INT"}
 315 };
 316
 317 /*
 318  * Local data and functions.
 319  */
 320
 321 static u_int    boot_address;
 322 static u_int    base_memory;
 323 static int      mp_finish;
 324
 325 static void     mp_enable(u_int boot_addr);
 326
 327 static int      mptable_iterate_entries(const mpcth_t,
 328                     mptable_iter_func, void *);
 329 static int      mptable_search(void);
 330 static int      mptable_search_sig(u_int32_t target, int count);
 331 static int      mptable_hyperthread_fixup(cpumask_t, int);
 332 #ifdef SMP /* APIC-IO */
 333 static void     mptable_pass1(struct mptable_pos *);
 334 static void     mptable_pass2(struct mptable_pos *);
 335 static void     mptable_default(int type);
 336 static void     mptable_fix(void);
 337 #endif
 338 static int      mptable_map(struct mptable_pos *);
 339 static void     mptable_unmap(struct mptable_pos *);
 340 static void     mptable_imcr(struct mptable_pos *);
 341 static void     mptable_bus_info_alloc(const mpcth_t,
 342                     struct mptable_bus_info *);
 343 static void     mptable_bus_info_free(struct mptable_bus_info *);
 344
 345 static int      mptable_lapic_probe(struct lapic_enumerator *);
 346 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 347 static void     mptable_lapic_default(void);
 348
 349 static int      mptable_ioapic_probe(struct ioapic_enumerator *);
 350 static void     mptable_ioapic_enumerate(struct ioapic_enumerator *);
 351
 352 #ifdef SMP /* APIC-IO */
 353 static void     setup_apic_irq_mapping(void);
 354 static int      apic_int_is_bus_type(int intr, int bus_type);
 355 #endif
 356 static int      start_all_aps(u_int boot_addr);
 357 static void     install_ap_tramp(u_int boot_addr);
 358 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 359 static int      smitest(void);
 360
 361 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 362 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 363 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 364
 365 static vm_paddr_t       mptable_fps_phyaddr;
 366 static int              mptable_use_default;
 367 static TAILQ_HEAD(, mptable_pci_int) mptable_pci_int_list =
 368         TAILQ_HEAD_INITIALIZER(mptable_pci_int_list);
 369
 370 /*
 371  * Calculate usable address in base memory for AP trampoline code.
 372  */
 373 u_int
 374 mp_bootaddress(u_int basemem)
 375 {
 376         POSTCODE(MP_BOOTADDRESS_POST);
 377
 378         base_memory = basemem;
 379
 380         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 381         if ((base_memory - boot_address) < bootMP_size)
 382                 boot_address -= 4096;   /* not enough, lower by 4k */
 383
 384         return boot_address;
 385 }
 386
 387
 388 static void
 389 mptable_probe(void)
 390 {
 391         struct mptable_pos mpt;
 392         int error;
 393
 394         KKASSERT(mptable_fps_phyaddr == 0);
 395
 396         mptable_fps_phyaddr = mptable_search();
 397         if (mptable_fps_phyaddr == 0)
 398                 return;
 399
 400         error = mptable_map(&mpt);
 401         if (error) {
 402                 mptable_fps_phyaddr = 0;
 403                 return;
 404         }
 405
 406         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
 407                 kprintf("MPTABLE: use default configuration\n");
 408                 mptable_use_default = 1;
 409         }
 410
 411         mptable_unmap(&mpt);
 412 }
 413 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
 414
 415 /*
 416  * Look for an Intel MP spec table (ie, SMP capable hardware).
 417  */
 418 static int
 419 mptable_search(void)
 420 {
 421         int     x;
 422         u_int32_t target;
 423
 424         /*
 425          * Make sure our SMPpt[] page table is big enough to hold all the
 426          * mappings we need.
 427          */
 428         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 429
 430         POSTCODE(MP_PROBE_POST);
 431
 432         /* see if EBDA exists */
 433         if (ebda_addr != 0) {
 434                 /* search first 1K of EBDA */
 435                 target = (u_int32_t)ebda_addr;
 436                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 437                         return x;
 438         } else {
 439                 /* last 1K of base memory, effective 'top of base' passed in */
 440                 target = (u_int32_t)(base_memory - 0x400);
 441                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 442                         return x;
 443         }
 444
 445         /* search the BIOS */
 446         target = (u_int32_t)BIOS_BASE;
 447         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 448                 return x;
 449
 450         /* search the extended BIOS */
 451         target = (u_int32_t)BIOS_BASE2;
 452         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 453                 return x;
 454
 455         /* nothing found */
 456         return 0;
 457 }
 458
 459 static int
 460 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 461 {
 462         int count, total_size;
 463         const void *position;
 464
 465         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 466         total_size = cth->base_table_length - sizeof(struct MPCTH);
 467         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 468         count = cth->entry_count;
 469
 470         while (count--) {
 471                 int type, error;
 472
 473                 KKASSERT(total_size >= 0);
 474                 if (total_size == 0) {
 475                         kprintf("invalid base MP table, "
 476                                 "entry count and length mismatch\n");
 477                         return EINVAL;
 478                 }
 479
 480                 type = *(const uint8_t *)position;
 481                 switch (type) {
 482                 case 0: /* processor_entry */
 483                 case 1: /* bus_entry */
 484                 case 2: /* io_apic_entry */
 485                 case 3: /* int_entry */
 486                 case 4: /* int_entry */
 487                         break;
 488                 default:
 489                         kprintf("unknown base MP table entry type %d\n", type);
 490                         return EINVAL;
 491                 }
 492
 493                 if (total_size < basetable_entry_types[type].length) {
 494                         kprintf("invalid base MP table length, "
 495                                 "does not contain all entries\n");
 496                         return EINVAL;
 497                 }
 498                 total_size -= basetable_entry_types[type].length;
 499
 500                 error = func(arg, position, type);
 501                 if (error)
 502                         return error;
 503
 504                 position = (const uint8_t *)position +
 505                     basetable_entry_types[type].length;
 506         }
 507         return 0;
 508 }
 509
 510
 511 /*
 512  * Startup the SMP processors.
 513  */
 514 void
 515 mp_start(void)
 516 {
 517         POSTCODE(MP_START_POST);
 518         mp_enable(boot_address);
 519 }
 520
 521
 522 /*
 523  * Print various information about the SMP system hardware and setup.
 524  */
 525 void
 526 mp_announce(void)
 527 {
 528         int     x;
 529
 530         POSTCODE(MP_ANNOUNCE_POST);
 531
 532         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 533         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 534         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 535         for (x = 1; x <= mp_naps; ++x) {
 536                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 537                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 538         }
 539
 540 if (apic_io_enable) {
 541         for (x = 0; x < mp_napics; ++x) {
 542                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 543                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 544                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 545         }
 546 } else {
 547         kprintf(" Warning: APIC I/O disabled\n");
 548 }
 549 }
 550
 551 /*
 552  * AP cpu's call this to sync up protected mode.
 553  *
 554  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 555  * be able to use to the FP for our optimized bzero/bcopy code before
 556  * we enter more mainstream C code.
 557  *
 558  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 559  */
 560 void
 561 init_secondary(void)
 562 {
 563         int     gsel_tss;
 564         int     x, myid = bootAP;
 565         u_int   cr0;
 566         struct mdglobaldata *md;
 567         struct privatespace *ps;
 568
 569         ps = &CPU_prvspace[myid];
 570
 571         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 572         gdt_segs[GPROC0_SEL].ssd_base =
 573                 (int) &ps->mdglobaldata.gd_common_tss;
 574         ps->mdglobaldata.mi.gd_prvspace = ps;
 575
 576         for (x = 0; x < NGDT; x++) {
 577                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 578         }
 579
 580         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 581         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 582         lgdt(&r_gdt);                   /* does magic intra-segment return */
 583
 584         lidt(&r_idt);
 585
 586         lldt(_default_ldt);
 587         mdcpu->gd_currentldt = _default_ldt;
 588
 589         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 590         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 591
 592         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 593
 594         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 595         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 596         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 597         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 598         md->gd_common_tssd = *md->gd_tss_gdt;
 599         ltr(gsel_tss);
 600
 601         /*
 602          * Set to a known state:
 603          * Set by mpboot.s: CR0_PG, CR0_PE
 604          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 605          */
 606         cr0 = rcr0();
 607         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 608         load_cr0(cr0);
 609         pmap_set_opt();         /* PSE/4MB pages, etc */
 610
 611         /* set up CPU registers and state */
 612         cpu_setregs();
 613
 614         /* set up FPU state on the AP */
 615         npxinit(__INITIAL_NPXCW__);
 616
 617         /* set up SSE registers */
 618         enable_sse();
 619 }
 620
 621 /*******************************************************************
 622  * local functions and data
 623  */
 624
 625 /*
 626  * start the SMP system
 627  */
 628 static void
 629 mp_enable(u_int boot_addr)
 630 {
 631         int     apic;
 632         u_int   ux;
 633         struct mptable_pos mpt;
 634
 635         POSTCODE(MP_ENABLE_POST);
 636
 637         lapic_config();
 638
 639         if (apic_io_enable)
 640                 ioapic_config();
 641
 642         if (mptable_fps_phyaddr) {
 643                 mptable_map(&mpt);
 644                 mptable_imcr(&mpt);
 645                 mptable_unmap(&mpt);
 646         }
 647 if (apic_io_enable) {
 648
 649         if (!mptable_fps_phyaddr)
 650                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 651
 652         mptable_map(&mpt);
 653
 654         /*
 655          * Examine the MP table for needed info
 656          */
 657         mptable_pass1(&mpt);
 658         mptable_pass2(&mpt);
 659
 660         mptable_unmap(&mpt);
 661
 662         /* Post scan cleanup */
 663         mptable_fix();
 664
 665         setup_apic_irq_mapping();
 666
 667         /* fill the LOGICAL io_apic_versions table */
 668         for (apic = 0; apic < mp_napics; ++apic) {
 669                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 670                 io_apic_versions[apic] = ux;
 671                 io_apic_set_id(apic, IO_TO_ID(apic));
 672         }
 673
 674         /* program each IO APIC in the system */
 675         for (apic = 0; apic < mp_napics; ++apic)
 676                 if (io_apic_setup(apic) < 0)
 677                         panic("IO APIC setup failure");
 678
 679 }
 680
 681         /*
 682          * These are required for SMP operation
 683          */
 684
 685         /* install a 'Spurious INTerrupt' vector */
 686         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 687                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 688
 689         /* install an inter-CPU IPI for TLB invalidation */
 690         setidt(XINVLTLB_OFFSET, Xinvltlb,
 691                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 692
 693         /* install an inter-CPU IPI for IPIQ messaging */
 694         setidt(XIPIQ_OFFSET, Xipiq,
 695                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 696
 697         /* install a timer vector */
 698         setidt(XTIMER_OFFSET, Xtimer,
 699                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 700
 701         /* install an inter-CPU IPI for CPU stop/restart */
 702         setidt(XCPUSTOP_OFFSET, Xcpustop,
 703                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 704
 705         /* start each Application Processor */
 706         start_all_aps(boot_addr);
 707 }
 708
 709
 710 /*
 711  * look for the MP spec signature
 712  */
 713
 714 /* string defined by the Intel MP Spec as identifying the MP table */
 715 #define MP_SIG          0x5f504d5f      /* _MP_ */
 716 #define NEXT(X)         ((X) += 4)
 717 static int
 718 mptable_search_sig(u_int32_t target, int count)
 719 {
 720         vm_size_t map_size;
 721         u_int32_t *addr;
 722         int x, ret;
 723
 724         KKASSERT(target != 0);
 725
 726         map_size = count * sizeof(u_int32_t);
 727         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 728
 729         ret = 0;
 730         for (x = 0; x < count; NEXT(x)) {
 731                 if (addr[x] == MP_SIG) {
 732                         /* make array index a byte index */
 733                         ret = target + (x * sizeof(u_int32_t));
 734                         break;
 735                 }
 736         }
 737
 738         pmap_unmapdev((vm_offset_t)addr, map_size);
 739         return ret;
 740 }
 741
 742
 743 typedef struct BUSDATA {
 744         u_char  bus_id;
 745         enum busTypes bus_type;
 746 }       bus_datum;
 747
 748 typedef struct INTDATA {
 749         u_char  int_type;
 750         u_short int_flags;
 751         u_char  src_bus_id;
 752         u_char  src_bus_irq;
 753         u_char  dst_apic_id;
 754         u_char  dst_apic_int;
 755         u_char  int_vector;
 756 }       io_int, local_int;
 757
 758 typedef struct BUSTYPENAME {
 759         u_char  type;
 760         char    name[7];
 761 }       bus_type_name;
 762
 763 static bus_type_name bus_type_table[] =
 764 {
 765         {CBUS, "CBUS"},
 766         {CBUSII, "CBUSII"},
 767         {EISA, "EISA"},
 768         {MCA, "MCA"},
 769         {UNKNOWN_BUSTYPE, "---"},
 770         {ISA, "ISA"},
 771         {MCA, "MCA"},
 772         {UNKNOWN_BUSTYPE, "---"},
 773         {UNKNOWN_BUSTYPE, "---"},
 774         {UNKNOWN_BUSTYPE, "---"},
 775         {UNKNOWN_BUSTYPE, "---"},
 776         {UNKNOWN_BUSTYPE, "---"},
 777         {PCI, "PCI"},
 778         {UNKNOWN_BUSTYPE, "---"},
 779         {UNKNOWN_BUSTYPE, "---"},
 780         {UNKNOWN_BUSTYPE, "---"},
 781         {UNKNOWN_BUSTYPE, "---"},
 782         {XPRESS, "XPRESS"},
 783         {UNKNOWN_BUSTYPE, "---"}
 784 };
 785 /* from MP spec v1.4, table 5-1 */
 786 static int default_data[7][5] =
 787 {
 788 /*   nbus, id0, type0, id1, type1 */
 789         {1, 0, ISA, 255, 255},
 790         {1, 0, EISA, 255, 255},
 791         {1, 0, EISA, 255, 255},
 792         {1, 0, MCA, 255, 255},
 793         {2, 0, ISA, 1, PCI},
 794         {2, 0, EISA, 1, PCI},
 795         {2, 0, MCA, 1, PCI}
 796 };
 797
 798
 799 /* the bus data */
 800 static bus_datum *bus_data;
 801
 802 /* the IO INT data, one entry per possible APIC INTerrupt */
 803 static io_int  *io_apic_ints;
 804 static int nintrs;
 805
 806 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 807 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 808 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 809 static int int_entry            (const struct INTENTRY *entry, int intr);
 810 static int lookup_bus_type      (char *name);
 811
 812 static int
 813 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 814 {
 815         const struct IOAPICENTRY *ioapic_ent;
 816
 817         switch (type) {
 818         case 1: /* bus_entry */
 819                 ++mp_nbusses;
 820                 break;
 821
 822         case 2: /* io_apic_entry */
 823                 ioapic_ent = pos;
 824                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 825                         io_apic_address[mp_napics++] =
 826                             (vm_offset_t)ioapic_ent->apic_address;
 827                 }
 828                 break;
 829
 830         case 3: /* int_entry */
 831                 ++nintrs;
 832                 break;
 833         }
 834         return 0;
 835 }
 836
 837 /*
 838  * 1st pass on motherboard's Intel MP specification table.
 839  *
 840  * determines:
 841  *      io_apic_address[N]
 842  *      mp_nbusses
 843  *      mp_napics
 844  *      nintrs
 845  */
 846 static void
 847 mptable_pass1(struct mptable_pos *mpt)
 848 {
 849         mpfps_t fps;
 850         int x;
 851
 852         POSTCODE(MPTABLE_PASS1_POST);
 853
 854         fps = mpt->mp_fps;
 855         KKASSERT(fps != NULL);
 856
 857         /* clear various tables */
 858         for (x = 0; x < NAPICID; ++x)
 859                 io_apic_address[x] = ~0;        /* IO APIC address table */
 860
 861         mp_nbusses = 0;
 862         mp_napics = 0;
 863         nintrs = 0;
 864
 865         /* check for use of 'default' configuration */
 866         if (fps->mpfb1 != 0) {
 867                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 868                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 869                 mp_napics = 1;
 870                 nintrs = 16;
 871         } else {
 872                 int error;
 873
 874                 error = mptable_iterate_entries(mpt->mp_cth,
 875                             mptable_ioapic_pass1_callback, NULL);
 876                 if (error)
 877                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 878         }
 879 }
 880
 881 struct mptable_ioapic2_cbarg {
 882         int     bus;
 883         int     apic;
 884         int     intr;
 885 };
 886
 887 static int
 888 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 889 {
 890         struct mptable_ioapic2_cbarg *arg = xarg;
 891
 892         switch (type) {
 893         case 1:
 894                 if (bus_entry(pos, arg->bus))
 895                         ++arg->bus;
 896                 break;
 897
 898         case 2:
 899                 if (io_apic_entry(pos, arg->apic))
 900                         ++arg->apic;
 901                 break;
 902
 903         case 3:
 904                 if (int_entry(pos, arg->intr))
 905                         ++arg->intr;
 906                 break;
 907         }
 908         return 0;
 909 }
 910
 911 /*
 912  * 2nd pass on motherboard's Intel MP specification table.
 913  *
 914  * sets:
 915  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 916  *      IO_TO_ID(N), logical IO to APIC ID table
 917  *      bus_data[N]
 918  *      io_apic_ints[N]
 919  */
 920 static void
 921 mptable_pass2(struct mptable_pos *mpt)
 922 {
 923         struct mptable_ioapic2_cbarg arg;
 924         mpfps_t fps;
 925         int error, x;
 926
 927         POSTCODE(MPTABLE_PASS2_POST);
 928
 929         fps = mpt->mp_fps;
 930         KKASSERT(fps != NULL);
 931
 932         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 933             M_DEVBUF, M_WAITOK);
 934         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 935             M_DEVBUF, M_WAITOK | M_ZERO);
 936         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 937             M_DEVBUF, M_WAITOK);
 938         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 939             M_DEVBUF, M_WAITOK);
 940
 941         for (x = 0; x < mp_napics; x++)
 942                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
 943
 944         /* clear various tables */
 945         for (x = 0; x < NAPICID; ++x) {
 946                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 947                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 948         }
 949
 950         /* clear bus data table */
 951         for (x = 0; x < mp_nbusses; ++x)
 952                 bus_data[x].bus_id = 0xff;
 953
 954         /* clear IO APIC INT table */
 955         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
 956                 io_apic_ints[x].int_type = 0xff;
 957                 io_apic_ints[x].int_vector = 0xff;
 958         }
 959
 960         /* check for use of 'default' configuration */
 961         if (fps->mpfb1 != 0) {
 962                 mptable_default(fps->mpfb1);
 963                 return;
 964         }
 965
 966         bzero(&arg, sizeof(arg));
 967         error = mptable_iterate_entries(mpt->mp_cth,
 968                     mptable_ioapic_pass2_callback, &arg);
 969         if (error)
 970                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
 971 }
 972
 973 /*
 974  * Check if we should perform a hyperthreading "fix-up" to
 975  * enumerate any logical CPU's that aren't already listed
 976  * in the table.
 977  *
 978  * XXX: We assume that all of the physical CPUs in the
 979  * system have the same number of logical CPUs.
 980  *
 981  * XXX: We assume that APIC ID's are allocated such that
 982  * the APIC ID's for a physical processor are aligned
 983  * with the number of logical CPU's in the processor.
 984  */
 985 static int
 986 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
 987 {
 988         int i, id, lcpus_max, logical_cpus;
 989
 990         if ((cpu_feature & CPUID_HTT) == 0)
 991                 return 0;
 992
 993         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
 994         if (lcpus_max <= 1)
 995                 return 0;
 996
 997         if (cpu_vendor_id == CPU_VENDOR_INTEL) {
 998                 /*
 999                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1000                  * Page 3-181, Table 3-20
1001                  * "The nearest power-of-2 integer that is not smaller
1002                  *  than EBX[23:16] is the number of unique initial APIC
1003                  *  IDs reserved for addressing different logical
1004                  *  processors in a physical package."
1005                  */
1006                 for (i = 0; ; ++i) {
1007                         if ((1 << i) >= lcpus_max) {
1008                                 lcpus_max = 1 << i;
1009                                 break;
1010                         }
1011                 }
1012         }
1013
1014         KKASSERT(cpu_count != 0);
1015         if (cpu_count == lcpus_max) {
1016                 /* We have nothing to fix */
1017                 return 0;
1018         } else if (cpu_count == 1) {
1019                 /* XXX this may be incorrect */
1020                 logical_cpus = lcpus_max;
1021         } else {
1022                 int cur, prev, dist;
1023
1024                 /*
1025                  * Calculate the distances between two nearest
1026                  * APIC IDs.  If all such distances are same,
1027                  * then it is the number of missing cpus that
1028                  * we are going to fill later.
1029                  */
1030                 dist = cur = prev = -1;
1031                 for (id = 0; id < MAXCPU; ++id) {
1032                         if ((id_mask & CPUMASK(id)) == 0)
1033                                 continue;
1034
1035                         cur = id;
1036                         if (prev >= 0) {
1037                                 int new_dist = cur - prev;
1038
1039                                 if (dist < 0)
1040                                         dist = new_dist;
1041
1042                                 /*
1043                                  * Make sure that all distances
1044                                  * between two nearest APIC IDs
1045                                  * are same.
1046                                  */
1047                                 if (dist != new_dist)
1048                                         return 0;
1049                         }
1050                         prev = cur;
1051                 }
1052                 if (dist == 1)
1053                         return 0;
1054
1055                 /* Must be power of 2 */
1056                 if (dist & (dist - 1))
1057                         return 0;
1058
1059                 /* Can't exceed CPU package capacity */
1060                 if (dist > lcpus_max)
1061                         logical_cpus = lcpus_max;
1062                 else
1063                         logical_cpus = dist;
1064         }
1065
1066         /*
1067          * For each APIC ID of a CPU that is set in the mask,
1068          * scan the other candidate APIC ID's for this
1069          * physical processor.  If any of those ID's are
1070          * already in the table, then kill the fixup.
1071          */
1072         for (id = 0; id < MAXCPU; id++) {
1073                 if ((id_mask & CPUMASK(id)) == 0)
1074                         continue;
1075                 /* First, make sure we are on a logical_cpus boundary. */
1076                 if (id % logical_cpus != 0)
1077                         return 0;
1078                 for (i = id + 1; i < id + logical_cpus; i++)
1079                         if ((id_mask & CPUMASK(i)) != 0)
1080                                 return 0;
1081         }
1082         return logical_cpus;
1083 }
1084
1085 static int
1086 mptable_map(struct mptable_pos *mpt)
1087 {
1088         mpfps_t fps = NULL;
1089         mpcth_t cth = NULL;
1090         vm_size_t cth_mapsz = 0;
1091
1092         KKASSERT(mptable_fps_phyaddr != 0);
1093
1094         bzero(mpt, sizeof(*mpt));
1095
1096         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1097         if (fps->pap != 0) {
1098                 /*
1099                  * Map configuration table header to get
1100                  * the base table size
1101                  */
1102                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1103                 cth_mapsz = cth->base_table_length;
1104                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1105
1106                 if (cth_mapsz < sizeof(*cth)) {
1107                         kprintf("invalid base MP table length %d\n",
1108                                 (int)cth_mapsz);
1109                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1110                         return EINVAL;
1111                 }
1112
1113                 /*
1114                  * Map the base table
1115                  */
1116                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1117         }
1118
1119         mpt->mp_fps = fps;
1120         mpt->mp_cth = cth;
1121         mpt->mp_cth_mapsz = cth_mapsz;
1122
1123         return 0;
1124 }
1125
1126 static void
1127 mptable_unmap(struct mptable_pos *mpt)
1128 {
1129         if (mpt->mp_cth != NULL) {
1130                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1131                 mpt->mp_cth = NULL;
1132                 mpt->mp_cth_mapsz = 0;
1133         }
1134         if (mpt->mp_fps != NULL) {
1135                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1136                 mpt->mp_fps = NULL;
1137         }
1138 }
1139
1140 void
1141 assign_apic_irq(int apic, int intpin, int irq)
1142 {
1143         int x;
1144
1145         if (int_to_apicintpin[irq].ioapic != -1)
1146                 panic("assign_apic_irq: inconsistent table");
1147
1148         int_to_apicintpin[irq].ioapic = apic;
1149         int_to_apicintpin[irq].int_pin = intpin;
1150         int_to_apicintpin[irq].apic_address = ioapic[apic];
1151         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1152
1153         for (x = 0; x < nintrs; x++) {
1154                 if ((io_apic_ints[x].int_type == 0 ||
1155                      io_apic_ints[x].int_type == 3) &&
1156                     io_apic_ints[x].int_vector == 0xff &&
1157                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1158                     io_apic_ints[x].dst_apic_int == intpin)
1159                         io_apic_ints[x].int_vector = irq;
1160         }
1161 }
1162
1163 void
1164 revoke_apic_irq(int irq)
1165 {
1166         int x;
1167         int oldapic;
1168         int oldintpin;
1169
1170         if (int_to_apicintpin[irq].ioapic == -1)
1171                 panic("revoke_apic_irq: inconsistent table");
1172
1173         oldapic = int_to_apicintpin[irq].ioapic;
1174         oldintpin = int_to_apicintpin[irq].int_pin;
1175
1176         int_to_apicintpin[irq].ioapic = -1;
1177         int_to_apicintpin[irq].int_pin = 0;
1178         int_to_apicintpin[irq].apic_address = NULL;
1179         int_to_apicintpin[irq].redirindex = 0;
1180
1181         for (x = 0; x < nintrs; x++) {
1182                 if ((io_apic_ints[x].int_type == 0 ||
1183                      io_apic_ints[x].int_type == 3) &&
1184                     io_apic_ints[x].int_vector != 0xff &&
1185                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1186                     io_apic_ints[x].dst_apic_int == oldintpin)
1187                         io_apic_ints[x].int_vector = 0xff;
1188         }
1189 }
1190
1191 /*
1192  * Allocate an IRQ
1193  */
1194 static void
1195 allocate_apic_irq(int intr)
1196 {
1197         int apic;
1198         int intpin;
1199         int irq;
1200
1201         if (io_apic_ints[intr].int_vector != 0xff)
1202                 return;         /* Interrupt handler already assigned */
1203
1204         if (io_apic_ints[intr].int_type != 0 &&
1205             (io_apic_ints[intr].int_type != 3 ||
1206              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1207               io_apic_ints[intr].dst_apic_int == 0)))
1208                 return;         /* Not INT or ExtInt on != (0, 0) */
1209
1210         irq = 0;
1211         while (irq < APIC_INTMAPSIZE &&
1212                int_to_apicintpin[irq].ioapic != -1)
1213                 irq++;
1214
1215         if (irq >= APIC_INTMAPSIZE)
1216                 return;         /* No free interrupt handlers */
1217
1218         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1219         intpin = io_apic_ints[intr].dst_apic_int;
1220
1221         assign_apic_irq(apic, intpin, irq);
1222 }
1223
1224
1225 static void
1226 swap_apic_id(int apic, int oldid, int newid)
1227 {
1228         int x;
1229         int oapic;
1230
1231
1232         if (oldid == newid)
1233                 return;                 /* Nothing to do */
1234
1235         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1236                apic, oldid, newid);
1237
1238         /* Swap physical APIC IDs in interrupt entries */
1239         for (x = 0; x < nintrs; x++) {
1240                 if (io_apic_ints[x].dst_apic_id == oldid)
1241                         io_apic_ints[x].dst_apic_id = newid;
1242                 else if (io_apic_ints[x].dst_apic_id == newid)
1243                         io_apic_ints[x].dst_apic_id = oldid;
1244         }
1245
1246         /* Swap physical APIC IDs in IO_TO_ID mappings */
1247         for (oapic = 0; oapic < mp_napics; oapic++)
1248                 if (IO_TO_ID(oapic) == newid)
1249                         break;
1250
1251         if (oapic < mp_napics) {
1252                 kprintf("Changing APIC ID for IO APIC #%d from "
1253                        "%d to %d in MP table\n",
1254                        oapic, newid, oldid);
1255                 IO_TO_ID(oapic) = oldid;
1256         }
1257         IO_TO_ID(apic) = newid;
1258 }
1259
1260
1261 static void
1262 fix_id_to_io_mapping(void)
1263 {
1264         int x;
1265
1266         for (x = 0; x < NAPICID; x++)
1267                 ID_TO_IO(x) = -1;
1268
1269         for (x = 0; x <= mp_naps; x++)
1270                 if (CPU_TO_ID(x) < NAPICID)
1271                         ID_TO_IO(CPU_TO_ID(x)) = x;
1272
1273         for (x = 0; x < mp_napics; x++)
1274                 if (IO_TO_ID(x) < NAPICID)
1275                         ID_TO_IO(IO_TO_ID(x)) = x;
1276 }
1277
1278
1279 static int
1280 first_free_apic_id(void)
1281 {
1282         int freeid, x;
1283
1284         for (freeid = 0; freeid < NAPICID; freeid++) {
1285                 for (x = 0; x <= mp_naps; x++)
1286                         if (CPU_TO_ID(x) == freeid)
1287                                 break;
1288                 if (x <= mp_naps)
1289                         continue;
1290                 for (x = 0; x < mp_napics; x++)
1291                         if (IO_TO_ID(x) == freeid)
1292                                 break;
1293                 if (x < mp_napics)
1294                         continue;
1295                 return freeid;
1296         }
1297         return freeid;
1298 }
1299
1300
1301 static int
1302 io_apic_id_acceptable(int apic, int id)
1303 {
1304         int cpu;                /* Logical CPU number */
1305         int oapic;              /* Logical IO APIC number for other IO APIC */
1306
1307         if (id >= NAPICID)
1308                 return 0;       /* Out of range */
1309
1310         for (cpu = 0; cpu <= mp_naps; cpu++)
1311                 if (CPU_TO_ID(cpu) == id)
1312                         return 0;       /* Conflict with CPU */
1313
1314         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1315                 if (IO_TO_ID(oapic) == id)
1316                         return 0;       /* Conflict with other APIC */
1317
1318         return 1;               /* ID is acceptable for IO APIC */
1319 }
1320
1321 static
1322 io_int *
1323 io_apic_find_int_entry(int apic, int pin)
1324 {
1325         int     x;
1326
1327         /* search each of the possible INTerrupt sources */
1328         for (x = 0; x < nintrs; ++x) {
1329                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1330                     (pin == io_apic_ints[x].dst_apic_int))
1331                         return (&io_apic_ints[x]);
1332         }
1333         return NULL;
1334 }
1335
1336 /*
1337  * parse an Intel MP specification table
1338  */
1339 static void
1340 mptable_fix(void)
1341 {
1342         int     x;
1343         int     id;
1344         int     apic;           /* IO APIC unit number */
1345         int     freeid;         /* Free physical APIC ID */
1346         int     physid;         /* Current physical IO APIC ID */
1347         io_int *io14;
1348         int     bus_0 = 0;      /* Stop GCC warning */
1349         int     bus_pci = 0;    /* Stop GCC warning */
1350         int     num_pci_bus;
1351
1352         /*
1353          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1354          * did it wrong.  The MP spec says that when more than 1 PCI bus
1355          * exists the BIOS must begin with bus entries for the PCI bus and use
1356          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1357          * exists the BIOS can choose to ignore this ordering, and indeed many
1358          * MP motherboards do ignore it.  This causes a problem when the PCI
1359          * sub-system makes requests of the MP sub-system based on PCI bus
1360          * numbers.     So here we look for the situation and renumber the
1361          * busses and associated INTs in an effort to "make it right".
1362          */
1363
1364         /* find bus 0, PCI bus, count the number of PCI busses */
1365         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1366                 if (bus_data[x].bus_id == 0) {
1367                         bus_0 = x;
1368                 }
1369                 if (bus_data[x].bus_type == PCI) {
1370                         ++num_pci_bus;
1371                         bus_pci = x;
1372                 }
1373         }
1374         /*
1375          * bus_0 == slot of bus with ID of 0
1376          * bus_pci == slot of last PCI bus encountered
1377          */
1378
1379         /* check the 1 PCI bus case for sanity */
1380         /* if it is number 0 all is well */
1381         if (num_pci_bus == 1 &&
1382             bus_data[bus_pci].bus_id != 0) {
1383
1384                 /* mis-numbered, swap with whichever bus uses slot 0 */
1385
1386                 /* swap the bus entry types */
1387                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1388                 bus_data[bus_0].bus_type = PCI;
1389
1390                 /* swap each relavant INTerrupt entry */
1391                 id = bus_data[bus_pci].bus_id;
1392                 for (x = 0; x < nintrs; ++x) {
1393                         if (io_apic_ints[x].src_bus_id == id) {
1394                                 io_apic_ints[x].src_bus_id = 0;
1395                         }
1396                         else if (io_apic_ints[x].src_bus_id == 0) {
1397                                 io_apic_ints[x].src_bus_id = id;
1398                         }
1399                 }
1400         }
1401
1402         /* Assign IO APIC IDs.
1403          *
1404          * First try the existing ID. If a conflict is detected, try
1405          * the ID in the MP table.  If a conflict is still detected, find
1406          * a free id.
1407          *
1408          * We cannot use the ID_TO_IO table before all conflicts has been
1409          * resolved and the table has been corrected.
1410          */
1411         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1412
1413                 /* First try to use the value set by the BIOS */
1414                 physid = io_apic_get_id(apic);
1415                 if (io_apic_id_acceptable(apic, physid)) {
1416                         if (IO_TO_ID(apic) != physid)
1417                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1418                         continue;
1419                 }
1420
1421                 /* Then check if the value in the MP table is acceptable */
1422                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1423                         continue;
1424
1425                 /* Last resort, find a free APIC ID and use it */
1426                 freeid = first_free_apic_id();
1427                 if (freeid >= NAPICID)
1428                         panic("No free physical APIC IDs found");
1429
1430                 if (io_apic_id_acceptable(apic, freeid)) {
1431                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1432                         continue;
1433                 }
1434                 panic("Free physical APIC ID not usable");
1435         }
1436         fix_id_to_io_mapping();
1437
1438         /* detect and fix broken Compaq MP table */
1439         if (apic_int_type(0, 0) == -1) {
1440                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1441                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1442                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1443                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1444                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1445                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1446                 nintrs++;
1447         } else if (apic_int_type(0, 0) == 0) {
1448                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1449                 for (x = 0; x < nintrs; ++x)
1450                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1451                             (0 == io_apic_ints[x].dst_apic_int)) {
1452                                 io_apic_ints[x].int_type = 3;
1453                                 io_apic_ints[x].int_vector = 0xff;
1454                                 break;
1455                         }
1456         }
1457
1458         /*
1459          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1460          * controllers universally come in pairs.  If IRQ 14 is specified
1461          * as an ISA interrupt, then IRQ 15 had better be too.
1462          *
1463          * [ Shuttle XPC / AMD Athlon X2 ]
1464          *      The MPTable is missing an entry for IRQ 15.  Note that the
1465          *      ACPI table has an entry for both 14 and 15.
1466          */
1467         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1468                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1469                 io14 = io_apic_find_int_entry(0, 14);
1470                 io_apic_ints[nintrs] = *io14;
1471                 io_apic_ints[nintrs].src_bus_irq = 15;
1472                 io_apic_ints[nintrs].dst_apic_int = 15;
1473                 nintrs++;
1474         }
1475 }
1476
1477 /* Assign low level interrupt handlers */
1478 static void
1479 setup_apic_irq_mapping(void)
1480 {
1481         int     x;
1482         int     int_vector;
1483
1484         /* Clear array */
1485         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1486                 int_to_apicintpin[x].ioapic = -1;
1487                 int_to_apicintpin[x].int_pin = 0;
1488                 int_to_apicintpin[x].apic_address = NULL;
1489                 int_to_apicintpin[x].redirindex = 0;
1490
1491                 /* Default to masked */
1492                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1493         }
1494
1495         /* First assign ISA/EISA interrupts */
1496         for (x = 0; x < nintrs; x++) {
1497                 int_vector = io_apic_ints[x].src_bus_irq;
1498                 if (int_vector < APIC_INTMAPSIZE &&
1499                     io_apic_ints[x].int_vector == 0xff &&
1500                     int_to_apicintpin[int_vector].ioapic == -1 &&
1501                     (apic_int_is_bus_type(x, ISA) ||
1502                      apic_int_is_bus_type(x, EISA)) &&
1503                     io_apic_ints[x].int_type == 0) {
1504                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1505                                         io_apic_ints[x].dst_apic_int,
1506                                         int_vector);
1507                 }
1508         }
1509
1510         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1511         for (x = 0; x < nintrs; x++) {
1512                 if (io_apic_ints[x].dst_apic_int == 0 &&
1513                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1514                     io_apic_ints[x].int_vector == 0xff &&
1515                     int_to_apicintpin[0].ioapic == -1 &&
1516                     io_apic_ints[x].int_type == 3) {
1517                         assign_apic_irq(0, 0, 0);
1518                         break;
1519                 }
1520         }
1521
1522         /* Assign PCI interrupts */
1523         for (x = 0; x < nintrs; ++x) {
1524                 if (io_apic_ints[x].int_type == 0 &&
1525                     io_apic_ints[x].int_vector == 0xff &&
1526                     apic_int_is_bus_type(x, PCI))
1527                         allocate_apic_irq(x);
1528         }
1529 }
1530
1531 void
1532 mp_set_cpuids(int cpu_id, int apic_id)
1533 {
1534         CPU_TO_ID(cpu_id) = apic_id;
1535         ID_TO_CPU(apic_id) = cpu_id;
1536 }
1537
1538 static int
1539 processor_entry(const struct PROCENTRY *entry, int cpu)
1540 {
1541         KKASSERT(cpu > 0);
1542
1543         /* check for usability */
1544         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1545                 return 0;
1546
1547         /* check for BSP flag */
1548         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1549                 mp_set_cpuids(0, entry->apic_id);
1550                 return 0;       /* its already been counted */
1551         }
1552
1553         /* add another AP to list, if less than max number of CPUs */
1554         else if (cpu < MAXCPU) {
1555                 mp_set_cpuids(cpu, entry->apic_id);
1556                 return 1;
1557         }
1558
1559         return 0;
1560 }
1561
1562 static int
1563 bus_entry(const struct BUSENTRY *entry, int bus)
1564 {
1565         int     x;
1566         char    c, name[8];
1567
1568         /* encode the name into an index */
1569         for (x = 0; x < 6; ++x) {
1570                 if ((c = entry->bus_type[x]) == ' ')
1571                         break;
1572                 name[x] = c;
1573         }
1574         name[x] = '\0';
1575
1576         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1577                 panic("unknown bus type: '%s'", name);
1578
1579         bus_data[bus].bus_id = entry->bus_id;
1580         bus_data[bus].bus_type = x;
1581
1582         return 1;
1583 }
1584
1585 static int
1586 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1587 {
1588         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1589                 return 0;
1590
1591         IO_TO_ID(apic) = entry->apic_id;
1592         ID_TO_IO(entry->apic_id) = apic;
1593
1594         return 1;
1595 }
1596
1597 static int
1598 lookup_bus_type(char *name)
1599 {
1600         int     x;
1601
1602         for (x = 0; x < MAX_BUSTYPE; ++x)
1603                 if (strcmp(bus_type_table[x].name, name) == 0)
1604                         return bus_type_table[x].type;
1605
1606         return UNKNOWN_BUSTYPE;
1607 }
1608
1609 static int
1610 int_entry(const struct INTENTRY *entry, int intr)
1611 {
1612         int apic;
1613
1614         io_apic_ints[intr].int_type = entry->int_type;
1615         io_apic_ints[intr].int_flags = entry->int_flags;
1616         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1617         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1618         if (entry->dst_apic_id == 255) {
1619                 /* This signal goes to all IO APICS.  Select an IO APIC
1620                    with sufficient number of interrupt pins */
1621                 for (apic = 0; apic < mp_napics; apic++)
1622                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1623                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1624                             entry->dst_apic_int)
1625                                 break;
1626                 if (apic < mp_napics)
1627                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1628                 else
1629                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1630         } else
1631                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1632         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1633
1634         return 1;
1635 }
1636
1637 static int
1638 apic_int_is_bus_type(int intr, int bus_type)
1639 {
1640         int     bus;
1641
1642         for (bus = 0; bus < mp_nbusses; ++bus)
1643                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1644                     && ((int) bus_data[bus].bus_type == bus_type))
1645                         return 1;
1646
1647         return 0;
1648 }
1649
1650 /*
1651  * Given a traditional ISA INT mask, return an APIC mask.
1652  */
1653 u_int
1654 isa_apic_mask(u_int isa_mask)
1655 {
1656         int isa_irq;
1657         int apic_pin;
1658
1659 #if defined(SKIP_IRQ15_REDIRECT)
1660         if (isa_mask == (1 << 15)) {
1661                 kprintf("skipping ISA IRQ15 redirect\n");
1662                 return isa_mask;
1663         }
1664 #endif  /* SKIP_IRQ15_REDIRECT */
1665
1666         isa_irq = ffs(isa_mask);                /* find its bit position */
1667         if (isa_irq == 0)                       /* doesn't exist */
1668                 return 0;
1669         --isa_irq;                              /* make it zero based */
1670
1671         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1672         if (apic_pin == -1)
1673                 return 0;
1674
1675         return (1 << apic_pin);                 /* convert pin# to a mask */
1676 }
1677
1678 /*
1679  * Determine which APIC pin an ISA/EISA INT is attached to.
1680  */
1681 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1682 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1683 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1684 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1685
1686 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1687 int
1688 isa_apic_irq(int isa_irq)
1689 {
1690         int     intr;
1691
1692         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1693                 if (INTTYPE(intr) == 0) {               /* standard INT */
1694                         if (SRCBUSIRQ(intr) == isa_irq) {
1695                                 if (apic_int_is_bus_type(intr, ISA) ||
1696                                     apic_int_is_bus_type(intr, EISA)) {
1697                                         if (INTIRQ(intr) == 0xff)
1698                                                 return -1; /* unassigned */
1699                                         return INTIRQ(intr);    /* found */
1700                                 }
1701                         }
1702                 }
1703         }
1704         return -1;                                      /* NOT found */
1705 }
1706
1707
1708 /*
1709  * Determine which APIC pin a PCI INT is attached to.
1710  */
1711 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1712 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1713 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1714 int
1715 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1716 {
1717         int     intr;
1718
1719         --pciInt;                                       /* zero based */
1720
1721         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1722                 if ((INTTYPE(intr) == 0)                /* standard INT */
1723                     && (SRCBUSID(intr) == pciBus)
1724                     && (SRCBUSDEVICE(intr) == pciDevice)
1725                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1726                         if (apic_int_is_bus_type(intr, PCI)) {
1727                                 if (INTIRQ(intr) == 0xff) {
1728                                         kprintf("IOAPIC: pci_apic_irq() "
1729                                                 "failed\n");
1730                                         return -1;      /* unassigned */
1731                                 }
1732                                 return INTIRQ(intr);    /* exact match */
1733                         }
1734                 }
1735         }
1736
1737         return -1;                                      /* NOT found */
1738 }
1739
1740 int
1741 next_apic_irq(int irq)
1742 {
1743         int intr, ointr;
1744         int bus, bustype;
1745
1746         bus = 0;
1747         bustype = 0;
1748         for (intr = 0; intr < nintrs; intr++) {
1749                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1750                         continue;
1751                 bus = SRCBUSID(intr);
1752                 bustype = apic_bus_type(bus);
1753                 if (bustype != ISA &&
1754                     bustype != EISA &&
1755                     bustype != PCI)
1756                         continue;
1757                 break;
1758         }
1759         if (intr >= nintrs) {
1760                 return -1;
1761         }
1762         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1763                 if (INTTYPE(ointr) != 0)
1764                         continue;
1765                 if (bus != SRCBUSID(ointr))
1766                         continue;
1767                 if (bustype == PCI) {
1768                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1769                                 continue;
1770                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1771                                 continue;
1772                 }
1773                 if (bustype == ISA || bustype == EISA) {
1774                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1775                                 continue;
1776                 }
1777                 if (INTPIN(intr) == INTPIN(ointr))
1778                         continue;
1779                 break;
1780         }
1781         if (ointr >= nintrs) {
1782                 return -1;
1783         }
1784         return INTIRQ(ointr);
1785 }
1786 #undef SRCBUSLINE
1787 #undef SRCBUSDEVICE
1788 #undef SRCBUSID
1789 #undef SRCBUSIRQ
1790
1791 #undef INTPIN
1792 #undef INTIRQ
1793 #undef INTAPIC
1794 #undef INTTYPE
1795
1796 /*
1797  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1798  *
1799  * XXX FIXME:
1800  *  Exactly what this means is unclear at this point.  It is a solution
1801  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1802  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1803  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1804  *  option.
1805  */
1806 int
1807 undirect_isa_irq(int rirq)
1808 {
1809 #if defined(READY)
1810         if (bootverbose)
1811             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1812         /** FIXME: tickle the MB redirector chip */
1813         return /* XXX */;
1814 #else
1815         if (bootverbose)
1816             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1817         return 0;
1818 #endif  /* READY */
1819 }
1820
1821
1822 /*
1823  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1824  */
1825 int
1826 undirect_pci_irq(int rirq)
1827 {
1828 #if defined(READY)
1829         if (bootverbose)
1830                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1831
1832         /** FIXME: tickle the MB redirector chip */
1833         return /* XXX */;
1834 #else
1835         if (bootverbose)
1836                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1837                        rirq);
1838         return 0;
1839 #endif  /* READY */
1840 }
1841
1842
1843 /*
1844  * given a bus ID, return:
1845  *  the bus type if found
1846  *  -1 if NOT found
1847  */
1848 int
1849 apic_bus_type(int id)
1850 {
1851         int     x;
1852
1853         for (x = 0; x < mp_nbusses; ++x)
1854                 if (bus_data[x].bus_id == id)
1855                         return bus_data[x].bus_type;
1856
1857         return -1;
1858 }
1859
1860 /*
1861  * given a LOGICAL APIC# and pin#, return:
1862  *  the associated src bus ID if found
1863  *  -1 if NOT found
1864  */
1865 int
1866 apic_src_bus_id(int apic, int pin)
1867 {
1868         int     x;
1869
1870         /* search each of the possible INTerrupt sources */
1871         for (x = 0; x < nintrs; ++x)
1872                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1873                     (pin == io_apic_ints[x].dst_apic_int))
1874                         return (io_apic_ints[x].src_bus_id);
1875
1876         return -1;              /* NOT found */
1877 }
1878
1879 /*
1880  * given a LOGICAL APIC# and pin#, return:
1881  *  the associated src bus IRQ if found
1882  *  -1 if NOT found
1883  */
1884 int
1885 apic_src_bus_irq(int apic, int pin)
1886 {
1887         int     x;
1888
1889         for (x = 0; x < nintrs; x++)
1890                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1891                     (pin == io_apic_ints[x].dst_apic_int))
1892                         return (io_apic_ints[x].src_bus_irq);
1893
1894         return -1;              /* NOT found */
1895 }
1896
1897
1898 /*
1899  * given a LOGICAL APIC# and pin#, return:
1900  *  the associated INTerrupt type if found
1901  *  -1 if NOT found
1902  */
1903 int
1904 apic_int_type(int apic, int pin)
1905 {
1906         int     x;
1907
1908         /* search each of the possible INTerrupt sources */
1909         for (x = 0; x < nintrs; ++x) {
1910                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1911                     (pin == io_apic_ints[x].dst_apic_int))
1912                         return (io_apic_ints[x].int_type);
1913         }
1914         return -1;              /* NOT found */
1915 }
1916
1917 /*
1918  * Return the IRQ associated with an APIC pin
1919  */
1920 int
1921 apic_irq(int apic, int pin)
1922 {
1923         int x;
1924         int res;
1925
1926         for (x = 0; x < nintrs; ++x) {
1927                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1928                     (pin == io_apic_ints[x].dst_apic_int)) {
1929                         res = io_apic_ints[x].int_vector;
1930                         if (res == 0xff)
1931                                 return -1;
1932                         if (apic != int_to_apicintpin[res].ioapic)
1933                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1934                         if (pin != int_to_apicintpin[res].int_pin)
1935                                 panic("apic_irq inconsistent table (2)");
1936                         return res;
1937                 }
1938         }
1939         return -1;
1940 }
1941
1942
1943 /*
1944  * given a LOGICAL APIC# and pin#, return:
1945  *  the associated trigger mode if found
1946  *  -1 if NOT found
1947  */
1948 int
1949 apic_trigger(int apic, int pin)
1950 {
1951         int     x;
1952
1953         /* search each of the possible INTerrupt sources */
1954         for (x = 0; x < nintrs; ++x)
1955                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1956                     (pin == io_apic_ints[x].dst_apic_int))
1957                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1958
1959         return -1;              /* NOT found */
1960 }
1961
1962
1963 /*
1964  * given a LOGICAL APIC# and pin#, return:
1965  *  the associated 'active' level if found
1966  *  -1 if NOT found
1967  */
1968 int
1969 apic_polarity(int apic, int pin)
1970 {
1971         int     x;
1972
1973         /* search each of the possible INTerrupt sources */
1974         for (x = 0; x < nintrs; ++x)
1975                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1976                     (pin == io_apic_ints[x].dst_apic_int))
1977                         return (io_apic_ints[x].int_flags & 0x03);
1978
1979         return -1;              /* NOT found */
1980 }
1981
1982 /*
1983  * set data according to MP defaults
1984  * FIXME: probably not complete yet...
1985  */
1986 static void
1987 mptable_default(int type)
1988 {
1989         int     io_apic_id;
1990         int     pin;
1991
1992 #if 0
1993         kprintf("  MP default config type: %d\n", type);
1994         switch (type) {
1995         case 1:
1996                 kprintf("   bus: ISA, APIC: 82489DX\n");
1997                 break;
1998         case 2:
1999                 kprintf("   bus: EISA, APIC: 82489DX\n");
2000                 break;
2001         case 3:
2002                 kprintf("   bus: EISA, APIC: 82489DX\n");
2003                 break;
2004         case 4:
2005                 kprintf("   bus: MCA, APIC: 82489DX\n");
2006                 break;
2007         case 5:
2008                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2009                 break;
2010         case 6:
2011                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2012                 break;
2013         case 7:
2014                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2015                 break;
2016         default:
2017                 kprintf("   future type\n");
2018                 break;
2019                 /* NOTREACHED */
2020         }
2021 #endif  /* 0 */
2022
2023         /* one and only IO APIC */
2024         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2025
2026         /*
2027          * sanity check, refer to MP spec section 3.6.6, last paragraph
2028          * necessary as some hardware isn't properly setting up the IO APIC
2029          */
2030 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2031         if (io_apic_id != 2) {
2032 #else
2033         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2034 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2035                 io_apic_set_id(0, 2);
2036                 io_apic_id = 2;
2037         }
2038         IO_TO_ID(0) = io_apic_id;
2039         ID_TO_IO(io_apic_id) = 0;
2040
2041         /* fill out bus entries */
2042         switch (type) {
2043         case 1:
2044         case 2:
2045         case 3:
2046         case 4:
2047         case 5:
2048         case 6:
2049         case 7:
2050                 bus_data[0].bus_id = default_data[type - 1][1];
2051                 bus_data[0].bus_type = default_data[type - 1][2];
2052                 bus_data[1].bus_id = default_data[type - 1][3];
2053                 bus_data[1].bus_type = default_data[type - 1][4];
2054                 break;
2055
2056         /* case 4: case 7:                 MCA NOT supported */
2057         default:                /* illegal/reserved */
2058                 panic("BAD default MP config: %d", type);
2059                 /* NOTREACHED */
2060         }
2061
2062         /* general cases from MP v1.4, table 5-2 */
2063         for (pin = 0; pin < 16; ++pin) {
2064                 io_apic_ints[pin].int_type = 0;
2065                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2066                 io_apic_ints[pin].src_bus_id = 0;
2067                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2068                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2069                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2070         }
2071
2072         /* special cases from MP v1.4, table 5-2 */
2073         if (type == 2) {
2074                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2075                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2076 #if !defined(APIC_MIXED_MODE)
2077                 /** FIXME: ??? */
2078                 panic("sorry, can't support type 2 default yet");
2079 #endif  /* APIC_MIXED_MODE */
2080         }
2081         else
2082                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2083
2084         if (type == 7)
2085                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2086         else
2087                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2088 }
2089
2090 /*
2091  * Map a physical memory address representing I/O into KVA.  The I/O
2092  * block is assumed not to cross a page boundary.
2093  */
2094 void *
2095 permanent_io_mapping(vm_paddr_t pa)
2096 {
2097         vm_offset_t vaddr;
2098         int pgeflag;
2099         int i;
2100
2101         KKASSERT(pa < 0x100000000LL);
2102
2103         pgeflag = 0;    /* not used for SMP yet */
2104
2105         /*
2106          * If the requested physical address has already been incidently
2107          * mapped, just use the existing mapping.  Otherwise create a new
2108          * mapping.
2109          */
2110         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2111                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2112                     ((vm_offset_t)pa & PG_FRAME)) {
2113                         break;
2114                 }
2115         }
2116         if (i == SMPpt_alloc_index) {
2117                 if (i == NPTEPG - 2) {
2118                         panic("permanent_io_mapping: We ran out of space"
2119                               " in SMPpt[]!");
2120                 }
2121                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | PG_N | pgeflag |
2122                            ((vm_offset_t)pa & PG_FRAME));
2123                 ++SMPpt_alloc_index;
2124         }
2125         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2126                 ((vm_offset_t)pa & PAGE_MASK);
2127         return ((void *)vaddr);
2128 }
2129
2130 /*
2131  * start each AP in our list
2132  */
2133 static int
2134 start_all_aps(u_int boot_addr)
2135 {
2136         int     x, i, pg;
2137         int     shift;
2138         int     smicount;
2139         int     smibest;
2140         int     smilast;
2141         u_char  mpbiosreason;
2142         u_long  mpbioswarmvec;
2143         struct mdglobaldata *gd;
2144         struct privatespace *ps;
2145         char *stack;
2146         uintptr_t kptbase;
2147
2148         POSTCODE(START_ALL_APS_POST);
2149
2150         /* Initialize BSP's local APIC */
2151         apic_initialize(TRUE);
2152
2153         /* Finalize PIC */
2154         MachIntrABI.finalize();
2155
2156         /* install the AP 1st level boot code */
2157         install_ap_tramp(boot_addr);
2158
2159
2160         /* save the current value of the warm-start vector */
2161         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2162         outb(CMOS_REG, BIOS_RESET);
2163         mpbiosreason = inb(CMOS_DATA);
2164
2165         /* setup a vector to our boot code */
2166         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2167         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2168         outb(CMOS_REG, BIOS_RESET);
2169         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2170
2171         /*
2172          * If we have a TSC we can figure out the SMI interrupt rate.
2173          * The SMI does not necessarily use a constant rate.  Spend
2174          * up to 250ms trying to figure it out.
2175          */
2176         smibest = 0;
2177         if (cpu_feature & CPUID_TSC) {
2178                 set_apic_timer(275000);
2179                 smilast = read_apic_timer();
2180                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2181                         smicount = smitest();
2182                         if (smibest == 0 || smilast - smicount < smibest)
2183                                 smibest = smilast - smicount;
2184                         smilast = smicount;
2185                 }
2186                 if (smibest > 250000)
2187                         smibest = 0;
2188                 if (smibest) {
2189                         smibest = smibest * (int64_t)1000000 /
2190                                   get_apic_timer_frequency();
2191                 }
2192         }
2193         if (smibest)
2194                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2195                         1000000 / smibest, smibest);
2196
2197
2198         /* set up temporary P==V mapping for AP boot */
2199         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2200         kptbase = (uintptr_t)(void *)KPTphys;
2201         for (x = 0; x < NKPT; x++) {
2202                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2203                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2204         }
2205         cpu_invltlb();
2206
2207         /* start each AP */
2208         for (x = 1; x <= mp_naps; ++x) {
2209
2210                 /* This is a bit verbose, it will go away soon.  */
2211
2212                 /* first page of AP's private space */
2213                 pg = x * i386_btop(sizeof(struct privatespace));
2214
2215                 /* allocate new private data page(s) */
2216                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2217                                 MDGLOBALDATA_BASEALLOC_SIZE);
2218                 /* wire it into the private page table page */
2219                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2220                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2221                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2222                 }
2223                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2224
2225                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2226                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2227                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2228                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2229
2230                 /* allocate and set up an idle stack data page */
2231                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2232                 for (i = 0; i < UPAGES; i++) {
2233                         SMPpt[pg + 4 + i] = (pt_entry_t)
2234                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2235                 }
2236
2237                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2238                 bzero(gd, sizeof(*gd));
2239                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2240
2241                 /* prime data page for it to use */
2242                 mi_gdinit(&gd->mi, x);
2243                 cpu_gdinit(gd, x);
2244                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2245                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2246                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2247                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2248                 gd->gd_CADDR1 = ps->CPAGE1;
2249                 gd->gd_CADDR2 = ps->CPAGE2;
2250                 gd->gd_CADDR3 = ps->CPAGE3;
2251                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2252
2253                 /*
2254                  * Per-cpu pmap for get_ptbase().
2255                  */
2256                 gd->gd_GDADDR1= (unsigned *)
2257                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
2258                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
2259
2260                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2261                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2262
2263                 /*
2264                  * Setup the AP boot stack
2265                  */
2266                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2267                 bootAP = x;
2268
2269                 /* attempt to start the Application Processor */
2270                 CHECK_INIT(99); /* setup checkpoints */
2271                 if (!start_ap(gd, boot_addr, smibest)) {
2272                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2273                         CHECK_PRINT("trace");   /* show checkpoints */
2274                         /* better panic as the AP may be running loose */
2275                         kprintf("panic y/n? [y] ");
2276                         if (cngetc() != 'n')
2277                                 panic("bye-bye");
2278                 }
2279                 CHECK_PRINT("trace");           /* show checkpoints */
2280
2281                 /* record its version info */
2282                 cpu_apic_versions[x] = cpu_apic_versions[0];
2283         }
2284
2285         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2286         ncpus = x;
2287
2288         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2289         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2290                 ;
2291         --shift;
2292         ncpus2_shift = shift;
2293         ncpus2 = 1 << shift;
2294         ncpus2_mask = ncpus2 - 1;
2295
2296         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2297         if ((1 << shift) < ncpus)
2298                 ++shift;
2299         ncpus_fit = 1 << shift;
2300         ncpus_fit_mask = ncpus_fit - 1;
2301
2302         /* build our map of 'other' CPUs */
2303         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2304         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2305         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2306
2307         /* fill in our (BSP) APIC version */
2308         cpu_apic_versions[0] = lapic.version;
2309
2310         /* restore the warmstart vector */
2311         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2312         outb(CMOS_REG, BIOS_RESET);
2313         outb(CMOS_DATA, mpbiosreason);
2314
2315         /*
2316          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2317          * up, clean out the P==V mapping we did earlier.
2318          */
2319         for (x = 0; x < NKPT; x++)
2320                 PTD[x] = 0;
2321         pmap_set_opt();
2322
2323         /* number of APs actually started */
2324         return ncpus - 1;
2325 }
2326
2327 /*
2328  * load the 1st level AP boot code into base memory.
2329  */
2330
2331 /* targets for relocation */
2332 extern void bigJump(void);
2333 extern void bootCodeSeg(void);
2334 extern void bootDataSeg(void);
2335 extern void MPentry(void);
2336 extern u_int MP_GDT;
2337 extern u_int mp_gdtbase;
2338
2339 static void
2340 install_ap_tramp(u_int boot_addr)
2341 {
2342         int     x;
2343         int     size = *(int *) ((u_long) & bootMP_size);
2344         u_char *src = (u_char *) ((u_long) bootMP);
2345         u_char *dst = (u_char *) boot_addr + KERNBASE;
2346         u_int   boot_base = (u_int) bootMP;
2347         u_int8_t *dst8;
2348         u_int16_t *dst16;
2349         u_int32_t *dst32;
2350
2351         POSTCODE(INSTALL_AP_TRAMP_POST);
2352
2353         for (x = 0; x < size; ++x)
2354                 *dst++ = *src++;
2355
2356         /*
2357          * modify addresses in code we just moved to basemem. unfortunately we
2358          * need fairly detailed info about mpboot.s for this to work.  changes
2359          * to mpboot.s might require changes here.
2360          */
2361
2362         /* boot code is located in KERNEL space */
2363         dst = (u_char *) boot_addr + KERNBASE;
2364
2365         /* modify the lgdt arg */
2366         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2367         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2368
2369         /* modify the ljmp target for MPentry() */
2370         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2371         *dst32 = ((u_int) MPentry - KERNBASE);
2372
2373         /* modify the target for boot code segment */
2374         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2375         dst8 = (u_int8_t *) (dst16 + 1);
2376         *dst16 = (u_int) boot_addr & 0xffff;
2377         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2378
2379         /* modify the target for boot data segment */
2380         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2381         dst8 = (u_int8_t *) (dst16 + 1);
2382         *dst16 = (u_int) boot_addr & 0xffff;
2383         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2384 }
2385
2386
2387 /*
2388  * This function starts the AP (application processor) identified
2389  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2390  * to accomplish this.  This is necessary because of the nuances
2391  * of the different hardware we might encounter.  It ain't pretty,
2392  * but it seems to work.
2393  *
2394  * NOTE: eventually an AP gets to ap_init(), which is called just
2395  * before the AP goes into the LWKT scheduler's idle loop.
2396  */
2397 static int
2398 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2399 {
2400         int     physical_cpu;
2401         int     vector;
2402         u_long  icr_lo, icr_hi;
2403
2404         POSTCODE(START_AP_POST);
2405
2406         /* get the PHYSICAL APIC ID# */
2407         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2408
2409         /* calculate the vector */
2410         vector = (boot_addr >> 12) & 0xff;
2411
2412         /* We don't want anything interfering */
2413         cpu_disable_intr();
2414
2415         /* Make sure the target cpu sees everything */
2416         wbinvd();
2417
2418         /*
2419          * Try to detect when a SMI has occurred, wait up to 200ms.
2420          *
2421          * If a SMI occurs during an AP reset but before we issue
2422          * the STARTUP command, the AP may brick.  To work around
2423          * this problem we hold off doing the AP startup until
2424          * after we have detected the SMI.  Hopefully another SMI
2425          * will not occur before we finish the AP startup.
2426          *
2427          * Retries don't seem to help.  SMIs have a window of opportunity
2428          * and if USB->legacy keyboard emulation is enabled in the BIOS
2429          * the interrupt rate can be quite high.
2430          *
2431          * NOTE: Don't worry about the L1 cache load, it might bloat
2432          *       ldelta a little but ndelta will be so huge when the SMI
2433          *       occurs the detection logic will still work fine.
2434          */
2435         if (smibest) {
2436                 set_apic_timer(200000);
2437                 smitest();
2438         }
2439
2440         /*
2441          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2442          * and running the target CPU. OR this INIT IPI might be latched (P5
2443          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2444          * ignored.
2445          *
2446          * see apic/apicreg.h for icr bit definitions.
2447          *
2448          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2449          */
2450
2451         /*
2452          * Setup the address for the target AP.  We can setup
2453          * icr_hi once and then just trigger operations with
2454          * icr_lo.
2455          */
2456         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2457         icr_hi |= (physical_cpu << 24);
2458         icr_lo = lapic.icr_lo & 0xfff00000;
2459         lapic.icr_hi = icr_hi;
2460
2461         /*
2462          * Do an INIT IPI: assert RESET
2463          *
2464          * Use edge triggered mode to assert INIT
2465          */
2466         lapic.icr_lo = icr_lo | 0x0000c500;
2467         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2468                  /* spin */ ;
2469
2470         /*
2471          * The spec calls for a 10ms delay but we may have to use a
2472          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2473          * interrupt.  We have other loops here too and dividing by 2
2474          * doesn't seem to be enough even after subtracting 350us,
2475          * so we divide by 4.
2476          *
2477          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2478          * interrupt was detected we use the full 10ms.
2479          */
2480         if (smibest == 0)
2481                 u_sleep(10000);
2482         else if (smibest < 150 * 4 + 350)
2483                 u_sleep(150);
2484         else if ((smibest - 350) / 4 < 10000)
2485                 u_sleep((smibest - 350) / 4);
2486         else
2487                 u_sleep(10000);
2488
2489         /*
2490          * Do an INIT IPI: deassert RESET
2491          *
2492          * Use level triggered mode to deassert.  It is unclear
2493          * why we need to do this.
2494          */
2495         lapic.icr_lo = icr_lo | 0x00008500;
2496         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2497                  /* spin */ ;
2498         u_sleep(150);                           /* wait 150us */
2499
2500         /*
2501          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2502          * latched, (P5 bug) this 1st STARTUP would then terminate
2503          * immediately, and the previously started INIT IPI would continue. OR
2504          * the previous INIT IPI has already run. and this STARTUP IPI will
2505          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2506          * will run.
2507          */
2508         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2509         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2510                  /* spin */ ;
2511         u_sleep(200);           /* wait ~200uS */
2512
2513         /*
2514          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2515          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2516          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2517          * recognized after hardware RESET or INIT IPI.
2518          */
2519         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2520         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2521                  /* spin */ ;
2522
2523         /* Resume normal operation */
2524         cpu_enable_intr();
2525
2526         /* wait for it to start, see ap_init() */
2527         set_apic_timer(5000000);/* == 5 seconds */
2528         while (read_apic_timer()) {
2529                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2530                         return 1;       /* return SUCCESS */
2531         }
2532
2533         return 0;               /* return FAILURE */
2534 }
2535
2536 static
2537 int
2538 smitest(void)
2539 {
2540         int64_t ltsc;
2541         int64_t ntsc;
2542         int64_t ldelta;
2543         int64_t ndelta;
2544         int count;
2545
2546         ldelta = 0;
2547         ndelta = 0;
2548         while (read_apic_timer()) {
2549                 ltsc = rdtsc();
2550                 for (count = 0; count < 100; ++count)
2551                         ntsc = rdtsc(); /* force loop to occur */
2552                 if (ldelta) {
2553                         ndelta = ntsc - ltsc;
2554                         if (ldelta > ndelta)
2555                                 ldelta = ndelta;
2556                         if (ndelta > ldelta * 2)
2557                                 break;
2558                 } else {
2559                         ldelta = ntsc - ltsc;
2560                 }
2561         }
2562         return(read_apic_timer());
2563 }
2564
2565 /*
2566  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2567  *
2568  * If for some reason we were unable to start all cpus we cannot safely
2569  * use broadcast IPIs.
2570  */
2571
2572 static cpumask_t smp_invltlb_req;
2573 #define SMP_INVLTLB_DEBUG
2574
2575 void
2576 smp_invltlb(void)
2577 {
2578 #ifdef SMP
2579         struct mdglobaldata *md = mdcpu;
2580 #ifdef SMP_INVLTLB_DEBUG
2581         long count = 0;
2582         long xcount = 0;
2583 #endif
2584
2585         crit_enter_gd(&md->mi);
2586         md->gd_invltlb_ret = 0;
2587         ++md->mi.gd_cnt.v_smpinvltlb;
2588         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2589 #ifdef SMP_INVLTLB_DEBUG
2590 again:
2591 #endif
2592         if (smp_startup_mask == smp_active_mask) {
2593                 all_but_self_ipi(XINVLTLB_OFFSET);
2594         } else {
2595                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2596                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2597         }
2598
2599 #ifdef SMP_INVLTLB_DEBUG
2600         if (xcount)
2601                 kprintf("smp_invltlb: ipi sent\n");
2602 #endif
2603         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2604                (smp_active_mask & ~md->mi.gd_cpumask)) {
2605                 cpu_mfence();
2606                 cpu_pause();
2607 #ifdef SMP_INVLTLB_DEBUG
2608                 /* DEBUGGING */
2609                 if (++count == 400000000) {
2610                         print_backtrace(-1);
2611                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2612                                 "rflags %016lx retry",
2613                                 (long)md->gd_invltlb_ret,
2614                                 (long)smp_invltlb_req,
2615                                 (long)read_eflags());
2616                         __asm __volatile ("sti");
2617                         ++xcount;
2618                         if (xcount > 2)
2619                                 lwkt_process_ipiq();
2620                         if (xcount > 3) {
2621                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2622                                                       ~md->mi.gd_cpumask &
2623                                                       smp_active_mask);
2624                                 globaldata_t xgd;
2625                                 kprintf("bcpu %d\n", bcpu);
2626                                 xgd = globaldata_find(bcpu);
2627                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2628                         }
2629                         if (xcount > 5)
2630                                 panic("giving up");
2631                         count = 0;
2632                         goto again;
2633                 }
2634 #endif
2635         }
2636         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2637         crit_exit_gd(&md->mi);
2638 #endif
2639 }
2640
2641 #ifdef SMP
2642
2643 /*
2644  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2645  * bother to bump the critical section count or nested interrupt count
2646  * so only do very low level operations here.
2647  */
2648 void
2649 smp_invltlb_intr(void)
2650 {
2651         struct mdglobaldata *md = mdcpu;
2652         struct mdglobaldata *omd;
2653         cpumask_t mask;
2654         int cpu;
2655
2656         mask = smp_invltlb_req;
2657         cpu_mfence();
2658         cpu_invltlb();
2659         while (mask) {
2660                 cpu = BSFCPUMASK(mask);
2661                 mask &= ~CPUMASK(cpu);
2662                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2663                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2664         }
2665 }
2666
2667 #endif
2668
2669 /*
2670  * When called the executing CPU will send an IPI to all other CPUs
2671  *  requesting that they halt execution.
2672  *
2673  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2674  *
2675  *  - Signals all CPUs in map to stop.
2676  *  - Waits for each to stop.
2677  *
2678  * Returns:
2679  *  -1: error
2680  *   0: NA
2681  *   1: ok
2682  *
2683  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2684  *            from executing at same time.
2685  */
2686 int
2687 stop_cpus(cpumask_t map)
2688 {
2689         map &= smp_active_mask;
2690
2691         /* send the Xcpustop IPI to all CPUs in map */
2692         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2693
2694         while ((stopped_cpus & map) != map)
2695                 /* spin */ ;
2696
2697         return 1;
2698 }
2699
2700
2701 /*
2702  * Called by a CPU to restart stopped CPUs.
2703  *
2704  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2705  *
2706  *  - Signals all CPUs in map to restart.
2707  *  - Waits for each to restart.
2708  *
2709  * Returns:
2710  *  -1: error
2711  *   0: NA
2712  *   1: ok
2713  */
2714 int
2715 restart_cpus(cpumask_t map)
2716 {
2717         /* signal other cpus to restart */
2718         started_cpus = map & smp_active_mask;
2719
2720         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2721                 /* spin */ ;
2722
2723         return 1;
2724 }
2725
2726 /*
2727  * This is called once the mpboot code has gotten us properly relocated
2728  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2729  * and when it returns the scheduler will call the real cpu_idle() main
2730  * loop for the idlethread.  Interrupts are disabled on entry and should
2731  * remain disabled at return.
2732  */
2733 void
2734 ap_init(void)
2735 {
2736         u_int   apic_id;
2737
2738         /*
2739          * Adjust smp_startup_mask to signal the BSP that we have started
2740          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2741          * is waiting for our signal.
2742          *
2743          * We can't set our bit in smp_active_mask yet because we are holding
2744          * interrupts physically disabled and remote cpus could deadlock
2745          * trying to send us an IPI.
2746          */
2747         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2748         cpu_mfence();
2749
2750         /*
2751          * Interlock for finalization.  Wait until mp_finish is non-zero,
2752          * then get the MP lock.
2753          *
2754          * Note: We are in a critical section.
2755          *
2756          * Note: we are the idle thread, we can only spin.
2757          *
2758          * Note: The load fence is memory volatile and prevents the compiler
2759          * from improperly caching mp_finish, and the cpu from improperly
2760          * caching it.
2761          */
2762         while (mp_finish == 0)
2763                 cpu_lfence();
2764         while (try_mplock() == 0)
2765                 ;
2766
2767         if (cpu_feature & CPUID_TSC) {
2768                 /*
2769                  * The BSP is constantly updating tsc0_offset, figure out
2770                  * the relative difference to synchronize ktrdump.
2771                  */
2772                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2773         }
2774
2775         /* BSP may have changed PTD while we're waiting for the lock */
2776         cpu_invltlb();
2777
2778 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2779         lidt(&r_idt);
2780 #endif
2781
2782         /* Build our map of 'other' CPUs. */
2783         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2784
2785         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2786
2787         /* A quick check from sanity claus */
2788         apic_id = (apic_id_to_logical[(lapic.id & 0xff000000) >> 24]);
2789         if (mycpu->gd_cpuid != apic_id) {
2790                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2791                 kprintf("SMP: apic_id = %d\n", apic_id);
2792                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2793                 panic("cpuid mismatch! boom!!");
2794         }
2795
2796         /* Initialize AP's local APIC for irq's */
2797         apic_initialize(FALSE);
2798
2799         /* Set memory range attributes for this CPU to match the BSP */
2800         mem_range_AP_init();
2801
2802         /*
2803          * Once we go active we must process any IPIQ messages that may
2804          * have been queued, because no actual IPI will occur until we
2805          * set our bit in the smp_active_mask.  If we don't the IPI
2806          * message interlock could be left set which would also prevent
2807          * further IPIs.
2808          *
2809          * The idle loop doesn't expect the BGL to be held and while
2810          * lwkt_switch() normally cleans things up this is a special case
2811          * because we returning almost directly into the idle loop.
2812          *
2813          * The idle thread is never placed on the runq, make sure
2814          * nothing we've done put it there.
2815          */
2816         KKASSERT(get_mplock_count(curthread) == 1);
2817         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2818
2819         /*
2820          * Enable interrupts here.  idle_restore will also do it, but
2821          * doing it here lets us clean up any strays that got posted to
2822          * the CPU during the AP boot while we are still in a critical
2823          * section.
2824          */
2825         __asm __volatile("sti; pause; pause"::);
2826         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2827
2828         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2829         lwkt_process_ipiq();
2830
2831         /*
2832          * Releasing the mp lock lets the BSP finish up the SMP init
2833          */
2834         rel_mplock();
2835         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2836 }
2837
2838 /*
2839  * Get SMP fully working before we start initializing devices.
2840  */
2841 static
2842 void
2843 ap_finish(void)
2844 {
2845         mp_finish = 1;
2846         if (bootverbose)
2847                 kprintf("Finish MP startup\n");
2848         if (cpu_feature & CPUID_TSC)
2849                 tsc0_offset = rdtsc();
2850         tsc_offsets[0] = 0;
2851         rel_mplock();
2852         while (smp_active_mask != smp_startup_mask) {
2853                 cpu_lfence();
2854                 if (cpu_feature & CPUID_TSC)
2855                         tsc0_offset = rdtsc();
2856         }
2857         while (try_mplock() == 0)
2858                 ;
2859         if (bootverbose)
2860                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2861 }
2862
2863 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2864
2865 void
2866 cpu_send_ipiq(int dcpu)
2867 {
2868         if (CPUMASK(dcpu) & smp_active_mask)
2869                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2870 }
2871
2872 #if 0   /* single_apic_ipi_passive() not working yet */
2873 /*
2874  * Returns 0 on failure, 1 on success
2875  */
2876 int
2877 cpu_send_ipiq_passive(int dcpu)
2878 {
2879         int r = 0;
2880         if (CPUMASK(dcpu) & smp_active_mask) {
2881                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2882                                         APIC_DELMODE_FIXED);
2883         }
2884         return(r);
2885 }
2886 #endif
2887
2888 static int
2889 mptable_bus_info_callback(void *xarg, const void *pos, int type)
2890 {
2891         struct mptable_bus_info *bus_info = xarg;
2892         const struct BUSENTRY *ent;
2893         struct mptable_bus *bus;
2894
2895         if (type != 1)
2896                 return 0;
2897         ent = pos;
2898
2899         bus = NULL;
2900         if (strncmp(ent->bus_type, "PCI", 3) == 0) {
2901                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2902                 bus->mb_type = MPTABLE_BUS_PCI;
2903         } else if (strncmp(ent->bus_type, "ISA", 3) == 0) {
2904                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2905                 bus->mb_type = MPTABLE_BUS_ISA;
2906         }
2907
2908         if (bus != NULL) {
2909                 const struct mptable_bus *bus1;
2910
2911                 TAILQ_FOREACH(bus1, &bus_info->mbi_list, mb_link) {
2912                         if (bus1->mb_id == ent->bus_id) {
2913                                 kprintf("mptable_bus_info_alloc: "
2914                                         "duplicated bus id (%d)\n", bus1->mb_id);
2915                                 break;
2916                         }
2917                 }
2918
2919                 if (bus1 == NULL) {
2920                         bus->mb_id = ent->bus_id;
2921                         TAILQ_INSERT_TAIL(&bus_info->mbi_list, bus, mb_link);
2922                 } else {
2923                         kfree(bus, M_TEMP);
2924                         return EINVAL;
2925                 }
2926         }
2927         return 0;
2928 }
2929
2930 static void
2931 mptable_bus_info_alloc(const mpcth_t cth, struct mptable_bus_info *bus_info)
2932 {
2933         int error;
2934
2935         bzero(bus_info, sizeof(*bus_info));
2936         TAILQ_INIT(&bus_info->mbi_list);
2937
2938         error = mptable_iterate_entries(cth, mptable_bus_info_callback, bus_info);
2939         if (error)
2940                 mptable_bus_info_free(bus_info);
2941 }
2942
2943 static void
2944 mptable_bus_info_free(struct mptable_bus_info *bus_info)
2945 {
2946         struct mptable_bus *bus;
2947
2948         while ((bus = TAILQ_FIRST(&bus_info->mbi_list)) != NULL) {
2949                 TAILQ_REMOVE(&bus_info->mbi_list, bus, mb_link);
2950                 kfree(bus, M_TEMP);
2951         }
2952 }
2953
2954 struct mptable_lapic_cbarg1 {
2955         int     cpu_count;
2956         int     ht_fixup;
2957         u_int   ht_apicid_mask;
2958 };
2959
2960 static int
2961 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2962 {
2963         const struct PROCENTRY *ent;
2964         struct mptable_lapic_cbarg1 *arg = xarg;
2965
2966         if (type != 0)
2967                 return 0;
2968         ent = pos;
2969
2970         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2971                 return 0;
2972
2973         arg->cpu_count++;
2974         if (ent->apic_id < 32) {
2975                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2976         } else if (arg->ht_fixup) {
2977                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2978                 arg->ht_fixup = 0;
2979         }
2980         return 0;
2981 }
2982
2983 struct mptable_lapic_cbarg2 {
2984         int     cpu;
2985         int     logical_cpus;
2986         int     found_bsp;
2987 };
2988
2989 static int
2990 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2991 {
2992         const struct PROCENTRY *ent;
2993         struct mptable_lapic_cbarg2 *arg = xarg;
2994
2995         if (type != 0)
2996                 return 0;
2997         ent = pos;
2998
2999         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3000                 KKASSERT(!arg->found_bsp);
3001                 arg->found_bsp = 1;
3002         }
3003
3004         if (processor_entry(ent, arg->cpu))
3005                 arg->cpu++;
3006
3007         if (arg->logical_cpus) {
3008                 struct PROCENTRY proc;
3009                 int i;
3010
3011                 /*
3012                  * Create fake mptable processor entries
3013                  * and feed them to processor_entry() to
3014                  * enumerate the logical CPUs.
3015                  */
3016                 bzero(&proc, sizeof(proc));
3017                 proc.type = 0;
3018                 proc.cpu_flags = PROCENTRY_FLAG_EN;
3019                 proc.apic_id = ent->apic_id;
3020
3021                 for (i = 1; i < arg->logical_cpus; i++) {
3022                         proc.apic_id++;
3023                         processor_entry(&proc, arg->cpu);
3024                         arg->cpu++;
3025                 }
3026         }
3027         return 0;
3028 }
3029
3030 static void
3031 mptable_imcr(struct mptable_pos *mpt)
3032 {
3033         /* record whether PIC or virtual-wire mode */
3034         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
3035                                mpt->mp_fps->mpfb2 & 0x80);
3036 }
3037
3038 static void
3039 mptable_lapic_default(void)
3040 {
3041         int ap_apicid, bsp_apicid;
3042
3043         mp_naps = 1; /* exclude BSP */
3044
3045         /* Map local apic before the id field is accessed */
3046         lapic_map(DEFAULT_APIC_BASE);
3047
3048         bsp_apicid = APIC_ID(lapic.id);
3049         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3050
3051         /* BSP */
3052         mp_set_cpuids(0, bsp_apicid);
3053         /* one and only AP */
3054         mp_set_cpuids(1, ap_apicid);
3055 }
3056
3057 /*
3058  * Configure:
3059  *     mp_naps
3060  *     ID_TO_CPU(N), APIC ID to logical CPU table
3061  *     CPU_TO_ID(N), logical CPU to APIC ID table
3062  */
3063 static void
3064 mptable_lapic_enumerate(struct lapic_enumerator *e)
3065 {
3066         struct mptable_pos mpt;
3067         struct mptable_lapic_cbarg1 arg1;
3068         struct mptable_lapic_cbarg2 arg2;
3069         mpcth_t cth;
3070         int error, logical_cpus = 0;
3071         vm_offset_t lapic_addr;
3072
3073         if (mptable_use_default) {
3074                 mptable_lapic_default();
3075                 return;
3076         }
3077
3078         error = mptable_map(&mpt);
3079         if (error)
3080                 panic("mptable_lapic_enumerate mptable_map failed\n");
3081         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3082
3083         cth = mpt.mp_cth;
3084
3085         /* Save local apic address */
3086         lapic_addr = (vm_offset_t)cth->apic_address;
3087         KKASSERT(lapic_addr != 0);
3088
3089         /*
3090          * Find out how many CPUs do we have
3091          */
3092         bzero(&arg1, sizeof(arg1));
3093         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3094
3095         error = mptable_iterate_entries(cth,
3096                     mptable_lapic_pass1_callback, &arg1);
3097         if (error)
3098                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3099         KKASSERT(arg1.cpu_count != 0);
3100
3101         /* See if we need to fixup HT logical CPUs. */
3102         if (arg1.ht_fixup) {
3103                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3104                                                          arg1.cpu_count);
3105                 if (logical_cpus != 0)
3106                         arg1.cpu_count *= logical_cpus;
3107         }
3108         mp_naps = arg1.cpu_count;
3109
3110         /* Qualify the numbers again, after possible HT fixup */
3111         if (mp_naps > MAXCPU) {
3112                 kprintf("Warning: only using %d of %d available CPUs!\n",
3113                         MAXCPU, mp_naps);
3114                 mp_naps = MAXCPU;
3115         }
3116
3117         --mp_naps;      /* subtract the BSP */
3118
3119         /*
3120          * Link logical CPU id to local apic id
3121          */
3122         bzero(&arg2, sizeof(arg2));
3123         arg2.cpu = 1;
3124         arg2.logical_cpus = logical_cpus;
3125
3126         error = mptable_iterate_entries(cth,
3127                     mptable_lapic_pass2_callback, &arg2);
3128         if (error)
3129                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3130         KKASSERT(arg2.found_bsp);
3131
3132         /* Map local apic */
3133         lapic_map(lapic_addr);
3134
3135         mptable_unmap(&mpt);
3136 }
3137
3138 struct mptable_lapic_probe_cbarg {
3139         int     cpu_count;
3140         int     found_bsp;
3141 };
3142
3143 static int
3144 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3145 {
3146         const struct PROCENTRY *ent;
3147         struct mptable_lapic_probe_cbarg *arg = xarg;
3148
3149         if (type != 0)
3150                 return 0;
3151         ent = pos;
3152
3153         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3154                 return 0;
3155         arg->cpu_count++;
3156
3157         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3158                 if (arg->found_bsp) {
3159                         kprintf("more than one BSP in base MP table\n");
3160                         return EINVAL;
3161                 }
3162                 arg->found_bsp = 1;
3163         }
3164         return 0;
3165 }
3166
3167 static int
3168 mptable_lapic_probe(struct lapic_enumerator *e)
3169 {
3170         struct mptable_pos mpt;
3171         struct mptable_lapic_probe_cbarg arg;
3172         mpcth_t cth;
3173         int error;
3174
3175         if (mptable_fps_phyaddr == 0)
3176                 return ENXIO;
3177
3178         if (mptable_use_default)
3179                 return 0;
3180
3181         error = mptable_map(&mpt);
3182         if (error)
3183                 return error;
3184         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3185
3186         error = EINVAL;
3187         cth = mpt.mp_cth;
3188
3189         if (cth->apic_address == 0)
3190                 goto done;
3191
3192         bzero(&arg, sizeof(arg));
3193         error = mptable_iterate_entries(cth,
3194                     mptable_lapic_probe_callback, &arg);
3195         if (!error) {
3196                 if (arg.cpu_count == 0) {
3197                         kprintf("MP table contains no processor entries\n");
3198                         error = EINVAL;
3199                 } else if (!arg.found_bsp) {
3200                         kprintf("MP table does not contains BSP entry\n");
3201                         error = EINVAL;
3202                 }
3203         }
3204 done:
3205         mptable_unmap(&mpt);
3206         return error;
3207 }
3208
3209 static struct lapic_enumerator  mptable_lapic_enumerator = {
3210         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3211         .lapic_probe = mptable_lapic_probe,
3212         .lapic_enumerate = mptable_lapic_enumerate
3213 };
3214
3215 static void
3216 mptable_lapic_enum_register(void)
3217 {
3218         lapic_enumerator_register(&mptable_lapic_enumerator);
3219 }
3220 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3221         mptable_lapic_enum_register, 0);
3222
3223 static int
3224 mptable_pci_int_callback(void *xarg, const void *pos, int type)
3225 {
3226         const struct mptable_bus_info *bus_info = xarg;
3227         const struct mptable_bus *bus;
3228         struct mptable_pci_int *pci_int;
3229         const struct INTENTRY *ent;
3230         int pci_pin, pci_dev;
3231
3232         if (type != 3)
3233                 return 0;
3234         ent = pos;
3235
3236         if (ent->int_type != 0)
3237                 return 0;
3238
3239         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
3240                 if (bus->mb_type == MPTABLE_BUS_PCI &&
3241                     bus->mb_id == ent->src_bus_id)
3242                         break;
3243         }
3244         if (bus == NULL)
3245                 return 0;
3246
3247         pci_pin = ent->src_bus_irq & 0x3;
3248         pci_dev = (ent->src_bus_irq >> 2) & 0x1f;
3249
3250         TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link) {
3251                 if (pci_int->mpci_bus == ent->src_bus_id &&
3252                     pci_int->mpci_dev == pci_dev &&
3253                     pci_int->mpci_pin == pci_pin) {
3254                         if (pci_int->mpci_ioapic == ent->dst_apic_id &&
3255                             pci_int->mpci_ioapic_pin == ent->dst_apic_int) {
3256                                 kprintf("MPTABLE: warning duplicated "
3257                                         "PCI int entry for "
3258                                         "bus %d, dev %d, pin %d\n",
3259                                         pci_int->mpci_bus,
3260                                         pci_int->mpci_dev,
3261                                         pci_int->mpci_pin);
3262                                 return 0;
3263                         } else {
3264                                 kprintf("mptable_pci_int_register: "
3265                                         "conflict PCI int entry for "
3266                                         "bus %d, dev %d, pin %d, "
3267                                         "IOAPIC %d.%d -> %d.%d\n",
3268                                         pci_int->mpci_bus,
3269                                         pci_int->mpci_dev,
3270                                         pci_int->mpci_pin,
3271                                         pci_int->mpci_ioapic,
3272                                         pci_int->mpci_ioapic_pin,
3273                                         ent->dst_apic_id,
3274                                         ent->dst_apic_int);
3275                                 return EINVAL;
3276                         }
3277                 }
3278         }
3279
3280         pci_int = kmalloc(sizeof(*pci_int), M_DEVBUF, M_WAITOK | M_ZERO);
3281
3282         pci_int->mpci_bus = ent->src_bus_id;
3283         pci_int->mpci_dev = pci_dev;
3284         pci_int->mpci_pin = pci_pin;
3285         pci_int->mpci_ioapic = ent->dst_apic_id;
3286         pci_int->mpci_ioapic_pin = ent->dst_apic_int;
3287
3288         TAILQ_INSERT_TAIL(&mptable_pci_int_list, pci_int, mpci_link);
3289
3290         return 0;
3291 }
3292
3293 static void
3294 mptable_pci_int_register(void)
3295 {
3296         struct mptable_bus_info bus_info;
3297         const struct mptable_bus *bus;
3298         struct mptable_pci_int *pci_int;
3299         struct mptable_pos mpt;
3300         int error, force_pci0, npcibus;
3301         mpcth_t cth;
3302
3303         if (mptable_fps_phyaddr == 0)
3304                 return;
3305
3306         if (mptable_use_default)
3307                 return;
3308
3309         error = mptable_map(&mpt);
3310         if (error)
3311                 panic("mptable_pci_int_register: mptable_map failed\n");
3312         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3313
3314         cth = mpt.mp_cth;
3315
3316         mptable_bus_info_alloc(cth, &bus_info);
3317         if (TAILQ_EMPTY(&bus_info.mbi_list))
3318                 goto done;
3319
3320         npcibus = 0;
3321         TAILQ_FOREACH(bus, &bus_info.mbi_list, mb_link) {
3322                 if (bus->mb_type == MPTABLE_BUS_PCI)
3323                         ++npcibus;
3324         }
3325         if (npcibus == 0) {
3326                 mptable_bus_info_free(&bus_info);
3327                 goto done;
3328         } else if (npcibus == 1) {
3329                 force_pci0 = 1;
3330         }
3331
3332         error = mptable_iterate_entries(cth,
3333                     mptable_pci_int_callback, &bus_info);
3334
3335         mptable_bus_info_free(&bus_info);
3336
3337         if (error) {
3338                 while ((pci_int = TAILQ_FIRST(&mptable_pci_int_list)) != NULL) {
3339                         TAILQ_REMOVE(&mptable_pci_int_list, pci_int, mpci_link);
3340                         kfree(pci_int, M_DEVBUF);
3341                 }
3342                 goto done;
3343         }
3344
3345         if (force_pci0) {
3346                 TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link)
3347                         pci_int->mpci_bus = 0;
3348         }
3349 done:
3350         mptable_unmap(&mpt);
3351 }
3352 SYSINIT(mptable_pci, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3353         mptable_pci_int_register, 0);
3354
3355 struct mptable_ioapic_probe_cbarg {
3356         const struct mptable_bus_info *bus_info;
3357         int     ioapic_cnt;
3358 };
3359
3360 static int
3361 mptable_ioapic_probe_callback(void *xarg, const void *pos, int type)
3362 {
3363         struct mptable_ioapic_probe_cbarg *arg = xarg;
3364
3365         if (type == 3) {
3366                 const struct INTENTRY *ent = pos;
3367                 const struct mptable_bus *bus;
3368
3369                 if (ent->int_type != 0)
3370                         return 0;
3371
3372                 TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3373                         if (bus->mb_type == MPTABLE_BUS_ISA &&
3374                             bus->mb_id == ent->src_bus_id)
3375                                 break;
3376                 }
3377                 if (bus == NULL)
3378                         return 0;
3379
3380                 /* XXX magic number */
3381                 if (ent->src_bus_irq >= 16) {
3382                         kprintf("mptable_ioapic_probe: invalid ISA irq "
3383                                 "(%d)\n", ent->src_bus_irq);
3384                         return EINVAL;
3385                 }
3386         } else if (type == 2) {
3387                 const struct IOAPICENTRY *ent = pos;
3388
3389                 if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3390                         return 0;
3391
3392                 if (ent->apic_address == 0) {
3393                         kprintf("mptable_ioapic_probe: zero IOAPIC address\n");
3394                         return EINVAL;
3395                 }
3396                 arg->ioapic_cnt++;
3397         }
3398         return 0;
3399 }
3400
3401 static int
3402 mptable_ioapic_probe(struct ioapic_enumerator *e)
3403 {
3404         struct mptable_ioapic_probe_cbarg arg;
3405         struct mptable_bus_info bus_info;
3406         struct mptable_pos mpt;
3407         mpcth_t cth;
3408         int error;
3409
3410         if (mptable_fps_phyaddr == 0)
3411                 return ENXIO;
3412
3413         if (mptable_use_default)
3414                 return 0;
3415
3416         error = mptable_map(&mpt);
3417         if (error)
3418                 panic("mptable_ioapic_probe: mptable_map failed\n");
3419         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3420
3421         cth = mpt.mp_cth;
3422
3423         mptable_bus_info_alloc(cth, &bus_info);
3424
3425         bzero(&arg, sizeof(arg));
3426         arg.bus_info = &bus_info;
3427
3428         error = mptable_iterate_entries(cth,
3429                     mptable_ioapic_probe_callback, &arg);
3430         if (!error) {
3431                 if (arg.ioapic_cnt == 0) {
3432                         kprintf("mptable_ioapic_probe: no IOAPIC\n");
3433                         error = ENXIO;
3434                 }
3435         }
3436
3437         mptable_bus_info_free(&bus_info);
3438         mptable_unmap(&mpt);
3439
3440         return error;
3441 }
3442
3443 static int
3444 mptable_ioapic_enum_callback(void *xarg, const void *pos, int type)
3445 {
3446         const struct IOAPICENTRY *ent;
3447
3448         if (type != 2)
3449                 return 0;
3450
3451         ent = pos;
3452
3453         if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3454                 return 0;
3455
3456         if (bootverbose) {
3457                 kprintf("MPTABLE: IOAPIC addr 0x%08x, apic id %d\n",
3458                         (unsigned int)ent->apic_address, ent->apic_id);
3459         }
3460         return 0;
3461 }
3462
3463 struct mptable_ioapic_int_cbarg {
3464         const struct mptable_bus_info *bus_info;
3465         int     ioapic_nint;
3466 };
3467
3468 static int
3469 mptable_ioapic_int_callback(void *xarg, const void *pos, int type)
3470 {
3471         struct mptable_ioapic_int_cbarg *arg = xarg;
3472         const struct mptable_bus *bus;
3473         const struct INTENTRY *ent;
3474
3475         if (type != 3)
3476                 return 0;
3477
3478         arg->ioapic_nint++;
3479
3480         ent = pos;
3481         if (ent->int_type != 0)
3482                 return 0;
3483
3484         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3485                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3486                     bus->mb_id == ent->src_bus_id)
3487                         break;
3488         }
3489         if (bus == NULL)
3490                 return 0;
3491
3492         /* XXX rough estimation */
3493         if (ent->src_bus_irq != ent->dst_apic_int) {
3494                 if (bootverbose) {
3495                         kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3496                                 ent->src_bus_irq, ent->dst_apic_int);
3497                 }
3498         }
3499         return 0;
3500 }
3501
3502 static void
3503 mptable_ioapic_enumerate(struct ioapic_enumerator *e)
3504 {
3505         struct mptable_bus_info bus_info;
3506         struct mptable_pos mpt;
3507         mpcth_t cth;
3508         int error;
3509
3510         KKASSERT(mptable_fps_phyaddr != 0);
3511
3512         if (mptable_use_default) {
3513                 if (bootverbose) {
3514                         kprintf("MPTABLE: IOAPIC address 0xfec00000 "
3515                                 "(default)\n");
3516                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (default)\n");
3517                 }
3518                 /* TODO default ioapic and intsrc */
3519                 return;
3520         }
3521
3522         error = mptable_map(&mpt);
3523         if (error)
3524                 panic("mptable_ioapic_probe: mptable_map failed\n");
3525         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3526
3527         cth = mpt.mp_cth;
3528
3529         error = mptable_iterate_entries(cth,
3530                     mptable_ioapic_enum_callback, NULL);
3531         if (error)
3532                 panic("mptable_ioapic_enum failed\n");
3533
3534         mptable_bus_info_alloc(cth, &bus_info);
3535
3536         if (TAILQ_EMPTY(&bus_info.mbi_list)) {
3537                 if (bootverbose)
3538                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (no bus)\n");
3539                 /* TODO default intsrc */
3540         } else {
3541                 struct mptable_ioapic_int_cbarg arg;
3542
3543                 bzero(&arg, sizeof(arg));
3544                 arg.bus_info = &bus_info;
3545
3546                 error = mptable_iterate_entries(cth,
3547                             mptable_ioapic_int_callback, &arg);
3548                 if (error)
3549                         panic("mptable_ioapic_int failed\n");
3550
3551                 if (arg.ioapic_nint == 0) {
3552                         if (bootverbose) {
3553                                 kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 "
3554                                         "(no int)\n");
3555                         }
3556                         /* TODO default intsrc */
3557                 }
3558         }
3559
3560         mptable_bus_info_free(&bus_info);
3561
3562         mptable_unmap(&mpt);
3563 }
3564
3565 static struct ioapic_enumerator mptable_ioapic_enumerator = {
3566         .ioapic_prio = IOAPIC_ENUM_PRIO_MPTABLE,
3567         .ioapic_probe = mptable_ioapic_probe,
3568         .ioapic_enumerate = mptable_ioapic_enumerate
3569 };
3570
3571 static void
3572 mptable_ioapic_enum_register(void)
3573 {
3574         ioapic_enumerator_register(&mptable_ioapic_enumerator);
3575 }
3576 SYSINIT(mptable_ioapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3577         mptable_ioapic_enum_register, 0);