sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  */
  27
  28 #include "opt_cpu.h"
  29
  30 #include <sys/param.h>
  31 #include <sys/systm.h>
  32 #include <sys/kernel.h>
  33 #include <sys/sysctl.h>
  34 #include <sys/malloc.h>
  35 #include <sys/memrange.h>
  36 #include <sys/cons.h>   /* cngetc() */
  37 #include <sys/machintr.h>
  38
  39 #include <sys/mplock2.h>
  40
  41 #include <vm/vm.h>
  42 #include <vm/vm_param.h>
  43 #include <vm/pmap.h>
  44 #include <vm/vm_kern.h>
  45 #include <vm/vm_extern.h>
  46 #include <sys/lock.h>
  47 #include <vm/vm_map.h>
  48 #include <sys/user.h>
  49 #ifdef GPROF
  50 #include <sys/gmon.h>
  51 #endif
  52
  53 #include <machine/smp.h>
  54 #include <machine_base/apic/apicreg.h>
  55 #include <machine/atomic.h>
  56 #include <machine/cpufunc.h>
  57 #include <machine/cputypes.h>
  58 #include <machine_base/apic/lapic.h>
  59 #include <machine_base/apic/ioapic.h>
  60 #include <machine/psl.h>
  61 #include <machine/segments.h>
  62 #include <machine/tss.h>
  63 #include <machine/specialreg.h>
  64 #include <machine/globaldata.h>
  65 #include <machine/pmap_inval.h>
  66
  67 #include <machine/md_var.h>             /* setidt() */
  68 #include <machine_base/icu/icu.h>       /* IPIs */
  69 #include <machine_base/icu/icu_var.h>
  70 #include <machine_base/apic/ioapic_abi.h>
  71 #include <machine/intr_machdep.h>       /* IPIs */
  72
  73 #define WARMBOOT_TARGET         0
  74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  76
  77 #define CMOS_REG                (0x70)
  78 #define CMOS_DATA               (0x71)
  79 #define BIOS_RESET              (0x0f)
  80 #define BIOS_WARM               (0x0a)
  81
  82 /*
  83  * this code MUST be enabled here and in mpboot.s.
  84  * it follows the very early stages of AP boot by placing values in CMOS ram.
  85  * it NORMALLY will never be needed and thus the primitive method for enabling.
  86  *
  87  */
  88 #if defined(CHECK_POINTS)
  89 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
  90 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
  91
  92 #define CHECK_INIT(D);                          \
  93         CHECK_WRITE(0x34, (D));                 \
  94         CHECK_WRITE(0x35, (D));                 \
  95         CHECK_WRITE(0x36, (D));                 \
  96         CHECK_WRITE(0x37, (D));                 \
  97         CHECK_WRITE(0x38, (D));                 \
  98         CHECK_WRITE(0x39, (D));
  99
 100 #define CHECK_PRINT(S);                         \
 101         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 102            (S),                                 \
 103            CHECK_READ(0x34),                    \
 104            CHECK_READ(0x35),                    \
 105            CHECK_READ(0x36),                    \
 106            CHECK_READ(0x37),                    \
 107            CHECK_READ(0x38),                    \
 108            CHECK_READ(0x39));
 109
 110 #else                           /* CHECK_POINTS */
 111
 112 #define CHECK_INIT(D)
 113 #define CHECK_PRINT(S)
 114
 115 #endif                          /* CHECK_POINTS */
 116
 117 /*
 118  * Values to send to the POST hardware.
 119  */
 120 #define MP_BOOTADDRESS_POST     0x10
 121 #define MP_PROBE_POST           0x11
 122 #define MPTABLE_PASS1_POST      0x12
 123
 124 #define MP_START_POST           0x13
 125 #define MP_ENABLE_POST          0x14
 126 #define MPTABLE_PASS2_POST      0x15
 127
 128 #define START_ALL_APS_POST      0x16
 129 #define INSTALL_AP_TRAMP_POST   0x17
 130 #define START_AP_POST           0x18
 131
 132 #define MP_ANNOUNCE_POST        0x19
 133
 134 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 135 int     current_postcode;
 136
 137 /** XXX FIXME: what system files declare these??? */
 138 extern struct region_descriptor r_gdt;
 139
 140 extern int nkpt;
 141 extern int naps;
 142
 143 int64_t tsc0_offset;
 144 extern int64_t tsc_offsets[];
 145
 146 /* AP uses this during bootstrap.  Do not staticize.  */
 147 char *bootSTK;
 148 static int bootAP;
 149
 150 struct pcb stoppcbs[MAXCPU];
 151
 152 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 153
 154 /*
 155  * Local data and functions.
 156  */
 157
 158 static u_int    boot_address;
 159 static int      mp_finish;
 160 static int      mp_finish_lapic;
 161
 162 static int      start_all_aps(u_int boot_addr);
 163 #if 0
 164 static void     install_ap_tramp(u_int boot_addr);
 165 #endif
 166 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 167 static int      smitest(void);
 168 static void     mp_bsp_simple_setup(void);
 169
 170 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 171 static cpumask_t smp_lapic_mask = 1;    /* which cpus have lapic been inited */
 172 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 173 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 174 static u_int    bootMP_size;
 175
 176 /* Local data for detecting CPU TOPOLOGY */
 177 static int core_bits = 0;
 178 static int logical_CPU_bits = 0;
 179
 180
 181 /*
 182  * Calculate usable address in base memory for AP trampoline code.
 183  */
 184 u_int
 185 mp_bootaddress(u_int basemem)
 186 {
 187         POSTCODE(MP_BOOTADDRESS_POST);
 188
 189         bootMP_size = mptramp_end - mptramp_start;
 190         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 191         if (((basemem * 1024) - boot_address) < bootMP_size)
 192                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 193         /* 3 levels of page table pages */
 194         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 195
 196         return mptramp_pagetables;
 197 }
 198
 199 /*
 200  * Print various information about the SMP system hardware and setup.
 201  */
 202 void
 203 mp_announce(void)
 204 {
 205         int     x;
 206
 207         POSTCODE(MP_ANNOUNCE_POST);
 208
 209         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 210         kprintf(" cpu0 (BSP): apic id: %2d\n", CPUID_TO_APICID(0));
 211         for (x = 1; x <= naps; ++x)
 212                 kprintf(" cpu%d (AP):  apic id: %2d\n", x, CPUID_TO_APICID(x));
 213
 214         if (!ioapic_enable)
 215                 kprintf(" Warning: APIC I/O disabled\n");
 216 }
 217
 218 /*
 219  * AP cpu's call this to sync up protected mode.
 220  *
 221  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 222  */
 223 void
 224 init_secondary(void)
 225 {
 226         int     gsel_tss;
 227         int     x, myid = bootAP;
 228         u_int64_t msr, cr0;
 229         struct mdglobaldata *md;
 230         struct privatespace *ps;
 231
 232         ps = &CPU_prvspace[myid];
 233
 234         gdt_segs[GPROC0_SEL].ssd_base =
 235                 (long) &ps->mdglobaldata.gd_common_tss;
 236         ps->mdglobaldata.mi.gd_prvspace = ps;
 237
 238         /* We fill the 32-bit segment descriptors */
 239         for (x = 0; x < NGDT; x++) {
 240                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 241                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 242         }
 243         /* And now a 64-bit one */
 244         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 245             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 246
 247         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 248         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 249         lgdt(&r_gdt);                   /* does magic intra-segment return */
 250
 251         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 252         wrmsr(MSR_FSBASE, 0);           /* User value */
 253         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 254         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 255
 256         lidt(&r_idt_arr[mdcpu->mi.gd_cpuid]);
 257
 258 #if 0
 259         lldt(_default_ldt);
 260         mdcpu->gd_currentldt = _default_ldt;
 261 #endif
 262
 263         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 264         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 265
 266         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 267
 268         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 269 #if 0 /* JG XXX */
 270         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 271 #endif
 272         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 273         md->gd_common_tssd = *md->gd_tss_gdt;
 274
 275         /* double fault stack */
 276         md->gd_common_tss.tss_ist1 =
 277                 (long)&md->mi.gd_prvspace->idlestack[
 278                         sizeof(md->mi.gd_prvspace->idlestack)];
 279
 280         ltr(gsel_tss);
 281
 282         /*
 283          * Set to a known state:
 284          * Set by mpboot.s: CR0_PG, CR0_PE
 285          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 286          */
 287         cr0 = rcr0();
 288         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 289         load_cr0(cr0);
 290
 291         /* Set up the fast syscall stuff */
 292         msr = rdmsr(MSR_EFER) | EFER_SCE;
 293         wrmsr(MSR_EFER, msr);
 294         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 295         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 296         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 297               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 298         wrmsr(MSR_STAR, msr);
 299         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D|PSL_IOPL);
 300
 301         pmap_set_opt();         /* PSE/4MB pages, etc */
 302         pmap_init_pat();        /* Page Attribute Table */
 303
 304         /* set up CPU registers and state */
 305         cpu_setregs();
 306
 307         /* set up SSE/NX registers */
 308         initializecpu(myid);
 309
 310         /* set up FPU state on the AP */
 311         npxinit(__INITIAL_FPUCW__);
 312
 313         /* disable the APIC, just to be SURE */
 314         lapic->svr &= ~APIC_SVR_ENABLE;
 315 }
 316
 317 /*******************************************************************
 318  * local functions and data
 319  */
 320
 321 /*
 322  * Start the SMP system
 323  */
 324 static void
 325 mp_start_aps(void *dummy __unused)
 326 {
 327         if (lapic_enable) {
 328                 /* start each Application Processor */
 329                 start_all_aps(boot_address);
 330         } else {
 331                 mp_bsp_simple_setup();
 332         }
 333 }
 334 SYSINIT(startaps, SI_BOOT2_START_APS, SI_ORDER_FIRST, mp_start_aps, NULL)
 335
 336 /*
 337  * start each AP in our list
 338  */
 339 static int
 340 start_all_aps(u_int boot_addr)
 341 {
 342         vm_offset_t va = boot_address + KERNBASE;
 343         u_int64_t *pt4, *pt3, *pt2;
 344         int     x, i;
 345         int     shift;
 346         int     smicount;
 347         int     smibest;
 348         int     smilast;
 349         u_char  mpbiosreason;
 350         u_long  mpbioswarmvec;
 351         struct mdglobaldata *gd;
 352         struct privatespace *ps;
 353
 354         POSTCODE(START_ALL_APS_POST);
 355
 356         /* install the AP 1st level boot code */
 357         pmap_kenter(va, boot_address);
 358         cpu_invlpg((void *)va);         /* JG XXX */
 359         bcopy(mptramp_start, (void *)va, bootMP_size);
 360
 361         /* Locate the page tables, they'll be below the trampoline */
 362         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
 363         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
 364         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
 365
 366         /* Create the initial 1GB replicated page tables */
 367         for (i = 0; i < 512; i++) {
 368                 /* Each slot of the level 4 pages points to the same level 3 page */
 369                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
 370                 pt4[i] |= kernel_pmap.pmap_bits[PG_V_IDX] |
 371                     kernel_pmap.pmap_bits[PG_RW_IDX] |
 372                     kernel_pmap.pmap_bits[PG_U_IDX];
 373
 374                 /* Each slot of the level 3 pages points to the same level 2 page */
 375                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
 376                 pt3[i] |= kernel_pmap.pmap_bits[PG_V_IDX] |
 377                     kernel_pmap.pmap_bits[PG_RW_IDX] |
 378                     kernel_pmap.pmap_bits[PG_U_IDX];
 379
 380                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
 381                 pt2[i] = i * (2 * 1024 * 1024);
 382                 pt2[i] |= kernel_pmap.pmap_bits[PG_V_IDX] |
 383                     kernel_pmap.pmap_bits[PG_RW_IDX] |
 384                     kernel_pmap.pmap_bits[PG_PS_IDX] |
 385                     kernel_pmap.pmap_bits[PG_U_IDX];
 386         }
 387
 388         /* save the current value of the warm-start vector */
 389         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
 390         outb(CMOS_REG, BIOS_RESET);
 391         mpbiosreason = inb(CMOS_DATA);
 392
 393         /* setup a vector to our boot code */
 394         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 395         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
 396         outb(CMOS_REG, BIOS_RESET);
 397         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 398
 399         /*
 400          * If we have a TSC we can figure out the SMI interrupt rate.
 401          * The SMI does not necessarily use a constant rate.  Spend
 402          * up to 250ms trying to figure it out.
 403          */
 404         smibest = 0;
 405         if (cpu_feature & CPUID_TSC) {
 406                 set_apic_timer(275000);
 407                 smilast = read_apic_timer();
 408                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
 409                         smicount = smitest();
 410                         if (smibest == 0 || smilast - smicount < smibest)
 411                                 smibest = smilast - smicount;
 412                         smilast = smicount;
 413                 }
 414                 if (smibest > 250000)
 415                         smibest = 0;
 416                 if (smibest) {
 417                         smibest = smibest * (int64_t)1000000 /
 418                                   get_apic_timer_frequency();
 419                 }
 420         }
 421         if (smibest)
 422                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
 423                         1000000 / smibest, smibest);
 424
 425         /* start each AP */
 426         for (x = 1; x <= naps; ++x) {
 427
 428                 /* This is a bit verbose, it will go away soon.  */
 429
 430                 /* allocate new private data page(s) */
 431                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
 432                                 MDGLOBALDATA_BASEALLOC_SIZE);
 433
 434                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
 435                 bzero(gd, sizeof(*gd));
 436                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
 437
 438                 /* prime data page for it to use */
 439                 mi_gdinit(&gd->mi, x);
 440                 cpu_gdinit(gd, x);
 441                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (naps + 1));
 442                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (naps + 1));
 443
 444                 /* setup a vector to our boot code */
 445                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
 446                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
 447                 outb(CMOS_REG, BIOS_RESET);
 448                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
 449
 450                 /*
 451                  * Setup the AP boot stack
 452                  */
 453                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
 454                 bootAP = x;
 455
 456                 /* attempt to start the Application Processor */
 457                 CHECK_INIT(99); /* setup checkpoints */
 458                 if (!start_ap(gd, boot_addr, smibest)) {
 459                         kprintf("\nAP #%d (PHY# %d) failed!\n",
 460                                 x, CPUID_TO_APICID(x));
 461                         CHECK_PRINT("trace");   /* show checkpoints */
 462                         /* better panic as the AP may be running loose */
 463                         kprintf("panic y/n? [y] ");
 464                         if (cngetc() != 'n')
 465                                 panic("bye-bye");
 466                 }
 467                 CHECK_PRINT("trace");           /* show checkpoints */
 468         }
 469
 470         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
 471         ncpus = x;
 472
 473         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
 474         for (shift = 0; (1 << shift) <= ncpus; ++shift)
 475                 ;
 476         --shift;
 477         ncpus2_shift = shift;
 478         ncpus2 = 1 << shift;
 479         ncpus2_mask = ncpus2 - 1;
 480
 481         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
 482         if ((1 << shift) < ncpus)
 483                 ++shift;
 484         ncpus_fit = 1 << shift;
 485         ncpus_fit_mask = ncpus_fit - 1;
 486
 487         /* build our map of 'other' CPUs */
 488         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 489         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
 490         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
 491
 492         /* restore the warmstart vector */
 493         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
 494         outb(CMOS_REG, BIOS_RESET);
 495         outb(CMOS_DATA, mpbiosreason);
 496
 497         /*
 498          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
 499          * up, clean out the P==V mapping we did earlier.
 500          */
 501         pmap_set_opt();
 502
 503         /*
 504          * Wait all APs to finish initializing LAPIC
 505          */
 506         mp_finish_lapic = 1;
 507         if (bootverbose)
 508                 kprintf("SMP: Waiting APs LAPIC initialization\n");
 509         if (cpu_feature & CPUID_TSC)
 510                 tsc0_offset = rdtsc();
 511         tsc_offsets[0] = 0;
 512         rel_mplock();
 513         while (smp_lapic_mask != smp_startup_mask) {
 514                 cpu_lfence();
 515                 if (cpu_feature & CPUID_TSC)
 516                         tsc0_offset = rdtsc();
 517         }
 518         while (try_mplock() == 0)
 519                 ;
 520
 521         /* number of APs actually started */
 522         return ncpus - 1;
 523 }
 524
 525
 526 /*
 527  * load the 1st level AP boot code into base memory.
 528  */
 529
 530 /* targets for relocation */
 531 extern void bigJump(void);
 532 extern void bootCodeSeg(void);
 533 extern void bootDataSeg(void);
 534 extern void MPentry(void);
 535 extern u_int MP_GDT;
 536 extern u_int mp_gdtbase;
 537
 538 #if 0
 539
 540 static void
 541 install_ap_tramp(u_int boot_addr)
 542 {
 543         int     x;
 544         int     size = *(int *) ((u_long) & bootMP_size);
 545         u_char *src = (u_char *) ((u_long) bootMP);
 546         u_char *dst = (u_char *) boot_addr + KERNBASE;
 547         u_int   boot_base = (u_int) bootMP;
 548         u_int8_t *dst8;
 549         u_int16_t *dst16;
 550         u_int32_t *dst32;
 551
 552         POSTCODE(INSTALL_AP_TRAMP_POST);
 553
 554         for (x = 0; x < size; ++x)
 555                 *dst++ = *src++;
 556
 557         /*
 558          * modify addresses in code we just moved to basemem. unfortunately we
 559          * need fairly detailed info about mpboot.s for this to work.  changes
 560          * to mpboot.s might require changes here.
 561          */
 562
 563         /* boot code is located in KERNEL space */
 564         dst = (u_char *) boot_addr + KERNBASE;
 565
 566         /* modify the lgdt arg */
 567         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
 568         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
 569
 570         /* modify the ljmp target for MPentry() */
 571         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
 572         *dst32 = ((u_int) MPentry - KERNBASE);
 573
 574         /* modify the target for boot code segment */
 575         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
 576         dst8 = (u_int8_t *) (dst16 + 1);
 577         *dst16 = (u_int) boot_addr & 0xffff;
 578         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 579
 580         /* modify the target for boot data segment */
 581         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
 582         dst8 = (u_int8_t *) (dst16 + 1);
 583         *dst16 = (u_int) boot_addr & 0xffff;
 584         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
 585 }
 586
 587 #endif
 588
 589 /*
 590  * This function starts the AP (application processor) identified
 591  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
 592  * to accomplish this.  This is necessary because of the nuances
 593  * of the different hardware we might encounter.  It ain't pretty,
 594  * but it seems to work.
 595  *
 596  * NOTE: eventually an AP gets to ap_init(), which is called just
 597  * before the AP goes into the LWKT scheduler's idle loop.
 598  */
 599 static int
 600 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
 601 {
 602         int     physical_cpu;
 603         int     vector;
 604         u_long  icr_lo, icr_hi;
 605
 606         POSTCODE(START_AP_POST);
 607
 608         /* get the PHYSICAL APIC ID# */
 609         physical_cpu = CPUID_TO_APICID(gd->mi.gd_cpuid);
 610
 611         /* calculate the vector */
 612         vector = (boot_addr >> 12) & 0xff;
 613
 614         /* We don't want anything interfering */
 615         cpu_disable_intr();
 616
 617         /* Make sure the target cpu sees everything */
 618         wbinvd();
 619
 620         /*
 621          * Try to detect when a SMI has occurred, wait up to 200ms.
 622          *
 623          * If a SMI occurs during an AP reset but before we issue
 624          * the STARTUP command, the AP may brick.  To work around
 625          * this problem we hold off doing the AP startup until
 626          * after we have detected the SMI.  Hopefully another SMI
 627          * will not occur before we finish the AP startup.
 628          *
 629          * Retries don't seem to help.  SMIs have a window of opportunity
 630          * and if USB->legacy keyboard emulation is enabled in the BIOS
 631          * the interrupt rate can be quite high.
 632          *
 633          * NOTE: Don't worry about the L1 cache load, it might bloat
 634          *       ldelta a little but ndelta will be so huge when the SMI
 635          *       occurs the detection logic will still work fine.
 636          */
 637         if (smibest) {
 638                 set_apic_timer(200000);
 639                 smitest();
 640         }
 641
 642         /*
 643          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
 644          * and running the target CPU. OR this INIT IPI might be latched (P5
 645          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
 646          * ignored.
 647          *
 648          * see apic/apicreg.h for icr bit definitions.
 649          *
 650          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
 651          */
 652
 653         /*
 654          * Setup the address for the target AP.  We can setup
 655          * icr_hi once and then just trigger operations with
 656          * icr_lo.
 657          */
 658         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
 659         icr_hi |= (physical_cpu << 24);
 660         icr_lo = lapic->icr_lo & 0xfff00000;
 661         lapic->icr_hi = icr_hi;
 662
 663         /*
 664          * Do an INIT IPI: assert RESET
 665          *
 666          * Use edge triggered mode to assert INIT
 667          */
 668         lapic->icr_lo = icr_lo | 0x00004500;
 669         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 670                  /* spin */ ;
 671
 672         /*
 673          * The spec calls for a 10ms delay but we may have to use a
 674          * MUCH lower delay to avoid bricking an AP due to a fast SMI
 675          * interrupt.  We have other loops here too and dividing by 2
 676          * doesn't seem to be enough even after subtracting 350us,
 677          * so we divide by 4.
 678          *
 679          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
 680          * interrupt was detected we use the full 10ms.
 681          */
 682         if (smibest == 0)
 683                 u_sleep(10000);
 684         else if (smibest < 150 * 4 + 350)
 685                 u_sleep(150);
 686         else if ((smibest - 350) / 4 < 10000)
 687                 u_sleep((smibest - 350) / 4);
 688         else
 689                 u_sleep(10000);
 690
 691         /*
 692          * Do an INIT IPI: deassert RESET
 693          *
 694          * Use level triggered mode to deassert.  It is unclear
 695          * why we need to do this.
 696          */
 697         lapic->icr_lo = icr_lo | 0x00008500;
 698         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 699                  /* spin */ ;
 700         u_sleep(150);                           /* wait 150us */
 701
 702         /*
 703          * Next we do a STARTUP IPI: the previous INIT IPI might still be
 704          * latched, (P5 bug) this 1st STARTUP would then terminate
 705          * immediately, and the previously started INIT IPI would continue. OR
 706          * the previous INIT IPI has already run. and this STARTUP IPI will
 707          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
 708          * will run.
 709          */
 710         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 711         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 712                  /* spin */ ;
 713         u_sleep(200);           /* wait ~200uS */
 714
 715         /*
 716          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
 717          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
 718          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
 719          * recognized after hardware RESET or INIT IPI.
 720          */
 721         lapic->icr_lo = icr_lo | 0x00000600 | vector;
 722         while (lapic->icr_lo & APIC_DELSTAT_MASK)
 723                  /* spin */ ;
 724
 725         /* Resume normal operation */
 726         cpu_enable_intr();
 727
 728         /* wait for it to start, see ap_init() */
 729         set_apic_timer(5000000);/* == 5 seconds */
 730         while (read_apic_timer()) {
 731                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
 732                         return 1;       /* return SUCCESS */
 733         }
 734
 735         return 0;               /* return FAILURE */
 736 }
 737
 738 static
 739 int
 740 smitest(void)
 741 {
 742         int64_t ltsc;
 743         int64_t ntsc;
 744         int64_t ldelta;
 745         int64_t ndelta;
 746         int count;
 747
 748         ldelta = 0;
 749         ndelta = 0;
 750         while (read_apic_timer()) {
 751                 ltsc = rdtsc();
 752                 for (count = 0; count < 100; ++count)
 753                         ntsc = rdtsc(); /* force loop to occur */
 754                 if (ldelta) {
 755                         ndelta = ntsc - ltsc;
 756                         if (ldelta > ndelta)
 757                                 ldelta = ndelta;
 758                         if (ndelta > ldelta * 2)
 759                                 break;
 760                 } else {
 761                         ldelta = ntsc - ltsc;
 762                 }
 763         }
 764         return(read_apic_timer());
 765 }
 766
 767 /*
 768  * Synchronously flush the TLB on all other CPU's.  The current cpu's
 769  * TLB is not flushed.  If the caller wishes to flush the current cpu's
 770  * TLB the caller must call cpu_invltlb() in addition to smp_invltlb().
 771  *
 772  * NOTE: If for some reason we were unable to start all cpus we cannot
 773  *       safely use broadcast IPIs.
 774  */
 775
 776 static cpumask_t smp_invltlb_req;
 777
 778 #define SMP_INVLTLB_DEBUG
 779
 780 void
 781 smp_invltlb(void)
 782 {
 783         struct mdglobaldata *md = mdcpu;
 784 #ifdef SMP_INVLTLB_DEBUG
 785         long count = 0;
 786         long xcount = 0;
 787 #endif
 788
 789         crit_enter_gd(&md->mi);
 790         md->gd_invltlb_ret = 0;
 791         ++md->mi.gd_cnt.v_smpinvltlb;
 792         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 793 #ifdef SMP_INVLTLB_DEBUG
 794 again:
 795 #endif
 796         if (smp_startup_mask == smp_active_mask) {
 797                 all_but_self_ipi(XINVLTLB_OFFSET);
 798         } else {
 799                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
 800                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
 801         }
 802
 803 #ifdef SMP_INVLTLB_DEBUG
 804         if (xcount)
 805                 kprintf("smp_invltlb: ipi sent\n");
 806 #endif
 807         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
 808                (smp_active_mask & ~md->mi.gd_cpumask)) {
 809                 cpu_mfence();
 810                 cpu_pause();
 811 #ifdef SMP_INVLTLB_DEBUG
 812                 /* DEBUGGING */
 813                 if (++count == 400000000) {
 814                         print_backtrace(-1);
 815                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
 816                                 "rflags %016jx retry",
 817                               (long)md->gd_invltlb_ret,
 818                               (long)smp_invltlb_req,
 819                               (intmax_t)read_rflags());
 820                         __asm __volatile ("sti");
 821                         ++xcount;
 822                         if (xcount > 2)
 823                                 lwkt_process_ipiq();
 824                         if (xcount > 3) {
 825                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
 826                                                       ~md->mi.gd_cpumask &
 827                                                       smp_active_mask);
 828                                 globaldata_t xgd;
 829
 830                                 kprintf("bcpu %d\n", bcpu);
 831                                 xgd = globaldata_find(bcpu);
 832                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
 833                         }
 834                         if (xcount > 5)
 835                                 Debugger("giving up");
 836                         count = 0;
 837                         goto again;
 838                 }
 839 #endif
 840         }
 841         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
 842         crit_exit_gd(&md->mi);
 843 }
 844
 845 /*
 846  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
 847  * bother to bump the critical section count or nested interrupt count
 848  * so only do very low level operations here.
 849  */
 850 void
 851 smp_invltlb_intr(void)
 852 {
 853         struct mdglobaldata *md = mdcpu;
 854         struct mdglobaldata *omd;
 855         cpumask_t mask;
 856         int cpu;
 857
 858         cpu_mfence();
 859         mask = smp_invltlb_req;
 860         cpu_invltlb();
 861         while (mask) {
 862                 cpu = BSFCPUMASK(mask);
 863                 mask &= ~CPUMASK(cpu);
 864                 omd = (struct mdglobaldata *)globaldata_find(cpu);
 865                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
 866         }
 867 }
 868
 869 void
 870 cpu_wbinvd_on_all_cpus_callback(void *arg)
 871 {
 872     wbinvd();
 873 }
 874
 875 void
 876 smp_invlpg_range_cpusync(void *arg)
 877 {
 878         vm_offset_t eva, sva, addr;
 879         sva = ((struct smp_invlpg_range_cpusync_arg *)arg)->sva;
 880         eva = ((struct smp_invlpg_range_cpusync_arg *)arg)->eva;
 881
 882         for (addr = sva; addr < eva; addr += PAGE_SIZE) {
 883                 cpu_invlpg((void *)addr);
 884         }
 885 }
 886
 887 /*
 888  * When called the executing CPU will send an IPI to all other CPUs
 889  *  requesting that they halt execution.
 890  *
 891  * Usually (but not necessarily) called with 'other_cpus' as its arg.
 892  *
 893  *  - Signals all CPUs in map to stop.
 894  *  - Waits for each to stop.
 895  *
 896  * Returns:
 897  *  -1: error
 898  *   0: NA
 899  *   1: ok
 900  *
 901  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
 902  *            from executing at same time.
 903  */
 904 int
 905 stop_cpus(cpumask_t map)
 906 {
 907         map &= smp_active_mask;
 908
 909         /* send the Xcpustop IPI to all CPUs in map */
 910         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
 911
 912         while ((stopped_cpus & map) != map)
 913                 /* spin */ ;
 914
 915         return 1;
 916 }
 917
 918
 919 /*
 920  * Called by a CPU to restart stopped CPUs.
 921  *
 922  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
 923  *
 924  *  - Signals all CPUs in map to restart.
 925  *  - Waits for each to restart.
 926  *
 927  * Returns:
 928  *  -1: error
 929  *   0: NA
 930  *   1: ok
 931  */
 932 int
 933 restart_cpus(cpumask_t map)
 934 {
 935         /* signal other cpus to restart */
 936         started_cpus = map & smp_active_mask;
 937
 938         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
 939                 /* spin */ ;
 940
 941         return 1;
 942 }
 943
 944 /*
 945  * This is called once the mpboot code has gotten us properly relocated
 946  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
 947  * and when it returns the scheduler will call the real cpu_idle() main
 948  * loop for the idlethread.  Interrupts are disabled on entry and should
 949  * remain disabled at return.
 950  */
 951 void
 952 ap_init(void)
 953 {
 954         int     cpu_id;
 955
 956         /*
 957          * Adjust smp_startup_mask to signal the BSP that we have started
 958          * up successfully.  Note that we do not yet hold the BGL.  The BSP
 959          * is waiting for our signal.
 960          *
 961          * We can't set our bit in smp_active_mask yet because we are holding
 962          * interrupts physically disabled and remote cpus could deadlock
 963          * trying to send us an IPI.
 964          */
 965         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
 966         cpu_mfence();
 967
 968         /*
 969          * Interlock for LAPIC initialization.  Wait until mp_finish_lapic is
 970          * non-zero, then get the MP lock.
 971          *
 972          * Note: We are in a critical section.
 973          *
 974          * Note: we are the idle thread, we can only spin.
 975          *
 976          * Note: The load fence is memory volatile and prevents the compiler
 977          * from improperly caching mp_finish_lapic, and the cpu from improperly
 978          * caching it.
 979          */
 980         while (mp_finish_lapic == 0)
 981                 cpu_lfence();
 982         while (try_mplock() == 0)
 983                 ;
 984
 985         if (cpu_feature & CPUID_TSC) {
 986                 /*
 987                  * The BSP is constantly updating tsc0_offset, figure out
 988                  * the relative difference to synchronize ktrdump.
 989                  */
 990                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
 991         }
 992
 993         /* BSP may have changed PTD while we're waiting for the lock */
 994         cpu_invltlb();
 995
 996         /* Build our map of 'other' CPUs. */
 997         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
 998
 999         /* A quick check from sanity claus */
1000         cpu_id = APICID_TO_CPUID((lapic->id & 0xff000000) >> 24);
1001         if (mycpu->gd_cpuid != cpu_id) {
1002                 kprintf("SMP: assigned cpuid = %d\n", mycpu->gd_cpuid);
1003                 kprintf("SMP: actual cpuid = %d lapicid %d\n",
1004                         cpu_id, (lapic->id & 0xff000000) >> 24);
1005 #if JGXXX
1006                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
1007 #endif
1008                 panic("cpuid mismatch! boom!!");
1009         }
1010
1011         /* Initialize AP's local APIC for irq's */
1012         lapic_init(FALSE);
1013
1014         /* LAPIC initialization is done */
1015         smp_lapic_mask |= CPUMASK(mycpu->gd_cpuid);
1016         cpu_mfence();
1017
1018         /* Let BSP move onto the next initialization stage */
1019         rel_mplock();
1020
1021         /*
1022          * Interlock for finalization.  Wait until mp_finish is non-zero,
1023          * then get the MP lock.
1024          *
1025          * Note: We are in a critical section.
1026          *
1027          * Note: we are the idle thread, we can only spin.
1028          *
1029          * Note: The load fence is memory volatile and prevents the compiler
1030          * from improperly caching mp_finish, and the cpu from improperly
1031          * caching it.
1032          */
1033         while (mp_finish == 0)
1034                 cpu_lfence();
1035         while (try_mplock() == 0)
1036                 ;
1037
1038         /* BSP may have changed PTD while we're waiting for the lock */
1039         cpu_invltlb();
1040
1041         /* Set memory range attributes for this CPU to match the BSP */
1042         mem_range_AP_init();
1043
1044         /*
1045          * Once we go active we must process any IPIQ messages that may
1046          * have been queued, because no actual IPI will occur until we
1047          * set our bit in the smp_active_mask.  If we don't the IPI
1048          * message interlock could be left set which would also prevent
1049          * further IPIs.
1050          *
1051          * The idle loop doesn't expect the BGL to be held and while
1052          * lwkt_switch() normally cleans things up this is a special case
1053          * because we returning almost directly into the idle loop.
1054          *
1055          * The idle thread is never placed on the runq, make sure
1056          * nothing we've done put it there.
1057          */
1058         KKASSERT(get_mplock_count(curthread) == 1);
1059         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
1060
1061         /*
1062          * Enable interrupts here.  idle_restore will also do it, but
1063          * doing it here lets us clean up any strays that got posted to
1064          * the CPU during the AP boot while we are still in a critical
1065          * section.
1066          */
1067         __asm __volatile("sti; pause; pause"::);
1068         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
1069
1070         initclocks_pcpu();      /* clock interrupts (via IPIs) */
1071         lwkt_process_ipiq();
1072
1073         /*
1074          * Releasing the mp lock lets the BSP finish up the SMP init
1075          */
1076         rel_mplock();
1077         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
1078 }
1079
1080 /*
1081  * Get SMP fully working before we start initializing devices.
1082  */
1083 static
1084 void
1085 ap_finish(void)
1086 {
1087         mp_finish = 1;
1088         if (bootverbose)
1089                 kprintf("Finish MP startup\n");
1090         rel_mplock();
1091         while (smp_active_mask != smp_startup_mask)
1092                 cpu_lfence();
1093         while (try_mplock() == 0)
1094                 ;
1095         if (bootverbose) {
1096                 kprintf("Active CPU Mask: %016jx\n",
1097                         (uintmax_t)smp_active_mask);
1098         }
1099 }
1100
1101 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
1102
1103 void
1104 cpu_send_ipiq(int dcpu)
1105 {
1106         if (CPUMASK(dcpu) & smp_active_mask)
1107                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
1108 }
1109
1110 #if 0   /* single_apic_ipi_passive() not working yet */
1111 /*
1112  * Returns 0 on failure, 1 on success
1113  */
1114 int
1115 cpu_send_ipiq_passive(int dcpu)
1116 {
1117         int r = 0;
1118         if (CPUMASK(dcpu) & smp_active_mask) {
1119                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
1120                                         APIC_DELMODE_FIXED);
1121         }
1122         return(r);
1123 }
1124 #endif
1125
1126 static void
1127 mp_bsp_simple_setup(void)
1128 {
1129         /* build our map of 'other' CPUs */
1130         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
1131         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
1132         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
1133
1134         pmap_set_opt();
1135
1136         if (cpu_feature & CPUID_TSC)
1137                 tsc0_offset = rdtsc();
1138 }
1139
1140
1141 /*
1142  * CPU TOPOLOGY DETECTION FUNCTIONS
1143  */
1144
1145 /* Detect intel topology using CPUID
1146  * Ref: http://www.intel.com/Assets/PDF/appnote/241618.pdf, pg 41
1147  */
1148 static void
1149 detect_intel_topology(int count_htt_cores)
1150 {
1151         int shift = 0;
1152         int ecx_index = 0;
1153         int core_plus_logical_bits = 0;
1154         int cores_per_package;
1155         int logical_per_package;
1156         int logical_per_core;
1157         unsigned int p[4];
1158
1159         if (cpu_high >= 0xb) {
1160                 goto FUNC_B;
1161
1162         } else if (cpu_high >= 0x4) {
1163                 goto FUNC_4;
1164
1165         } else {
1166                 core_bits = 0;
1167                 for (shift = 0; (1 << shift) < count_htt_cores; ++shift)
1168                         ;
1169                 logical_CPU_bits = 1 << shift;
1170                 return;
1171         }
1172
1173 FUNC_B:
1174         cpuid_count(0xb, FUNC_B_THREAD_LEVEL, p);
1175
1176         /* if 0xb not supported - fallback to 0x4 */
1177         if (p[1] == 0 || (FUNC_B_TYPE(p[2]) != FUNC_B_THREAD_TYPE)) {
1178                 goto FUNC_4;
1179         }
1180
1181         logical_CPU_bits = FUNC_B_BITS_SHIFT_NEXT_LEVEL(p[0]);
1182
1183         ecx_index = FUNC_B_THREAD_LEVEL + 1;
1184         do {
1185                 cpuid_count(0xb, ecx_index, p);
1186
1187                 /* Check for the Core type in the implemented sub leaves. */
1188                 if (FUNC_B_TYPE(p[2]) == FUNC_B_CORE_TYPE) {
1189                         core_plus_logical_bits = FUNC_B_BITS_SHIFT_NEXT_LEVEL(p[0]);
1190                         break;
1191                 }
1192
1193                 ecx_index++;
1194
1195         } while (FUNC_B_TYPE(p[2]) != FUNC_B_INVALID_TYPE);
1196
1197         core_bits = core_plus_logical_bits - logical_CPU_bits;
1198
1199         return;
1200
1201 FUNC_4:
1202         cpuid_count(0x4, 0, p);
1203         cores_per_package = FUNC_4_MAX_CORE_NO(p[0]) + 1;
1204
1205         logical_per_package = count_htt_cores;
1206         logical_per_core = logical_per_package / cores_per_package;
1207
1208         for (shift = 0; (1 << shift) < logical_per_core; ++shift)
1209                 ;
1210         logical_CPU_bits = shift;
1211
1212         for (shift = 0; (1 << shift) < cores_per_package; ++shift)
1213                 ;
1214         core_bits = shift;
1215
1216         return;
1217 }
1218
1219 /* Detect AMD topology using CPUID
1220  * Ref: http://support.amd.com/us/Embedded_TechDocs/25481.pdf, last page
1221  */
1222 static void
1223 detect_amd_topology(int count_htt_cores)
1224 {
1225         int shift = 0;
1226         if ((cpu_feature & CPUID_HTT)
1227                         && (amd_feature2 & AMDID2_CMP)) {
1228
1229                 if (cpu_procinfo2 & AMDID_COREID_SIZE) {
1230                         core_bits = (cpu_procinfo2 & AMDID_COREID_SIZE)
1231                             >> AMDID_COREID_SIZE_SHIFT;
1232                 } else {
1233                         core_bits = (cpu_procinfo2 & AMDID_CMP_CORES) + 1;
1234                         for (shift = 0; (1 << shift) < core_bits; ++shift)
1235                                 ;
1236                         core_bits = shift;
1237                 }
1238
1239                 logical_CPU_bits = count_htt_cores >> core_bits;
1240                 for (shift = 0; (1 << shift) < logical_CPU_bits; ++shift)
1241                         ;
1242                 logical_CPU_bits = shift;
1243         } else {
1244                 for (shift = 0; (1 << shift) < count_htt_cores; ++shift)
1245                         ;
1246                 core_bits = shift;
1247                 logical_CPU_bits = 0;
1248         }
1249 }
1250
1251 /* Calculate
1252  * - logical_CPU_bits
1253  * - core_bits
1254  * With the values above (for AMD or INTEL) we are able to generally
1255  * detect the CPU topology (number of cores for each level):
1256  * Ref: http://wiki.osdev.org/Detecting_CPU_Topology_(80x86)
1257  * Ref: http://www.multicoreinfo.com/research/papers/whitepapers/Intel-detect-topology.pdf
1258  */
1259 void
1260 detect_cpu_topology(void)
1261 {
1262         static int topology_detected = 0;
1263         int count = 0;
1264
1265         if (topology_detected) {
1266                 goto OUT;
1267         }
1268
1269         if ((cpu_feature & CPUID_HTT) == 0) {
1270                 core_bits = 0;
1271                 logical_CPU_bits = 0;
1272                 goto OUT;
1273         } else {
1274                 count = (cpu_procinfo & CPUID_HTT_CORES)
1275                     >> CPUID_HTT_CORE_SHIFT;
1276         }
1277
1278         if (cpu_vendor_id == CPU_VENDOR_INTEL) {
1279                 detect_intel_topology(count);
1280         } else if (cpu_vendor_id == CPU_VENDOR_AMD) {
1281                 detect_amd_topology(count);
1282         }
1283
1284 OUT:
1285         if (bootverbose)
1286                 kprintf("Bits within APICID: logical_CPU_bits: %d; core_bits: %d\n",
1287                     logical_CPU_bits, core_bits);
1288
1289         topology_detected = 1;
1290 }
1291
1292 /* Interface functions to calculate chip_ID,
1293  * core_number and logical_number
1294  * Ref: http://wiki.osdev.org/Detecting_CPU_Topology_(80x86)
1295  */
1296 int
1297 get_chip_ID(int cpuid)
1298 {
1299         return get_apicid_from_cpuid(cpuid) >>
1300             (logical_CPU_bits + core_bits);
1301 }
1302
1303 int
1304 get_core_number_within_chip(int cpuid)
1305 {
1306         return (get_apicid_from_cpuid(cpuid) >> logical_CPU_bits) &
1307             ( (1 << core_bits) -1);
1308 }
1309
1310 int
1311 get_logical_CPU_number_within_core(int cpuid)
1312 {
1313         return get_apicid_from_cpuid(cpuid) &
1314             ( (1 << logical_CPU_bits) -1);
1315 }