get mxge to build, stage 3/many
[dragonfly.git] / sys / dev / netif / ig_hal / e1000_osdep.c
1 /******************************************************************************
2
3   Copyright (c) 2001-2008, Intel Corporation 
4   All rights reserved.
5   
6   Redistribution and use in source and binary forms, with or without 
7   modification, are permitted provided that the following conditions are met:
8   
9    1. Redistributions of source code must retain the above copyright notice, 
10       this list of conditions and the following disclaimer.
11   
12    2. Redistributions in binary form must reproduce the above copyright 
13       notice, this list of conditions and the following disclaimer in the 
14       documentation and/or other materials provided with the distribution.
15   
16    3. Neither the name of the Intel Corporation nor the names of its 
17       contributors may be used to endorse or promote products derived from 
18       this software without specific prior written permission.
19   
20   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21   AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE 
22   IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE 
23   ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE 
24   LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR 
25   CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF 
26   SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS 
27   INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN 
28   CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) 
29   ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
30   POSSIBILITY OF SUCH DAMAGE.
31
32 ******************************************************************************/
33
34 #include "e1000_api.h"
35
36 /*
37  * NOTE: the following routines using the e1000 
38  *      naming style are provided to the shared
39  *      code but are OS specific
40  */
41
42 void
43 e1000_write_pci_cfg(struct e1000_hw *hw, uint32_t reg, uint16_t *value)
44 {
45         pci_write_config(((struct e1000_osdep *)hw->back)->dev, reg, *value, 2);
46 }
47
48 void
49 e1000_read_pci_cfg(struct e1000_hw *hw, uint32_t reg, uint16_t *value)
50 {
51         *value = pci_read_config(((struct e1000_osdep *)hw->back)->dev, reg, 2);
52 }
53
54 void
55 e1000_pci_set_mwi(struct e1000_hw *hw)
56 {
57         pci_write_config(((struct e1000_osdep *)hw->back)->dev, PCIR_COMMAND,
58             (hw->bus.pci_cmd_word | CMD_MEM_WRT_INVALIDATE), 2);
59 }
60
61 void
62 e1000_pci_clear_mwi(struct e1000_hw *hw)
63 {
64         pci_write_config(((struct e1000_osdep *)hw->back)->dev, PCIR_COMMAND,
65             (hw->bus.pci_cmd_word & ~CMD_MEM_WRT_INVALIDATE), 2);
66 }
67
68 /*
69  * Read the PCI Express capabilities
70  */
71 int32_t
72 e1000_read_pcie_cap_reg(struct e1000_hw *hw, uint32_t reg, uint16_t *value)
73 {
74         device_t dev = ((struct e1000_osdep *)hw->back)->dev;
75         uint8_t pcie_ptr;
76
77         pcie_ptr = pci_get_pciecap_ptr(dev);
78         if (pcie_ptr == 0)
79                 return E1000_NOT_IMPLEMENTED;
80
81         *value = pci_read_config(dev, pcie_ptr + reg, 2);
82         return E1000_SUCCESS;
83 }
84
85 /* Module glue */
86 static moduledata_t ig_hal_mod = { "ig_hal" };
87 DECLARE_MODULE(ig_hal, ig_hal_mod, SI_SUB_DRIVERS, SI_ORDER_MIDDLE);