sys/dev/netif/sis/if_sis.c

   1 /*
   2  * Copyright (c) 1997, 1998, 1999
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_sis.c,v 1.13.4.24 2003/03/05 18:42:33 njl Exp $
  33  * $DragonFly: src/sys/dev/netif/sis/if_sis.c,v 1.33 2006/08/03 16:40:47 swildner Exp $
  34  */
  35
  36 /*
  37  * SiS 900/SiS 7016 fast ethernet PCI NIC driver. Datasheets are
  38  * available from http://www.sis.com.tw.
  39  *
  40  * This driver also supports the NatSemi DP83815. Datasheets are
  41  * available from http://www.national.com.
  42  *
  43  * Written by Bill Paul <wpaul@ee.columbia.edu>
  44  * Electrical Engineering Department
  45  * Columbia University, New York City
  46  */
  47
  48 /*
  49  * The SiS 900 is a fairly simple chip. It uses bus master DMA with
  50  * simple TX and RX descriptors of 3 longwords in size. The receiver
  51  * has a single perfect filter entry for the station address and a
  52  * 128-bit multicast hash table. The SiS 900 has a built-in MII-based
  53  * transceiver while the 7016 requires an external transceiver chip.
  54  * Both chips offer the standard bit-bang MII interface as well as
  55  * an enchanced PHY interface which simplifies accessing MII registers.
  56  *
  57  * The only downside to this chipset is that RX descriptors must be
  58  * longword aligned.
  59  */
  60
  61 #include "opt_polling.h"
  62
  63 #include <sys/param.h>
  64 #include <sys/systm.h>
  65 #include <sys/sockio.h>
  66 #include <sys/mbuf.h>
  67 #include <sys/malloc.h>
  68 #include <sys/kernel.h>
  69 #include <sys/socket.h>
  70 #include <sys/sysctl.h>
  71 #include <sys/serialize.h>
  72 #include <sys/thread2.h>
  73
  74 #include <net/if.h>
  75 #include <net/ifq_var.h>
  76 #include <net/if_arp.h>
  77 #include <net/ethernet.h>
  78 #include <net/if_dl.h>
  79 #include <net/if_media.h>
  80 #include <net/if_types.h>
  81 #include <net/vlan/if_vlan_var.h>
  82
  83 #include <net/bpf.h>
  84
  85 #include <machine/bus_pio.h>
  86 #include <machine/bus_memio.h>
  87 #include <machine/bus.h>
  88 #include <machine/resource.h>
  89 #include <sys/bus.h>
  90 #include <sys/rman.h>
  91
  92 #include <dev/netif/mii_layer/mii.h>
  93 #include <dev/netif/mii_layer/miivar.h>
  94
  95 #include <bus/pci/pcidevs.h>
  96 #include <bus/pci/pcireg.h>
  97 #include <bus/pci/pcivar.h>
  98
  99 #define SIS_USEIOSPACE
 100
 101 #include "if_sisreg.h"
 102
 103 /* "controller miibus0" required.  See GENERIC if you get errors here. */
 104 #include "miibus_if.h"
 105
 106 /*
 107  * Various supported device vendors/types and their names.
 108  */
 109 static struct sis_type sis_devs[] = {
 110         { PCI_VENDOR_SIS, PCI_PRODUCT_SIS_900, "SiS 900 10/100BaseTX" },
 111         { PCI_VENDOR_SIS, PCI_PRODUCT_SIS_7016, "SiS 7016 10/100BaseTX" },
 112         { PCI_VENDOR_NS, PCI_PRODUCT_NS_DP83815, "NatSemi DP8381[56] 10/100BaseTX" },
 113         { 0, 0, NULL }
 114 };
 115
 116 static int      sis_probe(device_t);
 117 static int      sis_attach(device_t);
 118 static int      sis_detach(device_t);
 119
 120 static int      sis_newbuf(struct sis_softc *, struct sis_desc *,
 121                            struct mbuf *);
 122 static int      sis_encap(struct sis_softc *, struct mbuf *, uint32_t *);
 123 static void     sis_rxeof(struct sis_softc *);
 124 static void     sis_rxeoc(struct sis_softc *);
 125 static void     sis_txeof(struct sis_softc *);
 126 static void     sis_intr(void *);
 127 static void     sis_tick(void *);
 128 static void     sis_start(struct ifnet *);
 129 static int      sis_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 130 static void     sis_init(void *);
 131 static void     sis_stop(struct sis_softc *);
 132 static void     sis_watchdog(struct ifnet *);
 133 static void     sis_shutdown(device_t);
 134 static int      sis_ifmedia_upd(struct ifnet *);
 135 static void     sis_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 136
 137 static uint16_t sis_reverse(uint16_t);
 138 static void     sis_delay(struct sis_softc *);
 139 static void     sis_eeprom_idle(struct sis_softc *);
 140 static void     sis_eeprom_putbyte(struct sis_softc *, int);
 141 static void     sis_eeprom_getword(struct sis_softc *, int, uint16_t *);
 142 static void     sis_read_eeprom(struct sis_softc *, caddr_t, int, int, int);
 143 #ifdef __i386__
 144 static void     sis_read_cmos(struct sis_softc *, device_t, caddr_t, int, int);
 145 static void     sis_read_mac(struct sis_softc *, device_t, caddr_t);
 146 static device_t sis_find_bridge(device_t);
 147 #endif
 148
 149 static void     sis_mii_sync(struct sis_softc *);
 150 static void     sis_mii_send(struct sis_softc *, uint32_t, int);
 151 static int      sis_mii_readreg(struct sis_softc *, struct sis_mii_frame *);
 152 static int      sis_mii_writereg(struct sis_softc *, struct sis_mii_frame *);
 153 static int      sis_miibus_readreg(device_t, int, int);
 154 static int      sis_miibus_writereg(device_t, int, int, int);
 155 static void     sis_miibus_statchg(device_t);
 156
 157 static void     sis_setmulti_sis(struct sis_softc *);
 158 static void     sis_setmulti_ns(struct sis_softc *);
 159 static uint32_t sis_mchash(struct sis_softc *, const uint8_t *);
 160 static void     sis_reset(struct sis_softc *);
 161 static int      sis_list_rx_init(struct sis_softc *);
 162 static int      sis_list_tx_init(struct sis_softc *);
 163
 164 static void     sis_dma_map_desc_ptr(void *, bus_dma_segment_t *, int, int);
 165 static void     sis_dma_map_desc_next(void *, bus_dma_segment_t *, int, int);
 166 static void     sis_dma_map_ring(void *, bus_dma_segment_t *, int, int);
 167 #ifdef DEVICE_POLLING
 168 static poll_handler_t sis_poll;
 169 #endif
 170 #ifdef SIS_USEIOSPACE
 171 #define SIS_RES                 SYS_RES_IOPORT
 172 #define SIS_RID                 SIS_PCI_LOIO
 173 #else
 174 #define SIS_RES                 SYS_RES_MEMORY
 175 #define SIS_RID                 SIS_PCI_LOMEM
 176 #endif
 177
 178 static device_method_t sis_methods[] = {
 179         /* Device interface */
 180         DEVMETHOD(device_probe,         sis_probe),
 181         DEVMETHOD(device_attach,        sis_attach),
 182         DEVMETHOD(device_detach,        sis_detach),
 183         DEVMETHOD(device_shutdown,      sis_shutdown),
 184
 185         /* bus interface */
 186         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 187         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 188
 189         /* MII interface */
 190         DEVMETHOD(miibus_readreg,       sis_miibus_readreg),
 191         DEVMETHOD(miibus_writereg,      sis_miibus_writereg),
 192         DEVMETHOD(miibus_statchg,       sis_miibus_statchg),
 193
 194         { 0, 0 }
 195 };
 196
 197 static driver_t sis_driver = {
 198         "sis",
 199         sis_methods,
 200         sizeof(struct sis_softc)
 201 };
 202
 203 static devclass_t sis_devclass;
 204
 205 DECLARE_DUMMY_MODULE(if_sis);
 206 DRIVER_MODULE(if_sis, pci, sis_driver, sis_devclass, 0, 0);
 207 DRIVER_MODULE(miibus, sis, miibus_driver, miibus_devclass, 0, 0);
 208
 209 #define SIS_SETBIT(sc, reg, x)                          \
 210         CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) | (x))
 211
 212 #define SIS_CLRBIT(sc, reg, x)                          \
 213         CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) & ~(x))
 214
 215 #define SIO_SET(x)                                      \
 216         CSR_WRITE_4(sc, SIS_EECTL, CSR_READ_4(sc, SIS_EECTL) | x)
 217
 218 #define SIO_CLR(x)                                      \
 219         CSR_WRITE_4(sc, SIS_EECTL, CSR_READ_4(sc, SIS_EECTL) & ~x)
 220
 221 static void
 222 sis_dma_map_desc_next(void *arg, bus_dma_segment_t *segs, int nseg, int error)
 223 {
 224         struct sis_desc *r;
 225
 226         r = arg;
 227         r->sis_next = segs->ds_addr;
 228 }
 229
 230 static void
 231 sis_dma_map_desc_ptr(void *arg, bus_dma_segment_t *segs, int nseg, int error)
 232 {
 233         struct sis_desc *r;
 234
 235         r = arg;
 236         r->sis_ptr = segs->ds_addr;
 237 }
 238
 239 static void
 240 sis_dma_map_ring(void *arg, bus_dma_segment_t *segs, int nseg, int error)
 241 {
 242         uint32_t *p;
 243
 244         p = arg;
 245         *p = segs->ds_addr;
 246 }
 247
 248 /*
 249  * Routine to reverse the bits in a word. Stolen almost
 250  * verbatim from /usr/games/fortune.
 251  */
 252 static uint16_t
 253 sis_reverse(uint16_t n)
 254 {
 255         n = ((n >>  1) & 0x5555) | ((n <<  1) & 0xaaaa);
 256         n = ((n >>  2) & 0x3333) | ((n <<  2) & 0xcccc);
 257         n = ((n >>  4) & 0x0f0f) | ((n <<  4) & 0xf0f0);
 258         n = ((n >>  8) & 0x00ff) | ((n <<  8) & 0xff00);
 259
 260         return(n);
 261 }
 262
 263 static void
 264 sis_delay(struct sis_softc *sc)
 265 {
 266         int idx;
 267
 268         for (idx = (300 / 33) + 1; idx > 0; idx--)
 269                 CSR_READ_4(sc, SIS_CSR);
 270 }
 271
 272 static void
 273 sis_eeprom_idle(struct sis_softc *sc)
 274 {
 275         int i;
 276
 277         SIO_SET(SIS_EECTL_CSEL);
 278         sis_delay(sc);
 279         SIO_SET(SIS_EECTL_CLK);
 280         sis_delay(sc);
 281
 282         for (i = 0; i < 25; i++) {
 283                 SIO_CLR(SIS_EECTL_CLK);
 284                 sis_delay(sc);
 285                 SIO_SET(SIS_EECTL_CLK);
 286                 sis_delay(sc);
 287         }
 288
 289         SIO_CLR(SIS_EECTL_CLK);
 290         sis_delay(sc);
 291         SIO_CLR(SIS_EECTL_CSEL);
 292         sis_delay(sc);
 293         CSR_WRITE_4(sc, SIS_EECTL, 0x00000000);
 294 }
 295
 296 /*
 297  * Send a read command and address to the EEPROM, check for ACK.
 298  */
 299 static void
 300 sis_eeprom_putbyte(struct sis_softc *sc, int addr)
 301 {
 302         int d, i;
 303
 304         d = addr | SIS_EECMD_READ;
 305
 306         /*
 307          * Feed in each bit and stobe the clock.
 308          */
 309         for (i = 0x400; i; i >>= 1) {
 310                 if (d & i)
 311                         SIO_SET(SIS_EECTL_DIN);
 312                 else
 313                         SIO_CLR(SIS_EECTL_DIN);
 314                 sis_delay(sc);
 315                 SIO_SET(SIS_EECTL_CLK);
 316                 sis_delay(sc);
 317                 SIO_CLR(SIS_EECTL_CLK);
 318                 sis_delay(sc);
 319         }
 320 }
 321
 322 /*
 323  * Read a word of data stored in the EEPROM at address 'addr.'
 324  */
 325 static void
 326 sis_eeprom_getword(struct sis_softc *sc, int addr, uint16_t *dest)
 327 {
 328         int i;
 329         uint16_t word = 0;
 330
 331         /* Force EEPROM to idle state. */
 332         sis_eeprom_idle(sc);
 333
 334         /* Enter EEPROM access mode. */
 335         sis_delay(sc);
 336         SIO_CLR(SIS_EECTL_CLK);
 337         sis_delay(sc);
 338         SIO_SET(SIS_EECTL_CSEL);
 339         sis_delay(sc);
 340
 341         /*
 342          * Send address of word we want to read.
 343          */
 344         sis_eeprom_putbyte(sc, addr);
 345
 346         /*
 347          * Start reading bits from EEPROM.
 348          */
 349         for (i = 0x8000; i; i >>= 1) {
 350                 SIO_SET(SIS_EECTL_CLK);
 351                 sis_delay(sc);
 352                 if (CSR_READ_4(sc, SIS_EECTL) & SIS_EECTL_DOUT)
 353                         word |= i;
 354                 sis_delay(sc);
 355                 SIO_CLR(SIS_EECTL_CLK);
 356                 sis_delay(sc);
 357         }
 358
 359         /* Turn off EEPROM access mode. */
 360         sis_eeprom_idle(sc);
 361
 362         *dest = word;
 363 }
 364
 365 /*
 366  * Read a sequence of words from the EEPROM.
 367  */
 368 static void
 369 sis_read_eeprom(struct sis_softc *sc, caddr_t dest, int off, int cnt, int swap)
 370 {
 371         int i;
 372         uint16_t word = 0, *ptr;
 373
 374         for (i = 0; i < cnt; i++) {
 375                 sis_eeprom_getword(sc, off + i, &word);
 376                 ptr = (uint16_t *)(dest + (i * 2));
 377                 if (swap)
 378                         *ptr = ntohs(word);
 379                 else
 380                         *ptr = word;
 381         }
 382 }
 383
 384 #ifdef __i386__
 385 static device_t
 386 sis_find_bridge(device_t dev)
 387 {
 388         devclass_t pci_devclass;
 389         device_t *pci_devices;
 390         int pci_count = 0;
 391         device_t *pci_children;
 392         int pci_childcount = 0;
 393         device_t *busp, *childp;
 394         device_t child = NULL;
 395         int i, j;
 396
 397         if ((pci_devclass = devclass_find("pci")) == NULL)
 398                 return(NULL);
 399
 400         devclass_get_devices(pci_devclass, &pci_devices, &pci_count);
 401
 402         for (i = 0, busp = pci_devices; i < pci_count; i++, busp++) {
 403                 pci_childcount = 0;
 404                 device_get_children(*busp, &pci_children, &pci_childcount);
 405                 for (j = 0, childp = pci_children; j < pci_childcount;
 406                      j++, childp++) {
 407                         if (pci_get_vendor(*childp) == PCI_VENDOR_SIS &&
 408                             pci_get_device(*childp) == 0x0008) {
 409                                 child = *childp;
 410                                 goto done;
 411                         }
 412                 }
 413         }
 414
 415 done:
 416         free(pci_devices, M_TEMP);
 417         free(pci_children, M_TEMP);
 418         return(child);
 419 }
 420
 421 static void
 422 sis_read_cmos(struct sis_softc *sc, device_t dev, caddr_t dest, int off,
 423               int cnt)
 424 {
 425         device_t bridge;
 426         uint8_t reg;
 427         int i;
 428         bus_space_tag_t btag;
 429
 430         bridge = sis_find_bridge(dev);
 431         if (bridge == NULL)
 432                 return;
 433         reg = pci_read_config(bridge, 0x48, 1);
 434         pci_write_config(bridge, 0x48, reg|0x40, 1);
 435
 436         /* XXX */
 437         btag = I386_BUS_SPACE_IO;
 438
 439         for (i = 0; i < cnt; i++) {
 440                 bus_space_write_1(btag, 0x0, 0x70, i + off);
 441                 *(dest + i) = bus_space_read_1(btag, 0x0, 0x71);
 442         }
 443
 444         pci_write_config(bridge, 0x48, reg & ~0x40, 1);
 445 }
 446
 447 static void
 448 sis_read_mac(struct sis_softc *sc, device_t dev, caddr_t dest)
 449 {
 450         uint32_t filtsave, csrsave;
 451
 452         filtsave = CSR_READ_4(sc, SIS_RXFILT_CTL);
 453         csrsave = CSR_READ_4(sc, SIS_CSR);
 454
 455         CSR_WRITE_4(sc, SIS_CSR, SIS_CSR_RELOAD | filtsave);
 456         CSR_WRITE_4(sc, SIS_CSR, 0);
 457
 458         CSR_WRITE_4(sc, SIS_RXFILT_CTL, filtsave & ~SIS_RXFILTCTL_ENABLE);
 459
 460         CSR_WRITE_4(sc, SIS_RXFILT_CTL, SIS_FILTADDR_PAR0);
 461         ((uint16_t *)dest)[0] = CSR_READ_2(sc, SIS_RXFILT_DATA);
 462         CSR_WRITE_4(sc, SIS_RXFILT_CTL,SIS_FILTADDR_PAR1);
 463         ((uint16_t *)dest)[1] = CSR_READ_2(sc, SIS_RXFILT_DATA);
 464         CSR_WRITE_4(sc, SIS_RXFILT_CTL, SIS_FILTADDR_PAR2);
 465         ((uint16_t *)dest)[2] = CSR_READ_2(sc, SIS_RXFILT_DATA);
 466
 467         CSR_WRITE_4(sc, SIS_RXFILT_CTL, filtsave);
 468         CSR_WRITE_4(sc, SIS_CSR, csrsave);
 469 }
 470 #endif
 471
 472 /*
 473  * Sync the PHYs by setting data bit and strobing the clock 32 times.
 474  */
 475 static void
 476 sis_mii_sync(struct sis_softc *sc)
 477 {
 478         int i;
 479
 480         SIO_SET(SIS_MII_DIR|SIS_MII_DATA);
 481
 482         for (i = 0; i < 32; i++) {
 483                 SIO_SET(SIS_MII_CLK);
 484                 DELAY(1);
 485                 SIO_CLR(SIS_MII_CLK);
 486                 DELAY(1);
 487         }
 488 }
 489
 490 /*
 491  * Clock a series of bits through the MII.
 492  */
 493 static void
 494 sis_mii_send(struct sis_softc *sc, uint32_t bits, int cnt)
 495 {
 496         int i;
 497
 498         SIO_CLR(SIS_MII_CLK);
 499
 500         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
 501                 if (bits & i)
 502                         SIO_SET(SIS_MII_DATA);
 503                 else
 504                         SIO_CLR(SIS_MII_DATA);
 505                 DELAY(1);
 506                 SIO_CLR(SIS_MII_CLK);
 507                 DELAY(1);
 508                 SIO_SET(SIS_MII_CLK);
 509         }
 510 }
 511
 512 /*
 513  * Read an PHY register through the MII.
 514  */
 515 static int
 516 sis_mii_readreg(struct sis_softc *sc, struct sis_mii_frame *frame)
 517 {
 518         int i, ack;
 519
 520         /*
 521          * Set up frame for RX.
 522          */
 523         frame->mii_stdelim = SIS_MII_STARTDELIM;
 524         frame->mii_opcode = SIS_MII_READOP;
 525         frame->mii_turnaround = 0;
 526         frame->mii_data = 0;
 527
 528         /*
 529          * Turn on data xmit.
 530          */
 531         SIO_SET(SIS_MII_DIR);
 532
 533         sis_mii_sync(sc);
 534
 535         /*
 536          * Send command/address info.
 537          */
 538         sis_mii_send(sc, frame->mii_stdelim, 2);
 539         sis_mii_send(sc, frame->mii_opcode, 2);
 540         sis_mii_send(sc, frame->mii_phyaddr, 5);
 541         sis_mii_send(sc, frame->mii_regaddr, 5);
 542
 543         /* Idle bit */
 544         SIO_CLR((SIS_MII_CLK|SIS_MII_DATA));
 545         DELAY(1);
 546         SIO_SET(SIS_MII_CLK);
 547         DELAY(1);
 548
 549         /* Turn off xmit. */
 550         SIO_CLR(SIS_MII_DIR);
 551
 552         /* Check for ack */
 553         SIO_CLR(SIS_MII_CLK);
 554         DELAY(1);
 555         ack = CSR_READ_4(sc, SIS_EECTL) & SIS_MII_DATA;
 556         SIO_SET(SIS_MII_CLK);
 557         DELAY(1);
 558
 559         /*
 560          * Now try reading data bits. If the ack failed, we still
 561          * need to clock through 16 cycles to keep the PHY(s) in sync.
 562          */
 563         if (ack) {
 564                 for(i = 0; i < 16; i++) {
 565                         SIO_CLR(SIS_MII_CLK);
 566                         DELAY(1);
 567                         SIO_SET(SIS_MII_CLK);
 568                         DELAY(1);
 569                 }
 570                 goto fail;
 571         }
 572
 573         for (i = 0x8000; i; i >>= 1) {
 574                 SIO_CLR(SIS_MII_CLK);
 575                 DELAY(1);
 576                 if (!ack) {
 577                         if (CSR_READ_4(sc, SIS_EECTL) & SIS_MII_DATA)
 578                                 frame->mii_data |= i;
 579                         DELAY(1);
 580                 }
 581                 SIO_SET(SIS_MII_CLK);
 582                 DELAY(1);
 583         }
 584
 585 fail:
 586
 587         SIO_CLR(SIS_MII_CLK);
 588         DELAY(1);
 589         SIO_SET(SIS_MII_CLK);
 590         DELAY(1);
 591
 592         if (ack)
 593                 return(1);
 594         return(0);
 595 }
 596
 597 /*
 598  * Write to a PHY register through the MII.
 599  */
 600 static int
 601 sis_mii_writereg(struct sis_softc *sc, struct sis_mii_frame *frame)
 602 {
 603         /*
 604          * Set up frame for TX.
 605          */
 606
 607         frame->mii_stdelim = SIS_MII_STARTDELIM;
 608         frame->mii_opcode = SIS_MII_WRITEOP;
 609         frame->mii_turnaround = SIS_MII_TURNAROUND;
 610
 611         /*
 612          * Turn on data output.
 613          */
 614         SIO_SET(SIS_MII_DIR);
 615
 616         sis_mii_sync(sc);
 617
 618         sis_mii_send(sc, frame->mii_stdelim, 2);
 619         sis_mii_send(sc, frame->mii_opcode, 2);
 620         sis_mii_send(sc, frame->mii_phyaddr, 5);
 621         sis_mii_send(sc, frame->mii_regaddr, 5);
 622         sis_mii_send(sc, frame->mii_turnaround, 2);
 623         sis_mii_send(sc, frame->mii_data, 16);
 624
 625         /* Idle bit. */
 626         SIO_SET(SIS_MII_CLK);
 627         DELAY(1);
 628         SIO_CLR(SIS_MII_CLK);
 629         DELAY(1);
 630
 631         /*
 632          * Turn off xmit.
 633          */
 634         SIO_CLR(SIS_MII_DIR);
 635
 636         return(0);
 637 }
 638
 639 static int
 640 sis_miibus_readreg(device_t dev, int phy, int reg)
 641 {
 642         struct sis_softc *sc;
 643         struct sis_mii_frame frame;
 644
 645         sc = device_get_softc(dev);
 646
 647         if (sc->sis_type == SIS_TYPE_83815) {
 648                 if (phy != 0)
 649                         return(0);
 650                 /*
 651                  * The NatSemi chip can take a while after
 652                  * a reset to come ready, during which the BMSR
 653                  * returns a value of 0. This is *never* supposed
 654                  * to happen: some of the BMSR bits are meant to
 655                  * be hardwired in the on position, and this can
 656                  * confuse the miibus code a bit during the probe
 657                  * and attach phase. So we make an effort to check
 658                  * for this condition and wait for it to clear.
 659                  */
 660                 if (!CSR_READ_4(sc, NS_BMSR))
 661                         DELAY(1000);
 662                 return CSR_READ_4(sc, NS_BMCR + (reg * 4));
 663         }
 664         /*
 665          * Chipsets < SIS_635 seem not to be able to read/write
 666          * through mdio. Use the enhanced PHY access register
 667          * again for them.
 668          */
 669         if (sc->sis_type == SIS_TYPE_900 &&
 670             sc->sis_rev < SIS_REV_635) {
 671                 int i, val = 0;
 672
 673                 if (phy != 0)
 674                         return(0);
 675
 676                 CSR_WRITE_4(sc, SIS_PHYCTL,
 677                     (phy << 11) | (reg << 6) | SIS_PHYOP_READ);
 678                 SIS_SETBIT(sc, SIS_PHYCTL, SIS_PHYCTL_ACCESS);
 679
 680                 for (i = 0; i < SIS_TIMEOUT; i++) {
 681                         if (!(CSR_READ_4(sc, SIS_PHYCTL) & SIS_PHYCTL_ACCESS))
 682                                 break;
 683                 }
 684
 685                 if (i == SIS_TIMEOUT) {
 686                         device_printf(dev, "PHY failed to come ready\n");
 687                         return(0);
 688                 }
 689
 690                 val = (CSR_READ_4(sc, SIS_PHYCTL) >> 16) & 0xFFFF;
 691
 692                 if (val == 0xFFFF)
 693                         return(0);
 694
 695                 return(val);
 696         } else {
 697                 bzero((char *)&frame, sizeof(frame));
 698
 699                 frame.mii_phyaddr = phy;
 700                 frame.mii_regaddr = reg;
 701                 sis_mii_readreg(sc, &frame);
 702
 703                 return(frame.mii_data);
 704         }
 705 }
 706
 707 static int
 708 sis_miibus_writereg(device_t dev, int phy, int reg, int data)
 709 {
 710         struct sis_softc *sc;
 711         struct sis_mii_frame frame;
 712
 713         sc = device_get_softc(dev);
 714
 715         if (sc->sis_type == SIS_TYPE_83815) {
 716                 if (phy != 0)
 717                         return(0);
 718                 CSR_WRITE_4(sc, NS_BMCR + (reg * 4), data);
 719                 return(0);
 720         }
 721
 722         if (sc->sis_type == SIS_TYPE_900 &&
 723             sc->sis_rev < SIS_REV_635) {
 724                 int i;
 725
 726                 if (phy != 0)
 727                         return(0);
 728
 729                 CSR_WRITE_4(sc, SIS_PHYCTL, (data << 16) | (phy << 11) |
 730                     (reg << 6) | SIS_PHYOP_WRITE);
 731                 SIS_SETBIT(sc, SIS_PHYCTL, SIS_PHYCTL_ACCESS);
 732
 733                 for (i = 0; i < SIS_TIMEOUT; i++) {
 734                         if (!(CSR_READ_4(sc, SIS_PHYCTL) & SIS_PHYCTL_ACCESS))
 735                                 break;
 736                 }
 737
 738                 if (i == SIS_TIMEOUT)
 739                         device_printf(dev, "PHY failed to come ready\n");
 740         } else {
 741                 bzero((char *)&frame, sizeof(frame));
 742
 743                 frame.mii_phyaddr = phy;
 744                 frame.mii_regaddr = reg;
 745                 frame.mii_data = data;
 746                 sis_mii_writereg(sc, &frame);
 747         }
 748         return(0);
 749 }
 750
 751 static void sis_miibus_statchg(device_t dev)
 752 {
 753         struct sis_softc *sc;
 754
 755         sc = device_get_softc(dev);
 756         sis_init(sc);
 757 }
 758
 759 static uint32_t
 760 sis_mchash(struct sis_softc *sc, const uint8_t *addr)
 761 {
 762         uint32_t crc, carry;
 763         int i, j;
 764         uint8_t c;
 765
 766         /* Compute CRC for the address value. */
 767         crc = 0xFFFFFFFF; /* initial value */
 768
 769         for (i = 0; i < 6; i++) {
 770                 c = *(addr + i);
 771                 for (j = 0; j < 8; j++) {
 772                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
 773                         crc <<= 1;
 774                         c >>= 1;
 775                         if (carry)
 776                                 crc = (crc ^ 0x04c11db6) | carry;
 777                 }
 778         }
 779
 780         /*
 781          * return the filter bit position
 782          *
 783          * The NatSemi chip has a 512-bit filter, which is
 784          * different than the SiS, so we special-case it.
 785          */
 786         if (sc->sis_type == SIS_TYPE_83815)
 787                 return (crc >> 23);
 788         else if (sc->sis_rev >= SIS_REV_635 || sc->sis_rev == SIS_REV_900B)
 789                 return (crc >> 24);
 790         else
 791                 return (crc >> 25);
 792 }
 793
 794 static void
 795 sis_setmulti_ns(struct sis_softc *sc)
 796 {
 797         struct ifnet *ifp;
 798         struct ifmultiaddr *ifma;
 799         uint32_t h = 0, i, filtsave;
 800         int bit, index;
 801
 802         ifp = &sc->arpcom.ac_if;
 803
 804         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
 805                 SIS_CLRBIT(sc, SIS_RXFILT_CTL, NS_RXFILTCTL_MCHASH);
 806                 SIS_SETBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_ALLMULTI);
 807                 return;
 808         }
 809
 810         /*
 811          * We have to explicitly enable the multicast hash table
 812          * on the NatSemi chip if we want to use it, which we do.
 813          */
 814         SIS_SETBIT(sc, SIS_RXFILT_CTL, NS_RXFILTCTL_MCHASH);
 815         SIS_CLRBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_ALLMULTI);
 816
 817         filtsave = CSR_READ_4(sc, SIS_RXFILT_CTL);
 818
 819         /* first, zot all the existing hash bits */
 820         for (i = 0; i < 32; i++) {
 821                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, NS_FILTADDR_FMEM_LO + (i*2));
 822                 CSR_WRITE_4(sc, SIS_RXFILT_DATA, 0);
 823         }
 824
 825         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
 826                 if (ifma->ifma_addr->sa_family != AF_LINK)
 827                         continue;
 828                 h = sis_mchash(sc,
 829                                LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 830                 index = h >> 3;
 831                 bit = h & 0x1F;
 832                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, NS_FILTADDR_FMEM_LO + index);
 833                 if (bit > 0xF)
 834                         bit -= 0x10;
 835                 SIS_SETBIT(sc, SIS_RXFILT_DATA, (1 << bit));
 836         }
 837
 838         CSR_WRITE_4(sc, SIS_RXFILT_CTL, filtsave);
 839 }
 840
 841 static void
 842 sis_setmulti_sis(struct sis_softc *sc)
 843 {
 844         struct ifnet *ifp;
 845         struct ifmultiaddr *ifma;
 846         uint32_t h, i, n, ctl;
 847         uint16_t hashes[16];
 848
 849         ifp = &sc->arpcom.ac_if;
 850
 851         /* hash table size */
 852         if (sc->sis_rev >= SIS_REV_635 || sc->sis_rev == SIS_REV_900B)
 853                 n = 16;
 854         else
 855                 n = 8;
 856
 857         ctl = CSR_READ_4(sc, SIS_RXFILT_CTL) & SIS_RXFILTCTL_ENABLE;
 858
 859         if (ifp->if_flags & IFF_BROADCAST)
 860                 ctl |= SIS_RXFILTCTL_BROAD;
 861
 862         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
 863                 ctl |= SIS_RXFILTCTL_ALLMULTI;
 864                 if (ifp->if_flags & IFF_PROMISC)
 865                         ctl |= SIS_RXFILTCTL_BROAD|SIS_RXFILTCTL_ALLPHYS;
 866                 for (i = 0; i < n; i++)
 867                         hashes[i] = ~0;
 868         } else {
 869                 for (i = 0; i < n; i++)
 870                         hashes[i] = 0;
 871                 i = 0;
 872                 LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
 873                         if (ifma->ifma_addr->sa_family != AF_LINK)
 874                                 continue;
 875                         h = sis_mchash(sc,
 876                             LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 877                         hashes[h >> 4] |= 1 << (h & 0xf);
 878                         i++;
 879                 }
 880                 if (i > n) {
 881                         ctl |= SIS_RXFILTCTL_ALLMULTI;
 882                         for (i = 0; i < n; i++)
 883                                 hashes[i] = ~0;
 884                 }
 885         }
 886
 887         for (i = 0; i < n; i++) {
 888                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, (4 + i) << 16);
 889                 CSR_WRITE_4(sc, SIS_RXFILT_DATA, hashes[i]);
 890         }
 891
 892         CSR_WRITE_4(sc, SIS_RXFILT_CTL, ctl);
 893 }
 894
 895 static void
 896 sis_reset(struct sis_softc *sc)
 897 {
 898         struct ifnet *ifp = &sc->arpcom.ac_if;
 899         int i;
 900
 901         SIS_SETBIT(sc, SIS_CSR, SIS_CSR_RESET);
 902
 903         for (i = 0; i < SIS_TIMEOUT; i++) {
 904                 if (!(CSR_READ_4(sc, SIS_CSR) & SIS_CSR_RESET))
 905                         break;
 906         }
 907
 908         if (i == SIS_TIMEOUT)
 909                 if_printf(ifp, "reset never completed\n");
 910
 911         /* Wait a little while for the chip to get its brains in order. */
 912         DELAY(1000);
 913
 914         /*
 915          * If this is a NetSemi chip, make sure to clear
 916          * PME mode.
 917          */
 918         if (sc->sis_type == SIS_TYPE_83815) {
 919                 CSR_WRITE_4(sc, NS_CLKRUN, NS_CLKRUN_PMESTS);
 920                 CSR_WRITE_4(sc, NS_CLKRUN, 0);
 921         }
 922 }
 923
 924 /*
 925  * Probe for an SiS chip. Check the PCI vendor and device
 926  * IDs against our list and return a device name if we find a match.
 927  */
 928 static int
 929 sis_probe(device_t dev)
 930 {
 931         struct sis_type *t;
 932
 933         t = sis_devs;
 934
 935         while(t->sis_name != NULL) {
 936                 if ((pci_get_vendor(dev) == t->sis_vid) &&
 937                     (pci_get_device(dev) == t->sis_did)) {
 938                         device_set_desc(dev, t->sis_name);
 939                         return(0);
 940                 }
 941                 t++;
 942         }
 943
 944         return(ENXIO);
 945 }
 946
 947 /*
 948  * Attach the interface. Allocate softc structures, do ifmedia
 949  * setup and ethernet/BPF attach.
 950  */
 951 static int
 952 sis_attach(device_t dev)
 953 {
 954         uint8_t eaddr[ETHER_ADDR_LEN];
 955         uint32_t command;
 956         struct sis_softc *sc;
 957         struct ifnet *ifp;
 958         int error, rid, waittime;
 959
 960         error = waittime = 0;
 961         sc = device_get_softc(dev);
 962
 963         if (pci_get_device(dev) == PCI_PRODUCT_SIS_900)
 964                 sc->sis_type = SIS_TYPE_900;
 965         if (pci_get_device(dev) == PCI_PRODUCT_SIS_7016)
 966                 sc->sis_type = SIS_TYPE_7016;
 967         if (pci_get_vendor(dev) == PCI_VENDOR_NS)
 968                 sc->sis_type = SIS_TYPE_83815;
 969
 970         sc->sis_rev = pci_read_config(dev, PCIR_REVID, 1);
 971
 972         /*
 973          * Handle power management nonsense.
 974          */
 975
 976         command = pci_read_config(dev, SIS_PCI_CAPID, 4) & 0x000000FF;
 977         if (command == 0x01) {
 978
 979                 command = pci_read_config(dev, SIS_PCI_PWRMGMTCTRL, 4);
 980                 if (command & SIS_PSTATE_MASK) {
 981                         uint32_t                iobase, membase, irq;
 982
 983                         /* Save important PCI config data. */
 984                         iobase = pci_read_config(dev, SIS_PCI_LOIO, 4);
 985                         membase = pci_read_config(dev, SIS_PCI_LOMEM, 4);
 986                         irq = pci_read_config(dev, SIS_PCI_INTLINE, 4);
 987
 988                         /* Reset the power state. */
 989                         device_printf(dev, "chip is in D%d power mode "
 990                             "-- setting to D0\n", command & SIS_PSTATE_MASK);
 991                         command &= 0xFFFFFFFC;
 992                         pci_write_config(dev, SIS_PCI_PWRMGMTCTRL, command, 4);
 993
 994                         /* Restore PCI config data. */
 995                         pci_write_config(dev, SIS_PCI_LOIO, iobase, 4);
 996                         pci_write_config(dev, SIS_PCI_LOMEM, membase, 4);
 997                         pci_write_config(dev, SIS_PCI_INTLINE, irq, 4);
 998                 }
 999         }
1000
1001         /*
1002          * Map control/status registers.
1003          */
1004         command = pci_read_config(dev, PCIR_COMMAND, 4);
1005         command |= (PCIM_CMD_PORTEN|PCIM_CMD_MEMEN|PCIM_CMD_BUSMASTEREN);
1006         pci_write_config(dev, PCIR_COMMAND, command, 4);
1007         command = pci_read_config(dev, PCIR_COMMAND, 4);
1008
1009 #ifdef SIS_USEIOSPACE
1010         if (!(command & PCIM_CMD_PORTEN)) {
1011                 device_printf(dev, "failed to enable I/O ports!\n");
1012                 error = ENXIO;
1013                 goto fail;
1014         }
1015 #else
1016         if (!(command & PCIM_CMD_MEMEN)) {
1017                 device_printf(dev, "failed to enable memory mapping!\n");
1018                 error = ENXIO;
1019                 goto fail;
1020         }
1021 #endif
1022
1023         rid = SIS_RID;
1024         sc->sis_res = bus_alloc_resource_any(dev, SIS_RES, &rid, RF_ACTIVE);
1025
1026         if (sc->sis_res == NULL) {
1027                 device_printf(dev, "couldn't map ports/memory\n");
1028                 error = ENXIO;
1029                 goto fail;
1030         }
1031
1032         sc->sis_btag = rman_get_bustag(sc->sis_res);
1033         sc->sis_bhandle = rman_get_bushandle(sc->sis_res);
1034
1035         /* Allocate interrupt */
1036         rid = 0;
1037         sc->sis_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1038             RF_SHAREABLE | RF_ACTIVE);
1039
1040         if (sc->sis_irq == NULL) {
1041                 device_printf(dev, "couldn't map interrupt\n");
1042                 error = ENXIO;
1043                 goto fail;
1044         }
1045
1046         /* Reset the adapter. */
1047         sis_reset(sc);
1048
1049         if (sc->sis_type == SIS_TYPE_900 &&
1050             (sc->sis_rev == SIS_REV_635 ||
1051              sc->sis_rev == SIS_REV_900B)) {
1052                 SIO_SET(SIS_CFG_RND_CNT);
1053                 SIO_SET(SIS_CFG_PERR_DETECT);
1054         }
1055
1056         /*
1057          * Get station address from the EEPROM.
1058          */
1059         switch (pci_get_vendor(dev)) {
1060         case PCI_VENDOR_NS:
1061                 /*
1062                  * Reading the MAC address out of the EEPROM on
1063                  * the NatSemi chip takes a bit more work than
1064                  * you'd expect. The address spans 4 16-bit words,
1065                  * with the first word containing only a single bit.
1066                  * You have to shift everything over one bit to
1067                  * get it aligned properly. Also, the bits are
1068                  * stored backwards (the LSB is really the MSB,
1069                  * and so on) so you have to reverse them in order
1070                  * to get the MAC address into the form we want.
1071                  * Why? Who the hell knows.
1072                  */
1073                 {
1074                         uint16_t                tmp[4];
1075
1076                         sis_read_eeprom(sc, (caddr_t)&tmp,
1077                             NS_EE_NODEADDR, 4, 0);
1078
1079                         /* Shift everything over one bit. */
1080                         tmp[3] = tmp[3] >> 1;
1081                         tmp[3] |= tmp[2] << 15;
1082                         tmp[2] = tmp[2] >> 1;
1083                         tmp[2] |= tmp[1] << 15;
1084                         tmp[1] = tmp[1] >> 1;
1085                         tmp[1] |= tmp[0] << 15;
1086
1087                         /* Now reverse all the bits. */
1088                         tmp[3] = sis_reverse(tmp[3]);
1089                         tmp[2] = sis_reverse(tmp[2]);
1090                         tmp[1] = sis_reverse(tmp[1]);
1091
1092                         bcopy((char *)&tmp[1], eaddr, ETHER_ADDR_LEN);
1093                 }
1094                 break;
1095         case PCI_VENDOR_SIS:
1096         default:
1097 #ifdef __i386__
1098                 /*
1099                  * If this is a SiS 630E chipset with an embedded
1100                  * SiS 900 controller, we have to read the MAC address
1101                  * from the APC CMOS RAM. Our method for doing this
1102                  * is very ugly since we have to reach out and grab
1103                  * ahold of hardware for which we cannot properly
1104                  * allocate resources. This code is only compiled on
1105                  * the i386 architecture since the SiS 630E chipset
1106                  * is for x86 motherboards only. Note that there are
1107                  * a lot of magic numbers in this hack. These are
1108                  * taken from SiS's Linux driver. I'd like to replace
1109                  * them with proper symbolic definitions, but that
1110                  * requires some datasheets that I don't have access
1111                  * to at the moment.
1112                  */
1113                 if (sc->sis_rev == SIS_REV_630S ||
1114                     sc->sis_rev == SIS_REV_630E ||
1115                     sc->sis_rev == SIS_REV_630EA1)
1116                         sis_read_cmos(sc, dev, (caddr_t)&eaddr, 0x9, 6);
1117
1118                 else if (sc->sis_rev == SIS_REV_635 ||
1119                          sc->sis_rev == SIS_REV_630ET)
1120                         sis_read_mac(sc, dev, (caddr_t)&eaddr);
1121                 else if (sc->sis_rev == SIS_REV_96x) {
1122                         /*
1123                          * Allow to read EEPROM from LAN. It is shared
1124                          * between a 1394 controller and the NIC and each
1125                          * time we access it, we need to set SIS_EECMD_REQ.
1126                          */
1127                         SIO_SET(SIS_EECMD_REQ);
1128                         for (waittime = 0; waittime < SIS_TIMEOUT;
1129                             waittime++) {
1130                                 /* Force EEPROM to idle state. */
1131                                 sis_eeprom_idle(sc);
1132                                 if (CSR_READ_4(sc, SIS_EECTL) & SIS_EECMD_GNT) {
1133                                         sis_read_eeprom(sc, (caddr_t)&eaddr,
1134                                             SIS_EE_NODEADDR, 3, 0);
1135                                         break;
1136                                 }
1137                                 DELAY(1);
1138                         }
1139                         /*
1140                          * Set SIS_EECTL_CLK to high, so a other master
1141                          * can operate on the i2c bus.
1142                          */
1143                         SIO_SET(SIS_EECTL_CLK);
1144                         /* Refuse EEPROM access by LAN */
1145                         SIO_SET(SIS_EECMD_DONE);
1146                 } else
1147 #endif
1148                         sis_read_eeprom(sc, (caddr_t)&eaddr,
1149                             SIS_EE_NODEADDR, 3, 0);
1150                 break;
1151         }
1152
1153         callout_init(&sc->sis_timer);
1154
1155         /*
1156          * Allocate the parent bus DMA tag appropriate for PCI.
1157          */
1158 #define SIS_NSEG_NEW 32
1159         error = bus_dma_tag_create(NULL,        /* parent */
1160                         1, 0,                   /* alignment, boundary */
1161                         BUS_SPACE_MAXADDR_32BIT,/* lowaddr */
1162                         BUS_SPACE_MAXADDR,      /* highaddr */
1163                         NULL, NULL,             /* filter, filterarg */
1164                         MAXBSIZE, SIS_NSEG_NEW, /* maxsize, nsegments */
1165                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
1166                         BUS_DMA_ALLOCNOW,       /* flags */
1167                         &sc->sis_parent_tag);
1168         if (error)
1169                 goto fail;
1170
1171         /*
1172          * Now allocate a tag for the DMA descriptor lists and a chunk
1173          * of DMA-able memory based on the tag. Also obtain the physical
1174          * addresses of the RX and TX ring, which we'll need later.
1175          * All of our lists are allocated as a contiguous block of memory.
1176          */
1177         error = bus_dma_tag_create(sc->sis_parent_tag,  /* parent */
1178                         1, 0,                   /* alignment, boundary */
1179                         BUS_SPACE_MAXADDR,      /* lowaddr */
1180                         BUS_SPACE_MAXADDR,      /* highaddr */
1181                         NULL, NULL,             /* filter, filterarg */
1182                         SIS_RX_LIST_SZ, 1,      /* maxsize, nsegments */
1183                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
1184                         0,                      /* flags */
1185                         &sc->sis_ldata.sis_rx_tag);
1186         if (error)
1187                 goto fail;
1188
1189         error = bus_dmamem_alloc(sc->sis_ldata.sis_rx_tag,
1190                                  (void **)&sc->sis_ldata.sis_rx_list,
1191                                  BUS_DMA_WAITOK | BUS_DMA_ZERO,
1192                                  &sc->sis_ldata.sis_rx_dmamap);
1193
1194         if (error) {
1195                 device_printf(dev, "no memory for rx list buffers!\n");
1196                 bus_dma_tag_destroy(sc->sis_ldata.sis_rx_tag);
1197                 sc->sis_ldata.sis_rx_tag = NULL;
1198                 goto fail;
1199         }
1200
1201         error = bus_dmamap_load(sc->sis_ldata.sis_rx_tag,
1202                                 sc->sis_ldata.sis_rx_dmamap,
1203                                 sc->sis_ldata.sis_rx_list,
1204                                 sizeof(struct sis_desc), sis_dma_map_ring,
1205                                 &sc->sis_cdata.sis_rx_paddr, 0);
1206
1207         if (error) {
1208                 device_printf(dev, "cannot get address of the rx ring!\n");
1209                 bus_dmamem_free(sc->sis_ldata.sis_rx_tag,
1210                                 sc->sis_ldata.sis_rx_list,
1211                                 sc->sis_ldata.sis_rx_dmamap);
1212                 bus_dma_tag_destroy(sc->sis_ldata.sis_rx_tag);
1213                 sc->sis_ldata.sis_rx_tag = NULL;
1214                 goto fail;
1215         }
1216
1217         error = bus_dma_tag_create(sc->sis_parent_tag,  /* parent */
1218                         1, 0,                   /* alignment, boundary */
1219                         BUS_SPACE_MAXADDR,      /* lowaddr */
1220                         BUS_SPACE_MAXADDR,      /* highaddr */
1221                         NULL, NULL,             /* filter, filterarg */
1222                         SIS_TX_LIST_SZ, 1,      /* maxsize, nsegments */
1223                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
1224                         0,                      /* flags */
1225                         &sc->sis_ldata.sis_tx_tag);
1226         if (error)
1227                 goto fail;
1228
1229         error = bus_dmamem_alloc(sc->sis_ldata.sis_tx_tag,
1230                                  (void **)&sc->sis_ldata.sis_tx_list,
1231                                  BUS_DMA_WAITOK | BUS_DMA_ZERO,
1232                                  &sc->sis_ldata.sis_tx_dmamap);
1233
1234         if (error) {
1235                 device_printf(dev, "no memory for tx list buffers!\n");
1236                 bus_dma_tag_destroy(sc->sis_ldata.sis_tx_tag);
1237                 sc->sis_ldata.sis_tx_tag = NULL;
1238                 goto fail;
1239         }
1240
1241         error = bus_dmamap_load(sc->sis_ldata.sis_tx_tag,
1242                                 sc->sis_ldata.sis_tx_dmamap,
1243                                 sc->sis_ldata.sis_tx_list,
1244                                 sizeof(struct sis_desc), sis_dma_map_ring,
1245                                 &sc->sis_cdata.sis_tx_paddr, 0);
1246
1247         if (error) {
1248                 device_printf(dev, "cannot get address of the tx ring!\n");
1249                 bus_dmamem_free(sc->sis_ldata.sis_tx_tag,
1250                                 sc->sis_ldata.sis_tx_list,
1251                                 sc->sis_ldata.sis_tx_dmamap);
1252                 bus_dma_tag_destroy(sc->sis_ldata.sis_tx_tag);
1253                 sc->sis_ldata.sis_tx_tag = NULL;
1254                 goto fail;
1255         }
1256
1257         error = bus_dma_tag_create(sc->sis_parent_tag,  /* parent */
1258                         1, 0,                   /* alignment, boundary */
1259                         BUS_SPACE_MAXADDR,      /* lowaddr */
1260                         BUS_SPACE_MAXADDR,      /* highaddr */
1261                         NULL, NULL,             /* filter, filterarg */
1262                         MCLBYTES, 1,            /* maxsize, nsegments */
1263                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
1264                         0,                      /* flags */
1265                         &sc->sis_tag);
1266         if (error)
1267                 goto fail;
1268
1269         ifp = &sc->arpcom.ac_if;
1270         ifp->if_softc = sc;
1271         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1272         ifp->if_mtu = ETHERMTU;
1273         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1274         ifp->if_ioctl = sis_ioctl;
1275         ifp->if_start = sis_start;
1276         ifp->if_watchdog = sis_watchdog;
1277         ifp->if_init = sis_init;
1278         ifp->if_baudrate = 10000000;
1279         ifq_set_maxlen(&ifp->if_snd, SIS_TX_LIST_CNT - 1);
1280         ifq_set_ready(&ifp->if_snd);
1281 #ifdef DEVICE_POLLING
1282         ifp->if_poll = sis_poll;
1283 #endif
1284         ifp->if_capenable = ifp->if_capabilities;
1285
1286         /*
1287          * Do MII setup.
1288          */
1289         if (mii_phy_probe(dev, &sc->sis_miibus,
1290             sis_ifmedia_upd, sis_ifmedia_sts)) {
1291                 device_printf(dev, "MII without any PHY!\n");
1292                 error = ENXIO;
1293                 goto fail;
1294         }
1295
1296         /*
1297          * Call MI attach routine.
1298          */
1299         ether_ifattach(ifp, eaddr, NULL);
1300
1301         /*
1302          * Tell the upper layer(s) we support long frames.
1303          */
1304         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1305
1306         error = bus_setup_intr(dev, sc->sis_irq, INTR_NETSAFE,
1307                                sis_intr, sc,
1308                                &sc->sis_intrhand,
1309                                ifp->if_serializer);
1310
1311         if (error) {
1312                 device_printf(dev, "couldn't set up irq\n");
1313                 ether_ifdetach(ifp);
1314                 goto fail;
1315         }
1316
1317 fail:
1318         if (error)
1319                 sis_detach(dev);
1320
1321         return(error);
1322 }
1323
1324 /*
1325  * Shutdown hardware and free up resources. It is called in both the error case
1326  * and the normal detach case so it needs to be careful about only freeing
1327  * resources that have actually been allocated.
1328  */
1329 static int
1330 sis_detach(device_t dev)
1331 {
1332         struct sis_softc *sc = device_get_softc(dev);
1333         struct ifnet *ifp = &sc->arpcom.ac_if;
1334
1335
1336         if (device_is_attached(dev)) {
1337                 lwkt_serialize_enter(ifp->if_serializer);
1338                 sis_reset(sc);
1339                 sis_stop(sc);
1340                 bus_teardown_intr(dev, sc->sis_irq, sc->sis_intrhand);
1341                 lwkt_serialize_exit(ifp->if_serializer);
1342
1343                 ether_ifdetach(ifp);
1344         }
1345         if (sc->sis_miibus)
1346                 device_delete_child(dev, sc->sis_miibus);
1347         bus_generic_detach(dev);
1348
1349         if (sc->sis_irq)
1350                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->sis_irq);
1351         if (sc->sis_res)
1352                 bus_release_resource(dev, SIS_RES, SIS_RID, sc->sis_res);
1353
1354         if (sc->sis_ldata.sis_rx_tag) {
1355                 bus_dmamap_unload(sc->sis_ldata.sis_rx_tag,
1356                                   sc->sis_ldata.sis_rx_dmamap);
1357                 bus_dmamem_free(sc->sis_ldata.sis_rx_tag,
1358                                 sc->sis_ldata.sis_rx_list,
1359                                 sc->sis_ldata.sis_rx_dmamap);
1360                 bus_dma_tag_destroy(sc->sis_ldata.sis_rx_tag);
1361         }
1362
1363         if (sc->sis_ldata.sis_tx_tag) {
1364                 bus_dmamap_unload(sc->sis_ldata.sis_tx_tag,
1365                                   sc->sis_ldata.sis_tx_dmamap);
1366                 bus_dmamem_free(sc->sis_ldata.sis_tx_tag,
1367                                 sc->sis_ldata.sis_tx_list,
1368                                 sc->sis_ldata.sis_tx_dmamap);
1369                 bus_dma_tag_destroy(sc->sis_ldata.sis_tx_tag);
1370         }
1371         if (sc->sis_tag)
1372                 bus_dma_tag_destroy(sc->sis_tag);
1373         if (sc->sis_parent_tag)
1374                 bus_dma_tag_destroy(sc->sis_parent_tag);
1375
1376         return(0);
1377 }
1378
1379 /*
1380  * Initialize the transmit descriptors.
1381  */
1382 static int
1383 sis_list_tx_init(struct sis_softc *sc)
1384 {
1385         struct sis_list_data *ld;
1386         struct sis_ring_data *cd;
1387         int i, nexti;
1388
1389         cd = &sc->sis_cdata;
1390         ld = &sc->sis_ldata;
1391
1392         for (i = 0; i < SIS_TX_LIST_CNT; i++) {
1393                 nexti = (i == (SIS_TX_LIST_CNT - 1)) ? 0 : i+1;
1394                 ld->sis_tx_list[i].sis_nextdesc =
1395                             &ld->sis_tx_list[nexti];
1396                 bus_dmamap_load(sc->sis_ldata.sis_tx_tag,
1397                                 sc->sis_ldata.sis_tx_dmamap,
1398                                 &ld->sis_tx_list[nexti],
1399                                 sizeof(struct sis_desc), sis_dma_map_desc_next,
1400                                 &ld->sis_tx_list[i], 0);
1401                 ld->sis_tx_list[i].sis_mbuf = NULL;
1402                 ld->sis_tx_list[i].sis_ptr = 0;
1403                 ld->sis_tx_list[i].sis_ctl = 0;
1404         }
1405
1406         cd->sis_tx_prod = cd->sis_tx_cons = cd->sis_tx_cnt = 0;
1407
1408         bus_dmamap_sync(sc->sis_ldata.sis_tx_tag, sc->sis_ldata.sis_tx_dmamap,
1409                         BUS_DMASYNC_PREWRITE);
1410
1411         return(0);
1412 }
1413
1414 /*
1415  * Initialize the RX descriptors and allocate mbufs for them. Note that
1416  * we arrange the descriptors in a closed ring, so that the last descriptor
1417  * points back to the first.
1418  */
1419 static int
1420 sis_list_rx_init(struct sis_softc *sc)
1421 {
1422         struct sis_list_data *ld;
1423         struct sis_ring_data *cd;
1424         int i, nexti;
1425
1426         ld = &sc->sis_ldata;
1427         cd = &sc->sis_cdata;
1428
1429         for (i = 0; i < SIS_RX_LIST_CNT; i++) {
1430                 if (sis_newbuf(sc, &ld->sis_rx_list[i], NULL) == ENOBUFS)
1431                         return(ENOBUFS);
1432                 nexti = (i == (SIS_RX_LIST_CNT - 1)) ? 0 : i+1;
1433                 ld->sis_rx_list[i].sis_nextdesc =
1434                             &ld->sis_rx_list[nexti];
1435                 bus_dmamap_load(sc->sis_ldata.sis_rx_tag,
1436                                 sc->sis_ldata.sis_rx_dmamap,
1437                                 &ld->sis_rx_list[nexti],
1438                                 sizeof(struct sis_desc), sis_dma_map_desc_next,
1439                                 &ld->sis_rx_list[i], 0);
1440         }
1441
1442         bus_dmamap_sync(sc->sis_ldata.sis_rx_tag, sc->sis_ldata.sis_rx_dmamap,
1443                         BUS_DMASYNC_PREWRITE);
1444
1445         cd->sis_rx_prod = 0;
1446
1447         return(0);
1448 }
1449
1450 /*
1451  * Initialize an RX descriptor and attach an MBUF cluster.
1452  */
1453 static int
1454 sis_newbuf(struct sis_softc *sc, struct sis_desc *c, struct mbuf *m)
1455 {
1456         if (m == NULL) {
1457                 m = m_getcl(MB_DONTWAIT, MT_DATA, M_PKTHDR);
1458                 if (m == NULL)
1459                         return(ENOBUFS);
1460         } else {
1461                 m->m_data = m->m_ext.ext_buf;
1462         }
1463
1464         c->sis_mbuf = m;
1465         c->sis_ctl = SIS_RXLEN;
1466
1467         bus_dmamap_create(sc->sis_tag, 0, &c->sis_map);
1468         bus_dmamap_load(sc->sis_tag, c->sis_map, mtod(m, void *), MCLBYTES,
1469                         sis_dma_map_desc_ptr, c, 0);
1470         bus_dmamap_sync(sc->sis_tag, c->sis_map, BUS_DMASYNC_PREWRITE);
1471
1472         return(0);
1473 }
1474
1475 /*
1476  * A frame has been uploaded: pass the resulting mbuf chain up to
1477  * the higher level protocols.
1478  */
1479 static void
1480 sis_rxeof(struct sis_softc *sc)
1481 {
1482         struct mbuf *m;
1483         struct ifnet *ifp;
1484         struct sis_desc *cur_rx;
1485         int i, total_len = 0;
1486         uint32_t rxstat;
1487
1488         ifp = &sc->arpcom.ac_if;
1489         i = sc->sis_cdata.sis_rx_prod;
1490
1491         while(SIS_OWNDESC(&sc->sis_ldata.sis_rx_list[i])) {
1492
1493 #ifdef DEVICE_POLLING
1494                 if (ifp->if_flags & IFF_POLLING) {
1495                         if (sc->rxcycles <= 0)
1496                                 break;
1497                         sc->rxcycles--;
1498                 }
1499 #endif /* DEVICE_POLLING */
1500                 cur_rx = &sc->sis_ldata.sis_rx_list[i];
1501                 rxstat = cur_rx->sis_rxstat;
1502                 bus_dmamap_sync(sc->sis_tag, cur_rx->sis_map,
1503                                 BUS_DMASYNC_POSTWRITE);
1504                 bus_dmamap_unload(sc->sis_tag, cur_rx->sis_map);
1505                 bus_dmamap_destroy(sc->sis_tag, cur_rx->sis_map);
1506                 m = cur_rx->sis_mbuf;
1507                 cur_rx->sis_mbuf = NULL;
1508                 total_len = SIS_RXBYTES(cur_rx);
1509                 SIS_INC(i, SIS_RX_LIST_CNT);
1510
1511                 /*
1512                  * If an error occurs, update stats, clear the
1513                  * status word and leave the mbuf cluster in place:
1514                  * it should simply get re-used next time this descriptor
1515                  * comes up in the ring.
1516                  */
1517                 if (!(rxstat & SIS_CMDSTS_PKT_OK)) {
1518                         ifp->if_ierrors++;
1519                         if (rxstat & SIS_RXSTAT_COLL)
1520                                 ifp->if_collisions++;
1521                         sis_newbuf(sc, cur_rx, m);
1522                         continue;
1523                 }
1524
1525                 /* No errors; receive the packet. */
1526 #ifdef __i386__
1527                 /*
1528                  * On the x86 we do not have alignment problems, so try to
1529                  * allocate a new buffer for the receive ring, and pass up
1530                  * the one where the packet is already, saving the expensive
1531                  * copy done in m_devget().
1532                  * If we are on an architecture with alignment problems, or
1533                  * if the allocation fails, then use m_devget and leave the
1534                  * existing buffer in the receive ring.
1535                  */
1536                 if (sis_newbuf(sc, cur_rx, NULL) == 0)
1537                         m->m_pkthdr.len = m->m_len = total_len;
1538                 else
1539 #endif
1540                 {
1541                         struct mbuf *m0;
1542                         m0 = m_devget(mtod(m, char *) - ETHER_ALIGN,
1543                                 total_len + ETHER_ALIGN, 0, ifp, NULL);
1544                         sis_newbuf(sc, cur_rx, m);
1545                         if (m0 == NULL) {
1546                                 ifp->if_ierrors++;
1547                                 continue;
1548                         }
1549                         m_adj(m0, ETHER_ALIGN);
1550                         m = m0;
1551                 }
1552
1553                 ifp->if_ipackets++;
1554                 ifp->if_input(ifp, m);
1555         }
1556
1557         sc->sis_cdata.sis_rx_prod = i;
1558 }
1559
1560 static void
1561 sis_rxeoc(struct sis_softc *sc)
1562 {
1563         sis_rxeof(sc);
1564         sis_init(sc);
1565 }
1566
1567 /*
1568  * A frame was downloaded to the chip. It's safe for us to clean up
1569  * the list buffers.
1570  */
1571
1572 static void
1573 sis_txeof(struct sis_softc *sc)
1574 {
1575         struct sis_desc *cur_tx;
1576         struct ifnet *ifp;
1577         uint32_t idx;
1578
1579         ifp = &sc->arpcom.ac_if;
1580
1581         /*
1582          * Go through our tx list and free mbufs for those
1583          * frames that have been transmitted.
1584          */
1585         for (idx = sc->sis_cdata.sis_tx_cons; sc->sis_cdata.sis_tx_cnt > 0;
1586              sc->sis_cdata.sis_tx_cnt--, SIS_INC(idx, SIS_TX_LIST_CNT) ) {
1587                 cur_tx = &sc->sis_ldata.sis_tx_list[idx];
1588
1589                 if (SIS_OWNDESC(cur_tx))
1590                         break;
1591
1592                 if (cur_tx->sis_ctl & SIS_CMDSTS_MORE)
1593                         continue;
1594
1595                 if (!(cur_tx->sis_ctl & SIS_CMDSTS_PKT_OK)) {
1596                         ifp->if_oerrors++;
1597                         if (cur_tx->sis_txstat & SIS_TXSTAT_EXCESSCOLLS)
1598                                 ifp->if_collisions++;
1599                         if (cur_tx->sis_txstat & SIS_TXSTAT_OUTOFWINCOLL)
1600                                 ifp->if_collisions++;
1601                 }
1602
1603                 ifp->if_collisions +=
1604                     (cur_tx->sis_txstat & SIS_TXSTAT_COLLCNT) >> 16;
1605
1606                 ifp->if_opackets++;
1607                 if (cur_tx->sis_mbuf != NULL) {
1608                         m_freem(cur_tx->sis_mbuf);
1609                         cur_tx->sis_mbuf = NULL;
1610                         bus_dmamap_unload(sc->sis_tag, cur_tx->sis_map);
1611                         bus_dmamap_destroy(sc->sis_tag, cur_tx->sis_map);
1612                 }
1613         }
1614
1615         if (idx != sc->sis_cdata.sis_tx_cons) {
1616                 /* we freed up some buffers */
1617                 sc->sis_cdata.sis_tx_cons = idx;
1618                 ifp->if_flags &= ~IFF_OACTIVE;
1619         }
1620
1621         ifp->if_timer = (sc->sis_cdata.sis_tx_cnt == 0) ? 0 : 5;
1622 }
1623
1624 static void
1625 sis_tick(void *xsc)
1626 {
1627         struct sis_softc *sc = xsc;
1628         struct mii_data *mii;
1629         struct ifnet *ifp = &sc->arpcom.ac_if;
1630
1631         lwkt_serialize_enter(ifp->if_serializer);
1632
1633         mii = device_get_softc(sc->sis_miibus);
1634         mii_tick(mii);
1635
1636         if (!sc->sis_link) {
1637                 mii_pollstat(mii);
1638                 if (mii->mii_media_status & IFM_ACTIVE &&
1639                     IFM_SUBTYPE(mii->mii_media_active) != IFM_NONE)
1640                         sc->sis_link++;
1641                 if (!ifq_is_empty(&ifp->if_snd))
1642                         sis_start(ifp);
1643         }
1644
1645         callout_reset(&sc->sis_timer, hz, sis_tick, sc);
1646         lwkt_serialize_exit(ifp->if_serializer);
1647 }
1648
1649 #ifdef DEVICE_POLLING
1650
1651 static void
1652 sis_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
1653 {
1654         struct  sis_softc *sc = ifp->if_softc;
1655
1656         switch(cmd) {
1657         case POLL_REGISTER:
1658                 /* disable interrupts */
1659                 CSR_WRITE_4(sc, SIS_IER, 0);
1660                 break;
1661         case POLL_DEREGISTER:
1662                 /* enable interrupts */
1663                 CSR_WRITE_4(sc, SIS_IER, 1);
1664                 break;
1665         default:
1666                 /*
1667                  * On the sis, reading the status register also clears it.
1668                  * So before returning to intr mode we must make sure that all
1669                  * possible pending sources of interrupts have been served.
1670                  * In practice this means run to completion the *eof routines,
1671                  * and then call the interrupt routine
1672                  */
1673                 sc->rxcycles = count;
1674                 sis_rxeof(sc);
1675                 sis_txeof(sc);
1676                 if (!ifq_is_empty(&ifp->if_snd))
1677                         sis_start(ifp);
1678
1679                 if (sc->rxcycles > 0 || cmd == POLL_AND_CHECK_STATUS) {
1680                         uint32_t status;
1681
1682                         /* Reading the ISR register clears all interrupts. */
1683                         status = CSR_READ_4(sc, SIS_ISR);
1684
1685                         if (status & (SIS_ISR_RX_ERR|SIS_ISR_RX_OFLOW))
1686                                 sis_rxeoc(sc);
1687
1688                         if (status & (SIS_ISR_RX_IDLE))
1689                                 SIS_SETBIT(sc, SIS_CSR, SIS_CSR_RX_ENABLE);
1690
1691                         if (status & SIS_ISR_SYSERR) {
1692                                 sis_reset(sc);
1693                                 sis_init(sc);
1694                         }
1695                 }
1696                 break;
1697         }
1698 }
1699 #endif /* DEVICE_POLLING */
1700
1701 static void
1702 sis_intr(void *arg)
1703 {
1704         struct sis_softc *sc;
1705         struct ifnet *ifp;
1706         uint32_t status;
1707
1708         sc = arg;
1709         ifp = &sc->arpcom.ac_if;
1710
1711         /* Supress unwanted interrupts */
1712         if (!(ifp->if_flags & IFF_UP)) {
1713                 sis_stop(sc);
1714                 return;
1715         }
1716
1717         /* Disable interrupts. */
1718         CSR_WRITE_4(sc, SIS_IER, 0);
1719
1720         for (;;) {
1721                 /* Reading the ISR register clears all interrupts. */
1722                 status = CSR_READ_4(sc, SIS_ISR);
1723
1724                 if ((status & SIS_INTRS) == 0)
1725                         break;
1726
1727                 if (status &
1728                     (SIS_ISR_TX_DESC_OK | SIS_ISR_TX_ERR | SIS_ISR_TX_OK |
1729                      SIS_ISR_TX_IDLE) )
1730                         sis_txeof(sc);
1731
1732                 if (status &
1733                     (SIS_ISR_RX_DESC_OK | SIS_ISR_RX_OK | SIS_ISR_RX_IDLE))
1734                         sis_rxeof(sc);
1735
1736                 if (status & (SIS_ISR_RX_ERR | SIS_ISR_RX_OFLOW))
1737                         sis_rxeoc(sc);
1738
1739                 if (status & (SIS_ISR_RX_IDLE))
1740                         SIS_SETBIT(sc, SIS_CSR, SIS_CSR_RX_ENABLE);
1741
1742                 if (status & SIS_ISR_SYSERR) {
1743                         sis_reset(sc);
1744                         sis_init(sc);
1745                 }
1746         }
1747
1748         /* Re-enable interrupts. */
1749         CSR_WRITE_4(sc, SIS_IER, 1);
1750
1751         if (!ifq_is_empty(&ifp->if_snd))
1752                 sis_start(ifp);
1753 }
1754
1755 /*
1756  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
1757  * pointers to the fragment pointers.
1758  */
1759 static int
1760 sis_encap(struct sis_softc *sc, struct mbuf *m_head, uint32_t *txidx)
1761 {
1762         struct sis_desc *f = NULL;
1763         struct mbuf *m;
1764         int frag, cur, cnt = 0;
1765
1766         /*
1767          * If there's no way we can send any packets, return now.
1768          */
1769         if (SIS_TX_LIST_CNT - sc->sis_cdata.sis_tx_cnt < 2)
1770                 return (ENOBUFS);
1771
1772         /*
1773          * Start packing the mbufs in this chain into
1774          * the fragment pointers. Stop when we run out
1775          * of fragments or hit the end of the mbuf chain.
1776          */
1777         m = m_head;
1778         cur = frag = *txidx;
1779
1780         for (m = m_head; m != NULL; m = m->m_next) {
1781                 if (m->m_len != 0) {
1782                         if ((SIS_TX_LIST_CNT -
1783                             (sc->sis_cdata.sis_tx_cnt + cnt)) < 2)
1784                                 return(ENOBUFS);
1785                         f = &sc->sis_ldata.sis_tx_list[frag];
1786                         f->sis_ctl = SIS_CMDSTS_MORE | m->m_len;
1787                         bus_dmamap_create(sc->sis_tag, 0, &f->sis_map);
1788                         bus_dmamap_load(sc->sis_tag, f->sis_map,
1789                                         mtod(m, void *), m->m_len,
1790                                         sis_dma_map_desc_ptr, f, 0);
1791                         bus_dmamap_sync(sc->sis_tag, f->sis_map,
1792                                         BUS_DMASYNC_PREREAD);
1793                         if (cnt != 0)
1794                                 f->sis_ctl |= SIS_CMDSTS_OWN;
1795                         cur = frag;
1796                         SIS_INC(frag, SIS_TX_LIST_CNT);
1797                         cnt++;
1798                 }
1799         }
1800
1801         if (m != NULL)
1802                 return(ENOBUFS);
1803
1804         sc->sis_ldata.sis_tx_list[cur].sis_mbuf = m_head;
1805         sc->sis_ldata.sis_tx_list[cur].sis_ctl &= ~SIS_CMDSTS_MORE;
1806         sc->sis_ldata.sis_tx_list[*txidx].sis_ctl |= SIS_CMDSTS_OWN;
1807         sc->sis_cdata.sis_tx_cnt += cnt;
1808         *txidx = frag;
1809
1810         return(0);
1811 }
1812
1813 /*
1814  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
1815  * to the mbuf data regions directly in the transmit lists. We also save a
1816  * copy of the pointers since the transmit list fragment pointers are
1817  * physical addresses.
1818  */
1819
1820 static void
1821 sis_start(struct ifnet *ifp)
1822 {
1823         struct sis_softc *sc;
1824         struct mbuf *m_head = NULL;
1825         uint32_t idx;
1826         int need_trans;
1827
1828         sc = ifp->if_softc;
1829
1830         if (!sc->sis_link)
1831                 return;
1832
1833         idx = sc->sis_cdata.sis_tx_prod;
1834
1835         if (ifp->if_flags & IFF_OACTIVE)
1836                 return;
1837
1838         need_trans = 0;
1839         while(sc->sis_ldata.sis_tx_list[idx].sis_mbuf == NULL) {
1840                 m_head = ifq_poll(&ifp->if_snd);
1841                 if (m_head == NULL)
1842                         break;
1843
1844                 if (sis_encap(sc, m_head, &idx)) {
1845                         ifp->if_flags |= IFF_OACTIVE;
1846                         break;
1847                 }
1848                 ifq_dequeue(&ifp->if_snd, m_head);
1849                 need_trans = 1;
1850
1851                 /*
1852                  * If there's a BPF listener, bounce a copy of this frame
1853                  * to him.
1854                  */
1855                 BPF_MTAP(ifp, m_head);
1856         }
1857
1858         if (!need_trans)
1859                 return;
1860
1861         /* Transmit */
1862         sc->sis_cdata.sis_tx_prod = idx;
1863         SIS_SETBIT(sc, SIS_CSR, SIS_CSR_TX_ENABLE);
1864
1865         /*
1866          * Set a timeout in case the chip goes out to lunch.
1867          */
1868         ifp->if_timer = 5;
1869 }
1870
1871 static void
1872 sis_init(void *xsc)
1873 {
1874         struct sis_softc *sc = xsc;
1875         struct ifnet *ifp = &sc->arpcom.ac_if;
1876         struct mii_data *mii;
1877
1878         /*
1879          * Cancel pending I/O and free all RX/TX buffers.
1880          */
1881         sis_stop(sc);
1882
1883         mii = device_get_softc(sc->sis_miibus);
1884
1885         /* Set MAC address */
1886         if (sc->sis_type == SIS_TYPE_83815) {
1887                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, NS_FILTADDR_PAR0);
1888                 CSR_WRITE_4(sc, SIS_RXFILT_DATA,
1889                     ((uint16_t *)sc->arpcom.ac_enaddr)[0]);
1890                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, NS_FILTADDR_PAR1);
1891                 CSR_WRITE_4(sc, SIS_RXFILT_DATA,
1892                     ((uint16_t *)sc->arpcom.ac_enaddr)[1]);
1893                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, NS_FILTADDR_PAR2);
1894                 CSR_WRITE_4(sc, SIS_RXFILT_DATA,
1895                     ((uint16_t *)sc->arpcom.ac_enaddr)[2]);
1896         } else {
1897                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, SIS_FILTADDR_PAR0);
1898                 CSR_WRITE_4(sc, SIS_RXFILT_DATA,
1899                     ((uint16_t *)sc->arpcom.ac_enaddr)[0]);
1900                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, SIS_FILTADDR_PAR1);
1901                 CSR_WRITE_4(sc, SIS_RXFILT_DATA,
1902                     ((uint16_t *)sc->arpcom.ac_enaddr)[1]);
1903                 CSR_WRITE_4(sc, SIS_RXFILT_CTL, SIS_FILTADDR_PAR2);
1904                 CSR_WRITE_4(sc, SIS_RXFILT_DATA,
1905                     ((uint16_t *)sc->arpcom.ac_enaddr)[2]);
1906         }
1907
1908         /* Init circular RX list. */
1909         if (sis_list_rx_init(sc) == ENOBUFS) {
1910                 if_printf(ifp, "initialization failed: "
1911                           "no memory for rx buffers\n");
1912                 sis_stop(sc);
1913                 return;
1914         }
1915
1916         /*
1917          * Init tx descriptors.
1918          */
1919         sis_list_tx_init(sc);
1920
1921         /*
1922          * For the NatSemi chip, we have to explicitly enable the
1923          * reception of ARP frames, as well as turn on the 'perfect
1924          * match' filter where we store the station address, otherwise
1925          * we won't receive unicasts meant for this host.
1926          */
1927         if (sc->sis_type == SIS_TYPE_83815) {
1928                 SIS_SETBIT(sc, SIS_RXFILT_CTL, NS_RXFILTCTL_ARP);
1929                 SIS_SETBIT(sc, SIS_RXFILT_CTL, NS_RXFILTCTL_PERFECT);
1930         }
1931
1932          /* If we want promiscuous mode, set the allframes bit. */
1933         if (ifp->if_flags & IFF_PROMISC)
1934                 SIS_SETBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_ALLPHYS);
1935         else
1936                 SIS_CLRBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_ALLPHYS);
1937
1938         /*
1939          * Set the capture broadcast bit to capture broadcast frames.
1940          */
1941         if (ifp->if_flags & IFF_BROADCAST)
1942                 SIS_SETBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_BROAD);
1943         else
1944                 SIS_CLRBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_BROAD);
1945
1946         /*
1947          * Load the multicast filter.
1948          */
1949         if (sc->sis_type == SIS_TYPE_83815)
1950                 sis_setmulti_ns(sc);
1951         else
1952                 sis_setmulti_sis(sc);
1953
1954         /* Turn the receive filter on */
1955         SIS_SETBIT(sc, SIS_RXFILT_CTL, SIS_RXFILTCTL_ENABLE);
1956
1957         /*
1958          * Load the address of the RX and TX lists.
1959          */
1960         CSR_WRITE_4(sc, SIS_RX_LISTPTR, sc->sis_cdata.sis_rx_paddr);
1961         CSR_WRITE_4(sc, SIS_TX_LISTPTR, sc->sis_cdata.sis_tx_paddr);
1962
1963         /* SIS_CFG_EDB_MASTER_EN indicates the EDB bus is used instead of
1964          * the PCI bus. When this bit is set, the Max DMA Burst Size
1965          * for TX/RX DMA should be no larger than 16 double words.
1966          */
1967         if (CSR_READ_4(sc, SIS_CFG) & SIS_CFG_EDB_MASTER_EN)
1968                 CSR_WRITE_4(sc, SIS_RX_CFG, SIS_RXCFG64);
1969         else
1970                 CSR_WRITE_4(sc, SIS_RX_CFG, SIS_RXCFG256);
1971
1972         /* Accept Long Packets for VLAN support */
1973         SIS_SETBIT(sc, SIS_RX_CFG, SIS_RXCFG_RX_JABBER);
1974
1975         /* Set TX configuration */
1976         if (IFM_SUBTYPE(mii->mii_media_active) == IFM_10_T)
1977                 CSR_WRITE_4(sc, SIS_TX_CFG, SIS_TXCFG_10);
1978         else
1979                 CSR_WRITE_4(sc, SIS_TX_CFG, SIS_TXCFG_100);
1980
1981         /* Set full/half duplex mode. */
1982         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX) {
1983                 SIS_SETBIT(sc, SIS_TX_CFG,
1984                     (SIS_TXCFG_IGN_HBEAT|SIS_TXCFG_IGN_CARR));
1985                 SIS_SETBIT(sc, SIS_RX_CFG, SIS_RXCFG_RX_TXPKTS);
1986         } else {
1987                 SIS_CLRBIT(sc, SIS_TX_CFG,
1988                     (SIS_TXCFG_IGN_HBEAT|SIS_TXCFG_IGN_CARR));
1989                 SIS_CLRBIT(sc, SIS_RX_CFG, SIS_RXCFG_RX_TXPKTS);
1990         }
1991
1992         /*
1993          * Enable interrupts.
1994          */
1995         CSR_WRITE_4(sc, SIS_IMR, SIS_INTRS);
1996 #ifdef DEVICE_POLLING
1997         /*
1998          * ... only enable interrupts if we are not polling, make sure
1999          * they are off otherwise.
2000          */
2001         if (ifp->if_flags & IFF_POLLING)
2002                 CSR_WRITE_4(sc, SIS_IER, 0);
2003         else
2004 #endif /* DEVICE_POLLING */
2005         CSR_WRITE_4(sc, SIS_IER, 1);
2006
2007         /* Enable receiver and transmitter. */
2008         SIS_CLRBIT(sc, SIS_CSR, SIS_CSR_TX_DISABLE|SIS_CSR_RX_DISABLE);
2009         SIS_SETBIT(sc, SIS_CSR, SIS_CSR_RX_ENABLE);
2010
2011 #ifdef notdef
2012         mii_mediachg(mii);
2013 #endif
2014
2015         /*
2016          * Page 75 of the DP83815 manual recommends the
2017          * following register settings "for optimum
2018          * performance." Note however that at least three
2019          * of the registers are listed as "reserved" in
2020          * the register map, so who knows what they do.
2021          */
2022         if (sc->sis_type == SIS_TYPE_83815) {
2023                 CSR_WRITE_4(sc, NS_PHY_PAGE, 0x0001);
2024                 CSR_WRITE_4(sc, NS_PHY_CR, 0x189C);
2025                 CSR_WRITE_4(sc, NS_PHY_TDATA, 0x0000);
2026                 CSR_WRITE_4(sc, NS_PHY_DSPCFG, 0x5040);
2027                 CSR_WRITE_4(sc, NS_PHY_SDCFG, 0x008C);
2028         }
2029
2030         ifp->if_flags |= IFF_RUNNING;
2031         ifp->if_flags &= ~IFF_OACTIVE;
2032
2033         callout_reset(&sc->sis_timer, hz, sis_tick, sc);
2034 }
2035
2036 /*
2037  * Set media options.
2038  */
2039 static int
2040 sis_ifmedia_upd(struct ifnet *ifp)
2041 {
2042         struct sis_softc *sc;
2043         struct mii_data *mii;
2044
2045         sc = ifp->if_softc;
2046
2047         mii = device_get_softc(sc->sis_miibus);
2048         sc->sis_link = 0;
2049         if (mii->mii_instance) {
2050                 struct mii_softc        *miisc;
2051                 LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
2052                         mii_phy_reset(miisc);
2053         }
2054         mii_mediachg(mii);
2055
2056         return(0);
2057 }
2058
2059 /*
2060  * Report current media status.
2061  */
2062 static void
2063 sis_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
2064 {
2065         struct sis_softc *sc;
2066         struct mii_data *mii;
2067
2068         sc = ifp->if_softc;
2069
2070         mii = device_get_softc(sc->sis_miibus);
2071         mii_pollstat(mii);
2072         ifmr->ifm_active = mii->mii_media_active;
2073         ifmr->ifm_status = mii->mii_media_status;
2074 }
2075
2076 static int
2077 sis_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
2078 {
2079         struct sis_softc *sc = ifp->if_softc;
2080         struct ifreq *ifr = (struct ifreq *) data;
2081         struct mii_data *mii;
2082         int error = 0;
2083
2084         switch(command) {
2085         case SIOCSIFFLAGS:
2086                 if (ifp->if_flags & IFF_UP) {
2087                         sis_init(sc);
2088                 } else {
2089                         if (ifp->if_flags & IFF_RUNNING)
2090                                 sis_stop(sc);
2091                 }
2092                 error = 0;
2093                 break;
2094         case SIOCADDMULTI:
2095         case SIOCDELMULTI:
2096                 if (sc->sis_type == SIS_TYPE_83815)
2097                         sis_setmulti_ns(sc);
2098                 else
2099                         sis_setmulti_sis(sc);
2100                 error = 0;
2101                 break;
2102         case SIOCGIFMEDIA:
2103         case SIOCSIFMEDIA:
2104                 mii = device_get_softc(sc->sis_miibus);
2105                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
2106                 break;
2107         default:
2108                 error = ether_ioctl(ifp, command, data);
2109                 break;
2110         }
2111         return(error);
2112 }
2113
2114 static void
2115 sis_watchdog(struct ifnet *ifp)
2116 {
2117         struct sis_softc *sc;
2118
2119         sc = ifp->if_softc;
2120
2121         ifp->if_oerrors++;
2122         if_printf(ifp, "watchdog timeout\n");
2123
2124         sis_stop(sc);
2125         sis_reset(sc);
2126         sis_init(sc);
2127
2128         if (!ifq_is_empty(&ifp->if_snd))
2129                 sis_start(ifp);
2130 }
2131
2132 /*
2133  * Stop the adapter and free any mbufs allocated to the
2134  * RX and TX lists.
2135  */
2136 static void
2137 sis_stop(struct sis_softc *sc)
2138 {
2139         int i;
2140         struct ifnet *ifp;
2141
2142         ifp = &sc->arpcom.ac_if;
2143         ifp->if_timer = 0;
2144
2145         callout_stop(&sc->sis_timer);
2146
2147         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
2148         CSR_WRITE_4(sc, SIS_IER, 0);
2149         CSR_WRITE_4(sc, SIS_IMR, 0);
2150         SIS_SETBIT(sc, SIS_CSR, SIS_CSR_TX_DISABLE|SIS_CSR_RX_DISABLE);
2151         DELAY(1000);
2152         CSR_WRITE_4(sc, SIS_TX_LISTPTR, 0);
2153         CSR_WRITE_4(sc, SIS_RX_LISTPTR, 0);
2154
2155         sc->sis_link = 0;
2156
2157         /*
2158          * Free data in the RX lists.
2159          */
2160         for (i = 0; i < SIS_RX_LIST_CNT; i++) {
2161                 if (sc->sis_ldata.sis_rx_list[i].sis_mbuf != NULL) {
2162                         bus_dmamap_unload(sc->sis_tag,
2163                                           sc->sis_ldata.sis_rx_list[i].sis_map);
2164                         bus_dmamap_destroy(sc->sis_tag,
2165                                           sc->sis_ldata.sis_rx_list[i].sis_map);
2166                         m_freem(sc->sis_ldata.sis_rx_list[i].sis_mbuf);
2167                         sc->sis_ldata.sis_rx_list[i].sis_mbuf = NULL;
2168                 }
2169         }
2170         bzero(sc->sis_ldata.sis_rx_list, sizeof(sc->sis_ldata.sis_rx_list));
2171
2172         /*
2173          * Free the TX list buffers.
2174          */
2175         for (i = 0; i < SIS_TX_LIST_CNT; i++) {
2176                 if (sc->sis_ldata.sis_tx_list[i].sis_mbuf != NULL) {
2177                         bus_dmamap_unload(sc->sis_tag,
2178                                           sc->sis_ldata.sis_tx_list[i].sis_map);
2179                         bus_dmamap_destroy(sc->sis_tag,
2180                                           sc->sis_ldata.sis_tx_list[i].sis_map);
2181                         m_freem(sc->sis_ldata.sis_tx_list[i].sis_mbuf);
2182                         sc->sis_ldata.sis_tx_list[i].sis_mbuf = NULL;
2183                 }
2184         }
2185
2186         bzero(sc->sis_ldata.sis_tx_list, sizeof(sc->sis_ldata.sis_tx_list));
2187 }
2188
2189 /*
2190  * Stop all chip I/O so that the kernel's probe routines don't
2191  * get confused by errant DMAs when rebooting.
2192  */
2193 static void
2194 sis_shutdown(device_t dev)
2195 {
2196         struct sis_softc        *sc;
2197         struct ifnet *ifp;
2198
2199         sc = device_get_softc(dev);
2200         ifp = &sc->arpcom.ac_if;
2201         lwkt_serialize_enter(ifp->if_serializer);
2202         sis_reset(sc);
2203         sis_stop(sc);
2204         lwkt_serialize_exit(ifp->if_serializer);
2205 }
2206