sys/dev/netif/rl/if_rl.c

   1 /*
   2  * Copyright (c) 1997, 1998
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  *
  32  * $FreeBSD: src/sys/pci/if_rl.c,v 1.38.2.16 2003/03/05 18:42:33 njl Exp $
  33  * $DragonFly: src/sys/dev/netif/rl/if_rl.c,v 1.8 2004/03/14 15:36:51 joerg Exp $
  34  *
  35  * $FreeBSD: src/sys/pci/if_rl.c,v 1.38.2.16 2003/03/05 18:42:33 njl Exp $
  36  */
  37
  38 /*
  39  * RealTek 8129/8139 PCI NIC driver
  40  *
  41  * Supports several extremely cheap PCI 10/100 adapters based on
  42  * the RealTek chipset. Datasheets can be obtained from
  43  * www.realtek.com.tw.
  44  *
  45  * Written by Bill Paul <wpaul@ctr.columbia.edu>
  46  * Electrical Engineering Department
  47  * Columbia University, New York City
  48  */
  49
  50 /*
  51  * The RealTek 8139 PCI NIC redefines the meaning of 'low end.' This is
  52  * probably the worst PCI ethernet controller ever made, with the possible
  53  * exception of the FEAST chip made by SMC. The 8139 supports bus-master
  54  * DMA, but it has a terrible interface that nullifies any performance
  55  * gains that bus-master DMA usually offers.
  56  *
  57  * For transmission, the chip offers a series of four TX descriptor
  58  * registers. Each transmit frame must be in a contiguous buffer, aligned
  59  * on a longword (32-bit) boundary. This means we almost always have to
  60  * do mbuf copies in order to transmit a frame, except in the unlikely
  61  * case where a) the packet fits into a single mbuf, and b) the packet
  62  * is 32-bit aligned within the mbuf's data area. The presence of only
  63  * four descriptor registers means that we can never have more than four
  64  * packets queued for transmission at any one time.
  65  *
  66  * Reception is not much better. The driver has to allocate a single large
  67  * buffer area (up to 64K in size) into which the chip will DMA received
  68  * frames. Because we don't know where within this region received packets
  69  * will begin or end, we have no choice but to copy data from the buffer
  70  * area into mbufs in order to pass the packets up to the higher protocol
  71  * levels.
  72  *
  73  * It's impossible given this rotten design to really achieve decent
  74  * performance at 100Mbps, unless you happen to have a 400Mhz PII or
  75  * some equally overmuscled CPU to drive it.
  76  *
  77  * On the bright side, the 8139 does have a built-in PHY, although
  78  * rather than using an MDIO serial interface like most other NICs, the
  79  * PHY registers are directly accessible through the 8139's register
  80  * space. The 8139 supports autonegotiation, as well as a 64-bit multicast
  81  * filter.
  82  *
  83  * The 8129 chip is an older version of the 8139 that uses an external PHY
  84  * chip. The 8129 has a serial MDIO interface for accessing the MII where
  85  * the 8139 lets you directly access the on-board PHY registers. We need
  86  * to select which interface to use depending on the chip type.
  87  */
  88
  89 #include <sys/param.h>
  90 #include <sys/systm.h>
  91 #include <sys/sockio.h>
  92 #include <sys/mbuf.h>
  93 #include <sys/malloc.h>
  94 #include <sys/kernel.h>
  95 #include <sys/socket.h>
  96
  97 #include <net/if.h>
  98 #include <net/if_arp.h>
  99 #include <net/ethernet.h>
 100 #include <net/if_dl.h>
 101 #include <net/if_media.h>
 102
 103 #include <net/bpf.h>
 104
 105 #include <vm/vm.h>              /* for vtophys */
 106 #include <vm/pmap.h>            /* for vtophys */
 107 #include <machine/clock.h>      /* for DELAY */
 108 #include <machine/bus_pio.h>
 109 #include <machine/bus_memio.h>
 110 #include <machine/bus.h>
 111 #include <machine/resource.h>
 112 #include <sys/bus.h>
 113 #include <sys/rman.h>
 114
 115 #include "../mii_layer/mii.h"
 116 #include "../mii_layer/miivar.h"
 117
 118 #include <bus/pci/pcireg.h>
 119 #include <bus/pci/pcivar.h>
 120
 121 /* "controller miibus0" required.  See GENERIC if you get errors here. */
 122 #include "miibus_if.h"
 123
 124 /*
 125  * Default to using PIO access for this driver. On SMP systems,
 126  * there appear to be problems with memory mapped mode: it looks like
 127  * doing too many memory mapped access back to back in rapid succession
 128  * can hang the bus. I'm inclined to blame this on crummy design/construction
 129  * on the part of RealTek. Memory mapped mode does appear to work on
 130  * uniprocessor systems though.
 131  */
 132 #define RL_USEIOSPACE
 133
 134 #include "if_rlreg.h"
 135
 136 /*
 137  * Various supported device vendors/types and their names.
 138  */
 139 static struct rl_type rl_devs[] = {
 140         { RT_VENDORID, RT_DEVICEID_8129,
 141                 "RealTek 8129 10/100BaseTX" },
 142         { RT_VENDORID, RT_DEVICEID_8139,
 143                 "RealTek 8139 10/100BaseTX" },
 144         { ACCTON_VENDORID, ACCTON_DEVICEID_5030,
 145                 "Accton MPX 5030/5038 10/100BaseTX" },
 146         { DELTA_VENDORID, DELTA_DEVICEID_8139,
 147                 "Delta Electronics 8139 10/100BaseTX" },
 148         { ADDTRON_VENDORID, ADDTRON_DEVICEID_8139,
 149                 "Addtron Technolgy 8139 10/100BaseTX" },
 150         { DLINK_VENDORID, DLINK_DEVICEID_530TXPLUS,
 151                 "D-Link DFE-530TX+ 10/100BaseTX" },
 152         { NORTEL_VENDORID, ACCTON_DEVICEID_5030,
 153                 "Nortel Networks 10/100BaseTX" },
 154         { PEPPERCON_VENDORID, PEPPERCON_DEVICEID_ROLF,
 155                 "Peppercon AG ROL/F" },
 156         { 0, 0, NULL }
 157 };
 158
 159 static int rl_probe             (device_t);
 160 static int rl_attach            (device_t);
 161 static int rl_detach            (device_t);
 162
 163 static int rl_encap             (struct rl_softc *, struct mbuf * );
 164
 165 static void rl_rxeof            (struct rl_softc *);
 166 static void rl_txeof            (struct rl_softc *);
 167 static void rl_intr             (void *);
 168 static void rl_tick             (void *);
 169 static void rl_start            (struct ifnet *);
 170 static int rl_ioctl             (struct ifnet *, u_long, caddr_t);
 171 static void rl_init             (void *);
 172 static void rl_stop             (struct rl_softc *);
 173 static void rl_watchdog         (struct ifnet *);
 174 static int rl_suspend           (device_t);
 175 static int rl_resume            (device_t);
 176 static void rl_shutdown         (device_t);
 177 static int rl_ifmedia_upd       (struct ifnet *);
 178 static void rl_ifmedia_sts      (struct ifnet *, struct ifmediareq *);
 179
 180 static void rl_eeprom_putbyte   (struct rl_softc *, int);
 181 static void rl_eeprom_getword   (struct rl_softc *, int, u_int16_t *);
 182 static void rl_read_eeprom      (struct rl_softc *, caddr_t,
 183                                         int, int, int);
 184 static void rl_mii_sync         (struct rl_softc *);
 185 static void rl_mii_send         (struct rl_softc *, u_int32_t, int);
 186 static int rl_mii_readreg       (struct rl_softc *, struct rl_mii_frame *);
 187 static int rl_mii_writereg      (struct rl_softc *, struct rl_mii_frame *);
 188
 189 static int rl_miibus_readreg    (device_t, int, int);
 190 static int rl_miibus_writereg   (device_t, int, int, int);
 191 static void rl_miibus_statchg   (device_t);
 192
 193 static u_int8_t rl_calchash     (caddr_t);
 194 static void rl_setmulti         (struct rl_softc *);
 195 static void rl_reset            (struct rl_softc *);
 196 static int rl_list_tx_init      (struct rl_softc *);
 197
 198 #ifdef RL_USEIOSPACE
 199 #define RL_RES                  SYS_RES_IOPORT
 200 #define RL_RID                  RL_PCI_LOIO
 201 #else
 202 #define RL_RES                  SYS_RES_MEMORY
 203 #define RL_RID                  RL_PCI_LOMEM
 204 #endif
 205
 206 static device_method_t rl_methods[] = {
 207         /* Device interface */
 208         DEVMETHOD(device_probe,         rl_probe),
 209         DEVMETHOD(device_attach,        rl_attach),
 210         DEVMETHOD(device_detach,        rl_detach),
 211         DEVMETHOD(device_suspend,       rl_suspend),
 212         DEVMETHOD(device_resume,        rl_resume),
 213         DEVMETHOD(device_shutdown,      rl_shutdown),
 214
 215         /* bus interface */
 216         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 217         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 218
 219         /* MII interface */
 220         DEVMETHOD(miibus_readreg,       rl_miibus_readreg),
 221         DEVMETHOD(miibus_writereg,      rl_miibus_writereg),
 222         DEVMETHOD(miibus_statchg,       rl_miibus_statchg),
 223
 224         { 0, 0 }
 225 };
 226
 227 static driver_t rl_driver = {
 228         "rl",
 229         rl_methods,
 230         sizeof(struct rl_softc)
 231 };
 232
 233 static devclass_t rl_devclass;
 234
 235 DECLARE_DUMMY_MODULE(if_rl);
 236 DRIVER_MODULE(if_rl, pci, rl_driver, rl_devclass, 0, 0);
 237 DRIVER_MODULE(miibus, rl, miibus_driver, miibus_devclass, 0, 0);
 238
 239 #define EE_SET(x)                                       \
 240         CSR_WRITE_1(sc, RL_EECMD,                       \
 241                 CSR_READ_1(sc, RL_EECMD) | x)
 242
 243 #define EE_CLR(x)                                       \
 244         CSR_WRITE_1(sc, RL_EECMD,                       \
 245                 CSR_READ_1(sc, RL_EECMD) & ~x)
 246
 247 /*
 248  * Send a read command and address to the EEPROM, check for ACK.
 249  */
 250 static void rl_eeprom_putbyte(sc, addr)
 251         struct rl_softc         *sc;
 252         int                     addr;
 253 {
 254         int             d, i;
 255
 256         d = addr | RL_EECMD_READ;
 257
 258         /*
 259          * Feed in each bit and strobe the clock.
 260          */
 261         for (i = 0x400; i; i >>= 1) {
 262                 if (d & i) {
 263                         EE_SET(RL_EE_DATAIN);
 264                 } else {
 265                         EE_CLR(RL_EE_DATAIN);
 266                 }
 267                 DELAY(100);
 268                 EE_SET(RL_EE_CLK);
 269                 DELAY(150);
 270                 EE_CLR(RL_EE_CLK);
 271                 DELAY(100);
 272         }
 273
 274         return;
 275 }
 276
 277 /*
 278  * Read a word of data stored in the EEPROM at address 'addr.'
 279  */
 280 static void rl_eeprom_getword(sc, addr, dest)
 281         struct rl_softc         *sc;
 282         int                     addr;
 283         u_int16_t               *dest;
 284 {
 285         int             i;
 286         u_int16_t               word = 0;
 287
 288         /* Enter EEPROM access mode. */
 289         CSR_WRITE_1(sc, RL_EECMD, RL_EEMODE_PROGRAM|RL_EE_SEL);
 290
 291         /*
 292          * Send address of word we want to read.
 293          */
 294         rl_eeprom_putbyte(sc, addr);
 295
 296         CSR_WRITE_1(sc, RL_EECMD, RL_EEMODE_PROGRAM|RL_EE_SEL);
 297
 298         /*
 299          * Start reading bits from EEPROM.
 300          */
 301         for (i = 0x8000; i; i >>= 1) {
 302                 EE_SET(RL_EE_CLK);
 303                 DELAY(100);
 304                 if (CSR_READ_1(sc, RL_EECMD) & RL_EE_DATAOUT)
 305                         word |= i;
 306                 EE_CLR(RL_EE_CLK);
 307                 DELAY(100);
 308         }
 309
 310         /* Turn off EEPROM access mode. */
 311         CSR_WRITE_1(sc, RL_EECMD, RL_EEMODE_OFF);
 312
 313         *dest = word;
 314
 315         return;
 316 }
 317
 318 /*
 319  * Read a sequence of words from the EEPROM.
 320  */
 321 static void rl_read_eeprom(sc, dest, off, cnt, swap)
 322         struct rl_softc         *sc;
 323         caddr_t                 dest;
 324         int                     off;
 325         int                     cnt;
 326         int                     swap;
 327 {
 328         int                     i;
 329         u_int16_t               word = 0, *ptr;
 330
 331         for (i = 0; i < cnt; i++) {
 332                 rl_eeprom_getword(sc, off + i, &word);
 333                 ptr = (u_int16_t *)(dest + (i * 2));
 334                 if (swap)
 335                         *ptr = ntohs(word);
 336                 else
 337                         *ptr = word;
 338         }
 339
 340         return;
 341 }
 342
 343
 344 /*
 345  * MII access routines are provided for the 8129, which
 346  * doesn't have a built-in PHY. For the 8139, we fake things
 347  * up by diverting rl_phy_readreg()/rl_phy_writereg() to the
 348  * direct access PHY registers.
 349  */
 350 #define MII_SET(x)                                      \
 351         CSR_WRITE_1(sc, RL_MII,                         \
 352                 CSR_READ_1(sc, RL_MII) | x)
 353
 354 #define MII_CLR(x)                                      \
 355         CSR_WRITE_1(sc, RL_MII,                         \
 356                 CSR_READ_1(sc, RL_MII) & ~x)
 357
 358 /*
 359  * Sync the PHYs by setting data bit and strobing the clock 32 times.
 360  */
 361 static void rl_mii_sync(sc)
 362         struct rl_softc         *sc;
 363 {
 364         int             i;
 365
 366         MII_SET(RL_MII_DIR|RL_MII_DATAOUT);
 367
 368         for (i = 0; i < 32; i++) {
 369                 MII_SET(RL_MII_CLK);
 370                 DELAY(1);
 371                 MII_CLR(RL_MII_CLK);
 372                 DELAY(1);
 373         }
 374
 375         return;
 376 }
 377
 378 /*
 379  * Clock a series of bits through the MII.
 380  */
 381 static void rl_mii_send(sc, bits, cnt)
 382         struct rl_softc         *sc;
 383         u_int32_t               bits;
 384         int                     cnt;
 385 {
 386         int                     i;
 387
 388         MII_CLR(RL_MII_CLK);
 389
 390         for (i = (0x1 << (cnt - 1)); i; i >>= 1) {
 391                 if (bits & i) {
 392                         MII_SET(RL_MII_DATAOUT);
 393                 } else {
 394                         MII_CLR(RL_MII_DATAOUT);
 395                 }
 396                 DELAY(1);
 397                 MII_CLR(RL_MII_CLK);
 398                 DELAY(1);
 399                 MII_SET(RL_MII_CLK);
 400         }
 401 }
 402
 403 /*
 404  * Read an PHY register through the MII.
 405  */
 406 static int rl_mii_readreg(sc, frame)
 407         struct rl_softc         *sc;
 408         struct rl_mii_frame     *frame;
 409
 410 {
 411         int                     i, ack, s;
 412
 413         s = splimp();
 414
 415         /*
 416          * Set up frame for RX.
 417          */
 418         frame->mii_stdelim = RL_MII_STARTDELIM;
 419         frame->mii_opcode = RL_MII_READOP;
 420         frame->mii_turnaround = 0;
 421         frame->mii_data = 0;
 422
 423         CSR_WRITE_2(sc, RL_MII, 0);
 424
 425         /*
 426          * Turn on data xmit.
 427          */
 428         MII_SET(RL_MII_DIR);
 429
 430         rl_mii_sync(sc);
 431
 432         /*
 433          * Send command/address info.
 434          */
 435         rl_mii_send(sc, frame->mii_stdelim, 2);
 436         rl_mii_send(sc, frame->mii_opcode, 2);
 437         rl_mii_send(sc, frame->mii_phyaddr, 5);
 438         rl_mii_send(sc, frame->mii_regaddr, 5);
 439
 440         /* Idle bit */
 441         MII_CLR((RL_MII_CLK|RL_MII_DATAOUT));
 442         DELAY(1);
 443         MII_SET(RL_MII_CLK);
 444         DELAY(1);
 445
 446         /* Turn off xmit. */
 447         MII_CLR(RL_MII_DIR);
 448
 449         /* Check for ack */
 450         MII_CLR(RL_MII_CLK);
 451         DELAY(1);
 452         ack = CSR_READ_2(sc, RL_MII) & RL_MII_DATAIN;
 453         MII_SET(RL_MII_CLK);
 454         DELAY(1);
 455
 456         /*
 457          * Now try reading data bits. If the ack failed, we still
 458          * need to clock through 16 cycles to keep the PHY(s) in sync.
 459          */
 460         if (ack) {
 461                 for(i = 0; i < 16; i++) {
 462                         MII_CLR(RL_MII_CLK);
 463                         DELAY(1);
 464                         MII_SET(RL_MII_CLK);
 465                         DELAY(1);
 466                 }
 467                 goto fail;
 468         }
 469
 470         for (i = 0x8000; i; i >>= 1) {
 471                 MII_CLR(RL_MII_CLK);
 472                 DELAY(1);
 473                 if (!ack) {
 474                         if (CSR_READ_2(sc, RL_MII) & RL_MII_DATAIN)
 475                                 frame->mii_data |= i;
 476                         DELAY(1);
 477                 }
 478                 MII_SET(RL_MII_CLK);
 479                 DELAY(1);
 480         }
 481
 482 fail:
 483
 484         MII_CLR(RL_MII_CLK);
 485         DELAY(1);
 486         MII_SET(RL_MII_CLK);
 487         DELAY(1);
 488
 489         splx(s);
 490
 491         if (ack)
 492                 return(1);
 493         return(0);
 494 }
 495
 496 /*
 497  * Write to a PHY register through the MII.
 498  */
 499 static int rl_mii_writereg(sc, frame)
 500         struct rl_softc         *sc;
 501         struct rl_mii_frame     *frame;
 502
 503 {
 504         int                     s;
 505
 506         s = splimp();
 507         /*
 508          * Set up frame for TX.
 509          */
 510
 511         frame->mii_stdelim = RL_MII_STARTDELIM;
 512         frame->mii_opcode = RL_MII_WRITEOP;
 513         frame->mii_turnaround = RL_MII_TURNAROUND;
 514
 515         /*
 516          * Turn on data output.
 517          */
 518         MII_SET(RL_MII_DIR);
 519
 520         rl_mii_sync(sc);
 521
 522         rl_mii_send(sc, frame->mii_stdelim, 2);
 523         rl_mii_send(sc, frame->mii_opcode, 2);
 524         rl_mii_send(sc, frame->mii_phyaddr, 5);
 525         rl_mii_send(sc, frame->mii_regaddr, 5);
 526         rl_mii_send(sc, frame->mii_turnaround, 2);
 527         rl_mii_send(sc, frame->mii_data, 16);
 528
 529         /* Idle bit. */
 530         MII_SET(RL_MII_CLK);
 531         DELAY(1);
 532         MII_CLR(RL_MII_CLK);
 533         DELAY(1);
 534
 535         /*
 536          * Turn off xmit.
 537          */
 538         MII_CLR(RL_MII_DIR);
 539
 540         splx(s);
 541
 542         return(0);
 543 }
 544
 545 static int rl_miibus_readreg(dev, phy, reg)
 546         device_t                dev;
 547         int                     phy, reg;
 548 {
 549         struct rl_softc         *sc;
 550         struct rl_mii_frame     frame;
 551         u_int16_t               rval = 0;
 552         u_int16_t               rl8139_reg = 0;
 553
 554         sc = device_get_softc(dev);
 555
 556         if (sc->rl_type == RL_8139) {
 557                 /* Pretend the internal PHY is only at address 0 */
 558                 if (phy)
 559                         return(0);
 560                 switch(reg) {
 561                 case MII_BMCR:
 562                         rl8139_reg = RL_BMCR;
 563                         break;
 564                 case MII_BMSR:
 565                         rl8139_reg = RL_BMSR;
 566                         break;
 567                 case MII_ANAR:
 568                         rl8139_reg = RL_ANAR;
 569                         break;
 570                 case MII_ANER:
 571                         rl8139_reg = RL_ANER;
 572                         break;
 573                 case MII_ANLPAR:
 574                         rl8139_reg = RL_LPAR;
 575                         break;
 576                 case MII_PHYIDR1:
 577                 case MII_PHYIDR2:
 578                         return(0);
 579                         break;
 580                 /*
 581                  * Allow the rlphy driver to read the media status
 582                  * register. If we have a link partner which does not
 583                  * support NWAY, this is the register which will tell
 584                  * us the results of parallel detection.
 585                  */
 586                 case RL_MEDIASTAT:
 587                         rval = CSR_READ_1(sc, RL_MEDIASTAT);
 588                         return(rval);
 589                         break;
 590                 default:
 591                         printf("rl%d: bad phy register\n", sc->rl_unit);
 592                         return(0);
 593                 }
 594                 rval = CSR_READ_2(sc, rl8139_reg);
 595                 return(rval);
 596         }
 597
 598         bzero((char *)&frame, sizeof(frame));
 599
 600         frame.mii_phyaddr = phy;
 601         frame.mii_regaddr = reg;
 602         rl_mii_readreg(sc, &frame);
 603
 604         return(frame.mii_data);
 605 }
 606
 607 static int rl_miibus_writereg(dev, phy, reg, data)
 608         device_t                dev;
 609         int                     phy, reg, data;
 610 {
 611         struct rl_softc         *sc;
 612         struct rl_mii_frame     frame;
 613         u_int16_t               rl8139_reg = 0;
 614
 615         sc = device_get_softc(dev);
 616
 617         if (sc->rl_type == RL_8139) {
 618                 /* Pretend the internal PHY is only at address 0 */
 619                 if (phy)
 620                         return(0);
 621                 switch(reg) {
 622                 case MII_BMCR:
 623                         rl8139_reg = RL_BMCR;
 624                         break;
 625                 case MII_BMSR:
 626                         rl8139_reg = RL_BMSR;
 627                         break;
 628                 case MII_ANAR:
 629                         rl8139_reg = RL_ANAR;
 630                         break;
 631                 case MII_ANER:
 632                         rl8139_reg = RL_ANER;
 633                         break;
 634                 case MII_ANLPAR:
 635                         rl8139_reg = RL_LPAR;
 636                         break;
 637                 case MII_PHYIDR1:
 638                 case MII_PHYIDR2:
 639                         return(0);
 640                         break;
 641                 default:
 642                         printf("rl%d: bad phy register\n", sc->rl_unit);
 643                         return(0);
 644                 }
 645                 CSR_WRITE_2(sc, rl8139_reg, data);
 646                 return(0);
 647         }
 648
 649         bzero((char *)&frame, sizeof(frame));
 650
 651         frame.mii_phyaddr = phy;
 652         frame.mii_regaddr = reg;
 653         frame.mii_data = data;
 654
 655         rl_mii_writereg(sc, &frame);
 656
 657         return(0);
 658 }
 659
 660 static void rl_miibus_statchg(dev)
 661         device_t                dev;
 662 {
 663         return;
 664 }
 665
 666 /*
 667  * Calculate CRC of a multicast group address, return the upper 6 bits.
 668  */
 669 static u_int8_t rl_calchash(addr)
 670         caddr_t                 addr;
 671 {
 672         u_int32_t               crc, carry;
 673         int                     i, j;
 674         u_int8_t                c;
 675
 676         /* Compute CRC for the address value. */
 677         crc = 0xFFFFFFFF; /* initial value */
 678
 679         for (i = 0; i < 6; i++) {
 680                 c = *(addr + i);
 681                 for (j = 0; j < 8; j++) {
 682                         carry = ((crc & 0x80000000) ? 1 : 0) ^ (c & 0x01);
 683                         crc <<= 1;
 684                         c >>= 1;
 685                         if (carry)
 686                                 crc = (crc ^ 0x04c11db6) | carry;
 687                 }
 688         }
 689
 690         /* return the filter bit position */
 691         return(crc >> 26);
 692 }
 693
 694 /*
 695  * Program the 64-bit multicast hash filter.
 696  */
 697 static void rl_setmulti(sc)
 698         struct rl_softc         *sc;
 699 {
 700         struct ifnet            *ifp;
 701         int                     h = 0;
 702         u_int32_t               hashes[2] = { 0, 0 };
 703         struct ifmultiaddr      *ifma;
 704         u_int32_t               rxfilt;
 705         int                     mcnt = 0;
 706
 707         ifp = &sc->arpcom.ac_if;
 708
 709         rxfilt = CSR_READ_4(sc, RL_RXCFG);
 710
 711         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
 712                 rxfilt |= RL_RXCFG_RX_MULTI;
 713                 CSR_WRITE_4(sc, RL_RXCFG, rxfilt);
 714                 CSR_WRITE_4(sc, RL_MAR0, 0xFFFFFFFF);
 715                 CSR_WRITE_4(sc, RL_MAR4, 0xFFFFFFFF);
 716                 return;
 717         }
 718
 719         /* first, zot all the existing hash bits */
 720         CSR_WRITE_4(sc, RL_MAR0, 0);
 721         CSR_WRITE_4(sc, RL_MAR4, 0);
 722
 723         /* now program new ones */
 724         for (ifma = ifp->if_multiaddrs.lh_first; ifma != NULL;
 725                                 ifma = ifma->ifma_link.le_next) {
 726                 if (ifma->ifma_addr->sa_family != AF_LINK)
 727                         continue;
 728                 h = rl_calchash(LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 729                 if (h < 32)
 730                         hashes[0] |= (1 << h);
 731                 else
 732                         hashes[1] |= (1 << (h - 32));
 733                 mcnt++;
 734         }
 735
 736         if (mcnt)
 737                 rxfilt |= RL_RXCFG_RX_MULTI;
 738         else
 739                 rxfilt &= ~RL_RXCFG_RX_MULTI;
 740
 741         CSR_WRITE_4(sc, RL_RXCFG, rxfilt);
 742         CSR_WRITE_4(sc, RL_MAR0, hashes[0]);
 743         CSR_WRITE_4(sc, RL_MAR4, hashes[1]);
 744
 745         return;
 746 }
 747
 748 static void rl_reset(sc)
 749         struct rl_softc         *sc;
 750 {
 751         int             i;
 752
 753         CSR_WRITE_1(sc, RL_COMMAND, RL_CMD_RESET);
 754
 755         for (i = 0; i < RL_TIMEOUT; i++) {
 756                 DELAY(10);
 757                 if (!(CSR_READ_1(sc, RL_COMMAND) & RL_CMD_RESET))
 758                         break;
 759         }
 760         if (i == RL_TIMEOUT)
 761                 printf("rl%d: reset never completed!\n", sc->rl_unit);
 762
 763         return;
 764 }
 765
 766 /*
 767  * Probe for a RealTek 8129/8139 chip. Check the PCI vendor and device
 768  * IDs against our list and return a device name if we find a match.
 769  */
 770 static int rl_probe(dev)
 771         device_t                dev;
 772 {
 773         struct rl_type          *t;
 774
 775         t = rl_devs;
 776
 777         while(t->rl_name != NULL) {
 778                 if ((pci_get_vendor(dev) == t->rl_vid) &&
 779                     (pci_get_device(dev) == t->rl_did)) {
 780                         device_set_desc(dev, t->rl_name);
 781                         return(0);
 782                 }
 783                 t++;
 784         }
 785
 786         return(ENXIO);
 787 }
 788
 789 /*
 790  * Attach the interface. Allocate softc structures, do ifmedia
 791  * setup and ethernet/BPF attach.
 792  */
 793 static int rl_attach(dev)
 794         device_t                dev;
 795 {
 796         int                     s;
 797         u_char                  eaddr[ETHER_ADDR_LEN];
 798         u_int32_t               command;
 799         struct rl_softc         *sc;
 800         struct ifnet            *ifp;
 801         u_int16_t               rl_did = 0;
 802         int                     unit, error = 0, rid;
 803
 804         s = splimp();
 805
 806         sc = device_get_softc(dev);
 807         unit = device_get_unit(dev);
 808         bzero(sc, sizeof(struct rl_softc));
 809
 810         /*
 811          * Handle power management nonsense.
 812          */
 813
 814         command = pci_read_config(dev, RL_PCI_CAPID, 4) & 0x000000FF;
 815         if (command == 0x01) {
 816
 817                 command = pci_read_config(dev, RL_PCI_PWRMGMTCTRL, 4);
 818                 if (command & RL_PSTATE_MASK) {
 819                         u_int32_t               iobase, membase, irq;
 820
 821                         /* Save important PCI config data. */
 822                         iobase = pci_read_config(dev, RL_PCI_LOIO, 4);
 823                         membase = pci_read_config(dev, RL_PCI_LOMEM, 4);
 824                         irq = pci_read_config(dev, RL_PCI_INTLINE, 4);
 825
 826                         /* Reset the power state. */
 827                         printf("rl%d: chip is is in D%d power mode "
 828                         "-- setting to D0\n", unit, command & RL_PSTATE_MASK);
 829                         command &= 0xFFFFFFFC;
 830                         pci_write_config(dev, RL_PCI_PWRMGMTCTRL, command, 4);
 831
 832                         /* Restore PCI config data. */
 833                         pci_write_config(dev, RL_PCI_LOIO, iobase, 4);
 834                         pci_write_config(dev, RL_PCI_LOMEM, membase, 4);
 835                         pci_write_config(dev, RL_PCI_INTLINE, irq, 4);
 836                 }
 837         }
 838
 839         /*
 840          * Map control/status registers.
 841          */
 842         command = pci_read_config(dev, PCIR_COMMAND, 4);
 843         command |= (PCIM_CMD_PORTEN|PCIM_CMD_MEMEN|PCIM_CMD_BUSMASTEREN);
 844         pci_write_config(dev, PCIR_COMMAND, command, 4);
 845         command = pci_read_config(dev, PCIR_COMMAND, 4);
 846
 847 #ifdef RL_USEIOSPACE
 848         if (!(command & PCIM_CMD_PORTEN)) {
 849                 printf("rl%d: failed to enable I/O ports!\n", unit);
 850                 error = ENXIO;
 851                 goto fail;
 852         }
 853 #else
 854         if (!(command & PCIM_CMD_MEMEN)) {
 855                 printf("rl%d: failed to enable memory mapping!\n", unit);
 856                 error = ENXIO;
 857                 goto fail;
 858         }
 859 #endif
 860
 861         rid = RL_RID;
 862         sc->rl_res = bus_alloc_resource(dev, RL_RES, &rid,
 863             0, ~0, 1, RF_ACTIVE);
 864
 865         if (sc->rl_res == NULL) {
 866                 printf ("rl%d: couldn't map ports/memory\n", unit);
 867                 error = ENXIO;
 868                 goto fail;
 869         }
 870
 871         sc->rl_btag = rman_get_bustag(sc->rl_res);
 872         sc->rl_bhandle = rman_get_bushandle(sc->rl_res);
 873
 874         rid = 0;
 875         sc->rl_irq = bus_alloc_resource(dev, SYS_RES_IRQ, &rid, 0, ~0, 1,
 876             RF_SHAREABLE | RF_ACTIVE);
 877
 878         if (sc->rl_irq == NULL) {
 879                 printf("rl%d: couldn't map interrupt\n", unit);
 880                 bus_release_resource(dev, RL_RES, RL_RID, sc->rl_res);
 881                 error = ENXIO;
 882                 goto fail;
 883         }
 884
 885         error = bus_setup_intr(dev, sc->rl_irq, INTR_TYPE_NET,
 886             rl_intr, sc, &sc->rl_intrhand);
 887
 888         if (error) {
 889                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->rl_irq);
 890                 bus_release_resource(dev, RL_RES, RL_RID, sc->rl_res);
 891                 printf("rl%d: couldn't set up irq\n", unit);
 892                 goto fail;
 893         }
 894
 895         callout_handle_init(&sc->rl_stat_ch);
 896
 897         /* Reset the adapter. */
 898         rl_reset(sc);
 899
 900         /*
 901          * Get station address from the EEPROM.
 902          */
 903         rl_read_eeprom(sc, (caddr_t)&eaddr, RL_EE_EADDR, 3, 0);
 904
 905         /*
 906          * A RealTek chip was detected. Inform the world.
 907          */
 908         printf("rl%d: Ethernet address: %6D\n", unit, eaddr, ":");
 909
 910         sc->rl_unit = unit;
 911
 912         /*
 913          * Now read the exact device type from the EEPROM to find
 914          * out if it's an 8129 or 8139.
 915          */
 916         rl_read_eeprom(sc, (caddr_t)&rl_did, RL_EE_PCI_DID, 1, 0);
 917
 918         if (rl_did == RT_DEVICEID_8139 || rl_did == ACCTON_DEVICEID_5030 ||
 919             rl_did == DELTA_DEVICEID_8139 || rl_did == ADDTRON_DEVICEID_8139 ||
 920             rl_did == DLINK_DEVICEID_530TXPLUS)
 921                 sc->rl_type = RL_8139;
 922         else if (rl_did == RT_DEVICEID_8129)
 923                 sc->rl_type = RL_8129;
 924         else {
 925                 printf("rl%d: unknown device ID: %x\n", unit, rl_did);
 926                 bus_teardown_intr(dev, sc->rl_irq, sc->rl_intrhand);
 927                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->rl_irq);
 928                 bus_release_resource(dev, RL_RES, RL_RID, sc->rl_res);
 929                 error = ENXIO;
 930                 goto fail;
 931         }
 932
 933         sc->rl_cdata.rl_rx_buf = contigmalloc(RL_RXBUFLEN + 1518, M_DEVBUF,
 934                 M_NOWAIT, 0, 0xffffffff, PAGE_SIZE, 0);
 935
 936         if (sc->rl_cdata.rl_rx_buf == NULL) {
 937                 printf("rl%d: no memory for list buffers!\n", unit);
 938                 bus_teardown_intr(dev, sc->rl_irq, sc->rl_intrhand);
 939                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->rl_irq);
 940                 bus_release_resource(dev, RL_RES, RL_RID, sc->rl_res);
 941                 error = ENXIO;
 942                 goto fail;
 943         }
 944
 945         /* Leave a few bytes before the start of the RX ring buffer. */
 946         sc->rl_cdata.rl_rx_buf_ptr = sc->rl_cdata.rl_rx_buf;
 947         sc->rl_cdata.rl_rx_buf += sizeof(u_int64_t);
 948
 949         /* Do MII setup */
 950         if (mii_phy_probe(dev, &sc->rl_miibus,
 951             rl_ifmedia_upd, rl_ifmedia_sts)) {
 952                 printf("rl%d: MII without any phy!\n", sc->rl_unit);
 953                 contigfree(sc->rl_cdata.rl_rx_buf, RL_RXBUFLEN + 1518,
 954                     M_DEVBUF);
 955                 bus_teardown_intr(dev, sc->rl_irq, sc->rl_intrhand);
 956                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->rl_irq);
 957                 bus_release_resource(dev, RL_RES, RL_RID, sc->rl_res);
 958                 free(sc->rl_cdata.rl_rx_buf, M_DEVBUF);
 959                 error = ENXIO;
 960                 goto fail;
 961         }
 962
 963         ifp = &sc->arpcom.ac_if;
 964         ifp->if_softc = sc;
 965         if_initname(ifp, "rl", unit);
 966         ifp->if_mtu = ETHERMTU;
 967         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 968         ifp->if_ioctl = rl_ioctl;
 969         ifp->if_output = ether_output;
 970         ifp->if_start = rl_start;
 971         ifp->if_watchdog = rl_watchdog;
 972         ifp->if_init = rl_init;
 973         ifp->if_baudrate = 10000000;
 974         ifp->if_snd.ifq_maxlen = IFQ_MAXLEN;
 975
 976         /*
 977          * Call MI attach routine.
 978          */
 979         ether_ifattach(ifp, eaddr);
 980
 981 fail:
 982         splx(s);
 983         return(error);
 984 }
 985
 986 static int rl_detach(dev)
 987         device_t                dev;
 988 {
 989         struct rl_softc         *sc;
 990         struct ifnet            *ifp;
 991         int                     s;
 992
 993         s = splimp();
 994
 995         sc = device_get_softc(dev);
 996         ifp = &sc->arpcom.ac_if;
 997
 998         ether_ifdetach(ifp);
 999         rl_stop(sc);
1000
1001         bus_generic_detach(dev);
1002         device_delete_child(dev, sc->rl_miibus);
1003
1004         bus_teardown_intr(dev, sc->rl_irq, sc->rl_intrhand);
1005         bus_release_resource(dev, SYS_RES_IRQ, 0, sc->rl_irq);
1006         bus_release_resource(dev, RL_RES, RL_RID, sc->rl_res);
1007
1008         contigfree(sc->rl_cdata.rl_rx_buf, RL_RXBUFLEN + 1518, M_DEVBUF);
1009
1010         splx(s);
1011
1012         return(0);
1013 }
1014
1015 /*
1016  * Initialize the transmit descriptors.
1017  */
1018 static int rl_list_tx_init(sc)
1019         struct rl_softc         *sc;
1020 {
1021         struct rl_chain_data    *cd;
1022         int                     i;
1023
1024         cd = &sc->rl_cdata;
1025         for (i = 0; i < RL_TX_LIST_CNT; i++) {
1026                 cd->rl_tx_chain[i] = NULL;
1027                 CSR_WRITE_4(sc,
1028                     RL_TXADDR0 + (i * sizeof(u_int32_t)), 0x0000000);
1029         }
1030
1031         sc->rl_cdata.cur_tx = 0;
1032         sc->rl_cdata.last_tx = 0;
1033
1034         return(0);
1035 }
1036
1037 /*
1038  * A frame has been uploaded: pass the resulting mbuf chain up to
1039  * the higher level protocols.
1040  *
1041  * You know there's something wrong with a PCI bus-master chip design
1042  * when you have to use m_devget().
1043  *
1044  * The receive operation is badly documented in the datasheet, so I'll
1045  * attempt to document it here. The driver provides a buffer area and
1046  * places its base address in the RX buffer start address register.
1047  * The chip then begins copying frames into the RX buffer. Each frame
1048  * is preceeded by a 32-bit RX status word which specifies the length
1049  * of the frame and certain other status bits. Each frame (starting with
1050  * the status word) is also 32-bit aligned. The frame length is in the
1051  * first 16 bits of the status word; the lower 15 bits correspond with
1052  * the 'rx status register' mentioned in the datasheet.
1053  *
1054  * Note: to make the Alpha happy, the frame payload needs to be aligned
1055  * on a 32-bit boundary. To achieve this, we cheat a bit by copying from
1056  * the ring buffer starting at an address two bytes before the actual
1057  * data location. We can then shave off the first two bytes using m_adj().
1058  * The reason we do this is because m_devget() doesn't let us specify an
1059  * offset into the mbuf storage space, so we have to artificially create
1060  * one. The ring is allocated in such a way that there are a few unused
1061  * bytes of space preceecing it so that it will be safe for us to do the
1062  * 2-byte backstep even if reading from the ring at offset 0.
1063  */
1064 static void rl_rxeof(sc)
1065         struct rl_softc         *sc;
1066 {
1067         struct ether_header     *eh;
1068         struct mbuf             *m;
1069         struct ifnet            *ifp;
1070         int                     total_len = 0;
1071         u_int32_t               rxstat;
1072         caddr_t                 rxbufpos;
1073         int                     wrap = 0;
1074         u_int16_t               cur_rx;
1075         u_int16_t               limit;
1076         u_int16_t               rx_bytes = 0, max_bytes;
1077
1078         ifp = &sc->arpcom.ac_if;
1079
1080         cur_rx = (CSR_READ_2(sc, RL_CURRXADDR) + 16) % RL_RXBUFLEN;
1081
1082         /* Do not try to read past this point. */
1083         limit = CSR_READ_2(sc, RL_CURRXBUF) % RL_RXBUFLEN;
1084
1085         if (limit < cur_rx)
1086                 max_bytes = (RL_RXBUFLEN - cur_rx) + limit;
1087         else
1088                 max_bytes = limit - cur_rx;
1089
1090         while((CSR_READ_1(sc, RL_COMMAND) & RL_CMD_EMPTY_RXBUF) == 0) {
1091 #ifdef DEVICE_POLLING
1092                 if (ifp->if_ipending & IFF_POLLING) {
1093                         if (sc->rxcycles <= 0)
1094                                 break;
1095                         sc->rxcycles--;
1096                 }
1097 #endif /* DEVICE_POLLING */
1098                 rxbufpos = sc->rl_cdata.rl_rx_buf + cur_rx;
1099                 rxstat = *(u_int32_t *)rxbufpos;
1100
1101                 /*
1102                  * Here's a totally undocumented fact for you. When the
1103                  * RealTek chip is in the process of copying a packet into
1104                  * RAM for you, the length will be 0xfff0. If you spot a
1105                  * packet header with this value, you need to stop. The
1106                  * datasheet makes absolutely no mention of this and
1107                  * RealTek should be shot for this.
1108                  */
1109                 if ((u_int16_t)(rxstat >> 16) == RL_RXSTAT_UNFINISHED)
1110                         break;
1111
1112                 if (!(rxstat & RL_RXSTAT_RXOK)) {
1113                         ifp->if_ierrors++;
1114                         rl_init(sc);
1115                         return;
1116                 }
1117
1118                 /* No errors; receive the packet. */
1119                 total_len = rxstat >> 16;
1120                 rx_bytes += total_len + 4;
1121
1122                 /*
1123                  * XXX The RealTek chip includes the CRC with every
1124                  * received frame, and there's no way to turn this
1125                  * behavior off (at least, I can't find anything in
1126                  * the manual that explains how to do it) so we have
1127                  * to trim off the CRC manually.
1128                  */
1129                 total_len -= ETHER_CRC_LEN;
1130
1131                 /*
1132                  * Avoid trying to read more bytes than we know
1133                  * the chip has prepared for us.
1134                  */
1135                 if (rx_bytes > max_bytes)
1136                         break;
1137
1138                 rxbufpos = sc->rl_cdata.rl_rx_buf +
1139                         ((cur_rx + sizeof(u_int32_t)) % RL_RXBUFLEN);
1140
1141                 if (rxbufpos == (sc->rl_cdata.rl_rx_buf + RL_RXBUFLEN))
1142                         rxbufpos = sc->rl_cdata.rl_rx_buf;
1143
1144                 wrap = (sc->rl_cdata.rl_rx_buf + RL_RXBUFLEN) - rxbufpos;
1145
1146                 if (total_len > wrap) {
1147                         /*
1148                          * Fool m_devget() into thinking we want to copy
1149                          * the whole buffer so we don't end up fragmenting
1150                          * the data.
1151                          */
1152                         m = m_devget(rxbufpos - RL_ETHER_ALIGN,
1153                             total_len + RL_ETHER_ALIGN, 0, ifp, NULL);
1154                         if (m == NULL) {
1155                                 ifp->if_ierrors++;
1156                         } else {
1157                                 m_adj(m, RL_ETHER_ALIGN);
1158                                 m_copyback(m, wrap, total_len - wrap,
1159                                         sc->rl_cdata.rl_rx_buf);
1160                         }
1161                         cur_rx = (total_len - wrap + ETHER_CRC_LEN);
1162                 } else {
1163                         m = m_devget(rxbufpos - RL_ETHER_ALIGN,
1164                             total_len + RL_ETHER_ALIGN, 0, ifp, NULL);
1165                         if (m == NULL) {
1166                                 ifp->if_ierrors++;
1167                         } else
1168                                 m_adj(m, RL_ETHER_ALIGN);
1169                         cur_rx += total_len + 4 + ETHER_CRC_LEN;
1170                 }
1171
1172                 /*
1173                  * Round up to 32-bit boundary.
1174                  */
1175                 cur_rx = (cur_rx + 3) & ~3;
1176                 CSR_WRITE_2(sc, RL_CURRXADDR, cur_rx - 16);
1177
1178                 if (m == NULL)
1179                         continue;
1180
1181                 eh = mtod(m, struct ether_header *);
1182                 ifp->if_ipackets++;
1183
1184                 /* Remove header from mbuf and pass it on. */
1185                 m_adj(m, sizeof(struct ether_header));
1186                 ether_input(ifp, eh, m);
1187         }
1188
1189         return;
1190 }
1191
1192 /*
1193  * A frame was downloaded to the chip. It's safe for us to clean up
1194  * the list buffers.
1195  */
1196 static void rl_txeof(sc)
1197         struct rl_softc         *sc;
1198 {
1199         struct ifnet            *ifp;
1200         u_int32_t               txstat;
1201
1202         ifp = &sc->arpcom.ac_if;
1203
1204         /*
1205          * Go through our tx list and free mbufs for those
1206          * frames that have been uploaded.
1207          */
1208         do {
1209                 txstat = CSR_READ_4(sc, RL_LAST_TXSTAT(sc));
1210                 if (!(txstat & (RL_TXSTAT_TX_OK|
1211                     RL_TXSTAT_TX_UNDERRUN|RL_TXSTAT_TXABRT)))
1212                         break;
1213
1214                 ifp->if_collisions += (txstat & RL_TXSTAT_COLLCNT) >> 24;
1215
1216                 if (RL_LAST_TXMBUF(sc) != NULL) {
1217                         m_freem(RL_LAST_TXMBUF(sc));
1218                         RL_LAST_TXMBUF(sc) = NULL;
1219                 }
1220                 if (txstat & RL_TXSTAT_TX_OK)
1221                         ifp->if_opackets++;
1222                 else {
1223                         int                     oldthresh;
1224                         ifp->if_oerrors++;
1225                         if ((txstat & RL_TXSTAT_TXABRT) ||
1226                             (txstat & RL_TXSTAT_OUTOFWIN))
1227                                 CSR_WRITE_4(sc, RL_TXCFG, RL_TXCFG_CONFIG);
1228                         oldthresh = sc->rl_txthresh;
1229                         /* error recovery */
1230                         rl_reset(sc);
1231                         rl_init(sc);
1232                         /*
1233                          * If there was a transmit underrun,
1234                          * bump the TX threshold.
1235                          */
1236                         if (txstat & RL_TXSTAT_TX_UNDERRUN)
1237                                 sc->rl_txthresh = oldthresh + 32;
1238                         return;
1239                 }
1240                 RL_INC(sc->rl_cdata.last_tx);
1241                 ifp->if_flags &= ~IFF_OACTIVE;
1242         } while (sc->rl_cdata.last_tx != sc->rl_cdata.cur_tx);
1243
1244         ifp->if_timer =
1245             (sc->rl_cdata.last_tx == sc->rl_cdata.cur_tx) ? 0 : 5;
1246
1247         return;
1248 }
1249
1250 static void rl_tick(xsc)
1251         void                    *xsc;
1252 {
1253         struct rl_softc         *sc;
1254         struct mii_data         *mii;
1255         int                     s;
1256
1257         s = splimp();
1258
1259         sc = xsc;
1260         mii = device_get_softc(sc->rl_miibus);
1261
1262         mii_tick(mii);
1263
1264         splx(s);
1265
1266         sc->rl_stat_ch = timeout(rl_tick, sc, hz);
1267
1268         return;
1269 }
1270
1271 #ifdef DEVICE_POLLING
1272 static poll_handler_t rl_poll;
1273
1274 static void
1275 rl_poll (struct ifnet *ifp, enum poll_cmd cmd, int count)
1276 {
1277         struct rl_softc *sc = ifp->if_softc;
1278
1279         if (cmd == POLL_DEREGISTER) { /* final call, enable interrupts */
1280                 CSR_WRITE_4(sc, RL_IMR, RL_INTRS);
1281                 return;
1282         }
1283
1284         sc->rxcycles = count;
1285         rl_rxeof(sc);
1286         rl_txeof(sc);
1287         if (ifp->if_snd.ifq_head != NULL)
1288                 rl_start(ifp);
1289
1290         if (cmd == POLL_AND_CHECK_STATUS) { /* also check status register */
1291                 u_int16_t       status;
1292
1293                 status = CSR_READ_2(sc, RL_ISR);
1294                 if (status)
1295                         CSR_WRITE_2(sc, RL_ISR, status);
1296
1297                 /*
1298                  * XXX check behaviour on receiver stalls.
1299                  */
1300
1301                 if (status & RL_ISR_SYSTEM_ERR) {
1302                         rl_reset(sc);
1303                         rl_init(sc);
1304                 }
1305         }
1306 }
1307 #endif /* DEVICE_POLLING */
1308
1309 static void rl_intr(arg)
1310         void                    *arg;
1311 {
1312         struct rl_softc         *sc;
1313         struct ifnet            *ifp;
1314         u_int16_t               status;
1315
1316         sc = arg;
1317
1318         if (sc->suspended) {
1319                 return;
1320         }
1321
1322         ifp = &sc->arpcom.ac_if;
1323 #ifdef DEVICE_POLLING
1324         if  (ifp->if_ipending & IFF_POLLING)
1325                 return;
1326         if (ether_poll_register(rl_poll, ifp)) { /* ok, disable interrupts */
1327                 CSR_WRITE_2(sc, RL_IMR, 0x0000);
1328                 rl_poll(ifp, 0, 1);
1329                 return;
1330         }
1331 #endif /* DEVICE_POLLING */
1332
1333         for (;;) {
1334
1335                 status = CSR_READ_2(sc, RL_ISR);
1336                 if (status)
1337                         CSR_WRITE_2(sc, RL_ISR, status);
1338
1339                 if ((status & RL_INTRS) == 0)
1340                         break;
1341
1342                 if (status & RL_ISR_RX_OK)
1343                         rl_rxeof(sc);
1344
1345                 if (status & RL_ISR_RX_ERR)
1346                         rl_rxeof(sc);
1347
1348                 if ((status & RL_ISR_TX_OK) || (status & RL_ISR_TX_ERR))
1349                         rl_txeof(sc);
1350
1351                 if (status & RL_ISR_SYSTEM_ERR) {
1352                         rl_reset(sc);
1353                         rl_init(sc);
1354                 }
1355
1356         }
1357         if (ifp->if_snd.ifq_head != NULL)
1358                 rl_start(ifp);
1359
1360         return;
1361 }
1362
1363 /*
1364  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
1365  * pointers to the fragment pointers.
1366  */
1367 static int rl_encap(sc, m_head)
1368         struct rl_softc         *sc;
1369         struct mbuf             *m_head;
1370 {
1371         struct mbuf             *m_new = NULL;
1372
1373         /*
1374          * The RealTek is brain damaged and wants longword-aligned
1375          * TX buffers, plus we can only have one fragment buffer
1376          * per packet. We have to copy pretty much all the time.
1377          */
1378
1379         MGETHDR(m_new, M_DONTWAIT, MT_DATA);
1380         if (m_new == NULL)
1381                 return(1);
1382         if (m_head->m_pkthdr.len > MHLEN) {
1383                 MCLGET(m_new, M_DONTWAIT);
1384                 if (!(m_new->m_flags & M_EXT)) {
1385                         m_freem(m_new);
1386                         return(1);
1387                 }
1388         }
1389         m_copydata(m_head, 0, m_head->m_pkthdr.len, mtod(m_new, caddr_t));
1390         m_new->m_pkthdr.len = m_new->m_len = m_head->m_pkthdr.len;
1391         m_freem(m_head);
1392         m_head = m_new;
1393
1394         /* Pad frames to at least 60 bytes. */
1395         if (m_head->m_pkthdr.len < RL_MIN_FRAMELEN) {
1396                 /*
1397                  * Make security concious people happy: zero out the
1398                  * bytes in the pad area, since we don't know what
1399                  * this mbuf cluster buffer's previous user might
1400                  * have left in it.
1401                  */
1402                 bzero(mtod(m_head, char *) + m_head->m_pkthdr.len,
1403                      RL_MIN_FRAMELEN - m_head->m_pkthdr.len);
1404                 m_head->m_pkthdr.len +=
1405                     (RL_MIN_FRAMELEN - m_head->m_pkthdr.len);
1406                 m_head->m_len = m_head->m_pkthdr.len;
1407         }
1408
1409         RL_CUR_TXMBUF(sc) = m_head;
1410
1411         return(0);
1412 }
1413
1414 /*
1415  * Main transmit routine.
1416  */
1417
1418 static void rl_start(ifp)
1419         struct ifnet            *ifp;
1420 {
1421         struct rl_softc         *sc;
1422         struct mbuf             *m_head = NULL;
1423
1424         sc = ifp->if_softc;
1425
1426         while(RL_CUR_TXMBUF(sc) == NULL) {
1427                 IF_DEQUEUE(&ifp->if_snd, m_head);
1428                 if (m_head == NULL)
1429                         break;
1430
1431                 if (rl_encap(sc, m_head)) {
1432                         IF_PREPEND(&ifp->if_snd, m_head);
1433                         ifp->if_flags |= IFF_OACTIVE;
1434                         break;
1435                 }
1436
1437                 /*
1438                  * If there's a BPF listener, bounce a copy of this frame
1439                  * to him.
1440                  */
1441                 if (ifp->if_bpf)
1442                         bpf_mtap(ifp, RL_CUR_TXMBUF(sc));
1443
1444                 /*
1445                  * Transmit the frame.
1446                  */
1447                 CSR_WRITE_4(sc, RL_CUR_TXADDR(sc),
1448                     vtophys(mtod(RL_CUR_TXMBUF(sc), caddr_t)));
1449                 CSR_WRITE_4(sc, RL_CUR_TXSTAT(sc),
1450                     RL_TXTHRESH(sc->rl_txthresh) |
1451                     RL_CUR_TXMBUF(sc)->m_pkthdr.len);
1452
1453                 RL_INC(sc->rl_cdata.cur_tx);
1454         }
1455
1456         /*
1457          * We broke out of the loop because all our TX slots are
1458          * full. Mark the NIC as busy until it drains some of the
1459          * packets from the queue.
1460          */
1461         if (RL_CUR_TXMBUF(sc) != NULL)
1462                 ifp->if_flags |= IFF_OACTIVE;
1463
1464         /*
1465          * Set a timeout in case the chip goes out to lunch.
1466          */
1467         ifp->if_timer = 5;
1468
1469         return;
1470 }
1471
1472 static void rl_init(xsc)
1473         void                    *xsc;
1474 {
1475         struct rl_softc         *sc = xsc;
1476         struct ifnet            *ifp = &sc->arpcom.ac_if;
1477         struct mii_data         *mii;
1478         int                     s, i;
1479         u_int32_t               rxcfg = 0;
1480
1481         s = splimp();
1482
1483         mii = device_get_softc(sc->rl_miibus);
1484
1485         /*
1486          * Cancel pending I/O and free all RX/TX buffers.
1487          */
1488         rl_stop(sc);
1489
1490         /* Init our MAC address */
1491         for (i = 0; i < ETHER_ADDR_LEN; i++) {
1492                 CSR_WRITE_1(sc, RL_IDR0 + i, sc->arpcom.ac_enaddr[i]);
1493         }
1494
1495         /* Init the RX buffer pointer register. */
1496         CSR_WRITE_4(sc, RL_RXADDR, vtophys(sc->rl_cdata.rl_rx_buf));
1497
1498         /* Init TX descriptors. */
1499         rl_list_tx_init(sc);
1500
1501         /*
1502          * Enable transmit and receive.
1503          */
1504         CSR_WRITE_1(sc, RL_COMMAND, RL_CMD_TX_ENB|RL_CMD_RX_ENB);
1505
1506         /*
1507          * Set the initial TX and RX configuration.
1508          */
1509         CSR_WRITE_4(sc, RL_TXCFG, RL_TXCFG_CONFIG);
1510         CSR_WRITE_4(sc, RL_RXCFG, RL_RXCFG_CONFIG);
1511
1512         /* Set the individual bit to receive frames for this host only. */
1513         rxcfg = CSR_READ_4(sc, RL_RXCFG);
1514         rxcfg |= RL_RXCFG_RX_INDIV;
1515
1516         /* If we want promiscuous mode, set the allframes bit. */
1517         if (ifp->if_flags & IFF_PROMISC) {
1518                 rxcfg |= RL_RXCFG_RX_ALLPHYS;
1519                 CSR_WRITE_4(sc, RL_RXCFG, rxcfg);
1520         } else {
1521                 rxcfg &= ~RL_RXCFG_RX_ALLPHYS;
1522                 CSR_WRITE_4(sc, RL_RXCFG, rxcfg);
1523         }
1524
1525         /*
1526          * Set capture broadcast bit to capture broadcast frames.
1527          */
1528         if (ifp->if_flags & IFF_BROADCAST) {
1529                 rxcfg |= RL_RXCFG_RX_BROAD;
1530                 CSR_WRITE_4(sc, RL_RXCFG, rxcfg);
1531         } else {
1532                 rxcfg &= ~RL_RXCFG_RX_BROAD;
1533                 CSR_WRITE_4(sc, RL_RXCFG, rxcfg);
1534         }
1535
1536         /*
1537          * Program the multicast filter, if necessary.
1538          */
1539         rl_setmulti(sc);
1540
1541 #ifdef DEVICE_POLLING
1542         /*
1543          * Only enable interrupts if we are polling, keep them off otherwise.
1544          */
1545         if (ifp->if_ipending & IFF_POLLING)
1546                 CSR_WRITE_2(sc, RL_IMR, 0);
1547         else
1548 #endif /* DEVICE_POLLING */
1549         /*
1550          * Enable interrupts.
1551          */
1552         CSR_WRITE_2(sc, RL_IMR, RL_INTRS);
1553
1554         /* Set initial TX threshold */
1555         sc->rl_txthresh = RL_TX_THRESH_INIT;
1556
1557         /* Start RX/TX process. */
1558         CSR_WRITE_4(sc, RL_MISSEDPKT, 0);
1559
1560         /* Enable receiver and transmitter. */
1561         CSR_WRITE_1(sc, RL_COMMAND, RL_CMD_TX_ENB|RL_CMD_RX_ENB);
1562
1563         mii_mediachg(mii);
1564
1565         CSR_WRITE_1(sc, RL_CFG1, RL_CFG1_DRVLOAD|RL_CFG1_FULLDUPLEX);
1566
1567         ifp->if_flags |= IFF_RUNNING;
1568         ifp->if_flags &= ~IFF_OACTIVE;
1569
1570         (void)splx(s);
1571
1572         sc->rl_stat_ch = timeout(rl_tick, sc, hz);
1573
1574         return;
1575 }
1576
1577 /*
1578  * Set media options.
1579  */
1580 static int rl_ifmedia_upd(ifp)
1581         struct ifnet            *ifp;
1582 {
1583         struct rl_softc         *sc;
1584         struct mii_data         *mii;
1585
1586         sc = ifp->if_softc;
1587         mii = device_get_softc(sc->rl_miibus);
1588         mii_mediachg(mii);
1589
1590         return(0);
1591 }
1592
1593 /*
1594  * Report current media status.
1595  */
1596 static void rl_ifmedia_sts(ifp, ifmr)
1597         struct ifnet            *ifp;
1598         struct ifmediareq       *ifmr;
1599 {
1600         struct rl_softc         *sc;
1601         struct mii_data         *mii;
1602
1603         sc = ifp->if_softc;
1604         mii = device_get_softc(sc->rl_miibus);
1605
1606         mii_pollstat(mii);
1607         ifmr->ifm_active = mii->mii_media_active;
1608         ifmr->ifm_status = mii->mii_media_status;
1609
1610         return;
1611 }
1612
1613 static int rl_ioctl(ifp, command, data)
1614         struct ifnet            *ifp;
1615         u_long                  command;
1616         caddr_t                 data;
1617 {
1618         struct rl_softc         *sc = ifp->if_softc;
1619         struct ifreq            *ifr = (struct ifreq *) data;
1620         struct mii_data         *mii;
1621         int                     s, error = 0;
1622
1623         s = splimp();
1624
1625         switch(command) {
1626         case SIOCSIFADDR:
1627         case SIOCGIFADDR:
1628         case SIOCSIFMTU:
1629                 error = ether_ioctl(ifp, command, data);
1630                 break;
1631         case SIOCSIFFLAGS:
1632                 if (ifp->if_flags & IFF_UP) {
1633                         rl_init(sc);
1634                 } else {
1635                         if (ifp->if_flags & IFF_RUNNING)
1636                                 rl_stop(sc);
1637                 }
1638                 error = 0;
1639                 break;
1640         case SIOCADDMULTI:
1641         case SIOCDELMULTI:
1642                 rl_setmulti(sc);
1643                 error = 0;
1644                 break;
1645         case SIOCGIFMEDIA:
1646         case SIOCSIFMEDIA:
1647                 mii = device_get_softc(sc->rl_miibus);
1648                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
1649                 break;
1650         default:
1651                 error = EINVAL;
1652                 break;
1653         }
1654
1655         (void)splx(s);
1656
1657         return(error);
1658 }
1659
1660 static void rl_watchdog(ifp)
1661         struct ifnet            *ifp;
1662 {
1663         struct rl_softc         *sc;
1664
1665         sc = ifp->if_softc;
1666
1667         printf("rl%d: watchdog timeout\n", sc->rl_unit);
1668         ifp->if_oerrors++;
1669
1670         rl_txeof(sc);
1671         rl_rxeof(sc);
1672         rl_init(sc);
1673
1674         return;
1675 }
1676
1677 /*
1678  * Stop the adapter and free any mbufs allocated to the
1679  * RX and TX lists.
1680  */
1681 static void rl_stop(sc)
1682         struct rl_softc         *sc;
1683 {
1684         int             i;
1685         struct ifnet            *ifp;
1686
1687         ifp = &sc->arpcom.ac_if;
1688         ifp->if_timer = 0;
1689
1690         untimeout(rl_tick, sc, sc->rl_stat_ch);
1691         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1692 #ifdef DEVICE_POLLING
1693         ether_poll_deregister(ifp);
1694 #endif /* DEVICE_POLLING */
1695
1696         CSR_WRITE_1(sc, RL_COMMAND, 0x00);
1697         CSR_WRITE_2(sc, RL_IMR, 0x0000);
1698
1699         /*
1700          * Free the TX list buffers.
1701          */
1702         for (i = 0; i < RL_TX_LIST_CNT; i++) {
1703                 if (sc->rl_cdata.rl_tx_chain[i] != NULL) {
1704                         m_freem(sc->rl_cdata.rl_tx_chain[i]);
1705                         sc->rl_cdata.rl_tx_chain[i] = NULL;
1706                         CSR_WRITE_4(sc, RL_TXADDR0 + i, 0x0000000);
1707                 }
1708         }
1709
1710
1711         return;
1712 }
1713
1714 /*
1715  * Stop all chip I/O so that the kernel's probe routines don't
1716  * get confused by errant DMAs when rebooting.
1717  */
1718 static void rl_shutdown(dev)
1719         device_t                dev;
1720 {
1721         struct rl_softc         *sc;
1722
1723         sc = device_get_softc(dev);
1724
1725         rl_stop(sc);
1726
1727         return;
1728 }
1729
1730 /*
1731  * Device suspend routine.  Stop the interface and save some PCI
1732  * settings in case the BIOS doesn't restore them properly on
1733  * resume.
1734  */
1735 static int rl_suspend(dev)
1736         device_t                dev;
1737 {
1738         int             i;
1739         struct rl_softc         *sc;
1740
1741         sc = device_get_softc(dev);
1742
1743         rl_stop(sc);
1744
1745         for (i = 0; i < 5; i++)
1746                 sc->saved_maps[i] = pci_read_config(dev, PCIR_MAPS + i * 4, 4);
1747         sc->saved_biosaddr = pci_read_config(dev, PCIR_BIOS, 4);
1748         sc->saved_intline = pci_read_config(dev, PCIR_INTLINE, 1);
1749         sc->saved_cachelnsz = pci_read_config(dev, PCIR_CACHELNSZ, 1);
1750         sc->saved_lattimer = pci_read_config(dev, PCIR_LATTIMER, 1);
1751
1752         sc->suspended = 1;
1753
1754         return (0);
1755 }
1756
1757 /*
1758  * Device resume routine.  Restore some PCI settings in case the BIOS
1759  * doesn't, re-enable busmastering, and restart the interface if
1760  * appropriate.
1761  */
1762 static int rl_resume(dev)
1763         device_t                dev;
1764 {
1765         int             i;
1766         struct rl_softc         *sc;
1767         struct ifnet            *ifp;
1768
1769         sc = device_get_softc(dev);
1770         ifp = &sc->arpcom.ac_if;
1771
1772         /* better way to do this? */
1773         for (i = 0; i < 5; i++)
1774                 pci_write_config(dev, PCIR_MAPS + i * 4, sc->saved_maps[i], 4);
1775         pci_write_config(dev, PCIR_BIOS, sc->saved_biosaddr, 4);
1776         pci_write_config(dev, PCIR_INTLINE, sc->saved_intline, 1);
1777         pci_write_config(dev, PCIR_CACHELNSZ, sc->saved_cachelnsz, 1);
1778         pci_write_config(dev, PCIR_LATTIMER, sc->saved_lattimer, 1);
1779
1780         /* reenable busmastering */
1781         pci_enable_busmaster(dev);
1782         pci_enable_io(dev, RL_RES);
1783
1784         /* reinitialize interface if necessary */
1785         if (ifp->if_flags & IFF_UP)
1786                 rl_init(sc);
1787
1788         sc->suspended = 0;
1789
1790         return (0);
1791 }