sys/dev/netif/nfe/if_nfe.c

   1 /*      $OpenBSD: if_nfe.c,v 1.63 2006/06/17 18:00:43 brad Exp $        */
   2 /*      $DragonFly: src/sys/dev/netif/nfe/if_nfe.c,v 1.39 2008/07/12 09:27:49 sephe Exp $       */
   3
   4 /*
   5  * Copyright (c) 2006 The DragonFly Project.  All rights reserved.
   6  *
   7  * This code is derived from software contributed to The DragonFly Project
   8  * by Sepherosa Ziehau <sepherosa@gmail.com> and
   9  * Matthew Dillon <dillon@apollo.backplane.com>
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  *
  15  * 1. Redistributions of source code must retain the above copyright
  16  *    notice, this list of conditions and the following disclaimer.
  17  * 2. Redistributions in binary form must reproduce the above copyright
  18  *    notice, this list of conditions and the following disclaimer in
  19  *    the documentation and/or other materials provided with the
  20  *    distribution.
  21  * 3. Neither the name of The DragonFly Project nor the names of its
  22  *    contributors may be used to endorse or promote products derived
  23  *    from this software without specific, prior written permission.
  24  *
  25  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  26  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  27  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  28  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  29  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  30  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  31  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  32  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  33  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  34  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  35  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  36  * SUCH DAMAGE.
  37  */
  38
  39 /*
  40  * Copyright (c) 2006 Damien Bergamini <damien.bergamini@free.fr>
  41  * Copyright (c) 2005, 2006 Jonathan Gray <jsg@openbsd.org>
  42  *
  43  * Permission to use, copy, modify, and distribute this software for any
  44  * purpose with or without fee is hereby granted, provided that the above
  45  * copyright notice and this permission notice appear in all copies.
  46  *
  47  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  48  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  49  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  50  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  51  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  52  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  53  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  54  */
  55
  56 /* Driver for NVIDIA nForce MCP Fast Ethernet and Gigabit Ethernet */
  57
  58 #include "opt_polling.h"
  59 #include "opt_ethernet.h"
  60
  61 #include <sys/param.h>
  62 #include <sys/endian.h>
  63 #include <sys/kernel.h>
  64 #include <sys/bus.h>
  65 #include <sys/interrupt.h>
  66 #include <sys/proc.h>
  67 #include <sys/rman.h>
  68 #include <sys/serialize.h>
  69 #include <sys/socket.h>
  70 #include <sys/sockio.h>
  71 #include <sys/sysctl.h>
  72
  73 #include <net/ethernet.h>
  74 #include <net/if.h>
  75 #include <net/bpf.h>
  76 #include <net/if_arp.h>
  77 #include <net/if_dl.h>
  78 #include <net/if_media.h>
  79 #include <net/ifq_var.h>
  80 #include <net/if_types.h>
  81 #include <net/if_var.h>
  82 #include <net/vlan/if_vlan_var.h>
  83 #include <net/vlan/if_vlan_ether.h>
  84
  85 #include <bus/pci/pcireg.h>
  86 #include <bus/pci/pcivar.h>
  87 #include <bus/pci/pcidevs.h>
  88
  89 #include <dev/netif/mii_layer/mii.h>
  90 #include <dev/netif/mii_layer/miivar.h>
  91
  92 #include "miibus_if.h"
  93
  94 #include <dev/netif/nfe/if_nfereg.h>
  95 #include <dev/netif/nfe/if_nfevar.h>
  96
  97 #define NFE_CSUM
  98 #define NFE_CSUM_FEATURES       (CSUM_IP | CSUM_TCP | CSUM_UDP)
  99
 100 static int      nfe_probe(device_t);
 101 static int      nfe_attach(device_t);
 102 static int      nfe_detach(device_t);
 103 static void     nfe_shutdown(device_t);
 104 static int      nfe_resume(device_t);
 105 static int      nfe_suspend(device_t);
 106
 107 static int      nfe_miibus_readreg(device_t, int, int);
 108 static void     nfe_miibus_writereg(device_t, int, int, int);
 109 static void     nfe_miibus_statchg(device_t);
 110
 111 #ifdef DEVICE_POLLING
 112 static void     nfe_poll(struct ifnet *, enum poll_cmd, int);
 113 #endif
 114 static void     nfe_intr(void *);
 115 static int      nfe_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 116 static int      nfe_rxeof(struct nfe_softc *);
 117 static int      nfe_txeof(struct nfe_softc *);
 118 static int      nfe_encap(struct nfe_softc *, struct nfe_tx_ring *,
 119                           struct mbuf *);
 120 static void     nfe_start(struct ifnet *);
 121 static void     nfe_watchdog(struct ifnet *);
 122 static void     nfe_init(void *);
 123 static void     nfe_stop(struct nfe_softc *);
 124 static struct nfe_jbuf *nfe_jalloc(struct nfe_softc *);
 125 static void     nfe_jfree(void *);
 126 static void     nfe_jref(void *);
 127 static int      nfe_jpool_alloc(struct nfe_softc *, struct nfe_rx_ring *);
 128 static void     nfe_jpool_free(struct nfe_softc *, struct nfe_rx_ring *);
 129 static int      nfe_alloc_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 130 static void     nfe_reset_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 131 static int      nfe_init_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 132 static void     nfe_free_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 133 static int      nfe_alloc_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 134 static void     nfe_reset_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 135 static int      nfe_init_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 136 static void     nfe_free_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 137 static int      nfe_ifmedia_upd(struct ifnet *);
 138 static void     nfe_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 139 static void     nfe_setmulti(struct nfe_softc *);
 140 static void     nfe_get_macaddr(struct nfe_softc *, uint8_t *);
 141 static void     nfe_set_macaddr(struct nfe_softc *, const uint8_t *);
 142 static void     nfe_powerup(device_t);
 143 static void     nfe_mac_reset(struct nfe_softc *);
 144 static void     nfe_tick(void *);
 145 static void     nfe_ring_dma_addr(void *, bus_dma_segment_t *, int, int);
 146 static void     nfe_buf_dma_addr(void *, bus_dma_segment_t *, int, bus_size_t,
 147                                  int);
 148 static void     nfe_set_paddr_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
 149                                      int, bus_addr_t);
 150 static void     nfe_set_ready_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
 151                                      int);
 152 static int      nfe_newbuf_std(struct nfe_softc *, struct nfe_rx_ring *, int,
 153                                int);
 154 static int      nfe_newbuf_jumbo(struct nfe_softc *, struct nfe_rx_ring *, int,
 155                                  int);
 156 static void     nfe_enable_intrs(struct nfe_softc *);
 157 static void     nfe_disable_intrs(struct nfe_softc *);
 158
 159 static int      nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS);
 160
 161 #define NFE_DEBUG
 162 #ifdef NFE_DEBUG
 163
 164 static int      nfe_debug = 0;
 165 static int      nfe_rx_ring_count = NFE_RX_RING_DEF_COUNT;
 166 static int      nfe_tx_ring_count = NFE_TX_RING_DEF_COUNT;
 167 static int      nfe_imtime = 0; /* Disable interrupt moderation */
 168
 169 TUNABLE_INT("hw.nfe.rx_ring_count", &nfe_rx_ring_count);
 170 TUNABLE_INT("hw.nfe.tx_ring_count", &nfe_tx_ring_count);
 171 TUNABLE_INT("hw.nfe.imtimer", &nfe_imtime);
 172 TUNABLE_INT("hw.nfe.debug", &nfe_debug);
 173
 174 #define DPRINTF(sc, fmt, ...) do {              \
 175         if ((sc)->sc_debug) {                   \
 176                 if_printf(&(sc)->arpcom.ac_if,  \
 177                           fmt, __VA_ARGS__);    \
 178         }                                       \
 179 } while (0)
 180
 181 #define DPRINTFN(sc, lv, fmt, ...) do {         \
 182         if ((sc)->sc_debug >= (lv)) {           \
 183                 if_printf(&(sc)->arpcom.ac_if,  \
 184                           fmt, __VA_ARGS__);    \
 185         }                                       \
 186 } while (0)
 187
 188 #else   /* !NFE_DEBUG */
 189
 190 #define DPRINTF(sc, fmt, ...)
 191 #define DPRINTFN(sc, lv, fmt, ...)
 192
 193 #endif  /* NFE_DEBUG */
 194
 195 struct nfe_dma_ctx {
 196         int                     nsegs;
 197         bus_dma_segment_t       *segs;
 198 };
 199
 200 static const struct nfe_dev {
 201         uint16_t        vid;
 202         uint16_t        did;
 203         const char      *desc;
 204 } nfe_devices[] = {
 205         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE_LAN,
 206           "NVIDIA nForce Fast Ethernet" },
 207
 208         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE2_LAN,
 209           "NVIDIA nForce2 Fast Ethernet" },
 210
 211         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN1,
 212           "NVIDIA nForce3 Gigabit Ethernet" },
 213
 214         /* XXX TGEN the next chip can also be found in the nForce2 Ultra 400Gb
 215            chipset, and possibly also the 400R; it might be both nForce2- and
 216            nForce3-based boards can use the same MCPs (= southbridges) */
 217         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN2,
 218           "NVIDIA nForce3 Gigabit Ethernet" },
 219
 220         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN3,
 221           "NVIDIA nForce3 Gigabit Ethernet" },
 222
 223         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN4,
 224           "NVIDIA nForce3 Gigabit Ethernet" },
 225
 226         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN5,
 227           "NVIDIA nForce3 Gigabit Ethernet" },
 228
 229         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN1,
 230           "NVIDIA CK804 Gigabit Ethernet" },
 231
 232         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN2,
 233           "NVIDIA CK804 Gigabit Ethernet" },
 234
 235         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN1,
 236           "NVIDIA MCP04 Gigabit Ethernet" },
 237
 238         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN2,
 239           "NVIDIA MCP04 Gigabit Ethernet" },
 240
 241         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN1,
 242           "NVIDIA MCP51 Gigabit Ethernet" },
 243
 244         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN2,
 245           "NVIDIA MCP51 Gigabit Ethernet" },
 246
 247         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN1,
 248           "NVIDIA MCP55 Gigabit Ethernet" },
 249
 250         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN2,
 251           "NVIDIA MCP55 Gigabit Ethernet" },
 252
 253         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN1,
 254           "NVIDIA MCP61 Gigabit Ethernet" },
 255
 256         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN2,
 257           "NVIDIA MCP61 Gigabit Ethernet" },
 258
 259         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN3,
 260           "NVIDIA MCP61 Gigabit Ethernet" },
 261
 262         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN4,
 263           "NVIDIA MCP61 Gigabit Ethernet" },
 264
 265         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN1,
 266           "NVIDIA MCP65 Gigabit Ethernet" },
 267
 268         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN2,
 269           "NVIDIA MCP65 Gigabit Ethernet" },
 270
 271         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN3,
 272           "NVIDIA MCP65 Gigabit Ethernet" },
 273
 274         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN4,
 275           "NVIDIA MCP65 Gigabit Ethernet" },
 276
 277         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN1,
 278           "NVIDIA MCP67 Gigabit Ethernet" },
 279
 280         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN2,
 281           "NVIDIA MCP67 Gigabit Ethernet" },
 282
 283         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN3,
 284           "NVIDIA MCP67 Gigabit Ethernet" },
 285
 286         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN4,
 287           "NVIDIA MCP67 Gigabit Ethernet" },
 288
 289         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN1,
 290           "NVIDIA MCP73 Gigabit Ethernet" },
 291
 292         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN2,
 293           "NVIDIA MCP73 Gigabit Ethernet" },
 294
 295         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN3,
 296           "NVIDIA MCP73 Gigabit Ethernet" },
 297
 298         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN4,
 299           "NVIDIA MCP73 Gigabit Ethernet" },
 300
 301         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN1,
 302           "NVIDIA MCP77 Gigabit Ethernet" },
 303
 304         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN2,
 305           "NVIDIA MCP77 Gigabit Ethernet" },
 306
 307         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN3,
 308           "NVIDIA MCP77 Gigabit Ethernet" },
 309
 310         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN4,
 311           "NVIDIA MCP77 Gigabit Ethernet" },
 312
 313         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN1,
 314           "NVIDIA MCP79 Gigabit Ethernet" },
 315
 316         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN2,
 317           "NVIDIA MCP79 Gigabit Ethernet" },
 318
 319         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN3,
 320           "NVIDIA MCP79 Gigabit Ethernet" },
 321
 322         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN4,
 323           "NVIDIA MCP79 Gigabit Ethernet" },
 324
 325         { 0, 0, NULL }
 326 };
 327
 328 static device_method_t nfe_methods[] = {
 329         /* Device interface */
 330         DEVMETHOD(device_probe,         nfe_probe),
 331         DEVMETHOD(device_attach,        nfe_attach),
 332         DEVMETHOD(device_detach,        nfe_detach),
 333         DEVMETHOD(device_suspend,       nfe_suspend),
 334         DEVMETHOD(device_resume,        nfe_resume),
 335         DEVMETHOD(device_shutdown,      nfe_shutdown),
 336
 337         /* Bus interface */
 338         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 339         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 340
 341         /* MII interface */
 342         DEVMETHOD(miibus_readreg,       nfe_miibus_readreg),
 343         DEVMETHOD(miibus_writereg,      nfe_miibus_writereg),
 344         DEVMETHOD(miibus_statchg,       nfe_miibus_statchg),
 345
 346         { 0, 0 }
 347 };
 348
 349 static driver_t nfe_driver = {
 350         "nfe",
 351         nfe_methods,
 352         sizeof(struct nfe_softc)
 353 };
 354
 355 static devclass_t       nfe_devclass;
 356
 357 DECLARE_DUMMY_MODULE(if_nfe);
 358 MODULE_DEPEND(if_nfe, miibus, 1, 1, 1);
 359 DRIVER_MODULE(if_nfe, pci, nfe_driver, nfe_devclass, 0, 0);
 360 DRIVER_MODULE(miibus, nfe, miibus_driver, miibus_devclass, 0, 0);
 361
 362 static int
 363 nfe_probe(device_t dev)
 364 {
 365         const struct nfe_dev *n;
 366         uint16_t vid, did;
 367
 368         vid = pci_get_vendor(dev);
 369         did = pci_get_device(dev);
 370         for (n = nfe_devices; n->desc != NULL; ++n) {
 371                 if (vid == n->vid && did == n->did) {
 372                         struct nfe_softc *sc = device_get_softc(dev);
 373
 374                         switch (did) {
 375                         case PCI_PRODUCT_NVIDIA_NFORCE_LAN:
 376                         case PCI_PRODUCT_NVIDIA_NFORCE2_LAN:
 377                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN1:
 378                                 sc->sc_caps = NFE_NO_PWRCTL |
 379                                               NFE_FIX_EADDR;
 380                                 break;
 381                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN2:
 382                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN3:
 383                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN4:
 384                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN5:
 385                                 sc->sc_caps = NFE_JUMBO_SUP |
 386                                               NFE_HW_CSUM |
 387                                               NFE_NO_PWRCTL |
 388                                               NFE_FIX_EADDR;
 389                                 break;
 390                         case PCI_PRODUCT_NVIDIA_MCP51_LAN1:
 391                         case PCI_PRODUCT_NVIDIA_MCP51_LAN2:
 392                                 sc->sc_caps = NFE_FIX_EADDR;
 393                                 /* FALL THROUGH */
 394                         case PCI_PRODUCT_NVIDIA_MCP61_LAN1:
 395                         case PCI_PRODUCT_NVIDIA_MCP61_LAN2:
 396                         case PCI_PRODUCT_NVIDIA_MCP61_LAN3:
 397                         case PCI_PRODUCT_NVIDIA_MCP61_LAN4:
 398                         case PCI_PRODUCT_NVIDIA_MCP67_LAN1:
 399                         case PCI_PRODUCT_NVIDIA_MCP67_LAN2:
 400                         case PCI_PRODUCT_NVIDIA_MCP67_LAN3:
 401                         case PCI_PRODUCT_NVIDIA_MCP67_LAN4:
 402                         case PCI_PRODUCT_NVIDIA_MCP73_LAN1:
 403                         case PCI_PRODUCT_NVIDIA_MCP73_LAN2:
 404                         case PCI_PRODUCT_NVIDIA_MCP73_LAN3:
 405                         case PCI_PRODUCT_NVIDIA_MCP73_LAN4:
 406                                 sc->sc_caps |= NFE_40BIT_ADDR;
 407                                 break;
 408                         case PCI_PRODUCT_NVIDIA_CK804_LAN1:
 409                         case PCI_PRODUCT_NVIDIA_CK804_LAN2:
 410                         case PCI_PRODUCT_NVIDIA_MCP04_LAN1:
 411                         case PCI_PRODUCT_NVIDIA_MCP04_LAN2:
 412                                 sc->sc_caps = NFE_JUMBO_SUP |
 413                                               NFE_40BIT_ADDR |
 414                                               NFE_HW_CSUM |
 415                                               NFE_NO_PWRCTL |
 416                                               NFE_FIX_EADDR;
 417                                 break;
 418                         case PCI_PRODUCT_NVIDIA_MCP65_LAN1:
 419                         case PCI_PRODUCT_NVIDIA_MCP65_LAN2:
 420                         case PCI_PRODUCT_NVIDIA_MCP65_LAN3:
 421                         case PCI_PRODUCT_NVIDIA_MCP65_LAN4:
 422                                 sc->sc_caps = NFE_JUMBO_SUP |
 423                                               NFE_40BIT_ADDR;
 424                                 break;
 425                         case PCI_PRODUCT_NVIDIA_MCP55_LAN1:
 426                         case PCI_PRODUCT_NVIDIA_MCP55_LAN2:
 427                                 sc->sc_caps = NFE_JUMBO_SUP |
 428                                               NFE_40BIT_ADDR |
 429                                               NFE_HW_CSUM |
 430                                               NFE_HW_VLAN |
 431                                               NFE_FIX_EADDR;
 432                                 break;
 433                         case PCI_PRODUCT_NVIDIA_MCP77_LAN1:
 434                         case PCI_PRODUCT_NVIDIA_MCP77_LAN2:
 435                         case PCI_PRODUCT_NVIDIA_MCP77_LAN3:
 436                         case PCI_PRODUCT_NVIDIA_MCP77_LAN4:
 437                         case PCI_PRODUCT_NVIDIA_MCP79_LAN1:
 438                         case PCI_PRODUCT_NVIDIA_MCP79_LAN2:
 439                         case PCI_PRODUCT_NVIDIA_MCP79_LAN3:
 440                         case PCI_PRODUCT_NVIDIA_MCP79_LAN4:
 441                                 sc->sc_caps = NFE_40BIT_ADDR |
 442                                               NFE_HW_CSUM;
 443                                 break;
 444                         }
 445
 446                         device_set_desc(dev, n->desc);
 447                         device_set_async_attach(dev, TRUE);
 448                         return 0;
 449                 }
 450         }
 451         return ENXIO;
 452 }
 453
 454 static int
 455 nfe_attach(device_t dev)
 456 {
 457         struct nfe_softc *sc = device_get_softc(dev);
 458         struct ifnet *ifp = &sc->arpcom.ac_if;
 459         uint8_t eaddr[ETHER_ADDR_LEN];
 460         int error;
 461
 462         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 463         lwkt_serialize_init(&sc->sc_jbuf_serializer);
 464
 465         /*
 466          * Initialize sysctl variables
 467          */
 468         sc->sc_rx_ring_count = nfe_rx_ring_count;
 469         sc->sc_tx_ring_count = nfe_tx_ring_count;
 470         sc->sc_debug = nfe_debug;
 471         if (nfe_imtime < 0) {
 472                 sc->sc_flags |= NFE_F_DYN_IM;
 473                 sc->sc_imtime = -nfe_imtime;
 474         } else {
 475                 sc->sc_imtime = nfe_imtime;
 476         }
 477         sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
 478
 479         sc->sc_mem_rid = PCIR_BAR(0);
 480
 481         if (sc->sc_caps & NFE_40BIT_ADDR)
 482                 sc->rxtxctl_desc = NFE_RXTX_DESC_V3;
 483         else if (sc->sc_caps & NFE_JUMBO_SUP)
 484                 sc->rxtxctl_desc = NFE_RXTX_DESC_V2;
 485
 486 #ifndef BURN_BRIDGES
 487         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
 488                 uint32_t mem, irq;
 489
 490                 mem = pci_read_config(dev, sc->sc_mem_rid, 4);
 491                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
 492
 493                 device_printf(dev, "chip is in D%d power mode "
 494                     "-- setting to D0\n", pci_get_powerstate(dev));
 495
 496                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
 497
 498                 pci_write_config(dev, sc->sc_mem_rid, mem, 4);
 499                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
 500         }
 501 #endif  /* !BURN_BRIDGE */
 502
 503         /* Enable bus mastering */
 504         pci_enable_busmaster(dev);
 505
 506         /* Allocate IO memory */
 507         sc->sc_mem_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 508                                                 &sc->sc_mem_rid, RF_ACTIVE);
 509         if (sc->sc_mem_res == NULL) {
 510                 device_printf(dev, "cound not allocate io memory\n");
 511                 return ENXIO;
 512         }
 513         sc->sc_memh = rman_get_bushandle(sc->sc_mem_res);
 514         sc->sc_memt = rman_get_bustag(sc->sc_mem_res);
 515
 516         /* Allocate IRQ */
 517         sc->sc_irq_rid = 0;
 518         sc->sc_irq_res = bus_alloc_resource_any(dev, SYS_RES_IRQ,
 519                                                 &sc->sc_irq_rid,
 520                                                 RF_SHAREABLE | RF_ACTIVE);
 521         if (sc->sc_irq_res == NULL) {
 522                 device_printf(dev, "could not allocate irq\n");
 523                 error = ENXIO;
 524                 goto fail;
 525         }
 526
 527         /* Disable WOL */
 528         NFE_WRITE(sc, NFE_WOL_CTL, 0);
 529
 530         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
 531                 nfe_powerup(dev);
 532
 533         nfe_get_macaddr(sc, eaddr);
 534
 535         /*
 536          * Allocate Tx and Rx rings.
 537          */
 538         error = nfe_alloc_tx_ring(sc, &sc->txq);
 539         if (error) {
 540                 device_printf(dev, "could not allocate Tx ring\n");
 541                 goto fail;
 542         }
 543
 544         error = nfe_alloc_rx_ring(sc, &sc->rxq);
 545         if (error) {
 546                 device_printf(dev, "could not allocate Rx ring\n");
 547                 goto fail;
 548         }
 549
 550         /*
 551          * Create sysctl tree
 552          */
 553         sysctl_ctx_init(&sc->sc_sysctl_ctx);
 554         sc->sc_sysctl_tree = SYSCTL_ADD_NODE(&sc->sc_sysctl_ctx,
 555                                              SYSCTL_STATIC_CHILDREN(_hw),
 556                                              OID_AUTO,
 557                                              device_get_nameunit(dev),
 558                                              CTLFLAG_RD, 0, "");
 559         if (sc->sc_sysctl_tree == NULL) {
 560                 device_printf(dev, "can't add sysctl node\n");
 561                 error = ENXIO;
 562                 goto fail;
 563         }
 564         SYSCTL_ADD_PROC(&sc->sc_sysctl_ctx,
 565                         SYSCTL_CHILDREN(sc->sc_sysctl_tree),
 566                         OID_AUTO, "imtimer", CTLTYPE_INT | CTLFLAG_RW,
 567                         sc, 0, nfe_sysctl_imtime, "I",
 568                         "Interrupt moderation time (usec).  "
 569                         "0 to disable interrupt moderation.");
 570         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 571                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 572                        "rx_ring_count", CTLFLAG_RD, &sc->sc_rx_ring_count,
 573                        0, "RX ring count");
 574         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 575                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 576                        "tx_ring_count", CTLFLAG_RD, &sc->sc_tx_ring_count,
 577                        0, "TX ring count");
 578         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 579                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 580                        "debug", CTLFLAG_RW, &sc->sc_debug,
 581                        0, "control debugging printfs");
 582
 583         error = mii_phy_probe(dev, &sc->sc_miibus, nfe_ifmedia_upd,
 584                               nfe_ifmedia_sts);
 585         if (error) {
 586                 device_printf(dev, "MII without any phy\n");
 587                 goto fail;
 588         }
 589
 590         ifp->if_softc = sc;
 591         ifp->if_mtu = ETHERMTU;
 592         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 593         ifp->if_ioctl = nfe_ioctl;
 594         ifp->if_start = nfe_start;
 595 #ifdef DEVICE_POLLING
 596         ifp->if_poll = nfe_poll;
 597 #endif
 598         ifp->if_watchdog = nfe_watchdog;
 599         ifp->if_init = nfe_init;
 600         ifq_set_maxlen(&ifp->if_snd, sc->sc_tx_ring_count - 1);
 601         ifq_set_ready(&ifp->if_snd);
 602
 603         ifp->if_capabilities = IFCAP_VLAN_MTU;
 604
 605         if (sc->sc_caps & NFE_HW_VLAN)
 606                 ifp->if_capabilities |= IFCAP_VLAN_HWTAGGING;
 607
 608 #ifdef NFE_CSUM
 609         if (sc->sc_caps & NFE_HW_CSUM) {
 610                 ifp->if_capabilities |= IFCAP_HWCSUM;
 611                 ifp->if_hwassist = NFE_CSUM_FEATURES;
 612         }
 613 #else
 614         sc->sc_caps &= ~NFE_HW_CSUM;
 615 #endif
 616         ifp->if_capenable = ifp->if_capabilities;
 617
 618         callout_init(&sc->sc_tick_ch);
 619
 620         ether_ifattach(ifp, eaddr, NULL);
 621
 622         error = bus_setup_intr(dev, sc->sc_irq_res, INTR_MPSAFE, nfe_intr, sc,
 623                                &sc->sc_ih, ifp->if_serializer);
 624         if (error) {
 625                 device_printf(dev, "could not setup intr\n");
 626                 ether_ifdetach(ifp);
 627                 goto fail;
 628         }
 629
 630         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->sc_irq_res));
 631         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 632
 633         return 0;
 634 fail:
 635         nfe_detach(dev);
 636         return error;
 637 }
 638
 639 static int
 640 nfe_detach(device_t dev)
 641 {
 642         struct nfe_softc *sc = device_get_softc(dev);
 643
 644         if (device_is_attached(dev)) {
 645                 struct ifnet *ifp = &sc->arpcom.ac_if;
 646
 647                 lwkt_serialize_enter(ifp->if_serializer);
 648                 nfe_stop(sc);
 649                 bus_teardown_intr(dev, sc->sc_irq_res, sc->sc_ih);
 650                 lwkt_serialize_exit(ifp->if_serializer);
 651
 652                 ether_ifdetach(ifp);
 653         }
 654
 655         if (sc->sc_miibus != NULL)
 656                 device_delete_child(dev, sc->sc_miibus);
 657         bus_generic_detach(dev);
 658
 659         if (sc->sc_sysctl_tree != NULL)
 660                 sysctl_ctx_free(&sc->sc_sysctl_ctx);
 661
 662         if (sc->sc_irq_res != NULL) {
 663                 bus_release_resource(dev, SYS_RES_IRQ, sc->sc_irq_rid,
 664                                      sc->sc_irq_res);
 665         }
 666
 667         if (sc->sc_mem_res != NULL) {
 668                 bus_release_resource(dev, SYS_RES_MEMORY, sc->sc_mem_rid,
 669                                      sc->sc_mem_res);
 670         }
 671
 672         nfe_free_tx_ring(sc, &sc->txq);
 673         nfe_free_rx_ring(sc, &sc->rxq);
 674
 675         return 0;
 676 }
 677
 678 static void
 679 nfe_shutdown(device_t dev)
 680 {
 681         struct nfe_softc *sc = device_get_softc(dev);
 682         struct ifnet *ifp = &sc->arpcom.ac_if;
 683
 684         lwkt_serialize_enter(ifp->if_serializer);
 685         nfe_stop(sc);
 686         lwkt_serialize_exit(ifp->if_serializer);
 687 }
 688
 689 static int
 690 nfe_suspend(device_t dev)
 691 {
 692         struct nfe_softc *sc = device_get_softc(dev);
 693         struct ifnet *ifp = &sc->arpcom.ac_if;
 694
 695         lwkt_serialize_enter(ifp->if_serializer);
 696         nfe_stop(sc);
 697         lwkt_serialize_exit(ifp->if_serializer);
 698
 699         return 0;
 700 }
 701
 702 static int
 703 nfe_resume(device_t dev)
 704 {
 705         struct nfe_softc *sc = device_get_softc(dev);
 706         struct ifnet *ifp = &sc->arpcom.ac_if;
 707
 708         lwkt_serialize_enter(ifp->if_serializer);
 709         if (ifp->if_flags & IFF_UP)
 710                 nfe_init(sc);
 711         lwkt_serialize_exit(ifp->if_serializer);
 712
 713         return 0;
 714 }
 715
 716 static void
 717 nfe_miibus_statchg(device_t dev)
 718 {
 719         struct nfe_softc *sc = device_get_softc(dev);
 720         struct mii_data *mii = device_get_softc(sc->sc_miibus);
 721         uint32_t phy, seed, misc = NFE_MISC1_MAGIC, link = NFE_MEDIA_SET;
 722
 723         phy = NFE_READ(sc, NFE_PHY_IFACE);
 724         phy &= ~(NFE_PHY_HDX | NFE_PHY_100TX | NFE_PHY_1000T);
 725
 726         seed = NFE_READ(sc, NFE_RNDSEED);
 727         seed &= ~NFE_SEED_MASK;
 728
 729         if ((mii->mii_media_active & IFM_GMASK) == IFM_HDX) {
 730                 phy  |= NFE_PHY_HDX;    /* half-duplex */
 731                 misc |= NFE_MISC1_HDX;
 732         }
 733
 734         switch (IFM_SUBTYPE(mii->mii_media_active)) {
 735         case IFM_1000_T:        /* full-duplex only */
 736                 link |= NFE_MEDIA_1000T;
 737                 seed |= NFE_SEED_1000T;
 738                 phy  |= NFE_PHY_1000T;
 739                 break;
 740         case IFM_100_TX:
 741                 link |= NFE_MEDIA_100TX;
 742                 seed |= NFE_SEED_100TX;
 743                 phy  |= NFE_PHY_100TX;
 744                 break;
 745         case IFM_10_T:
 746                 link |= NFE_MEDIA_10T;
 747                 seed |= NFE_SEED_10T;
 748                 break;
 749         }
 750
 751         NFE_WRITE(sc, NFE_RNDSEED, seed);       /* XXX: gigabit NICs only? */
 752
 753         NFE_WRITE(sc, NFE_PHY_IFACE, phy);
 754         NFE_WRITE(sc, NFE_MISC1, misc);
 755         NFE_WRITE(sc, NFE_LINKSPEED, link);
 756 }
 757
 758 static int
 759 nfe_miibus_readreg(device_t dev, int phy, int reg)
 760 {
 761         struct nfe_softc *sc = device_get_softc(dev);
 762         uint32_t val;
 763         int ntries;
 764
 765         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 766
 767         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
 768                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
 769                 DELAY(100);
 770         }
 771
 772         NFE_WRITE(sc, NFE_PHY_CTL, (phy << NFE_PHYADD_SHIFT) | reg);
 773
 774         for (ntries = 0; ntries < 1000; ntries++) {
 775                 DELAY(100);
 776                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
 777                         break;
 778         }
 779         if (ntries == 1000) {
 780                 DPRINTFN(sc, 2, "timeout waiting for PHY %s\n", "");
 781                 return 0;
 782         }
 783
 784         if (NFE_READ(sc, NFE_PHY_STATUS) & NFE_PHY_ERROR) {
 785                 DPRINTFN(sc, 2, "could not read PHY %s\n", "");
 786                 return 0;
 787         }
 788
 789         val = NFE_READ(sc, NFE_PHY_DATA);
 790         if (val != 0xffffffff && val != 0)
 791                 sc->mii_phyaddr = phy;
 792
 793         DPRINTFN(sc, 2, "mii read phy %d reg 0x%x ret 0x%x\n", phy, reg, val);
 794
 795         return val;
 796 }
 797
 798 static void
 799 nfe_miibus_writereg(device_t dev, int phy, int reg, int val)
 800 {
 801         struct nfe_softc *sc = device_get_softc(dev);
 802         uint32_t ctl;
 803         int ntries;
 804
 805         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 806
 807         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
 808                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
 809                 DELAY(100);
 810         }
 811
 812         NFE_WRITE(sc, NFE_PHY_DATA, val);
 813         ctl = NFE_PHY_WRITE | (phy << NFE_PHYADD_SHIFT) | reg;
 814         NFE_WRITE(sc, NFE_PHY_CTL, ctl);
 815
 816         for (ntries = 0; ntries < 1000; ntries++) {
 817                 DELAY(100);
 818                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
 819                         break;
 820         }
 821
 822 #ifdef NFE_DEBUG
 823         if (ntries == 1000)
 824                 DPRINTFN(sc, 2, "could not write to PHY %s\n", "");
 825 #endif
 826 }
 827
 828 #ifdef DEVICE_POLLING
 829
 830 static void
 831 nfe_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
 832 {
 833         struct nfe_softc *sc = ifp->if_softc;
 834
 835         ASSERT_SERIALIZED(ifp->if_serializer);
 836
 837         switch(cmd) {
 838         case POLL_REGISTER:
 839                 nfe_disable_intrs(sc);
 840                 break;
 841
 842         case POLL_DEREGISTER:
 843                 nfe_enable_intrs(sc);
 844                 break;
 845
 846         case POLL_AND_CHECK_STATUS:
 847                 /* fall through */
 848         case POLL_ONLY:
 849                 if (ifp->if_flags & IFF_RUNNING) {
 850                         nfe_rxeof(sc);
 851                         nfe_txeof(sc);
 852                 }
 853                 break;
 854         }
 855 }
 856
 857 #endif
 858
 859 static void
 860 nfe_intr(void *arg)
 861 {
 862         struct nfe_softc *sc = arg;
 863         struct ifnet *ifp = &sc->arpcom.ac_if;
 864         uint32_t r;
 865
 866         r = NFE_READ(sc, NFE_IRQ_STATUS);
 867         if (r == 0)
 868                 return; /* not for us */
 869         NFE_WRITE(sc, NFE_IRQ_STATUS, r);
 870
 871         DPRINTFN(sc, 5, "%s: interrupt register %x\n", __func__, r);
 872
 873         if (r & NFE_IRQ_LINK) {
 874                 NFE_READ(sc, NFE_PHY_STATUS);
 875                 NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 876                 DPRINTF(sc, "link state changed %s\n", "");
 877         }
 878
 879         if (ifp->if_flags & IFF_RUNNING) {
 880                 int ret;
 881
 882                 /* check Rx ring */
 883                 ret = nfe_rxeof(sc);
 884
 885                 /* check Tx ring */
 886                 ret |= nfe_txeof(sc);
 887
 888                 if (sc->sc_flags & NFE_F_DYN_IM) {
 889                         if (ret && (sc->sc_flags & NFE_F_IRQ_TIMER) == 0) {
 890                                 /*
 891                                  * Assume that using hardware timer could reduce
 892                                  * the interrupt rate.
 893                                  */
 894                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_IMTIMER);
 895                                 sc->sc_flags |= NFE_F_IRQ_TIMER;
 896                         } else if (!ret && (sc->sc_flags & NFE_F_IRQ_TIMER)) {
 897                                 /*
 898                                  * Nothing needs to be processed, fall back to
 899                                  * use TX/RX interrupts.
 900                                  */
 901                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_NOIMTIMER);
 902                                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
 903                         }
 904                 }
 905         }
 906 }
 907
 908 static int
 909 nfe_ioctl(struct ifnet *ifp, u_long cmd, caddr_t data, struct ucred *cr)
 910 {
 911         struct nfe_softc *sc = ifp->if_softc;
 912         struct ifreq *ifr = (struct ifreq *)data;
 913         struct mii_data *mii;
 914         int error = 0, mask, jumbo_cap;
 915
 916         switch (cmd) {
 917         case SIOCSIFMTU:
 918                 if ((sc->sc_caps & NFE_JUMBO_SUP) && sc->rxq.jbuf != NULL)
 919                         jumbo_cap = 1;
 920                 else
 921                         jumbo_cap = 0;
 922
 923                 if ((jumbo_cap && ifr->ifr_mtu > NFE_JUMBO_MTU) ||
 924                     (!jumbo_cap && ifr->ifr_mtu > ETHERMTU)) {
 925                         return EINVAL;
 926                 } else if (ifp->if_mtu != ifr->ifr_mtu) {
 927                         ifp->if_mtu = ifr->ifr_mtu;
 928                         if (ifp->if_flags & IFF_RUNNING)
 929                                 nfe_init(sc);
 930                 }
 931                 break;
 932         case SIOCSIFFLAGS:
 933                 if (ifp->if_flags & IFF_UP) {
 934                         /*
 935                          * If only the PROMISC or ALLMULTI flag changes, then
 936                          * don't do a full re-init of the chip, just update
 937                          * the Rx filter.
 938                          */
 939                         if ((ifp->if_flags & IFF_RUNNING) &&
 940                             ((ifp->if_flags ^ sc->sc_if_flags) &
 941                              (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
 942                                 nfe_setmulti(sc);
 943                         } else {
 944                                 if (!(ifp->if_flags & IFF_RUNNING))
 945                                         nfe_init(sc);
 946                         }
 947                 } else {
 948                         if (ifp->if_flags & IFF_RUNNING)
 949                                 nfe_stop(sc);
 950                 }
 951                 sc->sc_if_flags = ifp->if_flags;
 952                 break;
 953         case SIOCADDMULTI:
 954         case SIOCDELMULTI:
 955                 if (ifp->if_flags & IFF_RUNNING)
 956                         nfe_setmulti(sc);
 957                 break;
 958         case SIOCSIFMEDIA:
 959         case SIOCGIFMEDIA:
 960                 mii = device_get_softc(sc->sc_miibus);
 961                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, cmd);
 962                 break;
 963         case SIOCSIFCAP:
 964                 mask = (ifr->ifr_reqcap ^ ifp->if_capenable) & IFCAP_HWCSUM;
 965                 if (mask && (ifp->if_capabilities & IFCAP_HWCSUM)) {
 966                         ifp->if_capenable ^= mask;
 967                         if (IFCAP_TXCSUM & ifp->if_capenable)
 968                                 ifp->if_hwassist = NFE_CSUM_FEATURES;
 969                         else
 970                                 ifp->if_hwassist = 0;
 971
 972                         if (ifp->if_flags & IFF_RUNNING)
 973                                 nfe_init(sc);
 974                 }
 975                 break;
 976         default:
 977                 error = ether_ioctl(ifp, cmd, data);
 978                 break;
 979         }
 980         return error;
 981 }
 982
 983 static int
 984 nfe_rxeof(struct nfe_softc *sc)
 985 {
 986         struct ifnet *ifp = &sc->arpcom.ac_if;
 987         struct nfe_rx_ring *ring = &sc->rxq;
 988         int reap;
 989 #ifdef ETHER_INPUT_CHAIN
 990         struct mbuf_chain chain[MAXCPU];
 991 #endif
 992
 993         reap = 0;
 994         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
 995
 996 #ifdef ETHER_INPUT_CHAIN
 997         ether_input_chain_init(chain);
 998 #endif
 999
1000         for (;;) {
1001                 struct nfe_rx_data *data = &ring->data[ring->cur];
1002                 struct mbuf *m;
1003                 uint16_t flags;
1004                 int len, error;
1005
1006                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1007                         struct nfe_desc64 *desc64 = &ring->desc64[ring->cur];
1008
1009                         flags = le16toh(desc64->flags);
1010                         len = le16toh(desc64->length) & 0x3fff;
1011                 } else {
1012                         struct nfe_desc32 *desc32 = &ring->desc32[ring->cur];
1013
1014                         flags = le16toh(desc32->flags);
1015                         len = le16toh(desc32->length) & 0x3fff;
1016                 }
1017
1018                 if (flags & NFE_RX_READY)
1019                         break;
1020
1021                 reap = 1;
1022
1023                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1024                         if (!(flags & NFE_RX_VALID_V1))
1025                                 goto skip;
1026
1027                         if ((flags & NFE_RX_FIXME_V1) == NFE_RX_FIXME_V1) {
1028                                 flags &= ~NFE_RX_ERROR;
1029                                 len--;  /* fix buffer length */
1030                         }
1031                 } else {
1032                         if (!(flags & NFE_RX_VALID_V2))
1033                                 goto skip;
1034
1035                         if ((flags & NFE_RX_FIXME_V2) == NFE_RX_FIXME_V2) {
1036                                 flags &= ~NFE_RX_ERROR;
1037                                 len--;  /* fix buffer length */
1038                         }
1039                 }
1040
1041                 if (flags & NFE_RX_ERROR) {
1042                         ifp->if_ierrors++;
1043                         goto skip;
1044                 }
1045
1046                 m = data->m;
1047
1048                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1049                         error = nfe_newbuf_jumbo(sc, ring, ring->cur, 0);
1050                 else
1051                         error = nfe_newbuf_std(sc, ring, ring->cur, 0);
1052                 if (error) {
1053                         ifp->if_ierrors++;
1054                         goto skip;
1055                 }
1056
1057                 /* finalize mbuf */
1058                 m->m_pkthdr.len = m->m_len = len;
1059                 m->m_pkthdr.rcvif = ifp;
1060
1061                 if ((ifp->if_capenable & IFCAP_RXCSUM) &&
1062                     (flags & NFE_RX_CSUMOK)) {
1063                         if (flags & NFE_RX_IP_CSUMOK_V2) {
1064                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED |
1065                                                           CSUM_IP_VALID;
1066                         }
1067
1068                         if (flags &
1069                             (NFE_RX_UDP_CSUMOK_V2 | NFE_RX_TCP_CSUMOK_V2)) {
1070                                 m->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
1071                                                           CSUM_PSEUDO_HDR |
1072                                                           CSUM_FRAG_NOT_CHECKED;
1073                                 m->m_pkthdr.csum_data = 0xffff;
1074                         }
1075                 }
1076
1077                 ifp->if_ipackets++;
1078 #ifdef ETHER_INPUT_CHAIN
1079 #ifdef ETHER_INPUT2
1080                 ether_input_chain2(ifp, m, chain);
1081 #else
1082                 ether_input_chain(ifp, m, chain);
1083 #endif
1084 #else
1085                 ifp->if_input(ifp, m);
1086 #endif
1087 skip:
1088                 nfe_set_ready_rxdesc(sc, ring, ring->cur);
1089                 sc->rxq.cur = (sc->rxq.cur + 1) % sc->sc_rx_ring_count;
1090         }
1091
1092         if (reap) {
1093                 bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1094 #ifdef ETHER_INPUT_CHAIN
1095                 ether_input_dispatch(chain);
1096 #endif
1097         }
1098         return reap;
1099 }
1100
1101 static int
1102 nfe_txeof(struct nfe_softc *sc)
1103 {
1104         struct ifnet *ifp = &sc->arpcom.ac_if;
1105         struct nfe_tx_ring *ring = &sc->txq;
1106         struct nfe_tx_data *data = NULL;
1107
1108         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1109         while (ring->next != ring->cur) {
1110                 uint16_t flags;
1111
1112                 if (sc->sc_caps & NFE_40BIT_ADDR)
1113                         flags = le16toh(ring->desc64[ring->next].flags);
1114                 else
1115                         flags = le16toh(ring->desc32[ring->next].flags);
1116
1117                 if (flags & NFE_TX_VALID)
1118                         break;
1119
1120                 data = &ring->data[ring->next];
1121
1122                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1123                         if (!(flags & NFE_TX_LASTFRAG_V1) && data->m == NULL)
1124                                 goto skip;
1125
1126                         if ((flags & NFE_TX_ERROR_V1) != 0) {
1127                                 if_printf(ifp, "tx v1 error 0x%4b\n", flags,
1128                                           NFE_V1_TXERR);
1129                                 ifp->if_oerrors++;
1130                         } else {
1131                                 ifp->if_opackets++;
1132                         }
1133                 } else {
1134                         if (!(flags & NFE_TX_LASTFRAG_V2) && data->m == NULL)
1135                                 goto skip;
1136
1137                         if ((flags & NFE_TX_ERROR_V2) != 0) {
1138                                 if_printf(ifp, "tx v2 error 0x%4b\n", flags,
1139                                           NFE_V2_TXERR);
1140                                 ifp->if_oerrors++;
1141                         } else {
1142                                 ifp->if_opackets++;
1143                         }
1144                 }
1145
1146                 if (data->m == NULL) {  /* should not get there */
1147                         if_printf(ifp,
1148                                   "last fragment bit w/o associated mbuf!\n");
1149                         goto skip;
1150                 }
1151
1152                 /* last fragment of the mbuf chain transmitted */
1153                 bus_dmamap_sync(ring->data_tag, data->map,
1154                                 BUS_DMASYNC_POSTWRITE);
1155                 bus_dmamap_unload(ring->data_tag, data->map);
1156                 m_freem(data->m);
1157                 data->m = NULL;
1158
1159                 ifp->if_timer = 0;
1160 skip:
1161                 ring->queued--;
1162                 KKASSERT(ring->queued >= 0);
1163                 ring->next = (ring->next + 1) % sc->sc_tx_ring_count;
1164         }
1165
1166         if (data != NULL) {     /* at least one slot freed */
1167                 ifp->if_flags &= ~IFF_OACTIVE;
1168                 if_devstart(ifp);
1169                 return 1;
1170         }
1171         return 0;
1172 }
1173
1174 static int
1175 nfe_encap(struct nfe_softc *sc, struct nfe_tx_ring *ring, struct mbuf *m0)
1176 {
1177         struct nfe_dma_ctx ctx;
1178         bus_dma_segment_t segs[NFE_MAX_SCATTER];
1179         struct nfe_tx_data *data, *data_map;
1180         bus_dmamap_t map;
1181         struct nfe_desc64 *desc64 = NULL;
1182         struct nfe_desc32 *desc32 = NULL;
1183         uint16_t flags = 0;
1184         uint32_t vtag = 0;
1185         int error, i, j;
1186
1187         data = &ring->data[ring->cur];
1188         map = data->map;
1189         data_map = data;        /* Remember who owns the DMA map */
1190
1191         ctx.nsegs = NFE_MAX_SCATTER;
1192         ctx.segs = segs;
1193         error = bus_dmamap_load_mbuf(ring->data_tag, map, m0,
1194                                      nfe_buf_dma_addr, &ctx, BUS_DMA_NOWAIT);
1195         if (!error && ctx.nsegs == 0) {
1196                 bus_dmamap_unload(ring->data_tag, map);
1197                 error = EFBIG;
1198         }
1199         if (error && error != EFBIG) {
1200                 if_printf(&sc->arpcom.ac_if, "could not map TX mbuf\n");
1201                 goto back;
1202         }
1203         if (error) {    /* error == EFBIG */
1204                 struct mbuf *m_new;
1205
1206                 m_new = m_defrag(m0, MB_DONTWAIT);
1207                 if (m_new == NULL) {
1208                         if_printf(&sc->arpcom.ac_if,
1209                                   "could not defrag TX mbuf\n");
1210                         error = ENOBUFS;
1211                         goto back;
1212                 } else {
1213                         m0 = m_new;
1214                 }
1215
1216                 ctx.nsegs = NFE_MAX_SCATTER;
1217                 ctx.segs = segs;
1218                 error = bus_dmamap_load_mbuf(ring->data_tag, map, m0,
1219                                              nfe_buf_dma_addr, &ctx,
1220                                              BUS_DMA_NOWAIT);
1221                 if (error || ctx.nsegs == 0) {
1222                         if (!error) {
1223                                 bus_dmamap_unload(ring->data_tag, map);
1224                                 error = EFBIG;
1225                         }
1226                         if_printf(&sc->arpcom.ac_if,
1227                                   "could not map defraged TX mbuf\n");
1228                         goto back;
1229                 }
1230         }
1231
1232         error = 0;
1233
1234         if (ring->queued + ctx.nsegs >= sc->sc_tx_ring_count - 1) {
1235                 bus_dmamap_unload(ring->data_tag, map);
1236                 error = ENOBUFS;
1237                 goto back;
1238         }
1239
1240         /* setup h/w VLAN tagging */
1241         if (m0->m_flags & M_VLANTAG)
1242                 vtag = m0->m_pkthdr.ether_vlantag;
1243
1244         if (sc->arpcom.ac_if.if_capenable & IFCAP_TXCSUM) {
1245                 if (m0->m_pkthdr.csum_flags & CSUM_IP)
1246                         flags |= NFE_TX_IP_CSUM;
1247                 if (m0->m_pkthdr.csum_flags & (CSUM_TCP | CSUM_UDP))
1248                         flags |= NFE_TX_TCP_CSUM;
1249         }
1250
1251         /*
1252          * XXX urm. somebody is unaware of how hardware works.  You
1253          * absolutely CANNOT set NFE_TX_VALID on the next descriptor in
1254          * the ring until the entire chain is actually *VALID*.  Otherwise
1255          * the hardware may encounter a partially initialized chain that
1256          * is marked as being ready to go when it in fact is not ready to
1257          * go.
1258          */
1259
1260         for (i = 0; i < ctx.nsegs; i++) {
1261                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1262                 data = &ring->data[j];
1263
1264                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1265                         desc64 = &ring->desc64[j];
1266 #if defined(__LP64__)
1267                         desc64->physaddr[0] =
1268                             htole32(segs[i].ds_addr >> 32);
1269 #endif
1270                         desc64->physaddr[1] =
1271                             htole32(segs[i].ds_addr & 0xffffffff);
1272                         desc64->length = htole16(segs[i].ds_len - 1);
1273                         desc64->vtag = htole32(vtag);
1274                         desc64->flags = htole16(flags);
1275                 } else {
1276                         desc32 = &ring->desc32[j];
1277                         desc32->physaddr = htole32(segs[i].ds_addr);
1278                         desc32->length = htole16(segs[i].ds_len - 1);
1279                         desc32->flags = htole16(flags);
1280                 }
1281
1282                 /* csum flags and vtag belong to the first fragment only */
1283                 flags &= ~(NFE_TX_IP_CSUM | NFE_TX_TCP_CSUM);
1284                 vtag = 0;
1285
1286                 ring->queued++;
1287                 KKASSERT(ring->queued <= sc->sc_tx_ring_count);
1288         }
1289
1290         /* the whole mbuf chain has been DMA mapped, fix last descriptor */
1291         if (sc->sc_caps & NFE_40BIT_ADDR) {
1292                 desc64->flags |= htole16(NFE_TX_LASTFRAG_V2);
1293         } else {
1294                 if (sc->sc_caps & NFE_JUMBO_SUP)
1295                         flags = NFE_TX_LASTFRAG_V2;
1296                 else
1297                         flags = NFE_TX_LASTFRAG_V1;
1298                 desc32->flags |= htole16(flags);
1299         }
1300
1301         /*
1302          * Set NFE_TX_VALID backwards so the hardware doesn't see the
1303          * whole mess until the first descriptor in the map is flagged.
1304          */
1305         for (i = ctx.nsegs - 1; i >= 0; --i) {
1306                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1307                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1308                         desc64 = &ring->desc64[j];
1309                         desc64->flags |= htole16(NFE_TX_VALID);
1310                 } else {
1311                         desc32 = &ring->desc32[j];
1312                         desc32->flags |= htole16(NFE_TX_VALID);
1313                 }
1314         }
1315         ring->cur = (ring->cur + ctx.nsegs) % sc->sc_tx_ring_count;
1316
1317         /* Exchange DMA map */
1318         data_map->map = data->map;
1319         data->map = map;
1320         data->m = m0;
1321
1322         bus_dmamap_sync(ring->data_tag, map, BUS_DMASYNC_PREWRITE);
1323 back:
1324         if (error)
1325                 m_freem(m0);
1326         return error;
1327 }
1328
1329 static void
1330 nfe_start(struct ifnet *ifp)
1331 {
1332         struct nfe_softc *sc = ifp->if_softc;
1333         struct nfe_tx_ring *ring = &sc->txq;
1334         int count = 0;
1335         struct mbuf *m0;
1336
1337         if ((ifp->if_flags & (IFF_OACTIVE | IFF_RUNNING)) != IFF_RUNNING)
1338                 return;
1339
1340         for (;;) {
1341                 m0 = ifq_dequeue(&ifp->if_snd, NULL);
1342                 if (m0 == NULL)
1343                         break;
1344
1345                 ETHER_BPF_MTAP(ifp, m0);
1346
1347                 if (nfe_encap(sc, ring, m0) != 0) {
1348                         ifp->if_flags |= IFF_OACTIVE;
1349                         break;
1350                 }
1351                 ++count;
1352
1353                 /*
1354                  * NOTE:
1355                  * `m0' may be freed in nfe_encap(), so
1356                  * it should not be touched any more.
1357                  */
1358         }
1359         if (count == 0) /* nothing sent */
1360                 return;
1361
1362         /* Sync TX descriptor ring */
1363         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1364
1365         /* Kick Tx */
1366         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_KICKTX | sc->rxtxctl);
1367
1368         /*
1369          * Set a timeout in case the chip goes out to lunch.
1370          */
1371         ifp->if_timer = 5;
1372 }
1373
1374 static void
1375 nfe_watchdog(struct ifnet *ifp)
1376 {
1377         struct nfe_softc *sc = ifp->if_softc;
1378
1379         if (ifp->if_flags & IFF_RUNNING) {
1380                 if_printf(ifp, "watchdog timeout - lost interrupt recovered\n");
1381                 nfe_txeof(sc);
1382                 return;
1383         }
1384
1385         if_printf(ifp, "watchdog timeout\n");
1386
1387         nfe_init(ifp->if_softc);
1388
1389         ifp->if_oerrors++;
1390 }
1391
1392 static void
1393 nfe_init(void *xsc)
1394 {
1395         struct nfe_softc *sc = xsc;
1396         struct ifnet *ifp = &sc->arpcom.ac_if;
1397         uint32_t tmp;
1398         int error;
1399
1400         nfe_stop(sc);
1401
1402         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
1403                 nfe_mac_reset(sc);
1404
1405         /*
1406          * NOTE:
1407          * Switching between jumbo frames and normal frames should
1408          * be done _after_ nfe_stop() but _before_ nfe_init_rx_ring().
1409          */
1410         if (ifp->if_mtu > ETHERMTU) {
1411                 sc->sc_flags |= NFE_F_USE_JUMBO;
1412                 sc->rxq.bufsz = NFE_JBYTES;
1413                 if (bootverbose)
1414                         if_printf(ifp, "use jumbo frames\n");
1415         } else {
1416                 sc->sc_flags &= ~NFE_F_USE_JUMBO;
1417                 sc->rxq.bufsz = MCLBYTES;
1418                 if (bootverbose)
1419                         if_printf(ifp, "use non-jumbo frames\n");
1420         }
1421
1422         error = nfe_init_tx_ring(sc, &sc->txq);
1423         if (error) {
1424                 nfe_stop(sc);
1425                 return;
1426         }
1427
1428         error = nfe_init_rx_ring(sc, &sc->rxq);
1429         if (error) {
1430                 nfe_stop(sc);
1431                 return;
1432         }
1433
1434         NFE_WRITE(sc, NFE_TX_POLL, 0);
1435         NFE_WRITE(sc, NFE_STATUS, 0);
1436
1437         sc->rxtxctl = NFE_RXTX_BIT2 | sc->rxtxctl_desc;
1438
1439         if (ifp->if_capenable & IFCAP_RXCSUM)
1440                 sc->rxtxctl |= NFE_RXTX_RXCSUM;
1441
1442         /*
1443          * Although the adapter is capable of stripping VLAN tags from received
1444          * frames (NFE_RXTX_VTAG_STRIP), we do not enable this functionality on
1445          * purpose.  This will be done in software by our network stack.
1446          */
1447         if (sc->sc_caps & NFE_HW_VLAN)
1448                 sc->rxtxctl |= NFE_RXTX_VTAG_INSERT;
1449
1450         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | sc->rxtxctl);
1451         DELAY(10);
1452         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1453
1454         if (sc->sc_caps & NFE_HW_VLAN)
1455                 NFE_WRITE(sc, NFE_VTAG_CTL, NFE_VTAG_ENABLE);
1456
1457         NFE_WRITE(sc, NFE_SETUP_R6, 0);
1458
1459         /* set MAC address */
1460         nfe_set_macaddr(sc, sc->arpcom.ac_enaddr);
1461
1462         /* tell MAC where rings are in memory */
1463 #ifdef __LP64__
1464         NFE_WRITE(sc, NFE_RX_RING_ADDR_HI, sc->rxq.physaddr >> 32);
1465 #endif
1466         NFE_WRITE(sc, NFE_RX_RING_ADDR_LO, sc->rxq.physaddr & 0xffffffff);
1467 #ifdef __LP64__
1468         NFE_WRITE(sc, NFE_TX_RING_ADDR_HI, sc->txq.physaddr >> 32);
1469 #endif
1470         NFE_WRITE(sc, NFE_TX_RING_ADDR_LO, sc->txq.physaddr & 0xffffffff);
1471
1472         NFE_WRITE(sc, NFE_RING_SIZE,
1473             (sc->sc_rx_ring_count - 1) << 16 |
1474             (sc->sc_tx_ring_count - 1));
1475
1476         NFE_WRITE(sc, NFE_RXBUFSZ, sc->rxq.bufsz);
1477
1478         /* force MAC to wakeup */
1479         tmp = NFE_READ(sc, NFE_PWR_STATE);
1480         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_WAKEUP);
1481         DELAY(10);
1482         tmp = NFE_READ(sc, NFE_PWR_STATE);
1483         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_VALID);
1484
1485         NFE_WRITE(sc, NFE_SETUP_R1, NFE_R1_MAGIC);
1486         NFE_WRITE(sc, NFE_SETUP_R2, NFE_R2_MAGIC);
1487         NFE_WRITE(sc, NFE_SETUP_R6, NFE_R6_MAGIC);
1488
1489         /* update MAC knowledge of PHY; generates a NFE_IRQ_LINK interrupt */
1490         NFE_WRITE(sc, NFE_STATUS, sc->mii_phyaddr << 24 | NFE_STATUS_MAGIC);
1491
1492         NFE_WRITE(sc, NFE_SETUP_R4, NFE_R4_MAGIC);
1493
1494         sc->rxtxctl &= ~NFE_RXTX_BIT2;
1495         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1496         DELAY(10);
1497         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_BIT1 | sc->rxtxctl);
1498
1499         /* set Rx filter */
1500         nfe_setmulti(sc);
1501
1502         nfe_ifmedia_upd(ifp);
1503
1504         /* enable Rx */
1505         NFE_WRITE(sc, NFE_RX_CTL, NFE_RX_START);
1506
1507         /* enable Tx */
1508         NFE_WRITE(sc, NFE_TX_CTL, NFE_TX_START);
1509
1510         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
1511
1512 #ifdef DEVICE_POLLING
1513         if ((ifp->if_flags & IFF_POLLING))
1514                 nfe_disable_intrs(sc);
1515         else
1516 #endif
1517         nfe_enable_intrs(sc);
1518
1519         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
1520
1521         ifp->if_flags |= IFF_RUNNING;
1522         ifp->if_flags &= ~IFF_OACTIVE;
1523
1524         /*
1525          * If we had stuff in the tx ring before its all cleaned out now
1526          * so we are not going to get an interrupt, jump-start any pending
1527          * output.
1528          */
1529         if_devstart(ifp);
1530 }
1531
1532 static void
1533 nfe_stop(struct nfe_softc *sc)
1534 {
1535         struct ifnet *ifp = &sc->arpcom.ac_if;
1536         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
1537         int i;
1538
1539         callout_stop(&sc->sc_tick_ch);
1540
1541         ifp->if_timer = 0;
1542         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1543         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
1544
1545 #define WAITMAX 50000
1546
1547         /*
1548          * Abort Tx
1549          */
1550         NFE_WRITE(sc, NFE_TX_CTL, 0);
1551         for (i = 0; i < WAITMAX; ++i) {
1552                 DELAY(100);
1553                 if ((NFE_READ(sc, NFE_TX_STATUS) & NFE_TX_STATUS_BUSY) == 0)
1554                         break;
1555         }
1556         if (i == WAITMAX)
1557                 if_printf(ifp, "can't stop TX\n");
1558         DELAY(100);
1559
1560         /*
1561          * Disable Rx
1562          */
1563         NFE_WRITE(sc, NFE_RX_CTL, 0);
1564         for (i = 0; i < WAITMAX; ++i) {
1565                 DELAY(100);
1566                 if ((NFE_READ(sc, NFE_RX_STATUS) & NFE_RX_STATUS_BUSY) == 0)
1567                         break;
1568         }
1569         if (i == WAITMAX)
1570                 if_printf(ifp, "can't stop RX\n");
1571         DELAY(100);
1572
1573 #undef WAITMAX
1574
1575         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
1576         DELAY(10);
1577         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
1578
1579         /* Disable interrupts */
1580         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
1581
1582         /* Reset Tx and Rx rings */
1583         nfe_reset_tx_ring(sc, &sc->txq);
1584         nfe_reset_rx_ring(sc, &sc->rxq);
1585 }
1586
1587 static int
1588 nfe_alloc_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1589 {
1590         int i, j, error, descsize;
1591         void **desc;
1592
1593         if (sc->sc_caps & NFE_40BIT_ADDR) {
1594                 desc = (void **)&ring->desc64;
1595                 descsize = sizeof(struct nfe_desc64);
1596         } else {
1597                 desc = (void **)&ring->desc32;
1598                 descsize = sizeof(struct nfe_desc32);
1599         }
1600
1601         ring->bufsz = MCLBYTES;
1602         ring->cur = ring->next = 0;
1603
1604         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1605                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1606                                    NULL, NULL,
1607                                    sc->sc_rx_ring_count * descsize, 1,
1608                                    BUS_SPACE_MAXSIZE_32BIT,
1609                                    0, &ring->tag);
1610         if (error) {
1611                 if_printf(&sc->arpcom.ac_if,
1612                           "could not create desc RX DMA tag\n");
1613                 return error;
1614         }
1615
1616         error = bus_dmamem_alloc(ring->tag, desc, BUS_DMA_WAITOK | BUS_DMA_ZERO,
1617                                  &ring->map);
1618         if (error) {
1619                 if_printf(&sc->arpcom.ac_if,
1620                           "could not allocate RX desc DMA memory\n");
1621                 bus_dma_tag_destroy(ring->tag);
1622                 ring->tag = NULL;
1623                 return error;
1624         }
1625
1626         error = bus_dmamap_load(ring->tag, ring->map, *desc,
1627                                 sc->sc_rx_ring_count * descsize,
1628                                 nfe_ring_dma_addr, &ring->physaddr,
1629                                 BUS_DMA_WAITOK);
1630         if (error) {
1631                 if_printf(&sc->arpcom.ac_if,
1632                           "could not load RX desc DMA map\n");
1633                 bus_dmamem_free(ring->tag, *desc, ring->map);
1634                 bus_dma_tag_destroy(ring->tag);
1635                 ring->tag = NULL;
1636                 return error;
1637         }
1638
1639         if (sc->sc_caps & NFE_JUMBO_SUP) {
1640                 ring->jbuf =
1641                 kmalloc(sizeof(struct nfe_jbuf) * NFE_JPOOL_COUNT(sc),
1642                         M_DEVBUF, M_WAITOK | M_ZERO);
1643
1644                 error = nfe_jpool_alloc(sc, ring);
1645                 if (error) {
1646                         if_printf(&sc->arpcom.ac_if,
1647                                   "could not allocate jumbo frames\n");
1648                         kfree(ring->jbuf, M_DEVBUF);
1649                         ring->jbuf = NULL;
1650                         /* Allow jumbo frame allocation to fail */
1651                 }
1652         }
1653
1654         ring->data = kmalloc(sizeof(struct nfe_rx_data) * sc->sc_rx_ring_count,
1655                              M_DEVBUF, M_WAITOK | M_ZERO);
1656
1657         error = bus_dma_tag_create(NULL, 1, 0,
1658                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1659                                    NULL, NULL,
1660                                    MCLBYTES, 1, BUS_SPACE_MAXSIZE_32BIT,
1661                                    BUS_DMA_ALLOCNOW, &ring->data_tag);
1662         if (error) {
1663                 if_printf(&sc->arpcom.ac_if,
1664                           "could not create RX mbuf DMA tag\n");
1665                 return error;
1666         }
1667
1668         /* Create a spare RX mbuf DMA map */
1669         error = bus_dmamap_create(ring->data_tag, 0, &ring->data_tmpmap);
1670         if (error) {
1671                 if_printf(&sc->arpcom.ac_if,
1672                           "could not create spare RX mbuf DMA map\n");
1673                 bus_dma_tag_destroy(ring->data_tag);
1674                 ring->data_tag = NULL;
1675                 return error;
1676         }
1677
1678         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1679                 error = bus_dmamap_create(ring->data_tag, 0,
1680                                           &ring->data[i].map);
1681                 if (error) {
1682                         if_printf(&sc->arpcom.ac_if,
1683                                   "could not create %dth RX mbuf DMA mapn", i);
1684                         goto fail;
1685                 }
1686         }
1687         return 0;
1688 fail:
1689         for (j = 0; j < i; ++j)
1690                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1691         bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1692         bus_dma_tag_destroy(ring->data_tag);
1693         ring->data_tag = NULL;
1694         return error;
1695 }
1696
1697 static void
1698 nfe_reset_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1699 {
1700         int i;
1701
1702         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1703                 struct nfe_rx_data *data = &ring->data[i];
1704
1705                 if (data->m != NULL) {
1706                         if ((sc->sc_flags & NFE_F_USE_JUMBO) == 0)
1707                                 bus_dmamap_unload(ring->data_tag, data->map);
1708                         m_freem(data->m);
1709                         data->m = NULL;
1710                 }
1711         }
1712         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1713
1714         ring->cur = ring->next = 0;
1715 }
1716
1717 static int
1718 nfe_init_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1719 {
1720         int i;
1721
1722         for (i = 0; i < sc->sc_rx_ring_count; ++i) {
1723                 int error;
1724
1725                 /* XXX should use a function pointer */
1726                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1727                         error = nfe_newbuf_jumbo(sc, ring, i, 1);
1728                 else
1729                         error = nfe_newbuf_std(sc, ring, i, 1);
1730                 if (error) {
1731                         if_printf(&sc->arpcom.ac_if,
1732                                   "could not allocate RX buffer\n");
1733                         return error;
1734                 }
1735
1736                 nfe_set_ready_rxdesc(sc, ring, i);
1737         }
1738         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1739
1740         return 0;
1741 }
1742
1743 static void
1744 nfe_free_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1745 {
1746         if (ring->data_tag != NULL) {
1747                 struct nfe_rx_data *data;
1748                 int i;
1749
1750                 for (i = 0; i < sc->sc_rx_ring_count; i++) {
1751                         data = &ring->data[i];
1752
1753                         if (data->m != NULL) {
1754                                 bus_dmamap_unload(ring->data_tag, data->map);
1755                                 m_freem(data->m);
1756                         }
1757                         bus_dmamap_destroy(ring->data_tag, data->map);
1758                 }
1759                 bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1760                 bus_dma_tag_destroy(ring->data_tag);
1761         }
1762
1763         nfe_jpool_free(sc, ring);
1764
1765         if (ring->jbuf != NULL)
1766                 kfree(ring->jbuf, M_DEVBUF);
1767         if (ring->data != NULL)
1768                 kfree(ring->data, M_DEVBUF);
1769
1770         if (ring->tag != NULL) {
1771                 void *desc;
1772
1773                 if (sc->sc_caps & NFE_40BIT_ADDR)
1774                         desc = ring->desc64;
1775                 else
1776                         desc = ring->desc32;
1777
1778                 bus_dmamap_unload(ring->tag, ring->map);
1779                 bus_dmamem_free(ring->tag, desc, ring->map);
1780                 bus_dma_tag_destroy(ring->tag);
1781         }
1782 }
1783
1784 static struct nfe_jbuf *
1785 nfe_jalloc(struct nfe_softc *sc)
1786 {
1787         struct ifnet *ifp = &sc->arpcom.ac_if;
1788         struct nfe_jbuf *jbuf;
1789
1790         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1791
1792         jbuf = SLIST_FIRST(&sc->rxq.jfreelist);
1793         if (jbuf != NULL) {
1794                 SLIST_REMOVE_HEAD(&sc->rxq.jfreelist, jnext);
1795                 jbuf->inuse = 1;
1796         } else {
1797                 if_printf(ifp, "no free jumbo buffer\n");
1798         }
1799
1800         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1801
1802         return jbuf;
1803 }
1804
1805 static void
1806 nfe_jfree(void *arg)
1807 {
1808         struct nfe_jbuf *jbuf = arg;
1809         struct nfe_softc *sc = jbuf->sc;
1810         struct nfe_rx_ring *ring = jbuf->ring;
1811
1812         if (&ring->jbuf[jbuf->slot] != jbuf)
1813                 panic("%s: free wrong jumbo buffer\n", __func__);
1814         else if (jbuf->inuse == 0)
1815                 panic("%s: jumbo buffer already freed\n", __func__);
1816
1817         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1818         atomic_subtract_int(&jbuf->inuse, 1);
1819         if (jbuf->inuse == 0)
1820                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1821         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1822 }
1823
1824 static void
1825 nfe_jref(void *arg)
1826 {
1827         struct nfe_jbuf *jbuf = arg;
1828         struct nfe_rx_ring *ring = jbuf->ring;
1829
1830         if (&ring->jbuf[jbuf->slot] != jbuf)
1831                 panic("%s: ref wrong jumbo buffer\n", __func__);
1832         else if (jbuf->inuse == 0)
1833                 panic("%s: jumbo buffer already freed\n", __func__);
1834
1835         atomic_add_int(&jbuf->inuse, 1);
1836 }
1837
1838 static int
1839 nfe_jpool_alloc(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1840 {
1841         struct nfe_jbuf *jbuf;
1842         bus_addr_t physaddr;
1843         caddr_t buf;
1844         int i, error;
1845
1846         /*
1847          * Allocate a big chunk of DMA'able memory.
1848          */
1849         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1850                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1851                                    NULL, NULL,
1852                                    NFE_JPOOL_SIZE(sc), 1,
1853                                    BUS_SPACE_MAXSIZE_32BIT,
1854                                    0, &ring->jtag);
1855         if (error) {
1856                 if_printf(&sc->arpcom.ac_if,
1857                           "could not create jumbo DMA tag\n");
1858                 return error;
1859         }
1860
1861         error = bus_dmamem_alloc(ring->jtag, (void **)&ring->jpool,
1862                                  BUS_DMA_WAITOK, &ring->jmap);
1863         if (error) {
1864                 if_printf(&sc->arpcom.ac_if,
1865                           "could not allocate jumbo DMA memory\n");
1866                 bus_dma_tag_destroy(ring->jtag);
1867                 ring->jtag = NULL;
1868                 return error;
1869         }
1870
1871         error = bus_dmamap_load(ring->jtag, ring->jmap, ring->jpool,
1872                                 NFE_JPOOL_SIZE(sc),
1873                                 nfe_ring_dma_addr, &physaddr, BUS_DMA_WAITOK);
1874         if (error) {
1875                 if_printf(&sc->arpcom.ac_if,
1876                           "could not load jumbo DMA map\n");
1877                 bus_dmamem_free(ring->jtag, ring->jpool, ring->jmap);
1878                 bus_dma_tag_destroy(ring->jtag);
1879                 ring->jtag = NULL;
1880                 return error;
1881         }
1882
1883         /* ..and split it into 9KB chunks */
1884         SLIST_INIT(&ring->jfreelist);
1885
1886         buf = ring->jpool;
1887         for (i = 0; i < NFE_JPOOL_COUNT(sc); i++) {
1888                 jbuf = &ring->jbuf[i];
1889
1890                 jbuf->sc = sc;
1891                 jbuf->ring = ring;
1892                 jbuf->inuse = 0;
1893                 jbuf->slot = i;
1894                 jbuf->buf = buf;
1895                 jbuf->physaddr = physaddr;
1896
1897                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1898
1899                 buf += NFE_JBYTES;
1900                 physaddr += NFE_JBYTES;
1901         }
1902
1903         return 0;
1904 }
1905
1906 static void
1907 nfe_jpool_free(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1908 {
1909         if (ring->jtag != NULL) {
1910                 bus_dmamap_unload(ring->jtag, ring->jmap);
1911                 bus_dmamem_free(ring->jtag, ring->jpool, ring->jmap);
1912                 bus_dma_tag_destroy(ring->jtag);
1913         }
1914 }
1915
1916 static int
1917 nfe_alloc_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
1918 {
1919         int i, j, error, descsize;
1920         void **desc;
1921
1922         if (sc->sc_caps & NFE_40BIT_ADDR) {
1923                 desc = (void **)&ring->desc64;
1924                 descsize = sizeof(struct nfe_desc64);
1925         } else {
1926                 desc = (void **)&ring->desc32;
1927                 descsize = sizeof(struct nfe_desc32);
1928         }
1929
1930         ring->queued = 0;
1931         ring->cur = ring->next = 0;
1932
1933         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1934                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1935                                    NULL, NULL,
1936                                    sc->sc_tx_ring_count * descsize, 1,
1937                                    BUS_SPACE_MAXSIZE_32BIT,
1938                                    0, &ring->tag);
1939         if (error) {
1940                 if_printf(&sc->arpcom.ac_if,
1941                           "could not create TX desc DMA map\n");
1942                 return error;
1943         }
1944
1945         error = bus_dmamem_alloc(ring->tag, desc, BUS_DMA_WAITOK | BUS_DMA_ZERO,
1946                                  &ring->map);
1947         if (error) {
1948                 if_printf(&sc->arpcom.ac_if,
1949                           "could not allocate TX desc DMA memory\n");
1950                 bus_dma_tag_destroy(ring->tag);
1951                 ring->tag = NULL;
1952                 return error;
1953         }
1954
1955         error = bus_dmamap_load(ring->tag, ring->map, *desc,
1956                                 sc->sc_tx_ring_count * descsize,
1957                                 nfe_ring_dma_addr, &ring->physaddr,
1958                                 BUS_DMA_WAITOK);
1959         if (error) {
1960                 if_printf(&sc->arpcom.ac_if,
1961                           "could not load TX desc DMA map\n");
1962                 bus_dmamem_free(ring->tag, *desc, ring->map);
1963                 bus_dma_tag_destroy(ring->tag);
1964                 ring->tag = NULL;
1965                 return error;
1966         }
1967
1968         ring->data = kmalloc(sizeof(struct nfe_tx_data) * sc->sc_tx_ring_count,
1969                              M_DEVBUF, M_WAITOK | M_ZERO);
1970
1971         error = bus_dma_tag_create(NULL, PAGE_SIZE, 0,
1972                                    BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR,
1973                                    NULL, NULL,
1974                                    NFE_JBYTES, NFE_MAX_SCATTER,
1975                                    BUS_SPACE_MAXSIZE_32BIT,
1976                                    BUS_DMA_ALLOCNOW, &ring->data_tag);
1977         if (error) {
1978                 if_printf(&sc->arpcom.ac_if,
1979                           "could not create TX buf DMA tag\n");
1980                 return error;
1981         }
1982
1983         for (i = 0; i < sc->sc_tx_ring_count; i++) {
1984                 error = bus_dmamap_create(ring->data_tag, 0,
1985                                           &ring->data[i].map);
1986                 if (error) {
1987                         if_printf(&sc->arpcom.ac_if,
1988                                   "could not create %dth TX buf DMA map\n", i);
1989                         goto fail;
1990                 }
1991         }
1992
1993         return 0;
1994 fail:
1995         for (j = 0; j < i; ++j)
1996                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1997         bus_dma_tag_destroy(ring->data_tag);
1998         ring->data_tag = NULL;
1999         return error;
2000 }
2001
2002 static void
2003 nfe_reset_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
2004 {
2005         int i;
2006
2007         for (i = 0; i < sc->sc_tx_ring_count; i++) {
2008                 struct nfe_tx_data *data = &ring->data[i];
2009
2010                 if (sc->sc_caps & NFE_40BIT_ADDR)
2011                         ring->desc64[i].flags = 0;
2012                 else
2013                         ring->desc32[i].flags = 0;
2014
2015                 if (data->m != NULL) {
2016                         bus_dmamap_sync(ring->data_tag, data->map,
2017                                         BUS_DMASYNC_POSTWRITE);
2018                         bus_dmamap_unload(ring->data_tag, data->map);
2019                         m_freem(data->m);
2020                         data->m = NULL;
2021                 }
2022         }
2023         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
2024
2025         ring->queued = 0;
2026         ring->cur = ring->next = 0;
2027 }
2028
2029 static int
2030 nfe_init_tx_ring(struct nfe_softc *sc __unused,
2031                  struct nfe_tx_ring *ring __unused)
2032 {
2033         return 0;
2034 }
2035
2036 static void
2037 nfe_free_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
2038 {
2039         if (ring->data_tag != NULL) {
2040                 struct nfe_tx_data *data;
2041                 int i;
2042
2043                 for (i = 0; i < sc->sc_tx_ring_count; ++i) {
2044                         data = &ring->data[i];
2045
2046                         if (data->m != NULL) {
2047                                 bus_dmamap_unload(ring->data_tag, data->map);
2048                                 m_freem(data->m);
2049                         }
2050                         bus_dmamap_destroy(ring->data_tag, data->map);
2051                 }
2052
2053                 bus_dma_tag_destroy(ring->data_tag);
2054         }
2055
2056         if (ring->data != NULL)
2057                 kfree(ring->data, M_DEVBUF);
2058
2059         if (ring->tag != NULL) {
2060                 void *desc;
2061
2062                 if (sc->sc_caps & NFE_40BIT_ADDR)
2063                         desc = ring->desc64;
2064                 else
2065                         desc = ring->desc32;
2066
2067                 bus_dmamap_unload(ring->tag, ring->map);
2068                 bus_dmamem_free(ring->tag, desc, ring->map);
2069                 bus_dma_tag_destroy(ring->tag);
2070         }
2071 }
2072
2073 static int
2074 nfe_ifmedia_upd(struct ifnet *ifp)
2075 {
2076         struct nfe_softc *sc = ifp->if_softc;
2077         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2078
2079         if (mii->mii_instance != 0) {
2080                 struct mii_softc *miisc;
2081
2082                 LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
2083                         mii_phy_reset(miisc);
2084         }
2085         mii_mediachg(mii);
2086
2087         return 0;
2088 }
2089
2090 static void
2091 nfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
2092 {
2093         struct nfe_softc *sc = ifp->if_softc;
2094         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2095
2096         mii_pollstat(mii);
2097         ifmr->ifm_status = mii->mii_media_status;
2098         ifmr->ifm_active = mii->mii_media_active;
2099 }
2100
2101 static void
2102 nfe_setmulti(struct nfe_softc *sc)
2103 {
2104         struct ifnet *ifp = &sc->arpcom.ac_if;
2105         struct ifmultiaddr *ifma;
2106         uint8_t addr[ETHER_ADDR_LEN], mask[ETHER_ADDR_LEN];
2107         uint32_t filter = NFE_RXFILTER_MAGIC;
2108         int i;
2109
2110         if ((ifp->if_flags & (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
2111                 bzero(addr, ETHER_ADDR_LEN);
2112                 bzero(mask, ETHER_ADDR_LEN);
2113                 goto done;
2114         }
2115
2116         bcopy(etherbroadcastaddr, addr, ETHER_ADDR_LEN);
2117         bcopy(etherbroadcastaddr, mask, ETHER_ADDR_LEN);
2118
2119         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
2120                 caddr_t maddr;
2121
2122                 if (ifma->ifma_addr->sa_family != AF_LINK)
2123                         continue;
2124
2125                 maddr = LLADDR((struct sockaddr_dl *)ifma->ifma_addr);
2126                 for (i = 0; i < ETHER_ADDR_LEN; i++) {
2127                         addr[i] &= maddr[i];
2128                         mask[i] &= ~maddr[i];
2129                 }
2130         }
2131
2132         for (i = 0; i < ETHER_ADDR_LEN; i++)
2133                 mask[i] |= addr[i];
2134
2135 done:
2136         addr[0] |= 0x01;        /* make sure multicast bit is set */
2137
2138         NFE_WRITE(sc, NFE_MULTIADDR_HI,
2139             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2140         NFE_WRITE(sc, NFE_MULTIADDR_LO,
2141             addr[5] <<  8 | addr[4]);
2142         NFE_WRITE(sc, NFE_MULTIMASK_HI,
2143             mask[3] << 24 | mask[2] << 16 | mask[1] << 8 | mask[0]);
2144         NFE_WRITE(sc, NFE_MULTIMASK_LO,
2145             mask[5] <<  8 | mask[4]);
2146
2147         filter |= (ifp->if_flags & IFF_PROMISC) ? NFE_PROMISC : NFE_U2M;
2148         NFE_WRITE(sc, NFE_RXFILTER, filter);
2149 }
2150
2151 static void
2152 nfe_get_macaddr(struct nfe_softc *sc, uint8_t *addr)
2153 {
2154         uint32_t lo, hi;
2155
2156         lo = NFE_READ(sc, NFE_MACADDR_LO);
2157         hi = NFE_READ(sc, NFE_MACADDR_HI);
2158         if (sc->sc_caps & NFE_FIX_EADDR) {
2159                 addr[0] = (lo >> 8) & 0xff;
2160                 addr[1] = (lo & 0xff);
2161
2162                 addr[2] = (hi >> 24) & 0xff;
2163                 addr[3] = (hi >> 16) & 0xff;
2164                 addr[4] = (hi >>  8) & 0xff;
2165                 addr[5] = (hi & 0xff);
2166         } else {
2167                 addr[0] = (hi & 0xff);
2168                 addr[1] = (hi >>  8) & 0xff;
2169                 addr[2] = (hi >> 16) & 0xff;
2170                 addr[3] = (hi >> 24) & 0xff;
2171
2172                 addr[4] = (lo & 0xff);
2173                 addr[5] = (lo >>  8) & 0xff;
2174         }
2175 }
2176
2177 static void
2178 nfe_set_macaddr(struct nfe_softc *sc, const uint8_t *addr)
2179 {
2180         NFE_WRITE(sc, NFE_MACADDR_LO,
2181             addr[5] <<  8 | addr[4]);
2182         NFE_WRITE(sc, NFE_MACADDR_HI,
2183             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2184 }
2185
2186 static void
2187 nfe_tick(void *arg)
2188 {
2189         struct nfe_softc *sc = arg;
2190         struct ifnet *ifp = &sc->arpcom.ac_if;
2191         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2192
2193         lwkt_serialize_enter(ifp->if_serializer);
2194
2195         mii_tick(mii);
2196         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
2197
2198         lwkt_serialize_exit(ifp->if_serializer);
2199 }
2200
2201 static void
2202 nfe_ring_dma_addr(void *arg, bus_dma_segment_t *seg, int nseg, int error)
2203 {
2204         if (error)
2205                 return;
2206
2207         KASSERT(nseg == 1, ("too many segments, should be 1\n"));
2208
2209         *((uint32_t *)arg) = seg->ds_addr;
2210 }
2211
2212 static void
2213 nfe_buf_dma_addr(void *arg, bus_dma_segment_t *segs, int nsegs,
2214                  bus_size_t mapsz __unused, int error)
2215 {
2216         struct nfe_dma_ctx *ctx = arg;
2217         int i;
2218
2219         if (error)
2220                 return;
2221
2222         if (nsegs > ctx->nsegs) {
2223                 ctx->nsegs = 0;
2224                 return;
2225         }
2226
2227         ctx->nsegs = nsegs;
2228         for (i = 0; i < nsegs; ++i)
2229                 ctx->segs[i] = segs[i];
2230 }
2231
2232 static int
2233 nfe_newbuf_std(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2234                int wait)
2235 {
2236         struct nfe_rx_data *data = &ring->data[idx];
2237         struct nfe_dma_ctx ctx;
2238         bus_dma_segment_t seg;
2239         bus_dmamap_t map;
2240         struct mbuf *m;
2241         int error;
2242
2243         m = m_getcl(wait ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2244         if (m == NULL)
2245                 return ENOBUFS;
2246         m->m_len = m->m_pkthdr.len = MCLBYTES;
2247
2248         ctx.nsegs = 1;
2249         ctx.segs = &seg;
2250         error = bus_dmamap_load_mbuf(ring->data_tag, ring->data_tmpmap,
2251                                      m, nfe_buf_dma_addr, &ctx,
2252                                      wait ? BUS_DMA_WAITOK : BUS_DMA_NOWAIT);
2253         if (error || ctx.nsegs == 0) {
2254                 if (!error) {
2255                         bus_dmamap_unload(ring->data_tag, ring->data_tmpmap);
2256                         error = EFBIG;
2257                         if_printf(&sc->arpcom.ac_if, "too many segments?!\n");
2258                 }
2259                 m_freem(m);
2260
2261                 if (wait) {
2262                         if_printf(&sc->arpcom.ac_if,
2263                                   "could map RX mbuf %d\n", error);
2264                 }
2265                 return error;
2266         }
2267
2268         /* Unload originally mapped mbuf */
2269         bus_dmamap_unload(ring->data_tag, data->map);
2270
2271         /* Swap this DMA map with tmp DMA map */
2272         map = data->map;
2273         data->map = ring->data_tmpmap;
2274         ring->data_tmpmap = map;
2275
2276         /* Caller is assumed to have collected the old mbuf */
2277         data->m = m;
2278
2279         nfe_set_paddr_rxdesc(sc, ring, idx, seg.ds_addr);
2280
2281         bus_dmamap_sync(ring->data_tag, data->map, BUS_DMASYNC_PREREAD);
2282         return 0;
2283 }
2284
2285 static int
2286 nfe_newbuf_jumbo(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2287                  int wait)
2288 {
2289         struct nfe_rx_data *data = &ring->data[idx];
2290         struct nfe_jbuf *jbuf;
2291         struct mbuf *m;
2292
2293         MGETHDR(m, wait ? MB_WAIT : MB_DONTWAIT, MT_DATA);
2294         if (m == NULL)
2295                 return ENOBUFS;
2296
2297         jbuf = nfe_jalloc(sc);
2298         if (jbuf == NULL) {
2299                 m_freem(m);
2300                 if_printf(&sc->arpcom.ac_if, "jumbo allocation failed "
2301                     "-- packet dropped!\n");
2302                 return ENOBUFS;
2303         }
2304
2305         m->m_ext.ext_arg = jbuf;
2306         m->m_ext.ext_buf = jbuf->buf;
2307         m->m_ext.ext_free = nfe_jfree;
2308         m->m_ext.ext_ref = nfe_jref;
2309         m->m_ext.ext_size = NFE_JBYTES;
2310
2311         m->m_data = m->m_ext.ext_buf;
2312         m->m_flags |= M_EXT;
2313         m->m_len = m->m_pkthdr.len = m->m_ext.ext_size;
2314
2315         /* Caller is assumed to have collected the old mbuf */
2316         data->m = m;
2317
2318         nfe_set_paddr_rxdesc(sc, ring, idx, jbuf->physaddr);
2319
2320         bus_dmamap_sync(ring->jtag, ring->jmap, BUS_DMASYNC_PREREAD);
2321         return 0;
2322 }
2323
2324 static void
2325 nfe_set_paddr_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2326                      bus_addr_t physaddr)
2327 {
2328         if (sc->sc_caps & NFE_40BIT_ADDR) {
2329                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2330
2331 #if defined(__LP64__)
2332                 desc64->physaddr[0] = htole32(physaddr >> 32);
2333 #endif
2334                 desc64->physaddr[1] = htole32(physaddr & 0xffffffff);
2335         } else {
2336                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2337
2338                 desc32->physaddr = htole32(physaddr);
2339         }
2340 }
2341
2342 static void
2343 nfe_set_ready_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx)
2344 {
2345         if (sc->sc_caps & NFE_40BIT_ADDR) {
2346                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2347
2348                 desc64->length = htole16(ring->bufsz);
2349                 desc64->flags = htole16(NFE_RX_READY);
2350         } else {
2351                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2352
2353                 desc32->length = htole16(ring->bufsz);
2354                 desc32->flags = htole16(NFE_RX_READY);
2355         }
2356 }
2357
2358 static int
2359 nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS)
2360 {
2361         struct nfe_softc *sc = arg1;
2362         struct ifnet *ifp = &sc->arpcom.ac_if;
2363         uint32_t flags;
2364         int error, v;
2365
2366         lwkt_serialize_enter(ifp->if_serializer);
2367
2368         flags = sc->sc_flags & ~NFE_F_DYN_IM;
2369         v = sc->sc_imtime;
2370         if (sc->sc_flags & NFE_F_DYN_IM)
2371                 v = -v;
2372
2373         error = sysctl_handle_int(oidp, &v, 0, req);
2374         if (error || req->newptr == NULL)
2375                 goto back;
2376
2377         if (v < 0) {
2378                 flags |= NFE_F_DYN_IM;
2379                 v = -v;
2380         }
2381
2382         if (v != sc->sc_imtime || (flags ^ sc->sc_flags)) {
2383                 int old_imtime = sc->sc_imtime;
2384                 uint32_t old_flags = sc->sc_flags;
2385
2386                 sc->sc_imtime = v;
2387                 sc->sc_flags = flags;
2388                 sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
2389
2390                 if ((ifp->if_flags & (IFF_POLLING | IFF_RUNNING))
2391                     == IFF_RUNNING) {
2392                         if (old_imtime * sc->sc_imtime == 0 ||
2393                             (old_flags ^ sc->sc_flags)) {
2394                                 ifp->if_init(sc);
2395                         } else {
2396                                 NFE_WRITE(sc, NFE_IMTIMER,
2397                                           NFE_IMTIME(sc->sc_imtime));
2398                         }
2399                 }
2400         }
2401 back:
2402         lwkt_serialize_exit(ifp->if_serializer);
2403         return error;
2404 }
2405
2406 static void
2407 nfe_powerup(device_t dev)
2408 {
2409         struct nfe_softc *sc = device_get_softc(dev);
2410         uint32_t pwr_state;
2411         uint16_t did;
2412
2413         /*
2414          * Bring MAC and PHY out of low power state
2415          */
2416
2417         pwr_state = NFE_READ(sc, NFE_PWR_STATE2) & ~NFE_PWRUP_MASK;
2418
2419         did = pci_get_device(dev);
2420         if ((did == PCI_PRODUCT_NVIDIA_MCP51_LAN1 ||
2421              did == PCI_PRODUCT_NVIDIA_MCP51_LAN2) &&
2422             pci_get_revid(dev) >= 0xa3)
2423                 pwr_state |= NFE_PWRUP_REV_A3;
2424
2425         NFE_WRITE(sc, NFE_PWR_STATE2, pwr_state);
2426 }
2427
2428 static void
2429 nfe_mac_reset(struct nfe_softc *sc)
2430 {
2431         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
2432         uint32_t macaddr_hi, macaddr_lo, tx_poll;
2433
2434         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
2435
2436         /* Save several registers for later restoration */
2437         macaddr_hi = NFE_READ(sc, NFE_MACADDR_HI);
2438         macaddr_lo = NFE_READ(sc, NFE_MACADDR_LO);
2439         tx_poll = NFE_READ(sc, NFE_TX_POLL);
2440
2441         NFE_WRITE(sc, NFE_MAC_RESET, NFE_RESET_ASSERT);
2442         DELAY(100);
2443
2444         NFE_WRITE(sc, NFE_MAC_RESET, 0);
2445         DELAY(100);
2446
2447         /* Restore saved registers */
2448         NFE_WRITE(sc, NFE_MACADDR_HI, macaddr_hi);
2449         NFE_WRITE(sc, NFE_MACADDR_LO, macaddr_lo);
2450         NFE_WRITE(sc, NFE_TX_POLL, tx_poll);
2451
2452         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
2453 }
2454
2455 static void
2456 nfe_enable_intrs(struct nfe_softc *sc)
2457 {
2458         /*
2459          * NFE_IMTIMER generates a periodic interrupt via NFE_IRQ_TIMER.
2460          * It is unclear how wide the timer is.  Base programming does
2461          * not seem to effect NFE_IRQ_TX_DONE or NFE_IRQ_RX_DONE so
2462          * we don't get any interrupt moderation.  TX moderation is
2463          * possible by using the timer interrupt instead of TX_DONE.
2464          *
2465          * It is unclear whether there are other bits that can be
2466          * set to make the NFE device actually do interrupt moderation
2467          * on the RX side.
2468          *
2469          * For now set a 128uS interval as a placemark, but don't use
2470          * the timer.
2471          */
2472         if (sc->sc_imtime == 0)
2473                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME_DEFAULT);
2474         else
2475                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME(sc->sc_imtime));
2476
2477         /* Enable interrupts */
2478         NFE_WRITE(sc, NFE_IRQ_MASK, sc->sc_irq_enable);
2479
2480         if (sc->sc_irq_enable & NFE_IRQ_TIMER)
2481                 sc->sc_flags |= NFE_F_IRQ_TIMER;
2482         else
2483                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2484 }
2485
2486 static void
2487 nfe_disable_intrs(struct nfe_softc *sc)
2488 {
2489         /* Disable interrupts */
2490         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
2491         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2492 }