sys/dev/netif/nfe/if_nfe.c

   1 /*      $OpenBSD: if_nfe.c,v 1.63 2006/06/17 18:00:43 brad Exp $        */
   2 /*      $DragonFly: src/sys/dev/netif/nfe/if_nfe.c,v 1.46 2008/10/28 07:30:49 sephe Exp $       */
   3
   4 /*
   5  * Copyright (c) 2006 The DragonFly Project.  All rights reserved.
   6  *
   7  * This code is derived from software contributed to The DragonFly Project
   8  * by Sepherosa Ziehau <sepherosa@gmail.com> and
   9  * Matthew Dillon <dillon@apollo.backplane.com>
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  *
  15  * 1. Redistributions of source code must retain the above copyright
  16  *    notice, this list of conditions and the following disclaimer.
  17  * 2. Redistributions in binary form must reproduce the above copyright
  18  *    notice, this list of conditions and the following disclaimer in
  19  *    the documentation and/or other materials provided with the
  20  *    distribution.
  21  * 3. Neither the name of The DragonFly Project nor the names of its
  22  *    contributors may be used to endorse or promote products derived
  23  *    from this software without specific, prior written permission.
  24  *
  25  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  26  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  27  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  28  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  29  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  30  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  31  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  32  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  33  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  34  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  35  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  36  * SUCH DAMAGE.
  37  */
  38
  39 /*
  40  * Copyright (c) 2006 Damien Bergamini <damien.bergamini@free.fr>
  41  * Copyright (c) 2005, 2006 Jonathan Gray <jsg@openbsd.org>
  42  *
  43  * Permission to use, copy, modify, and distribute this software for any
  44  * purpose with or without fee is hereby granted, provided that the above
  45  * copyright notice and this permission notice appear in all copies.
  46  *
  47  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  48  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  49  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  50  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  51  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  52  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  53  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  54  */
  55
  56 /* Driver for NVIDIA nForce MCP Fast Ethernet and Gigabit Ethernet */
  57
  58 #include "opt_polling.h"
  59
  60 #include <sys/param.h>
  61 #include <sys/endian.h>
  62 #include <sys/kernel.h>
  63 #include <sys/bus.h>
  64 #include <sys/interrupt.h>
  65 #include <sys/proc.h>
  66 #include <sys/rman.h>
  67 #include <sys/serialize.h>
  68 #include <sys/socket.h>
  69 #include <sys/sockio.h>
  70 #include <sys/sysctl.h>
  71
  72 #include <net/ethernet.h>
  73 #include <net/if.h>
  74 #include <net/bpf.h>
  75 #include <net/if_arp.h>
  76 #include <net/if_dl.h>
  77 #include <net/if_media.h>
  78 #include <net/ifq_var.h>
  79 #include <net/if_types.h>
  80 #include <net/if_var.h>
  81 #include <net/vlan/if_vlan_var.h>
  82 #include <net/vlan/if_vlan_ether.h>
  83
  84 #include <bus/pci/pcireg.h>
  85 #include <bus/pci/pcivar.h>
  86 #include <bus/pci/pcidevs.h>
  87
  88 #include <dev/netif/mii_layer/mii.h>
  89 #include <dev/netif/mii_layer/miivar.h>
  90
  91 #include "miibus_if.h"
  92
  93 #include <dev/netif/nfe/if_nfereg.h>
  94 #include <dev/netif/nfe/if_nfevar.h>
  95
  96 #define NFE_CSUM
  97 #define NFE_CSUM_FEATURES       (CSUM_IP | CSUM_TCP | CSUM_UDP)
  98
  99 static int      nfe_probe(device_t);
 100 static int      nfe_attach(device_t);
 101 static int      nfe_detach(device_t);
 102 static void     nfe_shutdown(device_t);
 103 static int      nfe_resume(device_t);
 104 static int      nfe_suspend(device_t);
 105
 106 static int      nfe_miibus_readreg(device_t, int, int);
 107 static void     nfe_miibus_writereg(device_t, int, int, int);
 108 static void     nfe_miibus_statchg(device_t);
 109
 110 #ifdef DEVICE_POLLING
 111 static void     nfe_poll(struct ifnet *, enum poll_cmd, int);
 112 #endif
 113 static void     nfe_intr(void *);
 114 static int      nfe_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 115 static int      nfe_rxeof(struct nfe_softc *);
 116 static int      nfe_txeof(struct nfe_softc *, int);
 117 static int      nfe_encap(struct nfe_softc *, struct nfe_tx_ring *,
 118                           struct mbuf *);
 119 static void     nfe_start(struct ifnet *);
 120 static void     nfe_watchdog(struct ifnet *);
 121 static void     nfe_init(void *);
 122 static void     nfe_stop(struct nfe_softc *);
 123 static struct nfe_jbuf *nfe_jalloc(struct nfe_softc *);
 124 static void     nfe_jfree(void *);
 125 static void     nfe_jref(void *);
 126 static int      nfe_jpool_alloc(struct nfe_softc *, struct nfe_rx_ring *);
 127 static void     nfe_jpool_free(struct nfe_softc *, struct nfe_rx_ring *);
 128 static int      nfe_alloc_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 129 static void     nfe_reset_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 130 static int      nfe_init_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 131 static void     nfe_free_rx_ring(struct nfe_softc *, struct nfe_rx_ring *);
 132 static int      nfe_alloc_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 133 static void     nfe_reset_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 134 static int      nfe_init_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 135 static void     nfe_free_tx_ring(struct nfe_softc *, struct nfe_tx_ring *);
 136 static int      nfe_ifmedia_upd(struct ifnet *);
 137 static void     nfe_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 138 static void     nfe_setmulti(struct nfe_softc *);
 139 static void     nfe_get_macaddr(struct nfe_softc *, uint8_t *);
 140 static void     nfe_set_macaddr(struct nfe_softc *, const uint8_t *);
 141 static void     nfe_powerup(device_t);
 142 static void     nfe_mac_reset(struct nfe_softc *);
 143 static void     nfe_tick(void *);
 144 static void     nfe_set_paddr_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
 145                                      int, bus_addr_t);
 146 static void     nfe_set_ready_rxdesc(struct nfe_softc *, struct nfe_rx_ring *,
 147                                      int);
 148 static int      nfe_newbuf_std(struct nfe_softc *, struct nfe_rx_ring *, int,
 149                                int);
 150 static int      nfe_newbuf_jumbo(struct nfe_softc *, struct nfe_rx_ring *, int,
 151                                  int);
 152 static void     nfe_enable_intrs(struct nfe_softc *);
 153 static void     nfe_disable_intrs(struct nfe_softc *);
 154
 155 static int      nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS);
 156
 157 #define NFE_DEBUG
 158 #ifdef NFE_DEBUG
 159
 160 static int      nfe_debug = 0;
 161 static int      nfe_rx_ring_count = NFE_RX_RING_DEF_COUNT;
 162 static int      nfe_tx_ring_count = NFE_TX_RING_DEF_COUNT;
 163 /* hw timer simulated interrupt moderation @8000Hz */
 164 static int      nfe_imtime = -125;
 165
 166 TUNABLE_INT("hw.nfe.rx_ring_count", &nfe_rx_ring_count);
 167 TUNABLE_INT("hw.nfe.tx_ring_count", &nfe_tx_ring_count);
 168 TUNABLE_INT("hw.nfe.imtimer", &nfe_imtime);
 169 TUNABLE_INT("hw.nfe.debug", &nfe_debug);
 170
 171 #define DPRINTF(sc, fmt, ...) do {              \
 172         if ((sc)->sc_debug) {                   \
 173                 if_printf(&(sc)->arpcom.ac_if,  \
 174                           fmt, __VA_ARGS__);    \
 175         }                                       \
 176 } while (0)
 177
 178 #define DPRINTFN(sc, lv, fmt, ...) do {         \
 179         if ((sc)->sc_debug >= (lv)) {           \
 180                 if_printf(&(sc)->arpcom.ac_if,  \
 181                           fmt, __VA_ARGS__);    \
 182         }                                       \
 183 } while (0)
 184
 185 #else   /* !NFE_DEBUG */
 186
 187 #define DPRINTF(sc, fmt, ...)
 188 #define DPRINTFN(sc, lv, fmt, ...)
 189
 190 #endif  /* NFE_DEBUG */
 191
 192 static const struct nfe_dev {
 193         uint16_t        vid;
 194         uint16_t        did;
 195         const char      *desc;
 196 } nfe_devices[] = {
 197         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE_LAN,
 198           "NVIDIA nForce Fast Ethernet" },
 199
 200         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE2_LAN,
 201           "NVIDIA nForce2 Fast Ethernet" },
 202
 203         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN1,
 204           "NVIDIA nForce3 Gigabit Ethernet" },
 205
 206         /* XXX TGEN the next chip can also be found in the nForce2 Ultra 400Gb
 207            chipset, and possibly also the 400R; it might be both nForce2- and
 208            nForce3-based boards can use the same MCPs (= southbridges) */
 209         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN2,
 210           "NVIDIA nForce3 Gigabit Ethernet" },
 211
 212         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN3,
 213           "NVIDIA nForce3 Gigabit Ethernet" },
 214
 215         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN4,
 216           "NVIDIA nForce3 Gigabit Ethernet" },
 217
 218         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_NFORCE3_LAN5,
 219           "NVIDIA nForce3 Gigabit Ethernet" },
 220
 221         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN1,
 222           "NVIDIA CK804 Gigabit Ethernet" },
 223
 224         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_CK804_LAN2,
 225           "NVIDIA CK804 Gigabit Ethernet" },
 226
 227         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN1,
 228           "NVIDIA MCP04 Gigabit Ethernet" },
 229
 230         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP04_LAN2,
 231           "NVIDIA MCP04 Gigabit Ethernet" },
 232
 233         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN1,
 234           "NVIDIA MCP51 Gigabit Ethernet" },
 235
 236         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP51_LAN2,
 237           "NVIDIA MCP51 Gigabit Ethernet" },
 238
 239         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN1,
 240           "NVIDIA MCP55 Gigabit Ethernet" },
 241
 242         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP55_LAN2,
 243           "NVIDIA MCP55 Gigabit Ethernet" },
 244
 245         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN1,
 246           "NVIDIA MCP61 Gigabit Ethernet" },
 247
 248         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN2,
 249           "NVIDIA MCP61 Gigabit Ethernet" },
 250
 251         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN3,
 252           "NVIDIA MCP61 Gigabit Ethernet" },
 253
 254         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP61_LAN4,
 255           "NVIDIA MCP61 Gigabit Ethernet" },
 256
 257         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN1,
 258           "NVIDIA MCP65 Gigabit Ethernet" },
 259
 260         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN2,
 261           "NVIDIA MCP65 Gigabit Ethernet" },
 262
 263         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN3,
 264           "NVIDIA MCP65 Gigabit Ethernet" },
 265
 266         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP65_LAN4,
 267           "NVIDIA MCP65 Gigabit Ethernet" },
 268
 269         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN1,
 270           "NVIDIA MCP67 Gigabit Ethernet" },
 271
 272         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN2,
 273           "NVIDIA MCP67 Gigabit Ethernet" },
 274
 275         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN3,
 276           "NVIDIA MCP67 Gigabit Ethernet" },
 277
 278         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP67_LAN4,
 279           "NVIDIA MCP67 Gigabit Ethernet" },
 280
 281         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN1,
 282           "NVIDIA MCP73 Gigabit Ethernet" },
 283
 284         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN2,
 285           "NVIDIA MCP73 Gigabit Ethernet" },
 286
 287         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN3,
 288           "NVIDIA MCP73 Gigabit Ethernet" },
 289
 290         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP73_LAN4,
 291           "NVIDIA MCP73 Gigabit Ethernet" },
 292
 293         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN1,
 294           "NVIDIA MCP77 Gigabit Ethernet" },
 295
 296         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN2,
 297           "NVIDIA MCP77 Gigabit Ethernet" },
 298
 299         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN3,
 300           "NVIDIA MCP77 Gigabit Ethernet" },
 301
 302         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP77_LAN4,
 303           "NVIDIA MCP77 Gigabit Ethernet" },
 304
 305         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN1,
 306           "NVIDIA MCP79 Gigabit Ethernet" },
 307
 308         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN2,
 309           "NVIDIA MCP79 Gigabit Ethernet" },
 310
 311         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN3,
 312           "NVIDIA MCP79 Gigabit Ethernet" },
 313
 314         { PCI_VENDOR_NVIDIA, PCI_PRODUCT_NVIDIA_MCP79_LAN4,
 315           "NVIDIA MCP79 Gigabit Ethernet" },
 316
 317         { 0, 0, NULL }
 318 };
 319
 320 static device_method_t nfe_methods[] = {
 321         /* Device interface */
 322         DEVMETHOD(device_probe,         nfe_probe),
 323         DEVMETHOD(device_attach,        nfe_attach),
 324         DEVMETHOD(device_detach,        nfe_detach),
 325         DEVMETHOD(device_suspend,       nfe_suspend),
 326         DEVMETHOD(device_resume,        nfe_resume),
 327         DEVMETHOD(device_shutdown,      nfe_shutdown),
 328
 329         /* Bus interface */
 330         DEVMETHOD(bus_print_child,      bus_generic_print_child),
 331         DEVMETHOD(bus_driver_added,     bus_generic_driver_added),
 332
 333         /* MII interface */
 334         DEVMETHOD(miibus_readreg,       nfe_miibus_readreg),
 335         DEVMETHOD(miibus_writereg,      nfe_miibus_writereg),
 336         DEVMETHOD(miibus_statchg,       nfe_miibus_statchg),
 337
 338         { 0, 0 }
 339 };
 340
 341 static driver_t nfe_driver = {
 342         "nfe",
 343         nfe_methods,
 344         sizeof(struct nfe_softc)
 345 };
 346
 347 static devclass_t       nfe_devclass;
 348
 349 DECLARE_DUMMY_MODULE(if_nfe);
 350 MODULE_DEPEND(if_nfe, miibus, 1, 1, 1);
 351 DRIVER_MODULE(if_nfe, pci, nfe_driver, nfe_devclass, 0, 0);
 352 DRIVER_MODULE(miibus, nfe, miibus_driver, miibus_devclass, 0, 0);
 353
 354 static int
 355 nfe_probe(device_t dev)
 356 {
 357         const struct nfe_dev *n;
 358         uint16_t vid, did;
 359
 360         vid = pci_get_vendor(dev);
 361         did = pci_get_device(dev);
 362         for (n = nfe_devices; n->desc != NULL; ++n) {
 363                 if (vid == n->vid && did == n->did) {
 364                         struct nfe_softc *sc = device_get_softc(dev);
 365
 366                         switch (did) {
 367                         case PCI_PRODUCT_NVIDIA_NFORCE_LAN:
 368                         case PCI_PRODUCT_NVIDIA_NFORCE2_LAN:
 369                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN1:
 370                                 sc->sc_caps = NFE_NO_PWRCTL |
 371                                               NFE_FIX_EADDR;
 372                                 break;
 373                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN2:
 374                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN3:
 375                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN4:
 376                         case PCI_PRODUCT_NVIDIA_NFORCE3_LAN5:
 377                                 sc->sc_caps = NFE_JUMBO_SUP |
 378                                               NFE_HW_CSUM |
 379                                               NFE_NO_PWRCTL |
 380                                               NFE_FIX_EADDR;
 381                                 break;
 382                         case PCI_PRODUCT_NVIDIA_MCP51_LAN1:
 383                         case PCI_PRODUCT_NVIDIA_MCP51_LAN2:
 384                                 sc->sc_caps = NFE_FIX_EADDR;
 385                                 /* FALL THROUGH */
 386                         case PCI_PRODUCT_NVIDIA_MCP61_LAN1:
 387                         case PCI_PRODUCT_NVIDIA_MCP61_LAN2:
 388                         case PCI_PRODUCT_NVIDIA_MCP61_LAN3:
 389                         case PCI_PRODUCT_NVIDIA_MCP61_LAN4:
 390                         case PCI_PRODUCT_NVIDIA_MCP67_LAN1:
 391                         case PCI_PRODUCT_NVIDIA_MCP67_LAN2:
 392                         case PCI_PRODUCT_NVIDIA_MCP67_LAN3:
 393                         case PCI_PRODUCT_NVIDIA_MCP67_LAN4:
 394                         case PCI_PRODUCT_NVIDIA_MCP73_LAN1:
 395                         case PCI_PRODUCT_NVIDIA_MCP73_LAN2:
 396                         case PCI_PRODUCT_NVIDIA_MCP73_LAN3:
 397                         case PCI_PRODUCT_NVIDIA_MCP73_LAN4:
 398                                 sc->sc_caps |= NFE_40BIT_ADDR;
 399                                 break;
 400                         case PCI_PRODUCT_NVIDIA_CK804_LAN1:
 401                         case PCI_PRODUCT_NVIDIA_CK804_LAN2:
 402                         case PCI_PRODUCT_NVIDIA_MCP04_LAN1:
 403                         case PCI_PRODUCT_NVIDIA_MCP04_LAN2:
 404                                 sc->sc_caps = NFE_JUMBO_SUP |
 405                                               NFE_40BIT_ADDR |
 406                                               NFE_HW_CSUM |
 407                                               NFE_NO_PWRCTL |
 408                                               NFE_FIX_EADDR;
 409                                 break;
 410                         case PCI_PRODUCT_NVIDIA_MCP65_LAN1:
 411                         case PCI_PRODUCT_NVIDIA_MCP65_LAN2:
 412                         case PCI_PRODUCT_NVIDIA_MCP65_LAN3:
 413                         case PCI_PRODUCT_NVIDIA_MCP65_LAN4:
 414                                 sc->sc_caps = NFE_JUMBO_SUP |
 415                                               NFE_40BIT_ADDR;
 416                                 break;
 417                         case PCI_PRODUCT_NVIDIA_MCP55_LAN1:
 418                         case PCI_PRODUCT_NVIDIA_MCP55_LAN2:
 419                                 sc->sc_caps = NFE_JUMBO_SUP |
 420                                               NFE_40BIT_ADDR |
 421                                               NFE_HW_CSUM |
 422                                               NFE_HW_VLAN |
 423                                               NFE_FIX_EADDR;
 424                                 break;
 425                         case PCI_PRODUCT_NVIDIA_MCP77_LAN1:
 426                         case PCI_PRODUCT_NVIDIA_MCP77_LAN2:
 427                         case PCI_PRODUCT_NVIDIA_MCP77_LAN3:
 428                         case PCI_PRODUCT_NVIDIA_MCP77_LAN4:
 429                         case PCI_PRODUCT_NVIDIA_MCP79_LAN1:
 430                         case PCI_PRODUCT_NVIDIA_MCP79_LAN2:
 431                         case PCI_PRODUCT_NVIDIA_MCP79_LAN3:
 432                         case PCI_PRODUCT_NVIDIA_MCP79_LAN4:
 433                                 sc->sc_caps = NFE_40BIT_ADDR |
 434                                               NFE_HW_CSUM;
 435                                 break;
 436                         }
 437
 438                         device_set_desc(dev, n->desc);
 439                         device_set_async_attach(dev, TRUE);
 440                         return 0;
 441                 }
 442         }
 443         return ENXIO;
 444 }
 445
 446 static int
 447 nfe_attach(device_t dev)
 448 {
 449         struct nfe_softc *sc = device_get_softc(dev);
 450         struct ifnet *ifp = &sc->arpcom.ac_if;
 451         uint8_t eaddr[ETHER_ADDR_LEN];
 452         bus_addr_t lowaddr;
 453         int error;
 454
 455         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 456         lwkt_serialize_init(&sc->sc_jbuf_serializer);
 457
 458         /*
 459          * Initialize sysctl variables
 460          */
 461         sc->sc_rx_ring_count = nfe_rx_ring_count;
 462         sc->sc_tx_ring_count = nfe_tx_ring_count;
 463         sc->sc_debug = nfe_debug;
 464         if (nfe_imtime < 0) {
 465                 sc->sc_flags |= NFE_F_DYN_IM;
 466                 sc->sc_imtime = -nfe_imtime;
 467         } else {
 468                 sc->sc_imtime = nfe_imtime;
 469         }
 470         sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
 471
 472         sc->sc_mem_rid = PCIR_BAR(0);
 473
 474         if (sc->sc_caps & NFE_40BIT_ADDR)
 475                 sc->rxtxctl_desc = NFE_RXTX_DESC_V3;
 476         else if (sc->sc_caps & NFE_JUMBO_SUP)
 477                 sc->rxtxctl_desc = NFE_RXTX_DESC_V2;
 478
 479 #ifndef BURN_BRIDGES
 480         if (pci_get_powerstate(dev) != PCI_POWERSTATE_D0) {
 481                 uint32_t mem, irq;
 482
 483                 mem = pci_read_config(dev, sc->sc_mem_rid, 4);
 484                 irq = pci_read_config(dev, PCIR_INTLINE, 4);
 485
 486                 device_printf(dev, "chip is in D%d power mode "
 487                     "-- setting to D0\n", pci_get_powerstate(dev));
 488
 489                 pci_set_powerstate(dev, PCI_POWERSTATE_D0);
 490
 491                 pci_write_config(dev, sc->sc_mem_rid, mem, 4);
 492                 pci_write_config(dev, PCIR_INTLINE, irq, 4);
 493         }
 494 #endif  /* !BURN_BRIDGE */
 495
 496         /* Enable bus mastering */
 497         pci_enable_busmaster(dev);
 498
 499         /* Allocate IO memory */
 500         sc->sc_mem_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 501                                                 &sc->sc_mem_rid, RF_ACTIVE);
 502         if (sc->sc_mem_res == NULL) {
 503                 device_printf(dev, "cound not allocate io memory\n");
 504                 return ENXIO;
 505         }
 506         sc->sc_memh = rman_get_bushandle(sc->sc_mem_res);
 507         sc->sc_memt = rman_get_bustag(sc->sc_mem_res);
 508
 509         /* Allocate IRQ */
 510         sc->sc_irq_rid = 0;
 511         sc->sc_irq_res = bus_alloc_resource_any(dev, SYS_RES_IRQ,
 512                                                 &sc->sc_irq_rid,
 513                                                 RF_SHAREABLE | RF_ACTIVE);
 514         if (sc->sc_irq_res == NULL) {
 515                 device_printf(dev, "could not allocate irq\n");
 516                 error = ENXIO;
 517                 goto fail;
 518         }
 519
 520         /* Disable WOL */
 521         NFE_WRITE(sc, NFE_WOL_CTL, 0);
 522
 523         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
 524                 nfe_powerup(dev);
 525
 526         nfe_get_macaddr(sc, eaddr);
 527
 528         /*
 529          * Allocate top level DMA tag
 530          */
 531         if (sc->sc_caps & NFE_40BIT_ADDR)
 532                 lowaddr = NFE_BUS_SPACE_MAXADDR;
 533         else
 534                 lowaddr = BUS_SPACE_MAXADDR_32BIT;
 535         error = bus_dma_tag_create(NULL,        /* parent */
 536                         1, 0,                   /* alignment, boundary */
 537                         lowaddr,                /* lowaddr */
 538                         BUS_SPACE_MAXADDR,      /* highaddr */
 539                         NULL, NULL,             /* filter, filterarg */
 540                         BUS_SPACE_MAXSIZE_32BIT,/* maxsize */
 541                         0,                      /* nsegments */
 542                         BUS_SPACE_MAXSIZE_32BIT,/* maxsegsize */
 543                         0,                      /* flags */
 544                         &sc->sc_dtag);
 545         if (error) {
 546                 device_printf(dev, "could not allocate parent dma tag\n");
 547                 goto fail;
 548         }
 549
 550         /*
 551          * Allocate Tx and Rx rings.
 552          */
 553         error = nfe_alloc_tx_ring(sc, &sc->txq);
 554         if (error) {
 555                 device_printf(dev, "could not allocate Tx ring\n");
 556                 goto fail;
 557         }
 558
 559         error = nfe_alloc_rx_ring(sc, &sc->rxq);
 560         if (error) {
 561                 device_printf(dev, "could not allocate Rx ring\n");
 562                 goto fail;
 563         }
 564
 565         /*
 566          * Create sysctl tree
 567          */
 568         sysctl_ctx_init(&sc->sc_sysctl_ctx);
 569         sc->sc_sysctl_tree = SYSCTL_ADD_NODE(&sc->sc_sysctl_ctx,
 570                                              SYSCTL_STATIC_CHILDREN(_hw),
 571                                              OID_AUTO,
 572                                              device_get_nameunit(dev),
 573                                              CTLFLAG_RD, 0, "");
 574         if (sc->sc_sysctl_tree == NULL) {
 575                 device_printf(dev, "can't add sysctl node\n");
 576                 error = ENXIO;
 577                 goto fail;
 578         }
 579         SYSCTL_ADD_PROC(&sc->sc_sysctl_ctx,
 580                         SYSCTL_CHILDREN(sc->sc_sysctl_tree),
 581                         OID_AUTO, "imtimer", CTLTYPE_INT | CTLFLAG_RW,
 582                         sc, 0, nfe_sysctl_imtime, "I",
 583                         "Interrupt moderation time (usec).  "
 584                         "0 to disable interrupt moderation.");
 585         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 586                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 587                        "rx_ring_count", CTLFLAG_RD, &sc->sc_rx_ring_count,
 588                        0, "RX ring count");
 589         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 590                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 591                        "tx_ring_count", CTLFLAG_RD, &sc->sc_tx_ring_count,
 592                        0, "TX ring count");
 593         SYSCTL_ADD_INT(&sc->sc_sysctl_ctx,
 594                        SYSCTL_CHILDREN(sc->sc_sysctl_tree), OID_AUTO,
 595                        "debug", CTLFLAG_RW, &sc->sc_debug,
 596                        0, "control debugging printfs");
 597
 598         error = mii_phy_probe(dev, &sc->sc_miibus, nfe_ifmedia_upd,
 599                               nfe_ifmedia_sts);
 600         if (error) {
 601                 device_printf(dev, "MII without any phy\n");
 602                 goto fail;
 603         }
 604
 605         ifp->if_softc = sc;
 606         ifp->if_mtu = ETHERMTU;
 607         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 608         ifp->if_ioctl = nfe_ioctl;
 609         ifp->if_start = nfe_start;
 610 #ifdef DEVICE_POLLING
 611         ifp->if_poll = nfe_poll;
 612 #endif
 613         ifp->if_watchdog = nfe_watchdog;
 614         ifp->if_init = nfe_init;
 615         ifq_set_maxlen(&ifp->if_snd, sc->sc_tx_ring_count);
 616         ifq_set_ready(&ifp->if_snd);
 617
 618         ifp->if_capabilities = IFCAP_VLAN_MTU;
 619
 620         if (sc->sc_caps & NFE_HW_VLAN)
 621                 ifp->if_capabilities |= IFCAP_VLAN_HWTAGGING;
 622
 623 #ifdef NFE_CSUM
 624         if (sc->sc_caps & NFE_HW_CSUM) {
 625                 ifp->if_capabilities |= IFCAP_HWCSUM;
 626                 ifp->if_hwassist = NFE_CSUM_FEATURES;
 627         }
 628 #else
 629         sc->sc_caps &= ~NFE_HW_CSUM;
 630 #endif
 631         ifp->if_capenable = ifp->if_capabilities;
 632
 633         callout_init(&sc->sc_tick_ch);
 634
 635         ether_ifattach(ifp, eaddr, NULL);
 636
 637         error = bus_setup_intr(dev, sc->sc_irq_res, INTR_MPSAFE, nfe_intr, sc,
 638                                &sc->sc_ih, ifp->if_serializer);
 639         if (error) {
 640                 device_printf(dev, "could not setup intr\n");
 641                 ether_ifdetach(ifp);
 642                 goto fail;
 643         }
 644
 645         ifp->if_cpuid = ithread_cpuid(rman_get_start(sc->sc_irq_res));
 646         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 647
 648         return 0;
 649 fail:
 650         nfe_detach(dev);
 651         return error;
 652 }
 653
 654 static int
 655 nfe_detach(device_t dev)
 656 {
 657         struct nfe_softc *sc = device_get_softc(dev);
 658
 659         if (device_is_attached(dev)) {
 660                 struct ifnet *ifp = &sc->arpcom.ac_if;
 661
 662                 lwkt_serialize_enter(ifp->if_serializer);
 663                 nfe_stop(sc);
 664                 bus_teardown_intr(dev, sc->sc_irq_res, sc->sc_ih);
 665                 lwkt_serialize_exit(ifp->if_serializer);
 666
 667                 ether_ifdetach(ifp);
 668         }
 669
 670         if (sc->sc_miibus != NULL)
 671                 device_delete_child(dev, sc->sc_miibus);
 672         bus_generic_detach(dev);
 673
 674         if (sc->sc_sysctl_tree != NULL)
 675                 sysctl_ctx_free(&sc->sc_sysctl_ctx);
 676
 677         if (sc->sc_irq_res != NULL) {
 678                 bus_release_resource(dev, SYS_RES_IRQ, sc->sc_irq_rid,
 679                                      sc->sc_irq_res);
 680         }
 681
 682         if (sc->sc_mem_res != NULL) {
 683                 bus_release_resource(dev, SYS_RES_MEMORY, sc->sc_mem_rid,
 684                                      sc->sc_mem_res);
 685         }
 686
 687         nfe_free_tx_ring(sc, &sc->txq);
 688         nfe_free_rx_ring(sc, &sc->rxq);
 689         if (sc->sc_dtag != NULL)
 690                 bus_dma_tag_destroy(sc->sc_dtag);
 691
 692         return 0;
 693 }
 694
 695 static void
 696 nfe_shutdown(device_t dev)
 697 {
 698         struct nfe_softc *sc = device_get_softc(dev);
 699         struct ifnet *ifp = &sc->arpcom.ac_if;
 700
 701         lwkt_serialize_enter(ifp->if_serializer);
 702         nfe_stop(sc);
 703         lwkt_serialize_exit(ifp->if_serializer);
 704 }
 705
 706 static int
 707 nfe_suspend(device_t dev)
 708 {
 709         struct nfe_softc *sc = device_get_softc(dev);
 710         struct ifnet *ifp = &sc->arpcom.ac_if;
 711
 712         lwkt_serialize_enter(ifp->if_serializer);
 713         nfe_stop(sc);
 714         lwkt_serialize_exit(ifp->if_serializer);
 715
 716         return 0;
 717 }
 718
 719 static int
 720 nfe_resume(device_t dev)
 721 {
 722         struct nfe_softc *sc = device_get_softc(dev);
 723         struct ifnet *ifp = &sc->arpcom.ac_if;
 724
 725         lwkt_serialize_enter(ifp->if_serializer);
 726         if (ifp->if_flags & IFF_UP)
 727                 nfe_init(sc);
 728         lwkt_serialize_exit(ifp->if_serializer);
 729
 730         return 0;
 731 }
 732
 733 static void
 734 nfe_miibus_statchg(device_t dev)
 735 {
 736         struct nfe_softc *sc = device_get_softc(dev);
 737         struct mii_data *mii = device_get_softc(sc->sc_miibus);
 738         uint32_t phy, seed, misc = NFE_MISC1_MAGIC, link = NFE_MEDIA_SET;
 739
 740         ASSERT_SERIALIZED(sc->arpcom.ac_if.if_serializer);
 741
 742         phy = NFE_READ(sc, NFE_PHY_IFACE);
 743         phy &= ~(NFE_PHY_HDX | NFE_PHY_100TX | NFE_PHY_1000T);
 744
 745         seed = NFE_READ(sc, NFE_RNDSEED);
 746         seed &= ~NFE_SEED_MASK;
 747
 748         if ((mii->mii_media_active & IFM_GMASK) == IFM_HDX) {
 749                 phy  |= NFE_PHY_HDX;    /* half-duplex */
 750                 misc |= NFE_MISC1_HDX;
 751         }
 752
 753         switch (IFM_SUBTYPE(mii->mii_media_active)) {
 754         case IFM_1000_T:        /* full-duplex only */
 755                 link |= NFE_MEDIA_1000T;
 756                 seed |= NFE_SEED_1000T;
 757                 phy  |= NFE_PHY_1000T;
 758                 break;
 759         case IFM_100_TX:
 760                 link |= NFE_MEDIA_100TX;
 761                 seed |= NFE_SEED_100TX;
 762                 phy  |= NFE_PHY_100TX;
 763                 break;
 764         case IFM_10_T:
 765                 link |= NFE_MEDIA_10T;
 766                 seed |= NFE_SEED_10T;
 767                 break;
 768         }
 769
 770         NFE_WRITE(sc, NFE_RNDSEED, seed);       /* XXX: gigabit NICs only? */
 771
 772         NFE_WRITE(sc, NFE_PHY_IFACE, phy);
 773         NFE_WRITE(sc, NFE_MISC1, misc);
 774         NFE_WRITE(sc, NFE_LINKSPEED, link);
 775 }
 776
 777 static int
 778 nfe_miibus_readreg(device_t dev, int phy, int reg)
 779 {
 780         struct nfe_softc *sc = device_get_softc(dev);
 781         uint32_t val;
 782         int ntries;
 783
 784         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 785
 786         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
 787                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
 788                 DELAY(100);
 789         }
 790
 791         NFE_WRITE(sc, NFE_PHY_CTL, (phy << NFE_PHYADD_SHIFT) | reg);
 792
 793         for (ntries = 0; ntries < 1000; ntries++) {
 794                 DELAY(100);
 795                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
 796                         break;
 797         }
 798         if (ntries == 1000) {
 799                 DPRINTFN(sc, 2, "timeout waiting for PHY %s\n", "");
 800                 return 0;
 801         }
 802
 803         if (NFE_READ(sc, NFE_PHY_STATUS) & NFE_PHY_ERROR) {
 804                 DPRINTFN(sc, 2, "could not read PHY %s\n", "");
 805                 return 0;
 806         }
 807
 808         val = NFE_READ(sc, NFE_PHY_DATA);
 809         if (val != 0xffffffff && val != 0)
 810                 sc->mii_phyaddr = phy;
 811
 812         DPRINTFN(sc, 2, "mii read phy %d reg 0x%x ret 0x%x\n", phy, reg, val);
 813
 814         return val;
 815 }
 816
 817 static void
 818 nfe_miibus_writereg(device_t dev, int phy, int reg, int val)
 819 {
 820         struct nfe_softc *sc = device_get_softc(dev);
 821         uint32_t ctl;
 822         int ntries;
 823
 824         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 825
 826         if (NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY) {
 827                 NFE_WRITE(sc, NFE_PHY_CTL, NFE_PHY_BUSY);
 828                 DELAY(100);
 829         }
 830
 831         NFE_WRITE(sc, NFE_PHY_DATA, val);
 832         ctl = NFE_PHY_WRITE | (phy << NFE_PHYADD_SHIFT) | reg;
 833         NFE_WRITE(sc, NFE_PHY_CTL, ctl);
 834
 835         for (ntries = 0; ntries < 1000; ntries++) {
 836                 DELAY(100);
 837                 if (!(NFE_READ(sc, NFE_PHY_CTL) & NFE_PHY_BUSY))
 838                         break;
 839         }
 840
 841 #ifdef NFE_DEBUG
 842         if (ntries == 1000)
 843                 DPRINTFN(sc, 2, "could not write to PHY %s\n", "");
 844 #endif
 845 }
 846
 847 #ifdef DEVICE_POLLING
 848
 849 static void
 850 nfe_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
 851 {
 852         struct nfe_softc *sc = ifp->if_softc;
 853
 854         ASSERT_SERIALIZED(ifp->if_serializer);
 855
 856         switch(cmd) {
 857         case POLL_REGISTER:
 858                 nfe_disable_intrs(sc);
 859                 break;
 860
 861         case POLL_DEREGISTER:
 862                 nfe_enable_intrs(sc);
 863                 break;
 864
 865         case POLL_AND_CHECK_STATUS:
 866                 /* fall through */
 867         case POLL_ONLY:
 868                 if (ifp->if_flags & IFF_RUNNING) {
 869                         nfe_rxeof(sc);
 870                         nfe_txeof(sc, 1);
 871                 }
 872                 break;
 873         }
 874 }
 875
 876 #endif
 877
 878 static void
 879 nfe_intr(void *arg)
 880 {
 881         struct nfe_softc *sc = arg;
 882         struct ifnet *ifp = &sc->arpcom.ac_if;
 883         uint32_t r;
 884
 885         r = NFE_READ(sc, NFE_IRQ_STATUS);
 886         if (r == 0)
 887                 return; /* not for us */
 888         NFE_WRITE(sc, NFE_IRQ_STATUS, r);
 889
 890         DPRINTFN(sc, 5, "%s: interrupt register %x\n", __func__, r);
 891
 892         if (r & NFE_IRQ_LINK) {
 893                 NFE_READ(sc, NFE_PHY_STATUS);
 894                 NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
 895                 DPRINTF(sc, "link state changed %s\n", "");
 896         }
 897
 898         if (ifp->if_flags & IFF_RUNNING) {
 899                 int ret;
 900
 901                 /* check Rx ring */
 902                 ret = nfe_rxeof(sc);
 903
 904                 /* check Tx ring */
 905                 ret |= nfe_txeof(sc, 1);
 906
 907                 if (sc->sc_flags & NFE_F_DYN_IM) {
 908                         if (ret && (sc->sc_flags & NFE_F_IRQ_TIMER) == 0) {
 909                                 /*
 910                                  * Assume that using hardware timer could reduce
 911                                  * the interrupt rate.
 912                                  */
 913                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_IMTIMER);
 914                                 sc->sc_flags |= NFE_F_IRQ_TIMER;
 915                         } else if (!ret && (sc->sc_flags & NFE_F_IRQ_TIMER)) {
 916                                 /*
 917                                  * Nothing needs to be processed, fall back to
 918                                  * use TX/RX interrupts.
 919                                  */
 920                                 NFE_WRITE(sc, NFE_IRQ_MASK, NFE_IRQ_NOIMTIMER);
 921                                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
 922
 923                                 /*
 924                                  * Recollect, mainly to avoid the possible race
 925                                  * introduced by changing interrupt masks.
 926                                  */
 927                                 nfe_rxeof(sc);
 928                                 nfe_txeof(sc, 1);
 929                         }
 930                 }
 931         }
 932 }
 933
 934 static int
 935 nfe_ioctl(struct ifnet *ifp, u_long cmd, caddr_t data, struct ucred *cr)
 936 {
 937         struct nfe_softc *sc = ifp->if_softc;
 938         struct ifreq *ifr = (struct ifreq *)data;
 939         struct mii_data *mii;
 940         int error = 0, mask, jumbo_cap;
 941
 942         ASSERT_SERIALIZED(ifp->if_serializer);
 943
 944         switch (cmd) {
 945         case SIOCSIFMTU:
 946                 if ((sc->sc_caps & NFE_JUMBO_SUP) && sc->rxq.jbuf != NULL)
 947                         jumbo_cap = 1;
 948                 else
 949                         jumbo_cap = 0;
 950
 951                 if ((jumbo_cap && ifr->ifr_mtu > NFE_JUMBO_MTU) ||
 952                     (!jumbo_cap && ifr->ifr_mtu > ETHERMTU)) {
 953                         return EINVAL;
 954                 } else if (ifp->if_mtu != ifr->ifr_mtu) {
 955                         ifp->if_mtu = ifr->ifr_mtu;
 956                         if (ifp->if_flags & IFF_RUNNING)
 957                                 nfe_init(sc);
 958                 }
 959                 break;
 960         case SIOCSIFFLAGS:
 961                 if (ifp->if_flags & IFF_UP) {
 962                         /*
 963                          * If only the PROMISC or ALLMULTI flag changes, then
 964                          * don't do a full re-init of the chip, just update
 965                          * the Rx filter.
 966                          */
 967                         if ((ifp->if_flags & IFF_RUNNING) &&
 968                             ((ifp->if_flags ^ sc->sc_if_flags) &
 969                              (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
 970                                 nfe_setmulti(sc);
 971                         } else {
 972                                 if (!(ifp->if_flags & IFF_RUNNING))
 973                                         nfe_init(sc);
 974                         }
 975                 } else {
 976                         if (ifp->if_flags & IFF_RUNNING)
 977                                 nfe_stop(sc);
 978                 }
 979                 sc->sc_if_flags = ifp->if_flags;
 980                 break;
 981         case SIOCADDMULTI:
 982         case SIOCDELMULTI:
 983                 if (ifp->if_flags & IFF_RUNNING)
 984                         nfe_setmulti(sc);
 985                 break;
 986         case SIOCSIFMEDIA:
 987         case SIOCGIFMEDIA:
 988                 mii = device_get_softc(sc->sc_miibus);
 989                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, cmd);
 990                 break;
 991         case SIOCSIFCAP:
 992                 mask = (ifr->ifr_reqcap ^ ifp->if_capenable) & IFCAP_HWCSUM;
 993                 if (mask && (ifp->if_capabilities & IFCAP_HWCSUM)) {
 994                         ifp->if_capenable ^= mask;
 995                         if (IFCAP_TXCSUM & ifp->if_capenable)
 996                                 ifp->if_hwassist = NFE_CSUM_FEATURES;
 997                         else
 998                                 ifp->if_hwassist = 0;
 999
1000                         if (ifp->if_flags & IFF_RUNNING)
1001                                 nfe_init(sc);
1002                 }
1003                 break;
1004         default:
1005                 error = ether_ioctl(ifp, cmd, data);
1006                 break;
1007         }
1008         return error;
1009 }
1010
1011 static int
1012 nfe_rxeof(struct nfe_softc *sc)
1013 {
1014         struct ifnet *ifp = &sc->arpcom.ac_if;
1015         struct nfe_rx_ring *ring = &sc->rxq;
1016         int reap;
1017         struct mbuf_chain chain[MAXCPU];
1018
1019         reap = 0;
1020         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1021
1022         ether_input_chain_init(chain);
1023
1024         for (;;) {
1025                 struct nfe_rx_data *data = &ring->data[ring->cur];
1026                 struct mbuf *m;
1027                 uint16_t flags;
1028                 int len, error;
1029
1030                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1031                         struct nfe_desc64 *desc64 = &ring->desc64[ring->cur];
1032
1033                         flags = le16toh(desc64->flags);
1034                         len = le16toh(desc64->length) & 0x3fff;
1035                 } else {
1036                         struct nfe_desc32 *desc32 = &ring->desc32[ring->cur];
1037
1038                         flags = le16toh(desc32->flags);
1039                         len = le16toh(desc32->length) & 0x3fff;
1040                 }
1041
1042                 if (flags & NFE_RX_READY)
1043                         break;
1044
1045                 reap = 1;
1046
1047                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1048                         if (!(flags & NFE_RX_VALID_V1))
1049                                 goto skip;
1050
1051                         if ((flags & NFE_RX_FIXME_V1) == NFE_RX_FIXME_V1) {
1052                                 flags &= ~NFE_RX_ERROR;
1053                                 len--;  /* fix buffer length */
1054                         }
1055                 } else {
1056                         if (!(flags & NFE_RX_VALID_V2))
1057                                 goto skip;
1058
1059                         if ((flags & NFE_RX_FIXME_V2) == NFE_RX_FIXME_V2) {
1060                                 flags &= ~NFE_RX_ERROR;
1061                                 len--;  /* fix buffer length */
1062                         }
1063                 }
1064
1065                 if (flags & NFE_RX_ERROR) {
1066                         ifp->if_ierrors++;
1067                         goto skip;
1068                 }
1069
1070                 m = data->m;
1071
1072                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1073                         error = nfe_newbuf_jumbo(sc, ring, ring->cur, 0);
1074                 else
1075                         error = nfe_newbuf_std(sc, ring, ring->cur, 0);
1076                 if (error) {
1077                         ifp->if_ierrors++;
1078                         goto skip;
1079                 }
1080
1081                 /* finalize mbuf */
1082                 m->m_pkthdr.len = m->m_len = len;
1083                 m->m_pkthdr.rcvif = ifp;
1084
1085                 if ((ifp->if_capenable & IFCAP_RXCSUM) &&
1086                     (flags & NFE_RX_CSUMOK)) {
1087                         if (flags & NFE_RX_IP_CSUMOK_V2) {
1088                                 m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED |
1089                                                           CSUM_IP_VALID;
1090                         }
1091
1092                         if (flags &
1093                             (NFE_RX_UDP_CSUMOK_V2 | NFE_RX_TCP_CSUMOK_V2)) {
1094                                 m->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
1095                                                           CSUM_PSEUDO_HDR |
1096                                                           CSUM_FRAG_NOT_CHECKED;
1097                                 m->m_pkthdr.csum_data = 0xffff;
1098                         }
1099                 }
1100
1101                 ifp->if_ipackets++;
1102                 ether_input_chain(ifp, m, chain);
1103 skip:
1104                 nfe_set_ready_rxdesc(sc, ring, ring->cur);
1105                 sc->rxq.cur = (sc->rxq.cur + 1) % sc->sc_rx_ring_count;
1106         }
1107
1108         if (reap) {
1109                 bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1110                 ether_input_dispatch(chain);
1111         }
1112         return reap;
1113 }
1114
1115 static int
1116 nfe_txeof(struct nfe_softc *sc, int start)
1117 {
1118         struct ifnet *ifp = &sc->arpcom.ac_if;
1119         struct nfe_tx_ring *ring = &sc->txq;
1120         struct nfe_tx_data *data = NULL;
1121
1122         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_POSTREAD);
1123         while (ring->next != ring->cur) {
1124                 uint16_t flags;
1125
1126                 if (sc->sc_caps & NFE_40BIT_ADDR)
1127                         flags = le16toh(ring->desc64[ring->next].flags);
1128                 else
1129                         flags = le16toh(ring->desc32[ring->next].flags);
1130
1131                 if (flags & NFE_TX_VALID)
1132                         break;
1133
1134                 data = &ring->data[ring->next];
1135
1136                 if ((sc->sc_caps & (NFE_JUMBO_SUP | NFE_40BIT_ADDR)) == 0) {
1137                         if (!(flags & NFE_TX_LASTFRAG_V1) && data->m == NULL)
1138                                 goto skip;
1139
1140                         if ((flags & NFE_TX_ERROR_V1) != 0) {
1141                                 if_printf(ifp, "tx v1 error 0x%4b\n", flags,
1142                                           NFE_V1_TXERR);
1143                                 ifp->if_oerrors++;
1144                         } else {
1145                                 ifp->if_opackets++;
1146                         }
1147                 } else {
1148                         if (!(flags & NFE_TX_LASTFRAG_V2) && data->m == NULL)
1149                                 goto skip;
1150
1151                         if ((flags & NFE_TX_ERROR_V2) != 0) {
1152                                 if_printf(ifp, "tx v2 error 0x%4b\n", flags,
1153                                           NFE_V2_TXERR);
1154                                 ifp->if_oerrors++;
1155                         } else {
1156                                 ifp->if_opackets++;
1157                         }
1158                 }
1159
1160                 if (data->m == NULL) {  /* should not get there */
1161                         if_printf(ifp,
1162                                   "last fragment bit w/o associated mbuf!\n");
1163                         goto skip;
1164                 }
1165
1166                 /* last fragment of the mbuf chain transmitted */
1167                 bus_dmamap_unload(ring->data_tag, data->map);
1168                 m_freem(data->m);
1169                 data->m = NULL;
1170 skip:
1171                 ring->queued--;
1172                 KKASSERT(ring->queued >= 0);
1173                 ring->next = (ring->next + 1) % sc->sc_tx_ring_count;
1174         }
1175
1176         if (sc->sc_tx_ring_count - ring->queued >=
1177             sc->sc_tx_spare + NFE_NSEG_RSVD)
1178                 ifp->if_flags &= ~IFF_OACTIVE;
1179
1180         if (ring->queued == 0)
1181                 ifp->if_timer = 0;
1182
1183         if (start && !ifq_is_empty(&ifp->if_snd))
1184                 if_devstart(ifp);
1185
1186         if (data != NULL)
1187                 return 1;
1188         else
1189                 return 0;
1190 }
1191
1192 static int
1193 nfe_encap(struct nfe_softc *sc, struct nfe_tx_ring *ring, struct mbuf *m0)
1194 {
1195         bus_dma_segment_t segs[NFE_MAX_SCATTER];
1196         struct nfe_tx_data *data, *data_map;
1197         bus_dmamap_t map;
1198         struct nfe_desc64 *desc64 = NULL;
1199         struct nfe_desc32 *desc32 = NULL;
1200         uint16_t flags = 0;
1201         uint32_t vtag = 0;
1202         int error, i, j, maxsegs, nsegs;
1203
1204         data = &ring->data[ring->cur];
1205         map = data->map;
1206         data_map = data;        /* Remember who owns the DMA map */
1207
1208         maxsegs = (sc->sc_tx_ring_count - ring->queued) - NFE_NSEG_RSVD;
1209         if (maxsegs > NFE_MAX_SCATTER)
1210                 maxsegs = NFE_MAX_SCATTER;
1211         KASSERT(maxsegs >= sc->sc_tx_spare,
1212                 ("no enough segments %d,%d\n", maxsegs, sc->sc_tx_spare));
1213
1214         error = bus_dmamap_load_mbuf_defrag(ring->data_tag, map, &m0,
1215                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1216         if (error)
1217                 goto back;
1218         bus_dmamap_sync(ring->data_tag, map, BUS_DMASYNC_PREWRITE);
1219
1220         error = 0;
1221
1222         /* setup h/w VLAN tagging */
1223         if (m0->m_flags & M_VLANTAG)
1224                 vtag = m0->m_pkthdr.ether_vlantag;
1225
1226         if (sc->arpcom.ac_if.if_capenable & IFCAP_TXCSUM) {
1227                 if (m0->m_pkthdr.csum_flags & CSUM_IP)
1228                         flags |= NFE_TX_IP_CSUM;
1229                 if (m0->m_pkthdr.csum_flags & (CSUM_TCP | CSUM_UDP))
1230                         flags |= NFE_TX_TCP_CSUM;
1231         }
1232
1233         /*
1234          * XXX urm. somebody is unaware of how hardware works.  You
1235          * absolutely CANNOT set NFE_TX_VALID on the next descriptor in
1236          * the ring until the entire chain is actually *VALID*.  Otherwise
1237          * the hardware may encounter a partially initialized chain that
1238          * is marked as being ready to go when it in fact is not ready to
1239          * go.
1240          */
1241
1242         for (i = 0; i < nsegs; i++) {
1243                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1244                 data = &ring->data[j];
1245
1246                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1247                         desc64 = &ring->desc64[j];
1248                         desc64->physaddr[0] =
1249                             htole32(NFE_ADDR_HI(segs[i].ds_addr));
1250                         desc64->physaddr[1] =
1251                             htole32(NFE_ADDR_LO(segs[i].ds_addr));
1252                         desc64->length = htole16(segs[i].ds_len - 1);
1253                         desc64->vtag = htole32(vtag);
1254                         desc64->flags = htole16(flags);
1255                 } else {
1256                         desc32 = &ring->desc32[j];
1257                         desc32->physaddr = htole32(segs[i].ds_addr);
1258                         desc32->length = htole16(segs[i].ds_len - 1);
1259                         desc32->flags = htole16(flags);
1260                 }
1261
1262                 /* csum flags and vtag belong to the first fragment only */
1263                 flags &= ~(NFE_TX_IP_CSUM | NFE_TX_TCP_CSUM);
1264                 vtag = 0;
1265
1266                 ring->queued++;
1267                 KKASSERT(ring->queued <= sc->sc_tx_ring_count);
1268         }
1269
1270         /* the whole mbuf chain has been DMA mapped, fix last descriptor */
1271         if (sc->sc_caps & NFE_40BIT_ADDR) {
1272                 desc64->flags |= htole16(NFE_TX_LASTFRAG_V2);
1273         } else {
1274                 if (sc->sc_caps & NFE_JUMBO_SUP)
1275                         flags = NFE_TX_LASTFRAG_V2;
1276                 else
1277                         flags = NFE_TX_LASTFRAG_V1;
1278                 desc32->flags |= htole16(flags);
1279         }
1280
1281         /*
1282          * Set NFE_TX_VALID backwards so the hardware doesn't see the
1283          * whole mess until the first descriptor in the map is flagged.
1284          */
1285         for (i = nsegs - 1; i >= 0; --i) {
1286                 j = (ring->cur + i) % sc->sc_tx_ring_count;
1287                 if (sc->sc_caps & NFE_40BIT_ADDR) {
1288                         desc64 = &ring->desc64[j];
1289                         desc64->flags |= htole16(NFE_TX_VALID);
1290                 } else {
1291                         desc32 = &ring->desc32[j];
1292                         desc32->flags |= htole16(NFE_TX_VALID);
1293                 }
1294         }
1295         ring->cur = (ring->cur + nsegs) % sc->sc_tx_ring_count;
1296
1297         /* Exchange DMA map */
1298         data_map->map = data->map;
1299         data->map = map;
1300         data->m = m0;
1301 back:
1302         if (error)
1303                 m_freem(m0);
1304         return error;
1305 }
1306
1307 static void
1308 nfe_start(struct ifnet *ifp)
1309 {
1310         struct nfe_softc *sc = ifp->if_softc;
1311         struct nfe_tx_ring *ring = &sc->txq;
1312         int count = 0, oactive = 0;
1313         struct mbuf *m0;
1314
1315         ASSERT_SERIALIZED(ifp->if_serializer);
1316
1317         if ((ifp->if_flags & (IFF_OACTIVE | IFF_RUNNING)) != IFF_RUNNING)
1318                 return;
1319
1320         for (;;) {
1321                 int error;
1322
1323                 if (sc->sc_tx_ring_count - ring->queued <
1324                     sc->sc_tx_spare + NFE_NSEG_RSVD) {
1325                         if (oactive) {
1326                                 ifp->if_flags |= IFF_OACTIVE;
1327                                 break;
1328                         }
1329
1330                         nfe_txeof(sc, 0);
1331                         oactive = 1;
1332                         continue;
1333                 }
1334
1335                 m0 = ifq_dequeue(&ifp->if_snd, NULL);
1336                 if (m0 == NULL)
1337                         break;
1338
1339                 ETHER_BPF_MTAP(ifp, m0);
1340
1341                 error = nfe_encap(sc, ring, m0);
1342                 if (error) {
1343                         ifp->if_oerrors++;
1344                         if (error == EFBIG) {
1345                                 if (oactive) {
1346                                         ifp->if_flags |= IFF_OACTIVE;
1347                                         break;
1348                                 }
1349                                 nfe_txeof(sc, 0);
1350                                 oactive = 1;
1351                         }
1352                         continue;
1353                 } else {
1354                         oactive = 0;
1355                 }
1356                 ++count;
1357
1358                 /*
1359                  * NOTE:
1360                  * `m0' may be freed in nfe_encap(), so
1361                  * it should not be touched any more.
1362                  */
1363         }
1364         if (count == 0) /* nothing sent */
1365                 return;
1366
1367         /* Sync TX descriptor ring */
1368         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1369
1370         /* Kick Tx */
1371         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_KICKTX | sc->rxtxctl);
1372
1373         /*
1374          * Set a timeout in case the chip goes out to lunch.
1375          */
1376         ifp->if_timer = 5;
1377 }
1378
1379 static void
1380 nfe_watchdog(struct ifnet *ifp)
1381 {
1382         struct nfe_softc *sc = ifp->if_softc;
1383
1384         ASSERT_SERIALIZED(ifp->if_serializer);
1385
1386         if (ifp->if_flags & IFF_RUNNING) {
1387                 if_printf(ifp, "watchdog timeout - lost interrupt recovered\n");
1388                 nfe_txeof(sc, 1);
1389                 return;
1390         }
1391
1392         if_printf(ifp, "watchdog timeout\n");
1393
1394         nfe_init(ifp->if_softc);
1395
1396         ifp->if_oerrors++;
1397 }
1398
1399 static void
1400 nfe_init(void *xsc)
1401 {
1402         struct nfe_softc *sc = xsc;
1403         struct ifnet *ifp = &sc->arpcom.ac_if;
1404         uint32_t tmp;
1405         int error;
1406
1407         ASSERT_SERIALIZED(ifp->if_serializer);
1408
1409         nfe_stop(sc);
1410
1411         if ((sc->sc_caps & NFE_NO_PWRCTL) == 0)
1412                 nfe_mac_reset(sc);
1413
1414         /*
1415          * NOTE:
1416          * Switching between jumbo frames and normal frames should
1417          * be done _after_ nfe_stop() but _before_ nfe_init_rx_ring().
1418          */
1419         if (ifp->if_mtu > ETHERMTU) {
1420                 sc->sc_flags |= NFE_F_USE_JUMBO;
1421                 sc->rxq.bufsz = NFE_JBYTES;
1422                 sc->sc_tx_spare = NFE_NSEG_SPARE_JUMBO;
1423                 if (bootverbose)
1424                         if_printf(ifp, "use jumbo frames\n");
1425         } else {
1426                 sc->sc_flags &= ~NFE_F_USE_JUMBO;
1427                 sc->rxq.bufsz = MCLBYTES;
1428                 sc->sc_tx_spare = NFE_NSEG_SPARE;
1429                 if (bootverbose)
1430                         if_printf(ifp, "use non-jumbo frames\n");
1431         }
1432
1433         error = nfe_init_tx_ring(sc, &sc->txq);
1434         if (error) {
1435                 nfe_stop(sc);
1436                 return;
1437         }
1438
1439         error = nfe_init_rx_ring(sc, &sc->rxq);
1440         if (error) {
1441                 nfe_stop(sc);
1442                 return;
1443         }
1444
1445         NFE_WRITE(sc, NFE_TX_POLL, 0);
1446         NFE_WRITE(sc, NFE_STATUS, 0);
1447
1448         sc->rxtxctl = NFE_RXTX_BIT2 | sc->rxtxctl_desc;
1449
1450         if (ifp->if_capenable & IFCAP_RXCSUM)
1451                 sc->rxtxctl |= NFE_RXTX_RXCSUM;
1452
1453         /*
1454          * Although the adapter is capable of stripping VLAN tags from received
1455          * frames (NFE_RXTX_VTAG_STRIP), we do not enable this functionality on
1456          * purpose.  This will be done in software by our network stack.
1457          */
1458         if (sc->sc_caps & NFE_HW_VLAN)
1459                 sc->rxtxctl |= NFE_RXTX_VTAG_INSERT;
1460
1461         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | sc->rxtxctl);
1462         DELAY(10);
1463         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1464
1465         if (sc->sc_caps & NFE_HW_VLAN)
1466                 NFE_WRITE(sc, NFE_VTAG_CTL, NFE_VTAG_ENABLE);
1467
1468         NFE_WRITE(sc, NFE_SETUP_R6, 0);
1469
1470         /* set MAC address */
1471         nfe_set_macaddr(sc, sc->arpcom.ac_enaddr);
1472
1473         /* tell MAC where rings are in memory */
1474         if (sc->sc_caps & NFE_40BIT_ADDR) {
1475                 NFE_WRITE(sc, NFE_RX_RING_ADDR_HI,
1476                           NFE_ADDR_HI(sc->rxq.physaddr));
1477         }
1478         NFE_WRITE(sc, NFE_RX_RING_ADDR_LO, NFE_ADDR_LO(sc->rxq.physaddr));
1479
1480         if (sc->sc_caps & NFE_40BIT_ADDR) {
1481                 NFE_WRITE(sc, NFE_TX_RING_ADDR_HI,
1482                           NFE_ADDR_HI(sc->txq.physaddr));
1483         }
1484         NFE_WRITE(sc, NFE_TX_RING_ADDR_LO, NFE_ADDR_LO(sc->txq.physaddr));
1485
1486         NFE_WRITE(sc, NFE_RING_SIZE,
1487             (sc->sc_rx_ring_count - 1) << 16 |
1488             (sc->sc_tx_ring_count - 1));
1489
1490         NFE_WRITE(sc, NFE_RXBUFSZ, sc->rxq.bufsz);
1491
1492         /* force MAC to wakeup */
1493         tmp = NFE_READ(sc, NFE_PWR_STATE);
1494         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_WAKEUP);
1495         DELAY(10);
1496         tmp = NFE_READ(sc, NFE_PWR_STATE);
1497         NFE_WRITE(sc, NFE_PWR_STATE, tmp | NFE_PWR_VALID);
1498
1499         NFE_WRITE(sc, NFE_SETUP_R1, NFE_R1_MAGIC);
1500         NFE_WRITE(sc, NFE_SETUP_R2, NFE_R2_MAGIC);
1501         NFE_WRITE(sc, NFE_SETUP_R6, NFE_R6_MAGIC);
1502
1503         /* update MAC knowledge of PHY; generates a NFE_IRQ_LINK interrupt */
1504         NFE_WRITE(sc, NFE_STATUS, sc->mii_phyaddr << 24 | NFE_STATUS_MAGIC);
1505
1506         NFE_WRITE(sc, NFE_SETUP_R4, NFE_R4_MAGIC);
1507
1508         sc->rxtxctl &= ~NFE_RXTX_BIT2;
1509         NFE_WRITE(sc, NFE_RXTX_CTL, sc->rxtxctl);
1510         DELAY(10);
1511         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_BIT1 | sc->rxtxctl);
1512
1513         /* set Rx filter */
1514         nfe_setmulti(sc);
1515
1516         nfe_ifmedia_upd(ifp);
1517
1518         /* enable Rx */
1519         NFE_WRITE(sc, NFE_RX_CTL, NFE_RX_START);
1520
1521         /* enable Tx */
1522         NFE_WRITE(sc, NFE_TX_CTL, NFE_TX_START);
1523
1524         NFE_WRITE(sc, NFE_PHY_STATUS, 0xf);
1525
1526 #ifdef DEVICE_POLLING
1527         if ((ifp->if_flags & IFF_POLLING))
1528                 nfe_disable_intrs(sc);
1529         else
1530 #endif
1531         nfe_enable_intrs(sc);
1532
1533         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
1534
1535         ifp->if_flags |= IFF_RUNNING;
1536         ifp->if_flags &= ~IFF_OACTIVE;
1537
1538         /*
1539          * If we had stuff in the tx ring before its all cleaned out now
1540          * so we are not going to get an interrupt, jump-start any pending
1541          * output.
1542          */
1543         if (!ifq_is_empty(&ifp->if_snd))
1544                 if_devstart(ifp);
1545 }
1546
1547 static void
1548 nfe_stop(struct nfe_softc *sc)
1549 {
1550         struct ifnet *ifp = &sc->arpcom.ac_if;
1551         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
1552         int i;
1553
1554         ASSERT_SERIALIZED(ifp->if_serializer);
1555
1556         callout_stop(&sc->sc_tick_ch);
1557
1558         ifp->if_timer = 0;
1559         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1560         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
1561
1562 #define WAITMAX 50000
1563
1564         /*
1565          * Abort Tx
1566          */
1567         NFE_WRITE(sc, NFE_TX_CTL, 0);
1568         for (i = 0; i < WAITMAX; ++i) {
1569                 DELAY(100);
1570                 if ((NFE_READ(sc, NFE_TX_STATUS) & NFE_TX_STATUS_BUSY) == 0)
1571                         break;
1572         }
1573         if (i == WAITMAX)
1574                 if_printf(ifp, "can't stop TX\n");
1575         DELAY(100);
1576
1577         /*
1578          * Disable Rx
1579          */
1580         NFE_WRITE(sc, NFE_RX_CTL, 0);
1581         for (i = 0; i < WAITMAX; ++i) {
1582                 DELAY(100);
1583                 if ((NFE_READ(sc, NFE_RX_STATUS) & NFE_RX_STATUS_BUSY) == 0)
1584                         break;
1585         }
1586         if (i == WAITMAX)
1587                 if_printf(ifp, "can't stop RX\n");
1588         DELAY(100);
1589
1590 #undef WAITMAX
1591
1592         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
1593         DELAY(10);
1594         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
1595
1596         /* Disable interrupts */
1597         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
1598
1599         /* Reset Tx and Rx rings */
1600         nfe_reset_tx_ring(sc, &sc->txq);
1601         nfe_reset_rx_ring(sc, &sc->rxq);
1602 }
1603
1604 static int
1605 nfe_alloc_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1606 {
1607         int i, j, error, descsize;
1608         bus_dmamem_t dmem;
1609         void **desc;
1610
1611         if (sc->sc_caps & NFE_40BIT_ADDR) {
1612                 desc = (void **)&ring->desc64;
1613                 descsize = sizeof(struct nfe_desc64);
1614         } else {
1615                 desc = (void **)&ring->desc32;
1616                 descsize = sizeof(struct nfe_desc32);
1617         }
1618
1619         ring->bufsz = MCLBYTES;
1620         ring->cur = ring->next = 0;
1621
1622         error = bus_dmamem_coherent(sc->sc_dtag, PAGE_SIZE, 0,
1623                                     BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1624                                     sc->sc_rx_ring_count * descsize,
1625                                     BUS_DMA_WAITOK | BUS_DMA_ZERO, &dmem);
1626         if (error) {
1627                 if_printf(&sc->arpcom.ac_if,
1628                           "could not create RX desc ring\n");
1629                 return error;
1630         }
1631         ring->tag = dmem.dmem_tag;
1632         ring->map = dmem.dmem_map;
1633         *desc = dmem.dmem_addr;
1634         ring->physaddr = dmem.dmem_busaddr;
1635
1636         if (sc->sc_caps & NFE_JUMBO_SUP) {
1637                 ring->jbuf =
1638                 kmalloc(sizeof(struct nfe_jbuf) * NFE_JPOOL_COUNT(sc),
1639                         M_DEVBUF, M_WAITOK | M_ZERO);
1640
1641                 error = nfe_jpool_alloc(sc, ring);
1642                 if (error) {
1643                         if_printf(&sc->arpcom.ac_if,
1644                                   "could not allocate jumbo frames\n");
1645                         kfree(ring->jbuf, M_DEVBUF);
1646                         ring->jbuf = NULL;
1647                         /* Allow jumbo frame allocation to fail */
1648                 }
1649         }
1650
1651         ring->data = kmalloc(sizeof(struct nfe_rx_data) * sc->sc_rx_ring_count,
1652                              M_DEVBUF, M_WAITOK | M_ZERO);
1653
1654         error = bus_dma_tag_create(sc->sc_dtag, 1, 0,
1655                                    BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1656                                    NULL, NULL,
1657                                    MCLBYTES, 1, MCLBYTES,
1658                                    BUS_DMA_ALLOCNOW | BUS_DMA_WAITOK,
1659                                    &ring->data_tag);
1660         if (error) {
1661                 if_printf(&sc->arpcom.ac_if,
1662                           "could not create RX mbuf DMA tag\n");
1663                 return error;
1664         }
1665
1666         /* Create a spare RX mbuf DMA map */
1667         error = bus_dmamap_create(ring->data_tag, BUS_DMA_WAITOK,
1668                                   &ring->data_tmpmap);
1669         if (error) {
1670                 if_printf(&sc->arpcom.ac_if,
1671                           "could not create spare RX mbuf DMA map\n");
1672                 bus_dma_tag_destroy(ring->data_tag);
1673                 ring->data_tag = NULL;
1674                 return error;
1675         }
1676
1677         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1678                 error = bus_dmamap_create(ring->data_tag, BUS_DMA_WAITOK,
1679                                           &ring->data[i].map);
1680                 if (error) {
1681                         if_printf(&sc->arpcom.ac_if,
1682                                   "could not create %dth RX mbuf DMA mapn", i);
1683                         goto fail;
1684                 }
1685         }
1686         return 0;
1687 fail:
1688         for (j = 0; j < i; ++j)
1689                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1690         bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1691         bus_dma_tag_destroy(ring->data_tag);
1692         ring->data_tag = NULL;
1693         return error;
1694 }
1695
1696 static void
1697 nfe_reset_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1698 {
1699         int i;
1700
1701         for (i = 0; i < sc->sc_rx_ring_count; i++) {
1702                 struct nfe_rx_data *data = &ring->data[i];
1703
1704                 if (data->m != NULL) {
1705                         if ((sc->sc_flags & NFE_F_USE_JUMBO) == 0)
1706                                 bus_dmamap_unload(ring->data_tag, data->map);
1707                         m_freem(data->m);
1708                         data->m = NULL;
1709                 }
1710         }
1711
1712         ring->cur = ring->next = 0;
1713 }
1714
1715 static int
1716 nfe_init_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1717 {
1718         int i;
1719
1720         for (i = 0; i < sc->sc_rx_ring_count; ++i) {
1721                 int error;
1722
1723                 /* XXX should use a function pointer */
1724                 if (sc->sc_flags & NFE_F_USE_JUMBO)
1725                         error = nfe_newbuf_jumbo(sc, ring, i, 1);
1726                 else
1727                         error = nfe_newbuf_std(sc, ring, i, 1);
1728                 if (error) {
1729                         if_printf(&sc->arpcom.ac_if,
1730                                   "could not allocate RX buffer\n");
1731                         return error;
1732                 }
1733                 nfe_set_ready_rxdesc(sc, ring, i);
1734         }
1735         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1736
1737         return 0;
1738 }
1739
1740 static void
1741 nfe_free_rx_ring(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1742 {
1743         if (ring->data_tag != NULL) {
1744                 struct nfe_rx_data *data;
1745                 int i;
1746
1747                 for (i = 0; i < sc->sc_rx_ring_count; i++) {
1748                         data = &ring->data[i];
1749
1750                         if (data->m != NULL) {
1751                                 bus_dmamap_unload(ring->data_tag, data->map);
1752                                 m_freem(data->m);
1753                         }
1754                         bus_dmamap_destroy(ring->data_tag, data->map);
1755                 }
1756                 bus_dmamap_destroy(ring->data_tag, ring->data_tmpmap);
1757                 bus_dma_tag_destroy(ring->data_tag);
1758         }
1759
1760         nfe_jpool_free(sc, ring);
1761
1762         if (ring->jbuf != NULL)
1763                 kfree(ring->jbuf, M_DEVBUF);
1764         if (ring->data != NULL)
1765                 kfree(ring->data, M_DEVBUF);
1766
1767         if (ring->tag != NULL) {
1768                 void *desc;
1769
1770                 if (sc->sc_caps & NFE_40BIT_ADDR)
1771                         desc = ring->desc64;
1772                 else
1773                         desc = ring->desc32;
1774
1775                 bus_dmamap_unload(ring->tag, ring->map);
1776                 bus_dmamem_free(ring->tag, desc, ring->map);
1777                 bus_dma_tag_destroy(ring->tag);
1778         }
1779 }
1780
1781 static struct nfe_jbuf *
1782 nfe_jalloc(struct nfe_softc *sc)
1783 {
1784         struct ifnet *ifp = &sc->arpcom.ac_if;
1785         struct nfe_jbuf *jbuf;
1786
1787         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1788
1789         jbuf = SLIST_FIRST(&sc->rxq.jfreelist);
1790         if (jbuf != NULL) {
1791                 SLIST_REMOVE_HEAD(&sc->rxq.jfreelist, jnext);
1792                 jbuf->inuse = 1;
1793         } else {
1794                 if_printf(ifp, "no free jumbo buffer\n");
1795         }
1796
1797         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1798
1799         return jbuf;
1800 }
1801
1802 static void
1803 nfe_jfree(void *arg)
1804 {
1805         struct nfe_jbuf *jbuf = arg;
1806         struct nfe_softc *sc = jbuf->sc;
1807         struct nfe_rx_ring *ring = jbuf->ring;
1808
1809         if (&ring->jbuf[jbuf->slot] != jbuf)
1810                 panic("%s: free wrong jumbo buffer\n", __func__);
1811         else if (jbuf->inuse == 0)
1812                 panic("%s: jumbo buffer already freed\n", __func__);
1813
1814         lwkt_serialize_enter(&sc->sc_jbuf_serializer);
1815         atomic_subtract_int(&jbuf->inuse, 1);
1816         if (jbuf->inuse == 0)
1817                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1818         lwkt_serialize_exit(&sc->sc_jbuf_serializer);
1819 }
1820
1821 static void
1822 nfe_jref(void *arg)
1823 {
1824         struct nfe_jbuf *jbuf = arg;
1825         struct nfe_rx_ring *ring = jbuf->ring;
1826
1827         if (&ring->jbuf[jbuf->slot] != jbuf)
1828                 panic("%s: ref wrong jumbo buffer\n", __func__);
1829         else if (jbuf->inuse == 0)
1830                 panic("%s: jumbo buffer already freed\n", __func__);
1831
1832         atomic_add_int(&jbuf->inuse, 1);
1833 }
1834
1835 static int
1836 nfe_jpool_alloc(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1837 {
1838         struct nfe_jbuf *jbuf;
1839         bus_dmamem_t dmem;
1840         bus_addr_t physaddr;
1841         caddr_t buf;
1842         int i, error;
1843
1844         /*
1845          * Allocate a big chunk of DMA'able memory.
1846          */
1847         error = bus_dmamem_coherent(sc->sc_dtag, PAGE_SIZE, 0,
1848                                     BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1849                                     NFE_JPOOL_SIZE(sc),
1850                                     BUS_DMA_WAITOK, &dmem);
1851         if (error) {
1852                 if_printf(&sc->arpcom.ac_if,
1853                           "could not create jumbo buffer\n");
1854                 return error;
1855         }
1856         ring->jtag = dmem.dmem_tag;
1857         ring->jmap = dmem.dmem_map;
1858         ring->jpool = dmem.dmem_addr;
1859         physaddr = dmem.dmem_busaddr;
1860
1861         /* ..and split it into 9KB chunks */
1862         SLIST_INIT(&ring->jfreelist);
1863
1864         buf = ring->jpool;
1865         for (i = 0; i < NFE_JPOOL_COUNT(sc); i++) {
1866                 jbuf = &ring->jbuf[i];
1867
1868                 jbuf->sc = sc;
1869                 jbuf->ring = ring;
1870                 jbuf->inuse = 0;
1871                 jbuf->slot = i;
1872                 jbuf->buf = buf;
1873                 jbuf->physaddr = physaddr;
1874
1875                 SLIST_INSERT_HEAD(&ring->jfreelist, jbuf, jnext);
1876
1877                 buf += NFE_JBYTES;
1878                 physaddr += NFE_JBYTES;
1879         }
1880
1881         return 0;
1882 }
1883
1884 static void
1885 nfe_jpool_free(struct nfe_softc *sc, struct nfe_rx_ring *ring)
1886 {
1887         if (ring->jtag != NULL) {
1888                 bus_dmamap_unload(ring->jtag, ring->jmap);
1889                 bus_dmamem_free(ring->jtag, ring->jpool, ring->jmap);
1890                 bus_dma_tag_destroy(ring->jtag);
1891         }
1892 }
1893
1894 static int
1895 nfe_alloc_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
1896 {
1897         int i, j, error, descsize;
1898         bus_dmamem_t dmem;
1899         void **desc;
1900
1901         if (sc->sc_caps & NFE_40BIT_ADDR) {
1902                 desc = (void **)&ring->desc64;
1903                 descsize = sizeof(struct nfe_desc64);
1904         } else {
1905                 desc = (void **)&ring->desc32;
1906                 descsize = sizeof(struct nfe_desc32);
1907         }
1908
1909         ring->queued = 0;
1910         ring->cur = ring->next = 0;
1911
1912         error = bus_dmamem_coherent(sc->sc_dtag, PAGE_SIZE, 0,
1913                                     BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1914                                     sc->sc_tx_ring_count * descsize,
1915                                     BUS_DMA_WAITOK | BUS_DMA_ZERO, &dmem);
1916         if (error) {
1917                 if_printf(&sc->arpcom.ac_if,
1918                           "could not create TX desc ring\n");
1919                 return error;
1920         }
1921         ring->tag = dmem.dmem_tag;
1922         ring->map = dmem.dmem_map;
1923         *desc = dmem.dmem_addr;
1924         ring->physaddr = dmem.dmem_busaddr;
1925
1926         ring->data = kmalloc(sizeof(struct nfe_tx_data) * sc->sc_tx_ring_count,
1927                              M_DEVBUF, M_WAITOK | M_ZERO);
1928
1929         error = bus_dma_tag_create(sc->sc_dtag, 1, 0,
1930                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
1931                         NULL, NULL,
1932                         NFE_JBYTES, NFE_MAX_SCATTER, MCLBYTES,
1933                         BUS_DMA_ALLOCNOW | BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1934                         &ring->data_tag);
1935         if (error) {
1936                 if_printf(&sc->arpcom.ac_if,
1937                           "could not create TX buf DMA tag\n");
1938                 return error;
1939         }
1940
1941         for (i = 0; i < sc->sc_tx_ring_count; i++) {
1942                 error = bus_dmamap_create(ring->data_tag,
1943                                 BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1944                                 &ring->data[i].map);
1945                 if (error) {
1946                         if_printf(&sc->arpcom.ac_if,
1947                                   "could not create %dth TX buf DMA map\n", i);
1948                         goto fail;
1949                 }
1950         }
1951
1952         return 0;
1953 fail:
1954         for (j = 0; j < i; ++j)
1955                 bus_dmamap_destroy(ring->data_tag, ring->data[i].map);
1956         bus_dma_tag_destroy(ring->data_tag);
1957         ring->data_tag = NULL;
1958         return error;
1959 }
1960
1961 static void
1962 nfe_reset_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
1963 {
1964         int i;
1965
1966         for (i = 0; i < sc->sc_tx_ring_count; i++) {
1967                 struct nfe_tx_data *data = &ring->data[i];
1968
1969                 if (sc->sc_caps & NFE_40BIT_ADDR)
1970                         ring->desc64[i].flags = 0;
1971                 else
1972                         ring->desc32[i].flags = 0;
1973
1974                 if (data->m != NULL) {
1975                         bus_dmamap_unload(ring->data_tag, data->map);
1976                         m_freem(data->m);
1977                         data->m = NULL;
1978                 }
1979         }
1980         bus_dmamap_sync(ring->tag, ring->map, BUS_DMASYNC_PREWRITE);
1981
1982         ring->queued = 0;
1983         ring->cur = ring->next = 0;
1984 }
1985
1986 static int
1987 nfe_init_tx_ring(struct nfe_softc *sc __unused,
1988                  struct nfe_tx_ring *ring __unused)
1989 {
1990         return 0;
1991 }
1992
1993 static void
1994 nfe_free_tx_ring(struct nfe_softc *sc, struct nfe_tx_ring *ring)
1995 {
1996         if (ring->data_tag != NULL) {
1997                 struct nfe_tx_data *data;
1998                 int i;
1999
2000                 for (i = 0; i < sc->sc_tx_ring_count; ++i) {
2001                         data = &ring->data[i];
2002
2003                         if (data->m != NULL) {
2004                                 bus_dmamap_unload(ring->data_tag, data->map);
2005                                 m_freem(data->m);
2006                         }
2007                         bus_dmamap_destroy(ring->data_tag, data->map);
2008                 }
2009
2010                 bus_dma_tag_destroy(ring->data_tag);
2011         }
2012
2013         if (ring->data != NULL)
2014                 kfree(ring->data, M_DEVBUF);
2015
2016         if (ring->tag != NULL) {
2017                 void *desc;
2018
2019                 if (sc->sc_caps & NFE_40BIT_ADDR)
2020                         desc = ring->desc64;
2021                 else
2022                         desc = ring->desc32;
2023
2024                 bus_dmamap_unload(ring->tag, ring->map);
2025                 bus_dmamem_free(ring->tag, desc, ring->map);
2026                 bus_dma_tag_destroy(ring->tag);
2027         }
2028 }
2029
2030 static int
2031 nfe_ifmedia_upd(struct ifnet *ifp)
2032 {
2033         struct nfe_softc *sc = ifp->if_softc;
2034         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2035
2036         ASSERT_SERIALIZED(ifp->if_serializer);
2037
2038         if (mii->mii_instance != 0) {
2039                 struct mii_softc *miisc;
2040
2041                 LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
2042                         mii_phy_reset(miisc);
2043         }
2044         mii_mediachg(mii);
2045
2046         return 0;
2047 }
2048
2049 static void
2050 nfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
2051 {
2052         struct nfe_softc *sc = ifp->if_softc;
2053         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2054
2055         ASSERT_SERIALIZED(ifp->if_serializer);
2056
2057         mii_pollstat(mii);
2058         ifmr->ifm_status = mii->mii_media_status;
2059         ifmr->ifm_active = mii->mii_media_active;
2060 }
2061
2062 static void
2063 nfe_setmulti(struct nfe_softc *sc)
2064 {
2065         struct ifnet *ifp = &sc->arpcom.ac_if;
2066         struct ifmultiaddr *ifma;
2067         uint8_t addr[ETHER_ADDR_LEN], mask[ETHER_ADDR_LEN];
2068         uint32_t filter = NFE_RXFILTER_MAGIC;
2069         int i;
2070
2071         if ((ifp->if_flags & (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
2072                 bzero(addr, ETHER_ADDR_LEN);
2073                 bzero(mask, ETHER_ADDR_LEN);
2074                 goto done;
2075         }
2076
2077         bcopy(etherbroadcastaddr, addr, ETHER_ADDR_LEN);
2078         bcopy(etherbroadcastaddr, mask, ETHER_ADDR_LEN);
2079
2080         LIST_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
2081                 caddr_t maddr;
2082
2083                 if (ifma->ifma_addr->sa_family != AF_LINK)
2084                         continue;
2085
2086                 maddr = LLADDR((struct sockaddr_dl *)ifma->ifma_addr);
2087                 for (i = 0; i < ETHER_ADDR_LEN; i++) {
2088                         addr[i] &= maddr[i];
2089                         mask[i] &= ~maddr[i];
2090                 }
2091         }
2092
2093         for (i = 0; i < ETHER_ADDR_LEN; i++)
2094                 mask[i] |= addr[i];
2095
2096 done:
2097         addr[0] |= 0x01;        /* make sure multicast bit is set */
2098
2099         NFE_WRITE(sc, NFE_MULTIADDR_HI,
2100             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2101         NFE_WRITE(sc, NFE_MULTIADDR_LO,
2102             addr[5] <<  8 | addr[4]);
2103         NFE_WRITE(sc, NFE_MULTIMASK_HI,
2104             mask[3] << 24 | mask[2] << 16 | mask[1] << 8 | mask[0]);
2105         NFE_WRITE(sc, NFE_MULTIMASK_LO,
2106             mask[5] <<  8 | mask[4]);
2107
2108         filter |= (ifp->if_flags & IFF_PROMISC) ? NFE_PROMISC : NFE_U2M;
2109         NFE_WRITE(sc, NFE_RXFILTER, filter);
2110 }
2111
2112 static void
2113 nfe_get_macaddr(struct nfe_softc *sc, uint8_t *addr)
2114 {
2115         uint32_t lo, hi;
2116
2117         lo = NFE_READ(sc, NFE_MACADDR_LO);
2118         hi = NFE_READ(sc, NFE_MACADDR_HI);
2119         if (sc->sc_caps & NFE_FIX_EADDR) {
2120                 addr[0] = (lo >> 8) & 0xff;
2121                 addr[1] = (lo & 0xff);
2122
2123                 addr[2] = (hi >> 24) & 0xff;
2124                 addr[3] = (hi >> 16) & 0xff;
2125                 addr[4] = (hi >>  8) & 0xff;
2126                 addr[5] = (hi & 0xff);
2127         } else {
2128                 addr[0] = (hi & 0xff);
2129                 addr[1] = (hi >>  8) & 0xff;
2130                 addr[2] = (hi >> 16) & 0xff;
2131                 addr[3] = (hi >> 24) & 0xff;
2132
2133                 addr[4] = (lo & 0xff);
2134                 addr[5] = (lo >>  8) & 0xff;
2135         }
2136 }
2137
2138 static void
2139 nfe_set_macaddr(struct nfe_softc *sc, const uint8_t *addr)
2140 {
2141         NFE_WRITE(sc, NFE_MACADDR_LO,
2142             addr[5] <<  8 | addr[4]);
2143         NFE_WRITE(sc, NFE_MACADDR_HI,
2144             addr[3] << 24 | addr[2] << 16 | addr[1] << 8 | addr[0]);
2145 }
2146
2147 static void
2148 nfe_tick(void *arg)
2149 {
2150         struct nfe_softc *sc = arg;
2151         struct ifnet *ifp = &sc->arpcom.ac_if;
2152         struct mii_data *mii = device_get_softc(sc->sc_miibus);
2153
2154         lwkt_serialize_enter(ifp->if_serializer);
2155
2156         mii_tick(mii);
2157         callout_reset(&sc->sc_tick_ch, hz, nfe_tick, sc);
2158
2159         lwkt_serialize_exit(ifp->if_serializer);
2160 }
2161
2162 static int
2163 nfe_newbuf_std(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2164                int wait)
2165 {
2166         struct nfe_rx_data *data = &ring->data[idx];
2167         bus_dma_segment_t seg;
2168         bus_dmamap_t map;
2169         struct mbuf *m;
2170         int nsegs, error;
2171
2172         m = m_getcl(wait ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2173         if (m == NULL)
2174                 return ENOBUFS;
2175         m->m_len = m->m_pkthdr.len = MCLBYTES;
2176
2177         error = bus_dmamap_load_mbuf_segment(ring->data_tag, ring->data_tmpmap,
2178                         m, &seg, 1, &nsegs, BUS_DMA_NOWAIT);
2179         if (error) {
2180                 m_freem(m);
2181                 if (wait) {
2182                         if_printf(&sc->arpcom.ac_if,
2183                                   "could map RX mbuf %d\n", error);
2184                 }
2185                 return error;
2186         }
2187
2188         if (data->m != NULL) {
2189                 /* Sync and unload originally mapped mbuf */
2190                 bus_dmamap_sync(ring->data_tag, data->map,
2191                                 BUS_DMASYNC_POSTREAD);
2192                 bus_dmamap_unload(ring->data_tag, data->map);
2193         }
2194
2195         /* Swap this DMA map with tmp DMA map */
2196         map = data->map;
2197         data->map = ring->data_tmpmap;
2198         ring->data_tmpmap = map;
2199
2200         /* Caller is assumed to have collected the old mbuf */
2201         data->m = m;
2202
2203         nfe_set_paddr_rxdesc(sc, ring, idx, seg.ds_addr);
2204         return 0;
2205 }
2206
2207 static int
2208 nfe_newbuf_jumbo(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2209                  int wait)
2210 {
2211         struct nfe_rx_data *data = &ring->data[idx];
2212         struct nfe_jbuf *jbuf;
2213         struct mbuf *m;
2214
2215         MGETHDR(m, wait ? MB_WAIT : MB_DONTWAIT, MT_DATA);
2216         if (m == NULL)
2217                 return ENOBUFS;
2218
2219         jbuf = nfe_jalloc(sc);
2220         if (jbuf == NULL) {
2221                 m_freem(m);
2222                 if_printf(&sc->arpcom.ac_if, "jumbo allocation failed "
2223                     "-- packet dropped!\n");
2224                 return ENOBUFS;
2225         }
2226
2227         m->m_ext.ext_arg = jbuf;
2228         m->m_ext.ext_buf = jbuf->buf;
2229         m->m_ext.ext_free = nfe_jfree;
2230         m->m_ext.ext_ref = nfe_jref;
2231         m->m_ext.ext_size = NFE_JBYTES;
2232
2233         m->m_data = m->m_ext.ext_buf;
2234         m->m_flags |= M_EXT;
2235         m->m_len = m->m_pkthdr.len = m->m_ext.ext_size;
2236
2237         /* Caller is assumed to have collected the old mbuf */
2238         data->m = m;
2239
2240         nfe_set_paddr_rxdesc(sc, ring, idx, jbuf->physaddr);
2241         return 0;
2242 }
2243
2244 static void
2245 nfe_set_paddr_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx,
2246                      bus_addr_t physaddr)
2247 {
2248         if (sc->sc_caps & NFE_40BIT_ADDR) {
2249                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2250
2251                 desc64->physaddr[0] = htole32(NFE_ADDR_HI(physaddr));
2252                 desc64->physaddr[1] = htole32(NFE_ADDR_LO(physaddr));
2253         } else {
2254                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2255
2256                 desc32->physaddr = htole32(physaddr);
2257         }
2258 }
2259
2260 static void
2261 nfe_set_ready_rxdesc(struct nfe_softc *sc, struct nfe_rx_ring *ring, int idx)
2262 {
2263         if (sc->sc_caps & NFE_40BIT_ADDR) {
2264                 struct nfe_desc64 *desc64 = &ring->desc64[idx];
2265
2266                 desc64->length = htole16(ring->bufsz);
2267                 desc64->flags = htole16(NFE_RX_READY);
2268         } else {
2269                 struct nfe_desc32 *desc32 = &ring->desc32[idx];
2270
2271                 desc32->length = htole16(ring->bufsz);
2272                 desc32->flags = htole16(NFE_RX_READY);
2273         }
2274 }
2275
2276 static int
2277 nfe_sysctl_imtime(SYSCTL_HANDLER_ARGS)
2278 {
2279         struct nfe_softc *sc = arg1;
2280         struct ifnet *ifp = &sc->arpcom.ac_if;
2281         uint32_t flags;
2282         int error, v;
2283
2284         lwkt_serialize_enter(ifp->if_serializer);
2285
2286         flags = sc->sc_flags & ~NFE_F_DYN_IM;
2287         v = sc->sc_imtime;
2288         if (sc->sc_flags & NFE_F_DYN_IM)
2289                 v = -v;
2290
2291         error = sysctl_handle_int(oidp, &v, 0, req);
2292         if (error || req->newptr == NULL)
2293                 goto back;
2294
2295         if (v < 0) {
2296                 flags |= NFE_F_DYN_IM;
2297                 v = -v;
2298         }
2299
2300         if (v != sc->sc_imtime || (flags ^ sc->sc_flags)) {
2301                 int old_imtime = sc->sc_imtime;
2302                 uint32_t old_flags = sc->sc_flags;
2303
2304                 sc->sc_imtime = v;
2305                 sc->sc_flags = flags;
2306                 sc->sc_irq_enable = NFE_IRQ_ENABLE(sc);
2307
2308                 if ((ifp->if_flags & (IFF_POLLING | IFF_RUNNING))
2309                     == IFF_RUNNING) {
2310                         if (old_imtime * sc->sc_imtime == 0 ||
2311                             (old_flags ^ sc->sc_flags)) {
2312                                 ifp->if_init(sc);
2313                         } else {
2314                                 NFE_WRITE(sc, NFE_IMTIMER,
2315                                           NFE_IMTIME(sc->sc_imtime));
2316                         }
2317                 }
2318         }
2319 back:
2320         lwkt_serialize_exit(ifp->if_serializer);
2321         return error;
2322 }
2323
2324 static void
2325 nfe_powerup(device_t dev)
2326 {
2327         struct nfe_softc *sc = device_get_softc(dev);
2328         uint32_t pwr_state;
2329         uint16_t did;
2330
2331         /*
2332          * Bring MAC and PHY out of low power state
2333          */
2334
2335         pwr_state = NFE_READ(sc, NFE_PWR_STATE2) & ~NFE_PWRUP_MASK;
2336
2337         did = pci_get_device(dev);
2338         if ((did == PCI_PRODUCT_NVIDIA_MCP51_LAN1 ||
2339              did == PCI_PRODUCT_NVIDIA_MCP51_LAN2) &&
2340             pci_get_revid(dev) >= 0xa3)
2341                 pwr_state |= NFE_PWRUP_REV_A3;
2342
2343         NFE_WRITE(sc, NFE_PWR_STATE2, pwr_state);
2344 }
2345
2346 static void
2347 nfe_mac_reset(struct nfe_softc *sc)
2348 {
2349         uint32_t rxtxctl = sc->rxtxctl_desc | NFE_RXTX_BIT2;
2350         uint32_t macaddr_hi, macaddr_lo, tx_poll;
2351
2352         NFE_WRITE(sc, NFE_RXTX_CTL, NFE_RXTX_RESET | rxtxctl);
2353
2354         /* Save several registers for later restoration */
2355         macaddr_hi = NFE_READ(sc, NFE_MACADDR_HI);
2356         macaddr_lo = NFE_READ(sc, NFE_MACADDR_LO);
2357         tx_poll = NFE_READ(sc, NFE_TX_POLL);
2358
2359         NFE_WRITE(sc, NFE_MAC_RESET, NFE_RESET_ASSERT);
2360         DELAY(100);
2361
2362         NFE_WRITE(sc, NFE_MAC_RESET, 0);
2363         DELAY(100);
2364
2365         /* Restore saved registers */
2366         NFE_WRITE(sc, NFE_MACADDR_HI, macaddr_hi);
2367         NFE_WRITE(sc, NFE_MACADDR_LO, macaddr_lo);
2368         NFE_WRITE(sc, NFE_TX_POLL, tx_poll);
2369
2370         NFE_WRITE(sc, NFE_RXTX_CTL, rxtxctl);
2371 }
2372
2373 static void
2374 nfe_enable_intrs(struct nfe_softc *sc)
2375 {
2376         /*
2377          * NFE_IMTIMER generates a periodic interrupt via NFE_IRQ_TIMER.
2378          * It is unclear how wide the timer is.  Base programming does
2379          * not seem to effect NFE_IRQ_TX_DONE or NFE_IRQ_RX_DONE so
2380          * we don't get any interrupt moderation.  TX moderation is
2381          * possible by using the timer interrupt instead of TX_DONE.
2382          *
2383          * It is unclear whether there are other bits that can be
2384          * set to make the NFE device actually do interrupt moderation
2385          * on the RX side.
2386          *
2387          * For now set a 128uS interval as a placemark, but don't use
2388          * the timer.
2389          */
2390         if (sc->sc_imtime == 0)
2391                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME_DEFAULT);
2392         else
2393                 NFE_WRITE(sc, NFE_IMTIMER, NFE_IMTIME(sc->sc_imtime));
2394
2395         /* Enable interrupts */
2396         NFE_WRITE(sc, NFE_IRQ_MASK, sc->sc_irq_enable);
2397
2398         if (sc->sc_irq_enable & NFE_IRQ_TIMER)
2399                 sc->sc_flags |= NFE_F_IRQ_TIMER;
2400         else
2401                 sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2402 }
2403
2404 static void
2405 nfe_disable_intrs(struct nfe_softc *sc)
2406 {
2407         /* Disable interrupts */
2408         NFE_WRITE(sc, NFE_IRQ_MASK, 0);
2409         sc->sc_flags &= ~NFE_F_IRQ_TIMER;
2410 }