sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 /*
  68  * NOTE:
  69  *
  70  * MSI-X MUST NOT be enabled on 82574:
  71  *   <<82574 specification update>> errata #15
  72  */
  73
  74 #include "opt_ifpoll.h"
  75 #include "opt_rss.h"
  76 #include "opt_emx.h"
  77
  78 #include <sys/param.h>
  79 #include <sys/bus.h>
  80 #include <sys/endian.h>
  81 #include <sys/interrupt.h>
  82 #include <sys/kernel.h>
  83 #include <sys/ktr.h>
  84 #include <sys/malloc.h>
  85 #include <sys/mbuf.h>
  86 #include <sys/proc.h>
  87 #include <sys/rman.h>
  88 #include <sys/serialize.h>
  89 #include <sys/serialize2.h>
  90 #include <sys/socket.h>
  91 #include <sys/sockio.h>
  92 #include <sys/sysctl.h>
  93 #include <sys/systm.h>
  94
  95 #include <net/bpf.h>
  96 #include <net/ethernet.h>
  97 #include <net/if.h>
  98 #include <net/if_arp.h>
  99 #include <net/if_dl.h>
 100 #include <net/if_media.h>
 101 #include <net/ifq_var.h>
 102 #include <net/toeplitz.h>
 103 #include <net/toeplitz2.h>
 104 #include <net/vlan/if_vlan_var.h>
 105 #include <net/vlan/if_vlan_ether.h>
 106 #include <net/if_poll.h>
 107
 108 #include <netinet/in_systm.h>
 109 #include <netinet/in.h>
 110 #include <netinet/ip.h>
 111 #include <netinet/tcp.h>
 112 #include <netinet/udp.h>
 113
 114 #include <bus/pci/pcivar.h>
 115 #include <bus/pci/pcireg.h>
 116
 117 #include <dev/netif/ig_hal/e1000_api.h>
 118 #include <dev/netif/ig_hal/e1000_82571.h>
 119 #include <dev/netif/emx/if_emx.h>
 120
 121 #ifdef EMX_RSS_DEBUG
 122 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 123 do { \
 124         if (sc->rss_debug >= lvl) \
 125                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 126 } while (0)
 127 #else   /* !EMX_RSS_DEBUG */
 128 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 129 #endif  /* EMX_RSS_DEBUG */
 130
 131 #define EMX_NAME        "Intel(R) PRO/1000 "
 132
 133 #define EMX_DEVICE(id)  \
 134         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 135 #define EMX_DEVICE_NULL { 0, 0, NULL }
 136
 137 static const struct emx_device {
 138         uint16_t        vid;
 139         uint16_t        did;
 140         const char      *desc;
 141 } emx_devices[] = {
 142         EMX_DEVICE(82571EB_COPPER),
 143         EMX_DEVICE(82571EB_FIBER),
 144         EMX_DEVICE(82571EB_SERDES),
 145         EMX_DEVICE(82571EB_SERDES_DUAL),
 146         EMX_DEVICE(82571EB_SERDES_QUAD),
 147         EMX_DEVICE(82571EB_QUAD_COPPER),
 148         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 149         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 150         EMX_DEVICE(82571EB_QUAD_FIBER),
 151         EMX_DEVICE(82571PT_QUAD_COPPER),
 152
 153         EMX_DEVICE(82572EI_COPPER),
 154         EMX_DEVICE(82572EI_FIBER),
 155         EMX_DEVICE(82572EI_SERDES),
 156         EMX_DEVICE(82572EI),
 157
 158         EMX_DEVICE(82573E),
 159         EMX_DEVICE(82573E_IAMT),
 160         EMX_DEVICE(82573L),
 161
 162         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 163         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 164         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 165         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 166
 167         EMX_DEVICE(82574L),
 168         EMX_DEVICE(82574LA),
 169
 170         /* required last entry */
 171         EMX_DEVICE_NULL
 172 };
 173
 174 static int      emx_probe(device_t);
 175 static int      emx_attach(device_t);
 176 static int      emx_detach(device_t);
 177 static int      emx_shutdown(device_t);
 178 static int      emx_suspend(device_t);
 179 static int      emx_resume(device_t);
 180
 181 static void     emx_init(void *);
 182 static void     emx_stop(struct emx_softc *);
 183 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 184 static void     emx_start(struct ifnet *);
 185 #ifdef IFPOLL_ENABLE
 186 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
 187 #endif
 188 static void     emx_watchdog(struct ifnet *);
 189 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 190 static int      emx_media_change(struct ifnet *);
 191 static void     emx_timer(void *);
 192 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 193 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 194 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 195 #ifdef INVARIANTS
 196 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 197                     boolean_t);
 198 #endif
 199
 200 static void     emx_intr(void *);
 201 static void     emx_rxeof(struct emx_softc *, int, int);
 202 static void     emx_txeof(struct emx_softc *);
 203 static void     emx_tx_collect(struct emx_softc *);
 204 static void     emx_tx_purge(struct emx_softc *);
 205 static void     emx_enable_intr(struct emx_softc *);
 206 static void     emx_disable_intr(struct emx_softc *);
 207
 208 static int      emx_dma_alloc(struct emx_softc *);
 209 static void     emx_dma_free(struct emx_softc *);
 210 static void     emx_init_tx_ring(struct emx_softc *);
 211 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 212 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 213 static int      emx_create_tx_ring(struct emx_softc *);
 214 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 215 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 216 static void     emx_destroy_rx_ring(struct emx_softc *,
 217                     struct emx_rxdata *, int);
 218 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 219 static int      emx_encap(struct emx_softc *, struct mbuf **);
 220 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 221 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 222                     uint32_t *, uint32_t *);
 223
 224 static int      emx_is_valid_eaddr(const uint8_t *);
 225 static int      emx_reset(struct emx_softc *);
 226 static void     emx_setup_ifp(struct emx_softc *);
 227 static void     emx_init_tx_unit(struct emx_softc *);
 228 static void     emx_init_rx_unit(struct emx_softc *);
 229 static void     emx_update_stats(struct emx_softc *);
 230 static void     emx_set_promisc(struct emx_softc *);
 231 static void     emx_disable_promisc(struct emx_softc *);
 232 static void     emx_set_multi(struct emx_softc *);
 233 static void     emx_update_link_status(struct emx_softc *);
 234 static void     emx_smartspeed(struct emx_softc *);
 235 static void     emx_set_itr(struct emx_softc *, uint32_t);
 236 static void     emx_disable_aspm(struct emx_softc *);
 237
 238 static void     emx_print_debug_info(struct emx_softc *);
 239 static void     emx_print_nvm_info(struct emx_softc *);
 240 static void     emx_print_hw_stats(struct emx_softc *);
 241
 242 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 243 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 244 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 245 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 246 static void     emx_add_sysctl(struct emx_softc *);
 247
 248 static void     emx_serialize_skipmain(struct emx_softc *);
 249 static void     emx_deserialize_skipmain(struct emx_softc *);
 250
 251 /* Management and WOL Support */
 252 static void     emx_get_mgmt(struct emx_softc *);
 253 static void     emx_rel_mgmt(struct emx_softc *);
 254 static void     emx_get_hw_control(struct emx_softc *);
 255 static void     emx_rel_hw_control(struct emx_softc *);
 256 static void     emx_enable_wol(device_t);
 257
 258 static device_method_t emx_methods[] = {
 259         /* Device interface */
 260         DEVMETHOD(device_probe,         emx_probe),
 261         DEVMETHOD(device_attach,        emx_attach),
 262         DEVMETHOD(device_detach,        emx_detach),
 263         DEVMETHOD(device_shutdown,      emx_shutdown),
 264         DEVMETHOD(device_suspend,       emx_suspend),
 265         DEVMETHOD(device_resume,        emx_resume),
 266         { 0, 0 }
 267 };
 268
 269 static driver_t emx_driver = {
 270         "emx",
 271         emx_methods,
 272         sizeof(struct emx_softc),
 273 };
 274
 275 static devclass_t emx_devclass;
 276
 277 DECLARE_DUMMY_MODULE(if_emx);
 278 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 279 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 280
 281 /*
 282  * Tunables
 283  */
 284 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 285 static int      emx_rxd = EMX_DEFAULT_RXD;
 286 static int      emx_txd = EMX_DEFAULT_TXD;
 287 static int      emx_smart_pwr_down = 0;
 288 static int      emx_rxr = 0;
 289
 290 /* Controls whether promiscuous also shows bad packets */
 291 static int      emx_debug_sbp = 0;
 292
 293 static int      emx_82573_workaround = 1;
 294 static int      emx_msi_enable = 1;
 295
 296 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 297 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 298 TUNABLE_INT("hw.emx.rxr", &emx_rxr);
 299 TUNABLE_INT("hw.emx.txd", &emx_txd);
 300 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 301 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 302 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 303 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 304
 305 /* Global used in WOL setup with multiport cards */
 306 static int      emx_global_quad_port_a = 0;
 307
 308 /* Set this to one to display debug statistics */
 309 static int      emx_display_debug_stats = 0;
 310
 311 #if !defined(KTR_IF_EMX)
 312 #define KTR_IF_EMX      KTR_ALL
 313 #endif
 314 KTR_INFO_MASTER(if_emx);
 315 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
 316 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
 317 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
 318 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
 319 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
 320 #define logif(name)     KTR_LOG(if_emx_ ## name)
 321
 322 static __inline void
 323 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 324 {
 325         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 326         /* DD bit must be cleared */
 327         rxd->rxd_staterr = 0;
 328 }
 329
 330 static __inline void
 331 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 332 {
 333         /* Ignore Checksum bit is set */
 334         if (staterr & E1000_RXD_STAT_IXSM)
 335                 return;
 336
 337         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 338             E1000_RXD_STAT_IPCS)
 339                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 340
 341         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 342             E1000_RXD_STAT_TCPCS) {
 343                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 344                                            CSUM_PSEUDO_HDR |
 345                                            CSUM_FRAG_NOT_CHECKED;
 346                 mp->m_pkthdr.csum_data = htons(0xffff);
 347         }
 348 }
 349
 350 static __inline struct pktinfo *
 351 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 352             uint32_t mrq, uint32_t hash, uint32_t staterr)
 353 {
 354         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 355         case EMX_RXDMRQ_IPV4_TCP:
 356                 pi->pi_netisr = NETISR_IP;
 357                 pi->pi_flags = 0;
 358                 pi->pi_l3proto = IPPROTO_TCP;
 359                 break;
 360
 361         case EMX_RXDMRQ_IPV6_TCP:
 362                 pi->pi_netisr = NETISR_IPV6;
 363                 pi->pi_flags = 0;
 364                 pi->pi_l3proto = IPPROTO_TCP;
 365                 break;
 366
 367         case EMX_RXDMRQ_IPV4:
 368                 if (staterr & E1000_RXD_STAT_IXSM)
 369                         return NULL;
 370
 371                 if ((staterr &
 372                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 373                     E1000_RXD_STAT_TCPCS) {
 374                         pi->pi_netisr = NETISR_IP;
 375                         pi->pi_flags = 0;
 376                         pi->pi_l3proto = IPPROTO_UDP;
 377                         break;
 378                 }
 379                 /* FALL THROUGH */
 380         default:
 381                 return NULL;
 382         }
 383
 384         m->m_flags |= M_HASH;
 385         m->m_pkthdr.hash = toeplitz_hash(hash);
 386         return pi;
 387 }
 388
 389 static int
 390 emx_probe(device_t dev)
 391 {
 392         const struct emx_device *d;
 393         uint16_t vid, did;
 394
 395         vid = pci_get_vendor(dev);
 396         did = pci_get_device(dev);
 397
 398         for (d = emx_devices; d->desc != NULL; ++d) {
 399                 if (vid == d->vid && did == d->did) {
 400                         device_set_desc(dev, d->desc);
 401                         device_set_async_attach(dev, TRUE);
 402                         return 0;
 403                 }
 404         }
 405         return ENXIO;
 406 }
 407
 408 static int
 409 emx_attach(device_t dev)
 410 {
 411         struct emx_softc *sc = device_get_softc(dev);
 412         struct ifnet *ifp = &sc->arpcom.ac_if;
 413         int error = 0, i, throttle;
 414         u_int intr_flags;
 415         uint16_t eeprom_data, device_id, apme_mask;
 416
 417         lwkt_serialize_init(&sc->main_serialize);
 418         lwkt_serialize_init(&sc->tx_serialize);
 419         for (i = 0; i < EMX_NRX_RING; ++i)
 420                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 421
 422         i = 0;
 423         sc->serializes[i++] = &sc->main_serialize;
 424         sc->serializes[i++] = &sc->tx_serialize;
 425         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 426         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 427         KKASSERT(i == EMX_NSERIALIZE);
 428
 429         callout_init_mp(&sc->timer);
 430
 431         sc->dev = sc->osdep.dev = dev;
 432
 433         /*
 434          * Determine hardware and mac type
 435          */
 436         sc->hw.vendor_id = pci_get_vendor(dev);
 437         sc->hw.device_id = pci_get_device(dev);
 438         sc->hw.revision_id = pci_get_revid(dev);
 439         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 440         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 441
 442         if (e1000_set_mac_type(&sc->hw))
 443                 return ENXIO;
 444
 445         /* Enable bus mastering */
 446         pci_enable_busmaster(dev);
 447
 448         /*
 449          * Allocate IO memory
 450          */
 451         sc->memory_rid = EMX_BAR_MEM;
 452         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 453                                             &sc->memory_rid, RF_ACTIVE);
 454         if (sc->memory == NULL) {
 455                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 456                 error = ENXIO;
 457                 goto fail;
 458         }
 459         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 460         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 461
 462         /* XXX This is quite goofy, it is not actually used */
 463         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 464
 465         /*
 466          * Allocate interrupt
 467          */
 468         sc->intr_type = pci_alloc_1intr(dev, emx_msi_enable,
 469             &sc->intr_rid, &intr_flags);
 470
 471         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 472             intr_flags);
 473         if (sc->intr_res == NULL) {
 474                 device_printf(dev, "Unable to allocate bus resource: "
 475                     "interrupt\n");
 476                 error = ENXIO;
 477                 goto fail;
 478         }
 479
 480         /* Save PCI command register for Shared Code */
 481         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 482         sc->hw.back = &sc->osdep;
 483
 484         /* Do Shared Code initialization */
 485         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 486                 device_printf(dev, "Setup of Shared code failed\n");
 487                 error = ENXIO;
 488                 goto fail;
 489         }
 490         e1000_get_bus_info(&sc->hw);
 491
 492         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 493         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 494         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 495
 496         /*
 497          * Interrupt throttle rate
 498          */
 499         throttle = device_getenv_int(dev, "int_throttle_ceil",
 500             emx_int_throttle_ceil);
 501         if (throttle == 0) {
 502                 sc->int_throttle_ceil = 0;
 503         } else {
 504                 if (throttle < 0)
 505                         throttle = EMX_DEFAULT_ITR;
 506
 507                 /* Recalculate the tunable value to get the exact frequency. */
 508                 throttle = 1000000000 / 256 / throttle;
 509
 510                 /* Upper 16bits of ITR is reserved and should be zero */
 511                 if (throttle & 0xffff0000)
 512                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 513
 514                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 515         }
 516
 517         e1000_init_script_state_82541(&sc->hw, TRUE);
 518         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 519
 520         /* Copper options */
 521         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 522                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 523                 sc->hw.phy.disable_polarity_correction = FALSE;
 524                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 525         }
 526
 527         /* Set the frame limits assuming standard ethernet sized frames. */
 528         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 529         sc->min_frame_size = ETHER_MIN_LEN;
 530
 531         /* This controls when hardware reports transmit completion status. */
 532         sc->hw.mac.report_tx_early = 1;
 533
 534         /* Calculate # of RX rings */
 535         sc->rx_ring_cnt = device_getenv_int(dev, "rxr", emx_rxr);
 536         if (sc->rx_ring_cnt <= 0 || sc->rx_ring_cnt > EMX_NRX_RING) {
 537                 if (ncpus > 1)
 538                         sc->rx_ring_cnt = EMX_NRX_RING;
 539                 else
 540                         sc->rx_ring_cnt = 1;
 541         }
 542         sc->rx_ring_inuse = sc->rx_ring_cnt;
 543
 544         /* Allocate RX/TX rings' busdma(9) stuffs */
 545         error = emx_dma_alloc(sc);
 546         if (error)
 547                 goto fail;
 548
 549         /* Allocate multicast array memory. */
 550         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 551             M_DEVBUF, M_WAITOK);
 552
 553         /* Indicate SOL/IDER usage */
 554         if (e1000_check_reset_block(&sc->hw)) {
 555                 device_printf(dev,
 556                     "PHY reset is blocked due to SOL/IDER session.\n");
 557         }
 558
 559         /*
 560          * Start from a known state, this is important in reading the
 561          * nvm and mac from that.
 562          */
 563         e1000_reset_hw(&sc->hw);
 564
 565         /* Make sure we have a good EEPROM before we read from it */
 566         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 567                 /*
 568                  * Some PCI-E parts fail the first check due to
 569                  * the link being in sleep state, call it again,
 570                  * if it fails a second time its a real issue.
 571                  */
 572                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 573                         device_printf(dev,
 574                             "The EEPROM Checksum Is Not Valid\n");
 575                         error = EIO;
 576                         goto fail;
 577                 }
 578         }
 579
 580         /* Copy the permanent MAC address out of the EEPROM */
 581         if (e1000_read_mac_addr(&sc->hw) < 0) {
 582                 device_printf(dev, "EEPROM read error while reading MAC"
 583                     " address\n");
 584                 error = EIO;
 585                 goto fail;
 586         }
 587         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 588                 device_printf(dev, "Invalid MAC address\n");
 589                 error = EIO;
 590                 goto fail;
 591         }
 592
 593         /* Determine if we have to control management hardware */
 594         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 595
 596         /*
 597          * Setup Wake-on-Lan
 598          */
 599         apme_mask = EMX_EEPROM_APME;
 600         eeprom_data = 0;
 601         switch (sc->hw.mac.type) {
 602         case e1000_82573:
 603                 sc->has_amt = 1;
 604                 /* FALL THROUGH */
 605
 606         case e1000_82571:
 607         case e1000_82572:
 608         case e1000_80003es2lan:
 609                 if (sc->hw.bus.func == 1) {
 610                         e1000_read_nvm(&sc->hw,
 611                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 612                 } else {
 613                         e1000_read_nvm(&sc->hw,
 614                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 615                 }
 616                 break;
 617
 618         default:
 619                 e1000_read_nvm(&sc->hw,
 620                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 621                 break;
 622         }
 623         if (eeprom_data & apme_mask)
 624                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 625
 626         /*
 627          * We have the eeprom settings, now apply the special cases
 628          * where the eeprom may be wrong or the board won't support
 629          * wake on lan on a particular port
 630          */
 631         device_id = pci_get_device(dev);
 632         switch (device_id) {
 633         case E1000_DEV_ID_82571EB_FIBER:
 634                 /*
 635                  * Wake events only supported on port A for dual fiber
 636                  * regardless of eeprom setting
 637                  */
 638                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 639                     E1000_STATUS_FUNC_1)
 640                         sc->wol = 0;
 641                 break;
 642
 643         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 644         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 645         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 646                 /* if quad port sc, disable WoL on all but port A */
 647                 if (emx_global_quad_port_a != 0)
 648                         sc->wol = 0;
 649                 /* Reset for multiple quad port adapters */
 650                 if (++emx_global_quad_port_a == 4)
 651                         emx_global_quad_port_a = 0;
 652                 break;
 653         }
 654
 655         /* XXX disable wol */
 656         sc->wol = 0;
 657
 658         /* Setup OS specific network interface */
 659         emx_setup_ifp(sc);
 660
 661         /* Add sysctl tree, must after em_setup_ifp() */
 662         emx_add_sysctl(sc);
 663
 664         /* Reset the hardware */
 665         error = emx_reset(sc);
 666         if (error) {
 667                 device_printf(dev, "Unable to reset the hardware\n");
 668                 goto fail;
 669         }
 670
 671         /* Initialize statistics */
 672         emx_update_stats(sc);
 673
 674         sc->hw.mac.get_link_status = 1;
 675         emx_update_link_status(sc);
 676
 677         sc->spare_tx_desc = EMX_TX_SPARE;
 678
 679         /*
 680          * Keep following relationship between spare_tx_desc, oact_tx_desc
 681          * and tx_int_nsegs:
 682          * (spare_tx_desc + EMX_TX_RESERVED) <=
 683          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 684          */
 685         sc->oact_tx_desc = sc->num_tx_desc / 8;
 686         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 687                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 688         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 689                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 690
 691         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 692         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 693                 sc->tx_int_nsegs = sc->oact_tx_desc;
 694
 695         /* Non-AMT based hardware can now take control from firmware */
 696         if (sc->has_manage && !sc->has_amt)
 697                 emx_get_hw_control(sc);
 698
 699         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 700                                &sc->intr_tag, &sc->main_serialize);
 701         if (error) {
 702                 device_printf(dev, "Failed to register interrupt handler");
 703                 ether_ifdetach(&sc->arpcom.ac_if);
 704                 goto fail;
 705         }
 706
 707         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
 708         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 709         return (0);
 710 fail:
 711         emx_detach(dev);
 712         return (error);
 713 }
 714
 715 static int
 716 emx_detach(device_t dev)
 717 {
 718         struct emx_softc *sc = device_get_softc(dev);
 719
 720         if (device_is_attached(dev)) {
 721                 struct ifnet *ifp = &sc->arpcom.ac_if;
 722
 723                 ifnet_serialize_all(ifp);
 724
 725                 emx_stop(sc);
 726
 727                 e1000_phy_hw_reset(&sc->hw);
 728
 729                 emx_rel_mgmt(sc);
 730                 emx_rel_hw_control(sc);
 731
 732                 if (sc->wol) {
 733                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 734                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 735                         emx_enable_wol(dev);
 736                 }
 737
 738                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 739
 740                 ifnet_deserialize_all(ifp);
 741
 742                 ether_ifdetach(ifp);
 743         } else {
 744                 emx_rel_hw_control(sc);
 745         }
 746         bus_generic_detach(dev);
 747
 748         if (sc->intr_res != NULL) {
 749                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 750                                      sc->intr_res);
 751         }
 752
 753         if (sc->intr_type == PCI_INTR_TYPE_MSI)
 754                 pci_release_msi(dev);
 755
 756         if (sc->memory != NULL) {
 757                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 758                                      sc->memory);
 759         }
 760
 761         emx_dma_free(sc);
 762
 763         /* Free sysctl tree */
 764         if (sc->sysctl_tree != NULL)
 765                 sysctl_ctx_free(&sc->sysctl_ctx);
 766
 767         return (0);
 768 }
 769
 770 static int
 771 emx_shutdown(device_t dev)
 772 {
 773         return emx_suspend(dev);
 774 }
 775
 776 static int
 777 emx_suspend(device_t dev)
 778 {
 779         struct emx_softc *sc = device_get_softc(dev);
 780         struct ifnet *ifp = &sc->arpcom.ac_if;
 781
 782         ifnet_serialize_all(ifp);
 783
 784         emx_stop(sc);
 785
 786         emx_rel_mgmt(sc);
 787         emx_rel_hw_control(sc);
 788
 789         if (sc->wol) {
 790                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 791                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 792                 emx_enable_wol(dev);
 793         }
 794
 795         ifnet_deserialize_all(ifp);
 796
 797         return bus_generic_suspend(dev);
 798 }
 799
 800 static int
 801 emx_resume(device_t dev)
 802 {
 803         struct emx_softc *sc = device_get_softc(dev);
 804         struct ifnet *ifp = &sc->arpcom.ac_if;
 805
 806         ifnet_serialize_all(ifp);
 807
 808         emx_init(sc);
 809         emx_get_mgmt(sc);
 810         if_devstart(ifp);
 811
 812         ifnet_deserialize_all(ifp);
 813
 814         return bus_generic_resume(dev);
 815 }
 816
 817 static void
 818 emx_start(struct ifnet *ifp)
 819 {
 820         struct emx_softc *sc = ifp->if_softc;
 821         struct mbuf *m_head;
 822
 823         ASSERT_SERIALIZED(&sc->tx_serialize);
 824
 825         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 826                 return;
 827
 828         if (!sc->link_active) {
 829                 ifq_purge(&ifp->if_snd);
 830                 return;
 831         }
 832
 833         while (!ifq_is_empty(&ifp->if_snd)) {
 834                 /* Now do we at least have a minimal? */
 835                 if (EMX_IS_OACTIVE(sc)) {
 836                         emx_tx_collect(sc);
 837                         if (EMX_IS_OACTIVE(sc)) {
 838                                 ifp->if_flags |= IFF_OACTIVE;
 839                                 sc->no_tx_desc_avail1++;
 840                                 break;
 841                         }
 842                 }
 843
 844                 logif(pkt_txqueue);
 845                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 846                 if (m_head == NULL)
 847                         break;
 848
 849                 if (emx_encap(sc, &m_head)) {
 850                         ifp->if_oerrors++;
 851                         emx_tx_collect(sc);
 852                         continue;
 853                 }
 854
 855                 /* Send a copy of the frame to the BPF listener */
 856                 ETHER_BPF_MTAP(ifp, m_head);
 857
 858                 /* Set timeout in case hardware has problems transmitting. */
 859                 ifp->if_timer = EMX_TX_TIMEOUT;
 860         }
 861 }
 862
 863 static int
 864 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 865 {
 866         struct emx_softc *sc = ifp->if_softc;
 867         struct ifreq *ifr = (struct ifreq *)data;
 868         uint16_t eeprom_data = 0;
 869         int max_frame_size, mask, reinit;
 870         int error = 0;
 871
 872         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 873
 874         switch (command) {
 875         case SIOCSIFMTU:
 876                 switch (sc->hw.mac.type) {
 877                 case e1000_82573:
 878                         /*
 879                          * 82573 only supports jumbo frames
 880                          * if ASPM is disabled.
 881                          */
 882                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 883                                        &eeprom_data);
 884                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 885                                 max_frame_size = ETHER_MAX_LEN;
 886                                 break;
 887                         }
 888                         /* FALL THROUGH */
 889
 890                 /* Limit Jumbo Frame size */
 891                 case e1000_82571:
 892                 case e1000_82572:
 893                 case e1000_82574:
 894                 case e1000_80003es2lan:
 895                         max_frame_size = 9234;
 896                         break;
 897
 898                 default:
 899                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 900                         break;
 901                 }
 902                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 903                     ETHER_CRC_LEN) {
 904                         error = EINVAL;
 905                         break;
 906                 }
 907
 908                 ifp->if_mtu = ifr->ifr_mtu;
 909                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 910                                      ETHER_CRC_LEN;
 911
 912                 if (ifp->if_flags & IFF_RUNNING)
 913                         emx_init(sc);
 914                 break;
 915
 916         case SIOCSIFFLAGS:
 917                 if (ifp->if_flags & IFF_UP) {
 918                         if ((ifp->if_flags & IFF_RUNNING)) {
 919                                 if ((ifp->if_flags ^ sc->if_flags) &
 920                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 921                                         emx_disable_promisc(sc);
 922                                         emx_set_promisc(sc);
 923                                 }
 924                         } else {
 925                                 emx_init(sc);
 926                         }
 927                 } else if (ifp->if_flags & IFF_RUNNING) {
 928                         emx_stop(sc);
 929                 }
 930                 sc->if_flags = ifp->if_flags;
 931                 break;
 932
 933         case SIOCADDMULTI:
 934         case SIOCDELMULTI:
 935                 if (ifp->if_flags & IFF_RUNNING) {
 936                         emx_disable_intr(sc);
 937                         emx_set_multi(sc);
 938 #ifdef IFPOLL_ENABLE
 939                         if (!(ifp->if_flags & IFF_NPOLLING))
 940 #endif
 941                                 emx_enable_intr(sc);
 942                 }
 943                 break;
 944
 945         case SIOCSIFMEDIA:
 946                 /* Check SOL/IDER usage */
 947                 if (e1000_check_reset_block(&sc->hw)) {
 948                         device_printf(sc->dev, "Media change is"
 949                             " blocked due to SOL/IDER session.\n");
 950                         break;
 951                 }
 952                 /* FALL THROUGH */
 953
 954         case SIOCGIFMEDIA:
 955                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 956                 break;
 957
 958         case SIOCSIFCAP:
 959                 reinit = 0;
 960                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 961                 if (mask & IFCAP_HWCSUM) {
 962                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 963                         reinit = 1;
 964                 }
 965                 if (mask & IFCAP_VLAN_HWTAGGING) {
 966                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 967                         reinit = 1;
 968                 }
 969                 if (mask & IFCAP_RSS) {
 970                         ifp->if_capenable ^= IFCAP_RSS;
 971                         reinit = 1;
 972                 }
 973                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 974                         emx_init(sc);
 975                 break;
 976
 977         default:
 978                 error = ether_ioctl(ifp, command, data);
 979                 break;
 980         }
 981         return (error);
 982 }
 983
 984 static void
 985 emx_watchdog(struct ifnet *ifp)
 986 {
 987         struct emx_softc *sc = ifp->if_softc;
 988
 989         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 990
 991         /*
 992          * The timer is set to 5 every time start queues a packet.
 993          * Then txeof keeps resetting it as long as it cleans at
 994          * least one descriptor.
 995          * Finally, anytime all descriptors are clean the timer is
 996          * set to 0.
 997          */
 998
 999         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
1000             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
1001                 /*
1002                  * If we reach here, all TX jobs are completed and
1003                  * the TX engine should have been idled for some time.
1004                  * We don't need to call if_devstart() here.
1005                  */
1006                 ifp->if_flags &= ~IFF_OACTIVE;
1007                 ifp->if_timer = 0;
1008                 return;
1009         }
1010
1011         /*
1012          * If we are in this routine because of pause frames, then
1013          * don't reset the hardware.
1014          */
1015         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1016                 ifp->if_timer = EMX_TX_TIMEOUT;
1017                 return;
1018         }
1019
1020         if (e1000_check_for_link(&sc->hw) == 0)
1021                 if_printf(ifp, "watchdog timeout -- resetting\n");
1022
1023         ifp->if_oerrors++;
1024         sc->watchdog_events++;
1025
1026         emx_init(sc);
1027
1028         if (!ifq_is_empty(&ifp->if_snd))
1029                 if_devstart(ifp);
1030 }
1031
1032 static void
1033 emx_init(void *xsc)
1034 {
1035         struct emx_softc *sc = xsc;
1036         struct ifnet *ifp = &sc->arpcom.ac_if;
1037         device_t dev = sc->dev;
1038         uint32_t pba;
1039         int i;
1040
1041         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1042
1043         emx_stop(sc);
1044
1045         /*
1046          * Packet Buffer Allocation (PBA)
1047          * Writing PBA sets the receive portion of the buffer
1048          * the remainder is used for the transmit buffer.
1049          */
1050         switch (sc->hw.mac.type) {
1051         /* Total Packet Buffer on these is 48K */
1052         case e1000_82571:
1053         case e1000_82572:
1054         case e1000_80003es2lan:
1055                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1056                 break;
1057
1058         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1059                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1060                 break;
1061
1062         case e1000_82574:
1063                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1064                 break;
1065
1066         default:
1067                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1068                 if (sc->max_frame_size > 8192)
1069                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1070                 else
1071                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1072         }
1073         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1074
1075         /* Get the latest mac address, User can use a LAA */
1076         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1077
1078         /* Put the address into the Receive Address Array */
1079         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1080
1081         /*
1082          * With the 82571 sc, RAR[0] may be overwritten
1083          * when the other port is reset, we make a duplicate
1084          * in RAR[14] for that eventuality, this assures
1085          * the interface continues to function.
1086          */
1087         if (sc->hw.mac.type == e1000_82571) {
1088                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1089                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1090                     E1000_RAR_ENTRIES - 1);
1091         }
1092
1093         /* Initialize the hardware */
1094         if (emx_reset(sc)) {
1095                 device_printf(dev, "Unable to reset the hardware\n");
1096                 /* XXX emx_stop()? */
1097                 return;
1098         }
1099         emx_update_link_status(sc);
1100
1101         /* Setup VLAN support, basic and offload if available */
1102         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1103
1104         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1105                 uint32_t ctrl;
1106
1107                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1108                 ctrl |= E1000_CTRL_VME;
1109                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1110         }
1111
1112         /* Set hardware offload abilities */
1113         if (ifp->if_capenable & IFCAP_TXCSUM)
1114                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1115         else
1116                 ifp->if_hwassist = 0;
1117
1118         /* Configure for OS presence */
1119         emx_get_mgmt(sc);
1120
1121         /* Prepare transmit descriptors and buffers */
1122         emx_init_tx_ring(sc);
1123         emx_init_tx_unit(sc);
1124
1125         /* Setup Multicast table */
1126         emx_set_multi(sc);
1127
1128         /*
1129          * Adjust # of RX ring to be used based on IFCAP_RSS
1130          */
1131         if (ifp->if_capenable & IFCAP_RSS)
1132                 sc->rx_ring_inuse = sc->rx_ring_cnt;
1133         else
1134                 sc->rx_ring_inuse = 1;
1135
1136         /* Prepare receive descriptors and buffers */
1137         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1138                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1139                         device_printf(dev,
1140                             "Could not setup receive structures\n");
1141                         emx_stop(sc);
1142                         return;
1143                 }
1144         }
1145         emx_init_rx_unit(sc);
1146
1147         /* Don't lose promiscuous settings */
1148         emx_set_promisc(sc);
1149
1150         ifp->if_flags |= IFF_RUNNING;
1151         ifp->if_flags &= ~IFF_OACTIVE;
1152
1153         callout_reset(&sc->timer, hz, emx_timer, sc);
1154         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1155
1156         /* MSI/X configuration for 82574 */
1157         if (sc->hw.mac.type == e1000_82574) {
1158                 int tmp;
1159
1160                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1161                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1162                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1163                 /*
1164                  * XXX MSIX
1165                  * Set the IVAR - interrupt vector routing.
1166                  * Each nibble represents a vector, high bit
1167                  * is enable, other 3 bits are the MSIX table
1168                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1169                  * Link (other) to 2, hence the magic number.
1170                  */
1171                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1172         }
1173
1174 #ifdef IFPOLL_ENABLE
1175         /*
1176          * Only enable interrupts if we are not polling, make sure
1177          * they are off otherwise.
1178          */
1179         if (ifp->if_flags & IFF_NPOLLING)
1180                 emx_disable_intr(sc);
1181         else
1182 #endif /* IFPOLL_ENABLE */
1183                 emx_enable_intr(sc);
1184
1185         /* AMT based hardware can now take control from firmware */
1186         if (sc->has_manage && sc->has_amt)
1187                 emx_get_hw_control(sc);
1188
1189         /* Don't reset the phy next time init gets called */
1190         sc->hw.phy.reset_disable = TRUE;
1191 }
1192
1193 static void
1194 emx_intr(void *xsc)
1195 {
1196         struct emx_softc *sc = xsc;
1197         struct ifnet *ifp = &sc->arpcom.ac_if;
1198         uint32_t reg_icr;
1199
1200         logif(intr_beg);
1201         ASSERT_SERIALIZED(&sc->main_serialize);
1202
1203         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1204
1205         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1206                 logif(intr_end);
1207                 return;
1208         }
1209
1210         /*
1211          * XXX: some laptops trigger several spurious interrupts
1212          * on emx(4) when in the resume cycle. The ICR register
1213          * reports all-ones value in this case. Processing such
1214          * interrupts would lead to a freeze. I don't know why.
1215          */
1216         if (reg_icr == 0xffffffff) {
1217                 logif(intr_end);
1218                 return;
1219         }
1220
1221         if (ifp->if_flags & IFF_RUNNING) {
1222                 if (reg_icr &
1223                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1224                         int i;
1225
1226                         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1227                                 lwkt_serialize_enter(
1228                                 &sc->rx_data[i].rx_serialize);
1229                                 emx_rxeof(sc, i, -1);
1230                                 lwkt_serialize_exit(
1231                                 &sc->rx_data[i].rx_serialize);
1232                         }
1233                 }
1234                 if (reg_icr & E1000_ICR_TXDW) {
1235                         lwkt_serialize_enter(&sc->tx_serialize);
1236                         emx_txeof(sc);
1237                         if (!ifq_is_empty(&ifp->if_snd))
1238                                 if_devstart(ifp);
1239                         lwkt_serialize_exit(&sc->tx_serialize);
1240                 }
1241         }
1242
1243         /* Link status change */
1244         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1245                 emx_serialize_skipmain(sc);
1246
1247                 callout_stop(&sc->timer);
1248                 sc->hw.mac.get_link_status = 1;
1249                 emx_update_link_status(sc);
1250
1251                 /* Deal with TX cruft when link lost */
1252                 emx_tx_purge(sc);
1253
1254                 callout_reset(&sc->timer, hz, emx_timer, sc);
1255
1256                 emx_deserialize_skipmain(sc);
1257         }
1258
1259         if (reg_icr & E1000_ICR_RXO)
1260                 sc->rx_overruns++;
1261
1262         logif(intr_end);
1263 }
1264
1265 static void
1266 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1267 {
1268         struct emx_softc *sc = ifp->if_softc;
1269
1270         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1271
1272         emx_update_link_status(sc);
1273
1274         ifmr->ifm_status = IFM_AVALID;
1275         ifmr->ifm_active = IFM_ETHER;
1276
1277         if (!sc->link_active)
1278                 return;
1279
1280         ifmr->ifm_status |= IFM_ACTIVE;
1281
1282         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1283             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1284                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1285         } else {
1286                 switch (sc->link_speed) {
1287                 case 10:
1288                         ifmr->ifm_active |= IFM_10_T;
1289                         break;
1290                 case 100:
1291                         ifmr->ifm_active |= IFM_100_TX;
1292                         break;
1293
1294                 case 1000:
1295                         ifmr->ifm_active |= IFM_1000_T;
1296                         break;
1297                 }
1298                 if (sc->link_duplex == FULL_DUPLEX)
1299                         ifmr->ifm_active |= IFM_FDX;
1300                 else
1301                         ifmr->ifm_active |= IFM_HDX;
1302         }
1303 }
1304
1305 static int
1306 emx_media_change(struct ifnet *ifp)
1307 {
1308         struct emx_softc *sc = ifp->if_softc;
1309         struct ifmedia *ifm = &sc->media;
1310
1311         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1312
1313         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1314                 return (EINVAL);
1315
1316         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1317         case IFM_AUTO:
1318                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1319                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1320                 break;
1321
1322         case IFM_1000_LX:
1323         case IFM_1000_SX:
1324         case IFM_1000_T:
1325                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1326                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1327                 break;
1328
1329         case IFM_100_TX:
1330                 sc->hw.mac.autoneg = FALSE;
1331                 sc->hw.phy.autoneg_advertised = 0;
1332                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1333                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1334                 else
1335                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1336                 break;
1337
1338         case IFM_10_T:
1339                 sc->hw.mac.autoneg = FALSE;
1340                 sc->hw.phy.autoneg_advertised = 0;
1341                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1342                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1343                 else
1344                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1345                 break;
1346
1347         default:
1348                 if_printf(ifp, "Unsupported media type\n");
1349                 break;
1350         }
1351
1352         /*
1353          * As the speed/duplex settings my have changed we need to
1354          * reset the PHY.
1355          */
1356         sc->hw.phy.reset_disable = FALSE;
1357
1358         emx_init(sc);
1359
1360         return (0);
1361 }
1362
1363 static int
1364 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1365 {
1366         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1367         bus_dmamap_t map;
1368         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1369         struct e1000_tx_desc *ctxd = NULL;
1370         struct mbuf *m_head = *m_headp;
1371         uint32_t txd_upper, txd_lower, cmd = 0;
1372         int maxsegs, nsegs, i, j, first, last = 0, error;
1373
1374         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1375             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1376                 /*
1377                  * Make sure that ethernet header and ip.ip_hl are in
1378                  * contiguous memory, since if TXCSUM is enabled, later
1379                  * TX context descriptor's setup need to access ip.ip_hl.
1380                  */
1381                 error = emx_txcsum_pullup(sc, m_headp);
1382                 if (error) {
1383                         KKASSERT(*m_headp == NULL);
1384                         return error;
1385                 }
1386                 m_head = *m_headp;
1387         }
1388
1389         txd_upper = txd_lower = 0;
1390
1391         /*
1392          * Capture the first descriptor index, this descriptor
1393          * will have the index of the EOP which is the only one
1394          * that now gets a DONE bit writeback.
1395          */
1396         first = sc->next_avail_tx_desc;
1397         tx_buffer = &sc->tx_buf[first];
1398         tx_buffer_mapped = tx_buffer;
1399         map = tx_buffer->map;
1400
1401         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1402         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1403         if (maxsegs > EMX_MAX_SCATTER)
1404                 maxsegs = EMX_MAX_SCATTER;
1405
1406         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1407                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1408         if (error) {
1409                 if (error == ENOBUFS)
1410                         sc->mbuf_alloc_failed++;
1411                 else
1412                         sc->no_tx_dma_setup++;
1413
1414                 m_freem(*m_headp);
1415                 *m_headp = NULL;
1416                 return error;
1417         }
1418         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1419
1420         m_head = *m_headp;
1421         sc->tx_nsegs += nsegs;
1422
1423         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1424                 /* TX csum offloading will consume one TX desc */
1425                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1426         }
1427         i = sc->next_avail_tx_desc;
1428
1429         /* Set up our transmit descriptors */
1430         for (j = 0; j < nsegs; j++) {
1431                 tx_buffer = &sc->tx_buf[i];
1432                 ctxd = &sc->tx_desc_base[i];
1433
1434                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1435                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1436                                            txd_lower | segs[j].ds_len);
1437                 ctxd->upper.data = htole32(txd_upper);
1438
1439                 last = i;
1440                 if (++i == sc->num_tx_desc)
1441                         i = 0;
1442         }
1443
1444         sc->next_avail_tx_desc = i;
1445
1446         KKASSERT(sc->num_tx_desc_avail > nsegs);
1447         sc->num_tx_desc_avail -= nsegs;
1448
1449         /* Handle VLAN tag */
1450         if (m_head->m_flags & M_VLANTAG) {
1451                 /* Set the vlan id. */
1452                 ctxd->upper.fields.special =
1453                     htole16(m_head->m_pkthdr.ether_vlantag);
1454
1455                 /* Tell hardware to add tag */
1456                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1457         }
1458
1459         tx_buffer->m_head = m_head;
1460         tx_buffer_mapped->map = tx_buffer->map;
1461         tx_buffer->map = map;
1462
1463         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1464                 sc->tx_nsegs = 0;
1465
1466                 /*
1467                  * Report Status (RS) is turned on
1468                  * every tx_int_nsegs descriptors.
1469                  */
1470                 cmd = E1000_TXD_CMD_RS;
1471
1472                 /*
1473                  * Keep track of the descriptor, which will
1474                  * be written back by hardware.
1475                  */
1476                 sc->tx_dd[sc->tx_dd_tail] = last;
1477                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1478                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1479         }
1480
1481         /*
1482          * Last Descriptor of Packet needs End Of Packet (EOP)
1483          */
1484         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1485
1486         /*
1487          * Advance the Transmit Descriptor Tail (TDT), this tells
1488          * the E1000 that this frame is available to transmit.
1489          */
1490         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1491
1492         return (0);
1493 }
1494
1495 static void
1496 emx_set_promisc(struct emx_softc *sc)
1497 {
1498         struct ifnet *ifp = &sc->arpcom.ac_if;
1499         uint32_t reg_rctl;
1500
1501         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1502
1503         if (ifp->if_flags & IFF_PROMISC) {
1504                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1505                 /* Turn this on if you want to see bad packets */
1506                 if (emx_debug_sbp)
1507                         reg_rctl |= E1000_RCTL_SBP;
1508                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1509         } else if (ifp->if_flags & IFF_ALLMULTI) {
1510                 reg_rctl |= E1000_RCTL_MPE;
1511                 reg_rctl &= ~E1000_RCTL_UPE;
1512                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1513         }
1514 }
1515
1516 static void
1517 emx_disable_promisc(struct emx_softc *sc)
1518 {
1519         uint32_t reg_rctl;
1520
1521         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1522
1523         reg_rctl &= ~E1000_RCTL_UPE;
1524         reg_rctl &= ~E1000_RCTL_MPE;
1525         reg_rctl &= ~E1000_RCTL_SBP;
1526         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1527 }
1528
1529 static void
1530 emx_set_multi(struct emx_softc *sc)
1531 {
1532         struct ifnet *ifp = &sc->arpcom.ac_if;
1533         struct ifmultiaddr *ifma;
1534         uint32_t reg_rctl = 0;
1535         uint8_t *mta;
1536         int mcnt = 0;
1537
1538         mta = sc->mta;
1539         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1540
1541         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1542                 if (ifma->ifma_addr->sa_family != AF_LINK)
1543                         continue;
1544
1545                 if (mcnt == EMX_MCAST_ADDR_MAX)
1546                         break;
1547
1548                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1549                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1550                 mcnt++;
1551         }
1552
1553         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1554                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1555                 reg_rctl |= E1000_RCTL_MPE;
1556                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1557         } else {
1558                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1559         }
1560 }
1561
1562 /*
1563  * This routine checks for link status and updates statistics.
1564  */
1565 static void
1566 emx_timer(void *xsc)
1567 {
1568         struct emx_softc *sc = xsc;
1569         struct ifnet *ifp = &sc->arpcom.ac_if;
1570
1571         ifnet_serialize_all(ifp);
1572
1573         emx_update_link_status(sc);
1574         emx_update_stats(sc);
1575
1576         /* Reset LAA into RAR[0] on 82571 */
1577         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1578                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1579
1580         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1581                 emx_print_hw_stats(sc);
1582
1583         emx_smartspeed(sc);
1584
1585         callout_reset(&sc->timer, hz, emx_timer, sc);
1586
1587         ifnet_deserialize_all(ifp);
1588 }
1589
1590 static void
1591 emx_update_link_status(struct emx_softc *sc)
1592 {
1593         struct e1000_hw *hw = &sc->hw;
1594         struct ifnet *ifp = &sc->arpcom.ac_if;
1595         device_t dev = sc->dev;
1596         uint32_t link_check = 0;
1597
1598         /* Get the cached link value or read phy for real */
1599         switch (hw->phy.media_type) {
1600         case e1000_media_type_copper:
1601                 if (hw->mac.get_link_status) {
1602                         /* Do the work to read phy */
1603                         e1000_check_for_link(hw);
1604                         link_check = !hw->mac.get_link_status;
1605                         if (link_check) /* ESB2 fix */
1606                                 e1000_cfg_on_link_up(hw);
1607                 } else {
1608                         link_check = TRUE;
1609                 }
1610                 break;
1611
1612         case e1000_media_type_fiber:
1613                 e1000_check_for_link(hw);
1614                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1615                 break;
1616
1617         case e1000_media_type_internal_serdes:
1618                 e1000_check_for_link(hw);
1619                 link_check = sc->hw.mac.serdes_has_link;
1620                 break;
1621
1622         case e1000_media_type_unknown:
1623         default:
1624                 break;
1625         }
1626
1627         /* Now check for a transition */
1628         if (link_check && sc->link_active == 0) {
1629                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1630                     &sc->link_duplex);
1631
1632                 /*
1633                  * Check if we should enable/disable SPEED_MODE bit on
1634                  * 82571EB/82572EI
1635                  */
1636                 if (sc->link_speed != SPEED_1000 &&
1637                     (hw->mac.type == e1000_82571 ||
1638                      hw->mac.type == e1000_82572)) {
1639                         int tarc0;
1640
1641                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1642                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1643                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1644                 }
1645                 if (bootverbose) {
1646                         device_printf(dev, "Link is up %d Mbps %s\n",
1647                             sc->link_speed,
1648                             ((sc->link_duplex == FULL_DUPLEX) ?
1649                             "Full Duplex" : "Half Duplex"));
1650                 }
1651                 sc->link_active = 1;
1652                 sc->smartspeed = 0;
1653                 ifp->if_baudrate = sc->link_speed * 1000000;
1654                 ifp->if_link_state = LINK_STATE_UP;
1655                 if_link_state_change(ifp);
1656         } else if (!link_check && sc->link_active == 1) {
1657                 ifp->if_baudrate = sc->link_speed = 0;
1658                 sc->link_duplex = 0;
1659                 if (bootverbose)
1660                         device_printf(dev, "Link is Down\n");
1661                 sc->link_active = 0;
1662 #if 0
1663                 /* Link down, disable watchdog */
1664                 if->if_timer = 0;
1665 #endif
1666                 ifp->if_link_state = LINK_STATE_DOWN;
1667                 if_link_state_change(ifp);
1668         }
1669 }
1670
1671 static void
1672 emx_stop(struct emx_softc *sc)
1673 {
1674         struct ifnet *ifp = &sc->arpcom.ac_if;
1675         int i;
1676
1677         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1678
1679         emx_disable_intr(sc);
1680
1681         callout_stop(&sc->timer);
1682
1683         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1684         ifp->if_timer = 0;
1685
1686         /*
1687          * Disable multiple receive queues.
1688          *
1689          * NOTE:
1690          * We should disable multiple receive queues before
1691          * resetting the hardware.
1692          */
1693         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1694
1695         e1000_reset_hw(&sc->hw);
1696         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1697
1698         for (i = 0; i < sc->num_tx_desc; i++) {
1699                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1700
1701                 if (tx_buffer->m_head != NULL) {
1702                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1703                         m_freem(tx_buffer->m_head);
1704                         tx_buffer->m_head = NULL;
1705                 }
1706         }
1707
1708         for (i = 0; i < sc->rx_ring_inuse; ++i)
1709                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1710
1711         sc->csum_flags = 0;
1712         sc->csum_ehlen = 0;
1713         sc->csum_iphlen = 0;
1714
1715         sc->tx_dd_head = 0;
1716         sc->tx_dd_tail = 0;
1717         sc->tx_nsegs = 0;
1718 }
1719
1720 static int
1721 emx_reset(struct emx_softc *sc)
1722 {
1723         device_t dev = sc->dev;
1724         uint16_t rx_buffer_size;
1725
1726         /* Set up smart power down as default off on newer adapters. */
1727         if (!emx_smart_pwr_down &&
1728             (sc->hw.mac.type == e1000_82571 ||
1729              sc->hw.mac.type == e1000_82572)) {
1730                 uint16_t phy_tmp = 0;
1731
1732                 /* Speed up time to link by disabling smart power down. */
1733                 e1000_read_phy_reg(&sc->hw,
1734                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1735                 phy_tmp &= ~IGP02E1000_PM_SPD;
1736                 e1000_write_phy_reg(&sc->hw,
1737                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1738         }
1739
1740         /*
1741          * These parameters control the automatic generation (Tx) and
1742          * response (Rx) to Ethernet PAUSE frames.
1743          * - High water mark should allow for at least two frames to be
1744          *   received after sending an XOFF.
1745          * - Low water mark works best when it is very near the high water mark.
1746          *   This allows the receiver to restart by sending XON when it has
1747          *   drained a bit. Here we use an arbitary value of 1500 which will
1748          *   restart after one full frame is pulled from the buffer. There
1749          *   could be several smaller frames in the buffer and if so they will
1750          *   not trigger the XON until their total number reduces the buffer
1751          *   by 1500.
1752          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1753          */
1754         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1755
1756         sc->hw.fc.high_water = rx_buffer_size -
1757                                roundup2(sc->max_frame_size, 1024);
1758         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1759
1760         if (sc->hw.mac.type == e1000_80003es2lan)
1761                 sc->hw.fc.pause_time = 0xFFFF;
1762         else
1763                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1764         sc->hw.fc.send_xon = TRUE;
1765         sc->hw.fc.requested_mode = e1000_fc_full;
1766
1767         /* Issue a global reset */
1768         e1000_reset_hw(&sc->hw);
1769         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1770         emx_disable_aspm(sc);
1771
1772         if (e1000_init_hw(&sc->hw) < 0) {
1773                 device_printf(dev, "Hardware Initialization Failed\n");
1774                 return (EIO);
1775         }
1776
1777         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1778         e1000_get_phy_info(&sc->hw);
1779         e1000_check_for_link(&sc->hw);
1780
1781         return (0);
1782 }
1783
1784 static void
1785 emx_setup_ifp(struct emx_softc *sc)
1786 {
1787         struct ifnet *ifp = &sc->arpcom.ac_if;
1788
1789         if_initname(ifp, device_get_name(sc->dev),
1790                     device_get_unit(sc->dev));
1791         ifp->if_softc = sc;
1792         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1793         ifp->if_init =  emx_init;
1794         ifp->if_ioctl = emx_ioctl;
1795         ifp->if_start = emx_start;
1796 #ifdef IFPOLL_ENABLE
1797         ifp->if_qpoll = emx_qpoll;
1798 #endif
1799         ifp->if_watchdog = emx_watchdog;
1800         ifp->if_serialize = emx_serialize;
1801         ifp->if_deserialize = emx_deserialize;
1802         ifp->if_tryserialize = emx_tryserialize;
1803 #ifdef INVARIANTS
1804         ifp->if_serialize_assert = emx_serialize_assert;
1805 #endif
1806         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1807         ifq_set_ready(&ifp->if_snd);
1808
1809         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1810
1811         ifp->if_capabilities = IFCAP_HWCSUM |
1812                                IFCAP_VLAN_HWTAGGING |
1813                                IFCAP_VLAN_MTU;
1814         if (sc->rx_ring_cnt > 1)
1815                 ifp->if_capabilities |= IFCAP_RSS;
1816         ifp->if_capenable = ifp->if_capabilities;
1817         ifp->if_hwassist = EMX_CSUM_FEATURES;
1818
1819         /*
1820          * Tell the upper layer(s) we support long frames.
1821          */
1822         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1823
1824         /*
1825          * Specify the media types supported by this sc and register
1826          * callbacks to update media and link information
1827          */
1828         ifmedia_init(&sc->media, IFM_IMASK,
1829                      emx_media_change, emx_media_status);
1830         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1831             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1832                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1833                             0, NULL);
1834                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1835         } else {
1836                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1837                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1838                             0, NULL);
1839                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1840                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1841                             0, NULL);
1842                 if (sc->hw.phy.type != e1000_phy_ife) {
1843                         ifmedia_add(&sc->media,
1844                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1845                         ifmedia_add(&sc->media,
1846                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1847                 }
1848         }
1849         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1850         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1851 }
1852
1853 /*
1854  * Workaround for SmartSpeed on 82541 and 82547 controllers
1855  */
1856 static void
1857 emx_smartspeed(struct emx_softc *sc)
1858 {
1859         uint16_t phy_tmp;
1860
1861         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1862             sc->hw.mac.autoneg == 0 ||
1863             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1864                 return;
1865
1866         if (sc->smartspeed == 0) {
1867                 /*
1868                  * If Master/Slave config fault is asserted twice,
1869                  * we assume back-to-back
1870                  */
1871                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1872                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1873                         return;
1874                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1875                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1876                         e1000_read_phy_reg(&sc->hw,
1877                             PHY_1000T_CTRL, &phy_tmp);
1878                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1879                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1880                                 e1000_write_phy_reg(&sc->hw,
1881                                     PHY_1000T_CTRL, phy_tmp);
1882                                 sc->smartspeed++;
1883                                 if (sc->hw.mac.autoneg &&
1884                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1885                                     !e1000_read_phy_reg(&sc->hw,
1886                                      PHY_CONTROL, &phy_tmp)) {
1887                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1888                                                    MII_CR_RESTART_AUTO_NEG;
1889                                         e1000_write_phy_reg(&sc->hw,
1890                                             PHY_CONTROL, phy_tmp);
1891                                 }
1892                         }
1893                 }
1894                 return;
1895         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1896                 /* If still no link, perhaps using 2/3 pair cable */
1897                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1898                 phy_tmp |= CR_1000T_MS_ENABLE;
1899                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1900                 if (sc->hw.mac.autoneg &&
1901                     !e1000_phy_setup_autoneg(&sc->hw) &&
1902                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1903                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1904                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1905                 }
1906         }
1907
1908         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1909         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1910                 sc->smartspeed = 0;
1911 }
1912
1913 static int
1914 emx_create_tx_ring(struct emx_softc *sc)
1915 {
1916         device_t dev = sc->dev;
1917         struct emx_txbuf *tx_buffer;
1918         int error, i, tsize, ntxd;
1919
1920         /*
1921          * Validate number of transmit descriptors.  It must not exceed
1922          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1923          */
1924         ntxd = device_getenv_int(dev, "txd", emx_txd);
1925         if ((ntxd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1926             ntxd > EMX_MAX_TXD || ntxd < EMX_MIN_TXD) {
1927                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1928                     EMX_DEFAULT_TXD, ntxd);
1929                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1930         } else {
1931                 sc->num_tx_desc = ntxd;
1932         }
1933
1934         /*
1935          * Allocate Transmit Descriptor ring
1936          */
1937         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1938                          EMX_DBA_ALIGN);
1939         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1940                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1941                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1942                                 &sc->tx_desc_paddr);
1943         if (sc->tx_desc_base == NULL) {
1944                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1945                 return ENOMEM;
1946         }
1947
1948         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1949                              M_DEVBUF, M_WAITOK | M_ZERO);
1950
1951         /*
1952          * Create DMA tags for tx buffers
1953          */
1954         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1955                         1, 0,                   /* alignment, bounds */
1956                         BUS_SPACE_MAXADDR,      /* lowaddr */
1957                         BUS_SPACE_MAXADDR,      /* highaddr */
1958                         NULL, NULL,             /* filter, filterarg */
1959                         EMX_TSO_SIZE,           /* maxsize */
1960                         EMX_MAX_SCATTER,        /* nsegments */
1961                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1962                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1963                         BUS_DMA_ONEBPAGE,       /* flags */
1964                         &sc->txtag);
1965         if (error) {
1966                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1967                 kfree(sc->tx_buf, M_DEVBUF);
1968                 sc->tx_buf = NULL;
1969                 return error;
1970         }
1971
1972         /*
1973          * Create DMA maps for tx buffers
1974          */
1975         for (i = 0; i < sc->num_tx_desc; i++) {
1976                 tx_buffer = &sc->tx_buf[i];
1977
1978                 error = bus_dmamap_create(sc->txtag,
1979                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1980                                           &tx_buffer->map);
1981                 if (error) {
1982                         device_printf(dev, "Unable to create TX DMA map\n");
1983                         emx_destroy_tx_ring(sc, i);
1984                         return error;
1985                 }
1986         }
1987         return (0);
1988 }
1989
1990 static void
1991 emx_init_tx_ring(struct emx_softc *sc)
1992 {
1993         /* Clear the old ring contents */
1994         bzero(sc->tx_desc_base,
1995               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1996
1997         /* Reset state */
1998         sc->next_avail_tx_desc = 0;
1999         sc->next_tx_to_clean = 0;
2000         sc->num_tx_desc_avail = sc->num_tx_desc;
2001 }
2002
2003 static void
2004 emx_init_tx_unit(struct emx_softc *sc)
2005 {
2006         uint32_t tctl, tarc, tipg = 0;
2007         uint64_t bus_addr;
2008
2009         /* Setup the Base and Length of the Tx Descriptor Ring */
2010         bus_addr = sc->tx_desc_paddr;
2011         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
2012             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2013         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2014             (uint32_t)(bus_addr >> 32));
2015         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2016             (uint32_t)bus_addr);
2017         /* Setup the HW Tx Head and Tail descriptor pointers */
2018         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2019         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2020
2021         /* Set the default values for the Tx Inter Packet Gap timer */
2022         switch (sc->hw.mac.type) {
2023         case e1000_80003es2lan:
2024                 tipg = DEFAULT_82543_TIPG_IPGR1;
2025                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2026                     E1000_TIPG_IPGR2_SHIFT;
2027                 break;
2028
2029         default:
2030                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2031                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2032                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2033                 else
2034                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2035                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2036                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2037                 break;
2038         }
2039
2040         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2041
2042         /* NOTE: 0 is not allowed for TIDV */
2043         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2044         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2045
2046         if (sc->hw.mac.type == e1000_82571 ||
2047             sc->hw.mac.type == e1000_82572) {
2048                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2049                 tarc |= EMX_TARC_SPEED_MODE;
2050                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2051         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2052                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2053                 tarc |= 1;
2054                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2055                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2056                 tarc |= 1;
2057                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2058         }
2059
2060         /* Program the Transmit Control Register */
2061         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2062         tctl &= ~E1000_TCTL_CT;
2063         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2064                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2065         tctl |= E1000_TCTL_MULR;
2066
2067         /* This write will effectively turn on the transmit unit. */
2068         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2069 }
2070
2071 static void
2072 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2073 {
2074         struct emx_txbuf *tx_buffer;
2075         int i;
2076
2077         /* Free Transmit Descriptor ring */
2078         if (sc->tx_desc_base) {
2079                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2080                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2081                                 sc->tx_desc_dmap);
2082                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2083
2084                 sc->tx_desc_base = NULL;
2085         }
2086
2087         if (sc->tx_buf == NULL)
2088                 return;
2089
2090         for (i = 0; i < ndesc; i++) {
2091                 tx_buffer = &sc->tx_buf[i];
2092
2093                 KKASSERT(tx_buffer->m_head == NULL);
2094                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2095         }
2096         bus_dma_tag_destroy(sc->txtag);
2097
2098         kfree(sc->tx_buf, M_DEVBUF);
2099         sc->tx_buf = NULL;
2100 }
2101
2102 /*
2103  * The offload context needs to be set when we transfer the first
2104  * packet of a particular protocol (TCP/UDP).  This routine has been
2105  * enhanced to deal with inserted VLAN headers.
2106  *
2107  * If the new packet's ether header length, ip header length and
2108  * csum offloading type are same as the previous packet, we should
2109  * avoid allocating a new csum context descriptor; mainly to take
2110  * advantage of the pipeline effect of the TX data read request.
2111  *
2112  * This function returns number of TX descrptors allocated for
2113  * csum context.
2114  */
2115 static int
2116 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2117            uint32_t *txd_upper, uint32_t *txd_lower)
2118 {
2119         struct e1000_context_desc *TXD;
2120         struct emx_txbuf *tx_buffer;
2121         struct ether_vlan_header *eh;
2122         struct ip *ip;
2123         int curr_txd, ehdrlen, csum_flags;
2124         uint32_t cmd, hdr_len, ip_hlen;
2125         uint16_t etype;
2126
2127         /*
2128          * Determine where frame payload starts.
2129          * Jump over vlan headers if already present,
2130          * helpful for QinQ too.
2131          */
2132         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2133                 ("emx_txcsum_pullup is not called (eh)?\n"));
2134         eh = mtod(mp, struct ether_vlan_header *);
2135         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2136                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2137                         ("emx_txcsum_pullup is not called (evh)?\n"));
2138                 etype = ntohs(eh->evl_proto);
2139                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2140         } else {
2141                 etype = ntohs(eh->evl_encap_proto);
2142                 ehdrlen = ETHER_HDR_LEN;
2143         }
2144
2145         /*
2146          * We only support TCP/UDP for IPv4 for the moment.
2147          * TODO: Support SCTP too when it hits the tree.
2148          */
2149         if (etype != ETHERTYPE_IP)
2150                 return 0;
2151
2152         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2153                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2154
2155         /* NOTE: We could only safely access ip.ip_vhl part */
2156         ip = (struct ip *)(mp->m_data + ehdrlen);
2157         ip_hlen = ip->ip_hl << 2;
2158
2159         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2160
2161         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2162             sc->csum_flags == csum_flags) {
2163                 /*
2164                  * Same csum offload context as the previous packets;
2165                  * just return.
2166                  */
2167                 *txd_upper = sc->csum_txd_upper;
2168                 *txd_lower = sc->csum_txd_lower;
2169                 return 0;
2170         }
2171
2172         /*
2173          * Setup a new csum offload context.
2174          */
2175
2176         curr_txd = sc->next_avail_tx_desc;
2177         tx_buffer = &sc->tx_buf[curr_txd];
2178         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2179
2180         cmd = 0;
2181
2182         /* Setup of IP header checksum. */
2183         if (csum_flags & CSUM_IP) {
2184                 /*
2185                  * Start offset for header checksum calculation.
2186                  * End offset for header checksum calculation.
2187                  * Offset of place to put the checksum.
2188                  */
2189                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2190                 TXD->lower_setup.ip_fields.ipcse =
2191                     htole16(ehdrlen + ip_hlen - 1);
2192                 TXD->lower_setup.ip_fields.ipcso =
2193                     ehdrlen + offsetof(struct ip, ip_sum);
2194                 cmd |= E1000_TXD_CMD_IP;
2195                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2196         }
2197         hdr_len = ehdrlen + ip_hlen;
2198
2199         if (csum_flags & CSUM_TCP) {
2200                 /*
2201                  * Start offset for payload checksum calculation.
2202                  * End offset for payload checksum calculation.
2203                  * Offset of place to put the checksum.
2204                  */
2205                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2206                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2207                 TXD->upper_setup.tcp_fields.tucso =
2208                     hdr_len + offsetof(struct tcphdr, th_sum);
2209                 cmd |= E1000_TXD_CMD_TCP;
2210                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2211         } else if (csum_flags & CSUM_UDP) {
2212                 /*
2213                  * Start offset for header checksum calculation.
2214                  * End offset for header checksum calculation.
2215                  * Offset of place to put the checksum.
2216                  */
2217                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2218                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2219                 TXD->upper_setup.tcp_fields.tucso =
2220                     hdr_len + offsetof(struct udphdr, uh_sum);
2221                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2222         }
2223
2224         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2225                      E1000_TXD_DTYP_D;          /* Data descr */
2226
2227         /* Save the information for this csum offloading context */
2228         sc->csum_ehlen = ehdrlen;
2229         sc->csum_iphlen = ip_hlen;
2230         sc->csum_flags = csum_flags;
2231         sc->csum_txd_upper = *txd_upper;
2232         sc->csum_txd_lower = *txd_lower;
2233
2234         TXD->tcp_seg_setup.data = htole32(0);
2235         TXD->cmd_and_length =
2236             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2237
2238         if (++curr_txd == sc->num_tx_desc)
2239                 curr_txd = 0;
2240
2241         KKASSERT(sc->num_tx_desc_avail > 0);
2242         sc->num_tx_desc_avail--;
2243
2244         sc->next_avail_tx_desc = curr_txd;
2245         return 1;
2246 }
2247
2248 static int
2249 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2250 {
2251         struct mbuf *m = *m0;
2252         struct ether_header *eh;
2253         int len;
2254
2255         sc->tx_csum_try_pullup++;
2256
2257         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2258
2259         if (__predict_false(!M_WRITABLE(m))) {
2260                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2261                         sc->tx_csum_drop1++;
2262                         m_freem(m);
2263                         *m0 = NULL;
2264                         return ENOBUFS;
2265                 }
2266                 eh = mtod(m, struct ether_header *);
2267
2268                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2269                         len += EVL_ENCAPLEN;
2270
2271                 if (m->m_len < len) {
2272                         sc->tx_csum_drop2++;
2273                         m_freem(m);
2274                         *m0 = NULL;
2275                         return ENOBUFS;
2276                 }
2277                 return 0;
2278         }
2279
2280         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2281                 sc->tx_csum_pullup1++;
2282                 m = m_pullup(m, ETHER_HDR_LEN);
2283                 if (m == NULL) {
2284                         sc->tx_csum_pullup1_failed++;
2285                         *m0 = NULL;
2286                         return ENOBUFS;
2287                 }
2288                 *m0 = m;
2289         }
2290         eh = mtod(m, struct ether_header *);
2291
2292         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2293                 len += EVL_ENCAPLEN;
2294
2295         if (m->m_len < len) {
2296                 sc->tx_csum_pullup2++;
2297                 m = m_pullup(m, len);
2298                 if (m == NULL) {
2299                         sc->tx_csum_pullup2_failed++;
2300                         *m0 = NULL;
2301                         return ENOBUFS;
2302                 }
2303                 *m0 = m;
2304         }
2305         return 0;
2306 }
2307
2308 static void
2309 emx_txeof(struct emx_softc *sc)
2310 {
2311         struct ifnet *ifp = &sc->arpcom.ac_if;
2312         struct emx_txbuf *tx_buffer;
2313         int first, num_avail;
2314
2315         if (sc->tx_dd_head == sc->tx_dd_tail)
2316                 return;
2317
2318         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2319                 return;
2320
2321         num_avail = sc->num_tx_desc_avail;
2322         first = sc->next_tx_to_clean;
2323
2324         while (sc->tx_dd_head != sc->tx_dd_tail) {
2325                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2326                 struct e1000_tx_desc *tx_desc;
2327
2328                 tx_desc = &sc->tx_desc_base[dd_idx];
2329                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2330                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2331
2332                         if (++dd_idx == sc->num_tx_desc)
2333                                 dd_idx = 0;
2334
2335                         while (first != dd_idx) {
2336                                 logif(pkt_txclean);
2337
2338                                 num_avail++;
2339
2340                                 tx_buffer = &sc->tx_buf[first];
2341                                 if (tx_buffer->m_head) {
2342                                         ifp->if_opackets++;
2343                                         bus_dmamap_unload(sc->txtag,
2344                                                           tx_buffer->map);
2345                                         m_freem(tx_buffer->m_head);
2346                                         tx_buffer->m_head = NULL;
2347                                 }
2348
2349                                 if (++first == sc->num_tx_desc)
2350                                         first = 0;
2351                         }
2352                 } else {
2353                         break;
2354                 }
2355         }
2356         sc->next_tx_to_clean = first;
2357         sc->num_tx_desc_avail = num_avail;
2358
2359         if (sc->tx_dd_head == sc->tx_dd_tail) {
2360                 sc->tx_dd_head = 0;
2361                 sc->tx_dd_tail = 0;
2362         }
2363
2364         if (!EMX_IS_OACTIVE(sc)) {
2365                 ifp->if_flags &= ~IFF_OACTIVE;
2366
2367                 /* All clean, turn off the timer */
2368                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2369                         ifp->if_timer = 0;
2370         }
2371 }
2372
2373 static void
2374 emx_tx_collect(struct emx_softc *sc)
2375 {
2376         struct ifnet *ifp = &sc->arpcom.ac_if;
2377         struct emx_txbuf *tx_buffer;
2378         int tdh, first, num_avail, dd_idx = -1;
2379
2380         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2381                 return;
2382
2383         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2384         if (tdh == sc->next_tx_to_clean)
2385                 return;
2386
2387         if (sc->tx_dd_head != sc->tx_dd_tail)
2388                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2389
2390         num_avail = sc->num_tx_desc_avail;
2391         first = sc->next_tx_to_clean;
2392
2393         while (first != tdh) {
2394                 logif(pkt_txclean);
2395
2396                 num_avail++;
2397
2398                 tx_buffer = &sc->tx_buf[first];
2399                 if (tx_buffer->m_head) {
2400                         ifp->if_opackets++;
2401                         bus_dmamap_unload(sc->txtag,
2402                                           tx_buffer->map);
2403                         m_freem(tx_buffer->m_head);
2404                         tx_buffer->m_head = NULL;
2405                 }
2406
2407                 if (first == dd_idx) {
2408                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2409                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2410                                 sc->tx_dd_head = 0;
2411                                 sc->tx_dd_tail = 0;
2412                                 dd_idx = -1;
2413                         } else {
2414                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2415                         }
2416                 }
2417
2418                 if (++first == sc->num_tx_desc)
2419                         first = 0;
2420         }
2421         sc->next_tx_to_clean = first;
2422         sc->num_tx_desc_avail = num_avail;
2423
2424         if (!EMX_IS_OACTIVE(sc)) {
2425                 ifp->if_flags &= ~IFF_OACTIVE;
2426
2427                 /* All clean, turn off the timer */
2428                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2429                         ifp->if_timer = 0;
2430         }
2431 }
2432
2433 /*
2434  * When Link is lost sometimes there is work still in the TX ring
2435  * which will result in a watchdog, rather than allow that do an
2436  * attempted cleanup and then reinit here.  Note that this has been
2437  * seens mostly with fiber adapters.
2438  */
2439 static void
2440 emx_tx_purge(struct emx_softc *sc)
2441 {
2442         struct ifnet *ifp = &sc->arpcom.ac_if;
2443
2444         if (!sc->link_active && ifp->if_timer) {
2445                 emx_tx_collect(sc);
2446                 if (ifp->if_timer) {
2447                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2448                         ifp->if_timer = 0;
2449                         emx_init(sc);
2450                 }
2451         }
2452 }
2453
2454 static int
2455 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2456 {
2457         struct mbuf *m;
2458         bus_dma_segment_t seg;
2459         bus_dmamap_t map;
2460         struct emx_rxbuf *rx_buffer;
2461         int error, nseg;
2462
2463         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2464         if (m == NULL) {
2465                 rdata->mbuf_cluster_failed++;
2466                 if (init) {
2467                         if_printf(&sc->arpcom.ac_if,
2468                                   "Unable to allocate RX mbuf\n");
2469                 }
2470                 return (ENOBUFS);
2471         }
2472         m->m_len = m->m_pkthdr.len = MCLBYTES;
2473
2474         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2475                 m_adj(m, ETHER_ALIGN);
2476
2477         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2478                         rdata->rx_sparemap, m,
2479                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2480         if (error) {
2481                 m_freem(m);
2482                 if (init) {
2483                         if_printf(&sc->arpcom.ac_if,
2484                                   "Unable to load RX mbuf\n");
2485                 }
2486                 return (error);
2487         }
2488
2489         rx_buffer = &rdata->rx_buf[i];
2490         if (rx_buffer->m_head != NULL)
2491                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2492
2493         map = rx_buffer->map;
2494         rx_buffer->map = rdata->rx_sparemap;
2495         rdata->rx_sparemap = map;
2496
2497         rx_buffer->m_head = m;
2498         rx_buffer->paddr = seg.ds_addr;
2499
2500         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2501         return (0);
2502 }
2503
2504 static int
2505 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2506 {
2507         device_t dev = sc->dev;
2508         struct emx_rxbuf *rx_buffer;
2509         int i, error, rsize, nrxd;
2510
2511         /*
2512          * Validate number of receive descriptors.  It must not exceed
2513          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2514          */
2515         nrxd = device_getenv_int(dev, "rxd", emx_rxd);
2516         if ((nrxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2517             nrxd > EMX_MAX_RXD || nrxd < EMX_MIN_RXD) {
2518                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2519                     EMX_DEFAULT_RXD, nrxd);
2520                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2521         } else {
2522                 rdata->num_rx_desc = nrxd;
2523         }
2524
2525         /*
2526          * Allocate Receive Descriptor ring
2527          */
2528         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2529                          EMX_DBA_ALIGN);
2530         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2531                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2532                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2533                                 &rdata->rx_desc_paddr);
2534         if (rdata->rx_desc == NULL) {
2535                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2536                 return ENOMEM;
2537         }
2538
2539         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2540                                 M_DEVBUF, M_WAITOK | M_ZERO);
2541
2542         /*
2543          * Create DMA tag for rx buffers
2544          */
2545         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2546                         1, 0,                   /* alignment, bounds */
2547                         BUS_SPACE_MAXADDR,      /* lowaddr */
2548                         BUS_SPACE_MAXADDR,      /* highaddr */
2549                         NULL, NULL,             /* filter, filterarg */
2550                         MCLBYTES,               /* maxsize */
2551                         1,                      /* nsegments */
2552                         MCLBYTES,               /* maxsegsize */
2553                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2554                         &rdata->rxtag);
2555         if (error) {
2556                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2557                 kfree(rdata->rx_buf, M_DEVBUF);
2558                 rdata->rx_buf = NULL;
2559                 return error;
2560         }
2561
2562         /*
2563          * Create spare DMA map for rx buffers
2564          */
2565         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2566                                   &rdata->rx_sparemap);
2567         if (error) {
2568                 device_printf(dev, "Unable to create spare RX DMA map\n");
2569                 bus_dma_tag_destroy(rdata->rxtag);
2570                 kfree(rdata->rx_buf, M_DEVBUF);
2571                 rdata->rx_buf = NULL;
2572                 return error;
2573         }
2574
2575         /*
2576          * Create DMA maps for rx buffers
2577          */
2578         for (i = 0; i < rdata->num_rx_desc; i++) {
2579                 rx_buffer = &rdata->rx_buf[i];
2580
2581                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2582                                           &rx_buffer->map);
2583                 if (error) {
2584                         device_printf(dev, "Unable to create RX DMA map\n");
2585                         emx_destroy_rx_ring(sc, rdata, i);
2586                         return error;
2587                 }
2588         }
2589         return (0);
2590 }
2591
2592 static void
2593 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2594 {
2595         int i;
2596
2597         for (i = 0; i < rdata->num_rx_desc; i++) {
2598                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2599
2600                 if (rx_buffer->m_head != NULL) {
2601                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2602                         m_freem(rx_buffer->m_head);
2603                         rx_buffer->m_head = NULL;
2604                 }
2605         }
2606
2607         if (rdata->fmp != NULL)
2608                 m_freem(rdata->fmp);
2609         rdata->fmp = NULL;
2610         rdata->lmp = NULL;
2611 }
2612
2613 static int
2614 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2615 {
2616         int i, error;
2617
2618         /* Reset descriptor ring */
2619         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2620
2621         /* Allocate new ones. */
2622         for (i = 0; i < rdata->num_rx_desc; i++) {
2623                 error = emx_newbuf(sc, rdata, i, 1);
2624                 if (error)
2625                         return (error);
2626         }
2627
2628         /* Setup our descriptor pointers */
2629         rdata->next_rx_desc_to_check = 0;
2630
2631         return (0);
2632 }
2633
2634 static void
2635 emx_init_rx_unit(struct emx_softc *sc)
2636 {
2637         struct ifnet *ifp = &sc->arpcom.ac_if;
2638         uint64_t bus_addr;
2639         uint32_t rctl, itr, rfctl;
2640         int i;
2641
2642         /*
2643          * Make sure receives are disabled while setting
2644          * up the descriptor ring
2645          */
2646         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2647         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2648
2649         /*
2650          * Set the interrupt throttling rate. Value is calculated
2651          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2652          */
2653         if (sc->int_throttle_ceil)
2654                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2655         else
2656                 itr = 0;
2657         emx_set_itr(sc, itr);
2658
2659         /* Use extended RX descriptor */
2660         rfctl = E1000_RFCTL_EXTEN;
2661
2662         /* Disable accelerated ackknowledge */
2663         if (sc->hw.mac.type == e1000_82574)
2664                 rfctl |= E1000_RFCTL_ACK_DIS;
2665
2666         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2667
2668         /*
2669          * Receive Checksum Offload for TCP and UDP
2670          *
2671          * Checksum offloading is also enabled if multiple receive
2672          * queue is to be supported, since we need it to figure out
2673          * packet type.
2674          */
2675         if (ifp->if_capenable & (IFCAP_RSS | IFCAP_RXCSUM)) {
2676                 uint32_t rxcsum;
2677
2678                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2679
2680                 /*
2681                  * NOTE:
2682                  * PCSD must be enabled to enable multiple
2683                  * receive queues.
2684                  */
2685                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2686                           E1000_RXCSUM_PCSD;
2687                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2688         }
2689
2690         /*
2691          * Configure multiple receive queue (RSS)
2692          */
2693         if (ifp->if_capenable & IFCAP_RSS) {
2694                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2695                 uint32_t reta;
2696
2697                 KASSERT(sc->rx_ring_inuse == EMX_NRX_RING,
2698                         ("invalid number of RX ring (%d)",
2699                          sc->rx_ring_inuse));
2700
2701                 /*
2702                  * NOTE:
2703                  * When we reach here, RSS has already been disabled
2704                  * in emx_stop(), so we could safely configure RSS key
2705                  * and redirect table.
2706                  */
2707
2708                 /*
2709                  * Configure RSS key
2710                  */
2711                 toeplitz_get_key(key, sizeof(key));
2712                 for (i = 0; i < EMX_NRSSRK; ++i) {
2713                         uint32_t rssrk;
2714
2715                         rssrk = EMX_RSSRK_VAL(key, i);
2716                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2717
2718                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2719                 }
2720
2721                 /*
2722                  * Configure RSS redirect table in following fashion:
2723                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2724                  */
2725                 reta = 0;
2726                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2727                         uint32_t q;
2728
2729                         q = (i % sc->rx_ring_inuse) << EMX_RETA_RINGIDX_SHIFT;
2730                         reta |= q << (8 * i);
2731                 }
2732                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2733
2734                 for (i = 0; i < EMX_NRETA; ++i)
2735                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2736
2737                 /*
2738                  * Enable multiple receive queues.
2739                  * Enable IPv4 RSS standard hash functions.
2740                  * Disable RSS interrupt.
2741                  */
2742                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2743                                 E1000_MRQC_ENABLE_RSS_2Q |
2744                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2745                                 E1000_MRQC_RSS_FIELD_IPV4);
2746         }
2747
2748         /*
2749          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2750          * long latencies are observed, like Lenovo X60. This
2751          * change eliminates the problem, but since having positive
2752          * values in RDTR is a known source of problems on other
2753          * platforms another solution is being sought.
2754          */
2755         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2756                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2757                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2758         }
2759
2760         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2761                 struct emx_rxdata *rdata = &sc->rx_data[i];
2762
2763                 /*
2764                  * Setup the Base and Length of the Rx Descriptor Ring
2765                  */
2766                 bus_addr = rdata->rx_desc_paddr;
2767                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2768                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2769                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2770                     (uint32_t)(bus_addr >> 32));
2771                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2772                     (uint32_t)bus_addr);
2773
2774                 /*
2775                  * Setup the HW Rx Head and Tail Descriptor Pointers
2776                  */
2777                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2778                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2779                     sc->rx_data[i].num_rx_desc - 1);
2780         }
2781
2782         /* Setup the Receive Control Register */
2783         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2784         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2785                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2786                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2787
2788         /* Make sure VLAN Filters are off */
2789         rctl &= ~E1000_RCTL_VFE;
2790
2791         /* Don't store bad paket */
2792         rctl &= ~E1000_RCTL_SBP;
2793
2794         /* MCLBYTES */
2795         rctl |= E1000_RCTL_SZ_2048;
2796
2797         if (ifp->if_mtu > ETHERMTU)
2798                 rctl |= E1000_RCTL_LPE;
2799         else
2800                 rctl &= ~E1000_RCTL_LPE;
2801
2802         /* Enable Receives */
2803         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2804 }
2805
2806 static void
2807 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2808 {
2809         struct emx_rxbuf *rx_buffer;
2810         int i;
2811
2812         /* Free Receive Descriptor ring */
2813         if (rdata->rx_desc) {
2814                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2815                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2816                                 rdata->rx_desc_dmap);
2817                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2818
2819                 rdata->rx_desc = NULL;
2820         }
2821
2822         if (rdata->rx_buf == NULL)
2823                 return;
2824
2825         for (i = 0; i < ndesc; i++) {
2826                 rx_buffer = &rdata->rx_buf[i];
2827
2828                 KKASSERT(rx_buffer->m_head == NULL);
2829                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2830         }
2831         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2832         bus_dma_tag_destroy(rdata->rxtag);
2833
2834         kfree(rdata->rx_buf, M_DEVBUF);
2835         rdata->rx_buf = NULL;
2836 }
2837
2838 static void
2839 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2840 {
2841         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2842         struct ifnet *ifp = &sc->arpcom.ac_if;
2843         uint32_t staterr;
2844         emx_rxdesc_t *current_desc;
2845         struct mbuf *mp;
2846         int i;
2847
2848         i = rdata->next_rx_desc_to_check;
2849         current_desc = &rdata->rx_desc[i];
2850         staterr = le32toh(current_desc->rxd_staterr);
2851
2852         if (!(staterr & E1000_RXD_STAT_DD))
2853                 return;
2854
2855         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2856                 struct pktinfo *pi = NULL, pi0;
2857                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2858                 struct mbuf *m = NULL;
2859                 int eop, len;
2860
2861                 logif(pkt_receive);
2862
2863                 mp = rx_buf->m_head;
2864
2865                 /*
2866                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2867                  * needs to access the last received byte in the mbuf.
2868                  */
2869                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2870                                 BUS_DMASYNC_POSTREAD);
2871
2872                 len = le16toh(current_desc->rxd_length);
2873                 if (staterr & E1000_RXD_STAT_EOP) {
2874                         count--;
2875                         eop = 1;
2876                 } else {
2877                         eop = 0;
2878                 }
2879
2880                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2881                         uint16_t vlan = 0;
2882                         uint32_t mrq, rss_hash;
2883
2884                         /*
2885                          * Save several necessary information,
2886                          * before emx_newbuf() destroy it.
2887                          */
2888                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2889                                 vlan = le16toh(current_desc->rxd_vlan);
2890
2891                         mrq = le32toh(current_desc->rxd_mrq);
2892                         rss_hash = le32toh(current_desc->rxd_rss);
2893
2894                         EMX_RSS_DPRINTF(sc, 10,
2895                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2896                             ring_idx, mrq, rss_hash);
2897
2898                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2899                                 ifp->if_iqdrops++;
2900                                 goto discard;
2901                         }
2902
2903                         /* Assign correct length to the current fragment */
2904                         mp->m_len = len;
2905
2906                         if (rdata->fmp == NULL) {
2907                                 mp->m_pkthdr.len = len;
2908                                 rdata->fmp = mp; /* Store the first mbuf */
2909                                 rdata->lmp = mp;
2910                         } else {
2911                                 /*
2912                                  * Chain mbuf's together
2913                                  */
2914                                 rdata->lmp->m_next = mp;
2915                                 rdata->lmp = rdata->lmp->m_next;
2916                                 rdata->fmp->m_pkthdr.len += len;
2917                         }
2918
2919                         if (eop) {
2920                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2921                                 ifp->if_ipackets++;
2922
2923                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2924                                         emx_rxcsum(staterr, rdata->fmp);
2925
2926                                 if (staterr & E1000_RXD_STAT_VP) {
2927                                         rdata->fmp->m_pkthdr.ether_vlantag =
2928                                             vlan;
2929                                         rdata->fmp->m_flags |= M_VLANTAG;
2930                                 }
2931                                 m = rdata->fmp;
2932                                 rdata->fmp = NULL;
2933                                 rdata->lmp = NULL;
2934
2935                                 if (ifp->if_capenable & IFCAP_RSS) {
2936                                         pi = emx_rssinfo(m, &pi0, mrq,
2937                                                          rss_hash, staterr);
2938                                 }
2939 #ifdef EMX_RSS_DEBUG
2940                                 rdata->rx_pkts++;
2941 #endif
2942                         }
2943                 } else {
2944                         ifp->if_ierrors++;
2945 discard:
2946                         emx_setup_rxdesc(current_desc, rx_buf);
2947                         if (rdata->fmp != NULL) {
2948                                 m_freem(rdata->fmp);
2949                                 rdata->fmp = NULL;
2950                                 rdata->lmp = NULL;
2951                         }
2952                         m = NULL;
2953                 }
2954
2955                 if (m != NULL)
2956                         ether_input_pkt(ifp, m, pi);
2957
2958                 /* Advance our pointers to the next descriptor. */
2959                 if (++i == rdata->num_rx_desc)
2960                         i = 0;
2961
2962                 current_desc = &rdata->rx_desc[i];
2963                 staterr = le32toh(current_desc->rxd_staterr);
2964         }
2965         rdata->next_rx_desc_to_check = i;
2966
2967         /* Advance the E1000's Receive Queue "Tail Pointer". */
2968         if (--i < 0)
2969                 i = rdata->num_rx_desc - 1;
2970         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2971 }
2972
2973 static void
2974 emx_enable_intr(struct emx_softc *sc)
2975 {
2976         uint32_t ims_mask = IMS_ENABLE_MASK;
2977
2978         lwkt_serialize_handler_enable(&sc->main_serialize);
2979
2980 #if 0
2981         if (sc->hw.mac.type == e1000_82574) {
2982                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
2983                 ims_mask |= EM_MSIX_MASK;
2984         }
2985 #endif
2986         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
2987 }
2988
2989 static void
2990 emx_disable_intr(struct emx_softc *sc)
2991 {
2992         if (sc->hw.mac.type == e1000_82574)
2993                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
2994         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2995
2996         lwkt_serialize_handler_disable(&sc->main_serialize);
2997 }
2998
2999 /*
3000  * Bit of a misnomer, what this really means is
3001  * to enable OS management of the system... aka
3002  * to disable special hardware management features
3003  */
3004 static void
3005 emx_get_mgmt(struct emx_softc *sc)
3006 {
3007         /* A shared code workaround */
3008         if (sc->has_manage) {
3009                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3010                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3011
3012                 /* disable hardware interception of ARP */
3013                 manc &= ~(E1000_MANC_ARP_EN);
3014
3015                 /* enable receiving management packets to the host */
3016                 manc |= E1000_MANC_EN_MNG2HOST;
3017 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3018 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3019                 manc2h |= E1000_MNG2HOST_PORT_623;
3020                 manc2h |= E1000_MNG2HOST_PORT_664;
3021                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3022
3023                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3024         }
3025 }
3026
3027 /*
3028  * Give control back to hardware management
3029  * controller if there is one.
3030  */
3031 static void
3032 emx_rel_mgmt(struct emx_softc *sc)
3033 {
3034         if (sc->has_manage) {
3035                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3036
3037                 /* re-enable hardware interception of ARP */
3038                 manc |= E1000_MANC_ARP_EN;
3039                 manc &= ~E1000_MANC_EN_MNG2HOST;
3040
3041                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3042         }
3043 }
3044
3045 /*
3046  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3047  * For ASF and Pass Through versions of f/w this means that
3048  * the driver is loaded.  For AMT version (only with 82573)
3049  * of the f/w this means that the network i/f is open.
3050  */
3051 static void
3052 emx_get_hw_control(struct emx_softc *sc)
3053 {
3054         /* Let firmware know the driver has taken over */
3055         if (sc->hw.mac.type == e1000_82573) {
3056                 uint32_t swsm;
3057
3058                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3059                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3060                     swsm | E1000_SWSM_DRV_LOAD);
3061         } else {
3062                 uint32_t ctrl_ext;
3063
3064                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3065                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3066                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3067         }
3068         sc->control_hw = 1;
3069 }
3070
3071 /*
3072  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3073  * For ASF and Pass Through versions of f/w this means that the
3074  * driver is no longer loaded.  For AMT version (only with 82573)
3075  * of the f/w this means that the network i/f is closed.
3076  */
3077 static void
3078 emx_rel_hw_control(struct emx_softc *sc)
3079 {
3080         if (!sc->control_hw)
3081                 return;
3082         sc->control_hw = 0;
3083
3084         /* Let firmware taken over control of h/w */
3085         if (sc->hw.mac.type == e1000_82573) {
3086                 uint32_t swsm;
3087
3088                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3089                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3090                     swsm & ~E1000_SWSM_DRV_LOAD);
3091         } else {
3092                 uint32_t ctrl_ext;
3093
3094                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3095                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3096                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3097         }
3098 }
3099
3100 static int
3101 emx_is_valid_eaddr(const uint8_t *addr)
3102 {
3103         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3104
3105         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3106                 return (FALSE);
3107
3108         return (TRUE);
3109 }
3110
3111 /*
3112  * Enable PCI Wake On Lan capability
3113  */
3114 void
3115 emx_enable_wol(device_t dev)
3116 {
3117         uint16_t cap, status;
3118         uint8_t id;
3119
3120         /* First find the capabilities pointer*/
3121         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3122
3123         /* Read the PM Capabilities */
3124         id = pci_read_config(dev, cap, 1);
3125         if (id != PCIY_PMG)     /* Something wrong */
3126                 return;
3127
3128         /*
3129          * OK, we have the power capabilities,
3130          * so now get the status register
3131          */
3132         cap += PCIR_POWER_STATUS;
3133         status = pci_read_config(dev, cap, 2);
3134         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3135         pci_write_config(dev, cap, status, 2);
3136 }
3137
3138 static void
3139 emx_update_stats(struct emx_softc *sc)
3140 {
3141         struct ifnet *ifp = &sc->arpcom.ac_if;
3142
3143         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3144             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3145                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3146                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3147         }
3148         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3149         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3150         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3151         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3152
3153         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3154         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3155         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3156         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3157         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3158         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3159         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3160         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3161         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3162         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3163         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3164         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3165         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3166         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3167         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3168         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3169         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3170         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3171         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3172         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3173
3174         /* For the 64-bit byte counters the low dword must be read first. */
3175         /* Both registers clear on the read of the high dword */
3176
3177         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3178         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3179
3180         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3181         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3182         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3183         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3184         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3185
3186         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3187         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3188
3189         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3190         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3191         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3192         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3193         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3194         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3195         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3196         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3197         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3198         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3199
3200         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3201         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3202         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3203         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3204         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3205         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3206
3207         ifp->if_collisions = sc->stats.colc;
3208
3209         /* Rx Errors */
3210         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3211                           sc->stats.crcerrs + sc->stats.algnerrc +
3212                           sc->stats.ruc + sc->stats.roc +
3213                           sc->stats.mpc + sc->stats.cexterr;
3214
3215         /* Tx Errors */
3216         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3217                           sc->watchdog_events;
3218 }
3219
3220 static void
3221 emx_print_debug_info(struct emx_softc *sc)
3222 {
3223         device_t dev = sc->dev;
3224         uint8_t *hw_addr = sc->hw.hw_addr;
3225
3226         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3227         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3228             E1000_READ_REG(&sc->hw, E1000_CTRL),
3229             E1000_READ_REG(&sc->hw, E1000_RCTL));
3230         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3231             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3232             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3233         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3234             sc->hw.fc.high_water, sc->hw.fc.low_water);
3235         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3236             E1000_READ_REG(&sc->hw, E1000_TIDV),
3237             E1000_READ_REG(&sc->hw, E1000_TADV));
3238         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3239             E1000_READ_REG(&sc->hw, E1000_RDTR),
3240             E1000_READ_REG(&sc->hw, E1000_RADV));
3241         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3242             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3243             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3244         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3245             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3246             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3247         device_printf(dev, "Num Tx descriptors avail = %d\n",
3248             sc->num_tx_desc_avail);
3249         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3250             sc->no_tx_desc_avail1);
3251         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3252             sc->no_tx_desc_avail2);
3253         device_printf(dev, "Std mbuf failed = %ld\n",
3254             sc->mbuf_alloc_failed);
3255         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3256             sc->rx_data[0].mbuf_cluster_failed);
3257         device_printf(dev, "Driver dropped packets = %ld\n",
3258             sc->dropped_pkts);
3259         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3260             sc->no_tx_dma_setup);
3261
3262         device_printf(dev, "TXCSUM try pullup = %lu\n",
3263             sc->tx_csum_try_pullup);
3264         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3265             sc->tx_csum_pullup1);
3266         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3267             sc->tx_csum_pullup1_failed);
3268         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3269             sc->tx_csum_pullup2);
3270         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3271             sc->tx_csum_pullup2_failed);
3272         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3273             sc->tx_csum_drop1);
3274         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3275             sc->tx_csum_drop2);
3276 }
3277
3278 static void
3279 emx_print_hw_stats(struct emx_softc *sc)
3280 {
3281         device_t dev = sc->dev;
3282
3283         device_printf(dev, "Excessive collisions = %lld\n",
3284             (long long)sc->stats.ecol);
3285 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3286         device_printf(dev, "Symbol errors = %lld\n",
3287             (long long)sc->stats.symerrs);
3288 #endif
3289         device_printf(dev, "Sequence errors = %lld\n",
3290             (long long)sc->stats.sec);
3291         device_printf(dev, "Defer count = %lld\n",
3292             (long long)sc->stats.dc);
3293         device_printf(dev, "Missed Packets = %lld\n",
3294             (long long)sc->stats.mpc);
3295         device_printf(dev, "Receive No Buffers = %lld\n",
3296             (long long)sc->stats.rnbc);
3297         /* RLEC is inaccurate on some hardware, calculate our own. */
3298         device_printf(dev, "Receive Length Errors = %lld\n",
3299             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3300         device_printf(dev, "Receive errors = %lld\n",
3301             (long long)sc->stats.rxerrc);
3302         device_printf(dev, "Crc errors = %lld\n",
3303             (long long)sc->stats.crcerrs);
3304         device_printf(dev, "Alignment errors = %lld\n",
3305             (long long)sc->stats.algnerrc);
3306         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3307             (long long)sc->stats.cexterr);
3308         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3309         device_printf(dev, "watchdog timeouts = %ld\n",
3310             sc->watchdog_events);
3311         device_printf(dev, "XON Rcvd = %lld\n",
3312             (long long)sc->stats.xonrxc);
3313         device_printf(dev, "XON Xmtd = %lld\n",
3314             (long long)sc->stats.xontxc);
3315         device_printf(dev, "XOFF Rcvd = %lld\n",
3316             (long long)sc->stats.xoffrxc);
3317         device_printf(dev, "XOFF Xmtd = %lld\n",
3318             (long long)sc->stats.xofftxc);
3319         device_printf(dev, "Good Packets Rcvd = %lld\n",
3320             (long long)sc->stats.gprc);
3321         device_printf(dev, "Good Packets Xmtd = %lld\n",
3322             (long long)sc->stats.gptc);
3323 }
3324
3325 static void
3326 emx_print_nvm_info(struct emx_softc *sc)
3327 {
3328         uint16_t eeprom_data;
3329         int i, j, row = 0;
3330
3331         /* Its a bit crude, but it gets the job done */
3332         kprintf("\nInterface EEPROM Dump:\n");
3333         kprintf("Offset\n0x0000  ");
3334         for (i = 0, j = 0; i < 32; i++, j++) {
3335                 if (j == 8) { /* Make the offset block */
3336                         j = 0; ++row;
3337                         kprintf("\n0x00%x0  ",row);
3338                 }
3339                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3340                 kprintf("%04x ", eeprom_data);
3341         }
3342         kprintf("\n");
3343 }
3344
3345 static int
3346 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3347 {
3348         struct emx_softc *sc;
3349         struct ifnet *ifp;
3350         int error, result;
3351
3352         result = -1;
3353         error = sysctl_handle_int(oidp, &result, 0, req);
3354         if (error || !req->newptr)
3355                 return (error);
3356
3357         sc = (struct emx_softc *)arg1;
3358         ifp = &sc->arpcom.ac_if;
3359
3360         ifnet_serialize_all(ifp);
3361
3362         if (result == 1)
3363                 emx_print_debug_info(sc);
3364
3365         /*
3366          * This value will cause a hex dump of the
3367          * first 32 16-bit words of the EEPROM to
3368          * the screen.
3369          */
3370         if (result == 2)
3371                 emx_print_nvm_info(sc);
3372
3373         ifnet_deserialize_all(ifp);
3374
3375         return (error);
3376 }
3377
3378 static int
3379 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3380 {
3381         int error, result;
3382
3383         result = -1;
3384         error = sysctl_handle_int(oidp, &result, 0, req);
3385         if (error || !req->newptr)
3386                 return (error);
3387
3388         if (result == 1) {
3389                 struct emx_softc *sc = (struct emx_softc *)arg1;
3390                 struct ifnet *ifp = &sc->arpcom.ac_if;
3391
3392                 ifnet_serialize_all(ifp);
3393                 emx_print_hw_stats(sc);
3394                 ifnet_deserialize_all(ifp);
3395         }
3396         return (error);
3397 }
3398
3399 static void
3400 emx_add_sysctl(struct emx_softc *sc)
3401 {
3402 #ifdef EMX_RSS_DEBUG
3403         char rx_pkt[32];
3404         int i;
3405 #endif
3406
3407         sysctl_ctx_init(&sc->sysctl_ctx);
3408         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3409                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3410                                 device_get_nameunit(sc->dev),
3411                                 CTLFLAG_RD, 0, "");
3412         if (sc->sysctl_tree == NULL) {
3413                 device_printf(sc->dev, "can't add sysctl node\n");
3414                 return;
3415         }
3416
3417         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3418                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3419                         emx_sysctl_debug_info, "I", "Debug Information");
3420
3421         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3422                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3423                         emx_sysctl_stats, "I", "Statistics");
3424
3425         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3426                        OID_AUTO, "rxd", CTLFLAG_RD,
3427                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3428         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3429                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3430
3431         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3432                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3433                         sc, 0, emx_sysctl_int_throttle, "I",
3434                         "interrupt throttling rate");
3435         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3436                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3437                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3438                         "# segments per TX interrupt");
3439
3440         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3441                        OID_AUTO, "rx_ring_inuse", CTLFLAG_RD,
3442                        &sc->rx_ring_inuse, 0, "RX ring in use");
3443
3444 #ifdef EMX_RSS_DEBUG
3445         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3446                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3447                        0, "RSS debug level");
3448         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3449                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3450                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3451                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3452                                 rx_pkt, CTLFLAG_RW,
3453                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3454         }
3455 #endif
3456 }
3457
3458 static int
3459 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3460 {
3461         struct emx_softc *sc = (void *)arg1;
3462         struct ifnet *ifp = &sc->arpcom.ac_if;
3463         int error, throttle;
3464
3465         throttle = sc->int_throttle_ceil;
3466         error = sysctl_handle_int(oidp, &throttle, 0, req);
3467         if (error || req->newptr == NULL)
3468                 return error;
3469         if (throttle < 0 || throttle > 1000000000 / 256)
3470                 return EINVAL;
3471
3472         if (throttle) {
3473                 /*
3474                  * Set the interrupt throttling rate in 256ns increments,
3475                  * recalculate sysctl value assignment to get exact frequency.
3476                  */
3477                 throttle = 1000000000 / 256 / throttle;
3478
3479                 /* Upper 16bits of ITR is reserved and should be zero */
3480                 if (throttle & 0xffff0000)
3481                         return EINVAL;
3482         }
3483
3484         ifnet_serialize_all(ifp);
3485
3486         if (throttle)
3487                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3488         else
3489                 sc->int_throttle_ceil = 0;
3490
3491         if (ifp->if_flags & IFF_RUNNING)
3492                 emx_set_itr(sc, throttle);
3493
3494         ifnet_deserialize_all(ifp);
3495
3496         if (bootverbose) {
3497                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3498                           sc->int_throttle_ceil);
3499         }
3500         return 0;
3501 }
3502
3503 static int
3504 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3505 {
3506         struct emx_softc *sc = (void *)arg1;
3507         struct ifnet *ifp = &sc->arpcom.ac_if;
3508         int error, segs;
3509
3510         segs = sc->tx_int_nsegs;
3511         error = sysctl_handle_int(oidp, &segs, 0, req);
3512         if (error || req->newptr == NULL)
3513                 return error;
3514         if (segs <= 0)
3515                 return EINVAL;
3516
3517         ifnet_serialize_all(ifp);
3518
3519         /*
3520          * Don't allow int_tx_nsegs to become:
3521          * o  Less the oact_tx_desc
3522          * o  Too large that no TX desc will cause TX interrupt to
3523          *    be generated (OACTIVE will never recover)
3524          * o  Too small that will cause tx_dd[] overflow
3525          */
3526         if (segs < sc->oact_tx_desc ||
3527             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3528             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3529                 error = EINVAL;
3530         } else {
3531                 error = 0;
3532                 sc->tx_int_nsegs = segs;
3533         }
3534
3535         ifnet_deserialize_all(ifp);
3536
3537         return error;
3538 }
3539
3540 static int
3541 emx_dma_alloc(struct emx_softc *sc)
3542 {
3543         int error, i;
3544
3545         /*
3546          * Create top level busdma tag
3547          */
3548         error = bus_dma_tag_create(NULL, 1, 0,
3549                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3550                         NULL, NULL,
3551                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3552                         0, &sc->parent_dtag);
3553         if (error) {
3554                 device_printf(sc->dev, "could not create top level DMA tag\n");
3555                 return error;
3556         }
3557
3558         /*
3559          * Allocate transmit descriptors ring and buffers
3560          */
3561         error = emx_create_tx_ring(sc);
3562         if (error) {
3563                 device_printf(sc->dev, "Could not setup transmit structures\n");
3564                 return error;
3565         }
3566
3567         /*
3568          * Allocate receive descriptors ring and buffers
3569          */
3570         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3571                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3572                 if (error) {
3573                         device_printf(sc->dev,
3574                             "Could not setup receive structures\n");
3575                         return error;
3576                 }
3577         }
3578         return 0;
3579 }
3580
3581 static void
3582 emx_dma_free(struct emx_softc *sc)
3583 {
3584         int i;
3585
3586         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3587
3588         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3589                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3590                                     sc->rx_data[i].num_rx_desc);
3591         }
3592
3593         /* Free top level busdma tag */
3594         if (sc->parent_dtag != NULL)
3595                 bus_dma_tag_destroy(sc->parent_dtag);
3596 }
3597
3598 static void
3599 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3600 {
3601         struct emx_softc *sc = ifp->if_softc;
3602
3603         switch (slz) {
3604         case IFNET_SERIALIZE_ALL:
3605                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3606                 break;
3607
3608         case IFNET_SERIALIZE_MAIN:
3609                 lwkt_serialize_enter(&sc->main_serialize);
3610                 break;
3611
3612         case IFNET_SERIALIZE_TX:
3613                 lwkt_serialize_enter(&sc->tx_serialize);
3614                 break;
3615
3616         case IFNET_SERIALIZE_RX(0):
3617                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3618                 break;
3619
3620         case IFNET_SERIALIZE_RX(1):
3621                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3622                 break;
3623
3624         default:
3625                 panic("%s unsupported serialize type\n", ifp->if_xname);
3626         }
3627 }
3628
3629 static void
3630 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3631 {
3632         struct emx_softc *sc = ifp->if_softc;
3633
3634         switch (slz) {
3635         case IFNET_SERIALIZE_ALL:
3636                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3637                 break;
3638
3639         case IFNET_SERIALIZE_MAIN:
3640                 lwkt_serialize_exit(&sc->main_serialize);
3641                 break;
3642
3643         case IFNET_SERIALIZE_TX:
3644                 lwkt_serialize_exit(&sc->tx_serialize);
3645                 break;
3646
3647         case IFNET_SERIALIZE_RX(0):
3648                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3649                 break;
3650
3651         case IFNET_SERIALIZE_RX(1):
3652                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3653                 break;
3654
3655         default:
3656                 panic("%s unsupported serialize type\n", ifp->if_xname);
3657         }
3658 }
3659
3660 static int
3661 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3662 {
3663         struct emx_softc *sc = ifp->if_softc;
3664
3665         switch (slz) {
3666         case IFNET_SERIALIZE_ALL:
3667                 return lwkt_serialize_array_try(sc->serializes,
3668                                                 EMX_NSERIALIZE, 0);
3669
3670         case IFNET_SERIALIZE_MAIN:
3671                 return lwkt_serialize_try(&sc->main_serialize);
3672
3673         case IFNET_SERIALIZE_TX:
3674                 return lwkt_serialize_try(&sc->tx_serialize);
3675
3676         case IFNET_SERIALIZE_RX(0):
3677                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3678
3679         case IFNET_SERIALIZE_RX(1):
3680                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3681
3682         default:
3683                 panic("%s unsupported serialize type\n", ifp->if_xname);
3684         }
3685 }
3686
3687 static void
3688 emx_serialize_skipmain(struct emx_softc *sc)
3689 {
3690         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3691 }
3692
3693 static void
3694 emx_deserialize_skipmain(struct emx_softc *sc)
3695 {
3696         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3697 }
3698
3699 #ifdef INVARIANTS
3700
3701 static void
3702 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3703                      boolean_t serialized)
3704 {
3705         struct emx_softc *sc = ifp->if_softc;
3706         int i;
3707
3708         switch (slz) {
3709         case IFNET_SERIALIZE_ALL:
3710                 if (serialized) {
3711                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3712                                 ASSERT_SERIALIZED(sc->serializes[i]);
3713                 } else {
3714                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3715                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3716                 }
3717                 break;
3718
3719         case IFNET_SERIALIZE_MAIN:
3720                 if (serialized)
3721                         ASSERT_SERIALIZED(&sc->main_serialize);
3722                 else
3723                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3724                 break;
3725
3726         case IFNET_SERIALIZE_TX:
3727                 if (serialized)
3728                         ASSERT_SERIALIZED(&sc->tx_serialize);
3729                 else
3730                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3731                 break;
3732
3733         case IFNET_SERIALIZE_RX(0):
3734                 if (serialized)
3735                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3736                 else
3737                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3738                 break;
3739
3740         case IFNET_SERIALIZE_RX(1):
3741                 if (serialized)
3742                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3743                 else
3744                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3745                 break;
3746
3747         default:
3748                 panic("%s unsupported serialize type\n", ifp->if_xname);
3749         }
3750 }
3751
3752 #endif  /* INVARIANTS */
3753
3754 #ifdef IFPOLL_ENABLE
3755
3756 static void
3757 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3758 {
3759         struct emx_softc *sc = ifp->if_softc;
3760         uint32_t reg_icr;
3761
3762         ASSERT_SERIALIZED(&sc->main_serialize);
3763
3764         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3765         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3766                 emx_serialize_skipmain(sc);
3767
3768                 callout_stop(&sc->timer);
3769                 sc->hw.mac.get_link_status = 1;
3770                 emx_update_link_status(sc);
3771                 callout_reset(&sc->timer, hz, emx_timer, sc);
3772
3773                 emx_deserialize_skipmain(sc);
3774         }
3775 }
3776
3777 static void
3778 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3779 {
3780         struct emx_softc *sc = ifp->if_softc;
3781
3782         ASSERT_SERIALIZED(&sc->tx_serialize);
3783
3784         emx_txeof(sc);
3785         if (!ifq_is_empty(&ifp->if_snd))
3786                 if_devstart(ifp);
3787 }
3788
3789 static void
3790 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3791 {
3792         struct emx_softc *sc = ifp->if_softc;
3793         struct emx_rxdata *rdata = arg;
3794
3795         ASSERT_SERIALIZED(&rdata->rx_serialize);
3796
3797         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3798 }
3799
3800 static void
3801 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3802 {
3803         struct emx_softc *sc = ifp->if_softc;
3804
3805         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3806
3807         if (info) {
3808                 int i;
3809
3810                 info->ifpi_status.status_func = emx_qpoll_status;
3811                 info->ifpi_status.serializer = &sc->main_serialize;
3812
3813                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3814                 info->ifpi_tx[0].arg = NULL;
3815                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3816
3817                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3818                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3819                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3820                         info->ifpi_rx[i].serializer =
3821                                 &sc->rx_data[i].rx_serialize;
3822                 }
3823
3824                 if (ifp->if_flags & IFF_RUNNING)
3825                         emx_disable_intr(sc);
3826         } else if (ifp->if_flags & IFF_RUNNING) {
3827                 emx_enable_intr(sc);
3828         }
3829 }
3830
3831 #endif  /* IFPOLL_ENABLE */
3832
3833 static void
3834 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3835 {
3836         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3837         if (sc->hw.mac.type == e1000_82574) {
3838                 int i;
3839
3840                 /*
3841                  * When using MSIX interrupts we need to
3842                  * throttle using the EITR register
3843                  */
3844                 for (i = 0; i < 4; ++i)
3845                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3846         }
3847 }
3848
3849 /*
3850  * Disable the L0s, 82574L Errata #20
3851  */
3852 static void
3853 emx_disable_aspm(struct emx_softc *sc)
3854 {
3855         uint16_t link_cap, link_ctrl;
3856         uint8_t pcie_ptr, reg;
3857         device_t dev = sc->dev;
3858
3859         switch (sc->hw.mac.type) {
3860         case e1000_82573:
3861         case e1000_82574:
3862                 break;
3863
3864         default:
3865                 return;
3866         }
3867
3868         pcie_ptr = pci_get_pciecap_ptr(dev);
3869         if (pcie_ptr == 0)
3870                 return;
3871
3872         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
3873         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
3874                 return;
3875
3876         if (bootverbose)
3877                 if_printf(&sc->arpcom.ac_if, "disable L0s\n");
3878
3879         reg = pcie_ptr + PCIER_LINKCTRL;
3880         link_ctrl = pci_read_config(dev, reg, 2);
3881         link_ctrl &= ~PCIEM_LNKCTL_ASPM_L0S;
3882         pci_write_config(dev, reg, link_ctrl, 2);
3883 }