drivers/gpu/drm/msm/disp/dpu1/dpu_hw_interrupts.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /* Copyright (c) 2016-2018, The Linux Foundation. All rights reserved.
   3  */
   4
   5 #ifndef _DPU_HW_INTERRUPTS_H
   6 #define _DPU_HW_INTERRUPTS_H
   7
   8 #include <linux/types.h>
   9
  10 #include "dpu_hwio.h"
  11 #include "dpu_hw_catalog.h"
  12 #include "dpu_hw_util.h"
  13 #include "dpu_hw_mdss.h"
  14
  15 /* When making changes be sure to sync with dpu_intr_set */
  16 enum dpu_hw_intr_reg {
  17         MDP_SSPP_TOP0_INTR,
  18         MDP_SSPP_TOP0_INTR2,
  19         MDP_SSPP_TOP0_HIST_INTR,
  20         /* All MDP_INTFn_INTR should come sequentially */
  21         MDP_INTF0_INTR,
  22         MDP_INTF1_INTR,
  23         MDP_INTF2_INTR,
  24         MDP_INTF3_INTR,
  25         MDP_INTF4_INTR,
  26         MDP_INTF5_INTR,
  27         MDP_INTF6_INTR,
  28         MDP_INTF7_INTR,
  29         MDP_INTF8_INTR,
  30         MDP_INTF1_TEAR_INTR,
  31         MDP_INTF2_TEAR_INTR,
  32         MDP_AD4_0_INTR,
  33         MDP_AD4_1_INTR,
  34         MDP_INTR_MAX,
  35 };
  36
  37 #define MDP_INTFn_INTR(intf)    (MDP_INTF0_INTR + (intf - INTF_0))
  38
  39 #define DPU_IRQ_IDX(reg_idx, offset)    (reg_idx * 32 + offset)
  40
  41 /**
  42  * struct dpu_hw_intr: hw interrupts handling data structure
  43  * @hw:               virtual address mapping
  44  * @ops:              function pointer mapping for IRQ handling
  45  * @cache_irq_mask:   array of IRQ enable masks reg storage created during init
  46  * @save_irq_status:  array of IRQ status reg storage created during init
  47  * @total_irqs: total number of irq_idx mapped in the hw_interrupts
  48  * @irq_lock:         spinlock for accessing IRQ resources
  49  * @irq_cb_tbl:       array of IRQ callbacks
  50  */
  51 struct dpu_hw_intr {
  52         struct dpu_hw_blk_reg_map hw;
  53         u32 cache_irq_mask[MDP_INTR_MAX];
  54         u32 *save_irq_status;
  55         u32 total_irqs;
  56         spinlock_t irq_lock;
  57         unsigned long irq_mask;
  58         const struct dpu_intr_reg *intr_set;
  59
  60         struct {
  61                 void (*cb)(void *arg, int irq_idx);
  62                 void *arg;
  63                 atomic_t count;
  64         } irq_tbl[] __counted_by(total_irqs);
  65 };
  66
  67 /**
  68  * dpu_hw_intr_init(): Initializes the interrupts hw object
  69  * @addr: mapped register io address of MDP
  70  * @m:    pointer to MDSS catalog data
  71  */
  72 struct dpu_hw_intr *dpu_hw_intr_init(void __iomem *addr,
  73                 const struct dpu_mdss_cfg *m);
  74
  75 /**
  76  * dpu_hw_intr_destroy(): Cleanup interrutps hw object
  77  * @intr: pointer to interrupts hw object
  78  */
  79 void dpu_hw_intr_destroy(struct dpu_hw_intr *intr);
  80 #endif