sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 /*
 164  * this code MUST be enabled here and in mpboot.s.
 165  * it follows the very early stages of AP boot by placing values in CMOS ram.
 166  * it NORMALLY will never be needed and thus the primitive method for enabling.
 167  *
 168  */
 169 #if defined(CHECK_POINTS)
 170 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 171 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 172
 173 #define CHECK_INIT(D);                          \
 174         CHECK_WRITE(0x34, (D));                 \
 175         CHECK_WRITE(0x35, (D));                 \
 176         CHECK_WRITE(0x36, (D));                 \
 177         CHECK_WRITE(0x37, (D));                 \
 178         CHECK_WRITE(0x38, (D));                 \
 179         CHECK_WRITE(0x39, (D));
 180
 181 #define CHECK_PRINT(S);                         \
 182         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 183            (S),                                 \
 184            CHECK_READ(0x34),                    \
 185            CHECK_READ(0x35),                    \
 186            CHECK_READ(0x36),                    \
 187            CHECK_READ(0x37),                    \
 188            CHECK_READ(0x38),                    \
 189            CHECK_READ(0x39));
 190
 191 #else                           /* CHECK_POINTS */
 192
 193 #define CHECK_INIT(D)
 194 #define CHECK_PRINT(S)
 195
 196 #endif                          /* CHECK_POINTS */
 197
 198 /*
 199  * Values to send to the POST hardware.
 200  */
 201 #define MP_BOOTADDRESS_POST     0x10
 202 #define MP_PROBE_POST           0x11
 203 #define MPTABLE_PASS1_POST      0x12
 204
 205 #define MP_START_POST           0x13
 206 #define MP_ENABLE_POST          0x14
 207 #define MPTABLE_PASS2_POST      0x15
 208
 209 #define START_ALL_APS_POST      0x16
 210 #define INSTALL_AP_TRAMP_POST   0x17
 211 #define START_AP_POST           0x18
 212
 213 #define MP_ANNOUNCE_POST        0x19
 214
 215 static int need_hyperthreading_fixup;
 216 static u_int logical_cpus;
 217 u_int   logical_cpus_mask;
 218
 219 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 220 int     current_postcode;
 221
 222 /** XXX FIXME: what system files declare these??? */
 223 extern struct region_descriptor r_gdt, r_idt;
 224
 225 int     bsp_apic_ready = 0;     /* flags useability of BSP apic */
 226 int     mp_naps;                /* # of Applications processors */
 227 int     mp_nbusses;             /* # of busses */
 228 #ifdef APIC_IO
 229 int     mp_napics;              /* # of IO APICs */
 230 #endif
 231 int     boot_cpu_id;            /* designated BSP */
 232 vm_offset_t cpu_apic_address;
 233 #ifdef APIC_IO
 234 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 235 u_int32_t *io_apic_versions;
 236 #endif
 237 extern  int nkpt;
 238
 239 u_int32_t cpu_apic_versions[MAXCPU];
 240 int64_t tsc0_offset;
 241 extern int64_t tsc_offsets[];
 242
 243 extern u_long ebda_addr;
 244
 245 #ifdef APIC_IO
 246 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 247 #endif
 248
 249 /*
 250  * APIC ID logical/physical mapping structures.
 251  * We oversize these to simplify boot-time config.
 252  */
 253 int     cpu_num_to_apic_id[NAPICID];
 254 #ifdef APIC_IO
 255 int     io_num_to_apic_id[NAPICID];
 256 #endif
 257 int     apic_id_to_logical[NAPICID];
 258
 259 /* AP uses this during bootstrap.  Do not staticize.  */
 260 char *bootSTK;
 261 static int bootAP;
 262
 263 /*
 264  * SMP page table page.  Setup by locore to point to a page table
 265  * page from which we allocate per-cpu privatespace areas io_apics,
 266  * and so forth.
 267  */
 268
 269 #define IO_MAPPING_START_INDEX  \
 270                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 271
 272 extern pt_entry_t *SMPpt;
 273
 274 struct pcb stoppcbs[MAXCPU];
 275
 276 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 277
 278 /*
 279  * Local data and functions.
 280  */
 281
 282 static u_int    boot_address;
 283 static u_int    base_memory;
 284 static int      mp_finish;
 285
 286 static mpfps_t  mpfps;
 287 static long     search_for_sig(u_int32_t target, int count);
 288 static void     mp_enable(u_int boot_addr);
 289
 290 static void     mptable_hyperthread_fixup(u_int id_mask);
 291 static void     mptable_pass1(void);
 292 static int      mptable_pass2(void);
 293 static void     default_mp_table(int type);
 294 static void     fix_mp_table(void);
 295 #ifdef APIC_IO
 296 static void     setup_apic_irq_mapping(void);
 297 static int      apic_int_is_bus_type(int intr, int bus_type);
 298 #endif
 299 static int      start_all_aps(u_int boot_addr);
 300 #if 0
 301 static void     install_ap_tramp(u_int boot_addr);
 302 #endif
 303 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 304 static int      smitest(void);
 305
 306 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 307 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 308 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 309 static u_int    bootMP_size;
 310
 311 /*
 312  * Calculate usable address in base memory for AP trampoline code.
 313  */
 314 u_int
 315 mp_bootaddress(u_int basemem)
 316 {
 317         POSTCODE(MP_BOOTADDRESS_POST);
 318
 319         base_memory = basemem;
 320
 321         bootMP_size = mptramp_end - mptramp_start;
 322         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 323         if (((basemem * 1024) - boot_address) < bootMP_size)
 324                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 325         /* 3 levels of page table pages */
 326         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 327
 328         return mptramp_pagetables;
 329 }
 330
 331
 332 /*
 333  * Look for an Intel MP spec table (ie, SMP capable hardware).
 334  */
 335 int
 336 mp_probe(void)
 337 {
 338         long    x;
 339         u_long  segment;
 340         u_int32_t target;
 341
 342         /*
 343          * Make sure our SMPpt[] page table is big enough to hold all the
 344          * mappings we need.
 345          */
 346         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 347
 348         POSTCODE(MP_PROBE_POST);
 349
 350         /* see if EBDA exists */
 351         if (ebda_addr != 0) {
 352                 /* search first 1K of EBDA */
 353                 target = (u_int32_t)ebda_addr;
 354                 if ((x = search_for_sig(target, 1024 / 4)) != -1L)
 355                         goto found;
 356         } else {
 357                 /* last 1K of base memory, effective 'top of base' passed in */
 358                 target = (u_int32_t) (base_memory - 0x400);
 359                 if ((x = search_for_sig(target, 1024 / 4)) != -1L)
 360                         goto found;
 361         }
 362
 363         /* search the BIOS */
 364         target = (u_int32_t) BIOS_BASE;
 365         if ((x = search_for_sig(target, BIOS_COUNT)) != -1L)
 366                 goto found;
 367
 368         /* nothing found */
 369         mpfps = (mpfps_t)0;
 370         return 0;
 371
 372 found:
 373         mpfps = (mpfps_t)x;
 374
 375         return 1;
 376 }
 377
 378
 379 /*
 380  * Startup the SMP processors.
 381  */
 382 void
 383 mp_start(void)
 384 {
 385         POSTCODE(MP_START_POST);
 386         mp_enable(boot_address);
 387 }
 388
 389
 390 /*
 391  * Print various information about the SMP system hardware and setup.
 392  */
 393 void
 394 mp_announce(void)
 395 {
 396         int     x;
 397
 398         POSTCODE(MP_ANNOUNCE_POST);
 399
 400         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 401         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 402         kprintf(", version: 0x%08x", cpu_apic_versions[0]);
 403         kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 404         for (x = 1; x <= mp_naps; ++x) {
 405                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 406                 kprintf(", version: 0x%08x", cpu_apic_versions[x]);
 407                 kprintf(", at 0x%08jx\n", (intmax_t)cpu_apic_address);
 408         }
 409
 410 #if defined(APIC_IO)
 411         for (x = 0; x < mp_napics; ++x) {
 412                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 413                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 414                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 415         }
 416 #else
 417         kprintf(" Warning: APIC I/O disabled\n");
 418 #endif  /* APIC_IO */
 419 }
 420
 421 /*
 422  * AP cpu's call this to sync up protected mode.
 423  *
 424  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 425  */
 426 void
 427 init_secondary(void)
 428 {
 429         int     gsel_tss;
 430         int     x, myid = bootAP;
 431         u_int64_t msr, cr0;
 432         struct mdglobaldata *md;
 433         struct privatespace *ps;
 434
 435         ps = &CPU_prvspace[myid];
 436
 437         gdt_segs[GPROC0_SEL].ssd_base =
 438                 (long) &ps->mdglobaldata.gd_common_tss;
 439         ps->mdglobaldata.mi.gd_prvspace = ps;
 440
 441         /* We fill the 32-bit segment descriptors */
 442         for (x = 0; x < NGDT; x++) {
 443                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 444                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 445         }
 446         /* And now a 64-bit one */
 447         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 448             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 449
 450         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 451         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 452         lgdt(&r_gdt);                   /* does magic intra-segment return */
 453
 454         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 455         wrmsr(MSR_FSBASE, 0);           /* User value */
 456         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 457         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 458
 459         lidt(&r_idt);
 460
 461 #if 0
 462         lldt(_default_ldt);
 463         mdcpu->gd_currentldt = _default_ldt;
 464 #endif
 465
 466         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 467         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 468
 469         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 470
 471         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 472 #if 0 /* JG XXX */
 473         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 474 #endif
 475         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 476         md->gd_common_tssd = *md->gd_tss_gdt;
 477 #if 0 /* JG XXX */
 478         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 479 #endif
 480         ltr(gsel_tss);
 481
 482         /*
 483          * Set to a known state:
 484          * Set by mpboot.s: CR0_PG, CR0_PE
 485          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 486          */
 487         cr0 = rcr0();
 488         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 489         load_cr0(cr0);
 490
 491         /* Set up the fast syscall stuff */
 492         msr = rdmsr(MSR_EFER) | EFER_SCE;
 493         wrmsr(MSR_EFER, msr);
 494         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 495         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 496         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 497               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 498         wrmsr(MSR_STAR, msr);
 499         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 500
 501         pmap_set_opt();         /* PSE/4MB pages, etc */
 502 #if JGXXX
 503         /* Initialize the PAT MSR. */
 504         pmap_init_pat();
 505 #endif
 506
 507         /* set up CPU registers and state */
 508         cpu_setregs();
 509
 510         /* set up SSE/NX registers */
 511         initializecpu();
 512
 513         /* set up FPU state on the AP */
 514         npxinit(__INITIAL_NPXCW__);
 515
 516         /* disable the APIC, just to be SURE */
 517         lapic->svr &= ~APIC_SVR_ENABLE;
 518
 519         /* data returned to BSP */
 520         cpu_apic_versions[0] = lapic->version;
 521 }
 522
 523 /*******************************************************************
 524  * local functions and data
 525  */
 526
 527 /*
 528  * start the SMP system
 529  */
 530 static void
 531 mp_enable(u_int boot_addr)
 532 {
 533         int     x;
 534 #if defined(APIC_IO)
 535         int     apic;
 536         u_int   ux;
 537 #endif  /* APIC_IO */
 538
 539         POSTCODE(MP_ENABLE_POST);
 540
 541 #if 0 /* JGXXX */
 542         /* turn on 4MB of V == P addressing so we can get to MP table */
 543         *(int *)PTD = PG_V | PG_RW | ((uintptr_t)(void *)KPTphys & PG_FRAME);
 544         cpu_invltlb();
 545 #endif
 546
 547         /*
 548          * We can safely map physical memory into SMPpt after
 549          * mptable_pass1() completes.
 550          */
 551         mptable_pass1();
 552
 553         if (cpu_apic_address == 0)
 554                 panic("mp_enable: no local apic!");
 555
 556         /* examine the MP table for needed info, uses physical addresses */
 557         x = mptable_pass2();
 558
 559 #if 0 /* JGXXX */
 560         *(int *)PTD = 0;
 561         cpu_invltlb();
 562 #endif /* 0 JGXXX */
 563
 564         /* can't process default configs till the CPU APIC is pmapped */
 565         if (x)
 566                 default_mp_table(x);
 567
 568         /* post scan cleanup */
 569         fix_mp_table();
 570
 571 #if defined(APIC_IO)
 572
 573         setup_apic_irq_mapping();
 574
 575         /* fill the LOGICAL io_apic_versions table */
 576         for (apic = 0; apic < mp_napics; ++apic) {
 577                 ux = io_apic_read(apic, IOAPIC_VER);
 578                 io_apic_versions[apic] = ux;
 579                 io_apic_set_id(apic, IO_TO_ID(apic));
 580         }
 581
 582         /* program each IO APIC in the system */
 583         for (apic = 0; apic < mp_napics; ++apic)
 584                 if (io_apic_setup(apic) < 0)
 585                         panic("IO APIC setup failure");
 586
 587 #endif  /* APIC_IO */
 588
 589         /*
 590          * These are required for SMP operation
 591          */
 592
 593         /* install a 'Spurious INTerrupt' vector */
 594         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 595                SDT_SYSIGT, SEL_KPL, 0);
 596
 597         /* install an inter-CPU IPI for TLB invalidation */
 598         setidt(XINVLTLB_OFFSET, Xinvltlb,
 599                SDT_SYSIGT, SEL_KPL, 0);
 600
 601         /* install an inter-CPU IPI for IPIQ messaging */
 602         setidt(XIPIQ_OFFSET, Xipiq,
 603                SDT_SYSIGT, SEL_KPL, 0);
 604
 605         /* install a timer vector */
 606         setidt(XTIMER_OFFSET, Xtimer,
 607                SDT_SYSIGT, SEL_KPL, 0);
 608
 609         /* install an inter-CPU IPI for CPU stop/restart */
 610         setidt(XCPUSTOP_OFFSET, Xcpustop,
 611                SDT_SYSIGT, SEL_KPL, 0);
 612
 613         /* start each Application Processor */
 614         start_all_aps(boot_addr);
 615 }
 616
 617
 618 /*
 619  * look for the MP spec signature
 620  */
 621
 622 /* string defined by the Intel MP Spec as identifying the MP table */
 623 #define MP_SIG          0x5f504d5f      /* _MP_ */
 624 #define NEXT(X)         ((X) += 4)
 625 static long
 626 search_for_sig(u_int32_t target, int count)
 627 {
 628         int     x;
 629         u_int32_t *addr = (u_int32_t *) (KERNBASE + target);
 630
 631         for (x = 0; x < count; NEXT(x))
 632                 if (addr[x] == MP_SIG)
 633                         /* make array index a byte index */
 634                         return (long)(&addr[x]);
 635
 636         return -1;
 637 }
 638
 639
 640 static basetable_entry basetable_entry_types[] =
 641 {
 642         {0, 20, "Processor"},
 643         {1, 8, "Bus"},
 644         {2, 8, "I/O APIC"},
 645         {3, 8, "I/O INT"},
 646         {4, 8, "Local INT"}
 647 };
 648
 649 typedef struct BUSDATA {
 650         u_char  bus_id;
 651         enum busTypes bus_type;
 652 }       bus_datum;
 653
 654 typedef struct INTDATA {
 655         u_char  int_type;
 656         u_short int_flags;
 657         u_char  src_bus_id;
 658         u_char  src_bus_irq;
 659         u_char  dst_apic_id;
 660         u_char  dst_apic_int;
 661         u_char  int_vector;
 662 }       io_int, local_int;
 663
 664 typedef struct BUSTYPENAME {
 665         u_char  type;
 666         char    name[7];
 667 }       bus_type_name;
 668
 669 static bus_type_name bus_type_table[] =
 670 {
 671         {CBUS, "CBUS"},
 672         {CBUSII, "CBUSII"},
 673         {EISA, "EISA"},
 674         {MCA, "MCA"},
 675         {UNKNOWN_BUSTYPE, "---"},
 676         {ISA, "ISA"},
 677         {MCA, "MCA"},
 678         {UNKNOWN_BUSTYPE, "---"},
 679         {UNKNOWN_BUSTYPE, "---"},
 680         {UNKNOWN_BUSTYPE, "---"},
 681         {UNKNOWN_BUSTYPE, "---"},
 682         {UNKNOWN_BUSTYPE, "---"},
 683         {PCI, "PCI"},
 684         {UNKNOWN_BUSTYPE, "---"},
 685         {UNKNOWN_BUSTYPE, "---"},
 686         {UNKNOWN_BUSTYPE, "---"},
 687         {UNKNOWN_BUSTYPE, "---"},
 688         {XPRESS, "XPRESS"},
 689         {UNKNOWN_BUSTYPE, "---"}
 690 };
 691 /* from MP spec v1.4, table 5-1 */
 692 static int default_data[7][5] =
 693 {
 694 /*   nbus, id0, type0, id1, type1 */
 695         {1, 0, ISA, 255, 255},
 696         {1, 0, EISA, 255, 255},
 697         {1, 0, EISA, 255, 255},
 698         {1, 0, MCA, 255, 255},
 699         {2, 0, ISA, 1, PCI},
 700         {2, 0, EISA, 1, PCI},
 701         {2, 0, MCA, 1, PCI}
 702 };
 703
 704
 705 /* the bus data */
 706 static bus_datum *bus_data;
 707
 708 #ifdef APIC_IO
 709 /* the IO INT data, one entry per possible APIC INTerrupt */
 710 static io_int  *io_apic_ints;
 711 static int nintrs;
 712 #endif
 713
 714 static int processor_entry      (proc_entry_ptr entry, int cpu);
 715 static int bus_entry            (bus_entry_ptr entry, int bus);
 716 #ifdef APIC_IO
 717 static int io_apic_entry        (io_apic_entry_ptr entry, int apic);
 718 static int int_entry            (int_entry_ptr entry, int intr);
 719 #endif
 720 static int lookup_bus_type      (char *name);
 721
 722
 723 /*
 724  * 1st pass on motherboard's Intel MP specification table.
 725  *
 726  * initializes:
 727  *      ncpus = 1
 728  *
 729  * determines:
 730  *      cpu_apic_address (common to all CPUs)
 731  *      io_apic_address[N]
 732  *      mp_naps
 733  *      mp_nbusses
 734  *      mp_napics
 735  *      nintrs
 736  */
 737 static void
 738 mptable_pass1(void)
 739 {
 740 #ifdef APIC_IO
 741         int     x;
 742 #endif
 743         mpcth_t cth;
 744         int     totalSize;
 745         void*   position;
 746         int     count;
 747         int     type;
 748         u_int   id_mask;
 749
 750         POSTCODE(MPTABLE_PASS1_POST);
 751
 752         if (mpfps == NULL)
 753                 panic("mptable_pass1: MP float pointer is not found\n");
 754
 755 #ifdef APIC_IO
 756         /* clear various tables */
 757         for (x = 0; x < NAPICID; ++x) {
 758                 io_apic_address[x] = ~0;        /* IO APIC address table */
 759         }
 760 #endif
 761
 762         /* init everything to empty */
 763         mp_naps = 0;
 764         mp_nbusses = 0;
 765 #ifdef APIC_IO
 766         mp_napics = 0;
 767         nintrs = 0;
 768 #endif
 769         id_mask = 0;
 770
 771         /* check for use of 'default' configuration */
 772         if (mpfps->mpfb1 != 0) {
 773                 /* use default addresses */
 774                 cpu_apic_address = DEFAULT_APIC_BASE;
 775 #ifdef APIC_IO
 776                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 777 #endif
 778
 779                 /* fill in with defaults */
 780                 mp_naps = 2;            /* includes BSP */
 781                 mp_nbusses = default_data[mpfps->mpfb1 - 1][0];
 782 #if defined(APIC_IO)
 783                 mp_napics = 1;
 784                 nintrs = 16;
 785 #endif  /* APIC_IO */
 786         }
 787         else {
 788                 if (mpfps->pap == 0)
 789                         panic("MP Configuration Table Header MISSING!");
 790                 cth = (void *)PHYS_TO_DMAP(mpfps->pap);
 791
 792                 cpu_apic_address = (vm_offset_t) cth->apic_address;
 793
 794                 /* walk the table, recording info of interest */
 795                 totalSize = cth->base_table_length - sizeof(struct MPCTH);
 796                 position = (u_char *) cth + sizeof(struct MPCTH);
 797                 count = cth->entry_count;
 798
 799                 while (count--) {
 800                         switch (type = *(u_char *) position) {
 801                         case 0: /* processor_entry */
 802                                 if (((proc_entry_ptr)position)->cpu_flags
 803                                     & PROCENTRY_FLAG_EN) {
 804                                         ++mp_naps;
 805                                         id_mask |= 1 <<
 806                                             ((proc_entry_ptr)position)->apic_id;
 807                                 }
 808                                 break;
 809                         case 1: /* bus_entry */
 810                                 ++mp_nbusses;
 811                                 break;
 812                         case 2: /* io_apic_entry */
 813 #ifdef APIC_IO
 814                                 if (((io_apic_entry_ptr)position)->apic_flags
 815                                         & IOAPICENTRY_FLAG_EN)
 816                                         io_apic_address[mp_napics++] =
 817                                             (vm_offset_t)((io_apic_entry_ptr)
 818                                                 position)->apic_address;
 819 #endif
 820                                 break;
 821                         case 3: /* int_entry */
 822 #ifdef APIC_IO
 823                                 ++nintrs;
 824 #endif
 825                                 break;
 826                         case 4: /* int_entry */
 827                                 break;
 828                         default:
 829                                 panic("mpfps Base Table HOSED!");
 830                                 /* NOTREACHED */
 831                         }
 832
 833                         totalSize -= basetable_entry_types[type].length;
 834                         position = (uint8_t *)position +
 835                             basetable_entry_types[type].length;
 836                 }
 837         }
 838
 839         /* qualify the numbers */
 840         if (mp_naps > MAXCPU) {
 841                 kprintf("Warning: only using %d of %d available CPUs!\n",
 842                         MAXCPU, mp_naps);
 843                 mp_naps = MAXCPU;
 844         }
 845
 846         /* See if we need to fixup HT logical CPUs. */
 847         mptable_hyperthread_fixup(id_mask);
 848
 849         --mp_naps;      /* subtract the BSP */
 850 }
 851
 852
 853 /*
 854  * 2nd pass on motherboard's Intel MP specification table.
 855  *
 856  * sets:
 857  *      boot_cpu_id
 858  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 859  *      CPU_TO_ID(N), logical CPU to APIC ID table
 860  *      IO_TO_ID(N), logical IO to APIC ID table
 861  *      bus_data[N]
 862  *      io_apic_ints[N]
 863  */
 864 static int
 865 mptable_pass2(void)
 866 {
 867         struct PROCENTRY proc;
 868         int     x;
 869         mpcth_t cth;
 870         int     totalSize;
 871         void*   position;
 872         int     count;
 873         int     type;
 874         int     apic, bus, cpu, intr;
 875         int     i;
 876
 877         POSTCODE(MPTABLE_PASS2_POST);
 878
 879         /* Initialize fake proc entry for use with HT fixup. */
 880         bzero(&proc, sizeof(proc));
 881         proc.type = 0;
 882         proc.cpu_flags = PROCENTRY_FLAG_EN;
 883
 884 #ifdef APIC_IO
 885         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 886             M_DEVBUF, M_WAITOK);
 887         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 888             M_DEVBUF, M_WAITOK | M_ZERO);
 889         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 890             M_DEVBUF, M_WAITOK);
 891 #endif
 892         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 893             M_DEVBUF, M_WAITOK);
 894
 895 #ifdef APIC_IO
 896         for (i = 0; i < mp_napics; i++) {
 897                 ioapic[i] = permanent_io_mapping(io_apic_address[i]);
 898         }
 899 #endif
 900
 901         /* clear various tables */
 902         for (x = 0; x < NAPICID; ++x) {
 903                 CPU_TO_ID(x) = -1;      /* logical CPU to APIC ID table */
 904 #ifdef APIC_IO
 905                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 906                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 907 #endif
 908         }
 909
 910         /* clear bus data table */
 911         for (x = 0; x < mp_nbusses; ++x)
 912                 bus_data[x].bus_id = 0xff;
 913
 914 #ifdef APIC_IO
 915         /* clear IO APIC INT table */
 916         for (x = 0; x < (nintrs + 1); ++x) {
 917                 io_apic_ints[x].int_type = 0xff;
 918                 io_apic_ints[x].int_vector = 0xff;
 919         }
 920 #endif
 921
 922         /* setup the cpu/apic mapping arrays */
 923         boot_cpu_id = -1;
 924
 925         /* record whether PIC or virtual-wire mode */
 926         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT, mpfps->mpfb2 & 0x80);
 927
 928         /* check for use of 'default' configuration */
 929         if (mpfps->mpfb1 != 0)
 930                 return mpfps->mpfb1;    /* return default configuration type */
 931
 932         if (mpfps->pap == 0)
 933                 panic("MP Configuration Table Header MISSING!");
 934
 935         cth = (void *)PHYS_TO_DMAP(mpfps->pap);
 936         /* walk the table, recording info of interest */
 937         totalSize = cth->base_table_length - sizeof(struct MPCTH);
 938         position = (u_char *) cth + sizeof(struct MPCTH);
 939         count = cth->entry_count;
 940         apic = bus = intr = 0;
 941         cpu = 1;                                /* pre-count the BSP */
 942
 943         while (count--) {
 944                 switch (type = *(u_char *) position) {
 945                 case 0:
 946                         if (processor_entry(position, cpu))
 947                                 ++cpu;
 948
 949                         if (need_hyperthreading_fixup) {
 950                                 /*
 951                                  * Create fake mptable processor entries
 952                                  * and feed them to processor_entry() to
 953                                  * enumerate the logical CPUs.
 954                                  */
 955                                 proc.apic_id = ((proc_entry_ptr)position)->apic_id;
 956                                 for (i = 1; i < logical_cpus; i++) {
 957                                         proc.apic_id++;
 958                                         processor_entry(&proc, cpu);
 959                                         logical_cpus_mask |= (1 << cpu);
 960                                         cpu++;
 961                                 }
 962                         }
 963                         break;
 964                 case 1:
 965                         if (bus_entry(position, bus))
 966                                 ++bus;
 967                         break;
 968                 case 2:
 969 #ifdef APIC_IO
 970                         if (io_apic_entry(position, apic))
 971                                 ++apic;
 972 #endif
 973                         break;
 974                 case 3:
 975 #ifdef APIC_IO
 976                         if (int_entry(position, intr))
 977                                 ++intr;
 978 #endif
 979                         break;
 980                 case 4:
 981                         /* int_entry(position); */
 982                         break;
 983                 default:
 984                         panic("mpfps Base Table HOSED!");
 985                         /* NOTREACHED */
 986                 }
 987
 988                 totalSize -= basetable_entry_types[type].length;
 989                 position = (uint8_t *)position + basetable_entry_types[type].length;
 990         }
 991
 992         if (boot_cpu_id == -1)
 993                 panic("NO BSP found!");
 994
 995         /* report fact that its NOT a default configuration */
 996         return 0;
 997 }
 998
 999 /*
1000  * Check if we should perform a hyperthreading "fix-up" to
1001  * enumerate any logical CPU's that aren't already listed
1002  * in the table.
1003  *
1004  * XXX: We assume that all of the physical CPUs in the
1005  * system have the same number of logical CPUs.
1006  *
1007  * XXX: We assume that APIC ID's are allocated such that
1008  * the APIC ID's for a physical processor are aligned
1009  * with the number of logical CPU's in the processor.
1010  */
1011 static void
1012 mptable_hyperthread_fixup(u_int id_mask)
1013 {
1014         u_int i, id;
1015
1016         /* Nothing to do if there is no HTT support. */
1017         if ((cpu_feature & CPUID_HTT) == 0)
1018                 return;
1019         logical_cpus = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1020         if (logical_cpus <= 1)
1021                 return;
1022
1023         /*
1024          * For each APIC ID of a CPU that is set in the mask,
1025          * scan the other candidate APIC ID's for this
1026          * physical processor.  If any of those ID's are
1027          * already in the table, then kill the fixup.
1028          */
1029         for (id = 0; id <= MAXCPU; id++) {
1030                 if ((id_mask & 1 << id) == 0)
1031                         continue;
1032                 /* First, make sure we are on a logical_cpus boundary. */
1033                 if (id % logical_cpus != 0)
1034                         return;
1035                 for (i = id + 1; i < id + logical_cpus; i++)
1036                         if ((id_mask & 1 << i) != 0)
1037                                 return;
1038         }
1039
1040         /*
1041          * Ok, the ID's checked out, so enable the fixup.  We have to fixup
1042          * mp_naps right now.
1043          */
1044         need_hyperthreading_fixup = 1;
1045         mp_naps *= logical_cpus;
1046 }
1047
1048 #ifdef APIC_IO
1049
1050 void
1051 assign_apic_irq(int apic, int intpin, int irq)
1052 {
1053         int x;
1054
1055         if (int_to_apicintpin[irq].ioapic != -1)
1056                 panic("assign_apic_irq: inconsistent table");
1057
1058         int_to_apicintpin[irq].ioapic = apic;
1059         int_to_apicintpin[irq].int_pin = intpin;
1060         int_to_apicintpin[irq].apic_address = ioapic[apic];
1061         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1062
1063         for (x = 0; x < nintrs; x++) {
1064                 if ((io_apic_ints[x].int_type == 0 ||
1065                      io_apic_ints[x].int_type == 3) &&
1066                     io_apic_ints[x].int_vector == 0xff &&
1067                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1068                     io_apic_ints[x].dst_apic_int == intpin)
1069                         io_apic_ints[x].int_vector = irq;
1070         }
1071 }
1072
1073 void
1074 revoke_apic_irq(int irq)
1075 {
1076         int x;
1077         int oldapic;
1078         int oldintpin;
1079
1080         if (int_to_apicintpin[irq].ioapic == -1)
1081                 panic("revoke_apic_irq: inconsistent table");
1082
1083         oldapic = int_to_apicintpin[irq].ioapic;
1084         oldintpin = int_to_apicintpin[irq].int_pin;
1085
1086         int_to_apicintpin[irq].ioapic = -1;
1087         int_to_apicintpin[irq].int_pin = 0;
1088         int_to_apicintpin[irq].apic_address = NULL;
1089         int_to_apicintpin[irq].redirindex = 0;
1090
1091         for (x = 0; x < nintrs; x++) {
1092                 if ((io_apic_ints[x].int_type == 0 ||
1093                      io_apic_ints[x].int_type == 3) &&
1094                     io_apic_ints[x].int_vector != 0xff &&
1095                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1096                     io_apic_ints[x].dst_apic_int == oldintpin)
1097                         io_apic_ints[x].int_vector = 0xff;
1098         }
1099 }
1100
1101 /*
1102  * Allocate an IRQ
1103  */
1104 static void
1105 allocate_apic_irq(int intr)
1106 {
1107         int apic;
1108         int intpin;
1109         int irq;
1110
1111         if (io_apic_ints[intr].int_vector != 0xff)
1112                 return;         /* Interrupt handler already assigned */
1113
1114         if (io_apic_ints[intr].int_type != 0 &&
1115             (io_apic_ints[intr].int_type != 3 ||
1116              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1117               io_apic_ints[intr].dst_apic_int == 0)))
1118                 return;         /* Not INT or ExtInt on != (0, 0) */
1119
1120         irq = 0;
1121         while (irq < APIC_INTMAPSIZE &&
1122                int_to_apicintpin[irq].ioapic != -1)
1123                 irq++;
1124
1125         if (irq >= APIC_INTMAPSIZE)
1126                 return;         /* No free interrupt handlers */
1127
1128         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1129         intpin = io_apic_ints[intr].dst_apic_int;
1130
1131         assign_apic_irq(apic, intpin, irq);
1132 }
1133
1134
1135 static void
1136 swap_apic_id(int apic, int oldid, int newid)
1137 {
1138         int x;
1139         int oapic;
1140
1141
1142         if (oldid == newid)
1143                 return;                 /* Nothing to do */
1144
1145         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1146                apic, oldid, newid);
1147
1148         /* Swap physical APIC IDs in interrupt entries */
1149         for (x = 0; x < nintrs; x++) {
1150                 if (io_apic_ints[x].dst_apic_id == oldid)
1151                         io_apic_ints[x].dst_apic_id = newid;
1152                 else if (io_apic_ints[x].dst_apic_id == newid)
1153                         io_apic_ints[x].dst_apic_id = oldid;
1154         }
1155
1156         /* Swap physical APIC IDs in IO_TO_ID mappings */
1157         for (oapic = 0; oapic < mp_napics; oapic++)
1158                 if (IO_TO_ID(oapic) == newid)
1159                         break;
1160
1161         if (oapic < mp_napics) {
1162                 kprintf("Changing APIC ID for IO APIC #%d from "
1163                        "%d to %d in MP table\n",
1164                        oapic, newid, oldid);
1165                 IO_TO_ID(oapic) = oldid;
1166         }
1167         IO_TO_ID(apic) = newid;
1168 }
1169
1170
1171 static void
1172 fix_id_to_io_mapping(void)
1173 {
1174         int x;
1175
1176         for (x = 0; x < NAPICID; x++)
1177                 ID_TO_IO(x) = -1;
1178
1179         for (x = 0; x <= mp_naps; x++)
1180                 if (CPU_TO_ID(x) < NAPICID)
1181                         ID_TO_IO(CPU_TO_ID(x)) = x;
1182
1183         for (x = 0; x < mp_napics; x++)
1184                 if (IO_TO_ID(x) < NAPICID)
1185                         ID_TO_IO(IO_TO_ID(x)) = x;
1186 }
1187
1188
1189 static int
1190 first_free_apic_id(void)
1191 {
1192         int freeid, x;
1193
1194         for (freeid = 0; freeid < NAPICID; freeid++) {
1195                 for (x = 0; x <= mp_naps; x++)
1196                         if (CPU_TO_ID(x) == freeid)
1197                                 break;
1198                 if (x <= mp_naps)
1199                         continue;
1200                 for (x = 0; x < mp_napics; x++)
1201                         if (IO_TO_ID(x) == freeid)
1202                                 break;
1203                 if (x < mp_napics)
1204                         continue;
1205                 return freeid;
1206         }
1207         return freeid;
1208 }
1209
1210
1211 static int
1212 io_apic_id_acceptable(int apic, int id)
1213 {
1214         int cpu;                /* Logical CPU number */
1215         int oapic;              /* Logical IO APIC number for other IO APIC */
1216
1217         if (id >= NAPICID)
1218                 return 0;       /* Out of range */
1219
1220         for (cpu = 0; cpu <= mp_naps; cpu++)
1221                 if (CPU_TO_ID(cpu) == id)
1222                         return 0;       /* Conflict with CPU */
1223
1224         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1225                 if (IO_TO_ID(oapic) == id)
1226                         return 0;       /* Conflict with other APIC */
1227
1228         return 1;               /* ID is acceptable for IO APIC */
1229 }
1230
1231 static
1232 io_int *
1233 io_apic_find_int_entry(int apic, int pin)
1234 {
1235         int     x;
1236
1237         /* search each of the possible INTerrupt sources */
1238         for (x = 0; x < nintrs; ++x) {
1239                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1240                     (pin == io_apic_ints[x].dst_apic_int))
1241                         return (&io_apic_ints[x]);
1242         }
1243         return NULL;
1244 }
1245
1246 #endif
1247
1248 /*
1249  * parse an Intel MP specification table
1250  */
1251 static void
1252 fix_mp_table(void)
1253 {
1254         int     x;
1255 #ifdef APIC_IO
1256         int     id;
1257         int     apic;           /* IO APIC unit number */
1258         int     freeid;         /* Free physical APIC ID */
1259         int     physid;         /* Current physical IO APIC ID */
1260         io_int *io14;
1261 #endif
1262         int     bus_0 = 0;      /* Stop GCC warning */
1263         int     bus_pci = 0;    /* Stop GCC warning */
1264         int     num_pci_bus;
1265
1266         /*
1267          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1268          * did it wrong.  The MP spec says that when more than 1 PCI bus
1269          * exists the BIOS must begin with bus entries for the PCI bus and use
1270          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1271          * exists the BIOS can choose to ignore this ordering, and indeed many
1272          * MP motherboards do ignore it.  This causes a problem when the PCI
1273          * sub-system makes requests of the MP sub-system based on PCI bus
1274          * numbers.     So here we look for the situation and renumber the
1275          * busses and associated INTs in an effort to "make it right".
1276          */
1277
1278         /* find bus 0, PCI bus, count the number of PCI busses */
1279         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1280                 if (bus_data[x].bus_id == 0) {
1281                         bus_0 = x;
1282                 }
1283                 if (bus_data[x].bus_type == PCI) {
1284                         ++num_pci_bus;
1285                         bus_pci = x;
1286                 }
1287         }
1288         /*
1289          * bus_0 == slot of bus with ID of 0
1290          * bus_pci == slot of last PCI bus encountered
1291          */
1292
1293         /* check the 1 PCI bus case for sanity */
1294         /* if it is number 0 all is well */
1295         if (num_pci_bus == 1 &&
1296             bus_data[bus_pci].bus_id != 0) {
1297
1298                 /* mis-numbered, swap with whichever bus uses slot 0 */
1299
1300                 /* swap the bus entry types */
1301                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1302                 bus_data[bus_0].bus_type = PCI;
1303
1304 #ifdef APIC_IO
1305                 /* swap each relavant INTerrupt entry */
1306                 id = bus_data[bus_pci].bus_id;
1307                 for (x = 0; x < nintrs; ++x) {
1308                         if (io_apic_ints[x].src_bus_id == id) {
1309                                 io_apic_ints[x].src_bus_id = 0;
1310                         }
1311                         else if (io_apic_ints[x].src_bus_id == 0) {
1312                                 io_apic_ints[x].src_bus_id = id;
1313                         }
1314                 }
1315 #endif
1316         }
1317
1318 #ifdef APIC_IO
1319         /* Assign IO APIC IDs.
1320          *
1321          * First try the existing ID. If a conflict is detected, try
1322          * the ID in the MP table.  If a conflict is still detected, find
1323          * a free id.
1324          *
1325          * We cannot use the ID_TO_IO table before all conflicts has been
1326          * resolved and the table has been corrected.
1327          */
1328         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1329
1330                 /* First try to use the value set by the BIOS */
1331                 physid = io_apic_get_id(apic);
1332                 if (io_apic_id_acceptable(apic, physid)) {
1333                         if (IO_TO_ID(apic) != physid)
1334                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1335                         continue;
1336                 }
1337
1338                 /* Then check if the value in the MP table is acceptable */
1339                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1340                         continue;
1341
1342                 /* Last resort, find a free APIC ID and use it */
1343                 freeid = first_free_apic_id();
1344                 if (freeid >= NAPICID)
1345                         panic("No free physical APIC IDs found");
1346
1347                 if (io_apic_id_acceptable(apic, freeid)) {
1348                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1349                         continue;
1350                 }
1351                 panic("Free physical APIC ID not usable");
1352         }
1353         fix_id_to_io_mapping();
1354 #endif
1355
1356 #ifdef APIC_IO
1357         /* detect and fix broken Compaq MP table */
1358         if (apic_int_type(0, 0) == -1) {
1359                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1360                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1361                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1362                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1363                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1364                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1365                 nintrs++;
1366         } else if (apic_int_type(0, 0) == 0) {
1367                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1368                 for (x = 0; x < nintrs; ++x)
1369                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1370                             (0 == io_apic_ints[x].dst_apic_int)) {
1371                                 io_apic_ints[x].int_type = 3;
1372                                 io_apic_ints[x].int_vector = 0xff;
1373                                 break;
1374                         }
1375         }
1376
1377         /*
1378          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1379          * controllers universally come in pairs.  If IRQ 14 is specified
1380          * as an ISA interrupt, then IRQ 15 had better be too.
1381          *
1382          * [ Shuttle XPC / AMD Athlon X2 ]
1383          *      The MPTable is missing an entry for IRQ 15.  Note that the
1384          *      ACPI table has an entry for both 14 and 15.
1385          */
1386         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1387                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1388                 io14 = io_apic_find_int_entry(0, 14);
1389                 io_apic_ints[nintrs] = *io14;
1390                 io_apic_ints[nintrs].src_bus_irq = 15;
1391                 io_apic_ints[nintrs].dst_apic_int = 15;
1392                 nintrs++;
1393         }
1394 #endif
1395 }
1396
1397 #ifdef APIC_IO
1398
1399 /* Assign low level interrupt handlers */
1400 static void
1401 setup_apic_irq_mapping(void)
1402 {
1403         int     x;
1404         int     int_vector;
1405
1406         /* Clear array */
1407         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1408                 int_to_apicintpin[x].ioapic = -1;
1409                 int_to_apicintpin[x].int_pin = 0;
1410                 int_to_apicintpin[x].apic_address = NULL;
1411                 int_to_apicintpin[x].redirindex = 0;
1412         }
1413
1414         /* First assign ISA/EISA interrupts */
1415         for (x = 0; x < nintrs; x++) {
1416                 int_vector = io_apic_ints[x].src_bus_irq;
1417                 if (int_vector < APIC_INTMAPSIZE &&
1418                     io_apic_ints[x].int_vector == 0xff &&
1419                     int_to_apicintpin[int_vector].ioapic == -1 &&
1420                     (apic_int_is_bus_type(x, ISA) ||
1421                      apic_int_is_bus_type(x, EISA)) &&
1422                     io_apic_ints[x].int_type == 0) {
1423                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1424                                         io_apic_ints[x].dst_apic_int,
1425                                         int_vector);
1426                 }
1427         }
1428
1429         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1430         for (x = 0; x < nintrs; x++) {
1431                 if (io_apic_ints[x].dst_apic_int == 0 &&
1432                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1433                     io_apic_ints[x].int_vector == 0xff &&
1434                     int_to_apicintpin[0].ioapic == -1 &&
1435                     io_apic_ints[x].int_type == 3) {
1436                         assign_apic_irq(0, 0, 0);
1437                         break;
1438                 }
1439         }
1440
1441         /* Assign PCI interrupts */
1442         for (x = 0; x < nintrs; ++x) {
1443                 if (io_apic_ints[x].int_type == 0 &&
1444                     io_apic_ints[x].int_vector == 0xff &&
1445                     apic_int_is_bus_type(x, PCI))
1446                         allocate_apic_irq(x);
1447         }
1448 }
1449
1450 #endif
1451
1452 static int
1453 processor_entry(proc_entry_ptr entry, int cpu)
1454 {
1455         /* check for usability */
1456         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1457                 return 0;
1458
1459         if(entry->apic_id >= NAPICID)
1460                 panic("CPU APIC ID out of range (0..%d)", NAPICID - 1);
1461         /* check for BSP flag */
1462         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1463                 boot_cpu_id = entry->apic_id;
1464                 CPU_TO_ID(0) = entry->apic_id;
1465                 ID_TO_CPU(entry->apic_id) = 0;
1466                 return 0;       /* its already been counted */
1467         }
1468
1469         /* add another AP to list, if less than max number of CPUs */
1470         else if (cpu < MAXCPU) {
1471                 CPU_TO_ID(cpu) = entry->apic_id;
1472                 ID_TO_CPU(entry->apic_id) = cpu;
1473                 return 1;
1474         }
1475
1476         return 0;
1477 }
1478
1479
1480 static int
1481 bus_entry(bus_entry_ptr entry, int bus)
1482 {
1483         int     x;
1484         char    c, name[8];
1485
1486         /* encode the name into an index */
1487         for (x = 0; x < 6; ++x) {
1488                 if ((c = entry->bus_type[x]) == ' ')
1489                         break;
1490                 name[x] = c;
1491         }
1492         name[x] = '\0';
1493
1494         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1495                 panic("unknown bus type: '%s'", name);
1496
1497         bus_data[bus].bus_id = entry->bus_id;
1498         bus_data[bus].bus_type = x;
1499
1500         return 1;
1501 }
1502
1503 #ifdef APIC_IO
1504
1505 static int
1506 io_apic_entry(io_apic_entry_ptr entry, int apic)
1507 {
1508         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1509                 return 0;
1510
1511         IO_TO_ID(apic) = entry->apic_id;
1512         if (entry->apic_id < NAPICID)
1513                 ID_TO_IO(entry->apic_id) = apic;
1514
1515         return 1;
1516 }
1517
1518 #endif
1519
1520 static int
1521 lookup_bus_type(char *name)
1522 {
1523         int     x;
1524
1525         for (x = 0; x < MAX_BUSTYPE; ++x)
1526                 if (strcmp(bus_type_table[x].name, name) == 0)
1527                         return bus_type_table[x].type;
1528
1529         return UNKNOWN_BUSTYPE;
1530 }
1531
1532 #ifdef APIC_IO
1533
1534 static int
1535 int_entry(int_entry_ptr entry, int intr)
1536 {
1537         int apic;
1538
1539         io_apic_ints[intr].int_type = entry->int_type;
1540         io_apic_ints[intr].int_flags = entry->int_flags;
1541         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1542         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1543         if (entry->dst_apic_id == 255) {
1544                 /* This signal goes to all IO APICS.  Select an IO APIC
1545                    with sufficient number of interrupt pins */
1546                 for (apic = 0; apic < mp_napics; apic++)
1547                         if (((io_apic_read(apic, IOAPIC_VER) &
1548                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1549                             entry->dst_apic_int)
1550                                 break;
1551                 if (apic < mp_napics)
1552                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1553                 else
1554                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1555         } else
1556                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1557         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1558
1559         return 1;
1560 }
1561
1562 static int
1563 apic_int_is_bus_type(int intr, int bus_type)
1564 {
1565         int     bus;
1566
1567         for (bus = 0; bus < mp_nbusses; ++bus)
1568                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1569                     && ((int) bus_data[bus].bus_type == bus_type))
1570                         return 1;
1571
1572         return 0;
1573 }
1574
1575 /*
1576  * Given a traditional ISA INT mask, return an APIC mask.
1577  */
1578 u_int
1579 isa_apic_mask(u_int isa_mask)
1580 {
1581         int isa_irq;
1582         int apic_pin;
1583
1584 #if defined(SKIP_IRQ15_REDIRECT)
1585         if (isa_mask == (1 << 15)) {
1586                 kprintf("skipping ISA IRQ15 redirect\n");
1587                 return isa_mask;
1588         }
1589 #endif  /* SKIP_IRQ15_REDIRECT */
1590
1591         isa_irq = ffs(isa_mask);                /* find its bit position */
1592         if (isa_irq == 0)                       /* doesn't exist */
1593                 return 0;
1594         --isa_irq;                              /* make it zero based */
1595
1596         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1597         if (apic_pin == -1)
1598                 return 0;
1599
1600         return (1 << apic_pin);                 /* convert pin# to a mask */
1601 }
1602
1603 /*
1604  * Determine which APIC pin an ISA/EISA INT is attached to.
1605  */
1606 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1607 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1608 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1609 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1610
1611 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1612 int
1613 isa_apic_irq(int isa_irq)
1614 {
1615         int     intr;
1616
1617         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1618                 if (INTTYPE(intr) == 0) {               /* standard INT */
1619                         if (SRCBUSIRQ(intr) == isa_irq) {
1620                                 if (apic_int_is_bus_type(intr, ISA) ||
1621                                     apic_int_is_bus_type(intr, EISA)) {
1622                                         if (INTIRQ(intr) == 0xff)
1623                                                 return -1; /* unassigned */
1624                                         return INTIRQ(intr);    /* found */
1625                                 }
1626                         }
1627                 }
1628         }
1629         return -1;                                      /* NOT found */
1630 }
1631
1632
1633 /*
1634  * Determine which APIC pin a PCI INT is attached to.
1635  */
1636 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1637 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1638 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1639 int
1640 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1641 {
1642         int     intr;
1643
1644         --pciInt;                                       /* zero based */
1645
1646         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1647                 if ((INTTYPE(intr) == 0)                /* standard INT */
1648                     && (SRCBUSID(intr) == pciBus)
1649                     && (SRCBUSDEVICE(intr) == pciDevice)
1650                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1651                         if (apic_int_is_bus_type(intr, PCI)) {
1652                                 if (INTIRQ(intr) == 0xff) {
1653                                         kprintf("IOAPIC: pci_apic_irq() "
1654                                                 "failed\n");
1655                                         return -1;      /* unassigned */
1656                                 }
1657                                 return INTIRQ(intr);    /* exact match */
1658                         }
1659                 }
1660         }
1661
1662         return -1;                                      /* NOT found */
1663 }
1664
1665 int
1666 next_apic_irq(int irq)
1667 {
1668         int intr, ointr;
1669         int bus, bustype;
1670
1671         bus = 0;
1672         bustype = 0;
1673         for (intr = 0; intr < nintrs; intr++) {
1674                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1675                         continue;
1676                 bus = SRCBUSID(intr);
1677                 bustype = apic_bus_type(bus);
1678                 if (bustype != ISA &&
1679                     bustype != EISA &&
1680                     bustype != PCI)
1681                         continue;
1682                 break;
1683         }
1684         if (intr >= nintrs) {
1685                 return -1;
1686         }
1687         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1688                 if (INTTYPE(ointr) != 0)
1689                         continue;
1690                 if (bus != SRCBUSID(ointr))
1691                         continue;
1692                 if (bustype == PCI) {
1693                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1694                                 continue;
1695                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1696                                 continue;
1697                 }
1698                 if (bustype == ISA || bustype == EISA) {
1699                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1700                                 continue;
1701                 }
1702                 if (INTPIN(intr) == INTPIN(ointr))
1703                         continue;
1704                 break;
1705         }
1706         if (ointr >= nintrs) {
1707                 return -1;
1708         }
1709         return INTIRQ(ointr);
1710 }
1711 #undef SRCBUSLINE
1712 #undef SRCBUSDEVICE
1713 #undef SRCBUSID
1714 #undef SRCBUSIRQ
1715
1716 #undef INTPIN
1717 #undef INTIRQ
1718 #undef INTAPIC
1719 #undef INTTYPE
1720
1721 #endif
1722
1723 /*
1724  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1725  *
1726  * XXX FIXME:
1727  *  Exactly what this means is unclear at this point.  It is a solution
1728  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1729  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1730  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1731  *  option.
1732  */
1733 int
1734 undirect_isa_irq(int rirq)
1735 {
1736 #if defined(READY)
1737         if (bootverbose)
1738             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1739         /** FIXME: tickle the MB redirector chip */
1740         return /* XXX */;
1741 #else
1742         if (bootverbose)
1743             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1744         return 0;
1745 #endif  /* READY */
1746 }
1747
1748
1749 /*
1750  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1751  */
1752 int
1753 undirect_pci_irq(int rirq)
1754 {
1755 #if defined(READY)
1756         if (bootverbose)
1757                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1758
1759         /** FIXME: tickle the MB redirector chip */
1760         return /* XXX */;
1761 #else
1762         if (bootverbose)
1763                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1764                        rirq);
1765         return 0;
1766 #endif  /* READY */
1767 }
1768
1769
1770 /*
1771  * given a bus ID, return:
1772  *  the bus type if found
1773  *  -1 if NOT found
1774  */
1775 int
1776 apic_bus_type(int id)
1777 {
1778         int     x;
1779
1780         for (x = 0; x < mp_nbusses; ++x)
1781                 if (bus_data[x].bus_id == id)
1782                         return bus_data[x].bus_type;
1783
1784         return -1;
1785 }
1786
1787 #ifdef APIC_IO
1788
1789 /*
1790  * given a LOGICAL APIC# and pin#, return:
1791  *  the associated src bus ID if found
1792  *  -1 if NOT found
1793  */
1794 int
1795 apic_src_bus_id(int apic, int pin)
1796 {
1797         int     x;
1798
1799         /* search each of the possible INTerrupt sources */
1800         for (x = 0; x < nintrs; ++x)
1801                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1802                     (pin == io_apic_ints[x].dst_apic_int))
1803                         return (io_apic_ints[x].src_bus_id);
1804
1805         return -1;              /* NOT found */
1806 }
1807
1808 /*
1809  * given a LOGICAL APIC# and pin#, return:
1810  *  the associated src bus IRQ if found
1811  *  -1 if NOT found
1812  */
1813 int
1814 apic_src_bus_irq(int apic, int pin)
1815 {
1816         int     x;
1817
1818         for (x = 0; x < nintrs; x++)
1819                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1820                     (pin == io_apic_ints[x].dst_apic_int))
1821                         return (io_apic_ints[x].src_bus_irq);
1822
1823         return -1;              /* NOT found */
1824 }
1825
1826
1827 /*
1828  * given a LOGICAL APIC# and pin#, return:
1829  *  the associated INTerrupt type if found
1830  *  -1 if NOT found
1831  */
1832 int
1833 apic_int_type(int apic, int pin)
1834 {
1835         int     x;
1836
1837         /* search each of the possible INTerrupt sources */
1838         for (x = 0; x < nintrs; ++x) {
1839                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1840                     (pin == io_apic_ints[x].dst_apic_int))
1841                         return (io_apic_ints[x].int_type);
1842         }
1843         return -1;              /* NOT found */
1844 }
1845
1846 /*
1847  * Return the IRQ associated with an APIC pin
1848  */
1849 int
1850 apic_irq(int apic, int pin)
1851 {
1852         int x;
1853         int res;
1854
1855         for (x = 0; x < nintrs; ++x) {
1856                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1857                     (pin == io_apic_ints[x].dst_apic_int)) {
1858                         res = io_apic_ints[x].int_vector;
1859                         if (res == 0xff)
1860                                 return -1;
1861                         if (apic != int_to_apicintpin[res].ioapic)
1862                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1863                         if (pin != int_to_apicintpin[res].int_pin)
1864                                 panic("apic_irq inconsistent table (2)");
1865                         return res;
1866                 }
1867         }
1868         return -1;
1869 }
1870
1871
1872 /*
1873  * given a LOGICAL APIC# and pin#, return:
1874  *  the associated trigger mode if found
1875  *  -1 if NOT found
1876  */
1877 int
1878 apic_trigger(int apic, int pin)
1879 {
1880         int     x;
1881
1882         /* search each of the possible INTerrupt sources */
1883         for (x = 0; x < nintrs; ++x)
1884                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1885                     (pin == io_apic_ints[x].dst_apic_int))
1886                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1887
1888         return -1;              /* NOT found */
1889 }
1890
1891
1892 /*
1893  * given a LOGICAL APIC# and pin#, return:
1894  *  the associated 'active' level if found
1895  *  -1 if NOT found
1896  */
1897 int
1898 apic_polarity(int apic, int pin)
1899 {
1900         int     x;
1901
1902         /* search each of the possible INTerrupt sources */
1903         for (x = 0; x < nintrs; ++x)
1904                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1905                     (pin == io_apic_ints[x].dst_apic_int))
1906                         return (io_apic_ints[x].int_flags & 0x03);
1907
1908         return -1;              /* NOT found */
1909 }
1910
1911 #endif
1912
1913 /*
1914  * set data according to MP defaults
1915  * FIXME: probably not complete yet...
1916  */
1917 static void
1918 default_mp_table(int type)
1919 {
1920         int     ap_cpu_id;
1921 #if defined(APIC_IO)
1922         int     io_apic_id;
1923         int     pin;
1924 #endif  /* APIC_IO */
1925
1926 #if 0
1927         kprintf("  MP default config type: %d\n", type);
1928         switch (type) {
1929         case 1:
1930                 kprintf("   bus: ISA, APIC: 82489DX\n");
1931                 break;
1932         case 2:
1933                 kprintf("   bus: EISA, APIC: 82489DX\n");
1934                 break;
1935         case 3:
1936                 kprintf("   bus: EISA, APIC: 82489DX\n");
1937                 break;
1938         case 4:
1939                 kprintf("   bus: MCA, APIC: 82489DX\n");
1940                 break;
1941         case 5:
1942                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
1943                 break;
1944         case 6:
1945                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
1946                 break;
1947         case 7:
1948                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
1949                 break;
1950         default:
1951                 kprintf("   future type\n");
1952                 break;
1953                 /* NOTREACHED */
1954         }
1955 #endif  /* 0 */
1956
1957         boot_cpu_id = (lapic->id & APIC_ID_MASK) >> 24;
1958         ap_cpu_id = (boot_cpu_id == 0) ? 1 : 0;
1959
1960         /* BSP */
1961         CPU_TO_ID(0) = boot_cpu_id;
1962         ID_TO_CPU(boot_cpu_id) = 0;
1963
1964         /* one and only AP */
1965         CPU_TO_ID(1) = ap_cpu_id;
1966         ID_TO_CPU(ap_cpu_id) = 1;
1967
1968 #if defined(APIC_IO)
1969         /* one and only IO APIC */
1970         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
1971
1972         /*
1973          * sanity check, refer to MP spec section 3.6.6, last paragraph
1974          * necessary as some hardware isn't properly setting up the IO APIC
1975          */
1976 #if defined(REALLY_ANAL_IOAPICID_VALUE)
1977         if (io_apic_id != 2) {
1978 #else
1979         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
1980 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
1981                 io_apic_set_id(0, 2);
1982                 io_apic_id = 2;
1983         }
1984         IO_TO_ID(0) = io_apic_id;
1985         ID_TO_IO(io_apic_id) = 0;
1986 #endif  /* APIC_IO */
1987
1988         /* fill out bus entries */
1989         switch (type) {
1990         case 1:
1991         case 2:
1992         case 3:
1993         case 4:
1994         case 5:
1995         case 6:
1996         case 7:
1997                 bus_data[0].bus_id = default_data[type - 1][1];
1998                 bus_data[0].bus_type = default_data[type - 1][2];
1999                 bus_data[1].bus_id = default_data[type - 1][3];
2000                 bus_data[1].bus_type = default_data[type - 1][4];
2001                 break;
2002
2003         /* case 4: case 7:                 MCA NOT supported */
2004         default:                /* illegal/reserved */
2005                 panic("BAD default MP config: %d", type);
2006                 /* NOTREACHED */
2007         }
2008
2009 #if defined(APIC_IO)
2010         /* general cases from MP v1.4, table 5-2 */
2011         for (pin = 0; pin < 16; ++pin) {
2012                 io_apic_ints[pin].int_type = 0;
2013                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2014                 io_apic_ints[pin].src_bus_id = 0;
2015                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2016                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2017                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2018         }
2019
2020         /* special cases from MP v1.4, table 5-2 */
2021         if (type == 2) {
2022                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2023                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2024 #if !defined(APIC_MIXED_MODE)
2025                 /** FIXME: ??? */
2026                 panic("sorry, can't support type 2 default yet");
2027 #endif  /* APIC_MIXED_MODE */
2028         }
2029         else
2030                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2031
2032         if (type == 7)
2033                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2034         else
2035                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2036 #endif  /* APIC_IO */
2037 }
2038
2039 /*
2040  * Map a physical memory address representing I/O into KVA.  The I/O
2041  * block is assumed not to cross a page boundary.
2042  */
2043 void *
2044 permanent_io_mapping(vm_paddr_t pa)
2045 {
2046         KKASSERT(pa < 0x100000000LL);
2047
2048         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2049 }
2050
2051 /*
2052  * start each AP in our list
2053  */
2054 static int
2055 start_all_aps(u_int boot_addr)
2056 {
2057         vm_offset_t va = boot_address + KERNBASE;
2058         u_int64_t *pt4, *pt3, *pt2;
2059         int     x, i, pg;
2060         int     shift;
2061         int     smicount;
2062         int     smibest;
2063         int     smilast;
2064         u_char  mpbiosreason;
2065         u_long  mpbioswarmvec;
2066         struct mdglobaldata *gd;
2067         struct privatespace *ps;
2068
2069         POSTCODE(START_ALL_APS_POST);
2070
2071         /* Initialize BSP's local APIC */
2072         apic_initialize(TRUE);
2073         bsp_apic_ready = 1;
2074
2075         /* install the AP 1st level boot code */
2076         pmap_kenter(va, boot_address);
2077         cpu_invlpg((void *)va);         /* JG XXX */
2078         bcopy(mptramp_start, (void *)va, bootMP_size);
2079
2080         /* Locate the page tables, they'll be below the trampoline */
2081         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2082         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2083         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2084
2085         /* Create the initial 1GB replicated page tables */
2086         for (i = 0; i < 512; i++) {
2087                 /* Each slot of the level 4 pages points to the same level 3 page */
2088                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2089                 pt4[i] |= PG_V | PG_RW | PG_U;
2090
2091                 /* Each slot of the level 3 pages points to the same level 2 page */
2092                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2093                 pt3[i] |= PG_V | PG_RW | PG_U;
2094
2095                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2096                 pt2[i] = i * (2 * 1024 * 1024);
2097                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2098         }
2099
2100         /* save the current value of the warm-start vector */
2101         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2102         outb(CMOS_REG, BIOS_RESET);
2103         mpbiosreason = inb(CMOS_DATA);
2104
2105         /* setup a vector to our boot code */
2106         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2107         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2108         outb(CMOS_REG, BIOS_RESET);
2109         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2110
2111         /*
2112          * If we have a TSC we can figure out the SMI interrupt rate.
2113          * The SMI does not necessarily use a constant rate.  Spend
2114          * up to 250ms trying to figure it out.
2115          */
2116         smibest = 0;
2117         if (cpu_feature & CPUID_TSC) {
2118                 set_apic_timer(275000);
2119                 smilast = read_apic_timer();
2120                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2121                         smicount = smitest();
2122                         if (smibest == 0 || smilast - smicount < smibest)
2123                                 smibest = smilast - smicount;
2124                         smilast = smicount;
2125                 }
2126                 if (smibest > 250000)
2127                         smibest = 0;
2128                 if (smibest) {
2129                         smibest = smibest * (int64_t)1000000 /
2130                                   get_apic_timer_frequency();
2131                 }
2132         }
2133         if (smibest)
2134                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2135                         1000000 / smibest, smibest);
2136
2137         /* start each AP */
2138         for (x = 1; x <= mp_naps; ++x) {
2139
2140                 /* This is a bit verbose, it will go away soon.  */
2141
2142                 /* first page of AP's private space */
2143                 pg = x * x86_64_btop(sizeof(struct privatespace));
2144
2145                 /* allocate new private data page(s) */
2146                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2147                                 MDGLOBALDATA_BASEALLOC_SIZE);
2148
2149                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2150                 bzero(gd, sizeof(*gd));
2151                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2152
2153                 /* prime data page for it to use */
2154                 mi_gdinit(&gd->mi, x);
2155                 cpu_gdinit(gd, x);
2156                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2157                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2158                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2159                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2160                 gd->gd_CADDR1 = ps->CPAGE1;
2161                 gd->gd_CADDR2 = ps->CPAGE2;
2162                 gd->gd_CADDR3 = ps->CPAGE3;
2163                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2164                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2165                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2166
2167                 /* setup a vector to our boot code */
2168                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2169                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2170                 outb(CMOS_REG, BIOS_RESET);
2171                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2172
2173                 /*
2174                  * Setup the AP boot stack
2175                  */
2176                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2177                 bootAP = x;
2178
2179                 /* attempt to start the Application Processor */
2180                 CHECK_INIT(99); /* setup checkpoints */
2181                 if (!start_ap(gd, boot_addr, smibest)) {
2182                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2183                         CHECK_PRINT("trace");   /* show checkpoints */
2184                         /* better panic as the AP may be running loose */
2185                         kprintf("panic y/n? [y] ");
2186                         if (cngetc() != 'n')
2187                                 panic("bye-bye");
2188                 }
2189                 CHECK_PRINT("trace");           /* show checkpoints */
2190
2191                 /* record its version info */
2192                 cpu_apic_versions[x] = cpu_apic_versions[0];
2193         }
2194
2195         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2196         ncpus = x;
2197
2198         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2199         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2200                 ;
2201         --shift;
2202         ncpus2_shift = shift;
2203         ncpus2 = 1 << shift;
2204         ncpus2_mask = ncpus2 - 1;
2205
2206         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2207         if ((1 << shift) < ncpus)
2208                 ++shift;
2209         ncpus_fit = 1 << shift;
2210         ncpus_fit_mask = ncpus_fit - 1;
2211
2212         /* build our map of 'other' CPUs */
2213         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2214         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2215         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2216
2217         /* fill in our (BSP) APIC version */
2218         cpu_apic_versions[0] = lapic->version;
2219
2220         /* restore the warmstart vector */
2221         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2222         outb(CMOS_REG, BIOS_RESET);
2223         outb(CMOS_DATA, mpbiosreason);
2224
2225         /*
2226          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2227          * up, clean out the P==V mapping we did earlier.
2228          */
2229         pmap_set_opt();
2230
2231         /* number of APs actually started */
2232         return ncpus - 1;
2233 }
2234
2235
2236 /*
2237  * load the 1st level AP boot code into base memory.
2238  */
2239
2240 /* targets for relocation */
2241 extern void bigJump(void);
2242 extern void bootCodeSeg(void);
2243 extern void bootDataSeg(void);
2244 extern void MPentry(void);
2245 extern u_int MP_GDT;
2246 extern u_int mp_gdtbase;
2247
2248 #if 0
2249
2250 static void
2251 install_ap_tramp(u_int boot_addr)
2252 {
2253         int     x;
2254         int     size = *(int *) ((u_long) & bootMP_size);
2255         u_char *src = (u_char *) ((u_long) bootMP);
2256         u_char *dst = (u_char *) boot_addr + KERNBASE;
2257         u_int   boot_base = (u_int) bootMP;
2258         u_int8_t *dst8;
2259         u_int16_t *dst16;
2260         u_int32_t *dst32;
2261
2262         POSTCODE(INSTALL_AP_TRAMP_POST);
2263
2264         for (x = 0; x < size; ++x)
2265                 *dst++ = *src++;
2266
2267         /*
2268          * modify addresses in code we just moved to basemem. unfortunately we
2269          * need fairly detailed info about mpboot.s for this to work.  changes
2270          * to mpboot.s might require changes here.
2271          */
2272
2273         /* boot code is located in KERNEL space */
2274         dst = (u_char *) boot_addr + KERNBASE;
2275
2276         /* modify the lgdt arg */
2277         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2278         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2279
2280         /* modify the ljmp target for MPentry() */
2281         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2282         *dst32 = ((u_int) MPentry - KERNBASE);
2283
2284         /* modify the target for boot code segment */
2285         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2286         dst8 = (u_int8_t *) (dst16 + 1);
2287         *dst16 = (u_int) boot_addr & 0xffff;
2288         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2289
2290         /* modify the target for boot data segment */
2291         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2292         dst8 = (u_int8_t *) (dst16 + 1);
2293         *dst16 = (u_int) boot_addr & 0xffff;
2294         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2295 }
2296
2297 #endif
2298
2299 /*
2300  * This function starts the AP (application processor) identified
2301  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2302  * to accomplish this.  This is necessary because of the nuances
2303  * of the different hardware we might encounter.  It ain't pretty,
2304  * but it seems to work.
2305  *
2306  * NOTE: eventually an AP gets to ap_init(), which is called just
2307  * before the AP goes into the LWKT scheduler's idle loop.
2308  */
2309 static int
2310 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2311 {
2312         int     physical_cpu;
2313         int     vector;
2314         u_long  icr_lo, icr_hi;
2315
2316         POSTCODE(START_AP_POST);
2317
2318         /* get the PHYSICAL APIC ID# */
2319         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2320
2321         /* calculate the vector */
2322         vector = (boot_addr >> 12) & 0xff;
2323
2324         /* We don't want anything interfering */
2325         cpu_disable_intr();
2326
2327         /* Make sure the target cpu sees everything */
2328         wbinvd();
2329
2330         /*
2331          * Try to detect when a SMI has occurred, wait up to 200ms.
2332          *
2333          * If a SMI occurs during an AP reset but before we issue
2334          * the STARTUP command, the AP may brick.  To work around
2335          * this problem we hold off doing the AP startup until
2336          * after we have detected the SMI.  Hopefully another SMI
2337          * will not occur before we finish the AP startup.
2338          *
2339          * Retries don't seem to help.  SMIs have a window of opportunity
2340          * and if USB->legacy keyboard emulation is enabled in the BIOS
2341          * the interrupt rate can be quite high.
2342          *
2343          * NOTE: Don't worry about the L1 cache load, it might bloat
2344          *       ldelta a little but ndelta will be so huge when the SMI
2345          *       occurs the detection logic will still work fine.
2346          */
2347         if (smibest) {
2348                 set_apic_timer(200000);
2349                 smitest();
2350         }
2351
2352         /*
2353          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2354          * and running the target CPU. OR this INIT IPI might be latched (P5
2355          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2356          * ignored.
2357          *
2358          * see apic/apicreg.h for icr bit definitions.
2359          *
2360          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2361          */
2362
2363         /*
2364          * Setup the address for the target AP.  We can setup
2365          * icr_hi once and then just trigger operations with
2366          * icr_lo.
2367          */
2368         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2369         icr_hi |= (physical_cpu << 24);
2370         icr_lo = lapic->icr_lo & 0xfff00000;
2371         lapic->icr_hi = icr_hi;
2372
2373         /*
2374          * Do an INIT IPI: assert RESET
2375          *
2376          * Use edge triggered mode to assert INIT
2377          */
2378         lapic->icr_lo = icr_lo | 0x00004500;
2379         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2380                  /* spin */ ;
2381
2382         /*
2383          * The spec calls for a 10ms delay but we may have to use a
2384          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2385          * interrupt.  We have other loops here too and dividing by 2
2386          * doesn't seem to be enough even after subtracting 350us,
2387          * so we divide by 4.
2388          *
2389          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2390          * interrupt was detected we use the full 10ms.
2391          */
2392         if (smibest == 0)
2393                 u_sleep(10000);
2394         else if (smibest < 150 * 4 + 350)
2395                 u_sleep(150);
2396         else if ((smibest - 350) / 4 < 10000)
2397                 u_sleep((smibest - 350) / 4);
2398         else
2399                 u_sleep(10000);
2400
2401         /*
2402          * Do an INIT IPI: deassert RESET
2403          *
2404          * Use level triggered mode to deassert.  It is unclear
2405          * why we need to do this.
2406          */
2407         lapic->icr_lo = icr_lo | 0x00008500;
2408         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2409                  /* spin */ ;
2410         u_sleep(150);                           /* wait 150us */
2411
2412         /*
2413          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2414          * latched, (P5 bug) this 1st STARTUP would then terminate
2415          * immediately, and the previously started INIT IPI would continue. OR
2416          * the previous INIT IPI has already run. and this STARTUP IPI will
2417          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2418          * will run.
2419          */
2420         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2421         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2422                  /* spin */ ;
2423         u_sleep(200);           /* wait ~200uS */
2424
2425         /*
2426          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2427          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2428          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2429          * recognized after hardware RESET or INIT IPI.
2430          */
2431         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2432         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2433                  /* spin */ ;
2434
2435         /* Resume normal operation */
2436         cpu_enable_intr();
2437
2438         /* wait for it to start, see ap_init() */
2439         set_apic_timer(5000000);/* == 5 seconds */
2440         while (read_apic_timer()) {
2441                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2442                         return 1;       /* return SUCCESS */
2443         }
2444
2445         return 0;               /* return FAILURE */
2446 }
2447
2448 static
2449 int
2450 smitest(void)
2451 {
2452         int64_t ltsc;
2453         int64_t ntsc;
2454         int64_t ldelta;
2455         int64_t ndelta;
2456         int count;
2457
2458         ldelta = 0;
2459         ndelta = 0;
2460         while (read_apic_timer()) {
2461                 ltsc = rdtsc();
2462                 for (count = 0; count < 100; ++count)
2463                         ntsc = rdtsc(); /* force loop to occur */
2464                 if (ldelta) {
2465                         ndelta = ntsc - ltsc;
2466                         if (ldelta > ndelta)
2467                                 ldelta = ndelta;
2468                         if (ndelta > ldelta * 2)
2469                                 break;
2470                 } else {
2471                         ldelta = ntsc - ltsc;
2472                 }
2473         }
2474         return(read_apic_timer());
2475 }
2476
2477 /*
2478  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2479  *
2480  * If for some reason we were unable to start all cpus we cannot safely
2481  * use broadcast IPIs.
2482  */
2483 void
2484 smp_invltlb(void)
2485 {
2486 #ifdef SMP
2487         if (smp_startup_mask == smp_active_mask) {
2488                 all_but_self_ipi(XINVLTLB_OFFSET);
2489         } else {
2490                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2491                         APIC_DELMODE_FIXED);
2492         }
2493 #endif
2494 }
2495
2496 /*
2497  * When called the executing CPU will send an IPI to all other CPUs
2498  *  requesting that they halt execution.
2499  *
2500  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2501  *
2502  *  - Signals all CPUs in map to stop.
2503  *  - Waits for each to stop.
2504  *
2505  * Returns:
2506  *  -1: error
2507  *   0: NA
2508  *   1: ok
2509  *
2510  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2511  *            from executing at same time.
2512  */
2513 int
2514 stop_cpus(u_int map)
2515 {
2516         map &= smp_active_mask;
2517
2518         /* send the Xcpustop IPI to all CPUs in map */
2519         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2520
2521         while ((stopped_cpus & map) != map)
2522                 /* spin */ ;
2523
2524         return 1;
2525 }
2526
2527
2528 /*
2529  * Called by a CPU to restart stopped CPUs.
2530  *
2531  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2532  *
2533  *  - Signals all CPUs in map to restart.
2534  *  - Waits for each to restart.
2535  *
2536  * Returns:
2537  *  -1: error
2538  *   0: NA
2539  *   1: ok
2540  */
2541 int
2542 restart_cpus(u_int map)
2543 {
2544         /* signal other cpus to restart */
2545         started_cpus = map & smp_active_mask;
2546
2547         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2548                 /* spin */ ;
2549
2550         return 1;
2551 }
2552
2553 /*
2554  * This is called once the mpboot code has gotten us properly relocated
2555  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2556  * and when it returns the scheduler will call the real cpu_idle() main
2557  * loop for the idlethread.  Interrupts are disabled on entry and should
2558  * remain disabled at return.
2559  */
2560 void
2561 ap_init(void)
2562 {
2563         u_int   apic_id;
2564
2565         /*
2566          * Adjust smp_startup_mask to signal the BSP that we have started
2567          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2568          * is waiting for our signal.
2569          *
2570          * We can't set our bit in smp_active_mask yet because we are holding
2571          * interrupts physically disabled and remote cpus could deadlock
2572          * trying to send us an IPI.
2573          */
2574         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2575         cpu_mfence();
2576
2577         /*
2578          * Interlock for finalization.  Wait until mp_finish is non-zero,
2579          * then get the MP lock.
2580          *
2581          * Note: We are in a critical section.
2582          *
2583          * Note: We have to synchronize td_mpcount to our desired MP state
2584          * before calling cpu_try_mplock().
2585          *
2586          * Note: we are the idle thread, we can only spin.
2587          *
2588          * Note: The load fence is memory volatile and prevents the compiler
2589          * from improperly caching mp_finish, and the cpu from improperly
2590          * caching it.
2591          */
2592         while (mp_finish == 0)
2593             cpu_lfence();
2594         ++curthread->td_mpcount;
2595         while (cpu_try_mplock() == 0)
2596             ;
2597
2598         if (cpu_feature & CPUID_TSC) {
2599             /*
2600              * The BSP is constantly updating tsc0_offset, figure out the
2601              * relative difference to synchronize ktrdump.
2602              */
2603             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2604         }
2605
2606         /* BSP may have changed PTD while we're waiting for the lock */
2607         cpu_invltlb();
2608
2609 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2610         lidt(&r_idt);
2611 #endif
2612
2613         /* Build our map of 'other' CPUs. */
2614         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2615
2616         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2617
2618         /* A quick check from sanity claus */
2619         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2620         if (mycpu->gd_cpuid != apic_id) {
2621                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2622                 kprintf("SMP: apic_id = %d\n", apic_id);
2623 #if JGXXX
2624                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2625 #endif
2626                 panic("cpuid mismatch! boom!!");
2627         }
2628
2629         /* Initialize AP's local APIC for irq's */
2630         apic_initialize(FALSE);
2631
2632         /* Set memory range attributes for this CPU to match the BSP */
2633         mem_range_AP_init();
2634
2635         /*
2636          * Once we go active we must process any IPIQ messages that may
2637          * have been queued, because no actual IPI will occur until we
2638          * set our bit in the smp_active_mask.  If we don't the IPI
2639          * message interlock could be left set which would also prevent
2640          * further IPIs.
2641          *
2642          * The idle loop doesn't expect the BGL to be held and while
2643          * lwkt_switch() normally cleans things up this is a special case
2644          * because we returning almost directly into the idle loop.
2645          *
2646          * The idle thread is never placed on the runq, make sure
2647          * nothing we've done put it there.
2648          */
2649         KKASSERT(curthread->td_mpcount == 1);
2650         smp_active_mask |= 1 << mycpu->gd_cpuid;
2651
2652         /*
2653          * Enable interrupts here.  idle_restore will also do it, but
2654          * doing it here lets us clean up any strays that got posted to
2655          * the CPU during the AP boot while we are still in a critical
2656          * section.
2657          */
2658         __asm __volatile("sti; pause; pause"::);
2659         mdcpu->gd_fpending = 0;
2660
2661         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2662         lwkt_process_ipiq();
2663
2664         /*
2665          * Releasing the mp lock lets the BSP finish up the SMP init
2666          */
2667         rel_mplock();
2668         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2669 }
2670
2671 /*
2672  * Get SMP fully working before we start initializing devices.
2673  */
2674 static
2675 void
2676 ap_finish(void)
2677 {
2678         mp_finish = 1;
2679         if (bootverbose)
2680                 kprintf("Finish MP startup\n");
2681         if (cpu_feature & CPUID_TSC)
2682                 tsc0_offset = rdtsc();
2683         tsc_offsets[0] = 0;
2684         rel_mplock();
2685         while (smp_active_mask != smp_startup_mask) {
2686                 cpu_lfence();
2687                 if (cpu_feature & CPUID_TSC)
2688                         tsc0_offset = rdtsc();
2689         }
2690         while (try_mplock() == 0)
2691                 ;
2692         if (bootverbose)
2693                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2694 }
2695
2696 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2697
2698 void
2699 cpu_send_ipiq(int dcpu)
2700 {
2701         if ((1 << dcpu) & smp_active_mask)
2702                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2703 }
2704
2705 #if 0   /* single_apic_ipi_passive() not working yet */
2706 /*
2707  * Returns 0 on failure, 1 on success
2708  */
2709 int
2710 cpu_send_ipiq_passive(int dcpu)
2711 {
2712         int r = 0;
2713         if ((1 << dcpu) & smp_active_mask) {
2714                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2715                                         APIC_DELMODE_FIXED);
2716         }
2717         return(r);
2718 }
2719 #endif
2720