sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <sys/mplock2.h>
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine/cputypes.h>
  59 #include <machine_base/apic/mpapic.h>
  60 #include <machine/psl.h>
  61 #include <machine/segments.h>
  62 #include <machine/tss.h>
  63 #include <machine/specialreg.h>
  64 #include <machine/globaldata.h>
  65 #include <machine/pmap_inval.h>
  66
  67 #include <machine/md_var.h>             /* setidt() */
  68 #include <machine_base/icu/icu.h>       /* IPIs */
  69 #include <machine/intr_machdep.h>       /* IPIs */
  70
  71 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  72
  73 #define WARMBOOT_TARGET         0
  74 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  75 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  76
  77 #define BIOS_BASE               (0xf0000)
  78 #define BIOS_BASE2              (0xe0000)
  79 #define BIOS_SIZE               (0x10000)
  80 #define BIOS_COUNT              (BIOS_SIZE/4)
  81
  82 #define CMOS_REG                (0x70)
  83 #define CMOS_DATA               (0x71)
  84 #define BIOS_RESET              (0x0f)
  85 #define BIOS_WARM               (0x0a)
  86
  87 #define PROCENTRY_FLAG_EN       0x01
  88 #define PROCENTRY_FLAG_BP       0x02
  89 #define IOAPICENTRY_FLAG_EN     0x01
  90
  91
  92 /* MP Floating Pointer Structure */
  93 typedef struct MPFPS {
  94         char    signature[4];
  95         u_int32_t pap;
  96         u_char  length;
  97         u_char  spec_rev;
  98         u_char  checksum;
  99         u_char  mpfb1;
 100         u_char  mpfb2;
 101         u_char  mpfb3;
 102         u_char  mpfb4;
 103         u_char  mpfb5;
 104 }      *mpfps_t;
 105
 106 /* MP Configuration Table Header */
 107 typedef struct MPCTH {
 108         char    signature[4];
 109         u_short base_table_length;
 110         u_char  spec_rev;
 111         u_char  checksum;
 112         u_char  oem_id[8];
 113         u_char  product_id[12];
 114         void   *oem_table_pointer;
 115         u_short oem_table_size;
 116         u_short entry_count;
 117         void   *apic_address;
 118         u_short extended_table_length;
 119         u_char  extended_table_checksum;
 120         u_char  reserved;
 121 }      *mpcth_t;
 122
 123
 124 typedef struct PROCENTRY {
 125         u_char  type;
 126         u_char  apic_id;
 127         u_char  apic_version;
 128         u_char  cpu_flags;
 129         u_long  cpu_signature;
 130         u_long  feature_flags;
 131         u_long  reserved1;
 132         u_long  reserved2;
 133 }      *proc_entry_ptr;
 134
 135 typedef struct BUSENTRY {
 136         u_char  type;
 137         u_char  bus_id;
 138         char    bus_type[6];
 139 }      *bus_entry_ptr;
 140
 141 typedef struct IOAPICENTRY {
 142         u_char  type;
 143         u_char  apic_id;
 144         u_char  apic_version;
 145         u_char  apic_flags;
 146         void   *apic_address;
 147 }      *io_apic_entry_ptr;
 148
 149 typedef struct INTENTRY {
 150         u_char  type;
 151         u_char  int_type;
 152         u_short int_flags;
 153         u_char  src_bus_id;
 154         u_char  src_bus_irq;
 155         u_char  dst_apic_id;
 156         u_char  dst_apic_int;
 157 }      *int_entry_ptr;
 158
 159 /* descriptions of MP basetable entries */
 160 typedef struct BASETABLE_ENTRY {
 161         u_char  type;
 162         u_char  length;
 163         char    name[16];
 164 }       basetable_entry;
 165
 166 struct mptable_pos {
 167         mpfps_t         mp_fps;
 168         mpcth_t         mp_cth;
 169         vm_size_t       mp_cth_mapsz;
 170 };
 171
 172 #define MPTABLE_POS_USE_DEFAULT(mpt) \
 173         ((mpt)->mp_fps->mpfb1 != 0 || (mpt)->mp_cth == NULL)
 174
 175 struct mptable_bus {
 176         int             mb_id;
 177         int             mb_type;        /* MPTABLE_BUS_ */
 178         TAILQ_ENTRY(mptable_bus) mb_link;
 179 };
 180
 181 #define MPTABLE_BUS_ISA         0
 182 #define MPTABLE_BUS_PCI         1
 183
 184 struct mptable_bus_info {
 185         TAILQ_HEAD(, mptable_bus) mbi_list;
 186 };
 187
 188 struct mptable_pci_int {
 189         int             mpci_bus;
 190         int             mpci_dev;
 191         int             mpci_pin;
 192
 193         int             mpci_ioapic_idx;
 194         int             mpci_ioapic_pin;
 195         TAILQ_ENTRY(mptable_pci_int) mpci_link;
 196 };
 197
 198 struct mptable_ioapic {
 199         int             mio_idx;
 200         int             mio_apic_id;
 201         uint32_t        mio_addr;
 202         int             mio_gsi_base;
 203         int             mio_npin;
 204         TAILQ_ENTRY(mptable_ioapic) mio_link;
 205 };
 206
 207 typedef int     (*mptable_iter_func)(void *, const void *, int);
 208
 209 /*
 210  * this code MUST be enabled here and in mpboot.s.
 211  * it follows the very early stages of AP boot by placing values in CMOS ram.
 212  * it NORMALLY will never be needed and thus the primitive method for enabling.
 213  *
 214  */
 215 #if defined(CHECK_POINTS)
 216 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 217 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 218
 219 #define CHECK_INIT(D);                          \
 220         CHECK_WRITE(0x34, (D));                 \
 221         CHECK_WRITE(0x35, (D));                 \
 222         CHECK_WRITE(0x36, (D));                 \
 223         CHECK_WRITE(0x37, (D));                 \
 224         CHECK_WRITE(0x38, (D));                 \
 225         CHECK_WRITE(0x39, (D));
 226
 227 #define CHECK_PRINT(S);                         \
 228         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 229            (S),                                 \
 230            CHECK_READ(0x34),                    \
 231            CHECK_READ(0x35),                    \
 232            CHECK_READ(0x36),                    \
 233            CHECK_READ(0x37),                    \
 234            CHECK_READ(0x38),                    \
 235            CHECK_READ(0x39));
 236
 237 #else                           /* CHECK_POINTS */
 238
 239 #define CHECK_INIT(D)
 240 #define CHECK_PRINT(S)
 241
 242 #endif                          /* CHECK_POINTS */
 243
 244 /*
 245  * Values to send to the POST hardware.
 246  */
 247 #define MP_BOOTADDRESS_POST     0x10
 248 #define MP_PROBE_POST           0x11
 249 #define MPTABLE_PASS1_POST      0x12
 250
 251 #define MP_START_POST           0x13
 252 #define MP_ENABLE_POST          0x14
 253 #define MPTABLE_PASS2_POST      0x15
 254
 255 #define START_ALL_APS_POST      0x16
 256 #define INSTALL_AP_TRAMP_POST   0x17
 257 #define START_AP_POST           0x18
 258
 259 #define MP_ANNOUNCE_POST        0x19
 260
 261 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 262 int     current_postcode;
 263
 264 /** XXX FIXME: what system files declare these??? */
 265 extern struct region_descriptor r_gdt, r_idt;
 266
 267 int     mp_naps;                /* # of Applications processors */
 268 #ifdef SMP /* APIC-IO */
 269 static int      mp_nbusses;     /* # of busses */
 270 int     mp_napics;              /* # of IO APICs */
 271 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 272 u_int32_t *io_apic_versions;
 273 #endif
 274 extern  int nkpt;
 275
 276 u_int32_t cpu_apic_versions[MAXCPU];
 277 int64_t tsc0_offset;
 278 extern int64_t tsc_offsets[];
 279
 280 extern u_long ebda_addr;
 281
 282 #ifdef SMP /* APIC-IO */
 283 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 284 #endif
 285
 286 /*
 287  * APIC ID logical/physical mapping structures.
 288  * We oversize these to simplify boot-time config.
 289  */
 290 int     cpu_num_to_apic_id[NAPICID];
 291 #ifdef SMP /* APIC-IO */
 292 int     io_num_to_apic_id[NAPICID];
 293 #endif
 294 int     apic_id_to_logical[NAPICID];
 295
 296 /* AP uses this during bootstrap.  Do not staticize.  */
 297 char *bootSTK;
 298 static int bootAP;
 299
 300 /* Hotwire a 0->4MB V==P mapping */
 301 extern pt_entry_t *KPTphys;
 302
 303 /*
 304  * SMP page table page.  Setup by locore to point to a page table
 305  * page from which we allocate per-cpu privatespace areas io_apics,
 306  * and so forth.
 307  */
 308
 309 #define IO_MAPPING_START_INDEX  \
 310                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 311
 312 extern pt_entry_t *SMPpt;
 313 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 314
 315 struct pcb stoppcbs[MAXCPU];
 316
 317 static basetable_entry basetable_entry_types[] =
 318 {
 319         {0, 20, "Processor"},
 320         {1, 8, "Bus"},
 321         {2, 8, "I/O APIC"},
 322         {3, 8, "I/O INT"},
 323         {4, 8, "Local INT"}
 324 };
 325
 326 /*
 327  * Local data and functions.
 328  */
 329
 330 static u_int    boot_address;
 331 static u_int    base_memory;
 332 static int      mp_finish;
 333
 334 static void     mp_enable(u_int boot_addr);
 335
 336 static int      mptable_iterate_entries(const mpcth_t,
 337                     mptable_iter_func, void *);
 338 static int      mptable_search(void);
 339 static int      mptable_search_sig(u_int32_t target, int count);
 340 static int      mptable_hyperthread_fixup(cpumask_t, int);
 341 #ifdef SMP /* APIC-IO */
 342 static void     mptable_pass1(struct mptable_pos *);
 343 static void     mptable_pass2(struct mptable_pos *);
 344 static void     mptable_default(int type);
 345 static void     mptable_fix(void);
 346 #endif
 347 static int      mptable_map(struct mptable_pos *);
 348 static void     mptable_unmap(struct mptable_pos *);
 349 static void     mptable_bus_info_alloc(const mpcth_t,
 350                     struct mptable_bus_info *);
 351 static void     mptable_bus_info_free(struct mptable_bus_info *);
 352
 353 static int      mptable_lapic_probe(struct lapic_enumerator *);
 354 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 355 static void     mptable_lapic_default(void);
 356
 357 static int      mptable_ioapic_probe(struct ioapic_enumerator *);
 358 static void     mptable_ioapic_enumerate(struct ioapic_enumerator *);
 359
 360 #ifdef SMP /* APIC-IO */
 361 static void     setup_apic_irq_mapping(void);
 362 static int      apic_int_is_bus_type(int intr, int bus_type);
 363 #endif
 364 static int      start_all_aps(u_int boot_addr);
 365 static void     install_ap_tramp(u_int boot_addr);
 366 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 367 static int      smitest(void);
 368
 369 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 370 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 371 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 372
 373 int                     imcr_present;
 374
 375 static vm_paddr_t       mptable_fps_phyaddr;
 376 static int              mptable_use_default;
 377 static TAILQ_HEAD(mptable_pci_int_list, mptable_pci_int) mptable_pci_int_list =
 378         TAILQ_HEAD_INITIALIZER(mptable_pci_int_list);
 379 static TAILQ_HEAD(mptable_ioapic_list, mptable_ioapic) mptable_ioapic_list =
 380         TAILQ_HEAD_INITIALIZER(mptable_ioapic_list);
 381
 382 /*
 383  * Calculate usable address in base memory for AP trampoline code.
 384  */
 385 u_int
 386 mp_bootaddress(u_int basemem)
 387 {
 388         POSTCODE(MP_BOOTADDRESS_POST);
 389
 390         base_memory = basemem;
 391
 392         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 393         if ((base_memory - boot_address) < bootMP_size)
 394                 boot_address -= 4096;   /* not enough, lower by 4k */
 395
 396         return boot_address;
 397 }
 398
 399
 400 static void
 401 mptable_probe(void)
 402 {
 403         struct mptable_pos mpt;
 404         int error;
 405
 406         KKASSERT(mptable_fps_phyaddr == 0);
 407
 408         mptable_fps_phyaddr = mptable_search();
 409         if (mptable_fps_phyaddr == 0)
 410                 return;
 411
 412         error = mptable_map(&mpt);
 413         if (error) {
 414                 mptable_fps_phyaddr = 0;
 415                 return;
 416         }
 417
 418         if (MPTABLE_POS_USE_DEFAULT(&mpt)) {
 419                 kprintf("MPTABLE: use default configuration\n");
 420                 mptable_use_default = 1;
 421         }
 422         if (mpt.mp_fps->mpfb2 & 0x80)
 423                 imcr_present = 1;
 424
 425         mptable_unmap(&mpt);
 426 }
 427 SYSINIT(mptable_probe, SI_BOOT2_PRESMP, SI_ORDER_FIRST, mptable_probe, 0);
 428
 429 /*
 430  * Look for an Intel MP spec table (ie, SMP capable hardware).
 431  */
 432 static int
 433 mptable_search(void)
 434 {
 435         int     x;
 436         u_int32_t target;
 437
 438         /*
 439          * Make sure our SMPpt[] page table is big enough to hold all the
 440          * mappings we need.
 441          */
 442         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 443
 444         POSTCODE(MP_PROBE_POST);
 445
 446         /* see if EBDA exists */
 447         if (ebda_addr != 0) {
 448                 /* search first 1K of EBDA */
 449                 target = (u_int32_t)ebda_addr;
 450                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 451                         return x;
 452         } else {
 453                 /* last 1K of base memory, effective 'top of base' passed in */
 454                 target = (u_int32_t)(base_memory - 0x400);
 455                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 456                         return x;
 457         }
 458
 459         /* search the BIOS */
 460         target = (u_int32_t)BIOS_BASE;
 461         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 462                 return x;
 463
 464         /* search the extended BIOS */
 465         target = (u_int32_t)BIOS_BASE2;
 466         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 467                 return x;
 468
 469         /* nothing found */
 470         return 0;
 471 }
 472
 473 static int
 474 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 475 {
 476         int count, total_size;
 477         const void *position;
 478
 479         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 480         total_size = cth->base_table_length - sizeof(struct MPCTH);
 481         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 482         count = cth->entry_count;
 483
 484         while (count--) {
 485                 int type, error;
 486
 487                 KKASSERT(total_size >= 0);
 488                 if (total_size == 0) {
 489                         kprintf("invalid base MP table, "
 490                                 "entry count and length mismatch\n");
 491                         return EINVAL;
 492                 }
 493
 494                 type = *(const uint8_t *)position;
 495                 switch (type) {
 496                 case 0: /* processor_entry */
 497                 case 1: /* bus_entry */
 498                 case 2: /* io_apic_entry */
 499                 case 3: /* int_entry */
 500                 case 4: /* int_entry */
 501                         break;
 502                 default:
 503                         kprintf("unknown base MP table entry type %d\n", type);
 504                         return EINVAL;
 505                 }
 506
 507                 if (total_size < basetable_entry_types[type].length) {
 508                         kprintf("invalid base MP table length, "
 509                                 "does not contain all entries\n");
 510                         return EINVAL;
 511                 }
 512                 total_size -= basetable_entry_types[type].length;
 513
 514                 error = func(arg, position, type);
 515                 if (error)
 516                         return error;
 517
 518                 position = (const uint8_t *)position +
 519                     basetable_entry_types[type].length;
 520         }
 521         return 0;
 522 }
 523
 524
 525 /*
 526  * Startup the SMP processors.
 527  */
 528 void
 529 mp_start(void)
 530 {
 531         POSTCODE(MP_START_POST);
 532         mp_enable(boot_address);
 533 }
 534
 535
 536 /*
 537  * Print various information about the SMP system hardware and setup.
 538  */
 539 void
 540 mp_announce(void)
 541 {
 542         int     x;
 543
 544         POSTCODE(MP_ANNOUNCE_POST);
 545
 546         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 547         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 548         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 549         for (x = 1; x <= mp_naps; ++x) {
 550                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 551                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 552         }
 553
 554 if (apic_io_enable) {
 555         if (ioapic_use_old) {
 556                 for (x = 0; x < mp_napics; ++x) {
 557                         kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 558                         kprintf(", version: 0x%08x", io_apic_versions[x]);
 559                         kprintf(", at 0x%08lx\n", io_apic_address[x]);
 560                 }
 561         }
 562 } else {
 563         kprintf(" Warning: APIC I/O disabled\n");
 564 }
 565 }
 566
 567 /*
 568  * AP cpu's call this to sync up protected mode.
 569  *
 570  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 571  * be able to use to the FP for our optimized bzero/bcopy code before
 572  * we enter more mainstream C code.
 573  *
 574  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 575  */
 576 void
 577 init_secondary(void)
 578 {
 579         int     gsel_tss;
 580         int     x, myid = bootAP;
 581         u_int   cr0;
 582         struct mdglobaldata *md;
 583         struct privatespace *ps;
 584
 585         ps = &CPU_prvspace[myid];
 586
 587         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 588         gdt_segs[GPROC0_SEL].ssd_base =
 589                 (int) &ps->mdglobaldata.gd_common_tss;
 590         ps->mdglobaldata.mi.gd_prvspace = ps;
 591
 592         for (x = 0; x < NGDT; x++) {
 593                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 594         }
 595
 596         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 597         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 598         lgdt(&r_gdt);                   /* does magic intra-segment return */
 599
 600         lidt(&r_idt);
 601
 602         lldt(_default_ldt);
 603         mdcpu->gd_currentldt = _default_ldt;
 604
 605         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 606         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 607
 608         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 609
 610         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 611         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 612         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 613         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 614         md->gd_common_tssd = *md->gd_tss_gdt;
 615         ltr(gsel_tss);
 616
 617         /*
 618          * Set to a known state:
 619          * Set by mpboot.s: CR0_PG, CR0_PE
 620          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 621          */
 622         cr0 = rcr0();
 623         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 624         load_cr0(cr0);
 625         pmap_set_opt();         /* PSE/4MB pages, etc */
 626
 627         /* set up CPU registers and state */
 628         cpu_setregs();
 629
 630         /* set up FPU state on the AP */
 631         npxinit(__INITIAL_NPXCW__);
 632
 633         /* set up SSE registers */
 634         enable_sse();
 635 }
 636
 637 /*******************************************************************
 638  * local functions and data
 639  */
 640
 641 /*
 642  * start the SMP system
 643  */
 644 static void
 645 mp_enable(u_int boot_addr)
 646 {
 647         int     apic;
 648         u_int   ux;
 649         struct mptable_pos mpt;
 650
 651         POSTCODE(MP_ENABLE_POST);
 652
 653         lapic_config();
 654
 655         /* Initialize BSP's local APIC */
 656         lapic_init(TRUE);
 657
 658         if (apic_io_enable)
 659                 ioapic_config();
 660
 661 if (apic_io_enable && ioapic_use_old) {
 662
 663         if (!mptable_fps_phyaddr)
 664                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 665
 666         mptable_map(&mpt);
 667
 668         /*
 669          * Examine the MP table for needed info
 670          */
 671         mptable_pass1(&mpt);
 672         mptable_pass2(&mpt);
 673
 674         mptable_unmap(&mpt);
 675
 676         /* Post scan cleanup */
 677         mptable_fix();
 678
 679         setup_apic_irq_mapping();
 680
 681         /* fill the LOGICAL io_apic_versions table */
 682         for (apic = 0; apic < mp_napics; ++apic) {
 683                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 684                 io_apic_versions[apic] = ux;
 685                 io_apic_set_id(apic, IO_TO_ID(apic));
 686         }
 687
 688         /* program each IO APIC in the system */
 689         for (apic = 0; apic < mp_napics; ++apic)
 690                 if (io_apic_setup(apic) < 0)
 691                         panic("IO APIC setup failure");
 692
 693 }
 694
 695         /* Finalize PIC */
 696         MachIntrABI.finalize();
 697
 698         /* start each Application Processor */
 699         start_all_aps(boot_addr);
 700 }
 701
 702
 703 /*
 704  * look for the MP spec signature
 705  */
 706
 707 /* string defined by the Intel MP Spec as identifying the MP table */
 708 #define MP_SIG          0x5f504d5f      /* _MP_ */
 709 #define NEXT(X)         ((X) += 4)
 710 static int
 711 mptable_search_sig(u_int32_t target, int count)
 712 {
 713         vm_size_t map_size;
 714         u_int32_t *addr;
 715         int x, ret;
 716
 717         KKASSERT(target != 0);
 718
 719         map_size = count * sizeof(u_int32_t);
 720         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 721
 722         ret = 0;
 723         for (x = 0; x < count; NEXT(x)) {
 724                 if (addr[x] == MP_SIG) {
 725                         /* make array index a byte index */
 726                         ret = target + (x * sizeof(u_int32_t));
 727                         break;
 728                 }
 729         }
 730
 731         pmap_unmapdev((vm_offset_t)addr, map_size);
 732         return ret;
 733 }
 734
 735
 736 typedef struct BUSDATA {
 737         u_char  bus_id;
 738         enum busTypes bus_type;
 739 }       bus_datum;
 740
 741 typedef struct INTDATA {
 742         u_char  int_type;
 743         u_short int_flags;
 744         u_char  src_bus_id;
 745         u_char  src_bus_irq;
 746         u_char  dst_apic_id;
 747         u_char  dst_apic_int;
 748         u_char  int_vector;
 749 }       io_int, local_int;
 750
 751 typedef struct BUSTYPENAME {
 752         u_char  type;
 753         char    name[7];
 754 }       bus_type_name;
 755
 756 static bus_type_name bus_type_table[] =
 757 {
 758         {CBUS, "CBUS"},
 759         {CBUSII, "CBUSII"},
 760         {EISA, "EISA"},
 761         {MCA, "MCA"},
 762         {UNKNOWN_BUSTYPE, "---"},
 763         {ISA, "ISA"},
 764         {MCA, "MCA"},
 765         {UNKNOWN_BUSTYPE, "---"},
 766         {UNKNOWN_BUSTYPE, "---"},
 767         {UNKNOWN_BUSTYPE, "---"},
 768         {UNKNOWN_BUSTYPE, "---"},
 769         {UNKNOWN_BUSTYPE, "---"},
 770         {PCI, "PCI"},
 771         {UNKNOWN_BUSTYPE, "---"},
 772         {UNKNOWN_BUSTYPE, "---"},
 773         {UNKNOWN_BUSTYPE, "---"},
 774         {UNKNOWN_BUSTYPE, "---"},
 775         {XPRESS, "XPRESS"},
 776         {UNKNOWN_BUSTYPE, "---"}
 777 };
 778 /* from MP spec v1.4, table 5-1 */
 779 static int default_data[7][5] =
 780 {
 781 /*   nbus, id0, type0, id1, type1 */
 782         {1, 0, ISA, 255, 255},
 783         {1, 0, EISA, 255, 255},
 784         {1, 0, EISA, 255, 255},
 785         {1, 0, MCA, 255, 255},
 786         {2, 0, ISA, 1, PCI},
 787         {2, 0, EISA, 1, PCI},
 788         {2, 0, MCA, 1, PCI}
 789 };
 790
 791
 792 /* the bus data */
 793 static bus_datum *bus_data;
 794
 795 /* the IO INT data, one entry per possible APIC INTerrupt */
 796 static io_int  *io_apic_ints;
 797 static int nintrs;
 798
 799 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 800 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 801 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 802 static int int_entry            (const struct INTENTRY *entry, int intr);
 803 static int lookup_bus_type      (char *name);
 804
 805 static int
 806 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 807 {
 808         const struct IOAPICENTRY *ioapic_ent;
 809
 810         switch (type) {
 811         case 1: /* bus_entry */
 812                 ++mp_nbusses;
 813                 break;
 814
 815         case 2: /* io_apic_entry */
 816                 ioapic_ent = pos;
 817                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 818                         io_apic_address[mp_napics++] =
 819                             (vm_offset_t)ioapic_ent->apic_address;
 820                 }
 821                 break;
 822
 823         case 3: /* int_entry */
 824                 ++nintrs;
 825                 break;
 826         }
 827         return 0;
 828 }
 829
 830 /*
 831  * 1st pass on motherboard's Intel MP specification table.
 832  *
 833  * determines:
 834  *      io_apic_address[N]
 835  *      mp_nbusses
 836  *      mp_napics
 837  *      nintrs
 838  */
 839 static void
 840 mptable_pass1(struct mptable_pos *mpt)
 841 {
 842         mpfps_t fps;
 843         int x;
 844
 845         POSTCODE(MPTABLE_PASS1_POST);
 846
 847         fps = mpt->mp_fps;
 848         KKASSERT(fps != NULL);
 849
 850         /* clear various tables */
 851         for (x = 0; x < NAPICID; ++x)
 852                 io_apic_address[x] = ~0;        /* IO APIC address table */
 853
 854         mp_nbusses = 0;
 855         mp_napics = 0;
 856         nintrs = 0;
 857
 858         /* check for use of 'default' configuration */
 859         if (fps->mpfb1 != 0) {
 860                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 861                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 862                 mp_napics = 1;
 863                 nintrs = 16;
 864         } else {
 865                 int error;
 866
 867                 error = mptable_iterate_entries(mpt->mp_cth,
 868                             mptable_ioapic_pass1_callback, NULL);
 869                 if (error)
 870                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 871         }
 872 }
 873
 874 struct mptable_ioapic2_cbarg {
 875         int     bus;
 876         int     apic;
 877         int     intr;
 878 };
 879
 880 static int
 881 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 882 {
 883         struct mptable_ioapic2_cbarg *arg = xarg;
 884
 885         switch (type) {
 886         case 1:
 887                 if (bus_entry(pos, arg->bus))
 888                         ++arg->bus;
 889                 break;
 890
 891         case 2:
 892                 if (io_apic_entry(pos, arg->apic))
 893                         ++arg->apic;
 894                 break;
 895
 896         case 3:
 897                 if (int_entry(pos, arg->intr))
 898                         ++arg->intr;
 899                 break;
 900         }
 901         return 0;
 902 }
 903
 904 /*
 905  * 2nd pass on motherboard's Intel MP specification table.
 906  *
 907  * sets:
 908  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 909  *      IO_TO_ID(N), logical IO to APIC ID table
 910  *      bus_data[N]
 911  *      io_apic_ints[N]
 912  */
 913 static void
 914 mptable_pass2(struct mptable_pos *mpt)
 915 {
 916         struct mptable_ioapic2_cbarg arg;
 917         mpfps_t fps;
 918         int error, x;
 919
 920         POSTCODE(MPTABLE_PASS2_POST);
 921
 922         fps = mpt->mp_fps;
 923         KKASSERT(fps != NULL);
 924
 925         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 926             M_DEVBUF, M_WAITOK);
 927         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 928             M_DEVBUF, M_WAITOK | M_ZERO);
 929         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 930             M_DEVBUF, M_WAITOK);
 931         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 932             M_DEVBUF, M_WAITOK);
 933
 934         for (x = 0; x < mp_napics; x++)
 935                 ioapic[x] = ioapic_map(io_apic_address[x]);
 936
 937         /* clear various tables */
 938         for (x = 0; x < NAPICID; ++x) {
 939                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 940                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 941         }
 942
 943         /* clear bus data table */
 944         for (x = 0; x < mp_nbusses; ++x)
 945                 bus_data[x].bus_id = 0xff;
 946
 947         /* clear IO APIC INT table */
 948         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
 949                 io_apic_ints[x].int_type = 0xff;
 950                 io_apic_ints[x].int_vector = 0xff;
 951         }
 952
 953         /* check for use of 'default' configuration */
 954         if (fps->mpfb1 != 0) {
 955                 mptable_default(fps->mpfb1);
 956                 return;
 957         }
 958
 959         bzero(&arg, sizeof(arg));
 960         error = mptable_iterate_entries(mpt->mp_cth,
 961                     mptable_ioapic_pass2_callback, &arg);
 962         if (error)
 963                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
 964 }
 965
 966 /*
 967  * Check if we should perform a hyperthreading "fix-up" to
 968  * enumerate any logical CPU's that aren't already listed
 969  * in the table.
 970  *
 971  * XXX: We assume that all of the physical CPUs in the
 972  * system have the same number of logical CPUs.
 973  *
 974  * XXX: We assume that APIC ID's are allocated such that
 975  * the APIC ID's for a physical processor are aligned
 976  * with the number of logical CPU's in the processor.
 977  */
 978 static int
 979 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
 980 {
 981         int i, id, lcpus_max, logical_cpus;
 982
 983         if ((cpu_feature & CPUID_HTT) == 0)
 984                 return 0;
 985
 986         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
 987         if (lcpus_max <= 1)
 988                 return 0;
 989
 990         if (cpu_vendor_id == CPU_VENDOR_INTEL) {
 991                 /*
 992                  * INSTRUCTION SET REFERENCE, A-M (#253666)
 993                  * Page 3-181, Table 3-20
 994                  * "The nearest power-of-2 integer that is not smaller
 995                  *  than EBX[23:16] is the number of unique initial APIC
 996                  *  IDs reserved for addressing different logical
 997                  *  processors in a physical package."
 998                  */
 999                 for (i = 0; ; ++i) {
1000                         if ((1 << i) >= lcpus_max) {
1001                                 lcpus_max = 1 << i;
1002                                 break;
1003                         }
1004                 }
1005         }
1006
1007         KKASSERT(cpu_count != 0);
1008         if (cpu_count == lcpus_max) {
1009                 /* We have nothing to fix */
1010                 return 0;
1011         } else if (cpu_count == 1) {
1012                 /* XXX this may be incorrect */
1013                 logical_cpus = lcpus_max;
1014         } else {
1015                 int cur, prev, dist;
1016
1017                 /*
1018                  * Calculate the distances between two nearest
1019                  * APIC IDs.  If all such distances are same,
1020                  * then it is the number of missing cpus that
1021                  * we are going to fill later.
1022                  */
1023                 dist = cur = prev = -1;
1024                 for (id = 0; id < MAXCPU; ++id) {
1025                         if ((id_mask & CPUMASK(id)) == 0)
1026                                 continue;
1027
1028                         cur = id;
1029                         if (prev >= 0) {
1030                                 int new_dist = cur - prev;
1031
1032                                 if (dist < 0)
1033                                         dist = new_dist;
1034
1035                                 /*
1036                                  * Make sure that all distances
1037                                  * between two nearest APIC IDs
1038                                  * are same.
1039                                  */
1040                                 if (dist != new_dist)
1041                                         return 0;
1042                         }
1043                         prev = cur;
1044                 }
1045                 if (dist == 1)
1046                         return 0;
1047
1048                 /* Must be power of 2 */
1049                 if (dist & (dist - 1))
1050                         return 0;
1051
1052                 /* Can't exceed CPU package capacity */
1053                 if (dist > lcpus_max)
1054                         logical_cpus = lcpus_max;
1055                 else
1056                         logical_cpus = dist;
1057         }
1058
1059         /*
1060          * For each APIC ID of a CPU that is set in the mask,
1061          * scan the other candidate APIC ID's for this
1062          * physical processor.  If any of those ID's are
1063          * already in the table, then kill the fixup.
1064          */
1065         for (id = 0; id < MAXCPU; id++) {
1066                 if ((id_mask & CPUMASK(id)) == 0)
1067                         continue;
1068                 /* First, make sure we are on a logical_cpus boundary. */
1069                 if (id % logical_cpus != 0)
1070                         return 0;
1071                 for (i = id + 1; i < id + logical_cpus; i++)
1072                         if ((id_mask & CPUMASK(i)) != 0)
1073                                 return 0;
1074         }
1075         return logical_cpus;
1076 }
1077
1078 static int
1079 mptable_map(struct mptable_pos *mpt)
1080 {
1081         mpfps_t fps = NULL;
1082         mpcth_t cth = NULL;
1083         vm_size_t cth_mapsz = 0;
1084
1085         KKASSERT(mptable_fps_phyaddr != 0);
1086
1087         bzero(mpt, sizeof(*mpt));
1088
1089         fps = pmap_mapdev(mptable_fps_phyaddr, sizeof(*fps));
1090         if (fps->pap != 0) {
1091                 /*
1092                  * Map configuration table header to get
1093                  * the base table size
1094                  */
1095                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1096                 cth_mapsz = cth->base_table_length;
1097                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1098
1099                 if (cth_mapsz < sizeof(*cth)) {
1100                         kprintf("invalid base MP table length %d\n",
1101                                 (int)cth_mapsz);
1102                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1103                         return EINVAL;
1104                 }
1105
1106                 /*
1107                  * Map the base table
1108                  */
1109                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1110         }
1111
1112         mpt->mp_fps = fps;
1113         mpt->mp_cth = cth;
1114         mpt->mp_cth_mapsz = cth_mapsz;
1115
1116         return 0;
1117 }
1118
1119 static void
1120 mptable_unmap(struct mptable_pos *mpt)
1121 {
1122         if (mpt->mp_cth != NULL) {
1123                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1124                 mpt->mp_cth = NULL;
1125                 mpt->mp_cth_mapsz = 0;
1126         }
1127         if (mpt->mp_fps != NULL) {
1128                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1129                 mpt->mp_fps = NULL;
1130         }
1131 }
1132
1133 void
1134 assign_apic_irq(int apic, int intpin, int irq)
1135 {
1136         int x;
1137
1138         if (int_to_apicintpin[irq].ioapic != -1)
1139                 panic("assign_apic_irq: inconsistent table");
1140
1141         int_to_apicintpin[irq].ioapic = apic;
1142         int_to_apicintpin[irq].int_pin = intpin;
1143         int_to_apicintpin[irq].apic_address = ioapic[apic];
1144         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1145
1146         for (x = 0; x < nintrs; x++) {
1147                 if ((io_apic_ints[x].int_type == 0 ||
1148                      io_apic_ints[x].int_type == 3) &&
1149                     io_apic_ints[x].int_vector == 0xff &&
1150                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1151                     io_apic_ints[x].dst_apic_int == intpin)
1152                         io_apic_ints[x].int_vector = irq;
1153         }
1154 }
1155
1156 void
1157 revoke_apic_irq(int irq)
1158 {
1159         int x;
1160         int oldapic;
1161         int oldintpin;
1162
1163         if (int_to_apicintpin[irq].ioapic == -1)
1164                 panic("revoke_apic_irq: inconsistent table");
1165
1166         oldapic = int_to_apicintpin[irq].ioapic;
1167         oldintpin = int_to_apicintpin[irq].int_pin;
1168
1169         int_to_apicintpin[irq].ioapic = -1;
1170         int_to_apicintpin[irq].int_pin = 0;
1171         int_to_apicintpin[irq].apic_address = NULL;
1172         int_to_apicintpin[irq].redirindex = 0;
1173
1174         for (x = 0; x < nintrs; x++) {
1175                 if ((io_apic_ints[x].int_type == 0 ||
1176                      io_apic_ints[x].int_type == 3) &&
1177                     io_apic_ints[x].int_vector != 0xff &&
1178                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1179                     io_apic_ints[x].dst_apic_int == oldintpin)
1180                         io_apic_ints[x].int_vector = 0xff;
1181         }
1182 }
1183
1184 /*
1185  * Allocate an IRQ
1186  */
1187 static void
1188 allocate_apic_irq(int intr)
1189 {
1190         int apic;
1191         int intpin;
1192         int irq;
1193
1194         if (io_apic_ints[intr].int_vector != 0xff)
1195                 return;         /* Interrupt handler already assigned */
1196
1197         if (io_apic_ints[intr].int_type != 0 &&
1198             (io_apic_ints[intr].int_type != 3 ||
1199              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1200               io_apic_ints[intr].dst_apic_int == 0)))
1201                 return;         /* Not INT or ExtInt on != (0, 0) */
1202
1203         irq = 0;
1204         while (irq < APIC_INTMAPSIZE &&
1205                int_to_apicintpin[irq].ioapic != -1)
1206                 irq++;
1207
1208         if (irq >= APIC_INTMAPSIZE)
1209                 return;         /* No free interrupt handlers */
1210
1211         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1212         intpin = io_apic_ints[intr].dst_apic_int;
1213
1214         assign_apic_irq(apic, intpin, irq);
1215 }
1216
1217
1218 static void
1219 swap_apic_id(int apic, int oldid, int newid)
1220 {
1221         int x;
1222         int oapic;
1223
1224
1225         if (oldid == newid)
1226                 return;                 /* Nothing to do */
1227
1228         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1229                apic, oldid, newid);
1230
1231         /* Swap physical APIC IDs in interrupt entries */
1232         for (x = 0; x < nintrs; x++) {
1233                 if (io_apic_ints[x].dst_apic_id == oldid)
1234                         io_apic_ints[x].dst_apic_id = newid;
1235                 else if (io_apic_ints[x].dst_apic_id == newid)
1236                         io_apic_ints[x].dst_apic_id = oldid;
1237         }
1238
1239         /* Swap physical APIC IDs in IO_TO_ID mappings */
1240         for (oapic = 0; oapic < mp_napics; oapic++)
1241                 if (IO_TO_ID(oapic) == newid)
1242                         break;
1243
1244         if (oapic < mp_napics) {
1245                 kprintf("Changing APIC ID for IO APIC #%d from "
1246                        "%d to %d in MP table\n",
1247                        oapic, newid, oldid);
1248                 IO_TO_ID(oapic) = oldid;
1249         }
1250         IO_TO_ID(apic) = newid;
1251 }
1252
1253
1254 static void
1255 fix_id_to_io_mapping(void)
1256 {
1257         int x;
1258
1259         for (x = 0; x < NAPICID; x++)
1260                 ID_TO_IO(x) = -1;
1261
1262         for (x = 0; x <= mp_naps; x++)
1263                 if (CPU_TO_ID(x) < NAPICID)
1264                         ID_TO_IO(CPU_TO_ID(x)) = x;
1265
1266         for (x = 0; x < mp_napics; x++)
1267                 if (IO_TO_ID(x) < NAPICID)
1268                         ID_TO_IO(IO_TO_ID(x)) = x;
1269 }
1270
1271
1272 static int
1273 first_free_apic_id(void)
1274 {
1275         int freeid, x;
1276
1277         for (freeid = 0; freeid < NAPICID; freeid++) {
1278                 for (x = 0; x <= mp_naps; x++)
1279                         if (CPU_TO_ID(x) == freeid)
1280                                 break;
1281                 if (x <= mp_naps)
1282                         continue;
1283                 for (x = 0; x < mp_napics; x++)
1284                         if (IO_TO_ID(x) == freeid)
1285                                 break;
1286                 if (x < mp_napics)
1287                         continue;
1288                 return freeid;
1289         }
1290         return freeid;
1291 }
1292
1293
1294 static int
1295 io_apic_id_acceptable(int apic, int id)
1296 {
1297         int cpu;                /* Logical CPU number */
1298         int oapic;              /* Logical IO APIC number for other IO APIC */
1299
1300         if (id >= NAPICID)
1301                 return 0;       /* Out of range */
1302
1303         for (cpu = 0; cpu <= mp_naps; cpu++)
1304                 if (CPU_TO_ID(cpu) == id)
1305                         return 0;       /* Conflict with CPU */
1306
1307         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1308                 if (IO_TO_ID(oapic) == id)
1309                         return 0;       /* Conflict with other APIC */
1310
1311         return 1;               /* ID is acceptable for IO APIC */
1312 }
1313
1314 static
1315 io_int *
1316 io_apic_find_int_entry(int apic, int pin)
1317 {
1318         int     x;
1319
1320         /* search each of the possible INTerrupt sources */
1321         for (x = 0; x < nintrs; ++x) {
1322                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1323                     (pin == io_apic_ints[x].dst_apic_int))
1324                         return (&io_apic_ints[x]);
1325         }
1326         return NULL;
1327 }
1328
1329 /*
1330  * parse an Intel MP specification table
1331  */
1332 static void
1333 mptable_fix(void)
1334 {
1335         int     x;
1336         int     id;
1337         int     apic;           /* IO APIC unit number */
1338         int     freeid;         /* Free physical APIC ID */
1339         int     physid;         /* Current physical IO APIC ID */
1340         io_int *io14;
1341         int     bus_0 = 0;      /* Stop GCC warning */
1342         int     bus_pci = 0;    /* Stop GCC warning */
1343         int     num_pci_bus;
1344
1345         /*
1346          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1347          * did it wrong.  The MP spec says that when more than 1 PCI bus
1348          * exists the BIOS must begin with bus entries for the PCI bus and use
1349          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1350          * exists the BIOS can choose to ignore this ordering, and indeed many
1351          * MP motherboards do ignore it.  This causes a problem when the PCI
1352          * sub-system makes requests of the MP sub-system based on PCI bus
1353          * numbers.     So here we look for the situation and renumber the
1354          * busses and associated INTs in an effort to "make it right".
1355          */
1356
1357         /* find bus 0, PCI bus, count the number of PCI busses */
1358         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1359                 if (bus_data[x].bus_id == 0) {
1360                         bus_0 = x;
1361                 }
1362                 if (bus_data[x].bus_type == PCI) {
1363                         ++num_pci_bus;
1364                         bus_pci = x;
1365                 }
1366         }
1367         /*
1368          * bus_0 == slot of bus with ID of 0
1369          * bus_pci == slot of last PCI bus encountered
1370          */
1371
1372         /* check the 1 PCI bus case for sanity */
1373         /* if it is number 0 all is well */
1374         if (num_pci_bus == 1 &&
1375             bus_data[bus_pci].bus_id != 0) {
1376
1377                 /* mis-numbered, swap with whichever bus uses slot 0 */
1378
1379                 /* swap the bus entry types */
1380                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1381                 bus_data[bus_0].bus_type = PCI;
1382
1383                 /* swap each relavant INTerrupt entry */
1384                 id = bus_data[bus_pci].bus_id;
1385                 for (x = 0; x < nintrs; ++x) {
1386                         if (io_apic_ints[x].src_bus_id == id) {
1387                                 io_apic_ints[x].src_bus_id = 0;
1388                         }
1389                         else if (io_apic_ints[x].src_bus_id == 0) {
1390                                 io_apic_ints[x].src_bus_id = id;
1391                         }
1392                 }
1393         }
1394
1395         /* Assign IO APIC IDs.
1396          *
1397          * First try the existing ID. If a conflict is detected, try
1398          * the ID in the MP table.  If a conflict is still detected, find
1399          * a free id.
1400          *
1401          * We cannot use the ID_TO_IO table before all conflicts has been
1402          * resolved and the table has been corrected.
1403          */
1404         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1405
1406                 /* First try to use the value set by the BIOS */
1407                 physid = io_apic_get_id(apic);
1408                 if (io_apic_id_acceptable(apic, physid)) {
1409                         if (IO_TO_ID(apic) != physid)
1410                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1411                         continue;
1412                 }
1413
1414                 /* Then check if the value in the MP table is acceptable */
1415                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1416                         continue;
1417
1418                 /* Last resort, find a free APIC ID and use it */
1419                 freeid = first_free_apic_id();
1420                 if (freeid >= NAPICID)
1421                         panic("No free physical APIC IDs found");
1422
1423                 if (io_apic_id_acceptable(apic, freeid)) {
1424                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1425                         continue;
1426                 }
1427                 panic("Free physical APIC ID not usable");
1428         }
1429         fix_id_to_io_mapping();
1430
1431         /* detect and fix broken Compaq MP table */
1432         if (apic_int_type(0, 0) == -1) {
1433                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1434                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1435                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1436                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1437                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1438                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1439                 nintrs++;
1440         } else if (apic_int_type(0, 0) == 0) {
1441                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1442                 for (x = 0; x < nintrs; ++x)
1443                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1444                             (0 == io_apic_ints[x].dst_apic_int)) {
1445                                 io_apic_ints[x].int_type = 3;
1446                                 io_apic_ints[x].int_vector = 0xff;
1447                                 break;
1448                         }
1449         }
1450
1451         /*
1452          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1453          * controllers universally come in pairs.  If IRQ 14 is specified
1454          * as an ISA interrupt, then IRQ 15 had better be too.
1455          *
1456          * [ Shuttle XPC / AMD Athlon X2 ]
1457          *      The MPTable is missing an entry for IRQ 15.  Note that the
1458          *      ACPI table has an entry for both 14 and 15.
1459          */
1460         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1461                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1462                 io14 = io_apic_find_int_entry(0, 14);
1463                 io_apic_ints[nintrs] = *io14;
1464                 io_apic_ints[nintrs].src_bus_irq = 15;
1465                 io_apic_ints[nintrs].dst_apic_int = 15;
1466                 nintrs++;
1467         }
1468 }
1469
1470 /* Assign low level interrupt handlers */
1471 static void
1472 setup_apic_irq_mapping(void)
1473 {
1474         int     x;
1475         int     int_vector;
1476
1477         /* Clear array */
1478         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1479                 int_to_apicintpin[x].ioapic = -1;
1480                 int_to_apicintpin[x].int_pin = 0;
1481                 int_to_apicintpin[x].apic_address = NULL;
1482                 int_to_apicintpin[x].redirindex = 0;
1483
1484                 /* Default to masked */
1485                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1486         }
1487
1488         /* First assign ISA/EISA interrupts */
1489         for (x = 0; x < nintrs; x++) {
1490                 int_vector = io_apic_ints[x].src_bus_irq;
1491                 if (int_vector < APIC_INTMAPSIZE &&
1492                     io_apic_ints[x].int_vector == 0xff &&
1493                     int_to_apicintpin[int_vector].ioapic == -1 &&
1494                     (apic_int_is_bus_type(x, ISA) ||
1495                      apic_int_is_bus_type(x, EISA)) &&
1496                     io_apic_ints[x].int_type == 0) {
1497                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1498                                         io_apic_ints[x].dst_apic_int,
1499                                         int_vector);
1500                 }
1501         }
1502
1503         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1504         for (x = 0; x < nintrs; x++) {
1505                 if (io_apic_ints[x].dst_apic_int == 0 &&
1506                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1507                     io_apic_ints[x].int_vector == 0xff &&
1508                     int_to_apicintpin[0].ioapic == -1 &&
1509                     io_apic_ints[x].int_type == 3) {
1510                         assign_apic_irq(0, 0, 0);
1511                         break;
1512                 }
1513         }
1514
1515         /* Assign PCI interrupts */
1516         for (x = 0; x < nintrs; ++x) {
1517                 if (io_apic_ints[x].int_type == 0 &&
1518                     io_apic_ints[x].int_vector == 0xff &&
1519                     apic_int_is_bus_type(x, PCI))
1520                         allocate_apic_irq(x);
1521         }
1522 }
1523
1524 void
1525 mp_set_cpuids(int cpu_id, int apic_id)
1526 {
1527         CPU_TO_ID(cpu_id) = apic_id;
1528         ID_TO_CPU(apic_id) = cpu_id;
1529
1530         if (apic_id > lapic_id_max)
1531                 lapic_id_max = apic_id;
1532 }
1533
1534 static int
1535 processor_entry(const struct PROCENTRY *entry, int cpu)
1536 {
1537         KKASSERT(cpu > 0);
1538
1539         /* check for usability */
1540         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1541                 return 0;
1542
1543         /* check for BSP flag */
1544         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1545                 mp_set_cpuids(0, entry->apic_id);
1546                 return 0;       /* its already been counted */
1547         }
1548
1549         /* add another AP to list, if less than max number of CPUs */
1550         else if (cpu < MAXCPU) {
1551                 mp_set_cpuids(cpu, entry->apic_id);
1552                 return 1;
1553         }
1554
1555         return 0;
1556 }
1557
1558 static int
1559 bus_entry(const struct BUSENTRY *entry, int bus)
1560 {
1561         int     x;
1562         char    c, name[8];
1563
1564         /* encode the name into an index */
1565         for (x = 0; x < 6; ++x) {
1566                 if ((c = entry->bus_type[x]) == ' ')
1567                         break;
1568                 name[x] = c;
1569         }
1570         name[x] = '\0';
1571
1572         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1573                 panic("unknown bus type: '%s'", name);
1574
1575         bus_data[bus].bus_id = entry->bus_id;
1576         bus_data[bus].bus_type = x;
1577
1578         return 1;
1579 }
1580
1581 static int
1582 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1583 {
1584         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1585                 return 0;
1586
1587         IO_TO_ID(apic) = entry->apic_id;
1588         ID_TO_IO(entry->apic_id) = apic;
1589
1590         return 1;
1591 }
1592
1593 static int
1594 lookup_bus_type(char *name)
1595 {
1596         int     x;
1597
1598         for (x = 0; x < MAX_BUSTYPE; ++x)
1599                 if (strcmp(bus_type_table[x].name, name) == 0)
1600                         return bus_type_table[x].type;
1601
1602         return UNKNOWN_BUSTYPE;
1603 }
1604
1605 static int
1606 int_entry(const struct INTENTRY *entry, int intr)
1607 {
1608         int apic;
1609
1610         io_apic_ints[intr].int_type = entry->int_type;
1611         io_apic_ints[intr].int_flags = entry->int_flags;
1612         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1613         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1614         if (entry->dst_apic_id == 255) {
1615                 /* This signal goes to all IO APICS.  Select an IO APIC
1616                    with sufficient number of interrupt pins */
1617                 for (apic = 0; apic < mp_napics; apic++)
1618                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1619                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1620                             entry->dst_apic_int)
1621                                 break;
1622                 if (apic < mp_napics)
1623                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1624                 else
1625                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1626         } else
1627                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1628         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1629
1630         return 1;
1631 }
1632
1633 static int
1634 apic_int_is_bus_type(int intr, int bus_type)
1635 {
1636         int     bus;
1637
1638         for (bus = 0; bus < mp_nbusses; ++bus)
1639                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1640                     && ((int) bus_data[bus].bus_type == bus_type))
1641                         return 1;
1642
1643         return 0;
1644 }
1645
1646 /*
1647  * Given a traditional ISA INT mask, return an APIC mask.
1648  */
1649 u_int
1650 isa_apic_mask(u_int isa_mask)
1651 {
1652         int isa_irq;
1653         int apic_pin;
1654
1655 #if defined(SKIP_IRQ15_REDIRECT)
1656         if (isa_mask == (1 << 15)) {
1657                 kprintf("skipping ISA IRQ15 redirect\n");
1658                 return isa_mask;
1659         }
1660 #endif  /* SKIP_IRQ15_REDIRECT */
1661
1662         isa_irq = ffs(isa_mask);                /* find its bit position */
1663         if (isa_irq == 0)                       /* doesn't exist */
1664                 return 0;
1665         --isa_irq;                              /* make it zero based */
1666
1667         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1668         if (apic_pin == -1)
1669                 return 0;
1670
1671         return (1 << apic_pin);                 /* convert pin# to a mask */
1672 }
1673
1674 /*
1675  * Determine which APIC pin an ISA/EISA INT is attached to.
1676  */
1677 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1678 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1679 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1680 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1681
1682 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1683 int
1684 isa_apic_irq(int isa_irq)
1685 {
1686         int     intr;
1687
1688         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1689                 if (INTTYPE(intr) == 0) {               /* standard INT */
1690                         if (SRCBUSIRQ(intr) == isa_irq) {
1691                                 if (apic_int_is_bus_type(intr, ISA) ||
1692                                     apic_int_is_bus_type(intr, EISA)) {
1693                                         if (INTIRQ(intr) == 0xff)
1694                                                 return -1; /* unassigned */
1695                                         return INTIRQ(intr);    /* found */
1696                                 }
1697                         }
1698                 }
1699         }
1700         return -1;                                      /* NOT found */
1701 }
1702
1703
1704 /*
1705  * Determine which APIC pin a PCI INT is attached to.
1706  */
1707 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1708 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1709 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1710 int
1711 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1712 {
1713         int     intr;
1714
1715         --pciInt;                                       /* zero based */
1716
1717         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1718                 if ((INTTYPE(intr) == 0)                /* standard INT */
1719                     && (SRCBUSID(intr) == pciBus)
1720                     && (SRCBUSDEVICE(intr) == pciDevice)
1721                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1722                         if (apic_int_is_bus_type(intr, PCI)) {
1723                                 if (INTIRQ(intr) == 0xff) {
1724                                         kprintf("IOAPIC: pci_apic_irq() "
1725                                                 "failed\n");
1726                                         return -1;      /* unassigned */
1727                                 }
1728                                 return INTIRQ(intr);    /* exact match */
1729                         }
1730                 }
1731         }
1732
1733         return -1;                                      /* NOT found */
1734 }
1735
1736 int
1737 next_apic_irq(int irq)
1738 {
1739         int intr, ointr;
1740         int bus, bustype;
1741
1742         bus = 0;
1743         bustype = 0;
1744         for (intr = 0; intr < nintrs; intr++) {
1745                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1746                         continue;
1747                 bus = SRCBUSID(intr);
1748                 bustype = apic_bus_type(bus);
1749                 if (bustype != ISA &&
1750                     bustype != EISA &&
1751                     bustype != PCI)
1752                         continue;
1753                 break;
1754         }
1755         if (intr >= nintrs) {
1756                 return -1;
1757         }
1758         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1759                 if (INTTYPE(ointr) != 0)
1760                         continue;
1761                 if (bus != SRCBUSID(ointr))
1762                         continue;
1763                 if (bustype == PCI) {
1764                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1765                                 continue;
1766                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1767                                 continue;
1768                 }
1769                 if (bustype == ISA || bustype == EISA) {
1770                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1771                                 continue;
1772                 }
1773                 if (INTPIN(intr) == INTPIN(ointr))
1774                         continue;
1775                 break;
1776         }
1777         if (ointr >= nintrs) {
1778                 return -1;
1779         }
1780         return INTIRQ(ointr);
1781 }
1782 #undef SRCBUSLINE
1783 #undef SRCBUSDEVICE
1784 #undef SRCBUSID
1785 #undef SRCBUSIRQ
1786
1787 #undef INTPIN
1788 #undef INTIRQ
1789 #undef INTAPIC
1790 #undef INTTYPE
1791
1792 /*
1793  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1794  *
1795  * XXX FIXME:
1796  *  Exactly what this means is unclear at this point.  It is a solution
1797  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1798  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1799  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1800  *  option.
1801  */
1802 int
1803 undirect_isa_irq(int rirq)
1804 {
1805 #if defined(READY)
1806         if (bootverbose)
1807             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1808         /** FIXME: tickle the MB redirector chip */
1809         return /* XXX */;
1810 #else
1811         if (bootverbose)
1812             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1813         return 0;
1814 #endif  /* READY */
1815 }
1816
1817
1818 /*
1819  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1820  */
1821 int
1822 undirect_pci_irq(int rirq)
1823 {
1824 #if defined(READY)
1825         if (bootverbose)
1826                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1827
1828         /** FIXME: tickle the MB redirector chip */
1829         return /* XXX */;
1830 #else
1831         if (bootverbose)
1832                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1833                        rirq);
1834         return 0;
1835 #endif  /* READY */
1836 }
1837
1838
1839 /*
1840  * given a bus ID, return:
1841  *  the bus type if found
1842  *  -1 if NOT found
1843  */
1844 int
1845 apic_bus_type(int id)
1846 {
1847         int     x;
1848
1849         for (x = 0; x < mp_nbusses; ++x)
1850                 if (bus_data[x].bus_id == id)
1851                         return bus_data[x].bus_type;
1852
1853         return -1;
1854 }
1855
1856 /*
1857  * given a LOGICAL APIC# and pin#, return:
1858  *  the associated src bus ID if found
1859  *  -1 if NOT found
1860  */
1861 int
1862 apic_src_bus_id(int apic, int pin)
1863 {
1864         int     x;
1865
1866         /* search each of the possible INTerrupt sources */
1867         for (x = 0; x < nintrs; ++x)
1868                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1869                     (pin == io_apic_ints[x].dst_apic_int))
1870                         return (io_apic_ints[x].src_bus_id);
1871
1872         return -1;              /* NOT found */
1873 }
1874
1875 /*
1876  * given a LOGICAL APIC# and pin#, return:
1877  *  the associated src bus IRQ if found
1878  *  -1 if NOT found
1879  */
1880 int
1881 apic_src_bus_irq(int apic, int pin)
1882 {
1883         int     x;
1884
1885         for (x = 0; x < nintrs; x++)
1886                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1887                     (pin == io_apic_ints[x].dst_apic_int))
1888                         return (io_apic_ints[x].src_bus_irq);
1889
1890         return -1;              /* NOT found */
1891 }
1892
1893
1894 /*
1895  * given a LOGICAL APIC# and pin#, return:
1896  *  the associated INTerrupt type if found
1897  *  -1 if NOT found
1898  */
1899 int
1900 apic_int_type(int apic, int pin)
1901 {
1902         int     x;
1903
1904         /* search each of the possible INTerrupt sources */
1905         for (x = 0; x < nintrs; ++x) {
1906                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1907                     (pin == io_apic_ints[x].dst_apic_int))
1908                         return (io_apic_ints[x].int_type);
1909         }
1910         return -1;              /* NOT found */
1911 }
1912
1913 /*
1914  * Return the IRQ associated with an APIC pin
1915  */
1916 int
1917 apic_irq(int apic, int pin)
1918 {
1919         int x;
1920         int res;
1921
1922         for (x = 0; x < nintrs; ++x) {
1923                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1924                     (pin == io_apic_ints[x].dst_apic_int)) {
1925                         res = io_apic_ints[x].int_vector;
1926                         if (res == 0xff)
1927                                 return -1;
1928                         if (apic != int_to_apicintpin[res].ioapic)
1929                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1930                         if (pin != int_to_apicintpin[res].int_pin)
1931                                 panic("apic_irq inconsistent table (2)");
1932                         return res;
1933                 }
1934         }
1935         return -1;
1936 }
1937
1938
1939 /*
1940  * given a LOGICAL APIC# and pin#, return:
1941  *  the associated trigger mode if found
1942  *  -1 if NOT found
1943  */
1944 int
1945 apic_trigger(int apic, int pin)
1946 {
1947         int     x;
1948
1949         /* search each of the possible INTerrupt sources */
1950         for (x = 0; x < nintrs; ++x)
1951                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1952                     (pin == io_apic_ints[x].dst_apic_int))
1953                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
1954
1955         return -1;              /* NOT found */
1956 }
1957
1958
1959 /*
1960  * given a LOGICAL APIC# and pin#, return:
1961  *  the associated 'active' level if found
1962  *  -1 if NOT found
1963  */
1964 int
1965 apic_polarity(int apic, int pin)
1966 {
1967         int     x;
1968
1969         /* search each of the possible INTerrupt sources */
1970         for (x = 0; x < nintrs; ++x)
1971                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1972                     (pin == io_apic_ints[x].dst_apic_int))
1973                         return (io_apic_ints[x].int_flags & 0x03);
1974
1975         return -1;              /* NOT found */
1976 }
1977
1978 /*
1979  * set data according to MP defaults
1980  * FIXME: probably not complete yet...
1981  */
1982 static void
1983 mptable_default(int type)
1984 {
1985         int     io_apic_id;
1986         int     pin;
1987
1988 #if 0
1989         kprintf("  MP default config type: %d\n", type);
1990         switch (type) {
1991         case 1:
1992                 kprintf("   bus: ISA, APIC: 82489DX\n");
1993                 break;
1994         case 2:
1995                 kprintf("   bus: EISA, APIC: 82489DX\n");
1996                 break;
1997         case 3:
1998                 kprintf("   bus: EISA, APIC: 82489DX\n");
1999                 break;
2000         case 4:
2001                 kprintf("   bus: MCA, APIC: 82489DX\n");
2002                 break;
2003         case 5:
2004                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2005                 break;
2006         case 6:
2007                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2008                 break;
2009         case 7:
2010                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2011                 break;
2012         default:
2013                 kprintf("   future type\n");
2014                 break;
2015                 /* NOTREACHED */
2016         }
2017 #endif  /* 0 */
2018
2019         /* one and only IO APIC */
2020         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2021
2022         /*
2023          * sanity check, refer to MP spec section 3.6.6, last paragraph
2024          * necessary as some hardware isn't properly setting up the IO APIC
2025          */
2026 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2027         if (io_apic_id != 2) {
2028 #else
2029         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2030 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2031                 io_apic_set_id(0, 2);
2032                 io_apic_id = 2;
2033         }
2034         IO_TO_ID(0) = io_apic_id;
2035         ID_TO_IO(io_apic_id) = 0;
2036
2037         /* fill out bus entries */
2038         switch (type) {
2039         case 1:
2040         case 2:
2041         case 3:
2042         case 4:
2043         case 5:
2044         case 6:
2045         case 7:
2046                 bus_data[0].bus_id = default_data[type - 1][1];
2047                 bus_data[0].bus_type = default_data[type - 1][2];
2048                 bus_data[1].bus_id = default_data[type - 1][3];
2049                 bus_data[1].bus_type = default_data[type - 1][4];
2050                 break;
2051
2052         /* case 4: case 7:                 MCA NOT supported */
2053         default:                /* illegal/reserved */
2054                 panic("BAD default MP config: %d", type);
2055                 /* NOTREACHED */
2056         }
2057
2058         /* general cases from MP v1.4, table 5-2 */
2059         for (pin = 0; pin < 16; ++pin) {
2060                 io_apic_ints[pin].int_type = 0;
2061                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2062                 io_apic_ints[pin].src_bus_id = 0;
2063                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2064                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2065                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2066         }
2067
2068         /* special cases from MP v1.4, table 5-2 */
2069         if (type == 2) {
2070                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2071                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2072 #if !defined(APIC_MIXED_MODE)
2073                 /** FIXME: ??? */
2074                 panic("sorry, can't support type 2 default yet");
2075 #endif  /* APIC_MIXED_MODE */
2076         }
2077         else
2078                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2079
2080         if (type == 7)
2081                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2082         else
2083                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2084 }
2085
2086 /*
2087  * Map a physical memory address representing I/O into KVA.  The I/O
2088  * block is assumed not to cross a page boundary.
2089  */
2090 void *
2091 ioapic_map(vm_paddr_t pa)
2092 {
2093         vm_offset_t vaddr;
2094         int pgeflag;
2095         int i;
2096
2097         KKASSERT(pa < 0x100000000LL);
2098
2099         pgeflag = 0;    /* not used for SMP yet */
2100
2101         /*
2102          * If the requested physical address has already been incidently
2103          * mapped, just use the existing mapping.  Otherwise create a new
2104          * mapping.
2105          */
2106         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2107                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2108                     ((vm_offset_t)pa & PG_FRAME)) {
2109                         break;
2110                 }
2111         }
2112         if (i == SMPpt_alloc_index) {
2113                 if (i == NPTEPG - 2) {
2114                         panic("permanent_io_mapping: We ran out of space"
2115                               " in SMPpt[]!");
2116                 }
2117                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | PG_N | pgeflag |
2118                            ((vm_offset_t)pa & PG_FRAME));
2119                 ++SMPpt_alloc_index;
2120         }
2121         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2122                 ((vm_offset_t)pa & PAGE_MASK);
2123         return ((void *)vaddr);
2124 }
2125
2126 /*
2127  * start each AP in our list
2128  */
2129 static int
2130 start_all_aps(u_int boot_addr)
2131 {
2132         int     x, i, pg;
2133         int     shift;
2134         int     smicount;
2135         int     smibest;
2136         int     smilast;
2137         u_char  mpbiosreason;
2138         u_long  mpbioswarmvec;
2139         struct mdglobaldata *gd;
2140         struct privatespace *ps;
2141         char *stack;
2142         uintptr_t kptbase;
2143
2144         POSTCODE(START_ALL_APS_POST);
2145
2146         /* install the AP 1st level boot code */
2147         install_ap_tramp(boot_addr);
2148
2149
2150         /* save the current value of the warm-start vector */
2151         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2152         outb(CMOS_REG, BIOS_RESET);
2153         mpbiosreason = inb(CMOS_DATA);
2154
2155         /* setup a vector to our boot code */
2156         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2157         *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2158         outb(CMOS_REG, BIOS_RESET);
2159         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2160
2161         /*
2162          * If we have a TSC we can figure out the SMI interrupt rate.
2163          * The SMI does not necessarily use a constant rate.  Spend
2164          * up to 250ms trying to figure it out.
2165          */
2166         smibest = 0;
2167         if (cpu_feature & CPUID_TSC) {
2168                 set_apic_timer(275000);
2169                 smilast = read_apic_timer();
2170                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2171                         smicount = smitest();
2172                         if (smibest == 0 || smilast - smicount < smibest)
2173                                 smibest = smilast - smicount;
2174                         smilast = smicount;
2175                 }
2176                 if (smibest > 250000)
2177                         smibest = 0;
2178                 if (smibest) {
2179                         smibest = smibest * (int64_t)1000000 /
2180                                   get_apic_timer_frequency();
2181                 }
2182         }
2183         if (smibest)
2184                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2185                         1000000 / smibest, smibest);
2186
2187
2188         /* set up temporary P==V mapping for AP boot */
2189         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2190         kptbase = (uintptr_t)(void *)KPTphys;
2191         for (x = 0; x < NKPT; x++) {
2192                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2193                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2194         }
2195         cpu_invltlb();
2196
2197         /* start each AP */
2198         for (x = 1; x <= mp_naps; ++x) {
2199
2200                 /* This is a bit verbose, it will go away soon.  */
2201
2202                 /* first page of AP's private space */
2203                 pg = x * i386_btop(sizeof(struct privatespace));
2204
2205                 /* allocate new private data page(s) */
2206                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2207                                 MDGLOBALDATA_BASEALLOC_SIZE);
2208                 /* wire it into the private page table page */
2209                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2210                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2211                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2212                 }
2213                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2214
2215                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2216                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2217                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2218                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2219
2220                 /* allocate and set up an idle stack data page */
2221                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2222                 for (i = 0; i < UPAGES; i++) {
2223                         SMPpt[pg + 4 + i] = (pt_entry_t)
2224                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2225                 }
2226
2227                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2228                 bzero(gd, sizeof(*gd));
2229                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2230
2231                 /* prime data page for it to use */
2232                 mi_gdinit(&gd->mi, x);
2233                 cpu_gdinit(gd, x);
2234                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2235                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2236                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2237                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2238                 gd->gd_CADDR1 = ps->CPAGE1;
2239                 gd->gd_CADDR2 = ps->CPAGE2;
2240                 gd->gd_CADDR3 = ps->CPAGE3;
2241                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2242
2243                 /*
2244                  * Per-cpu pmap for get_ptbase().
2245                  */
2246                 gd->gd_GDADDR1= (unsigned *)
2247                         kmem_alloc_nofault(&kernel_map, SEG_SIZE, SEG_SIZE);
2248                 gd->gd_GDMAP1 = &PTD[(vm_offset_t)gd->gd_GDADDR1 >> PDRSHIFT];
2249
2250                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2251                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2252
2253                 /*
2254                  * Setup the AP boot stack
2255                  */
2256                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2257                 bootAP = x;
2258
2259                 /* attempt to start the Application Processor */
2260                 CHECK_INIT(99); /* setup checkpoints */
2261                 if (!start_ap(gd, boot_addr, smibest)) {
2262                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2263                         CHECK_PRINT("trace");   /* show checkpoints */
2264                         /* better panic as the AP may be running loose */
2265                         kprintf("panic y/n? [y] ");
2266                         if (cngetc() != 'n')
2267                                 panic("bye-bye");
2268                 }
2269                 CHECK_PRINT("trace");           /* show checkpoints */
2270
2271                 /* record its version info */
2272                 cpu_apic_versions[x] = cpu_apic_versions[0];
2273         }
2274
2275         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2276         ncpus = x;
2277
2278         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2279         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2280                 ;
2281         --shift;
2282         ncpus2_shift = shift;
2283         ncpus2 = 1 << shift;
2284         ncpus2_mask = ncpus2 - 1;
2285
2286         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2287         if ((1 << shift) < ncpus)
2288                 ++shift;
2289         ncpus_fit = 1 << shift;
2290         ncpus_fit_mask = ncpus_fit - 1;
2291
2292         /* build our map of 'other' CPUs */
2293         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2294         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2295         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2296
2297         /* fill in our (BSP) APIC version */
2298         cpu_apic_versions[0] = lapic.version;
2299
2300         /* restore the warmstart vector */
2301         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2302         outb(CMOS_REG, BIOS_RESET);
2303         outb(CMOS_DATA, mpbiosreason);
2304
2305         /*
2306          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2307          * up, clean out the P==V mapping we did earlier.
2308          */
2309         for (x = 0; x < NKPT; x++)
2310                 PTD[x] = 0;
2311         pmap_set_opt();
2312
2313         /* number of APs actually started */
2314         return ncpus - 1;
2315 }
2316
2317 /*
2318  * load the 1st level AP boot code into base memory.
2319  */
2320
2321 /* targets for relocation */
2322 extern void bigJump(void);
2323 extern void bootCodeSeg(void);
2324 extern void bootDataSeg(void);
2325 extern void MPentry(void);
2326 extern u_int MP_GDT;
2327 extern u_int mp_gdtbase;
2328
2329 static void
2330 install_ap_tramp(u_int boot_addr)
2331 {
2332         int     x;
2333         int     size = *(int *) ((u_long) & bootMP_size);
2334         u_char *src = (u_char *) ((u_long) bootMP);
2335         u_char *dst = (u_char *) boot_addr + KERNBASE;
2336         u_int   boot_base = (u_int) bootMP;
2337         u_int8_t *dst8;
2338         u_int16_t *dst16;
2339         u_int32_t *dst32;
2340
2341         POSTCODE(INSTALL_AP_TRAMP_POST);
2342
2343         for (x = 0; x < size; ++x)
2344                 *dst++ = *src++;
2345
2346         /*
2347          * modify addresses in code we just moved to basemem. unfortunately we
2348          * need fairly detailed info about mpboot.s for this to work.  changes
2349          * to mpboot.s might require changes here.
2350          */
2351
2352         /* boot code is located in KERNEL space */
2353         dst = (u_char *) boot_addr + KERNBASE;
2354
2355         /* modify the lgdt arg */
2356         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2357         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2358
2359         /* modify the ljmp target for MPentry() */
2360         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2361         *dst32 = ((u_int) MPentry - KERNBASE);
2362
2363         /* modify the target for boot code segment */
2364         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2365         dst8 = (u_int8_t *) (dst16 + 1);
2366         *dst16 = (u_int) boot_addr & 0xffff;
2367         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2368
2369         /* modify the target for boot data segment */
2370         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2371         dst8 = (u_int8_t *) (dst16 + 1);
2372         *dst16 = (u_int) boot_addr & 0xffff;
2373         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2374 }
2375
2376
2377 /*
2378  * This function starts the AP (application processor) identified
2379  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2380  * to accomplish this.  This is necessary because of the nuances
2381  * of the different hardware we might encounter.  It ain't pretty,
2382  * but it seems to work.
2383  *
2384  * NOTE: eventually an AP gets to ap_init(), which is called just
2385  * before the AP goes into the LWKT scheduler's idle loop.
2386  */
2387 static int
2388 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2389 {
2390         int     physical_cpu;
2391         int     vector;
2392         u_long  icr_lo, icr_hi;
2393
2394         POSTCODE(START_AP_POST);
2395
2396         /* get the PHYSICAL APIC ID# */
2397         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2398
2399         /* calculate the vector */
2400         vector = (boot_addr >> 12) & 0xff;
2401
2402         /* We don't want anything interfering */
2403         cpu_disable_intr();
2404
2405         /* Make sure the target cpu sees everything */
2406         wbinvd();
2407
2408         /*
2409          * Try to detect when a SMI has occurred, wait up to 200ms.
2410          *
2411          * If a SMI occurs during an AP reset but before we issue
2412          * the STARTUP command, the AP may brick.  To work around
2413          * this problem we hold off doing the AP startup until
2414          * after we have detected the SMI.  Hopefully another SMI
2415          * will not occur before we finish the AP startup.
2416          *
2417          * Retries don't seem to help.  SMIs have a window of opportunity
2418          * and if USB->legacy keyboard emulation is enabled in the BIOS
2419          * the interrupt rate can be quite high.
2420          *
2421          * NOTE: Don't worry about the L1 cache load, it might bloat
2422          *       ldelta a little but ndelta will be so huge when the SMI
2423          *       occurs the detection logic will still work fine.
2424          */
2425         if (smibest) {
2426                 set_apic_timer(200000);
2427                 smitest();
2428         }
2429
2430         /*
2431          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2432          * and running the target CPU. OR this INIT IPI might be latched (P5
2433          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2434          * ignored.
2435          *
2436          * see apic/apicreg.h for icr bit definitions.
2437          *
2438          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2439          */
2440
2441         /*
2442          * Setup the address for the target AP.  We can setup
2443          * icr_hi once and then just trigger operations with
2444          * icr_lo.
2445          */
2446         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2447         icr_hi |= (physical_cpu << 24);
2448         icr_lo = lapic.icr_lo & 0xfff00000;
2449         lapic.icr_hi = icr_hi;
2450
2451         /*
2452          * Do an INIT IPI: assert RESET
2453          *
2454          * Use edge triggered mode to assert INIT
2455          */
2456         lapic.icr_lo = icr_lo | 0x0000c500;
2457         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2458                  /* spin */ ;
2459
2460         /*
2461          * The spec calls for a 10ms delay but we may have to use a
2462          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2463          * interrupt.  We have other loops here too and dividing by 2
2464          * doesn't seem to be enough even after subtracting 350us,
2465          * so we divide by 4.
2466          *
2467          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2468          * interrupt was detected we use the full 10ms.
2469          */
2470         if (smibest == 0)
2471                 u_sleep(10000);
2472         else if (smibest < 150 * 4 + 350)
2473                 u_sleep(150);
2474         else if ((smibest - 350) / 4 < 10000)
2475                 u_sleep((smibest - 350) / 4);
2476         else
2477                 u_sleep(10000);
2478
2479         /*
2480          * Do an INIT IPI: deassert RESET
2481          *
2482          * Use level triggered mode to deassert.  It is unclear
2483          * why we need to do this.
2484          */
2485         lapic.icr_lo = icr_lo | 0x00008500;
2486         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2487                  /* spin */ ;
2488         u_sleep(150);                           /* wait 150us */
2489
2490         /*
2491          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2492          * latched, (P5 bug) this 1st STARTUP would then terminate
2493          * immediately, and the previously started INIT IPI would continue. OR
2494          * the previous INIT IPI has already run. and this STARTUP IPI will
2495          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2496          * will run.
2497          */
2498         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2499         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2500                  /* spin */ ;
2501         u_sleep(200);           /* wait ~200uS */
2502
2503         /*
2504          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2505          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2506          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2507          * recognized after hardware RESET or INIT IPI.
2508          */
2509         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2510         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2511                  /* spin */ ;
2512
2513         /* Resume normal operation */
2514         cpu_enable_intr();
2515
2516         /* wait for it to start, see ap_init() */
2517         set_apic_timer(5000000);/* == 5 seconds */
2518         while (read_apic_timer()) {
2519                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2520                         return 1;       /* return SUCCESS */
2521         }
2522
2523         return 0;               /* return FAILURE */
2524 }
2525
2526 static
2527 int
2528 smitest(void)
2529 {
2530         int64_t ltsc;
2531         int64_t ntsc;
2532         int64_t ldelta;
2533         int64_t ndelta;
2534         int count;
2535
2536         ldelta = 0;
2537         ndelta = 0;
2538         while (read_apic_timer()) {
2539                 ltsc = rdtsc();
2540                 for (count = 0; count < 100; ++count)
2541                         ntsc = rdtsc(); /* force loop to occur */
2542                 if (ldelta) {
2543                         ndelta = ntsc - ltsc;
2544                         if (ldelta > ndelta)
2545                                 ldelta = ndelta;
2546                         if (ndelta > ldelta * 2)
2547                                 break;
2548                 } else {
2549                         ldelta = ntsc - ltsc;
2550                 }
2551         }
2552         return(read_apic_timer());
2553 }
2554
2555 /*
2556  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2557  *
2558  * If for some reason we were unable to start all cpus we cannot safely
2559  * use broadcast IPIs.
2560  */
2561
2562 static cpumask_t smp_invltlb_req;
2563 #define SMP_INVLTLB_DEBUG
2564
2565 void
2566 smp_invltlb(void)
2567 {
2568 #ifdef SMP
2569         struct mdglobaldata *md = mdcpu;
2570 #ifdef SMP_INVLTLB_DEBUG
2571         long count = 0;
2572         long xcount = 0;
2573 #endif
2574
2575         crit_enter_gd(&md->mi);
2576         md->gd_invltlb_ret = 0;
2577         ++md->mi.gd_cnt.v_smpinvltlb;
2578         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2579 #ifdef SMP_INVLTLB_DEBUG
2580 again:
2581 #endif
2582         if (smp_startup_mask == smp_active_mask) {
2583                 all_but_self_ipi(XINVLTLB_OFFSET);
2584         } else {
2585                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2586                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2587         }
2588
2589 #ifdef SMP_INVLTLB_DEBUG
2590         if (xcount)
2591                 kprintf("smp_invltlb: ipi sent\n");
2592 #endif
2593         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2594                (smp_active_mask & ~md->mi.gd_cpumask)) {
2595                 cpu_mfence();
2596                 cpu_pause();
2597 #ifdef SMP_INVLTLB_DEBUG
2598                 /* DEBUGGING */
2599                 if (++count == 400000000) {
2600                         print_backtrace(-1);
2601                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2602                                 "rflags %016lx retry",
2603                                 (long)md->gd_invltlb_ret,
2604                                 (long)smp_invltlb_req,
2605                                 (long)read_eflags());
2606                         __asm __volatile ("sti");
2607                         ++xcount;
2608                         if (xcount > 2)
2609                                 lwkt_process_ipiq();
2610                         if (xcount > 3) {
2611                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2612                                                       ~md->mi.gd_cpumask &
2613                                                       smp_active_mask);
2614                                 globaldata_t xgd;
2615                                 kprintf("bcpu %d\n", bcpu);
2616                                 xgd = globaldata_find(bcpu);
2617                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2618                         }
2619                         if (xcount > 5)
2620                                 panic("giving up");
2621                         count = 0;
2622                         goto again;
2623                 }
2624 #endif
2625         }
2626         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2627         crit_exit_gd(&md->mi);
2628 #endif
2629 }
2630
2631 #ifdef SMP
2632
2633 /*
2634  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2635  * bother to bump the critical section count or nested interrupt count
2636  * so only do very low level operations here.
2637  */
2638 void
2639 smp_invltlb_intr(void)
2640 {
2641         struct mdglobaldata *md = mdcpu;
2642         struct mdglobaldata *omd;
2643         cpumask_t mask;
2644         int cpu;
2645
2646         mask = smp_invltlb_req;
2647         cpu_mfence();
2648         cpu_invltlb();
2649         while (mask) {
2650                 cpu = BSFCPUMASK(mask);
2651                 mask &= ~CPUMASK(cpu);
2652                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2653                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2654         }
2655 }
2656
2657 #endif
2658
2659 /*
2660  * When called the executing CPU will send an IPI to all other CPUs
2661  *  requesting that they halt execution.
2662  *
2663  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2664  *
2665  *  - Signals all CPUs in map to stop.
2666  *  - Waits for each to stop.
2667  *
2668  * Returns:
2669  *  -1: error
2670  *   0: NA
2671  *   1: ok
2672  *
2673  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2674  *            from executing at same time.
2675  */
2676 int
2677 stop_cpus(cpumask_t map)
2678 {
2679         map &= smp_active_mask;
2680
2681         /* send the Xcpustop IPI to all CPUs in map */
2682         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2683
2684         while ((stopped_cpus & map) != map)
2685                 /* spin */ ;
2686
2687         return 1;
2688 }
2689
2690
2691 /*
2692  * Called by a CPU to restart stopped CPUs.
2693  *
2694  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2695  *
2696  *  - Signals all CPUs in map to restart.
2697  *  - Waits for each to restart.
2698  *
2699  * Returns:
2700  *  -1: error
2701  *   0: NA
2702  *   1: ok
2703  */
2704 int
2705 restart_cpus(cpumask_t map)
2706 {
2707         /* signal other cpus to restart */
2708         started_cpus = map & smp_active_mask;
2709
2710         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2711                 /* spin */ ;
2712
2713         return 1;
2714 }
2715
2716 /*
2717  * This is called once the mpboot code has gotten us properly relocated
2718  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2719  * and when it returns the scheduler will call the real cpu_idle() main
2720  * loop for the idlethread.  Interrupts are disabled on entry and should
2721  * remain disabled at return.
2722  */
2723 void
2724 ap_init(void)
2725 {
2726         u_int   apic_id;
2727
2728         /*
2729          * Adjust smp_startup_mask to signal the BSP that we have started
2730          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2731          * is waiting for our signal.
2732          *
2733          * We can't set our bit in smp_active_mask yet because we are holding
2734          * interrupts physically disabled and remote cpus could deadlock
2735          * trying to send us an IPI.
2736          */
2737         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2738         cpu_mfence();
2739
2740         /*
2741          * Interlock for finalization.  Wait until mp_finish is non-zero,
2742          * then get the MP lock.
2743          *
2744          * Note: We are in a critical section.
2745          *
2746          * Note: we are the idle thread, we can only spin.
2747          *
2748          * Note: The load fence is memory volatile and prevents the compiler
2749          * from improperly caching mp_finish, and the cpu from improperly
2750          * caching it.
2751          */
2752         while (mp_finish == 0)
2753                 cpu_lfence();
2754         while (try_mplock() == 0)
2755                 ;
2756
2757         if (cpu_feature & CPUID_TSC) {
2758                 /*
2759                  * The BSP is constantly updating tsc0_offset, figure out
2760                  * the relative difference to synchronize ktrdump.
2761                  */
2762                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2763         }
2764
2765         /* BSP may have changed PTD while we're waiting for the lock */
2766         cpu_invltlb();
2767
2768 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2769         lidt(&r_idt);
2770 #endif
2771
2772         /* Build our map of 'other' CPUs. */
2773         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2774
2775         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2776
2777         /* A quick check from sanity claus */
2778         apic_id = (apic_id_to_logical[(lapic.id & 0xff000000) >> 24]);
2779         if (mycpu->gd_cpuid != apic_id) {
2780                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2781                 kprintf("SMP: apic_id = %d\n", apic_id);
2782                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2783                 panic("cpuid mismatch! boom!!");
2784         }
2785
2786         /* Initialize AP's local APIC for irq's */
2787         lapic_init(FALSE);
2788
2789         /* Set memory range attributes for this CPU to match the BSP */
2790         mem_range_AP_init();
2791
2792         /*
2793          * Once we go active we must process any IPIQ messages that may
2794          * have been queued, because no actual IPI will occur until we
2795          * set our bit in the smp_active_mask.  If we don't the IPI
2796          * message interlock could be left set which would also prevent
2797          * further IPIs.
2798          *
2799          * The idle loop doesn't expect the BGL to be held and while
2800          * lwkt_switch() normally cleans things up this is a special case
2801          * because we returning almost directly into the idle loop.
2802          *
2803          * The idle thread is never placed on the runq, make sure
2804          * nothing we've done put it there.
2805          */
2806         KKASSERT(get_mplock_count(curthread) == 1);
2807         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2808
2809         /*
2810          * Enable interrupts here.  idle_restore will also do it, but
2811          * doing it here lets us clean up any strays that got posted to
2812          * the CPU during the AP boot while we are still in a critical
2813          * section.
2814          */
2815         __asm __volatile("sti; pause; pause"::);
2816         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2817
2818         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2819         lwkt_process_ipiq();
2820
2821         /*
2822          * Releasing the mp lock lets the BSP finish up the SMP init
2823          */
2824         rel_mplock();
2825         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2826 }
2827
2828 /*
2829  * Get SMP fully working before we start initializing devices.
2830  */
2831 static
2832 void
2833 ap_finish(void)
2834 {
2835         mp_finish = 1;
2836         if (bootverbose)
2837                 kprintf("Finish MP startup\n");
2838         if (cpu_feature & CPUID_TSC)
2839                 tsc0_offset = rdtsc();
2840         tsc_offsets[0] = 0;
2841         rel_mplock();
2842         while (smp_active_mask != smp_startup_mask) {
2843                 cpu_lfence();
2844                 if (cpu_feature & CPUID_TSC)
2845                         tsc0_offset = rdtsc();
2846         }
2847         while (try_mplock() == 0)
2848                 ;
2849         if (bootverbose)
2850                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2851 }
2852
2853 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2854
2855 void
2856 cpu_send_ipiq(int dcpu)
2857 {
2858         if (CPUMASK(dcpu) & smp_active_mask)
2859                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2860 }
2861
2862 #if 0   /* single_apic_ipi_passive() not working yet */
2863 /*
2864  * Returns 0 on failure, 1 on success
2865  */
2866 int
2867 cpu_send_ipiq_passive(int dcpu)
2868 {
2869         int r = 0;
2870         if (CPUMASK(dcpu) & smp_active_mask) {
2871                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2872                                         APIC_DELMODE_FIXED);
2873         }
2874         return(r);
2875 }
2876 #endif
2877
2878 static int
2879 mptable_bus_info_callback(void *xarg, const void *pos, int type)
2880 {
2881         struct mptable_bus_info *bus_info = xarg;
2882         const struct BUSENTRY *ent;
2883         struct mptable_bus *bus;
2884
2885         if (type != 1)
2886                 return 0;
2887
2888         ent = pos;
2889         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
2890                 if (bus->mb_id == ent->bus_id) {
2891                         kprintf("mptable_bus_info_alloc: duplicated bus id "
2892                                 "(%d)\n", bus->mb_id);
2893                         return EINVAL;
2894                 }
2895         }
2896
2897         bus = NULL;
2898         if (strncmp(ent->bus_type, "PCI", 3) == 0) {
2899                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2900                 bus->mb_type = MPTABLE_BUS_PCI;
2901         } else if (strncmp(ent->bus_type, "ISA", 3) == 0) {
2902                 bus = kmalloc(sizeof(*bus), M_TEMP, M_WAITOK | M_ZERO);
2903                 bus->mb_type = MPTABLE_BUS_ISA;
2904         }
2905
2906         if (bus != NULL) {
2907                 bus->mb_id = ent->bus_id;
2908                 TAILQ_INSERT_TAIL(&bus_info->mbi_list, bus, mb_link);
2909         }
2910         return 0;
2911 }
2912
2913 static void
2914 mptable_bus_info_alloc(const mpcth_t cth, struct mptable_bus_info *bus_info)
2915 {
2916         int error;
2917
2918         bzero(bus_info, sizeof(*bus_info));
2919         TAILQ_INIT(&bus_info->mbi_list);
2920
2921         error = mptable_iterate_entries(cth, mptable_bus_info_callback, bus_info);
2922         if (error)
2923                 mptable_bus_info_free(bus_info);
2924 }
2925
2926 static void
2927 mptable_bus_info_free(struct mptable_bus_info *bus_info)
2928 {
2929         struct mptable_bus *bus;
2930
2931         while ((bus = TAILQ_FIRST(&bus_info->mbi_list)) != NULL) {
2932                 TAILQ_REMOVE(&bus_info->mbi_list, bus, mb_link);
2933                 kfree(bus, M_TEMP);
2934         }
2935 }
2936
2937 struct mptable_lapic_cbarg1 {
2938         int     cpu_count;
2939         int     ht_fixup;
2940         u_int   ht_apicid_mask;
2941 };
2942
2943 static int
2944 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2945 {
2946         const struct PROCENTRY *ent;
2947         struct mptable_lapic_cbarg1 *arg = xarg;
2948
2949         if (type != 0)
2950                 return 0;
2951         ent = pos;
2952
2953         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2954                 return 0;
2955
2956         arg->cpu_count++;
2957         if (ent->apic_id < 32) {
2958                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2959         } else if (arg->ht_fixup) {
2960                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2961                 arg->ht_fixup = 0;
2962         }
2963         return 0;
2964 }
2965
2966 struct mptable_lapic_cbarg2 {
2967         int     cpu;
2968         int     logical_cpus;
2969         int     found_bsp;
2970 };
2971
2972 static int
2973 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2974 {
2975         const struct PROCENTRY *ent;
2976         struct mptable_lapic_cbarg2 *arg = xarg;
2977
2978         if (type != 0)
2979                 return 0;
2980         ent = pos;
2981
2982         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2983                 KKASSERT(!arg->found_bsp);
2984                 arg->found_bsp = 1;
2985         }
2986
2987         if (processor_entry(ent, arg->cpu))
2988                 arg->cpu++;
2989
2990         if (arg->logical_cpus) {
2991                 struct PROCENTRY proc;
2992                 int i;
2993
2994                 /*
2995                  * Create fake mptable processor entries
2996                  * and feed them to processor_entry() to
2997                  * enumerate the logical CPUs.
2998                  */
2999                 bzero(&proc, sizeof(proc));
3000                 proc.type = 0;
3001                 proc.cpu_flags = PROCENTRY_FLAG_EN;
3002                 proc.apic_id = ent->apic_id;
3003
3004                 for (i = 1; i < arg->logical_cpus; i++) {
3005                         proc.apic_id++;
3006                         processor_entry(&proc, arg->cpu);
3007                         arg->cpu++;
3008                 }
3009         }
3010         return 0;
3011 }
3012
3013 static void
3014 mptable_lapic_default(void)
3015 {
3016         int ap_apicid, bsp_apicid;
3017
3018         mp_naps = 1; /* exclude BSP */
3019
3020         /* Map local apic before the id field is accessed */
3021         lapic_map(DEFAULT_APIC_BASE);
3022
3023         bsp_apicid = APIC_ID(lapic.id);
3024         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3025
3026         /* BSP */
3027         mp_set_cpuids(0, bsp_apicid);
3028         /* one and only AP */
3029         mp_set_cpuids(1, ap_apicid);
3030 }
3031
3032 /*
3033  * Configure:
3034  *     mp_naps
3035  *     ID_TO_CPU(N), APIC ID to logical CPU table
3036  *     CPU_TO_ID(N), logical CPU to APIC ID table
3037  */
3038 static void
3039 mptable_lapic_enumerate(struct lapic_enumerator *e)
3040 {
3041         struct mptable_pos mpt;
3042         struct mptable_lapic_cbarg1 arg1;
3043         struct mptable_lapic_cbarg2 arg2;
3044         mpcth_t cth;
3045         int error, logical_cpus = 0;
3046         vm_offset_t lapic_addr;
3047
3048         if (mptable_use_default) {
3049                 mptable_lapic_default();
3050                 return;
3051         }
3052
3053         error = mptable_map(&mpt);
3054         if (error)
3055                 panic("mptable_lapic_enumerate mptable_map failed\n");
3056         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3057
3058         cth = mpt.mp_cth;
3059
3060         /* Save local apic address */
3061         lapic_addr = (vm_offset_t)cth->apic_address;
3062         KKASSERT(lapic_addr != 0);
3063
3064         /*
3065          * Find out how many CPUs do we have
3066          */
3067         bzero(&arg1, sizeof(arg1));
3068         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3069
3070         error = mptable_iterate_entries(cth,
3071                     mptable_lapic_pass1_callback, &arg1);
3072         if (error)
3073                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3074         KKASSERT(arg1.cpu_count != 0);
3075
3076         /* See if we need to fixup HT logical CPUs. */
3077         if (arg1.ht_fixup) {
3078                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3079                                                          arg1.cpu_count);
3080                 if (logical_cpus != 0)
3081                         arg1.cpu_count *= logical_cpus;
3082         }
3083         mp_naps = arg1.cpu_count;
3084
3085         /* Qualify the numbers again, after possible HT fixup */
3086         if (mp_naps > MAXCPU) {
3087                 kprintf("Warning: only using %d of %d available CPUs!\n",
3088                         MAXCPU, mp_naps);
3089                 mp_naps = MAXCPU;
3090         }
3091
3092         --mp_naps;      /* subtract the BSP */
3093
3094         /*
3095          * Link logical CPU id to local apic id
3096          */
3097         bzero(&arg2, sizeof(arg2));
3098         arg2.cpu = 1;
3099         arg2.logical_cpus = logical_cpus;
3100
3101         error = mptable_iterate_entries(cth,
3102                     mptable_lapic_pass2_callback, &arg2);
3103         if (error)
3104                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3105         KKASSERT(arg2.found_bsp);
3106
3107         /* Map local apic */
3108         lapic_map(lapic_addr);
3109
3110         mptable_unmap(&mpt);
3111 }
3112
3113 struct mptable_lapic_probe_cbarg {
3114         int     cpu_count;
3115         int     found_bsp;
3116 };
3117
3118 static int
3119 mptable_lapic_probe_callback(void *xarg, const void *pos, int type)
3120 {
3121         const struct PROCENTRY *ent;
3122         struct mptable_lapic_probe_cbarg *arg = xarg;
3123
3124         if (type != 0)
3125                 return 0;
3126         ent = pos;
3127
3128         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
3129                 return 0;
3130         arg->cpu_count++;
3131
3132         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
3133                 if (arg->found_bsp) {
3134                         kprintf("more than one BSP in base MP table\n");
3135                         return EINVAL;
3136                 }
3137                 arg->found_bsp = 1;
3138         }
3139         return 0;
3140 }
3141
3142 static int
3143 mptable_lapic_probe(struct lapic_enumerator *e)
3144 {
3145         struct mptable_pos mpt;
3146         struct mptable_lapic_probe_cbarg arg;
3147         mpcth_t cth;
3148         int error;
3149
3150         if (mptable_fps_phyaddr == 0)
3151                 return ENXIO;
3152
3153         if (mptable_use_default)
3154                 return 0;
3155
3156         error = mptable_map(&mpt);
3157         if (error)
3158                 return error;
3159         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3160
3161         error = EINVAL;
3162         cth = mpt.mp_cth;
3163
3164         if (cth->apic_address == 0)
3165                 goto done;
3166
3167         bzero(&arg, sizeof(arg));
3168         error = mptable_iterate_entries(cth,
3169                     mptable_lapic_probe_callback, &arg);
3170         if (!error) {
3171                 if (arg.cpu_count == 0) {
3172                         kprintf("MP table contains no processor entries\n");
3173                         error = EINVAL;
3174                 } else if (!arg.found_bsp) {
3175                         kprintf("MP table does not contains BSP entry\n");
3176                         error = EINVAL;
3177                 }
3178         }
3179 done:
3180         mptable_unmap(&mpt);
3181         return error;
3182 }
3183
3184 static struct lapic_enumerator  mptable_lapic_enumerator = {
3185         .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3186         .lapic_probe = mptable_lapic_probe,
3187         .lapic_enumerate = mptable_lapic_enumerate
3188 };
3189
3190 static void
3191 mptable_lapic_enum_register(void)
3192 {
3193         lapic_enumerator_register(&mptable_lapic_enumerator);
3194 }
3195 SYSINIT(mptable_lapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3196         mptable_lapic_enum_register, 0);
3197
3198 static int
3199 mptable_ioapic_list_callback(void *xarg, const void *pos, int type)
3200 {
3201         const struct IOAPICENTRY *ent;
3202         struct mptable_ioapic *nioapic, *ioapic;
3203
3204         if (type != 2)
3205                 return 0;
3206         ent = pos;
3207
3208         if ((ent->apic_flags & IOAPICENTRY_FLAG_EN) == 0)
3209                 return 0;
3210
3211         if (ent->apic_address == 0) {
3212                 kprintf("mptable_ioapic_create_list: zero IOAPIC addr\n");
3213                 return EINVAL;
3214         }
3215
3216         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3217                 if (ioapic->mio_apic_id == ent->apic_id) {
3218                         kprintf("mptable_ioapic_create_list: duplicated "
3219                                 "apic id %d\n", ioapic->mio_apic_id);
3220                         return EINVAL;
3221                 }
3222                 if (ioapic->mio_addr == (uint32_t)ent->apic_address) {
3223                         kprintf("mptable_ioapic_create_list: overlapped "
3224                                 "IOAPIC addr 0x%08x", ioapic->mio_addr);
3225                         return EINVAL;
3226                 }
3227         }
3228
3229         nioapic = kmalloc(sizeof(*nioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3230         nioapic->mio_apic_id = ent->apic_id;
3231         nioapic->mio_addr = (uint32_t)ent->apic_address;
3232
3233         /*
3234          * Create IOAPIC list in ascending order of APIC ID
3235          */
3236         TAILQ_FOREACH_REVERSE(ioapic, &mptable_ioapic_list,
3237             mptable_ioapic_list, mio_link) {
3238                 if (nioapic->mio_apic_id > ioapic->mio_apic_id) {
3239                         TAILQ_INSERT_AFTER(&mptable_ioapic_list,
3240                             ioapic, nioapic, mio_link);
3241                         break;
3242                 }
3243         }
3244         if (ioapic == NULL)
3245                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, nioapic, mio_link);
3246
3247         return 0;
3248 }
3249
3250 static void
3251 mptable_ioapic_create_list(void)
3252 {
3253         struct mptable_ioapic *ioapic;
3254         struct mptable_pos mpt;
3255         int idx, error;
3256
3257         if (mptable_fps_phyaddr == 0)
3258                 return;
3259
3260         if (mptable_use_default) {
3261                 ioapic = kmalloc(sizeof(*ioapic), M_DEVBUF, M_WAITOK | M_ZERO);
3262                 ioapic->mio_idx = 0;
3263                 ioapic->mio_apic_id = 0;        /* NOTE: any value is ok here */
3264                 ioapic->mio_addr = 0xfec00000;  /* XXX magic number */
3265
3266                 TAILQ_INSERT_HEAD(&mptable_ioapic_list, ioapic, mio_link);
3267                 return;
3268         }
3269
3270         error = mptable_map(&mpt);
3271         if (error)
3272                 panic("mptable_ioapic_create_list: mptable_map failed\n");
3273         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3274
3275         error = mptable_iterate_entries(mpt.mp_cth,
3276                     mptable_ioapic_list_callback, NULL);
3277         if (error) {
3278                 while ((ioapic = TAILQ_FIRST(&mptable_ioapic_list)) != NULL) {
3279                         TAILQ_REMOVE(&mptable_ioapic_list, ioapic, mio_link);
3280                         kfree(ioapic, M_DEVBUF);
3281                 }
3282                 goto done;
3283         }
3284
3285         /*
3286          * Assign index number for each IOAPIC
3287          */
3288         idx = 0;
3289         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3290                 ioapic->mio_idx = idx;
3291                 ++idx;
3292         }
3293 done:
3294         mptable_unmap(&mpt);
3295 }
3296 SYSINIT(mptable_ioapic_list, SI_BOOT2_PRESMP, SI_ORDER_SECOND,
3297         mptable_ioapic_create_list, 0);
3298
3299 static int
3300 mptable_pci_int_callback(void *xarg, const void *pos, int type)
3301 {
3302         const struct mptable_bus_info *bus_info = xarg;
3303         const struct mptable_ioapic *ioapic;
3304         const struct mptable_bus *bus;
3305         struct mptable_pci_int *pci_int;
3306         const struct INTENTRY *ent;
3307         int pci_pin, pci_dev;
3308
3309         if (type != 3)
3310                 return 0;
3311         ent = pos;
3312
3313         if (ent->int_type != 0)
3314                 return 0;
3315
3316         TAILQ_FOREACH(bus, &bus_info->mbi_list, mb_link) {
3317                 if (bus->mb_type == MPTABLE_BUS_PCI &&
3318                     bus->mb_id == ent->src_bus_id)
3319                         break;
3320         }
3321         if (bus == NULL)
3322                 return 0;
3323
3324         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3325                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3326                         break;
3327         }
3328         if (ioapic == NULL) {
3329                 kprintf("MPTABLE: warning PCI int dst apic id %d "
3330                         "does not exist\n", ent->dst_apic_id);
3331                 return 0;
3332         }
3333
3334         pci_pin = ent->src_bus_irq & 0x3;
3335         pci_dev = (ent->src_bus_irq >> 2) & 0x1f;
3336
3337         TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link) {
3338                 if (pci_int->mpci_bus == ent->src_bus_id &&
3339                     pci_int->mpci_dev == pci_dev &&
3340                     pci_int->mpci_pin == pci_pin) {
3341                         if (pci_int->mpci_ioapic_idx == ioapic->mio_idx &&
3342                             pci_int->mpci_ioapic_pin == ent->dst_apic_int) {
3343                                 kprintf("MPTABLE: warning duplicated "
3344                                         "PCI int entry for "
3345                                         "bus %d, dev %d, pin %d\n",
3346                                         pci_int->mpci_bus,
3347                                         pci_int->mpci_dev,
3348                                         pci_int->mpci_pin);
3349                                 return 0;
3350                         } else {
3351                                 kprintf("mptable_pci_int_register: "
3352                                         "conflict PCI int entry for "
3353                                         "bus %d, dev %d, pin %d, "
3354                                         "IOAPIC %d.%d -> %d.%d\n",
3355                                         pci_int->mpci_bus,
3356                                         pci_int->mpci_dev,
3357                                         pci_int->mpci_pin,
3358                                         pci_int->mpci_ioapic_idx,
3359                                         pci_int->mpci_ioapic_pin,
3360                                         ioapic->mio_idx,
3361                                         ent->dst_apic_int);
3362                                 return EINVAL;
3363                         }
3364                 }
3365         }
3366
3367         pci_int = kmalloc(sizeof(*pci_int), M_DEVBUF, M_WAITOK | M_ZERO);
3368
3369         pci_int->mpci_bus = ent->src_bus_id;
3370         pci_int->mpci_dev = pci_dev;
3371         pci_int->mpci_pin = pci_pin;
3372         pci_int->mpci_ioapic_idx = ioapic->mio_idx;
3373         pci_int->mpci_ioapic_pin = ent->dst_apic_int;
3374
3375         TAILQ_INSERT_TAIL(&mptable_pci_int_list, pci_int, mpci_link);
3376
3377         return 0;
3378 }
3379
3380 static void
3381 mptable_pci_int_register(void)
3382 {
3383         struct mptable_bus_info bus_info;
3384         const struct mptable_bus *bus;
3385         struct mptable_pci_int *pci_int;
3386         struct mptable_pos mpt;
3387         int error, force_pci0, npcibus;
3388         mpcth_t cth;
3389
3390         if (mptable_fps_phyaddr == 0)
3391                 return;
3392
3393         if (mptable_use_default)
3394                 return;
3395
3396         if (TAILQ_EMPTY(&mptable_ioapic_list))
3397                 return;
3398
3399         error = mptable_map(&mpt);
3400         if (error)
3401                 panic("mptable_pci_int_register: mptable_map failed\n");
3402         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3403
3404         cth = mpt.mp_cth;
3405
3406         mptable_bus_info_alloc(cth, &bus_info);
3407         if (TAILQ_EMPTY(&bus_info.mbi_list))
3408                 goto done;
3409
3410         npcibus = 0;
3411         TAILQ_FOREACH(bus, &bus_info.mbi_list, mb_link) {
3412                 if (bus->mb_type == MPTABLE_BUS_PCI)
3413                         ++npcibus;
3414         }
3415         if (npcibus == 0) {
3416                 mptable_bus_info_free(&bus_info);
3417                 goto done;
3418         } else if (npcibus == 1) {
3419                 force_pci0 = 1;
3420         }
3421
3422         error = mptable_iterate_entries(cth,
3423                     mptable_pci_int_callback, &bus_info);
3424
3425         mptable_bus_info_free(&bus_info);
3426
3427         if (error) {
3428                 while ((pci_int = TAILQ_FIRST(&mptable_pci_int_list)) != NULL) {
3429                         TAILQ_REMOVE(&mptable_pci_int_list, pci_int, mpci_link);
3430                         kfree(pci_int, M_DEVBUF);
3431                 }
3432                 goto done;
3433         }
3434
3435         if (force_pci0) {
3436                 TAILQ_FOREACH(pci_int, &mptable_pci_int_list, mpci_link)
3437                         pci_int->mpci_bus = 0;
3438         }
3439 done:
3440         mptable_unmap(&mpt);
3441 }
3442 SYSINIT(mptable_pci, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3443         mptable_pci_int_register, 0);
3444
3445 struct mptable_ioapic_probe_cbarg {
3446         const struct mptable_bus_info *bus_info;
3447 };
3448
3449 static int
3450 mptable_ioapic_probe_callback(void *xarg, const void *pos, int type)
3451 {
3452         struct mptable_ioapic_probe_cbarg *arg = xarg;
3453         const struct mptable_ioapic *ioapic;
3454         const struct mptable_bus *bus;
3455         const struct INTENTRY *ent;
3456
3457         if (type != 3)
3458                 return 0;
3459         ent = pos;
3460
3461         if (ent->int_type != 0)
3462                 return 0;
3463
3464         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3465                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3466                     bus->mb_id == ent->src_bus_id)
3467                         break;
3468         }
3469         if (bus == NULL)
3470                 return 0;
3471
3472         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3473                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3474                         break;
3475         }
3476         if (ioapic == NULL) {
3477                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3478                         "does not exist\n", ent->dst_apic_id);
3479                 return 0;
3480         }
3481
3482         /* XXX magic number */
3483         if (ent->src_bus_irq >= 16) {
3484                 kprintf("mptable_ioapic_probe: invalid ISA irq (%d)\n",
3485                         ent->src_bus_irq);
3486                 return EINVAL;
3487         }
3488         return 0;
3489 }
3490
3491 static int
3492 mptable_ioapic_probe(struct ioapic_enumerator *e)
3493 {
3494         struct mptable_ioapic_probe_cbarg arg;
3495         struct mptable_bus_info bus_info;
3496         struct mptable_pos mpt;
3497         mpcth_t cth;
3498         int error;
3499
3500         if (mptable_fps_phyaddr == 0)
3501                 return ENXIO;
3502
3503         if (mptable_use_default)
3504                 return 0;
3505
3506         if (TAILQ_EMPTY(&mptable_ioapic_list))
3507                 return ENXIO;
3508
3509         error = mptable_map(&mpt);
3510         if (error)
3511                 panic("mptable_ioapic_probe: mptable_map failed\n");
3512         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3513
3514         cth = mpt.mp_cth;
3515
3516         mptable_bus_info_alloc(cth, &bus_info);
3517
3518         bzero(&arg, sizeof(arg));
3519         arg.bus_info = &bus_info;
3520
3521         error = mptable_iterate_entries(cth,
3522                     mptable_ioapic_probe_callback, &arg);
3523
3524         mptable_bus_info_free(&bus_info);
3525         mptable_unmap(&mpt);
3526
3527         return error;
3528 }
3529
3530 struct mptable_ioapic_int_cbarg {
3531         const struct mptable_bus_info *bus_info;
3532         int     ioapic_nint;
3533 };
3534
3535 static int
3536 mptable_ioapic_int_callback(void *xarg, const void *pos, int type)
3537 {
3538         struct mptable_ioapic_int_cbarg *arg = xarg;
3539         const struct mptable_ioapic *ioapic;
3540         const struct mptable_bus *bus;
3541         const struct INTENTRY *ent;
3542
3543         if (type != 3)
3544                 return 0;
3545
3546         arg->ioapic_nint++;
3547
3548         ent = pos;
3549         if (ent->int_type != 0)
3550                 return 0;
3551
3552         TAILQ_FOREACH(bus, &arg->bus_info->mbi_list, mb_link) {
3553                 if (bus->mb_type == MPTABLE_BUS_ISA &&
3554                     bus->mb_id == ent->src_bus_id)
3555                         break;
3556         }
3557         if (bus == NULL)
3558                 return 0;
3559
3560         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3561                 if (ioapic->mio_apic_id == ent->dst_apic_id)
3562                         break;
3563         }
3564         if (ioapic == NULL) {
3565                 kprintf("MPTABLE: warning ISA int dst apic id %d "
3566                         "does not exist\n", ent->dst_apic_id);
3567                 return 0;
3568         }
3569
3570         if (!ioapic_use_old) {
3571                 int gsi;
3572
3573                 if (ent->dst_apic_int >= ioapic->mio_npin) {
3574                         panic("mptable_ioapic_enumerate: invalid I/O APIC "
3575                               "pin %d, should be < %d",
3576                               ent->dst_apic_int, ioapic->mio_npin);
3577                 }
3578                 gsi = ioapic->mio_gsi_base + ent->dst_apic_int;
3579
3580                 if (ent->src_bus_irq != gsi) {
3581                         if (bootverbose) {
3582                                 kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3583                                         ent->src_bus_irq, gsi);
3584                         }
3585                         ioapic_intsrc(ent->src_bus_irq, gsi);
3586                 }
3587         } else {
3588                 /* XXX rough estimation */
3589                 if (ent->src_bus_irq != ent->dst_apic_int) {
3590                         if (bootverbose) {
3591                                 kprintf("MPTABLE: INTSRC irq %d -> GSI %d\n",
3592                                         ent->src_bus_irq, ent->dst_apic_int);
3593                         }
3594                 }
3595         }
3596         return 0;
3597 }
3598
3599 static void
3600 mptable_ioapic_enumerate(struct ioapic_enumerator *e)
3601 {
3602         struct mptable_bus_info bus_info;
3603         struct mptable_ioapic *ioapic;
3604         struct mptable_pos mpt;
3605         mpcth_t cth;
3606         int error;
3607
3608         KKASSERT(mptable_fps_phyaddr != 0);
3609         KKASSERT(!TAILQ_EMPTY(&mptable_ioapic_list));
3610
3611         TAILQ_FOREACH(ioapic, &mptable_ioapic_list, mio_link) {
3612                 if (!ioapic_use_old) {
3613                         const struct mptable_ioapic *prev_ioapic;
3614                         uint32_t ver;
3615                         void *addr;
3616
3617                         addr = ioapic_map(ioapic->mio_addr);
3618
3619                         ver = ioapic_read(addr, IOAPIC_VER);
3620                         ioapic->mio_npin = ((ver & IOART_VER_MAXREDIR)
3621                                             >> MAXREDIRSHIFT) + 1;
3622
3623                         prev_ioapic = TAILQ_PREV(ioapic,
3624                                         mptable_ioapic_list, mio_link);
3625                         if (prev_ioapic == NULL) {
3626                                 ioapic->mio_gsi_base = 0;
3627                         } else {
3628                                 ioapic->mio_gsi_base =
3629                                         prev_ioapic->mio_gsi_base +
3630                                         prev_ioapic->mio_npin;
3631                         }
3632                         ioapic_add(addr, ioapic->mio_gsi_base,
3633                             ioapic->mio_npin);
3634                 }
3635                 if (bootverbose) {
3636                         kprintf("MPTABLE: IOAPIC addr 0x%08x, "
3637                                 "apic id %d, idx %d, gsi base %d, npin %d\n",
3638                                 ioapic->mio_addr,
3639                                 ioapic->mio_apic_id,
3640                                 ioapic->mio_idx,
3641                                 ioapic->mio_gsi_base,
3642                                 ioapic->mio_npin);
3643                 }
3644         }
3645
3646         if (mptable_use_default) {
3647                 if (bootverbose)
3648                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (default)\n");
3649                 ioapic_intsrc(0, 2);
3650                 return;
3651         }
3652
3653         error = mptable_map(&mpt);
3654         if (error)
3655                 panic("mptable_ioapic_probe: mptable_map failed\n");
3656         KKASSERT(!MPTABLE_POS_USE_DEFAULT(&mpt));
3657
3658         cth = mpt.mp_cth;
3659
3660         mptable_bus_info_alloc(cth, &bus_info);
3661
3662         if (TAILQ_EMPTY(&bus_info.mbi_list)) {
3663                 if (bootverbose)
3664                         kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 (no bus)\n");
3665                 ioapic_intsrc(0, 2);
3666         } else {
3667                 struct mptable_ioapic_int_cbarg arg;
3668
3669                 bzero(&arg, sizeof(arg));
3670                 arg.bus_info = &bus_info;
3671
3672                 error = mptable_iterate_entries(cth,
3673                             mptable_ioapic_int_callback, &arg);
3674                 if (error)
3675                         panic("mptable_ioapic_int failed\n");
3676
3677                 if (arg.ioapic_nint == 0) {
3678                         if (bootverbose) {
3679                                 kprintf("MPTABLE: INTSRC irq 0 -> GSI 2 "
3680                                         "(no int)\n");
3681                         }
3682                         ioapic_intsrc(0, 2);
3683                 }
3684         }
3685
3686         mptable_bus_info_free(&bus_info);
3687
3688         mptable_unmap(&mpt);
3689 }
3690
3691 static struct ioapic_enumerator mptable_ioapic_enumerator = {
3692         .ioapic_prio = IOAPIC_ENUM_PRIO_MPTABLE,
3693         .ioapic_probe = mptable_ioapic_probe,
3694         .ioapic_enumerate = mptable_ioapic_enumerate
3695 };
3696
3697 static void
3698 mptable_ioapic_enum_register(void)
3699 {
3700         ioapic_enumerator_register(&mptable_ioapic_enumerator);
3701 }
3702 SYSINIT(mptable_ioapic, SI_BOOT2_PRESMP, SI_ORDER_ANY,
3703         mptable_ioapic_enum_register, 0);