sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 #include "opt_ifpoll.h"
  68 #include "opt_emx.h"
  69
  70 #include <sys/param.h>
  71 #include <sys/bus.h>
  72 #include <sys/endian.h>
  73 #include <sys/interrupt.h>
  74 #include <sys/kernel.h>
  75 #include <sys/ktr.h>
  76 #include <sys/malloc.h>
  77 #include <sys/mbuf.h>
  78 #include <sys/proc.h>
  79 #include <sys/rman.h>
  80 #include <sys/serialize.h>
  81 #include <sys/serialize2.h>
  82 #include <sys/socket.h>
  83 #include <sys/sockio.h>
  84 #include <sys/sysctl.h>
  85 #include <sys/systm.h>
  86
  87 #include <net/bpf.h>
  88 #include <net/ethernet.h>
  89 #include <net/if.h>
  90 #include <net/if_arp.h>
  91 #include <net/if_dl.h>
  92 #include <net/if_media.h>
  93 #include <net/ifq_var.h>
  94 #include <net/toeplitz.h>
  95 #include <net/toeplitz2.h>
  96 #include <net/vlan/if_vlan_var.h>
  97 #include <net/vlan/if_vlan_ether.h>
  98 #include <net/if_poll.h>
  99
 100 #include <netinet/in_systm.h>
 101 #include <netinet/in.h>
 102 #include <netinet/ip.h>
 103 #include <netinet/tcp.h>
 104 #include <netinet/udp.h>
 105
 106 #include <bus/pci/pcivar.h>
 107 #include <bus/pci/pcireg.h>
 108
 109 #include <dev/netif/ig_hal/e1000_api.h>
 110 #include <dev/netif/ig_hal/e1000_82571.h>
 111 #include <dev/netif/emx/if_emx.h>
 112
 113 #ifdef EMX_RSS_DEBUG
 114 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 115 do { \
 116         if (sc->rss_debug >= lvl) \
 117                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 118 } while (0)
 119 #else   /* !EMX_RSS_DEBUG */
 120 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 121 #endif  /* EMX_RSS_DEBUG */
 122
 123 #define EMX_TX_SERIALIZE        1
 124 #define EMX_RX_SERIALIZE        2
 125
 126 #define EMX_NAME        "Intel(R) PRO/1000 "
 127
 128 #define EMX_DEVICE(id)  \
 129         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 130 #define EMX_DEVICE_NULL { 0, 0, NULL }
 131
 132 static const struct emx_device {
 133         uint16_t        vid;
 134         uint16_t        did;
 135         const char      *desc;
 136 } emx_devices[] = {
 137         EMX_DEVICE(82571EB_COPPER),
 138         EMX_DEVICE(82571EB_FIBER),
 139         EMX_DEVICE(82571EB_SERDES),
 140         EMX_DEVICE(82571EB_SERDES_DUAL),
 141         EMX_DEVICE(82571EB_SERDES_QUAD),
 142         EMX_DEVICE(82571EB_QUAD_COPPER),
 143         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 144         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 145         EMX_DEVICE(82571EB_QUAD_FIBER),
 146         EMX_DEVICE(82571PT_QUAD_COPPER),
 147
 148         EMX_DEVICE(82572EI_COPPER),
 149         EMX_DEVICE(82572EI_FIBER),
 150         EMX_DEVICE(82572EI_SERDES),
 151         EMX_DEVICE(82572EI),
 152
 153         EMX_DEVICE(82573E),
 154         EMX_DEVICE(82573E_IAMT),
 155         EMX_DEVICE(82573L),
 156
 157         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 158         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 159         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 160         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 161
 162         EMX_DEVICE(82574L),
 163         EMX_DEVICE(82574LA),
 164
 165         /* required last entry */
 166         EMX_DEVICE_NULL
 167 };
 168
 169 static int      emx_probe(device_t);
 170 static int      emx_attach(device_t);
 171 static int      emx_detach(device_t);
 172 static int      emx_shutdown(device_t);
 173 static int      emx_suspend(device_t);
 174 static int      emx_resume(device_t);
 175
 176 static void     emx_init(void *);
 177 static void     emx_stop(struct emx_softc *);
 178 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 179 static void     emx_start(struct ifnet *);
 180 #ifdef IFPOLL_ENABLE
 181 static void     emx_npoll(struct ifnet *, struct ifpoll_info *);
 182 static void     emx_npoll_status(struct ifnet *);
 183 static void     emx_npoll_tx(struct ifnet *, void *, int);
 184 static void     emx_npoll_rx(struct ifnet *, void *, int);
 185 #endif
 186 static void     emx_watchdog(struct ifnet *);
 187 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 188 static int      emx_media_change(struct ifnet *);
 189 static void     emx_timer(void *);
 190 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 191 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 192 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 193 #ifdef INVARIANTS
 194 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 195                     boolean_t);
 196 #endif
 197
 198 static void     emx_intr(void *);
 199 static void     emx_intr_mask(void *);
 200 static void     emx_intr_body(struct emx_softc *, boolean_t);
 201 static void     emx_rxeof(struct emx_softc *, int, int);
 202 static void     emx_txeof(struct emx_softc *);
 203 static void     emx_tx_collect(struct emx_softc *);
 204 static void     emx_tx_purge(struct emx_softc *);
 205 static void     emx_enable_intr(struct emx_softc *);
 206 static void     emx_disable_intr(struct emx_softc *);
 207
 208 static int      emx_dma_alloc(struct emx_softc *);
 209 static void     emx_dma_free(struct emx_softc *);
 210 static void     emx_init_tx_ring(struct emx_softc *);
 211 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 212 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 213 static int      emx_create_tx_ring(struct emx_softc *);
 214 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 215 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 216 static void     emx_destroy_rx_ring(struct emx_softc *,
 217                     struct emx_rxdata *, int);
 218 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 219 static int      emx_encap(struct emx_softc *, struct mbuf **);
 220 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 221                     uint32_t *, uint32_t *);
 222 static int      emx_tso_pullup(struct emx_softc *, struct mbuf **);
 223 static int      emx_tso_setup(struct emx_softc *, struct mbuf *,
 224                     uint32_t *, uint32_t *);
 225
 226 static int      emx_is_valid_eaddr(const uint8_t *);
 227 static int      emx_reset(struct emx_softc *);
 228 static void     emx_setup_ifp(struct emx_softc *);
 229 static void     emx_init_tx_unit(struct emx_softc *);
 230 static void     emx_init_rx_unit(struct emx_softc *);
 231 static void     emx_update_stats(struct emx_softc *);
 232 static void     emx_set_promisc(struct emx_softc *);
 233 static void     emx_disable_promisc(struct emx_softc *);
 234 static void     emx_set_multi(struct emx_softc *);
 235 static void     emx_update_link_status(struct emx_softc *);
 236 static void     emx_smartspeed(struct emx_softc *);
 237 static void     emx_set_itr(struct emx_softc *, uint32_t);
 238 static void     emx_disable_aspm(struct emx_softc *);
 239
 240 static void     emx_print_debug_info(struct emx_softc *);
 241 static void     emx_print_nvm_info(struct emx_softc *);
 242 static void     emx_print_hw_stats(struct emx_softc *);
 243
 244 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 245 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 246 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 247 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 248 #ifdef IFPOLL_ENABLE
 249 static int      emx_sysctl_npoll_rxoff(SYSCTL_HANDLER_ARGS);
 250 static int      emx_sysctl_npoll_txoff(SYSCTL_HANDLER_ARGS);
 251 #endif
 252 static void     emx_add_sysctl(struct emx_softc *);
 253
 254 static void     emx_serialize_skipmain(struct emx_softc *);
 255 static void     emx_deserialize_skipmain(struct emx_softc *);
 256
 257 /* Management and WOL Support */
 258 static void     emx_get_mgmt(struct emx_softc *);
 259 static void     emx_rel_mgmt(struct emx_softc *);
 260 static void     emx_get_hw_control(struct emx_softc *);
 261 static void     emx_rel_hw_control(struct emx_softc *);
 262 static void     emx_enable_wol(device_t);
 263
 264 static device_method_t emx_methods[] = {
 265         /* Device interface */
 266         DEVMETHOD(device_probe,         emx_probe),
 267         DEVMETHOD(device_attach,        emx_attach),
 268         DEVMETHOD(device_detach,        emx_detach),
 269         DEVMETHOD(device_shutdown,      emx_shutdown),
 270         DEVMETHOD(device_suspend,       emx_suspend),
 271         DEVMETHOD(device_resume,        emx_resume),
 272         { 0, 0 }
 273 };
 274
 275 static driver_t emx_driver = {
 276         "emx",
 277         emx_methods,
 278         sizeof(struct emx_softc),
 279 };
 280
 281 static devclass_t emx_devclass;
 282
 283 DECLARE_DUMMY_MODULE(if_emx);
 284 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 285 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 286
 287 /*
 288  * Tunables
 289  */
 290 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 291 static int      emx_rxd = EMX_DEFAULT_RXD;
 292 static int      emx_txd = EMX_DEFAULT_TXD;
 293 static int      emx_smart_pwr_down = 0;
 294 static int      emx_rxr = 0;
 295
 296 /* Controls whether promiscuous also shows bad packets */
 297 static int      emx_debug_sbp = 0;
 298
 299 static int      emx_82573_workaround = 1;
 300 static int      emx_msi_enable = 1;
 301
 302 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 303 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 304 TUNABLE_INT("hw.emx.rxr", &emx_rxr);
 305 TUNABLE_INT("hw.emx.txd", &emx_txd);
 306 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 307 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 308 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 309 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 310
 311 /* Global used in WOL setup with multiport cards */
 312 static int      emx_global_quad_port_a = 0;
 313
 314 /* Set this to one to display debug statistics */
 315 static int      emx_display_debug_stats = 0;
 316
 317 #if !defined(KTR_IF_EMX)
 318 #define KTR_IF_EMX      KTR_ALL
 319 #endif
 320 KTR_INFO_MASTER(if_emx);
 321 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
 322 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
 323 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
 324 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
 325 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
 326 #define logif(name)     KTR_LOG(if_emx_ ## name)
 327
 328 static __inline void
 329 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 330 {
 331         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 332         /* DD bit must be cleared */
 333         rxd->rxd_staterr = 0;
 334 }
 335
 336 static __inline void
 337 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 338 {
 339         /* Ignore Checksum bit is set */
 340         if (staterr & E1000_RXD_STAT_IXSM)
 341                 return;
 342
 343         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 344             E1000_RXD_STAT_IPCS)
 345                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 346
 347         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 348             E1000_RXD_STAT_TCPCS) {
 349                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 350                                            CSUM_PSEUDO_HDR |
 351                                            CSUM_FRAG_NOT_CHECKED;
 352                 mp->m_pkthdr.csum_data = htons(0xffff);
 353         }
 354 }
 355
 356 static __inline struct pktinfo *
 357 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 358             uint32_t mrq, uint32_t hash, uint32_t staterr)
 359 {
 360         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 361         case EMX_RXDMRQ_IPV4_TCP:
 362                 pi->pi_netisr = NETISR_IP;
 363                 pi->pi_flags = 0;
 364                 pi->pi_l3proto = IPPROTO_TCP;
 365                 break;
 366
 367         case EMX_RXDMRQ_IPV6_TCP:
 368                 pi->pi_netisr = NETISR_IPV6;
 369                 pi->pi_flags = 0;
 370                 pi->pi_l3proto = IPPROTO_TCP;
 371                 break;
 372
 373         case EMX_RXDMRQ_IPV4:
 374                 if (staterr & E1000_RXD_STAT_IXSM)
 375                         return NULL;
 376
 377                 if ((staterr &
 378                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 379                     E1000_RXD_STAT_TCPCS) {
 380                         pi->pi_netisr = NETISR_IP;
 381                         pi->pi_flags = 0;
 382                         pi->pi_l3proto = IPPROTO_UDP;
 383                         break;
 384                 }
 385                 /* FALL THROUGH */
 386         default:
 387                 return NULL;
 388         }
 389
 390         m->m_flags |= M_HASH;
 391         m->m_pkthdr.hash = toeplitz_hash(hash);
 392         return pi;
 393 }
 394
 395 static int
 396 emx_probe(device_t dev)
 397 {
 398         const struct emx_device *d;
 399         uint16_t vid, did;
 400
 401         vid = pci_get_vendor(dev);
 402         did = pci_get_device(dev);
 403
 404         for (d = emx_devices; d->desc != NULL; ++d) {
 405                 if (vid == d->vid && did == d->did) {
 406                         device_set_desc(dev, d->desc);
 407                         device_set_async_attach(dev, TRUE);
 408                         return 0;
 409                 }
 410         }
 411         return ENXIO;
 412 }
 413
 414 static int
 415 emx_attach(device_t dev)
 416 {
 417         struct emx_softc *sc = device_get_softc(dev);
 418         struct ifnet *ifp = &sc->arpcom.ac_if;
 419         int error = 0, i, throttle, msi_enable;
 420         u_int intr_flags;
 421         uint16_t eeprom_data, device_id, apme_mask;
 422         driver_intr_t *intr_func;
 423 #ifdef IFPOLL_ENABLE
 424         int offset, offset_def;
 425 #endif
 426
 427         lwkt_serialize_init(&sc->main_serialize);
 428         lwkt_serialize_init(&sc->tx_serialize);
 429         for (i = 0; i < EMX_NRX_RING; ++i)
 430                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 431
 432         i = 0;
 433         sc->serializes[i++] = &sc->main_serialize;
 434         sc->serializes[i++] = &sc->tx_serialize;
 435         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 436         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 437         KKASSERT(i == EMX_NSERIALIZE);
 438
 439         callout_init_mp(&sc->timer);
 440
 441         sc->dev = sc->osdep.dev = dev;
 442
 443         /*
 444          * Determine hardware and mac type
 445          */
 446         sc->hw.vendor_id = pci_get_vendor(dev);
 447         sc->hw.device_id = pci_get_device(dev);
 448         sc->hw.revision_id = pci_get_revid(dev);
 449         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 450         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 451
 452         if (e1000_set_mac_type(&sc->hw))
 453                 return ENXIO;
 454
 455         /*
 456          * Pullup extra 4bytes into the first data segment, see:
 457          * 82571/82572 specification update errata #7
 458          *
 459          * NOTE:
 460          * 4bytes instead of 2bytes, which are mentioned in the errata,
 461          * are pulled; mainly to keep rest of the data properly aligned.
 462          */
 463         if (sc->hw.mac.type == e1000_82571 || sc->hw.mac.type == e1000_82572)
 464                 sc->flags |= EMX_FLAG_TSO_PULLEX;
 465
 466         /* Enable bus mastering */
 467         pci_enable_busmaster(dev);
 468
 469         /*
 470          * Allocate IO memory
 471          */
 472         sc->memory_rid = EMX_BAR_MEM;
 473         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 474                                             &sc->memory_rid, RF_ACTIVE);
 475         if (sc->memory == NULL) {
 476                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 477                 error = ENXIO;
 478                 goto fail;
 479         }
 480         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 481         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 482
 483         /* XXX This is quite goofy, it is not actually used */
 484         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 485
 486         /*
 487          * Don't enable MSI-X on 82574, see:
 488          * 82574 specification update errata #15
 489          *
 490          * Don't enable MSI on 82571/82572, see:
 491          * 82571/82572 specification update errata #63
 492          */
 493         msi_enable = emx_msi_enable;
 494         if (msi_enable &&
 495             (sc->hw.mac.type == e1000_82571 ||
 496              sc->hw.mac.type == e1000_82572))
 497                 msi_enable = 0;
 498
 499         /*
 500          * Allocate interrupt
 501          */
 502         sc->intr_type = pci_alloc_1intr(dev, msi_enable,
 503             &sc->intr_rid, &intr_flags);
 504
 505         if (sc->intr_type == PCI_INTR_TYPE_LEGACY) {
 506                 int unshared;
 507
 508                 unshared = device_getenv_int(dev, "irq.unshared", 0);
 509                 if (!unshared) {
 510                         sc->flags |= EMX_FLAG_SHARED_INTR;
 511                         if (bootverbose)
 512                                 device_printf(dev, "IRQ shared\n");
 513                 } else {
 514                         intr_flags &= ~RF_SHAREABLE;
 515                         if (bootverbose)
 516                                 device_printf(dev, "IRQ unshared\n");
 517                 }
 518         }
 519
 520         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 521             intr_flags);
 522         if (sc->intr_res == NULL) {
 523                 device_printf(dev, "Unable to allocate bus resource: "
 524                     "interrupt\n");
 525                 error = ENXIO;
 526                 goto fail;
 527         }
 528
 529         /* Save PCI command register for Shared Code */
 530         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 531         sc->hw.back = &sc->osdep;
 532
 533         /* Do Shared Code initialization */
 534         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 535                 device_printf(dev, "Setup of Shared code failed\n");
 536                 error = ENXIO;
 537                 goto fail;
 538         }
 539         e1000_get_bus_info(&sc->hw);
 540
 541         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 542         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 543         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 544
 545         /*
 546          * Interrupt throttle rate
 547          */
 548         throttle = device_getenv_int(dev, "int_throttle_ceil",
 549             emx_int_throttle_ceil);
 550         if (throttle == 0) {
 551                 sc->int_throttle_ceil = 0;
 552         } else {
 553                 if (throttle < 0)
 554                         throttle = EMX_DEFAULT_ITR;
 555
 556                 /* Recalculate the tunable value to get the exact frequency. */
 557                 throttle = 1000000000 / 256 / throttle;
 558
 559                 /* Upper 16bits of ITR is reserved and should be zero */
 560                 if (throttle & 0xffff0000)
 561                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 562
 563                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 564         }
 565
 566         e1000_init_script_state_82541(&sc->hw, TRUE);
 567         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 568
 569         /* Copper options */
 570         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 571                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 572                 sc->hw.phy.disable_polarity_correction = FALSE;
 573                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 574         }
 575
 576         /* Set the frame limits assuming standard ethernet sized frames. */
 577         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 578         sc->min_frame_size = ETHER_MIN_LEN;
 579
 580         /* This controls when hardware reports transmit completion status. */
 581         sc->hw.mac.report_tx_early = 1;
 582
 583         /* Calculate # of RX rings */
 584         sc->rx_ring_cnt = device_getenv_int(dev, "rxr", emx_rxr);
 585         sc->rx_ring_cnt = if_ring_count2(sc->rx_ring_cnt, EMX_NRX_RING);
 586
 587         /* Allocate RX/TX rings' busdma(9) stuffs */
 588         error = emx_dma_alloc(sc);
 589         if (error)
 590                 goto fail;
 591
 592         /* Allocate multicast array memory. */
 593         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 594             M_DEVBUF, M_WAITOK);
 595
 596         /* Indicate SOL/IDER usage */
 597         if (e1000_check_reset_block(&sc->hw)) {
 598                 device_printf(dev,
 599                     "PHY reset is blocked due to SOL/IDER session.\n");
 600         }
 601
 602         /*
 603          * Start from a known state, this is important in reading the
 604          * nvm and mac from that.
 605          */
 606         e1000_reset_hw(&sc->hw);
 607
 608         /* Make sure we have a good EEPROM before we read from it */
 609         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 610                 /*
 611                  * Some PCI-E parts fail the first check due to
 612                  * the link being in sleep state, call it again,
 613                  * if it fails a second time its a real issue.
 614                  */
 615                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 616                         device_printf(dev,
 617                             "The EEPROM Checksum Is Not Valid\n");
 618                         error = EIO;
 619                         goto fail;
 620                 }
 621         }
 622
 623         /* Copy the permanent MAC address out of the EEPROM */
 624         if (e1000_read_mac_addr(&sc->hw) < 0) {
 625                 device_printf(dev, "EEPROM read error while reading MAC"
 626                     " address\n");
 627                 error = EIO;
 628                 goto fail;
 629         }
 630         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 631                 device_printf(dev, "Invalid MAC address\n");
 632                 error = EIO;
 633                 goto fail;
 634         }
 635
 636         /* Determine if we have to control management hardware */
 637         if (e1000_enable_mng_pass_thru(&sc->hw))
 638                 sc->flags |= EMX_FLAG_HAS_MGMT;
 639
 640         /*
 641          * Setup Wake-on-Lan
 642          */
 643         apme_mask = EMX_EEPROM_APME;
 644         eeprom_data = 0;
 645         switch (sc->hw.mac.type) {
 646         case e1000_82573:
 647                 sc->flags |= EMX_FLAG_HAS_AMT;
 648                 /* FALL THROUGH */
 649
 650         case e1000_82571:
 651         case e1000_82572:
 652         case e1000_80003es2lan:
 653                 if (sc->hw.bus.func == 1) {
 654                         e1000_read_nvm(&sc->hw,
 655                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 656                 } else {
 657                         e1000_read_nvm(&sc->hw,
 658                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 659                 }
 660                 break;
 661
 662         default:
 663                 e1000_read_nvm(&sc->hw,
 664                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 665                 break;
 666         }
 667         if (eeprom_data & apme_mask)
 668                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 669
 670         /*
 671          * We have the eeprom settings, now apply the special cases
 672          * where the eeprom may be wrong or the board won't support
 673          * wake on lan on a particular port
 674          */
 675         device_id = pci_get_device(dev);
 676         switch (device_id) {
 677         case E1000_DEV_ID_82571EB_FIBER:
 678                 /*
 679                  * Wake events only supported on port A for dual fiber
 680                  * regardless of eeprom setting
 681                  */
 682                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 683                     E1000_STATUS_FUNC_1)
 684                         sc->wol = 0;
 685                 break;
 686
 687         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 688         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 689         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 690                 /* if quad port sc, disable WoL on all but port A */
 691                 if (emx_global_quad_port_a != 0)
 692                         sc->wol = 0;
 693                 /* Reset for multiple quad port adapters */
 694                 if (++emx_global_quad_port_a == 4)
 695                         emx_global_quad_port_a = 0;
 696                 break;
 697         }
 698
 699         /* XXX disable wol */
 700         sc->wol = 0;
 701
 702 #ifdef IFPOLL_ENABLE
 703         /*
 704          * NPOLLING RX CPU offset
 705          */
 706         if (sc->rx_ring_cnt == ncpus2) {
 707                 offset = 0;
 708         } else {
 709                 offset_def = (sc->rx_ring_cnt * device_get_unit(dev)) % ncpus2;
 710                 offset = device_getenv_int(dev, "npoll.rxoff", offset_def);
 711                 if (offset >= ncpus2 ||
 712                     offset % sc->rx_ring_cnt != 0) {
 713                         device_printf(dev, "invalid npoll.rxoff %d, use %d\n",
 714                             offset, offset_def);
 715                         offset = offset_def;
 716                 }
 717         }
 718         sc->rx_npoll_off = offset;
 719
 720         /*
 721          * NPOLLING TX CPU offset
 722          */
 723         offset_def = sc->rx_npoll_off;
 724         offset = device_getenv_int(dev, "npoll.txoff", offset_def);
 725         if (offset >= ncpus2) {
 726                 device_printf(dev, "invalid npoll.txoff %d, use %d\n",
 727                     offset, offset_def);
 728                 offset = offset_def;
 729         }
 730         sc->tx_npoll_off = offset;
 731 #endif
 732
 733         /* Setup OS specific network interface */
 734         emx_setup_ifp(sc);
 735
 736         /* Add sysctl tree, must after em_setup_ifp() */
 737         emx_add_sysctl(sc);
 738
 739         /* Reset the hardware */
 740         error = emx_reset(sc);
 741         if (error) {
 742                 device_printf(dev, "Unable to reset the hardware\n");
 743                 goto fail;
 744         }
 745
 746         /* Initialize statistics */
 747         emx_update_stats(sc);
 748
 749         sc->hw.mac.get_link_status = 1;
 750         emx_update_link_status(sc);
 751
 752         sc->spare_tx_desc = EMX_TX_SPARE;
 753
 754         /*
 755          * Keep following relationship between spare_tx_desc, oact_tx_desc
 756          * and tx_int_nsegs:
 757          * (spare_tx_desc + EMX_TX_RESERVED) <=
 758          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 759          */
 760         sc->oact_tx_desc = sc->num_tx_desc / 8;
 761         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 762                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 763         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 764                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 765
 766         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 767         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 768                 sc->tx_int_nsegs = sc->oact_tx_desc;
 769
 770         /* Non-AMT based hardware can now take control from firmware */
 771         if ((sc->flags & (EMX_FLAG_HAS_MGMT | EMX_FLAG_HAS_AMT)) ==
 772             EMX_FLAG_HAS_MGMT)
 773                 emx_get_hw_control(sc);
 774
 775         /*
 776          * Missing Interrupt Following ICR read:
 777          *
 778          * 82571/82572 specification update errata #76
 779          * 82573 specification update errata #31
 780          * 82574 specification update errata #12
 781          */
 782         intr_func = emx_intr;
 783         if ((sc->flags & EMX_FLAG_SHARED_INTR) &&
 784             (sc->hw.mac.type == e1000_82571 ||
 785              sc->hw.mac.type == e1000_82572 ||
 786              sc->hw.mac.type == e1000_82573 ||
 787              sc->hw.mac.type == e1000_82574))
 788                 intr_func = emx_intr_mask;
 789
 790         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, intr_func, sc,
 791                                &sc->intr_tag, &sc->main_serialize);
 792         if (error) {
 793                 device_printf(dev, "Failed to register interrupt handler");
 794                 ether_ifdetach(&sc->arpcom.ac_if);
 795                 goto fail;
 796         }
 797
 798         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
 799         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 800         return (0);
 801 fail:
 802         emx_detach(dev);
 803         return (error);
 804 }
 805
 806 static int
 807 emx_detach(device_t dev)
 808 {
 809         struct emx_softc *sc = device_get_softc(dev);
 810
 811         if (device_is_attached(dev)) {
 812                 struct ifnet *ifp = &sc->arpcom.ac_if;
 813
 814                 ifnet_serialize_all(ifp);
 815
 816                 emx_stop(sc);
 817
 818                 e1000_phy_hw_reset(&sc->hw);
 819
 820                 emx_rel_mgmt(sc);
 821                 emx_rel_hw_control(sc);
 822
 823                 if (sc->wol) {
 824                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 825                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 826                         emx_enable_wol(dev);
 827                 }
 828
 829                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 830
 831                 ifnet_deserialize_all(ifp);
 832
 833                 ether_ifdetach(ifp);
 834         } else if (sc->memory != NULL) {
 835                 emx_rel_hw_control(sc);
 836         }
 837         bus_generic_detach(dev);
 838
 839         if (sc->intr_res != NULL) {
 840                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 841                                      sc->intr_res);
 842         }
 843
 844         if (sc->intr_type == PCI_INTR_TYPE_MSI)
 845                 pci_release_msi(dev);
 846
 847         if (sc->memory != NULL) {
 848                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 849                                      sc->memory);
 850         }
 851
 852         emx_dma_free(sc);
 853
 854         /* Free sysctl tree */
 855         if (sc->sysctl_tree != NULL)
 856                 sysctl_ctx_free(&sc->sysctl_ctx);
 857
 858         if (sc->mta != NULL)
 859                 kfree(sc->mta, M_DEVBUF);
 860
 861         return (0);
 862 }
 863
 864 static int
 865 emx_shutdown(device_t dev)
 866 {
 867         return emx_suspend(dev);
 868 }
 869
 870 static int
 871 emx_suspend(device_t dev)
 872 {
 873         struct emx_softc *sc = device_get_softc(dev);
 874         struct ifnet *ifp = &sc->arpcom.ac_if;
 875
 876         ifnet_serialize_all(ifp);
 877
 878         emx_stop(sc);
 879
 880         emx_rel_mgmt(sc);
 881         emx_rel_hw_control(sc);
 882
 883         if (sc->wol) {
 884                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 885                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 886                 emx_enable_wol(dev);
 887         }
 888
 889         ifnet_deserialize_all(ifp);
 890
 891         return bus_generic_suspend(dev);
 892 }
 893
 894 static int
 895 emx_resume(device_t dev)
 896 {
 897         struct emx_softc *sc = device_get_softc(dev);
 898         struct ifnet *ifp = &sc->arpcom.ac_if;
 899
 900         ifnet_serialize_all(ifp);
 901
 902         emx_init(sc);
 903         emx_get_mgmt(sc);
 904         if_devstart(ifp);
 905
 906         ifnet_deserialize_all(ifp);
 907
 908         return bus_generic_resume(dev);
 909 }
 910
 911 static void
 912 emx_start(struct ifnet *ifp)
 913 {
 914         struct emx_softc *sc = ifp->if_softc;
 915         struct mbuf *m_head;
 916
 917         ASSERT_SERIALIZED(&sc->tx_serialize);
 918
 919         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 920                 return;
 921
 922         if (!sc->link_active) {
 923                 ifq_purge(&ifp->if_snd);
 924                 return;
 925         }
 926
 927         while (!ifq_is_empty(&ifp->if_snd)) {
 928                 /* Now do we at least have a minimal? */
 929                 if (EMX_IS_OACTIVE(sc)) {
 930                         emx_tx_collect(sc);
 931                         if (EMX_IS_OACTIVE(sc)) {
 932                                 ifp->if_flags |= IFF_OACTIVE;
 933                                 sc->no_tx_desc_avail1++;
 934                                 break;
 935                         }
 936                 }
 937
 938                 logif(pkt_txqueue);
 939                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 940                 if (m_head == NULL)
 941                         break;
 942
 943                 if (emx_encap(sc, &m_head)) {
 944                         ifp->if_oerrors++;
 945                         emx_tx_collect(sc);
 946                         continue;
 947                 }
 948
 949                 /* Send a copy of the frame to the BPF listener */
 950                 ETHER_BPF_MTAP(ifp, m_head);
 951
 952                 /* Set timeout in case hardware has problems transmitting. */
 953                 ifp->if_timer = EMX_TX_TIMEOUT;
 954         }
 955 }
 956
 957 static int
 958 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 959 {
 960         struct emx_softc *sc = ifp->if_softc;
 961         struct ifreq *ifr = (struct ifreq *)data;
 962         uint16_t eeprom_data = 0;
 963         int max_frame_size, mask, reinit;
 964         int error = 0;
 965
 966         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 967
 968         switch (command) {
 969         case SIOCSIFMTU:
 970                 switch (sc->hw.mac.type) {
 971                 case e1000_82573:
 972                         /*
 973                          * 82573 only supports jumbo frames
 974                          * if ASPM is disabled.
 975                          */
 976                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 977                                        &eeprom_data);
 978                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 979                                 max_frame_size = ETHER_MAX_LEN;
 980                                 break;
 981                         }
 982                         /* FALL THROUGH */
 983
 984                 /* Limit Jumbo Frame size */
 985                 case e1000_82571:
 986                 case e1000_82572:
 987                 case e1000_82574:
 988                 case e1000_80003es2lan:
 989                         max_frame_size = 9234;
 990                         break;
 991
 992                 default:
 993                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 994                         break;
 995                 }
 996                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 997                     ETHER_CRC_LEN) {
 998                         error = EINVAL;
 999                         break;
1000                 }
1001
1002                 ifp->if_mtu = ifr->ifr_mtu;
1003                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
1004                                      ETHER_CRC_LEN;
1005
1006                 if (ifp->if_flags & IFF_RUNNING)
1007                         emx_init(sc);
1008                 break;
1009
1010         case SIOCSIFFLAGS:
1011                 if (ifp->if_flags & IFF_UP) {
1012                         if ((ifp->if_flags & IFF_RUNNING)) {
1013                                 if ((ifp->if_flags ^ sc->if_flags) &
1014                                     (IFF_PROMISC | IFF_ALLMULTI)) {
1015                                         emx_disable_promisc(sc);
1016                                         emx_set_promisc(sc);
1017                                 }
1018                         } else {
1019                                 emx_init(sc);
1020                         }
1021                 } else if (ifp->if_flags & IFF_RUNNING) {
1022                         emx_stop(sc);
1023                 }
1024                 sc->if_flags = ifp->if_flags;
1025                 break;
1026
1027         case SIOCADDMULTI:
1028         case SIOCDELMULTI:
1029                 if (ifp->if_flags & IFF_RUNNING) {
1030                         emx_disable_intr(sc);
1031                         emx_set_multi(sc);
1032 #ifdef IFPOLL_ENABLE
1033                         if (!(ifp->if_flags & IFF_NPOLLING))
1034 #endif
1035                                 emx_enable_intr(sc);
1036                 }
1037                 break;
1038
1039         case SIOCSIFMEDIA:
1040                 /* Check SOL/IDER usage */
1041                 if (e1000_check_reset_block(&sc->hw)) {
1042                         device_printf(sc->dev, "Media change is"
1043                             " blocked due to SOL/IDER session.\n");
1044                         break;
1045                 }
1046                 /* FALL THROUGH */
1047
1048         case SIOCGIFMEDIA:
1049                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
1050                 break;
1051
1052         case SIOCSIFCAP:
1053                 reinit = 0;
1054                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
1055                 if (mask & IFCAP_RXCSUM) {
1056                         ifp->if_capenable ^= IFCAP_RXCSUM;
1057                         reinit = 1;
1058                 }
1059                 if (mask & IFCAP_VLAN_HWTAGGING) {
1060                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
1061                         reinit = 1;
1062                 }
1063                 if (mask & IFCAP_TXCSUM) {
1064                         ifp->if_capenable ^= IFCAP_TXCSUM;
1065                         if (ifp->if_capenable & IFCAP_TXCSUM)
1066                                 ifp->if_hwassist |= EMX_CSUM_FEATURES;
1067                         else
1068                                 ifp->if_hwassist &= ~EMX_CSUM_FEATURES;
1069                 }
1070                 if (mask & IFCAP_TSO) {
1071                         ifp->if_capenable ^= IFCAP_TSO;
1072                         if (ifp->if_capenable & IFCAP_TSO)
1073                                 ifp->if_hwassist |= CSUM_TSO;
1074                         else
1075                                 ifp->if_hwassist &= ~CSUM_TSO;
1076                 }
1077                 if (mask & IFCAP_RSS)
1078                         ifp->if_capenable ^= IFCAP_RSS;
1079                 if (reinit && (ifp->if_flags & IFF_RUNNING))
1080                         emx_init(sc);
1081                 break;
1082
1083         default:
1084                 error = ether_ioctl(ifp, command, data);
1085                 break;
1086         }
1087         return (error);
1088 }
1089
1090 static void
1091 emx_watchdog(struct ifnet *ifp)
1092 {
1093         struct emx_softc *sc = ifp->if_softc;
1094
1095         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1096
1097         /*
1098          * The timer is set to 5 every time start queues a packet.
1099          * Then txeof keeps resetting it as long as it cleans at
1100          * least one descriptor.
1101          * Finally, anytime all descriptors are clean the timer is
1102          * set to 0.
1103          */
1104
1105         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
1106             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
1107                 /*
1108                  * If we reach here, all TX jobs are completed and
1109                  * the TX engine should have been idled for some time.
1110                  * We don't need to call if_devstart() here.
1111                  */
1112                 ifp->if_flags &= ~IFF_OACTIVE;
1113                 ifp->if_timer = 0;
1114                 return;
1115         }
1116
1117         /*
1118          * If we are in this routine because of pause frames, then
1119          * don't reset the hardware.
1120          */
1121         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1122                 ifp->if_timer = EMX_TX_TIMEOUT;
1123                 return;
1124         }
1125
1126         if (e1000_check_for_link(&sc->hw) == 0)
1127                 if_printf(ifp, "watchdog timeout -- resetting\n");
1128
1129         ifp->if_oerrors++;
1130         sc->watchdog_events++;
1131
1132         emx_init(sc);
1133
1134         if (!ifq_is_empty(&ifp->if_snd))
1135                 if_devstart(ifp);
1136 }
1137
1138 static void
1139 emx_init(void *xsc)
1140 {
1141         struct emx_softc *sc = xsc;
1142         struct ifnet *ifp = &sc->arpcom.ac_if;
1143         device_t dev = sc->dev;
1144         uint32_t pba;
1145         int i;
1146
1147         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1148
1149         emx_stop(sc);
1150
1151         /*
1152          * Packet Buffer Allocation (PBA)
1153          * Writing PBA sets the receive portion of the buffer
1154          * the remainder is used for the transmit buffer.
1155          */
1156         switch (sc->hw.mac.type) {
1157         /* Total Packet Buffer on these is 48K */
1158         case e1000_82571:
1159         case e1000_82572:
1160         case e1000_80003es2lan:
1161                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1162                 break;
1163
1164         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1165                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1166                 break;
1167
1168         case e1000_82574:
1169                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1170                 break;
1171
1172         default:
1173                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1174                 if (sc->max_frame_size > 8192)
1175                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1176                 else
1177                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1178         }
1179         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1180
1181         /* Get the latest mac address, User can use a LAA */
1182         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1183
1184         /* Put the address into the Receive Address Array */
1185         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1186
1187         /*
1188          * With the 82571 sc, RAR[0] may be overwritten
1189          * when the other port is reset, we make a duplicate
1190          * in RAR[14] for that eventuality, this assures
1191          * the interface continues to function.
1192          */
1193         if (sc->hw.mac.type == e1000_82571) {
1194                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1195                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1196                     E1000_RAR_ENTRIES - 1);
1197         }
1198
1199         /* Initialize the hardware */
1200         if (emx_reset(sc)) {
1201                 device_printf(dev, "Unable to reset the hardware\n");
1202                 /* XXX emx_stop()? */
1203                 return;
1204         }
1205         emx_update_link_status(sc);
1206
1207         /* Setup VLAN support, basic and offload if available */
1208         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1209
1210         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1211                 uint32_t ctrl;
1212
1213                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1214                 ctrl |= E1000_CTRL_VME;
1215                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1216         }
1217
1218         /* Configure for OS presence */
1219         emx_get_mgmt(sc);
1220
1221         /* Prepare transmit descriptors and buffers */
1222         emx_init_tx_ring(sc);
1223         emx_init_tx_unit(sc);
1224
1225         /* Setup Multicast table */
1226         emx_set_multi(sc);
1227
1228         /* Prepare receive descriptors and buffers */
1229         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1230                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1231                         device_printf(dev,
1232                             "Could not setup receive structures\n");
1233                         emx_stop(sc);
1234                         return;
1235                 }
1236         }
1237         emx_init_rx_unit(sc);
1238
1239         /* Don't lose promiscuous settings */
1240         emx_set_promisc(sc);
1241
1242         ifp->if_flags |= IFF_RUNNING;
1243         ifp->if_flags &= ~IFF_OACTIVE;
1244
1245         callout_reset(&sc->timer, hz, emx_timer, sc);
1246         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1247
1248         /* MSI/X configuration for 82574 */
1249         if (sc->hw.mac.type == e1000_82574) {
1250                 int tmp;
1251
1252                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1253                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1254                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1255                 /*
1256                  * XXX MSIX
1257                  * Set the IVAR - interrupt vector routing.
1258                  * Each nibble represents a vector, high bit
1259                  * is enable, other 3 bits are the MSIX table
1260                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1261                  * Link (other) to 2, hence the magic number.
1262                  */
1263                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1264         }
1265
1266 #ifdef IFPOLL_ENABLE
1267         /*
1268          * Only enable interrupts if we are not polling, make sure
1269          * they are off otherwise.
1270          */
1271         if (ifp->if_flags & IFF_NPOLLING)
1272                 emx_disable_intr(sc);
1273         else
1274 #endif /* IFPOLL_ENABLE */
1275                 emx_enable_intr(sc);
1276
1277         /* AMT based hardware can now take control from firmware */
1278         if ((sc->flags & (EMX_FLAG_HAS_MGMT | EMX_FLAG_HAS_AMT)) ==
1279             (EMX_FLAG_HAS_MGMT | EMX_FLAG_HAS_AMT))
1280                 emx_get_hw_control(sc);
1281
1282         /* Don't reset the phy next time init gets called */
1283         sc->hw.phy.reset_disable = TRUE;
1284 }
1285
1286 static void
1287 emx_intr(void *xsc)
1288 {
1289         emx_intr_body(xsc, TRUE);
1290 }
1291
1292 static void
1293 emx_intr_body(struct emx_softc *sc, boolean_t chk_asserted)
1294 {
1295         struct ifnet *ifp = &sc->arpcom.ac_if;
1296         uint32_t reg_icr;
1297
1298         logif(intr_beg);
1299         ASSERT_SERIALIZED(&sc->main_serialize);
1300
1301         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1302
1303         if (chk_asserted && (reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1304                 logif(intr_end);
1305                 return;
1306         }
1307
1308         /*
1309          * XXX: some laptops trigger several spurious interrupts
1310          * on emx(4) when in the resume cycle. The ICR register
1311          * reports all-ones value in this case. Processing such
1312          * interrupts would lead to a freeze. I don't know why.
1313          */
1314         if (reg_icr == 0xffffffff) {
1315                 logif(intr_end);
1316                 return;
1317         }
1318
1319         if (ifp->if_flags & IFF_RUNNING) {
1320                 if (reg_icr &
1321                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1322                         int i;
1323
1324                         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1325                                 lwkt_serialize_enter(
1326                                 &sc->rx_data[i].rx_serialize);
1327                                 emx_rxeof(sc, i, -1);
1328                                 lwkt_serialize_exit(
1329                                 &sc->rx_data[i].rx_serialize);
1330                         }
1331                 }
1332                 if (reg_icr & E1000_ICR_TXDW) {
1333                         lwkt_serialize_enter(&sc->tx_serialize);
1334                         emx_txeof(sc);
1335                         if (!ifq_is_empty(&ifp->if_snd))
1336                                 if_devstart(ifp);
1337                         lwkt_serialize_exit(&sc->tx_serialize);
1338                 }
1339         }
1340
1341         /* Link status change */
1342         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1343                 emx_serialize_skipmain(sc);
1344
1345                 callout_stop(&sc->timer);
1346                 sc->hw.mac.get_link_status = 1;
1347                 emx_update_link_status(sc);
1348
1349                 /* Deal with TX cruft when link lost */
1350                 emx_tx_purge(sc);
1351
1352                 callout_reset(&sc->timer, hz, emx_timer, sc);
1353
1354                 emx_deserialize_skipmain(sc);
1355         }
1356
1357         if (reg_icr & E1000_ICR_RXO)
1358                 sc->rx_overruns++;
1359
1360         logif(intr_end);
1361 }
1362
1363 static void
1364 emx_intr_mask(void *xsc)
1365 {
1366         struct emx_softc *sc = xsc;
1367
1368         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
1369         /*
1370          * NOTE:
1371          * ICR.INT_ASSERTED bit will never be set if IMS is 0,
1372          * so don't check it.
1373          */
1374         emx_intr_body(sc, FALSE);
1375         E1000_WRITE_REG(&sc->hw, E1000_IMS, IMS_ENABLE_MASK);
1376 }
1377
1378 static void
1379 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1380 {
1381         struct emx_softc *sc = ifp->if_softc;
1382
1383         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1384
1385         emx_update_link_status(sc);
1386
1387         ifmr->ifm_status = IFM_AVALID;
1388         ifmr->ifm_active = IFM_ETHER;
1389
1390         if (!sc->link_active)
1391                 return;
1392
1393         ifmr->ifm_status |= IFM_ACTIVE;
1394
1395         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1396             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1397                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1398         } else {
1399                 switch (sc->link_speed) {
1400                 case 10:
1401                         ifmr->ifm_active |= IFM_10_T;
1402                         break;
1403                 case 100:
1404                         ifmr->ifm_active |= IFM_100_TX;
1405                         break;
1406
1407                 case 1000:
1408                         ifmr->ifm_active |= IFM_1000_T;
1409                         break;
1410                 }
1411                 if (sc->link_duplex == FULL_DUPLEX)
1412                         ifmr->ifm_active |= IFM_FDX;
1413                 else
1414                         ifmr->ifm_active |= IFM_HDX;
1415         }
1416 }
1417
1418 static int
1419 emx_media_change(struct ifnet *ifp)
1420 {
1421         struct emx_softc *sc = ifp->if_softc;
1422         struct ifmedia *ifm = &sc->media;
1423
1424         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1425
1426         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1427                 return (EINVAL);
1428
1429         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1430         case IFM_AUTO:
1431                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1432                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1433                 break;
1434
1435         case IFM_1000_LX:
1436         case IFM_1000_SX:
1437         case IFM_1000_T:
1438                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1439                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1440                 break;
1441
1442         case IFM_100_TX:
1443                 sc->hw.mac.autoneg = FALSE;
1444                 sc->hw.phy.autoneg_advertised = 0;
1445                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1446                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1447                 else
1448                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1449                 break;
1450
1451         case IFM_10_T:
1452                 sc->hw.mac.autoneg = FALSE;
1453                 sc->hw.phy.autoneg_advertised = 0;
1454                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1455                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1456                 else
1457                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1458                 break;
1459
1460         default:
1461                 if_printf(ifp, "Unsupported media type\n");
1462                 break;
1463         }
1464
1465         /*
1466          * As the speed/duplex settings my have changed we need to
1467          * reset the PHY.
1468          */
1469         sc->hw.phy.reset_disable = FALSE;
1470
1471         emx_init(sc);
1472
1473         return (0);
1474 }
1475
1476 static int
1477 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1478 {
1479         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1480         bus_dmamap_t map;
1481         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1482         struct e1000_tx_desc *ctxd = NULL;
1483         struct mbuf *m_head = *m_headp;
1484         uint32_t txd_upper, txd_lower, cmd = 0;
1485         int maxsegs, nsegs, i, j, first, last = 0, error;
1486
1487         if (m_head->m_pkthdr.csum_flags & CSUM_TSO) {
1488                 error = emx_tso_pullup(sc, m_headp);
1489                 if (error)
1490                         return error;
1491                 m_head = *m_headp;
1492         }
1493
1494         txd_upper = txd_lower = 0;
1495
1496         /*
1497          * Capture the first descriptor index, this descriptor
1498          * will have the index of the EOP which is the only one
1499          * that now gets a DONE bit writeback.
1500          */
1501         first = sc->next_avail_tx_desc;
1502         tx_buffer = &sc->tx_buf[first];
1503         tx_buffer_mapped = tx_buffer;
1504         map = tx_buffer->map;
1505
1506         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1507         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc"));
1508         if (maxsegs > EMX_MAX_SCATTER)
1509                 maxsegs = EMX_MAX_SCATTER;
1510
1511         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1512                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1513         if (error) {
1514                 if (error == ENOBUFS)
1515                         sc->mbuf_alloc_failed++;
1516                 else
1517                         sc->no_tx_dma_setup++;
1518
1519                 m_freem(*m_headp);
1520                 *m_headp = NULL;
1521                 return error;
1522         }
1523         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1524
1525         m_head = *m_headp;
1526         sc->tx_nsegs += nsegs;
1527
1528         if (m_head->m_pkthdr.csum_flags & CSUM_TSO) {
1529                 /* TSO will consume one TX desc */
1530                 sc->tx_nsegs += emx_tso_setup(sc, m_head,
1531                     &txd_upper, &txd_lower);
1532         } else if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1533                 /* TX csum offloading will consume one TX desc */
1534                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1535         }
1536         i = sc->next_avail_tx_desc;
1537
1538         /* Set up our transmit descriptors */
1539         for (j = 0; j < nsegs; j++) {
1540                 tx_buffer = &sc->tx_buf[i];
1541                 ctxd = &sc->tx_desc_base[i];
1542
1543                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1544                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1545                                            txd_lower | segs[j].ds_len);
1546                 ctxd->upper.data = htole32(txd_upper);
1547
1548                 last = i;
1549                 if (++i == sc->num_tx_desc)
1550                         i = 0;
1551         }
1552
1553         sc->next_avail_tx_desc = i;
1554
1555         KKASSERT(sc->num_tx_desc_avail > nsegs);
1556         sc->num_tx_desc_avail -= nsegs;
1557
1558         /* Handle VLAN tag */
1559         if (m_head->m_flags & M_VLANTAG) {
1560                 /* Set the vlan id. */
1561                 ctxd->upper.fields.special =
1562                     htole16(m_head->m_pkthdr.ether_vlantag);
1563
1564                 /* Tell hardware to add tag */
1565                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1566         }
1567
1568         tx_buffer->m_head = m_head;
1569         tx_buffer_mapped->map = tx_buffer->map;
1570         tx_buffer->map = map;
1571
1572         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1573                 sc->tx_nsegs = 0;
1574
1575                 /*
1576                  * Report Status (RS) is turned on
1577                  * every tx_int_nsegs descriptors.
1578                  */
1579                 cmd = E1000_TXD_CMD_RS;
1580
1581                 /*
1582                  * Keep track of the descriptor, which will
1583                  * be written back by hardware.
1584                  */
1585                 sc->tx_dd[sc->tx_dd_tail] = last;
1586                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1587                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1588         }
1589
1590         /*
1591          * Last Descriptor of Packet needs End Of Packet (EOP)
1592          */
1593         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1594
1595         /*
1596          * Advance the Transmit Descriptor Tail (TDT), this tells
1597          * the E1000 that this frame is available to transmit.
1598          */
1599         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1600
1601         return (0);
1602 }
1603
1604 static void
1605 emx_set_promisc(struct emx_softc *sc)
1606 {
1607         struct ifnet *ifp = &sc->arpcom.ac_if;
1608         uint32_t reg_rctl;
1609
1610         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1611
1612         if (ifp->if_flags & IFF_PROMISC) {
1613                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1614                 /* Turn this on if you want to see bad packets */
1615                 if (emx_debug_sbp)
1616                         reg_rctl |= E1000_RCTL_SBP;
1617                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1618         } else if (ifp->if_flags & IFF_ALLMULTI) {
1619                 reg_rctl |= E1000_RCTL_MPE;
1620                 reg_rctl &= ~E1000_RCTL_UPE;
1621                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1622         }
1623 }
1624
1625 static void
1626 emx_disable_promisc(struct emx_softc *sc)
1627 {
1628         uint32_t reg_rctl;
1629
1630         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1631
1632         reg_rctl &= ~E1000_RCTL_UPE;
1633         reg_rctl &= ~E1000_RCTL_MPE;
1634         reg_rctl &= ~E1000_RCTL_SBP;
1635         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1636 }
1637
1638 static void
1639 emx_set_multi(struct emx_softc *sc)
1640 {
1641         struct ifnet *ifp = &sc->arpcom.ac_if;
1642         struct ifmultiaddr *ifma;
1643         uint32_t reg_rctl = 0;
1644         uint8_t *mta;
1645         int mcnt = 0;
1646
1647         mta = sc->mta;
1648         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1649
1650         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1651                 if (ifma->ifma_addr->sa_family != AF_LINK)
1652                         continue;
1653
1654                 if (mcnt == EMX_MCAST_ADDR_MAX)
1655                         break;
1656
1657                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1658                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1659                 mcnt++;
1660         }
1661
1662         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1663                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1664                 reg_rctl |= E1000_RCTL_MPE;
1665                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1666         } else {
1667                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1668         }
1669 }
1670
1671 /*
1672  * This routine checks for link status and updates statistics.
1673  */
1674 static void
1675 emx_timer(void *xsc)
1676 {
1677         struct emx_softc *sc = xsc;
1678         struct ifnet *ifp = &sc->arpcom.ac_if;
1679
1680         lwkt_serialize_enter(&sc->main_serialize);
1681
1682         emx_update_link_status(sc);
1683         emx_update_stats(sc);
1684
1685         /* Reset LAA into RAR[0] on 82571 */
1686         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1687                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1688
1689         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1690                 emx_print_hw_stats(sc);
1691
1692         emx_smartspeed(sc);
1693
1694         callout_reset(&sc->timer, hz, emx_timer, sc);
1695
1696         lwkt_serialize_exit(&sc->main_serialize);
1697 }
1698
1699 static void
1700 emx_update_link_status(struct emx_softc *sc)
1701 {
1702         struct e1000_hw *hw = &sc->hw;
1703         struct ifnet *ifp = &sc->arpcom.ac_if;
1704         device_t dev = sc->dev;
1705         uint32_t link_check = 0;
1706
1707         /* Get the cached link value or read phy for real */
1708         switch (hw->phy.media_type) {
1709         case e1000_media_type_copper:
1710                 if (hw->mac.get_link_status) {
1711                         /* Do the work to read phy */
1712                         e1000_check_for_link(hw);
1713                         link_check = !hw->mac.get_link_status;
1714                         if (link_check) /* ESB2 fix */
1715                                 e1000_cfg_on_link_up(hw);
1716                 } else {
1717                         link_check = TRUE;
1718                 }
1719                 break;
1720
1721         case e1000_media_type_fiber:
1722                 e1000_check_for_link(hw);
1723                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1724                 break;
1725
1726         case e1000_media_type_internal_serdes:
1727                 e1000_check_for_link(hw);
1728                 link_check = sc->hw.mac.serdes_has_link;
1729                 break;
1730
1731         case e1000_media_type_unknown:
1732         default:
1733                 break;
1734         }
1735
1736         /* Now check for a transition */
1737         if (link_check && sc->link_active == 0) {
1738                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1739                     &sc->link_duplex);
1740
1741                 /*
1742                  * Check if we should enable/disable SPEED_MODE bit on
1743                  * 82571EB/82572EI
1744                  */
1745                 if (sc->link_speed != SPEED_1000 &&
1746                     (hw->mac.type == e1000_82571 ||
1747                      hw->mac.type == e1000_82572)) {
1748                         int tarc0;
1749
1750                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1751                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1752                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1753                 }
1754                 if (bootverbose) {
1755                         device_printf(dev, "Link is up %d Mbps %s\n",
1756                             sc->link_speed,
1757                             ((sc->link_duplex == FULL_DUPLEX) ?
1758                             "Full Duplex" : "Half Duplex"));
1759                 }
1760                 sc->link_active = 1;
1761                 sc->smartspeed = 0;
1762                 ifp->if_baudrate = sc->link_speed * 1000000;
1763                 ifp->if_link_state = LINK_STATE_UP;
1764                 if_link_state_change(ifp);
1765         } else if (!link_check && sc->link_active == 1) {
1766                 ifp->if_baudrate = sc->link_speed = 0;
1767                 sc->link_duplex = 0;
1768                 if (bootverbose)
1769                         device_printf(dev, "Link is Down\n");
1770                 sc->link_active = 0;
1771 #if 0
1772                 /* Link down, disable watchdog */
1773                 if->if_timer = 0;
1774 #endif
1775                 ifp->if_link_state = LINK_STATE_DOWN;
1776                 if_link_state_change(ifp);
1777         }
1778 }
1779
1780 static void
1781 emx_stop(struct emx_softc *sc)
1782 {
1783         struct ifnet *ifp = &sc->arpcom.ac_if;
1784         int i;
1785
1786         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1787
1788         emx_disable_intr(sc);
1789
1790         callout_stop(&sc->timer);
1791
1792         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1793         ifp->if_timer = 0;
1794
1795         /*
1796          * Disable multiple receive queues.
1797          *
1798          * NOTE:
1799          * We should disable multiple receive queues before
1800          * resetting the hardware.
1801          */
1802         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1803
1804         e1000_reset_hw(&sc->hw);
1805         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1806
1807         for (i = 0; i < sc->num_tx_desc; i++) {
1808                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1809
1810                 if (tx_buffer->m_head != NULL) {
1811                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1812                         m_freem(tx_buffer->m_head);
1813                         tx_buffer->m_head = NULL;
1814                 }
1815         }
1816
1817         for (i = 0; i < sc->rx_ring_cnt; ++i)
1818                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1819
1820         sc->csum_flags = 0;
1821         sc->csum_lhlen = 0;
1822         sc->csum_iphlen = 0;
1823         sc->csum_thlen = 0;
1824         sc->csum_mss = 0;
1825         sc->csum_pktlen = 0;
1826
1827         sc->tx_dd_head = 0;
1828         sc->tx_dd_tail = 0;
1829         sc->tx_nsegs = 0;
1830 }
1831
1832 static int
1833 emx_reset(struct emx_softc *sc)
1834 {
1835         device_t dev = sc->dev;
1836         uint16_t rx_buffer_size;
1837
1838         /* Set up smart power down as default off on newer adapters. */
1839         if (!emx_smart_pwr_down &&
1840             (sc->hw.mac.type == e1000_82571 ||
1841              sc->hw.mac.type == e1000_82572)) {
1842                 uint16_t phy_tmp = 0;
1843
1844                 /* Speed up time to link by disabling smart power down. */
1845                 e1000_read_phy_reg(&sc->hw,
1846                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1847                 phy_tmp &= ~IGP02E1000_PM_SPD;
1848                 e1000_write_phy_reg(&sc->hw,
1849                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1850         }
1851
1852         /*
1853          * These parameters control the automatic generation (Tx) and
1854          * response (Rx) to Ethernet PAUSE frames.
1855          * - High water mark should allow for at least two frames to be
1856          *   received after sending an XOFF.
1857          * - Low water mark works best when it is very near the high water mark.
1858          *   This allows the receiver to restart by sending XON when it has
1859          *   drained a bit. Here we use an arbitary value of 1500 which will
1860          *   restart after one full frame is pulled from the buffer. There
1861          *   could be several smaller frames in the buffer and if so they will
1862          *   not trigger the XON until their total number reduces the buffer
1863          *   by 1500.
1864          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1865          */
1866         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1867
1868         sc->hw.fc.high_water = rx_buffer_size -
1869                                roundup2(sc->max_frame_size, 1024);
1870         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1871
1872         if (sc->hw.mac.type == e1000_80003es2lan)
1873                 sc->hw.fc.pause_time = 0xFFFF;
1874         else
1875                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1876         sc->hw.fc.send_xon = TRUE;
1877         sc->hw.fc.requested_mode = e1000_fc_full;
1878
1879         /* Issue a global reset */
1880         e1000_reset_hw(&sc->hw);
1881         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1882         emx_disable_aspm(sc);
1883
1884         if (e1000_init_hw(&sc->hw) < 0) {
1885                 device_printf(dev, "Hardware Initialization Failed\n");
1886                 return (EIO);
1887         }
1888
1889         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1890         e1000_get_phy_info(&sc->hw);
1891         e1000_check_for_link(&sc->hw);
1892
1893         return (0);
1894 }
1895
1896 static void
1897 emx_setup_ifp(struct emx_softc *sc)
1898 {
1899         struct ifnet *ifp = &sc->arpcom.ac_if;
1900
1901         if_initname(ifp, device_get_name(sc->dev),
1902                     device_get_unit(sc->dev));
1903         ifp->if_softc = sc;
1904         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1905         ifp->if_init =  emx_init;
1906         ifp->if_ioctl = emx_ioctl;
1907         ifp->if_start = emx_start;
1908 #ifdef IFPOLL_ENABLE
1909         ifp->if_npoll = emx_npoll;
1910 #endif
1911         ifp->if_watchdog = emx_watchdog;
1912         ifp->if_serialize = emx_serialize;
1913         ifp->if_deserialize = emx_deserialize;
1914         ifp->if_tryserialize = emx_tryserialize;
1915 #ifdef INVARIANTS
1916         ifp->if_serialize_assert = emx_serialize_assert;
1917 #endif
1918         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1919         ifq_set_ready(&ifp->if_snd);
1920
1921         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1922
1923         ifp->if_capabilities = IFCAP_HWCSUM |
1924                                IFCAP_VLAN_HWTAGGING |
1925                                IFCAP_VLAN_MTU |
1926                                IFCAP_TSO;
1927         if (sc->rx_ring_cnt > 1)
1928                 ifp->if_capabilities |= IFCAP_RSS;
1929         ifp->if_capenable = ifp->if_capabilities;
1930         ifp->if_hwassist = EMX_CSUM_FEATURES | CSUM_TSO;
1931
1932         /*
1933          * Tell the upper layer(s) we support long frames.
1934          */
1935         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1936
1937         /*
1938          * Specify the media types supported by this sc and register
1939          * callbacks to update media and link information
1940          */
1941         ifmedia_init(&sc->media, IFM_IMASK,
1942                      emx_media_change, emx_media_status);
1943         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1944             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1945                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1946                             0, NULL);
1947                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1948         } else {
1949                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1950                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1951                             0, NULL);
1952                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1953                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1954                             0, NULL);
1955                 if (sc->hw.phy.type != e1000_phy_ife) {
1956                         ifmedia_add(&sc->media,
1957                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1958                         ifmedia_add(&sc->media,
1959                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1960                 }
1961         }
1962         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1963         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1964 }
1965
1966 /*
1967  * Workaround for SmartSpeed on 82541 and 82547 controllers
1968  */
1969 static void
1970 emx_smartspeed(struct emx_softc *sc)
1971 {
1972         uint16_t phy_tmp;
1973
1974         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1975             sc->hw.mac.autoneg == 0 ||
1976             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1977                 return;
1978
1979         if (sc->smartspeed == 0) {
1980                 /*
1981                  * If Master/Slave config fault is asserted twice,
1982                  * we assume back-to-back
1983                  */
1984                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1985                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1986                         return;
1987                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1988                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1989                         e1000_read_phy_reg(&sc->hw,
1990                             PHY_1000T_CTRL, &phy_tmp);
1991                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1992                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1993                                 e1000_write_phy_reg(&sc->hw,
1994                                     PHY_1000T_CTRL, phy_tmp);
1995                                 sc->smartspeed++;
1996                                 if (sc->hw.mac.autoneg &&
1997                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1998                                     !e1000_read_phy_reg(&sc->hw,
1999                                      PHY_CONTROL, &phy_tmp)) {
2000                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
2001                                                    MII_CR_RESTART_AUTO_NEG;
2002                                         e1000_write_phy_reg(&sc->hw,
2003                                             PHY_CONTROL, phy_tmp);
2004                                 }
2005                         }
2006                 }
2007                 return;
2008         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
2009                 /* If still no link, perhaps using 2/3 pair cable */
2010                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
2011                 phy_tmp |= CR_1000T_MS_ENABLE;
2012                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
2013                 if (sc->hw.mac.autoneg &&
2014                     !e1000_phy_setup_autoneg(&sc->hw) &&
2015                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
2016                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
2017                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
2018                 }
2019         }
2020
2021         /* Restart process after EMX_SMARTSPEED_MAX iterations */
2022         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
2023                 sc->smartspeed = 0;
2024 }
2025
2026 static int
2027 emx_create_tx_ring(struct emx_softc *sc)
2028 {
2029         device_t dev = sc->dev;
2030         struct emx_txbuf *tx_buffer;
2031         int error, i, tsize, ntxd;
2032
2033         /*
2034          * Validate number of transmit descriptors.  It must not exceed
2035          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2036          */
2037         ntxd = device_getenv_int(dev, "txd", emx_txd);
2038         if ((ntxd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
2039             ntxd > EMX_MAX_TXD || ntxd < EMX_MIN_TXD) {
2040                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
2041                     EMX_DEFAULT_TXD, ntxd);
2042                 sc->num_tx_desc = EMX_DEFAULT_TXD;
2043         } else {
2044                 sc->num_tx_desc = ntxd;
2045         }
2046
2047         /*
2048          * Allocate Transmit Descriptor ring
2049          */
2050         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
2051                          EMX_DBA_ALIGN);
2052         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
2053                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
2054                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
2055                                 &sc->tx_desc_paddr);
2056         if (sc->tx_desc_base == NULL) {
2057                 device_printf(dev, "Unable to allocate tx_desc memory\n");
2058                 return ENOMEM;
2059         }
2060
2061         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
2062                              M_DEVBUF, M_WAITOK | M_ZERO);
2063
2064         /*
2065          * Create DMA tags for tx buffers
2066          */
2067         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2068                         1, 0,                   /* alignment, bounds */
2069                         BUS_SPACE_MAXADDR,      /* lowaddr */
2070                         BUS_SPACE_MAXADDR,      /* highaddr */
2071                         NULL, NULL,             /* filter, filterarg */
2072                         EMX_TSO_SIZE,           /* maxsize */
2073                         EMX_MAX_SCATTER,        /* nsegments */
2074                         EMX_MAX_SEGSIZE,        /* maxsegsize */
2075                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
2076                         BUS_DMA_ONEBPAGE,       /* flags */
2077                         &sc->txtag);
2078         if (error) {
2079                 device_printf(dev, "Unable to allocate TX DMA tag\n");
2080                 kfree(sc->tx_buf, M_DEVBUF);
2081                 sc->tx_buf = NULL;
2082                 return error;
2083         }
2084
2085         /*
2086          * Create DMA maps for tx buffers
2087          */
2088         for (i = 0; i < sc->num_tx_desc; i++) {
2089                 tx_buffer = &sc->tx_buf[i];
2090
2091                 error = bus_dmamap_create(sc->txtag,
2092                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
2093                                           &tx_buffer->map);
2094                 if (error) {
2095                         device_printf(dev, "Unable to create TX DMA map\n");
2096                         emx_destroy_tx_ring(sc, i);
2097                         return error;
2098                 }
2099         }
2100         return (0);
2101 }
2102
2103 static void
2104 emx_init_tx_ring(struct emx_softc *sc)
2105 {
2106         /* Clear the old ring contents */
2107         bzero(sc->tx_desc_base,
2108               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
2109
2110         /* Reset state */
2111         sc->next_avail_tx_desc = 0;
2112         sc->next_tx_to_clean = 0;
2113         sc->num_tx_desc_avail = sc->num_tx_desc;
2114 }
2115
2116 static void
2117 emx_init_tx_unit(struct emx_softc *sc)
2118 {
2119         uint32_t tctl, tarc, tipg = 0;
2120         uint64_t bus_addr;
2121
2122         /* Setup the Base and Length of the Tx Descriptor Ring */
2123         bus_addr = sc->tx_desc_paddr;
2124         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
2125             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2126         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2127             (uint32_t)(bus_addr >> 32));
2128         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2129             (uint32_t)bus_addr);
2130         /* Setup the HW Tx Head and Tail descriptor pointers */
2131         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2132         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2133
2134         /* Set the default values for the Tx Inter Packet Gap timer */
2135         switch (sc->hw.mac.type) {
2136         case e1000_80003es2lan:
2137                 tipg = DEFAULT_82543_TIPG_IPGR1;
2138                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2139                     E1000_TIPG_IPGR2_SHIFT;
2140                 break;
2141
2142         default:
2143                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2144                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2145                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2146                 else
2147                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2148                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2149                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2150                 break;
2151         }
2152
2153         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2154
2155         /* NOTE: 0 is not allowed for TIDV */
2156         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2157         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2158
2159         if (sc->hw.mac.type == e1000_82571 ||
2160             sc->hw.mac.type == e1000_82572) {
2161                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2162                 tarc |= EMX_TARC_SPEED_MODE;
2163                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2164         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2165                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2166                 tarc |= 1;
2167                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2168                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2169                 tarc |= 1;
2170                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2171         }
2172
2173         /* Program the Transmit Control Register */
2174         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2175         tctl &= ~E1000_TCTL_CT;
2176         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2177                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2178         tctl |= E1000_TCTL_MULR;
2179
2180         /* This write will effectively turn on the transmit unit. */
2181         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2182 }
2183
2184 static void
2185 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2186 {
2187         struct emx_txbuf *tx_buffer;
2188         int i;
2189
2190         /* Free Transmit Descriptor ring */
2191         if (sc->tx_desc_base) {
2192                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2193                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2194                                 sc->tx_desc_dmap);
2195                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2196
2197                 sc->tx_desc_base = NULL;
2198         }
2199
2200         if (sc->tx_buf == NULL)
2201                 return;
2202
2203         for (i = 0; i < ndesc; i++) {
2204                 tx_buffer = &sc->tx_buf[i];
2205
2206                 KKASSERT(tx_buffer->m_head == NULL);
2207                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2208         }
2209         bus_dma_tag_destroy(sc->txtag);
2210
2211         kfree(sc->tx_buf, M_DEVBUF);
2212         sc->tx_buf = NULL;
2213 }
2214
2215 /*
2216  * The offload context needs to be set when we transfer the first
2217  * packet of a particular protocol (TCP/UDP).  This routine has been
2218  * enhanced to deal with inserted VLAN headers.
2219  *
2220  * If the new packet's ether header length, ip header length and
2221  * csum offloading type are same as the previous packet, we should
2222  * avoid allocating a new csum context descriptor; mainly to take
2223  * advantage of the pipeline effect of the TX data read request.
2224  *
2225  * This function returns number of TX descrptors allocated for
2226  * csum context.
2227  */
2228 static int
2229 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2230            uint32_t *txd_upper, uint32_t *txd_lower)
2231 {
2232         struct e1000_context_desc *TXD;
2233         int curr_txd, ehdrlen, csum_flags;
2234         uint32_t cmd, hdr_len, ip_hlen;
2235
2236         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2237         ip_hlen = mp->m_pkthdr.csum_iphlen;
2238         ehdrlen = mp->m_pkthdr.csum_lhlen;
2239
2240         if (sc->csum_lhlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2241             sc->csum_flags == csum_flags) {
2242                 /*
2243                  * Same csum offload context as the previous packets;
2244                  * just return.
2245                  */
2246                 *txd_upper = sc->csum_txd_upper;
2247                 *txd_lower = sc->csum_txd_lower;
2248                 return 0;
2249         }
2250
2251         /*
2252          * Setup a new csum offload context.
2253          */
2254
2255         curr_txd = sc->next_avail_tx_desc;
2256         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2257
2258         cmd = 0;
2259
2260         /* Setup of IP header checksum. */
2261         if (csum_flags & CSUM_IP) {
2262                 /*
2263                  * Start offset for header checksum calculation.
2264                  * End offset for header checksum calculation.
2265                  * Offset of place to put the checksum.
2266                  */
2267                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2268                 TXD->lower_setup.ip_fields.ipcse =
2269                     htole16(ehdrlen + ip_hlen - 1);
2270                 TXD->lower_setup.ip_fields.ipcso =
2271                     ehdrlen + offsetof(struct ip, ip_sum);
2272                 cmd |= E1000_TXD_CMD_IP;
2273                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2274         }
2275         hdr_len = ehdrlen + ip_hlen;
2276
2277         if (csum_flags & CSUM_TCP) {
2278                 /*
2279                  * Start offset for payload checksum calculation.
2280                  * End offset for payload checksum calculation.
2281                  * Offset of place to put the checksum.
2282                  */
2283                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2284                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2285                 TXD->upper_setup.tcp_fields.tucso =
2286                     hdr_len + offsetof(struct tcphdr, th_sum);
2287                 cmd |= E1000_TXD_CMD_TCP;
2288                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2289         } else if (csum_flags & CSUM_UDP) {
2290                 /*
2291                  * Start offset for header checksum calculation.
2292                  * End offset for header checksum calculation.
2293                  * Offset of place to put the checksum.
2294                  */
2295                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2296                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2297                 TXD->upper_setup.tcp_fields.tucso =
2298                     hdr_len + offsetof(struct udphdr, uh_sum);
2299                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2300         }
2301
2302         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2303                      E1000_TXD_DTYP_D;          /* Data descr */
2304
2305         /* Save the information for this csum offloading context */
2306         sc->csum_lhlen = ehdrlen;
2307         sc->csum_iphlen = ip_hlen;
2308         sc->csum_flags = csum_flags;
2309         sc->csum_txd_upper = *txd_upper;
2310         sc->csum_txd_lower = *txd_lower;
2311
2312         TXD->tcp_seg_setup.data = htole32(0);
2313         TXD->cmd_and_length =
2314             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2315
2316         if (++curr_txd == sc->num_tx_desc)
2317                 curr_txd = 0;
2318
2319         KKASSERT(sc->num_tx_desc_avail > 0);
2320         sc->num_tx_desc_avail--;
2321
2322         sc->next_avail_tx_desc = curr_txd;
2323         return 1;
2324 }
2325
2326 static void
2327 emx_txeof(struct emx_softc *sc)
2328 {
2329         struct ifnet *ifp = &sc->arpcom.ac_if;
2330         struct emx_txbuf *tx_buffer;
2331         int first, num_avail;
2332
2333         if (sc->tx_dd_head == sc->tx_dd_tail)
2334                 return;
2335
2336         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2337                 return;
2338
2339         num_avail = sc->num_tx_desc_avail;
2340         first = sc->next_tx_to_clean;
2341
2342         while (sc->tx_dd_head != sc->tx_dd_tail) {
2343                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2344                 struct e1000_tx_desc *tx_desc;
2345
2346                 tx_desc = &sc->tx_desc_base[dd_idx];
2347                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2348                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2349
2350                         if (++dd_idx == sc->num_tx_desc)
2351                                 dd_idx = 0;
2352
2353                         while (first != dd_idx) {
2354                                 logif(pkt_txclean);
2355
2356                                 num_avail++;
2357
2358                                 tx_buffer = &sc->tx_buf[first];
2359                                 if (tx_buffer->m_head) {
2360                                         ifp->if_opackets++;
2361                                         bus_dmamap_unload(sc->txtag,
2362                                                           tx_buffer->map);
2363                                         m_freem(tx_buffer->m_head);
2364                                         tx_buffer->m_head = NULL;
2365                                 }
2366
2367                                 if (++first == sc->num_tx_desc)
2368                                         first = 0;
2369                         }
2370                 } else {
2371                         break;
2372                 }
2373         }
2374         sc->next_tx_to_clean = first;
2375         sc->num_tx_desc_avail = num_avail;
2376
2377         if (sc->tx_dd_head == sc->tx_dd_tail) {
2378                 sc->tx_dd_head = 0;
2379                 sc->tx_dd_tail = 0;
2380         }
2381
2382         if (!EMX_IS_OACTIVE(sc)) {
2383                 ifp->if_flags &= ~IFF_OACTIVE;
2384
2385                 /* All clean, turn off the timer */
2386                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2387                         ifp->if_timer = 0;
2388         }
2389 }
2390
2391 static void
2392 emx_tx_collect(struct emx_softc *sc)
2393 {
2394         struct ifnet *ifp = &sc->arpcom.ac_if;
2395         struct emx_txbuf *tx_buffer;
2396         int tdh, first, num_avail, dd_idx = -1;
2397
2398         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2399                 return;
2400
2401         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2402         if (tdh == sc->next_tx_to_clean)
2403                 return;
2404
2405         if (sc->tx_dd_head != sc->tx_dd_tail)
2406                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2407
2408         num_avail = sc->num_tx_desc_avail;
2409         first = sc->next_tx_to_clean;
2410
2411         while (first != tdh) {
2412                 logif(pkt_txclean);
2413
2414                 num_avail++;
2415
2416                 tx_buffer = &sc->tx_buf[first];
2417                 if (tx_buffer->m_head) {
2418                         ifp->if_opackets++;
2419                         bus_dmamap_unload(sc->txtag,
2420                                           tx_buffer->map);
2421                         m_freem(tx_buffer->m_head);
2422                         tx_buffer->m_head = NULL;
2423                 }
2424
2425                 if (first == dd_idx) {
2426                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2427                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2428                                 sc->tx_dd_head = 0;
2429                                 sc->tx_dd_tail = 0;
2430                                 dd_idx = -1;
2431                         } else {
2432                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2433                         }
2434                 }
2435
2436                 if (++first == sc->num_tx_desc)
2437                         first = 0;
2438         }
2439         sc->next_tx_to_clean = first;
2440         sc->num_tx_desc_avail = num_avail;
2441
2442         if (!EMX_IS_OACTIVE(sc)) {
2443                 ifp->if_flags &= ~IFF_OACTIVE;
2444
2445                 /* All clean, turn off the timer */
2446                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2447                         ifp->if_timer = 0;
2448         }
2449 }
2450
2451 /*
2452  * When Link is lost sometimes there is work still in the TX ring
2453  * which will result in a watchdog, rather than allow that do an
2454  * attempted cleanup and then reinit here.  Note that this has been
2455  * seens mostly with fiber adapters.
2456  */
2457 static void
2458 emx_tx_purge(struct emx_softc *sc)
2459 {
2460         struct ifnet *ifp = &sc->arpcom.ac_if;
2461
2462         if (!sc->link_active && ifp->if_timer) {
2463                 emx_tx_collect(sc);
2464                 if (ifp->if_timer) {
2465                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2466                         ifp->if_timer = 0;
2467                         emx_init(sc);
2468                 }
2469         }
2470 }
2471
2472 static int
2473 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2474 {
2475         struct mbuf *m;
2476         bus_dma_segment_t seg;
2477         bus_dmamap_t map;
2478         struct emx_rxbuf *rx_buffer;
2479         int error, nseg;
2480
2481         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2482         if (m == NULL) {
2483                 rdata->mbuf_cluster_failed++;
2484                 if (init) {
2485                         if_printf(&sc->arpcom.ac_if,
2486                                   "Unable to allocate RX mbuf\n");
2487                 }
2488                 return (ENOBUFS);
2489         }
2490         m->m_len = m->m_pkthdr.len = MCLBYTES;
2491
2492         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2493                 m_adj(m, ETHER_ALIGN);
2494
2495         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2496                         rdata->rx_sparemap, m,
2497                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2498         if (error) {
2499                 m_freem(m);
2500                 if (init) {
2501                         if_printf(&sc->arpcom.ac_if,
2502                                   "Unable to load RX mbuf\n");
2503                 }
2504                 return (error);
2505         }
2506
2507         rx_buffer = &rdata->rx_buf[i];
2508         if (rx_buffer->m_head != NULL)
2509                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2510
2511         map = rx_buffer->map;
2512         rx_buffer->map = rdata->rx_sparemap;
2513         rdata->rx_sparemap = map;
2514
2515         rx_buffer->m_head = m;
2516         rx_buffer->paddr = seg.ds_addr;
2517
2518         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2519         return (0);
2520 }
2521
2522 static int
2523 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2524 {
2525         device_t dev = sc->dev;
2526         struct emx_rxbuf *rx_buffer;
2527         int i, error, rsize, nrxd;
2528
2529         /*
2530          * Validate number of receive descriptors.  It must not exceed
2531          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2532          */
2533         nrxd = device_getenv_int(dev, "rxd", emx_rxd);
2534         if ((nrxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2535             nrxd > EMX_MAX_RXD || nrxd < EMX_MIN_RXD) {
2536                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2537                     EMX_DEFAULT_RXD, nrxd);
2538                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2539         } else {
2540                 rdata->num_rx_desc = nrxd;
2541         }
2542
2543         /*
2544          * Allocate Receive Descriptor ring
2545          */
2546         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2547                          EMX_DBA_ALIGN);
2548         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2549                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2550                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2551                                 &rdata->rx_desc_paddr);
2552         if (rdata->rx_desc == NULL) {
2553                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2554                 return ENOMEM;
2555         }
2556
2557         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2558                                 M_DEVBUF, M_WAITOK | M_ZERO);
2559
2560         /*
2561          * Create DMA tag for rx buffers
2562          */
2563         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2564                         1, 0,                   /* alignment, bounds */
2565                         BUS_SPACE_MAXADDR,      /* lowaddr */
2566                         BUS_SPACE_MAXADDR,      /* highaddr */
2567                         NULL, NULL,             /* filter, filterarg */
2568                         MCLBYTES,               /* maxsize */
2569                         1,                      /* nsegments */
2570                         MCLBYTES,               /* maxsegsize */
2571                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2572                         &rdata->rxtag);
2573         if (error) {
2574                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2575                 kfree(rdata->rx_buf, M_DEVBUF);
2576                 rdata->rx_buf = NULL;
2577                 return error;
2578         }
2579
2580         /*
2581          * Create spare DMA map for rx buffers
2582          */
2583         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2584                                   &rdata->rx_sparemap);
2585         if (error) {
2586                 device_printf(dev, "Unable to create spare RX DMA map\n");
2587                 bus_dma_tag_destroy(rdata->rxtag);
2588                 kfree(rdata->rx_buf, M_DEVBUF);
2589                 rdata->rx_buf = NULL;
2590                 return error;
2591         }
2592
2593         /*
2594          * Create DMA maps for rx buffers
2595          */
2596         for (i = 0; i < rdata->num_rx_desc; i++) {
2597                 rx_buffer = &rdata->rx_buf[i];
2598
2599                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2600                                           &rx_buffer->map);
2601                 if (error) {
2602                         device_printf(dev, "Unable to create RX DMA map\n");
2603                         emx_destroy_rx_ring(sc, rdata, i);
2604                         return error;
2605                 }
2606         }
2607         return (0);
2608 }
2609
2610 static void
2611 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2612 {
2613         int i;
2614
2615         for (i = 0; i < rdata->num_rx_desc; i++) {
2616                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2617
2618                 if (rx_buffer->m_head != NULL) {
2619                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2620                         m_freem(rx_buffer->m_head);
2621                         rx_buffer->m_head = NULL;
2622                 }
2623         }
2624
2625         if (rdata->fmp != NULL)
2626                 m_freem(rdata->fmp);
2627         rdata->fmp = NULL;
2628         rdata->lmp = NULL;
2629 }
2630
2631 static int
2632 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2633 {
2634         int i, error;
2635
2636         /* Reset descriptor ring */
2637         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2638
2639         /* Allocate new ones. */
2640         for (i = 0; i < rdata->num_rx_desc; i++) {
2641                 error = emx_newbuf(sc, rdata, i, 1);
2642                 if (error)
2643                         return (error);
2644         }
2645
2646         /* Setup our descriptor pointers */
2647         rdata->next_rx_desc_to_check = 0;
2648
2649         return (0);
2650 }
2651
2652 static void
2653 emx_init_rx_unit(struct emx_softc *sc)
2654 {
2655         struct ifnet *ifp = &sc->arpcom.ac_if;
2656         uint64_t bus_addr;
2657         uint32_t rctl, itr, rfctl;
2658         int i;
2659
2660         /*
2661          * Make sure receives are disabled while setting
2662          * up the descriptor ring
2663          */
2664         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2665         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2666
2667         /*
2668          * Set the interrupt throttling rate. Value is calculated
2669          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2670          */
2671         if (sc->int_throttle_ceil)
2672                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2673         else
2674                 itr = 0;
2675         emx_set_itr(sc, itr);
2676
2677         /* Use extended RX descriptor */
2678         rfctl = E1000_RFCTL_EXTEN;
2679
2680         /* Disable accelerated ackknowledge */
2681         if (sc->hw.mac.type == e1000_82574)
2682                 rfctl |= E1000_RFCTL_ACK_DIS;
2683
2684         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2685
2686         /*
2687          * Receive Checksum Offload for TCP and UDP
2688          *
2689          * Checksum offloading is also enabled if multiple receive
2690          * queue is to be supported, since we need it to figure out
2691          * packet type.
2692          */
2693         if ((ifp->if_capenable & IFCAP_RXCSUM) ||
2694             sc->rx_ring_cnt > 1) {
2695                 uint32_t rxcsum;
2696
2697                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2698
2699                 /*
2700                  * NOTE:
2701                  * PCSD must be enabled to enable multiple
2702                  * receive queues.
2703                  */
2704                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2705                           E1000_RXCSUM_PCSD;
2706                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2707         }
2708
2709         /*
2710          * Configure multiple receive queue (RSS)
2711          */
2712         if (sc->rx_ring_cnt > 1) {
2713                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2714                 uint32_t reta;
2715
2716                 KASSERT(sc->rx_ring_cnt == EMX_NRX_RING,
2717                     ("invalid number of RX ring (%d)", sc->rx_ring_cnt));
2718
2719                 /*
2720                  * NOTE:
2721                  * When we reach here, RSS has already been disabled
2722                  * in emx_stop(), so we could safely configure RSS key
2723                  * and redirect table.
2724                  */
2725
2726                 /*
2727                  * Configure RSS key
2728                  */
2729                 toeplitz_get_key(key, sizeof(key));
2730                 for (i = 0; i < EMX_NRSSRK; ++i) {
2731                         uint32_t rssrk;
2732
2733                         rssrk = EMX_RSSRK_VAL(key, i);
2734                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2735
2736                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2737                 }
2738
2739                 /*
2740                  * Configure RSS redirect table in following fashion:
2741                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2742                  */
2743                 reta = 0;
2744                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2745                         uint32_t q;
2746
2747                         q = (i % sc->rx_ring_cnt) << EMX_RETA_RINGIDX_SHIFT;
2748                         reta |= q << (8 * i);
2749                 }
2750                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2751
2752                 for (i = 0; i < EMX_NRETA; ++i)
2753                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2754
2755                 /*
2756                  * Enable multiple receive queues.
2757                  * Enable IPv4 RSS standard hash functions.
2758                  * Disable RSS interrupt.
2759                  */
2760                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2761                                 E1000_MRQC_ENABLE_RSS_2Q |
2762                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2763                                 E1000_MRQC_RSS_FIELD_IPV4);
2764         }
2765
2766         /*
2767          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2768          * long latencies are observed, like Lenovo X60. This
2769          * change eliminates the problem, but since having positive
2770          * values in RDTR is a known source of problems on other
2771          * platforms another solution is being sought.
2772          */
2773         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2774                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2775                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2776         }
2777
2778         for (i = 0; i < sc->rx_ring_cnt; ++i) {
2779                 struct emx_rxdata *rdata = &sc->rx_data[i];
2780
2781                 /*
2782                  * Setup the Base and Length of the Rx Descriptor Ring
2783                  */
2784                 bus_addr = rdata->rx_desc_paddr;
2785                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2786                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2787                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2788                     (uint32_t)(bus_addr >> 32));
2789                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2790                     (uint32_t)bus_addr);
2791
2792                 /*
2793                  * Setup the HW Rx Head and Tail Descriptor Pointers
2794                  */
2795                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2796                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2797                     sc->rx_data[i].num_rx_desc - 1);
2798         }
2799
2800         /* Setup the Receive Control Register */
2801         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2802         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2803                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2804                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2805
2806         /* Make sure VLAN Filters are off */
2807         rctl &= ~E1000_RCTL_VFE;
2808
2809         /* Don't store bad paket */
2810         rctl &= ~E1000_RCTL_SBP;
2811
2812         /* MCLBYTES */
2813         rctl |= E1000_RCTL_SZ_2048;
2814
2815         if (ifp->if_mtu > ETHERMTU)
2816                 rctl |= E1000_RCTL_LPE;
2817         else
2818                 rctl &= ~E1000_RCTL_LPE;
2819
2820         /* Enable Receives */
2821         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2822 }
2823
2824 static void
2825 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2826 {
2827         struct emx_rxbuf *rx_buffer;
2828         int i;
2829
2830         /* Free Receive Descriptor ring */
2831         if (rdata->rx_desc) {
2832                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2833                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2834                                 rdata->rx_desc_dmap);
2835                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2836
2837                 rdata->rx_desc = NULL;
2838         }
2839
2840         if (rdata->rx_buf == NULL)
2841                 return;
2842
2843         for (i = 0; i < ndesc; i++) {
2844                 rx_buffer = &rdata->rx_buf[i];
2845
2846                 KKASSERT(rx_buffer->m_head == NULL);
2847                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2848         }
2849         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2850         bus_dma_tag_destroy(rdata->rxtag);
2851
2852         kfree(rdata->rx_buf, M_DEVBUF);
2853         rdata->rx_buf = NULL;
2854 }
2855
2856 static void
2857 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2858 {
2859         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2860         struct ifnet *ifp = &sc->arpcom.ac_if;
2861         uint32_t staterr;
2862         emx_rxdesc_t *current_desc;
2863         struct mbuf *mp;
2864         int i;
2865
2866         i = rdata->next_rx_desc_to_check;
2867         current_desc = &rdata->rx_desc[i];
2868         staterr = le32toh(current_desc->rxd_staterr);
2869
2870         if (!(staterr & E1000_RXD_STAT_DD))
2871                 return;
2872
2873         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2874                 struct pktinfo *pi = NULL, pi0;
2875                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2876                 struct mbuf *m = NULL;
2877                 int eop, len;
2878
2879                 logif(pkt_receive);
2880
2881                 mp = rx_buf->m_head;
2882
2883                 /*
2884                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2885                  * needs to access the last received byte in the mbuf.
2886                  */
2887                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2888                                 BUS_DMASYNC_POSTREAD);
2889
2890                 len = le16toh(current_desc->rxd_length);
2891                 if (staterr & E1000_RXD_STAT_EOP) {
2892                         count--;
2893                         eop = 1;
2894                 } else {
2895                         eop = 0;
2896                 }
2897
2898                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2899                         uint16_t vlan = 0;
2900                         uint32_t mrq, rss_hash;
2901
2902                         /*
2903                          * Save several necessary information,
2904                          * before emx_newbuf() destroy it.
2905                          */
2906                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2907                                 vlan = le16toh(current_desc->rxd_vlan);
2908
2909                         mrq = le32toh(current_desc->rxd_mrq);
2910                         rss_hash = le32toh(current_desc->rxd_rss);
2911
2912                         EMX_RSS_DPRINTF(sc, 10,
2913                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2914                             ring_idx, mrq, rss_hash);
2915
2916                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2917                                 ifp->if_iqdrops++;
2918                                 goto discard;
2919                         }
2920
2921                         /* Assign correct length to the current fragment */
2922                         mp->m_len = len;
2923
2924                         if (rdata->fmp == NULL) {
2925                                 mp->m_pkthdr.len = len;
2926                                 rdata->fmp = mp; /* Store the first mbuf */
2927                                 rdata->lmp = mp;
2928                         } else {
2929                                 /*
2930                                  * Chain mbuf's together
2931                                  */
2932                                 rdata->lmp->m_next = mp;
2933                                 rdata->lmp = rdata->lmp->m_next;
2934                                 rdata->fmp->m_pkthdr.len += len;
2935                         }
2936
2937                         if (eop) {
2938                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2939                                 ifp->if_ipackets++;
2940
2941                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2942                                         emx_rxcsum(staterr, rdata->fmp);
2943
2944                                 if (staterr & E1000_RXD_STAT_VP) {
2945                                         rdata->fmp->m_pkthdr.ether_vlantag =
2946                                             vlan;
2947                                         rdata->fmp->m_flags |= M_VLANTAG;
2948                                 }
2949                                 m = rdata->fmp;
2950                                 rdata->fmp = NULL;
2951                                 rdata->lmp = NULL;
2952
2953                                 if (ifp->if_capenable & IFCAP_RSS) {
2954                                         pi = emx_rssinfo(m, &pi0, mrq,
2955                                                          rss_hash, staterr);
2956                                 }
2957 #ifdef EMX_RSS_DEBUG
2958                                 rdata->rx_pkts++;
2959 #endif
2960                         }
2961                 } else {
2962                         ifp->if_ierrors++;
2963 discard:
2964                         emx_setup_rxdesc(current_desc, rx_buf);
2965                         if (rdata->fmp != NULL) {
2966                                 m_freem(rdata->fmp);
2967                                 rdata->fmp = NULL;
2968                                 rdata->lmp = NULL;
2969                         }
2970                         m = NULL;
2971                 }
2972
2973                 if (m != NULL)
2974                         ether_input_pkt(ifp, m, pi);
2975
2976                 /* Advance our pointers to the next descriptor. */
2977                 if (++i == rdata->num_rx_desc)
2978                         i = 0;
2979
2980                 current_desc = &rdata->rx_desc[i];
2981                 staterr = le32toh(current_desc->rxd_staterr);
2982         }
2983         rdata->next_rx_desc_to_check = i;
2984
2985         /* Advance the E1000's Receive Queue "Tail Pointer". */
2986         if (--i < 0)
2987                 i = rdata->num_rx_desc - 1;
2988         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2989 }
2990
2991 static void
2992 emx_enable_intr(struct emx_softc *sc)
2993 {
2994         uint32_t ims_mask = IMS_ENABLE_MASK;
2995
2996         lwkt_serialize_handler_enable(&sc->main_serialize);
2997
2998 #if 0
2999         if (sc->hw.mac.type == e1000_82574) {
3000                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
3001                 ims_mask |= EM_MSIX_MASK;
3002         }
3003 #endif
3004         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
3005 }
3006
3007 static void
3008 emx_disable_intr(struct emx_softc *sc)
3009 {
3010         if (sc->hw.mac.type == e1000_82574)
3011                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
3012         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
3013
3014         lwkt_serialize_handler_disable(&sc->main_serialize);
3015 }
3016
3017 /*
3018  * Bit of a misnomer, what this really means is
3019  * to enable OS management of the system... aka
3020  * to disable special hardware management features
3021  */
3022 static void
3023 emx_get_mgmt(struct emx_softc *sc)
3024 {
3025         /* A shared code workaround */
3026         if (sc->flags & EMX_FLAG_HAS_MGMT) {
3027                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3028                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3029
3030                 /* disable hardware interception of ARP */
3031                 manc &= ~(E1000_MANC_ARP_EN);
3032
3033                 /* enable receiving management packets to the host */
3034                 manc |= E1000_MANC_EN_MNG2HOST;
3035 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3036 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3037                 manc2h |= E1000_MNG2HOST_PORT_623;
3038                 manc2h |= E1000_MNG2HOST_PORT_664;
3039                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3040
3041                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3042         }
3043 }
3044
3045 /*
3046  * Give control back to hardware management
3047  * controller if there is one.
3048  */
3049 static void
3050 emx_rel_mgmt(struct emx_softc *sc)
3051 {
3052         if (sc->flags & EMX_FLAG_HAS_MGMT) {
3053                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3054
3055                 /* re-enable hardware interception of ARP */
3056                 manc |= E1000_MANC_ARP_EN;
3057                 manc &= ~E1000_MANC_EN_MNG2HOST;
3058
3059                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3060         }
3061 }
3062
3063 /*
3064  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3065  * For ASF and Pass Through versions of f/w this means that
3066  * the driver is loaded.  For AMT version (only with 82573)
3067  * of the f/w this means that the network i/f is open.
3068  */
3069 static void
3070 emx_get_hw_control(struct emx_softc *sc)
3071 {
3072         /* Let firmware know the driver has taken over */
3073         if (sc->hw.mac.type == e1000_82573) {
3074                 uint32_t swsm;
3075
3076                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3077                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3078                     swsm | E1000_SWSM_DRV_LOAD);
3079         } else {
3080                 uint32_t ctrl_ext;
3081
3082                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3083                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3084                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3085         }
3086         sc->flags |= EMX_FLAG_HW_CTRL;
3087 }
3088
3089 /*
3090  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3091  * For ASF and Pass Through versions of f/w this means that the
3092  * driver is no longer loaded.  For AMT version (only with 82573)
3093  * of the f/w this means that the network i/f is closed.
3094  */
3095 static void
3096 emx_rel_hw_control(struct emx_softc *sc)
3097 {
3098         if ((sc->flags & EMX_FLAG_HW_CTRL) == 0)
3099                 return;
3100         sc->flags &= ~EMX_FLAG_HW_CTRL;
3101
3102         /* Let firmware taken over control of h/w */
3103         if (sc->hw.mac.type == e1000_82573) {
3104                 uint32_t swsm;
3105
3106                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3107                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3108                     swsm & ~E1000_SWSM_DRV_LOAD);
3109         } else {
3110                 uint32_t ctrl_ext;
3111
3112                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3113                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3114                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3115         }
3116 }
3117
3118 static int
3119 emx_is_valid_eaddr(const uint8_t *addr)
3120 {
3121         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3122
3123         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3124                 return (FALSE);
3125
3126         return (TRUE);
3127 }
3128
3129 /*
3130  * Enable PCI Wake On Lan capability
3131  */
3132 void
3133 emx_enable_wol(device_t dev)
3134 {
3135         uint16_t cap, status;
3136         uint8_t id;
3137
3138         /* First find the capabilities pointer*/
3139         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3140
3141         /* Read the PM Capabilities */
3142         id = pci_read_config(dev, cap, 1);
3143         if (id != PCIY_PMG)     /* Something wrong */
3144                 return;
3145
3146         /*
3147          * OK, we have the power capabilities,
3148          * so now get the status register
3149          */
3150         cap += PCIR_POWER_STATUS;
3151         status = pci_read_config(dev, cap, 2);
3152         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3153         pci_write_config(dev, cap, status, 2);
3154 }
3155
3156 static void
3157 emx_update_stats(struct emx_softc *sc)
3158 {
3159         struct ifnet *ifp = &sc->arpcom.ac_if;
3160
3161         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3162             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3163                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3164                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3165         }
3166         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3167         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3168         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3169         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3170
3171         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3172         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3173         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3174         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3175         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3176         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3177         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3178         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3179         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3180         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3181         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3182         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3183         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3184         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3185         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3186         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3187         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3188         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3189         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3190         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3191
3192         /* For the 64-bit byte counters the low dword must be read first. */
3193         /* Both registers clear on the read of the high dword */
3194
3195         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3196         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3197
3198         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3199         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3200         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3201         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3202         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3203
3204         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3205         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3206
3207         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3208         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3209         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3210         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3211         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3212         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3213         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3214         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3215         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3216         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3217
3218         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3219         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3220         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3221         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3222         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3223         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3224
3225         ifp->if_collisions = sc->stats.colc;
3226
3227         /* Rx Errors */
3228         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3229                           sc->stats.crcerrs + sc->stats.algnerrc +
3230                           sc->stats.ruc + sc->stats.roc +
3231                           sc->stats.mpc + sc->stats.cexterr;
3232
3233         /* Tx Errors */
3234         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3235                           sc->watchdog_events;
3236 }
3237
3238 static void
3239 emx_print_debug_info(struct emx_softc *sc)
3240 {
3241         device_t dev = sc->dev;
3242         uint8_t *hw_addr = sc->hw.hw_addr;
3243
3244         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3245         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3246             E1000_READ_REG(&sc->hw, E1000_CTRL),
3247             E1000_READ_REG(&sc->hw, E1000_RCTL));
3248         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3249             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3250             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3251         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3252             sc->hw.fc.high_water, sc->hw.fc.low_water);
3253         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3254             E1000_READ_REG(&sc->hw, E1000_TIDV),
3255             E1000_READ_REG(&sc->hw, E1000_TADV));
3256         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3257             E1000_READ_REG(&sc->hw, E1000_RDTR),
3258             E1000_READ_REG(&sc->hw, E1000_RADV));
3259         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3260             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3261             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3262         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3263             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3264             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3265         device_printf(dev, "Num Tx descriptors avail = %d\n",
3266             sc->num_tx_desc_avail);
3267         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3268             sc->no_tx_desc_avail1);
3269         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3270             sc->no_tx_desc_avail2);
3271         device_printf(dev, "Std mbuf failed = %ld\n",
3272             sc->mbuf_alloc_failed);
3273         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3274             sc->rx_data[0].mbuf_cluster_failed);
3275         device_printf(dev, "Driver dropped packets = %ld\n",
3276             sc->dropped_pkts);
3277         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3278             sc->no_tx_dma_setup);
3279
3280         device_printf(dev, "TSO segments %lu\n", sc->tso_segments);
3281         device_printf(dev, "TSO ctx reused %lu\n", sc->tso_ctx_reused);
3282 }
3283
3284 static void
3285 emx_print_hw_stats(struct emx_softc *sc)
3286 {
3287         device_t dev = sc->dev;
3288
3289         device_printf(dev, "Excessive collisions = %lld\n",
3290             (long long)sc->stats.ecol);
3291 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3292         device_printf(dev, "Symbol errors = %lld\n",
3293             (long long)sc->stats.symerrs);
3294 #endif
3295         device_printf(dev, "Sequence errors = %lld\n",
3296             (long long)sc->stats.sec);
3297         device_printf(dev, "Defer count = %lld\n",
3298             (long long)sc->stats.dc);
3299         device_printf(dev, "Missed Packets = %lld\n",
3300             (long long)sc->stats.mpc);
3301         device_printf(dev, "Receive No Buffers = %lld\n",
3302             (long long)sc->stats.rnbc);
3303         /* RLEC is inaccurate on some hardware, calculate our own. */
3304         device_printf(dev, "Receive Length Errors = %lld\n",
3305             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3306         device_printf(dev, "Receive errors = %lld\n",
3307             (long long)sc->stats.rxerrc);
3308         device_printf(dev, "Crc errors = %lld\n",
3309             (long long)sc->stats.crcerrs);
3310         device_printf(dev, "Alignment errors = %lld\n",
3311             (long long)sc->stats.algnerrc);
3312         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3313             (long long)sc->stats.cexterr);
3314         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3315         device_printf(dev, "watchdog timeouts = %ld\n",
3316             sc->watchdog_events);
3317         device_printf(dev, "XON Rcvd = %lld\n",
3318             (long long)sc->stats.xonrxc);
3319         device_printf(dev, "XON Xmtd = %lld\n",
3320             (long long)sc->stats.xontxc);
3321         device_printf(dev, "XOFF Rcvd = %lld\n",
3322             (long long)sc->stats.xoffrxc);
3323         device_printf(dev, "XOFF Xmtd = %lld\n",
3324             (long long)sc->stats.xofftxc);
3325         device_printf(dev, "Good Packets Rcvd = %lld\n",
3326             (long long)sc->stats.gprc);
3327         device_printf(dev, "Good Packets Xmtd = %lld\n",
3328             (long long)sc->stats.gptc);
3329 }
3330
3331 static void
3332 emx_print_nvm_info(struct emx_softc *sc)
3333 {
3334         uint16_t eeprom_data;
3335         int i, j, row = 0;
3336
3337         /* Its a bit crude, but it gets the job done */
3338         kprintf("\nInterface EEPROM Dump:\n");
3339         kprintf("Offset\n0x0000  ");
3340         for (i = 0, j = 0; i < 32; i++, j++) {
3341                 if (j == 8) { /* Make the offset block */
3342                         j = 0; ++row;
3343                         kprintf("\n0x00%x0  ",row);
3344                 }
3345                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3346                 kprintf("%04x ", eeprom_data);
3347         }
3348         kprintf("\n");
3349 }
3350
3351 static int
3352 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3353 {
3354         struct emx_softc *sc;
3355         struct ifnet *ifp;
3356         int error, result;
3357
3358         result = -1;
3359         error = sysctl_handle_int(oidp, &result, 0, req);
3360         if (error || !req->newptr)
3361                 return (error);
3362
3363         sc = (struct emx_softc *)arg1;
3364         ifp = &sc->arpcom.ac_if;
3365
3366         ifnet_serialize_all(ifp);
3367
3368         if (result == 1)
3369                 emx_print_debug_info(sc);
3370
3371         /*
3372          * This value will cause a hex dump of the
3373          * first 32 16-bit words of the EEPROM to
3374          * the screen.
3375          */
3376         if (result == 2)
3377                 emx_print_nvm_info(sc);
3378
3379         ifnet_deserialize_all(ifp);
3380
3381         return (error);
3382 }
3383
3384 static int
3385 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3386 {
3387         int error, result;
3388
3389         result = -1;
3390         error = sysctl_handle_int(oidp, &result, 0, req);
3391         if (error || !req->newptr)
3392                 return (error);
3393
3394         if (result == 1) {
3395                 struct emx_softc *sc = (struct emx_softc *)arg1;
3396                 struct ifnet *ifp = &sc->arpcom.ac_if;
3397
3398                 ifnet_serialize_all(ifp);
3399                 emx_print_hw_stats(sc);
3400                 ifnet_deserialize_all(ifp);
3401         }
3402         return (error);
3403 }
3404
3405 static void
3406 emx_add_sysctl(struct emx_softc *sc)
3407 {
3408 #ifdef EMX_RSS_DEBUG
3409         char rx_pkt[32];
3410         int i;
3411 #endif
3412
3413         sysctl_ctx_init(&sc->sysctl_ctx);
3414         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3415                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3416                                 device_get_nameunit(sc->dev),
3417                                 CTLFLAG_RD, 0, "");
3418         if (sc->sysctl_tree == NULL) {
3419                 device_printf(sc->dev, "can't add sysctl node\n");
3420                 return;
3421         }
3422
3423         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3424                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3425                         emx_sysctl_debug_info, "I", "Debug Information");
3426
3427         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3428                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3429                         emx_sysctl_stats, "I", "Statistics");
3430
3431         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3432                        OID_AUTO, "rxd", CTLFLAG_RD,
3433                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3434         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3435                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3436
3437         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3438                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3439                         sc, 0, emx_sysctl_int_throttle, "I",
3440                         "interrupt throttling rate");
3441         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3442                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3443                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3444                         "# segments per TX interrupt");
3445
3446         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3447                        OID_AUTO, "rx_ring_cnt", CTLFLAG_RD,
3448                        &sc->rx_ring_cnt, 0, "RX ring count");
3449
3450 #ifdef IFPOLL_ENABLE
3451         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3452                         OID_AUTO, "npoll_rxoff", CTLTYPE_INT|CTLFLAG_RW,
3453                         sc, 0, emx_sysctl_npoll_rxoff, "I",
3454                         "NPOLLING RX cpu offset");
3455         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3456                         OID_AUTO, "npoll_txoff", CTLTYPE_INT|CTLFLAG_RW,
3457                         sc, 0, emx_sysctl_npoll_txoff, "I",
3458                         "NPOLLING TX cpu offset");
3459 #endif
3460
3461 #ifdef EMX_RSS_DEBUG
3462         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3463                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3464                        0, "RSS debug level");
3465         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3466                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3467                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3468                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3469                                 rx_pkt, CTLFLAG_RW,
3470                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3471         }
3472 #endif
3473 }
3474
3475 static int
3476 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3477 {
3478         struct emx_softc *sc = (void *)arg1;
3479         struct ifnet *ifp = &sc->arpcom.ac_if;
3480         int error, throttle;
3481
3482         throttle = sc->int_throttle_ceil;
3483         error = sysctl_handle_int(oidp, &throttle, 0, req);
3484         if (error || req->newptr == NULL)
3485                 return error;
3486         if (throttle < 0 || throttle > 1000000000 / 256)
3487                 return EINVAL;
3488
3489         if (throttle) {
3490                 /*
3491                  * Set the interrupt throttling rate in 256ns increments,
3492                  * recalculate sysctl value assignment to get exact frequency.
3493                  */
3494                 throttle = 1000000000 / 256 / throttle;
3495
3496                 /* Upper 16bits of ITR is reserved and should be zero */
3497                 if (throttle & 0xffff0000)
3498                         return EINVAL;
3499         }
3500
3501         ifnet_serialize_all(ifp);
3502
3503         if (throttle)
3504                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3505         else
3506                 sc->int_throttle_ceil = 0;
3507
3508         if (ifp->if_flags & IFF_RUNNING)
3509                 emx_set_itr(sc, throttle);
3510
3511         ifnet_deserialize_all(ifp);
3512
3513         if (bootverbose) {
3514                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3515                           sc->int_throttle_ceil);
3516         }
3517         return 0;
3518 }
3519
3520 static int
3521 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3522 {
3523         struct emx_softc *sc = (void *)arg1;
3524         struct ifnet *ifp = &sc->arpcom.ac_if;
3525         int error, segs;
3526
3527         segs = sc->tx_int_nsegs;
3528         error = sysctl_handle_int(oidp, &segs, 0, req);
3529         if (error || req->newptr == NULL)
3530                 return error;
3531         if (segs <= 0)
3532                 return EINVAL;
3533
3534         ifnet_serialize_all(ifp);
3535
3536         /*
3537          * Don't allow int_tx_nsegs to become:
3538          * o  Less the oact_tx_desc
3539          * o  Too large that no TX desc will cause TX interrupt to
3540          *    be generated (OACTIVE will never recover)
3541          * o  Too small that will cause tx_dd[] overflow
3542          */
3543         if (segs < sc->oact_tx_desc ||
3544             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3545             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3546                 error = EINVAL;
3547         } else {
3548                 error = 0;
3549                 sc->tx_int_nsegs = segs;
3550         }
3551
3552         ifnet_deserialize_all(ifp);
3553
3554         return error;
3555 }
3556
3557 #ifdef IFPOLL_ENABLE
3558
3559 static int
3560 emx_sysctl_npoll_rxoff(SYSCTL_HANDLER_ARGS)
3561 {
3562         struct emx_softc *sc = (void *)arg1;
3563         struct ifnet *ifp = &sc->arpcom.ac_if;
3564         int error, off;
3565
3566         off = sc->rx_npoll_off;
3567         error = sysctl_handle_int(oidp, &off, 0, req);
3568         if (error || req->newptr == NULL)
3569                 return error;
3570         if (off < 0)
3571                 return EINVAL;
3572
3573         ifnet_serialize_all(ifp);
3574         if (off >= ncpus2 || off % sc->rx_ring_cnt != 0) {
3575                 error = EINVAL;
3576         } else {
3577                 error = 0;
3578                 sc->rx_npoll_off = off;
3579         }
3580         ifnet_deserialize_all(ifp);
3581
3582         return error;
3583 }
3584
3585 static int
3586 emx_sysctl_npoll_txoff(SYSCTL_HANDLER_ARGS)
3587 {
3588         struct emx_softc *sc = (void *)arg1;
3589         struct ifnet *ifp = &sc->arpcom.ac_if;
3590         int error, off;
3591
3592         off = sc->tx_npoll_off;
3593         error = sysctl_handle_int(oidp, &off, 0, req);
3594         if (error || req->newptr == NULL)
3595                 return error;
3596         if (off < 0)
3597                 return EINVAL;
3598
3599         ifnet_serialize_all(ifp);
3600         if (off >= ncpus2) {
3601                 error = EINVAL;
3602         } else {
3603                 error = 0;
3604                 sc->tx_npoll_off = off;
3605         }
3606         ifnet_deserialize_all(ifp);
3607
3608         return error;
3609 }
3610
3611 #endif  /* IFPOLL_ENABLE */
3612
3613 static int
3614 emx_dma_alloc(struct emx_softc *sc)
3615 {
3616         int error, i;
3617
3618         /*
3619          * Create top level busdma tag
3620          */
3621         error = bus_dma_tag_create(NULL, 1, 0,
3622                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3623                         NULL, NULL,
3624                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3625                         0, &sc->parent_dtag);
3626         if (error) {
3627                 device_printf(sc->dev, "could not create top level DMA tag\n");
3628                 return error;
3629         }
3630
3631         /*
3632          * Allocate transmit descriptors ring and buffers
3633          */
3634         error = emx_create_tx_ring(sc);
3635         if (error) {
3636                 device_printf(sc->dev, "Could not setup transmit structures\n");
3637                 return error;
3638         }
3639
3640         /*
3641          * Allocate receive descriptors ring and buffers
3642          */
3643         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3644                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3645                 if (error) {
3646                         device_printf(sc->dev,
3647                             "Could not setup receive structures\n");
3648                         return error;
3649                 }
3650         }
3651         return 0;
3652 }
3653
3654 static void
3655 emx_dma_free(struct emx_softc *sc)
3656 {
3657         int i;
3658
3659         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3660
3661         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3662                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3663                                     sc->rx_data[i].num_rx_desc);
3664         }
3665
3666         /* Free top level busdma tag */
3667         if (sc->parent_dtag != NULL)
3668                 bus_dma_tag_destroy(sc->parent_dtag);
3669 }
3670
3671 static void
3672 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3673 {
3674         struct emx_softc *sc = ifp->if_softc;
3675
3676         ifnet_serialize_array_enter(sc->serializes, EMX_NSERIALIZE,
3677             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz);
3678 }
3679
3680 static void
3681 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3682 {
3683         struct emx_softc *sc = ifp->if_softc;
3684
3685         ifnet_serialize_array_exit(sc->serializes, EMX_NSERIALIZE,
3686             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz);
3687 }
3688
3689 static int
3690 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3691 {
3692         struct emx_softc *sc = ifp->if_softc;
3693
3694         return ifnet_serialize_array_try(sc->serializes, EMX_NSERIALIZE,
3695             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz);
3696 }
3697
3698 static void
3699 emx_serialize_skipmain(struct emx_softc *sc)
3700 {
3701         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3702 }
3703
3704 static void
3705 emx_deserialize_skipmain(struct emx_softc *sc)
3706 {
3707         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3708 }
3709
3710 #ifdef INVARIANTS
3711
3712 static void
3713 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3714     boolean_t serialized)
3715 {
3716         struct emx_softc *sc = ifp->if_softc;
3717
3718         ifnet_serialize_array_assert(sc->serializes, EMX_NSERIALIZE,
3719             EMX_TX_SERIALIZE, EMX_RX_SERIALIZE, slz, serialized);
3720 }
3721
3722 #endif  /* INVARIANTS */
3723
3724 #ifdef IFPOLL_ENABLE
3725
3726 static void
3727 emx_npoll_status(struct ifnet *ifp)
3728 {
3729         struct emx_softc *sc = ifp->if_softc;
3730         uint32_t reg_icr;
3731
3732         ASSERT_SERIALIZED(&sc->main_serialize);
3733
3734         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3735         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3736                 callout_stop(&sc->timer);
3737                 sc->hw.mac.get_link_status = 1;
3738                 emx_update_link_status(sc);
3739                 callout_reset(&sc->timer, hz, emx_timer, sc);
3740         }
3741 }
3742
3743 static void
3744 emx_npoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3745 {
3746         struct emx_softc *sc = ifp->if_softc;
3747
3748         ASSERT_SERIALIZED(&sc->tx_serialize);
3749
3750         emx_txeof(sc);
3751         if (!ifq_is_empty(&ifp->if_snd))
3752                 if_devstart(ifp);
3753 }
3754
3755 static void
3756 emx_npoll_rx(struct ifnet *ifp, void *arg, int cycle)
3757 {
3758         struct emx_softc *sc = ifp->if_softc;
3759         struct emx_rxdata *rdata = arg;
3760
3761         ASSERT_SERIALIZED(&rdata->rx_serialize);
3762
3763         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3764 }
3765
3766 static void
3767 emx_npoll(struct ifnet *ifp, struct ifpoll_info *info)
3768 {
3769         struct emx_softc *sc = ifp->if_softc;
3770
3771         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3772
3773         if (info) {
3774                 int i, off;
3775
3776                 info->ifpi_status.status_func = emx_npoll_status;
3777                 info->ifpi_status.serializer = &sc->main_serialize;
3778
3779                 off = sc->tx_npoll_off;
3780                 KKASSERT(off < ncpus2);
3781                 info->ifpi_tx[off].poll_func = emx_npoll_tx;
3782                 info->ifpi_tx[off].arg = NULL;
3783                 info->ifpi_tx[off].serializer = &sc->tx_serialize;
3784
3785                 off = sc->rx_npoll_off;
3786                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3787                         struct emx_rxdata *rdata = &sc->rx_data[i];
3788                         int idx = i + off;
3789
3790                         KKASSERT(idx < ncpus2);
3791                         info->ifpi_rx[idx].poll_func = emx_npoll_rx;
3792                         info->ifpi_rx[idx].arg = rdata;
3793                         info->ifpi_rx[idx].serializer = &rdata->rx_serialize;
3794                 }
3795
3796                 if (ifp->if_flags & IFF_RUNNING)
3797                         emx_disable_intr(sc);
3798                 ifp->if_npoll_cpuid = sc->tx_npoll_off;
3799         } else {
3800                 if (ifp->if_flags & IFF_RUNNING)
3801                         emx_enable_intr(sc);
3802                 ifp->if_npoll_cpuid = -1;
3803         }
3804 }
3805
3806 #endif  /* IFPOLL_ENABLE */
3807
3808 static void
3809 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3810 {
3811         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3812         if (sc->hw.mac.type == e1000_82574) {
3813                 int i;
3814
3815                 /*
3816                  * When using MSIX interrupts we need to
3817                  * throttle using the EITR register
3818                  */
3819                 for (i = 0; i < 4; ++i)
3820                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3821         }
3822 }
3823
3824 /*
3825  * Disable the L0s, 82574L Errata #20
3826  */
3827 static void
3828 emx_disable_aspm(struct emx_softc *sc)
3829 {
3830         uint16_t link_cap, link_ctrl, disable;
3831         uint8_t pcie_ptr, reg;
3832         device_t dev = sc->dev;
3833
3834         switch (sc->hw.mac.type) {
3835         case e1000_82571:
3836         case e1000_82572:
3837         case e1000_82573:
3838                 /*
3839                  * 82573 specification update
3840                  * errata #8 disable L0s
3841                  * errata #41 disable L1
3842                  *
3843                  * 82571/82572 specification update
3844                  # errata #13 disable L1
3845                  * errata #68 disable L0s
3846                  */
3847                 disable = PCIEM_LNKCTL_ASPM_L0S | PCIEM_LNKCTL_ASPM_L1;
3848                 break;
3849
3850         case e1000_82574:
3851                 /*
3852                  * 82574 specification update errata #20
3853                  *
3854                  * There is no need to disable L1
3855                  */
3856                 disable = PCIEM_LNKCTL_ASPM_L0S;
3857                 break;
3858
3859         default:
3860                 return;
3861         }
3862
3863         pcie_ptr = pci_get_pciecap_ptr(dev);
3864         if (pcie_ptr == 0)
3865                 return;
3866
3867         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
3868         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
3869                 return;
3870
3871         if (bootverbose)
3872                 if_printf(&sc->arpcom.ac_if, "disable ASPM %#02x\n", disable);
3873
3874         reg = pcie_ptr + PCIER_LINKCTRL;
3875         link_ctrl = pci_read_config(dev, reg, 2);
3876         link_ctrl &= ~disable;
3877         pci_write_config(dev, reg, link_ctrl, 2);
3878 }
3879
3880 static int
3881 emx_tso_pullup(struct emx_softc *sc, struct mbuf **mp)
3882 {
3883         int iphlen, hoff, thoff, ex = 0;
3884         struct mbuf *m;
3885         struct ip *ip;
3886
3887         m = *mp;
3888         KASSERT(M_WRITABLE(m), ("TSO mbuf not writable"));
3889
3890         iphlen = m->m_pkthdr.csum_iphlen;
3891         thoff = m->m_pkthdr.csum_thlen;
3892         hoff = m->m_pkthdr.csum_lhlen;
3893
3894         KASSERT(iphlen > 0, ("invalid ip hlen"));
3895         KASSERT(thoff > 0, ("invalid tcp hlen"));
3896         KASSERT(hoff > 0, ("invalid ether hlen"));
3897
3898         if (sc->flags & EMX_FLAG_TSO_PULLEX)
3899                 ex = 4;
3900
3901         if (m->m_len < hoff + iphlen + thoff + ex) {
3902                 m = m_pullup(m, hoff + iphlen + thoff + ex);
3903                 if (m == NULL) {
3904                         *mp = NULL;
3905                         return ENOBUFS;
3906                 }
3907                 *mp = m;
3908         }
3909         ip = mtodoff(m, struct ip *, hoff);
3910         ip->ip_len = 0;
3911
3912         return 0;
3913 }
3914
3915 static int
3916 emx_tso_setup(struct emx_softc *sc, struct mbuf *mp,
3917     uint32_t *txd_upper, uint32_t *txd_lower)
3918 {
3919         struct e1000_context_desc *TXD;
3920         int hoff, iphlen, thoff, hlen;
3921         int mss, pktlen, curr_txd;
3922
3923 #ifdef EMX_TSO_DEBUG
3924         sc->tso_segments++;
3925 #endif
3926
3927         iphlen = mp->m_pkthdr.csum_iphlen;
3928         thoff = mp->m_pkthdr.csum_thlen;
3929         hoff = mp->m_pkthdr.csum_lhlen;
3930         mss = mp->m_pkthdr.tso_segsz;
3931         pktlen = mp->m_pkthdr.len;
3932
3933         if (sc->csum_flags == CSUM_TSO &&
3934             sc->csum_iphlen == iphlen &&
3935             sc->csum_lhlen == hoff &&
3936             sc->csum_thlen == thoff &&
3937             sc->csum_mss == mss &&
3938             sc->csum_pktlen == pktlen) {
3939                 *txd_upper = sc->csum_txd_upper;
3940                 *txd_lower = sc->csum_txd_lower;
3941 #ifdef EMX_TSO_DEBUG
3942                 sc->tso_ctx_reused++;
3943 #endif
3944                 return 0;
3945         }
3946         hlen = hoff + iphlen + thoff;
3947
3948         /*
3949          * Setup a new TSO context.
3950          */
3951
3952         curr_txd = sc->next_avail_tx_desc;
3953         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
3954
3955         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
3956                      E1000_TXD_DTYP_D |         /* Data descr type */
3957                      E1000_TXD_CMD_TSE;         /* Do TSE on this packet */
3958
3959         /* IP and/or TCP header checksum calculation and insertion. */
3960         *txd_upper = (E1000_TXD_POPTS_IXSM | E1000_TXD_POPTS_TXSM) << 8;
3961
3962         /*
3963          * Start offset for header checksum calculation.
3964          * End offset for header checksum calculation.
3965          * Offset of place put the checksum.
3966          */
3967         TXD->lower_setup.ip_fields.ipcss = hoff;
3968         TXD->lower_setup.ip_fields.ipcse = htole16(hoff + iphlen - 1);
3969         TXD->lower_setup.ip_fields.ipcso = hoff + offsetof(struct ip, ip_sum);
3970
3971         /*
3972          * Start offset for payload checksum calculation.
3973          * End offset for payload checksum calculation.
3974          * Offset of place to put the checksum.
3975          */
3976         TXD->upper_setup.tcp_fields.tucss = hoff + iphlen;
3977         TXD->upper_setup.tcp_fields.tucse = 0;
3978         TXD->upper_setup.tcp_fields.tucso =
3979             hoff + iphlen + offsetof(struct tcphdr, th_sum);
3980
3981         /*
3982          * Payload size per packet w/o any headers.
3983          * Length of all headers up to payload.
3984          */
3985         TXD->tcp_seg_setup.fields.mss = htole16(mss);
3986         TXD->tcp_seg_setup.fields.hdr_len = hlen;
3987         TXD->cmd_and_length = htole32(E1000_TXD_CMD_IFCS |
3988                                 E1000_TXD_CMD_DEXT |    /* Extended descr */
3989                                 E1000_TXD_CMD_TSE |     /* TSE context */
3990                                 E1000_TXD_CMD_IP |      /* Do IP csum */
3991                                 E1000_TXD_CMD_TCP |     /* Do TCP checksum */
3992                                 (pktlen - hlen));       /* Total len */
3993
3994         /* Save the information for this TSO context */
3995         sc->csum_flags = CSUM_TSO;
3996         sc->csum_lhlen = hoff;
3997         sc->csum_iphlen = iphlen;
3998         sc->csum_thlen = thoff;
3999         sc->csum_mss = mss;
4000         sc->csum_pktlen = pktlen;
4001         sc->csum_txd_upper = *txd_upper;
4002         sc->csum_txd_lower = *txd_lower;
4003
4004         if (++curr_txd == sc->num_tx_desc)
4005                 curr_txd = 0;
4006
4007         KKASSERT(sc->num_tx_desc_avail > 0);
4008         sc->num_tx_desc_avail--;
4009
4010         sc->next_avail_tx_desc = curr_txd;
4011         return 1;
4012 }