sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64
  65 #include <machine/md_var.h>             /* setidt() */
  66 #include <machine_base/icu/icu.h>               /* IPIs */
  67 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  68
  69 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  70
  71 #define WARMBOOT_TARGET         0
  72 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  73 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  74
  75 #define BIOS_BASE               (0xf0000)
  76 #define BIOS_SIZE               (0x10000)
  77 #define BIOS_COUNT              (BIOS_SIZE/4)
  78
  79 #define CMOS_REG                (0x70)
  80 #define CMOS_DATA               (0x71)
  81 #define BIOS_RESET              (0x0f)
  82 #define BIOS_WARM               (0x0a)
  83
  84 #define PROCENTRY_FLAG_EN       0x01
  85 #define PROCENTRY_FLAG_BP       0x02
  86 #define IOAPICENTRY_FLAG_EN     0x01
  87
  88
  89 /* MP Floating Pointer Structure */
  90 typedef struct MPFPS {
  91         char    signature[4];
  92         u_int32_t pap;
  93         u_char  length;
  94         u_char  spec_rev;
  95         u_char  checksum;
  96         u_char  mpfb1;
  97         u_char  mpfb2;
  98         u_char  mpfb3;
  99         u_char  mpfb4;
 100         u_char  mpfb5;
 101 }      *mpfps_t;
 102
 103 /* MP Configuration Table Header */
 104 typedef struct MPCTH {
 105         char    signature[4];
 106         u_short base_table_length;
 107         u_char  spec_rev;
 108         u_char  checksum;
 109         u_char  oem_id[8];
 110         u_char  product_id[12];
 111         u_int32_t oem_table_pointer;
 112         u_short oem_table_size;
 113         u_short entry_count;
 114         u_int32_t apic_address;
 115         u_short extended_table_length;
 116         u_char  extended_table_checksum;
 117         u_char  reserved;
 118 }      *mpcth_t;
 119
 120
 121 typedef struct PROCENTRY {
 122         u_char  type;
 123         u_char  apic_id;
 124         u_char  apic_version;
 125         u_char  cpu_flags;
 126         u_int32_t cpu_signature;
 127         u_int32_t feature_flags;
 128         u_int32_t reserved1;
 129         u_int32_t reserved2;
 130 }      *proc_entry_ptr;
 131
 132 typedef struct BUSENTRY {
 133         u_char  type;
 134         u_char  bus_id;
 135         char    bus_type[6];
 136 }      *bus_entry_ptr;
 137
 138 typedef struct IOAPICENTRY {
 139         u_char  type;
 140         u_char  apic_id;
 141         u_char  apic_version;
 142         u_char  apic_flags;
 143         u_int32_t apic_address;
 144 }      *io_apic_entry_ptr;
 145
 146 typedef struct INTENTRY {
 147         u_char  type;
 148         u_char  int_type;
 149         u_short int_flags;
 150         u_char  src_bus_id;
 151         u_char  src_bus_irq;
 152         u_char  dst_apic_id;
 153         u_char  dst_apic_int;
 154 }      *int_entry_ptr;
 155
 156 /* descriptions of MP basetable entries */
 157 typedef struct BASETABLE_ENTRY {
 158         u_char  type;
 159         u_char  length;
 160         char    name[16];
 161 }       basetable_entry;
 162
 163 struct mptable_pos {
 164         mpfps_t         mp_fps;
 165         mpcth_t         mp_cth;
 166         vm_size_t       mp_cth_mapsz;
 167 };
 168
 169 typedef int     (*mptable_iter_func)(void *, const void *, int);
 170
 171 /*
 172  * this code MUST be enabled here and in mpboot.s.
 173  * it follows the very early stages of AP boot by placing values in CMOS ram.
 174  * it NORMALLY will never be needed and thus the primitive method for enabling.
 175  *
 176  */
 177 #if defined(CHECK_POINTS)
 178 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 179 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 180
 181 #define CHECK_INIT(D);                          \
 182         CHECK_WRITE(0x34, (D));                 \
 183         CHECK_WRITE(0x35, (D));                 \
 184         CHECK_WRITE(0x36, (D));                 \
 185         CHECK_WRITE(0x37, (D));                 \
 186         CHECK_WRITE(0x38, (D));                 \
 187         CHECK_WRITE(0x39, (D));
 188
 189 #define CHECK_PRINT(S);                         \
 190         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 191            (S),                                 \
 192            CHECK_READ(0x34),                    \
 193            CHECK_READ(0x35),                    \
 194            CHECK_READ(0x36),                    \
 195            CHECK_READ(0x37),                    \
 196            CHECK_READ(0x38),                    \
 197            CHECK_READ(0x39));
 198
 199 #else                           /* CHECK_POINTS */
 200
 201 #define CHECK_INIT(D)
 202 #define CHECK_PRINT(S)
 203
 204 #endif                          /* CHECK_POINTS */
 205
 206 /*
 207  * Values to send to the POST hardware.
 208  */
 209 #define MP_BOOTADDRESS_POST     0x10
 210 #define MP_PROBE_POST           0x11
 211 #define MPTABLE_PASS1_POST      0x12
 212
 213 #define MP_START_POST           0x13
 214 #define MP_ENABLE_POST          0x14
 215 #define MPTABLE_PASS2_POST      0x15
 216
 217 #define START_ALL_APS_POST      0x16
 218 #define INSTALL_AP_TRAMP_POST   0x17
 219 #define START_AP_POST           0x18
 220
 221 #define MP_ANNOUNCE_POST        0x19
 222
 223 static int madt_probe_test;
 224 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 225
 226 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 227 int     current_postcode;
 228
 229 /** XXX FIXME: what system files declare these??? */
 230 extern struct region_descriptor r_gdt, r_idt;
 231
 232 int     mp_naps;                /* # of Applications processors */
 233 #ifdef APIC_IO
 234 static int      mp_nbusses;     /* # of busses */
 235 int     mp_napics;              /* # of IO APICs */
 236 #endif
 237 #ifdef APIC_IO
 238 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 239 u_int32_t *io_apic_versions;
 240 #endif
 241 extern  int nkpt;
 242
 243 u_int32_t cpu_apic_versions[MAXCPU];
 244 int64_t tsc0_offset;
 245 extern int64_t tsc_offsets[];
 246
 247 extern u_long ebda_addr;
 248
 249 #ifdef APIC_IO
 250 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 251 #endif
 252
 253 /*
 254  * APIC ID logical/physical mapping structures.
 255  * We oversize these to simplify boot-time config.
 256  */
 257 int     cpu_num_to_apic_id[NAPICID];
 258 #ifdef APIC_IO
 259 int     io_num_to_apic_id[NAPICID];
 260 #endif
 261 int     apic_id_to_logical[NAPICID];
 262
 263 /* AP uses this during bootstrap.  Do not staticize.  */
 264 char *bootSTK;
 265 static int bootAP;
 266
 267 /*
 268  * SMP page table page.  Setup by locore to point to a page table
 269  * page from which we allocate per-cpu privatespace areas io_apics,
 270  * and so forth.
 271  */
 272
 273 #define IO_MAPPING_START_INDEX  \
 274                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 275
 276 extern pt_entry_t *SMPpt;
 277
 278 struct pcb stoppcbs[MAXCPU];
 279
 280 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 281
 282 static basetable_entry basetable_entry_types[] =
 283 {
 284         {0, 20, "Processor"},
 285         {1, 8, "Bus"},
 286         {2, 8, "I/O APIC"},
 287         {3, 8, "I/O INT"},
 288         {4, 8, "Local INT"}
 289 };
 290
 291 /*
 292  * Local data and functions.
 293  */
 294
 295 static u_int    boot_address;
 296 static u_int    base_memory;
 297 static int      mp_finish;
 298
 299 static void     mp_enable(u_int boot_addr);
 300
 301 static int      mptable_iterate_entries(const mpcth_t,
 302                     mptable_iter_func, void *);
 303 static int      mptable_probe(void);
 304 static int      mptable_search(void);
 305 static int      mptable_check(vm_paddr_t);
 306 static long     mptable_search_sig(u_int32_t target, int count);
 307 static int      mptable_hyperthread_fixup(u_int, int);
 308 #ifdef APIC_IO
 309 static void     mptable_pass1(struct mptable_pos *);
 310 static void     mptable_pass2(struct mptable_pos *);
 311 static void     mptable_default(int type);
 312 static void     mptable_fix(void);
 313 #endif
 314 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 315 static void     mptable_unmap(struct mptable_pos *);
 316 static void     mptable_lapic_enumerate(struct mptable_pos *);
 317 static void     mptable_lapic_default(void);
 318 static void     mptable_imcr(struct mptable_pos *);
 319
 320 #ifdef APIC_IO
 321 static void     setup_apic_irq_mapping(void);
 322 static int      apic_int_is_bus_type(int intr, int bus_type);
 323 #endif
 324 static int      start_all_aps(u_int boot_addr);
 325 #if 0
 326 static void     install_ap_tramp(u_int boot_addr);
 327 #endif
 328 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 329 static int      smitest(void);
 330
 331 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 332 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 333 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 334 static u_int    bootMP_size;
 335
 336 /*
 337  * Calculate usable address in base memory for AP trampoline code.
 338  */
 339 u_int
 340 mp_bootaddress(u_int basemem)
 341 {
 342         POSTCODE(MP_BOOTADDRESS_POST);
 343
 344         base_memory = basemem;
 345
 346         bootMP_size = mptramp_end - mptramp_start;
 347         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 348         if (((basemem * 1024) - boot_address) < bootMP_size)
 349                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 350         /* 3 levels of page table pages */
 351         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 352
 353         return mptramp_pagetables;
 354 }
 355
 356
 357 static int
 358 mptable_probe(void)
 359 {
 360         int mpfps_paddr;
 361
 362         mpfps_paddr = mptable_search();
 363         if (mptable_check(mpfps_paddr))
 364                 return 0;
 365
 366         return mpfps_paddr;
 367 }
 368
 369 /*
 370  * Look for an Intel MP spec table (ie, SMP capable hardware).
 371  */
 372 static int
 373 mptable_search(void)
 374 {
 375         long    x;
 376         u_int32_t target;
 377
 378         /*
 379          * Make sure our SMPpt[] page table is big enough to hold all the
 380          * mappings we need.
 381          */
 382         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 383
 384         POSTCODE(MP_PROBE_POST);
 385
 386         /* see if EBDA exists */
 387         if (ebda_addr != 0) {
 388                 /* search first 1K of EBDA */
 389                 target = (u_int32_t)ebda_addr;
 390                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 391                         return x;
 392         } else {
 393                 /* last 1K of base memory, effective 'top of base' passed in */
 394                 target = (u_int32_t)(base_memory - 0x400);
 395                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 396                         return x;
 397         }
 398
 399         /* search the BIOS */
 400         target = (u_int32_t)BIOS_BASE;
 401         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 402                 return x;
 403
 404         /* nothing found */
 405         return 0;
 406 }
 407
 408 struct mptable_check_cbarg {
 409         int     cpu_count;
 410         int     found_bsp;
 411 };
 412
 413 static int
 414 mptable_check_callback(void *xarg, const void *pos, int type)
 415 {
 416         const struct PROCENTRY *ent;
 417         struct mptable_check_cbarg *arg = xarg;
 418
 419         if (type != 0)
 420                 return 0;
 421         ent = pos;
 422
 423         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 424                 return 0;
 425         arg->cpu_count++;
 426
 427         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 428                 if (arg->found_bsp) {
 429                         kprintf("more than one BSP in base MP table\n");
 430                         return EINVAL;
 431                 }
 432                 arg->found_bsp = 1;
 433         }
 434         return 0;
 435 }
 436
 437 static int
 438 mptable_check(vm_paddr_t mpfps_paddr)
 439 {
 440         struct mptable_pos mpt;
 441         struct mptable_check_cbarg arg;
 442         mpcth_t cth;
 443         int error;
 444
 445         if (mpfps_paddr == 0)
 446                 return EOPNOTSUPP;
 447
 448         error = mptable_map(&mpt, mpfps_paddr);
 449         if (error)
 450                 return error;
 451
 452         if (mpt.mp_fps->mpfb1 != 0)
 453                 goto done;
 454
 455         error = EINVAL;
 456
 457         cth = mpt.mp_cth;
 458         if (cth == NULL)
 459                 goto done;
 460         if (cth->apic_address == 0)
 461                 goto done;
 462
 463         bzero(&arg, sizeof(arg));
 464         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 465         if (!error) {
 466                 if (arg.cpu_count == 0) {
 467                         kprintf("MP table contains no processor entries\n");
 468                         error = EINVAL;
 469                 } else if (!arg.found_bsp) {
 470                         kprintf("MP table does not contains BSP entry\n");
 471                         error = EINVAL;
 472                 }
 473         }
 474 done:
 475         mptable_unmap(&mpt);
 476         return error;
 477 }
 478
 479 static int
 480 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 481 {
 482         int count, total_size;
 483         const void *position;
 484
 485         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 486         total_size = cth->base_table_length - sizeof(struct MPCTH);
 487         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 488         count = cth->entry_count;
 489
 490         while (count--) {
 491                 int type, error;
 492
 493                 KKASSERT(total_size >= 0);
 494                 if (total_size == 0) {
 495                         kprintf("invalid base MP table, "
 496                                 "entry count and length mismatch\n");
 497                         return EINVAL;
 498                 }
 499
 500                 type = *(const uint8_t *)position;
 501                 switch (type) {
 502                 case 0: /* processor_entry */
 503                 case 1: /* bus_entry */
 504                 case 2: /* io_apic_entry */
 505                 case 3: /* int_entry */
 506                 case 4: /* int_entry */
 507                         break;
 508                 default:
 509                         kprintf("unknown base MP table entry type %d\n", type);
 510                         return EINVAL;
 511                 }
 512
 513                 if (total_size < basetable_entry_types[type].length) {
 514                         kprintf("invalid base MP table length, "
 515                                 "does not contain all entries\n");
 516                         return EINVAL;
 517                 }
 518                 total_size -= basetable_entry_types[type].length;
 519
 520                 error = func(arg, position, type);
 521                 if (error)
 522                         return error;
 523
 524                 position = (const uint8_t *)position +
 525                     basetable_entry_types[type].length;
 526         }
 527         return 0;
 528 }
 529
 530
 531 /*
 532  * Startup the SMP processors.
 533  */
 534 void
 535 mp_start(void)
 536 {
 537         POSTCODE(MP_START_POST);
 538         mp_enable(boot_address);
 539 }
 540
 541
 542 /*
 543  * Print various information about the SMP system hardware and setup.
 544  */
 545 void
 546 mp_announce(void)
 547 {
 548         int     x;
 549
 550         POSTCODE(MP_ANNOUNCE_POST);
 551
 552         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 553         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 554         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 555         for (x = 1; x <= mp_naps; ++x) {
 556                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 557                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 558         }
 559
 560 #if defined(APIC_IO)
 561         for (x = 0; x < mp_napics; ++x) {
 562                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 563                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 564                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 565         }
 566 #else
 567         kprintf(" Warning: APIC I/O disabled\n");
 568 #endif  /* APIC_IO */
 569 }
 570
 571 /*
 572  * AP cpu's call this to sync up protected mode.
 573  *
 574  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 575  */
 576 void
 577 init_secondary(void)
 578 {
 579         int     gsel_tss;
 580         int     x, myid = bootAP;
 581         u_int64_t msr, cr0;
 582         struct mdglobaldata *md;
 583         struct privatespace *ps;
 584
 585         ps = &CPU_prvspace[myid];
 586
 587         gdt_segs[GPROC0_SEL].ssd_base =
 588                 (long) &ps->mdglobaldata.gd_common_tss;
 589         ps->mdglobaldata.mi.gd_prvspace = ps;
 590
 591         /* We fill the 32-bit segment descriptors */
 592         for (x = 0; x < NGDT; x++) {
 593                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 594                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 595         }
 596         /* And now a 64-bit one */
 597         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 598             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 599
 600         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 601         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 602         lgdt(&r_gdt);                   /* does magic intra-segment return */
 603
 604         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 605         wrmsr(MSR_FSBASE, 0);           /* User value */
 606         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 607         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 608
 609         lidt(&r_idt);
 610
 611 #if 0
 612         lldt(_default_ldt);
 613         mdcpu->gd_currentldt = _default_ldt;
 614 #endif
 615
 616         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 617         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 618
 619         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 620
 621         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 622 #if 0 /* JG XXX */
 623         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 624 #endif
 625         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 626         md->gd_common_tssd = *md->gd_tss_gdt;
 627 #if 0 /* JG XXX */
 628         md->gd_common_tss.tss_ist1 = (long)&doublefault_stack[PAGE_SIZE];
 629 #endif
 630         ltr(gsel_tss);
 631
 632         /*
 633          * Set to a known state:
 634          * Set by mpboot.s: CR0_PG, CR0_PE
 635          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 636          */
 637         cr0 = rcr0();
 638         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 639         load_cr0(cr0);
 640
 641         /* Set up the fast syscall stuff */
 642         msr = rdmsr(MSR_EFER) | EFER_SCE;
 643         wrmsr(MSR_EFER, msr);
 644         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 645         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 646         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 647               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 648         wrmsr(MSR_STAR, msr);
 649         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 650
 651         pmap_set_opt();         /* PSE/4MB pages, etc */
 652 #if JGXXX
 653         /* Initialize the PAT MSR. */
 654         pmap_init_pat();
 655 #endif
 656
 657         /* set up CPU registers and state */
 658         cpu_setregs();
 659
 660         /* set up SSE/NX registers */
 661         initializecpu();
 662
 663         /* set up FPU state on the AP */
 664         npxinit(__INITIAL_NPXCW__);
 665
 666         /* disable the APIC, just to be SURE */
 667         lapic->svr &= ~APIC_SVR_ENABLE;
 668
 669         /* data returned to BSP */
 670         cpu_apic_versions[0] = lapic->version;
 671 }
 672
 673 /*******************************************************************
 674  * local functions and data
 675  */
 676
 677 /*
 678  * start the SMP system
 679  */
 680 static void
 681 mp_enable(u_int boot_addr)
 682 {
 683 #if defined(APIC_IO)
 684         int     apic;
 685         u_int   ux;
 686 #endif  /* APIC_IO */
 687         vm_paddr_t mpfps_paddr;
 688         struct mptable_pos mpt;
 689
 690         POSTCODE(MP_ENABLE_POST);
 691
 692         /*
 693          * Enumerate Local APIC
 694          */
 695         if (madt_probe_test)
 696                 mpfps_paddr = 0;
 697         else
 698                 mpfps_paddr = mptable_probe();
 699         if (mpfps_paddr) {
 700                 mptable_map(&mpt, mpfps_paddr);
 701                 mptable_lapic_enumerate(&mpt);
 702                 KKASSERT(lapic);
 703                 mptable_unmap(&mpt);
 704         } else {
 705                 vm_paddr_t madt_paddr;
 706                 vm_offset_t lapic_addr;
 707                 int bsp_apic_id;
 708
 709                 madt_paddr = madt_probe();
 710                 if (madt_paddr == 0)
 711                         panic("mp_enable: madt_probe failed\n");
 712
 713                 lapic_addr = madt_pass1(madt_paddr);
 714                 if (lapic_addr == 0)
 715                         panic("mp_enable: no local apic (madt)!\n");
 716
 717                 lapic_init(lapic_addr);
 718
 719                 bsp_apic_id = APIC_ID(lapic->id);
 720                 if (madt_pass2(madt_paddr, bsp_apic_id))
 721                         panic("mp_enable: madt_pass2 failed\n");
 722         }
 723
 724         mpfps_paddr = mptable_probe();
 725         if (mpfps_paddr) {
 726                 mptable_map(&mpt, mpfps_paddr);
 727                 mptable_imcr(&mpt);
 728                 mptable_unmap(&mpt);
 729         }
 730 #if defined(APIC_IO)
 731
 732         if (!mpfps_paddr)
 733                 panic("no MP table, disable APIC_IO!\n");
 734
 735         mptable_map(&mpt, mpfps_paddr);
 736
 737         /*
 738          * Examine the MP table for needed info
 739          */
 740         mptable_pass1(&mpt);
 741         mptable_pass2(&mpt);
 742
 743         mptable_unmap(&mpt);
 744
 745         /* Post scan cleanup */
 746         mptable_fix();
 747
 748         setup_apic_irq_mapping();
 749
 750         /* fill the LOGICAL io_apic_versions table */
 751         for (apic = 0; apic < mp_napics; ++apic) {
 752                 ux = io_apic_read(apic, IOAPIC_VER);
 753                 io_apic_versions[apic] = ux;
 754                 io_apic_set_id(apic, IO_TO_ID(apic));
 755         }
 756
 757         /* program each IO APIC in the system */
 758         for (apic = 0; apic < mp_napics; ++apic)
 759                 if (io_apic_setup(apic) < 0)
 760                         panic("IO APIC setup failure");
 761
 762 #endif  /* APIC_IO */
 763
 764         /*
 765          * These are required for SMP operation
 766          */
 767
 768         /* install a 'Spurious INTerrupt' vector */
 769         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 770                SDT_SYSIGT, SEL_KPL, 0);
 771
 772         /* install an inter-CPU IPI for TLB invalidation */
 773         setidt(XINVLTLB_OFFSET, Xinvltlb,
 774                SDT_SYSIGT, SEL_KPL, 0);
 775
 776         /* install an inter-CPU IPI for IPIQ messaging */
 777         setidt(XIPIQ_OFFSET, Xipiq,
 778                SDT_SYSIGT, SEL_KPL, 0);
 779
 780         /* install a timer vector */
 781         setidt(XTIMER_OFFSET, Xtimer,
 782                SDT_SYSIGT, SEL_KPL, 0);
 783
 784         /* install an inter-CPU IPI for CPU stop/restart */
 785         setidt(XCPUSTOP_OFFSET, Xcpustop,
 786                SDT_SYSIGT, SEL_KPL, 0);
 787
 788         /* start each Application Processor */
 789         start_all_aps(boot_addr);
 790 }
 791
 792
 793 /*
 794  * look for the MP spec signature
 795  */
 796
 797 /* string defined by the Intel MP Spec as identifying the MP table */
 798 #define MP_SIG          0x5f504d5f      /* _MP_ */
 799 #define NEXT(X)         ((X) += 4)
 800 static long
 801 mptable_search_sig(u_int32_t target, int count)
 802 {
 803         vm_size_t map_size;
 804         u_int32_t *addr;
 805         int x, ret;
 806
 807         KKASSERT(target != 0);
 808
 809         map_size = count * sizeof(u_int32_t);
 810         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 811
 812         ret = 0;
 813         for (x = 0; x < count; NEXT(x)) {
 814                 if (addr[x] == MP_SIG) {
 815                         /* make array index a byte index */
 816                         ret = target + (x * sizeof(u_int32_t));
 817                         break;
 818                 }
 819         }
 820
 821         pmap_unmapdev((vm_offset_t)addr, map_size);
 822         return ret;
 823 }
 824
 825
 826 typedef struct BUSDATA {
 827         u_char  bus_id;
 828         enum busTypes bus_type;
 829 }       bus_datum;
 830
 831 typedef struct INTDATA {
 832         u_char  int_type;
 833         u_short int_flags;
 834         u_char  src_bus_id;
 835         u_char  src_bus_irq;
 836         u_char  dst_apic_id;
 837         u_char  dst_apic_int;
 838         u_char  int_vector;
 839 }       io_int, local_int;
 840
 841 typedef struct BUSTYPENAME {
 842         u_char  type;
 843         char    name[7];
 844 }       bus_type_name;
 845
 846 #ifdef APIC_IO
 847
 848 static bus_type_name bus_type_table[] =
 849 {
 850         {CBUS, "CBUS"},
 851         {CBUSII, "CBUSII"},
 852         {EISA, "EISA"},
 853         {MCA, "MCA"},
 854         {UNKNOWN_BUSTYPE, "---"},
 855         {ISA, "ISA"},
 856         {MCA, "MCA"},
 857         {UNKNOWN_BUSTYPE, "---"},
 858         {UNKNOWN_BUSTYPE, "---"},
 859         {UNKNOWN_BUSTYPE, "---"},
 860         {UNKNOWN_BUSTYPE, "---"},
 861         {UNKNOWN_BUSTYPE, "---"},
 862         {PCI, "PCI"},
 863         {UNKNOWN_BUSTYPE, "---"},
 864         {UNKNOWN_BUSTYPE, "---"},
 865         {UNKNOWN_BUSTYPE, "---"},
 866         {UNKNOWN_BUSTYPE, "---"},
 867         {XPRESS, "XPRESS"},
 868         {UNKNOWN_BUSTYPE, "---"}
 869 };
 870
 871 /* from MP spec v1.4, table 5-1 */
 872 static int default_data[7][5] =
 873 {
 874 /*   nbus, id0, type0, id1, type1 */
 875         {1, 0, ISA, 255, 255},
 876         {1, 0, EISA, 255, 255},
 877         {1, 0, EISA, 255, 255},
 878         {1, 0, MCA, 255, 255},
 879         {2, 0, ISA, 1, PCI},
 880         {2, 0, EISA, 1, PCI},
 881         {2, 0, MCA, 1, PCI}
 882 };
 883
 884 /* the bus data */
 885 static bus_datum *bus_data;
 886
 887 /* the IO INT data, one entry per possible APIC INTerrupt */
 888 static io_int  *io_apic_ints;
 889 static int nintrs;
 890
 891 #endif
 892
 893 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 894 #ifdef APIC_IO
 895 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 896 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 897 static int int_entry            (const struct INTENTRY *entry, int intr);
 898 static int lookup_bus_type      (char *name);
 899 #endif
 900
 901 #ifdef APIC_IO
 902
 903 static int
 904 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 905 {
 906         const struct IOAPICENTRY *ioapic_ent;
 907
 908         switch (type) {
 909         case 1: /* bus_entry */
 910                 ++mp_nbusses;
 911                 break;
 912
 913         case 2: /* io_apic_entry */
 914                 ioapic_ent = pos;
 915                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 916                         io_apic_address[mp_napics++] =
 917                             (vm_offset_t)ioapic_ent->apic_address;
 918                 }
 919                 break;
 920
 921         case 3: /* int_entry */
 922                 ++nintrs;
 923                 break;
 924         }
 925         return 0;
 926 }
 927
 928 /*
 929  * 1st pass on motherboard's Intel MP specification table.
 930  *
 931  * determines:
 932  *      io_apic_address[N]
 933  *      mp_nbusses
 934  *      mp_napics
 935  *      nintrs
 936  */
 937 static void
 938 mptable_pass1(struct mptable_pos *mpt)
 939 {
 940         mpfps_t fps;
 941         int x;
 942
 943         POSTCODE(MPTABLE_PASS1_POST);
 944
 945         fps = mpt->mp_fps;
 946         KKASSERT(fps != NULL);
 947
 948         /* clear various tables */
 949         for (x = 0; x < NAPICID; ++x)
 950                 io_apic_address[x] = ~0;        /* IO APIC address table */
 951
 952         mp_nbusses = 0;
 953         mp_napics = 0;
 954         nintrs = 0;
 955
 956         /* check for use of 'default' configuration */
 957         if (fps->mpfb1 != 0) {
 958                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 959                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 960                 mp_napics = 1;
 961                 nintrs = 16;
 962         } else {
 963                 int error;
 964
 965                 error = mptable_iterate_entries(mpt->mp_cth,
 966                             mptable_ioapic_pass1_callback, NULL);
 967                 if (error)
 968                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 969         }
 970 }
 971
 972 struct mptable_ioapic2_cbarg {
 973         int     bus;
 974         int     apic;
 975         int     intr;
 976 };
 977
 978 static int
 979 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 980 {
 981         struct mptable_ioapic2_cbarg *arg = xarg;
 982
 983         switch (type) {
 984         case 1:
 985                 if (bus_entry(pos, arg->bus))
 986                         ++arg->bus;
 987                 break;
 988
 989         case 2:
 990                 if (io_apic_entry(pos, arg->apic))
 991                         ++arg->apic;
 992                 break;
 993
 994         case 3:
 995                 if (int_entry(pos, arg->intr))
 996                         ++arg->intr;
 997                 break;
 998         }
 999         return 0;
1000 }
1001
1002 /*
1003  * 2nd pass on motherboard's Intel MP specification table.
1004  *
1005  * sets:
1006  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
1007  *      IO_TO_ID(N), logical IO to APIC ID table
1008  *      bus_data[N]
1009  *      io_apic_ints[N]
1010  */
1011 static void
1012 mptable_pass2(struct mptable_pos *mpt)
1013 {
1014         struct mptable_ioapic2_cbarg arg;
1015         mpfps_t fps;
1016         int error, x;
1017
1018         POSTCODE(MPTABLE_PASS2_POST);
1019
1020         fps = mpt->mp_fps;
1021         KKASSERT(fps != NULL);
1022
1023         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
1024             M_DEVBUF, M_WAITOK);
1025         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
1026             M_DEVBUF, M_WAITOK | M_ZERO);
1027         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
1028             M_DEVBUF, M_WAITOK);
1029         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
1030             M_DEVBUF, M_WAITOK);
1031
1032         for (x = 0; x < mp_napics; x++)
1033                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
1034
1035         /* clear various tables */
1036         for (x = 0; x < NAPICID; ++x) {
1037                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
1038                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
1039         }
1040
1041         /* clear bus data table */
1042         for (x = 0; x < mp_nbusses; ++x)
1043                 bus_data[x].bus_id = 0xff;
1044
1045         /* clear IO APIC INT table */
1046         for (x = 0; x < (nintrs + 1); ++x) {
1047                 io_apic_ints[x].int_type = 0xff;
1048                 io_apic_ints[x].int_vector = 0xff;
1049         }
1050
1051         /* check for use of 'default' configuration */
1052         if (fps->mpfb1 != 0) {
1053                 mptable_default(fps->mpfb1);
1054                 return;
1055         }
1056
1057         bzero(&arg, sizeof(arg));
1058         error = mptable_iterate_entries(mpt->mp_cth,
1059                     mptable_ioapic_pass2_callback, &arg);
1060         if (error)
1061                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
1062 }
1063
1064 #endif
1065
1066 /*
1067  * Check if we should perform a hyperthreading "fix-up" to
1068  * enumerate any logical CPU's that aren't already listed
1069  * in the table.
1070  *
1071  * XXX: We assume that all of the physical CPUs in the
1072  * system have the same number of logical CPUs.
1073  *
1074  * XXX: We assume that APIC ID's are allocated such that
1075  * the APIC ID's for a physical processor are aligned
1076  * with the number of logical CPU's in the processor.
1077  */
1078 static int
1079 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1080 {
1081         int i, id, lcpus_max, logical_cpus;
1082
1083         if ((cpu_feature & CPUID_HTT) == 0)
1084                 return 0;
1085
1086         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1087         if (lcpus_max <= 1)
1088                 return 0;
1089
1090         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1091                 /*
1092                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1093                  * Page 3-181, Table 3-20
1094                  * "The nearest power-of-2 integer that is not smaller
1095                  *  than EBX[23:16] is the number of unique initial APIC
1096                  *  IDs reserved for addressing different logical
1097                  *  processors in a physical package."
1098                  */
1099                 for (i = 0; ; ++i) {
1100                         if ((1 << i) >= lcpus_max) {
1101                                 lcpus_max = 1 << i;
1102                                 break;
1103                         }
1104                 }
1105         }
1106
1107         KKASSERT(cpu_count != 0);
1108         if (cpu_count == lcpus_max) {
1109                 /* We have nothing to fix */
1110                 return 0;
1111         } else if (cpu_count == 1) {
1112                 /* XXX this may be incorrect */
1113                 logical_cpus = lcpus_max;
1114         } else {
1115                 int cur, prev, dist;
1116
1117                 /*
1118                  * Calculate the distances between two nearest
1119                  * APIC IDs.  If all such distances are same,
1120                  * then it is the number of missing cpus that
1121                  * we are going to fill later.
1122                  */
1123                 dist = cur = prev = -1;
1124                 for (id = 0; id < MAXCPU; ++id) {
1125                         if ((id_mask & 1 << id) == 0)
1126                                 continue;
1127
1128                         cur = id;
1129                         if (prev >= 0) {
1130                                 int new_dist = cur - prev;
1131
1132                                 if (dist < 0)
1133                                         dist = new_dist;
1134
1135                                 /*
1136                                  * Make sure that all distances
1137                                  * between two nearest APIC IDs
1138                                  * are same.
1139                                  */
1140                                 if (dist != new_dist)
1141                                         return 0;
1142                         }
1143                         prev = cur;
1144                 }
1145                 if (dist == 1)
1146                         return 0;
1147
1148                 /* Must be power of 2 */
1149                 if (dist & (dist - 1))
1150                         return 0;
1151
1152                 /* Can't exceed CPU package capacity */
1153                 if (dist > lcpus_max)
1154                         logical_cpus = lcpus_max;
1155                 else
1156                         logical_cpus = dist;
1157         }
1158
1159         /*
1160          * For each APIC ID of a CPU that is set in the mask,
1161          * scan the other candidate APIC ID's for this
1162          * physical processor.  If any of those ID's are
1163          * already in the table, then kill the fixup.
1164          */
1165         for (id = 0; id < MAXCPU; id++) {
1166                 if ((id_mask & 1 << id) == 0)
1167                         continue;
1168                 /* First, make sure we are on a logical_cpus boundary. */
1169                 if (id % logical_cpus != 0)
1170                         return 0;
1171                 for (i = id + 1; i < id + logical_cpus; i++)
1172                         if ((id_mask & 1 << i) != 0)
1173                                 return 0;
1174         }
1175         return logical_cpus;
1176 }
1177
1178 static int
1179 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1180 {
1181         mpfps_t fps = NULL;
1182         mpcth_t cth = NULL;
1183         vm_size_t cth_mapsz = 0;
1184
1185         bzero(mpt, sizeof(*mpt));
1186
1187         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1188         if (fps->pap != 0) {
1189                 /*
1190                  * Map configuration table header to get
1191                  * the base table size
1192                  */
1193                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1194                 cth_mapsz = cth->base_table_length;
1195                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1196
1197                 if (cth_mapsz < sizeof(*cth)) {
1198                         kprintf("invalid base MP table length %d\n",
1199                                 (int)cth_mapsz);
1200                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1201                         return EINVAL;
1202                 }
1203
1204                 /*
1205                  * Map the base table
1206                  */
1207                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1208         }
1209
1210         mpt->mp_fps = fps;
1211         mpt->mp_cth = cth;
1212         mpt->mp_cth_mapsz = cth_mapsz;
1213
1214         return 0;
1215 }
1216
1217 static void
1218 mptable_unmap(struct mptable_pos *mpt)
1219 {
1220         if (mpt->mp_cth != NULL) {
1221                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1222                 mpt->mp_cth = NULL;
1223                 mpt->mp_cth_mapsz = 0;
1224         }
1225         if (mpt->mp_fps != NULL) {
1226                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1227                 mpt->mp_fps = NULL;
1228         }
1229 }
1230
1231 #ifdef APIC_IO
1232
1233 void
1234 assign_apic_irq(int apic, int intpin, int irq)
1235 {
1236         int x;
1237
1238         if (int_to_apicintpin[irq].ioapic != -1)
1239                 panic("assign_apic_irq: inconsistent table");
1240
1241         int_to_apicintpin[irq].ioapic = apic;
1242         int_to_apicintpin[irq].int_pin = intpin;
1243         int_to_apicintpin[irq].apic_address = ioapic[apic];
1244         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1245
1246         for (x = 0; x < nintrs; x++) {
1247                 if ((io_apic_ints[x].int_type == 0 ||
1248                      io_apic_ints[x].int_type == 3) &&
1249                     io_apic_ints[x].int_vector == 0xff &&
1250                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1251                     io_apic_ints[x].dst_apic_int == intpin)
1252                         io_apic_ints[x].int_vector = irq;
1253         }
1254 }
1255
1256 void
1257 revoke_apic_irq(int irq)
1258 {
1259         int x;
1260         int oldapic;
1261         int oldintpin;
1262
1263         if (int_to_apicintpin[irq].ioapic == -1)
1264                 panic("revoke_apic_irq: inconsistent table");
1265
1266         oldapic = int_to_apicintpin[irq].ioapic;
1267         oldintpin = int_to_apicintpin[irq].int_pin;
1268
1269         int_to_apicintpin[irq].ioapic = -1;
1270         int_to_apicintpin[irq].int_pin = 0;
1271         int_to_apicintpin[irq].apic_address = NULL;
1272         int_to_apicintpin[irq].redirindex = 0;
1273
1274         for (x = 0; x < nintrs; x++) {
1275                 if ((io_apic_ints[x].int_type == 0 ||
1276                      io_apic_ints[x].int_type == 3) &&
1277                     io_apic_ints[x].int_vector != 0xff &&
1278                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1279                     io_apic_ints[x].dst_apic_int == oldintpin)
1280                         io_apic_ints[x].int_vector = 0xff;
1281         }
1282 }
1283
1284 /*
1285  * Allocate an IRQ
1286  */
1287 static void
1288 allocate_apic_irq(int intr)
1289 {
1290         int apic;
1291         int intpin;
1292         int irq;
1293
1294         if (io_apic_ints[intr].int_vector != 0xff)
1295                 return;         /* Interrupt handler already assigned */
1296
1297         if (io_apic_ints[intr].int_type != 0 &&
1298             (io_apic_ints[intr].int_type != 3 ||
1299              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1300               io_apic_ints[intr].dst_apic_int == 0)))
1301                 return;         /* Not INT or ExtInt on != (0, 0) */
1302
1303         irq = 0;
1304         while (irq < APIC_INTMAPSIZE &&
1305                int_to_apicintpin[irq].ioapic != -1)
1306                 irq++;
1307
1308         if (irq >= APIC_INTMAPSIZE)
1309                 return;         /* No free interrupt handlers */
1310
1311         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1312         intpin = io_apic_ints[intr].dst_apic_int;
1313
1314         assign_apic_irq(apic, intpin, irq);
1315 }
1316
1317
1318 static void
1319 swap_apic_id(int apic, int oldid, int newid)
1320 {
1321         int x;
1322         int oapic;
1323
1324
1325         if (oldid == newid)
1326                 return;                 /* Nothing to do */
1327
1328         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1329                apic, oldid, newid);
1330
1331         /* Swap physical APIC IDs in interrupt entries */
1332         for (x = 0; x < nintrs; x++) {
1333                 if (io_apic_ints[x].dst_apic_id == oldid)
1334                         io_apic_ints[x].dst_apic_id = newid;
1335                 else if (io_apic_ints[x].dst_apic_id == newid)
1336                         io_apic_ints[x].dst_apic_id = oldid;
1337         }
1338
1339         /* Swap physical APIC IDs in IO_TO_ID mappings */
1340         for (oapic = 0; oapic < mp_napics; oapic++)
1341                 if (IO_TO_ID(oapic) == newid)
1342                         break;
1343
1344         if (oapic < mp_napics) {
1345                 kprintf("Changing APIC ID for IO APIC #%d from "
1346                        "%d to %d in MP table\n",
1347                        oapic, newid, oldid);
1348                 IO_TO_ID(oapic) = oldid;
1349         }
1350         IO_TO_ID(apic) = newid;
1351 }
1352
1353
1354 static void
1355 fix_id_to_io_mapping(void)
1356 {
1357         int x;
1358
1359         for (x = 0; x < NAPICID; x++)
1360                 ID_TO_IO(x) = -1;
1361
1362         for (x = 0; x <= mp_naps; x++)
1363                 if (CPU_TO_ID(x) < NAPICID)
1364                         ID_TO_IO(CPU_TO_ID(x)) = x;
1365
1366         for (x = 0; x < mp_napics; x++)
1367                 if (IO_TO_ID(x) < NAPICID)
1368                         ID_TO_IO(IO_TO_ID(x)) = x;
1369 }
1370
1371
1372 static int
1373 first_free_apic_id(void)
1374 {
1375         int freeid, x;
1376
1377         for (freeid = 0; freeid < NAPICID; freeid++) {
1378                 for (x = 0; x <= mp_naps; x++)
1379                         if (CPU_TO_ID(x) == freeid)
1380                                 break;
1381                 if (x <= mp_naps)
1382                         continue;
1383                 for (x = 0; x < mp_napics; x++)
1384                         if (IO_TO_ID(x) == freeid)
1385                                 break;
1386                 if (x < mp_napics)
1387                         continue;
1388                 return freeid;
1389         }
1390         return freeid;
1391 }
1392
1393
1394 static int
1395 io_apic_id_acceptable(int apic, int id)
1396 {
1397         int cpu;                /* Logical CPU number */
1398         int oapic;              /* Logical IO APIC number for other IO APIC */
1399
1400         if (id >= NAPICID)
1401                 return 0;       /* Out of range */
1402
1403         for (cpu = 0; cpu <= mp_naps; cpu++)
1404                 if (CPU_TO_ID(cpu) == id)
1405                         return 0;       /* Conflict with CPU */
1406
1407         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1408                 if (IO_TO_ID(oapic) == id)
1409                         return 0;       /* Conflict with other APIC */
1410
1411         return 1;               /* ID is acceptable for IO APIC */
1412 }
1413
1414 static
1415 io_int *
1416 io_apic_find_int_entry(int apic, int pin)
1417 {
1418         int     x;
1419
1420         /* search each of the possible INTerrupt sources */
1421         for (x = 0; x < nintrs; ++x) {
1422                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1423                     (pin == io_apic_ints[x].dst_apic_int))
1424                         return (&io_apic_ints[x]);
1425         }
1426         return NULL;
1427 }
1428
1429 /*
1430  * parse an Intel MP specification table
1431  */
1432 static void
1433 mptable_fix(void)
1434 {
1435         int     x;
1436         int     id;
1437         int     apic;           /* IO APIC unit number */
1438         int     freeid;         /* Free physical APIC ID */
1439         int     physid;         /* Current physical IO APIC ID */
1440         io_int *io14;
1441         int     bus_0 = 0;      /* Stop GCC warning */
1442         int     bus_pci = 0;    /* Stop GCC warning */
1443         int     num_pci_bus;
1444
1445         /*
1446          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1447          * did it wrong.  The MP spec says that when more than 1 PCI bus
1448          * exists the BIOS must begin with bus entries for the PCI bus and use
1449          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1450          * exists the BIOS can choose to ignore this ordering, and indeed many
1451          * MP motherboards do ignore it.  This causes a problem when the PCI
1452          * sub-system makes requests of the MP sub-system based on PCI bus
1453          * numbers.     So here we look for the situation and renumber the
1454          * busses and associated INTs in an effort to "make it right".
1455          */
1456
1457         /* find bus 0, PCI bus, count the number of PCI busses */
1458         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1459                 if (bus_data[x].bus_id == 0) {
1460                         bus_0 = x;
1461                 }
1462                 if (bus_data[x].bus_type == PCI) {
1463                         ++num_pci_bus;
1464                         bus_pci = x;
1465                 }
1466         }
1467         /*
1468          * bus_0 == slot of bus with ID of 0
1469          * bus_pci == slot of last PCI bus encountered
1470          */
1471
1472         /* check the 1 PCI bus case for sanity */
1473         /* if it is number 0 all is well */
1474         if (num_pci_bus == 1 &&
1475             bus_data[bus_pci].bus_id != 0) {
1476
1477                 /* mis-numbered, swap with whichever bus uses slot 0 */
1478
1479                 /* swap the bus entry types */
1480                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1481                 bus_data[bus_0].bus_type = PCI;
1482
1483                 /* swap each relavant INTerrupt entry */
1484                 id = bus_data[bus_pci].bus_id;
1485                 for (x = 0; x < nintrs; ++x) {
1486                         if (io_apic_ints[x].src_bus_id == id) {
1487                                 io_apic_ints[x].src_bus_id = 0;
1488                         }
1489                         else if (io_apic_ints[x].src_bus_id == 0) {
1490                                 io_apic_ints[x].src_bus_id = id;
1491                         }
1492                 }
1493         }
1494
1495         /* Assign IO APIC IDs.
1496          *
1497          * First try the existing ID. If a conflict is detected, try
1498          * the ID in the MP table.  If a conflict is still detected, find
1499          * a free id.
1500          *
1501          * We cannot use the ID_TO_IO table before all conflicts has been
1502          * resolved and the table has been corrected.
1503          */
1504         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1505
1506                 /* First try to use the value set by the BIOS */
1507                 physid = io_apic_get_id(apic);
1508                 if (io_apic_id_acceptable(apic, physid)) {
1509                         if (IO_TO_ID(apic) != physid)
1510                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1511                         continue;
1512                 }
1513
1514                 /* Then check if the value in the MP table is acceptable */
1515                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1516                         continue;
1517
1518                 /* Last resort, find a free APIC ID and use it */
1519                 freeid = first_free_apic_id();
1520                 if (freeid >= NAPICID)
1521                         panic("No free physical APIC IDs found");
1522
1523                 if (io_apic_id_acceptable(apic, freeid)) {
1524                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1525                         continue;
1526                 }
1527                 panic("Free physical APIC ID not usable");
1528         }
1529         fix_id_to_io_mapping();
1530
1531         /* detect and fix broken Compaq MP table */
1532         if (apic_int_type(0, 0) == -1) {
1533                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1534                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1535                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1536                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1537                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1538                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1539                 nintrs++;
1540         } else if (apic_int_type(0, 0) == 0) {
1541                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1542                 for (x = 0; x < nintrs; ++x)
1543                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1544                             (0 == io_apic_ints[x].dst_apic_int)) {
1545                                 io_apic_ints[x].int_type = 3;
1546                                 io_apic_ints[x].int_vector = 0xff;
1547                                 break;
1548                         }
1549         }
1550
1551         /*
1552          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1553          * controllers universally come in pairs.  If IRQ 14 is specified
1554          * as an ISA interrupt, then IRQ 15 had better be too.
1555          *
1556          * [ Shuttle XPC / AMD Athlon X2 ]
1557          *      The MPTable is missing an entry for IRQ 15.  Note that the
1558          *      ACPI table has an entry for both 14 and 15.
1559          */
1560         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1561                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1562                 io14 = io_apic_find_int_entry(0, 14);
1563                 io_apic_ints[nintrs] = *io14;
1564                 io_apic_ints[nintrs].src_bus_irq = 15;
1565                 io_apic_ints[nintrs].dst_apic_int = 15;
1566                 nintrs++;
1567         }
1568 }
1569
1570 /* Assign low level interrupt handlers */
1571 static void
1572 setup_apic_irq_mapping(void)
1573 {
1574         int     x;
1575         int     int_vector;
1576
1577         /* Clear array */
1578         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1579                 int_to_apicintpin[x].ioapic = -1;
1580                 int_to_apicintpin[x].int_pin = 0;
1581                 int_to_apicintpin[x].apic_address = NULL;
1582                 int_to_apicintpin[x].redirindex = 0;
1583         }
1584
1585         /* First assign ISA/EISA interrupts */
1586         for (x = 0; x < nintrs; x++) {
1587                 int_vector = io_apic_ints[x].src_bus_irq;
1588                 if (int_vector < APIC_INTMAPSIZE &&
1589                     io_apic_ints[x].int_vector == 0xff &&
1590                     int_to_apicintpin[int_vector].ioapic == -1 &&
1591                     (apic_int_is_bus_type(x, ISA) ||
1592                      apic_int_is_bus_type(x, EISA)) &&
1593                     io_apic_ints[x].int_type == 0) {
1594                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1595                                         io_apic_ints[x].dst_apic_int,
1596                                         int_vector);
1597                 }
1598         }
1599
1600         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1601         for (x = 0; x < nintrs; x++) {
1602                 if (io_apic_ints[x].dst_apic_int == 0 &&
1603                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1604                     io_apic_ints[x].int_vector == 0xff &&
1605                     int_to_apicintpin[0].ioapic == -1 &&
1606                     io_apic_ints[x].int_type == 3) {
1607                         assign_apic_irq(0, 0, 0);
1608                         break;
1609                 }
1610         }
1611
1612         /* Assign PCI interrupts */
1613         for (x = 0; x < nintrs; ++x) {
1614                 if (io_apic_ints[x].int_type == 0 &&
1615                     io_apic_ints[x].int_vector == 0xff &&
1616                     apic_int_is_bus_type(x, PCI))
1617                         allocate_apic_irq(x);
1618         }
1619 }
1620
1621 #endif
1622
1623 void
1624 mp_set_cpuids(int cpu_id, int apic_id)
1625 {
1626         CPU_TO_ID(cpu_id) = apic_id;
1627         ID_TO_CPU(apic_id) = cpu_id;
1628 }
1629
1630 static int
1631 processor_entry(const struct PROCENTRY *entry, int cpu)
1632 {
1633         KKASSERT(cpu > 0);
1634
1635         /* check for usability */
1636         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1637                 return 0;
1638
1639         /* check for BSP flag */
1640         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1641                 mp_set_cpuids(0, entry->apic_id);
1642                 return 0;       /* its already been counted */
1643         }
1644
1645         /* add another AP to list, if less than max number of CPUs */
1646         else if (cpu < MAXCPU) {
1647                 mp_set_cpuids(cpu, entry->apic_id);
1648                 return 1;
1649         }
1650
1651         return 0;
1652 }
1653
1654 #ifdef APIC_IO
1655
1656 static int
1657 bus_entry(const struct BUSENTRY *entry, int bus)
1658 {
1659         int     x;
1660         char    c, name[8];
1661
1662         /* encode the name into an index */
1663         for (x = 0; x < 6; ++x) {
1664                 if ((c = entry->bus_type[x]) == ' ')
1665                         break;
1666                 name[x] = c;
1667         }
1668         name[x] = '\0';
1669
1670         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1671                 panic("unknown bus type: '%s'", name);
1672
1673         bus_data[bus].bus_id = entry->bus_id;
1674         bus_data[bus].bus_type = x;
1675
1676         return 1;
1677 }
1678
1679 static int
1680 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1681 {
1682         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1683                 return 0;
1684
1685         IO_TO_ID(apic) = entry->apic_id;
1686         ID_TO_IO(entry->apic_id) = apic;
1687
1688         return 1;
1689 }
1690
1691 static int
1692 lookup_bus_type(char *name)
1693 {
1694         int     x;
1695
1696         for (x = 0; x < MAX_BUSTYPE; ++x)
1697                 if (strcmp(bus_type_table[x].name, name) == 0)
1698                         return bus_type_table[x].type;
1699
1700         return UNKNOWN_BUSTYPE;
1701 }
1702
1703 static int
1704 int_entry(const struct INTENTRY *entry, int intr)
1705 {
1706         int apic;
1707
1708         io_apic_ints[intr].int_type = entry->int_type;
1709         io_apic_ints[intr].int_flags = entry->int_flags;
1710         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1711         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1712         if (entry->dst_apic_id == 255) {
1713                 /* This signal goes to all IO APICS.  Select an IO APIC
1714                    with sufficient number of interrupt pins */
1715                 for (apic = 0; apic < mp_napics; apic++)
1716                         if (((io_apic_read(apic, IOAPIC_VER) &
1717                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1718                             entry->dst_apic_int)
1719                                 break;
1720                 if (apic < mp_napics)
1721                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1722                 else
1723                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1724         } else
1725                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1726         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1727
1728         return 1;
1729 }
1730
1731 static int
1732 apic_int_is_bus_type(int intr, int bus_type)
1733 {
1734         int     bus;
1735
1736         for (bus = 0; bus < mp_nbusses; ++bus)
1737                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1738                     && ((int) bus_data[bus].bus_type == bus_type))
1739                         return 1;
1740
1741         return 0;
1742 }
1743
1744 /*
1745  * Given a traditional ISA INT mask, return an APIC mask.
1746  */
1747 u_int
1748 isa_apic_mask(u_int isa_mask)
1749 {
1750         int isa_irq;
1751         int apic_pin;
1752
1753 #if defined(SKIP_IRQ15_REDIRECT)
1754         if (isa_mask == (1 << 15)) {
1755                 kprintf("skipping ISA IRQ15 redirect\n");
1756                 return isa_mask;
1757         }
1758 #endif  /* SKIP_IRQ15_REDIRECT */
1759
1760         isa_irq = ffs(isa_mask);                /* find its bit position */
1761         if (isa_irq == 0)                       /* doesn't exist */
1762                 return 0;
1763         --isa_irq;                              /* make it zero based */
1764
1765         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1766         if (apic_pin == -1)
1767                 return 0;
1768
1769         return (1 << apic_pin);                 /* convert pin# to a mask */
1770 }
1771
1772 /*
1773  * Determine which APIC pin an ISA/EISA INT is attached to.
1774  */
1775 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1776 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1777 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1778 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1779
1780 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1781 int
1782 isa_apic_irq(int isa_irq)
1783 {
1784         int     intr;
1785
1786         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1787                 if (INTTYPE(intr) == 0) {               /* standard INT */
1788                         if (SRCBUSIRQ(intr) == isa_irq) {
1789                                 if (apic_int_is_bus_type(intr, ISA) ||
1790                                     apic_int_is_bus_type(intr, EISA)) {
1791                                         if (INTIRQ(intr) == 0xff)
1792                                                 return -1; /* unassigned */
1793                                         return INTIRQ(intr);    /* found */
1794                                 }
1795                         }
1796                 }
1797         }
1798         return -1;                                      /* NOT found */
1799 }
1800
1801
1802 /*
1803  * Determine which APIC pin a PCI INT is attached to.
1804  */
1805 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1806 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1807 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1808 int
1809 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1810 {
1811         int     intr;
1812
1813         --pciInt;                                       /* zero based */
1814
1815         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1816                 if ((INTTYPE(intr) == 0)                /* standard INT */
1817                     && (SRCBUSID(intr) == pciBus)
1818                     && (SRCBUSDEVICE(intr) == pciDevice)
1819                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1820                         if (apic_int_is_bus_type(intr, PCI)) {
1821                                 if (INTIRQ(intr) == 0xff) {
1822                                         kprintf("IOAPIC: pci_apic_irq() "
1823                                                 "failed\n");
1824                                         return -1;      /* unassigned */
1825                                 }
1826                                 return INTIRQ(intr);    /* exact match */
1827                         }
1828                 }
1829         }
1830
1831         return -1;                                      /* NOT found */
1832 }
1833
1834 int
1835 next_apic_irq(int irq)
1836 {
1837         int intr, ointr;
1838         int bus, bustype;
1839
1840         bus = 0;
1841         bustype = 0;
1842         for (intr = 0; intr < nintrs; intr++) {
1843                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1844                         continue;
1845                 bus = SRCBUSID(intr);
1846                 bustype = apic_bus_type(bus);
1847                 if (bustype != ISA &&
1848                     bustype != EISA &&
1849                     bustype != PCI)
1850                         continue;
1851                 break;
1852         }
1853         if (intr >= nintrs) {
1854                 return -1;
1855         }
1856         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1857                 if (INTTYPE(ointr) != 0)
1858                         continue;
1859                 if (bus != SRCBUSID(ointr))
1860                         continue;
1861                 if (bustype == PCI) {
1862                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1863                                 continue;
1864                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1865                                 continue;
1866                 }
1867                 if (bustype == ISA || bustype == EISA) {
1868                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1869                                 continue;
1870                 }
1871                 if (INTPIN(intr) == INTPIN(ointr))
1872                         continue;
1873                 break;
1874         }
1875         if (ointr >= nintrs) {
1876                 return -1;
1877         }
1878         return INTIRQ(ointr);
1879 }
1880 #undef SRCBUSLINE
1881 #undef SRCBUSDEVICE
1882 #undef SRCBUSID
1883 #undef SRCBUSIRQ
1884
1885 #undef INTPIN
1886 #undef INTIRQ
1887 #undef INTAPIC
1888 #undef INTTYPE
1889
1890 #endif
1891
1892 /*
1893  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1894  *
1895  * XXX FIXME:
1896  *  Exactly what this means is unclear at this point.  It is a solution
1897  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1898  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1899  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1900  *  option.
1901  */
1902 int
1903 undirect_isa_irq(int rirq)
1904 {
1905 #if defined(READY)
1906         if (bootverbose)
1907             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1908         /** FIXME: tickle the MB redirector chip */
1909         return /* XXX */;
1910 #else
1911         if (bootverbose)
1912             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1913         return 0;
1914 #endif  /* READY */
1915 }
1916
1917
1918 /*
1919  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1920  */
1921 int
1922 undirect_pci_irq(int rirq)
1923 {
1924 #if defined(READY)
1925         if (bootverbose)
1926                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1927
1928         /** FIXME: tickle the MB redirector chip */
1929         return /* XXX */;
1930 #else
1931         if (bootverbose)
1932                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1933                        rirq);
1934         return 0;
1935 #endif  /* READY */
1936 }
1937
1938
1939 #ifdef APIC_IO
1940
1941 /*
1942  * given a bus ID, return:
1943  *  the bus type if found
1944  *  -1 if NOT found
1945  */
1946 int
1947 apic_bus_type(int id)
1948 {
1949         int     x;
1950
1951         for (x = 0; x < mp_nbusses; ++x)
1952                 if (bus_data[x].bus_id == id)
1953                         return bus_data[x].bus_type;
1954
1955         return -1;
1956 }
1957
1958 /*
1959  * given a LOGICAL APIC# and pin#, return:
1960  *  the associated src bus ID if found
1961  *  -1 if NOT found
1962  */
1963 int
1964 apic_src_bus_id(int apic, int pin)
1965 {
1966         int     x;
1967
1968         /* search each of the possible INTerrupt sources */
1969         for (x = 0; x < nintrs; ++x)
1970                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1971                     (pin == io_apic_ints[x].dst_apic_int))
1972                         return (io_apic_ints[x].src_bus_id);
1973
1974         return -1;              /* NOT found */
1975 }
1976
1977 /*
1978  * given a LOGICAL APIC# and pin#, return:
1979  *  the associated src bus IRQ if found
1980  *  -1 if NOT found
1981  */
1982 int
1983 apic_src_bus_irq(int apic, int pin)
1984 {
1985         int     x;
1986
1987         for (x = 0; x < nintrs; x++)
1988                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1989                     (pin == io_apic_ints[x].dst_apic_int))
1990                         return (io_apic_ints[x].src_bus_irq);
1991
1992         return -1;              /* NOT found */
1993 }
1994
1995
1996 /*
1997  * given a LOGICAL APIC# and pin#, return:
1998  *  the associated INTerrupt type if found
1999  *  -1 if NOT found
2000  */
2001 int
2002 apic_int_type(int apic, int pin)
2003 {
2004         int     x;
2005
2006         /* search each of the possible INTerrupt sources */
2007         for (x = 0; x < nintrs; ++x) {
2008                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2009                     (pin == io_apic_ints[x].dst_apic_int))
2010                         return (io_apic_ints[x].int_type);
2011         }
2012         return -1;              /* NOT found */
2013 }
2014
2015 /*
2016  * Return the IRQ associated with an APIC pin
2017  */
2018 int
2019 apic_irq(int apic, int pin)
2020 {
2021         int x;
2022         int res;
2023
2024         for (x = 0; x < nintrs; ++x) {
2025                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2026                     (pin == io_apic_ints[x].dst_apic_int)) {
2027                         res = io_apic_ints[x].int_vector;
2028                         if (res == 0xff)
2029                                 return -1;
2030                         if (apic != int_to_apicintpin[res].ioapic)
2031                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2032                         if (pin != int_to_apicintpin[res].int_pin)
2033                                 panic("apic_irq inconsistent table (2)");
2034                         return res;
2035                 }
2036         }
2037         return -1;
2038 }
2039
2040
2041 /*
2042  * given a LOGICAL APIC# and pin#, return:
2043  *  the associated trigger mode if found
2044  *  -1 if NOT found
2045  */
2046 int
2047 apic_trigger(int apic, int pin)
2048 {
2049         int     x;
2050
2051         /* search each of the possible INTerrupt sources */
2052         for (x = 0; x < nintrs; ++x)
2053                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2054                     (pin == io_apic_ints[x].dst_apic_int))
2055                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2056
2057         return -1;              /* NOT found */
2058 }
2059
2060
2061 /*
2062  * given a LOGICAL APIC# and pin#, return:
2063  *  the associated 'active' level if found
2064  *  -1 if NOT found
2065  */
2066 int
2067 apic_polarity(int apic, int pin)
2068 {
2069         int     x;
2070
2071         /* search each of the possible INTerrupt sources */
2072         for (x = 0; x < nintrs; ++x)
2073                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2074                     (pin == io_apic_ints[x].dst_apic_int))
2075                         return (io_apic_ints[x].int_flags & 0x03);
2076
2077         return -1;              /* NOT found */
2078 }
2079
2080 /*
2081  * set data according to MP defaults
2082  * FIXME: probably not complete yet...
2083  */
2084 static void
2085 mptable_default(int type)
2086 {
2087         int     io_apic_id;
2088         int     pin;
2089
2090 #if 0
2091         kprintf("  MP default config type: %d\n", type);
2092         switch (type) {
2093         case 1:
2094                 kprintf("   bus: ISA, APIC: 82489DX\n");
2095                 break;
2096         case 2:
2097                 kprintf("   bus: EISA, APIC: 82489DX\n");
2098                 break;
2099         case 3:
2100                 kprintf("   bus: EISA, APIC: 82489DX\n");
2101                 break;
2102         case 4:
2103                 kprintf("   bus: MCA, APIC: 82489DX\n");
2104                 break;
2105         case 5:
2106                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2107                 break;
2108         case 6:
2109                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2110                 break;
2111         case 7:
2112                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2113                 break;
2114         default:
2115                 kprintf("   future type\n");
2116                 break;
2117                 /* NOTREACHED */
2118         }
2119 #endif  /* 0 */
2120
2121         /* one and only IO APIC */
2122         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2123
2124         /*
2125          * sanity check, refer to MP spec section 3.6.6, last paragraph
2126          * necessary as some hardware isn't properly setting up the IO APIC
2127          */
2128 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2129         if (io_apic_id != 2) {
2130 #else
2131         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2132 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2133                 io_apic_set_id(0, 2);
2134                 io_apic_id = 2;
2135         }
2136         IO_TO_ID(0) = io_apic_id;
2137         ID_TO_IO(io_apic_id) = 0;
2138
2139         /* fill out bus entries */
2140         switch (type) {
2141         case 1:
2142         case 2:
2143         case 3:
2144         case 4:
2145         case 5:
2146         case 6:
2147         case 7:
2148                 bus_data[0].bus_id = default_data[type - 1][1];
2149                 bus_data[0].bus_type = default_data[type - 1][2];
2150                 bus_data[1].bus_id = default_data[type - 1][3];
2151                 bus_data[1].bus_type = default_data[type - 1][4];
2152                 break;
2153
2154         /* case 4: case 7:                 MCA NOT supported */
2155         default:                /* illegal/reserved */
2156                 panic("BAD default MP config: %d", type);
2157                 /* NOTREACHED */
2158         }
2159
2160         /* general cases from MP v1.4, table 5-2 */
2161         for (pin = 0; pin < 16; ++pin) {
2162                 io_apic_ints[pin].int_type = 0;
2163                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2164                 io_apic_ints[pin].src_bus_id = 0;
2165                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2166                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2167                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2168         }
2169
2170         /* special cases from MP v1.4, table 5-2 */
2171         if (type == 2) {
2172                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2173                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2174 #if !defined(APIC_MIXED_MODE)
2175                 /** FIXME: ??? */
2176                 panic("sorry, can't support type 2 default yet");
2177 #endif  /* APIC_MIXED_MODE */
2178         }
2179         else
2180                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2181
2182         if (type == 7)
2183                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2184         else
2185                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2186 }
2187
2188 #endif  /* APIC_IO */
2189
2190 /*
2191  * Map a physical memory address representing I/O into KVA.  The I/O
2192  * block is assumed not to cross a page boundary.
2193  */
2194 void *
2195 permanent_io_mapping(vm_paddr_t pa)
2196 {
2197         KKASSERT(pa < 0x100000000LL);
2198
2199         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2200 }
2201
2202 /*
2203  * start each AP in our list
2204  */
2205 static int
2206 start_all_aps(u_int boot_addr)
2207 {
2208         vm_offset_t va = boot_address + KERNBASE;
2209         u_int64_t *pt4, *pt3, *pt2;
2210         int     x, i, pg;
2211         int     shift;
2212         int     smicount;
2213         int     smibest;
2214         int     smilast;
2215         u_char  mpbiosreason;
2216         u_long  mpbioswarmvec;
2217         struct mdglobaldata *gd;
2218         struct privatespace *ps;
2219
2220         POSTCODE(START_ALL_APS_POST);
2221
2222         /* Initialize BSP's local APIC */
2223         apic_initialize(TRUE);
2224
2225         /* install the AP 1st level boot code */
2226         pmap_kenter(va, boot_address);
2227         cpu_invlpg((void *)va);         /* JG XXX */
2228         bcopy(mptramp_start, (void *)va, bootMP_size);
2229
2230         /* Locate the page tables, they'll be below the trampoline */
2231         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2232         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2233         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2234
2235         /* Create the initial 1GB replicated page tables */
2236         for (i = 0; i < 512; i++) {
2237                 /* Each slot of the level 4 pages points to the same level 3 page */
2238                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2239                 pt4[i] |= PG_V | PG_RW | PG_U;
2240
2241                 /* Each slot of the level 3 pages points to the same level 2 page */
2242                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2243                 pt3[i] |= PG_V | PG_RW | PG_U;
2244
2245                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2246                 pt2[i] = i * (2 * 1024 * 1024);
2247                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2248         }
2249
2250         /* save the current value of the warm-start vector */
2251         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2252         outb(CMOS_REG, BIOS_RESET);
2253         mpbiosreason = inb(CMOS_DATA);
2254
2255         /* setup a vector to our boot code */
2256         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2257         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2258         outb(CMOS_REG, BIOS_RESET);
2259         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2260
2261         /*
2262          * If we have a TSC we can figure out the SMI interrupt rate.
2263          * The SMI does not necessarily use a constant rate.  Spend
2264          * up to 250ms trying to figure it out.
2265          */
2266         smibest = 0;
2267         if (cpu_feature & CPUID_TSC) {
2268                 set_apic_timer(275000);
2269                 smilast = read_apic_timer();
2270                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2271                         smicount = smitest();
2272                         if (smibest == 0 || smilast - smicount < smibest)
2273                                 smibest = smilast - smicount;
2274                         smilast = smicount;
2275                 }
2276                 if (smibest > 250000)
2277                         smibest = 0;
2278                 if (smibest) {
2279                         smibest = smibest * (int64_t)1000000 /
2280                                   get_apic_timer_frequency();
2281                 }
2282         }
2283         if (smibest)
2284                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2285                         1000000 / smibest, smibest);
2286
2287         /* start each AP */
2288         for (x = 1; x <= mp_naps; ++x) {
2289
2290                 /* This is a bit verbose, it will go away soon.  */
2291
2292                 /* first page of AP's private space */
2293                 pg = x * x86_64_btop(sizeof(struct privatespace));
2294
2295                 /* allocate new private data page(s) */
2296                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2297                                 MDGLOBALDATA_BASEALLOC_SIZE);
2298
2299                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2300                 bzero(gd, sizeof(*gd));
2301                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2302
2303                 /* prime data page for it to use */
2304                 mi_gdinit(&gd->mi, x);
2305                 cpu_gdinit(gd, x);
2306                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2307                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2308                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2309                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2310                 gd->gd_CADDR1 = ps->CPAGE1;
2311                 gd->gd_CADDR2 = ps->CPAGE2;
2312                 gd->gd_CADDR3 = ps->CPAGE3;
2313                 gd->gd_PADDR1 = (pt_entry_t *)ps->PPAGE1;
2314                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2315                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2316
2317                 /* setup a vector to our boot code */
2318                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2319                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2320                 outb(CMOS_REG, BIOS_RESET);
2321                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2322
2323                 /*
2324                  * Setup the AP boot stack
2325                  */
2326                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2327                 bootAP = x;
2328
2329                 /* attempt to start the Application Processor */
2330                 CHECK_INIT(99); /* setup checkpoints */
2331                 if (!start_ap(gd, boot_addr, smibest)) {
2332                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2333                         CHECK_PRINT("trace");   /* show checkpoints */
2334                         /* better panic as the AP may be running loose */
2335                         kprintf("panic y/n? [y] ");
2336                         if (cngetc() != 'n')
2337                                 panic("bye-bye");
2338                 }
2339                 CHECK_PRINT("trace");           /* show checkpoints */
2340
2341                 /* record its version info */
2342                 cpu_apic_versions[x] = cpu_apic_versions[0];
2343         }
2344
2345         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2346         ncpus = x;
2347
2348         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2349         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2350                 ;
2351         --shift;
2352         ncpus2_shift = shift;
2353         ncpus2 = 1 << shift;
2354         ncpus2_mask = ncpus2 - 1;
2355
2356         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2357         if ((1 << shift) < ncpus)
2358                 ++shift;
2359         ncpus_fit = 1 << shift;
2360         ncpus_fit_mask = ncpus_fit - 1;
2361
2362         /* build our map of 'other' CPUs */
2363         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2364         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2365         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2366
2367         /* fill in our (BSP) APIC version */
2368         cpu_apic_versions[0] = lapic->version;
2369
2370         /* restore the warmstart vector */
2371         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2372         outb(CMOS_REG, BIOS_RESET);
2373         outb(CMOS_DATA, mpbiosreason);
2374
2375         /*
2376          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2377          * up, clean out the P==V mapping we did earlier.
2378          */
2379         pmap_set_opt();
2380
2381         /* number of APs actually started */
2382         return ncpus - 1;
2383 }
2384
2385
2386 /*
2387  * load the 1st level AP boot code into base memory.
2388  */
2389
2390 /* targets for relocation */
2391 extern void bigJump(void);
2392 extern void bootCodeSeg(void);
2393 extern void bootDataSeg(void);
2394 extern void MPentry(void);
2395 extern u_int MP_GDT;
2396 extern u_int mp_gdtbase;
2397
2398 #if 0
2399
2400 static void
2401 install_ap_tramp(u_int boot_addr)
2402 {
2403         int     x;
2404         int     size = *(int *) ((u_long) & bootMP_size);
2405         u_char *src = (u_char *) ((u_long) bootMP);
2406         u_char *dst = (u_char *) boot_addr + KERNBASE;
2407         u_int   boot_base = (u_int) bootMP;
2408         u_int8_t *dst8;
2409         u_int16_t *dst16;
2410         u_int32_t *dst32;
2411
2412         POSTCODE(INSTALL_AP_TRAMP_POST);
2413
2414         for (x = 0; x < size; ++x)
2415                 *dst++ = *src++;
2416
2417         /*
2418          * modify addresses in code we just moved to basemem. unfortunately we
2419          * need fairly detailed info about mpboot.s for this to work.  changes
2420          * to mpboot.s might require changes here.
2421          */
2422
2423         /* boot code is located in KERNEL space */
2424         dst = (u_char *) boot_addr + KERNBASE;
2425
2426         /* modify the lgdt arg */
2427         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2428         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2429
2430         /* modify the ljmp target for MPentry() */
2431         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2432         *dst32 = ((u_int) MPentry - KERNBASE);
2433
2434         /* modify the target for boot code segment */
2435         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2436         dst8 = (u_int8_t *) (dst16 + 1);
2437         *dst16 = (u_int) boot_addr & 0xffff;
2438         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2439
2440         /* modify the target for boot data segment */
2441         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2442         dst8 = (u_int8_t *) (dst16 + 1);
2443         *dst16 = (u_int) boot_addr & 0xffff;
2444         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2445 }
2446
2447 #endif
2448
2449 /*
2450  * This function starts the AP (application processor) identified
2451  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2452  * to accomplish this.  This is necessary because of the nuances
2453  * of the different hardware we might encounter.  It ain't pretty,
2454  * but it seems to work.
2455  *
2456  * NOTE: eventually an AP gets to ap_init(), which is called just
2457  * before the AP goes into the LWKT scheduler's idle loop.
2458  */
2459 static int
2460 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2461 {
2462         int     physical_cpu;
2463         int     vector;
2464         u_long  icr_lo, icr_hi;
2465
2466         POSTCODE(START_AP_POST);
2467
2468         /* get the PHYSICAL APIC ID# */
2469         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2470
2471         /* calculate the vector */
2472         vector = (boot_addr >> 12) & 0xff;
2473
2474         /* We don't want anything interfering */
2475         cpu_disable_intr();
2476
2477         /* Make sure the target cpu sees everything */
2478         wbinvd();
2479
2480         /*
2481          * Try to detect when a SMI has occurred, wait up to 200ms.
2482          *
2483          * If a SMI occurs during an AP reset but before we issue
2484          * the STARTUP command, the AP may brick.  To work around
2485          * this problem we hold off doing the AP startup until
2486          * after we have detected the SMI.  Hopefully another SMI
2487          * will not occur before we finish the AP startup.
2488          *
2489          * Retries don't seem to help.  SMIs have a window of opportunity
2490          * and if USB->legacy keyboard emulation is enabled in the BIOS
2491          * the interrupt rate can be quite high.
2492          *
2493          * NOTE: Don't worry about the L1 cache load, it might bloat
2494          *       ldelta a little but ndelta will be so huge when the SMI
2495          *       occurs the detection logic will still work fine.
2496          */
2497         if (smibest) {
2498                 set_apic_timer(200000);
2499                 smitest();
2500         }
2501
2502         /*
2503          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2504          * and running the target CPU. OR this INIT IPI might be latched (P5
2505          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2506          * ignored.
2507          *
2508          * see apic/apicreg.h for icr bit definitions.
2509          *
2510          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2511          */
2512
2513         /*
2514          * Setup the address for the target AP.  We can setup
2515          * icr_hi once and then just trigger operations with
2516          * icr_lo.
2517          */
2518         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2519         icr_hi |= (physical_cpu << 24);
2520         icr_lo = lapic->icr_lo & 0xfff00000;
2521         lapic->icr_hi = icr_hi;
2522
2523         /*
2524          * Do an INIT IPI: assert RESET
2525          *
2526          * Use edge triggered mode to assert INIT
2527          */
2528         lapic->icr_lo = icr_lo | 0x00004500;
2529         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2530                  /* spin */ ;
2531
2532         /*
2533          * The spec calls for a 10ms delay but we may have to use a
2534          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2535          * interrupt.  We have other loops here too and dividing by 2
2536          * doesn't seem to be enough even after subtracting 350us,
2537          * so we divide by 4.
2538          *
2539          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2540          * interrupt was detected we use the full 10ms.
2541          */
2542         if (smibest == 0)
2543                 u_sleep(10000);
2544         else if (smibest < 150 * 4 + 350)
2545                 u_sleep(150);
2546         else if ((smibest - 350) / 4 < 10000)
2547                 u_sleep((smibest - 350) / 4);
2548         else
2549                 u_sleep(10000);
2550
2551         /*
2552          * Do an INIT IPI: deassert RESET
2553          *
2554          * Use level triggered mode to deassert.  It is unclear
2555          * why we need to do this.
2556          */
2557         lapic->icr_lo = icr_lo | 0x00008500;
2558         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2559                  /* spin */ ;
2560         u_sleep(150);                           /* wait 150us */
2561
2562         /*
2563          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2564          * latched, (P5 bug) this 1st STARTUP would then terminate
2565          * immediately, and the previously started INIT IPI would continue. OR
2566          * the previous INIT IPI has already run. and this STARTUP IPI will
2567          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2568          * will run.
2569          */
2570         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2571         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2572                  /* spin */ ;
2573         u_sleep(200);           /* wait ~200uS */
2574
2575         /*
2576          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2577          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2578          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2579          * recognized after hardware RESET or INIT IPI.
2580          */
2581         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2582         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2583                  /* spin */ ;
2584
2585         /* Resume normal operation */
2586         cpu_enable_intr();
2587
2588         /* wait for it to start, see ap_init() */
2589         set_apic_timer(5000000);/* == 5 seconds */
2590         while (read_apic_timer()) {
2591                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2592                         return 1;       /* return SUCCESS */
2593         }
2594
2595         return 0;               /* return FAILURE */
2596 }
2597
2598 static
2599 int
2600 smitest(void)
2601 {
2602         int64_t ltsc;
2603         int64_t ntsc;
2604         int64_t ldelta;
2605         int64_t ndelta;
2606         int count;
2607
2608         ldelta = 0;
2609         ndelta = 0;
2610         while (read_apic_timer()) {
2611                 ltsc = rdtsc();
2612                 for (count = 0; count < 100; ++count)
2613                         ntsc = rdtsc(); /* force loop to occur */
2614                 if (ldelta) {
2615                         ndelta = ntsc - ltsc;
2616                         if (ldelta > ndelta)
2617                                 ldelta = ndelta;
2618                         if (ndelta > ldelta * 2)
2619                                 break;
2620                 } else {
2621                         ldelta = ntsc - ltsc;
2622                 }
2623         }
2624         return(read_apic_timer());
2625 }
2626
2627 /*
2628  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2629  *
2630  * If for some reason we were unable to start all cpus we cannot safely
2631  * use broadcast IPIs.
2632  */
2633 void
2634 smp_invltlb(void)
2635 {
2636 #ifdef SMP
2637         if (smp_startup_mask == smp_active_mask) {
2638                 all_but_self_ipi(XINVLTLB_OFFSET);
2639         } else {
2640                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2641                         APIC_DELMODE_FIXED);
2642         }
2643 #endif
2644 }
2645
2646 /*
2647  * When called the executing CPU will send an IPI to all other CPUs
2648  *  requesting that they halt execution.
2649  *
2650  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2651  *
2652  *  - Signals all CPUs in map to stop.
2653  *  - Waits for each to stop.
2654  *
2655  * Returns:
2656  *  -1: error
2657  *   0: NA
2658  *   1: ok
2659  *
2660  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2661  *            from executing at same time.
2662  */
2663 int
2664 stop_cpus(u_int map)
2665 {
2666         map &= smp_active_mask;
2667
2668         /* send the Xcpustop IPI to all CPUs in map */
2669         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2670
2671         while ((stopped_cpus & map) != map)
2672                 /* spin */ ;
2673
2674         return 1;
2675 }
2676
2677
2678 /*
2679  * Called by a CPU to restart stopped CPUs.
2680  *
2681  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2682  *
2683  *  - Signals all CPUs in map to restart.
2684  *  - Waits for each to restart.
2685  *
2686  * Returns:
2687  *  -1: error
2688  *   0: NA
2689  *   1: ok
2690  */
2691 int
2692 restart_cpus(u_int map)
2693 {
2694         /* signal other cpus to restart */
2695         started_cpus = map & smp_active_mask;
2696
2697         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2698                 /* spin */ ;
2699
2700         return 1;
2701 }
2702
2703 /*
2704  * This is called once the mpboot code has gotten us properly relocated
2705  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2706  * and when it returns the scheduler will call the real cpu_idle() main
2707  * loop for the idlethread.  Interrupts are disabled on entry and should
2708  * remain disabled at return.
2709  */
2710 void
2711 ap_init(void)
2712 {
2713         u_int   apic_id;
2714
2715         /*
2716          * Adjust smp_startup_mask to signal the BSP that we have started
2717          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2718          * is waiting for our signal.
2719          *
2720          * We can't set our bit in smp_active_mask yet because we are holding
2721          * interrupts physically disabled and remote cpus could deadlock
2722          * trying to send us an IPI.
2723          */
2724         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2725         cpu_mfence();
2726
2727         /*
2728          * Interlock for finalization.  Wait until mp_finish is non-zero,
2729          * then get the MP lock.
2730          *
2731          * Note: We are in a critical section.
2732          *
2733          * Note: We have to synchronize td_mpcount to our desired MP state
2734          * before calling cpu_try_mplock().
2735          *
2736          * Note: we are the idle thread, we can only spin.
2737          *
2738          * Note: The load fence is memory volatile and prevents the compiler
2739          * from improperly caching mp_finish, and the cpu from improperly
2740          * caching it.
2741          */
2742         while (mp_finish == 0)
2743             cpu_lfence();
2744         ++curthread->td_mpcount;
2745         while (cpu_try_mplock() == 0)
2746             ;
2747
2748         if (cpu_feature & CPUID_TSC) {
2749             /*
2750              * The BSP is constantly updating tsc0_offset, figure out the
2751              * relative difference to synchronize ktrdump.
2752              */
2753             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2754         }
2755
2756         /* BSP may have changed PTD while we're waiting for the lock */
2757         cpu_invltlb();
2758
2759 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2760         lidt(&r_idt);
2761 #endif
2762
2763         /* Build our map of 'other' CPUs. */
2764         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2765
2766         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2767
2768         /* A quick check from sanity claus */
2769         apic_id = (apic_id_to_logical[(lapic->id & 0x0f000000) >> 24]);
2770         if (mycpu->gd_cpuid != apic_id) {
2771                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2772                 kprintf("SMP: apic_id = %d\n", apic_id);
2773 #if JGXXX
2774                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2775 #endif
2776                 panic("cpuid mismatch! boom!!");
2777         }
2778
2779         /* Initialize AP's local APIC for irq's */
2780         apic_initialize(FALSE);
2781
2782         /* Set memory range attributes for this CPU to match the BSP */
2783         mem_range_AP_init();
2784
2785         /*
2786          * Once we go active we must process any IPIQ messages that may
2787          * have been queued, because no actual IPI will occur until we
2788          * set our bit in the smp_active_mask.  If we don't the IPI
2789          * message interlock could be left set which would also prevent
2790          * further IPIs.
2791          *
2792          * The idle loop doesn't expect the BGL to be held and while
2793          * lwkt_switch() normally cleans things up this is a special case
2794          * because we returning almost directly into the idle loop.
2795          *
2796          * The idle thread is never placed on the runq, make sure
2797          * nothing we've done put it there.
2798          */
2799         KKASSERT(curthread->td_mpcount == 1);
2800         smp_active_mask |= 1 << mycpu->gd_cpuid;
2801
2802         /*
2803          * Enable interrupts here.  idle_restore will also do it, but
2804          * doing it here lets us clean up any strays that got posted to
2805          * the CPU during the AP boot while we are still in a critical
2806          * section.
2807          */
2808         __asm __volatile("sti; pause; pause"::);
2809         mdcpu->gd_fpending = 0;
2810
2811         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2812         lwkt_process_ipiq();
2813
2814         /*
2815          * Releasing the mp lock lets the BSP finish up the SMP init
2816          */
2817         rel_mplock();
2818         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2819 }
2820
2821 /*
2822  * Get SMP fully working before we start initializing devices.
2823  */
2824 static
2825 void
2826 ap_finish(void)
2827 {
2828         mp_finish = 1;
2829         if (bootverbose)
2830                 kprintf("Finish MP startup\n");
2831         if (cpu_feature & CPUID_TSC)
2832                 tsc0_offset = rdtsc();
2833         tsc_offsets[0] = 0;
2834         rel_mplock();
2835         while (smp_active_mask != smp_startup_mask) {
2836                 cpu_lfence();
2837                 if (cpu_feature & CPUID_TSC)
2838                         tsc0_offset = rdtsc();
2839         }
2840         while (try_mplock() == 0)
2841                 ;
2842         if (bootverbose)
2843                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2844 }
2845
2846 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2847
2848 void
2849 cpu_send_ipiq(int dcpu)
2850 {
2851         if ((1 << dcpu) & smp_active_mask)
2852                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2853 }
2854
2855 #if 0   /* single_apic_ipi_passive() not working yet */
2856 /*
2857  * Returns 0 on failure, 1 on success
2858  */
2859 int
2860 cpu_send_ipiq_passive(int dcpu)
2861 {
2862         int r = 0;
2863         if ((1 << dcpu) & smp_active_mask) {
2864                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2865                                         APIC_DELMODE_FIXED);
2866         }
2867         return(r);
2868 }
2869 #endif
2870
2871 struct mptable_lapic_cbarg1 {
2872         int     cpu_count;
2873         int     ht_fixup;
2874         u_int   ht_apicid_mask;
2875 };
2876
2877 static int
2878 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2879 {
2880         const struct PROCENTRY *ent;
2881         struct mptable_lapic_cbarg1 *arg = xarg;
2882
2883         if (type != 0)
2884                 return 0;
2885         ent = pos;
2886
2887         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2888                 return 0;
2889
2890         arg->cpu_count++;
2891         if (ent->apic_id < 32) {
2892                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2893         } else if (arg->ht_fixup) {
2894                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2895                 arg->ht_fixup = 0;
2896         }
2897         return 0;
2898 }
2899
2900 struct mptable_lapic_cbarg2 {
2901         int     cpu;
2902         int     logical_cpus;
2903         int     found_bsp;
2904 };
2905
2906 static int
2907 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2908 {
2909         const struct PROCENTRY *ent;
2910         struct mptable_lapic_cbarg2 *arg = xarg;
2911
2912         if (type != 0)
2913                 return 0;
2914         ent = pos;
2915
2916         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2917                 KKASSERT(!arg->found_bsp);
2918                 arg->found_bsp = 1;
2919         }
2920
2921         if (processor_entry(ent, arg->cpu))
2922                 arg->cpu++;
2923
2924         if (arg->logical_cpus) {
2925                 struct PROCENTRY proc;
2926                 int i;
2927
2928                 /*
2929                  * Create fake mptable processor entries
2930                  * and feed them to processor_entry() to
2931                  * enumerate the logical CPUs.
2932                  */
2933                 bzero(&proc, sizeof(proc));
2934                 proc.type = 0;
2935                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2936                 proc.apic_id = ent->apic_id;
2937
2938                 for (i = 1; i < arg->logical_cpus; i++) {
2939                         proc.apic_id++;
2940                         processor_entry(&proc, arg->cpu);
2941                         arg->cpu++;
2942                 }
2943         }
2944         return 0;
2945 }
2946
2947 static void
2948 mptable_lapic_default(void)
2949 {
2950         int ap_apicid, bsp_apicid;
2951
2952         mp_naps = 1; /* exclude BSP */
2953
2954         /* Map local apic before the id field is accessed */
2955         lapic_init(DEFAULT_APIC_BASE);
2956
2957         bsp_apicid = APIC_ID(lapic->id);
2958         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2959
2960         /* BSP */
2961         mp_set_cpuids(0, bsp_apicid);
2962         /* one and only AP */
2963         mp_set_cpuids(1, ap_apicid);
2964 }
2965
2966 /*
2967  * Configure:
2968  *     mp_naps
2969  *     ID_TO_CPU(N), APIC ID to logical CPU table
2970  *     CPU_TO_ID(N), logical CPU to APIC ID table
2971  */
2972 static void
2973 mptable_lapic_enumerate(struct mptable_pos *mpt)
2974 {
2975         struct mptable_lapic_cbarg1 arg1;
2976         struct mptable_lapic_cbarg2 arg2;
2977         mpcth_t cth;
2978         int error, logical_cpus = 0;
2979         vm_offset_t lapic_addr;
2980
2981         KKASSERT(mpt->mp_fps != NULL);
2982
2983         /*
2984          * Check for use of 'default' configuration
2985          */
2986         if (mpt->mp_fps->mpfb1 != 0) {
2987                 mptable_lapic_default();
2988                 return;
2989         }
2990
2991         cth = mpt->mp_cth;
2992         KKASSERT(cth != NULL);
2993
2994         /* Save local apic address */
2995         lapic_addr = (vm_offset_t)cth->apic_address;
2996         KKASSERT(lapic_addr != 0);
2997
2998         /*
2999          * Find out how many CPUs do we have
3000          */
3001         bzero(&arg1, sizeof(arg1));
3002         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3003
3004         error = mptable_iterate_entries(cth,
3005                     mptable_lapic_pass1_callback, &arg1);
3006         if (error)
3007                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3008         KKASSERT(arg1.cpu_count != 0);
3009
3010         /* See if we need to fixup HT logical CPUs. */
3011         if (arg1.ht_fixup) {
3012                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3013                                                          arg1.cpu_count);
3014                 if (logical_cpus != 0)
3015                         arg1.cpu_count *= logical_cpus;
3016         }
3017         mp_naps = arg1.cpu_count;
3018
3019         /* Qualify the numbers again, after possible HT fixup */
3020         if (mp_naps > MAXCPU) {
3021                 kprintf("Warning: only using %d of %d available CPUs!\n",
3022                         MAXCPU, mp_naps);
3023                 mp_naps = MAXCPU;
3024         }
3025
3026         --mp_naps;      /* subtract the BSP */
3027
3028         /*
3029          * Link logical CPU id to local apic id
3030          */
3031         bzero(&arg2, sizeof(arg2));
3032         arg2.cpu = 1;
3033         arg2.logical_cpus = logical_cpus;
3034
3035         error = mptable_iterate_entries(cth,
3036                     mptable_lapic_pass2_callback, &arg2);
3037         if (error)
3038                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3039         KKASSERT(arg2.found_bsp);
3040
3041         /* Map local apic */
3042         lapic_init(lapic_addr);
3043 }
3044
3045 static void
3046 mptable_imcr(struct mptable_pos *mpt)
3047 {
3048         /* record whether PIC or virtual-wire mode */
3049         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
3050                                mpt->mp_fps->mpfb2 & 0x80);
3051 }