sys/dev/drm/radeon/radeon_ring.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  *          Christian König
  28  * $FreeBSD: head/sys/dev/drm2/radeon/radeon_ring.c 254885 2013-08-25 19:37:15Z dumbbell $
  29  */
  30
  31 #include <drm/drmP.h>
  32 #include <uapi_drm/radeon_drm.h>
  33 #include "radeon_reg.h"
  34 #include "radeon.h"
  35 #include "atom.h"
  36
  37 #ifdef DUMBBELL_WIP
  38 /*
  39  * IB
  40  * IBs (Indirect Buffers) and areas of GPU accessible memory where
  41  * commands are stored.  You can put a pointer to the IB in the
  42  * command ring and the hw will fetch the commands from the IB
  43  * and execute them.  Generally userspace acceleration drivers
  44  * produce command buffers which are send to the kernel and
  45  * put in IBs for execution by the requested ring.
  46  */
  47 static int radeon_debugfs_sa_init(struct radeon_device *rdev);
  48 #endif /* DUMBBELL_WIP */
  49
  50 /**
  51  * radeon_ib_get - request an IB (Indirect Buffer)
  52  *
  53  * @rdev: radeon_device pointer
  54  * @ring: ring index the IB is associated with
  55  * @ib: IB object returned
  56  * @size: requested IB size
  57  *
  58  * Request an IB (all asics).  IBs are allocated using the
  59  * suballocator.
  60  * Returns 0 on success, error on failure.
  61  */
  62 int radeon_ib_get(struct radeon_device *rdev, int ring,
  63                   struct radeon_ib *ib, struct radeon_vm *vm,
  64                   unsigned size)
  65 {
  66         int i, r;
  67
  68         r = radeon_sa_bo_new(rdev, &rdev->ring_tmp_bo, &ib->sa_bo, size, 256, true);
  69         if (r) {
  70                 dev_err(rdev->dev, "failed to get a new IB (%d)\n", r);
  71                 return r;
  72         }
  73
  74         r = radeon_semaphore_create(rdev, &ib->semaphore);
  75         if (r) {
  76                 return r;
  77         }
  78
  79         ib->ring = ring;
  80         ib->fence = NULL;
  81         ib->ptr = radeon_sa_bo_cpu_addr(ib->sa_bo);
  82         ib->vm = vm;
  83         if (vm) {
  84                 /* ib pool is bound at RADEON_VA_IB_OFFSET in virtual address
  85                  * space and soffset is the offset inside the pool bo
  86                  */
  87                 ib->gpu_addr = ib->sa_bo->soffset + RADEON_VA_IB_OFFSET;
  88         } else {
  89                 ib->gpu_addr = radeon_sa_bo_gpu_addr(ib->sa_bo);
  90         }
  91         ib->is_const_ib = false;
  92         for (i = 0; i < RADEON_NUM_RINGS; ++i)
  93                 ib->sync_to[i] = NULL;
  94
  95         return 0;
  96 }
  97
  98 /**
  99  * radeon_ib_free - free an IB (Indirect Buffer)
 100  *
 101  * @rdev: radeon_device pointer
 102  * @ib: IB object to free
 103  *
 104  * Free an IB (all asics).
 105  */
 106 void radeon_ib_free(struct radeon_device *rdev, struct radeon_ib *ib)
 107 {
 108         radeon_semaphore_free(rdev, &ib->semaphore, ib->fence);
 109         radeon_sa_bo_free(rdev, &ib->sa_bo, ib->fence);
 110         radeon_fence_unref(&ib->fence);
 111 }
 112
 113 /**
 114  * radeon_ib_sync_to - sync to fence before executing the IB
 115  *
 116  * @ib: IB object to add fence to
 117  * @fence: fence to sync to
 118  *
 119  * Sync to the fence before executing the IB
 120  */
 121 void radeon_ib_sync_to(struct radeon_ib *ib, struct radeon_fence *fence)
 122 {
 123         struct radeon_fence *other;
 124
 125         if (!fence)
 126                 return;
 127
 128         other = ib->sync_to[fence->ring];
 129         ib->sync_to[fence->ring] = radeon_fence_later(fence, other);
 130 }
 131
 132 /**
 133  * radeon_ib_schedule - schedule an IB (Indirect Buffer) on the ring
 134  *
 135  * @rdev: radeon_device pointer
 136  * @ib: IB object to schedule
 137  * @const_ib: Const IB to schedule (SI only)
 138  *
 139  * Schedule an IB on the associated ring (all asics).
 140  * Returns 0 on success, error on failure.
 141  *
 142  * On SI, there are two parallel engines fed from the primary ring,
 143  * the CE (Constant Engine) and the DE (Drawing Engine).  Since
 144  * resource descriptors have moved to memory, the CE allows you to
 145  * prime the caches while the DE is updating register state so that
 146  * the resource descriptors will be already in cache when the draw is
 147  * processed.  To accomplish this, the userspace driver submits two
 148  * IBs, one for the CE and one for the DE.  If there is a CE IB (called
 149  * a CONST_IB), it will be put on the ring prior to the DE IB.  Prior
 150  * to SI there was just a DE IB.
 151  */
 152 int radeon_ib_schedule(struct radeon_device *rdev, struct radeon_ib *ib,
 153                        struct radeon_ib *const_ib)
 154 {
 155         struct radeon_ring *ring = &rdev->ring[ib->ring];
 156         bool need_sync = false;
 157         int i, r = 0;
 158
 159         if (!ib->length_dw || !ring->ready) {
 160                 /* TODO: Nothings in the ib we should report. */
 161                 dev_err(rdev->dev, "couldn't schedule ib\n");
 162                 return -EINVAL;
 163         }
 164
 165         /* 64 dwords should be enough for fence too */
 166         r = radeon_ring_lock(rdev, ring, 64 + RADEON_NUM_RINGS * 8);
 167         if (r) {
 168                 dev_err(rdev->dev, "scheduling IB failed (%d).\n", r);
 169                 return r;
 170         }
 171         for (i = 0; i < RADEON_NUM_RINGS; ++i) {
 172                 struct radeon_fence *fence = ib->sync_to[i];
 173                 if (radeon_fence_need_sync(fence, ib->ring)) {
 174                         need_sync = true;
 175                         radeon_semaphore_sync_rings(rdev, ib->semaphore,
 176                                                     fence->ring, ib->ring);
 177                         radeon_fence_note_sync(fence, ib->ring);
 178                 }
 179         }
 180         /* immediately free semaphore when we don't need to sync */
 181         if (!need_sync) {
 182                 radeon_semaphore_free(rdev, &ib->semaphore, NULL);
 183         }
 184         /* if we can't remember our last VM flush then flush now! */
 185         /* XXX figure out why we have to flush for every IB */
 186         if (ib->vm /*&& !ib->vm->last_flush*/) {
 187                 radeon_ring_vm_flush(rdev, ib->ring, ib->vm);
 188         }
 189         if (const_ib) {
 190                 radeon_ring_ib_execute(rdev, const_ib->ring, const_ib);
 191                 radeon_semaphore_free(rdev, &const_ib->semaphore, NULL);
 192         }
 193         radeon_ring_ib_execute(rdev, ib->ring, ib);
 194         r = radeon_fence_emit(rdev, &ib->fence, ib->ring);
 195         if (r) {
 196                 dev_err(rdev->dev, "failed to emit fence for new IB (%d)\n", r);
 197                 radeon_ring_unlock_undo(rdev, ring);
 198                 return r;
 199         }
 200         if (const_ib) {
 201                 const_ib->fence = radeon_fence_ref(ib->fence);
 202         }
 203         /* we just flushed the VM, remember that */
 204         if (ib->vm && !ib->vm->last_flush) {
 205                 ib->vm->last_flush = radeon_fence_ref(ib->fence);
 206         }
 207         radeon_ring_unlock_commit(rdev, ring);
 208         return 0;
 209 }
 210
 211 /**
 212  * radeon_ib_pool_init - Init the IB (Indirect Buffer) pool
 213  *
 214  * @rdev: radeon_device pointer
 215  *
 216  * Initialize the suballocator to manage a pool of memory
 217  * for use as IBs (all asics).
 218  * Returns 0 on success, error on failure.
 219  */
 220 int radeon_ib_pool_init(struct radeon_device *rdev)
 221 {
 222         int r;
 223
 224         if (rdev->ib_pool_ready) {
 225                 return 0;
 226         }
 227         r = radeon_sa_bo_manager_init(rdev, &rdev->ring_tmp_bo,
 228                                       RADEON_IB_POOL_SIZE*64*1024,
 229                                       RADEON_GEM_DOMAIN_GTT);
 230         if (r) {
 231                 return r;
 232         }
 233
 234         r = radeon_sa_bo_manager_start(rdev, &rdev->ring_tmp_bo);
 235         if (r) {
 236                 return r;
 237         }
 238
 239         rdev->ib_pool_ready = true;
 240 #ifdef DUMBBELL_WIP
 241         if (radeon_debugfs_sa_init(rdev)) {
 242                 dev_err(rdev->dev, "failed to register debugfs file for SA\n");
 243         }
 244 #endif /* DUMBBELL_WIP */
 245         return 0;
 246 }
 247
 248 /**
 249  * radeon_ib_pool_fini - Free the IB (Indirect Buffer) pool
 250  *
 251  * @rdev: radeon_device pointer
 252  *
 253  * Tear down the suballocator managing the pool of memory
 254  * for use as IBs (all asics).
 255  */
 256 void radeon_ib_pool_fini(struct radeon_device *rdev)
 257 {
 258         if (rdev->ib_pool_ready) {
 259                 radeon_sa_bo_manager_suspend(rdev, &rdev->ring_tmp_bo);
 260                 radeon_sa_bo_manager_fini(rdev, &rdev->ring_tmp_bo);
 261                 rdev->ib_pool_ready = false;
 262         }
 263 }
 264
 265 /**
 266  * radeon_ib_ring_tests - test IBs on the rings
 267  *
 268  * @rdev: radeon_device pointer
 269  *
 270  * Test an IB (Indirect Buffer) on each ring.
 271  * If the test fails, disable the ring.
 272  * Returns 0 on success, error if the primary GFX ring
 273  * IB test fails.
 274  */
 275 int radeon_ib_ring_tests(struct radeon_device *rdev)
 276 {
 277         unsigned i;
 278         int r;
 279
 280         for (i = 0; i < RADEON_NUM_RINGS; ++i) {
 281                 struct radeon_ring *ring = &rdev->ring[i];
 282
 283                 if (!ring->ready)
 284                         continue;
 285
 286                 r = radeon_ib_test(rdev, i, ring);
 287                 if (r) {
 288                         ring->ready = false;
 289
 290                         if (i == RADEON_RING_TYPE_GFX_INDEX) {
 291                                 /* oh, oh, that's really bad */
 292                                 DRM_ERROR("radeon: failed testing IB on GFX ring (%d).\n", r);
 293                                 rdev->accel_working = false;
 294                                 return r;
 295
 296                         } else {
 297                                 /* still not good, but we can live with it */
 298                                 DRM_ERROR("radeon: failed testing IB on ring %d (%d).\n", i, r);
 299                         }
 300                 }
 301         }
 302         return 0;
 303 }
 304
 305 #ifdef DUMBBELL_WIP
 306 /*
 307  * Rings
 308  * Most engines on the GPU are fed via ring buffers.  Ring
 309  * buffers are areas of GPU accessible memory that the host
 310  * writes commands into and the GPU reads commands out of.
 311  * There is a rptr (read pointer) that determines where the
 312  * GPU is currently reading, and a wptr (write pointer)
 313  * which determines where the host has written.  When the
 314  * pointers are equal, the ring is idle.  When the host
 315  * writes commands to the ring buffer, it increments the
 316  * wptr.  The GPU then starts fetching commands and executes
 317  * them until the pointers are equal again.
 318  */
 319 static int radeon_debugfs_ring_init(struct radeon_device *rdev, struct radeon_ring *ring);
 320 #endif /* DUMBBELL_WIP */
 321
 322 #if defined(DRM_DEBUG_CODE) && DRM_DEBUG_CODE != 0
 323 /**
 324  * radeon_ring_write - write a value to the ring
 325  *
 326  * @ring: radeon_ring structure holding ring information
 327  * @v: dword (dw) value to write
 328  *
 329  * Write a value to the requested ring buffer (all asics).
 330  */
 331 void radeon_ring_write(struct radeon_ring *ring, uint32_t v)
 332 {
 333 #if DRM_DEBUG_CODE
 334         if (ring->count_dw <= 0) {
 335                 DRM_ERROR("radeon: writing more dwords to the ring than expected!\n");
 336         }
 337 #endif
 338         ring->ring[ring->wptr++] = v;
 339         ring->wptr &= ring->ptr_mask;
 340         ring->count_dw--;
 341         ring->ring_free_dw--;
 342 }
 343 #endif
 344
 345 /**
 346  * radeon_ring_supports_scratch_reg - check if the ring supports
 347  * writing to scratch registers
 348  *
 349  * @rdev: radeon_device pointer
 350  * @ring: radeon_ring structure holding ring information
 351  *
 352  * Check if a specific ring supports writing to scratch registers (all asics).
 353  * Returns true if the ring supports writing to scratch regs, false if not.
 354  */
 355 bool radeon_ring_supports_scratch_reg(struct radeon_device *rdev,
 356                                       struct radeon_ring *ring)
 357 {
 358         switch (ring->idx) {
 359         case RADEON_RING_TYPE_GFX_INDEX:
 360         case CAYMAN_RING_TYPE_CP1_INDEX:
 361         case CAYMAN_RING_TYPE_CP2_INDEX:
 362                 return true;
 363         default:
 364                 return false;
 365         }
 366 }
 367
 368 /**
 369  * radeon_ring_free_size - update the free size
 370  *
 371  * @rdev: radeon_device pointer
 372  * @ring: radeon_ring structure holding ring information
 373  *
 374  * Update the free dw slots in the ring buffer (all asics).
 375  */
 376 void radeon_ring_free_size(struct radeon_device *rdev, struct radeon_ring *ring)
 377 {
 378         u32 rptr;
 379
 380         if (rdev->wb.enabled && ring != &rdev->ring[R600_RING_TYPE_UVD_INDEX])
 381                 rptr = le32_to_cpu(rdev->wb.wb[ring->rptr_offs/4]);
 382         else
 383                 rptr = RREG32(ring->rptr_reg);
 384         ring->rptr = (rptr & ring->ptr_reg_mask) >> ring->ptr_reg_shift;
 385         /* This works because ring_size is a power of 2 */
 386         ring->ring_free_dw = (ring->rptr + (ring->ring_size / 4));
 387         ring->ring_free_dw -= ring->wptr;
 388         ring->ring_free_dw &= ring->ptr_mask;
 389         if (!ring->ring_free_dw) {
 390                 ring->ring_free_dw = ring->ring_size / 4;
 391         }
 392 }
 393
 394 /**
 395  * radeon_ring_alloc - allocate space on the ring buffer
 396  *
 397  * @rdev: radeon_device pointer
 398  * @ring: radeon_ring structure holding ring information
 399  * @ndw: number of dwords to allocate in the ring buffer
 400  *
 401  * Allocate @ndw dwords in the ring buffer (all asics).
 402  * Returns 0 on success, error on failure.
 403  */
 404 int radeon_ring_alloc(struct radeon_device *rdev, struct radeon_ring *ring, unsigned ndw)
 405 {
 406         int r;
 407
 408         /* make sure we aren't trying to allocate more space than there is on the ring */
 409         if (ndw > (ring->ring_size / 4))
 410                 return -ENOMEM;
 411         /* Align requested size with padding so unlock_commit can
 412          * pad safely */
 413         radeon_ring_free_size(rdev, ring);
 414         if (ring->ring_free_dw == (ring->ring_size / 4)) {
 415                 /* This is an empty ring update lockup info to avoid
 416                  * false positive.
 417                  */
 418                 radeon_ring_lockup_update(ring);
 419         }
 420         ndw = (ndw + ring->align_mask) & ~ring->align_mask;
 421         while (ndw > (ring->ring_free_dw - 1)) {
 422                 radeon_ring_free_size(rdev, ring);
 423                 if (ndw < ring->ring_free_dw) {
 424                         break;
 425                 }
 426                 r = radeon_fence_wait_next_locked(rdev, ring->idx);
 427                 if (r)
 428                         return r;
 429         }
 430         ring->count_dw = ndw;
 431         ring->wptr_old = ring->wptr;
 432         return 0;
 433 }
 434
 435 /**
 436  * radeon_ring_lock - lock the ring and allocate space on it
 437  *
 438  * @rdev: radeon_device pointer
 439  * @ring: radeon_ring structure holding ring information
 440  * @ndw: number of dwords to allocate in the ring buffer
 441  *
 442  * Lock the ring and allocate @ndw dwords in the ring buffer
 443  * (all asics).
 444  * Returns 0 on success, error on failure.
 445  */
 446 int radeon_ring_lock(struct radeon_device *rdev, struct radeon_ring *ring, unsigned ndw)
 447 {
 448         int r;
 449
 450         lockmgr(&rdev->ring_lock, LK_EXCLUSIVE);
 451         r = radeon_ring_alloc(rdev, ring, ndw);
 452         if (r) {
 453                 lockmgr(&rdev->ring_lock, LK_RELEASE);
 454                 return r;
 455         }
 456         return 0;
 457 }
 458
 459 /**
 460  * radeon_ring_commit - tell the GPU to execute the new
 461  * commands on the ring buffer
 462  *
 463  * @rdev: radeon_device pointer
 464  * @ring: radeon_ring structure holding ring information
 465  *
 466  * Update the wptr (write pointer) to tell the GPU to
 467  * execute new commands on the ring buffer (all asics).
 468  */
 469 void radeon_ring_commit(struct radeon_device *rdev, struct radeon_ring *ring)
 470 {
 471         /* We pad to match fetch size */
 472         while (ring->wptr & ring->align_mask) {
 473                 radeon_ring_write(ring, ring->nop);
 474         }
 475         DRM_MEMORYBARRIER();
 476         WREG32(ring->wptr_reg, (ring->wptr << ring->ptr_reg_shift) & ring->ptr_reg_mask);
 477         (void)RREG32(ring->wptr_reg);
 478 }
 479
 480 /**
 481  * radeon_ring_unlock_commit - tell the GPU to execute the new
 482  * commands on the ring buffer and unlock it
 483  *
 484  * @rdev: radeon_device pointer
 485  * @ring: radeon_ring structure holding ring information
 486  *
 487  * Call radeon_ring_commit() then unlock the ring (all asics).
 488  */
 489 void radeon_ring_unlock_commit(struct radeon_device *rdev, struct radeon_ring *ring)
 490 {
 491         radeon_ring_commit(rdev, ring);
 492         lockmgr(&rdev->ring_lock, LK_RELEASE);
 493 }
 494
 495 /**
 496  * radeon_ring_undo - reset the wptr
 497  *
 498  * @ring: radeon_ring structure holding ring information
 499  *
 500  * Reset the driver's copy of the wptr (all asics).
 501  */
 502 void radeon_ring_undo(struct radeon_ring *ring)
 503 {
 504         ring->wptr = ring->wptr_old;
 505 }
 506
 507 /**
 508  * radeon_ring_unlock_undo - reset the wptr and unlock the ring
 509  *
 510  * @ring: radeon_ring structure holding ring information
 511  *
 512  * Call radeon_ring_undo() then unlock the ring (all asics).
 513  */
 514 void radeon_ring_unlock_undo(struct radeon_device *rdev, struct radeon_ring *ring)
 515 {
 516         radeon_ring_undo(ring);
 517         lockmgr(&rdev->ring_lock, LK_RELEASE);
 518 }
 519
 520 /**
 521  * radeon_ring_force_activity - add some nop packets to the ring
 522  *
 523  * @rdev: radeon_device pointer
 524  * @ring: radeon_ring structure holding ring information
 525  *
 526  * Add some nop packets to the ring to force activity (all asics).
 527  * Used for lockup detection to see if the rptr is advancing.
 528  */
 529 void radeon_ring_force_activity(struct radeon_device *rdev, struct radeon_ring *ring)
 530 {
 531         int r;
 532
 533         radeon_ring_free_size(rdev, ring);
 534         if (ring->rptr == ring->wptr) {
 535                 r = radeon_ring_alloc(rdev, ring, 1);
 536                 if (!r) {
 537                         radeon_ring_write(ring, ring->nop);
 538                         radeon_ring_commit(rdev, ring);
 539                 }
 540         }
 541 }
 542
 543 /**
 544  * radeon_ring_lockup_update - update lockup variables
 545  *
 546  * @ring: radeon_ring structure holding ring information
 547  *
 548  * Update the last rptr value and timestamp (all asics).
 549  */
 550 void radeon_ring_lockup_update(struct radeon_ring *ring)
 551 {
 552         ring->last_rptr = ring->rptr;
 553         ring->last_activity = jiffies;
 554 }
 555
 556 /**
 557  * radeon_ring_test_lockup() - check if ring is lockedup by recording information
 558  * @rdev:       radeon device structure
 559  * @ring:       radeon_ring structure holding ring information
 560  *
 561  * We don't need to initialize the lockup tracking information as we will either
 562  * have CP rptr to a different value of jiffies wrap around which will force
 563  * initialization of the lockup tracking informations.
 564  *
 565  * A possible false positivie is if we get call after while and last_cp_rptr ==
 566  * the current CP rptr, even if it's unlikely it might happen. To avoid this
 567  * if the elapsed time since last call is bigger than 2 second than we return
 568  * false and update the tracking information. Due to this the caller must call
 569  * radeon_ring_test_lockup several time in less than 2sec for lockup to be reported
 570  * the fencing code should be cautious about that.
 571  *
 572  * Caller should write to the ring to force CP to do something so we don't get
 573  * false positive when CP is just gived nothing to do.
 574  *
 575  **/
 576 bool radeon_ring_test_lockup(struct radeon_device *rdev, struct radeon_ring *ring)
 577 {
 578         unsigned long cjiffies, elapsed;
 579         uint32_t rptr;
 580
 581         cjiffies = jiffies;
 582         if (!time_after(cjiffies, ring->last_activity)) {
 583                 /* likely a wrap around */
 584                 radeon_ring_lockup_update(ring);
 585                 return false;
 586         }
 587         rptr = RREG32(ring->rptr_reg);
 588         ring->rptr = (rptr & ring->ptr_reg_mask) >> ring->ptr_reg_shift;
 589         if (ring->rptr != ring->last_rptr) {
 590                 /* CP is still working no lockup */
 591                 radeon_ring_lockup_update(ring);
 592                 return false;
 593         }
 594         elapsed = jiffies_to_msecs(cjiffies - ring->last_activity);
 595         if (radeon_lockup_timeout && elapsed >= radeon_lockup_timeout) {
 596                 dev_err(rdev->dev, "GPU lockup CP stall for more than %lumsec\n", elapsed);
 597                 return true;
 598         }
 599         /* give a chance to the GPU ... */
 600         return false;
 601 }
 602
 603 /**
 604  * radeon_ring_backup - Back up the content of a ring
 605  *
 606  * @rdev: radeon_device pointer
 607  * @ring: the ring we want to back up
 608  *
 609  * Saves all unprocessed commits from a ring, returns the number of dwords saved.
 610  */
 611 unsigned radeon_ring_backup(struct radeon_device *rdev, struct radeon_ring *ring,
 612                             uint32_t **data)
 613 {
 614         unsigned size, ptr, i;
 615
 616         /* just in case lock the ring */
 617         lockmgr(&rdev->ring_lock, LK_EXCLUSIVE);
 618         *data = NULL;
 619
 620         if (ring->ring_obj == NULL) {
 621                 lockmgr(&rdev->ring_lock, LK_RELEASE);
 622                 return 0;
 623         }
 624
 625         /* it doesn't make sense to save anything if all fences are signaled */
 626         if (!radeon_fence_count_emitted(rdev, ring->idx)) {
 627                 lockmgr(&rdev->ring_lock, LK_RELEASE);
 628                 return 0;
 629         }
 630
 631         /* calculate the number of dw on the ring */
 632         if (ring->rptr_save_reg)
 633                 ptr = RREG32(ring->rptr_save_reg);
 634         else if (rdev->wb.enabled)
 635                 ptr = le32_to_cpu(*ring->next_rptr_cpu_addr);
 636         else {
 637                 /* no way to read back the next rptr */
 638                 lockmgr(&rdev->ring_lock, LK_RELEASE);
 639                 return 0;
 640         }
 641
 642         size = ring->wptr + (ring->ring_size / 4);
 643         size -= ptr;
 644         size &= ring->ptr_mask;
 645         if (size == 0) {
 646                 lockmgr(&rdev->ring_lock, LK_RELEASE);
 647                 return 0;
 648         }
 649
 650         /* and then save the content of the ring */
 651         *data = kmalloc(size * sizeof(uint32_t), M_DRM, M_WAITOK);
 652         if (!*data) {
 653                 lockmgr(&rdev->ring_lock, LK_RELEASE);
 654                 return 0;
 655         }
 656         for (i = 0; i < size; ++i) {
 657                 (*data)[i] = ring->ring[ptr++];
 658                 ptr &= ring->ptr_mask;
 659         }
 660
 661         lockmgr(&rdev->ring_lock, LK_RELEASE);
 662         return size;
 663 }
 664
 665 /**
 666  * radeon_ring_restore - append saved commands to the ring again
 667  *
 668  * @rdev: radeon_device pointer
 669  * @ring: ring to append commands to
 670  * @size: number of dwords we want to write
 671  * @data: saved commands
 672  *
 673  * Allocates space on the ring and restore the previously saved commands.
 674  */
 675 int radeon_ring_restore(struct radeon_device *rdev, struct radeon_ring *ring,
 676                         unsigned size, uint32_t *data)
 677 {
 678         int i, r;
 679
 680         if (!size || !data)
 681                 return 0;
 682
 683         /* restore the saved ring content */
 684         r = radeon_ring_lock(rdev, ring, size);
 685         if (r)
 686                 return r;
 687
 688         for (i = 0; i < size; ++i) {
 689                 radeon_ring_write(ring, data[i]);
 690         }
 691
 692         radeon_ring_unlock_commit(rdev, ring);
 693         drm_free(data, M_DRM);
 694         return 0;
 695 }
 696
 697 /**
 698  * radeon_ring_init - init driver ring struct.
 699  *
 700  * @rdev: radeon_device pointer
 701  * @ring: radeon_ring structure holding ring information
 702  * @ring_size: size of the ring
 703  * @rptr_offs: offset of the rptr writeback location in the WB buffer
 704  * @rptr_reg: MMIO offset of the rptr register
 705  * @wptr_reg: MMIO offset of the wptr register
 706  * @ptr_reg_shift: bit offset of the rptr/wptr values
 707  * @ptr_reg_mask: bit mask of the rptr/wptr values
 708  * @nop: nop packet for this ring
 709  *
 710  * Initialize the driver information for the selected ring (all asics).
 711  * Returns 0 on success, error on failure.
 712  */
 713 int radeon_ring_init(struct radeon_device *rdev, struct radeon_ring *ring, unsigned ring_size,
 714                      unsigned rptr_offs, unsigned rptr_reg, unsigned wptr_reg,
 715                      u32 ptr_reg_shift, u32 ptr_reg_mask, u32 nop)
 716 {
 717         int r;
 718         void *ring_ptr;
 719
 720         ring->ring_size = ring_size;
 721         ring->rptr_offs = rptr_offs;
 722         ring->rptr_reg = rptr_reg;
 723         ring->wptr_reg = wptr_reg;
 724         ring->ptr_reg_shift = ptr_reg_shift;
 725         ring->ptr_reg_mask = ptr_reg_mask;
 726         ring->nop = nop;
 727         /* Allocate ring buffer */
 728         if (ring->ring_obj == NULL) {
 729                 r = radeon_bo_create(rdev, ring->ring_size, PAGE_SIZE, true,
 730                                      RADEON_GEM_DOMAIN_GTT,
 731                                      NULL, &ring->ring_obj);
 732                 if (r) {
 733                         dev_err(rdev->dev, "(%d) ring create failed\n", r);
 734                         return r;
 735                 }
 736                 r = radeon_bo_reserve(ring->ring_obj, false);
 737                 if (unlikely(r != 0)) {
 738                         radeon_bo_unref(&ring->ring_obj);
 739                         return r;
 740                 }
 741                 r = radeon_bo_pin(ring->ring_obj, RADEON_GEM_DOMAIN_GTT,
 742                                         &ring->gpu_addr);
 743                 if (r) {
 744                         radeon_bo_unreserve(ring->ring_obj);
 745                         radeon_bo_unref(&ring->ring_obj);
 746                         dev_err(rdev->dev, "(%d) ring pin failed\n", r);
 747                         return r;
 748                 }
 749                 ring_ptr = &ring->ring;
 750                 r = radeon_bo_kmap(ring->ring_obj,
 751                                        ring_ptr);
 752                 radeon_bo_unreserve(ring->ring_obj);
 753                 if (r) {
 754                         dev_err(rdev->dev, "(%d) ring map failed\n", r);
 755                         radeon_bo_unref(&ring->ring_obj);
 756                         return r;
 757                 }
 758         }
 759         ring->ptr_mask = (ring->ring_size / 4) - 1;
 760         ring->ring_free_dw = ring->ring_size / 4;
 761         if (rdev->wb.enabled) {
 762                 u32 index = RADEON_WB_RING0_NEXT_RPTR + (ring->idx * 4);
 763                 ring->next_rptr_gpu_addr = rdev->wb.gpu_addr + index;
 764                 ring->next_rptr_cpu_addr = &rdev->wb.wb[index/4];
 765         }
 766 #ifdef DUMBBELL_WIP
 767         if (radeon_debugfs_ring_init(rdev, ring)) {
 768                 DRM_ERROR("Failed to register debugfs file for rings !\n");
 769         }
 770 #endif /* DUMBBELL_WIP */
 771         radeon_ring_lockup_update(ring);
 772         return 0;
 773 }
 774
 775 /**
 776  * radeon_ring_fini - tear down the driver ring struct.
 777  *
 778  * @rdev: radeon_device pointer
 779  * @ring: radeon_ring structure holding ring information
 780  *
 781  * Tear down the driver information for the selected ring (all asics).
 782  */
 783 void radeon_ring_fini(struct radeon_device *rdev, struct radeon_ring *ring)
 784 {
 785         int r;
 786         struct radeon_bo *ring_obj;
 787
 788         lockmgr(&rdev->ring_lock, LK_EXCLUSIVE);
 789         ring_obj = ring->ring_obj;
 790         ring->ready = false;
 791         ring->ring = NULL;
 792         ring->ring_obj = NULL;
 793         lockmgr(&rdev->ring_lock, LK_RELEASE);
 794
 795         if (ring_obj) {
 796                 r = radeon_bo_reserve(ring_obj, false);
 797                 if (likely(r == 0)) {
 798                         radeon_bo_kunmap(ring_obj);
 799                         radeon_bo_unpin(ring_obj);
 800                         radeon_bo_unreserve(ring_obj);
 801                 }
 802                 radeon_bo_unref(&ring_obj);
 803         }
 804 }
 805
 806 /*
 807  * Debugfs info
 808  */
 809 #if defined(CONFIG_DEBUG_FS)
 810
 811 static int radeon_debugfs_ring_info(struct seq_file *m, void *data)
 812 {
 813         struct drm_info_node *node = (struct drm_info_node *) m->private;
 814         struct drm_device *dev = node->minor->dev;
 815         struct radeon_device *rdev = dev->dev_private;
 816         int ridx = *(int*)node->info_ent->data;
 817         struct radeon_ring *ring = &rdev->ring[ridx];
 818         unsigned count, i, j;
 819         u32 tmp;
 820
 821         radeon_ring_free_size(rdev, ring);
 822         count = (ring->ring_size / 4) - ring->ring_free_dw;
 823         tmp = RREG32(ring->wptr_reg) >> ring->ptr_reg_shift;
 824         seq_printf(m, "wptr(0x%04x): 0x%08x [%5d]\n", ring->wptr_reg, tmp, tmp);
 825         tmp = RREG32(ring->rptr_reg) >> ring->ptr_reg_shift;
 826         seq_printf(m, "rptr(0x%04x): 0x%08x [%5d]\n", ring->rptr_reg, tmp, tmp);
 827         if (ring->rptr_save_reg) {
 828                 seq_printf(m, "rptr next(0x%04x): 0x%08x\n", ring->rptr_save_reg,
 829                            RREG32(ring->rptr_save_reg));
 830         }
 831         seq_printf(m, "driver's copy of the wptr: 0x%08x [%5d]\n", ring->wptr, ring->wptr);
 832         seq_printf(m, "driver's copy of the rptr: 0x%08x [%5d]\n", ring->rptr, ring->rptr);
 833         seq_printf(m, "last semaphore signal addr : 0x%016llx\n", ring->last_semaphore_signal_addr);
 834         seq_printf(m, "last semaphore wait addr   : 0x%016llx\n", ring->last_semaphore_wait_addr);
 835         seq_printf(m, "%u free dwords in ring\n", ring->ring_free_dw);
 836         seq_printf(m, "%u dwords in ring\n", count);
 837         /* print 8 dw before current rptr as often it's the last executed
 838          * packet that is the root issue
 839          */
 840         i = (ring->rptr + ring->ptr_mask + 1 - 32) & ring->ptr_mask;
 841         for (j = 0; j <= (count + 32); j++) {
 842                 seq_printf(m, "r[%5d]=0x%08x\n", i, ring->ring[i]);
 843                 i = (i + 1) & ring->ptr_mask;
 844         }
 845         return 0;
 846 }
 847
 848 static int radeon_gfx_index = RADEON_RING_TYPE_GFX_INDEX;
 849 static int cayman_cp1_index = CAYMAN_RING_TYPE_CP1_INDEX;
 850 static int cayman_cp2_index = CAYMAN_RING_TYPE_CP2_INDEX;
 851 static int radeon_dma1_index = R600_RING_TYPE_DMA_INDEX;
 852 static int radeon_dma2_index = CAYMAN_RING_TYPE_DMA1_INDEX;
 853 static int r600_uvd_index = R600_RING_TYPE_UVD_INDEX;
 854
 855 static struct drm_info_list radeon_debugfs_ring_info_list[] = {
 856         {"radeon_ring_gfx", radeon_debugfs_ring_info, 0, &radeon_gfx_index},
 857         {"radeon_ring_cp1", radeon_debugfs_ring_info, 0, &cayman_cp1_index},
 858         {"radeon_ring_cp2", radeon_debugfs_ring_info, 0, &cayman_cp2_index},
 859         {"radeon_ring_dma1", radeon_debugfs_ring_info, 0, &radeon_dma1_index},
 860         {"radeon_ring_dma2", radeon_debugfs_ring_info, 0, &radeon_dma2_index},
 861         {"radeon_ring_uvd", radeon_debugfs_ring_info, 0, &r600_uvd_index},
 862 };
 863
 864 static int radeon_debugfs_sa_info(struct seq_file *m, void *data)
 865 {
 866         struct drm_info_node *node = (struct drm_info_node *) m->private;
 867         struct drm_device *dev = node->minor->dev;
 868         struct radeon_device *rdev = dev->dev_private;
 869
 870         radeon_sa_bo_dump_debug_info(&rdev->ring_tmp_bo, m);
 871
 872         return 0;
 873
 874 }
 875
 876 static struct drm_info_list radeon_debugfs_sa_list[] = {
 877         {"radeon_sa_info", &radeon_debugfs_sa_info, 0, NULL},
 878 };
 879
 880 #endif
 881
 882 #ifdef DUMBBELL_WIP
 883 static int radeon_debugfs_ring_init(struct radeon_device *rdev, struct radeon_ring *ring)
 884 {
 885 #if defined(CONFIG_DEBUG_FS)
 886         unsigned i;
 887         for (i = 0; i < ARRAY_SIZE(radeon_debugfs_ring_info_list); ++i) {
 888                 struct drm_info_list *info = &radeon_debugfs_ring_info_list[i];
 889                 int ridx = *(int*)radeon_debugfs_ring_info_list[i].data;
 890                 unsigned r;
 891
 892                 if (&rdev->ring[ridx] != ring)
 893                         continue;
 894
 895                 r = radeon_debugfs_add_files(rdev, info, 1);
 896                 if (r)
 897                         return r;
 898         }
 899 #endif
 900         return 0;
 901 }
 902
 903 static int radeon_debugfs_sa_init(struct radeon_device *rdev)
 904 {
 905 #if defined(CONFIG_DEBUG_FS)
 906         return radeon_debugfs_add_files(rdev, radeon_debugfs_sa_list, 1);
 907 #else
 908         return 0;
 909 #endif
 910 }
 911 #endif /* DUMBBELL_WIP */