sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 /*
  68  * NOTE:
  69  *
  70  * MSI-X MUST NOT be enabled on 82574:
  71  *   <<82574 specification update>> errata #15
  72  */
  73
  74 #include "opt_ifpoll.h"
  75 #include "opt_rss.h"
  76 #include "opt_emx.h"
  77
  78 #include <sys/param.h>
  79 #include <sys/bus.h>
  80 #include <sys/endian.h>
  81 #include <sys/interrupt.h>
  82 #include <sys/kernel.h>
  83 #include <sys/ktr.h>
  84 #include <sys/malloc.h>
  85 #include <sys/mbuf.h>
  86 #include <sys/proc.h>
  87 #include <sys/rman.h>
  88 #include <sys/serialize.h>
  89 #include <sys/serialize2.h>
  90 #include <sys/socket.h>
  91 #include <sys/sockio.h>
  92 #include <sys/sysctl.h>
  93 #include <sys/systm.h>
  94
  95 #include <net/bpf.h>
  96 #include <net/ethernet.h>
  97 #include <net/if.h>
  98 #include <net/if_arp.h>
  99 #include <net/if_dl.h>
 100 #include <net/if_media.h>
 101 #include <net/ifq_var.h>
 102 #include <net/toeplitz.h>
 103 #include <net/toeplitz2.h>
 104 #include <net/vlan/if_vlan_var.h>
 105 #include <net/vlan/if_vlan_ether.h>
 106 #include <net/if_poll.h>
 107
 108 #include <netinet/in_systm.h>
 109 #include <netinet/in.h>
 110 #include <netinet/ip.h>
 111 #include <netinet/tcp.h>
 112 #include <netinet/udp.h>
 113
 114 #include <bus/pci/pcivar.h>
 115 #include <bus/pci/pcireg.h>
 116
 117 #include <dev/netif/ig_hal/e1000_api.h>
 118 #include <dev/netif/ig_hal/e1000_82571.h>
 119 #include <dev/netif/emx/if_emx.h>
 120
 121 #ifdef EMX_RSS_DEBUG
 122 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 123 do { \
 124         if (sc->rss_debug >= lvl) \
 125                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 126 } while (0)
 127 #else   /* !EMX_RSS_DEBUG */
 128 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 129 #endif  /* EMX_RSS_DEBUG */
 130
 131 #define EMX_NAME        "Intel(R) PRO/1000 "
 132
 133 #define EMX_DEVICE(id)  \
 134         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 135 #define EMX_DEVICE_NULL { 0, 0, NULL }
 136
 137 static const struct emx_device {
 138         uint16_t        vid;
 139         uint16_t        did;
 140         const char      *desc;
 141 } emx_devices[] = {
 142         EMX_DEVICE(82571EB_COPPER),
 143         EMX_DEVICE(82571EB_FIBER),
 144         EMX_DEVICE(82571EB_SERDES),
 145         EMX_DEVICE(82571EB_SERDES_DUAL),
 146         EMX_DEVICE(82571EB_SERDES_QUAD),
 147         EMX_DEVICE(82571EB_QUAD_COPPER),
 148         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 149         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 150         EMX_DEVICE(82571EB_QUAD_FIBER),
 151         EMX_DEVICE(82571PT_QUAD_COPPER),
 152
 153         EMX_DEVICE(82572EI_COPPER),
 154         EMX_DEVICE(82572EI_FIBER),
 155         EMX_DEVICE(82572EI_SERDES),
 156         EMX_DEVICE(82572EI),
 157
 158         EMX_DEVICE(82573E),
 159         EMX_DEVICE(82573E_IAMT),
 160         EMX_DEVICE(82573L),
 161
 162         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 163         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 164         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 165         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 166
 167         EMX_DEVICE(82574L),
 168         EMX_DEVICE(82574LA),
 169
 170         /* required last entry */
 171         EMX_DEVICE_NULL
 172 };
 173
 174 static int      emx_probe(device_t);
 175 static int      emx_attach(device_t);
 176 static int      emx_detach(device_t);
 177 static int      emx_shutdown(device_t);
 178 static int      emx_suspend(device_t);
 179 static int      emx_resume(device_t);
 180
 181 static void     emx_init(void *);
 182 static void     emx_stop(struct emx_softc *);
 183 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 184 static void     emx_start(struct ifnet *);
 185 #ifdef IFPOLL_ENABLE
 186 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
 187 #endif
 188 static void     emx_watchdog(struct ifnet *);
 189 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 190 static int      emx_media_change(struct ifnet *);
 191 static void     emx_timer(void *);
 192 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 193 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 194 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 195 #ifdef INVARIANTS
 196 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 197                     boolean_t);
 198 #endif
 199
 200 static void     emx_intr(void *);
 201 static void     emx_rxeof(struct emx_softc *, int, int);
 202 static void     emx_txeof(struct emx_softc *);
 203 static void     emx_tx_collect(struct emx_softc *);
 204 static void     emx_tx_purge(struct emx_softc *);
 205 static void     emx_enable_intr(struct emx_softc *);
 206 static void     emx_disable_intr(struct emx_softc *);
 207
 208 static int      emx_dma_alloc(struct emx_softc *);
 209 static void     emx_dma_free(struct emx_softc *);
 210 static void     emx_init_tx_ring(struct emx_softc *);
 211 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 212 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 213 static int      emx_create_tx_ring(struct emx_softc *);
 214 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 215 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 216 static void     emx_destroy_rx_ring(struct emx_softc *,
 217                     struct emx_rxdata *, int);
 218 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 219 static int      emx_encap(struct emx_softc *, struct mbuf **);
 220 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 221 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 222                     uint32_t *, uint32_t *);
 223
 224 static int      emx_is_valid_eaddr(const uint8_t *);
 225 static int      emx_reset(struct emx_softc *);
 226 static void     emx_setup_ifp(struct emx_softc *);
 227 static void     emx_init_tx_unit(struct emx_softc *);
 228 static void     emx_init_rx_unit(struct emx_softc *);
 229 static void     emx_update_stats(struct emx_softc *);
 230 static void     emx_set_promisc(struct emx_softc *);
 231 static void     emx_disable_promisc(struct emx_softc *);
 232 static void     emx_set_multi(struct emx_softc *);
 233 static void     emx_update_link_status(struct emx_softc *);
 234 static void     emx_smartspeed(struct emx_softc *);
 235 static void     emx_set_itr(struct emx_softc *, uint32_t);
 236 static void     emx_disable_aspm(struct emx_softc *);
 237
 238 static void     emx_print_debug_info(struct emx_softc *);
 239 static void     emx_print_nvm_info(struct emx_softc *);
 240 static void     emx_print_hw_stats(struct emx_softc *);
 241
 242 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 243 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 244 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 245 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 246 static void     emx_add_sysctl(struct emx_softc *);
 247
 248 static void     emx_serialize_skipmain(struct emx_softc *);
 249 static void     emx_deserialize_skipmain(struct emx_softc *);
 250
 251 /* Management and WOL Support */
 252 static void     emx_get_mgmt(struct emx_softc *);
 253 static void     emx_rel_mgmt(struct emx_softc *);
 254 static void     emx_get_hw_control(struct emx_softc *);
 255 static void     emx_rel_hw_control(struct emx_softc *);
 256 static void     emx_enable_wol(device_t);
 257
 258 static device_method_t emx_methods[] = {
 259         /* Device interface */
 260         DEVMETHOD(device_probe,         emx_probe),
 261         DEVMETHOD(device_attach,        emx_attach),
 262         DEVMETHOD(device_detach,        emx_detach),
 263         DEVMETHOD(device_shutdown,      emx_shutdown),
 264         DEVMETHOD(device_suspend,       emx_suspend),
 265         DEVMETHOD(device_resume,        emx_resume),
 266         { 0, 0 }
 267 };
 268
 269 static driver_t emx_driver = {
 270         "emx",
 271         emx_methods,
 272         sizeof(struct emx_softc),
 273 };
 274
 275 static devclass_t emx_devclass;
 276
 277 DECLARE_DUMMY_MODULE(if_emx);
 278 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 279 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 280
 281 /*
 282  * Tunables
 283  */
 284 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 285 static int      emx_rxd = EMX_DEFAULT_RXD;
 286 static int      emx_txd = EMX_DEFAULT_TXD;
 287 static int      emx_smart_pwr_down = 0;
 288
 289 /* Controls whether promiscuous also shows bad packets */
 290 static int      emx_debug_sbp = 0;
 291
 292 static int      emx_82573_workaround = 1;
 293 static int      emx_msi_enable = 1;
 294
 295 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 296 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 297 TUNABLE_INT("hw.emx.txd", &emx_txd);
 298 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 299 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 300 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 301 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 302
 303 /* Global used in WOL setup with multiport cards */
 304 static int      emx_global_quad_port_a = 0;
 305
 306 /* Set this to one to display debug statistics */
 307 static int      emx_display_debug_stats = 0;
 308
 309 #if !defined(KTR_IF_EMX)
 310 #define KTR_IF_EMX      KTR_ALL
 311 #endif
 312 KTR_INFO_MASTER(if_emx);
 313 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
 314 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
 315 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
 316 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
 317 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
 318 #define logif(name)     KTR_LOG(if_emx_ ## name)
 319
 320 static __inline void
 321 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 322 {
 323         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 324         /* DD bit must be cleared */
 325         rxd->rxd_staterr = 0;
 326 }
 327
 328 static __inline void
 329 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 330 {
 331         /* Ignore Checksum bit is set */
 332         if (staterr & E1000_RXD_STAT_IXSM)
 333                 return;
 334
 335         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 336             E1000_RXD_STAT_IPCS)
 337                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 338
 339         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 340             E1000_RXD_STAT_TCPCS) {
 341                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 342                                            CSUM_PSEUDO_HDR |
 343                                            CSUM_FRAG_NOT_CHECKED;
 344                 mp->m_pkthdr.csum_data = htons(0xffff);
 345         }
 346 }
 347
 348 static __inline struct pktinfo *
 349 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 350             uint32_t mrq, uint32_t hash, uint32_t staterr)
 351 {
 352         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 353         case EMX_RXDMRQ_IPV4_TCP:
 354                 pi->pi_netisr = NETISR_IP;
 355                 pi->pi_flags = 0;
 356                 pi->pi_l3proto = IPPROTO_TCP;
 357                 break;
 358
 359         case EMX_RXDMRQ_IPV6_TCP:
 360                 pi->pi_netisr = NETISR_IPV6;
 361                 pi->pi_flags = 0;
 362                 pi->pi_l3proto = IPPROTO_TCP;
 363                 break;
 364
 365         case EMX_RXDMRQ_IPV4:
 366                 if (staterr & E1000_RXD_STAT_IXSM)
 367                         return NULL;
 368
 369                 if ((staterr &
 370                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 371                     E1000_RXD_STAT_TCPCS) {
 372                         pi->pi_netisr = NETISR_IP;
 373                         pi->pi_flags = 0;
 374                         pi->pi_l3proto = IPPROTO_UDP;
 375                         break;
 376                 }
 377                 /* FALL THROUGH */
 378         default:
 379                 return NULL;
 380         }
 381
 382         m->m_flags |= M_HASH;
 383         m->m_pkthdr.hash = toeplitz_hash(hash);
 384         return pi;
 385 }
 386
 387 static int
 388 emx_probe(device_t dev)
 389 {
 390         const struct emx_device *d;
 391         uint16_t vid, did;
 392
 393         vid = pci_get_vendor(dev);
 394         did = pci_get_device(dev);
 395
 396         for (d = emx_devices; d->desc != NULL; ++d) {
 397                 if (vid == d->vid && did == d->did) {
 398                         device_set_desc(dev, d->desc);
 399                         device_set_async_attach(dev, TRUE);
 400                         return 0;
 401                 }
 402         }
 403         return ENXIO;
 404 }
 405
 406 static int
 407 emx_attach(device_t dev)
 408 {
 409         struct emx_softc *sc = device_get_softc(dev);
 410         struct ifnet *ifp = &sc->arpcom.ac_if;
 411         int error = 0, i, throttle;
 412         u_int intr_flags;
 413         uint16_t eeprom_data, device_id, apme_mask;
 414
 415         lwkt_serialize_init(&sc->main_serialize);
 416         lwkt_serialize_init(&sc->tx_serialize);
 417         for (i = 0; i < EMX_NRX_RING; ++i)
 418                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 419
 420         i = 0;
 421         sc->serializes[i++] = &sc->main_serialize;
 422         sc->serializes[i++] = &sc->tx_serialize;
 423         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 424         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 425         KKASSERT(i == EMX_NSERIALIZE);
 426
 427         callout_init_mp(&sc->timer);
 428
 429         sc->dev = sc->osdep.dev = dev;
 430
 431         /*
 432          * Determine hardware and mac type
 433          */
 434         sc->hw.vendor_id = pci_get_vendor(dev);
 435         sc->hw.device_id = pci_get_device(dev);
 436         sc->hw.revision_id = pci_get_revid(dev);
 437         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 438         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 439
 440         if (e1000_set_mac_type(&sc->hw))
 441                 return ENXIO;
 442
 443         /* Enable bus mastering */
 444         pci_enable_busmaster(dev);
 445
 446         /*
 447          * Allocate IO memory
 448          */
 449         sc->memory_rid = EMX_BAR_MEM;
 450         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 451                                             &sc->memory_rid, RF_ACTIVE);
 452         if (sc->memory == NULL) {
 453                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 454                 error = ENXIO;
 455                 goto fail;
 456         }
 457         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 458         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 459
 460         /* XXX This is quite goofy, it is not actually used */
 461         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 462
 463         /*
 464          * Allocate interrupt
 465          */
 466         sc->intr_type = pci_alloc_1intr(dev, emx_msi_enable,
 467             &sc->intr_rid, &intr_flags);
 468
 469         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 470             intr_flags);
 471         if (sc->intr_res == NULL) {
 472                 device_printf(dev, "Unable to allocate bus resource: "
 473                     "interrupt\n");
 474                 error = ENXIO;
 475                 goto fail;
 476         }
 477
 478         /* Save PCI command register for Shared Code */
 479         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 480         sc->hw.back = &sc->osdep;
 481
 482         /* Do Shared Code initialization */
 483         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 484                 device_printf(dev, "Setup of Shared code failed\n");
 485                 error = ENXIO;
 486                 goto fail;
 487         }
 488         e1000_get_bus_info(&sc->hw);
 489
 490         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 491         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 492         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 493
 494         /*
 495          * Interrupt throttle rate
 496          */
 497         throttle = device_getenv_int(dev, "int_throttle_ceil",
 498             emx_int_throttle_ceil);
 499         if (throttle == 0) {
 500                 sc->int_throttle_ceil = 0;
 501         } else {
 502                 if (throttle < 0)
 503                         throttle = EMX_DEFAULT_ITR;
 504
 505                 /* Recalculate the tunable value to get the exact frequency. */
 506                 throttle = 1000000000 / 256 / throttle;
 507
 508                 /* Upper 16bits of ITR is reserved and should be zero */
 509                 if (throttle & 0xffff0000)
 510                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 511
 512                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 513         }
 514
 515         e1000_init_script_state_82541(&sc->hw, TRUE);
 516         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 517
 518         /* Copper options */
 519         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 520                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 521                 sc->hw.phy.disable_polarity_correction = FALSE;
 522                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 523         }
 524
 525         /* Set the frame limits assuming standard ethernet sized frames. */
 526         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 527         sc->min_frame_size = ETHER_MIN_LEN;
 528
 529         /* This controls when hardware reports transmit completion status. */
 530         sc->hw.mac.report_tx_early = 1;
 531
 532         /* Calculate # of RX rings */
 533         if (ncpus > 1)
 534                 sc->rx_ring_cnt = EMX_NRX_RING;
 535         else
 536                 sc->rx_ring_cnt = 1;
 537         sc->rx_ring_inuse = sc->rx_ring_cnt;
 538
 539         /* Allocate RX/TX rings' busdma(9) stuffs */
 540         error = emx_dma_alloc(sc);
 541         if (error)
 542                 goto fail;
 543
 544         /* Allocate multicast array memory. */
 545         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 546             M_DEVBUF, M_WAITOK);
 547
 548         /* Indicate SOL/IDER usage */
 549         if (e1000_check_reset_block(&sc->hw)) {
 550                 device_printf(dev,
 551                     "PHY reset is blocked due to SOL/IDER session.\n");
 552         }
 553
 554         /*
 555          * Start from a known state, this is important in reading the
 556          * nvm and mac from that.
 557          */
 558         e1000_reset_hw(&sc->hw);
 559
 560         /* Make sure we have a good EEPROM before we read from it */
 561         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 562                 /*
 563                  * Some PCI-E parts fail the first check due to
 564                  * the link being in sleep state, call it again,
 565                  * if it fails a second time its a real issue.
 566                  */
 567                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 568                         device_printf(dev,
 569                             "The EEPROM Checksum Is Not Valid\n");
 570                         error = EIO;
 571                         goto fail;
 572                 }
 573         }
 574
 575         /* Copy the permanent MAC address out of the EEPROM */
 576         if (e1000_read_mac_addr(&sc->hw) < 0) {
 577                 device_printf(dev, "EEPROM read error while reading MAC"
 578                     " address\n");
 579                 error = EIO;
 580                 goto fail;
 581         }
 582         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 583                 device_printf(dev, "Invalid MAC address\n");
 584                 error = EIO;
 585                 goto fail;
 586         }
 587
 588         /* Determine if we have to control management hardware */
 589         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 590
 591         /*
 592          * Setup Wake-on-Lan
 593          */
 594         apme_mask = EMX_EEPROM_APME;
 595         eeprom_data = 0;
 596         switch (sc->hw.mac.type) {
 597         case e1000_82573:
 598                 sc->has_amt = 1;
 599                 /* FALL THROUGH */
 600
 601         case e1000_82571:
 602         case e1000_82572:
 603         case e1000_80003es2lan:
 604                 if (sc->hw.bus.func == 1) {
 605                         e1000_read_nvm(&sc->hw,
 606                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 607                 } else {
 608                         e1000_read_nvm(&sc->hw,
 609                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 610                 }
 611                 break;
 612
 613         default:
 614                 e1000_read_nvm(&sc->hw,
 615                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 616                 break;
 617         }
 618         if (eeprom_data & apme_mask)
 619                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 620
 621         /*
 622          * We have the eeprom settings, now apply the special cases
 623          * where the eeprom may be wrong or the board won't support
 624          * wake on lan on a particular port
 625          */
 626         device_id = pci_get_device(dev);
 627         switch (device_id) {
 628         case E1000_DEV_ID_82571EB_FIBER:
 629                 /*
 630                  * Wake events only supported on port A for dual fiber
 631                  * regardless of eeprom setting
 632                  */
 633                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 634                     E1000_STATUS_FUNC_1)
 635                         sc->wol = 0;
 636                 break;
 637
 638         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 639         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 640         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 641                 /* if quad port sc, disable WoL on all but port A */
 642                 if (emx_global_quad_port_a != 0)
 643                         sc->wol = 0;
 644                 /* Reset for multiple quad port adapters */
 645                 if (++emx_global_quad_port_a == 4)
 646                         emx_global_quad_port_a = 0;
 647                 break;
 648         }
 649
 650         /* XXX disable wol */
 651         sc->wol = 0;
 652
 653         /* Setup OS specific network interface */
 654         emx_setup_ifp(sc);
 655
 656         /* Add sysctl tree, must after em_setup_ifp() */
 657         emx_add_sysctl(sc);
 658
 659         /* Reset the hardware */
 660         error = emx_reset(sc);
 661         if (error) {
 662                 device_printf(dev, "Unable to reset the hardware\n");
 663                 goto fail;
 664         }
 665
 666         /* Initialize statistics */
 667         emx_update_stats(sc);
 668
 669         sc->hw.mac.get_link_status = 1;
 670         emx_update_link_status(sc);
 671
 672         sc->spare_tx_desc = EMX_TX_SPARE;
 673
 674         /*
 675          * Keep following relationship between spare_tx_desc, oact_tx_desc
 676          * and tx_int_nsegs:
 677          * (spare_tx_desc + EMX_TX_RESERVED) <=
 678          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 679          */
 680         sc->oact_tx_desc = sc->num_tx_desc / 8;
 681         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 682                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 683         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 684                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 685
 686         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 687         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 688                 sc->tx_int_nsegs = sc->oact_tx_desc;
 689
 690         /* Non-AMT based hardware can now take control from firmware */
 691         if (sc->has_manage && !sc->has_amt)
 692                 emx_get_hw_control(sc);
 693
 694         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 695                                &sc->intr_tag, &sc->main_serialize);
 696         if (error) {
 697                 device_printf(dev, "Failed to register interrupt handler");
 698                 ether_ifdetach(&sc->arpcom.ac_if);
 699                 goto fail;
 700         }
 701
 702         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
 703         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 704         return (0);
 705 fail:
 706         emx_detach(dev);
 707         return (error);
 708 }
 709
 710 static int
 711 emx_detach(device_t dev)
 712 {
 713         struct emx_softc *sc = device_get_softc(dev);
 714
 715         if (device_is_attached(dev)) {
 716                 struct ifnet *ifp = &sc->arpcom.ac_if;
 717
 718                 ifnet_serialize_all(ifp);
 719
 720                 emx_stop(sc);
 721
 722                 e1000_phy_hw_reset(&sc->hw);
 723
 724                 emx_rel_mgmt(sc);
 725                 emx_rel_hw_control(sc);
 726
 727                 if (sc->wol) {
 728                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 729                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 730                         emx_enable_wol(dev);
 731                 }
 732
 733                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 734
 735                 ifnet_deserialize_all(ifp);
 736
 737                 ether_ifdetach(ifp);
 738         } else {
 739                 emx_rel_hw_control(sc);
 740         }
 741         bus_generic_detach(dev);
 742
 743         if (sc->intr_res != NULL) {
 744                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 745                                      sc->intr_res);
 746         }
 747
 748         if (sc->intr_type == PCI_INTR_TYPE_MSI)
 749                 pci_release_msi(dev);
 750
 751         if (sc->memory != NULL) {
 752                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 753                                      sc->memory);
 754         }
 755
 756         emx_dma_free(sc);
 757
 758         /* Free sysctl tree */
 759         if (sc->sysctl_tree != NULL)
 760                 sysctl_ctx_free(&sc->sysctl_ctx);
 761
 762         return (0);
 763 }
 764
 765 static int
 766 emx_shutdown(device_t dev)
 767 {
 768         return emx_suspend(dev);
 769 }
 770
 771 static int
 772 emx_suspend(device_t dev)
 773 {
 774         struct emx_softc *sc = device_get_softc(dev);
 775         struct ifnet *ifp = &sc->arpcom.ac_if;
 776
 777         ifnet_serialize_all(ifp);
 778
 779         emx_stop(sc);
 780
 781         emx_rel_mgmt(sc);
 782         emx_rel_hw_control(sc);
 783
 784         if (sc->wol) {
 785                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 786                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 787                 emx_enable_wol(dev);
 788         }
 789
 790         ifnet_deserialize_all(ifp);
 791
 792         return bus_generic_suspend(dev);
 793 }
 794
 795 static int
 796 emx_resume(device_t dev)
 797 {
 798         struct emx_softc *sc = device_get_softc(dev);
 799         struct ifnet *ifp = &sc->arpcom.ac_if;
 800
 801         ifnet_serialize_all(ifp);
 802
 803         emx_init(sc);
 804         emx_get_mgmt(sc);
 805         if_devstart(ifp);
 806
 807         ifnet_deserialize_all(ifp);
 808
 809         return bus_generic_resume(dev);
 810 }
 811
 812 static void
 813 emx_start(struct ifnet *ifp)
 814 {
 815         struct emx_softc *sc = ifp->if_softc;
 816         struct mbuf *m_head;
 817
 818         ASSERT_SERIALIZED(&sc->tx_serialize);
 819
 820         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 821                 return;
 822
 823         if (!sc->link_active) {
 824                 ifq_purge(&ifp->if_snd);
 825                 return;
 826         }
 827
 828         while (!ifq_is_empty(&ifp->if_snd)) {
 829                 /* Now do we at least have a minimal? */
 830                 if (EMX_IS_OACTIVE(sc)) {
 831                         emx_tx_collect(sc);
 832                         if (EMX_IS_OACTIVE(sc)) {
 833                                 ifp->if_flags |= IFF_OACTIVE;
 834                                 sc->no_tx_desc_avail1++;
 835                                 break;
 836                         }
 837                 }
 838
 839                 logif(pkt_txqueue);
 840                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 841                 if (m_head == NULL)
 842                         break;
 843
 844                 if (emx_encap(sc, &m_head)) {
 845                         ifp->if_oerrors++;
 846                         emx_tx_collect(sc);
 847                         continue;
 848                 }
 849
 850                 /* Send a copy of the frame to the BPF listener */
 851                 ETHER_BPF_MTAP(ifp, m_head);
 852
 853                 /* Set timeout in case hardware has problems transmitting. */
 854                 ifp->if_timer = EMX_TX_TIMEOUT;
 855         }
 856 }
 857
 858 static int
 859 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 860 {
 861         struct emx_softc *sc = ifp->if_softc;
 862         struct ifreq *ifr = (struct ifreq *)data;
 863         uint16_t eeprom_data = 0;
 864         int max_frame_size, mask, reinit;
 865         int error = 0;
 866
 867         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 868
 869         switch (command) {
 870         case SIOCSIFMTU:
 871                 switch (sc->hw.mac.type) {
 872                 case e1000_82573:
 873                         /*
 874                          * 82573 only supports jumbo frames
 875                          * if ASPM is disabled.
 876                          */
 877                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 878                                        &eeprom_data);
 879                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 880                                 max_frame_size = ETHER_MAX_LEN;
 881                                 break;
 882                         }
 883                         /* FALL THROUGH */
 884
 885                 /* Limit Jumbo Frame size */
 886                 case e1000_82571:
 887                 case e1000_82572:
 888                 case e1000_82574:
 889                 case e1000_80003es2lan:
 890                         max_frame_size = 9234;
 891                         break;
 892
 893                 default:
 894                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 895                         break;
 896                 }
 897                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 898                     ETHER_CRC_LEN) {
 899                         error = EINVAL;
 900                         break;
 901                 }
 902
 903                 ifp->if_mtu = ifr->ifr_mtu;
 904                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 905                                      ETHER_CRC_LEN;
 906
 907                 if (ifp->if_flags & IFF_RUNNING)
 908                         emx_init(sc);
 909                 break;
 910
 911         case SIOCSIFFLAGS:
 912                 if (ifp->if_flags & IFF_UP) {
 913                         if ((ifp->if_flags & IFF_RUNNING)) {
 914                                 if ((ifp->if_flags ^ sc->if_flags) &
 915                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 916                                         emx_disable_promisc(sc);
 917                                         emx_set_promisc(sc);
 918                                 }
 919                         } else {
 920                                 emx_init(sc);
 921                         }
 922                 } else if (ifp->if_flags & IFF_RUNNING) {
 923                         emx_stop(sc);
 924                 }
 925                 sc->if_flags = ifp->if_flags;
 926                 break;
 927
 928         case SIOCADDMULTI:
 929         case SIOCDELMULTI:
 930                 if (ifp->if_flags & IFF_RUNNING) {
 931                         emx_disable_intr(sc);
 932                         emx_set_multi(sc);
 933 #ifdef IFPOLL_ENABLE
 934                         if (!(ifp->if_flags & IFF_NPOLLING))
 935 #endif
 936                                 emx_enable_intr(sc);
 937                 }
 938                 break;
 939
 940         case SIOCSIFMEDIA:
 941                 /* Check SOL/IDER usage */
 942                 if (e1000_check_reset_block(&sc->hw)) {
 943                         device_printf(sc->dev, "Media change is"
 944                             " blocked due to SOL/IDER session.\n");
 945                         break;
 946                 }
 947                 /* FALL THROUGH */
 948
 949         case SIOCGIFMEDIA:
 950                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 951                 break;
 952
 953         case SIOCSIFCAP:
 954                 reinit = 0;
 955                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 956                 if (mask & IFCAP_HWCSUM) {
 957                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 958                         reinit = 1;
 959                 }
 960                 if (mask & IFCAP_VLAN_HWTAGGING) {
 961                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 962                         reinit = 1;
 963                 }
 964                 if (mask & IFCAP_RSS) {
 965                         ifp->if_capenable ^= IFCAP_RSS;
 966                         reinit = 1;
 967                 }
 968                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 969                         emx_init(sc);
 970                 break;
 971
 972         default:
 973                 error = ether_ioctl(ifp, command, data);
 974                 break;
 975         }
 976         return (error);
 977 }
 978
 979 static void
 980 emx_watchdog(struct ifnet *ifp)
 981 {
 982         struct emx_softc *sc = ifp->if_softc;
 983
 984         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 985
 986         /*
 987          * The timer is set to 5 every time start queues a packet.
 988          * Then txeof keeps resetting it as long as it cleans at
 989          * least one descriptor.
 990          * Finally, anytime all descriptors are clean the timer is
 991          * set to 0.
 992          */
 993
 994         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
 995             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
 996                 /*
 997                  * If we reach here, all TX jobs are completed and
 998                  * the TX engine should have been idled for some time.
 999                  * We don't need to call if_devstart() here.
1000                  */
1001                 ifp->if_flags &= ~IFF_OACTIVE;
1002                 ifp->if_timer = 0;
1003                 return;
1004         }
1005
1006         /*
1007          * If we are in this routine because of pause frames, then
1008          * don't reset the hardware.
1009          */
1010         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1011                 ifp->if_timer = EMX_TX_TIMEOUT;
1012                 return;
1013         }
1014
1015         if (e1000_check_for_link(&sc->hw) == 0)
1016                 if_printf(ifp, "watchdog timeout -- resetting\n");
1017
1018         ifp->if_oerrors++;
1019         sc->watchdog_events++;
1020
1021         emx_init(sc);
1022
1023         if (!ifq_is_empty(&ifp->if_snd))
1024                 if_devstart(ifp);
1025 }
1026
1027 static void
1028 emx_init(void *xsc)
1029 {
1030         struct emx_softc *sc = xsc;
1031         struct ifnet *ifp = &sc->arpcom.ac_if;
1032         device_t dev = sc->dev;
1033         uint32_t pba;
1034         int i;
1035
1036         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1037
1038         emx_stop(sc);
1039
1040         /*
1041          * Packet Buffer Allocation (PBA)
1042          * Writing PBA sets the receive portion of the buffer
1043          * the remainder is used for the transmit buffer.
1044          */
1045         switch (sc->hw.mac.type) {
1046         /* Total Packet Buffer on these is 48K */
1047         case e1000_82571:
1048         case e1000_82572:
1049         case e1000_80003es2lan:
1050                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1051                 break;
1052
1053         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1054                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1055                 break;
1056
1057         case e1000_82574:
1058                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1059                 break;
1060
1061         default:
1062                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1063                 if (sc->max_frame_size > 8192)
1064                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1065                 else
1066                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1067         }
1068         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1069
1070         /* Get the latest mac address, User can use a LAA */
1071         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1072
1073         /* Put the address into the Receive Address Array */
1074         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1075
1076         /*
1077          * With the 82571 sc, RAR[0] may be overwritten
1078          * when the other port is reset, we make a duplicate
1079          * in RAR[14] for that eventuality, this assures
1080          * the interface continues to function.
1081          */
1082         if (sc->hw.mac.type == e1000_82571) {
1083                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1084                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1085                     E1000_RAR_ENTRIES - 1);
1086         }
1087
1088         /* Initialize the hardware */
1089         if (emx_reset(sc)) {
1090                 device_printf(dev, "Unable to reset the hardware\n");
1091                 /* XXX emx_stop()? */
1092                 return;
1093         }
1094         emx_update_link_status(sc);
1095
1096         /* Setup VLAN support, basic and offload if available */
1097         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1098
1099         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1100                 uint32_t ctrl;
1101
1102                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1103                 ctrl |= E1000_CTRL_VME;
1104                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1105         }
1106
1107         /* Set hardware offload abilities */
1108         if (ifp->if_capenable & IFCAP_TXCSUM)
1109                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1110         else
1111                 ifp->if_hwassist = 0;
1112
1113         /* Configure for OS presence */
1114         emx_get_mgmt(sc);
1115
1116         /* Prepare transmit descriptors and buffers */
1117         emx_init_tx_ring(sc);
1118         emx_init_tx_unit(sc);
1119
1120         /* Setup Multicast table */
1121         emx_set_multi(sc);
1122
1123         /*
1124          * Adjust # of RX ring to be used based on IFCAP_RSS
1125          */
1126         if (ifp->if_capenable & IFCAP_RSS)
1127                 sc->rx_ring_inuse = sc->rx_ring_cnt;
1128         else
1129                 sc->rx_ring_inuse = 1;
1130
1131         /* Prepare receive descriptors and buffers */
1132         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1133                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1134                         device_printf(dev,
1135                             "Could not setup receive structures\n");
1136                         emx_stop(sc);
1137                         return;
1138                 }
1139         }
1140         emx_init_rx_unit(sc);
1141
1142         /* Don't lose promiscuous settings */
1143         emx_set_promisc(sc);
1144
1145         ifp->if_flags |= IFF_RUNNING;
1146         ifp->if_flags &= ~IFF_OACTIVE;
1147
1148         callout_reset(&sc->timer, hz, emx_timer, sc);
1149         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1150
1151         /* MSI/X configuration for 82574 */
1152         if (sc->hw.mac.type == e1000_82574) {
1153                 int tmp;
1154
1155                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1156                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1157                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1158                 /*
1159                  * XXX MSIX
1160                  * Set the IVAR - interrupt vector routing.
1161                  * Each nibble represents a vector, high bit
1162                  * is enable, other 3 bits are the MSIX table
1163                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1164                  * Link (other) to 2, hence the magic number.
1165                  */
1166                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1167         }
1168
1169 #ifdef IFPOLL_ENABLE
1170         /*
1171          * Only enable interrupts if we are not polling, make sure
1172          * they are off otherwise.
1173          */
1174         if (ifp->if_flags & IFF_NPOLLING)
1175                 emx_disable_intr(sc);
1176         else
1177 #endif /* IFPOLL_ENABLE */
1178                 emx_enable_intr(sc);
1179
1180         /* AMT based hardware can now take control from firmware */
1181         if (sc->has_manage && sc->has_amt)
1182                 emx_get_hw_control(sc);
1183
1184         /* Don't reset the phy next time init gets called */
1185         sc->hw.phy.reset_disable = TRUE;
1186 }
1187
1188 static void
1189 emx_intr(void *xsc)
1190 {
1191         struct emx_softc *sc = xsc;
1192         struct ifnet *ifp = &sc->arpcom.ac_if;
1193         uint32_t reg_icr;
1194
1195         logif(intr_beg);
1196         ASSERT_SERIALIZED(&sc->main_serialize);
1197
1198         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1199
1200         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1201                 logif(intr_end);
1202                 return;
1203         }
1204
1205         /*
1206          * XXX: some laptops trigger several spurious interrupts
1207          * on emx(4) when in the resume cycle. The ICR register
1208          * reports all-ones value in this case. Processing such
1209          * interrupts would lead to a freeze. I don't know why.
1210          */
1211         if (reg_icr == 0xffffffff) {
1212                 logif(intr_end);
1213                 return;
1214         }
1215
1216         if (ifp->if_flags & IFF_RUNNING) {
1217                 if (reg_icr &
1218                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1219                         int i;
1220
1221                         for (i = 0; i < sc->rx_ring_inuse; ++i) {
1222                                 lwkt_serialize_enter(
1223                                 &sc->rx_data[i].rx_serialize);
1224                                 emx_rxeof(sc, i, -1);
1225                                 lwkt_serialize_exit(
1226                                 &sc->rx_data[i].rx_serialize);
1227                         }
1228                 }
1229                 if (reg_icr & E1000_ICR_TXDW) {
1230                         lwkt_serialize_enter(&sc->tx_serialize);
1231                         emx_txeof(sc);
1232                         if (!ifq_is_empty(&ifp->if_snd))
1233                                 if_devstart(ifp);
1234                         lwkt_serialize_exit(&sc->tx_serialize);
1235                 }
1236         }
1237
1238         /* Link status change */
1239         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1240                 emx_serialize_skipmain(sc);
1241
1242                 callout_stop(&sc->timer);
1243                 sc->hw.mac.get_link_status = 1;
1244                 emx_update_link_status(sc);
1245
1246                 /* Deal with TX cruft when link lost */
1247                 emx_tx_purge(sc);
1248
1249                 callout_reset(&sc->timer, hz, emx_timer, sc);
1250
1251                 emx_deserialize_skipmain(sc);
1252         }
1253
1254         if (reg_icr & E1000_ICR_RXO)
1255                 sc->rx_overruns++;
1256
1257         logif(intr_end);
1258 }
1259
1260 static void
1261 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1262 {
1263         struct emx_softc *sc = ifp->if_softc;
1264
1265         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1266
1267         emx_update_link_status(sc);
1268
1269         ifmr->ifm_status = IFM_AVALID;
1270         ifmr->ifm_active = IFM_ETHER;
1271
1272         if (!sc->link_active)
1273                 return;
1274
1275         ifmr->ifm_status |= IFM_ACTIVE;
1276
1277         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1278             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1279                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1280         } else {
1281                 switch (sc->link_speed) {
1282                 case 10:
1283                         ifmr->ifm_active |= IFM_10_T;
1284                         break;
1285                 case 100:
1286                         ifmr->ifm_active |= IFM_100_TX;
1287                         break;
1288
1289                 case 1000:
1290                         ifmr->ifm_active |= IFM_1000_T;
1291                         break;
1292                 }
1293                 if (sc->link_duplex == FULL_DUPLEX)
1294                         ifmr->ifm_active |= IFM_FDX;
1295                 else
1296                         ifmr->ifm_active |= IFM_HDX;
1297         }
1298 }
1299
1300 static int
1301 emx_media_change(struct ifnet *ifp)
1302 {
1303         struct emx_softc *sc = ifp->if_softc;
1304         struct ifmedia *ifm = &sc->media;
1305
1306         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1307
1308         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1309                 return (EINVAL);
1310
1311         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1312         case IFM_AUTO:
1313                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1314                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1315                 break;
1316
1317         case IFM_1000_LX:
1318         case IFM_1000_SX:
1319         case IFM_1000_T:
1320                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1321                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1322                 break;
1323
1324         case IFM_100_TX:
1325                 sc->hw.mac.autoneg = FALSE;
1326                 sc->hw.phy.autoneg_advertised = 0;
1327                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1328                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1329                 else
1330                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1331                 break;
1332
1333         case IFM_10_T:
1334                 sc->hw.mac.autoneg = FALSE;
1335                 sc->hw.phy.autoneg_advertised = 0;
1336                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1337                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1338                 else
1339                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1340                 break;
1341
1342         default:
1343                 if_printf(ifp, "Unsupported media type\n");
1344                 break;
1345         }
1346
1347         /*
1348          * As the speed/duplex settings my have changed we need to
1349          * reset the PHY.
1350          */
1351         sc->hw.phy.reset_disable = FALSE;
1352
1353         emx_init(sc);
1354
1355         return (0);
1356 }
1357
1358 static int
1359 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1360 {
1361         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1362         bus_dmamap_t map;
1363         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1364         struct e1000_tx_desc *ctxd = NULL;
1365         struct mbuf *m_head = *m_headp;
1366         uint32_t txd_upper, txd_lower, cmd = 0;
1367         int maxsegs, nsegs, i, j, first, last = 0, error;
1368
1369         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1370             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1371                 /*
1372                  * Make sure that ethernet header and ip.ip_hl are in
1373                  * contiguous memory, since if TXCSUM is enabled, later
1374                  * TX context descriptor's setup need to access ip.ip_hl.
1375                  */
1376                 error = emx_txcsum_pullup(sc, m_headp);
1377                 if (error) {
1378                         KKASSERT(*m_headp == NULL);
1379                         return error;
1380                 }
1381                 m_head = *m_headp;
1382         }
1383
1384         txd_upper = txd_lower = 0;
1385
1386         /*
1387          * Capture the first descriptor index, this descriptor
1388          * will have the index of the EOP which is the only one
1389          * that now gets a DONE bit writeback.
1390          */
1391         first = sc->next_avail_tx_desc;
1392         tx_buffer = &sc->tx_buf[first];
1393         tx_buffer_mapped = tx_buffer;
1394         map = tx_buffer->map;
1395
1396         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1397         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1398         if (maxsegs > EMX_MAX_SCATTER)
1399                 maxsegs = EMX_MAX_SCATTER;
1400
1401         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1402                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1403         if (error) {
1404                 if (error == ENOBUFS)
1405                         sc->mbuf_alloc_failed++;
1406                 else
1407                         sc->no_tx_dma_setup++;
1408
1409                 m_freem(*m_headp);
1410                 *m_headp = NULL;
1411                 return error;
1412         }
1413         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1414
1415         m_head = *m_headp;
1416         sc->tx_nsegs += nsegs;
1417
1418         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1419                 /* TX csum offloading will consume one TX desc */
1420                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1421         }
1422         i = sc->next_avail_tx_desc;
1423
1424         /* Set up our transmit descriptors */
1425         for (j = 0; j < nsegs; j++) {
1426                 tx_buffer = &sc->tx_buf[i];
1427                 ctxd = &sc->tx_desc_base[i];
1428
1429                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1430                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1431                                            txd_lower | segs[j].ds_len);
1432                 ctxd->upper.data = htole32(txd_upper);
1433
1434                 last = i;
1435                 if (++i == sc->num_tx_desc)
1436                         i = 0;
1437         }
1438
1439         sc->next_avail_tx_desc = i;
1440
1441         KKASSERT(sc->num_tx_desc_avail > nsegs);
1442         sc->num_tx_desc_avail -= nsegs;
1443
1444         /* Handle VLAN tag */
1445         if (m_head->m_flags & M_VLANTAG) {
1446                 /* Set the vlan id. */
1447                 ctxd->upper.fields.special =
1448                     htole16(m_head->m_pkthdr.ether_vlantag);
1449
1450                 /* Tell hardware to add tag */
1451                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1452         }
1453
1454         tx_buffer->m_head = m_head;
1455         tx_buffer_mapped->map = tx_buffer->map;
1456         tx_buffer->map = map;
1457
1458         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1459                 sc->tx_nsegs = 0;
1460
1461                 /*
1462                  * Report Status (RS) is turned on
1463                  * every tx_int_nsegs descriptors.
1464                  */
1465                 cmd = E1000_TXD_CMD_RS;
1466
1467                 /*
1468                  * Keep track of the descriptor, which will
1469                  * be written back by hardware.
1470                  */
1471                 sc->tx_dd[sc->tx_dd_tail] = last;
1472                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1473                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1474         }
1475
1476         /*
1477          * Last Descriptor of Packet needs End Of Packet (EOP)
1478          */
1479         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1480
1481         /*
1482          * Advance the Transmit Descriptor Tail (TDT), this tells
1483          * the E1000 that this frame is available to transmit.
1484          */
1485         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1486
1487         return (0);
1488 }
1489
1490 static void
1491 emx_set_promisc(struct emx_softc *sc)
1492 {
1493         struct ifnet *ifp = &sc->arpcom.ac_if;
1494         uint32_t reg_rctl;
1495
1496         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1497
1498         if (ifp->if_flags & IFF_PROMISC) {
1499                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1500                 /* Turn this on if you want to see bad packets */
1501                 if (emx_debug_sbp)
1502                         reg_rctl |= E1000_RCTL_SBP;
1503                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1504         } else if (ifp->if_flags & IFF_ALLMULTI) {
1505                 reg_rctl |= E1000_RCTL_MPE;
1506                 reg_rctl &= ~E1000_RCTL_UPE;
1507                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1508         }
1509 }
1510
1511 static void
1512 emx_disable_promisc(struct emx_softc *sc)
1513 {
1514         uint32_t reg_rctl;
1515
1516         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1517
1518         reg_rctl &= ~E1000_RCTL_UPE;
1519         reg_rctl &= ~E1000_RCTL_MPE;
1520         reg_rctl &= ~E1000_RCTL_SBP;
1521         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1522 }
1523
1524 static void
1525 emx_set_multi(struct emx_softc *sc)
1526 {
1527         struct ifnet *ifp = &sc->arpcom.ac_if;
1528         struct ifmultiaddr *ifma;
1529         uint32_t reg_rctl = 0;
1530         uint8_t *mta;
1531         int mcnt = 0;
1532
1533         mta = sc->mta;
1534         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1535
1536         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1537                 if (ifma->ifma_addr->sa_family != AF_LINK)
1538                         continue;
1539
1540                 if (mcnt == EMX_MCAST_ADDR_MAX)
1541                         break;
1542
1543                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1544                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1545                 mcnt++;
1546         }
1547
1548         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1549                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1550                 reg_rctl |= E1000_RCTL_MPE;
1551                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1552         } else {
1553                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1554         }
1555 }
1556
1557 /*
1558  * This routine checks for link status and updates statistics.
1559  */
1560 static void
1561 emx_timer(void *xsc)
1562 {
1563         struct emx_softc *sc = xsc;
1564         struct ifnet *ifp = &sc->arpcom.ac_if;
1565
1566         ifnet_serialize_all(ifp);
1567
1568         emx_update_link_status(sc);
1569         emx_update_stats(sc);
1570
1571         /* Reset LAA into RAR[0] on 82571 */
1572         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1573                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1574
1575         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1576                 emx_print_hw_stats(sc);
1577
1578         emx_smartspeed(sc);
1579
1580         callout_reset(&sc->timer, hz, emx_timer, sc);
1581
1582         ifnet_deserialize_all(ifp);
1583 }
1584
1585 static void
1586 emx_update_link_status(struct emx_softc *sc)
1587 {
1588         struct e1000_hw *hw = &sc->hw;
1589         struct ifnet *ifp = &sc->arpcom.ac_if;
1590         device_t dev = sc->dev;
1591         uint32_t link_check = 0;
1592
1593         /* Get the cached link value or read phy for real */
1594         switch (hw->phy.media_type) {
1595         case e1000_media_type_copper:
1596                 if (hw->mac.get_link_status) {
1597                         /* Do the work to read phy */
1598                         e1000_check_for_link(hw);
1599                         link_check = !hw->mac.get_link_status;
1600                         if (link_check) /* ESB2 fix */
1601                                 e1000_cfg_on_link_up(hw);
1602                 } else {
1603                         link_check = TRUE;
1604                 }
1605                 break;
1606
1607         case e1000_media_type_fiber:
1608                 e1000_check_for_link(hw);
1609                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1610                 break;
1611
1612         case e1000_media_type_internal_serdes:
1613                 e1000_check_for_link(hw);
1614                 link_check = sc->hw.mac.serdes_has_link;
1615                 break;
1616
1617         case e1000_media_type_unknown:
1618         default:
1619                 break;
1620         }
1621
1622         /* Now check for a transition */
1623         if (link_check && sc->link_active == 0) {
1624                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1625                     &sc->link_duplex);
1626
1627                 /*
1628                  * Check if we should enable/disable SPEED_MODE bit on
1629                  * 82571EB/82572EI
1630                  */
1631                 if (sc->link_speed != SPEED_1000 &&
1632                     (hw->mac.type == e1000_82571 ||
1633                      hw->mac.type == e1000_82572)) {
1634                         int tarc0;
1635
1636                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1637                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1638                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1639                 }
1640                 if (bootverbose) {
1641                         device_printf(dev, "Link is up %d Mbps %s\n",
1642                             sc->link_speed,
1643                             ((sc->link_duplex == FULL_DUPLEX) ?
1644                             "Full Duplex" : "Half Duplex"));
1645                 }
1646                 sc->link_active = 1;
1647                 sc->smartspeed = 0;
1648                 ifp->if_baudrate = sc->link_speed * 1000000;
1649                 ifp->if_link_state = LINK_STATE_UP;
1650                 if_link_state_change(ifp);
1651         } else if (!link_check && sc->link_active == 1) {
1652                 ifp->if_baudrate = sc->link_speed = 0;
1653                 sc->link_duplex = 0;
1654                 if (bootverbose)
1655                         device_printf(dev, "Link is Down\n");
1656                 sc->link_active = 0;
1657 #if 0
1658                 /* Link down, disable watchdog */
1659                 if->if_timer = 0;
1660 #endif
1661                 ifp->if_link_state = LINK_STATE_DOWN;
1662                 if_link_state_change(ifp);
1663         }
1664 }
1665
1666 static void
1667 emx_stop(struct emx_softc *sc)
1668 {
1669         struct ifnet *ifp = &sc->arpcom.ac_if;
1670         int i;
1671
1672         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1673
1674         emx_disable_intr(sc);
1675
1676         callout_stop(&sc->timer);
1677
1678         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1679         ifp->if_timer = 0;
1680
1681         /*
1682          * Disable multiple receive queues.
1683          *
1684          * NOTE:
1685          * We should disable multiple receive queues before
1686          * resetting the hardware.
1687          */
1688         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1689
1690         e1000_reset_hw(&sc->hw);
1691         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1692
1693         for (i = 0; i < sc->num_tx_desc; i++) {
1694                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1695
1696                 if (tx_buffer->m_head != NULL) {
1697                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1698                         m_freem(tx_buffer->m_head);
1699                         tx_buffer->m_head = NULL;
1700                 }
1701         }
1702
1703         for (i = 0; i < sc->rx_ring_inuse; ++i)
1704                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1705
1706         sc->csum_flags = 0;
1707         sc->csum_ehlen = 0;
1708         sc->csum_iphlen = 0;
1709
1710         sc->tx_dd_head = 0;
1711         sc->tx_dd_tail = 0;
1712         sc->tx_nsegs = 0;
1713 }
1714
1715 static int
1716 emx_reset(struct emx_softc *sc)
1717 {
1718         device_t dev = sc->dev;
1719         uint16_t rx_buffer_size;
1720
1721         /* Set up smart power down as default off on newer adapters. */
1722         if (!emx_smart_pwr_down &&
1723             (sc->hw.mac.type == e1000_82571 ||
1724              sc->hw.mac.type == e1000_82572)) {
1725                 uint16_t phy_tmp = 0;
1726
1727                 /* Speed up time to link by disabling smart power down. */
1728                 e1000_read_phy_reg(&sc->hw,
1729                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1730                 phy_tmp &= ~IGP02E1000_PM_SPD;
1731                 e1000_write_phy_reg(&sc->hw,
1732                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1733         }
1734
1735         /*
1736          * These parameters control the automatic generation (Tx) and
1737          * response (Rx) to Ethernet PAUSE frames.
1738          * - High water mark should allow for at least two frames to be
1739          *   received after sending an XOFF.
1740          * - Low water mark works best when it is very near the high water mark.
1741          *   This allows the receiver to restart by sending XON when it has
1742          *   drained a bit. Here we use an arbitary value of 1500 which will
1743          *   restart after one full frame is pulled from the buffer. There
1744          *   could be several smaller frames in the buffer and if so they will
1745          *   not trigger the XON until their total number reduces the buffer
1746          *   by 1500.
1747          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1748          */
1749         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1750
1751         sc->hw.fc.high_water = rx_buffer_size -
1752                                roundup2(sc->max_frame_size, 1024);
1753         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1754
1755         if (sc->hw.mac.type == e1000_80003es2lan)
1756                 sc->hw.fc.pause_time = 0xFFFF;
1757         else
1758                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1759         sc->hw.fc.send_xon = TRUE;
1760         sc->hw.fc.requested_mode = e1000_fc_full;
1761
1762         /* Issue a global reset */
1763         e1000_reset_hw(&sc->hw);
1764         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1765         emx_disable_aspm(sc);
1766
1767         if (e1000_init_hw(&sc->hw) < 0) {
1768                 device_printf(dev, "Hardware Initialization Failed\n");
1769                 return (EIO);
1770         }
1771
1772         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1773         e1000_get_phy_info(&sc->hw);
1774         e1000_check_for_link(&sc->hw);
1775
1776         return (0);
1777 }
1778
1779 static void
1780 emx_setup_ifp(struct emx_softc *sc)
1781 {
1782         struct ifnet *ifp = &sc->arpcom.ac_if;
1783
1784         if_initname(ifp, device_get_name(sc->dev),
1785                     device_get_unit(sc->dev));
1786         ifp->if_softc = sc;
1787         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1788         ifp->if_init =  emx_init;
1789         ifp->if_ioctl = emx_ioctl;
1790         ifp->if_start = emx_start;
1791 #ifdef IFPOLL_ENABLE
1792         ifp->if_qpoll = emx_qpoll;
1793 #endif
1794         ifp->if_watchdog = emx_watchdog;
1795         ifp->if_serialize = emx_serialize;
1796         ifp->if_deserialize = emx_deserialize;
1797         ifp->if_tryserialize = emx_tryserialize;
1798 #ifdef INVARIANTS
1799         ifp->if_serialize_assert = emx_serialize_assert;
1800 #endif
1801         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1802         ifq_set_ready(&ifp->if_snd);
1803
1804         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1805
1806         ifp->if_capabilities = IFCAP_HWCSUM |
1807                                IFCAP_VLAN_HWTAGGING |
1808                                IFCAP_VLAN_MTU;
1809         if (sc->rx_ring_cnt > 1)
1810                 ifp->if_capabilities |= IFCAP_RSS;
1811         ifp->if_capenable = ifp->if_capabilities;
1812         ifp->if_hwassist = EMX_CSUM_FEATURES;
1813
1814         /*
1815          * Tell the upper layer(s) we support long frames.
1816          */
1817         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1818
1819         /*
1820          * Specify the media types supported by this sc and register
1821          * callbacks to update media and link information
1822          */
1823         ifmedia_init(&sc->media, IFM_IMASK,
1824                      emx_media_change, emx_media_status);
1825         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1826             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1827                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1828                             0, NULL);
1829                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1830         } else {
1831                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1832                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1833                             0, NULL);
1834                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1835                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1836                             0, NULL);
1837                 if (sc->hw.phy.type != e1000_phy_ife) {
1838                         ifmedia_add(&sc->media,
1839                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1840                         ifmedia_add(&sc->media,
1841                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1842                 }
1843         }
1844         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1845         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1846 }
1847
1848 /*
1849  * Workaround for SmartSpeed on 82541 and 82547 controllers
1850  */
1851 static void
1852 emx_smartspeed(struct emx_softc *sc)
1853 {
1854         uint16_t phy_tmp;
1855
1856         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1857             sc->hw.mac.autoneg == 0 ||
1858             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1859                 return;
1860
1861         if (sc->smartspeed == 0) {
1862                 /*
1863                  * If Master/Slave config fault is asserted twice,
1864                  * we assume back-to-back
1865                  */
1866                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1867                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1868                         return;
1869                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1870                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1871                         e1000_read_phy_reg(&sc->hw,
1872                             PHY_1000T_CTRL, &phy_tmp);
1873                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1874                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1875                                 e1000_write_phy_reg(&sc->hw,
1876                                     PHY_1000T_CTRL, phy_tmp);
1877                                 sc->smartspeed++;
1878                                 if (sc->hw.mac.autoneg &&
1879                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1880                                     !e1000_read_phy_reg(&sc->hw,
1881                                      PHY_CONTROL, &phy_tmp)) {
1882                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1883                                                    MII_CR_RESTART_AUTO_NEG;
1884                                         e1000_write_phy_reg(&sc->hw,
1885                                             PHY_CONTROL, phy_tmp);
1886                                 }
1887                         }
1888                 }
1889                 return;
1890         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1891                 /* If still no link, perhaps using 2/3 pair cable */
1892                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1893                 phy_tmp |= CR_1000T_MS_ENABLE;
1894                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1895                 if (sc->hw.mac.autoneg &&
1896                     !e1000_phy_setup_autoneg(&sc->hw) &&
1897                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1898                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1899                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1900                 }
1901         }
1902
1903         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1904         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1905                 sc->smartspeed = 0;
1906 }
1907
1908 static int
1909 emx_create_tx_ring(struct emx_softc *sc)
1910 {
1911         device_t dev = sc->dev;
1912         struct emx_txbuf *tx_buffer;
1913         int error, i, tsize, ntxd;
1914
1915         /*
1916          * Validate number of transmit descriptors.  It must not exceed
1917          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1918          */
1919         ntxd = device_getenv_int(dev, "txd", emx_txd);
1920         if ((ntxd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1921             ntxd > EMX_MAX_TXD || ntxd < EMX_MIN_TXD) {
1922                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1923                     EMX_DEFAULT_TXD, ntxd);
1924                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1925         } else {
1926                 sc->num_tx_desc = ntxd;
1927         }
1928
1929         /*
1930          * Allocate Transmit Descriptor ring
1931          */
1932         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1933                          EMX_DBA_ALIGN);
1934         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1935                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1936                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1937                                 &sc->tx_desc_paddr);
1938         if (sc->tx_desc_base == NULL) {
1939                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1940                 return ENOMEM;
1941         }
1942
1943         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1944                              M_DEVBUF, M_WAITOK | M_ZERO);
1945
1946         /*
1947          * Create DMA tags for tx buffers
1948          */
1949         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1950                         1, 0,                   /* alignment, bounds */
1951                         BUS_SPACE_MAXADDR,      /* lowaddr */
1952                         BUS_SPACE_MAXADDR,      /* highaddr */
1953                         NULL, NULL,             /* filter, filterarg */
1954                         EMX_TSO_SIZE,           /* maxsize */
1955                         EMX_MAX_SCATTER,        /* nsegments */
1956                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1957                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1958                         BUS_DMA_ONEBPAGE,       /* flags */
1959                         &sc->txtag);
1960         if (error) {
1961                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1962                 kfree(sc->tx_buf, M_DEVBUF);
1963                 sc->tx_buf = NULL;
1964                 return error;
1965         }
1966
1967         /*
1968          * Create DMA maps for tx buffers
1969          */
1970         for (i = 0; i < sc->num_tx_desc; i++) {
1971                 tx_buffer = &sc->tx_buf[i];
1972
1973                 error = bus_dmamap_create(sc->txtag,
1974                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1975                                           &tx_buffer->map);
1976                 if (error) {
1977                         device_printf(dev, "Unable to create TX DMA map\n");
1978                         emx_destroy_tx_ring(sc, i);
1979                         return error;
1980                 }
1981         }
1982         return (0);
1983 }
1984
1985 static void
1986 emx_init_tx_ring(struct emx_softc *sc)
1987 {
1988         /* Clear the old ring contents */
1989         bzero(sc->tx_desc_base,
1990               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1991
1992         /* Reset state */
1993         sc->next_avail_tx_desc = 0;
1994         sc->next_tx_to_clean = 0;
1995         sc->num_tx_desc_avail = sc->num_tx_desc;
1996 }
1997
1998 static void
1999 emx_init_tx_unit(struct emx_softc *sc)
2000 {
2001         uint32_t tctl, tarc, tipg = 0;
2002         uint64_t bus_addr;
2003
2004         /* Setup the Base and Length of the Tx Descriptor Ring */
2005         bus_addr = sc->tx_desc_paddr;
2006         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
2007             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2008         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2009             (uint32_t)(bus_addr >> 32));
2010         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2011             (uint32_t)bus_addr);
2012         /* Setup the HW Tx Head and Tail descriptor pointers */
2013         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2014         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2015
2016         /* Set the default values for the Tx Inter Packet Gap timer */
2017         switch (sc->hw.mac.type) {
2018         case e1000_80003es2lan:
2019                 tipg = DEFAULT_82543_TIPG_IPGR1;
2020                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2021                     E1000_TIPG_IPGR2_SHIFT;
2022                 break;
2023
2024         default:
2025                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2026                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2027                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2028                 else
2029                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2030                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2031                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2032                 break;
2033         }
2034
2035         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2036
2037         /* NOTE: 0 is not allowed for TIDV */
2038         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2039         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2040
2041         if (sc->hw.mac.type == e1000_82571 ||
2042             sc->hw.mac.type == e1000_82572) {
2043                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2044                 tarc |= EMX_TARC_SPEED_MODE;
2045                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2046         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2047                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2048                 tarc |= 1;
2049                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2050                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2051                 tarc |= 1;
2052                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2053         }
2054
2055         /* Program the Transmit Control Register */
2056         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2057         tctl &= ~E1000_TCTL_CT;
2058         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2059                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2060         tctl |= E1000_TCTL_MULR;
2061
2062         /* This write will effectively turn on the transmit unit. */
2063         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2064 }
2065
2066 static void
2067 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2068 {
2069         struct emx_txbuf *tx_buffer;
2070         int i;
2071
2072         /* Free Transmit Descriptor ring */
2073         if (sc->tx_desc_base) {
2074                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2075                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2076                                 sc->tx_desc_dmap);
2077                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2078
2079                 sc->tx_desc_base = NULL;
2080         }
2081
2082         if (sc->tx_buf == NULL)
2083                 return;
2084
2085         for (i = 0; i < ndesc; i++) {
2086                 tx_buffer = &sc->tx_buf[i];
2087
2088                 KKASSERT(tx_buffer->m_head == NULL);
2089                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2090         }
2091         bus_dma_tag_destroy(sc->txtag);
2092
2093         kfree(sc->tx_buf, M_DEVBUF);
2094         sc->tx_buf = NULL;
2095 }
2096
2097 /*
2098  * The offload context needs to be set when we transfer the first
2099  * packet of a particular protocol (TCP/UDP).  This routine has been
2100  * enhanced to deal with inserted VLAN headers.
2101  *
2102  * If the new packet's ether header length, ip header length and
2103  * csum offloading type are same as the previous packet, we should
2104  * avoid allocating a new csum context descriptor; mainly to take
2105  * advantage of the pipeline effect of the TX data read request.
2106  *
2107  * This function returns number of TX descrptors allocated for
2108  * csum context.
2109  */
2110 static int
2111 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2112            uint32_t *txd_upper, uint32_t *txd_lower)
2113 {
2114         struct e1000_context_desc *TXD;
2115         struct emx_txbuf *tx_buffer;
2116         struct ether_vlan_header *eh;
2117         struct ip *ip;
2118         int curr_txd, ehdrlen, csum_flags;
2119         uint32_t cmd, hdr_len, ip_hlen;
2120         uint16_t etype;
2121
2122         /*
2123          * Determine where frame payload starts.
2124          * Jump over vlan headers if already present,
2125          * helpful for QinQ too.
2126          */
2127         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2128                 ("emx_txcsum_pullup is not called (eh)?\n"));
2129         eh = mtod(mp, struct ether_vlan_header *);
2130         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2131                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2132                         ("emx_txcsum_pullup is not called (evh)?\n"));
2133                 etype = ntohs(eh->evl_proto);
2134                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2135         } else {
2136                 etype = ntohs(eh->evl_encap_proto);
2137                 ehdrlen = ETHER_HDR_LEN;
2138         }
2139
2140         /*
2141          * We only support TCP/UDP for IPv4 for the moment.
2142          * TODO: Support SCTP too when it hits the tree.
2143          */
2144         if (etype != ETHERTYPE_IP)
2145                 return 0;
2146
2147         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2148                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2149
2150         /* NOTE: We could only safely access ip.ip_vhl part */
2151         ip = (struct ip *)(mp->m_data + ehdrlen);
2152         ip_hlen = ip->ip_hl << 2;
2153
2154         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2155
2156         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2157             sc->csum_flags == csum_flags) {
2158                 /*
2159                  * Same csum offload context as the previous packets;
2160                  * just return.
2161                  */
2162                 *txd_upper = sc->csum_txd_upper;
2163                 *txd_lower = sc->csum_txd_lower;
2164                 return 0;
2165         }
2166
2167         /*
2168          * Setup a new csum offload context.
2169          */
2170
2171         curr_txd = sc->next_avail_tx_desc;
2172         tx_buffer = &sc->tx_buf[curr_txd];
2173         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2174
2175         cmd = 0;
2176
2177         /* Setup of IP header checksum. */
2178         if (csum_flags & CSUM_IP) {
2179                 /*
2180                  * Start offset for header checksum calculation.
2181                  * End offset for header checksum calculation.
2182                  * Offset of place to put the checksum.
2183                  */
2184                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2185                 TXD->lower_setup.ip_fields.ipcse =
2186                     htole16(ehdrlen + ip_hlen - 1);
2187                 TXD->lower_setup.ip_fields.ipcso =
2188                     ehdrlen + offsetof(struct ip, ip_sum);
2189                 cmd |= E1000_TXD_CMD_IP;
2190                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2191         }
2192         hdr_len = ehdrlen + ip_hlen;
2193
2194         if (csum_flags & CSUM_TCP) {
2195                 /*
2196                  * Start offset for payload checksum calculation.
2197                  * End offset for payload checksum calculation.
2198                  * Offset of place to put the checksum.
2199                  */
2200                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2201                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2202                 TXD->upper_setup.tcp_fields.tucso =
2203                     hdr_len + offsetof(struct tcphdr, th_sum);
2204                 cmd |= E1000_TXD_CMD_TCP;
2205                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2206         } else if (csum_flags & CSUM_UDP) {
2207                 /*
2208                  * Start offset for header checksum calculation.
2209                  * End offset for header checksum calculation.
2210                  * Offset of place to put the checksum.
2211                  */
2212                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2213                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2214                 TXD->upper_setup.tcp_fields.tucso =
2215                     hdr_len + offsetof(struct udphdr, uh_sum);
2216                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2217         }
2218
2219         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2220                      E1000_TXD_DTYP_D;          /* Data descr */
2221
2222         /* Save the information for this csum offloading context */
2223         sc->csum_ehlen = ehdrlen;
2224         sc->csum_iphlen = ip_hlen;
2225         sc->csum_flags = csum_flags;
2226         sc->csum_txd_upper = *txd_upper;
2227         sc->csum_txd_lower = *txd_lower;
2228
2229         TXD->tcp_seg_setup.data = htole32(0);
2230         TXD->cmd_and_length =
2231             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2232
2233         if (++curr_txd == sc->num_tx_desc)
2234                 curr_txd = 0;
2235
2236         KKASSERT(sc->num_tx_desc_avail > 0);
2237         sc->num_tx_desc_avail--;
2238
2239         sc->next_avail_tx_desc = curr_txd;
2240         return 1;
2241 }
2242
2243 static int
2244 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2245 {
2246         struct mbuf *m = *m0;
2247         struct ether_header *eh;
2248         int len;
2249
2250         sc->tx_csum_try_pullup++;
2251
2252         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2253
2254         if (__predict_false(!M_WRITABLE(m))) {
2255                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2256                         sc->tx_csum_drop1++;
2257                         m_freem(m);
2258                         *m0 = NULL;
2259                         return ENOBUFS;
2260                 }
2261                 eh = mtod(m, struct ether_header *);
2262
2263                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2264                         len += EVL_ENCAPLEN;
2265
2266                 if (m->m_len < len) {
2267                         sc->tx_csum_drop2++;
2268                         m_freem(m);
2269                         *m0 = NULL;
2270                         return ENOBUFS;
2271                 }
2272                 return 0;
2273         }
2274
2275         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2276                 sc->tx_csum_pullup1++;
2277                 m = m_pullup(m, ETHER_HDR_LEN);
2278                 if (m == NULL) {
2279                         sc->tx_csum_pullup1_failed++;
2280                         *m0 = NULL;
2281                         return ENOBUFS;
2282                 }
2283                 *m0 = m;
2284         }
2285         eh = mtod(m, struct ether_header *);
2286
2287         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2288                 len += EVL_ENCAPLEN;
2289
2290         if (m->m_len < len) {
2291                 sc->tx_csum_pullup2++;
2292                 m = m_pullup(m, len);
2293                 if (m == NULL) {
2294                         sc->tx_csum_pullup2_failed++;
2295                         *m0 = NULL;
2296                         return ENOBUFS;
2297                 }
2298                 *m0 = m;
2299         }
2300         return 0;
2301 }
2302
2303 static void
2304 emx_txeof(struct emx_softc *sc)
2305 {
2306         struct ifnet *ifp = &sc->arpcom.ac_if;
2307         struct emx_txbuf *tx_buffer;
2308         int first, num_avail;
2309
2310         if (sc->tx_dd_head == sc->tx_dd_tail)
2311                 return;
2312
2313         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2314                 return;
2315
2316         num_avail = sc->num_tx_desc_avail;
2317         first = sc->next_tx_to_clean;
2318
2319         while (sc->tx_dd_head != sc->tx_dd_tail) {
2320                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2321                 struct e1000_tx_desc *tx_desc;
2322
2323                 tx_desc = &sc->tx_desc_base[dd_idx];
2324                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2325                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2326
2327                         if (++dd_idx == sc->num_tx_desc)
2328                                 dd_idx = 0;
2329
2330                         while (first != dd_idx) {
2331                                 logif(pkt_txclean);
2332
2333                                 num_avail++;
2334
2335                                 tx_buffer = &sc->tx_buf[first];
2336                                 if (tx_buffer->m_head) {
2337                                         ifp->if_opackets++;
2338                                         bus_dmamap_unload(sc->txtag,
2339                                                           tx_buffer->map);
2340                                         m_freem(tx_buffer->m_head);
2341                                         tx_buffer->m_head = NULL;
2342                                 }
2343
2344                                 if (++first == sc->num_tx_desc)
2345                                         first = 0;
2346                         }
2347                 } else {
2348                         break;
2349                 }
2350         }
2351         sc->next_tx_to_clean = first;
2352         sc->num_tx_desc_avail = num_avail;
2353
2354         if (sc->tx_dd_head == sc->tx_dd_tail) {
2355                 sc->tx_dd_head = 0;
2356                 sc->tx_dd_tail = 0;
2357         }
2358
2359         if (!EMX_IS_OACTIVE(sc)) {
2360                 ifp->if_flags &= ~IFF_OACTIVE;
2361
2362                 /* All clean, turn off the timer */
2363                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2364                         ifp->if_timer = 0;
2365         }
2366 }
2367
2368 static void
2369 emx_tx_collect(struct emx_softc *sc)
2370 {
2371         struct ifnet *ifp = &sc->arpcom.ac_if;
2372         struct emx_txbuf *tx_buffer;
2373         int tdh, first, num_avail, dd_idx = -1;
2374
2375         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2376                 return;
2377
2378         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2379         if (tdh == sc->next_tx_to_clean)
2380                 return;
2381
2382         if (sc->tx_dd_head != sc->tx_dd_tail)
2383                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2384
2385         num_avail = sc->num_tx_desc_avail;
2386         first = sc->next_tx_to_clean;
2387
2388         while (first != tdh) {
2389                 logif(pkt_txclean);
2390
2391                 num_avail++;
2392
2393                 tx_buffer = &sc->tx_buf[first];
2394                 if (tx_buffer->m_head) {
2395                         ifp->if_opackets++;
2396                         bus_dmamap_unload(sc->txtag,
2397                                           tx_buffer->map);
2398                         m_freem(tx_buffer->m_head);
2399                         tx_buffer->m_head = NULL;
2400                 }
2401
2402                 if (first == dd_idx) {
2403                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2404                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2405                                 sc->tx_dd_head = 0;
2406                                 sc->tx_dd_tail = 0;
2407                                 dd_idx = -1;
2408                         } else {
2409                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2410                         }
2411                 }
2412
2413                 if (++first == sc->num_tx_desc)
2414                         first = 0;
2415         }
2416         sc->next_tx_to_clean = first;
2417         sc->num_tx_desc_avail = num_avail;
2418
2419         if (!EMX_IS_OACTIVE(sc)) {
2420                 ifp->if_flags &= ~IFF_OACTIVE;
2421
2422                 /* All clean, turn off the timer */
2423                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2424                         ifp->if_timer = 0;
2425         }
2426 }
2427
2428 /*
2429  * When Link is lost sometimes there is work still in the TX ring
2430  * which will result in a watchdog, rather than allow that do an
2431  * attempted cleanup and then reinit here.  Note that this has been
2432  * seens mostly with fiber adapters.
2433  */
2434 static void
2435 emx_tx_purge(struct emx_softc *sc)
2436 {
2437         struct ifnet *ifp = &sc->arpcom.ac_if;
2438
2439         if (!sc->link_active && ifp->if_timer) {
2440                 emx_tx_collect(sc);
2441                 if (ifp->if_timer) {
2442                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2443                         ifp->if_timer = 0;
2444                         emx_init(sc);
2445                 }
2446         }
2447 }
2448
2449 static int
2450 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2451 {
2452         struct mbuf *m;
2453         bus_dma_segment_t seg;
2454         bus_dmamap_t map;
2455         struct emx_rxbuf *rx_buffer;
2456         int error, nseg;
2457
2458         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2459         if (m == NULL) {
2460                 rdata->mbuf_cluster_failed++;
2461                 if (init) {
2462                         if_printf(&sc->arpcom.ac_if,
2463                                   "Unable to allocate RX mbuf\n");
2464                 }
2465                 return (ENOBUFS);
2466         }
2467         m->m_len = m->m_pkthdr.len = MCLBYTES;
2468
2469         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2470                 m_adj(m, ETHER_ALIGN);
2471
2472         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2473                         rdata->rx_sparemap, m,
2474                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2475         if (error) {
2476                 m_freem(m);
2477                 if (init) {
2478                         if_printf(&sc->arpcom.ac_if,
2479                                   "Unable to load RX mbuf\n");
2480                 }
2481                 return (error);
2482         }
2483
2484         rx_buffer = &rdata->rx_buf[i];
2485         if (rx_buffer->m_head != NULL)
2486                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2487
2488         map = rx_buffer->map;
2489         rx_buffer->map = rdata->rx_sparemap;
2490         rdata->rx_sparemap = map;
2491
2492         rx_buffer->m_head = m;
2493         rx_buffer->paddr = seg.ds_addr;
2494
2495         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2496         return (0);
2497 }
2498
2499 static int
2500 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2501 {
2502         device_t dev = sc->dev;
2503         struct emx_rxbuf *rx_buffer;
2504         int i, error, rsize, nrxd;
2505
2506         /*
2507          * Validate number of receive descriptors.  It must not exceed
2508          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2509          */
2510         nrxd = device_getenv_int(dev, "rxd", emx_rxd);
2511         if ((nrxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2512             nrxd > EMX_MAX_RXD || nrxd < EMX_MIN_RXD) {
2513                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2514                     EMX_DEFAULT_RXD, nrxd);
2515                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2516         } else {
2517                 rdata->num_rx_desc = nrxd;
2518         }
2519
2520         /*
2521          * Allocate Receive Descriptor ring
2522          */
2523         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2524                          EMX_DBA_ALIGN);
2525         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2526                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2527                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2528                                 &rdata->rx_desc_paddr);
2529         if (rdata->rx_desc == NULL) {
2530                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2531                 return ENOMEM;
2532         }
2533
2534         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2535                                 M_DEVBUF, M_WAITOK | M_ZERO);
2536
2537         /*
2538          * Create DMA tag for rx buffers
2539          */
2540         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2541                         1, 0,                   /* alignment, bounds */
2542                         BUS_SPACE_MAXADDR,      /* lowaddr */
2543                         BUS_SPACE_MAXADDR,      /* highaddr */
2544                         NULL, NULL,             /* filter, filterarg */
2545                         MCLBYTES,               /* maxsize */
2546                         1,                      /* nsegments */
2547                         MCLBYTES,               /* maxsegsize */
2548                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2549                         &rdata->rxtag);
2550         if (error) {
2551                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2552                 kfree(rdata->rx_buf, M_DEVBUF);
2553                 rdata->rx_buf = NULL;
2554                 return error;
2555         }
2556
2557         /*
2558          * Create spare DMA map for rx buffers
2559          */
2560         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2561                                   &rdata->rx_sparemap);
2562         if (error) {
2563                 device_printf(dev, "Unable to create spare RX DMA map\n");
2564                 bus_dma_tag_destroy(rdata->rxtag);
2565                 kfree(rdata->rx_buf, M_DEVBUF);
2566                 rdata->rx_buf = NULL;
2567                 return error;
2568         }
2569
2570         /*
2571          * Create DMA maps for rx buffers
2572          */
2573         for (i = 0; i < rdata->num_rx_desc; i++) {
2574                 rx_buffer = &rdata->rx_buf[i];
2575
2576                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2577                                           &rx_buffer->map);
2578                 if (error) {
2579                         device_printf(dev, "Unable to create RX DMA map\n");
2580                         emx_destroy_rx_ring(sc, rdata, i);
2581                         return error;
2582                 }
2583         }
2584         return (0);
2585 }
2586
2587 static void
2588 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2589 {
2590         int i;
2591
2592         for (i = 0; i < rdata->num_rx_desc; i++) {
2593                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2594
2595                 if (rx_buffer->m_head != NULL) {
2596                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2597                         m_freem(rx_buffer->m_head);
2598                         rx_buffer->m_head = NULL;
2599                 }
2600         }
2601
2602         if (rdata->fmp != NULL)
2603                 m_freem(rdata->fmp);
2604         rdata->fmp = NULL;
2605         rdata->lmp = NULL;
2606 }
2607
2608 static int
2609 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2610 {
2611         int i, error;
2612
2613         /* Reset descriptor ring */
2614         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2615
2616         /* Allocate new ones. */
2617         for (i = 0; i < rdata->num_rx_desc; i++) {
2618                 error = emx_newbuf(sc, rdata, i, 1);
2619                 if (error)
2620                         return (error);
2621         }
2622
2623         /* Setup our descriptor pointers */
2624         rdata->next_rx_desc_to_check = 0;
2625
2626         return (0);
2627 }
2628
2629 static void
2630 emx_init_rx_unit(struct emx_softc *sc)
2631 {
2632         struct ifnet *ifp = &sc->arpcom.ac_if;
2633         uint64_t bus_addr;
2634         uint32_t rctl, itr, rfctl;
2635         int i;
2636
2637         /*
2638          * Make sure receives are disabled while setting
2639          * up the descriptor ring
2640          */
2641         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2642         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2643
2644         /*
2645          * Set the interrupt throttling rate. Value is calculated
2646          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2647          */
2648         if (sc->int_throttle_ceil)
2649                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2650         else
2651                 itr = 0;
2652         emx_set_itr(sc, itr);
2653
2654         /* Use extended RX descriptor */
2655         rfctl = E1000_RFCTL_EXTEN;
2656
2657         /* Disable accelerated ackknowledge */
2658         if (sc->hw.mac.type == e1000_82574)
2659                 rfctl |= E1000_RFCTL_ACK_DIS;
2660
2661         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2662
2663         /*
2664          * Receive Checksum Offload for TCP and UDP
2665          *
2666          * Checksum offloading is also enabled if multiple receive
2667          * queue is to be supported, since we need it to figure out
2668          * packet type.
2669          */
2670         if (ifp->if_capenable & (IFCAP_RSS | IFCAP_RXCSUM)) {
2671                 uint32_t rxcsum;
2672
2673                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2674
2675                 /*
2676                  * NOTE:
2677                  * PCSD must be enabled to enable multiple
2678                  * receive queues.
2679                  */
2680                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2681                           E1000_RXCSUM_PCSD;
2682                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2683         }
2684
2685         /*
2686          * Configure multiple receive queue (RSS)
2687          */
2688         if (ifp->if_capenable & IFCAP_RSS) {
2689                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2690                 uint32_t reta;
2691
2692                 KASSERT(sc->rx_ring_inuse == EMX_NRX_RING,
2693                         ("invalid number of RX ring (%d)",
2694                          sc->rx_ring_inuse));
2695
2696                 /*
2697                  * NOTE:
2698                  * When we reach here, RSS has already been disabled
2699                  * in emx_stop(), so we could safely configure RSS key
2700                  * and redirect table.
2701                  */
2702
2703                 /*
2704                  * Configure RSS key
2705                  */
2706                 toeplitz_get_key(key, sizeof(key));
2707                 for (i = 0; i < EMX_NRSSRK; ++i) {
2708                         uint32_t rssrk;
2709
2710                         rssrk = EMX_RSSRK_VAL(key, i);
2711                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2712
2713                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2714                 }
2715
2716                 /*
2717                  * Configure RSS redirect table in following fashion:
2718                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2719                  */
2720                 reta = 0;
2721                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2722                         uint32_t q;
2723
2724                         q = (i % sc->rx_ring_inuse) << EMX_RETA_RINGIDX_SHIFT;
2725                         reta |= q << (8 * i);
2726                 }
2727                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2728
2729                 for (i = 0; i < EMX_NRETA; ++i)
2730                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2731
2732                 /*
2733                  * Enable multiple receive queues.
2734                  * Enable IPv4 RSS standard hash functions.
2735                  * Disable RSS interrupt.
2736                  */
2737                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2738                                 E1000_MRQC_ENABLE_RSS_2Q |
2739                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2740                                 E1000_MRQC_RSS_FIELD_IPV4);
2741         }
2742
2743         /*
2744          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2745          * long latencies are observed, like Lenovo X60. This
2746          * change eliminates the problem, but since having positive
2747          * values in RDTR is a known source of problems on other
2748          * platforms another solution is being sought.
2749          */
2750         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2751                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2752                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2753         }
2754
2755         for (i = 0; i < sc->rx_ring_inuse; ++i) {
2756                 struct emx_rxdata *rdata = &sc->rx_data[i];
2757
2758                 /*
2759                  * Setup the Base and Length of the Rx Descriptor Ring
2760                  */
2761                 bus_addr = rdata->rx_desc_paddr;
2762                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2763                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2764                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2765                     (uint32_t)(bus_addr >> 32));
2766                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2767                     (uint32_t)bus_addr);
2768
2769                 /*
2770                  * Setup the HW Rx Head and Tail Descriptor Pointers
2771                  */
2772                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2773                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2774                     sc->rx_data[i].num_rx_desc - 1);
2775         }
2776
2777         /* Setup the Receive Control Register */
2778         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2779         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2780                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2781                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2782
2783         /* Make sure VLAN Filters are off */
2784         rctl &= ~E1000_RCTL_VFE;
2785
2786         /* Don't store bad paket */
2787         rctl &= ~E1000_RCTL_SBP;
2788
2789         /* MCLBYTES */
2790         rctl |= E1000_RCTL_SZ_2048;
2791
2792         if (ifp->if_mtu > ETHERMTU)
2793                 rctl |= E1000_RCTL_LPE;
2794         else
2795                 rctl &= ~E1000_RCTL_LPE;
2796
2797         /* Enable Receives */
2798         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2799 }
2800
2801 static void
2802 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2803 {
2804         struct emx_rxbuf *rx_buffer;
2805         int i;
2806
2807         /* Free Receive Descriptor ring */
2808         if (rdata->rx_desc) {
2809                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2810                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2811                                 rdata->rx_desc_dmap);
2812                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2813
2814                 rdata->rx_desc = NULL;
2815         }
2816
2817         if (rdata->rx_buf == NULL)
2818                 return;
2819
2820         for (i = 0; i < ndesc; i++) {
2821                 rx_buffer = &rdata->rx_buf[i];
2822
2823                 KKASSERT(rx_buffer->m_head == NULL);
2824                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2825         }
2826         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2827         bus_dma_tag_destroy(rdata->rxtag);
2828
2829         kfree(rdata->rx_buf, M_DEVBUF);
2830         rdata->rx_buf = NULL;
2831 }
2832
2833 static void
2834 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2835 {
2836         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2837         struct ifnet *ifp = &sc->arpcom.ac_if;
2838         uint32_t staterr;
2839         emx_rxdesc_t *current_desc;
2840         struct mbuf *mp;
2841         int i;
2842
2843         i = rdata->next_rx_desc_to_check;
2844         current_desc = &rdata->rx_desc[i];
2845         staterr = le32toh(current_desc->rxd_staterr);
2846
2847         if (!(staterr & E1000_RXD_STAT_DD))
2848                 return;
2849
2850         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2851                 struct pktinfo *pi = NULL, pi0;
2852                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2853                 struct mbuf *m = NULL;
2854                 int eop, len;
2855
2856                 logif(pkt_receive);
2857
2858                 mp = rx_buf->m_head;
2859
2860                 /*
2861                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2862                  * needs to access the last received byte in the mbuf.
2863                  */
2864                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2865                                 BUS_DMASYNC_POSTREAD);
2866
2867                 len = le16toh(current_desc->rxd_length);
2868                 if (staterr & E1000_RXD_STAT_EOP) {
2869                         count--;
2870                         eop = 1;
2871                 } else {
2872                         eop = 0;
2873                 }
2874
2875                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2876                         uint16_t vlan = 0;
2877                         uint32_t mrq, rss_hash;
2878
2879                         /*
2880                          * Save several necessary information,
2881                          * before emx_newbuf() destroy it.
2882                          */
2883                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2884                                 vlan = le16toh(current_desc->rxd_vlan);
2885
2886                         mrq = le32toh(current_desc->rxd_mrq);
2887                         rss_hash = le32toh(current_desc->rxd_rss);
2888
2889                         EMX_RSS_DPRINTF(sc, 10,
2890                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2891                             ring_idx, mrq, rss_hash);
2892
2893                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2894                                 ifp->if_iqdrops++;
2895                                 goto discard;
2896                         }
2897
2898                         /* Assign correct length to the current fragment */
2899                         mp->m_len = len;
2900
2901                         if (rdata->fmp == NULL) {
2902                                 mp->m_pkthdr.len = len;
2903                                 rdata->fmp = mp; /* Store the first mbuf */
2904                                 rdata->lmp = mp;
2905                         } else {
2906                                 /*
2907                                  * Chain mbuf's together
2908                                  */
2909                                 rdata->lmp->m_next = mp;
2910                                 rdata->lmp = rdata->lmp->m_next;
2911                                 rdata->fmp->m_pkthdr.len += len;
2912                         }
2913
2914                         if (eop) {
2915                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2916                                 ifp->if_ipackets++;
2917
2918                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2919                                         emx_rxcsum(staterr, rdata->fmp);
2920
2921                                 if (staterr & E1000_RXD_STAT_VP) {
2922                                         rdata->fmp->m_pkthdr.ether_vlantag =
2923                                             vlan;
2924                                         rdata->fmp->m_flags |= M_VLANTAG;
2925                                 }
2926                                 m = rdata->fmp;
2927                                 rdata->fmp = NULL;
2928                                 rdata->lmp = NULL;
2929
2930                                 if (ifp->if_capenable & IFCAP_RSS) {
2931                                         pi = emx_rssinfo(m, &pi0, mrq,
2932                                                          rss_hash, staterr);
2933                                 }
2934 #ifdef EMX_RSS_DEBUG
2935                                 rdata->rx_pkts++;
2936 #endif
2937                         }
2938                 } else {
2939                         ifp->if_ierrors++;
2940 discard:
2941                         emx_setup_rxdesc(current_desc, rx_buf);
2942                         if (rdata->fmp != NULL) {
2943                                 m_freem(rdata->fmp);
2944                                 rdata->fmp = NULL;
2945                                 rdata->lmp = NULL;
2946                         }
2947                         m = NULL;
2948                 }
2949
2950                 if (m != NULL)
2951                         ether_input_pkt(ifp, m, pi);
2952
2953                 /* Advance our pointers to the next descriptor. */
2954                 if (++i == rdata->num_rx_desc)
2955                         i = 0;
2956
2957                 current_desc = &rdata->rx_desc[i];
2958                 staterr = le32toh(current_desc->rxd_staterr);
2959         }
2960         rdata->next_rx_desc_to_check = i;
2961
2962         /* Advance the E1000's Receive Queue "Tail Pointer". */
2963         if (--i < 0)
2964                 i = rdata->num_rx_desc - 1;
2965         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2966 }
2967
2968 static void
2969 emx_enable_intr(struct emx_softc *sc)
2970 {
2971         uint32_t ims_mask = IMS_ENABLE_MASK;
2972
2973         lwkt_serialize_handler_enable(&sc->main_serialize);
2974
2975 #if 0
2976         if (sc->hw.mac.type == e1000_82574) {
2977                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
2978                 ims_mask |= EM_MSIX_MASK;
2979         }
2980 #endif
2981         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
2982 }
2983
2984 static void
2985 emx_disable_intr(struct emx_softc *sc)
2986 {
2987         if (sc->hw.mac.type == e1000_82574)
2988                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
2989         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2990
2991         lwkt_serialize_handler_disable(&sc->main_serialize);
2992 }
2993
2994 /*
2995  * Bit of a misnomer, what this really means is
2996  * to enable OS management of the system... aka
2997  * to disable special hardware management features
2998  */
2999 static void
3000 emx_get_mgmt(struct emx_softc *sc)
3001 {
3002         /* A shared code workaround */
3003         if (sc->has_manage) {
3004                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3005                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3006
3007                 /* disable hardware interception of ARP */
3008                 manc &= ~(E1000_MANC_ARP_EN);
3009
3010                 /* enable receiving management packets to the host */
3011                 manc |= E1000_MANC_EN_MNG2HOST;
3012 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3013 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3014                 manc2h |= E1000_MNG2HOST_PORT_623;
3015                 manc2h |= E1000_MNG2HOST_PORT_664;
3016                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3017
3018                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3019         }
3020 }
3021
3022 /*
3023  * Give control back to hardware management
3024  * controller if there is one.
3025  */
3026 static void
3027 emx_rel_mgmt(struct emx_softc *sc)
3028 {
3029         if (sc->has_manage) {
3030                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3031
3032                 /* re-enable hardware interception of ARP */
3033                 manc |= E1000_MANC_ARP_EN;
3034                 manc &= ~E1000_MANC_EN_MNG2HOST;
3035
3036                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3037         }
3038 }
3039
3040 /*
3041  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3042  * For ASF and Pass Through versions of f/w this means that
3043  * the driver is loaded.  For AMT version (only with 82573)
3044  * of the f/w this means that the network i/f is open.
3045  */
3046 static void
3047 emx_get_hw_control(struct emx_softc *sc)
3048 {
3049         /* Let firmware know the driver has taken over */
3050         if (sc->hw.mac.type == e1000_82573) {
3051                 uint32_t swsm;
3052
3053                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3054                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3055                     swsm | E1000_SWSM_DRV_LOAD);
3056         } else {
3057                 uint32_t ctrl_ext;
3058
3059                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3060                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3061                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3062         }
3063         sc->control_hw = 1;
3064 }
3065
3066 /*
3067  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3068  * For ASF and Pass Through versions of f/w this means that the
3069  * driver is no longer loaded.  For AMT version (only with 82573)
3070  * of the f/w this means that the network i/f is closed.
3071  */
3072 static void
3073 emx_rel_hw_control(struct emx_softc *sc)
3074 {
3075         if (!sc->control_hw)
3076                 return;
3077         sc->control_hw = 0;
3078
3079         /* Let firmware taken over control of h/w */
3080         if (sc->hw.mac.type == e1000_82573) {
3081                 uint32_t swsm;
3082
3083                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3084                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3085                     swsm & ~E1000_SWSM_DRV_LOAD);
3086         } else {
3087                 uint32_t ctrl_ext;
3088
3089                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3090                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3091                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3092         }
3093 }
3094
3095 static int
3096 emx_is_valid_eaddr(const uint8_t *addr)
3097 {
3098         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3099
3100         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3101                 return (FALSE);
3102
3103         return (TRUE);
3104 }
3105
3106 /*
3107  * Enable PCI Wake On Lan capability
3108  */
3109 void
3110 emx_enable_wol(device_t dev)
3111 {
3112         uint16_t cap, status;
3113         uint8_t id;
3114
3115         /* First find the capabilities pointer*/
3116         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3117
3118         /* Read the PM Capabilities */
3119         id = pci_read_config(dev, cap, 1);
3120         if (id != PCIY_PMG)     /* Something wrong */
3121                 return;
3122
3123         /*
3124          * OK, we have the power capabilities,
3125          * so now get the status register
3126          */
3127         cap += PCIR_POWER_STATUS;
3128         status = pci_read_config(dev, cap, 2);
3129         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3130         pci_write_config(dev, cap, status, 2);
3131 }
3132
3133 static void
3134 emx_update_stats(struct emx_softc *sc)
3135 {
3136         struct ifnet *ifp = &sc->arpcom.ac_if;
3137
3138         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3139             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3140                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3141                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3142         }
3143         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3144         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3145         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3146         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3147
3148         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3149         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3150         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3151         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3152         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3153         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3154         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3155         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3156         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3157         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3158         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3159         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3160         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3161         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3162         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3163         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3164         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3165         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3166         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3167         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3168
3169         /* For the 64-bit byte counters the low dword must be read first. */
3170         /* Both registers clear on the read of the high dword */
3171
3172         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3173         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3174
3175         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3176         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3177         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3178         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3179         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3180
3181         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3182         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3183
3184         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3185         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3186         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3187         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3188         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3189         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3190         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3191         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3192         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3193         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3194
3195         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3196         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3197         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3198         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3199         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3200         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3201
3202         ifp->if_collisions = sc->stats.colc;
3203
3204         /* Rx Errors */
3205         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3206                           sc->stats.crcerrs + sc->stats.algnerrc +
3207                           sc->stats.ruc + sc->stats.roc +
3208                           sc->stats.mpc + sc->stats.cexterr;
3209
3210         /* Tx Errors */
3211         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3212                           sc->watchdog_events;
3213 }
3214
3215 static void
3216 emx_print_debug_info(struct emx_softc *sc)
3217 {
3218         device_t dev = sc->dev;
3219         uint8_t *hw_addr = sc->hw.hw_addr;
3220
3221         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3222         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3223             E1000_READ_REG(&sc->hw, E1000_CTRL),
3224             E1000_READ_REG(&sc->hw, E1000_RCTL));
3225         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3226             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3227             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3228         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3229             sc->hw.fc.high_water, sc->hw.fc.low_water);
3230         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3231             E1000_READ_REG(&sc->hw, E1000_TIDV),
3232             E1000_READ_REG(&sc->hw, E1000_TADV));
3233         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3234             E1000_READ_REG(&sc->hw, E1000_RDTR),
3235             E1000_READ_REG(&sc->hw, E1000_RADV));
3236         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3237             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3238             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3239         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3240             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3241             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3242         device_printf(dev, "Num Tx descriptors avail = %d\n",
3243             sc->num_tx_desc_avail);
3244         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3245             sc->no_tx_desc_avail1);
3246         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3247             sc->no_tx_desc_avail2);
3248         device_printf(dev, "Std mbuf failed = %ld\n",
3249             sc->mbuf_alloc_failed);
3250         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3251             sc->rx_data[0].mbuf_cluster_failed);
3252         device_printf(dev, "Driver dropped packets = %ld\n",
3253             sc->dropped_pkts);
3254         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3255             sc->no_tx_dma_setup);
3256
3257         device_printf(dev, "TXCSUM try pullup = %lu\n",
3258             sc->tx_csum_try_pullup);
3259         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3260             sc->tx_csum_pullup1);
3261         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3262             sc->tx_csum_pullup1_failed);
3263         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3264             sc->tx_csum_pullup2);
3265         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3266             sc->tx_csum_pullup2_failed);
3267         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3268             sc->tx_csum_drop1);
3269         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3270             sc->tx_csum_drop2);
3271 }
3272
3273 static void
3274 emx_print_hw_stats(struct emx_softc *sc)
3275 {
3276         device_t dev = sc->dev;
3277
3278         device_printf(dev, "Excessive collisions = %lld\n",
3279             (long long)sc->stats.ecol);
3280 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3281         device_printf(dev, "Symbol errors = %lld\n",
3282             (long long)sc->stats.symerrs);
3283 #endif
3284         device_printf(dev, "Sequence errors = %lld\n",
3285             (long long)sc->stats.sec);
3286         device_printf(dev, "Defer count = %lld\n",
3287             (long long)sc->stats.dc);
3288         device_printf(dev, "Missed Packets = %lld\n",
3289             (long long)sc->stats.mpc);
3290         device_printf(dev, "Receive No Buffers = %lld\n",
3291             (long long)sc->stats.rnbc);
3292         /* RLEC is inaccurate on some hardware, calculate our own. */
3293         device_printf(dev, "Receive Length Errors = %lld\n",
3294             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3295         device_printf(dev, "Receive errors = %lld\n",
3296             (long long)sc->stats.rxerrc);
3297         device_printf(dev, "Crc errors = %lld\n",
3298             (long long)sc->stats.crcerrs);
3299         device_printf(dev, "Alignment errors = %lld\n",
3300             (long long)sc->stats.algnerrc);
3301         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3302             (long long)sc->stats.cexterr);
3303         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3304         device_printf(dev, "watchdog timeouts = %ld\n",
3305             sc->watchdog_events);
3306         device_printf(dev, "XON Rcvd = %lld\n",
3307             (long long)sc->stats.xonrxc);
3308         device_printf(dev, "XON Xmtd = %lld\n",
3309             (long long)sc->stats.xontxc);
3310         device_printf(dev, "XOFF Rcvd = %lld\n",
3311             (long long)sc->stats.xoffrxc);
3312         device_printf(dev, "XOFF Xmtd = %lld\n",
3313             (long long)sc->stats.xofftxc);
3314         device_printf(dev, "Good Packets Rcvd = %lld\n",
3315             (long long)sc->stats.gprc);
3316         device_printf(dev, "Good Packets Xmtd = %lld\n",
3317             (long long)sc->stats.gptc);
3318 }
3319
3320 static void
3321 emx_print_nvm_info(struct emx_softc *sc)
3322 {
3323         uint16_t eeprom_data;
3324         int i, j, row = 0;
3325
3326         /* Its a bit crude, but it gets the job done */
3327         kprintf("\nInterface EEPROM Dump:\n");
3328         kprintf("Offset\n0x0000  ");
3329         for (i = 0, j = 0; i < 32; i++, j++) {
3330                 if (j == 8) { /* Make the offset block */
3331                         j = 0; ++row;
3332                         kprintf("\n0x00%x0  ",row);
3333                 }
3334                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3335                 kprintf("%04x ", eeprom_data);
3336         }
3337         kprintf("\n");
3338 }
3339
3340 static int
3341 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3342 {
3343         struct emx_softc *sc;
3344         struct ifnet *ifp;
3345         int error, result;
3346
3347         result = -1;
3348         error = sysctl_handle_int(oidp, &result, 0, req);
3349         if (error || !req->newptr)
3350                 return (error);
3351
3352         sc = (struct emx_softc *)arg1;
3353         ifp = &sc->arpcom.ac_if;
3354
3355         ifnet_serialize_all(ifp);
3356
3357         if (result == 1)
3358                 emx_print_debug_info(sc);
3359
3360         /*
3361          * This value will cause a hex dump of the
3362          * first 32 16-bit words of the EEPROM to
3363          * the screen.
3364          */
3365         if (result == 2)
3366                 emx_print_nvm_info(sc);
3367
3368         ifnet_deserialize_all(ifp);
3369
3370         return (error);
3371 }
3372
3373 static int
3374 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3375 {
3376         int error, result;
3377
3378         result = -1;
3379         error = sysctl_handle_int(oidp, &result, 0, req);
3380         if (error || !req->newptr)
3381                 return (error);
3382
3383         if (result == 1) {
3384                 struct emx_softc *sc = (struct emx_softc *)arg1;
3385                 struct ifnet *ifp = &sc->arpcom.ac_if;
3386
3387                 ifnet_serialize_all(ifp);
3388                 emx_print_hw_stats(sc);
3389                 ifnet_deserialize_all(ifp);
3390         }
3391         return (error);
3392 }
3393
3394 static void
3395 emx_add_sysctl(struct emx_softc *sc)
3396 {
3397 #ifdef EMX_RSS_DEBUG
3398         char rx_pkt[32];
3399         int i;
3400 #endif
3401
3402         sysctl_ctx_init(&sc->sysctl_ctx);
3403         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3404                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3405                                 device_get_nameunit(sc->dev),
3406                                 CTLFLAG_RD, 0, "");
3407         if (sc->sysctl_tree == NULL) {
3408                 device_printf(sc->dev, "can't add sysctl node\n");
3409                 return;
3410         }
3411
3412         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3413                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3414                         emx_sysctl_debug_info, "I", "Debug Information");
3415
3416         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3417                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3418                         emx_sysctl_stats, "I", "Statistics");
3419
3420         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3421                        OID_AUTO, "rxd", CTLFLAG_RD,
3422                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3423         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3424                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3425
3426         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3427                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3428                         sc, 0, emx_sysctl_int_throttle, "I",
3429                         "interrupt throttling rate");
3430         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3431                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3432                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3433                         "# segments per TX interrupt");
3434
3435         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3436                        OID_AUTO, "rx_ring_inuse", CTLFLAG_RD,
3437                        &sc->rx_ring_inuse, 0, "RX ring in use");
3438
3439 #ifdef EMX_RSS_DEBUG
3440         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3441                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3442                        0, "RSS debug level");
3443         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3444                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3445                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3446                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3447                                 rx_pkt, CTLFLAG_RW,
3448                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3449         }
3450 #endif
3451 }
3452
3453 static int
3454 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3455 {
3456         struct emx_softc *sc = (void *)arg1;
3457         struct ifnet *ifp = &sc->arpcom.ac_if;
3458         int error, throttle;
3459
3460         throttle = sc->int_throttle_ceil;
3461         error = sysctl_handle_int(oidp, &throttle, 0, req);
3462         if (error || req->newptr == NULL)
3463                 return error;
3464         if (throttle < 0 || throttle > 1000000000 / 256)
3465                 return EINVAL;
3466
3467         if (throttle) {
3468                 /*
3469                  * Set the interrupt throttling rate in 256ns increments,
3470                  * recalculate sysctl value assignment to get exact frequency.
3471                  */
3472                 throttle = 1000000000 / 256 / throttle;
3473
3474                 /* Upper 16bits of ITR is reserved and should be zero */
3475                 if (throttle & 0xffff0000)
3476                         return EINVAL;
3477         }
3478
3479         ifnet_serialize_all(ifp);
3480
3481         if (throttle)
3482                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3483         else
3484                 sc->int_throttle_ceil = 0;
3485
3486         if (ifp->if_flags & IFF_RUNNING)
3487                 emx_set_itr(sc, throttle);
3488
3489         ifnet_deserialize_all(ifp);
3490
3491         if (bootverbose) {
3492                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3493                           sc->int_throttle_ceil);
3494         }
3495         return 0;
3496 }
3497
3498 static int
3499 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3500 {
3501         struct emx_softc *sc = (void *)arg1;
3502         struct ifnet *ifp = &sc->arpcom.ac_if;
3503         int error, segs;
3504
3505         segs = sc->tx_int_nsegs;
3506         error = sysctl_handle_int(oidp, &segs, 0, req);
3507         if (error || req->newptr == NULL)
3508                 return error;
3509         if (segs <= 0)
3510                 return EINVAL;
3511
3512         ifnet_serialize_all(ifp);
3513
3514         /*
3515          * Don't allow int_tx_nsegs to become:
3516          * o  Less the oact_tx_desc
3517          * o  Too large that no TX desc will cause TX interrupt to
3518          *    be generated (OACTIVE will never recover)
3519          * o  Too small that will cause tx_dd[] overflow
3520          */
3521         if (segs < sc->oact_tx_desc ||
3522             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3523             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3524                 error = EINVAL;
3525         } else {
3526                 error = 0;
3527                 sc->tx_int_nsegs = segs;
3528         }
3529
3530         ifnet_deserialize_all(ifp);
3531
3532         return error;
3533 }
3534
3535 static int
3536 emx_dma_alloc(struct emx_softc *sc)
3537 {
3538         int error, i;
3539
3540         /*
3541          * Create top level busdma tag
3542          */
3543         error = bus_dma_tag_create(NULL, 1, 0,
3544                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3545                         NULL, NULL,
3546                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3547                         0, &sc->parent_dtag);
3548         if (error) {
3549                 device_printf(sc->dev, "could not create top level DMA tag\n");
3550                 return error;
3551         }
3552
3553         /*
3554          * Allocate transmit descriptors ring and buffers
3555          */
3556         error = emx_create_tx_ring(sc);
3557         if (error) {
3558                 device_printf(sc->dev, "Could not setup transmit structures\n");
3559                 return error;
3560         }
3561
3562         /*
3563          * Allocate receive descriptors ring and buffers
3564          */
3565         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3566                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3567                 if (error) {
3568                         device_printf(sc->dev,
3569                             "Could not setup receive structures\n");
3570                         return error;
3571                 }
3572         }
3573         return 0;
3574 }
3575
3576 static void
3577 emx_dma_free(struct emx_softc *sc)
3578 {
3579         int i;
3580
3581         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3582
3583         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3584                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3585                                     sc->rx_data[i].num_rx_desc);
3586         }
3587
3588         /* Free top level busdma tag */
3589         if (sc->parent_dtag != NULL)
3590                 bus_dma_tag_destroy(sc->parent_dtag);
3591 }
3592
3593 static void
3594 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3595 {
3596         struct emx_softc *sc = ifp->if_softc;
3597
3598         switch (slz) {
3599         case IFNET_SERIALIZE_ALL:
3600                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3601                 break;
3602
3603         case IFNET_SERIALIZE_MAIN:
3604                 lwkt_serialize_enter(&sc->main_serialize);
3605                 break;
3606
3607         case IFNET_SERIALIZE_TX:
3608                 lwkt_serialize_enter(&sc->tx_serialize);
3609                 break;
3610
3611         case IFNET_SERIALIZE_RX(0):
3612                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3613                 break;
3614
3615         case IFNET_SERIALIZE_RX(1):
3616                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3617                 break;
3618
3619         default:
3620                 panic("%s unsupported serialize type\n", ifp->if_xname);
3621         }
3622 }
3623
3624 static void
3625 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3626 {
3627         struct emx_softc *sc = ifp->if_softc;
3628
3629         switch (slz) {
3630         case IFNET_SERIALIZE_ALL:
3631                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3632                 break;
3633
3634         case IFNET_SERIALIZE_MAIN:
3635                 lwkt_serialize_exit(&sc->main_serialize);
3636                 break;
3637
3638         case IFNET_SERIALIZE_TX:
3639                 lwkt_serialize_exit(&sc->tx_serialize);
3640                 break;
3641
3642         case IFNET_SERIALIZE_RX(0):
3643                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3644                 break;
3645
3646         case IFNET_SERIALIZE_RX(1):
3647                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3648                 break;
3649
3650         default:
3651                 panic("%s unsupported serialize type\n", ifp->if_xname);
3652         }
3653 }
3654
3655 static int
3656 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3657 {
3658         struct emx_softc *sc = ifp->if_softc;
3659
3660         switch (slz) {
3661         case IFNET_SERIALIZE_ALL:
3662                 return lwkt_serialize_array_try(sc->serializes,
3663                                                 EMX_NSERIALIZE, 0);
3664
3665         case IFNET_SERIALIZE_MAIN:
3666                 return lwkt_serialize_try(&sc->main_serialize);
3667
3668         case IFNET_SERIALIZE_TX:
3669                 return lwkt_serialize_try(&sc->tx_serialize);
3670
3671         case IFNET_SERIALIZE_RX(0):
3672                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3673
3674         case IFNET_SERIALIZE_RX(1):
3675                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3676
3677         default:
3678                 panic("%s unsupported serialize type\n", ifp->if_xname);
3679         }
3680 }
3681
3682 static void
3683 emx_serialize_skipmain(struct emx_softc *sc)
3684 {
3685         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3686 }
3687
3688 static void
3689 emx_deserialize_skipmain(struct emx_softc *sc)
3690 {
3691         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3692 }
3693
3694 #ifdef INVARIANTS
3695
3696 static void
3697 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3698                      boolean_t serialized)
3699 {
3700         struct emx_softc *sc = ifp->if_softc;
3701         int i;
3702
3703         switch (slz) {
3704         case IFNET_SERIALIZE_ALL:
3705                 if (serialized) {
3706                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3707                                 ASSERT_SERIALIZED(sc->serializes[i]);
3708                 } else {
3709                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3710                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3711                 }
3712                 break;
3713
3714         case IFNET_SERIALIZE_MAIN:
3715                 if (serialized)
3716                         ASSERT_SERIALIZED(&sc->main_serialize);
3717                 else
3718                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3719                 break;
3720
3721         case IFNET_SERIALIZE_TX:
3722                 if (serialized)
3723                         ASSERT_SERIALIZED(&sc->tx_serialize);
3724                 else
3725                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3726                 break;
3727
3728         case IFNET_SERIALIZE_RX(0):
3729                 if (serialized)
3730                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3731                 else
3732                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3733                 break;
3734
3735         case IFNET_SERIALIZE_RX(1):
3736                 if (serialized)
3737                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3738                 else
3739                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3740                 break;
3741
3742         default:
3743                 panic("%s unsupported serialize type\n", ifp->if_xname);
3744         }
3745 }
3746
3747 #endif  /* INVARIANTS */
3748
3749 #ifdef IFPOLL_ENABLE
3750
3751 static void
3752 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3753 {
3754         struct emx_softc *sc = ifp->if_softc;
3755         uint32_t reg_icr;
3756
3757         ASSERT_SERIALIZED(&sc->main_serialize);
3758
3759         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3760         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3761                 emx_serialize_skipmain(sc);
3762
3763                 callout_stop(&sc->timer);
3764                 sc->hw.mac.get_link_status = 1;
3765                 emx_update_link_status(sc);
3766                 callout_reset(&sc->timer, hz, emx_timer, sc);
3767
3768                 emx_deserialize_skipmain(sc);
3769         }
3770 }
3771
3772 static void
3773 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3774 {
3775         struct emx_softc *sc = ifp->if_softc;
3776
3777         ASSERT_SERIALIZED(&sc->tx_serialize);
3778
3779         emx_txeof(sc);
3780         if (!ifq_is_empty(&ifp->if_snd))
3781                 if_devstart(ifp);
3782 }
3783
3784 static void
3785 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3786 {
3787         struct emx_softc *sc = ifp->if_softc;
3788         struct emx_rxdata *rdata = arg;
3789
3790         ASSERT_SERIALIZED(&rdata->rx_serialize);
3791
3792         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3793 }
3794
3795 static void
3796 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3797 {
3798         struct emx_softc *sc = ifp->if_softc;
3799
3800         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3801
3802         if (info) {
3803                 int i;
3804
3805                 info->ifpi_status.status_func = emx_qpoll_status;
3806                 info->ifpi_status.serializer = &sc->main_serialize;
3807
3808                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3809                 info->ifpi_tx[0].arg = NULL;
3810                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3811
3812                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3813                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3814                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3815                         info->ifpi_rx[i].serializer =
3816                                 &sc->rx_data[i].rx_serialize;
3817                 }
3818
3819                 if (ifp->if_flags & IFF_RUNNING)
3820                         emx_disable_intr(sc);
3821         } else if (ifp->if_flags & IFF_RUNNING) {
3822                 emx_enable_intr(sc);
3823         }
3824 }
3825
3826 #endif  /* IFPOLL_ENABLE */
3827
3828 static void
3829 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3830 {
3831         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3832         if (sc->hw.mac.type == e1000_82574) {
3833                 int i;
3834
3835                 /*
3836                  * When using MSIX interrupts we need to
3837                  * throttle using the EITR register
3838                  */
3839                 for (i = 0; i < 4; ++i)
3840                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3841         }
3842 }
3843
3844 /*
3845  * Disable the L0s, 82574L Errata #20
3846  */
3847 static void
3848 emx_disable_aspm(struct emx_softc *sc)
3849 {
3850         uint16_t link_cap, link_ctrl;
3851         uint8_t pcie_ptr, reg;
3852         device_t dev = sc->dev;
3853
3854         switch (sc->hw.mac.type) {
3855         case e1000_82573:
3856         case e1000_82574:
3857                 break;
3858
3859         default:
3860                 return;
3861         }
3862
3863         pcie_ptr = pci_get_pciecap_ptr(dev);
3864         if (pcie_ptr == 0)
3865                 return;
3866
3867         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
3868         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
3869                 return;
3870
3871         if (bootverbose)
3872                 if_printf(&sc->arpcom.ac_if, "disable L0s\n");
3873
3874         reg = pcie_ptr + PCIER_LINKCTRL;
3875         link_ctrl = pci_read_config(dev, reg, 2);
3876         link_ctrl &= ~PCIEM_LNKCTL_ASPM_L0S;
3877         pci_write_config(dev, reg, link_ctrl, 2);
3878 }