sys/dev/netif/emx/if_emx.c

   1 /*
   2  * Copyright (c) 2004 Joerg Sonnenberger <joerg@bec.de>.  All rights reserved.
   3  *
   4  * Copyright (c) 2001-2008, Intel Corporation
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  *  1. Redistributions of source code must retain the above copyright notice,
  11  *     this list of conditions and the following disclaimer.
  12  *
  13  *  2. Redistributions in binary form must reproduce the above copyright
  14  *     notice, this list of conditions and the following disclaimer in the
  15  *     documentation and/or other materials provided with the distribution.
  16  *
  17  *  3. Neither the name of the Intel Corporation nor the names of its
  18  *     contributors may be used to endorse or promote products derived from
  19  *     this software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  *
  34  * Copyright (c) 2005 The DragonFly Project.  All rights reserved.
  35  *
  36  * This code is derived from software contributed to The DragonFly Project
  37  * by Matthew Dillon <dillon@backplane.com>
  38  *
  39  * Redistribution and use in source and binary forms, with or without
  40  * modification, are permitted provided that the following conditions
  41  * are met:
  42  *
  43  * 1. Redistributions of source code must retain the above copyright
  44  *    notice, this list of conditions and the following disclaimer.
  45  * 2. Redistributions in binary form must reproduce the above copyright
  46  *    notice, this list of conditions and the following disclaimer in
  47  *    the documentation and/or other materials provided with the
  48  *    distribution.
  49  * 3. Neither the name of The DragonFly Project nor the names of its
  50  *    contributors may be used to endorse or promote products derived
  51  *    from this software without specific, prior written permission.
  52  *
  53  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  54  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  55  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
  56  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE
  57  * COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  58  * INCIDENTAL, SPECIAL, EXEMPLARY OR CONSEQUENTIAL DAMAGES (INCLUDING,
  59  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  60  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED
  61  * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
  62  * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT
  63  * OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  64  * SUCH DAMAGE.
  65  */
  66
  67 /*
  68  * NOTE:
  69  *
  70  * MSI-X MUST NOT be enabled on 82574:
  71  *   <<82574 specification update>> errata #15
  72  */
  73
  74 #include "opt_ifpoll.h"
  75 #include "opt_rss.h"
  76 #include "opt_emx.h"
  77
  78 #include <sys/param.h>
  79 #include <sys/bus.h>
  80 #include <sys/endian.h>
  81 #include <sys/interrupt.h>
  82 #include <sys/kernel.h>
  83 #include <sys/ktr.h>
  84 #include <sys/malloc.h>
  85 #include <sys/mbuf.h>
  86 #include <sys/proc.h>
  87 #include <sys/rman.h>
  88 #include <sys/serialize.h>
  89 #include <sys/serialize2.h>
  90 #include <sys/socket.h>
  91 #include <sys/sockio.h>
  92 #include <sys/sysctl.h>
  93 #include <sys/systm.h>
  94
  95 #include <net/bpf.h>
  96 #include <net/ethernet.h>
  97 #include <net/if.h>
  98 #include <net/if_arp.h>
  99 #include <net/if_dl.h>
 100 #include <net/if_media.h>
 101 #include <net/ifq_var.h>
 102 #include <net/toeplitz.h>
 103 #include <net/toeplitz2.h>
 104 #include <net/vlan/if_vlan_var.h>
 105 #include <net/vlan/if_vlan_ether.h>
 106 #include <net/if_poll.h>
 107
 108 #include <netinet/in_systm.h>
 109 #include <netinet/in.h>
 110 #include <netinet/ip.h>
 111 #include <netinet/tcp.h>
 112 #include <netinet/udp.h>
 113
 114 #include <bus/pci/pcivar.h>
 115 #include <bus/pci/pcireg.h>
 116
 117 #include <dev/netif/ig_hal/e1000_api.h>
 118 #include <dev/netif/ig_hal/e1000_82571.h>
 119 #include <dev/netif/emx/if_emx.h>
 120
 121 #ifdef EMX_RSS_DEBUG
 122 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...) \
 123 do { \
 124         if (sc->rss_debug >= lvl) \
 125                 if_printf(&sc->arpcom.ac_if, fmt, __VA_ARGS__); \
 126 } while (0)
 127 #else   /* !EMX_RSS_DEBUG */
 128 #define EMX_RSS_DPRINTF(sc, lvl, fmt, ...)      ((void)0)
 129 #endif  /* EMX_RSS_DEBUG */
 130
 131 #define EMX_NAME        "Intel(R) PRO/1000 "
 132
 133 #define EMX_DEVICE(id)  \
 134         { EMX_VENDOR_ID, E1000_DEV_ID_##id, EMX_NAME #id }
 135 #define EMX_DEVICE_NULL { 0, 0, NULL }
 136
 137 static const struct emx_device {
 138         uint16_t        vid;
 139         uint16_t        did;
 140         const char      *desc;
 141 } emx_devices[] = {
 142         EMX_DEVICE(82571EB_COPPER),
 143         EMX_DEVICE(82571EB_FIBER),
 144         EMX_DEVICE(82571EB_SERDES),
 145         EMX_DEVICE(82571EB_SERDES_DUAL),
 146         EMX_DEVICE(82571EB_SERDES_QUAD),
 147         EMX_DEVICE(82571EB_QUAD_COPPER),
 148         EMX_DEVICE(82571EB_QUAD_COPPER_BP),
 149         EMX_DEVICE(82571EB_QUAD_COPPER_LP),
 150         EMX_DEVICE(82571EB_QUAD_FIBER),
 151         EMX_DEVICE(82571PT_QUAD_COPPER),
 152
 153         EMX_DEVICE(82572EI_COPPER),
 154         EMX_DEVICE(82572EI_FIBER),
 155         EMX_DEVICE(82572EI_SERDES),
 156         EMX_DEVICE(82572EI),
 157
 158         EMX_DEVICE(82573E),
 159         EMX_DEVICE(82573E_IAMT),
 160         EMX_DEVICE(82573L),
 161
 162         EMX_DEVICE(80003ES2LAN_COPPER_SPT),
 163         EMX_DEVICE(80003ES2LAN_SERDES_SPT),
 164         EMX_DEVICE(80003ES2LAN_COPPER_DPT),
 165         EMX_DEVICE(80003ES2LAN_SERDES_DPT),
 166
 167         EMX_DEVICE(82574L),
 168         EMX_DEVICE(82574LA),
 169
 170         /* required last entry */
 171         EMX_DEVICE_NULL
 172 };
 173
 174 static int      emx_probe(device_t);
 175 static int      emx_attach(device_t);
 176 static int      emx_detach(device_t);
 177 static int      emx_shutdown(device_t);
 178 static int      emx_suspend(device_t);
 179 static int      emx_resume(device_t);
 180
 181 static void     emx_init(void *);
 182 static void     emx_stop(struct emx_softc *);
 183 static int      emx_ioctl(struct ifnet *, u_long, caddr_t, struct ucred *);
 184 static void     emx_start(struct ifnet *);
 185 #ifdef IFPOLL_ENABLE
 186 static void     emx_qpoll(struct ifnet *, struct ifpoll_info *);
 187 #endif
 188 static void     emx_watchdog(struct ifnet *);
 189 static void     emx_media_status(struct ifnet *, struct ifmediareq *);
 190 static int      emx_media_change(struct ifnet *);
 191 static void     emx_timer(void *);
 192 static void     emx_serialize(struct ifnet *, enum ifnet_serialize);
 193 static void     emx_deserialize(struct ifnet *, enum ifnet_serialize);
 194 static int      emx_tryserialize(struct ifnet *, enum ifnet_serialize);
 195 #ifdef INVARIANTS
 196 static void     emx_serialize_assert(struct ifnet *, enum ifnet_serialize,
 197                     boolean_t);
 198 #endif
 199
 200 static void     emx_intr(void *);
 201 static void     emx_rxeof(struct emx_softc *, int, int);
 202 static void     emx_txeof(struct emx_softc *);
 203 static void     emx_tx_collect(struct emx_softc *);
 204 static void     emx_tx_purge(struct emx_softc *);
 205 static void     emx_enable_intr(struct emx_softc *);
 206 static void     emx_disable_intr(struct emx_softc *);
 207
 208 static int      emx_dma_alloc(struct emx_softc *);
 209 static void     emx_dma_free(struct emx_softc *);
 210 static void     emx_init_tx_ring(struct emx_softc *);
 211 static int      emx_init_rx_ring(struct emx_softc *, struct emx_rxdata *);
 212 static void     emx_free_rx_ring(struct emx_softc *, struct emx_rxdata *);
 213 static int      emx_create_tx_ring(struct emx_softc *);
 214 static int      emx_create_rx_ring(struct emx_softc *, struct emx_rxdata *);
 215 static void     emx_destroy_tx_ring(struct emx_softc *, int);
 216 static void     emx_destroy_rx_ring(struct emx_softc *,
 217                     struct emx_rxdata *, int);
 218 static int      emx_newbuf(struct emx_softc *, struct emx_rxdata *, int, int);
 219 static int      emx_encap(struct emx_softc *, struct mbuf **);
 220 static int      emx_txcsum_pullup(struct emx_softc *, struct mbuf **);
 221 static int      emx_txcsum(struct emx_softc *, struct mbuf *,
 222                     uint32_t *, uint32_t *);
 223
 224 static int      emx_is_valid_eaddr(const uint8_t *);
 225 static int      emx_reset(struct emx_softc *);
 226 static void     emx_setup_ifp(struct emx_softc *);
 227 static void     emx_init_tx_unit(struct emx_softc *);
 228 static void     emx_init_rx_unit(struct emx_softc *);
 229 static void     emx_update_stats(struct emx_softc *);
 230 static void     emx_set_promisc(struct emx_softc *);
 231 static void     emx_disable_promisc(struct emx_softc *);
 232 static void     emx_set_multi(struct emx_softc *);
 233 static void     emx_update_link_status(struct emx_softc *);
 234 static void     emx_smartspeed(struct emx_softc *);
 235 static void     emx_set_itr(struct emx_softc *, uint32_t);
 236 static void     emx_disable_aspm(struct emx_softc *);
 237
 238 static void     emx_print_debug_info(struct emx_softc *);
 239 static void     emx_print_nvm_info(struct emx_softc *);
 240 static void     emx_print_hw_stats(struct emx_softc *);
 241
 242 static int      emx_sysctl_stats(SYSCTL_HANDLER_ARGS);
 243 static int      emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS);
 244 static int      emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS);
 245 static int      emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS);
 246 static void     emx_add_sysctl(struct emx_softc *);
 247
 248 static void     emx_serialize_skipmain(struct emx_softc *);
 249 static void     emx_deserialize_skipmain(struct emx_softc *);
 250
 251 /* Management and WOL Support */
 252 static void     emx_get_mgmt(struct emx_softc *);
 253 static void     emx_rel_mgmt(struct emx_softc *);
 254 static void     emx_get_hw_control(struct emx_softc *);
 255 static void     emx_rel_hw_control(struct emx_softc *);
 256 static void     emx_enable_wol(device_t);
 257
 258 static device_method_t emx_methods[] = {
 259         /* Device interface */
 260         DEVMETHOD(device_probe,         emx_probe),
 261         DEVMETHOD(device_attach,        emx_attach),
 262         DEVMETHOD(device_detach,        emx_detach),
 263         DEVMETHOD(device_shutdown,      emx_shutdown),
 264         DEVMETHOD(device_suspend,       emx_suspend),
 265         DEVMETHOD(device_resume,        emx_resume),
 266         { 0, 0 }
 267 };
 268
 269 static driver_t emx_driver = {
 270         "emx",
 271         emx_methods,
 272         sizeof(struct emx_softc),
 273 };
 274
 275 static devclass_t emx_devclass;
 276
 277 DECLARE_DUMMY_MODULE(if_emx);
 278 MODULE_DEPEND(emx, ig_hal, 1, 1, 1);
 279 DRIVER_MODULE(if_emx, pci, emx_driver, emx_devclass, NULL, NULL);
 280
 281 /*
 282  * Tunables
 283  */
 284 static int      emx_int_throttle_ceil = EMX_DEFAULT_ITR;
 285 static int      emx_rxd = EMX_DEFAULT_RXD;
 286 static int      emx_txd = EMX_DEFAULT_TXD;
 287 static int      emx_smart_pwr_down = 0;
 288 static int      emx_rxr = 0;
 289
 290 /* Controls whether promiscuous also shows bad packets */
 291 static int      emx_debug_sbp = 0;
 292
 293 static int      emx_82573_workaround = 1;
 294 static int      emx_msi_enable = 1;
 295
 296 TUNABLE_INT("hw.emx.int_throttle_ceil", &emx_int_throttle_ceil);
 297 TUNABLE_INT("hw.emx.rxd", &emx_rxd);
 298 TUNABLE_INT("hw.emx.rxr", &emx_rxr);
 299 TUNABLE_INT("hw.emx.txd", &emx_txd);
 300 TUNABLE_INT("hw.emx.smart_pwr_down", &emx_smart_pwr_down);
 301 TUNABLE_INT("hw.emx.sbp", &emx_debug_sbp);
 302 TUNABLE_INT("hw.emx.82573_workaround", &emx_82573_workaround);
 303 TUNABLE_INT("hw.emx.msi.enable", &emx_msi_enable);
 304
 305 /* Global used in WOL setup with multiport cards */
 306 static int      emx_global_quad_port_a = 0;
 307
 308 /* Set this to one to display debug statistics */
 309 static int      emx_display_debug_stats = 0;
 310
 311 #if !defined(KTR_IF_EMX)
 312 #define KTR_IF_EMX      KTR_ALL
 313 #endif
 314 KTR_INFO_MASTER(if_emx);
 315 KTR_INFO(KTR_IF_EMX, if_emx, intr_beg, 0, "intr begin");
 316 KTR_INFO(KTR_IF_EMX, if_emx, intr_end, 1, "intr end");
 317 KTR_INFO(KTR_IF_EMX, if_emx, pkt_receive, 4, "rx packet");
 318 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txqueue, 5, "tx packet");
 319 KTR_INFO(KTR_IF_EMX, if_emx, pkt_txclean, 6, "tx clean");
 320 #define logif(name)     KTR_LOG(if_emx_ ## name)
 321
 322 static __inline void
 323 emx_setup_rxdesc(emx_rxdesc_t *rxd, const struct emx_rxbuf *rxbuf)
 324 {
 325         rxd->rxd_bufaddr = htole64(rxbuf->paddr);
 326         /* DD bit must be cleared */
 327         rxd->rxd_staterr = 0;
 328 }
 329
 330 static __inline void
 331 emx_rxcsum(uint32_t staterr, struct mbuf *mp)
 332 {
 333         /* Ignore Checksum bit is set */
 334         if (staterr & E1000_RXD_STAT_IXSM)
 335                 return;
 336
 337         if ((staterr & (E1000_RXD_STAT_IPCS | E1000_RXDEXT_STATERR_IPE)) ==
 338             E1000_RXD_STAT_IPCS)
 339                 mp->m_pkthdr.csum_flags |= CSUM_IP_CHECKED | CSUM_IP_VALID;
 340
 341         if ((staterr & (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 342             E1000_RXD_STAT_TCPCS) {
 343                 mp->m_pkthdr.csum_flags |= CSUM_DATA_VALID |
 344                                            CSUM_PSEUDO_HDR |
 345                                            CSUM_FRAG_NOT_CHECKED;
 346                 mp->m_pkthdr.csum_data = htons(0xffff);
 347         }
 348 }
 349
 350 static __inline struct pktinfo *
 351 emx_rssinfo(struct mbuf *m, struct pktinfo *pi,
 352             uint32_t mrq, uint32_t hash, uint32_t staterr)
 353 {
 354         switch (mrq & EMX_RXDMRQ_RSSTYPE_MASK) {
 355         case EMX_RXDMRQ_IPV4_TCP:
 356                 pi->pi_netisr = NETISR_IP;
 357                 pi->pi_flags = 0;
 358                 pi->pi_l3proto = IPPROTO_TCP;
 359                 break;
 360
 361         case EMX_RXDMRQ_IPV6_TCP:
 362                 pi->pi_netisr = NETISR_IPV6;
 363                 pi->pi_flags = 0;
 364                 pi->pi_l3proto = IPPROTO_TCP;
 365                 break;
 366
 367         case EMX_RXDMRQ_IPV4:
 368                 if (staterr & E1000_RXD_STAT_IXSM)
 369                         return NULL;
 370
 371                 if ((staterr &
 372                      (E1000_RXD_STAT_TCPCS | E1000_RXDEXT_STATERR_TCPE)) ==
 373                     E1000_RXD_STAT_TCPCS) {
 374                         pi->pi_netisr = NETISR_IP;
 375                         pi->pi_flags = 0;
 376                         pi->pi_l3proto = IPPROTO_UDP;
 377                         break;
 378                 }
 379                 /* FALL THROUGH */
 380         default:
 381                 return NULL;
 382         }
 383
 384         m->m_flags |= M_HASH;
 385         m->m_pkthdr.hash = toeplitz_hash(hash);
 386         return pi;
 387 }
 388
 389 static int
 390 emx_probe(device_t dev)
 391 {
 392         const struct emx_device *d;
 393         uint16_t vid, did;
 394
 395         vid = pci_get_vendor(dev);
 396         did = pci_get_device(dev);
 397
 398         for (d = emx_devices; d->desc != NULL; ++d) {
 399                 if (vid == d->vid && did == d->did) {
 400                         device_set_desc(dev, d->desc);
 401                         device_set_async_attach(dev, TRUE);
 402                         return 0;
 403                 }
 404         }
 405         return ENXIO;
 406 }
 407
 408 static int
 409 emx_attach(device_t dev)
 410 {
 411         struct emx_softc *sc = device_get_softc(dev);
 412         struct ifnet *ifp = &sc->arpcom.ac_if;
 413         int error = 0, i, throttle;
 414         u_int intr_flags;
 415         uint16_t eeprom_data, device_id, apme_mask;
 416
 417         lwkt_serialize_init(&sc->main_serialize);
 418         lwkt_serialize_init(&sc->tx_serialize);
 419         for (i = 0; i < EMX_NRX_RING; ++i)
 420                 lwkt_serialize_init(&sc->rx_data[i].rx_serialize);
 421
 422         i = 0;
 423         sc->serializes[i++] = &sc->main_serialize;
 424         sc->serializes[i++] = &sc->tx_serialize;
 425         sc->serializes[i++] = &sc->rx_data[0].rx_serialize;
 426         sc->serializes[i++] = &sc->rx_data[1].rx_serialize;
 427         KKASSERT(i == EMX_NSERIALIZE);
 428
 429         callout_init_mp(&sc->timer);
 430
 431         sc->dev = sc->osdep.dev = dev;
 432
 433         /*
 434          * Determine hardware and mac type
 435          */
 436         sc->hw.vendor_id = pci_get_vendor(dev);
 437         sc->hw.device_id = pci_get_device(dev);
 438         sc->hw.revision_id = pci_get_revid(dev);
 439         sc->hw.subsystem_vendor_id = pci_get_subvendor(dev);
 440         sc->hw.subsystem_device_id = pci_get_subdevice(dev);
 441
 442         if (e1000_set_mac_type(&sc->hw))
 443                 return ENXIO;
 444
 445         /* Enable bus mastering */
 446         pci_enable_busmaster(dev);
 447
 448         /*
 449          * Allocate IO memory
 450          */
 451         sc->memory_rid = EMX_BAR_MEM;
 452         sc->memory = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 453                                             &sc->memory_rid, RF_ACTIVE);
 454         if (sc->memory == NULL) {
 455                 device_printf(dev, "Unable to allocate bus resource: memory\n");
 456                 error = ENXIO;
 457                 goto fail;
 458         }
 459         sc->osdep.mem_bus_space_tag = rman_get_bustag(sc->memory);
 460         sc->osdep.mem_bus_space_handle = rman_get_bushandle(sc->memory);
 461
 462         /* XXX This is quite goofy, it is not actually used */
 463         sc->hw.hw_addr = (uint8_t *)&sc->osdep.mem_bus_space_handle;
 464
 465         /*
 466          * Allocate interrupt
 467          */
 468         sc->intr_type = pci_alloc_1intr(dev, emx_msi_enable,
 469             &sc->intr_rid, &intr_flags);
 470
 471         sc->intr_res = bus_alloc_resource_any(dev, SYS_RES_IRQ, &sc->intr_rid,
 472             intr_flags);
 473         if (sc->intr_res == NULL) {
 474                 device_printf(dev, "Unable to allocate bus resource: "
 475                     "interrupt\n");
 476                 error = ENXIO;
 477                 goto fail;
 478         }
 479
 480         /* Save PCI command register for Shared Code */
 481         sc->hw.bus.pci_cmd_word = pci_read_config(dev, PCIR_COMMAND, 2);
 482         sc->hw.back = &sc->osdep;
 483
 484         /* Do Shared Code initialization */
 485         if (e1000_setup_init_funcs(&sc->hw, TRUE)) {
 486                 device_printf(dev, "Setup of Shared code failed\n");
 487                 error = ENXIO;
 488                 goto fail;
 489         }
 490         e1000_get_bus_info(&sc->hw);
 491
 492         sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
 493         sc->hw.phy.autoneg_wait_to_complete = FALSE;
 494         sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
 495
 496         /*
 497          * Interrupt throttle rate
 498          */
 499         throttle = device_getenv_int(dev, "int_throttle_ceil",
 500             emx_int_throttle_ceil);
 501         if (throttle == 0) {
 502                 sc->int_throttle_ceil = 0;
 503         } else {
 504                 if (throttle < 0)
 505                         throttle = EMX_DEFAULT_ITR;
 506
 507                 /* Recalculate the tunable value to get the exact frequency. */
 508                 throttle = 1000000000 / 256 / throttle;
 509
 510                 /* Upper 16bits of ITR is reserved and should be zero */
 511                 if (throttle & 0xffff0000)
 512                         throttle = 1000000000 / 256 / EMX_DEFAULT_ITR;
 513
 514                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
 515         }
 516
 517         e1000_init_script_state_82541(&sc->hw, TRUE);
 518         e1000_set_tbi_compatibility_82543(&sc->hw, TRUE);
 519
 520         /* Copper options */
 521         if (sc->hw.phy.media_type == e1000_media_type_copper) {
 522                 sc->hw.phy.mdix = EMX_AUTO_ALL_MODES;
 523                 sc->hw.phy.disable_polarity_correction = FALSE;
 524                 sc->hw.phy.ms_type = EMX_MASTER_SLAVE;
 525         }
 526
 527         /* Set the frame limits assuming standard ethernet sized frames. */
 528         sc->max_frame_size = ETHERMTU + ETHER_HDR_LEN + ETHER_CRC_LEN;
 529         sc->min_frame_size = ETHER_MIN_LEN;
 530
 531         /* This controls when hardware reports transmit completion status. */
 532         sc->hw.mac.report_tx_early = 1;
 533
 534         /* Calculate # of RX rings */
 535         sc->rx_ring_cnt = device_getenv_int(dev, "rxr", emx_rxr);
 536         if (sc->rx_ring_cnt <= 0 || sc->rx_ring_cnt > EMX_NRX_RING ||
 537             sc->rx_ring_cnt > ncpus) {
 538                 if (ncpus > 1)
 539                         sc->rx_ring_cnt = EMX_NRX_RING;
 540                 else
 541                         sc->rx_ring_cnt = 1;
 542         }
 543
 544         /* Allocate RX/TX rings' busdma(9) stuffs */
 545         error = emx_dma_alloc(sc);
 546         if (error)
 547                 goto fail;
 548
 549         /* Allocate multicast array memory. */
 550         sc->mta = kmalloc(ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX,
 551             M_DEVBUF, M_WAITOK);
 552
 553         /* Indicate SOL/IDER usage */
 554         if (e1000_check_reset_block(&sc->hw)) {
 555                 device_printf(dev,
 556                     "PHY reset is blocked due to SOL/IDER session.\n");
 557         }
 558
 559         /*
 560          * Start from a known state, this is important in reading the
 561          * nvm and mac from that.
 562          */
 563         e1000_reset_hw(&sc->hw);
 564
 565         /* Make sure we have a good EEPROM before we read from it */
 566         if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 567                 /*
 568                  * Some PCI-E parts fail the first check due to
 569                  * the link being in sleep state, call it again,
 570                  * if it fails a second time its a real issue.
 571                  */
 572                 if (e1000_validate_nvm_checksum(&sc->hw) < 0) {
 573                         device_printf(dev,
 574                             "The EEPROM Checksum Is Not Valid\n");
 575                         error = EIO;
 576                         goto fail;
 577                 }
 578         }
 579
 580         /* Copy the permanent MAC address out of the EEPROM */
 581         if (e1000_read_mac_addr(&sc->hw) < 0) {
 582                 device_printf(dev, "EEPROM read error while reading MAC"
 583                     " address\n");
 584                 error = EIO;
 585                 goto fail;
 586         }
 587         if (!emx_is_valid_eaddr(sc->hw.mac.addr)) {
 588                 device_printf(dev, "Invalid MAC address\n");
 589                 error = EIO;
 590                 goto fail;
 591         }
 592
 593         /* Determine if we have to control management hardware */
 594         sc->has_manage = e1000_enable_mng_pass_thru(&sc->hw);
 595
 596         /*
 597          * Setup Wake-on-Lan
 598          */
 599         apme_mask = EMX_EEPROM_APME;
 600         eeprom_data = 0;
 601         switch (sc->hw.mac.type) {
 602         case e1000_82573:
 603                 sc->has_amt = 1;
 604                 /* FALL THROUGH */
 605
 606         case e1000_82571:
 607         case e1000_82572:
 608         case e1000_80003es2lan:
 609                 if (sc->hw.bus.func == 1) {
 610                         e1000_read_nvm(&sc->hw,
 611                             NVM_INIT_CONTROL3_PORT_B, 1, &eeprom_data);
 612                 } else {
 613                         e1000_read_nvm(&sc->hw,
 614                             NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 615                 }
 616                 break;
 617
 618         default:
 619                 e1000_read_nvm(&sc->hw,
 620                     NVM_INIT_CONTROL3_PORT_A, 1, &eeprom_data);
 621                 break;
 622         }
 623         if (eeprom_data & apme_mask)
 624                 sc->wol = E1000_WUFC_MAG | E1000_WUFC_MC;
 625
 626         /*
 627          * We have the eeprom settings, now apply the special cases
 628          * where the eeprom may be wrong or the board won't support
 629          * wake on lan on a particular port
 630          */
 631         device_id = pci_get_device(dev);
 632         switch (device_id) {
 633         case E1000_DEV_ID_82571EB_FIBER:
 634                 /*
 635                  * Wake events only supported on port A for dual fiber
 636                  * regardless of eeprom setting
 637                  */
 638                 if (E1000_READ_REG(&sc->hw, E1000_STATUS) &
 639                     E1000_STATUS_FUNC_1)
 640                         sc->wol = 0;
 641                 break;
 642
 643         case E1000_DEV_ID_82571EB_QUAD_COPPER:
 644         case E1000_DEV_ID_82571EB_QUAD_FIBER:
 645         case E1000_DEV_ID_82571EB_QUAD_COPPER_LP:
 646                 /* if quad port sc, disable WoL on all but port A */
 647                 if (emx_global_quad_port_a != 0)
 648                         sc->wol = 0;
 649                 /* Reset for multiple quad port adapters */
 650                 if (++emx_global_quad_port_a == 4)
 651                         emx_global_quad_port_a = 0;
 652                 break;
 653         }
 654
 655         /* XXX disable wol */
 656         sc->wol = 0;
 657
 658         /* Setup OS specific network interface */
 659         emx_setup_ifp(sc);
 660
 661         /* Add sysctl tree, must after em_setup_ifp() */
 662         emx_add_sysctl(sc);
 663
 664         /* Reset the hardware */
 665         error = emx_reset(sc);
 666         if (error) {
 667                 device_printf(dev, "Unable to reset the hardware\n");
 668                 goto fail;
 669         }
 670
 671         /* Initialize statistics */
 672         emx_update_stats(sc);
 673
 674         sc->hw.mac.get_link_status = 1;
 675         emx_update_link_status(sc);
 676
 677         sc->spare_tx_desc = EMX_TX_SPARE;
 678
 679         /*
 680          * Keep following relationship between spare_tx_desc, oact_tx_desc
 681          * and tx_int_nsegs:
 682          * (spare_tx_desc + EMX_TX_RESERVED) <=
 683          * oact_tx_desc <= EMX_TX_OACTIVE_MAX <= tx_int_nsegs
 684          */
 685         sc->oact_tx_desc = sc->num_tx_desc / 8;
 686         if (sc->oact_tx_desc > EMX_TX_OACTIVE_MAX)
 687                 sc->oact_tx_desc = EMX_TX_OACTIVE_MAX;
 688         if (sc->oact_tx_desc < sc->spare_tx_desc + EMX_TX_RESERVED)
 689                 sc->oact_tx_desc = sc->spare_tx_desc + EMX_TX_RESERVED;
 690
 691         sc->tx_int_nsegs = sc->num_tx_desc / 16;
 692         if (sc->tx_int_nsegs < sc->oact_tx_desc)
 693                 sc->tx_int_nsegs = sc->oact_tx_desc;
 694
 695         /* Non-AMT based hardware can now take control from firmware */
 696         if (sc->has_manage && !sc->has_amt)
 697                 emx_get_hw_control(sc);
 698
 699         error = bus_setup_intr(dev, sc->intr_res, INTR_MPSAFE, emx_intr, sc,
 700                                &sc->intr_tag, &sc->main_serialize);
 701         if (error) {
 702                 device_printf(dev, "Failed to register interrupt handler");
 703                 ether_ifdetach(&sc->arpcom.ac_if);
 704                 goto fail;
 705         }
 706
 707         ifp->if_cpuid = rman_get_cpuid(sc->intr_res);
 708         KKASSERT(ifp->if_cpuid >= 0 && ifp->if_cpuid < ncpus);
 709         return (0);
 710 fail:
 711         emx_detach(dev);
 712         return (error);
 713 }
 714
 715 static int
 716 emx_detach(device_t dev)
 717 {
 718         struct emx_softc *sc = device_get_softc(dev);
 719
 720         if (device_is_attached(dev)) {
 721                 struct ifnet *ifp = &sc->arpcom.ac_if;
 722
 723                 ifnet_serialize_all(ifp);
 724
 725                 emx_stop(sc);
 726
 727                 e1000_phy_hw_reset(&sc->hw);
 728
 729                 emx_rel_mgmt(sc);
 730                 emx_rel_hw_control(sc);
 731
 732                 if (sc->wol) {
 733                         E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 734                         E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 735                         emx_enable_wol(dev);
 736                 }
 737
 738                 bus_teardown_intr(dev, sc->intr_res, sc->intr_tag);
 739
 740                 ifnet_deserialize_all(ifp);
 741
 742                 ether_ifdetach(ifp);
 743         } else {
 744                 emx_rel_hw_control(sc);
 745         }
 746         bus_generic_detach(dev);
 747
 748         if (sc->intr_res != NULL) {
 749                 bus_release_resource(dev, SYS_RES_IRQ, sc->intr_rid,
 750                                      sc->intr_res);
 751         }
 752
 753         if (sc->intr_type == PCI_INTR_TYPE_MSI)
 754                 pci_release_msi(dev);
 755
 756         if (sc->memory != NULL) {
 757                 bus_release_resource(dev, SYS_RES_MEMORY, sc->memory_rid,
 758                                      sc->memory);
 759         }
 760
 761         emx_dma_free(sc);
 762
 763         /* Free sysctl tree */
 764         if (sc->sysctl_tree != NULL)
 765                 sysctl_ctx_free(&sc->sysctl_ctx);
 766
 767         return (0);
 768 }
 769
 770 static int
 771 emx_shutdown(device_t dev)
 772 {
 773         return emx_suspend(dev);
 774 }
 775
 776 static int
 777 emx_suspend(device_t dev)
 778 {
 779         struct emx_softc *sc = device_get_softc(dev);
 780         struct ifnet *ifp = &sc->arpcom.ac_if;
 781
 782         ifnet_serialize_all(ifp);
 783
 784         emx_stop(sc);
 785
 786         emx_rel_mgmt(sc);
 787         emx_rel_hw_control(sc);
 788
 789         if (sc->wol) {
 790                 E1000_WRITE_REG(&sc->hw, E1000_WUC, E1000_WUC_PME_EN);
 791                 E1000_WRITE_REG(&sc->hw, E1000_WUFC, sc->wol);
 792                 emx_enable_wol(dev);
 793         }
 794
 795         ifnet_deserialize_all(ifp);
 796
 797         return bus_generic_suspend(dev);
 798 }
 799
 800 static int
 801 emx_resume(device_t dev)
 802 {
 803         struct emx_softc *sc = device_get_softc(dev);
 804         struct ifnet *ifp = &sc->arpcom.ac_if;
 805
 806         ifnet_serialize_all(ifp);
 807
 808         emx_init(sc);
 809         emx_get_mgmt(sc);
 810         if_devstart(ifp);
 811
 812         ifnet_deserialize_all(ifp);
 813
 814         return bus_generic_resume(dev);
 815 }
 816
 817 static void
 818 emx_start(struct ifnet *ifp)
 819 {
 820         struct emx_softc *sc = ifp->if_softc;
 821         struct mbuf *m_head;
 822
 823         ASSERT_SERIALIZED(&sc->tx_serialize);
 824
 825         if ((ifp->if_flags & (IFF_RUNNING | IFF_OACTIVE)) != IFF_RUNNING)
 826                 return;
 827
 828         if (!sc->link_active) {
 829                 ifq_purge(&ifp->if_snd);
 830                 return;
 831         }
 832
 833         while (!ifq_is_empty(&ifp->if_snd)) {
 834                 /* Now do we at least have a minimal? */
 835                 if (EMX_IS_OACTIVE(sc)) {
 836                         emx_tx_collect(sc);
 837                         if (EMX_IS_OACTIVE(sc)) {
 838                                 ifp->if_flags |= IFF_OACTIVE;
 839                                 sc->no_tx_desc_avail1++;
 840                                 break;
 841                         }
 842                 }
 843
 844                 logif(pkt_txqueue);
 845                 m_head = ifq_dequeue(&ifp->if_snd, NULL);
 846                 if (m_head == NULL)
 847                         break;
 848
 849                 if (emx_encap(sc, &m_head)) {
 850                         ifp->if_oerrors++;
 851                         emx_tx_collect(sc);
 852                         continue;
 853                 }
 854
 855                 /* Send a copy of the frame to the BPF listener */
 856                 ETHER_BPF_MTAP(ifp, m_head);
 857
 858                 /* Set timeout in case hardware has problems transmitting. */
 859                 ifp->if_timer = EMX_TX_TIMEOUT;
 860         }
 861 }
 862
 863 static int
 864 emx_ioctl(struct ifnet *ifp, u_long command, caddr_t data, struct ucred *cr)
 865 {
 866         struct emx_softc *sc = ifp->if_softc;
 867         struct ifreq *ifr = (struct ifreq *)data;
 868         uint16_t eeprom_data = 0;
 869         int max_frame_size, mask, reinit;
 870         int error = 0;
 871
 872         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 873
 874         switch (command) {
 875         case SIOCSIFMTU:
 876                 switch (sc->hw.mac.type) {
 877                 case e1000_82573:
 878                         /*
 879                          * 82573 only supports jumbo frames
 880                          * if ASPM is disabled.
 881                          */
 882                         e1000_read_nvm(&sc->hw, NVM_INIT_3GIO_3, 1,
 883                                        &eeprom_data);
 884                         if (eeprom_data & NVM_WORD1A_ASPM_MASK) {
 885                                 max_frame_size = ETHER_MAX_LEN;
 886                                 break;
 887                         }
 888                         /* FALL THROUGH */
 889
 890                 /* Limit Jumbo Frame size */
 891                 case e1000_82571:
 892                 case e1000_82572:
 893                 case e1000_82574:
 894                 case e1000_80003es2lan:
 895                         max_frame_size = 9234;
 896                         break;
 897
 898                 default:
 899                         max_frame_size = MAX_JUMBO_FRAME_SIZE;
 900                         break;
 901                 }
 902                 if (ifr->ifr_mtu > max_frame_size - ETHER_HDR_LEN -
 903                     ETHER_CRC_LEN) {
 904                         error = EINVAL;
 905                         break;
 906                 }
 907
 908                 ifp->if_mtu = ifr->ifr_mtu;
 909                 sc->max_frame_size = ifp->if_mtu + ETHER_HDR_LEN +
 910                                      ETHER_CRC_LEN;
 911
 912                 if (ifp->if_flags & IFF_RUNNING)
 913                         emx_init(sc);
 914                 break;
 915
 916         case SIOCSIFFLAGS:
 917                 if (ifp->if_flags & IFF_UP) {
 918                         if ((ifp->if_flags & IFF_RUNNING)) {
 919                                 if ((ifp->if_flags ^ sc->if_flags) &
 920                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 921                                         emx_disable_promisc(sc);
 922                                         emx_set_promisc(sc);
 923                                 }
 924                         } else {
 925                                 emx_init(sc);
 926                         }
 927                 } else if (ifp->if_flags & IFF_RUNNING) {
 928                         emx_stop(sc);
 929                 }
 930                 sc->if_flags = ifp->if_flags;
 931                 break;
 932
 933         case SIOCADDMULTI:
 934         case SIOCDELMULTI:
 935                 if (ifp->if_flags & IFF_RUNNING) {
 936                         emx_disable_intr(sc);
 937                         emx_set_multi(sc);
 938 #ifdef IFPOLL_ENABLE
 939                         if (!(ifp->if_flags & IFF_NPOLLING))
 940 #endif
 941                                 emx_enable_intr(sc);
 942                 }
 943                 break;
 944
 945         case SIOCSIFMEDIA:
 946                 /* Check SOL/IDER usage */
 947                 if (e1000_check_reset_block(&sc->hw)) {
 948                         device_printf(sc->dev, "Media change is"
 949                             " blocked due to SOL/IDER session.\n");
 950                         break;
 951                 }
 952                 /* FALL THROUGH */
 953
 954         case SIOCGIFMEDIA:
 955                 error = ifmedia_ioctl(ifp, ifr, &sc->media, command);
 956                 break;
 957
 958         case SIOCSIFCAP:
 959                 reinit = 0;
 960                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 961                 if (mask & IFCAP_HWCSUM) {
 962                         ifp->if_capenable ^= (mask & IFCAP_HWCSUM);
 963                         reinit = 1;
 964                 }
 965                 if (mask & IFCAP_VLAN_HWTAGGING) {
 966                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
 967                         reinit = 1;
 968                 }
 969                 if (mask & IFCAP_RSS)
 970                         ifp->if_capenable ^= IFCAP_RSS;
 971                 if (reinit && (ifp->if_flags & IFF_RUNNING))
 972                         emx_init(sc);
 973                 break;
 974
 975         default:
 976                 error = ether_ioctl(ifp, command, data);
 977                 break;
 978         }
 979         return (error);
 980 }
 981
 982 static void
 983 emx_watchdog(struct ifnet *ifp)
 984 {
 985         struct emx_softc *sc = ifp->if_softc;
 986
 987         ASSERT_IFNET_SERIALIZED_ALL(ifp);
 988
 989         /*
 990          * The timer is set to 5 every time start queues a packet.
 991          * Then txeof keeps resetting it as long as it cleans at
 992          * least one descriptor.
 993          * Finally, anytime all descriptors are clean the timer is
 994          * set to 0.
 995          */
 996
 997         if (E1000_READ_REG(&sc->hw, E1000_TDT(0)) ==
 998             E1000_READ_REG(&sc->hw, E1000_TDH(0))) {
 999                 /*
1000                  * If we reach here, all TX jobs are completed and
1001                  * the TX engine should have been idled for some time.
1002                  * We don't need to call if_devstart() here.
1003                  */
1004                 ifp->if_flags &= ~IFF_OACTIVE;
1005                 ifp->if_timer = 0;
1006                 return;
1007         }
1008
1009         /*
1010          * If we are in this routine because of pause frames, then
1011          * don't reset the hardware.
1012          */
1013         if (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_TXOFF) {
1014                 ifp->if_timer = EMX_TX_TIMEOUT;
1015                 return;
1016         }
1017
1018         if (e1000_check_for_link(&sc->hw) == 0)
1019                 if_printf(ifp, "watchdog timeout -- resetting\n");
1020
1021         ifp->if_oerrors++;
1022         sc->watchdog_events++;
1023
1024         emx_init(sc);
1025
1026         if (!ifq_is_empty(&ifp->if_snd))
1027                 if_devstart(ifp);
1028 }
1029
1030 static void
1031 emx_init(void *xsc)
1032 {
1033         struct emx_softc *sc = xsc;
1034         struct ifnet *ifp = &sc->arpcom.ac_if;
1035         device_t dev = sc->dev;
1036         uint32_t pba;
1037         int i;
1038
1039         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1040
1041         emx_stop(sc);
1042
1043         /*
1044          * Packet Buffer Allocation (PBA)
1045          * Writing PBA sets the receive portion of the buffer
1046          * the remainder is used for the transmit buffer.
1047          */
1048         switch (sc->hw.mac.type) {
1049         /* Total Packet Buffer on these is 48K */
1050         case e1000_82571:
1051         case e1000_82572:
1052         case e1000_80003es2lan:
1053                 pba = E1000_PBA_32K; /* 32K for Rx, 16K for Tx */
1054                 break;
1055
1056         case e1000_82573: /* 82573: Total Packet Buffer is 32K */
1057                 pba = E1000_PBA_12K; /* 12K for Rx, 20K for Tx */
1058                 break;
1059
1060         case e1000_82574:
1061                 pba = E1000_PBA_20K; /* 20K for Rx, 20K for Tx */
1062                 break;
1063
1064         default:
1065                 /* Devices before 82547 had a Packet Buffer of 64K.   */
1066                 if (sc->max_frame_size > 8192)
1067                         pba = E1000_PBA_40K; /* 40K for Rx, 24K for Tx */
1068                 else
1069                         pba = E1000_PBA_48K; /* 48K for Rx, 16K for Tx */
1070         }
1071         E1000_WRITE_REG(&sc->hw, E1000_PBA, pba);
1072
1073         /* Get the latest mac address, User can use a LAA */
1074         bcopy(IF_LLADDR(ifp), sc->hw.mac.addr, ETHER_ADDR_LEN);
1075
1076         /* Put the address into the Receive Address Array */
1077         e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1078
1079         /*
1080          * With the 82571 sc, RAR[0] may be overwritten
1081          * when the other port is reset, we make a duplicate
1082          * in RAR[14] for that eventuality, this assures
1083          * the interface continues to function.
1084          */
1085         if (sc->hw.mac.type == e1000_82571) {
1086                 e1000_set_laa_state_82571(&sc->hw, TRUE);
1087                 e1000_rar_set(&sc->hw, sc->hw.mac.addr,
1088                     E1000_RAR_ENTRIES - 1);
1089         }
1090
1091         /* Initialize the hardware */
1092         if (emx_reset(sc)) {
1093                 device_printf(dev, "Unable to reset the hardware\n");
1094                 /* XXX emx_stop()? */
1095                 return;
1096         }
1097         emx_update_link_status(sc);
1098
1099         /* Setup VLAN support, basic and offload if available */
1100         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1101
1102         if (ifp->if_capenable & IFCAP_VLAN_HWTAGGING) {
1103                 uint32_t ctrl;
1104
1105                 ctrl = E1000_READ_REG(&sc->hw, E1000_CTRL);
1106                 ctrl |= E1000_CTRL_VME;
1107                 E1000_WRITE_REG(&sc->hw, E1000_CTRL, ctrl);
1108         }
1109
1110         /* Set hardware offload abilities */
1111         if (ifp->if_capenable & IFCAP_TXCSUM)
1112                 ifp->if_hwassist = EMX_CSUM_FEATURES;
1113         else
1114                 ifp->if_hwassist = 0;
1115
1116         /* Configure for OS presence */
1117         emx_get_mgmt(sc);
1118
1119         /* Prepare transmit descriptors and buffers */
1120         emx_init_tx_ring(sc);
1121         emx_init_tx_unit(sc);
1122
1123         /* Setup Multicast table */
1124         emx_set_multi(sc);
1125
1126         /* Prepare receive descriptors and buffers */
1127         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1128                 if (emx_init_rx_ring(sc, &sc->rx_data[i])) {
1129                         device_printf(dev,
1130                             "Could not setup receive structures\n");
1131                         emx_stop(sc);
1132                         return;
1133                 }
1134         }
1135         emx_init_rx_unit(sc);
1136
1137         /* Don't lose promiscuous settings */
1138         emx_set_promisc(sc);
1139
1140         ifp->if_flags |= IFF_RUNNING;
1141         ifp->if_flags &= ~IFF_OACTIVE;
1142
1143         callout_reset(&sc->timer, hz, emx_timer, sc);
1144         e1000_clear_hw_cntrs_base_generic(&sc->hw);
1145
1146         /* MSI/X configuration for 82574 */
1147         if (sc->hw.mac.type == e1000_82574) {
1148                 int tmp;
1149
1150                 tmp = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
1151                 tmp |= E1000_CTRL_EXT_PBA_CLR;
1152                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT, tmp);
1153                 /*
1154                  * XXX MSIX
1155                  * Set the IVAR - interrupt vector routing.
1156                  * Each nibble represents a vector, high bit
1157                  * is enable, other 3 bits are the MSIX table
1158                  * entry, we map RXQ0 to 0, TXQ0 to 1, and
1159                  * Link (other) to 2, hence the magic number.
1160                  */
1161                 E1000_WRITE_REG(&sc->hw, E1000_IVAR, 0x800A0908);
1162         }
1163
1164 #ifdef IFPOLL_ENABLE
1165         /*
1166          * Only enable interrupts if we are not polling, make sure
1167          * they are off otherwise.
1168          */
1169         if (ifp->if_flags & IFF_NPOLLING)
1170                 emx_disable_intr(sc);
1171         else
1172 #endif /* IFPOLL_ENABLE */
1173                 emx_enable_intr(sc);
1174
1175         /* AMT based hardware can now take control from firmware */
1176         if (sc->has_manage && sc->has_amt)
1177                 emx_get_hw_control(sc);
1178
1179         /* Don't reset the phy next time init gets called */
1180         sc->hw.phy.reset_disable = TRUE;
1181 }
1182
1183 static void
1184 emx_intr(void *xsc)
1185 {
1186         struct emx_softc *sc = xsc;
1187         struct ifnet *ifp = &sc->arpcom.ac_if;
1188         uint32_t reg_icr;
1189
1190         logif(intr_beg);
1191         ASSERT_SERIALIZED(&sc->main_serialize);
1192
1193         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
1194
1195         if ((reg_icr & E1000_ICR_INT_ASSERTED) == 0) {
1196                 logif(intr_end);
1197                 return;
1198         }
1199
1200         /*
1201          * XXX: some laptops trigger several spurious interrupts
1202          * on emx(4) when in the resume cycle. The ICR register
1203          * reports all-ones value in this case. Processing such
1204          * interrupts would lead to a freeze. I don't know why.
1205          */
1206         if (reg_icr == 0xffffffff) {
1207                 logif(intr_end);
1208                 return;
1209         }
1210
1211         if (ifp->if_flags & IFF_RUNNING) {
1212                 if (reg_icr &
1213                     (E1000_ICR_RXT0 | E1000_ICR_RXDMT0 | E1000_ICR_RXO)) {
1214                         int i;
1215
1216                         for (i = 0; i < sc->rx_ring_cnt; ++i) {
1217                                 lwkt_serialize_enter(
1218                                 &sc->rx_data[i].rx_serialize);
1219                                 emx_rxeof(sc, i, -1);
1220                                 lwkt_serialize_exit(
1221                                 &sc->rx_data[i].rx_serialize);
1222                         }
1223                 }
1224                 if (reg_icr & E1000_ICR_TXDW) {
1225                         lwkt_serialize_enter(&sc->tx_serialize);
1226                         emx_txeof(sc);
1227                         if (!ifq_is_empty(&ifp->if_snd))
1228                                 if_devstart(ifp);
1229                         lwkt_serialize_exit(&sc->tx_serialize);
1230                 }
1231         }
1232
1233         /* Link status change */
1234         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
1235                 emx_serialize_skipmain(sc);
1236
1237                 callout_stop(&sc->timer);
1238                 sc->hw.mac.get_link_status = 1;
1239                 emx_update_link_status(sc);
1240
1241                 /* Deal with TX cruft when link lost */
1242                 emx_tx_purge(sc);
1243
1244                 callout_reset(&sc->timer, hz, emx_timer, sc);
1245
1246                 emx_deserialize_skipmain(sc);
1247         }
1248
1249         if (reg_icr & E1000_ICR_RXO)
1250                 sc->rx_overruns++;
1251
1252         logif(intr_end);
1253 }
1254
1255 static void
1256 emx_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
1257 {
1258         struct emx_softc *sc = ifp->if_softc;
1259
1260         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1261
1262         emx_update_link_status(sc);
1263
1264         ifmr->ifm_status = IFM_AVALID;
1265         ifmr->ifm_active = IFM_ETHER;
1266
1267         if (!sc->link_active)
1268                 return;
1269
1270         ifmr->ifm_status |= IFM_ACTIVE;
1271
1272         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1273             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1274                 ifmr->ifm_active |= IFM_1000_SX | IFM_FDX;
1275         } else {
1276                 switch (sc->link_speed) {
1277                 case 10:
1278                         ifmr->ifm_active |= IFM_10_T;
1279                         break;
1280                 case 100:
1281                         ifmr->ifm_active |= IFM_100_TX;
1282                         break;
1283
1284                 case 1000:
1285                         ifmr->ifm_active |= IFM_1000_T;
1286                         break;
1287                 }
1288                 if (sc->link_duplex == FULL_DUPLEX)
1289                         ifmr->ifm_active |= IFM_FDX;
1290                 else
1291                         ifmr->ifm_active |= IFM_HDX;
1292         }
1293 }
1294
1295 static int
1296 emx_media_change(struct ifnet *ifp)
1297 {
1298         struct emx_softc *sc = ifp->if_softc;
1299         struct ifmedia *ifm = &sc->media;
1300
1301         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1302
1303         if (IFM_TYPE(ifm->ifm_media) != IFM_ETHER)
1304                 return (EINVAL);
1305
1306         switch (IFM_SUBTYPE(ifm->ifm_media)) {
1307         case IFM_AUTO:
1308                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1309                 sc->hw.phy.autoneg_advertised = EMX_AUTONEG_ADV_DEFAULT;
1310                 break;
1311
1312         case IFM_1000_LX:
1313         case IFM_1000_SX:
1314         case IFM_1000_T:
1315                 sc->hw.mac.autoneg = EMX_DO_AUTO_NEG;
1316                 sc->hw.phy.autoneg_advertised = ADVERTISE_1000_FULL;
1317                 break;
1318
1319         case IFM_100_TX:
1320                 sc->hw.mac.autoneg = FALSE;
1321                 sc->hw.phy.autoneg_advertised = 0;
1322                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1323                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_FULL;
1324                 else
1325                         sc->hw.mac.forced_speed_duplex = ADVERTISE_100_HALF;
1326                 break;
1327
1328         case IFM_10_T:
1329                 sc->hw.mac.autoneg = FALSE;
1330                 sc->hw.phy.autoneg_advertised = 0;
1331                 if ((ifm->ifm_media & IFM_GMASK) == IFM_FDX)
1332                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_FULL;
1333                 else
1334                         sc->hw.mac.forced_speed_duplex = ADVERTISE_10_HALF;
1335                 break;
1336
1337         default:
1338                 if_printf(ifp, "Unsupported media type\n");
1339                 break;
1340         }
1341
1342         /*
1343          * As the speed/duplex settings my have changed we need to
1344          * reset the PHY.
1345          */
1346         sc->hw.phy.reset_disable = FALSE;
1347
1348         emx_init(sc);
1349
1350         return (0);
1351 }
1352
1353 static int
1354 emx_encap(struct emx_softc *sc, struct mbuf **m_headp)
1355 {
1356         bus_dma_segment_t segs[EMX_MAX_SCATTER];
1357         bus_dmamap_t map;
1358         struct emx_txbuf *tx_buffer, *tx_buffer_mapped;
1359         struct e1000_tx_desc *ctxd = NULL;
1360         struct mbuf *m_head = *m_headp;
1361         uint32_t txd_upper, txd_lower, cmd = 0;
1362         int maxsegs, nsegs, i, j, first, last = 0, error;
1363
1364         if (m_head->m_len < EMX_TXCSUM_MINHL &&
1365             (m_head->m_flags & EMX_CSUM_FEATURES)) {
1366                 /*
1367                  * Make sure that ethernet header and ip.ip_hl are in
1368                  * contiguous memory, since if TXCSUM is enabled, later
1369                  * TX context descriptor's setup need to access ip.ip_hl.
1370                  */
1371                 error = emx_txcsum_pullup(sc, m_headp);
1372                 if (error) {
1373                         KKASSERT(*m_headp == NULL);
1374                         return error;
1375                 }
1376                 m_head = *m_headp;
1377         }
1378
1379         txd_upper = txd_lower = 0;
1380
1381         /*
1382          * Capture the first descriptor index, this descriptor
1383          * will have the index of the EOP which is the only one
1384          * that now gets a DONE bit writeback.
1385          */
1386         first = sc->next_avail_tx_desc;
1387         tx_buffer = &sc->tx_buf[first];
1388         tx_buffer_mapped = tx_buffer;
1389         map = tx_buffer->map;
1390
1391         maxsegs = sc->num_tx_desc_avail - EMX_TX_RESERVED;
1392         KASSERT(maxsegs >= sc->spare_tx_desc, ("not enough spare TX desc\n"));
1393         if (maxsegs > EMX_MAX_SCATTER)
1394                 maxsegs = EMX_MAX_SCATTER;
1395
1396         error = bus_dmamap_load_mbuf_defrag(sc->txtag, map, m_headp,
1397                         segs, maxsegs, &nsegs, BUS_DMA_NOWAIT);
1398         if (error) {
1399                 if (error == ENOBUFS)
1400                         sc->mbuf_alloc_failed++;
1401                 else
1402                         sc->no_tx_dma_setup++;
1403
1404                 m_freem(*m_headp);
1405                 *m_headp = NULL;
1406                 return error;
1407         }
1408         bus_dmamap_sync(sc->txtag, map, BUS_DMASYNC_PREWRITE);
1409
1410         m_head = *m_headp;
1411         sc->tx_nsegs += nsegs;
1412
1413         if (m_head->m_pkthdr.csum_flags & EMX_CSUM_FEATURES) {
1414                 /* TX csum offloading will consume one TX desc */
1415                 sc->tx_nsegs += emx_txcsum(sc, m_head, &txd_upper, &txd_lower);
1416         }
1417         i = sc->next_avail_tx_desc;
1418
1419         /* Set up our transmit descriptors */
1420         for (j = 0; j < nsegs; j++) {
1421                 tx_buffer = &sc->tx_buf[i];
1422                 ctxd = &sc->tx_desc_base[i];
1423
1424                 ctxd->buffer_addr = htole64(segs[j].ds_addr);
1425                 ctxd->lower.data = htole32(E1000_TXD_CMD_IFCS |
1426                                            txd_lower | segs[j].ds_len);
1427                 ctxd->upper.data = htole32(txd_upper);
1428
1429                 last = i;
1430                 if (++i == sc->num_tx_desc)
1431                         i = 0;
1432         }
1433
1434         sc->next_avail_tx_desc = i;
1435
1436         KKASSERT(sc->num_tx_desc_avail > nsegs);
1437         sc->num_tx_desc_avail -= nsegs;
1438
1439         /* Handle VLAN tag */
1440         if (m_head->m_flags & M_VLANTAG) {
1441                 /* Set the vlan id. */
1442                 ctxd->upper.fields.special =
1443                     htole16(m_head->m_pkthdr.ether_vlantag);
1444
1445                 /* Tell hardware to add tag */
1446                 ctxd->lower.data |= htole32(E1000_TXD_CMD_VLE);
1447         }
1448
1449         tx_buffer->m_head = m_head;
1450         tx_buffer_mapped->map = tx_buffer->map;
1451         tx_buffer->map = map;
1452
1453         if (sc->tx_nsegs >= sc->tx_int_nsegs) {
1454                 sc->tx_nsegs = 0;
1455
1456                 /*
1457                  * Report Status (RS) is turned on
1458                  * every tx_int_nsegs descriptors.
1459                  */
1460                 cmd = E1000_TXD_CMD_RS;
1461
1462                 /*
1463                  * Keep track of the descriptor, which will
1464                  * be written back by hardware.
1465                  */
1466                 sc->tx_dd[sc->tx_dd_tail] = last;
1467                 EMX_INC_TXDD_IDX(sc->tx_dd_tail);
1468                 KKASSERT(sc->tx_dd_tail != sc->tx_dd_head);
1469         }
1470
1471         /*
1472          * Last Descriptor of Packet needs End Of Packet (EOP)
1473          */
1474         ctxd->lower.data |= htole32(E1000_TXD_CMD_EOP | cmd);
1475
1476         /*
1477          * Advance the Transmit Descriptor Tail (TDT), this tells
1478          * the E1000 that this frame is available to transmit.
1479          */
1480         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), i);
1481
1482         return (0);
1483 }
1484
1485 static void
1486 emx_set_promisc(struct emx_softc *sc)
1487 {
1488         struct ifnet *ifp = &sc->arpcom.ac_if;
1489         uint32_t reg_rctl;
1490
1491         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1492
1493         if (ifp->if_flags & IFF_PROMISC) {
1494                 reg_rctl |= (E1000_RCTL_UPE | E1000_RCTL_MPE);
1495                 /* Turn this on if you want to see bad packets */
1496                 if (emx_debug_sbp)
1497                         reg_rctl |= E1000_RCTL_SBP;
1498                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1499         } else if (ifp->if_flags & IFF_ALLMULTI) {
1500                 reg_rctl |= E1000_RCTL_MPE;
1501                 reg_rctl &= ~E1000_RCTL_UPE;
1502                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1503         }
1504 }
1505
1506 static void
1507 emx_disable_promisc(struct emx_softc *sc)
1508 {
1509         uint32_t reg_rctl;
1510
1511         reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1512
1513         reg_rctl &= ~E1000_RCTL_UPE;
1514         reg_rctl &= ~E1000_RCTL_MPE;
1515         reg_rctl &= ~E1000_RCTL_SBP;
1516         E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1517 }
1518
1519 static void
1520 emx_set_multi(struct emx_softc *sc)
1521 {
1522         struct ifnet *ifp = &sc->arpcom.ac_if;
1523         struct ifmultiaddr *ifma;
1524         uint32_t reg_rctl = 0;
1525         uint8_t *mta;
1526         int mcnt = 0;
1527
1528         mta = sc->mta;
1529         bzero(mta, ETH_ADDR_LEN * EMX_MCAST_ADDR_MAX);
1530
1531         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
1532                 if (ifma->ifma_addr->sa_family != AF_LINK)
1533                         continue;
1534
1535                 if (mcnt == EMX_MCAST_ADDR_MAX)
1536                         break;
1537
1538                 bcopy(LLADDR((struct sockaddr_dl *)ifma->ifma_addr),
1539                       &mta[mcnt * ETHER_ADDR_LEN], ETHER_ADDR_LEN);
1540                 mcnt++;
1541         }
1542
1543         if (mcnt >= EMX_MCAST_ADDR_MAX) {
1544                 reg_rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
1545                 reg_rctl |= E1000_RCTL_MPE;
1546                 E1000_WRITE_REG(&sc->hw, E1000_RCTL, reg_rctl);
1547         } else {
1548                 e1000_update_mc_addr_list(&sc->hw, mta, mcnt);
1549         }
1550 }
1551
1552 /*
1553  * This routine checks for link status and updates statistics.
1554  */
1555 static void
1556 emx_timer(void *xsc)
1557 {
1558         struct emx_softc *sc = xsc;
1559         struct ifnet *ifp = &sc->arpcom.ac_if;
1560
1561         ifnet_serialize_all(ifp);
1562
1563         emx_update_link_status(sc);
1564         emx_update_stats(sc);
1565
1566         /* Reset LAA into RAR[0] on 82571 */
1567         if (e1000_get_laa_state_82571(&sc->hw) == TRUE)
1568                 e1000_rar_set(&sc->hw, sc->hw.mac.addr, 0);
1569
1570         if (emx_display_debug_stats && (ifp->if_flags & IFF_RUNNING))
1571                 emx_print_hw_stats(sc);
1572
1573         emx_smartspeed(sc);
1574
1575         callout_reset(&sc->timer, hz, emx_timer, sc);
1576
1577         ifnet_deserialize_all(ifp);
1578 }
1579
1580 static void
1581 emx_update_link_status(struct emx_softc *sc)
1582 {
1583         struct e1000_hw *hw = &sc->hw;
1584         struct ifnet *ifp = &sc->arpcom.ac_if;
1585         device_t dev = sc->dev;
1586         uint32_t link_check = 0;
1587
1588         /* Get the cached link value or read phy for real */
1589         switch (hw->phy.media_type) {
1590         case e1000_media_type_copper:
1591                 if (hw->mac.get_link_status) {
1592                         /* Do the work to read phy */
1593                         e1000_check_for_link(hw);
1594                         link_check = !hw->mac.get_link_status;
1595                         if (link_check) /* ESB2 fix */
1596                                 e1000_cfg_on_link_up(hw);
1597                 } else {
1598                         link_check = TRUE;
1599                 }
1600                 break;
1601
1602         case e1000_media_type_fiber:
1603                 e1000_check_for_link(hw);
1604                 link_check = E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU;
1605                 break;
1606
1607         case e1000_media_type_internal_serdes:
1608                 e1000_check_for_link(hw);
1609                 link_check = sc->hw.mac.serdes_has_link;
1610                 break;
1611
1612         case e1000_media_type_unknown:
1613         default:
1614                 break;
1615         }
1616
1617         /* Now check for a transition */
1618         if (link_check && sc->link_active == 0) {
1619                 e1000_get_speed_and_duplex(hw, &sc->link_speed,
1620                     &sc->link_duplex);
1621
1622                 /*
1623                  * Check if we should enable/disable SPEED_MODE bit on
1624                  * 82571EB/82572EI
1625                  */
1626                 if (sc->link_speed != SPEED_1000 &&
1627                     (hw->mac.type == e1000_82571 ||
1628                      hw->mac.type == e1000_82572)) {
1629                         int tarc0;
1630
1631                         tarc0 = E1000_READ_REG(hw, E1000_TARC(0));
1632                         tarc0 &= ~EMX_TARC_SPEED_MODE;
1633                         E1000_WRITE_REG(hw, E1000_TARC(0), tarc0);
1634                 }
1635                 if (bootverbose) {
1636                         device_printf(dev, "Link is up %d Mbps %s\n",
1637                             sc->link_speed,
1638                             ((sc->link_duplex == FULL_DUPLEX) ?
1639                             "Full Duplex" : "Half Duplex"));
1640                 }
1641                 sc->link_active = 1;
1642                 sc->smartspeed = 0;
1643                 ifp->if_baudrate = sc->link_speed * 1000000;
1644                 ifp->if_link_state = LINK_STATE_UP;
1645                 if_link_state_change(ifp);
1646         } else if (!link_check && sc->link_active == 1) {
1647                 ifp->if_baudrate = sc->link_speed = 0;
1648                 sc->link_duplex = 0;
1649                 if (bootverbose)
1650                         device_printf(dev, "Link is Down\n");
1651                 sc->link_active = 0;
1652 #if 0
1653                 /* Link down, disable watchdog */
1654                 if->if_timer = 0;
1655 #endif
1656                 ifp->if_link_state = LINK_STATE_DOWN;
1657                 if_link_state_change(ifp);
1658         }
1659 }
1660
1661 static void
1662 emx_stop(struct emx_softc *sc)
1663 {
1664         struct ifnet *ifp = &sc->arpcom.ac_if;
1665         int i;
1666
1667         ASSERT_IFNET_SERIALIZED_ALL(ifp);
1668
1669         emx_disable_intr(sc);
1670
1671         callout_stop(&sc->timer);
1672
1673         ifp->if_flags &= ~(IFF_RUNNING | IFF_OACTIVE);
1674         ifp->if_timer = 0;
1675
1676         /*
1677          * Disable multiple receive queues.
1678          *
1679          * NOTE:
1680          * We should disable multiple receive queues before
1681          * resetting the hardware.
1682          */
1683         E1000_WRITE_REG(&sc->hw, E1000_MRQC, 0);
1684
1685         e1000_reset_hw(&sc->hw);
1686         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1687
1688         for (i = 0; i < sc->num_tx_desc; i++) {
1689                 struct emx_txbuf *tx_buffer = &sc->tx_buf[i];
1690
1691                 if (tx_buffer->m_head != NULL) {
1692                         bus_dmamap_unload(sc->txtag, tx_buffer->map);
1693                         m_freem(tx_buffer->m_head);
1694                         tx_buffer->m_head = NULL;
1695                 }
1696         }
1697
1698         for (i = 0; i < sc->rx_ring_cnt; ++i)
1699                 emx_free_rx_ring(sc, &sc->rx_data[i]);
1700
1701         sc->csum_flags = 0;
1702         sc->csum_ehlen = 0;
1703         sc->csum_iphlen = 0;
1704
1705         sc->tx_dd_head = 0;
1706         sc->tx_dd_tail = 0;
1707         sc->tx_nsegs = 0;
1708 }
1709
1710 static int
1711 emx_reset(struct emx_softc *sc)
1712 {
1713         device_t dev = sc->dev;
1714         uint16_t rx_buffer_size;
1715
1716         /* Set up smart power down as default off on newer adapters. */
1717         if (!emx_smart_pwr_down &&
1718             (sc->hw.mac.type == e1000_82571 ||
1719              sc->hw.mac.type == e1000_82572)) {
1720                 uint16_t phy_tmp = 0;
1721
1722                 /* Speed up time to link by disabling smart power down. */
1723                 e1000_read_phy_reg(&sc->hw,
1724                     IGP02E1000_PHY_POWER_MGMT, &phy_tmp);
1725                 phy_tmp &= ~IGP02E1000_PM_SPD;
1726                 e1000_write_phy_reg(&sc->hw,
1727                     IGP02E1000_PHY_POWER_MGMT, phy_tmp);
1728         }
1729
1730         /*
1731          * These parameters control the automatic generation (Tx) and
1732          * response (Rx) to Ethernet PAUSE frames.
1733          * - High water mark should allow for at least two frames to be
1734          *   received after sending an XOFF.
1735          * - Low water mark works best when it is very near the high water mark.
1736          *   This allows the receiver to restart by sending XON when it has
1737          *   drained a bit. Here we use an arbitary value of 1500 which will
1738          *   restart after one full frame is pulled from the buffer. There
1739          *   could be several smaller frames in the buffer and if so they will
1740          *   not trigger the XON until their total number reduces the buffer
1741          *   by 1500.
1742          * - The pause time is fairly large at 1000 x 512ns = 512 usec.
1743          */
1744         rx_buffer_size = (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) << 10;
1745
1746         sc->hw.fc.high_water = rx_buffer_size -
1747                                roundup2(sc->max_frame_size, 1024);
1748         sc->hw.fc.low_water = sc->hw.fc.high_water - 1500;
1749
1750         if (sc->hw.mac.type == e1000_80003es2lan)
1751                 sc->hw.fc.pause_time = 0xFFFF;
1752         else
1753                 sc->hw.fc.pause_time = EMX_FC_PAUSE_TIME;
1754         sc->hw.fc.send_xon = TRUE;
1755         sc->hw.fc.requested_mode = e1000_fc_full;
1756
1757         /* Issue a global reset */
1758         e1000_reset_hw(&sc->hw);
1759         E1000_WRITE_REG(&sc->hw, E1000_WUC, 0);
1760         emx_disable_aspm(sc);
1761
1762         if (e1000_init_hw(&sc->hw) < 0) {
1763                 device_printf(dev, "Hardware Initialization Failed\n");
1764                 return (EIO);
1765         }
1766
1767         E1000_WRITE_REG(&sc->hw, E1000_VET, ETHERTYPE_VLAN);
1768         e1000_get_phy_info(&sc->hw);
1769         e1000_check_for_link(&sc->hw);
1770
1771         return (0);
1772 }
1773
1774 static void
1775 emx_setup_ifp(struct emx_softc *sc)
1776 {
1777         struct ifnet *ifp = &sc->arpcom.ac_if;
1778
1779         if_initname(ifp, device_get_name(sc->dev),
1780                     device_get_unit(sc->dev));
1781         ifp->if_softc = sc;
1782         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1783         ifp->if_init =  emx_init;
1784         ifp->if_ioctl = emx_ioctl;
1785         ifp->if_start = emx_start;
1786 #ifdef IFPOLL_ENABLE
1787         ifp->if_qpoll = emx_qpoll;
1788 #endif
1789         ifp->if_watchdog = emx_watchdog;
1790         ifp->if_serialize = emx_serialize;
1791         ifp->if_deserialize = emx_deserialize;
1792         ifp->if_tryserialize = emx_tryserialize;
1793 #ifdef INVARIANTS
1794         ifp->if_serialize_assert = emx_serialize_assert;
1795 #endif
1796         ifq_set_maxlen(&ifp->if_snd, sc->num_tx_desc - 1);
1797         ifq_set_ready(&ifp->if_snd);
1798
1799         ether_ifattach(ifp, sc->hw.mac.addr, NULL);
1800
1801         ifp->if_capabilities = IFCAP_HWCSUM |
1802                                IFCAP_VLAN_HWTAGGING |
1803                                IFCAP_VLAN_MTU;
1804         if (sc->rx_ring_cnt > 1)
1805                 ifp->if_capabilities |= IFCAP_RSS;
1806         ifp->if_capenable = ifp->if_capabilities;
1807         ifp->if_hwassist = EMX_CSUM_FEATURES;
1808
1809         /*
1810          * Tell the upper layer(s) we support long frames.
1811          */
1812         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1813
1814         /*
1815          * Specify the media types supported by this sc and register
1816          * callbacks to update media and link information
1817          */
1818         ifmedia_init(&sc->media, IFM_IMASK,
1819                      emx_media_change, emx_media_status);
1820         if (sc->hw.phy.media_type == e1000_media_type_fiber ||
1821             sc->hw.phy.media_type == e1000_media_type_internal_serdes) {
1822                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX | IFM_FDX,
1823                             0, NULL);
1824                 ifmedia_add(&sc->media, IFM_ETHER | IFM_1000_SX, 0, NULL);
1825         } else {
1826                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T, 0, NULL);
1827                 ifmedia_add(&sc->media, IFM_ETHER | IFM_10_T | IFM_FDX,
1828                             0, NULL);
1829                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX, 0, NULL);
1830                 ifmedia_add(&sc->media, IFM_ETHER | IFM_100_TX | IFM_FDX,
1831                             0, NULL);
1832                 if (sc->hw.phy.type != e1000_phy_ife) {
1833                         ifmedia_add(&sc->media,
1834                                 IFM_ETHER | IFM_1000_T | IFM_FDX, 0, NULL);
1835                         ifmedia_add(&sc->media,
1836                                 IFM_ETHER | IFM_1000_T, 0, NULL);
1837                 }
1838         }
1839         ifmedia_add(&sc->media, IFM_ETHER | IFM_AUTO, 0, NULL);
1840         ifmedia_set(&sc->media, IFM_ETHER | IFM_AUTO);
1841 }
1842
1843 /*
1844  * Workaround for SmartSpeed on 82541 and 82547 controllers
1845  */
1846 static void
1847 emx_smartspeed(struct emx_softc *sc)
1848 {
1849         uint16_t phy_tmp;
1850
1851         if (sc->link_active || sc->hw.phy.type != e1000_phy_igp ||
1852             sc->hw.mac.autoneg == 0 ||
1853             (sc->hw.phy.autoneg_advertised & ADVERTISE_1000_FULL) == 0)
1854                 return;
1855
1856         if (sc->smartspeed == 0) {
1857                 /*
1858                  * If Master/Slave config fault is asserted twice,
1859                  * we assume back-to-back
1860                  */
1861                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1862                 if (!(phy_tmp & SR_1000T_MS_CONFIG_FAULT))
1863                         return;
1864                 e1000_read_phy_reg(&sc->hw, PHY_1000T_STATUS, &phy_tmp);
1865                 if (phy_tmp & SR_1000T_MS_CONFIG_FAULT) {
1866                         e1000_read_phy_reg(&sc->hw,
1867                             PHY_1000T_CTRL, &phy_tmp);
1868                         if (phy_tmp & CR_1000T_MS_ENABLE) {
1869                                 phy_tmp &= ~CR_1000T_MS_ENABLE;
1870                                 e1000_write_phy_reg(&sc->hw,
1871                                     PHY_1000T_CTRL, phy_tmp);
1872                                 sc->smartspeed++;
1873                                 if (sc->hw.mac.autoneg &&
1874                                     !e1000_phy_setup_autoneg(&sc->hw) &&
1875                                     !e1000_read_phy_reg(&sc->hw,
1876                                      PHY_CONTROL, &phy_tmp)) {
1877                                         phy_tmp |= MII_CR_AUTO_NEG_EN |
1878                                                    MII_CR_RESTART_AUTO_NEG;
1879                                         e1000_write_phy_reg(&sc->hw,
1880                                             PHY_CONTROL, phy_tmp);
1881                                 }
1882                         }
1883                 }
1884                 return;
1885         } else if (sc->smartspeed == EMX_SMARTSPEED_DOWNSHIFT) {
1886                 /* If still no link, perhaps using 2/3 pair cable */
1887                 e1000_read_phy_reg(&sc->hw, PHY_1000T_CTRL, &phy_tmp);
1888                 phy_tmp |= CR_1000T_MS_ENABLE;
1889                 e1000_write_phy_reg(&sc->hw, PHY_1000T_CTRL, phy_tmp);
1890                 if (sc->hw.mac.autoneg &&
1891                     !e1000_phy_setup_autoneg(&sc->hw) &&
1892                     !e1000_read_phy_reg(&sc->hw, PHY_CONTROL, &phy_tmp)) {
1893                         phy_tmp |= MII_CR_AUTO_NEG_EN | MII_CR_RESTART_AUTO_NEG;
1894                         e1000_write_phy_reg(&sc->hw, PHY_CONTROL, phy_tmp);
1895                 }
1896         }
1897
1898         /* Restart process after EMX_SMARTSPEED_MAX iterations */
1899         if (sc->smartspeed++ == EMX_SMARTSPEED_MAX)
1900                 sc->smartspeed = 0;
1901 }
1902
1903 static int
1904 emx_create_tx_ring(struct emx_softc *sc)
1905 {
1906         device_t dev = sc->dev;
1907         struct emx_txbuf *tx_buffer;
1908         int error, i, tsize, ntxd;
1909
1910         /*
1911          * Validate number of transmit descriptors.  It must not exceed
1912          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
1913          */
1914         ntxd = device_getenv_int(dev, "txd", emx_txd);
1915         if ((ntxd * sizeof(struct e1000_tx_desc)) % EMX_DBA_ALIGN != 0 ||
1916             ntxd > EMX_MAX_TXD || ntxd < EMX_MIN_TXD) {
1917                 device_printf(dev, "Using %d TX descriptors instead of %d!\n",
1918                     EMX_DEFAULT_TXD, ntxd);
1919                 sc->num_tx_desc = EMX_DEFAULT_TXD;
1920         } else {
1921                 sc->num_tx_desc = ntxd;
1922         }
1923
1924         /*
1925          * Allocate Transmit Descriptor ring
1926          */
1927         tsize = roundup2(sc->num_tx_desc * sizeof(struct e1000_tx_desc),
1928                          EMX_DBA_ALIGN);
1929         sc->tx_desc_base = bus_dmamem_coherent_any(sc->parent_dtag,
1930                                 EMX_DBA_ALIGN, tsize, BUS_DMA_WAITOK,
1931                                 &sc->tx_desc_dtag, &sc->tx_desc_dmap,
1932                                 &sc->tx_desc_paddr);
1933         if (sc->tx_desc_base == NULL) {
1934                 device_printf(dev, "Unable to allocate tx_desc memory\n");
1935                 return ENOMEM;
1936         }
1937
1938         sc->tx_buf = kmalloc(sizeof(struct emx_txbuf) * sc->num_tx_desc,
1939                              M_DEVBUF, M_WAITOK | M_ZERO);
1940
1941         /*
1942          * Create DMA tags for tx buffers
1943          */
1944         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
1945                         1, 0,                   /* alignment, bounds */
1946                         BUS_SPACE_MAXADDR,      /* lowaddr */
1947                         BUS_SPACE_MAXADDR,      /* highaddr */
1948                         NULL, NULL,             /* filter, filterarg */
1949                         EMX_TSO_SIZE,           /* maxsize */
1950                         EMX_MAX_SCATTER,        /* nsegments */
1951                         EMX_MAX_SEGSIZE,        /* maxsegsize */
1952                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW |
1953                         BUS_DMA_ONEBPAGE,       /* flags */
1954                         &sc->txtag);
1955         if (error) {
1956                 device_printf(dev, "Unable to allocate TX DMA tag\n");
1957                 kfree(sc->tx_buf, M_DEVBUF);
1958                 sc->tx_buf = NULL;
1959                 return error;
1960         }
1961
1962         /*
1963          * Create DMA maps for tx buffers
1964          */
1965         for (i = 0; i < sc->num_tx_desc; i++) {
1966                 tx_buffer = &sc->tx_buf[i];
1967
1968                 error = bus_dmamap_create(sc->txtag,
1969                                           BUS_DMA_WAITOK | BUS_DMA_ONEBPAGE,
1970                                           &tx_buffer->map);
1971                 if (error) {
1972                         device_printf(dev, "Unable to create TX DMA map\n");
1973                         emx_destroy_tx_ring(sc, i);
1974                         return error;
1975                 }
1976         }
1977         return (0);
1978 }
1979
1980 static void
1981 emx_init_tx_ring(struct emx_softc *sc)
1982 {
1983         /* Clear the old ring contents */
1984         bzero(sc->tx_desc_base,
1985               sizeof(struct e1000_tx_desc) * sc->num_tx_desc);
1986
1987         /* Reset state */
1988         sc->next_avail_tx_desc = 0;
1989         sc->next_tx_to_clean = 0;
1990         sc->num_tx_desc_avail = sc->num_tx_desc;
1991 }
1992
1993 static void
1994 emx_init_tx_unit(struct emx_softc *sc)
1995 {
1996         uint32_t tctl, tarc, tipg = 0;
1997         uint64_t bus_addr;
1998
1999         /* Setup the Base and Length of the Tx Descriptor Ring */
2000         bus_addr = sc->tx_desc_paddr;
2001         E1000_WRITE_REG(&sc->hw, E1000_TDLEN(0),
2002             sc->num_tx_desc * sizeof(struct e1000_tx_desc));
2003         E1000_WRITE_REG(&sc->hw, E1000_TDBAH(0),
2004             (uint32_t)(bus_addr >> 32));
2005         E1000_WRITE_REG(&sc->hw, E1000_TDBAL(0),
2006             (uint32_t)bus_addr);
2007         /* Setup the HW Tx Head and Tail descriptor pointers */
2008         E1000_WRITE_REG(&sc->hw, E1000_TDT(0), 0);
2009         E1000_WRITE_REG(&sc->hw, E1000_TDH(0), 0);
2010
2011         /* Set the default values for the Tx Inter Packet Gap timer */
2012         switch (sc->hw.mac.type) {
2013         case e1000_80003es2lan:
2014                 tipg = DEFAULT_82543_TIPG_IPGR1;
2015                 tipg |= DEFAULT_80003ES2LAN_TIPG_IPGR2 <<
2016                     E1000_TIPG_IPGR2_SHIFT;
2017                 break;
2018
2019         default:
2020                 if (sc->hw.phy.media_type == e1000_media_type_fiber ||
2021                     sc->hw.phy.media_type == e1000_media_type_internal_serdes)
2022                         tipg = DEFAULT_82543_TIPG_IPGT_FIBER;
2023                 else
2024                         tipg = DEFAULT_82543_TIPG_IPGT_COPPER;
2025                 tipg |= DEFAULT_82543_TIPG_IPGR1 << E1000_TIPG_IPGR1_SHIFT;
2026                 tipg |= DEFAULT_82543_TIPG_IPGR2 << E1000_TIPG_IPGR2_SHIFT;
2027                 break;
2028         }
2029
2030         E1000_WRITE_REG(&sc->hw, E1000_TIPG, tipg);
2031
2032         /* NOTE: 0 is not allowed for TIDV */
2033         E1000_WRITE_REG(&sc->hw, E1000_TIDV, 1);
2034         E1000_WRITE_REG(&sc->hw, E1000_TADV, 0);
2035
2036         if (sc->hw.mac.type == e1000_82571 ||
2037             sc->hw.mac.type == e1000_82572) {
2038                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2039                 tarc |= EMX_TARC_SPEED_MODE;
2040                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2041         } else if (sc->hw.mac.type == e1000_80003es2lan) {
2042                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(0));
2043                 tarc |= 1;
2044                 E1000_WRITE_REG(&sc->hw, E1000_TARC(0), tarc);
2045                 tarc = E1000_READ_REG(&sc->hw, E1000_TARC(1));
2046                 tarc |= 1;
2047                 E1000_WRITE_REG(&sc->hw, E1000_TARC(1), tarc);
2048         }
2049
2050         /* Program the Transmit Control Register */
2051         tctl = E1000_READ_REG(&sc->hw, E1000_TCTL);
2052         tctl &= ~E1000_TCTL_CT;
2053         tctl |= E1000_TCTL_PSP | E1000_TCTL_RTLC | E1000_TCTL_EN |
2054                 (E1000_COLLISION_THRESHOLD << E1000_CT_SHIFT);
2055         tctl |= E1000_TCTL_MULR;
2056
2057         /* This write will effectively turn on the transmit unit. */
2058         E1000_WRITE_REG(&sc->hw, E1000_TCTL, tctl);
2059 }
2060
2061 static void
2062 emx_destroy_tx_ring(struct emx_softc *sc, int ndesc)
2063 {
2064         struct emx_txbuf *tx_buffer;
2065         int i;
2066
2067         /* Free Transmit Descriptor ring */
2068         if (sc->tx_desc_base) {
2069                 bus_dmamap_unload(sc->tx_desc_dtag, sc->tx_desc_dmap);
2070                 bus_dmamem_free(sc->tx_desc_dtag, sc->tx_desc_base,
2071                                 sc->tx_desc_dmap);
2072                 bus_dma_tag_destroy(sc->tx_desc_dtag);
2073
2074                 sc->tx_desc_base = NULL;
2075         }
2076
2077         if (sc->tx_buf == NULL)
2078                 return;
2079
2080         for (i = 0; i < ndesc; i++) {
2081                 tx_buffer = &sc->tx_buf[i];
2082
2083                 KKASSERT(tx_buffer->m_head == NULL);
2084                 bus_dmamap_destroy(sc->txtag, tx_buffer->map);
2085         }
2086         bus_dma_tag_destroy(sc->txtag);
2087
2088         kfree(sc->tx_buf, M_DEVBUF);
2089         sc->tx_buf = NULL;
2090 }
2091
2092 /*
2093  * The offload context needs to be set when we transfer the first
2094  * packet of a particular protocol (TCP/UDP).  This routine has been
2095  * enhanced to deal with inserted VLAN headers.
2096  *
2097  * If the new packet's ether header length, ip header length and
2098  * csum offloading type are same as the previous packet, we should
2099  * avoid allocating a new csum context descriptor; mainly to take
2100  * advantage of the pipeline effect of the TX data read request.
2101  *
2102  * This function returns number of TX descrptors allocated for
2103  * csum context.
2104  */
2105 static int
2106 emx_txcsum(struct emx_softc *sc, struct mbuf *mp,
2107            uint32_t *txd_upper, uint32_t *txd_lower)
2108 {
2109         struct e1000_context_desc *TXD;
2110         struct emx_txbuf *tx_buffer;
2111         struct ether_vlan_header *eh;
2112         struct ip *ip;
2113         int curr_txd, ehdrlen, csum_flags;
2114         uint32_t cmd, hdr_len, ip_hlen;
2115         uint16_t etype;
2116
2117         /*
2118          * Determine where frame payload starts.
2119          * Jump over vlan headers if already present,
2120          * helpful for QinQ too.
2121          */
2122         KASSERT(mp->m_len >= ETHER_HDR_LEN,
2123                 ("emx_txcsum_pullup is not called (eh)?\n"));
2124         eh = mtod(mp, struct ether_vlan_header *);
2125         if (eh->evl_encap_proto == htons(ETHERTYPE_VLAN)) {
2126                 KASSERT(mp->m_len >= ETHER_HDR_LEN + EVL_ENCAPLEN,
2127                         ("emx_txcsum_pullup is not called (evh)?\n"));
2128                 etype = ntohs(eh->evl_proto);
2129                 ehdrlen = ETHER_HDR_LEN + EVL_ENCAPLEN;
2130         } else {
2131                 etype = ntohs(eh->evl_encap_proto);
2132                 ehdrlen = ETHER_HDR_LEN;
2133         }
2134
2135         /*
2136          * We only support TCP/UDP for IPv4 for the moment.
2137          * TODO: Support SCTP too when it hits the tree.
2138          */
2139         if (etype != ETHERTYPE_IP)
2140                 return 0;
2141
2142         KASSERT(mp->m_len >= ehdrlen + EMX_IPVHL_SIZE,
2143                 ("emx_txcsum_pullup is not called (eh+ip_vhl)?\n"));
2144
2145         /* NOTE: We could only safely access ip.ip_vhl part */
2146         ip = (struct ip *)(mp->m_data + ehdrlen);
2147         ip_hlen = ip->ip_hl << 2;
2148
2149         csum_flags = mp->m_pkthdr.csum_flags & EMX_CSUM_FEATURES;
2150
2151         if (sc->csum_ehlen == ehdrlen && sc->csum_iphlen == ip_hlen &&
2152             sc->csum_flags == csum_flags) {
2153                 /*
2154                  * Same csum offload context as the previous packets;
2155                  * just return.
2156                  */
2157                 *txd_upper = sc->csum_txd_upper;
2158                 *txd_lower = sc->csum_txd_lower;
2159                 return 0;
2160         }
2161
2162         /*
2163          * Setup a new csum offload context.
2164          */
2165
2166         curr_txd = sc->next_avail_tx_desc;
2167         tx_buffer = &sc->tx_buf[curr_txd];
2168         TXD = (struct e1000_context_desc *)&sc->tx_desc_base[curr_txd];
2169
2170         cmd = 0;
2171
2172         /* Setup of IP header checksum. */
2173         if (csum_flags & CSUM_IP) {
2174                 /*
2175                  * Start offset for header checksum calculation.
2176                  * End offset for header checksum calculation.
2177                  * Offset of place to put the checksum.
2178                  */
2179                 TXD->lower_setup.ip_fields.ipcss = ehdrlen;
2180                 TXD->lower_setup.ip_fields.ipcse =
2181                     htole16(ehdrlen + ip_hlen - 1);
2182                 TXD->lower_setup.ip_fields.ipcso =
2183                     ehdrlen + offsetof(struct ip, ip_sum);
2184                 cmd |= E1000_TXD_CMD_IP;
2185                 *txd_upper |= E1000_TXD_POPTS_IXSM << 8;
2186         }
2187         hdr_len = ehdrlen + ip_hlen;
2188
2189         if (csum_flags & CSUM_TCP) {
2190                 /*
2191                  * Start offset for payload checksum calculation.
2192                  * End offset for payload checksum calculation.
2193                  * Offset of place to put the checksum.
2194                  */
2195                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2196                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2197                 TXD->upper_setup.tcp_fields.tucso =
2198                     hdr_len + offsetof(struct tcphdr, th_sum);
2199                 cmd |= E1000_TXD_CMD_TCP;
2200                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2201         } else if (csum_flags & CSUM_UDP) {
2202                 /*
2203                  * Start offset for header checksum calculation.
2204                  * End offset for header checksum calculation.
2205                  * Offset of place to put the checksum.
2206                  */
2207                 TXD->upper_setup.tcp_fields.tucss = hdr_len;
2208                 TXD->upper_setup.tcp_fields.tucse = htole16(0);
2209                 TXD->upper_setup.tcp_fields.tucso =
2210                     hdr_len + offsetof(struct udphdr, uh_sum);
2211                 *txd_upper |= E1000_TXD_POPTS_TXSM << 8;
2212         }
2213
2214         *txd_lower = E1000_TXD_CMD_DEXT |       /* Extended descr type */
2215                      E1000_TXD_DTYP_D;          /* Data descr */
2216
2217         /* Save the information for this csum offloading context */
2218         sc->csum_ehlen = ehdrlen;
2219         sc->csum_iphlen = ip_hlen;
2220         sc->csum_flags = csum_flags;
2221         sc->csum_txd_upper = *txd_upper;
2222         sc->csum_txd_lower = *txd_lower;
2223
2224         TXD->tcp_seg_setup.data = htole32(0);
2225         TXD->cmd_and_length =
2226             htole32(E1000_TXD_CMD_IFCS | E1000_TXD_CMD_DEXT | cmd);
2227
2228         if (++curr_txd == sc->num_tx_desc)
2229                 curr_txd = 0;
2230
2231         KKASSERT(sc->num_tx_desc_avail > 0);
2232         sc->num_tx_desc_avail--;
2233
2234         sc->next_avail_tx_desc = curr_txd;
2235         return 1;
2236 }
2237
2238 static int
2239 emx_txcsum_pullup(struct emx_softc *sc, struct mbuf **m0)
2240 {
2241         struct mbuf *m = *m0;
2242         struct ether_header *eh;
2243         int len;
2244
2245         sc->tx_csum_try_pullup++;
2246
2247         len = ETHER_HDR_LEN + EMX_IPVHL_SIZE;
2248
2249         if (__predict_false(!M_WRITABLE(m))) {
2250                 if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2251                         sc->tx_csum_drop1++;
2252                         m_freem(m);
2253                         *m0 = NULL;
2254                         return ENOBUFS;
2255                 }
2256                 eh = mtod(m, struct ether_header *);
2257
2258                 if (eh->ether_type == htons(ETHERTYPE_VLAN))
2259                         len += EVL_ENCAPLEN;
2260
2261                 if (m->m_len < len) {
2262                         sc->tx_csum_drop2++;
2263                         m_freem(m);
2264                         *m0 = NULL;
2265                         return ENOBUFS;
2266                 }
2267                 return 0;
2268         }
2269
2270         if (__predict_false(m->m_len < ETHER_HDR_LEN)) {
2271                 sc->tx_csum_pullup1++;
2272                 m = m_pullup(m, ETHER_HDR_LEN);
2273                 if (m == NULL) {
2274                         sc->tx_csum_pullup1_failed++;
2275                         *m0 = NULL;
2276                         return ENOBUFS;
2277                 }
2278                 *m0 = m;
2279         }
2280         eh = mtod(m, struct ether_header *);
2281
2282         if (eh->ether_type == htons(ETHERTYPE_VLAN))
2283                 len += EVL_ENCAPLEN;
2284
2285         if (m->m_len < len) {
2286                 sc->tx_csum_pullup2++;
2287                 m = m_pullup(m, len);
2288                 if (m == NULL) {
2289                         sc->tx_csum_pullup2_failed++;
2290                         *m0 = NULL;
2291                         return ENOBUFS;
2292                 }
2293                 *m0 = m;
2294         }
2295         return 0;
2296 }
2297
2298 static void
2299 emx_txeof(struct emx_softc *sc)
2300 {
2301         struct ifnet *ifp = &sc->arpcom.ac_if;
2302         struct emx_txbuf *tx_buffer;
2303         int first, num_avail;
2304
2305         if (sc->tx_dd_head == sc->tx_dd_tail)
2306                 return;
2307
2308         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2309                 return;
2310
2311         num_avail = sc->num_tx_desc_avail;
2312         first = sc->next_tx_to_clean;
2313
2314         while (sc->tx_dd_head != sc->tx_dd_tail) {
2315                 int dd_idx = sc->tx_dd[sc->tx_dd_head];
2316                 struct e1000_tx_desc *tx_desc;
2317
2318                 tx_desc = &sc->tx_desc_base[dd_idx];
2319                 if (tx_desc->upper.fields.status & E1000_TXD_STAT_DD) {
2320                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2321
2322                         if (++dd_idx == sc->num_tx_desc)
2323                                 dd_idx = 0;
2324
2325                         while (first != dd_idx) {
2326                                 logif(pkt_txclean);
2327
2328                                 num_avail++;
2329
2330                                 tx_buffer = &sc->tx_buf[first];
2331                                 if (tx_buffer->m_head) {
2332                                         ifp->if_opackets++;
2333                                         bus_dmamap_unload(sc->txtag,
2334                                                           tx_buffer->map);
2335                                         m_freem(tx_buffer->m_head);
2336                                         tx_buffer->m_head = NULL;
2337                                 }
2338
2339                                 if (++first == sc->num_tx_desc)
2340                                         first = 0;
2341                         }
2342                 } else {
2343                         break;
2344                 }
2345         }
2346         sc->next_tx_to_clean = first;
2347         sc->num_tx_desc_avail = num_avail;
2348
2349         if (sc->tx_dd_head == sc->tx_dd_tail) {
2350                 sc->tx_dd_head = 0;
2351                 sc->tx_dd_tail = 0;
2352         }
2353
2354         if (!EMX_IS_OACTIVE(sc)) {
2355                 ifp->if_flags &= ~IFF_OACTIVE;
2356
2357                 /* All clean, turn off the timer */
2358                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2359                         ifp->if_timer = 0;
2360         }
2361 }
2362
2363 static void
2364 emx_tx_collect(struct emx_softc *sc)
2365 {
2366         struct ifnet *ifp = &sc->arpcom.ac_if;
2367         struct emx_txbuf *tx_buffer;
2368         int tdh, first, num_avail, dd_idx = -1;
2369
2370         if (sc->num_tx_desc_avail == sc->num_tx_desc)
2371                 return;
2372
2373         tdh = E1000_READ_REG(&sc->hw, E1000_TDH(0));
2374         if (tdh == sc->next_tx_to_clean)
2375                 return;
2376
2377         if (sc->tx_dd_head != sc->tx_dd_tail)
2378                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2379
2380         num_avail = sc->num_tx_desc_avail;
2381         first = sc->next_tx_to_clean;
2382
2383         while (first != tdh) {
2384                 logif(pkt_txclean);
2385
2386                 num_avail++;
2387
2388                 tx_buffer = &sc->tx_buf[first];
2389                 if (tx_buffer->m_head) {
2390                         ifp->if_opackets++;
2391                         bus_dmamap_unload(sc->txtag,
2392                                           tx_buffer->map);
2393                         m_freem(tx_buffer->m_head);
2394                         tx_buffer->m_head = NULL;
2395                 }
2396
2397                 if (first == dd_idx) {
2398                         EMX_INC_TXDD_IDX(sc->tx_dd_head);
2399                         if (sc->tx_dd_head == sc->tx_dd_tail) {
2400                                 sc->tx_dd_head = 0;
2401                                 sc->tx_dd_tail = 0;
2402                                 dd_idx = -1;
2403                         } else {
2404                                 dd_idx = sc->tx_dd[sc->tx_dd_head];
2405                         }
2406                 }
2407
2408                 if (++first == sc->num_tx_desc)
2409                         first = 0;
2410         }
2411         sc->next_tx_to_clean = first;
2412         sc->num_tx_desc_avail = num_avail;
2413
2414         if (!EMX_IS_OACTIVE(sc)) {
2415                 ifp->if_flags &= ~IFF_OACTIVE;
2416
2417                 /* All clean, turn off the timer */
2418                 if (sc->num_tx_desc_avail == sc->num_tx_desc)
2419                         ifp->if_timer = 0;
2420         }
2421 }
2422
2423 /*
2424  * When Link is lost sometimes there is work still in the TX ring
2425  * which will result in a watchdog, rather than allow that do an
2426  * attempted cleanup and then reinit here.  Note that this has been
2427  * seens mostly with fiber adapters.
2428  */
2429 static void
2430 emx_tx_purge(struct emx_softc *sc)
2431 {
2432         struct ifnet *ifp = &sc->arpcom.ac_if;
2433
2434         if (!sc->link_active && ifp->if_timer) {
2435                 emx_tx_collect(sc);
2436                 if (ifp->if_timer) {
2437                         if_printf(ifp, "Link lost, TX pending, reinit\n");
2438                         ifp->if_timer = 0;
2439                         emx_init(sc);
2440                 }
2441         }
2442 }
2443
2444 static int
2445 emx_newbuf(struct emx_softc *sc, struct emx_rxdata *rdata, int i, int init)
2446 {
2447         struct mbuf *m;
2448         bus_dma_segment_t seg;
2449         bus_dmamap_t map;
2450         struct emx_rxbuf *rx_buffer;
2451         int error, nseg;
2452
2453         m = m_getcl(init ? MB_WAIT : MB_DONTWAIT, MT_DATA, M_PKTHDR);
2454         if (m == NULL) {
2455                 rdata->mbuf_cluster_failed++;
2456                 if (init) {
2457                         if_printf(&sc->arpcom.ac_if,
2458                                   "Unable to allocate RX mbuf\n");
2459                 }
2460                 return (ENOBUFS);
2461         }
2462         m->m_len = m->m_pkthdr.len = MCLBYTES;
2463
2464         if (sc->max_frame_size <= MCLBYTES - ETHER_ALIGN)
2465                 m_adj(m, ETHER_ALIGN);
2466
2467         error = bus_dmamap_load_mbuf_segment(rdata->rxtag,
2468                         rdata->rx_sparemap, m,
2469                         &seg, 1, &nseg, BUS_DMA_NOWAIT);
2470         if (error) {
2471                 m_freem(m);
2472                 if (init) {
2473                         if_printf(&sc->arpcom.ac_if,
2474                                   "Unable to load RX mbuf\n");
2475                 }
2476                 return (error);
2477         }
2478
2479         rx_buffer = &rdata->rx_buf[i];
2480         if (rx_buffer->m_head != NULL)
2481                 bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2482
2483         map = rx_buffer->map;
2484         rx_buffer->map = rdata->rx_sparemap;
2485         rdata->rx_sparemap = map;
2486
2487         rx_buffer->m_head = m;
2488         rx_buffer->paddr = seg.ds_addr;
2489
2490         emx_setup_rxdesc(&rdata->rx_desc[i], rx_buffer);
2491         return (0);
2492 }
2493
2494 static int
2495 emx_create_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2496 {
2497         device_t dev = sc->dev;
2498         struct emx_rxbuf *rx_buffer;
2499         int i, error, rsize, nrxd;
2500
2501         /*
2502          * Validate number of receive descriptors.  It must not exceed
2503          * hardware maximum, and must be multiple of E1000_DBA_ALIGN.
2504          */
2505         nrxd = device_getenv_int(dev, "rxd", emx_rxd);
2506         if ((nrxd * sizeof(emx_rxdesc_t)) % EMX_DBA_ALIGN != 0 ||
2507             nrxd > EMX_MAX_RXD || nrxd < EMX_MIN_RXD) {
2508                 device_printf(dev, "Using %d RX descriptors instead of %d!\n",
2509                     EMX_DEFAULT_RXD, nrxd);
2510                 rdata->num_rx_desc = EMX_DEFAULT_RXD;
2511         } else {
2512                 rdata->num_rx_desc = nrxd;
2513         }
2514
2515         /*
2516          * Allocate Receive Descriptor ring
2517          */
2518         rsize = roundup2(rdata->num_rx_desc * sizeof(emx_rxdesc_t),
2519                          EMX_DBA_ALIGN);
2520         rdata->rx_desc = bus_dmamem_coherent_any(sc->parent_dtag,
2521                                 EMX_DBA_ALIGN, rsize, BUS_DMA_WAITOK,
2522                                 &rdata->rx_desc_dtag, &rdata->rx_desc_dmap,
2523                                 &rdata->rx_desc_paddr);
2524         if (rdata->rx_desc == NULL) {
2525                 device_printf(dev, "Unable to allocate rx_desc memory\n");
2526                 return ENOMEM;
2527         }
2528
2529         rdata->rx_buf = kmalloc(sizeof(struct emx_rxbuf) * rdata->num_rx_desc,
2530                                 M_DEVBUF, M_WAITOK | M_ZERO);
2531
2532         /*
2533          * Create DMA tag for rx buffers
2534          */
2535         error = bus_dma_tag_create(sc->parent_dtag, /* parent */
2536                         1, 0,                   /* alignment, bounds */
2537                         BUS_SPACE_MAXADDR,      /* lowaddr */
2538                         BUS_SPACE_MAXADDR,      /* highaddr */
2539                         NULL, NULL,             /* filter, filterarg */
2540                         MCLBYTES,               /* maxsize */
2541                         1,                      /* nsegments */
2542                         MCLBYTES,               /* maxsegsize */
2543                         BUS_DMA_WAITOK | BUS_DMA_ALLOCNOW, /* flags */
2544                         &rdata->rxtag);
2545         if (error) {
2546                 device_printf(dev, "Unable to allocate RX DMA tag\n");
2547                 kfree(rdata->rx_buf, M_DEVBUF);
2548                 rdata->rx_buf = NULL;
2549                 return error;
2550         }
2551
2552         /*
2553          * Create spare DMA map for rx buffers
2554          */
2555         error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2556                                   &rdata->rx_sparemap);
2557         if (error) {
2558                 device_printf(dev, "Unable to create spare RX DMA map\n");
2559                 bus_dma_tag_destroy(rdata->rxtag);
2560                 kfree(rdata->rx_buf, M_DEVBUF);
2561                 rdata->rx_buf = NULL;
2562                 return error;
2563         }
2564
2565         /*
2566          * Create DMA maps for rx buffers
2567          */
2568         for (i = 0; i < rdata->num_rx_desc; i++) {
2569                 rx_buffer = &rdata->rx_buf[i];
2570
2571                 error = bus_dmamap_create(rdata->rxtag, BUS_DMA_WAITOK,
2572                                           &rx_buffer->map);
2573                 if (error) {
2574                         device_printf(dev, "Unable to create RX DMA map\n");
2575                         emx_destroy_rx_ring(sc, rdata, i);
2576                         return error;
2577                 }
2578         }
2579         return (0);
2580 }
2581
2582 static void
2583 emx_free_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2584 {
2585         int i;
2586
2587         for (i = 0; i < rdata->num_rx_desc; i++) {
2588                 struct emx_rxbuf *rx_buffer = &rdata->rx_buf[i];
2589
2590                 if (rx_buffer->m_head != NULL) {
2591                         bus_dmamap_unload(rdata->rxtag, rx_buffer->map);
2592                         m_freem(rx_buffer->m_head);
2593                         rx_buffer->m_head = NULL;
2594                 }
2595         }
2596
2597         if (rdata->fmp != NULL)
2598                 m_freem(rdata->fmp);
2599         rdata->fmp = NULL;
2600         rdata->lmp = NULL;
2601 }
2602
2603 static int
2604 emx_init_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata)
2605 {
2606         int i, error;
2607
2608         /* Reset descriptor ring */
2609         bzero(rdata->rx_desc, sizeof(emx_rxdesc_t) * rdata->num_rx_desc);
2610
2611         /* Allocate new ones. */
2612         for (i = 0; i < rdata->num_rx_desc; i++) {
2613                 error = emx_newbuf(sc, rdata, i, 1);
2614                 if (error)
2615                         return (error);
2616         }
2617
2618         /* Setup our descriptor pointers */
2619         rdata->next_rx_desc_to_check = 0;
2620
2621         return (0);
2622 }
2623
2624 static void
2625 emx_init_rx_unit(struct emx_softc *sc)
2626 {
2627         struct ifnet *ifp = &sc->arpcom.ac_if;
2628         uint64_t bus_addr;
2629         uint32_t rctl, itr, rfctl;
2630         int i;
2631
2632         /*
2633          * Make sure receives are disabled while setting
2634          * up the descriptor ring
2635          */
2636         rctl = E1000_READ_REG(&sc->hw, E1000_RCTL);
2637         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl & ~E1000_RCTL_EN);
2638
2639         /*
2640          * Set the interrupt throttling rate. Value is calculated
2641          * as ITR = 1 / (INT_THROTTLE_CEIL * 256ns)
2642          */
2643         if (sc->int_throttle_ceil)
2644                 itr = 1000000000 / 256 / sc->int_throttle_ceil;
2645         else
2646                 itr = 0;
2647         emx_set_itr(sc, itr);
2648
2649         /* Use extended RX descriptor */
2650         rfctl = E1000_RFCTL_EXTEN;
2651
2652         /* Disable accelerated ackknowledge */
2653         if (sc->hw.mac.type == e1000_82574)
2654                 rfctl |= E1000_RFCTL_ACK_DIS;
2655
2656         E1000_WRITE_REG(&sc->hw, E1000_RFCTL, rfctl);
2657
2658         /*
2659          * Receive Checksum Offload for TCP and UDP
2660          *
2661          * Checksum offloading is also enabled if multiple receive
2662          * queue is to be supported, since we need it to figure out
2663          * packet type.
2664          */
2665         if ((ifp->if_capenable & IFCAP_RXCSUM) ||
2666             sc->rx_ring_cnt > 1) {
2667                 uint32_t rxcsum;
2668
2669                 rxcsum = E1000_READ_REG(&sc->hw, E1000_RXCSUM);
2670
2671                 /*
2672                  * NOTE:
2673                  * PCSD must be enabled to enable multiple
2674                  * receive queues.
2675                  */
2676                 rxcsum |= E1000_RXCSUM_IPOFL | E1000_RXCSUM_TUOFL |
2677                           E1000_RXCSUM_PCSD;
2678                 E1000_WRITE_REG(&sc->hw, E1000_RXCSUM, rxcsum);
2679         }
2680
2681         /*
2682          * Configure multiple receive queue (RSS)
2683          */
2684         if (sc->rx_ring_cnt > 1) {
2685                 uint8_t key[EMX_NRSSRK * EMX_RSSRK_SIZE];
2686                 uint32_t reta;
2687
2688                 KASSERT(sc->rx_ring_cnt == EMX_NRX_RING,
2689                     ("invalid number of RX ring (%d)", sc->rx_ring_cnt));
2690
2691                 /*
2692                  * NOTE:
2693                  * When we reach here, RSS has already been disabled
2694                  * in emx_stop(), so we could safely configure RSS key
2695                  * and redirect table.
2696                  */
2697
2698                 /*
2699                  * Configure RSS key
2700                  */
2701                 toeplitz_get_key(key, sizeof(key));
2702                 for (i = 0; i < EMX_NRSSRK; ++i) {
2703                         uint32_t rssrk;
2704
2705                         rssrk = EMX_RSSRK_VAL(key, i);
2706                         EMX_RSS_DPRINTF(sc, 1, "rssrk%d 0x%08x\n", i, rssrk);
2707
2708                         E1000_WRITE_REG(&sc->hw, E1000_RSSRK(i), rssrk);
2709                 }
2710
2711                 /*
2712                  * Configure RSS redirect table in following fashion:
2713                  * (hash & ring_cnt_mask) == rdr_table[(hash & rdr_table_mask)]
2714                  */
2715                 reta = 0;
2716                 for (i = 0; i < EMX_RETA_SIZE; ++i) {
2717                         uint32_t q;
2718
2719                         q = (i % sc->rx_ring_cnt) << EMX_RETA_RINGIDX_SHIFT;
2720                         reta |= q << (8 * i);
2721                 }
2722                 EMX_RSS_DPRINTF(sc, 1, "reta 0x%08x\n", reta);
2723
2724                 for (i = 0; i < EMX_NRETA; ++i)
2725                         E1000_WRITE_REG(&sc->hw, E1000_RETA(i), reta);
2726
2727                 /*
2728                  * Enable multiple receive queues.
2729                  * Enable IPv4 RSS standard hash functions.
2730                  * Disable RSS interrupt.
2731                  */
2732                 E1000_WRITE_REG(&sc->hw, E1000_MRQC,
2733                                 E1000_MRQC_ENABLE_RSS_2Q |
2734                                 E1000_MRQC_RSS_FIELD_IPV4_TCP |
2735                                 E1000_MRQC_RSS_FIELD_IPV4);
2736         }
2737
2738         /*
2739          * XXX TEMPORARY WORKAROUND: on some systems with 82573
2740          * long latencies are observed, like Lenovo X60. This
2741          * change eliminates the problem, but since having positive
2742          * values in RDTR is a known source of problems on other
2743          * platforms another solution is being sought.
2744          */
2745         if (emx_82573_workaround && sc->hw.mac.type == e1000_82573) {
2746                 E1000_WRITE_REG(&sc->hw, E1000_RADV, EMX_RADV_82573);
2747                 E1000_WRITE_REG(&sc->hw, E1000_RDTR, EMX_RDTR_82573);
2748         }
2749
2750         for (i = 0; i < sc->rx_ring_cnt; ++i) {
2751                 struct emx_rxdata *rdata = &sc->rx_data[i];
2752
2753                 /*
2754                  * Setup the Base and Length of the Rx Descriptor Ring
2755                  */
2756                 bus_addr = rdata->rx_desc_paddr;
2757                 E1000_WRITE_REG(&sc->hw, E1000_RDLEN(i),
2758                     rdata->num_rx_desc * sizeof(emx_rxdesc_t));
2759                 E1000_WRITE_REG(&sc->hw, E1000_RDBAH(i),
2760                     (uint32_t)(bus_addr >> 32));
2761                 E1000_WRITE_REG(&sc->hw, E1000_RDBAL(i),
2762                     (uint32_t)bus_addr);
2763
2764                 /*
2765                  * Setup the HW Rx Head and Tail Descriptor Pointers
2766                  */
2767                 E1000_WRITE_REG(&sc->hw, E1000_RDH(i), 0);
2768                 E1000_WRITE_REG(&sc->hw, E1000_RDT(i),
2769                     sc->rx_data[i].num_rx_desc - 1);
2770         }
2771
2772         /* Setup the Receive Control Register */
2773         rctl &= ~(3 << E1000_RCTL_MO_SHIFT);
2774         rctl |= E1000_RCTL_EN | E1000_RCTL_BAM | E1000_RCTL_LBM_NO |
2775                 E1000_RCTL_RDMTS_HALF | E1000_RCTL_SECRC |
2776                 (sc->hw.mac.mc_filter_type << E1000_RCTL_MO_SHIFT);
2777
2778         /* Make sure VLAN Filters are off */
2779         rctl &= ~E1000_RCTL_VFE;
2780
2781         /* Don't store bad paket */
2782         rctl &= ~E1000_RCTL_SBP;
2783
2784         /* MCLBYTES */
2785         rctl |= E1000_RCTL_SZ_2048;
2786
2787         if (ifp->if_mtu > ETHERMTU)
2788                 rctl |= E1000_RCTL_LPE;
2789         else
2790                 rctl &= ~E1000_RCTL_LPE;
2791
2792         /* Enable Receives */
2793         E1000_WRITE_REG(&sc->hw, E1000_RCTL, rctl);
2794 }
2795
2796 static void
2797 emx_destroy_rx_ring(struct emx_softc *sc, struct emx_rxdata *rdata, int ndesc)
2798 {
2799         struct emx_rxbuf *rx_buffer;
2800         int i;
2801
2802         /* Free Receive Descriptor ring */
2803         if (rdata->rx_desc) {
2804                 bus_dmamap_unload(rdata->rx_desc_dtag, rdata->rx_desc_dmap);
2805                 bus_dmamem_free(rdata->rx_desc_dtag, rdata->rx_desc,
2806                                 rdata->rx_desc_dmap);
2807                 bus_dma_tag_destroy(rdata->rx_desc_dtag);
2808
2809                 rdata->rx_desc = NULL;
2810         }
2811
2812         if (rdata->rx_buf == NULL)
2813                 return;
2814
2815         for (i = 0; i < ndesc; i++) {
2816                 rx_buffer = &rdata->rx_buf[i];
2817
2818                 KKASSERT(rx_buffer->m_head == NULL);
2819                 bus_dmamap_destroy(rdata->rxtag, rx_buffer->map);
2820         }
2821         bus_dmamap_destroy(rdata->rxtag, rdata->rx_sparemap);
2822         bus_dma_tag_destroy(rdata->rxtag);
2823
2824         kfree(rdata->rx_buf, M_DEVBUF);
2825         rdata->rx_buf = NULL;
2826 }
2827
2828 static void
2829 emx_rxeof(struct emx_softc *sc, int ring_idx, int count)
2830 {
2831         struct emx_rxdata *rdata = &sc->rx_data[ring_idx];
2832         struct ifnet *ifp = &sc->arpcom.ac_if;
2833         uint32_t staterr;
2834         emx_rxdesc_t *current_desc;
2835         struct mbuf *mp;
2836         int i;
2837
2838         i = rdata->next_rx_desc_to_check;
2839         current_desc = &rdata->rx_desc[i];
2840         staterr = le32toh(current_desc->rxd_staterr);
2841
2842         if (!(staterr & E1000_RXD_STAT_DD))
2843                 return;
2844
2845         while ((staterr & E1000_RXD_STAT_DD) && count != 0) {
2846                 struct pktinfo *pi = NULL, pi0;
2847                 struct emx_rxbuf *rx_buf = &rdata->rx_buf[i];
2848                 struct mbuf *m = NULL;
2849                 int eop, len;
2850
2851                 logif(pkt_receive);
2852
2853                 mp = rx_buf->m_head;
2854
2855                 /*
2856                  * Can't defer bus_dmamap_sync(9) because TBI_ACCEPT
2857                  * needs to access the last received byte in the mbuf.
2858                  */
2859                 bus_dmamap_sync(rdata->rxtag, rx_buf->map,
2860                                 BUS_DMASYNC_POSTREAD);
2861
2862                 len = le16toh(current_desc->rxd_length);
2863                 if (staterr & E1000_RXD_STAT_EOP) {
2864                         count--;
2865                         eop = 1;
2866                 } else {
2867                         eop = 0;
2868                 }
2869
2870                 if (!(staterr & E1000_RXDEXT_ERR_FRAME_ERR_MASK)) {
2871                         uint16_t vlan = 0;
2872                         uint32_t mrq, rss_hash;
2873
2874                         /*
2875                          * Save several necessary information,
2876                          * before emx_newbuf() destroy it.
2877                          */
2878                         if ((staterr & E1000_RXD_STAT_VP) && eop)
2879                                 vlan = le16toh(current_desc->rxd_vlan);
2880
2881                         mrq = le32toh(current_desc->rxd_mrq);
2882                         rss_hash = le32toh(current_desc->rxd_rss);
2883
2884                         EMX_RSS_DPRINTF(sc, 10,
2885                             "ring%d, mrq 0x%08x, rss_hash 0x%08x\n",
2886                             ring_idx, mrq, rss_hash);
2887
2888                         if (emx_newbuf(sc, rdata, i, 0) != 0) {
2889                                 ifp->if_iqdrops++;
2890                                 goto discard;
2891                         }
2892
2893                         /* Assign correct length to the current fragment */
2894                         mp->m_len = len;
2895
2896                         if (rdata->fmp == NULL) {
2897                                 mp->m_pkthdr.len = len;
2898                                 rdata->fmp = mp; /* Store the first mbuf */
2899                                 rdata->lmp = mp;
2900                         } else {
2901                                 /*
2902                                  * Chain mbuf's together
2903                                  */
2904                                 rdata->lmp->m_next = mp;
2905                                 rdata->lmp = rdata->lmp->m_next;
2906                                 rdata->fmp->m_pkthdr.len += len;
2907                         }
2908
2909                         if (eop) {
2910                                 rdata->fmp->m_pkthdr.rcvif = ifp;
2911                                 ifp->if_ipackets++;
2912
2913                                 if (ifp->if_capenable & IFCAP_RXCSUM)
2914                                         emx_rxcsum(staterr, rdata->fmp);
2915
2916                                 if (staterr & E1000_RXD_STAT_VP) {
2917                                         rdata->fmp->m_pkthdr.ether_vlantag =
2918                                             vlan;
2919                                         rdata->fmp->m_flags |= M_VLANTAG;
2920                                 }
2921                                 m = rdata->fmp;
2922                                 rdata->fmp = NULL;
2923                                 rdata->lmp = NULL;
2924
2925                                 if (ifp->if_capenable & IFCAP_RSS) {
2926                                         pi = emx_rssinfo(m, &pi0, mrq,
2927                                                          rss_hash, staterr);
2928                                 }
2929 #ifdef EMX_RSS_DEBUG
2930                                 rdata->rx_pkts++;
2931 #endif
2932                         }
2933                 } else {
2934                         ifp->if_ierrors++;
2935 discard:
2936                         emx_setup_rxdesc(current_desc, rx_buf);
2937                         if (rdata->fmp != NULL) {
2938                                 m_freem(rdata->fmp);
2939                                 rdata->fmp = NULL;
2940                                 rdata->lmp = NULL;
2941                         }
2942                         m = NULL;
2943                 }
2944
2945                 if (m != NULL)
2946                         ether_input_pkt(ifp, m, pi);
2947
2948                 /* Advance our pointers to the next descriptor. */
2949                 if (++i == rdata->num_rx_desc)
2950                         i = 0;
2951
2952                 current_desc = &rdata->rx_desc[i];
2953                 staterr = le32toh(current_desc->rxd_staterr);
2954         }
2955         rdata->next_rx_desc_to_check = i;
2956
2957         /* Advance the E1000's Receive Queue "Tail Pointer". */
2958         if (--i < 0)
2959                 i = rdata->num_rx_desc - 1;
2960         E1000_WRITE_REG(&sc->hw, E1000_RDT(ring_idx), i);
2961 }
2962
2963 static void
2964 emx_enable_intr(struct emx_softc *sc)
2965 {
2966         uint32_t ims_mask = IMS_ENABLE_MASK;
2967
2968         lwkt_serialize_handler_enable(&sc->main_serialize);
2969
2970 #if 0
2971         if (sc->hw.mac.type == e1000_82574) {
2972                 E1000_WRITE_REG(hw, EMX_EIAC, EM_MSIX_MASK);
2973                 ims_mask |= EM_MSIX_MASK;
2974         }
2975 #endif
2976         E1000_WRITE_REG(&sc->hw, E1000_IMS, ims_mask);
2977 }
2978
2979 static void
2980 emx_disable_intr(struct emx_softc *sc)
2981 {
2982         if (sc->hw.mac.type == e1000_82574)
2983                 E1000_WRITE_REG(&sc->hw, EMX_EIAC, 0);
2984         E1000_WRITE_REG(&sc->hw, E1000_IMC, 0xffffffff);
2985
2986         lwkt_serialize_handler_disable(&sc->main_serialize);
2987 }
2988
2989 /*
2990  * Bit of a misnomer, what this really means is
2991  * to enable OS management of the system... aka
2992  * to disable special hardware management features
2993  */
2994 static void
2995 emx_get_mgmt(struct emx_softc *sc)
2996 {
2997         /* A shared code workaround */
2998         if (sc->has_manage) {
2999                 int manc2h = E1000_READ_REG(&sc->hw, E1000_MANC2H);
3000                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3001
3002                 /* disable hardware interception of ARP */
3003                 manc &= ~(E1000_MANC_ARP_EN);
3004
3005                 /* enable receiving management packets to the host */
3006                 manc |= E1000_MANC_EN_MNG2HOST;
3007 #define E1000_MNG2HOST_PORT_623 (1 << 5)
3008 #define E1000_MNG2HOST_PORT_664 (1 << 6)
3009                 manc2h |= E1000_MNG2HOST_PORT_623;
3010                 manc2h |= E1000_MNG2HOST_PORT_664;
3011                 E1000_WRITE_REG(&sc->hw, E1000_MANC2H, manc2h);
3012
3013                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3014         }
3015 }
3016
3017 /*
3018  * Give control back to hardware management
3019  * controller if there is one.
3020  */
3021 static void
3022 emx_rel_mgmt(struct emx_softc *sc)
3023 {
3024         if (sc->has_manage) {
3025                 int manc = E1000_READ_REG(&sc->hw, E1000_MANC);
3026
3027                 /* re-enable hardware interception of ARP */
3028                 manc |= E1000_MANC_ARP_EN;
3029                 manc &= ~E1000_MANC_EN_MNG2HOST;
3030
3031                 E1000_WRITE_REG(&sc->hw, E1000_MANC, manc);
3032         }
3033 }
3034
3035 /*
3036  * emx_get_hw_control() sets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3037  * For ASF and Pass Through versions of f/w this means that
3038  * the driver is loaded.  For AMT version (only with 82573)
3039  * of the f/w this means that the network i/f is open.
3040  */
3041 static void
3042 emx_get_hw_control(struct emx_softc *sc)
3043 {
3044         /* Let firmware know the driver has taken over */
3045         if (sc->hw.mac.type == e1000_82573) {
3046                 uint32_t swsm;
3047
3048                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3049                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3050                     swsm | E1000_SWSM_DRV_LOAD);
3051         } else {
3052                 uint32_t ctrl_ext;
3053
3054                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3055                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3056                     ctrl_ext | E1000_CTRL_EXT_DRV_LOAD);
3057         }
3058         sc->control_hw = 1;
3059 }
3060
3061 /*
3062  * emx_rel_hw_control() resets {CTRL_EXT|FWSM}:DRV_LOAD bit.
3063  * For ASF and Pass Through versions of f/w this means that the
3064  * driver is no longer loaded.  For AMT version (only with 82573)
3065  * of the f/w this means that the network i/f is closed.
3066  */
3067 static void
3068 emx_rel_hw_control(struct emx_softc *sc)
3069 {
3070         if (!sc->control_hw)
3071                 return;
3072         sc->control_hw = 0;
3073
3074         /* Let firmware taken over control of h/w */
3075         if (sc->hw.mac.type == e1000_82573) {
3076                 uint32_t swsm;
3077
3078                 swsm = E1000_READ_REG(&sc->hw, E1000_SWSM);
3079                 E1000_WRITE_REG(&sc->hw, E1000_SWSM,
3080                     swsm & ~E1000_SWSM_DRV_LOAD);
3081         } else {
3082                 uint32_t ctrl_ext;
3083
3084                 ctrl_ext = E1000_READ_REG(&sc->hw, E1000_CTRL_EXT);
3085                 E1000_WRITE_REG(&sc->hw, E1000_CTRL_EXT,
3086                     ctrl_ext & ~E1000_CTRL_EXT_DRV_LOAD);
3087         }
3088 }
3089
3090 static int
3091 emx_is_valid_eaddr(const uint8_t *addr)
3092 {
3093         char zero_addr[ETHER_ADDR_LEN] = { 0, 0, 0, 0, 0, 0 };
3094
3095         if ((addr[0] & 1) || !bcmp(addr, zero_addr, ETHER_ADDR_LEN))
3096                 return (FALSE);
3097
3098         return (TRUE);
3099 }
3100
3101 /*
3102  * Enable PCI Wake On Lan capability
3103  */
3104 void
3105 emx_enable_wol(device_t dev)
3106 {
3107         uint16_t cap, status;
3108         uint8_t id;
3109
3110         /* First find the capabilities pointer*/
3111         cap = pci_read_config(dev, PCIR_CAP_PTR, 2);
3112
3113         /* Read the PM Capabilities */
3114         id = pci_read_config(dev, cap, 1);
3115         if (id != PCIY_PMG)     /* Something wrong */
3116                 return;
3117
3118         /*
3119          * OK, we have the power capabilities,
3120          * so now get the status register
3121          */
3122         cap += PCIR_POWER_STATUS;
3123         status = pci_read_config(dev, cap, 2);
3124         status |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
3125         pci_write_config(dev, cap, status, 2);
3126 }
3127
3128 static void
3129 emx_update_stats(struct emx_softc *sc)
3130 {
3131         struct ifnet *ifp = &sc->arpcom.ac_if;
3132
3133         if (sc->hw.phy.media_type == e1000_media_type_copper ||
3134             (E1000_READ_REG(&sc->hw, E1000_STATUS) & E1000_STATUS_LU)) {
3135                 sc->stats.symerrs += E1000_READ_REG(&sc->hw, E1000_SYMERRS);
3136                 sc->stats.sec += E1000_READ_REG(&sc->hw, E1000_SEC);
3137         }
3138         sc->stats.crcerrs += E1000_READ_REG(&sc->hw, E1000_CRCERRS);
3139         sc->stats.mpc += E1000_READ_REG(&sc->hw, E1000_MPC);
3140         sc->stats.scc += E1000_READ_REG(&sc->hw, E1000_SCC);
3141         sc->stats.ecol += E1000_READ_REG(&sc->hw, E1000_ECOL);
3142
3143         sc->stats.mcc += E1000_READ_REG(&sc->hw, E1000_MCC);
3144         sc->stats.latecol += E1000_READ_REG(&sc->hw, E1000_LATECOL);
3145         sc->stats.colc += E1000_READ_REG(&sc->hw, E1000_COLC);
3146         sc->stats.dc += E1000_READ_REG(&sc->hw, E1000_DC);
3147         sc->stats.rlec += E1000_READ_REG(&sc->hw, E1000_RLEC);
3148         sc->stats.xonrxc += E1000_READ_REG(&sc->hw, E1000_XONRXC);
3149         sc->stats.xontxc += E1000_READ_REG(&sc->hw, E1000_XONTXC);
3150         sc->stats.xoffrxc += E1000_READ_REG(&sc->hw, E1000_XOFFRXC);
3151         sc->stats.xofftxc += E1000_READ_REG(&sc->hw, E1000_XOFFTXC);
3152         sc->stats.fcruc += E1000_READ_REG(&sc->hw, E1000_FCRUC);
3153         sc->stats.prc64 += E1000_READ_REG(&sc->hw, E1000_PRC64);
3154         sc->stats.prc127 += E1000_READ_REG(&sc->hw, E1000_PRC127);
3155         sc->stats.prc255 += E1000_READ_REG(&sc->hw, E1000_PRC255);
3156         sc->stats.prc511 += E1000_READ_REG(&sc->hw, E1000_PRC511);
3157         sc->stats.prc1023 += E1000_READ_REG(&sc->hw, E1000_PRC1023);
3158         sc->stats.prc1522 += E1000_READ_REG(&sc->hw, E1000_PRC1522);
3159         sc->stats.gprc += E1000_READ_REG(&sc->hw, E1000_GPRC);
3160         sc->stats.bprc += E1000_READ_REG(&sc->hw, E1000_BPRC);
3161         sc->stats.mprc += E1000_READ_REG(&sc->hw, E1000_MPRC);
3162         sc->stats.gptc += E1000_READ_REG(&sc->hw, E1000_GPTC);
3163
3164         /* For the 64-bit byte counters the low dword must be read first. */
3165         /* Both registers clear on the read of the high dword */
3166
3167         sc->stats.gorc += E1000_READ_REG(&sc->hw, E1000_GORCH);
3168         sc->stats.gotc += E1000_READ_REG(&sc->hw, E1000_GOTCH);
3169
3170         sc->stats.rnbc += E1000_READ_REG(&sc->hw, E1000_RNBC);
3171         sc->stats.ruc += E1000_READ_REG(&sc->hw, E1000_RUC);
3172         sc->stats.rfc += E1000_READ_REG(&sc->hw, E1000_RFC);
3173         sc->stats.roc += E1000_READ_REG(&sc->hw, E1000_ROC);
3174         sc->stats.rjc += E1000_READ_REG(&sc->hw, E1000_RJC);
3175
3176         sc->stats.tor += E1000_READ_REG(&sc->hw, E1000_TORH);
3177         sc->stats.tot += E1000_READ_REG(&sc->hw, E1000_TOTH);
3178
3179         sc->stats.tpr += E1000_READ_REG(&sc->hw, E1000_TPR);
3180         sc->stats.tpt += E1000_READ_REG(&sc->hw, E1000_TPT);
3181         sc->stats.ptc64 += E1000_READ_REG(&sc->hw, E1000_PTC64);
3182         sc->stats.ptc127 += E1000_READ_REG(&sc->hw, E1000_PTC127);
3183         sc->stats.ptc255 += E1000_READ_REG(&sc->hw, E1000_PTC255);
3184         sc->stats.ptc511 += E1000_READ_REG(&sc->hw, E1000_PTC511);
3185         sc->stats.ptc1023 += E1000_READ_REG(&sc->hw, E1000_PTC1023);
3186         sc->stats.ptc1522 += E1000_READ_REG(&sc->hw, E1000_PTC1522);
3187         sc->stats.mptc += E1000_READ_REG(&sc->hw, E1000_MPTC);
3188         sc->stats.bptc += E1000_READ_REG(&sc->hw, E1000_BPTC);
3189
3190         sc->stats.algnerrc += E1000_READ_REG(&sc->hw, E1000_ALGNERRC);
3191         sc->stats.rxerrc += E1000_READ_REG(&sc->hw, E1000_RXERRC);
3192         sc->stats.tncrs += E1000_READ_REG(&sc->hw, E1000_TNCRS);
3193         sc->stats.cexterr += E1000_READ_REG(&sc->hw, E1000_CEXTERR);
3194         sc->stats.tsctc += E1000_READ_REG(&sc->hw, E1000_TSCTC);
3195         sc->stats.tsctfc += E1000_READ_REG(&sc->hw, E1000_TSCTFC);
3196
3197         ifp->if_collisions = sc->stats.colc;
3198
3199         /* Rx Errors */
3200         ifp->if_ierrors = sc->dropped_pkts + sc->stats.rxerrc +
3201                           sc->stats.crcerrs + sc->stats.algnerrc +
3202                           sc->stats.ruc + sc->stats.roc +
3203                           sc->stats.mpc + sc->stats.cexterr;
3204
3205         /* Tx Errors */
3206         ifp->if_oerrors = sc->stats.ecol + sc->stats.latecol +
3207                           sc->watchdog_events;
3208 }
3209
3210 static void
3211 emx_print_debug_info(struct emx_softc *sc)
3212 {
3213         device_t dev = sc->dev;
3214         uint8_t *hw_addr = sc->hw.hw_addr;
3215
3216         device_printf(dev, "Adapter hardware address = %p \n", hw_addr);
3217         device_printf(dev, "CTRL = 0x%x RCTL = 0x%x \n",
3218             E1000_READ_REG(&sc->hw, E1000_CTRL),
3219             E1000_READ_REG(&sc->hw, E1000_RCTL));
3220         device_printf(dev, "Packet buffer = Tx=%dk Rx=%dk \n",
3221             ((E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff0000) >> 16),\
3222             (E1000_READ_REG(&sc->hw, E1000_PBA) & 0xffff) );
3223         device_printf(dev, "Flow control watermarks high = %d low = %d\n",
3224             sc->hw.fc.high_water, sc->hw.fc.low_water);
3225         device_printf(dev, "tx_int_delay = %d, tx_abs_int_delay = %d\n",
3226             E1000_READ_REG(&sc->hw, E1000_TIDV),
3227             E1000_READ_REG(&sc->hw, E1000_TADV));
3228         device_printf(dev, "rx_int_delay = %d, rx_abs_int_delay = %d\n",
3229             E1000_READ_REG(&sc->hw, E1000_RDTR),
3230             E1000_READ_REG(&sc->hw, E1000_RADV));
3231         device_printf(dev, "hw tdh = %d, hw tdt = %d\n",
3232             E1000_READ_REG(&sc->hw, E1000_TDH(0)),
3233             E1000_READ_REG(&sc->hw, E1000_TDT(0)));
3234         device_printf(dev, "hw rdh = %d, hw rdt = %d\n",
3235             E1000_READ_REG(&sc->hw, E1000_RDH(0)),
3236             E1000_READ_REG(&sc->hw, E1000_RDT(0)));
3237         device_printf(dev, "Num Tx descriptors avail = %d\n",
3238             sc->num_tx_desc_avail);
3239         device_printf(dev, "Tx Descriptors not avail1 = %ld\n",
3240             sc->no_tx_desc_avail1);
3241         device_printf(dev, "Tx Descriptors not avail2 = %ld\n",
3242             sc->no_tx_desc_avail2);
3243         device_printf(dev, "Std mbuf failed = %ld\n",
3244             sc->mbuf_alloc_failed);
3245         device_printf(dev, "Std mbuf cluster failed = %ld\n",
3246             sc->rx_data[0].mbuf_cluster_failed);
3247         device_printf(dev, "Driver dropped packets = %ld\n",
3248             sc->dropped_pkts);
3249         device_printf(dev, "Driver tx dma failure in encap = %ld\n",
3250             sc->no_tx_dma_setup);
3251
3252         device_printf(dev, "TXCSUM try pullup = %lu\n",
3253             sc->tx_csum_try_pullup);
3254         device_printf(dev, "TXCSUM m_pullup(eh) called = %lu\n",
3255             sc->tx_csum_pullup1);
3256         device_printf(dev, "TXCSUM m_pullup(eh) failed = %lu\n",
3257             sc->tx_csum_pullup1_failed);
3258         device_printf(dev, "TXCSUM m_pullup(eh+ip) called = %lu\n",
3259             sc->tx_csum_pullup2);
3260         device_printf(dev, "TXCSUM m_pullup(eh+ip) failed = %lu\n",
3261             sc->tx_csum_pullup2_failed);
3262         device_printf(dev, "TXCSUM non-writable(eh) droped = %lu\n",
3263             sc->tx_csum_drop1);
3264         device_printf(dev, "TXCSUM non-writable(eh+ip) droped = %lu\n",
3265             sc->tx_csum_drop2);
3266 }
3267
3268 static void
3269 emx_print_hw_stats(struct emx_softc *sc)
3270 {
3271         device_t dev = sc->dev;
3272
3273         device_printf(dev, "Excessive collisions = %lld\n",
3274             (long long)sc->stats.ecol);
3275 #if (DEBUG_HW > 0)  /* Dont output these errors normally */
3276         device_printf(dev, "Symbol errors = %lld\n",
3277             (long long)sc->stats.symerrs);
3278 #endif
3279         device_printf(dev, "Sequence errors = %lld\n",
3280             (long long)sc->stats.sec);
3281         device_printf(dev, "Defer count = %lld\n",
3282             (long long)sc->stats.dc);
3283         device_printf(dev, "Missed Packets = %lld\n",
3284             (long long)sc->stats.mpc);
3285         device_printf(dev, "Receive No Buffers = %lld\n",
3286             (long long)sc->stats.rnbc);
3287         /* RLEC is inaccurate on some hardware, calculate our own. */
3288         device_printf(dev, "Receive Length Errors = %lld\n",
3289             ((long long)sc->stats.roc + (long long)sc->stats.ruc));
3290         device_printf(dev, "Receive errors = %lld\n",
3291             (long long)sc->stats.rxerrc);
3292         device_printf(dev, "Crc errors = %lld\n",
3293             (long long)sc->stats.crcerrs);
3294         device_printf(dev, "Alignment errors = %lld\n",
3295             (long long)sc->stats.algnerrc);
3296         device_printf(dev, "Collision/Carrier extension errors = %lld\n",
3297             (long long)sc->stats.cexterr);
3298         device_printf(dev, "RX overruns = %ld\n", sc->rx_overruns);
3299         device_printf(dev, "watchdog timeouts = %ld\n",
3300             sc->watchdog_events);
3301         device_printf(dev, "XON Rcvd = %lld\n",
3302             (long long)sc->stats.xonrxc);
3303         device_printf(dev, "XON Xmtd = %lld\n",
3304             (long long)sc->stats.xontxc);
3305         device_printf(dev, "XOFF Rcvd = %lld\n",
3306             (long long)sc->stats.xoffrxc);
3307         device_printf(dev, "XOFF Xmtd = %lld\n",
3308             (long long)sc->stats.xofftxc);
3309         device_printf(dev, "Good Packets Rcvd = %lld\n",
3310             (long long)sc->stats.gprc);
3311         device_printf(dev, "Good Packets Xmtd = %lld\n",
3312             (long long)sc->stats.gptc);
3313 }
3314
3315 static void
3316 emx_print_nvm_info(struct emx_softc *sc)
3317 {
3318         uint16_t eeprom_data;
3319         int i, j, row = 0;
3320
3321         /* Its a bit crude, but it gets the job done */
3322         kprintf("\nInterface EEPROM Dump:\n");
3323         kprintf("Offset\n0x0000  ");
3324         for (i = 0, j = 0; i < 32; i++, j++) {
3325                 if (j == 8) { /* Make the offset block */
3326                         j = 0; ++row;
3327                         kprintf("\n0x00%x0  ",row);
3328                 }
3329                 e1000_read_nvm(&sc->hw, i, 1, &eeprom_data);
3330                 kprintf("%04x ", eeprom_data);
3331         }
3332         kprintf("\n");
3333 }
3334
3335 static int
3336 emx_sysctl_debug_info(SYSCTL_HANDLER_ARGS)
3337 {
3338         struct emx_softc *sc;
3339         struct ifnet *ifp;
3340         int error, result;
3341
3342         result = -1;
3343         error = sysctl_handle_int(oidp, &result, 0, req);
3344         if (error || !req->newptr)
3345                 return (error);
3346
3347         sc = (struct emx_softc *)arg1;
3348         ifp = &sc->arpcom.ac_if;
3349
3350         ifnet_serialize_all(ifp);
3351
3352         if (result == 1)
3353                 emx_print_debug_info(sc);
3354
3355         /*
3356          * This value will cause a hex dump of the
3357          * first 32 16-bit words of the EEPROM to
3358          * the screen.
3359          */
3360         if (result == 2)
3361                 emx_print_nvm_info(sc);
3362
3363         ifnet_deserialize_all(ifp);
3364
3365         return (error);
3366 }
3367
3368 static int
3369 emx_sysctl_stats(SYSCTL_HANDLER_ARGS)
3370 {
3371         int error, result;
3372
3373         result = -1;
3374         error = sysctl_handle_int(oidp, &result, 0, req);
3375         if (error || !req->newptr)
3376                 return (error);
3377
3378         if (result == 1) {
3379                 struct emx_softc *sc = (struct emx_softc *)arg1;
3380                 struct ifnet *ifp = &sc->arpcom.ac_if;
3381
3382                 ifnet_serialize_all(ifp);
3383                 emx_print_hw_stats(sc);
3384                 ifnet_deserialize_all(ifp);
3385         }
3386         return (error);
3387 }
3388
3389 static void
3390 emx_add_sysctl(struct emx_softc *sc)
3391 {
3392 #ifdef EMX_RSS_DEBUG
3393         char rx_pkt[32];
3394         int i;
3395 #endif
3396
3397         sysctl_ctx_init(&sc->sysctl_ctx);
3398         sc->sysctl_tree = SYSCTL_ADD_NODE(&sc->sysctl_ctx,
3399                                 SYSCTL_STATIC_CHILDREN(_hw), OID_AUTO,
3400                                 device_get_nameunit(sc->dev),
3401                                 CTLFLAG_RD, 0, "");
3402         if (sc->sysctl_tree == NULL) {
3403                 device_printf(sc->dev, "can't add sysctl node\n");
3404                 return;
3405         }
3406
3407         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3408                         OID_AUTO, "debug", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3409                         emx_sysctl_debug_info, "I", "Debug Information");
3410
3411         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3412                         OID_AUTO, "stats", CTLTYPE_INT|CTLFLAG_RW, sc, 0,
3413                         emx_sysctl_stats, "I", "Statistics");
3414
3415         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3416                        OID_AUTO, "rxd", CTLFLAG_RD,
3417                        &sc->rx_data[0].num_rx_desc, 0, NULL);
3418         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3419                        OID_AUTO, "txd", CTLFLAG_RD, &sc->num_tx_desc, 0, NULL);
3420
3421         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3422                         OID_AUTO, "int_throttle_ceil", CTLTYPE_INT|CTLFLAG_RW,
3423                         sc, 0, emx_sysctl_int_throttle, "I",
3424                         "interrupt throttling rate");
3425         SYSCTL_ADD_PROC(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3426                         OID_AUTO, "int_tx_nsegs", CTLTYPE_INT|CTLFLAG_RW,
3427                         sc, 0, emx_sysctl_int_tx_nsegs, "I",
3428                         "# segments per TX interrupt");
3429
3430         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3431                        OID_AUTO, "rx_ring_cnt", CTLFLAG_RD,
3432                        &sc->rx_ring_cnt, 0, "RX ring count");
3433
3434 #ifdef EMX_RSS_DEBUG
3435         SYSCTL_ADD_INT(&sc->sysctl_ctx, SYSCTL_CHILDREN(sc->sysctl_tree),
3436                        OID_AUTO, "rss_debug", CTLFLAG_RW, &sc->rss_debug,
3437                        0, "RSS debug level");
3438         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3439                 ksnprintf(rx_pkt, sizeof(rx_pkt), "rx%d_pkt", i);
3440                 SYSCTL_ADD_UINT(&sc->sysctl_ctx,
3441                                 SYSCTL_CHILDREN(sc->sysctl_tree), OID_AUTO,
3442                                 rx_pkt, CTLFLAG_RW,
3443                                 &sc->rx_data[i].rx_pkts, 0, "RXed packets");
3444         }
3445 #endif
3446 }
3447
3448 static int
3449 emx_sysctl_int_throttle(SYSCTL_HANDLER_ARGS)
3450 {
3451         struct emx_softc *sc = (void *)arg1;
3452         struct ifnet *ifp = &sc->arpcom.ac_if;
3453         int error, throttle;
3454
3455         throttle = sc->int_throttle_ceil;
3456         error = sysctl_handle_int(oidp, &throttle, 0, req);
3457         if (error || req->newptr == NULL)
3458                 return error;
3459         if (throttle < 0 || throttle > 1000000000 / 256)
3460                 return EINVAL;
3461
3462         if (throttle) {
3463                 /*
3464                  * Set the interrupt throttling rate in 256ns increments,
3465                  * recalculate sysctl value assignment to get exact frequency.
3466                  */
3467                 throttle = 1000000000 / 256 / throttle;
3468
3469                 /* Upper 16bits of ITR is reserved and should be zero */
3470                 if (throttle & 0xffff0000)
3471                         return EINVAL;
3472         }
3473
3474         ifnet_serialize_all(ifp);
3475
3476         if (throttle)
3477                 sc->int_throttle_ceil = 1000000000 / 256 / throttle;
3478         else
3479                 sc->int_throttle_ceil = 0;
3480
3481         if (ifp->if_flags & IFF_RUNNING)
3482                 emx_set_itr(sc, throttle);
3483
3484         ifnet_deserialize_all(ifp);
3485
3486         if (bootverbose) {
3487                 if_printf(ifp, "Interrupt moderation set to %d/sec\n",
3488                           sc->int_throttle_ceil);
3489         }
3490         return 0;
3491 }
3492
3493 static int
3494 emx_sysctl_int_tx_nsegs(SYSCTL_HANDLER_ARGS)
3495 {
3496         struct emx_softc *sc = (void *)arg1;
3497         struct ifnet *ifp = &sc->arpcom.ac_if;
3498         int error, segs;
3499
3500         segs = sc->tx_int_nsegs;
3501         error = sysctl_handle_int(oidp, &segs, 0, req);
3502         if (error || req->newptr == NULL)
3503                 return error;
3504         if (segs <= 0)
3505                 return EINVAL;
3506
3507         ifnet_serialize_all(ifp);
3508
3509         /*
3510          * Don't allow int_tx_nsegs to become:
3511          * o  Less the oact_tx_desc
3512          * o  Too large that no TX desc will cause TX interrupt to
3513          *    be generated (OACTIVE will never recover)
3514          * o  Too small that will cause tx_dd[] overflow
3515          */
3516         if (segs < sc->oact_tx_desc ||
3517             segs >= sc->num_tx_desc - sc->oact_tx_desc ||
3518             segs < sc->num_tx_desc / EMX_TXDD_SAFE) {
3519                 error = EINVAL;
3520         } else {
3521                 error = 0;
3522                 sc->tx_int_nsegs = segs;
3523         }
3524
3525         ifnet_deserialize_all(ifp);
3526
3527         return error;
3528 }
3529
3530 static int
3531 emx_dma_alloc(struct emx_softc *sc)
3532 {
3533         int error, i;
3534
3535         /*
3536          * Create top level busdma tag
3537          */
3538         error = bus_dma_tag_create(NULL, 1, 0,
3539                         BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
3540                         NULL, NULL,
3541                         BUS_SPACE_MAXSIZE_32BIT, 0, BUS_SPACE_MAXSIZE_32BIT,
3542                         0, &sc->parent_dtag);
3543         if (error) {
3544                 device_printf(sc->dev, "could not create top level DMA tag\n");
3545                 return error;
3546         }
3547
3548         /*
3549          * Allocate transmit descriptors ring and buffers
3550          */
3551         error = emx_create_tx_ring(sc);
3552         if (error) {
3553                 device_printf(sc->dev, "Could not setup transmit structures\n");
3554                 return error;
3555         }
3556
3557         /*
3558          * Allocate receive descriptors ring and buffers
3559          */
3560         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3561                 error = emx_create_rx_ring(sc, &sc->rx_data[i]);
3562                 if (error) {
3563                         device_printf(sc->dev,
3564                             "Could not setup receive structures\n");
3565                         return error;
3566                 }
3567         }
3568         return 0;
3569 }
3570
3571 static void
3572 emx_dma_free(struct emx_softc *sc)
3573 {
3574         int i;
3575
3576         emx_destroy_tx_ring(sc, sc->num_tx_desc);
3577
3578         for (i = 0; i < sc->rx_ring_cnt; ++i) {
3579                 emx_destroy_rx_ring(sc, &sc->rx_data[i],
3580                                     sc->rx_data[i].num_rx_desc);
3581         }
3582
3583         /* Free top level busdma tag */
3584         if (sc->parent_dtag != NULL)
3585                 bus_dma_tag_destroy(sc->parent_dtag);
3586 }
3587
3588 static void
3589 emx_serialize(struct ifnet *ifp, enum ifnet_serialize slz)
3590 {
3591         struct emx_softc *sc = ifp->if_softc;
3592
3593         switch (slz) {
3594         case IFNET_SERIALIZE_ALL:
3595                 lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 0);
3596                 break;
3597
3598         case IFNET_SERIALIZE_MAIN:
3599                 lwkt_serialize_enter(&sc->main_serialize);
3600                 break;
3601
3602         case IFNET_SERIALIZE_TX:
3603                 lwkt_serialize_enter(&sc->tx_serialize);
3604                 break;
3605
3606         case IFNET_SERIALIZE_RX(0):
3607                 lwkt_serialize_enter(&sc->rx_data[0].rx_serialize);
3608                 break;
3609
3610         case IFNET_SERIALIZE_RX(1):
3611                 lwkt_serialize_enter(&sc->rx_data[1].rx_serialize);
3612                 break;
3613
3614         default:
3615                 panic("%s unsupported serialize type\n", ifp->if_xname);
3616         }
3617 }
3618
3619 static void
3620 emx_deserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3621 {
3622         struct emx_softc *sc = ifp->if_softc;
3623
3624         switch (slz) {
3625         case IFNET_SERIALIZE_ALL:
3626                 lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 0);
3627                 break;
3628
3629         case IFNET_SERIALIZE_MAIN:
3630                 lwkt_serialize_exit(&sc->main_serialize);
3631                 break;
3632
3633         case IFNET_SERIALIZE_TX:
3634                 lwkt_serialize_exit(&sc->tx_serialize);
3635                 break;
3636
3637         case IFNET_SERIALIZE_RX(0):
3638                 lwkt_serialize_exit(&sc->rx_data[0].rx_serialize);
3639                 break;
3640
3641         case IFNET_SERIALIZE_RX(1):
3642                 lwkt_serialize_exit(&sc->rx_data[1].rx_serialize);
3643                 break;
3644
3645         default:
3646                 panic("%s unsupported serialize type\n", ifp->if_xname);
3647         }
3648 }
3649
3650 static int
3651 emx_tryserialize(struct ifnet *ifp, enum ifnet_serialize slz)
3652 {
3653         struct emx_softc *sc = ifp->if_softc;
3654
3655         switch (slz) {
3656         case IFNET_SERIALIZE_ALL:
3657                 return lwkt_serialize_array_try(sc->serializes,
3658                                                 EMX_NSERIALIZE, 0);
3659
3660         case IFNET_SERIALIZE_MAIN:
3661                 return lwkt_serialize_try(&sc->main_serialize);
3662
3663         case IFNET_SERIALIZE_TX:
3664                 return lwkt_serialize_try(&sc->tx_serialize);
3665
3666         case IFNET_SERIALIZE_RX(0):
3667                 return lwkt_serialize_try(&sc->rx_data[0].rx_serialize);
3668
3669         case IFNET_SERIALIZE_RX(1):
3670                 return lwkt_serialize_try(&sc->rx_data[1].rx_serialize);
3671
3672         default:
3673                 panic("%s unsupported serialize type\n", ifp->if_xname);
3674         }
3675 }
3676
3677 static void
3678 emx_serialize_skipmain(struct emx_softc *sc)
3679 {
3680         lwkt_serialize_array_enter(sc->serializes, EMX_NSERIALIZE, 1);
3681 }
3682
3683 static void
3684 emx_deserialize_skipmain(struct emx_softc *sc)
3685 {
3686         lwkt_serialize_array_exit(sc->serializes, EMX_NSERIALIZE, 1);
3687 }
3688
3689 #ifdef INVARIANTS
3690
3691 static void
3692 emx_serialize_assert(struct ifnet *ifp, enum ifnet_serialize slz,
3693                      boolean_t serialized)
3694 {
3695         struct emx_softc *sc = ifp->if_softc;
3696         int i;
3697
3698         switch (slz) {
3699         case IFNET_SERIALIZE_ALL:
3700                 if (serialized) {
3701                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3702                                 ASSERT_SERIALIZED(sc->serializes[i]);
3703                 } else {
3704                         for (i = 0; i < EMX_NSERIALIZE; ++i)
3705                                 ASSERT_NOT_SERIALIZED(sc->serializes[i]);
3706                 }
3707                 break;
3708
3709         case IFNET_SERIALIZE_MAIN:
3710                 if (serialized)
3711                         ASSERT_SERIALIZED(&sc->main_serialize);
3712                 else
3713                         ASSERT_NOT_SERIALIZED(&sc->main_serialize);
3714                 break;
3715
3716         case IFNET_SERIALIZE_TX:
3717                 if (serialized)
3718                         ASSERT_SERIALIZED(&sc->tx_serialize);
3719                 else
3720                         ASSERT_NOT_SERIALIZED(&sc->tx_serialize);
3721                 break;
3722
3723         case IFNET_SERIALIZE_RX(0):
3724                 if (serialized)
3725                         ASSERT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3726                 else
3727                         ASSERT_NOT_SERIALIZED(&sc->rx_data[0].rx_serialize);
3728                 break;
3729
3730         case IFNET_SERIALIZE_RX(1):
3731                 if (serialized)
3732                         ASSERT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3733                 else
3734                         ASSERT_NOT_SERIALIZED(&sc->rx_data[1].rx_serialize);
3735                 break;
3736
3737         default:
3738                 panic("%s unsupported serialize type\n", ifp->if_xname);
3739         }
3740 }
3741
3742 #endif  /* INVARIANTS */
3743
3744 #ifdef IFPOLL_ENABLE
3745
3746 static void
3747 emx_qpoll_status(struct ifnet *ifp, int pollhz __unused)
3748 {
3749         struct emx_softc *sc = ifp->if_softc;
3750         uint32_t reg_icr;
3751
3752         ASSERT_SERIALIZED(&sc->main_serialize);
3753
3754         reg_icr = E1000_READ_REG(&sc->hw, E1000_ICR);
3755         if (reg_icr & (E1000_ICR_RXSEQ | E1000_ICR_LSC)) {
3756                 emx_serialize_skipmain(sc);
3757
3758                 callout_stop(&sc->timer);
3759                 sc->hw.mac.get_link_status = 1;
3760                 emx_update_link_status(sc);
3761                 callout_reset(&sc->timer, hz, emx_timer, sc);
3762
3763                 emx_deserialize_skipmain(sc);
3764         }
3765 }
3766
3767 static void
3768 emx_qpoll_tx(struct ifnet *ifp, void *arg __unused, int cycle __unused)
3769 {
3770         struct emx_softc *sc = ifp->if_softc;
3771
3772         ASSERT_SERIALIZED(&sc->tx_serialize);
3773
3774         emx_txeof(sc);
3775         if (!ifq_is_empty(&ifp->if_snd))
3776                 if_devstart(ifp);
3777 }
3778
3779 static void
3780 emx_qpoll_rx(struct ifnet *ifp, void *arg, int cycle)
3781 {
3782         struct emx_softc *sc = ifp->if_softc;
3783         struct emx_rxdata *rdata = arg;
3784
3785         ASSERT_SERIALIZED(&rdata->rx_serialize);
3786
3787         emx_rxeof(sc, rdata - sc->rx_data, cycle);
3788 }
3789
3790 static void
3791 emx_qpoll(struct ifnet *ifp, struct ifpoll_info *info)
3792 {
3793         struct emx_softc *sc = ifp->if_softc;
3794
3795         ASSERT_IFNET_SERIALIZED_ALL(ifp);
3796
3797         if (info) {
3798                 int i;
3799
3800                 info->ifpi_status.status_func = emx_qpoll_status;
3801                 info->ifpi_status.serializer = &sc->main_serialize;
3802
3803                 info->ifpi_tx[0].poll_func = emx_qpoll_tx;
3804                 info->ifpi_tx[0].arg = NULL;
3805                 info->ifpi_tx[0].serializer = &sc->tx_serialize;
3806
3807                 for (i = 0; i < sc->rx_ring_cnt; ++i) {
3808                         info->ifpi_rx[i].poll_func = emx_qpoll_rx;
3809                         info->ifpi_rx[i].arg = &sc->rx_data[i];
3810                         info->ifpi_rx[i].serializer =
3811                                 &sc->rx_data[i].rx_serialize;
3812                 }
3813
3814                 if (ifp->if_flags & IFF_RUNNING)
3815                         emx_disable_intr(sc);
3816         } else if (ifp->if_flags & IFF_RUNNING) {
3817                 emx_enable_intr(sc);
3818         }
3819 }
3820
3821 #endif  /* IFPOLL_ENABLE */
3822
3823 static void
3824 emx_set_itr(struct emx_softc *sc, uint32_t itr)
3825 {
3826         E1000_WRITE_REG(&sc->hw, E1000_ITR, itr);
3827         if (sc->hw.mac.type == e1000_82574) {
3828                 int i;
3829
3830                 /*
3831                  * When using MSIX interrupts we need to
3832                  * throttle using the EITR register
3833                  */
3834                 for (i = 0; i < 4; ++i)
3835                         E1000_WRITE_REG(&sc->hw, E1000_EITR_82574(i), itr);
3836         }
3837 }
3838
3839 /*
3840  * Disable the L0s, 82574L Errata #20
3841  */
3842 static void
3843 emx_disable_aspm(struct emx_softc *sc)
3844 {
3845         uint16_t link_cap, link_ctrl;
3846         uint8_t pcie_ptr, reg;
3847         device_t dev = sc->dev;
3848
3849         switch (sc->hw.mac.type) {
3850         case e1000_82573:
3851         case e1000_82574:
3852                 break;
3853
3854         default:
3855                 return;
3856         }
3857
3858         pcie_ptr = pci_get_pciecap_ptr(dev);
3859         if (pcie_ptr == 0)
3860                 return;
3861
3862         link_cap = pci_read_config(dev, pcie_ptr + PCIER_LINKCAP, 2);
3863         if ((link_cap & PCIEM_LNKCAP_ASPM_MASK) == 0)
3864                 return;
3865
3866         if (bootverbose)
3867                 if_printf(&sc->arpcom.ac_if, "disable L0s\n");
3868
3869         reg = pcie_ptr + PCIER_LINKCTRL;
3870         link_ctrl = pci_read_config(dev, reg, 2);
3871         link_ctrl &= ~PCIEM_LNKCTL_ASPM_L0S;
3872         pci_write_config(dev, reg, link_ctrl, 2);
3873 }