sys/platform/pc32/i386/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <vm/vm.h>
  41 #include <vm/vm_param.h>
  42 #include <vm/pmap.h>
  43 #include <vm/vm_kern.h>
  44 #include <vm/vm_extern.h>
  45 #include <sys/lock.h>
  46 #include <vm/vm_map.h>
  47 #include <sys/user.h>
  48 #ifdef GPROF
  49 #include <sys/gmon.h>
  50 #endif
  51
  52 #include <machine/smp.h>
  53 #include <machine_base/apic/apicreg.h>
  54 #include <machine/atomic.h>
  55 #include <machine/cpufunc.h>
  56 #include <machine_base/apic/mpapic.h>
  57 #include <machine/psl.h>
  58 #include <machine/segments.h>
  59 #include <machine/tss.h>
  60 #include <machine/specialreg.h>
  61 #include <machine/globaldata.h>
  62
  63 #include <machine/md_var.h>             /* setidt() */
  64 #include <machine_base/icu/icu.h>               /* IPIs */
  65 #include <machine_base/isa/intr_machdep.h>      /* IPIs */
  66
  67 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  68
  69 #define WARMBOOT_TARGET         0
  70 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  71 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  72
  73 #define BIOS_BASE               (0xf0000)
  74 #define BIOS_SIZE               (0x10000)
  75 #define BIOS_COUNT              (BIOS_SIZE/4)
  76
  77 #define CMOS_REG                (0x70)
  78 #define CMOS_DATA               (0x71)
  79 #define BIOS_RESET              (0x0f)
  80 #define BIOS_WARM               (0x0a)
  81
  82 #define PROCENTRY_FLAG_EN       0x01
  83 #define PROCENTRY_FLAG_BP       0x02
  84 #define IOAPICENTRY_FLAG_EN     0x01
  85
  86
  87 /* MP Floating Pointer Structure */
  88 typedef struct MPFPS {
  89         char    signature[4];
  90         u_int32_t pap;
  91         u_char  length;
  92         u_char  spec_rev;
  93         u_char  checksum;
  94         u_char  mpfb1;
  95         u_char  mpfb2;
  96         u_char  mpfb3;
  97         u_char  mpfb4;
  98         u_char  mpfb5;
  99 }      *mpfps_t;
 100
 101 /* MP Configuration Table Header */
 102 typedef struct MPCTH {
 103         char    signature[4];
 104         u_short base_table_length;
 105         u_char  spec_rev;
 106         u_char  checksum;
 107         u_char  oem_id[8];
 108         u_char  product_id[12];
 109         void   *oem_table_pointer;
 110         u_short oem_table_size;
 111         u_short entry_count;
 112         void   *apic_address;
 113         u_short extended_table_length;
 114         u_char  extended_table_checksum;
 115         u_char  reserved;
 116 }      *mpcth_t;
 117
 118
 119 typedef struct PROCENTRY {
 120         u_char  type;
 121         u_char  apic_id;
 122         u_char  apic_version;
 123         u_char  cpu_flags;
 124         u_long  cpu_signature;
 125         u_long  feature_flags;
 126         u_long  reserved1;
 127         u_long  reserved2;
 128 }      *proc_entry_ptr;
 129
 130 typedef struct BUSENTRY {
 131         u_char  type;
 132         u_char  bus_id;
 133         char    bus_type[6];
 134 }      *bus_entry_ptr;
 135
 136 typedef struct IOAPICENTRY {
 137         u_char  type;
 138         u_char  apic_id;
 139         u_char  apic_version;
 140         u_char  apic_flags;
 141         void   *apic_address;
 142 }      *io_apic_entry_ptr;
 143
 144 typedef struct INTENTRY {
 145         u_char  type;
 146         u_char  int_type;
 147         u_short int_flags;
 148         u_char  src_bus_id;
 149         u_char  src_bus_irq;
 150         u_char  dst_apic_id;
 151         u_char  dst_apic_int;
 152 }      *int_entry_ptr;
 153
 154 /* descriptions of MP basetable entries */
 155 typedef struct BASETABLE_ENTRY {
 156         u_char  type;
 157         u_char  length;
 158         char    name[16];
 159 }       basetable_entry;
 160
 161 struct mptable_pos {
 162         mpfps_t         mp_fps;
 163         mpcth_t         mp_cth;
 164         vm_size_t       mp_cth_mapsz;
 165 };
 166
 167 typedef int     (*mptable_iter_func)(void *, const void *, int);
 168
 169 /*
 170  * this code MUST be enabled here and in mpboot.s.
 171  * it follows the very early stages of AP boot by placing values in CMOS ram.
 172  * it NORMALLY will never be needed and thus the primitive method for enabling.
 173  *
 174  */
 175 #if defined(CHECK_POINTS)
 176 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 177 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 178
 179 #define CHECK_INIT(D);                          \
 180         CHECK_WRITE(0x34, (D));                 \
 181         CHECK_WRITE(0x35, (D));                 \
 182         CHECK_WRITE(0x36, (D));                 \
 183         CHECK_WRITE(0x37, (D));                 \
 184         CHECK_WRITE(0x38, (D));                 \
 185         CHECK_WRITE(0x39, (D));
 186
 187 #define CHECK_PRINT(S);                         \
 188         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 189            (S),                                 \
 190            CHECK_READ(0x34),                    \
 191            CHECK_READ(0x35),                    \
 192            CHECK_READ(0x36),                    \
 193            CHECK_READ(0x37),                    \
 194            CHECK_READ(0x38),                    \
 195            CHECK_READ(0x39));
 196
 197 #else                           /* CHECK_POINTS */
 198
 199 #define CHECK_INIT(D)
 200 #define CHECK_PRINT(S)
 201
 202 #endif                          /* CHECK_POINTS */
 203
 204 /*
 205  * Values to send to the POST hardware.
 206  */
 207 #define MP_BOOTADDRESS_POST     0x10
 208 #define MP_PROBE_POST           0x11
 209 #define MPTABLE_PASS1_POST      0x12
 210
 211 #define MP_START_POST           0x13
 212 #define MP_ENABLE_POST          0x14
 213 #define MPTABLE_PASS2_POST      0x15
 214
 215 #define START_ALL_APS_POST      0x16
 216 #define INSTALL_AP_TRAMP_POST   0x17
 217 #define START_AP_POST           0x18
 218
 219 #define MP_ANNOUNCE_POST        0x19
 220
 221 static int madt_probe_test;
 222 TUNABLE_INT("hw.madt_probe_test", &madt_probe_test);
 223
 224 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 225 int     current_postcode;
 226
 227 /** XXX FIXME: what system files declare these??? */
 228 extern struct region_descriptor r_gdt, r_idt;
 229
 230 int     mp_naps;                /* # of Applications processors */
 231 #ifdef APIC_IO
 232 static int      mp_nbusses;     /* # of busses */
 233 int     mp_napics;              /* # of IO APICs */
 234 #endif
 235 #ifdef APIC_IO
 236 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 237 u_int32_t *io_apic_versions;
 238 #endif
 239 extern  int nkpt;
 240
 241 u_int32_t cpu_apic_versions[MAXCPU];
 242 int64_t tsc0_offset;
 243 extern int64_t tsc_offsets[];
 244
 245 extern u_long ebda_addr;
 246
 247 #ifdef APIC_IO
 248 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 249 #endif
 250
 251 /*
 252  * APIC ID logical/physical mapping structures.
 253  * We oversize these to simplify boot-time config.
 254  */
 255 int     cpu_num_to_apic_id[NAPICID];
 256 #ifdef APIC_IO
 257 int     io_num_to_apic_id[NAPICID];
 258 #endif
 259 int     apic_id_to_logical[NAPICID];
 260
 261 /* AP uses this during bootstrap.  Do not staticize.  */
 262 char *bootSTK;
 263 static int bootAP;
 264
 265 /* Hotwire a 0->4MB V==P mapping */
 266 extern pt_entry_t *KPTphys;
 267
 268 /*
 269  * SMP page table page.  Setup by locore to point to a page table
 270  * page from which we allocate per-cpu privatespace areas io_apics,
 271  * and so forth.
 272  */
 273
 274 #define IO_MAPPING_START_INDEX  \
 275                 (SMP_MAXCPU * sizeof(struct privatespace) / PAGE_SIZE)
 276
 277 extern pt_entry_t *SMPpt;
 278 static int SMPpt_alloc_index = IO_MAPPING_START_INDEX;
 279
 280 struct pcb stoppcbs[MAXCPU];
 281
 282 static basetable_entry basetable_entry_types[] =
 283 {
 284         {0, 20, "Processor"},
 285         {1, 8, "Bus"},
 286         {2, 8, "I/O APIC"},
 287         {3, 8, "I/O INT"},
 288         {4, 8, "Local INT"}
 289 };
 290
 291 /*
 292  * Local data and functions.
 293  */
 294
 295 static u_int    boot_address;
 296 static u_int    base_memory;
 297 static int      mp_finish;
 298
 299 static void     mp_enable(u_int boot_addr);
 300
 301 static int      mptable_iterate_entries(const mpcth_t,
 302                     mptable_iter_func, void *);
 303 static int      mptable_probe(void);
 304 static int      mptable_search(void);
 305 static int      mptable_check(vm_paddr_t);
 306 static int      mptable_search_sig(u_int32_t target, int count);
 307 static int      mptable_hyperthread_fixup(u_int, int);
 308 static void     mptable_pass1(struct mptable_pos *);
 309 static void     mptable_pass2(struct mptable_pos *);
 310 static void     mptable_default(int type);
 311 static void     mptable_fix(void);
 312 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 313 static void     mptable_unmap(struct mptable_pos *);
 314 static void     mptable_lapic_enumerate(struct mptable_pos *);
 315 static void     mptable_lapic_default(void);
 316 static void     mptable_imcr(struct mptable_pos *);
 317
 318 #ifdef APIC_IO
 319 static void     setup_apic_irq_mapping(void);
 320 static int      apic_int_is_bus_type(int intr, int bus_type);
 321 #endif
 322 static int      start_all_aps(u_int boot_addr);
 323 static void     install_ap_tramp(u_int boot_addr);
 324 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr);
 325 static void     lapic_init(vm_offset_t);
 326
 327 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 328 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 329 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 330
 331 /*
 332  * Calculate usable address in base memory for AP trampoline code.
 333  */
 334 u_int
 335 mp_bootaddress(u_int basemem)
 336 {
 337         POSTCODE(MP_BOOTADDRESS_POST);
 338
 339         base_memory = basemem;
 340
 341         boot_address = base_memory & ~0xfff;    /* round down to 4k boundary */
 342         if ((base_memory - boot_address) < bootMP_size)
 343                 boot_address -= 4096;   /* not enough, lower by 4k */
 344
 345         return boot_address;
 346 }
 347
 348
 349 static int
 350 mptable_probe(void)
 351 {
 352         int mpfps_paddr;
 353
 354         mpfps_paddr = mptable_search();
 355         if (mptable_check(mpfps_paddr))
 356                 return 0;
 357
 358         return mpfps_paddr;
 359 }
 360
 361 /*
 362  * Look for an Intel MP spec table (ie, SMP capable hardware).
 363  */
 364 static int
 365 mptable_search(void)
 366 {
 367         int     x;
 368         u_int32_t target;
 369
 370         /*
 371          * Make sure our SMPpt[] page table is big enough to hold all the
 372          * mappings we need.
 373          */
 374         KKASSERT(IO_MAPPING_START_INDEX < NPTEPG - 2);
 375
 376         POSTCODE(MP_PROBE_POST);
 377
 378         /* see if EBDA exists */
 379         if (ebda_addr != 0) {
 380                 /* search first 1K of EBDA */
 381                 target = (u_int32_t)ebda_addr;
 382                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 383                         return x;
 384         } else {
 385                 /* last 1K of base memory, effective 'top of base' passed in */
 386                 target = (u_int32_t)(base_memory - 0x400);
 387                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 388                         return x;
 389         }
 390
 391         /* search the BIOS */
 392         target = (u_int32_t)BIOS_BASE;
 393         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 394                 return x;
 395
 396         /* nothing found */
 397         return 0;
 398 }
 399
 400 struct mptable_check_cbarg {
 401         int     cpu_count;
 402         int     found_bsp;
 403 };
 404
 405 static int
 406 mptable_check_callback(void *xarg, const void *pos, int type)
 407 {
 408         const struct PROCENTRY *ent;
 409         struct mptable_check_cbarg *arg = xarg;
 410
 411         if (type != 0)
 412                 return 0;
 413         ent = pos;
 414
 415         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 416                 return 0;
 417         arg->cpu_count++;
 418
 419         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 420                 if (arg->found_bsp) {
 421                         kprintf("more than one BSP in base MP table\n");
 422                         return EINVAL;
 423                 }
 424                 arg->found_bsp = 1;
 425         }
 426         return 0;
 427 }
 428
 429 static int
 430 mptable_check(vm_paddr_t mpfps_paddr)
 431 {
 432         struct mptable_pos mpt;
 433         struct mptable_check_cbarg arg;
 434         mpcth_t cth;
 435         int error;
 436
 437         if (mpfps_paddr == 0)
 438                 return EOPNOTSUPP;
 439
 440         error = mptable_map(&mpt, mpfps_paddr);
 441         if (error)
 442                 return error;
 443
 444         if (mpt.mp_fps->mpfb1 != 0)
 445                 goto done;
 446
 447         error = EINVAL;
 448
 449         cth = mpt.mp_cth;
 450         if (cth == NULL)
 451                 goto done;
 452         if (cth->apic_address == 0)
 453                 goto done;
 454
 455         bzero(&arg, sizeof(arg));
 456         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 457         if (!error) {
 458                 if (arg.cpu_count == 0) {
 459                         kprintf("MP table contains no processor entries\n");
 460                         error = EINVAL;
 461                 } else if (!arg.found_bsp) {
 462                         kprintf("MP table does not contains BSP entry\n");
 463                         error = EINVAL;
 464                 }
 465         }
 466 done:
 467         mptable_unmap(&mpt);
 468         return error;
 469 }
 470
 471 static int
 472 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 473 {
 474         int count, total_size;
 475         const void *position;
 476
 477         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 478         total_size = cth->base_table_length - sizeof(struct MPCTH);
 479         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 480         count = cth->entry_count;
 481
 482         while (count--) {
 483                 int type, error;
 484
 485                 KKASSERT(total_size >= 0);
 486                 if (total_size == 0) {
 487                         kprintf("invalid base MP table, "
 488                                 "entry count and length mismatch\n");
 489                         return EINVAL;
 490                 }
 491
 492                 type = *(const uint8_t *)position;
 493                 switch (type) {
 494                 case 0: /* processor_entry */
 495                 case 1: /* bus_entry */
 496                 case 2: /* io_apic_entry */
 497                 case 3: /* int_entry */
 498                 case 4: /* int_entry */
 499                         break;
 500                 default:
 501                         kprintf("unknown base MP table entry type %d\n", type);
 502                         return EINVAL;
 503                 }
 504
 505                 if (total_size < basetable_entry_types[type].length) {
 506                         kprintf("invalid base MP table length, "
 507                                 "does not contain all entries\n");
 508                         return EINVAL;
 509                 }
 510                 total_size -= basetable_entry_types[type].length;
 511
 512                 error = func(arg, position, type);
 513                 if (error)
 514                         return error;
 515
 516                 position = (const uint8_t *)position +
 517                     basetable_entry_types[type].length;
 518         }
 519         return 0;
 520 }
 521
 522
 523 /*
 524  * Startup the SMP processors.
 525  */
 526 void
 527 mp_start(void)
 528 {
 529         POSTCODE(MP_START_POST);
 530         mp_enable(boot_address);
 531 }
 532
 533
 534 /*
 535  * Print various information about the SMP system hardware and setup.
 536  */
 537 void
 538 mp_announce(void)
 539 {
 540         int     x;
 541
 542         POSTCODE(MP_ANNOUNCE_POST);
 543
 544         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 545         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 546         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 547         for (x = 1; x <= mp_naps; ++x) {
 548                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 549                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 550         }
 551
 552 #if defined(APIC_IO)
 553         for (x = 0; x < mp_napics; ++x) {
 554                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 555                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 556                 kprintf(", at 0x%08x\n", io_apic_address[x]);
 557         }
 558 #else
 559         kprintf(" Warning: APIC I/O disabled\n");
 560 #endif  /* APIC_IO */
 561 }
 562
 563 /*
 564  * AP cpu's call this to sync up protected mode.
 565  *
 566  * WARNING!  We must ensure that the cpu is sufficiently initialized to
 567  * be able to use to the FP for our optimized bzero/bcopy code before
 568  * we enter more mainstream C code.
 569  *
 570  * WARNING! %fs is not set up on entry.  This routine sets up %fs.
 571  */
 572 void
 573 init_secondary(void)
 574 {
 575         int     gsel_tss;
 576         int     x, myid = bootAP;
 577         u_int   cr0;
 578         struct mdglobaldata *md;
 579         struct privatespace *ps;
 580
 581         ps = &CPU_prvspace[myid];
 582
 583         gdt_segs[GPRIV_SEL].ssd_base = (int)ps;
 584         gdt_segs[GPROC0_SEL].ssd_base =
 585                 (int) &ps->mdglobaldata.gd_common_tss;
 586         ps->mdglobaldata.mi.gd_prvspace = ps;
 587
 588         for (x = 0; x < NGDT; x++) {
 589                 ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x].sd);
 590         }
 591
 592         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 593         r_gdt.rd_base = (int) &gdt[myid * NGDT];
 594         lgdt(&r_gdt);                   /* does magic intra-segment return */
 595
 596         lidt(&r_idt);
 597
 598         lldt(_default_ldt);
 599         mdcpu->gd_currentldt = _default_ldt;
 600
 601         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 602         gdt[myid * NGDT + GPROC0_SEL].sd.sd_type = SDT_SYS386TSS;
 603
 604         md = mdcpu;     /* loaded through %fs:0 (mdglobaldata.mi.gd_prvspace)*/
 605
 606         md->gd_common_tss.tss_esp0 = 0; /* not used until after switch */
 607         md->gd_common_tss.tss_ss0 = GSEL(GDATA_SEL, SEL_KPL);
 608         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 609         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL].sd;
 610         md->gd_common_tssd = *md->gd_tss_gdt;
 611         ltr(gsel_tss);
 612
 613         /*
 614          * Set to a known state:
 615          * Set by mpboot.s: CR0_PG, CR0_PE
 616          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 617          */
 618         cr0 = rcr0();
 619         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 620         load_cr0(cr0);
 621         pmap_set_opt();         /* PSE/4MB pages, etc */
 622
 623         /* set up CPU registers and state */
 624         cpu_setregs();
 625
 626         /* set up FPU state on the AP */
 627         npxinit(__INITIAL_NPXCW__);
 628
 629         /* set up SSE registers */
 630         enable_sse();
 631 }
 632
 633 /*******************************************************************
 634  * local functions and data
 635  */
 636
 637 /*
 638  * start the SMP system
 639  */
 640 static void
 641 mp_enable(u_int boot_addr)
 642 {
 643 #if defined(APIC_IO)
 644         int     apic;
 645         u_int   ux;
 646 #endif  /* APIC_IO */
 647         vm_paddr_t mpfps_paddr;
 648         struct mptable_pos mpt;
 649
 650         POSTCODE(MP_ENABLE_POST);
 651
 652         /*
 653          * Enumerate Local APIC
 654          */
 655         if (madt_probe_test)
 656                 mpfps_paddr = 0;
 657         else
 658                 mpfps_paddr = mptable_probe();
 659         if (mpfps_paddr) {
 660                 mptable_map(&mpt, mpfps_paddr);
 661                 mptable_lapic_enumerate(&mpt);
 662                 mptable_unmap(&mpt);
 663         } else {
 664                 vm_paddr_t madt_paddr;
 665                 vm_offset_t lapic_addr;
 666                 int bsp_apic_id;
 667
 668                 madt_paddr = madt_probe();
 669                 if (madt_paddr == 0)
 670                         panic("mp_enable: madt_probe failed\n");
 671
 672                 lapic_addr = madt_pass1(madt_paddr);
 673                 if (lapic_addr == 0)
 674                         panic("mp_enable: no local apic (madt)!\n");
 675
 676                 lapic_init(lapic_addr);
 677
 678                 bsp_apic_id = APIC_ID(lapic.id);
 679                 if (madt_pass2(madt_paddr, bsp_apic_id))
 680                         panic("mp_enable: madt_pass2 failed\n");
 681         }
 682
 683         mpfps_paddr = mptable_probe();
 684         if (mpfps_paddr) {
 685                 mptable_map(&mpt, mpfps_paddr);
 686                 mptable_imcr(&mpt);
 687                 mptable_unmap(&mpt);
 688         }
 689 #if defined(APIC_IO)
 690
 691         if (!mpfps_paddr)
 692                 panic("no MP table, disable APIC_IO!\n");
 693
 694         mptable_map(&mpt, mpfps_paddr);
 695
 696         /*
 697          * Examine the MP table for needed info
 698          */
 699         mptable_pass1(&mpt);
 700         mptable_pass2(&mpt);
 701
 702         mptable_unmap(&mpt);
 703
 704         /* Post scan cleanup */
 705         mptable_fix();
 706
 707         setup_apic_irq_mapping();
 708
 709         /* fill the LOGICAL io_apic_versions table */
 710         for (apic = 0; apic < mp_napics; ++apic) {
 711                 ux = io_apic_read(apic, IOAPIC_VER);
 712                 io_apic_versions[apic] = ux;
 713                 io_apic_set_id(apic, IO_TO_ID(apic));
 714         }
 715
 716         /* program each IO APIC in the system */
 717         for (apic = 0; apic < mp_napics; ++apic)
 718                 if (io_apic_setup(apic) < 0)
 719                         panic("IO APIC setup failure");
 720
 721 #endif  /* APIC_IO */
 722
 723         /*
 724          * These are required for SMP operation
 725          */
 726
 727         /* install a 'Spurious INTerrupt' vector */
 728         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 729                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 730
 731         /* install an inter-CPU IPI for TLB invalidation */
 732         setidt(XINVLTLB_OFFSET, Xinvltlb,
 733                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 734
 735         /* install an inter-CPU IPI for IPIQ messaging */
 736         setidt(XIPIQ_OFFSET, Xipiq,
 737                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 738
 739         /* install a timer vector */
 740         setidt(XTIMER_OFFSET, Xtimer,
 741                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 742
 743         /* install an inter-CPU IPI for CPU stop/restart */
 744         setidt(XCPUSTOP_OFFSET, Xcpustop,
 745                SDT_SYS386IGT, SEL_KPL, GSEL(GCODE_SEL, SEL_KPL));
 746
 747         /* start each Application Processor */
 748         start_all_aps(boot_addr);
 749 }
 750
 751
 752 /*
 753  * look for the MP spec signature
 754  */
 755
 756 /* string defined by the Intel MP Spec as identifying the MP table */
 757 #define MP_SIG          0x5f504d5f      /* _MP_ */
 758 #define NEXT(X)         ((X) += 4)
 759 static int
 760 mptable_search_sig(u_int32_t target, int count)
 761 {
 762         vm_size_t map_size;
 763         u_int32_t *addr;
 764         int x, ret;
 765
 766         KKASSERT(target != 0);
 767
 768         map_size = count * sizeof(u_int32_t);
 769         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 770
 771         ret = 0;
 772         for (x = 0; x < count; NEXT(x)) {
 773                 if (addr[x] == MP_SIG) {
 774                         /* make array index a byte index */
 775                         ret = target + (x * sizeof(u_int32_t));
 776                         break;
 777                 }
 778         }
 779
 780         pmap_unmapdev((vm_offset_t)addr, map_size);
 781         return ret;
 782 }
 783
 784
 785 typedef struct BUSDATA {
 786         u_char  bus_id;
 787         enum busTypes bus_type;
 788 }       bus_datum;
 789
 790 typedef struct INTDATA {
 791         u_char  int_type;
 792         u_short int_flags;
 793         u_char  src_bus_id;
 794         u_char  src_bus_irq;
 795         u_char  dst_apic_id;
 796         u_char  dst_apic_int;
 797         u_char  int_vector;
 798 }       io_int, local_int;
 799
 800 typedef struct BUSTYPENAME {
 801         u_char  type;
 802         char    name[7];
 803 }       bus_type_name;
 804
 805 static bus_type_name bus_type_table[] =
 806 {
 807         {CBUS, "CBUS"},
 808         {CBUSII, "CBUSII"},
 809         {EISA, "EISA"},
 810         {MCA, "MCA"},
 811         {UNKNOWN_BUSTYPE, "---"},
 812         {ISA, "ISA"},
 813         {MCA, "MCA"},
 814         {UNKNOWN_BUSTYPE, "---"},
 815         {UNKNOWN_BUSTYPE, "---"},
 816         {UNKNOWN_BUSTYPE, "---"},
 817         {UNKNOWN_BUSTYPE, "---"},
 818         {UNKNOWN_BUSTYPE, "---"},
 819         {PCI, "PCI"},
 820         {UNKNOWN_BUSTYPE, "---"},
 821         {UNKNOWN_BUSTYPE, "---"},
 822         {UNKNOWN_BUSTYPE, "---"},
 823         {UNKNOWN_BUSTYPE, "---"},
 824         {XPRESS, "XPRESS"},
 825         {UNKNOWN_BUSTYPE, "---"}
 826 };
 827 /* from MP spec v1.4, table 5-1 */
 828 static int default_data[7][5] =
 829 {
 830 /*   nbus, id0, type0, id1, type1 */
 831         {1, 0, ISA, 255, 255},
 832         {1, 0, EISA, 255, 255},
 833         {1, 0, EISA, 255, 255},
 834         {1, 0, MCA, 255, 255},
 835         {2, 0, ISA, 1, PCI},
 836         {2, 0, EISA, 1, PCI},
 837         {2, 0, MCA, 1, PCI}
 838 };
 839
 840
 841 #ifdef APIC_IO
 842
 843 /* the bus data */
 844 static bus_datum *bus_data;
 845
 846 /* the IO INT data, one entry per possible APIC INTerrupt */
 847 static io_int  *io_apic_ints;
 848 static int nintrs;
 849
 850 #endif
 851
 852 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 853 #ifdef APIC_IO
 854 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 855 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 856 static int int_entry            (const struct INTENTRY *entry, int intr);
 857 #endif
 858 static int lookup_bus_type      (char *name);
 859
 860 #ifdef APIC_IO
 861
 862 static int
 863 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 864 {
 865         const struct IOAPICENTRY *ioapic_ent;
 866
 867         switch (type) {
 868         case 1: /* bus_entry */
 869                 ++mp_nbusses;
 870                 break;
 871
 872         case 2: /* io_apic_entry */
 873                 ioapic_ent = pos;
 874                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 875                         io_apic_address[mp_napics++] =
 876                             (vm_offset_t)ioapic_ent->apic_address;
 877                 }
 878                 break;
 879
 880         case 3: /* int_entry */
 881                 ++nintrs;
 882                 break;
 883         }
 884         return 0;
 885 }
 886
 887 #endif  /* APIC_IO */
 888
 889 /*
 890  * 1st pass on motherboard's Intel MP specification table.
 891  *
 892  * determines:
 893  *      io_apic_address[N]
 894  *      mp_nbusses
 895  *      mp_napics
 896  *      nintrs
 897  */
 898 static void
 899 mptable_pass1(struct mptable_pos *mpt)
 900 {
 901 #ifdef APIC_IO
 902         mpfps_t fps;
 903         int x;
 904
 905         POSTCODE(MPTABLE_PASS1_POST);
 906
 907         fps = mpt->mp_fps;
 908         KKASSERT(fps != NULL);
 909
 910         /* clear various tables */
 911         for (x = 0; x < NAPICID; ++x)
 912                 io_apic_address[x] = ~0;        /* IO APIC address table */
 913
 914         mp_nbusses = 0;
 915         mp_napics = 0;
 916         nintrs = 0;
 917
 918         /* check for use of 'default' configuration */
 919         if (fps->mpfb1 != 0) {
 920                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 921                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 922                 mp_napics = 1;
 923                 nintrs = 16;
 924         } else {
 925                 int error;
 926
 927                 error = mptable_iterate_entries(mpt->mp_cth,
 928                             mptable_ioapic_pass1_callback, NULL);
 929                 if (error)
 930                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 931         }
 932 #endif  /* APIC_IO */
 933 }
 934
 935 #ifdef APIC_IO
 936
 937 struct mptable_ioapic2_cbarg {
 938         int     bus;
 939         int     apic;
 940         int     intr;
 941 };
 942
 943 static int
 944 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 945 {
 946         struct mptable_ioapic2_cbarg *arg = xarg;
 947
 948         switch (type) {
 949         case 1:
 950                 if (bus_entry(pos, arg->bus))
 951                         ++arg->bus;
 952                 break;
 953
 954         case 2:
 955                 if (io_apic_entry(pos, arg->apic))
 956                         ++arg->apic;
 957                 break;
 958
 959         case 3:
 960                 if (int_entry(pos, arg->intr))
 961                         ++arg->intr;
 962                 break;
 963         }
 964         return 0;
 965 }
 966
 967 #endif  /* APIC_IO */
 968
 969 /*
 970  * 2nd pass on motherboard's Intel MP specification table.
 971  *
 972  * sets:
 973  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 974  *      IO_TO_ID(N), logical IO to APIC ID table
 975  *      bus_data[N]
 976  *      io_apic_ints[N]
 977  */
 978 static void
 979 mptable_pass2(struct mptable_pos *mpt)
 980 {
 981 #ifdef APIC_IO
 982         struct mptable_ioapic2_cbarg arg;
 983         mpfps_t fps;
 984         int error, x;
 985
 986         POSTCODE(MPTABLE_PASS2_POST);
 987
 988         fps = mpt->mp_fps;
 989         KKASSERT(fps != NULL);
 990
 991         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 992             M_DEVBUF, M_WAITOK);
 993         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 994             M_DEVBUF, M_WAITOK | M_ZERO);
 995         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 996             M_DEVBUF, M_WAITOK);
 997         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 998             M_DEVBUF, M_WAITOK);
 999
1000         for (x = 0; x < mp_napics; x++)
1001                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
1002
1003         /* clear various tables */
1004         for (x = 0; x < NAPICID; ++x) {
1005                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
1006                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
1007         }
1008
1009         /* clear bus data table */
1010         for (x = 0; x < mp_nbusses; ++x)
1011                 bus_data[x].bus_id = 0xff;
1012
1013         /* clear IO APIC INT table */
1014         for (x = 0; x < (nintrs + 1); ++x) {
1015                 io_apic_ints[x].int_type = 0xff;
1016                 io_apic_ints[x].int_vector = 0xff;
1017         }
1018
1019         /* check for use of 'default' configuration */
1020         if (fps->mpfb1 != 0) {
1021                 mptable_default(fps->mpfb1);
1022                 return;
1023         }
1024
1025         bzero(&arg, sizeof(arg));
1026         error = mptable_iterate_entries(mpt->mp_cth,
1027                     mptable_ioapic_pass2_callback, &arg);
1028         if (error)
1029                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
1030 #endif
1031 }
1032
1033 /*
1034  * Check if we should perform a hyperthreading "fix-up" to
1035  * enumerate any logical CPU's that aren't already listed
1036  * in the table.
1037  *
1038  * XXX: We assume that all of the physical CPUs in the
1039  * system have the same number of logical CPUs.
1040  *
1041  * XXX: We assume that APIC ID's are allocated such that
1042  * the APIC ID's for a physical processor are aligned
1043  * with the number of logical CPU's in the processor.
1044  */
1045 static int
1046 mptable_hyperthread_fixup(u_int id_mask, int cpu_count)
1047 {
1048         int i, id, lcpus_max, logical_cpus;
1049
1050         if ((cpu_feature & CPUID_HTT) == 0)
1051                 return 0;
1052
1053         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1054         if (lcpus_max <= 1)
1055                 return 0;
1056
1057         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1058                 /*
1059                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1060                  * Page 3-181, Table 3-20
1061                  * "The nearest power-of-2 integer that is not smaller
1062                  *  than EBX[23:16] is the number of unique initial APIC
1063                  *  IDs reserved for addressing different logical
1064                  *  processors in a physical package."
1065                  */
1066                 for (i = 0; ; ++i) {
1067                         if ((1 << i) >= lcpus_max) {
1068                                 lcpus_max = 1 << i;
1069                                 break;
1070                         }
1071                 }
1072         }
1073
1074         KKASSERT(cpu_count != 0);
1075         if (cpu_count == lcpus_max) {
1076                 /* We have nothing to fix */
1077                 return 0;
1078         } else if (cpu_count == 1) {
1079                 /* XXX this may be incorrect */
1080                 logical_cpus = lcpus_max;
1081         } else {
1082                 int cur, prev, dist;
1083
1084                 /*
1085                  * Calculate the distances between two nearest
1086                  * APIC IDs.  If all such distances are same,
1087                  * then it is the number of missing cpus that
1088                  * we are going to fill later.
1089                  */
1090                 dist = cur = prev = -1;
1091                 for (id = 0; id < MAXCPU; ++id) {
1092                         if ((id_mask & 1 << id) == 0)
1093                                 continue;
1094
1095                         cur = id;
1096                         if (prev >= 0) {
1097                                 int new_dist = cur - prev;
1098
1099                                 if (dist < 0)
1100                                         dist = new_dist;
1101
1102                                 /*
1103                                  * Make sure that all distances
1104                                  * between two nearest APIC IDs
1105                                  * are same.
1106                                  */
1107                                 if (dist != new_dist)
1108                                         return 0;
1109                         }
1110                         prev = cur;
1111                 }
1112                 if (dist == 1)
1113                         return 0;
1114
1115                 /* Must be power of 2 */
1116                 if (dist & (dist - 1))
1117                         return 0;
1118
1119                 /* Can't exceed CPU package capacity */
1120                 if (dist > lcpus_max)
1121                         logical_cpus = lcpus_max;
1122                 else
1123                         logical_cpus = dist;
1124         }
1125
1126         /*
1127          * For each APIC ID of a CPU that is set in the mask,
1128          * scan the other candidate APIC ID's for this
1129          * physical processor.  If any of those ID's are
1130          * already in the table, then kill the fixup.
1131          */
1132         for (id = 0; id < MAXCPU; id++) {
1133                 if ((id_mask & 1 << id) == 0)
1134                         continue;
1135                 /* First, make sure we are on a logical_cpus boundary. */
1136                 if (id % logical_cpus != 0)
1137                         return 0;
1138                 for (i = id + 1; i < id + logical_cpus; i++)
1139                         if ((id_mask & 1 << i) != 0)
1140                                 return 0;
1141         }
1142         return logical_cpus;
1143 }
1144
1145 static int
1146 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1147 {
1148         mpfps_t fps = NULL;
1149         mpcth_t cth = NULL;
1150         vm_size_t cth_mapsz = 0;
1151
1152         bzero(mpt, sizeof(*mpt));
1153
1154         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1155         if (fps->pap != 0) {
1156                 /*
1157                  * Map configuration table header to get
1158                  * the base table size
1159                  */
1160                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1161                 cth_mapsz = cth->base_table_length;
1162                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1163
1164                 if (cth_mapsz < sizeof(*cth)) {
1165                         kprintf("invalid base MP table length %d\n",
1166                                 (int)cth_mapsz);
1167                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1168                         return EINVAL;
1169                 }
1170
1171                 /*
1172                  * Map the base table
1173                  */
1174                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1175         }
1176
1177         mpt->mp_fps = fps;
1178         mpt->mp_cth = cth;
1179         mpt->mp_cth_mapsz = cth_mapsz;
1180
1181         return 0;
1182 }
1183
1184 static void
1185 mptable_unmap(struct mptable_pos *mpt)
1186 {
1187         if (mpt->mp_cth != NULL) {
1188                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1189                 mpt->mp_cth = NULL;
1190                 mpt->mp_cth_mapsz = 0;
1191         }
1192         if (mpt->mp_fps != NULL) {
1193                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1194                 mpt->mp_fps = NULL;
1195         }
1196 }
1197
1198 #ifdef APIC_IO
1199
1200 void
1201 assign_apic_irq(int apic, int intpin, int irq)
1202 {
1203         int x;
1204
1205         if (int_to_apicintpin[irq].ioapic != -1)
1206                 panic("assign_apic_irq: inconsistent table");
1207
1208         int_to_apicintpin[irq].ioapic = apic;
1209         int_to_apicintpin[irq].int_pin = intpin;
1210         int_to_apicintpin[irq].apic_address = ioapic[apic];
1211         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1212
1213         for (x = 0; x < nintrs; x++) {
1214                 if ((io_apic_ints[x].int_type == 0 ||
1215                      io_apic_ints[x].int_type == 3) &&
1216                     io_apic_ints[x].int_vector == 0xff &&
1217                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1218                     io_apic_ints[x].dst_apic_int == intpin)
1219                         io_apic_ints[x].int_vector = irq;
1220         }
1221 }
1222
1223 void
1224 revoke_apic_irq(int irq)
1225 {
1226         int x;
1227         int oldapic;
1228         int oldintpin;
1229
1230         if (int_to_apicintpin[irq].ioapic == -1)
1231                 panic("revoke_apic_irq: inconsistent table");
1232
1233         oldapic = int_to_apicintpin[irq].ioapic;
1234         oldintpin = int_to_apicintpin[irq].int_pin;
1235
1236         int_to_apicintpin[irq].ioapic = -1;
1237         int_to_apicintpin[irq].int_pin = 0;
1238         int_to_apicintpin[irq].apic_address = NULL;
1239         int_to_apicintpin[irq].redirindex = 0;
1240
1241         for (x = 0; x < nintrs; x++) {
1242                 if ((io_apic_ints[x].int_type == 0 ||
1243                      io_apic_ints[x].int_type == 3) &&
1244                     io_apic_ints[x].int_vector != 0xff &&
1245                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1246                     io_apic_ints[x].dst_apic_int == oldintpin)
1247                         io_apic_ints[x].int_vector = 0xff;
1248         }
1249 }
1250
1251 /*
1252  * Allocate an IRQ
1253  */
1254 static void
1255 allocate_apic_irq(int intr)
1256 {
1257         int apic;
1258         int intpin;
1259         int irq;
1260
1261         if (io_apic_ints[intr].int_vector != 0xff)
1262                 return;         /* Interrupt handler already assigned */
1263
1264         if (io_apic_ints[intr].int_type != 0 &&
1265             (io_apic_ints[intr].int_type != 3 ||
1266              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1267               io_apic_ints[intr].dst_apic_int == 0)))
1268                 return;         /* Not INT or ExtInt on != (0, 0) */
1269
1270         irq = 0;
1271         while (irq < APIC_INTMAPSIZE &&
1272                int_to_apicintpin[irq].ioapic != -1)
1273                 irq++;
1274
1275         if (irq >= APIC_INTMAPSIZE)
1276                 return;         /* No free interrupt handlers */
1277
1278         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1279         intpin = io_apic_ints[intr].dst_apic_int;
1280
1281         assign_apic_irq(apic, intpin, irq);
1282         io_apic_setup_intpin(apic, intpin);
1283 }
1284
1285
1286 static void
1287 swap_apic_id(int apic, int oldid, int newid)
1288 {
1289         int x;
1290         int oapic;
1291
1292
1293         if (oldid == newid)
1294                 return;                 /* Nothing to do */
1295
1296         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1297                apic, oldid, newid);
1298
1299         /* Swap physical APIC IDs in interrupt entries */
1300         for (x = 0; x < nintrs; x++) {
1301                 if (io_apic_ints[x].dst_apic_id == oldid)
1302                         io_apic_ints[x].dst_apic_id = newid;
1303                 else if (io_apic_ints[x].dst_apic_id == newid)
1304                         io_apic_ints[x].dst_apic_id = oldid;
1305         }
1306
1307         /* Swap physical APIC IDs in IO_TO_ID mappings */
1308         for (oapic = 0; oapic < mp_napics; oapic++)
1309                 if (IO_TO_ID(oapic) == newid)
1310                         break;
1311
1312         if (oapic < mp_napics) {
1313                 kprintf("Changing APIC ID for IO APIC #%d from "
1314                        "%d to %d in MP table\n",
1315                        oapic, newid, oldid);
1316                 IO_TO_ID(oapic) = oldid;
1317         }
1318         IO_TO_ID(apic) = newid;
1319 }
1320
1321
1322 static void
1323 fix_id_to_io_mapping(void)
1324 {
1325         int x;
1326
1327         for (x = 0; x < NAPICID; x++)
1328                 ID_TO_IO(x) = -1;
1329
1330         for (x = 0; x <= mp_naps; x++)
1331                 if (CPU_TO_ID(x) < NAPICID)
1332                         ID_TO_IO(CPU_TO_ID(x)) = x;
1333
1334         for (x = 0; x < mp_napics; x++)
1335                 if (IO_TO_ID(x) < NAPICID)
1336                         ID_TO_IO(IO_TO_ID(x)) = x;
1337 }
1338
1339
1340 static int
1341 first_free_apic_id(void)
1342 {
1343         int freeid, x;
1344
1345         for (freeid = 0; freeid < NAPICID; freeid++) {
1346                 for (x = 0; x <= mp_naps; x++)
1347                         if (CPU_TO_ID(x) == freeid)
1348                                 break;
1349                 if (x <= mp_naps)
1350                         continue;
1351                 for (x = 0; x < mp_napics; x++)
1352                         if (IO_TO_ID(x) == freeid)
1353                                 break;
1354                 if (x < mp_napics)
1355                         continue;
1356                 return freeid;
1357         }
1358         return freeid;
1359 }
1360
1361
1362 static int
1363 io_apic_id_acceptable(int apic, int id)
1364 {
1365         int cpu;                /* Logical CPU number */
1366         int oapic;              /* Logical IO APIC number for other IO APIC */
1367
1368         if (id >= NAPICID)
1369                 return 0;       /* Out of range */
1370
1371         for (cpu = 0; cpu <= mp_naps; cpu++)
1372                 if (CPU_TO_ID(cpu) == id)
1373                         return 0;       /* Conflict with CPU */
1374
1375         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++)
1376                 if (IO_TO_ID(oapic) == id)
1377                         return 0;       /* Conflict with other APIC */
1378
1379         return 1;               /* ID is acceptable for IO APIC */
1380 }
1381
1382 static
1383 io_int *
1384 io_apic_find_int_entry(int apic, int pin)
1385 {
1386         int     x;
1387
1388         /* search each of the possible INTerrupt sources */
1389         for (x = 0; x < nintrs; ++x) {
1390                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1391                     (pin == io_apic_ints[x].dst_apic_int))
1392                         return (&io_apic_ints[x]);
1393         }
1394         return NULL;
1395 }
1396
1397 #endif
1398
1399 /*
1400  * parse an Intel MP specification table
1401  */
1402 static void
1403 mptable_fix(void)
1404 {
1405 #ifdef APIC_IO
1406         int     x;
1407         int     id;
1408         int     apic;           /* IO APIC unit number */
1409         int     freeid;         /* Free physical APIC ID */
1410         int     physid;         /* Current physical IO APIC ID */
1411         io_int *io14;
1412         int     bus_0 = 0;      /* Stop GCC warning */
1413         int     bus_pci = 0;    /* Stop GCC warning */
1414         int     num_pci_bus;
1415
1416         /*
1417          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1418          * did it wrong.  The MP spec says that when more than 1 PCI bus
1419          * exists the BIOS must begin with bus entries for the PCI bus and use
1420          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1421          * exists the BIOS can choose to ignore this ordering, and indeed many
1422          * MP motherboards do ignore it.  This causes a problem when the PCI
1423          * sub-system makes requests of the MP sub-system based on PCI bus
1424          * numbers.     So here we look for the situation and renumber the
1425          * busses and associated INTs in an effort to "make it right".
1426          */
1427
1428         /* find bus 0, PCI bus, count the number of PCI busses */
1429         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1430                 if (bus_data[x].bus_id == 0) {
1431                         bus_0 = x;
1432                 }
1433                 if (bus_data[x].bus_type == PCI) {
1434                         ++num_pci_bus;
1435                         bus_pci = x;
1436                 }
1437         }
1438         /*
1439          * bus_0 == slot of bus with ID of 0
1440          * bus_pci == slot of last PCI bus encountered
1441          */
1442
1443         /* check the 1 PCI bus case for sanity */
1444         /* if it is number 0 all is well */
1445         if (num_pci_bus == 1 &&
1446             bus_data[bus_pci].bus_id != 0) {
1447
1448                 /* mis-numbered, swap with whichever bus uses slot 0 */
1449
1450                 /* swap the bus entry types */
1451                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1452                 bus_data[bus_0].bus_type = PCI;
1453
1454                 /* swap each relavant INTerrupt entry */
1455                 id = bus_data[bus_pci].bus_id;
1456                 for (x = 0; x < nintrs; ++x) {
1457                         if (io_apic_ints[x].src_bus_id == id) {
1458                                 io_apic_ints[x].src_bus_id = 0;
1459                         }
1460                         else if (io_apic_ints[x].src_bus_id == 0) {
1461                                 io_apic_ints[x].src_bus_id = id;
1462                         }
1463                 }
1464         }
1465
1466         /* Assign IO APIC IDs.
1467          *
1468          * First try the existing ID. If a conflict is detected, try
1469          * the ID in the MP table.  If a conflict is still detected, find
1470          * a free id.
1471          *
1472          * We cannot use the ID_TO_IO table before all conflicts has been
1473          * resolved and the table has been corrected.
1474          */
1475         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1476
1477                 /* First try to use the value set by the BIOS */
1478                 physid = io_apic_get_id(apic);
1479                 if (io_apic_id_acceptable(apic, physid)) {
1480                         if (IO_TO_ID(apic) != physid)
1481                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1482                         continue;
1483                 }
1484
1485                 /* Then check if the value in the MP table is acceptable */
1486                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1487                         continue;
1488
1489                 /* Last resort, find a free APIC ID and use it */
1490                 freeid = first_free_apic_id();
1491                 if (freeid >= NAPICID)
1492                         panic("No free physical APIC IDs found");
1493
1494                 if (io_apic_id_acceptable(apic, freeid)) {
1495                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1496                         continue;
1497                 }
1498                 panic("Free physical APIC ID not usable");
1499         }
1500         fix_id_to_io_mapping();
1501
1502         /* detect and fix broken Compaq MP table */
1503         if (apic_int_type(0, 0) == -1) {
1504                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1505                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1506                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1507                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1508                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1509                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1510                 nintrs++;
1511         } else if (apic_int_type(0, 0) == 0) {
1512                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1513                 for (x = 0; x < nintrs; ++x)
1514                         if ((0 == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1515                             (0 == io_apic_ints[x].dst_apic_int)) {
1516                                 io_apic_ints[x].int_type = 3;
1517                                 io_apic_ints[x].int_vector = 0xff;
1518                                 break;
1519                         }
1520         }
1521
1522         /*
1523          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1524          * controllers universally come in pairs.  If IRQ 14 is specified
1525          * as an ISA interrupt, then IRQ 15 had better be too.
1526          *
1527          * [ Shuttle XPC / AMD Athlon X2 ]
1528          *      The MPTable is missing an entry for IRQ 15.  Note that the
1529          *      ACPI table has an entry for both 14 and 15.
1530          */
1531         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1532                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1533                 io14 = io_apic_find_int_entry(0, 14);
1534                 io_apic_ints[nintrs] = *io14;
1535                 io_apic_ints[nintrs].src_bus_irq = 15;
1536                 io_apic_ints[nintrs].dst_apic_int = 15;
1537                 nintrs++;
1538         }
1539 #endif
1540 }
1541
1542 #ifdef APIC_IO
1543
1544 /* Assign low level interrupt handlers */
1545 static void
1546 setup_apic_irq_mapping(void)
1547 {
1548         int     x;
1549         int     int_vector;
1550
1551         /* Clear array */
1552         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1553                 int_to_apicintpin[x].ioapic = -1;
1554                 int_to_apicintpin[x].int_pin = 0;
1555                 int_to_apicintpin[x].apic_address = NULL;
1556                 int_to_apicintpin[x].redirindex = 0;
1557         }
1558
1559         /* First assign ISA/EISA interrupts */
1560         for (x = 0; x < nintrs; x++) {
1561                 int_vector = io_apic_ints[x].src_bus_irq;
1562                 if (int_vector < APIC_INTMAPSIZE &&
1563                     io_apic_ints[x].int_vector == 0xff &&
1564                     int_to_apicintpin[int_vector].ioapic == -1 &&
1565                     (apic_int_is_bus_type(x, ISA) ||
1566                      apic_int_is_bus_type(x, EISA)) &&
1567                     io_apic_ints[x].int_type == 0) {
1568                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1569                                         io_apic_ints[x].dst_apic_int,
1570                                         int_vector);
1571                 }
1572         }
1573
1574         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1575         for (x = 0; x < nintrs; x++) {
1576                 if (io_apic_ints[x].dst_apic_int == 0 &&
1577                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1578                     io_apic_ints[x].int_vector == 0xff &&
1579                     int_to_apicintpin[0].ioapic == -1 &&
1580                     io_apic_ints[x].int_type == 3) {
1581                         assign_apic_irq(0, 0, 0);
1582                         break;
1583                 }
1584         }
1585         /* PCI interrupt assignment is deferred */
1586 }
1587
1588 #endif
1589
1590 void
1591 mp_set_cpuids(int cpu_id, int apic_id)
1592 {
1593         CPU_TO_ID(cpu_id) = apic_id;
1594         ID_TO_CPU(apic_id) = cpu_id;
1595 }
1596
1597 static int
1598 processor_entry(const struct PROCENTRY *entry, int cpu)
1599 {
1600         KKASSERT(cpu > 0);
1601
1602         /* check for usability */
1603         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1604                 return 0;
1605
1606         /* check for BSP flag */
1607         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1608                 mp_set_cpuids(0, entry->apic_id);
1609                 return 0;       /* its already been counted */
1610         }
1611
1612         /* add another AP to list, if less than max number of CPUs */
1613         else if (cpu < MAXCPU) {
1614                 mp_set_cpuids(cpu, entry->apic_id);
1615                 return 1;
1616         }
1617
1618         return 0;
1619 }
1620
1621 #ifdef APIC_IO
1622
1623 static int
1624 bus_entry(const struct BUSENTRY *entry, int bus)
1625 {
1626         int     x;
1627         char    c, name[8];
1628
1629         /* encode the name into an index */
1630         for (x = 0; x < 6; ++x) {
1631                 if ((c = entry->bus_type[x]) == ' ')
1632                         break;
1633                 name[x] = c;
1634         }
1635         name[x] = '\0';
1636
1637         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1638                 panic("unknown bus type: '%s'", name);
1639
1640         bus_data[bus].bus_id = entry->bus_id;
1641         bus_data[bus].bus_type = x;
1642
1643         return 1;
1644 }
1645
1646 static int
1647 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1648 {
1649         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1650                 return 0;
1651
1652         IO_TO_ID(apic) = entry->apic_id;
1653         ID_TO_IO(entry->apic_id) = apic;
1654
1655         return 1;
1656 }
1657
1658 #endif
1659
1660 static int
1661 lookup_bus_type(char *name)
1662 {
1663         int     x;
1664
1665         for (x = 0; x < MAX_BUSTYPE; ++x)
1666                 if (strcmp(bus_type_table[x].name, name) == 0)
1667                         return bus_type_table[x].type;
1668
1669         return UNKNOWN_BUSTYPE;
1670 }
1671
1672 #ifdef APIC_IO
1673
1674 static int
1675 int_entry(const struct INTENTRY *entry, int intr)
1676 {
1677         int apic;
1678
1679         io_apic_ints[intr].int_type = entry->int_type;
1680         io_apic_ints[intr].int_flags = entry->int_flags;
1681         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1682         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1683         if (entry->dst_apic_id == 255) {
1684                 /* This signal goes to all IO APICS.  Select an IO APIC
1685                    with sufficient number of interrupt pins */
1686                 for (apic = 0; apic < mp_napics; apic++)
1687                         if (((io_apic_read(apic, IOAPIC_VER) &
1688                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1689                             entry->dst_apic_int)
1690                                 break;
1691                 if (apic < mp_napics)
1692                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1693                 else
1694                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1695         } else
1696                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1697         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1698
1699         return 1;
1700 }
1701
1702 static int
1703 apic_int_is_bus_type(int intr, int bus_type)
1704 {
1705         int     bus;
1706
1707         for (bus = 0; bus < mp_nbusses; ++bus)
1708                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1709                     && ((int) bus_data[bus].bus_type == bus_type))
1710                         return 1;
1711
1712         return 0;
1713 }
1714
1715 /*
1716  * Given a traditional ISA INT mask, return an APIC mask.
1717  */
1718 u_int
1719 isa_apic_mask(u_int isa_mask)
1720 {
1721         int isa_irq;
1722         int apic_pin;
1723
1724 #if defined(SKIP_IRQ15_REDIRECT)
1725         if (isa_mask == (1 << 15)) {
1726                 kprintf("skipping ISA IRQ15 redirect\n");
1727                 return isa_mask;
1728         }
1729 #endif  /* SKIP_IRQ15_REDIRECT */
1730
1731         isa_irq = ffs(isa_mask);                /* find its bit position */
1732         if (isa_irq == 0)                       /* doesn't exist */
1733                 return 0;
1734         --isa_irq;                              /* make it zero based */
1735
1736         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1737         if (apic_pin == -1)
1738                 return 0;
1739
1740         return (1 << apic_pin);                 /* convert pin# to a mask */
1741 }
1742
1743 /*
1744  * Determine which APIC pin an ISA/EISA INT is attached to.
1745  */
1746 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1747 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1748 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1749 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1750
1751 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1752 int
1753 isa_apic_irq(int isa_irq)
1754 {
1755         int     intr;
1756
1757         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1758                 if (INTTYPE(intr) == 0) {               /* standard INT */
1759                         if (SRCBUSIRQ(intr) == isa_irq) {
1760                                 if (apic_int_is_bus_type(intr, ISA) ||
1761                                     apic_int_is_bus_type(intr, EISA)) {
1762                                         if (INTIRQ(intr) == 0xff)
1763                                                 return -1; /* unassigned */
1764                                         return INTIRQ(intr);    /* found */
1765                                 }
1766                         }
1767                 }
1768         }
1769         return -1;                                      /* NOT found */
1770 }
1771
1772
1773 /*
1774  * Determine which APIC pin a PCI INT is attached to.
1775  */
1776 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1777 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1778 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1779 int
1780 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1781 {
1782         int     intr;
1783
1784         --pciInt;                                       /* zero based */
1785
1786         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1787                 if ((INTTYPE(intr) == 0)                /* standard INT */
1788                     && (SRCBUSID(intr) == pciBus)
1789                     && (SRCBUSDEVICE(intr) == pciDevice)
1790                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1791                         if (apic_int_is_bus_type(intr, PCI)) {
1792                                 if (INTIRQ(intr) == 0xff)
1793                                         allocate_apic_irq(intr);
1794                                 if (INTIRQ(intr) == 0xff)
1795                                         return -1;      /* unassigned */
1796                                 return INTIRQ(intr);    /* exact match */
1797                         }
1798                 }
1799         }
1800
1801         return -1;                                      /* NOT found */
1802 }
1803
1804 int
1805 next_apic_irq(int irq)
1806 {
1807         int intr, ointr;
1808         int bus, bustype;
1809
1810         bus = 0;
1811         bustype = 0;
1812         for (intr = 0; intr < nintrs; intr++) {
1813                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1814                         continue;
1815                 bus = SRCBUSID(intr);
1816                 bustype = apic_bus_type(bus);
1817                 if (bustype != ISA &&
1818                     bustype != EISA &&
1819                     bustype != PCI)
1820                         continue;
1821                 break;
1822         }
1823         if (intr >= nintrs) {
1824                 return -1;
1825         }
1826         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1827                 if (INTTYPE(ointr) != 0)
1828                         continue;
1829                 if (bus != SRCBUSID(ointr))
1830                         continue;
1831                 if (bustype == PCI) {
1832                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1833                                 continue;
1834                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1835                                 continue;
1836                 }
1837                 if (bustype == ISA || bustype == EISA) {
1838                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1839                                 continue;
1840                 }
1841                 if (INTPIN(intr) == INTPIN(ointr))
1842                         continue;
1843                 break;
1844         }
1845         if (ointr >= nintrs) {
1846                 return -1;
1847         }
1848         return INTIRQ(ointr);
1849 }
1850 #undef SRCBUSLINE
1851 #undef SRCBUSDEVICE
1852 #undef SRCBUSID
1853 #undef SRCBUSIRQ
1854
1855 #undef INTPIN
1856 #undef INTIRQ
1857 #undef INTAPIC
1858 #undef INTTYPE
1859
1860 #endif
1861
1862 /*
1863  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1864  *
1865  * XXX FIXME:
1866  *  Exactly what this means is unclear at this point.  It is a solution
1867  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1868  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1869  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1870  *  option.
1871  */
1872 int
1873 undirect_isa_irq(int rirq)
1874 {
1875 #if defined(READY)
1876         if (bootverbose)
1877             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1878         /** FIXME: tickle the MB redirector chip */
1879         return /* XXX */;
1880 #else
1881         if (bootverbose)
1882             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1883         return 0;
1884 #endif  /* READY */
1885 }
1886
1887
1888 /*
1889  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1890  */
1891 int
1892 undirect_pci_irq(int rirq)
1893 {
1894 #if defined(READY)
1895         if (bootverbose)
1896                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1897
1898         /** FIXME: tickle the MB redirector chip */
1899         return /* XXX */;
1900 #else
1901         if (bootverbose)
1902                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1903                        rirq);
1904         return 0;
1905 #endif  /* READY */
1906 }
1907
1908
1909 #ifdef APIC_IO
1910
1911 /*
1912  * given a bus ID, return:
1913  *  the bus type if found
1914  *  -1 if NOT found
1915  */
1916 int
1917 apic_bus_type(int id)
1918 {
1919         int     x;
1920
1921         for (x = 0; x < mp_nbusses; ++x)
1922                 if (bus_data[x].bus_id == id)
1923                         return bus_data[x].bus_type;
1924
1925         return -1;
1926 }
1927
1928 /*
1929  * given a LOGICAL APIC# and pin#, return:
1930  *  the associated src bus ID if found
1931  *  -1 if NOT found
1932  */
1933 int
1934 apic_src_bus_id(int apic, int pin)
1935 {
1936         int     x;
1937
1938         /* search each of the possible INTerrupt sources */
1939         for (x = 0; x < nintrs; ++x)
1940                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1941                     (pin == io_apic_ints[x].dst_apic_int))
1942                         return (io_apic_ints[x].src_bus_id);
1943
1944         return -1;              /* NOT found */
1945 }
1946
1947 /*
1948  * given a LOGICAL APIC# and pin#, return:
1949  *  the associated src bus IRQ if found
1950  *  -1 if NOT found
1951  */
1952 int
1953 apic_src_bus_irq(int apic, int pin)
1954 {
1955         int     x;
1956
1957         for (x = 0; x < nintrs; x++)
1958                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1959                     (pin == io_apic_ints[x].dst_apic_int))
1960                         return (io_apic_ints[x].src_bus_irq);
1961
1962         return -1;              /* NOT found */
1963 }
1964
1965
1966 /*
1967  * given a LOGICAL APIC# and pin#, return:
1968  *  the associated INTerrupt type if found
1969  *  -1 if NOT found
1970  */
1971 int
1972 apic_int_type(int apic, int pin)
1973 {
1974         int     x;
1975
1976         /* search each of the possible INTerrupt sources */
1977         for (x = 0; x < nintrs; ++x) {
1978                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1979                     (pin == io_apic_ints[x].dst_apic_int))
1980                         return (io_apic_ints[x].int_type);
1981         }
1982         return -1;              /* NOT found */
1983 }
1984
1985 /*
1986  * Return the IRQ associated with an APIC pin
1987  */
1988 int
1989 apic_irq(int apic, int pin)
1990 {
1991         int x;
1992         int res;
1993
1994         for (x = 0; x < nintrs; ++x) {
1995                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1996                     (pin == io_apic_ints[x].dst_apic_int)) {
1997                         res = io_apic_ints[x].int_vector;
1998                         if (res == 0xff)
1999                                 return -1;
2000                         if (apic != int_to_apicintpin[res].ioapic)
2001                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
2002                         if (pin != int_to_apicintpin[res].int_pin)
2003                                 panic("apic_irq inconsistent table (2)");
2004                         return res;
2005                 }
2006         }
2007         return -1;
2008 }
2009
2010
2011 /*
2012  * given a LOGICAL APIC# and pin#, return:
2013  *  the associated trigger mode if found
2014  *  -1 if NOT found
2015  */
2016 int
2017 apic_trigger(int apic, int pin)
2018 {
2019         int     x;
2020
2021         /* search each of the possible INTerrupt sources */
2022         for (x = 0; x < nintrs; ++x)
2023                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2024                     (pin == io_apic_ints[x].dst_apic_int))
2025                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2026
2027         return -1;              /* NOT found */
2028 }
2029
2030
2031 /*
2032  * given a LOGICAL APIC# and pin#, return:
2033  *  the associated 'active' level if found
2034  *  -1 if NOT found
2035  */
2036 int
2037 apic_polarity(int apic, int pin)
2038 {
2039         int     x;
2040
2041         /* search each of the possible INTerrupt sources */
2042         for (x = 0; x < nintrs; ++x)
2043                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2044                     (pin == io_apic_ints[x].dst_apic_int))
2045                         return (io_apic_ints[x].int_flags & 0x03);
2046
2047         return -1;              /* NOT found */
2048 }
2049
2050 #endif
2051
2052 /*
2053  * set data according to MP defaults
2054  * FIXME: probably not complete yet...
2055  */
2056 static void
2057 mptable_default(int type)
2058 {
2059 #if defined(APIC_IO)
2060         int     io_apic_id;
2061         int     pin;
2062
2063 #if 0
2064         kprintf("  MP default config type: %d\n", type);
2065         switch (type) {
2066         case 1:
2067                 kprintf("   bus: ISA, APIC: 82489DX\n");
2068                 break;
2069         case 2:
2070                 kprintf("   bus: EISA, APIC: 82489DX\n");
2071                 break;
2072         case 3:
2073                 kprintf("   bus: EISA, APIC: 82489DX\n");
2074                 break;
2075         case 4:
2076                 kprintf("   bus: MCA, APIC: 82489DX\n");
2077                 break;
2078         case 5:
2079                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2080                 break;
2081         case 6:
2082                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2083                 break;
2084         case 7:
2085                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2086                 break;
2087         default:
2088                 kprintf("   future type\n");
2089                 break;
2090                 /* NOTREACHED */
2091         }
2092 #endif  /* 0 */
2093
2094         /* one and only IO APIC */
2095         io_apic_id = (io_apic_read(0, IOAPIC_ID) & APIC_ID_MASK) >> 24;
2096
2097         /*
2098          * sanity check, refer to MP spec section 3.6.6, last paragraph
2099          * necessary as some hardware isn't properly setting up the IO APIC
2100          */
2101 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2102         if (io_apic_id != 2) {
2103 #else
2104         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2105 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2106                 io_apic_set_id(0, 2);
2107                 io_apic_id = 2;
2108         }
2109         IO_TO_ID(0) = io_apic_id;
2110         ID_TO_IO(io_apic_id) = 0;
2111
2112         /* fill out bus entries */
2113         switch (type) {
2114         case 1:
2115         case 2:
2116         case 3:
2117         case 4:
2118         case 5:
2119         case 6:
2120         case 7:
2121                 bus_data[0].bus_id = default_data[type - 1][1];
2122                 bus_data[0].bus_type = default_data[type - 1][2];
2123                 bus_data[1].bus_id = default_data[type - 1][3];
2124                 bus_data[1].bus_type = default_data[type - 1][4];
2125                 break;
2126
2127         /* case 4: case 7:                 MCA NOT supported */
2128         default:                /* illegal/reserved */
2129                 panic("BAD default MP config: %d", type);
2130                 /* NOTREACHED */
2131         }
2132
2133         /* general cases from MP v1.4, table 5-2 */
2134         for (pin = 0; pin < 16; ++pin) {
2135                 io_apic_ints[pin].int_type = 0;
2136                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2137                 io_apic_ints[pin].src_bus_id = 0;
2138                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2139                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2140                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2141         }
2142
2143         /* special cases from MP v1.4, table 5-2 */
2144         if (type == 2) {
2145                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2146                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2147 #if !defined(APIC_MIXED_MODE)
2148                 /** FIXME: ??? */
2149                 panic("sorry, can't support type 2 default yet");
2150 #endif  /* APIC_MIXED_MODE */
2151         }
2152         else
2153                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2154
2155         if (type == 7)
2156                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2157         else
2158                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2159 #endif  /* APIC_IO */
2160 }
2161
2162 /*
2163  * Map a physical memory address representing I/O into KVA.  The I/O
2164  * block is assumed not to cross a page boundary.
2165  */
2166 void *
2167 permanent_io_mapping(vm_paddr_t pa)
2168 {
2169         vm_offset_t vaddr;
2170         int pgeflag;
2171         int i;
2172
2173         KKASSERT(pa < 0x100000000LL);
2174
2175         pgeflag = 0;    /* not used for SMP yet */
2176
2177         /*
2178          * If the requested physical address has already been incidently
2179          * mapped, just use the existing mapping.  Otherwise create a new
2180          * mapping.
2181          */
2182         for (i = IO_MAPPING_START_INDEX; i < SMPpt_alloc_index; ++i) {
2183                 if (((vm_offset_t)SMPpt[i] & PG_FRAME) ==
2184                     ((vm_offset_t)pa & PG_FRAME)) {
2185                         break;
2186                 }
2187         }
2188         if (i == SMPpt_alloc_index) {
2189                 if (i == NPTEPG - 2) {
2190                         panic("permanent_io_mapping: We ran out of space"
2191                               " in SMPpt[]!");
2192                 }
2193                 SMPpt[i] = (pt_entry_t)(PG_V | PG_RW | pgeflag |
2194                            ((vm_offset_t)pa & PG_FRAME));
2195                 ++SMPpt_alloc_index;
2196         }
2197         vaddr = (vm_offset_t)CPU_prvspace + (i * PAGE_SIZE) +
2198                 ((vm_offset_t)pa & PAGE_MASK);
2199         return ((void *)vaddr);
2200 }
2201
2202 /*
2203  * start each AP in our list
2204  */
2205 static int
2206 start_all_aps(u_int boot_addr)
2207 {
2208         int     x, i, pg;
2209         int     shift;
2210         u_char  mpbiosreason;
2211         u_long  mpbioswarmvec;
2212         struct mdglobaldata *gd;
2213         struct privatespace *ps;
2214         char *stack;
2215         uintptr_t kptbase;
2216
2217         POSTCODE(START_ALL_APS_POST);
2218
2219         /* Initialize BSP's local APIC */
2220         apic_initialize(TRUE);
2221
2222         /* install the AP 1st level boot code */
2223         install_ap_tramp(boot_addr);
2224
2225
2226         /* save the current value of the warm-start vector */
2227         mpbioswarmvec = *((u_long *) WARMBOOT_OFF);
2228         outb(CMOS_REG, BIOS_RESET);
2229         mpbiosreason = inb(CMOS_DATA);
2230
2231         /* set up temporary P==V mapping for AP boot */
2232         /* XXX this is a hack, we should boot the AP on its own stack/PTD */
2233         kptbase = (uintptr_t)(void *)KPTphys;
2234         for (x = 0; x < NKPT; x++) {
2235                 PTD[x] = (pd_entry_t)(PG_V | PG_RW |
2236                     ((kptbase + x * PAGE_SIZE) & PG_FRAME));
2237         }
2238         cpu_invltlb();
2239
2240         /* start each AP */
2241         for (x = 1; x <= mp_naps; ++x) {
2242
2243                 /* This is a bit verbose, it will go away soon.  */
2244
2245                 /* first page of AP's private space */
2246                 pg = x * i386_btop(sizeof(struct privatespace));
2247
2248                 /* allocate new private data page(s) */
2249                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2250                                 MDGLOBALDATA_BASEALLOC_SIZE);
2251                 /* wire it into the private page table page */
2252                 for (i = 0; i < MDGLOBALDATA_BASEALLOC_SIZE; i += PAGE_SIZE) {
2253                         SMPpt[pg + i / PAGE_SIZE] = (pt_entry_t)
2254                             (PG_V | PG_RW | vtophys_pte((char *)gd + i));
2255                 }
2256                 pg += MDGLOBALDATA_BASEALLOC_PAGES;
2257
2258                 SMPpt[pg + 0] = 0;              /* *gd_CMAP1 */
2259                 SMPpt[pg + 1] = 0;              /* *gd_CMAP2 */
2260                 SMPpt[pg + 2] = 0;              /* *gd_CMAP3 */
2261                 SMPpt[pg + 3] = 0;              /* *gd_PMAP1 */
2262
2263                 /* allocate and set up an idle stack data page */
2264                 stack = (char *)kmem_alloc(&kernel_map, UPAGES*PAGE_SIZE);
2265                 for (i = 0; i < UPAGES; i++) {
2266                         SMPpt[pg + 4 + i] = (pt_entry_t)
2267                             (PG_V | PG_RW | vtophys_pte(PAGE_SIZE * i + stack));
2268                 }
2269
2270                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2271                 bzero(gd, sizeof(*gd));
2272                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2273
2274                 /* prime data page for it to use */
2275                 mi_gdinit(&gd->mi, x);
2276                 cpu_gdinit(gd, x);
2277                 gd->gd_CMAP1 = &SMPpt[pg + 0];
2278                 gd->gd_CMAP2 = &SMPpt[pg + 1];
2279                 gd->gd_CMAP3 = &SMPpt[pg + 2];
2280                 gd->gd_PMAP1 = &SMPpt[pg + 3];
2281                 gd->gd_CADDR1 = ps->CPAGE1;
2282                 gd->gd_CADDR2 = ps->CPAGE2;
2283                 gd->gd_CADDR3 = ps->CPAGE3;
2284                 gd->gd_PADDR1 = (unsigned *)ps->PPAGE1;
2285                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2286                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2287
2288                 /* setup a vector to our boot code */
2289                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2290                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2291                 outb(CMOS_REG, BIOS_RESET);
2292                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2293
2294                 /*
2295                  * Setup the AP boot stack
2296                  */
2297                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2298                 bootAP = x;
2299
2300                 /* attempt to start the Application Processor */
2301                 CHECK_INIT(99); /* setup checkpoints */
2302                 if (!start_ap(gd, boot_addr)) {
2303                         kprintf("AP #%d (PHY# %d) failed!\n", x, CPU_TO_ID(x));
2304                         CHECK_PRINT("trace");   /* show checkpoints */
2305                         /* better panic as the AP may be running loose */
2306                         kprintf("panic y/n? [y] ");
2307                         if (cngetc() != 'n')
2308                                 panic("bye-bye");
2309                 }
2310                 CHECK_PRINT("trace");           /* show checkpoints */
2311
2312                 /* record its version info */
2313                 cpu_apic_versions[x] = cpu_apic_versions[0];
2314         }
2315
2316         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2317         ncpus = x;
2318
2319         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2320         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2321                 ;
2322         --shift;
2323         ncpus2_shift = shift;
2324         ncpus2 = 1 << shift;
2325         ncpus2_mask = ncpus2 - 1;
2326
2327         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2328         if ((1 << shift) < ncpus)
2329                 ++shift;
2330         ncpus_fit = 1 << shift;
2331         ncpus_fit_mask = ncpus_fit - 1;
2332
2333         /* build our map of 'other' CPUs */
2334         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2335         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2336         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2337
2338         /* fill in our (BSP) APIC version */
2339         cpu_apic_versions[0] = lapic.version;
2340
2341         /* restore the warmstart vector */
2342         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2343         outb(CMOS_REG, BIOS_RESET);
2344         outb(CMOS_DATA, mpbiosreason);
2345
2346         /*
2347          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2348          * up, clean out the P==V mapping we did earlier.
2349          */
2350         for (x = 0; x < NKPT; x++)
2351                 PTD[x] = 0;
2352         pmap_set_opt();
2353
2354         /* number of APs actually started */
2355         return ncpus - 1;
2356 }
2357
2358
2359 /*
2360  * load the 1st level AP boot code into base memory.
2361  */
2362
2363 /* targets for relocation */
2364 extern void bigJump(void);
2365 extern void bootCodeSeg(void);
2366 extern void bootDataSeg(void);
2367 extern void MPentry(void);
2368 extern u_int MP_GDT;
2369 extern u_int mp_gdtbase;
2370
2371 static void
2372 install_ap_tramp(u_int boot_addr)
2373 {
2374         int     x;
2375         int     size = *(int *) ((u_long) & bootMP_size);
2376         u_char *src = (u_char *) ((u_long) bootMP);
2377         u_char *dst = (u_char *) boot_addr + KERNBASE;
2378         u_int   boot_base = (u_int) bootMP;
2379         u_int8_t *dst8;
2380         u_int16_t *dst16;
2381         u_int32_t *dst32;
2382
2383         POSTCODE(INSTALL_AP_TRAMP_POST);
2384
2385         for (x = 0; x < size; ++x)
2386                 *dst++ = *src++;
2387
2388         /*
2389          * modify addresses in code we just moved to basemem. unfortunately we
2390          * need fairly detailed info about mpboot.s for this to work.  changes
2391          * to mpboot.s might require changes here.
2392          */
2393
2394         /* boot code is located in KERNEL space */
2395         dst = (u_char *) boot_addr + KERNBASE;
2396
2397         /* modify the lgdt arg */
2398         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2399         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2400
2401         /* modify the ljmp target for MPentry() */
2402         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2403         *dst32 = ((u_int) MPentry - KERNBASE);
2404
2405         /* modify the target for boot code segment */
2406         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2407         dst8 = (u_int8_t *) (dst16 + 1);
2408         *dst16 = (u_int) boot_addr & 0xffff;
2409         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2410
2411         /* modify the target for boot data segment */
2412         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2413         dst8 = (u_int8_t *) (dst16 + 1);
2414         *dst16 = (u_int) boot_addr & 0xffff;
2415         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2416 }
2417
2418
2419 /*
2420  * this function starts the AP (application processor) identified
2421  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2422  * to accomplish this.  This is necessary because of the nuances
2423  * of the different hardware we might encounter.  It ain't pretty,
2424  * but it seems to work.
2425  *
2426  * NOTE: eventually an AP gets to ap_init(), which is called just
2427  * before the AP goes into the LWKT scheduler's idle loop.
2428  */
2429 static int
2430 start_ap(struct mdglobaldata *gd, u_int boot_addr)
2431 {
2432         int     physical_cpu;
2433         int     vector;
2434         u_long  icr_lo, icr_hi;
2435
2436         POSTCODE(START_AP_POST);
2437
2438         /* get the PHYSICAL APIC ID# */
2439         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2440
2441         /* calculate the vector */
2442         vector = (boot_addr >> 12) & 0xff;
2443
2444         /* Make sure the target cpu sees everything */
2445         wbinvd();
2446
2447         /*
2448          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2449          * and running the target CPU. OR this INIT IPI might be latched (P5
2450          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2451          * ignored.
2452          */
2453
2454         /* setup the address for the target AP */
2455         icr_hi = lapic.icr_hi & ~APIC_ID_MASK;
2456         icr_hi |= (physical_cpu << 24);
2457         lapic.icr_hi = icr_hi;
2458
2459         /* do an INIT IPI: assert RESET */
2460         icr_lo = lapic.icr_lo & 0xfff00000;
2461         lapic.icr_lo = icr_lo | 0x0000c500;
2462
2463         /* wait for pending status end */
2464         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2465                  /* spin */ ;
2466
2467         /* do an INIT IPI: deassert RESET */
2468         lapic.icr_lo = icr_lo | 0x00008500;
2469
2470         /* wait for pending status end */
2471         u_sleep(10000);         /* wait ~10mS */
2472         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2473                  /* spin */ ;
2474
2475         /*
2476          * next we do a STARTUP IPI: the previous INIT IPI might still be
2477          * latched, (P5 bug) this 1st STARTUP would then terminate
2478          * immediately, and the previously started INIT IPI would continue. OR
2479          * the previous INIT IPI has already run. and this STARTUP IPI will
2480          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2481          * will run.
2482          */
2483
2484         /* do a STARTUP IPI */
2485         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2486         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2487                  /* spin */ ;
2488         u_sleep(200);           /* wait ~200uS */
2489
2490         /*
2491          * finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2492          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2493          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2494          * recognized after hardware RESET or INIT IPI.
2495          */
2496
2497         lapic.icr_lo = icr_lo | 0x00000600 | vector;
2498         while (lapic.icr_lo & APIC_DELSTAT_MASK)
2499                  /* spin */ ;
2500         u_sleep(200);           /* wait ~200uS */
2501
2502         /* wait for it to start, see ap_init() */
2503         set_apic_timer(5000000);/* == 5 seconds */
2504         while (read_apic_timer()) {
2505                 if (smp_startup_mask & (1 << gd->mi.gd_cpuid))
2506                         return 1;       /* return SUCCESS */
2507         }
2508         return 0;               /* return FAILURE */
2509 }
2510
2511
2512 /*
2513  * Lazy flush the TLB on all other CPU's.  DEPRECATED.
2514  *
2515  * If for some reason we were unable to start all cpus we cannot safely
2516  * use broadcast IPIs.
2517  */
2518 void
2519 smp_invltlb(void)
2520 {
2521 #ifdef SMP
2522         if (smp_startup_mask == smp_active_mask) {
2523                 all_but_self_ipi(XINVLTLB_OFFSET);
2524         } else {
2525                 selected_apic_ipi(smp_active_mask, XINVLTLB_OFFSET,
2526                         APIC_DELMODE_FIXED);
2527         }
2528 #endif
2529 }
2530
2531 /*
2532  * When called the executing CPU will send an IPI to all other CPUs
2533  *  requesting that they halt execution.
2534  *
2535  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2536  *
2537  *  - Signals all CPUs in map to stop.
2538  *  - Waits for each to stop.
2539  *
2540  * Returns:
2541  *  -1: error
2542  *   0: NA
2543  *   1: ok
2544  *
2545  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2546  *            from executing at same time.
2547  */
2548 int
2549 stop_cpus(u_int map)
2550 {
2551         map &= smp_active_mask;
2552
2553         /* send the Xcpustop IPI to all CPUs in map */
2554         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2555
2556         while ((stopped_cpus & map) != map)
2557                 /* spin */ ;
2558
2559         return 1;
2560 }
2561
2562
2563 /*
2564  * Called by a CPU to restart stopped CPUs.
2565  *
2566  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2567  *
2568  *  - Signals all CPUs in map to restart.
2569  *  - Waits for each to restart.
2570  *
2571  * Returns:
2572  *  -1: error
2573  *   0: NA
2574  *   1: ok
2575  */
2576 int
2577 restart_cpus(u_int map)
2578 {
2579         /* signal other cpus to restart */
2580         started_cpus = map & smp_active_mask;
2581
2582         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2583                 /* spin */ ;
2584
2585         return 1;
2586 }
2587
2588 /*
2589  * This is called once the mpboot code has gotten us properly relocated
2590  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2591  * and when it returns the scheduler will call the real cpu_idle() main
2592  * loop for the idlethread.  Interrupts are disabled on entry and should
2593  * remain disabled at return.
2594  */
2595 void
2596 ap_init(void)
2597 {
2598         u_int   apic_id;
2599
2600         /*
2601          * Adjust smp_startup_mask to signal the BSP that we have started
2602          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2603          * is waiting for our signal.
2604          *
2605          * We can't set our bit in smp_active_mask yet because we are holding
2606          * interrupts physically disabled and remote cpus could deadlock
2607          * trying to send us an IPI.
2608          */
2609         smp_startup_mask |= 1 << mycpu->gd_cpuid;
2610         cpu_mfence();
2611
2612         /*
2613          * Interlock for finalization.  Wait until mp_finish is non-zero,
2614          * then get the MP lock.
2615          *
2616          * Note: We are in a critical section.
2617          *
2618          * Note: We have to synchronize td_mpcount to our desired MP state
2619          * before calling cpu_try_mplock().
2620          *
2621          * Note: we are the idle thread, we can only spin.
2622          *
2623          * Note: The load fence is memory volatile and prevents the compiler
2624          * from improperly caching mp_finish, and the cpu from improperly
2625          * caching it.
2626          */
2627         while (mp_finish == 0)
2628             cpu_lfence();
2629         ++curthread->td_mpcount;
2630         while (cpu_try_mplock() == 0)
2631             ;
2632
2633         if (cpu_feature & CPUID_TSC) {
2634             /*
2635              * The BSP is constantly updating tsc0_offset, figure out the
2636              * relative difference to synchronize ktrdump.
2637              */
2638             tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2639         }
2640
2641         /* BSP may have changed PTD while we're waiting for the lock */
2642         cpu_invltlb();
2643
2644 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2645         lidt(&r_idt);
2646 #endif
2647
2648         /* Build our map of 'other' CPUs. */
2649         mycpu->gd_other_cpus = smp_startup_mask & ~(1 << mycpu->gd_cpuid);
2650
2651         kprintf("SMP: AP CPU #%d Launched!\n", mycpu->gd_cpuid);
2652
2653         /* A quick check from sanity claus */
2654         apic_id = (apic_id_to_logical[(lapic.id & 0x0f000000) >> 24]);
2655         if (mycpu->gd_cpuid != apic_id) {
2656                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2657                 kprintf("SMP: apic_id = %d\n", apic_id);
2658                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2659                 panic("cpuid mismatch! boom!!");
2660         }
2661
2662         /* Initialize AP's local APIC for irq's */
2663         apic_initialize(FALSE);
2664
2665         /* Set memory range attributes for this CPU to match the BSP */
2666         mem_range_AP_init();
2667
2668         /*
2669          * Once we go active we must process any IPIQ messages that may
2670          * have been queued, because no actual IPI will occur until we
2671          * set our bit in the smp_active_mask.  If we don't the IPI
2672          * message interlock could be left set which would also prevent
2673          * further IPIs.
2674          *
2675          * The idle loop doesn't expect the BGL to be held and while
2676          * lwkt_switch() normally cleans things up this is a special case
2677          * because we returning almost directly into the idle loop.
2678          *
2679          * The idle thread is never placed on the runq, make sure
2680          * nothing we've done put it there.
2681          */
2682         KKASSERT(curthread->td_mpcount == 1);
2683         smp_active_mask |= 1 << mycpu->gd_cpuid;
2684
2685         /*
2686          * Enable interrupts here.  idle_restore will also do it, but
2687          * doing it here lets us clean up any strays that got posted to
2688          * the CPU during the AP boot while we are still in a critical
2689          * section.
2690          */
2691         __asm __volatile("sti; pause; pause"::);
2692         mdcpu->gd_fpending = 0;
2693         mdcpu->gd_ipending = 0;
2694
2695         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2696         lwkt_process_ipiq();
2697
2698         /*
2699          * Releasing the mp lock lets the BSP finish up the SMP init
2700          */
2701         rel_mplock();
2702         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2703 }
2704
2705 /*
2706  * Get SMP fully working before we start initializing devices.
2707  */
2708 static
2709 void
2710 ap_finish(void)
2711 {
2712         mp_finish = 1;
2713         if (bootverbose)
2714                 kprintf("Finish MP startup\n");
2715         if (cpu_feature & CPUID_TSC)
2716                 tsc0_offset = rdtsc();
2717         tsc_offsets[0] = 0;
2718         rel_mplock();
2719         while (smp_active_mask != smp_startup_mask) {
2720                 cpu_lfence();
2721                 if (cpu_feature & CPUID_TSC)
2722                         tsc0_offset = rdtsc();
2723         }
2724         while (try_mplock() == 0)
2725                 ;
2726         if (bootverbose)
2727                 kprintf("Active CPU Mask: %08x\n", smp_active_mask);
2728 }
2729
2730 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2731
2732 void
2733 cpu_send_ipiq(int dcpu)
2734 {
2735         if ((1 << dcpu) & smp_active_mask)
2736                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2737 }
2738
2739 #if 0   /* single_apic_ipi_passive() not working yet */
2740 /*
2741  * Returns 0 on failure, 1 on success
2742  */
2743 int
2744 cpu_send_ipiq_passive(int dcpu)
2745 {
2746         int r = 0;
2747         if ((1 << dcpu) & smp_active_mask) {
2748                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2749                                         APIC_DELMODE_FIXED);
2750         }
2751         return(r);
2752 }
2753 #endif
2754
2755 struct mptable_lapic_cbarg1 {
2756         int     cpu_count;
2757         int     ht_fixup;
2758         u_int   ht_apicid_mask;
2759 };
2760
2761 static int
2762 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2763 {
2764         const struct PROCENTRY *ent;
2765         struct mptable_lapic_cbarg1 *arg = xarg;
2766
2767         if (type != 0)
2768                 return 0;
2769         ent = pos;
2770
2771         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2772                 return 0;
2773
2774         arg->cpu_count++;
2775         if (ent->apic_id < 32) {
2776                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2777         } else if (arg->ht_fixup) {
2778                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2779                 arg->ht_fixup = 0;
2780         }
2781         return 0;
2782 }
2783
2784 struct mptable_lapic_cbarg2 {
2785         int     cpu;
2786         int     logical_cpus;
2787         int     found_bsp;
2788 };
2789
2790 static int
2791 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2792 {
2793         const struct PROCENTRY *ent;
2794         struct mptable_lapic_cbarg2 *arg = xarg;
2795
2796         if (type != 0)
2797                 return 0;
2798         ent = pos;
2799
2800         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2801                 KKASSERT(!arg->found_bsp);
2802                 arg->found_bsp = 1;
2803         }
2804
2805         if (processor_entry(ent, arg->cpu))
2806                 arg->cpu++;
2807
2808         if (arg->logical_cpus) {
2809                 struct PROCENTRY proc;
2810                 int i;
2811
2812                 /*
2813                  * Create fake mptable processor entries
2814                  * and feed them to processor_entry() to
2815                  * enumerate the logical CPUs.
2816                  */
2817                 bzero(&proc, sizeof(proc));
2818                 proc.type = 0;
2819                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2820                 proc.apic_id = ent->apic_id;
2821
2822                 for (i = 1; i < arg->logical_cpus; i++) {
2823                         proc.apic_id++;
2824                         processor_entry(&proc, arg->cpu);
2825                         arg->cpu++;
2826                 }
2827         }
2828         return 0;
2829 }
2830
2831 static void
2832 mptable_lapic_default(void)
2833 {
2834         int ap_apicid, bsp_apicid;
2835
2836         mp_naps = 1; /* exclude BSP */
2837
2838         /* Map local apic before the id field is accessed */
2839         lapic_init(DEFAULT_APIC_BASE);
2840
2841         bsp_apicid = APIC_ID(lapic.id);
2842         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
2843
2844         /* BSP */
2845         mp_set_cpuids(0, bsp_apicid);
2846         /* one and only AP */
2847         mp_set_cpuids(1, ap_apicid);
2848 }
2849
2850 /*
2851  * Configure:
2852  *     mp_naps
2853  *     ID_TO_CPU(N), APIC ID to logical CPU table
2854  *     CPU_TO_ID(N), logical CPU to APIC ID table
2855  */
2856 static void
2857 mptable_lapic_enumerate(struct mptable_pos *mpt)
2858 {
2859         struct mptable_lapic_cbarg1 arg1;
2860         struct mptable_lapic_cbarg2 arg2;
2861         mpcth_t cth;
2862         int error, logical_cpus = 0;
2863         vm_offset_t lapic_addr;
2864
2865         KKASSERT(mpt->mp_fps != NULL);
2866
2867         /*
2868          * Check for use of 'default' configuration
2869          */
2870         if (mpt->mp_fps->mpfb1 != 0) {
2871                 mptable_lapic_default();
2872                 return;
2873         }
2874
2875         cth = mpt->mp_cth;
2876         KKASSERT(cth != NULL);
2877
2878         /* Save local apic address */
2879         lapic_addr = (vm_offset_t)cth->apic_address;
2880         KKASSERT(lapic_addr != 0);
2881
2882         /*
2883          * Find out how many CPUs do we have
2884          */
2885         bzero(&arg1, sizeof(arg1));
2886         arg1.ht_fixup = 1; /* Apply ht fixup by default */
2887
2888         error = mptable_iterate_entries(cth,
2889                     mptable_lapic_pass1_callback, &arg1);
2890         if (error)
2891                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
2892         KKASSERT(arg1.cpu_count != 0);
2893
2894         /* See if we need to fixup HT logical CPUs. */
2895         if (arg1.ht_fixup) {
2896                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
2897                                                          arg1.cpu_count);
2898                 if (logical_cpus != 0)
2899                         arg1.cpu_count *= logical_cpus;
2900         }
2901         mp_naps = arg1.cpu_count;
2902
2903         /* Qualify the numbers again, after possible HT fixup */
2904         if (mp_naps > MAXCPU) {
2905                 kprintf("Warning: only using %d of %d available CPUs!\n",
2906                         MAXCPU, mp_naps);
2907                 mp_naps = MAXCPU;
2908         }
2909
2910         --mp_naps;      /* subtract the BSP */
2911
2912         /*
2913          * Link logical CPU id to local apic id
2914          */
2915         bzero(&arg2, sizeof(arg2));
2916         arg2.cpu = 1;
2917         arg2.logical_cpus = logical_cpus;
2918
2919         error = mptable_iterate_entries(cth,
2920                     mptable_lapic_pass2_callback, &arg2);
2921         if (error)
2922                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
2923         KKASSERT(arg2.found_bsp);
2924
2925         /* Map local apic */
2926         lapic_init(lapic_addr);
2927 }
2928
2929 static void
2930 mptable_imcr(struct mptable_pos *mpt)
2931 {
2932         /* record whether PIC or virtual-wire mode */
2933         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
2934                                mpt->mp_fps->mpfb2 & 0x80);
2935 }
2936
2937 static void
2938 lapic_init(vm_offset_t lapic_addr)
2939 {
2940         /* Local apic is mapped on last page */
2941         SMPpt[NPTEPG - 1] = (pt_entry_t)(PG_V | PG_RW | PG_N |
2942             pmap_get_pgeflag() | (lapic_addr & PG_FRAME));
2943
2944         kprintf("lapic: at 0x%08x\n", lapic_addr);
2945 }