sys/platform/pc64/x86_64/mp_machdep.c

   1 /*
   2  * Copyright (c) 1996, by Steve Passe
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. The name of the developer may NOT be used to endorse or promote products
  11  *    derived from this software without specific prior written permission.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD: src/sys/i386/i386/mp_machdep.c,v 1.115.2.15 2003/03/14 21:22:35 jhb Exp $
  26  * $DragonFly: src/sys/platform/pc32/i386/mp_machdep.c,v 1.60 2008/06/07 12:03:52 mneumann Exp $
  27  */
  28
  29 #include "opt_cpu.h"
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/sysctl.h>
  35 #include <sys/malloc.h>
  36 #include <sys/memrange.h>
  37 #include <sys/cons.h>   /* cngetc() */
  38 #include <sys/machintr.h>
  39
  40 #include <sys/mplock2.h>
  41
  42 #include <vm/vm.h>
  43 #include <vm/vm_param.h>
  44 #include <vm/pmap.h>
  45 #include <vm/vm_kern.h>
  46 #include <vm/vm_extern.h>
  47 #include <sys/lock.h>
  48 #include <vm/vm_map.h>
  49 #include <sys/user.h>
  50 #ifdef GPROF
  51 #include <sys/gmon.h>
  52 #endif
  53
  54 #include <machine/smp.h>
  55 #include <machine_base/apic/apicreg.h>
  56 #include <machine/atomic.h>
  57 #include <machine/cpufunc.h>
  58 #include <machine_base/apic/mpapic.h>
  59 #include <machine/psl.h>
  60 #include <machine/segments.h>
  61 #include <machine/tss.h>
  62 #include <machine/specialreg.h>
  63 #include <machine/globaldata.h>
  64 #include <machine/pmap_inval.h>
  65
  66 #include <machine/md_var.h>             /* setidt() */
  67 #include <machine_base/icu/icu.h>       /* IPIs */
  68 #include <machine/intr_machdep.h>       /* IPIs */
  69
  70 #define FIXUP_EXTRA_APIC_INTS   8       /* additional entries we may create */
  71
  72 #define WARMBOOT_TARGET         0
  73 #define WARMBOOT_OFF            (KERNBASE + 0x0467)
  74 #define WARMBOOT_SEG            (KERNBASE + 0x0469)
  75
  76 #define BIOS_BASE               (0xf0000)
  77 #define BIOS_BASE2              (0xe0000)
  78 #define BIOS_SIZE               (0x10000)
  79 #define BIOS_COUNT              (BIOS_SIZE/4)
  80
  81 #define CMOS_REG                (0x70)
  82 #define CMOS_DATA               (0x71)
  83 #define BIOS_RESET              (0x0f)
  84 #define BIOS_WARM               (0x0a)
  85
  86 #define PROCENTRY_FLAG_EN       0x01
  87 #define PROCENTRY_FLAG_BP       0x02
  88 #define IOAPICENTRY_FLAG_EN     0x01
  89
  90
  91 /* MP Floating Pointer Structure */
  92 typedef struct MPFPS {
  93         char    signature[4];
  94         u_int32_t pap;
  95         u_char  length;
  96         u_char  spec_rev;
  97         u_char  checksum;
  98         u_char  mpfb1;
  99         u_char  mpfb2;
 100         u_char  mpfb3;
 101         u_char  mpfb4;
 102         u_char  mpfb5;
 103 }      *mpfps_t;
 104
 105 /* MP Configuration Table Header */
 106 typedef struct MPCTH {
 107         char    signature[4];
 108         u_short base_table_length;
 109         u_char  spec_rev;
 110         u_char  checksum;
 111         u_char  oem_id[8];
 112         u_char  product_id[12];
 113         u_int32_t oem_table_pointer;
 114         u_short oem_table_size;
 115         u_short entry_count;
 116         u_int32_t apic_address;
 117         u_short extended_table_length;
 118         u_char  extended_table_checksum;
 119         u_char  reserved;
 120 }      *mpcth_t;
 121
 122
 123 typedef struct PROCENTRY {
 124         u_char  type;
 125         u_char  apic_id;
 126         u_char  apic_version;
 127         u_char  cpu_flags;
 128         u_int32_t cpu_signature;
 129         u_int32_t feature_flags;
 130         u_int32_t reserved1;
 131         u_int32_t reserved2;
 132 }      *proc_entry_ptr;
 133
 134 typedef struct BUSENTRY {
 135         u_char  type;
 136         u_char  bus_id;
 137         char    bus_type[6];
 138 }      *bus_entry_ptr;
 139
 140 typedef struct IOAPICENTRY {
 141         u_char  type;
 142         u_char  apic_id;
 143         u_char  apic_version;
 144         u_char  apic_flags;
 145         u_int32_t apic_address;
 146 }      *io_apic_entry_ptr;
 147
 148 typedef struct INTENTRY {
 149         u_char  type;
 150         u_char  int_type;
 151         u_short int_flags;
 152         u_char  src_bus_id;
 153         u_char  src_bus_irq;
 154         u_char  dst_apic_id;
 155         u_char  dst_apic_int;
 156 }      *int_entry_ptr;
 157
 158 /* descriptions of MP basetable entries */
 159 typedef struct BASETABLE_ENTRY {
 160         u_char  type;
 161         u_char  length;
 162         char    name[16];
 163 }       basetable_entry;
 164
 165 struct mptable_pos {
 166         mpfps_t         mp_fps;
 167         mpcth_t         mp_cth;
 168         vm_size_t       mp_cth_mapsz;
 169 };
 170
 171 typedef int     (*mptable_iter_func)(void *, const void *, int);
 172
 173 /*
 174  * this code MUST be enabled here and in mpboot.s.
 175  * it follows the very early stages of AP boot by placing values in CMOS ram.
 176  * it NORMALLY will never be needed and thus the primitive method for enabling.
 177  *
 178  */
 179 #if defined(CHECK_POINTS)
 180 #define CHECK_READ(A)    (outb(CMOS_REG, (A)), inb(CMOS_DATA))
 181 #define CHECK_WRITE(A,D) (outb(CMOS_REG, (A)), outb(CMOS_DATA, (D)))
 182
 183 #define CHECK_INIT(D);                          \
 184         CHECK_WRITE(0x34, (D));                 \
 185         CHECK_WRITE(0x35, (D));                 \
 186         CHECK_WRITE(0x36, (D));                 \
 187         CHECK_WRITE(0x37, (D));                 \
 188         CHECK_WRITE(0x38, (D));                 \
 189         CHECK_WRITE(0x39, (D));
 190
 191 #define CHECK_PRINT(S);                         \
 192         kprintf("%s: %d, %d, %d, %d, %d, %d\n", \
 193            (S),                                 \
 194            CHECK_READ(0x34),                    \
 195            CHECK_READ(0x35),                    \
 196            CHECK_READ(0x36),                    \
 197            CHECK_READ(0x37),                    \
 198            CHECK_READ(0x38),                    \
 199            CHECK_READ(0x39));
 200
 201 #else                           /* CHECK_POINTS */
 202
 203 #define CHECK_INIT(D)
 204 #define CHECK_PRINT(S)
 205
 206 #endif                          /* CHECK_POINTS */
 207
 208 /*
 209  * Values to send to the POST hardware.
 210  */
 211 #define MP_BOOTADDRESS_POST     0x10
 212 #define MP_PROBE_POST           0x11
 213 #define MPTABLE_PASS1_POST      0x12
 214
 215 #define MP_START_POST           0x13
 216 #define MP_ENABLE_POST          0x14
 217 #define MPTABLE_PASS2_POST      0x15
 218
 219 #define START_ALL_APS_POST      0x16
 220 #define INSTALL_AP_TRAMP_POST   0x17
 221 #define START_AP_POST           0x18
 222
 223 #define MP_ANNOUNCE_POST        0x19
 224
 225 /** XXX FIXME: where does this really belong, isa.h/isa.c perhaps? */
 226 int     current_postcode;
 227
 228 /** XXX FIXME: what system files declare these??? */
 229 extern struct region_descriptor r_gdt, r_idt;
 230
 231 int     mp_naps;                /* # of Applications processors */
 232 #ifdef SMP /* APIC-IO */
 233 static int      mp_nbusses;     /* # of busses */
 234 int     mp_napics;              /* # of IO APICs */
 235 vm_offset_t io_apic_address[NAPICID];   /* NAPICID is more than enough */
 236 u_int32_t *io_apic_versions;
 237 #endif
 238 extern  int nkpt;
 239
 240 u_int32_t cpu_apic_versions[NAPICID];   /* populated during mptable scan */
 241 int64_t tsc0_offset;
 242 extern int64_t tsc_offsets[];
 243
 244 extern u_long ebda_addr;
 245
 246 #ifdef SMP /* APIC-IO */
 247 struct apic_intmapinfo  int_to_apicintpin[APIC_INTMAPSIZE];
 248 #endif
 249
 250 /*
 251  * APIC ID logical/physical mapping structures.
 252  * We oversize these to simplify boot-time config.
 253  */
 254 int     cpu_num_to_apic_id[NAPICID];
 255 #ifdef SMP /* APIC-IO */
 256 int     io_num_to_apic_id[NAPICID];
 257 #endif
 258 int     apic_id_to_logical[NAPICID];
 259
 260 /* AP uses this during bootstrap.  Do not staticize.  */
 261 char *bootSTK;
 262 static int bootAP;
 263
 264 struct pcb stoppcbs[MAXCPU];
 265
 266 extern inthand_t IDTVEC(fast_syscall), IDTVEC(fast_syscall32);
 267
 268 static basetable_entry basetable_entry_types[] =
 269 {
 270         {0, 20, "Processor"},
 271         {1, 8, "Bus"},
 272         {2, 8, "I/O APIC"},
 273         {3, 8, "I/O INT"},
 274         {4, 8, "Local INT"}
 275 };
 276
 277 /*
 278  * Local data and functions.
 279  */
 280
 281 static u_int    boot_address;
 282 static u_int    base_memory;
 283 static int      mp_finish;
 284
 285 static void     mp_enable(u_int boot_addr);
 286
 287 static int      mptable_iterate_entries(const mpcth_t,
 288                     mptable_iter_func, void *);
 289 static int      mptable_probe(void);
 290 static int      mptable_search(void);
 291 static int      mptable_check(vm_paddr_t);
 292 static long     mptable_search_sig(u_int32_t target, int count);
 293 static int      mptable_hyperthread_fixup(cpumask_t, int);
 294 #ifdef SMP /* APIC-IO */
 295 static void     mptable_pass1(struct mptable_pos *);
 296 static void     mptable_pass2(struct mptable_pos *);
 297 static void     mptable_default(int type);
 298 static void     mptable_fix(void);
 299 #endif
 300 static int      mptable_map(struct mptable_pos *, vm_paddr_t);
 301 static void     mptable_unmap(struct mptable_pos *);
 302 static void     mptable_imcr(struct mptable_pos *);
 303
 304 static int      mptable_lapic_probe(struct lapic_enumerator *);
 305 static void     mptable_lapic_enumerate(struct lapic_enumerator *);
 306 static void     mptable_lapic_default(void);
 307
 308 #ifdef SMP /* APIC-IO */
 309 static void     setup_apic_irq_mapping(void);
 310 static int      apic_int_is_bus_type(int intr, int bus_type);
 311 #endif
 312 static int      start_all_aps(u_int boot_addr);
 313 #if 0
 314 static void     install_ap_tramp(u_int boot_addr);
 315 #endif
 316 static int      start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest);
 317 static int      smitest(void);
 318
 319 static cpumask_t smp_startup_mask = 1;  /* which cpus have been started */
 320 cpumask_t smp_active_mask = 1;  /* which cpus are ready for IPIs etc? */
 321 SYSCTL_INT(_machdep, OID_AUTO, smp_active, CTLFLAG_RD, &smp_active_mask, 0, "");
 322 static u_int    bootMP_size;
 323
 324 /*
 325  * Calculate usable address in base memory for AP trampoline code.
 326  */
 327 u_int
 328 mp_bootaddress(u_int basemem)
 329 {
 330         POSTCODE(MP_BOOTADDRESS_POST);
 331
 332         base_memory = basemem;
 333
 334         bootMP_size = mptramp_end - mptramp_start;
 335         boot_address = trunc_page(basemem * 1024); /* round down to 4k boundary */
 336         if (((basemem * 1024) - boot_address) < bootMP_size)
 337                 boot_address -= PAGE_SIZE;      /* not enough, lower by 4k */
 338         /* 3 levels of page table pages */
 339         mptramp_pagetables = boot_address - (PAGE_SIZE * 3);
 340
 341         return mptramp_pagetables;
 342 }
 343
 344
 345 static int
 346 mptable_probe(void)
 347 {
 348         int mpfps_paddr;
 349
 350         mpfps_paddr = mptable_search();
 351         if (mptable_check(mpfps_paddr))
 352                 return 0;
 353
 354         return mpfps_paddr;
 355 }
 356
 357 /*
 358  * Look for an Intel MP spec table (ie, SMP capable hardware).
 359  */
 360 static int
 361 mptable_search(void)
 362 {
 363         long    x;
 364         u_int32_t target;
 365
 366         POSTCODE(MP_PROBE_POST);
 367
 368         /* see if EBDA exists */
 369         if (ebda_addr != 0) {
 370                 /* search first 1K of EBDA */
 371                 target = (u_int32_t)ebda_addr;
 372                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 373                         return x;
 374         } else {
 375                 /* last 1K of base memory, effective 'top of base' passed in */
 376                 target = (u_int32_t)(base_memory - 0x400);
 377                 if ((x = mptable_search_sig(target, 1024 / 4)) > 0)
 378                         return x;
 379         }
 380
 381         /* search the BIOS */
 382         target = (u_int32_t)BIOS_BASE;
 383         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 384                 return x;
 385
 386         /* search the extended BIOS */
 387         target = (u_int32_t)BIOS_BASE2;
 388         if ((x = mptable_search_sig(target, BIOS_COUNT)) > 0)
 389                 return x;
 390
 391         /* nothing found */
 392         return 0;
 393 }
 394
 395 struct mptable_check_cbarg {
 396         int     cpu_count;
 397         int     found_bsp;
 398 };
 399
 400 static int
 401 mptable_check_callback(void *xarg, const void *pos, int type)
 402 {
 403         const struct PROCENTRY *ent;
 404         struct mptable_check_cbarg *arg = xarg;
 405
 406         if (type != 0)
 407                 return 0;
 408         ent = pos;
 409
 410         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
 411                 return 0;
 412         arg->cpu_count++;
 413
 414         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
 415                 if (arg->found_bsp) {
 416                         kprintf("more than one BSP in base MP table\n");
 417                         return EINVAL;
 418                 }
 419                 arg->found_bsp = 1;
 420         }
 421         return 0;
 422 }
 423
 424 static int
 425 mptable_check(vm_paddr_t mpfps_paddr)
 426 {
 427         struct mptable_pos mpt;
 428         struct mptable_check_cbarg arg;
 429         mpcth_t cth;
 430         int error;
 431
 432         if (mpfps_paddr == 0)
 433                 return EOPNOTSUPP;
 434
 435         error = mptable_map(&mpt, mpfps_paddr);
 436         if (error)
 437                 return error;
 438
 439         if (mpt.mp_fps->mpfb1 != 0)
 440                 goto done;
 441
 442         error = EINVAL;
 443
 444         cth = mpt.mp_cth;
 445         if (cth == NULL)
 446                 goto done;
 447         if (cth->apic_address == 0)
 448                 goto done;
 449
 450         bzero(&arg, sizeof(arg));
 451         error = mptable_iterate_entries(cth, mptable_check_callback, &arg);
 452         if (!error) {
 453                 if (arg.cpu_count == 0) {
 454                         kprintf("MP table contains no processor entries\n");
 455                         error = EINVAL;
 456                 } else if (!arg.found_bsp) {
 457                         kprintf("MP table does not contains BSP entry\n");
 458                         error = EINVAL;
 459                 }
 460         }
 461 done:
 462         mptable_unmap(&mpt);
 463         return error;
 464 }
 465
 466 static int
 467 mptable_iterate_entries(const mpcth_t cth, mptable_iter_func func, void *arg)
 468 {
 469         int count, total_size;
 470         const void *position;
 471
 472         KKASSERT(cth->base_table_length >= sizeof(struct MPCTH));
 473         total_size = cth->base_table_length - sizeof(struct MPCTH);
 474         position = (const uint8_t *)cth + sizeof(struct MPCTH);
 475         count = cth->entry_count;
 476
 477         while (count--) {
 478                 int type, error;
 479
 480                 KKASSERT(total_size >= 0);
 481                 if (total_size == 0) {
 482                         kprintf("invalid base MP table, "
 483                                 "entry count and length mismatch\n");
 484                         return EINVAL;
 485                 }
 486
 487                 type = *(const uint8_t *)position;
 488                 switch (type) {
 489                 case 0: /* processor_entry */
 490                 case 1: /* bus_entry */
 491                 case 2: /* io_apic_entry */
 492                 case 3: /* int_entry */
 493                 case 4: /* int_entry */
 494                         break;
 495                 default:
 496                         kprintf("unknown base MP table entry type %d\n", type);
 497                         return EINVAL;
 498                 }
 499
 500                 if (total_size < basetable_entry_types[type].length) {
 501                         kprintf("invalid base MP table length, "
 502                                 "does not contain all entries\n");
 503                         return EINVAL;
 504                 }
 505                 total_size -= basetable_entry_types[type].length;
 506
 507                 error = func(arg, position, type);
 508                 if (error)
 509                         return error;
 510
 511                 position = (const uint8_t *)position +
 512                     basetable_entry_types[type].length;
 513         }
 514         return 0;
 515 }
 516
 517
 518 /*
 519  * Startup the SMP processors.
 520  */
 521 void
 522 mp_start(void)
 523 {
 524         POSTCODE(MP_START_POST);
 525         mp_enable(boot_address);
 526 }
 527
 528
 529 /*
 530  * Print various information about the SMP system hardware and setup.
 531  */
 532 void
 533 mp_announce(void)
 534 {
 535         int     x;
 536
 537         POSTCODE(MP_ANNOUNCE_POST);
 538
 539         kprintf("DragonFly/MP: Multiprocessor motherboard\n");
 540         kprintf(" cpu0 (BSP): apic id: %2d", CPU_TO_ID(0));
 541         kprintf(", version: 0x%08x\n", cpu_apic_versions[0]);
 542         for (x = 1; x <= mp_naps; ++x) {
 543                 kprintf(" cpu%d (AP):  apic id: %2d", x, CPU_TO_ID(x));
 544                 kprintf(", version: 0x%08x\n", cpu_apic_versions[x]);
 545         }
 546
 547 if (apic_io_enable) {
 548         for (x = 0; x < mp_napics; ++x) {
 549                 kprintf(" io%d (APIC): apic id: %2d", x, IO_TO_ID(x));
 550                 kprintf(", version: 0x%08x", io_apic_versions[x]);
 551                 kprintf(", at 0x%08lx\n", io_apic_address[x]);
 552         }
 553 } else {
 554         kprintf(" Warning: APIC I/O disabled\n");
 555 }
 556 }
 557
 558 /*
 559  * AP cpu's call this to sync up protected mode.
 560  *
 561  * WARNING! %gs is not set up on entry.  This routine sets up %gs.
 562  */
 563 void
 564 init_secondary(void)
 565 {
 566         int     gsel_tss;
 567         int     x, myid = bootAP;
 568         u_int64_t msr, cr0;
 569         struct mdglobaldata *md;
 570         struct privatespace *ps;
 571
 572         ps = &CPU_prvspace[myid];
 573
 574         gdt_segs[GPROC0_SEL].ssd_base =
 575                 (long) &ps->mdglobaldata.gd_common_tss;
 576         ps->mdglobaldata.mi.gd_prvspace = ps;
 577
 578         /* We fill the 32-bit segment descriptors */
 579         for (x = 0; x < NGDT; x++) {
 580                 if (x != GPROC0_SEL && x != (GPROC0_SEL + 1))
 581                         ssdtosd(&gdt_segs[x], &gdt[myid * NGDT + x]);
 582         }
 583         /* And now a 64-bit one */
 584         ssdtosyssd(&gdt_segs[GPROC0_SEL],
 585             (struct system_segment_descriptor *)&gdt[myid * NGDT + GPROC0_SEL]);
 586
 587         r_gdt.rd_limit = NGDT * sizeof(gdt[0]) - 1;
 588         r_gdt.rd_base = (long) &gdt[myid * NGDT];
 589         lgdt(&r_gdt);                   /* does magic intra-segment return */
 590
 591         /* lgdt() destroys the GSBASE value, so we load GSBASE after lgdt() */
 592         wrmsr(MSR_FSBASE, 0);           /* User value */
 593         wrmsr(MSR_GSBASE, (u_int64_t)ps);
 594         wrmsr(MSR_KGSBASE, 0);          /* XXX User value while we're in the kernel */
 595
 596         lidt(&r_idt);
 597
 598 #if 0
 599         lldt(_default_ldt);
 600         mdcpu->gd_currentldt = _default_ldt;
 601 #endif
 602
 603         gsel_tss = GSEL(GPROC0_SEL, SEL_KPL);
 604         gdt[myid * NGDT + GPROC0_SEL].sd_type = SDT_SYSTSS;
 605
 606         md = mdcpu;     /* loaded through %gs:0 (mdglobaldata.mi.gd_prvspace)*/
 607
 608         md->gd_common_tss.tss_rsp0 = 0; /* not used until after switch */
 609 #if 0 /* JG XXX */
 610         md->gd_common_tss.tss_ioopt = (sizeof md->gd_common_tss) << 16;
 611 #endif
 612         md->gd_tss_gdt = &gdt[myid * NGDT + GPROC0_SEL];
 613         md->gd_common_tssd = *md->gd_tss_gdt;
 614
 615         /* double fault stack */
 616         md->gd_common_tss.tss_ist1 =
 617                 (long)&md->mi.gd_prvspace->idlestack[
 618                         sizeof(md->mi.gd_prvspace->idlestack)];
 619
 620         ltr(gsel_tss);
 621
 622         /*
 623          * Set to a known state:
 624          * Set by mpboot.s: CR0_PG, CR0_PE
 625          * Set by cpu_setregs: CR0_NE, CR0_MP, CR0_TS, CR0_WP, CR0_AM
 626          */
 627         cr0 = rcr0();
 628         cr0 &= ~(CR0_CD | CR0_NW | CR0_EM);
 629         load_cr0(cr0);
 630
 631         /* Set up the fast syscall stuff */
 632         msr = rdmsr(MSR_EFER) | EFER_SCE;
 633         wrmsr(MSR_EFER, msr);
 634         wrmsr(MSR_LSTAR, (u_int64_t)IDTVEC(fast_syscall));
 635         wrmsr(MSR_CSTAR, (u_int64_t)IDTVEC(fast_syscall32));
 636         msr = ((u_int64_t)GSEL(GCODE_SEL, SEL_KPL) << 32) |
 637               ((u_int64_t)GSEL(GUCODE32_SEL, SEL_UPL) << 48);
 638         wrmsr(MSR_STAR, msr);
 639         wrmsr(MSR_SF_MASK, PSL_NT|PSL_T|PSL_I|PSL_C|PSL_D);
 640
 641         pmap_set_opt();         /* PSE/4MB pages, etc */
 642 #if JGXXX
 643         /* Initialize the PAT MSR. */
 644         pmap_init_pat();
 645 #endif
 646
 647         /* set up CPU registers and state */
 648         cpu_setregs();
 649
 650         /* set up SSE/NX registers */
 651         initializecpu();
 652
 653         /* set up FPU state on the AP */
 654         npxinit(__INITIAL_NPXCW__);
 655
 656         /* disable the APIC, just to be SURE */
 657         lapic->svr &= ~APIC_SVR_ENABLE;
 658
 659         /* data returned to BSP */
 660         cpu_apic_versions[0] = lapic->version;
 661 }
 662
 663 /*******************************************************************
 664  * local functions and data
 665  */
 666
 667 /*
 668  * start the SMP system
 669  */
 670 static void
 671 mp_enable(u_int boot_addr)
 672 {
 673         int     apic;
 674         u_int   ux;
 675         vm_paddr_t mpfps_paddr;
 676         struct mptable_pos mpt;
 677
 678         POSTCODE(MP_ENABLE_POST);
 679
 680         lapic_config();
 681
 682         if (apic_io_enable)
 683                 ioapic_config();
 684
 685         mpfps_paddr = mptable_probe();
 686         if (mpfps_paddr) {
 687                 mptable_map(&mpt, mpfps_paddr);
 688                 mptable_imcr(&mpt);
 689                 mptable_unmap(&mpt);
 690         }
 691 if (apic_io_enable) {
 692
 693         if (!mpfps_paddr)
 694                 panic("no MP table, disable APIC_IO! (set hw.apic_io_enable=0)\n");
 695
 696         mptable_map(&mpt, mpfps_paddr);
 697
 698         /*
 699          * Examine the MP table for needed info
 700          */
 701         mptable_pass1(&mpt);
 702         mptable_pass2(&mpt);
 703
 704         mptable_unmap(&mpt);
 705
 706         /* Post scan cleanup */
 707         mptable_fix();
 708
 709         setup_apic_irq_mapping();
 710
 711         /* fill the LOGICAL io_apic_versions table */
 712         for (apic = 0; apic < mp_napics; ++apic) {
 713                 ux = ioapic_read(ioapic[apic], IOAPIC_VER);
 714                 io_apic_versions[apic] = ux;
 715                 io_apic_set_id(apic, IO_TO_ID(apic));
 716         }
 717
 718         /* program each IO APIC in the system */
 719         for (apic = 0; apic < mp_napics; ++apic)
 720                 if (io_apic_setup(apic) < 0)
 721                         panic("IO APIC setup failure");
 722
 723 }
 724
 725         /*
 726          * These are required for SMP operation
 727          */
 728
 729         /* install a 'Spurious INTerrupt' vector */
 730         setidt(XSPURIOUSINT_OFFSET, Xspuriousint,
 731                SDT_SYSIGT, SEL_KPL, 0);
 732
 733         /* install an inter-CPU IPI for TLB invalidation */
 734         setidt(XINVLTLB_OFFSET, Xinvltlb,
 735                SDT_SYSIGT, SEL_KPL, 0);
 736
 737         /* install an inter-CPU IPI for IPIQ messaging */
 738         setidt(XIPIQ_OFFSET, Xipiq,
 739                SDT_SYSIGT, SEL_KPL, 0);
 740
 741         /* install a timer vector */
 742         setidt(XTIMER_OFFSET, Xtimer,
 743                SDT_SYSIGT, SEL_KPL, 0);
 744
 745         /* install an inter-CPU IPI for CPU stop/restart */
 746         setidt(XCPUSTOP_OFFSET, Xcpustop,
 747                SDT_SYSIGT, SEL_KPL, 0);
 748
 749         /* start each Application Processor */
 750         start_all_aps(boot_addr);
 751 }
 752
 753
 754 /*
 755  * look for the MP spec signature
 756  */
 757
 758 /* string defined by the Intel MP Spec as identifying the MP table */
 759 #define MP_SIG          0x5f504d5f      /* _MP_ */
 760 #define NEXT(X)         ((X) += 4)
 761 static long
 762 mptable_search_sig(u_int32_t target, int count)
 763 {
 764         vm_size_t map_size;
 765         u_int32_t *addr;
 766         int x, ret;
 767
 768         KKASSERT(target != 0);
 769
 770         map_size = count * sizeof(u_int32_t);
 771         addr = pmap_mapdev((vm_paddr_t)target, map_size);
 772
 773         ret = 0;
 774         for (x = 0; x < count; NEXT(x)) {
 775                 if (addr[x] == MP_SIG) {
 776                         /* make array index a byte index */
 777                         ret = target + (x * sizeof(u_int32_t));
 778                         break;
 779                 }
 780         }
 781
 782         pmap_unmapdev((vm_offset_t)addr, map_size);
 783         return ret;
 784 }
 785
 786
 787 typedef struct BUSDATA {
 788         u_char  bus_id;
 789         enum busTypes bus_type;
 790 }       bus_datum;
 791
 792 typedef struct INTDATA {
 793         u_char  int_type;
 794         u_short int_flags;
 795         u_char  src_bus_id;
 796         u_char  src_bus_irq;
 797         u_char  dst_apic_id;
 798         u_char  dst_apic_int;
 799         u_char  int_vector;
 800 }       io_int, local_int;
 801
 802 typedef struct BUSTYPENAME {
 803         u_char  type;
 804         char    name[7];
 805 }       bus_type_name;
 806
 807 static bus_type_name bus_type_table[] =
 808 {
 809         {CBUS, "CBUS"},
 810         {CBUSII, "CBUSII"},
 811         {EISA, "EISA"},
 812         {MCA, "MCA"},
 813         {UNKNOWN_BUSTYPE, "---"},
 814         {ISA, "ISA"},
 815         {MCA, "MCA"},
 816         {UNKNOWN_BUSTYPE, "---"},
 817         {UNKNOWN_BUSTYPE, "---"},
 818         {UNKNOWN_BUSTYPE, "---"},
 819         {UNKNOWN_BUSTYPE, "---"},
 820         {UNKNOWN_BUSTYPE, "---"},
 821         {PCI, "PCI"},
 822         {UNKNOWN_BUSTYPE, "---"},
 823         {UNKNOWN_BUSTYPE, "---"},
 824         {UNKNOWN_BUSTYPE, "---"},
 825         {UNKNOWN_BUSTYPE, "---"},
 826         {XPRESS, "XPRESS"},
 827         {UNKNOWN_BUSTYPE, "---"}
 828 };
 829
 830 /* from MP spec v1.4, table 5-1 */
 831 static int default_data[7][5] =
 832 {
 833 /*   nbus, id0, type0, id1, type1 */
 834         {1, 0, ISA, 255, 255},
 835         {1, 0, EISA, 255, 255},
 836         {1, 0, EISA, 255, 255},
 837         {1, 0, MCA, 255, 255},
 838         {2, 0, ISA, 1, PCI},
 839         {2, 0, EISA, 1, PCI},
 840         {2, 0, MCA, 1, PCI}
 841 };
 842
 843 /* the bus data */
 844 static bus_datum *bus_data;
 845
 846 /* the IO INT data, one entry per possible APIC INTerrupt */
 847 static io_int  *io_apic_ints;
 848 static int nintrs;
 849
 850 static int processor_entry      (const struct PROCENTRY *entry, int cpu);
 851 static int bus_entry            (const struct BUSENTRY *entry, int bus);
 852 static int io_apic_entry        (const struct IOAPICENTRY *entry, int apic);
 853 static int int_entry            (const struct INTENTRY *entry, int intr);
 854 static int lookup_bus_type      (char *name);
 855
 856 static int
 857 mptable_ioapic_pass1_callback(void *xarg, const void *pos, int type)
 858 {
 859         const struct IOAPICENTRY *ioapic_ent;
 860
 861         switch (type) {
 862         case 1: /* bus_entry */
 863                 ++mp_nbusses;
 864                 break;
 865
 866         case 2: /* io_apic_entry */
 867                 ioapic_ent = pos;
 868                 if (ioapic_ent->apic_flags & IOAPICENTRY_FLAG_EN) {
 869                         io_apic_address[mp_napics++] =
 870                             (vm_offset_t)ioapic_ent->apic_address;
 871                 }
 872                 break;
 873
 874         case 3: /* int_entry */
 875                 ++nintrs;
 876                 break;
 877         }
 878         return 0;
 879 }
 880
 881 /*
 882  * 1st pass on motherboard's Intel MP specification table.
 883  *
 884  * determines:
 885  *      io_apic_address[N]
 886  *      mp_nbusses
 887  *      mp_napics
 888  *      nintrs
 889  */
 890 static void
 891 mptable_pass1(struct mptable_pos *mpt)
 892 {
 893         mpfps_t fps;
 894         int x;
 895
 896         POSTCODE(MPTABLE_PASS1_POST);
 897
 898         fps = mpt->mp_fps;
 899         KKASSERT(fps != NULL);
 900
 901         /* clear various tables */
 902         for (x = 0; x < NAPICID; ++x)
 903                 io_apic_address[x] = ~0;        /* IO APIC address table */
 904
 905         mp_nbusses = 0;
 906         mp_napics = 0;
 907         nintrs = 0;
 908
 909         /* check for use of 'default' configuration */
 910         if (fps->mpfb1 != 0) {
 911                 io_apic_address[0] = DEFAULT_IO_APIC_BASE;
 912                 mp_nbusses = default_data[fps->mpfb1 - 1][0];
 913                 mp_napics = 1;
 914                 nintrs = 16;
 915         } else {
 916                 int error;
 917
 918                 error = mptable_iterate_entries(mpt->mp_cth,
 919                             mptable_ioapic_pass1_callback, NULL);
 920                 if (error)
 921                         panic("mptable_iterate_entries(ioapic_pass1) failed\n");
 922         }
 923 }
 924
 925 struct mptable_ioapic2_cbarg {
 926         int     bus;
 927         int     apic;
 928         int     intr;
 929 };
 930
 931 static int
 932 mptable_ioapic_pass2_callback(void *xarg, const void *pos, int type)
 933 {
 934         struct mptable_ioapic2_cbarg *arg = xarg;
 935
 936         switch (type) {
 937         case 1:
 938                 if (bus_entry(pos, arg->bus))
 939                         ++arg->bus;
 940                 break;
 941
 942         case 2:
 943                 if (io_apic_entry(pos, arg->apic))
 944                         ++arg->apic;
 945                 break;
 946
 947         case 3:
 948                 if (int_entry(pos, arg->intr))
 949                         ++arg->intr;
 950                 break;
 951         }
 952         return 0;
 953 }
 954
 955 /*
 956  * 2nd pass on motherboard's Intel MP specification table.
 957  *
 958  * sets:
 959  *      ID_TO_IO(N), phy APIC ID to log CPU/IO table
 960  *      IO_TO_ID(N), logical IO to APIC ID table
 961  *      bus_data[N]
 962  *      io_apic_ints[N]
 963  */
 964 static void
 965 mptable_pass2(struct mptable_pos *mpt)
 966 {
 967         struct mptable_ioapic2_cbarg arg;
 968         mpfps_t fps;
 969         int error, x;
 970
 971         POSTCODE(MPTABLE_PASS2_POST);
 972
 973         fps = mpt->mp_fps;
 974         KKASSERT(fps != NULL);
 975
 976         MALLOC(io_apic_versions, u_int32_t *, sizeof(u_int32_t) * mp_napics,
 977             M_DEVBUF, M_WAITOK);
 978         MALLOC(ioapic, volatile ioapic_t **, sizeof(ioapic_t *) * mp_napics,
 979             M_DEVBUF, M_WAITOK | M_ZERO);
 980         MALLOC(io_apic_ints, io_int *, sizeof(io_int) * (nintrs + FIXUP_EXTRA_APIC_INTS),
 981             M_DEVBUF, M_WAITOK);
 982         MALLOC(bus_data, bus_datum *, sizeof(bus_datum) * mp_nbusses,
 983             M_DEVBUF, M_WAITOK);
 984
 985         for (x = 0; x < mp_napics; x++)
 986                 ioapic[x] = permanent_io_mapping(io_apic_address[x]);
 987
 988         /* clear various tables */
 989         for (x = 0; x < NAPICID; ++x) {
 990                 ID_TO_IO(x) = -1;       /* phy APIC ID to log CPU/IO table */
 991                 IO_TO_ID(x) = -1;       /* logical IO to APIC ID table */
 992         }
 993
 994         /* clear bus data table */
 995         for (x = 0; x < mp_nbusses; ++x)
 996                 bus_data[x].bus_id = 0xff;
 997
 998         /* clear IO APIC INT table */
 999         for (x = 0; x < nintrs + FIXUP_EXTRA_APIC_INTS; ++x) {
1000                 io_apic_ints[x].int_type = 0xff;
1001                 io_apic_ints[x].int_vector = 0xff;
1002         }
1003
1004         /* check for use of 'default' configuration */
1005         if (fps->mpfb1 != 0) {
1006                 mptable_default(fps->mpfb1);
1007                 return;
1008         }
1009
1010         bzero(&arg, sizeof(arg));
1011         error = mptable_iterate_entries(mpt->mp_cth,
1012                     mptable_ioapic_pass2_callback, &arg);
1013         if (error)
1014                 panic("mptable_iterate_entries(ioapic_pass2) failed\n");
1015 }
1016
1017 /*
1018  * Check if we should perform a hyperthreading "fix-up" to
1019  * enumerate any logical CPU's that aren't already listed
1020  * in the table.
1021  *
1022  * XXX: We assume that all of the physical CPUs in the
1023  * system have the same number of logical CPUs.
1024  *
1025  * XXX: We assume that APIC ID's are allocated such that
1026  * the APIC ID's for a physical processor are aligned
1027  * with the number of logical CPU's in the processor.
1028  */
1029 static int
1030 mptable_hyperthread_fixup(cpumask_t id_mask, int cpu_count)
1031 {
1032         int i, id, lcpus_max, logical_cpus;
1033
1034         if ((cpu_feature & CPUID_HTT) == 0)
1035                 return 0;
1036
1037         lcpus_max = (cpu_procinfo & CPUID_HTT_CORES) >> 16;
1038         if (lcpus_max <= 1)
1039                 return 0;
1040
1041         if (strcmp(cpu_vendor, "GenuineIntel") == 0) {
1042                 /*
1043                  * INSTRUCTION SET REFERENCE, A-M (#253666)
1044                  * Page 3-181, Table 3-20
1045                  * "The nearest power-of-2 integer that is not smaller
1046                  *  than EBX[23:16] is the number of unique initial APIC
1047                  *  IDs reserved for addressing different logical
1048                  *  processors in a physical package."
1049                  */
1050                 for (i = 0; ; ++i) {
1051                         if ((1 << i) >= lcpus_max) {
1052                                 lcpus_max = 1 << i;
1053                                 break;
1054                         }
1055                 }
1056         }
1057
1058         KKASSERT(cpu_count != 0);
1059         if (cpu_count == lcpus_max) {
1060                 /* We have nothing to fix */
1061                 return 0;
1062         } else if (cpu_count == 1) {
1063                 /* XXX this may be incorrect */
1064                 logical_cpus = lcpus_max;
1065         } else {
1066                 int cur, prev, dist;
1067
1068                 /*
1069                  * Calculate the distances between two nearest
1070                  * APIC IDs.  If all such distances are same,
1071                  * then it is the number of missing cpus that
1072                  * we are going to fill later.
1073                  */
1074                 dist = cur = prev = -1;
1075                 for (id = 0; id < MAXCPU; ++id) {
1076                         if ((id_mask & CPUMASK(id)) == 0)
1077                                 continue;
1078
1079                         cur = id;
1080                         if (prev >= 0) {
1081                                 int new_dist = cur - prev;
1082
1083                                 if (dist < 0)
1084                                         dist = new_dist;
1085
1086                                 /*
1087                                  * Make sure that all distances
1088                                  * between two nearest APIC IDs
1089                                  * are same.
1090                                  */
1091                                 if (dist != new_dist)
1092                                         return 0;
1093                         }
1094                         prev = cur;
1095                 }
1096                 if (dist == 1)
1097                         return 0;
1098
1099                 /* Must be power of 2 */
1100                 if (dist & (dist - 1))
1101                         return 0;
1102
1103                 /* Can't exceed CPU package capacity */
1104                 if (dist > lcpus_max)
1105                         logical_cpus = lcpus_max;
1106                 else
1107                         logical_cpus = dist;
1108         }
1109
1110         /*
1111          * For each APIC ID of a CPU that is set in the mask,
1112          * scan the other candidate APIC ID's for this
1113          * physical processor.  If any of those ID's are
1114          * already in the table, then kill the fixup.
1115          */
1116         for (id = 0; id < MAXCPU; id++) {
1117                 if ((id_mask & CPUMASK(id)) == 0)
1118                         continue;
1119                 /* First, make sure we are on a logical_cpus boundary. */
1120                 if (id % logical_cpus != 0)
1121                         return 0;
1122                 for (i = id + 1; i < id + logical_cpus; i++)
1123                         if ((id_mask & CPUMASK(i)) != 0)
1124                                 return 0;
1125         }
1126         return logical_cpus;
1127 }
1128
1129 static int
1130 mptable_map(struct mptable_pos *mpt, vm_paddr_t mpfps_paddr)
1131 {
1132         mpfps_t fps = NULL;
1133         mpcth_t cth = NULL;
1134         vm_size_t cth_mapsz = 0;
1135
1136         bzero(mpt, sizeof(*mpt));
1137
1138         fps = pmap_mapdev(mpfps_paddr, sizeof(*fps));
1139         if (fps->pap != 0) {
1140                 /*
1141                  * Map configuration table header to get
1142                  * the base table size
1143                  */
1144                 cth = pmap_mapdev(fps->pap, sizeof(*cth));
1145                 cth_mapsz = cth->base_table_length;
1146                 pmap_unmapdev((vm_offset_t)cth, sizeof(*cth));
1147
1148                 if (cth_mapsz < sizeof(*cth)) {
1149                         kprintf("invalid base MP table length %d\n",
1150                                 (int)cth_mapsz);
1151                         pmap_unmapdev((vm_offset_t)fps, sizeof(*fps));
1152                         return EINVAL;
1153                 }
1154
1155                 /*
1156                  * Map the base table
1157                  */
1158                 cth = pmap_mapdev(fps->pap, cth_mapsz);
1159         }
1160
1161         mpt->mp_fps = fps;
1162         mpt->mp_cth = cth;
1163         mpt->mp_cth_mapsz = cth_mapsz;
1164
1165         return 0;
1166 }
1167
1168 static void
1169 mptable_unmap(struct mptable_pos *mpt)
1170 {
1171         if (mpt->mp_cth != NULL) {
1172                 pmap_unmapdev((vm_offset_t)mpt->mp_cth, mpt->mp_cth_mapsz);
1173                 mpt->mp_cth = NULL;
1174                 mpt->mp_cth_mapsz = 0;
1175         }
1176         if (mpt->mp_fps != NULL) {
1177                 pmap_unmapdev((vm_offset_t)mpt->mp_fps, sizeof(*mpt->mp_fps));
1178                 mpt->mp_fps = NULL;
1179         }
1180 }
1181
1182 void
1183 assign_apic_irq(int apic, int intpin, int irq)
1184 {
1185         int x;
1186
1187         if (int_to_apicintpin[irq].ioapic != -1)
1188                 panic("assign_apic_irq: inconsistent table");
1189
1190         int_to_apicintpin[irq].ioapic = apic;
1191         int_to_apicintpin[irq].int_pin = intpin;
1192         int_to_apicintpin[irq].apic_address = ioapic[apic];
1193         int_to_apicintpin[irq].redirindex = IOAPIC_REDTBL + 2 * intpin;
1194
1195         for (x = 0; x < nintrs; x++) {
1196                 if ((io_apic_ints[x].int_type == 0 ||
1197                      io_apic_ints[x].int_type == 3) &&
1198                     io_apic_ints[x].int_vector == 0xff &&
1199                     io_apic_ints[x].dst_apic_id == IO_TO_ID(apic) &&
1200                     io_apic_ints[x].dst_apic_int == intpin)
1201                         io_apic_ints[x].int_vector = irq;
1202         }
1203 }
1204
1205 void
1206 revoke_apic_irq(int irq)
1207 {
1208         int x;
1209         int oldapic;
1210         int oldintpin;
1211
1212         if (int_to_apicintpin[irq].ioapic == -1)
1213                 panic("revoke_apic_irq: inconsistent table");
1214
1215         oldapic = int_to_apicintpin[irq].ioapic;
1216         oldintpin = int_to_apicintpin[irq].int_pin;
1217
1218         int_to_apicintpin[irq].ioapic = -1;
1219         int_to_apicintpin[irq].int_pin = 0;
1220         int_to_apicintpin[irq].apic_address = NULL;
1221         int_to_apicintpin[irq].redirindex = 0;
1222
1223         for (x = 0; x < nintrs; x++) {
1224                 if ((io_apic_ints[x].int_type == 0 ||
1225                      io_apic_ints[x].int_type == 3) &&
1226                     io_apic_ints[x].int_vector != 0xff &&
1227                     io_apic_ints[x].dst_apic_id == IO_TO_ID(oldapic) &&
1228                     io_apic_ints[x].dst_apic_int == oldintpin)
1229                         io_apic_ints[x].int_vector = 0xff;
1230         }
1231 }
1232
1233 /*
1234  * Allocate an IRQ
1235  */
1236 static void
1237 allocate_apic_irq(int intr)
1238 {
1239         int apic;
1240         int intpin;
1241         int irq;
1242
1243         if (io_apic_ints[intr].int_vector != 0xff)
1244                 return;         /* Interrupt handler already assigned */
1245
1246         if (io_apic_ints[intr].int_type != 0 &&
1247             (io_apic_ints[intr].int_type != 3 ||
1248              (io_apic_ints[intr].dst_apic_id == IO_TO_ID(0) &&
1249               io_apic_ints[intr].dst_apic_int == 0)))
1250                 return;         /* Not INT or ExtInt on != (0, 0) */
1251
1252         irq = 0;
1253         while (irq < APIC_INTMAPSIZE &&
1254                int_to_apicintpin[irq].ioapic != -1)
1255                 irq++;
1256
1257         if (irq >= APIC_INTMAPSIZE)
1258                 return;         /* No free interrupt handlers */
1259
1260         apic = ID_TO_IO(io_apic_ints[intr].dst_apic_id);
1261         intpin = io_apic_ints[intr].dst_apic_int;
1262
1263         assign_apic_irq(apic, intpin, irq);
1264 }
1265
1266
1267 static void
1268 swap_apic_id(int apic, int oldid, int newid)
1269 {
1270         int x;
1271         int oapic;
1272
1273
1274         if (oldid == newid)
1275                 return;                 /* Nothing to do */
1276
1277         kprintf("Changing APIC ID for IO APIC #%d from %d to %d in MP table\n",
1278                apic, oldid, newid);
1279
1280         /* Swap physical APIC IDs in interrupt entries */
1281         for (x = 0; x < nintrs; x++) {
1282                 if (io_apic_ints[x].dst_apic_id == oldid)
1283                         io_apic_ints[x].dst_apic_id = newid;
1284                 else if (io_apic_ints[x].dst_apic_id == newid)
1285                         io_apic_ints[x].dst_apic_id = oldid;
1286         }
1287
1288         /* Swap physical APIC IDs in IO_TO_ID mappings */
1289         for (oapic = 0; oapic < mp_napics; oapic++)
1290                 if (IO_TO_ID(oapic) == newid)
1291                         break;
1292
1293         if (oapic < mp_napics) {
1294                 kprintf("Changing APIC ID for IO APIC #%d from "
1295                        "%d to %d in MP table\n",
1296                        oapic, newid, oldid);
1297                 IO_TO_ID(oapic) = oldid;
1298         }
1299         IO_TO_ID(apic) = newid;
1300 }
1301
1302
1303 static void
1304 fix_id_to_io_mapping(void)
1305 {
1306         int x;
1307
1308         for (x = 0; x < NAPICID; x++)
1309                 ID_TO_IO(x) = -1;
1310
1311         for (x = 0; x <= mp_naps; x++) {
1312                 if ((u_int)CPU_TO_ID(x) < NAPICID)
1313                         ID_TO_IO(CPU_TO_ID(x)) = x;
1314         }
1315
1316         for (x = 0; x < mp_napics; x++) {
1317                 if ((u_int)IO_TO_ID(x) < NAPICID)
1318                         ID_TO_IO(IO_TO_ID(x)) = x;
1319         }
1320 }
1321
1322
1323 static int
1324 first_free_apic_id(void)
1325 {
1326         int freeid, x;
1327
1328         for (freeid = 0; freeid < NAPICID; freeid++) {
1329                 for (x = 0; x <= mp_naps; x++)
1330                         if (CPU_TO_ID(x) == freeid)
1331                                 break;
1332                 if (x <= mp_naps)
1333                         continue;
1334                 for (x = 0; x < mp_napics; x++)
1335                         if (IO_TO_ID(x) == freeid)
1336                                 break;
1337                 if (x < mp_napics)
1338                         continue;
1339                 return freeid;
1340         }
1341         return freeid;
1342 }
1343
1344
1345 static int
1346 io_apic_id_acceptable(int apic, int id)
1347 {
1348         int cpu;                /* Logical CPU number */
1349         int oapic;              /* Logical IO APIC number for other IO APIC */
1350
1351         if ((u_int)id >= NAPICID)
1352                 return 0;       /* Out of range */
1353
1354         for (cpu = 0; cpu <= mp_naps; cpu++) {
1355                 if (CPU_TO_ID(cpu) == id)
1356                         return 0;       /* Conflict with CPU */
1357         }
1358
1359         for (oapic = 0; oapic < mp_napics && oapic < apic; oapic++) {
1360                 if (IO_TO_ID(oapic) == id)
1361                         return 0;       /* Conflict with other APIC */
1362         }
1363
1364         return 1;               /* ID is acceptable for IO APIC */
1365 }
1366
1367 static
1368 io_int *
1369 io_apic_find_int_entry(int apic, int pin)
1370 {
1371         int     x;
1372
1373         /* search each of the possible INTerrupt sources */
1374         for (x = 0; x < nintrs; ++x) {
1375                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1376                     (pin == io_apic_ints[x].dst_apic_int))
1377                         return (&io_apic_ints[x]);
1378         }
1379         return NULL;
1380 }
1381
1382 /*
1383  * parse an Intel MP specification table
1384  */
1385 static void
1386 mptable_fix(void)
1387 {
1388         int     x;
1389         int     id;
1390         int     apic;           /* IO APIC unit number */
1391         int     freeid;         /* Free physical APIC ID */
1392         int     physid;         /* Current physical IO APIC ID */
1393         io_int *io14;
1394         int     bus_0 = 0;      /* Stop GCC warning */
1395         int     bus_pci = 0;    /* Stop GCC warning */
1396         int     num_pci_bus;
1397
1398         /*
1399          * Fix mis-numbering of the PCI bus and its INT entries if the BIOS
1400          * did it wrong.  The MP spec says that when more than 1 PCI bus
1401          * exists the BIOS must begin with bus entries for the PCI bus and use
1402          * actual PCI bus numbering.  This implies that when only 1 PCI bus
1403          * exists the BIOS can choose to ignore this ordering, and indeed many
1404          * MP motherboards do ignore it.  This causes a problem when the PCI
1405          * sub-system makes requests of the MP sub-system based on PCI bus
1406          * numbers.     So here we look for the situation and renumber the
1407          * busses and associated INTs in an effort to "make it right".
1408          */
1409
1410         /* find bus 0, PCI bus, count the number of PCI busses */
1411         for (num_pci_bus = 0, x = 0; x < mp_nbusses; ++x) {
1412                 if (bus_data[x].bus_id == 0) {
1413                         bus_0 = x;
1414                 }
1415                 if (bus_data[x].bus_type == PCI) {
1416                         ++num_pci_bus;
1417                         bus_pci = x;
1418                 }
1419         }
1420         /*
1421          * bus_0 == slot of bus with ID of 0
1422          * bus_pci == slot of last PCI bus encountered
1423          */
1424
1425         /* check the 1 PCI bus case for sanity */
1426         /* if it is number 0 all is well */
1427         if (num_pci_bus == 1 &&
1428             bus_data[bus_pci].bus_id != 0) {
1429
1430                 /* mis-numbered, swap with whichever bus uses slot 0 */
1431
1432                 /* swap the bus entry types */
1433                 bus_data[bus_pci].bus_type = bus_data[bus_0].bus_type;
1434                 bus_data[bus_0].bus_type = PCI;
1435
1436                 /* swap each relevant INTerrupt entry */
1437                 id = bus_data[bus_pci].bus_id;
1438                 for (x = 0; x < nintrs; ++x) {
1439                         if (io_apic_ints[x].src_bus_id == id) {
1440                                 io_apic_ints[x].src_bus_id = 0;
1441                         }
1442                         else if (io_apic_ints[x].src_bus_id == 0) {
1443                                 io_apic_ints[x].src_bus_id = id;
1444                         }
1445                 }
1446         }
1447
1448         /* Assign IO APIC IDs.
1449          *
1450          * First try the existing ID. If a conflict is detected, try
1451          * the ID in the MP table.  If a conflict is still detected, find
1452          * a free id.
1453          *
1454          * We cannot use the ID_TO_IO table before all conflicts has been
1455          * resolved and the table has been corrected.
1456          */
1457         for (apic = 0; apic < mp_napics; ++apic) { /* For all IO APICs */
1458
1459                 /* First try to use the value set by the BIOS */
1460                 physid = io_apic_get_id(apic);
1461                 if (io_apic_id_acceptable(apic, physid)) {
1462                         if (IO_TO_ID(apic) != physid)
1463                                 swap_apic_id(apic, IO_TO_ID(apic), physid);
1464                         continue;
1465                 }
1466
1467                 /* Then check if the value in the MP table is acceptable */
1468                 if (io_apic_id_acceptable(apic, IO_TO_ID(apic)))
1469                         continue;
1470
1471                 /* Last resort, find a free APIC ID and use it */
1472                 freeid = first_free_apic_id();
1473                 if (freeid >= NAPICID)
1474                         panic("No free physical APIC IDs found");
1475
1476                 if (io_apic_id_acceptable(apic, freeid)) {
1477                         swap_apic_id(apic, IO_TO_ID(apic), freeid);
1478                         continue;
1479                 }
1480                 panic("Free physical APIC ID not usable");
1481         }
1482         fix_id_to_io_mapping();
1483
1484         /* detect and fix broken Compaq MP table */
1485         if (apic_int_type(0, 0) == -1) {
1486                 kprintf("APIC_IO: MP table broken: 8259->APIC entry missing!\n");
1487                 io_apic_ints[nintrs].int_type = 3;      /* ExtInt */
1488                 io_apic_ints[nintrs].int_vector = 0xff; /* Unassigned */
1489                 /* XXX fixme, set src bus id etc, but it doesn't seem to hurt */
1490                 io_apic_ints[nintrs].dst_apic_id = IO_TO_ID(0);
1491                 io_apic_ints[nintrs].dst_apic_int = 0;  /* Pin 0 */
1492                 nintrs++;
1493         } else if (apic_int_type(0, 0) == 0) {
1494                 kprintf("APIC_IO: MP table broken: ExtINT entry corrupt!\n");
1495                 for (x = 0; x < nintrs; ++x)
1496                         if ((ID_TO_IO(io_apic_ints[x].dst_apic_id) == 0) &&
1497                             (io_apic_ints[x].dst_apic_int) == 0) {
1498                                 io_apic_ints[x].int_type = 3;
1499                                 io_apic_ints[x].int_vector = 0xff;
1500                                 break;
1501                         }
1502         }
1503
1504         /*
1505          * Fix missing IRQ 15 when IRQ 14 is an ISA interrupt.  IDE
1506          * controllers universally come in pairs.  If IRQ 14 is specified
1507          * as an ISA interrupt, then IRQ 15 had better be too.
1508          *
1509          * [ Shuttle XPC / AMD Athlon X2 ]
1510          *      The MPTable is missing an entry for IRQ 15.  Note that the
1511          *      ACPI table has an entry for both 14 and 15.
1512          */
1513         if (apic_int_type(0, 14) == 0 && apic_int_type(0, 15) == -1) {
1514                 kprintf("APIC_IO: MP table broken: IRQ 15 not ISA when IRQ 14 is!\n");
1515                 io14 = io_apic_find_int_entry(0, 14);
1516                 io_apic_ints[nintrs] = *io14;
1517                 io_apic_ints[nintrs].src_bus_irq = 15;
1518                 io_apic_ints[nintrs].dst_apic_int = 15;
1519                 nintrs++;
1520         }
1521 }
1522
1523 /* Assign low level interrupt handlers */
1524 static void
1525 setup_apic_irq_mapping(void)
1526 {
1527         int     x;
1528         int     int_vector;
1529
1530         /* Clear array */
1531         for (x = 0; x < APIC_INTMAPSIZE; x++) {
1532                 int_to_apicintpin[x].ioapic = -1;
1533                 int_to_apicintpin[x].int_pin = 0;
1534                 int_to_apicintpin[x].apic_address = NULL;
1535                 int_to_apicintpin[x].redirindex = 0;
1536
1537                 /* Default to masked */
1538                 int_to_apicintpin[x].flags = IOAPIC_IM_FLAG_MASKED;
1539         }
1540
1541         /* First assign ISA/EISA interrupts */
1542         for (x = 0; x < nintrs; x++) {
1543                 int_vector = io_apic_ints[x].src_bus_irq;
1544                 if (int_vector < APIC_INTMAPSIZE &&
1545                     io_apic_ints[x].int_vector == 0xff &&
1546                     int_to_apicintpin[int_vector].ioapic == -1 &&
1547                     (apic_int_is_bus_type(x, ISA) ||
1548                      apic_int_is_bus_type(x, EISA)) &&
1549                     io_apic_ints[x].int_type == 0) {
1550                         assign_apic_irq(ID_TO_IO(io_apic_ints[x].dst_apic_id),
1551                                         io_apic_ints[x].dst_apic_int,
1552                                         int_vector);
1553                 }
1554         }
1555
1556         /* Assign ExtInt entry if no ISA/EISA interrupt 0 entry */
1557         for (x = 0; x < nintrs; x++) {
1558                 if (io_apic_ints[x].dst_apic_int == 0 &&
1559                     io_apic_ints[x].dst_apic_id == IO_TO_ID(0) &&
1560                     io_apic_ints[x].int_vector == 0xff &&
1561                     int_to_apicintpin[0].ioapic == -1 &&
1562                     io_apic_ints[x].int_type == 3) {
1563                         assign_apic_irq(0, 0, 0);
1564                         break;
1565                 }
1566         }
1567
1568         /* Assign PCI interrupts */
1569         for (x = 0; x < nintrs; ++x) {
1570                 if (io_apic_ints[x].int_type == 0 &&
1571                     io_apic_ints[x].int_vector == 0xff &&
1572                     apic_int_is_bus_type(x, PCI))
1573                         allocate_apic_irq(x);
1574         }
1575 }
1576
1577 void
1578 mp_set_cpuids(int cpu_id, int apic_id)
1579 {
1580         CPU_TO_ID(cpu_id) = apic_id;
1581         ID_TO_CPU(apic_id) = cpu_id;
1582 }
1583
1584 static int
1585 processor_entry(const struct PROCENTRY *entry, int cpu)
1586 {
1587         KKASSERT(cpu > 0);
1588
1589         /* check for usability */
1590         if (!(entry->cpu_flags & PROCENTRY_FLAG_EN))
1591                 return 0;
1592
1593         /* check for BSP flag */
1594         if (entry->cpu_flags & PROCENTRY_FLAG_BP) {
1595                 mp_set_cpuids(0, entry->apic_id);
1596                 return 0;       /* its already been counted */
1597         }
1598
1599         /* add another AP to list, if less than max number of CPUs */
1600         else if (cpu < MAXCPU) {
1601                 mp_set_cpuids(cpu, entry->apic_id);
1602                 return 1;
1603         }
1604
1605         return 0;
1606 }
1607
1608 static int
1609 bus_entry(const struct BUSENTRY *entry, int bus)
1610 {
1611         int     x;
1612         char    c, name[8];
1613
1614         /* encode the name into an index */
1615         for (x = 0; x < 6; ++x) {
1616                 if ((c = entry->bus_type[x]) == ' ')
1617                         break;
1618                 name[x] = c;
1619         }
1620         name[x] = '\0';
1621
1622         if ((x = lookup_bus_type(name)) == UNKNOWN_BUSTYPE)
1623                 panic("unknown bus type: '%s'", name);
1624
1625         bus_data[bus].bus_id = entry->bus_id;
1626         bus_data[bus].bus_type = x;
1627
1628         return 1;
1629 }
1630
1631 static int
1632 io_apic_entry(const struct IOAPICENTRY *entry, int apic)
1633 {
1634         if (!(entry->apic_flags & IOAPICENTRY_FLAG_EN))
1635                 return 0;
1636
1637         IO_TO_ID(apic) = entry->apic_id;
1638         ID_TO_IO(entry->apic_id) = apic;
1639
1640         return 1;
1641 }
1642
1643 static int
1644 lookup_bus_type(char *name)
1645 {
1646         int     x;
1647
1648         for (x = 0; x < MAX_BUSTYPE; ++x)
1649                 if (strcmp(bus_type_table[x].name, name) == 0)
1650                         return bus_type_table[x].type;
1651
1652         return UNKNOWN_BUSTYPE;
1653 }
1654
1655 static int
1656 int_entry(const struct INTENTRY *entry, int intr)
1657 {
1658         int apic;
1659
1660         io_apic_ints[intr].int_type = entry->int_type;
1661         io_apic_ints[intr].int_flags = entry->int_flags;
1662         io_apic_ints[intr].src_bus_id = entry->src_bus_id;
1663         io_apic_ints[intr].src_bus_irq = entry->src_bus_irq;
1664         if (entry->dst_apic_id == 255) {
1665                 /* This signal goes to all IO APICS.  Select an IO APIC
1666                    with sufficient number of interrupt pins */
1667                 for (apic = 0; apic < mp_napics; apic++)
1668                         if (((ioapic_read(ioapic[apic], IOAPIC_VER) &
1669                               IOART_VER_MAXREDIR) >> MAXREDIRSHIFT) >=
1670                             entry->dst_apic_int)
1671                                 break;
1672                 if (apic < mp_napics)
1673                         io_apic_ints[intr].dst_apic_id = IO_TO_ID(apic);
1674                 else
1675                         io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1676         } else
1677                 io_apic_ints[intr].dst_apic_id = entry->dst_apic_id;
1678         io_apic_ints[intr].dst_apic_int = entry->dst_apic_int;
1679
1680         return 1;
1681 }
1682
1683 static int
1684 apic_int_is_bus_type(int intr, int bus_type)
1685 {
1686         int     bus;
1687
1688         for (bus = 0; bus < mp_nbusses; ++bus)
1689                 if ((bus_data[bus].bus_id == io_apic_ints[intr].src_bus_id)
1690                     && ((int) bus_data[bus].bus_type == bus_type))
1691                         return 1;
1692
1693         return 0;
1694 }
1695
1696 /*
1697  * Given a traditional ISA INT mask, return an APIC mask.
1698  */
1699 u_int
1700 isa_apic_mask(u_int isa_mask)
1701 {
1702         int isa_irq;
1703         int apic_pin;
1704
1705 #if defined(SKIP_IRQ15_REDIRECT)
1706         if (isa_mask == (1 << 15)) {
1707                 kprintf("skipping ISA IRQ15 redirect\n");
1708                 return isa_mask;
1709         }
1710 #endif  /* SKIP_IRQ15_REDIRECT */
1711
1712         isa_irq = ffs(isa_mask);                /* find its bit position */
1713         if (isa_irq == 0)                       /* doesn't exist */
1714                 return 0;
1715         --isa_irq;                              /* make it zero based */
1716
1717         apic_pin = isa_apic_irq(isa_irq);       /* look for APIC connection */
1718         if (apic_pin == -1)
1719                 return 0;
1720
1721         return (1 << apic_pin);                 /* convert pin# to a mask */
1722 }
1723
1724 /*
1725  * Determine which APIC pin an ISA/EISA INT is attached to.
1726  */
1727 #define INTTYPE(I)      (io_apic_ints[(I)].int_type)
1728 #define INTPIN(I)       (io_apic_ints[(I)].dst_apic_int)
1729 #define INTIRQ(I)       (io_apic_ints[(I)].int_vector)
1730 #define INTAPIC(I)      (ID_TO_IO(io_apic_ints[(I)].dst_apic_id))
1731
1732 #define SRCBUSIRQ(I)    (io_apic_ints[(I)].src_bus_irq)
1733 int
1734 isa_apic_irq(int isa_irq)
1735 {
1736         int     intr;
1737
1738         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1739                 if (INTTYPE(intr) == 0) {               /* standard INT */
1740                         if (SRCBUSIRQ(intr) == isa_irq) {
1741                                 if (apic_int_is_bus_type(intr, ISA) ||
1742                                     apic_int_is_bus_type(intr, EISA)) {
1743                                         if (INTIRQ(intr) == 0xff)
1744                                                 return -1; /* unassigned */
1745                                         return INTIRQ(intr);    /* found */
1746                                 }
1747                         }
1748                 }
1749         }
1750         return -1;                                      /* NOT found */
1751 }
1752
1753
1754 /*
1755  * Determine which APIC pin a PCI INT is attached to.
1756  */
1757 #define SRCBUSID(I)     (io_apic_ints[(I)].src_bus_id)
1758 #define SRCBUSDEVICE(I) ((io_apic_ints[(I)].src_bus_irq >> 2) & 0x1f)
1759 #define SRCBUSLINE(I)   (io_apic_ints[(I)].src_bus_irq & 0x03)
1760 int
1761 pci_apic_irq(int pciBus, int pciDevice, int pciInt)
1762 {
1763         int     intr;
1764
1765         --pciInt;                                       /* zero based */
1766
1767         for (intr = 0; intr < nintrs; ++intr) {         /* check each record */
1768                 if ((INTTYPE(intr) == 0)                /* standard INT */
1769                     && (SRCBUSID(intr) == pciBus)
1770                     && (SRCBUSDEVICE(intr) == pciDevice)
1771                     && (SRCBUSLINE(intr) == pciInt)) {  /* a candidate IRQ */
1772                         if (apic_int_is_bus_type(intr, PCI)) {
1773                                 if (INTIRQ(intr) == 0xff) {
1774                                         kprintf("IOAPIC: pci_apic_irq() "
1775                                                 "failed\n");
1776                                         return -1;      /* unassigned */
1777                                 }
1778                                 return INTIRQ(intr);    /* exact match */
1779                         }
1780                 }
1781         }
1782
1783         return -1;                                      /* NOT found */
1784 }
1785
1786 int
1787 next_apic_irq(int irq)
1788 {
1789         int intr, ointr;
1790         int bus, bustype;
1791
1792         bus = 0;
1793         bustype = 0;
1794         for (intr = 0; intr < nintrs; intr++) {
1795                 if (INTIRQ(intr) != irq || INTTYPE(intr) != 0)
1796                         continue;
1797                 bus = SRCBUSID(intr);
1798                 bustype = apic_bus_type(bus);
1799                 if (bustype != ISA &&
1800                     bustype != EISA &&
1801                     bustype != PCI)
1802                         continue;
1803                 break;
1804         }
1805         if (intr >= nintrs) {
1806                 return -1;
1807         }
1808         for (ointr = intr + 1; ointr < nintrs; ointr++) {
1809                 if (INTTYPE(ointr) != 0)
1810                         continue;
1811                 if (bus != SRCBUSID(ointr))
1812                         continue;
1813                 if (bustype == PCI) {
1814                         if (SRCBUSDEVICE(intr) != SRCBUSDEVICE(ointr))
1815                                 continue;
1816                         if (SRCBUSLINE(intr) != SRCBUSLINE(ointr))
1817                                 continue;
1818                 }
1819                 if (bustype == ISA || bustype == EISA) {
1820                         if (SRCBUSIRQ(intr) != SRCBUSIRQ(ointr))
1821                                 continue;
1822                 }
1823                 if (INTPIN(intr) == INTPIN(ointr))
1824                         continue;
1825                 break;
1826         }
1827         if (ointr >= nintrs) {
1828                 return -1;
1829         }
1830         return INTIRQ(ointr);
1831 }
1832 #undef SRCBUSLINE
1833 #undef SRCBUSDEVICE
1834 #undef SRCBUSID
1835 #undef SRCBUSIRQ
1836
1837 #undef INTPIN
1838 #undef INTIRQ
1839 #undef INTAPIC
1840 #undef INTTYPE
1841
1842 /*
1843  * Reprogram the MB chipset to NOT redirect an ISA INTerrupt.
1844  *
1845  * XXX FIXME:
1846  *  Exactly what this means is unclear at this point.  It is a solution
1847  *  for motherboards that redirect the MBIRQ0 pin.  Generically a motherboard
1848  *  could route any of the ISA INTs to upper (>15) IRQ values.  But most would
1849  *  NOT be redirected via MBIRQ0, thus "undirect()ing" them would NOT be an
1850  *  option.
1851  */
1852 int
1853 undirect_isa_irq(int rirq)
1854 {
1855 #if defined(READY)
1856         if (bootverbose)
1857             kprintf("Freeing redirected ISA irq %d.\n", rirq);
1858         /** FIXME: tickle the MB redirector chip */
1859         return /* XXX */;
1860 #else
1861         if (bootverbose)
1862             kprintf("Freeing (NOT implemented) redirected ISA irq %d.\n", rirq);
1863         return 0;
1864 #endif  /* READY */
1865 }
1866
1867
1868 /*
1869  * Reprogram the MB chipset to NOT redirect a PCI INTerrupt
1870  */
1871 int
1872 undirect_pci_irq(int rirq)
1873 {
1874 #if defined(READY)
1875         if (bootverbose)
1876                 kprintf("Freeing redirected PCI irq %d.\n", rirq);
1877
1878         /** FIXME: tickle the MB redirector chip */
1879         return /* XXX */;
1880 #else
1881         if (bootverbose)
1882                 kprintf("Freeing (NOT implemented) redirected PCI irq %d.\n",
1883                        rirq);
1884         return 0;
1885 #endif  /* READY */
1886 }
1887
1888
1889 /*
1890  * given a bus ID, return:
1891  *  the bus type if found
1892  *  -1 if NOT found
1893  */
1894 int
1895 apic_bus_type(int id)
1896 {
1897         int     x;
1898
1899         for (x = 0; x < mp_nbusses; ++x)
1900                 if (bus_data[x].bus_id == id)
1901                         return bus_data[x].bus_type;
1902
1903         return -1;
1904 }
1905
1906 /*
1907  * given a LOGICAL APIC# and pin#, return:
1908  *  the associated src bus ID if found
1909  *  -1 if NOT found
1910  */
1911 int
1912 apic_src_bus_id(int apic, int pin)
1913 {
1914         int     x;
1915
1916         /* search each of the possible INTerrupt sources */
1917         for (x = 0; x < nintrs; ++x)
1918                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1919                     (pin == io_apic_ints[x].dst_apic_int))
1920                         return (io_apic_ints[x].src_bus_id);
1921
1922         return -1;              /* NOT found */
1923 }
1924
1925 /*
1926  * given a LOGICAL APIC# and pin#, return:
1927  *  the associated src bus IRQ if found
1928  *  -1 if NOT found
1929  */
1930 int
1931 apic_src_bus_irq(int apic, int pin)
1932 {
1933         int     x;
1934
1935         for (x = 0; x < nintrs; x++)
1936                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1937                     (pin == io_apic_ints[x].dst_apic_int))
1938                         return (io_apic_ints[x].src_bus_irq);
1939
1940         return -1;              /* NOT found */
1941 }
1942
1943
1944 /*
1945  * given a LOGICAL APIC# and pin#, return:
1946  *  the associated INTerrupt type if found
1947  *  -1 if NOT found
1948  */
1949 int
1950 apic_int_type(int apic, int pin)
1951 {
1952         int     x;
1953
1954         /* search each of the possible INTerrupt sources */
1955         for (x = 0; x < nintrs; ++x) {
1956                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1957                     (pin == io_apic_ints[x].dst_apic_int))
1958                         return (io_apic_ints[x].int_type);
1959         }
1960         return -1;              /* NOT found */
1961 }
1962
1963 /*
1964  * Return the IRQ associated with an APIC pin
1965  */
1966 int
1967 apic_irq(int apic, int pin)
1968 {
1969         int x;
1970         int res;
1971
1972         for (x = 0; x < nintrs; ++x) {
1973                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
1974                     (pin == io_apic_ints[x].dst_apic_int)) {
1975                         res = io_apic_ints[x].int_vector;
1976                         if (res == 0xff)
1977                                 return -1;
1978                         if (apic != int_to_apicintpin[res].ioapic)
1979                                 panic("apic_irq: inconsistent table %d/%d", apic, int_to_apicintpin[res].ioapic);
1980                         if (pin != int_to_apicintpin[res].int_pin)
1981                                 panic("apic_irq inconsistent table (2)");
1982                         return res;
1983                 }
1984         }
1985         return -1;
1986 }
1987
1988
1989 /*
1990  * given a LOGICAL APIC# and pin#, return:
1991  *  the associated trigger mode if found
1992  *  -1 if NOT found
1993  */
1994 int
1995 apic_trigger(int apic, int pin)
1996 {
1997         int     x;
1998
1999         /* search each of the possible INTerrupt sources */
2000         for (x = 0; x < nintrs; ++x)
2001                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2002                     (pin == io_apic_ints[x].dst_apic_int))
2003                         return ((io_apic_ints[x].int_flags >> 2) & 0x03);
2004
2005         return -1;              /* NOT found */
2006 }
2007
2008
2009 /*
2010  * given a LOGICAL APIC# and pin#, return:
2011  *  the associated 'active' level if found
2012  *  -1 if NOT found
2013  */
2014 int
2015 apic_polarity(int apic, int pin)
2016 {
2017         int     x;
2018
2019         /* search each of the possible INTerrupt sources */
2020         for (x = 0; x < nintrs; ++x)
2021                 if ((apic == ID_TO_IO(io_apic_ints[x].dst_apic_id)) &&
2022                     (pin == io_apic_ints[x].dst_apic_int))
2023                         return (io_apic_ints[x].int_flags & 0x03);
2024
2025         return -1;              /* NOT found */
2026 }
2027
2028 /*
2029  * set data according to MP defaults
2030  * FIXME: probably not complete yet...
2031  */
2032 static void
2033 mptable_default(int type)
2034 {
2035         int     io_apic_id;
2036         int     pin;
2037
2038 #if 0
2039         kprintf("  MP default config type: %d\n", type);
2040         switch (type) {
2041         case 1:
2042                 kprintf("   bus: ISA, APIC: 82489DX\n");
2043                 break;
2044         case 2:
2045                 kprintf("   bus: EISA, APIC: 82489DX\n");
2046                 break;
2047         case 3:
2048                 kprintf("   bus: EISA, APIC: 82489DX\n");
2049                 break;
2050         case 4:
2051                 kprintf("   bus: MCA, APIC: 82489DX\n");
2052                 break;
2053         case 5:
2054                 kprintf("   bus: ISA+PCI, APIC: Integrated\n");
2055                 break;
2056         case 6:
2057                 kprintf("   bus: EISA+PCI, APIC: Integrated\n");
2058                 break;
2059         case 7:
2060                 kprintf("   bus: MCA+PCI, APIC: Integrated\n");
2061                 break;
2062         default:
2063                 kprintf("   future type\n");
2064                 break;
2065                 /* NOTREACHED */
2066         }
2067 #endif  /* 0 */
2068
2069         /* one and only IO APIC */
2070         io_apic_id = (ioapic_read(ioapic[0], IOAPIC_ID) & APIC_ID_MASK) >> 24;
2071
2072         /*
2073          * sanity check, refer to MP spec section 3.6.6, last paragraph
2074          * necessary as some hardware isn't properly setting up the IO APIC
2075          */
2076 #if defined(REALLY_ANAL_IOAPICID_VALUE)
2077         if (io_apic_id != 2) {
2078 #else
2079         if ((io_apic_id == 0) || (io_apic_id == 1) || (io_apic_id == 15)) {
2080 #endif  /* REALLY_ANAL_IOAPICID_VALUE */
2081                 io_apic_set_id(0, 2);
2082                 io_apic_id = 2;
2083         }
2084         IO_TO_ID(0) = io_apic_id;
2085         ID_TO_IO(io_apic_id) = 0;
2086
2087         /* fill out bus entries */
2088         switch (type) {
2089         case 1:
2090         case 2:
2091         case 3:
2092         case 4:
2093         case 5:
2094         case 6:
2095         case 7:
2096                 bus_data[0].bus_id = default_data[type - 1][1];
2097                 bus_data[0].bus_type = default_data[type - 1][2];
2098                 bus_data[1].bus_id = default_data[type - 1][3];
2099                 bus_data[1].bus_type = default_data[type - 1][4];
2100                 break;
2101
2102         /* case 4: case 7:                 MCA NOT supported */
2103         default:                /* illegal/reserved */
2104                 panic("BAD default MP config: %d", type);
2105                 /* NOTREACHED */
2106         }
2107
2108         /* general cases from MP v1.4, table 5-2 */
2109         for (pin = 0; pin < 16; ++pin) {
2110                 io_apic_ints[pin].int_type = 0;
2111                 io_apic_ints[pin].int_flags = 0x05;     /* edge/active-hi */
2112                 io_apic_ints[pin].src_bus_id = 0;
2113                 io_apic_ints[pin].src_bus_irq = pin;    /* IRQ2 caught below */
2114                 io_apic_ints[pin].dst_apic_id = io_apic_id;
2115                 io_apic_ints[pin].dst_apic_int = pin;   /* 1-to-1 */
2116         }
2117
2118         /* special cases from MP v1.4, table 5-2 */
2119         if (type == 2) {
2120                 io_apic_ints[2].int_type = 0xff;        /* N/C */
2121                 io_apic_ints[13].int_type = 0xff;       /* N/C */
2122 #if !defined(APIC_MIXED_MODE)
2123                 /** FIXME: ??? */
2124                 panic("sorry, can't support type 2 default yet");
2125 #endif  /* APIC_MIXED_MODE */
2126         }
2127         else
2128                 io_apic_ints[2].src_bus_irq = 0;        /* ISA IRQ0 is on APIC INT 2 */
2129
2130         if (type == 7)
2131                 io_apic_ints[0].int_type = 0xff;        /* N/C */
2132         else
2133                 io_apic_ints[0].int_type = 3;   /* vectored 8259 */
2134 }
2135
2136 /*
2137  * Map a physical memory address representing I/O into KVA.  The I/O
2138  * block is assumed not to cross a page boundary.
2139  */
2140 void *
2141 permanent_io_mapping(vm_paddr_t pa)
2142 {
2143         KKASSERT(pa < 0x100000000LL);
2144
2145         return pmap_mapdev_uncacheable(pa, PAGE_SIZE);
2146 }
2147
2148 /*
2149  * start each AP in our list
2150  */
2151 static int
2152 start_all_aps(u_int boot_addr)
2153 {
2154         vm_offset_t va = boot_address + KERNBASE;
2155         u_int64_t *pt4, *pt3, *pt2;
2156         int     x, i, pg;
2157         int     shift;
2158         int     smicount;
2159         int     smibest;
2160         int     smilast;
2161         u_char  mpbiosreason;
2162         u_long  mpbioswarmvec;
2163         struct mdglobaldata *gd;
2164         struct privatespace *ps;
2165
2166         POSTCODE(START_ALL_APS_POST);
2167
2168         /* Initialize BSP's local APIC */
2169         apic_initialize(TRUE);
2170
2171         /* Finalize PIC */
2172         MachIntrABI.finalize();
2173
2174         /* install the AP 1st level boot code */
2175         pmap_kenter(va, boot_address);
2176         cpu_invlpg((void *)va);         /* JG XXX */
2177         bcopy(mptramp_start, (void *)va, bootMP_size);
2178
2179         /* Locate the page tables, they'll be below the trampoline */
2180         pt4 = (u_int64_t *)(uintptr_t)(mptramp_pagetables + KERNBASE);
2181         pt3 = pt4 + (PAGE_SIZE) / sizeof(u_int64_t);
2182         pt2 = pt3 + (PAGE_SIZE) / sizeof(u_int64_t);
2183
2184         /* Create the initial 1GB replicated page tables */
2185         for (i = 0; i < 512; i++) {
2186                 /* Each slot of the level 4 pages points to the same level 3 page */
2187                 pt4[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + PAGE_SIZE);
2188                 pt4[i] |= PG_V | PG_RW | PG_U;
2189
2190                 /* Each slot of the level 3 pages points to the same level 2 page */
2191                 pt3[i] = (u_int64_t)(uintptr_t)(mptramp_pagetables + (2 * PAGE_SIZE));
2192                 pt3[i] |= PG_V | PG_RW | PG_U;
2193
2194                 /* The level 2 page slots are mapped with 2MB pages for 1GB. */
2195                 pt2[i] = i * (2 * 1024 * 1024);
2196                 pt2[i] |= PG_V | PG_RW | PG_PS | PG_U;
2197         }
2198
2199         /* save the current value of the warm-start vector */
2200         mpbioswarmvec = *((u_int32_t *) WARMBOOT_OFF);
2201         outb(CMOS_REG, BIOS_RESET);
2202         mpbiosreason = inb(CMOS_DATA);
2203
2204         /* setup a vector to our boot code */
2205         *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2206         *((volatile u_short *) WARMBOOT_SEG) = (boot_address >> 4);
2207         outb(CMOS_REG, BIOS_RESET);
2208         outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2209
2210         /*
2211          * If we have a TSC we can figure out the SMI interrupt rate.
2212          * The SMI does not necessarily use a constant rate.  Spend
2213          * up to 250ms trying to figure it out.
2214          */
2215         smibest = 0;
2216         if (cpu_feature & CPUID_TSC) {
2217                 set_apic_timer(275000);
2218                 smilast = read_apic_timer();
2219                 for (x = 0; x < 20 && read_apic_timer(); ++x) {
2220                         smicount = smitest();
2221                         if (smibest == 0 || smilast - smicount < smibest)
2222                                 smibest = smilast - smicount;
2223                         smilast = smicount;
2224                 }
2225                 if (smibest > 250000)
2226                         smibest = 0;
2227                 if (smibest) {
2228                         smibest = smibest * (int64_t)1000000 /
2229                                   get_apic_timer_frequency();
2230                 }
2231         }
2232         if (smibest)
2233                 kprintf("SMI Frequency (worst case): %d Hz (%d us)\n",
2234                         1000000 / smibest, smibest);
2235
2236         kprintf("SMP: Starting %d APs: ", mp_naps);
2237         /* start each AP */
2238         for (x = 1; x <= mp_naps; ++x) {
2239
2240                 /* This is a bit verbose, it will go away soon.  */
2241
2242                 /* first page of AP's private space */
2243                 pg = x * x86_64_btop(sizeof(struct privatespace));
2244
2245                 /* allocate new private data page(s) */
2246                 gd = (struct mdglobaldata *)kmem_alloc(&kernel_map,
2247                                 MDGLOBALDATA_BASEALLOC_SIZE);
2248
2249                 gd = &CPU_prvspace[x].mdglobaldata;     /* official location */
2250                 bzero(gd, sizeof(*gd));
2251                 gd->mi.gd_prvspace = ps = &CPU_prvspace[x];
2252
2253                 /* prime data page for it to use */
2254                 mi_gdinit(&gd->mi, x);
2255                 cpu_gdinit(gd, x);
2256                 gd->mi.gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * (mp_naps + 1));
2257                 bzero(gd->mi.gd_ipiq, sizeof(lwkt_ipiq) * (mp_naps + 1));
2258
2259                 /* setup a vector to our boot code */
2260                 *((volatile u_short *) WARMBOOT_OFF) = WARMBOOT_TARGET;
2261                 *((volatile u_short *) WARMBOOT_SEG) = (boot_addr >> 4);
2262                 outb(CMOS_REG, BIOS_RESET);
2263                 outb(CMOS_DATA, BIOS_WARM);     /* 'warm-start' */
2264
2265                 /*
2266                  * Setup the AP boot stack
2267                  */
2268                 bootSTK = &ps->idlestack[UPAGES*PAGE_SIZE/2];
2269                 bootAP = x;
2270
2271                 /* attempt to start the Application Processor */
2272                 CHECK_INIT(99); /* setup checkpoints */
2273                 if (!start_ap(gd, boot_addr, smibest)) {
2274                         kprintf("\nAP #%d (PHY# %d) failed!\n",
2275                                 x, CPU_TO_ID(x));
2276                         CHECK_PRINT("trace");   /* show checkpoints */
2277                         /* better panic as the AP may be running loose */
2278                         kprintf("panic y/n? [y] ");
2279                         if (cngetc() != 'n')
2280                                 panic("bye-bye");
2281                 }
2282                 CHECK_PRINT("trace");           /* show checkpoints */
2283
2284                 /* record its version info */
2285                 cpu_apic_versions[x] = cpu_apic_versions[0];
2286         }
2287
2288         /* set ncpus to 1 + highest logical cpu.  Not all may have come up */
2289         ncpus = x;
2290
2291         /* ncpus2 -- ncpus rounded down to the nearest power of 2 */
2292         for (shift = 0; (1 << shift) <= ncpus; ++shift)
2293                 ;
2294         --shift;
2295         ncpus2_shift = shift;
2296         ncpus2 = 1 << shift;
2297         ncpus2_mask = ncpus2 - 1;
2298
2299         /* ncpus_fit -- ncpus rounded up to the nearest power of 2 */
2300         if ((1 << shift) < ncpus)
2301                 ++shift;
2302         ncpus_fit = 1 << shift;
2303         ncpus_fit_mask = ncpus_fit - 1;
2304
2305         /* build our map of 'other' CPUs */
2306         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2307         mycpu->gd_ipiq = (void *)kmem_alloc(&kernel_map, sizeof(lwkt_ipiq) * ncpus);
2308         bzero(mycpu->gd_ipiq, sizeof(lwkt_ipiq) * ncpus);
2309
2310         /* fill in our (BSP) APIC version */
2311         cpu_apic_versions[0] = lapic->version;
2312
2313         /* restore the warmstart vector */
2314         *(u_long *) WARMBOOT_OFF = mpbioswarmvec;
2315         outb(CMOS_REG, BIOS_RESET);
2316         outb(CMOS_DATA, mpbiosreason);
2317
2318         /*
2319          * NOTE!  The idlestack for the BSP was setup by locore.  Finish
2320          * up, clean out the P==V mapping we did earlier.
2321          */
2322         pmap_set_opt();
2323
2324         /* number of APs actually started */
2325         return ncpus - 1;
2326 }
2327
2328
2329 /*
2330  * load the 1st level AP boot code into base memory.
2331  */
2332
2333 /* targets for relocation */
2334 extern void bigJump(void);
2335 extern void bootCodeSeg(void);
2336 extern void bootDataSeg(void);
2337 extern void MPentry(void);
2338 extern u_int MP_GDT;
2339 extern u_int mp_gdtbase;
2340
2341 #if 0
2342
2343 static void
2344 install_ap_tramp(u_int boot_addr)
2345 {
2346         int     x;
2347         int     size = *(int *) ((u_long) & bootMP_size);
2348         u_char *src = (u_char *) ((u_long) bootMP);
2349         u_char *dst = (u_char *) boot_addr + KERNBASE;
2350         u_int   boot_base = (u_int) bootMP;
2351         u_int8_t *dst8;
2352         u_int16_t *dst16;
2353         u_int32_t *dst32;
2354
2355         POSTCODE(INSTALL_AP_TRAMP_POST);
2356
2357         for (x = 0; x < size; ++x)
2358                 *dst++ = *src++;
2359
2360         /*
2361          * modify addresses in code we just moved to basemem. unfortunately we
2362          * need fairly detailed info about mpboot.s for this to work.  changes
2363          * to mpboot.s might require changes here.
2364          */
2365
2366         /* boot code is located in KERNEL space */
2367         dst = (u_char *) boot_addr + KERNBASE;
2368
2369         /* modify the lgdt arg */
2370         dst32 = (u_int32_t *) (dst + ((u_int) & mp_gdtbase - boot_base));
2371         *dst32 = boot_addr + ((u_int) & MP_GDT - boot_base);
2372
2373         /* modify the ljmp target for MPentry() */
2374         dst32 = (u_int32_t *) (dst + ((u_int) bigJump - boot_base) + 1);
2375         *dst32 = ((u_int) MPentry - KERNBASE);
2376
2377         /* modify the target for boot code segment */
2378         dst16 = (u_int16_t *) (dst + ((u_int) bootCodeSeg - boot_base));
2379         dst8 = (u_int8_t *) (dst16 + 1);
2380         *dst16 = (u_int) boot_addr & 0xffff;
2381         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2382
2383         /* modify the target for boot data segment */
2384         dst16 = (u_int16_t *) (dst + ((u_int) bootDataSeg - boot_base));
2385         dst8 = (u_int8_t *) (dst16 + 1);
2386         *dst16 = (u_int) boot_addr & 0xffff;
2387         *dst8 = ((u_int) boot_addr >> 16) & 0xff;
2388 }
2389
2390 #endif
2391
2392 /*
2393  * This function starts the AP (application processor) identified
2394  * by the APIC ID 'physicalCpu'.  It does quite a "song and dance"
2395  * to accomplish this.  This is necessary because of the nuances
2396  * of the different hardware we might encounter.  It ain't pretty,
2397  * but it seems to work.
2398  *
2399  * NOTE: eventually an AP gets to ap_init(), which is called just
2400  * before the AP goes into the LWKT scheduler's idle loop.
2401  */
2402 static int
2403 start_ap(struct mdglobaldata *gd, u_int boot_addr, int smibest)
2404 {
2405         int     physical_cpu;
2406         int     vector;
2407         u_long  icr_lo, icr_hi;
2408
2409         POSTCODE(START_AP_POST);
2410
2411         /* get the PHYSICAL APIC ID# */
2412         physical_cpu = CPU_TO_ID(gd->mi.gd_cpuid);
2413
2414         /* calculate the vector */
2415         vector = (boot_addr >> 12) & 0xff;
2416
2417         /* We don't want anything interfering */
2418         cpu_disable_intr();
2419
2420         /* Make sure the target cpu sees everything */
2421         wbinvd();
2422
2423         /*
2424          * Try to detect when a SMI has occurred, wait up to 200ms.
2425          *
2426          * If a SMI occurs during an AP reset but before we issue
2427          * the STARTUP command, the AP may brick.  To work around
2428          * this problem we hold off doing the AP startup until
2429          * after we have detected the SMI.  Hopefully another SMI
2430          * will not occur before we finish the AP startup.
2431          *
2432          * Retries don't seem to help.  SMIs have a window of opportunity
2433          * and if USB->legacy keyboard emulation is enabled in the BIOS
2434          * the interrupt rate can be quite high.
2435          *
2436          * NOTE: Don't worry about the L1 cache load, it might bloat
2437          *       ldelta a little but ndelta will be so huge when the SMI
2438          *       occurs the detection logic will still work fine.
2439          */
2440         if (smibest) {
2441                 set_apic_timer(200000);
2442                 smitest();
2443         }
2444
2445         /*
2446          * first we do an INIT/RESET IPI this INIT IPI might be run, reseting
2447          * and running the target CPU. OR this INIT IPI might be latched (P5
2448          * bug), CPU waiting for STARTUP IPI. OR this INIT IPI might be
2449          * ignored.
2450          *
2451          * see apic/apicreg.h for icr bit definitions.
2452          *
2453          * TIME CRITICAL CODE, DO NOT DO ANY KPRINTFS IN THE HOT PATH.
2454          */
2455
2456         /*
2457          * Setup the address for the target AP.  We can setup
2458          * icr_hi once and then just trigger operations with
2459          * icr_lo.
2460          */
2461         icr_hi = lapic->icr_hi & ~APIC_ID_MASK;
2462         icr_hi |= (physical_cpu << 24);
2463         icr_lo = lapic->icr_lo & 0xfff00000;
2464         lapic->icr_hi = icr_hi;
2465
2466         /*
2467          * Do an INIT IPI: assert RESET
2468          *
2469          * Use edge triggered mode to assert INIT
2470          */
2471         lapic->icr_lo = icr_lo | 0x00004500;
2472         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2473                  /* spin */ ;
2474
2475         /*
2476          * The spec calls for a 10ms delay but we may have to use a
2477          * MUCH lower delay to avoid bricking an AP due to a fast SMI
2478          * interrupt.  We have other loops here too and dividing by 2
2479          * doesn't seem to be enough even after subtracting 350us,
2480          * so we divide by 4.
2481          *
2482          * Our minimum delay is 150uS, maximum is 10ms.  If no SMI
2483          * interrupt was detected we use the full 10ms.
2484          */
2485         if (smibest == 0)
2486                 u_sleep(10000);
2487         else if (smibest < 150 * 4 + 350)
2488                 u_sleep(150);
2489         else if ((smibest - 350) / 4 < 10000)
2490                 u_sleep((smibest - 350) / 4);
2491         else
2492                 u_sleep(10000);
2493
2494         /*
2495          * Do an INIT IPI: deassert RESET
2496          *
2497          * Use level triggered mode to deassert.  It is unclear
2498          * why we need to do this.
2499          */
2500         lapic->icr_lo = icr_lo | 0x00008500;
2501         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2502                  /* spin */ ;
2503         u_sleep(150);                           /* wait 150us */
2504
2505         /*
2506          * Next we do a STARTUP IPI: the previous INIT IPI might still be
2507          * latched, (P5 bug) this 1st STARTUP would then terminate
2508          * immediately, and the previously started INIT IPI would continue. OR
2509          * the previous INIT IPI has already run. and this STARTUP IPI will
2510          * run. OR the previous INIT IPI was ignored. and this STARTUP IPI
2511          * will run.
2512          */
2513         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2514         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2515                  /* spin */ ;
2516         u_sleep(200);           /* wait ~200uS */
2517
2518         /*
2519          * Finally we do a 2nd STARTUP IPI: this 2nd STARTUP IPI should run IF
2520          * the previous STARTUP IPI was cancelled by a latched INIT IPI. OR
2521          * this STARTUP IPI will be ignored, as only ONE STARTUP IPI is
2522          * recognized after hardware RESET or INIT IPI.
2523          */
2524         lapic->icr_lo = icr_lo | 0x00000600 | vector;
2525         while (lapic->icr_lo & APIC_DELSTAT_MASK)
2526                  /* spin */ ;
2527
2528         /* Resume normal operation */
2529         cpu_enable_intr();
2530
2531         /* wait for it to start, see ap_init() */
2532         set_apic_timer(5000000);/* == 5 seconds */
2533         while (read_apic_timer()) {
2534                 if (smp_startup_mask & CPUMASK(gd->mi.gd_cpuid))
2535                         return 1;       /* return SUCCESS */
2536         }
2537
2538         return 0;               /* return FAILURE */
2539 }
2540
2541 static
2542 int
2543 smitest(void)
2544 {
2545         int64_t ltsc;
2546         int64_t ntsc;
2547         int64_t ldelta;
2548         int64_t ndelta;
2549         int count;
2550
2551         ldelta = 0;
2552         ndelta = 0;
2553         while (read_apic_timer()) {
2554                 ltsc = rdtsc();
2555                 for (count = 0; count < 100; ++count)
2556                         ntsc = rdtsc(); /* force loop to occur */
2557                 if (ldelta) {
2558                         ndelta = ntsc - ltsc;
2559                         if (ldelta > ndelta)
2560                                 ldelta = ndelta;
2561                         if (ndelta > ldelta * 2)
2562                                 break;
2563                 } else {
2564                         ldelta = ntsc - ltsc;
2565                 }
2566         }
2567         return(read_apic_timer());
2568 }
2569
2570 /*
2571  * Synchronously flush the TLB on all other CPU's.  The current cpu's
2572  * TLB is not flushed.  If the caller wishes to flush the current cpu's
2573  * TLB the caller must call cpu_invltlb() in addition to smp_invltlb().
2574  *
2575  * NOTE: If for some reason we were unable to start all cpus we cannot
2576  *       safely use broadcast IPIs.
2577  */
2578
2579 static cpumask_t smp_invltlb_req;
2580
2581 #define SMP_INVLTLB_DEBUG
2582
2583 void
2584 smp_invltlb(void)
2585 {
2586 #ifdef SMP
2587         struct mdglobaldata *md = mdcpu;
2588 #ifdef SMP_INVLTLB_DEBUG
2589         long count = 0;
2590         long xcount = 0;
2591 #endif
2592
2593         crit_enter_gd(&md->mi);
2594         md->gd_invltlb_ret = 0;
2595         ++md->mi.gd_cnt.v_smpinvltlb;
2596         atomic_set_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2597 #ifdef SMP_INVLTLB_DEBUG
2598 again:
2599 #endif
2600         if (smp_startup_mask == smp_active_mask) {
2601                 all_but_self_ipi(XINVLTLB_OFFSET);
2602         } else {
2603                 selected_apic_ipi(smp_active_mask & ~md->mi.gd_cpumask,
2604                                   XINVLTLB_OFFSET, APIC_DELMODE_FIXED);
2605         }
2606
2607 #ifdef SMP_INVLTLB_DEBUG
2608         if (xcount)
2609                 kprintf("smp_invltlb: ipi sent\n");
2610 #endif
2611         while ((md->gd_invltlb_ret & smp_active_mask & ~md->mi.gd_cpumask) !=
2612                (smp_active_mask & ~md->mi.gd_cpumask)) {
2613                 cpu_mfence();
2614                 cpu_pause();
2615 #ifdef SMP_INVLTLB_DEBUG
2616                 /* DEBUGGING */
2617                 if (++count == 400000000) {
2618                         print_backtrace(-1);
2619                         kprintf("smp_invltlb: endless loop %08lx %08lx, "
2620                                 "rflags %016jx retry",
2621                               (long)md->gd_invltlb_ret,
2622                               (long)smp_invltlb_req,
2623                               (intmax_t)read_rflags());
2624                         __asm __volatile ("sti");
2625                         ++xcount;
2626                         if (xcount > 2)
2627                                 lwkt_process_ipiq();
2628                         if (xcount > 3) {
2629                                 int bcpu = BSFCPUMASK(~md->gd_invltlb_ret &
2630                                                       ~md->mi.gd_cpumask &
2631                                                       smp_active_mask);
2632                                 globaldata_t xgd;
2633
2634                                 kprintf("bcpu %d\n", bcpu);
2635                                 xgd = globaldata_find(bcpu);
2636                                 kprintf("thread %p %s\n", xgd->gd_curthread, xgd->gd_curthread->td_comm);
2637                         }
2638                         if (xcount > 5)
2639                                 Debugger("giving up");
2640                         count = 0;
2641                         goto again;
2642                 }
2643 #endif
2644         }
2645         atomic_clear_cpumask(&smp_invltlb_req, md->mi.gd_cpumask);
2646         crit_exit_gd(&md->mi);
2647 #endif
2648 }
2649
2650 #ifdef SMP
2651
2652 /*
2653  * Called from Xinvltlb assembly with interrupts disabled.  We didn't
2654  * bother to bump the critical section count or nested interrupt count
2655  * so only do very low level operations here.
2656  */
2657 void
2658 smp_invltlb_intr(void)
2659 {
2660         struct mdglobaldata *md = mdcpu;
2661         struct mdglobaldata *omd;
2662         cpumask_t mask;
2663         int cpu;
2664
2665         cpu_mfence();
2666         mask = smp_invltlb_req;
2667         cpu_invltlb();
2668         while (mask) {
2669                 cpu = BSFCPUMASK(mask);
2670                 mask &= ~CPUMASK(cpu);
2671                 omd = (struct mdglobaldata *)globaldata_find(cpu);
2672                 atomic_set_cpumask(&omd->gd_invltlb_ret, md->mi.gd_cpumask);
2673         }
2674 }
2675
2676 #endif
2677
2678 /*
2679  * When called the executing CPU will send an IPI to all other CPUs
2680  *  requesting that they halt execution.
2681  *
2682  * Usually (but not necessarily) called with 'other_cpus' as its arg.
2683  *
2684  *  - Signals all CPUs in map to stop.
2685  *  - Waits for each to stop.
2686  *
2687  * Returns:
2688  *  -1: error
2689  *   0: NA
2690  *   1: ok
2691  *
2692  * XXX FIXME: this is not MP-safe, needs a lock to prevent multiple CPUs
2693  *            from executing at same time.
2694  */
2695 int
2696 stop_cpus(cpumask_t map)
2697 {
2698         map &= smp_active_mask;
2699
2700         /* send the Xcpustop IPI to all CPUs in map */
2701         selected_apic_ipi(map, XCPUSTOP_OFFSET, APIC_DELMODE_FIXED);
2702
2703         while ((stopped_cpus & map) != map)
2704                 /* spin */ ;
2705
2706         return 1;
2707 }
2708
2709
2710 /*
2711  * Called by a CPU to restart stopped CPUs.
2712  *
2713  * Usually (but not necessarily) called with 'stopped_cpus' as its arg.
2714  *
2715  *  - Signals all CPUs in map to restart.
2716  *  - Waits for each to restart.
2717  *
2718  * Returns:
2719  *  -1: error
2720  *   0: NA
2721  *   1: ok
2722  */
2723 int
2724 restart_cpus(cpumask_t map)
2725 {
2726         /* signal other cpus to restart */
2727         started_cpus = map & smp_active_mask;
2728
2729         while ((stopped_cpus & map) != 0) /* wait for each to clear its bit */
2730                 /* spin */ ;
2731
2732         return 1;
2733 }
2734
2735 /*
2736  * This is called once the mpboot code has gotten us properly relocated
2737  * and the MMU turned on, etc.   ap_init() is actually the idle thread,
2738  * and when it returns the scheduler will call the real cpu_idle() main
2739  * loop for the idlethread.  Interrupts are disabled on entry and should
2740  * remain disabled at return.
2741  */
2742 void
2743 ap_init(void)
2744 {
2745         u_int   apic_id;
2746
2747         /*
2748          * Adjust smp_startup_mask to signal the BSP that we have started
2749          * up successfully.  Note that we do not yet hold the BGL.  The BSP
2750          * is waiting for our signal.
2751          *
2752          * We can't set our bit in smp_active_mask yet because we are holding
2753          * interrupts physically disabled and remote cpus could deadlock
2754          * trying to send us an IPI.
2755          */
2756         smp_startup_mask |= CPUMASK(mycpu->gd_cpuid);
2757         cpu_mfence();
2758
2759         /*
2760          * Interlock for finalization.  Wait until mp_finish is non-zero,
2761          * then get the MP lock.
2762          *
2763          * Note: We are in a critical section.
2764          *
2765          * Note: we are the idle thread, we can only spin.
2766          *
2767          * Note: The load fence is memory volatile and prevents the compiler
2768          * from improperly caching mp_finish, and the cpu from improperly
2769          * caching it.
2770          */
2771         while (mp_finish == 0)
2772                 cpu_lfence();
2773         while (try_mplock() == 0)
2774                 ;
2775
2776         if (cpu_feature & CPUID_TSC) {
2777                 /*
2778                  * The BSP is constantly updating tsc0_offset, figure out
2779                  * the relative difference to synchronize ktrdump.
2780                  */
2781                 tsc_offsets[mycpu->gd_cpuid] = rdtsc() - tsc0_offset;
2782         }
2783
2784         /* BSP may have changed PTD while we're waiting for the lock */
2785         cpu_invltlb();
2786
2787 #if defined(I586_CPU) && !defined(NO_F00F_HACK)
2788         lidt(&r_idt);
2789 #endif
2790
2791         /* Build our map of 'other' CPUs. */
2792         mycpu->gd_other_cpus = smp_startup_mask & ~CPUMASK(mycpu->gd_cpuid);
2793
2794         kprintf(" %d", mycpu->gd_cpuid);
2795
2796         /* A quick check from sanity claus */
2797         apic_id = (apic_id_to_logical[(lapic->id & 0xff000000) >> 24]);
2798         if (mycpu->gd_cpuid != apic_id) {
2799                 kprintf("SMP: cpuid = %d\n", mycpu->gd_cpuid);
2800                 kprintf("SMP: apic_id = %d lapicid %d\n",
2801                         apic_id, (lapic->id & 0xff000000) >> 24);
2802 #if JGXXX
2803                 kprintf("PTD[MPPTDI] = %p\n", (void *)PTD[MPPTDI]);
2804 #endif
2805                 panic("cpuid mismatch! boom!!");
2806         }
2807
2808         /* Initialize AP's local APIC for irq's */
2809         apic_initialize(FALSE);
2810
2811         /* Set memory range attributes for this CPU to match the BSP */
2812         mem_range_AP_init();
2813
2814         /*
2815          * Once we go active we must process any IPIQ messages that may
2816          * have been queued, because no actual IPI will occur until we
2817          * set our bit in the smp_active_mask.  If we don't the IPI
2818          * message interlock could be left set which would also prevent
2819          * further IPIs.
2820          *
2821          * The idle loop doesn't expect the BGL to be held and while
2822          * lwkt_switch() normally cleans things up this is a special case
2823          * because we returning almost directly into the idle loop.
2824          *
2825          * The idle thread is never placed on the runq, make sure
2826          * nothing we've done put it there.
2827          */
2828         KKASSERT(get_mplock_count(curthread) == 1);
2829         smp_active_mask |= CPUMASK(mycpu->gd_cpuid);
2830
2831         /*
2832          * Enable interrupts here.  idle_restore will also do it, but
2833          * doing it here lets us clean up any strays that got posted to
2834          * the CPU during the AP boot while we are still in a critical
2835          * section.
2836          */
2837         __asm __volatile("sti; pause; pause"::);
2838         bzero(mdcpu->gd_ipending, sizeof(mdcpu->gd_ipending));
2839
2840         initclocks_pcpu();      /* clock interrupts (via IPIs) */
2841         lwkt_process_ipiq();
2842
2843         /*
2844          * Releasing the mp lock lets the BSP finish up the SMP init
2845          */
2846         rel_mplock();
2847         KKASSERT((curthread->td_flags & TDF_RUNQ) == 0);
2848 }
2849
2850 /*
2851  * Get SMP fully working before we start initializing devices.
2852  */
2853 static
2854 void
2855 ap_finish(void)
2856 {
2857         mp_finish = 1;
2858         if (bootverbose)
2859                 kprintf("Finish MP startup\n");
2860         if (cpu_feature & CPUID_TSC)
2861                 tsc0_offset = rdtsc();
2862         tsc_offsets[0] = 0;
2863         rel_mplock();
2864         while (smp_active_mask != smp_startup_mask) {
2865                 cpu_lfence();
2866                 if (cpu_feature & CPUID_TSC)
2867                         tsc0_offset = rdtsc();
2868         }
2869         while (try_mplock() == 0)
2870                 ;
2871         kprintf("\n");
2872         if (bootverbose) {
2873                 kprintf("Active CPU Mask: %016jx\n",
2874                         (uintmax_t)smp_active_mask);
2875         }
2876 }
2877
2878 SYSINIT(finishsmp, SI_BOOT2_FINISH_SMP, SI_ORDER_FIRST, ap_finish, NULL)
2879
2880 void
2881 cpu_send_ipiq(int dcpu)
2882 {
2883         if (CPUMASK(dcpu) & smp_active_mask)
2884                 single_apic_ipi(dcpu, XIPIQ_OFFSET, APIC_DELMODE_FIXED);
2885 }
2886
2887 #if 0   /* single_apic_ipi_passive() not working yet */
2888 /*
2889  * Returns 0 on failure, 1 on success
2890  */
2891 int
2892 cpu_send_ipiq_passive(int dcpu)
2893 {
2894         int r = 0;
2895         if (CPUMASK(dcpu) & smp_active_mask) {
2896                 r = single_apic_ipi_passive(dcpu, XIPIQ_OFFSET,
2897                                         APIC_DELMODE_FIXED);
2898         }
2899         return(r);
2900 }
2901 #endif
2902
2903 struct mptable_lapic_cbarg1 {
2904         int     cpu_count;
2905         int     ht_fixup;
2906         u_int   ht_apicid_mask;
2907 };
2908
2909 static int
2910 mptable_lapic_pass1_callback(void *xarg, const void *pos, int type)
2911 {
2912         const struct PROCENTRY *ent;
2913         struct mptable_lapic_cbarg1 *arg = xarg;
2914
2915         if (type != 0)
2916                 return 0;
2917         ent = pos;
2918
2919         if ((ent->cpu_flags & PROCENTRY_FLAG_EN) == 0)
2920                 return 0;
2921
2922         arg->cpu_count++;
2923         if (ent->apic_id < 32) {
2924                 arg->ht_apicid_mask |= 1 << ent->apic_id;
2925         } else if (arg->ht_fixup) {
2926                 kprintf("MPTABLE: lapic id > 32, disable HTT fixup\n");
2927                 arg->ht_fixup = 0;
2928         }
2929         return 0;
2930 }
2931
2932 struct mptable_lapic_cbarg2 {
2933         int     cpu;
2934         int     logical_cpus;
2935         int     found_bsp;
2936 };
2937
2938 static int
2939 mptable_lapic_pass2_callback(void *xarg, const void *pos, int type)
2940 {
2941         const struct PROCENTRY *ent;
2942         struct mptable_lapic_cbarg2 *arg = xarg;
2943
2944         if (type != 0)
2945                 return 0;
2946         ent = pos;
2947
2948         if (ent->cpu_flags & PROCENTRY_FLAG_BP) {
2949                 KKASSERT(!arg->found_bsp);
2950                 arg->found_bsp = 1;
2951         }
2952
2953         if (processor_entry(ent, arg->cpu))
2954                 arg->cpu++;
2955
2956         if (arg->logical_cpus) {
2957                 struct PROCENTRY proc;
2958                 int i;
2959
2960                 /*
2961                  * Create fake mptable processor entries
2962                  * and feed them to processor_entry() to
2963                  * enumerate the logical CPUs.
2964                  */
2965                 bzero(&proc, sizeof(proc));
2966                 proc.type = 0;
2967                 proc.cpu_flags = PROCENTRY_FLAG_EN;
2968                 proc.apic_id = ent->apic_id;
2969
2970                 for (i = 1; i < arg->logical_cpus; i++) {
2971                         proc.apic_id++;
2972                         processor_entry(&proc, arg->cpu);
2973                         arg->cpu++;
2974                 }
2975         }
2976         return 0;
2977 }
2978
2979 static void
2980 mptable_imcr(struct mptable_pos *mpt)
2981 {
2982         /* record whether PIC or virtual-wire mode */
2983         machintr_setvar_simple(MACHINTR_VAR_IMCR_PRESENT,
2984                                mpt->mp_fps->mpfb2 & 0x80);
2985 }
2986
2987 struct mptable_lapic_enumerator {
2988         struct lapic_enumerator enumerator;
2989         vm_paddr_t              mpfps_paddr;
2990 };
2991
2992 static void
2993 mptable_lapic_default(void)
2994 {
2995         int ap_apicid, bsp_apicid;
2996
2997         mp_naps = 1; /* exclude BSP */
2998
2999         /* Map local apic before the id field is accessed */
3000         lapic_map(DEFAULT_APIC_BASE);
3001
3002         bsp_apicid = APIC_ID(lapic->id);
3003         ap_apicid = (bsp_apicid == 0) ? 1 : 0;
3004
3005         /* BSP */
3006         mp_set_cpuids(0, bsp_apicid);
3007         /* one and only AP */
3008         mp_set_cpuids(1, ap_apicid);
3009 }
3010
3011 /*
3012  * Configure:
3013  *     mp_naps
3014  *     ID_TO_CPU(N), APIC ID to logical CPU table
3015  *     CPU_TO_ID(N), logical CPU to APIC ID table
3016  */
3017 static void
3018 mptable_lapic_enumerate(struct lapic_enumerator *e)
3019 {
3020         struct mptable_pos mpt;
3021         struct mptable_lapic_cbarg1 arg1;
3022         struct mptable_lapic_cbarg2 arg2;
3023         mpcth_t cth;
3024         int error, logical_cpus = 0;
3025         vm_offset_t lapic_addr;
3026         vm_paddr_t mpfps_paddr;
3027
3028         mpfps_paddr = ((struct mptable_lapic_enumerator *)e)->mpfps_paddr;
3029         KKASSERT(mpfps_paddr != 0);
3030
3031         error = mptable_map(&mpt, mpfps_paddr);
3032         if (error)
3033                 panic("mptable_lapic_enumerate mptable_map failed\n");
3034
3035         KKASSERT(mpt.mp_fps != NULL);
3036
3037         /*
3038          * Check for use of 'default' configuration
3039          */
3040         if (mpt.mp_fps->mpfb1 != 0) {
3041                 mptable_lapic_default();
3042                 mptable_unmap(&mpt);
3043                 return;
3044         }
3045
3046         cth = mpt.mp_cth;
3047         KKASSERT(cth != NULL);
3048
3049         /* Save local apic address */
3050         lapic_addr = (vm_offset_t)cth->apic_address;
3051         KKASSERT(lapic_addr != 0);
3052
3053         /*
3054          * Find out how many CPUs do we have
3055          */
3056         bzero(&arg1, sizeof(arg1));
3057         arg1.ht_fixup = 1; /* Apply ht fixup by default */
3058
3059         error = mptable_iterate_entries(cth,
3060                     mptable_lapic_pass1_callback, &arg1);
3061         if (error)
3062                 panic("mptable_iterate_entries(lapic_pass1) failed\n");
3063         KKASSERT(arg1.cpu_count != 0);
3064
3065         /* See if we need to fixup HT logical CPUs. */
3066         if (arg1.ht_fixup) {
3067                 logical_cpus = mptable_hyperthread_fixup(arg1.ht_apicid_mask,
3068                                                          arg1.cpu_count);
3069                 if (logical_cpus != 0)
3070                         arg1.cpu_count *= logical_cpus;
3071         }
3072         mp_naps = arg1.cpu_count;
3073
3074         /* Qualify the numbers again, after possible HT fixup */
3075         if (mp_naps > MAXCPU) {
3076                 kprintf("Warning: only using %d of %d available CPUs!\n",
3077                         MAXCPU, mp_naps);
3078                 DELAY(1000000);
3079                 mp_naps = MAXCPU;
3080         }
3081
3082         --mp_naps;      /* subtract the BSP */
3083
3084         /*
3085          * Link logical CPU id to local apic id
3086          */
3087         bzero(&arg2, sizeof(arg2));
3088         arg2.cpu = 1;
3089         arg2.logical_cpus = logical_cpus;
3090
3091         error = mptable_iterate_entries(cth,
3092                     mptable_lapic_pass2_callback, &arg2);
3093         if (error)
3094                 panic("mptable_iterate_entries(lapic_pass2) failed\n");
3095         KKASSERT(arg2.found_bsp);
3096
3097         /* Map local apic */
3098         lapic_map(lapic_addr);
3099
3100         mptable_unmap(&mpt);
3101 }
3102
3103 static int
3104 mptable_lapic_probe(struct lapic_enumerator *e)
3105 {
3106         vm_paddr_t mpfps_paddr;
3107
3108         mpfps_paddr = mptable_probe();
3109         if (mpfps_paddr == 0)
3110                 return ENXIO;
3111
3112         ((struct mptable_lapic_enumerator *)e)->mpfps_paddr = mpfps_paddr;
3113         return 0;
3114 }
3115
3116 static struct mptable_lapic_enumerator  mptable_lapic_enumerator = {
3117         .enumerator = {
3118                 .lapic_prio = LAPIC_ENUM_PRIO_MPTABLE,
3119                 .lapic_probe = mptable_lapic_probe,
3120                 .lapic_enumerate = mptable_lapic_enumerate
3121         }
3122 };
3123
3124 static void
3125 mptable_apic_register(void)
3126 {
3127         lapic_enumerator_register(&mptable_lapic_enumerator.enumerator);
3128 }
3129 SYSINIT(madt, SI_BOOT2_PRESMP, SI_ORDER_ANY, mptable_apic_register, 0);