sys/arm64/arm64/pmap.c

   1 /*-
   2  * Copyright (c) 1991 Regents of the University of California.
   3  * All rights reserved.
   4  * Copyright (c) 1994 John S. Dyson
   5  * All rights reserved.
   6  * Copyright (c) 1994 David Greenman
   7  * All rights reserved.
   8  * Copyright (c) 2003 Peter Wemm
   9  * All rights reserved.
  10  * Copyright (c) 2005-2010 Alan L. Cox <alc@cs.rice.edu>
  11  * All rights reserved.
  12  * Copyright (c) 2014 Andrew Turner
  13  * All rights reserved.
  14  * Copyright (c) 2014-2016 The FreeBSD Foundation
  15  * All rights reserved.
  16  *
  17  * This code is derived from software contributed to Berkeley by
  18  * the Systems Programming Group of the University of Utah Computer
  19  * Science Department and William Jolitz of UUNET Technologies Inc.
  20  *
  21  * This software was developed by Andrew Turner under sponsorship from
  22  * the FreeBSD Foundation.
  23  *
  24  * Redistribution and use in source and binary forms, with or without
  25  * modification, are permitted provided that the following conditions
  26  * are met:
  27  * 1. Redistributions of source code must retain the above copyright
  28  *    notice, this list of conditions and the following disclaimer.
  29  * 2. Redistributions in binary form must reproduce the above copyright
  30  *    notice, this list of conditions and the following disclaimer in the
  31  *    documentation and/or other materials provided with the distribution.
  32  * 3. All advertising materials mentioning features or use of this software
  33  *    must display the following acknowledgement:
  34  *      This product includes software developed by the University of
  35  *      California, Berkeley and its contributors.
  36  * 4. Neither the name of the University nor the names of its contributors
  37  *    may be used to endorse or promote products derived from this software
  38  *    without specific prior written permission.
  39  *
  40  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
  41  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  42  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  43  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
  44  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  45  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  46  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  47  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  48  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  49  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  50  * SUCH DAMAGE.
  51  *
  52  *      from:   @(#)pmap.c      7.7 (Berkeley)  5/12/91
  53  */
  54 /*-
  55  * Copyright (c) 2003 Networks Associates Technology, Inc.
  56  * All rights reserved.
  57  *
  58  * This software was developed for the FreeBSD Project by Jake Burkholder,
  59  * Safeport Network Services, and Network Associates Laboratories, the
  60  * Security Research Division of Network Associates, Inc. under
  61  * DARPA/SPAWAR contract N66001-01-C-8035 ("CBOSS"), as part of the DARPA
  62  * CHATS research program.
  63  *
  64  * Redistribution and use in source and binary forms, with or without
  65  * modification, are permitted provided that the following conditions
  66  * are met:
  67  * 1. Redistributions of source code must retain the above copyright
  68  *    notice, this list of conditions and the following disclaimer.
  69  * 2. Redistributions in binary form must reproduce the above copyright
  70  *    notice, this list of conditions and the following disclaimer in the
  71  *    documentation and/or other materials provided with the distribution.
  72  *
  73  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  74  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  75  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  76  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  77  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  78  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  79  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  80  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  81  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  82  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  83  * SUCH DAMAGE.
  84  */
  85
  86 #include <sys/cdefs.h>
  87 __FBSDID("$FreeBSD$");
  88
  89 /*
  90  *      Manages physical address maps.
  91  *
  92  *      Since the information managed by this module is
  93  *      also stored by the logical address mapping module,
  94  *      this module may throw away valid virtual-to-physical
  95  *      mappings at almost any time.  However, invalidations
  96  *      of virtual-to-physical mappings must be done as
  97  *      requested.
  98  *
  99  *      In order to cope with hardware architectures which
 100  *      make virtual-to-physical map invalidates expensive,
 101  *      this module may delay invalidate or reduced protection
 102  *      operations until such time as they are actually
 103  *      necessary.  This module is given full information as
 104  *      to which processors are currently using which maps,
 105  *      and to when physical maps must be made correct.
 106  */
 107
 108 #include "opt_vm.h"
 109
 110 #include <sys/param.h>
 111 #include <sys/bitstring.h>
 112 #include <sys/bus.h>
 113 #include <sys/systm.h>
 114 #include <sys/kernel.h>
 115 #include <sys/ktr.h>
 116 #include <sys/lock.h>
 117 #include <sys/malloc.h>
 118 #include <sys/mman.h>
 119 #include <sys/msgbuf.h>
 120 #include <sys/mutex.h>
 121 #include <sys/proc.h>
 122 #include <sys/rwlock.h>
 123 #include <sys/sx.h>
 124 #include <sys/vmem.h>
 125 #include <sys/vmmeter.h>
 126 #include <sys/sched.h>
 127 #include <sys/sysctl.h>
 128 #include <sys/_unrhdr.h>
 129 #include <sys/smp.h>
 130
 131 #include <vm/vm.h>
 132 #include <vm/vm_param.h>
 133 #include <vm/vm_kern.h>
 134 #include <vm/vm_page.h>
 135 #include <vm/vm_map.h>
 136 #include <vm/vm_object.h>
 137 #include <vm/vm_extern.h>
 138 #include <vm/vm_pageout.h>
 139 #include <vm/vm_pager.h>
 140 #include <vm/vm_phys.h>
 141 #include <vm/vm_radix.h>
 142 #include <vm/vm_reserv.h>
 143 #include <vm/uma.h>
 144
 145 #include <machine/machdep.h>
 146 #include <machine/md_var.h>
 147 #include <machine/pcb.h>
 148
 149 #define NL0PG           (PAGE_SIZE/(sizeof (pd_entry_t)))
 150 #define NL1PG           (PAGE_SIZE/(sizeof (pd_entry_t)))
 151 #define NL2PG           (PAGE_SIZE/(sizeof (pd_entry_t)))
 152 #define NL3PG           (PAGE_SIZE/(sizeof (pt_entry_t)))
 153
 154 #define NUL0E           L0_ENTRIES
 155 #define NUL1E           (NUL0E * NL1PG)
 156 #define NUL2E           (NUL1E * NL2PG)
 157
 158 #if !defined(DIAGNOSTIC)
 159 #ifdef __GNUC_GNU_INLINE__
 160 #define PMAP_INLINE     __attribute__((__gnu_inline__)) inline
 161 #else
 162 #define PMAP_INLINE     extern inline
 163 #endif
 164 #else
 165 #define PMAP_INLINE
 166 #endif
 167
 168 /*
 169  * These are configured by the mair_el1 register. This is set up in locore.S
 170  */
 171 #define DEVICE_MEMORY   0
 172 #define UNCACHED_MEMORY 1
 173 #define CACHED_MEMORY   2
 174
 175
 176 #ifdef PV_STATS
 177 #define PV_STAT(x)      do { x ; } while (0)
 178 #else
 179 #define PV_STAT(x)      do { } while (0)
 180 #endif
 181
 182 #define pmap_l2_pindex(v)       ((v) >> L2_SHIFT)
 183 #define pa_to_pvh(pa)           (&pv_table[pmap_l2_pindex(pa)])
 184
 185 #define NPV_LIST_LOCKS  MAXCPU
 186
 187 #define PHYS_TO_PV_LIST_LOCK(pa)        \
 188                         (&pv_list_locks[pa_index(pa) % NPV_LIST_LOCKS])
 189
 190 #define CHANGE_PV_LIST_LOCK_TO_PHYS(lockp, pa)  do {    \
 191         struct rwlock **_lockp = (lockp);               \
 192         struct rwlock *_new_lock;                       \
 193                                                         \
 194         _new_lock = PHYS_TO_PV_LIST_LOCK(pa);           \
 195         if (_new_lock != *_lockp) {                     \
 196                 if (*_lockp != NULL)                    \
 197                         rw_wunlock(*_lockp);            \
 198                 *_lockp = _new_lock;                    \
 199                 rw_wlock(*_lockp);                      \
 200         }                                               \
 201 } while (0)
 202
 203 #define CHANGE_PV_LIST_LOCK_TO_VM_PAGE(lockp, m)        \
 204                         CHANGE_PV_LIST_LOCK_TO_PHYS(lockp, VM_PAGE_TO_PHYS(m))
 205
 206 #define RELEASE_PV_LIST_LOCK(lockp)             do {    \
 207         struct rwlock **_lockp = (lockp);               \
 208                                                         \
 209         if (*_lockp != NULL) {                          \
 210                 rw_wunlock(*_lockp);                    \
 211                 *_lockp = NULL;                         \
 212         }                                               \
 213 } while (0)
 214
 215 #define VM_PAGE_TO_PV_LIST_LOCK(m)      \
 216                         PHYS_TO_PV_LIST_LOCK(VM_PAGE_TO_PHYS(m))
 217
 218 struct pmap kernel_pmap_store;
 219
 220 vm_offset_t virtual_avail;      /* VA of first avail page (after kernel bss) */
 221 vm_offset_t virtual_end;        /* VA of last avail page (end of kernel AS) */
 222 vm_offset_t kernel_vm_end = 0;
 223
 224 /*
 225  * Data for the pv entry allocation mechanism.
 226  * Updates to pv_invl_gen are protected by the pv_list_locks[]
 227  * elements, but reads are not.
 228  */
 229 static struct md_page *pv_table;
 230 static struct md_page pv_dummy;
 231
 232 vm_paddr_t dmap_phys_base;      /* The start of the dmap region */
 233 vm_paddr_t dmap_phys_max;       /* The limit of the dmap region */
 234 vm_offset_t dmap_max_addr;      /* The virtual address limit of the dmap */
 235
 236 /* This code assumes all L1 DMAP entries will be used */
 237 CTASSERT((DMAP_MIN_ADDRESS  & ~L0_OFFSET) == DMAP_MIN_ADDRESS);
 238 CTASSERT((DMAP_MAX_ADDRESS  & ~L0_OFFSET) == DMAP_MAX_ADDRESS);
 239
 240 #define DMAP_TABLES     ((DMAP_MAX_ADDRESS - DMAP_MIN_ADDRESS) >> L0_SHIFT)
 241 extern pt_entry_t pagetable_dmap[];
 242
 243 static SYSCTL_NODE(_vm, OID_AUTO, pmap, CTLFLAG_RD, 0, "VM/pmap parameters");
 244
 245 static int superpages_enabled = 1;
 246 SYSCTL_INT(_vm_pmap, OID_AUTO, superpages_enabled,
 247     CTLFLAG_RDTUN | CTLFLAG_NOFETCH, &superpages_enabled, 0,
 248     "Are large page mappings enabled?");
 249
 250 /*
 251  * Data for the pv entry allocation mechanism
 252  */
 253 static TAILQ_HEAD(pch, pv_chunk) pv_chunks = TAILQ_HEAD_INITIALIZER(pv_chunks);
 254 static struct mtx pv_chunks_mutex;
 255 static struct rwlock pv_list_locks[NPV_LIST_LOCKS];
 256
 257 static void     free_pv_chunk(struct pv_chunk *pc);
 258 static void     free_pv_entry(pmap_t pmap, pv_entry_t pv);
 259 static pv_entry_t get_pv_entry(pmap_t pmap, struct rwlock **lockp);
 260 static vm_page_t reclaim_pv_chunk(pmap_t locked_pmap, struct rwlock **lockp);
 261 static void     pmap_pvh_free(struct md_page *pvh, pmap_t pmap, vm_offset_t va);
 262 static pv_entry_t pmap_pvh_remove(struct md_page *pvh, pmap_t pmap,
 263                     vm_offset_t va);
 264
 265 static int pmap_change_attr(vm_offset_t va, vm_size_t size, int mode);
 266 static int pmap_change_attr_locked(vm_offset_t va, vm_size_t size, int mode);
 267 static pt_entry_t *pmap_demote_l1(pmap_t pmap, pt_entry_t *l1, vm_offset_t va);
 268 static pt_entry_t *pmap_demote_l2_locked(pmap_t pmap, pt_entry_t *l2,
 269     vm_offset_t va, struct rwlock **lockp);
 270 static pt_entry_t *pmap_demote_l2(pmap_t pmap, pt_entry_t *l2, vm_offset_t va);
 271 static vm_page_t pmap_enter_quick_locked(pmap_t pmap, vm_offset_t va,
 272     vm_page_t m, vm_prot_t prot, vm_page_t mpte, struct rwlock **lockp);
 273 static int pmap_remove_l2(pmap_t pmap, pt_entry_t *l2, vm_offset_t sva,
 274     pd_entry_t l1e, struct spglist *free, struct rwlock **lockp);
 275 static int pmap_remove_l3(pmap_t pmap, pt_entry_t *l3, vm_offset_t sva,
 276     pd_entry_t l2e, struct spglist *free, struct rwlock **lockp);
 277 static boolean_t pmap_try_insert_pv_entry(pmap_t pmap, vm_offset_t va,
 278     vm_page_t m, struct rwlock **lockp);
 279
 280 static vm_page_t _pmap_alloc_l3(pmap_t pmap, vm_pindex_t ptepindex,
 281                 struct rwlock **lockp);
 282
 283 static void _pmap_unwire_l3(pmap_t pmap, vm_offset_t va, vm_page_t m,
 284     struct spglist *free);
 285 static int pmap_unuse_pt(pmap_t, vm_offset_t, pd_entry_t, struct spglist *);
 286 static __inline vm_page_t pmap_remove_pt_page(pmap_t pmap, vm_offset_t va);
 287
 288 /*
 289  * These load the old table data and store the new value.
 290  * They need to be atomic as the System MMU may write to the table at
 291  * the same time as the CPU.
 292  */
 293 #define pmap_load_store(table, entry) atomic_swap_64(table, entry)
 294 #define pmap_set(table, mask) atomic_set_64(table, mask)
 295 #define pmap_load_clear(table) atomic_swap_64(table, 0)
 296 #define pmap_load(table) (*table)
 297
 298 /********************/
 299 /* Inline functions */
 300 /********************/
 301
 302 static __inline void
 303 pagecopy(void *s, void *d)
 304 {
 305
 306         memcpy(d, s, PAGE_SIZE);
 307 }
 308
 309 static __inline pd_entry_t *
 310 pmap_l0(pmap_t pmap, vm_offset_t va)
 311 {
 312
 313         return (&pmap->pm_l0[pmap_l0_index(va)]);
 314 }
 315
 316 static __inline pd_entry_t *
 317 pmap_l0_to_l1(pd_entry_t *l0, vm_offset_t va)
 318 {
 319         pd_entry_t *l1;
 320
 321         l1 = (pd_entry_t *)PHYS_TO_DMAP(pmap_load(l0) & ~ATTR_MASK);
 322         return (&l1[pmap_l1_index(va)]);
 323 }
 324
 325 static __inline pd_entry_t *
 326 pmap_l1(pmap_t pmap, vm_offset_t va)
 327 {
 328         pd_entry_t *l0;
 329
 330         l0 = pmap_l0(pmap, va);
 331         if ((pmap_load(l0) & ATTR_DESCR_MASK) != L0_TABLE)
 332                 return (NULL);
 333
 334         return (pmap_l0_to_l1(l0, va));
 335 }
 336
 337 static __inline pd_entry_t *
 338 pmap_l1_to_l2(pd_entry_t *l1, vm_offset_t va)
 339 {
 340         pd_entry_t *l2;
 341
 342         l2 = (pd_entry_t *)PHYS_TO_DMAP(pmap_load(l1) & ~ATTR_MASK);
 343         return (&l2[pmap_l2_index(va)]);
 344 }
 345
 346 static __inline pd_entry_t *
 347 pmap_l2(pmap_t pmap, vm_offset_t va)
 348 {
 349         pd_entry_t *l1;
 350
 351         l1 = pmap_l1(pmap, va);
 352         if ((pmap_load(l1) & ATTR_DESCR_MASK) != L1_TABLE)
 353                 return (NULL);
 354
 355         return (pmap_l1_to_l2(l1, va));
 356 }
 357
 358 static __inline pt_entry_t *
 359 pmap_l2_to_l3(pd_entry_t *l2, vm_offset_t va)
 360 {
 361         pt_entry_t *l3;
 362
 363         l3 = (pd_entry_t *)PHYS_TO_DMAP(pmap_load(l2) & ~ATTR_MASK);
 364         return (&l3[pmap_l3_index(va)]);
 365 }
 366
 367 /*
 368  * Returns the lowest valid pde for a given virtual address.
 369  * The next level may or may not point to a valid page or block.
 370  */
 371 static __inline pd_entry_t *
 372 pmap_pde(pmap_t pmap, vm_offset_t va, int *level)
 373 {
 374         pd_entry_t *l0, *l1, *l2, desc;
 375
 376         l0 = pmap_l0(pmap, va);
 377         desc = pmap_load(l0) & ATTR_DESCR_MASK;
 378         if (desc != L0_TABLE) {
 379                 *level = -1;
 380                 return (NULL);
 381         }
 382
 383         l1 = pmap_l0_to_l1(l0, va);
 384         desc = pmap_load(l1) & ATTR_DESCR_MASK;
 385         if (desc != L1_TABLE) {
 386                 *level = 0;
 387                 return (l0);
 388         }
 389
 390         l2 = pmap_l1_to_l2(l1, va);
 391         desc = pmap_load(l2) & ATTR_DESCR_MASK;
 392         if (desc != L2_TABLE) {
 393                 *level = 1;
 394                 return (l1);
 395         }
 396
 397         *level = 2;
 398         return (l2);
 399 }
 400
 401 /*
 402  * Returns the lowest valid pte block or table entry for a given virtual
 403  * address. If there are no valid entries return NULL and set the level to
 404  * the first invalid level.
 405  */
 406 static __inline pt_entry_t *
 407 pmap_pte(pmap_t pmap, vm_offset_t va, int *level)
 408 {
 409         pd_entry_t *l1, *l2, desc;
 410         pt_entry_t *l3;
 411
 412         l1 = pmap_l1(pmap, va);
 413         if (l1 == NULL) {
 414                 *level = 0;
 415                 return (NULL);
 416         }
 417         desc = pmap_load(l1) & ATTR_DESCR_MASK;
 418         if (desc == L1_BLOCK) {
 419                 *level = 1;
 420                 return (l1);
 421         }
 422
 423         if (desc != L1_TABLE) {
 424                 *level = 1;
 425                 return (NULL);
 426         }
 427
 428         l2 = pmap_l1_to_l2(l1, va);
 429         desc = pmap_load(l2) & ATTR_DESCR_MASK;
 430         if (desc == L2_BLOCK) {
 431                 *level = 2;
 432                 return (l2);
 433         }
 434
 435         if (desc != L2_TABLE) {
 436                 *level = 2;
 437                 return (NULL);
 438         }
 439
 440         *level = 3;
 441         l3 = pmap_l2_to_l3(l2, va);
 442         if ((pmap_load(l3) & ATTR_DESCR_MASK) != L3_PAGE)
 443                 return (NULL);
 444
 445         return (l3);
 446 }
 447
 448 static inline bool
 449 pmap_superpages_enabled(void)
 450 {
 451
 452         return (superpages_enabled != 0);
 453 }
 454
 455 bool
 456 pmap_get_tables(pmap_t pmap, vm_offset_t va, pd_entry_t **l0, pd_entry_t **l1,
 457     pd_entry_t **l2, pt_entry_t **l3)
 458 {
 459         pd_entry_t *l0p, *l1p, *l2p;
 460
 461         if (pmap->pm_l0 == NULL)
 462                 return (false);
 463
 464         l0p = pmap_l0(pmap, va);
 465         *l0 = l0p;
 466
 467         if ((pmap_load(l0p) & ATTR_DESCR_MASK) != L0_TABLE)
 468                 return (false);
 469
 470         l1p = pmap_l0_to_l1(l0p, va);
 471         *l1 = l1p;
 472
 473         if ((pmap_load(l1p) & ATTR_DESCR_MASK) == L1_BLOCK) {
 474                 *l2 = NULL;
 475                 *l3 = NULL;
 476                 return (true);
 477         }
 478
 479         if ((pmap_load(l1p) & ATTR_DESCR_MASK) != L1_TABLE)
 480                 return (false);
 481
 482         l2p = pmap_l1_to_l2(l1p, va);
 483         *l2 = l2p;
 484
 485         if ((pmap_load(l2p) & ATTR_DESCR_MASK) == L2_BLOCK) {
 486                 *l3 = NULL;
 487                 return (true);
 488         }
 489
 490         *l3 = pmap_l2_to_l3(l2p, va);
 491
 492         return (true);
 493 }
 494
 495 static __inline int
 496 pmap_l3_valid(pt_entry_t l3)
 497 {
 498
 499         return ((l3 & ATTR_DESCR_MASK) == L3_PAGE);
 500 }
 501
 502
 503 CTASSERT(L1_BLOCK == L2_BLOCK);
 504
 505 /*
 506  * Checks if the page is dirty. We currently lack proper tracking of this on
 507  * arm64 so for now assume is a page mapped as rw was accessed it is.
 508  */
 509 static inline int
 510 pmap_page_dirty(pt_entry_t pte)
 511 {
 512
 513         return ((pte & (ATTR_AF | ATTR_AP_RW_BIT)) ==
 514             (ATTR_AF | ATTR_AP(ATTR_AP_RW)));
 515 }
 516
 517 static __inline void
 518 pmap_resident_count_inc(pmap_t pmap, int count)
 519 {
 520
 521         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
 522         pmap->pm_stats.resident_count += count;
 523 }
 524
 525 static __inline void
 526 pmap_resident_count_dec(pmap_t pmap, int count)
 527 {
 528
 529         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
 530         KASSERT(pmap->pm_stats.resident_count >= count,
 531             ("pmap %p resident count underflow %ld %d", pmap,
 532             pmap->pm_stats.resident_count, count));
 533         pmap->pm_stats.resident_count -= count;
 534 }
 535
 536 static pt_entry_t *
 537 pmap_early_page_idx(vm_offset_t l1pt, vm_offset_t va, u_int *l1_slot,
 538     u_int *l2_slot)
 539 {
 540         pt_entry_t *l2;
 541         pd_entry_t *l1;
 542
 543         l1 = (pd_entry_t *)l1pt;
 544         *l1_slot = (va >> L1_SHIFT) & Ln_ADDR_MASK;
 545
 546         /* Check locore has used a table L1 map */
 547         KASSERT((l1[*l1_slot] & ATTR_DESCR_MASK) == L1_TABLE,
 548            ("Invalid bootstrap L1 table"));
 549         /* Find the address of the L2 table */
 550         l2 = (pt_entry_t *)init_pt_va;
 551         *l2_slot = pmap_l2_index(va);
 552
 553         return (l2);
 554 }
 555
 556 static vm_paddr_t
 557 pmap_early_vtophys(vm_offset_t l1pt, vm_offset_t va)
 558 {
 559         u_int l1_slot, l2_slot;
 560         pt_entry_t *l2;
 561
 562         l2 = pmap_early_page_idx(l1pt, va, &l1_slot, &l2_slot);
 563
 564         return ((l2[l2_slot] & ~ATTR_MASK) + (va & L2_OFFSET));
 565 }
 566
 567 static void
 568 pmap_bootstrap_dmap(vm_offset_t kern_l1, vm_paddr_t min_pa, vm_paddr_t max_pa)
 569 {
 570         vm_offset_t va;
 571         vm_paddr_t pa;
 572         u_int l1_slot;
 573
 574         pa = dmap_phys_base = min_pa & ~L1_OFFSET;
 575         va = DMAP_MIN_ADDRESS;
 576         for (; va < DMAP_MAX_ADDRESS && pa < max_pa;
 577             pa += L1_SIZE, va += L1_SIZE, l1_slot++) {
 578                 l1_slot = ((va - DMAP_MIN_ADDRESS) >> L1_SHIFT);
 579
 580                 pmap_load_store(&pagetable_dmap[l1_slot],
 581                     (pa & ~L1_OFFSET) | ATTR_DEFAULT | ATTR_XN |
 582                     ATTR_IDX(CACHED_MEMORY) | L1_BLOCK);
 583         }
 584
 585         /* Set the upper limit of the DMAP region */
 586         dmap_phys_max = pa;
 587         dmap_max_addr = va;
 588
 589         cpu_tlb_flushID();
 590 }
 591
 592 static vm_offset_t
 593 pmap_bootstrap_l2(vm_offset_t l1pt, vm_offset_t va, vm_offset_t l2_start)
 594 {
 595         vm_offset_t l2pt;
 596         vm_paddr_t pa;
 597         pd_entry_t *l1;
 598         u_int l1_slot;
 599
 600         KASSERT((va & L1_OFFSET) == 0, ("Invalid virtual address"));
 601
 602         l1 = (pd_entry_t *)l1pt;
 603         l1_slot = pmap_l1_index(va);
 604         l2pt = l2_start;
 605
 606         for (; va < VM_MAX_KERNEL_ADDRESS; l1_slot++, va += L1_SIZE) {
 607                 KASSERT(l1_slot < Ln_ENTRIES, ("Invalid L1 index"));
 608
 609                 pa = pmap_early_vtophys(l1pt, l2pt);
 610                 pmap_load_store(&l1[l1_slot],
 611                     (pa & ~Ln_TABLE_MASK) | L1_TABLE);
 612                 l2pt += PAGE_SIZE;
 613         }
 614
 615         /* Clean the L2 page table */
 616         memset((void *)l2_start, 0, l2pt - l2_start);
 617
 618         return l2pt;
 619 }
 620
 621 static vm_offset_t
 622 pmap_bootstrap_l3(vm_offset_t l1pt, vm_offset_t va, vm_offset_t l3_start)
 623 {
 624         vm_offset_t l3pt;
 625         vm_paddr_t pa;
 626         pd_entry_t *l2;
 627         u_int l2_slot;
 628
 629         KASSERT((va & L2_OFFSET) == 0, ("Invalid virtual address"));
 630
 631         l2 = pmap_l2(kernel_pmap, va);
 632         l2 = (pd_entry_t *)rounddown2((uintptr_t)l2, PAGE_SIZE);
 633         l2_slot = pmap_l2_index(va);
 634         l3pt = l3_start;
 635
 636         for (; va < VM_MAX_KERNEL_ADDRESS; l2_slot++, va += L2_SIZE) {
 637                 KASSERT(l2_slot < Ln_ENTRIES, ("Invalid L2 index"));
 638
 639                 pa = pmap_early_vtophys(l1pt, l3pt);
 640                 pmap_load_store(&l2[l2_slot],
 641                     (pa & ~Ln_TABLE_MASK) | L2_TABLE);
 642                 l3pt += PAGE_SIZE;
 643         }
 644
 645         /* Clean the L2 page table */
 646         memset((void *)l3_start, 0, l3pt - l3_start);
 647
 648         return l3pt;
 649 }
 650
 651 /*
 652  *      Bootstrap the system enough to run with virtual memory.
 653  */
 654 void
 655 pmap_bootstrap(vm_offset_t l0pt, vm_offset_t l1pt, vm_paddr_t kernstart,
 656     vm_size_t kernlen)
 657 {
 658         u_int l1_slot, l2_slot, avail_slot, map_slot, used_map_slot;
 659         uint64_t kern_delta;
 660         pt_entry_t *l2;
 661         vm_offset_t va, freemempos;
 662         vm_offset_t dpcpu, msgbufpv;
 663         vm_paddr_t pa, max_pa, min_pa;
 664         int i;
 665
 666         kern_delta = KERNBASE - kernstart;
 667         physmem = 0;
 668
 669         printf("pmap_bootstrap %lx %lx %lx\n", l1pt, kernstart, kernlen);
 670         printf("%lx\n", l1pt);
 671         printf("%lx\n", (KERNBASE >> L1_SHIFT) & Ln_ADDR_MASK);
 672
 673         /* Set this early so we can use the pagetable walking functions */
 674         kernel_pmap_store.pm_l0 = (pd_entry_t *)l0pt;
 675         PMAP_LOCK_INIT(kernel_pmap);
 676
 677         /* Assume the address we were loaded to is a valid physical address */
 678         min_pa = max_pa = KERNBASE - kern_delta;
 679
 680         /*
 681          * Find the minimum physical address. physmap is sorted,
 682          * but may contain empty ranges.
 683          */
 684         for (i = 0; i < (physmap_idx * 2); i += 2) {
 685                 if (physmap[i] == physmap[i + 1])
 686                         continue;
 687                 if (physmap[i] <= min_pa)
 688                         min_pa = physmap[i];
 689                 if (physmap[i + 1] > max_pa)
 690                         max_pa = physmap[i + 1];
 691         }
 692
 693         /* Create a direct map region early so we can use it for pa -> va */
 694         pmap_bootstrap_dmap(l1pt, min_pa, max_pa);
 695
 696         va = KERNBASE;
 697         pa = KERNBASE - kern_delta;
 698
 699         /*
 700          * Start to initialise phys_avail by copying from physmap
 701          * up to the physical address KERNBASE points at.
 702          */
 703         map_slot = avail_slot = 0;
 704         for (; map_slot < (physmap_idx * 2) &&
 705             avail_slot < (PHYS_AVAIL_SIZE - 2); map_slot += 2) {
 706                 if (physmap[map_slot] == physmap[map_slot + 1])
 707                         continue;
 708
 709                 if (physmap[map_slot] <= pa &&
 710                     physmap[map_slot + 1] > pa)
 711                         break;
 712
 713                 phys_avail[avail_slot] = physmap[map_slot];
 714                 phys_avail[avail_slot + 1] = physmap[map_slot + 1];
 715                 physmem += (phys_avail[avail_slot + 1] -
 716                     phys_avail[avail_slot]) >> PAGE_SHIFT;
 717                 avail_slot += 2;
 718         }
 719
 720         /* Add the memory before the kernel */
 721         if (physmap[avail_slot] < pa && avail_slot < (PHYS_AVAIL_SIZE - 2)) {
 722                 phys_avail[avail_slot] = physmap[map_slot];
 723                 phys_avail[avail_slot + 1] = pa;
 724                 physmem += (phys_avail[avail_slot + 1] -
 725                     phys_avail[avail_slot]) >> PAGE_SHIFT;
 726                 avail_slot += 2;
 727         }
 728         used_map_slot = map_slot;
 729
 730         /*
 731          * Read the page table to find out what is already mapped.
 732          * This assumes we have mapped a block of memory from KERNBASE
 733          * using a single L1 entry.
 734          */
 735         l2 = pmap_early_page_idx(l1pt, KERNBASE, &l1_slot, &l2_slot);
 736
 737         /* Sanity check the index, KERNBASE should be the first VA */
 738         KASSERT(l2_slot == 0, ("The L2 index is non-zero"));
 739
 740         /* Find how many pages we have mapped */
 741         for (; l2_slot < Ln_ENTRIES; l2_slot++) {
 742                 if ((l2[l2_slot] & ATTR_DESCR_MASK) == 0)
 743                         break;
 744
 745                 /* Check locore used L2 blocks */
 746                 KASSERT((l2[l2_slot] & ATTR_DESCR_MASK) == L2_BLOCK,
 747                     ("Invalid bootstrap L2 table"));
 748                 KASSERT((l2[l2_slot] & ~ATTR_MASK) == pa,
 749                     ("Incorrect PA in L2 table"));
 750
 751                 va += L2_SIZE;
 752                 pa += L2_SIZE;
 753         }
 754
 755         va = roundup2(va, L1_SIZE);
 756
 757         freemempos = KERNBASE + kernlen;
 758         freemempos = roundup2(freemempos, PAGE_SIZE);
 759         /* Create the l2 tables up to VM_MAX_KERNEL_ADDRESS */
 760         freemempos = pmap_bootstrap_l2(l1pt, va, freemempos);
 761         /* And the l3 tables for the early devmap */
 762         freemempos = pmap_bootstrap_l3(l1pt,
 763             VM_MAX_KERNEL_ADDRESS - L2_SIZE, freemempos);
 764
 765         cpu_tlb_flushID();
 766
 767 #define alloc_pages(var, np)                                            \
 768         (var) = freemempos;                                             \
 769         freemempos += (np * PAGE_SIZE);                                 \
 770         memset((char *)(var), 0, ((np) * PAGE_SIZE));
 771
 772         /* Allocate dynamic per-cpu area. */
 773         alloc_pages(dpcpu, DPCPU_SIZE / PAGE_SIZE);
 774         dpcpu_init((void *)dpcpu, 0);
 775
 776         /* Allocate memory for the msgbuf, e.g. for /sbin/dmesg */
 777         alloc_pages(msgbufpv, round_page(msgbufsize) / PAGE_SIZE);
 778         msgbufp = (void *)msgbufpv;
 779
 780         virtual_avail = roundup2(freemempos, L1_SIZE);
 781         virtual_end = VM_MAX_KERNEL_ADDRESS - L2_SIZE;
 782         kernel_vm_end = virtual_avail;
 783
 784         pa = pmap_early_vtophys(l1pt, freemempos);
 785
 786         /* Finish initialising physmap */
 787         map_slot = used_map_slot;
 788         for (; avail_slot < (PHYS_AVAIL_SIZE - 2) &&
 789             map_slot < (physmap_idx * 2); map_slot += 2) {
 790                 if (physmap[map_slot] == physmap[map_slot + 1])
 791                         continue;
 792
 793                 /* Have we used the current range? */
 794                 if (physmap[map_slot + 1] <= pa)
 795                         continue;
 796
 797                 /* Do we need to split the entry? */
 798                 if (physmap[map_slot] < pa) {
 799                         phys_avail[avail_slot] = pa;
 800                         phys_avail[avail_slot + 1] = physmap[map_slot + 1];
 801                 } else {
 802                         phys_avail[avail_slot] = physmap[map_slot];
 803                         phys_avail[avail_slot + 1] = physmap[map_slot + 1];
 804                 }
 805                 physmem += (phys_avail[avail_slot + 1] -
 806                     phys_avail[avail_slot]) >> PAGE_SHIFT;
 807
 808                 avail_slot += 2;
 809         }
 810         phys_avail[avail_slot] = 0;
 811         phys_avail[avail_slot + 1] = 0;
 812
 813         /*
 814          * Maxmem isn't the "maximum memory", it's one larger than the
 815          * highest page of the physical address space.  It should be
 816          * called something like "Maxphyspage".
 817          */
 818         Maxmem = atop(phys_avail[avail_slot - 1]);
 819
 820         cpu_tlb_flushID();
 821 }
 822
 823 /*
 824  *      Initialize a vm_page's machine-dependent fields.
 825  */
 826 void
 827 pmap_page_init(vm_page_t m)
 828 {
 829
 830         TAILQ_INIT(&m->md.pv_list);
 831         m->md.pv_memattr = VM_MEMATTR_WRITE_BACK;
 832 }
 833
 834 /*
 835  *      Initialize the pmap module.
 836  *      Called by vm_init, to initialize any structures that the pmap
 837  *      system needs to map virtual memory.
 838  */
 839 void
 840 pmap_init(void)
 841 {
 842         vm_size_t s;
 843         int i, pv_npg;
 844
 845         /*
 846          * Are large page mappings enabled?
 847          */
 848         TUNABLE_INT_FETCH("vm.pmap.superpages_enabled", &superpages_enabled);
 849
 850         /*
 851          * Initialize the pv chunk list mutex.
 852          */
 853         mtx_init(&pv_chunks_mutex, "pmap pv chunk list", NULL, MTX_DEF);
 854
 855         /*
 856          * Initialize the pool of pv list locks.
 857          */
 858         for (i = 0; i < NPV_LIST_LOCKS; i++)
 859                 rw_init(&pv_list_locks[i], "pmap pv list");
 860
 861         /*
 862          * Calculate the size of the pv head table for superpages.
 863          */
 864         pv_npg = howmany(vm_phys_segs[vm_phys_nsegs - 1].end, L2_SIZE);
 865
 866         /*
 867          * Allocate memory for the pv head table for superpages.
 868          */
 869         s = (vm_size_t)(pv_npg * sizeof(struct md_page));
 870         s = round_page(s);
 871         pv_table = (struct md_page *)kmem_malloc(kernel_arena, s,
 872             M_WAITOK | M_ZERO);
 873         for (i = 0; i < pv_npg; i++)
 874                 TAILQ_INIT(&pv_table[i].pv_list);
 875         TAILQ_INIT(&pv_dummy.pv_list);
 876 }
 877
 878 static SYSCTL_NODE(_vm_pmap, OID_AUTO, l2, CTLFLAG_RD, 0,
 879     "2MB page mapping counters");
 880
 881 static u_long pmap_l2_demotions;
 882 SYSCTL_ULONG(_vm_pmap_l2, OID_AUTO, demotions, CTLFLAG_RD,
 883     &pmap_l2_demotions, 0, "2MB page demotions");
 884
 885 static u_long pmap_l2_p_failures;
 886 SYSCTL_ULONG(_vm_pmap_l2, OID_AUTO, p_failures, CTLFLAG_RD,
 887     &pmap_l2_p_failures, 0, "2MB page promotion failures");
 888
 889 static u_long pmap_l2_promotions;
 890 SYSCTL_ULONG(_vm_pmap_l2, OID_AUTO, promotions, CTLFLAG_RD,
 891     &pmap_l2_promotions, 0, "2MB page promotions");
 892
 893 /*
 894  * Invalidate a single TLB entry.
 895  */
 896 static __inline void
 897 pmap_invalidate_page(pmap_t pmap, vm_offset_t va)
 898 {
 899
 900         sched_pin();
 901         __asm __volatile(
 902             "dsb  ishst         \n"
 903             "tlbi vaae1is, %0   \n"
 904             "dsb  ish           \n"
 905             "isb                \n"
 906             : : "r"(va >> PAGE_SHIFT));
 907         sched_unpin();
 908 }
 909
 910 static __inline void
 911 pmap_invalidate_range_nopin(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
 912 {
 913         vm_offset_t addr;
 914
 915         dsb(ishst);
 916         for (addr = sva; addr < eva; addr += PAGE_SIZE) {
 917                 __asm __volatile(
 918                     "tlbi vaae1is, %0" : : "r"(addr >> PAGE_SHIFT));
 919         }
 920         __asm __volatile(
 921             "dsb  ish   \n"
 922             "isb        \n");
 923 }
 924
 925 static __inline void
 926 pmap_invalidate_range(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
 927 {
 928
 929         sched_pin();
 930         pmap_invalidate_range_nopin(pmap, sva, eva);
 931         sched_unpin();
 932 }
 933
 934 static __inline void
 935 pmap_invalidate_all(pmap_t pmap)
 936 {
 937
 938         sched_pin();
 939         __asm __volatile(
 940             "dsb  ishst         \n"
 941             "tlbi vmalle1is     \n"
 942             "dsb  ish           \n"
 943             "isb                \n");
 944         sched_unpin();
 945 }
 946
 947 /*
 948  *      Routine:        pmap_extract
 949  *      Function:
 950  *              Extract the physical page address associated
 951  *              with the given map/virtual_address pair.
 952  */
 953 vm_paddr_t
 954 pmap_extract(pmap_t pmap, vm_offset_t va)
 955 {
 956         pt_entry_t *pte, tpte;
 957         vm_paddr_t pa;
 958         int lvl;
 959
 960         pa = 0;
 961         PMAP_LOCK(pmap);
 962         /*
 963          * Find the block or page map for this virtual address. pmap_pte
 964          * will return either a valid block/page entry, or NULL.
 965          */
 966         pte = pmap_pte(pmap, va, &lvl);
 967         if (pte != NULL) {
 968                 tpte = pmap_load(pte);
 969                 pa = tpte & ~ATTR_MASK;
 970                 switch(lvl) {
 971                 case 1:
 972                         KASSERT((tpte & ATTR_DESCR_MASK) == L1_BLOCK,
 973                             ("pmap_extract: Invalid L1 pte found: %lx",
 974                             tpte & ATTR_DESCR_MASK));
 975                         pa |= (va & L1_OFFSET);
 976                         break;
 977                 case 2:
 978                         KASSERT((tpte & ATTR_DESCR_MASK) == L2_BLOCK,
 979                             ("pmap_extract: Invalid L2 pte found: %lx",
 980                             tpte & ATTR_DESCR_MASK));
 981                         pa |= (va & L2_OFFSET);
 982                         break;
 983                 case 3:
 984                         KASSERT((tpte & ATTR_DESCR_MASK) == L3_PAGE,
 985                             ("pmap_extract: Invalid L3 pte found: %lx",
 986                             tpte & ATTR_DESCR_MASK));
 987                         pa |= (va & L3_OFFSET);
 988                         break;
 989                 }
 990         }
 991         PMAP_UNLOCK(pmap);
 992         return (pa);
 993 }
 994
 995 /*
 996  *      Routine:        pmap_extract_and_hold
 997  *      Function:
 998  *              Atomically extract and hold the physical page
 999  *              with the given pmap and virtual address pair
1000  *              if that mapping permits the given protection.
1001  */
1002 vm_page_t
1003 pmap_extract_and_hold(pmap_t pmap, vm_offset_t va, vm_prot_t prot)
1004 {
1005         pt_entry_t *pte, tpte;
1006         vm_offset_t off;
1007         vm_paddr_t pa;
1008         vm_page_t m;
1009         int lvl;
1010
1011         pa = 0;
1012         m = NULL;
1013         PMAP_LOCK(pmap);
1014 retry:
1015         pte = pmap_pte(pmap, va, &lvl);
1016         if (pte != NULL) {
1017                 tpte = pmap_load(pte);
1018
1019                 KASSERT(lvl > 0 && lvl <= 3,
1020                     ("pmap_extract_and_hold: Invalid level %d", lvl));
1021                 CTASSERT(L1_BLOCK == L2_BLOCK);
1022                 KASSERT((lvl == 3 && (tpte & ATTR_DESCR_MASK) == L3_PAGE) ||
1023                     (lvl < 3 && (tpte & ATTR_DESCR_MASK) == L1_BLOCK),
1024                     ("pmap_extract_and_hold: Invalid pte at L%d: %lx", lvl,
1025                      tpte & ATTR_DESCR_MASK));
1026                 if (((tpte & ATTR_AP_RW_BIT) == ATTR_AP(ATTR_AP_RW)) ||
1027                     ((prot & VM_PROT_WRITE) == 0)) {
1028                         switch(lvl) {
1029                         case 1:
1030                                 off = va & L1_OFFSET;
1031                                 break;
1032                         case 2:
1033                                 off = va & L2_OFFSET;
1034                                 break;
1035                         case 3:
1036                         default:
1037                                 off = 0;
1038                         }
1039                         if (vm_page_pa_tryrelock(pmap,
1040                             (tpte & ~ATTR_MASK) | off, &pa))
1041                                 goto retry;
1042                         m = PHYS_TO_VM_PAGE((tpte & ~ATTR_MASK) | off);
1043                         vm_page_hold(m);
1044                 }
1045         }
1046         PA_UNLOCK_COND(pa);
1047         PMAP_UNLOCK(pmap);
1048         return (m);
1049 }
1050
1051 vm_paddr_t
1052 pmap_kextract(vm_offset_t va)
1053 {
1054         pt_entry_t *pte, tpte;
1055         vm_paddr_t pa;
1056         int lvl;
1057
1058         if (va >= DMAP_MIN_ADDRESS && va < DMAP_MAX_ADDRESS) {
1059                 pa = DMAP_TO_PHYS(va);
1060         } else {
1061                 pa = 0;
1062                 pte = pmap_pte(kernel_pmap, va, &lvl);
1063                 if (pte != NULL) {
1064                         tpte = pmap_load(pte);
1065                         pa = tpte & ~ATTR_MASK;
1066                         switch(lvl) {
1067                         case 1:
1068                                 KASSERT((tpte & ATTR_DESCR_MASK) == L1_BLOCK,
1069                                     ("pmap_kextract: Invalid L1 pte found: %lx",
1070                                     tpte & ATTR_DESCR_MASK));
1071                                 pa |= (va & L1_OFFSET);
1072                                 break;
1073                         case 2:
1074                                 KASSERT((tpte & ATTR_DESCR_MASK) == L2_BLOCK,
1075                                     ("pmap_kextract: Invalid L2 pte found: %lx",
1076                                     tpte & ATTR_DESCR_MASK));
1077                                 pa |= (va & L2_OFFSET);
1078                                 break;
1079                         case 3:
1080                                 KASSERT((tpte & ATTR_DESCR_MASK) == L3_PAGE,
1081                                     ("pmap_kextract: Invalid L3 pte found: %lx",
1082                                     tpte & ATTR_DESCR_MASK));
1083                                 pa |= (va & L3_OFFSET);
1084                                 break;
1085                         }
1086                 }
1087         }
1088         return (pa);
1089 }
1090
1091 /***************************************************
1092  * Low level mapping routines.....
1093  ***************************************************/
1094
1095 static void
1096 pmap_kenter(vm_offset_t sva, vm_size_t size, vm_paddr_t pa, int mode)
1097 {
1098         pd_entry_t *pde;
1099         pt_entry_t *pte, attr;
1100         vm_offset_t va;
1101         int lvl;
1102
1103         KASSERT((pa & L3_OFFSET) == 0,
1104            ("pmap_kenter: Invalid physical address"));
1105         KASSERT((sva & L3_OFFSET) == 0,
1106            ("pmap_kenter: Invalid virtual address"));
1107         KASSERT((size & PAGE_MASK) == 0,
1108             ("pmap_kenter: Mapping is not page-sized"));
1109
1110         attr = ATTR_DEFAULT | ATTR_IDX(mode) | L3_PAGE;
1111         if (mode == DEVICE_MEMORY)
1112                 attr |= ATTR_XN;
1113
1114         va = sva;
1115         while (size != 0) {
1116                 pde = pmap_pde(kernel_pmap, va, &lvl);
1117                 KASSERT(pde != NULL,
1118                     ("pmap_kenter: Invalid page entry, va: 0x%lx", va));
1119                 KASSERT(lvl == 2, ("pmap_kenter: Invalid level %d", lvl));
1120
1121                 pte = pmap_l2_to_l3(pde, va);
1122                 pmap_load_store(pte, (pa & ~L3_OFFSET) | attr);
1123
1124                 va += PAGE_SIZE;
1125                 pa += PAGE_SIZE;
1126                 size -= PAGE_SIZE;
1127         }
1128         pmap_invalidate_range(kernel_pmap, sva, va);
1129 }
1130
1131 void
1132 pmap_kenter_device(vm_offset_t sva, vm_size_t size, vm_paddr_t pa)
1133 {
1134
1135         pmap_kenter(sva, size, pa, DEVICE_MEMORY);
1136 }
1137
1138 /*
1139  * Remove a page from the kernel pagetables.
1140  */
1141 PMAP_INLINE void
1142 pmap_kremove(vm_offset_t va)
1143 {
1144         pt_entry_t *pte;
1145         int lvl;
1146
1147         pte = pmap_pte(kernel_pmap, va, &lvl);
1148         KASSERT(pte != NULL, ("pmap_kremove: Invalid address"));
1149         KASSERT(lvl == 3, ("pmap_kremove: Invalid pte level %d", lvl));
1150
1151         pmap_load_clear(pte);
1152         pmap_invalidate_page(kernel_pmap, va);
1153 }
1154
1155 void
1156 pmap_kremove_device(vm_offset_t sva, vm_size_t size)
1157 {
1158         pt_entry_t *pte;
1159         vm_offset_t va;
1160         int lvl;
1161
1162         KASSERT((sva & L3_OFFSET) == 0,
1163            ("pmap_kremove_device: Invalid virtual address"));
1164         KASSERT((size & PAGE_MASK) == 0,
1165             ("pmap_kremove_device: Mapping is not page-sized"));
1166
1167         va = sva;
1168         while (size != 0) {
1169                 pte = pmap_pte(kernel_pmap, va, &lvl);
1170                 KASSERT(pte != NULL, ("Invalid page table, va: 0x%lx", va));
1171                 KASSERT(lvl == 3,
1172                     ("Invalid device pagetable level: %d != 3", lvl));
1173                 pmap_load_clear(pte);
1174
1175                 va += PAGE_SIZE;
1176                 size -= PAGE_SIZE;
1177         }
1178         pmap_invalidate_range(kernel_pmap, sva, va);
1179 }
1180
1181 /*
1182  *      Used to map a range of physical addresses into kernel
1183  *      virtual address space.
1184  *
1185  *      The value passed in '*virt' is a suggested virtual address for
1186  *      the mapping. Architectures which can support a direct-mapped
1187  *      physical to virtual region can return the appropriate address
1188  *      within that region, leaving '*virt' unchanged. Other
1189  *      architectures should map the pages starting at '*virt' and
1190  *      update '*virt' with the first usable address after the mapped
1191  *      region.
1192  */
1193 vm_offset_t
1194 pmap_map(vm_offset_t *virt, vm_paddr_t start, vm_paddr_t end, int prot)
1195 {
1196         return PHYS_TO_DMAP(start);
1197 }
1198
1199
1200 /*
1201  * Add a list of wired pages to the kva
1202  * this routine is only used for temporary
1203  * kernel mappings that do not need to have
1204  * page modification or references recorded.
1205  * Note that old mappings are simply written
1206  * over.  The page *must* be wired.
1207  * Note: SMP coherent.  Uses a ranged shootdown IPI.
1208  */
1209 void
1210 pmap_qenter(vm_offset_t sva, vm_page_t *ma, int count)
1211 {
1212         pd_entry_t *pde;
1213         pt_entry_t *pte, pa;
1214         vm_offset_t va;
1215         vm_page_t m;
1216         int i, lvl;
1217
1218         va = sva;
1219         for (i = 0; i < count; i++) {
1220                 pde = pmap_pde(kernel_pmap, va, &lvl);
1221                 KASSERT(pde != NULL,
1222                     ("pmap_qenter: Invalid page entry, va: 0x%lx", va));
1223                 KASSERT(lvl == 2,
1224                     ("pmap_qenter: Invalid level %d", lvl));
1225
1226                 m = ma[i];
1227                 pa = VM_PAGE_TO_PHYS(m) | ATTR_DEFAULT | ATTR_AP(ATTR_AP_RW) |
1228                     ATTR_IDX(m->md.pv_memattr) | L3_PAGE;
1229                 if (m->md.pv_memattr == DEVICE_MEMORY)
1230                         pa |= ATTR_XN;
1231                 pte = pmap_l2_to_l3(pde, va);
1232                 pmap_load_store(pte, pa);
1233
1234                 va += L3_SIZE;
1235         }
1236         pmap_invalidate_range(kernel_pmap, sva, va);
1237 }
1238
1239 /*
1240  * This routine tears out page mappings from the
1241  * kernel -- it is meant only for temporary mappings.
1242  */
1243 void
1244 pmap_qremove(vm_offset_t sva, int count)
1245 {
1246         pt_entry_t *pte;
1247         vm_offset_t va;
1248         int lvl;
1249
1250         KASSERT(sva >= VM_MIN_KERNEL_ADDRESS, ("usermode va %lx", sva));
1251
1252         va = sva;
1253         while (count-- > 0) {
1254                 pte = pmap_pte(kernel_pmap, va, &lvl);
1255                 KASSERT(lvl == 3,
1256                     ("Invalid device pagetable level: %d != 3", lvl));
1257                 if (pte != NULL) {
1258                         pmap_load_clear(pte);
1259                 }
1260
1261                 va += PAGE_SIZE;
1262         }
1263         pmap_invalidate_range(kernel_pmap, sva, va);
1264 }
1265
1266 /***************************************************
1267  * Page table page management routines.....
1268  ***************************************************/
1269 static __inline void
1270 pmap_free_zero_pages(struct spglist *free)
1271 {
1272         vm_page_t m;
1273
1274         while ((m = SLIST_FIRST(free)) != NULL) {
1275                 SLIST_REMOVE_HEAD(free, plinks.s.ss);
1276                 /* Preserve the page's PG_ZERO setting. */
1277                 vm_page_free_toq(m);
1278         }
1279 }
1280
1281 /*
1282  * Schedule the specified unused page table page to be freed.  Specifically,
1283  * add the page to the specified list of pages that will be released to the
1284  * physical memory manager after the TLB has been updated.
1285  */
1286 static __inline void
1287 pmap_add_delayed_free_list(vm_page_t m, struct spglist *free,
1288     boolean_t set_PG_ZERO)
1289 {
1290
1291         if (set_PG_ZERO)
1292                 m->flags |= PG_ZERO;
1293         else
1294                 m->flags &= ~PG_ZERO;
1295         SLIST_INSERT_HEAD(free, m, plinks.s.ss);
1296 }
1297
1298 /*
1299  * Decrements a page table page's wire count, which is used to record the
1300  * number of valid page table entries within the page.  If the wire count
1301  * drops to zero, then the page table page is unmapped.  Returns TRUE if the
1302  * page table page was unmapped and FALSE otherwise.
1303  */
1304 static inline boolean_t
1305 pmap_unwire_l3(pmap_t pmap, vm_offset_t va, vm_page_t m, struct spglist *free)
1306 {
1307
1308         --m->wire_count;
1309         if (m->wire_count == 0) {
1310                 _pmap_unwire_l3(pmap, va, m, free);
1311                 return (TRUE);
1312         } else
1313                 return (FALSE);
1314 }
1315
1316 static void
1317 _pmap_unwire_l3(pmap_t pmap, vm_offset_t va, vm_page_t m, struct spglist *free)
1318 {
1319
1320         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1321         /*
1322          * unmap the page table page
1323          */
1324         if (m->pindex >= (NUL2E + NUL1E)) {
1325                 /* l1 page */
1326                 pd_entry_t *l0;
1327
1328                 l0 = pmap_l0(pmap, va);
1329                 pmap_load_clear(l0);
1330         } else if (m->pindex >= NUL2E) {
1331                 /* l2 page */
1332                 pd_entry_t *l1;
1333
1334                 l1 = pmap_l1(pmap, va);
1335                 pmap_load_clear(l1);
1336         } else {
1337                 /* l3 page */
1338                 pd_entry_t *l2;
1339
1340                 l2 = pmap_l2(pmap, va);
1341                 pmap_load_clear(l2);
1342         }
1343         pmap_resident_count_dec(pmap, 1);
1344         if (m->pindex < NUL2E) {
1345                 /* We just released an l3, unhold the matching l2 */
1346                 pd_entry_t *l1, tl1;
1347                 vm_page_t l2pg;
1348
1349                 l1 = pmap_l1(pmap, va);
1350                 tl1 = pmap_load(l1);
1351                 l2pg = PHYS_TO_VM_PAGE(tl1 & ~ATTR_MASK);
1352                 pmap_unwire_l3(pmap, va, l2pg, free);
1353         } else if (m->pindex < (NUL2E + NUL1E)) {
1354                 /* We just released an l2, unhold the matching l1 */
1355                 pd_entry_t *l0, tl0;
1356                 vm_page_t l1pg;
1357
1358                 l0 = pmap_l0(pmap, va);
1359                 tl0 = pmap_load(l0);
1360                 l1pg = PHYS_TO_VM_PAGE(tl0 & ~ATTR_MASK);
1361                 pmap_unwire_l3(pmap, va, l1pg, free);
1362         }
1363         pmap_invalidate_page(pmap, va);
1364
1365         /*
1366          * This is a release store so that the ordinary store unmapping
1367          * the page table page is globally performed before TLB shoot-
1368          * down is begun.
1369          */
1370         atomic_subtract_rel_int(&vm_cnt.v_wire_count, 1);
1371
1372         /*
1373          * Put page on a list so that it is released after
1374          * *ALL* TLB shootdown is done
1375          */
1376         pmap_add_delayed_free_list(m, free, TRUE);
1377 }
1378
1379 /*
1380  * After removing a page table entry, this routine is used to
1381  * conditionally free the page, and manage the hold/wire counts.
1382  */
1383 static int
1384 pmap_unuse_pt(pmap_t pmap, vm_offset_t va, pd_entry_t ptepde,
1385     struct spglist *free)
1386 {
1387         vm_page_t mpte;
1388
1389         if (va >= VM_MAXUSER_ADDRESS)
1390                 return (0);
1391         KASSERT(ptepde != 0, ("pmap_unuse_pt: ptepde != 0"));
1392         mpte = PHYS_TO_VM_PAGE(ptepde & ~ATTR_MASK);
1393         return (pmap_unwire_l3(pmap, va, mpte, free));
1394 }
1395
1396 void
1397 pmap_pinit0(pmap_t pmap)
1398 {
1399
1400         PMAP_LOCK_INIT(pmap);
1401         bzero(&pmap->pm_stats, sizeof(pmap->pm_stats));
1402         pmap->pm_l0 = kernel_pmap->pm_l0;
1403         pmap->pm_root.rt_root = 0;
1404 }
1405
1406 int
1407 pmap_pinit(pmap_t pmap)
1408 {
1409         vm_paddr_t l0phys;
1410         vm_page_t l0pt;
1411
1412         /*
1413          * allocate the l0 page
1414          */
1415         while ((l0pt = vm_page_alloc(NULL, 0, VM_ALLOC_NORMAL |
1416             VM_ALLOC_NOOBJ | VM_ALLOC_WIRED | VM_ALLOC_ZERO)) == NULL)
1417                 VM_WAIT;
1418
1419         l0phys = VM_PAGE_TO_PHYS(l0pt);
1420         pmap->pm_l0 = (pd_entry_t *)PHYS_TO_DMAP(l0phys);
1421
1422         if ((l0pt->flags & PG_ZERO) == 0)
1423                 pagezero(pmap->pm_l0);
1424
1425         pmap->pm_root.rt_root = 0;
1426         bzero(&pmap->pm_stats, sizeof(pmap->pm_stats));
1427
1428         return (1);
1429 }
1430
1431 /*
1432  * This routine is called if the desired page table page does not exist.
1433  *
1434  * If page table page allocation fails, this routine may sleep before
1435  * returning NULL.  It sleeps only if a lock pointer was given.
1436  *
1437  * Note: If a page allocation fails at page table level two or three,
1438  * one or two pages may be held during the wait, only to be released
1439  * afterwards.  This conservative approach is easily argued to avoid
1440  * race conditions.
1441  */
1442 static vm_page_t
1443 _pmap_alloc_l3(pmap_t pmap, vm_pindex_t ptepindex, struct rwlock **lockp)
1444 {
1445         vm_page_t m, l1pg, l2pg;
1446
1447         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1448
1449         /*
1450          * Allocate a page table page.
1451          */
1452         if ((m = vm_page_alloc(NULL, ptepindex, VM_ALLOC_NOOBJ |
1453             VM_ALLOC_WIRED | VM_ALLOC_ZERO)) == NULL) {
1454                 if (lockp != NULL) {
1455                         RELEASE_PV_LIST_LOCK(lockp);
1456                         PMAP_UNLOCK(pmap);
1457                         VM_WAIT;
1458                         PMAP_LOCK(pmap);
1459                 }
1460
1461                 /*
1462                  * Indicate the need to retry.  While waiting, the page table
1463                  * page may have been allocated.
1464                  */
1465                 return (NULL);
1466         }
1467         if ((m->flags & PG_ZERO) == 0)
1468                 pmap_zero_page(m);
1469
1470         /*
1471          * Map the pagetable page into the process address space, if
1472          * it isn't already there.
1473          */
1474
1475         if (ptepindex >= (NUL2E + NUL1E)) {
1476                 pd_entry_t *l0;
1477                 vm_pindex_t l0index;
1478
1479                 l0index = ptepindex - (NUL2E + NUL1E);
1480                 l0 = &pmap->pm_l0[l0index];
1481                 pmap_load_store(l0, VM_PAGE_TO_PHYS(m) | L0_TABLE);
1482         } else if (ptepindex >= NUL2E) {
1483                 vm_pindex_t l0index, l1index;
1484                 pd_entry_t *l0, *l1;
1485                 pd_entry_t tl0;
1486
1487                 l1index = ptepindex - NUL2E;
1488                 l0index = l1index >> L0_ENTRIES_SHIFT;
1489
1490                 l0 = &pmap->pm_l0[l0index];
1491                 tl0 = pmap_load(l0);
1492                 if (tl0 == 0) {
1493                         /* recurse for allocating page dir */
1494                         if (_pmap_alloc_l3(pmap, NUL2E + NUL1E + l0index,
1495                             lockp) == NULL) {
1496                                 --m->wire_count;
1497                                 /* XXX: release mem barrier? */
1498                                 atomic_subtract_int(&vm_cnt.v_wire_count, 1);
1499                                 vm_page_free_zero(m);
1500                                 return (NULL);
1501                         }
1502                 } else {
1503                         l1pg = PHYS_TO_VM_PAGE(tl0 & ~ATTR_MASK);
1504                         l1pg->wire_count++;
1505                 }
1506
1507                 l1 = (pd_entry_t *)PHYS_TO_DMAP(pmap_load(l0) & ~ATTR_MASK);
1508                 l1 = &l1[ptepindex & Ln_ADDR_MASK];
1509                 pmap_load_store(l1, VM_PAGE_TO_PHYS(m) | L1_TABLE);
1510         } else {
1511                 vm_pindex_t l0index, l1index;
1512                 pd_entry_t *l0, *l1, *l2;
1513                 pd_entry_t tl0, tl1;
1514
1515                 l1index = ptepindex >> Ln_ENTRIES_SHIFT;
1516                 l0index = l1index >> L0_ENTRIES_SHIFT;
1517
1518                 l0 = &pmap->pm_l0[l0index];
1519                 tl0 = pmap_load(l0);
1520                 if (tl0 == 0) {
1521                         /* recurse for allocating page dir */
1522                         if (_pmap_alloc_l3(pmap, NUL2E + l1index,
1523                             lockp) == NULL) {
1524                                 --m->wire_count;
1525                                 atomic_subtract_int(&vm_cnt.v_wire_count, 1);
1526                                 vm_page_free_zero(m);
1527                                 return (NULL);
1528                         }
1529                         tl0 = pmap_load(l0);
1530                         l1 = (pd_entry_t *)PHYS_TO_DMAP(tl0 & ~ATTR_MASK);
1531                         l1 = &l1[l1index & Ln_ADDR_MASK];
1532                 } else {
1533                         l1 = (pd_entry_t *)PHYS_TO_DMAP(tl0 & ~ATTR_MASK);
1534                         l1 = &l1[l1index & Ln_ADDR_MASK];
1535                         tl1 = pmap_load(l1);
1536                         if (tl1 == 0) {
1537                                 /* recurse for allocating page dir */
1538                                 if (_pmap_alloc_l3(pmap, NUL2E + l1index,
1539                                     lockp) == NULL) {
1540                                         --m->wire_count;
1541                                         /* XXX: release mem barrier? */
1542                                         atomic_subtract_int(
1543                                             &vm_cnt.v_wire_count, 1);
1544                                         vm_page_free_zero(m);
1545                                         return (NULL);
1546                                 }
1547                         } else {
1548                                 l2pg = PHYS_TO_VM_PAGE(tl1 & ~ATTR_MASK);
1549                                 l2pg->wire_count++;
1550                         }
1551                 }
1552
1553                 l2 = (pd_entry_t *)PHYS_TO_DMAP(pmap_load(l1) & ~ATTR_MASK);
1554                 l2 = &l2[ptepindex & Ln_ADDR_MASK];
1555                 pmap_load_store(l2, VM_PAGE_TO_PHYS(m) | L2_TABLE);
1556         }
1557
1558         pmap_resident_count_inc(pmap, 1);
1559
1560         return (m);
1561 }
1562
1563 static vm_page_t
1564 pmap_alloc_l3(pmap_t pmap, vm_offset_t va, struct rwlock **lockp)
1565 {
1566         vm_pindex_t ptepindex;
1567         pd_entry_t *pde, tpde;
1568 #ifdef INVARIANTS
1569         pt_entry_t *pte;
1570 #endif
1571         vm_page_t m;
1572         int lvl;
1573
1574         /*
1575          * Calculate pagetable page index
1576          */
1577         ptepindex = pmap_l2_pindex(va);
1578 retry:
1579         /*
1580          * Get the page directory entry
1581          */
1582         pde = pmap_pde(pmap, va, &lvl);
1583
1584         /*
1585          * If the page table page is mapped, we just increment the hold count,
1586          * and activate it. If we get a level 2 pde it will point to a level 3
1587          * table.
1588          */
1589         switch (lvl) {
1590         case -1:
1591                 break;
1592         case 0:
1593 #ifdef INVARIANTS
1594                 pte = pmap_l0_to_l1(pde, va);
1595                 KASSERT(pmap_load(pte) == 0,
1596                     ("pmap_alloc_l3: TODO: l0 superpages"));
1597 #endif
1598                 break;
1599         case 1:
1600 #ifdef INVARIANTS
1601                 pte = pmap_l1_to_l2(pde, va);
1602                 KASSERT(pmap_load(pte) == 0,
1603                     ("pmap_alloc_l3: TODO: l1 superpages"));
1604 #endif
1605                 break;
1606         case 2:
1607                 tpde = pmap_load(pde);
1608                 if (tpde != 0) {
1609                         m = PHYS_TO_VM_PAGE(tpde & ~ATTR_MASK);
1610                         m->wire_count++;
1611                         return (m);
1612                 }
1613                 break;
1614         default:
1615                 panic("pmap_alloc_l3: Invalid level %d", lvl);
1616         }
1617
1618         /*
1619          * Here if the pte page isn't mapped, or if it has been deallocated.
1620          */
1621         m = _pmap_alloc_l3(pmap, ptepindex, lockp);
1622         if (m == NULL && lockp != NULL)
1623                 goto retry;
1624
1625         return (m);
1626 }
1627
1628
1629 /***************************************************
1630  * Pmap allocation/deallocation routines.
1631  ***************************************************/
1632
1633 /*
1634  * Release any resources held by the given physical map.
1635  * Called when a pmap initialized by pmap_pinit is being released.
1636  * Should only be called if the map contains no valid mappings.
1637  */
1638 void
1639 pmap_release(pmap_t pmap)
1640 {
1641         vm_page_t m;
1642
1643         KASSERT(pmap->pm_stats.resident_count == 0,
1644             ("pmap_release: pmap resident count %ld != 0",
1645             pmap->pm_stats.resident_count));
1646         KASSERT(vm_radix_is_empty(&pmap->pm_root),
1647             ("pmap_release: pmap has reserved page table page(s)"));
1648
1649         m = PHYS_TO_VM_PAGE(DMAP_TO_PHYS((vm_offset_t)pmap->pm_l0));
1650
1651         m->wire_count--;
1652         atomic_subtract_int(&vm_cnt.v_wire_count, 1);
1653         vm_page_free_zero(m);
1654 }
1655
1656 static int
1657 kvm_size(SYSCTL_HANDLER_ARGS)
1658 {
1659         unsigned long ksize = VM_MAX_KERNEL_ADDRESS - VM_MIN_KERNEL_ADDRESS;
1660
1661         return sysctl_handle_long(oidp, &ksize, 0, req);
1662 }
1663 SYSCTL_PROC(_vm, OID_AUTO, kvm_size, CTLTYPE_LONG|CTLFLAG_RD,
1664     0, 0, kvm_size, "LU", "Size of KVM");
1665
1666 static int
1667 kvm_free(SYSCTL_HANDLER_ARGS)
1668 {
1669         unsigned long kfree = VM_MAX_KERNEL_ADDRESS - kernel_vm_end;
1670
1671         return sysctl_handle_long(oidp, &kfree, 0, req);
1672 }
1673 SYSCTL_PROC(_vm, OID_AUTO, kvm_free, CTLTYPE_LONG|CTLFLAG_RD,
1674     0, 0, kvm_free, "LU", "Amount of KVM free");
1675
1676 /*
1677  * grow the number of kernel page table entries, if needed
1678  */
1679 void
1680 pmap_growkernel(vm_offset_t addr)
1681 {
1682         vm_paddr_t paddr;
1683         vm_page_t nkpg;
1684         pd_entry_t *l0, *l1, *l2;
1685
1686         mtx_assert(&kernel_map->system_mtx, MA_OWNED);
1687
1688         addr = roundup2(addr, L2_SIZE);
1689         if (addr - 1 >= kernel_map->max_offset)
1690                 addr = kernel_map->max_offset;
1691         while (kernel_vm_end < addr) {
1692                 l0 = pmap_l0(kernel_pmap, kernel_vm_end);
1693                 KASSERT(pmap_load(l0) != 0,
1694                     ("pmap_growkernel: No level 0 kernel entry"));
1695
1696                 l1 = pmap_l0_to_l1(l0, kernel_vm_end);
1697                 if (pmap_load(l1) == 0) {
1698                         /* We need a new PDP entry */
1699                         nkpg = vm_page_alloc(NULL, kernel_vm_end >> L1_SHIFT,
1700                             VM_ALLOC_INTERRUPT | VM_ALLOC_NOOBJ |
1701                             VM_ALLOC_WIRED | VM_ALLOC_ZERO);
1702                         if (nkpg == NULL)
1703                                 panic("pmap_growkernel: no memory to grow kernel");
1704                         if ((nkpg->flags & PG_ZERO) == 0)
1705                                 pmap_zero_page(nkpg);
1706                         paddr = VM_PAGE_TO_PHYS(nkpg);
1707                         pmap_load_store(l1, paddr | L1_TABLE);
1708                         continue; /* try again */
1709                 }
1710                 l2 = pmap_l1_to_l2(l1, kernel_vm_end);
1711                 if ((pmap_load(l2) & ATTR_AF) != 0) {
1712                         kernel_vm_end = (kernel_vm_end + L2_SIZE) & ~L2_OFFSET;
1713                         if (kernel_vm_end - 1 >= kernel_map->max_offset) {
1714                                 kernel_vm_end = kernel_map->max_offset;
1715                                 break;
1716                         }
1717                         continue;
1718                 }
1719
1720                 nkpg = vm_page_alloc(NULL, kernel_vm_end >> L2_SHIFT,
1721                     VM_ALLOC_INTERRUPT | VM_ALLOC_NOOBJ | VM_ALLOC_WIRED |
1722                     VM_ALLOC_ZERO);
1723                 if (nkpg == NULL)
1724                         panic("pmap_growkernel: no memory to grow kernel");
1725                 if ((nkpg->flags & PG_ZERO) == 0)
1726                         pmap_zero_page(nkpg);
1727                 paddr = VM_PAGE_TO_PHYS(nkpg);
1728                 pmap_load_store(l2, paddr | L2_TABLE);
1729                 pmap_invalidate_page(kernel_pmap, kernel_vm_end);
1730
1731                 kernel_vm_end = (kernel_vm_end + L2_SIZE) & ~L2_OFFSET;
1732                 if (kernel_vm_end - 1 >= kernel_map->max_offset) {
1733                         kernel_vm_end = kernel_map->max_offset;
1734                         break;
1735                 }
1736         }
1737 }
1738
1739
1740 /***************************************************
1741  * page management routines.
1742  ***************************************************/
1743
1744 CTASSERT(sizeof(struct pv_chunk) == PAGE_SIZE);
1745 CTASSERT(_NPCM == 3);
1746 CTASSERT(_NPCPV == 168);
1747
1748 static __inline struct pv_chunk *
1749 pv_to_chunk(pv_entry_t pv)
1750 {
1751
1752         return ((struct pv_chunk *)((uintptr_t)pv & ~(uintptr_t)PAGE_MASK));
1753 }
1754
1755 #define PV_PMAP(pv) (pv_to_chunk(pv)->pc_pmap)
1756
1757 #define PC_FREE0        0xfffffffffffffffful
1758 #define PC_FREE1        0xfffffffffffffffful
1759 #define PC_FREE2        0x000000fffffffffful
1760
1761 static const uint64_t pc_freemask[_NPCM] = { PC_FREE0, PC_FREE1, PC_FREE2 };
1762
1763 #if 0
1764 #ifdef PV_STATS
1765 static int pc_chunk_count, pc_chunk_allocs, pc_chunk_frees, pc_chunk_tryfail;
1766
1767 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_count, CTLFLAG_RD, &pc_chunk_count, 0,
1768         "Current number of pv entry chunks");
1769 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_allocs, CTLFLAG_RD, &pc_chunk_allocs, 0,
1770         "Current number of pv entry chunks allocated");
1771 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_frees, CTLFLAG_RD, &pc_chunk_frees, 0,
1772         "Current number of pv entry chunks frees");
1773 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_tryfail, CTLFLAG_RD, &pc_chunk_tryfail, 0,
1774         "Number of times tried to get a chunk page but failed.");
1775
1776 static long pv_entry_frees, pv_entry_allocs, pv_entry_count;
1777 static int pv_entry_spare;
1778
1779 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_frees, CTLFLAG_RD, &pv_entry_frees, 0,
1780         "Current number of pv entry frees");
1781 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_allocs, CTLFLAG_RD, &pv_entry_allocs, 0,
1782         "Current number of pv entry allocs");
1783 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_count, CTLFLAG_RD, &pv_entry_count, 0,
1784         "Current number of pv entries");
1785 SYSCTL_INT(_vm_pmap, OID_AUTO, pv_entry_spare, CTLFLAG_RD, &pv_entry_spare, 0,
1786         "Current number of spare pv entries");
1787 #endif
1788 #endif /* 0 */
1789
1790 /*
1791  * We are in a serious low memory condition.  Resort to
1792  * drastic measures to free some pages so we can allocate
1793  * another pv entry chunk.
1794  *
1795  * Returns NULL if PV entries were reclaimed from the specified pmap.
1796  *
1797  * We do not, however, unmap 2mpages because subsequent accesses will
1798  * allocate per-page pv entries until repromotion occurs, thereby
1799  * exacerbating the shortage of free pv entries.
1800  */
1801 static vm_page_t
1802 reclaim_pv_chunk(pmap_t locked_pmap, struct rwlock **lockp)
1803 {
1804         struct pch new_tail;
1805         struct pv_chunk *pc;
1806         struct md_page *pvh;
1807         pd_entry_t *pde;
1808         pmap_t pmap;
1809         pt_entry_t *pte, tpte;
1810         pv_entry_t pv;
1811         vm_offset_t va;
1812         vm_page_t m, m_pc;
1813         struct spglist free;
1814         uint64_t inuse;
1815         int bit, field, freed, lvl;
1816
1817         PMAP_LOCK_ASSERT(locked_pmap, MA_OWNED);
1818         KASSERT(lockp != NULL, ("reclaim_pv_chunk: lockp is NULL"));
1819         pmap = NULL;
1820         m_pc = NULL;
1821         SLIST_INIT(&free);
1822         TAILQ_INIT(&new_tail);
1823         mtx_lock(&pv_chunks_mutex);
1824         while ((pc = TAILQ_FIRST(&pv_chunks)) != NULL && SLIST_EMPTY(&free)) {
1825                 TAILQ_REMOVE(&pv_chunks, pc, pc_lru);
1826                 mtx_unlock(&pv_chunks_mutex);
1827                 if (pmap != pc->pc_pmap) {
1828                         if (pmap != NULL && pmap != locked_pmap)
1829                                 PMAP_UNLOCK(pmap);
1830                         pmap = pc->pc_pmap;
1831                         /* Avoid deadlock and lock recursion. */
1832                         if (pmap > locked_pmap) {
1833                                 RELEASE_PV_LIST_LOCK(lockp);
1834                                 PMAP_LOCK(pmap);
1835                         } else if (pmap != locked_pmap &&
1836                             !PMAP_TRYLOCK(pmap)) {
1837                                 pmap = NULL;
1838                                 TAILQ_INSERT_TAIL(&new_tail, pc, pc_lru);
1839                                 mtx_lock(&pv_chunks_mutex);
1840                                 continue;
1841                         }
1842                 }
1843
1844                 /*
1845                  * Destroy every non-wired, 4 KB page mapping in the chunk.
1846                  */
1847                 freed = 0;
1848                 for (field = 0; field < _NPCM; field++) {
1849                         for (inuse = ~pc->pc_map[field] & pc_freemask[field];
1850                             inuse != 0; inuse &= ~(1UL << bit)) {
1851                                 bit = ffsl(inuse) - 1;
1852                                 pv = &pc->pc_pventry[field * 64 + bit];
1853                                 va = pv->pv_va;
1854                                 pde = pmap_pde(pmap, va, &lvl);
1855                                 if (lvl != 2)
1856                                         continue;
1857                                 pte = pmap_l2_to_l3(pde, va);
1858                                 tpte = pmap_load(pte);
1859                                 if ((tpte & ATTR_SW_WIRED) != 0)
1860                                         continue;
1861                                 tpte = pmap_load_clear(pte);
1862                                 pmap_invalidate_page(pmap, va);
1863                                 m = PHYS_TO_VM_PAGE(tpte & ~ATTR_MASK);
1864                                 if (pmap_page_dirty(tpte))
1865                                         vm_page_dirty(m);
1866                                 if ((tpte & ATTR_AF) != 0)
1867                                         vm_page_aflag_set(m, PGA_REFERENCED);
1868                                 CHANGE_PV_LIST_LOCK_TO_VM_PAGE(lockp, m);
1869                                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_next);
1870                                 m->md.pv_gen++;
1871                                 if (TAILQ_EMPTY(&m->md.pv_list) &&
1872                                     (m->flags & PG_FICTITIOUS) == 0) {
1873                                         pvh = pa_to_pvh(VM_PAGE_TO_PHYS(m));
1874                                         if (TAILQ_EMPTY(&pvh->pv_list)) {
1875                                                 vm_page_aflag_clear(m,
1876                                                     PGA_WRITEABLE);
1877                                         }
1878                                 }
1879                                 pc->pc_map[field] |= 1UL << bit;
1880                                 pmap_unuse_pt(pmap, va, pmap_load(pde), &free);
1881                                 freed++;
1882                         }
1883                 }
1884                 if (freed == 0) {
1885                         TAILQ_INSERT_TAIL(&new_tail, pc, pc_lru);
1886                         mtx_lock(&pv_chunks_mutex);
1887                         continue;
1888                 }
1889                 /* Every freed mapping is for a 4 KB page. */
1890                 pmap_resident_count_dec(pmap, freed);
1891                 PV_STAT(atomic_add_long(&pv_entry_frees, freed));
1892                 PV_STAT(atomic_add_int(&pv_entry_spare, freed));
1893                 PV_STAT(atomic_subtract_long(&pv_entry_count, freed));
1894                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1895                 if (pc->pc_map[0] == PC_FREE0 && pc->pc_map[1] == PC_FREE1 &&
1896                     pc->pc_map[2] == PC_FREE2) {
1897                         PV_STAT(atomic_subtract_int(&pv_entry_spare, _NPCPV));
1898                         PV_STAT(atomic_subtract_int(&pc_chunk_count, 1));
1899                         PV_STAT(atomic_add_int(&pc_chunk_frees, 1));
1900                         /* Entire chunk is free; return it. */
1901                         m_pc = PHYS_TO_VM_PAGE(DMAP_TO_PHYS((vm_offset_t)pc));
1902                         dump_drop_page(m_pc->phys_addr);
1903                         mtx_lock(&pv_chunks_mutex);
1904                         break;
1905                 }
1906                 TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc, pc_list);
1907                 TAILQ_INSERT_TAIL(&new_tail, pc, pc_lru);
1908                 mtx_lock(&pv_chunks_mutex);
1909                 /* One freed pv entry in locked_pmap is sufficient. */
1910                 if (pmap == locked_pmap)
1911                         break;
1912         }
1913         TAILQ_CONCAT(&pv_chunks, &new_tail, pc_lru);
1914         mtx_unlock(&pv_chunks_mutex);
1915         if (pmap != NULL && pmap != locked_pmap)
1916                 PMAP_UNLOCK(pmap);
1917         if (m_pc == NULL && !SLIST_EMPTY(&free)) {
1918                 m_pc = SLIST_FIRST(&free);
1919                 SLIST_REMOVE_HEAD(&free, plinks.s.ss);
1920                 /* Recycle a freed page table page. */
1921                 m_pc->wire_count = 1;
1922                 atomic_add_int(&vm_cnt.v_wire_count, 1);
1923         }
1924         pmap_free_zero_pages(&free);
1925         return (m_pc);
1926 }
1927
1928 /*
1929  * free the pv_entry back to the free list
1930  */
1931 static void
1932 free_pv_entry(pmap_t pmap, pv_entry_t pv)
1933 {
1934         struct pv_chunk *pc;
1935         int idx, field, bit;
1936
1937         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1938         PV_STAT(atomic_add_long(&pv_entry_frees, 1));
1939         PV_STAT(atomic_add_int(&pv_entry_spare, 1));
1940         PV_STAT(atomic_subtract_long(&pv_entry_count, 1));
1941         pc = pv_to_chunk(pv);
1942         idx = pv - &pc->pc_pventry[0];
1943         field = idx / 64;
1944         bit = idx % 64;
1945         pc->pc_map[field] |= 1ul << bit;
1946         if (pc->pc_map[0] != PC_FREE0 || pc->pc_map[1] != PC_FREE1 ||
1947             pc->pc_map[2] != PC_FREE2) {
1948                 /* 98% of the time, pc is already at the head of the list. */
1949                 if (__predict_false(pc != TAILQ_FIRST(&pmap->pm_pvchunk))) {
1950                         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1951                         TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc, pc_list);
1952                 }
1953                 return;
1954         }
1955         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1956         free_pv_chunk(pc);
1957 }
1958
1959 static void
1960 free_pv_chunk(struct pv_chunk *pc)
1961 {
1962         vm_page_t m;
1963
1964         mtx_lock(&pv_chunks_mutex);
1965         TAILQ_REMOVE(&pv_chunks, pc, pc_lru);
1966         mtx_unlock(&pv_chunks_mutex);
1967         PV_STAT(atomic_subtract_int(&pv_entry_spare, _NPCPV));
1968         PV_STAT(atomic_subtract_int(&pc_chunk_count, 1));
1969         PV_STAT(atomic_add_int(&pc_chunk_frees, 1));
1970         /* entire chunk is free, return it */
1971         m = PHYS_TO_VM_PAGE(DMAP_TO_PHYS((vm_offset_t)pc));
1972         dump_drop_page(m->phys_addr);
1973         vm_page_unwire(m, PQ_NONE);
1974         vm_page_free(m);
1975 }
1976
1977 /*
1978  * Returns a new PV entry, allocating a new PV chunk from the system when
1979  * needed.  If this PV chunk allocation fails and a PV list lock pointer was
1980  * given, a PV chunk is reclaimed from an arbitrary pmap.  Otherwise, NULL is
1981  * returned.
1982  *
1983  * The given PV list lock may be released.
1984  */
1985 static pv_entry_t
1986 get_pv_entry(pmap_t pmap, struct rwlock **lockp)
1987 {
1988         int bit, field;
1989         pv_entry_t pv;
1990         struct pv_chunk *pc;
1991         vm_page_t m;
1992
1993         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1994         PV_STAT(atomic_add_long(&pv_entry_allocs, 1));
1995 retry:
1996         pc = TAILQ_FIRST(&pmap->pm_pvchunk);
1997         if (pc != NULL) {
1998                 for (field = 0; field < _NPCM; field++) {
1999                         if (pc->pc_map[field]) {
2000                                 bit = ffsl(pc->pc_map[field]) - 1;
2001                                 break;
2002                         }
2003                 }
2004                 if (field < _NPCM) {
2005                         pv = &pc->pc_pventry[field * 64 + bit];
2006                         pc->pc_map[field] &= ~(1ul << bit);
2007                         /* If this was the last item, move it to tail */
2008                         if (pc->pc_map[0] == 0 && pc->pc_map[1] == 0 &&
2009                             pc->pc_map[2] == 0) {
2010                                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
2011                                 TAILQ_INSERT_TAIL(&pmap->pm_pvchunk, pc,
2012                                     pc_list);
2013                         }
2014                         PV_STAT(atomic_add_long(&pv_entry_count, 1));
2015                         PV_STAT(atomic_subtract_int(&pv_entry_spare, 1));
2016                         return (pv);
2017                 }
2018         }
2019         /* No free items, allocate another chunk */
2020         m = vm_page_alloc(NULL, 0, VM_ALLOC_NORMAL | VM_ALLOC_NOOBJ |
2021             VM_ALLOC_WIRED);
2022         if (m == NULL) {
2023                 if (lockp == NULL) {
2024                         PV_STAT(pc_chunk_tryfail++);
2025                         return (NULL);
2026                 }
2027                 m = reclaim_pv_chunk(pmap, lockp);
2028                 if (m == NULL)
2029                         goto retry;
2030         }
2031         PV_STAT(atomic_add_int(&pc_chunk_count, 1));
2032         PV_STAT(atomic_add_int(&pc_chunk_allocs, 1));
2033         dump_add_page(m->phys_addr);
2034         pc = (void *)PHYS_TO_DMAP(m->phys_addr);
2035         pc->pc_pmap = pmap;
2036         pc->pc_map[0] = PC_FREE0 & ~1ul;        /* preallocated bit 0 */
2037         pc->pc_map[1] = PC_FREE1;
2038         pc->pc_map[2] = PC_FREE2;
2039         mtx_lock(&pv_chunks_mutex);
2040         TAILQ_INSERT_TAIL(&pv_chunks, pc, pc_lru);
2041         mtx_unlock(&pv_chunks_mutex);
2042         pv = &pc->pc_pventry[0];
2043         TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc, pc_list);
2044         PV_STAT(atomic_add_long(&pv_entry_count, 1));
2045         PV_STAT(atomic_add_int(&pv_entry_spare, _NPCPV - 1));
2046         return (pv);
2047 }
2048
2049 /*
2050  * Ensure that the number of spare PV entries in the specified pmap meets or
2051  * exceeds the given count, "needed".
2052  *
2053  * The given PV list lock may be released.
2054  */
2055 static void
2056 reserve_pv_entries(pmap_t pmap, int needed, struct rwlock **lockp)
2057 {
2058         struct pch new_tail;
2059         struct pv_chunk *pc;
2060         int avail, free;
2061         vm_page_t m;
2062
2063         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2064         KASSERT(lockp != NULL, ("reserve_pv_entries: lockp is NULL"));
2065
2066         /*
2067          * Newly allocated PV chunks must be stored in a private list until
2068          * the required number of PV chunks have been allocated.  Otherwise,
2069          * reclaim_pv_chunk() could recycle one of these chunks.  In
2070          * contrast, these chunks must be added to the pmap upon allocation.
2071          */
2072         TAILQ_INIT(&new_tail);
2073 retry:
2074         avail = 0;
2075         TAILQ_FOREACH(pc, &pmap->pm_pvchunk, pc_list) {
2076                 bit_count((bitstr_t *)pc->pc_map, 0,
2077                     sizeof(pc->pc_map) * NBBY, &free);
2078                 if (free == 0)
2079                         break;
2080                 avail += free;
2081                 if (avail >= needed)
2082                         break;
2083         }
2084         for (; avail < needed; avail += _NPCPV) {
2085                 m = vm_page_alloc(NULL, 0, VM_ALLOC_NORMAL | VM_ALLOC_NOOBJ |
2086                     VM_ALLOC_WIRED);
2087                 if (m == NULL) {
2088                         m = reclaim_pv_chunk(pmap, lockp);
2089                         if (m == NULL)
2090                                 goto retry;
2091                 }
2092                 PV_STAT(atomic_add_int(&pc_chunk_count, 1));
2093                 PV_STAT(atomic_add_int(&pc_chunk_allocs, 1));
2094                 dump_add_page(m->phys_addr);
2095                 pc = (void *)PHYS_TO_DMAP(m->phys_addr);
2096                 pc->pc_pmap = pmap;
2097                 pc->pc_map[0] = PC_FREE0;
2098                 pc->pc_map[1] = PC_FREE1;
2099                 pc->pc_map[2] = PC_FREE2;
2100                 TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc, pc_list);
2101                 TAILQ_INSERT_TAIL(&new_tail, pc, pc_lru);
2102                 PV_STAT(atomic_add_int(&pv_entry_spare, _NPCPV));
2103         }
2104         if (!TAILQ_EMPTY(&new_tail)) {
2105                 mtx_lock(&pv_chunks_mutex);
2106                 TAILQ_CONCAT(&pv_chunks, &new_tail, pc_lru);
2107                 mtx_unlock(&pv_chunks_mutex);
2108         }
2109 }
2110
2111 /*
2112  * First find and then remove the pv entry for the specified pmap and virtual
2113  * address from the specified pv list.  Returns the pv entry if found and NULL
2114  * otherwise.  This operation can be performed on pv lists for either 4KB or
2115  * 2MB page mappings.
2116  */
2117 static __inline pv_entry_t
2118 pmap_pvh_remove(struct md_page *pvh, pmap_t pmap, vm_offset_t va)
2119 {
2120         pv_entry_t pv;
2121
2122         TAILQ_FOREACH(pv, &pvh->pv_list, pv_next) {
2123                 if (pmap == PV_PMAP(pv) && va == pv->pv_va) {
2124                         TAILQ_REMOVE(&pvh->pv_list, pv, pv_next);
2125                         pvh->pv_gen++;
2126                         break;
2127                 }
2128         }
2129         return (pv);
2130 }
2131
2132 /*
2133  * After demotion from a 2MB page mapping to 512 4KB page mappings,
2134  * destroy the pv entry for the 2MB page mapping and reinstantiate the pv
2135  * entries for each of the 4KB page mappings.
2136  */
2137 static void
2138 pmap_pv_demote_l2(pmap_t pmap, vm_offset_t va, vm_paddr_t pa,
2139     struct rwlock **lockp)
2140 {
2141         struct md_page *pvh;
2142         struct pv_chunk *pc;
2143         pv_entry_t pv;
2144         vm_offset_t va_last;
2145         vm_page_t m;
2146         int bit, field;
2147
2148         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2149         KASSERT((pa & L2_OFFSET) == 0,
2150             ("pmap_pv_demote_l2: pa is not 2mpage aligned"));
2151         CHANGE_PV_LIST_LOCK_TO_PHYS(lockp, pa);
2152
2153         /*
2154          * Transfer the 2mpage's pv entry for this mapping to the first
2155          * page's pv list.  Once this transfer begins, the pv list lock
2156          * must not be released until the last pv entry is reinstantiated.
2157          */
2158         pvh = pa_to_pvh(pa);
2159         va = va & ~L2_OFFSET;
2160         pv = pmap_pvh_remove(pvh, pmap, va);
2161         KASSERT(pv != NULL, ("pmap_pv_demote_l2: pv not found"));
2162         m = PHYS_TO_VM_PAGE(pa);
2163         TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_next);
2164         m->md.pv_gen++;
2165         /* Instantiate the remaining Ln_ENTRIES - 1 pv entries. */
2166         PV_STAT(atomic_add_long(&pv_entry_allocs, Ln_ENTRIES - 1));
2167         va_last = va + L2_SIZE - PAGE_SIZE;
2168         for (;;) {
2169                 pc = TAILQ_FIRST(&pmap->pm_pvchunk);
2170                 KASSERT(pc->pc_map[0] != 0 || pc->pc_map[1] != 0 ||
2171                     pc->pc_map[2] != 0, ("pmap_pv_demote_l2: missing spare"));
2172                 for (field = 0; field < _NPCM; field++) {
2173                         while (pc->pc_map[field]) {
2174                                 bit = ffsl(pc->pc_map[field]) - 1;
2175                                 pc->pc_map[field] &= ~(1ul << bit);
2176                                 pv = &pc->pc_pventry[field * 64 + bit];
2177                                 va += PAGE_SIZE;
2178                                 pv->pv_va = va;
2179                                 m++;
2180                                 KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2181                             ("pmap_pv_demote_l2: page %p is not managed", m));
2182                                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_next);
2183                                 m->md.pv_gen++;
2184                                 if (va == va_last)
2185                                         goto out;
2186                         }
2187                 }
2188                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
2189                 TAILQ_INSERT_TAIL(&pmap->pm_pvchunk, pc, pc_list);
2190         }
2191 out:
2192         if (pc->pc_map[0] == 0 && pc->pc_map[1] == 0 && pc->pc_map[2] == 0) {
2193                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
2194                 TAILQ_INSERT_TAIL(&pmap->pm_pvchunk, pc, pc_list);
2195         }
2196         PV_STAT(atomic_add_long(&pv_entry_count, Ln_ENTRIES - 1));
2197         PV_STAT(atomic_subtract_int(&pv_entry_spare, Ln_ENTRIES - 1));
2198 }
2199
2200 /*
2201  * First find and then destroy the pv entry for the specified pmap and virtual
2202  * address.  This operation can be performed on pv lists for either 4KB or 2MB
2203  * page mappings.
2204  */
2205 static void
2206 pmap_pvh_free(struct md_page *pvh, pmap_t pmap, vm_offset_t va)
2207 {
2208         pv_entry_t pv;
2209
2210         pv = pmap_pvh_remove(pvh, pmap, va);
2211         KASSERT(pv != NULL, ("pmap_pvh_free: pv not found"));
2212         free_pv_entry(pmap, pv);
2213 }
2214
2215 /*
2216  * Conditionally create the PV entry for a 4KB page mapping if the required
2217  * memory can be allocated without resorting to reclamation.
2218  */
2219 static boolean_t
2220 pmap_try_insert_pv_entry(pmap_t pmap, vm_offset_t va, vm_page_t m,
2221     struct rwlock **lockp)
2222 {
2223         pv_entry_t pv;
2224
2225         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2226         /* Pass NULL instead of the lock pointer to disable reclamation. */
2227         if ((pv = get_pv_entry(pmap, NULL)) != NULL) {
2228                 pv->pv_va = va;
2229                 CHANGE_PV_LIST_LOCK_TO_VM_PAGE(lockp, m);
2230                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_next);
2231                 m->md.pv_gen++;
2232                 return (TRUE);
2233         } else
2234                 return (FALSE);
2235 }
2236
2237 /*
2238  * pmap_remove_l2: do the things to unmap a level 2 superpage in a process
2239  */
2240 static int
2241 pmap_remove_l2(pmap_t pmap, pt_entry_t *l2, vm_offset_t sva,
2242     pd_entry_t l1e, struct spglist *free, struct rwlock **lockp)
2243 {
2244         struct md_page *pvh;
2245         pt_entry_t old_l2;
2246         vm_offset_t eva, va;
2247         vm_page_t m, ml3;
2248
2249         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2250         KASSERT((sva & L2_OFFSET) == 0, ("pmap_remove_l2: sva is not aligned"));
2251         old_l2 = pmap_load_clear(l2);
2252         pmap_invalidate_range(pmap, sva, sva + L2_SIZE);
2253         if (old_l2 & ATTR_SW_WIRED)
2254                 pmap->pm_stats.wired_count -= L2_SIZE / PAGE_SIZE;
2255         pmap_resident_count_dec(pmap, L2_SIZE / PAGE_SIZE);
2256         if (old_l2 & ATTR_SW_MANAGED) {
2257                 CHANGE_PV_LIST_LOCK_TO_PHYS(lockp, old_l2 & ~ATTR_MASK);
2258                 pvh = pa_to_pvh(old_l2 & ~ATTR_MASK);
2259                 pmap_pvh_free(pvh, pmap, sva);
2260                 eva = sva + L2_SIZE;
2261                 for (va = sva, m = PHYS_TO_VM_PAGE(old_l2 & ~ATTR_MASK);
2262                     va < eva; va += PAGE_SIZE, m++) {
2263                         if (pmap_page_dirty(old_l2))
2264                                 vm_page_dirty(m);
2265                         if (old_l2 & ATTR_AF)
2266                                 vm_page_aflag_set(m, PGA_REFERENCED);
2267                         if (TAILQ_EMPTY(&m->md.pv_list) &&
2268                             TAILQ_EMPTY(&pvh->pv_list))
2269                                 vm_page_aflag_clear(m, PGA_WRITEABLE);
2270                 }
2271         }
2272         KASSERT(pmap != kernel_pmap,
2273             ("Attempting to remove an l2 kernel page"));
2274         ml3 = pmap_remove_pt_page(pmap, sva);
2275         if (ml3 != NULL) {
2276                 pmap_resident_count_dec(pmap, 1);
2277                 KASSERT(ml3->wire_count == NL3PG,
2278                     ("pmap_remove_pages: l3 page wire count error"));
2279                 ml3->wire_count = 0;
2280                 pmap_add_delayed_free_list(ml3, free, FALSE);
2281                 atomic_subtract_int(&vm_cnt.v_wire_count, 1);
2282         }
2283         return (pmap_unuse_pt(pmap, sva, l1e, free));
2284 }
2285
2286 /*
2287  * pmap_remove_l3: do the things to unmap a page in a process
2288  */
2289 static int
2290 pmap_remove_l3(pmap_t pmap, pt_entry_t *l3, vm_offset_t va,
2291     pd_entry_t l2e, struct spglist *free, struct rwlock **lockp)
2292 {
2293         struct md_page *pvh;
2294         pt_entry_t old_l3;
2295         vm_page_t m;
2296
2297         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2298         old_l3 = pmap_load_clear(l3);
2299         pmap_invalidate_page(pmap, va);
2300         if (old_l3 & ATTR_SW_WIRED)
2301                 pmap->pm_stats.wired_count -= 1;
2302         pmap_resident_count_dec(pmap, 1);
2303         if (old_l3 & ATTR_SW_MANAGED) {
2304                 m = PHYS_TO_VM_PAGE(old_l3 & ~ATTR_MASK);
2305                 if (pmap_page_dirty(old_l3))
2306                         vm_page_dirty(m);
2307                 if (old_l3 & ATTR_AF)
2308                         vm_page_aflag_set(m, PGA_REFERENCED);
2309                 CHANGE_PV_LIST_LOCK_TO_VM_PAGE(lockp, m);
2310                 pmap_pvh_free(&m->md, pmap, va);
2311                 if (TAILQ_EMPTY(&m->md.pv_list) &&
2312                     (m->flags & PG_FICTITIOUS) == 0) {
2313                         pvh = pa_to_pvh(VM_PAGE_TO_PHYS(m));
2314                         if (TAILQ_EMPTY(&pvh->pv_list))
2315                                 vm_page_aflag_clear(m, PGA_WRITEABLE);
2316                 }
2317         }
2318         return (pmap_unuse_pt(pmap, va, l2e, free));
2319 }
2320
2321 /*
2322  *      Remove the given range of addresses from the specified map.
2323  *
2324  *      It is assumed that the start and end are properly
2325  *      rounded to the page size.
2326  */
2327 void
2328 pmap_remove(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
2329 {
2330         struct rwlock *lock;
2331         vm_offset_t va, va_next;
2332         pd_entry_t *l0, *l1, *l2;
2333         pt_entry_t l3_paddr, *l3;
2334         struct spglist free;
2335
2336         /*
2337          * Perform an unsynchronized read.  This is, however, safe.
2338          */
2339         if (pmap->pm_stats.resident_count == 0)
2340                 return;
2341
2342         SLIST_INIT(&free);
2343
2344         PMAP_LOCK(pmap);
2345
2346         lock = NULL;
2347         for (; sva < eva; sva = va_next) {
2348
2349                 if (pmap->pm_stats.resident_count == 0)
2350                         break;
2351
2352                 l0 = pmap_l0(pmap, sva);
2353                 if (pmap_load(l0) == 0) {
2354                         va_next = (sva + L0_SIZE) & ~L0_OFFSET;
2355                         if (va_next < sva)
2356                                 va_next = eva;
2357                         continue;
2358                 }
2359
2360                 l1 = pmap_l0_to_l1(l0, sva);
2361                 if (pmap_load(l1) == 0) {
2362                         va_next = (sva + L1_SIZE) & ~L1_OFFSET;
2363                         if (va_next < sva)
2364                                 va_next = eva;
2365                         continue;
2366                 }
2367
2368                 /*
2369                  * Calculate index for next page table.
2370                  */
2371                 va_next = (sva + L2_SIZE) & ~L2_OFFSET;
2372                 if (va_next < sva)
2373                         va_next = eva;
2374
2375                 l2 = pmap_l1_to_l2(l1, sva);
2376                 if (l2 == NULL)
2377                         continue;
2378
2379                 l3_paddr = pmap_load(l2);
2380
2381                 if ((l3_paddr & ATTR_DESCR_MASK) == L2_BLOCK) {
2382                         if (sva + L2_SIZE == va_next && eva >= va_next) {
2383                                 pmap_remove_l2(pmap, l2, sva, pmap_load(l1),
2384                                     &free, &lock);
2385                                 continue;
2386                         } else if (pmap_demote_l2_locked(pmap, l2,
2387                             sva &~L2_OFFSET, &lock) == NULL)
2388                                 continue;
2389                         l3_paddr = pmap_load(l2);
2390                 }
2391
2392                 /*
2393                  * Weed out invalid mappings.
2394                  */
2395                 if ((l3_paddr & ATTR_DESCR_MASK) != L2_TABLE)
2396                         continue;
2397
2398                 /*
2399                  * Limit our scan to either the end of the va represented
2400                  * by the current page table page, or to the end of the
2401                  * range being removed.
2402                  */
2403                 if (va_next > eva)
2404                         va_next = eva;
2405
2406                 va = va_next;
2407                 for (l3 = pmap_l2_to_l3(l2, sva); sva != va_next; l3++,
2408                     sva += L3_SIZE) {
2409                         if (l3 == NULL)
2410                                 panic("l3 == NULL");
2411                         if (pmap_load(l3) == 0) {
2412                                 if (va != va_next) {
2413                                         pmap_invalidate_range(pmap, va, sva);
2414                                         va = va_next;
2415                                 }
2416                                 continue;
2417                         }
2418                         if (va == va_next)
2419                                 va = sva;
2420                         if (pmap_remove_l3(pmap, l3, sva, l3_paddr, &free,
2421                             &lock)) {
2422                                 sva += L3_SIZE;
2423                                 break;
2424                         }
2425                 }
2426                 if (va != va_next)
2427                         pmap_invalidate_range(pmap, va, sva);
2428         }
2429         if (lock != NULL)
2430                 rw_wunlock(lock);
2431         PMAP_UNLOCK(pmap);
2432         pmap_free_zero_pages(&free);
2433 }
2434
2435 /*
2436  *      Routine:        pmap_remove_all
2437  *      Function:
2438  *              Removes this physical page from
2439  *              all physical maps in which it resides.
2440  *              Reflects back modify bits to the pager.
2441  *
2442  *      Notes:
2443  *              Original versions of this routine were very
2444  *              inefficient because they iteratively called
2445  *              pmap_remove (slow...)
2446  */
2447
2448 void
2449 pmap_remove_all(vm_page_t m)
2450 {
2451         struct md_page *pvh;
2452         pv_entry_t pv;
2453         pmap_t pmap;
2454         struct rwlock *lock;
2455         pd_entry_t *pde, tpde;
2456         pt_entry_t *pte, tpte;
2457         vm_offset_t va;
2458         struct spglist free;
2459         int lvl, pvh_gen, md_gen;
2460
2461         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2462             ("pmap_remove_all: page %p is not managed", m));
2463         SLIST_INIT(&free);
2464         lock = VM_PAGE_TO_PV_LIST_LOCK(m);
2465         pvh = (m->flags & PG_FICTITIOUS) != 0 ? &pv_dummy :
2466             pa_to_pvh(VM_PAGE_TO_PHYS(m));
2467 retry:
2468         rw_wlock(lock);
2469         while ((pv = TAILQ_FIRST(&pvh->pv_list)) != NULL) {
2470                 pmap = PV_PMAP(pv);
2471                 if (!PMAP_TRYLOCK(pmap)) {
2472                         pvh_gen = pvh->pv_gen;
2473                         rw_wunlock(lock);
2474                         PMAP_LOCK(pmap);
2475                         rw_wlock(lock);
2476                         if (pvh_gen != pvh->pv_gen) {
2477                                 rw_wunlock(lock);
2478                                 PMAP_UNLOCK(pmap);
2479                                 goto retry;
2480                         }
2481                 }
2482                 va = pv->pv_va;
2483                 pte = pmap_pte(pmap, va, &lvl);
2484                 KASSERT(pte != NULL,
2485                     ("pmap_remove_all: no page table entry found"));
2486                 KASSERT(lvl == 2,
2487                     ("pmap_remove_all: invalid pte level %d", lvl));
2488
2489                 pmap_demote_l2_locked(pmap, pte, va, &lock);
2490                 PMAP_UNLOCK(pmap);
2491         }
2492         while ((pv = TAILQ_FIRST(&m->md.pv_list)) != NULL) {
2493                 pmap = PV_PMAP(pv);
2494                 if (!PMAP_TRYLOCK(pmap)) {
2495                         pvh_gen = pvh->pv_gen;
2496                         md_gen = m->md.pv_gen;
2497                         rw_wunlock(lock);
2498                         PMAP_LOCK(pmap);
2499                         rw_wlock(lock);
2500                         if (pvh_gen != pvh->pv_gen || md_gen != m->md.pv_gen) {
2501                                 rw_wunlock(lock);
2502                                 PMAP_UNLOCK(pmap);
2503                                 goto retry;
2504                         }
2505                 }
2506                 pmap_resident_count_dec(pmap, 1);
2507
2508                 pde = pmap_pde(pmap, pv->pv_va, &lvl);
2509                 KASSERT(pde != NULL,
2510                     ("pmap_remove_all: no page directory entry found"));
2511                 KASSERT(lvl == 2,
2512                     ("pmap_remove_all: invalid pde level %d", lvl));
2513                 tpde = pmap_load(pde);
2514
2515                 pte = pmap_l2_to_l3(pde, pv->pv_va);
2516                 tpte = pmap_load(pte);
2517                 pmap_load_clear(pte);
2518                 pmap_invalidate_page(pmap, pv->pv_va);
2519                 if (tpte & ATTR_SW_WIRED)
2520                         pmap->pm_stats.wired_count--;
2521                 if ((tpte & ATTR_AF) != 0)
2522                         vm_page_aflag_set(m, PGA_REFERENCED);
2523
2524                 /*
2525                  * Update the vm_page_t clean and reference bits.
2526                  */
2527                 if (pmap_page_dirty(tpte))
2528                         vm_page_dirty(m);
2529                 pmap_unuse_pt(pmap, pv->pv_va, tpde, &free);
2530                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_next);
2531                 m->md.pv_gen++;
2532                 free_pv_entry(pmap, pv);
2533                 PMAP_UNLOCK(pmap);
2534         }
2535         vm_page_aflag_clear(m, PGA_WRITEABLE);
2536         rw_wunlock(lock);
2537         pmap_free_zero_pages(&free);
2538 }
2539
2540 /*
2541  *      Set the physical protection on the
2542  *      specified range of this map as requested.
2543  */
2544 void
2545 pmap_protect(pmap_t pmap, vm_offset_t sva, vm_offset_t eva, vm_prot_t prot)
2546 {
2547         vm_offset_t va, va_next;
2548         pd_entry_t *l0, *l1, *l2;
2549         pt_entry_t *l3p, l3, nbits;
2550
2551         KASSERT((prot & ~VM_PROT_ALL) == 0, ("invalid prot %x", prot));
2552         if (prot == VM_PROT_NONE) {
2553                 pmap_remove(pmap, sva, eva);
2554                 return;
2555         }
2556
2557         if ((prot & (VM_PROT_WRITE | VM_PROT_EXECUTE)) ==
2558             (VM_PROT_WRITE | VM_PROT_EXECUTE))
2559                 return;
2560
2561         PMAP_LOCK(pmap);
2562         for (; sva < eva; sva = va_next) {
2563
2564                 l0 = pmap_l0(pmap, sva);
2565                 if (pmap_load(l0) == 0) {
2566                         va_next = (sva + L0_SIZE) & ~L0_OFFSET;
2567                         if (va_next < sva)
2568                                 va_next = eva;
2569                         continue;
2570                 }
2571
2572                 l1 = pmap_l0_to_l1(l0, sva);
2573                 if (pmap_load(l1) == 0) {
2574                         va_next = (sva + L1_SIZE) & ~L1_OFFSET;
2575                         if (va_next < sva)
2576                                 va_next = eva;
2577                         continue;
2578                 }
2579
2580                 va_next = (sva + L2_SIZE) & ~L2_OFFSET;
2581                 if (va_next < sva)
2582                         va_next = eva;
2583
2584                 l2 = pmap_l1_to_l2(l1, sva);
2585                 if (pmap_load(l2) == 0)
2586                         continue;
2587
2588                 if ((pmap_load(l2) & ATTR_DESCR_MASK) == L2_BLOCK) {
2589                         l3p = pmap_demote_l2(pmap, l2, sva);
2590                         if (l3p == NULL)
2591                                 continue;
2592                 }
2593                 KASSERT((pmap_load(l2) & ATTR_DESCR_MASK) == L2_TABLE,
2594                     ("pmap_protect: Invalid L2 entry after demotion"));
2595
2596                 if (va_next > eva)
2597                         va_next = eva;
2598
2599                 va = va_next;
2600                 for (l3p = pmap_l2_to_l3(l2, sva); sva != va_next; l3p++,
2601                     sva += L3_SIZE) {
2602                         l3 = pmap_load(l3p);
2603                         if (!pmap_l3_valid(l3))
2604                                 continue;
2605
2606                         nbits = 0;
2607                         if ((prot & VM_PROT_WRITE) == 0) {
2608                                 if ((l3 & ATTR_SW_MANAGED) &&
2609                                     pmap_page_dirty(l3)) {
2610                                         vm_page_dirty(PHYS_TO_VM_PAGE(l3 &
2611                                             ~ATTR_MASK));
2612                                 }
2613                                 nbits |= ATTR_AP(ATTR_AP_RO);
2614                         }
2615                         if ((prot & VM_PROT_EXECUTE) == 0)
2616                                 nbits |= ATTR_XN;
2617
2618                         pmap_set(l3p, nbits);
2619                         /* XXX: Use pmap_invalidate_range */
2620                         pmap_invalidate_page(pmap, sva);
2621                 }
2622         }
2623         PMAP_UNLOCK(pmap);
2624 }
2625
2626 /*
2627  * Inserts the specified page table page into the specified pmap's collection
2628  * of idle page table pages.  Each of a pmap's page table pages is responsible
2629  * for mapping a distinct range of virtual addresses.  The pmap's collection is
2630  * ordered by this virtual address range.
2631  */
2632 static __inline int
2633 pmap_insert_pt_page(pmap_t pmap, vm_page_t mpte)
2634 {
2635
2636         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2637         return (vm_radix_insert(&pmap->pm_root, mpte));
2638 }
2639
2640 /*
2641  * Removes the page table page mapping the specified virtual address from the
2642  * specified pmap's collection of idle page table pages, and returns it.
2643  * Otherwise, returns NULL if there is no page table page corresponding to the
2644  * specified virtual address.
2645  */
2646 static __inline vm_page_t
2647 pmap_remove_pt_page(pmap_t pmap, vm_offset_t va)
2648 {
2649
2650         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2651         return (vm_radix_remove(&pmap->pm_root, pmap_l2_pindex(va)));
2652 }
2653
2654 /*
2655  * Performs a break-before-make update of a pmap entry. This is needed when
2656  * either promoting or demoting pages to ensure the TLB doesn't get into an
2657  * inconsistent state.
2658  */
2659 static void
2660 pmap_update_entry(pmap_t pmap, pd_entry_t *pte, pd_entry_t newpte,
2661     vm_offset_t va, vm_size_t size)
2662 {
2663         register_t intr;
2664
2665         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2666
2667         /*
2668          * Ensure we don't get switched out with the page table in an
2669          * inconsistent state. We also need to ensure no interrupts fire
2670          * as they may make use of an address we are about to invalidate.
2671          */
2672         intr = intr_disable();
2673         critical_enter();
2674
2675         /* Clear the old mapping */
2676         pmap_load_clear(pte);
2677         pmap_invalidate_range_nopin(pmap, va, va + size);
2678
2679         /* Create the new mapping */
2680         pmap_load_store(pte, newpte);
2681
2682         critical_exit();
2683         intr_restore(intr);
2684 }
2685
2686 #if VM_NRESERVLEVEL > 0
2687 /*
2688  * After promotion from 512 4KB page mappings to a single 2MB page mapping,
2689  * replace the many pv entries for the 4KB page mappings by a single pv entry
2690  * for the 2MB page mapping.
2691  */
2692 static void
2693 pmap_pv_promote_l2(pmap_t pmap, vm_offset_t va, vm_paddr_t pa,
2694     struct rwlock **lockp)
2695 {
2696         struct md_page *pvh;
2697         pv_entry_t pv;
2698         vm_offset_t va_last;
2699         vm_page_t m;
2700
2701         KASSERT((pa & L2_OFFSET) == 0,
2702             ("pmap_pv_promote_l2: pa is not 2mpage aligned"));
2703         CHANGE_PV_LIST_LOCK_TO_PHYS(lockp, pa);
2704
2705         /*
2706          * Transfer the first page's pv entry for this mapping to the 2mpage's
2707          * pv list.  Aside from avoiding the cost of a call to get_pv_entry(),
2708          * a transfer avoids the possibility that get_pv_entry() calls
2709          * reclaim_pv_chunk() and that reclaim_pv_chunk() removes one of the
2710          * mappings that is being promoted.
2711          */
2712         m = PHYS_TO_VM_PAGE(pa);
2713         va = va & ~L2_OFFSET;
2714         pv = pmap_pvh_remove(&m->md, pmap, va);
2715         KASSERT(pv != NULL, ("pmap_pv_promote_l2: pv not found"));
2716         pvh = pa_to_pvh(pa);
2717         TAILQ_INSERT_TAIL(&pvh->pv_list, pv, pv_next);
2718         pvh->pv_gen++;
2719         /* Free the remaining NPTEPG - 1 pv entries. */
2720         va_last = va + L2_SIZE - PAGE_SIZE;
2721         do {
2722                 m++;
2723                 va += PAGE_SIZE;
2724                 pmap_pvh_free(&m->md, pmap, va);
2725         } while (va < va_last);
2726 }
2727
2728 /*
2729  * Tries to promote the 512, contiguous 4KB page mappings that are within a
2730  * single level 2 table entry to a single 2MB page mapping.  For promotion
2731  * to occur, two conditions must be met: (1) the 4KB page mappings must map
2732  * aligned, contiguous physical memory and (2) the 4KB page mappings must have
2733  * identical characteristics.
2734  */
2735 static void
2736 pmap_promote_l2(pmap_t pmap, pd_entry_t *l2, vm_offset_t va,
2737     struct rwlock **lockp)
2738 {
2739         pt_entry_t *firstl3, *l3, newl2, oldl3, pa;
2740         vm_page_t mpte;
2741         vm_offset_t sva;
2742
2743         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2744
2745         sva = va & ~L2_OFFSET;
2746         firstl3 = pmap_l2_to_l3(l2, sva);
2747         newl2 = pmap_load(firstl3);
2748
2749         /* Check the alingment is valid */
2750         if (((newl2 & ~ATTR_MASK) & L2_OFFSET) != 0) {
2751                 atomic_add_long(&pmap_l2_p_failures, 1);
2752                 CTR2(KTR_PMAP, "pmap_promote_l2: failure for va %#lx"
2753                     " in pmap %p", va, pmap);
2754                 return;
2755         }
2756
2757         pa = newl2 + L2_SIZE - PAGE_SIZE;
2758         for (l3 = firstl3 + NL3PG - 1; l3 > firstl3; l3--) {
2759                 oldl3 = pmap_load(l3);
2760                 if (oldl3 != pa) {
2761                         atomic_add_long(&pmap_l2_p_failures, 1);
2762                         CTR2(KTR_PMAP, "pmap_promote_l2: failure for va %#lx"
2763                             " in pmap %p", va, pmap);
2764                         return;
2765                 }
2766                 pa -= PAGE_SIZE;
2767         }
2768
2769         /*
2770          * Save the page table page in its current state until the L2
2771          * mapping the superpage is demoted by pmap_demote_l2() or
2772          * destroyed by pmap_remove_l3().
2773          */
2774         mpte = PHYS_TO_VM_PAGE(pmap_load(l2) & ~ATTR_MASK);
2775         KASSERT(mpte >= vm_page_array &&
2776             mpte < &vm_page_array[vm_page_array_size],
2777             ("pmap_promote_l2: page table page is out of range"));
2778         KASSERT(mpte->pindex == pmap_l2_pindex(va),
2779             ("pmap_promote_l2: page table page's pindex is wrong"));
2780         if (pmap_insert_pt_page(pmap, mpte)) {
2781                 atomic_add_long(&pmap_l2_p_failures, 1);
2782                 CTR2(KTR_PMAP,
2783                     "pmap_promote_l2: failure for va %#lx in pmap %p", va,
2784                     pmap);
2785                 return;
2786         }
2787
2788         if ((newl2 & ATTR_SW_MANAGED) != 0)
2789                 pmap_pv_promote_l2(pmap, va, newl2 & ~ATTR_MASK, lockp);
2790
2791         newl2 &= ~ATTR_DESCR_MASK;
2792         newl2 |= L2_BLOCK;
2793
2794         pmap_update_entry(pmap, l2, newl2, sva, L2_SIZE);
2795
2796         atomic_add_long(&pmap_l2_promotions, 1);
2797         CTR2(KTR_PMAP, "pmap_promote_l2: success for va %#lx in pmap %p", va,
2798                     pmap);
2799 }
2800 #endif /* VM_NRESERVLEVEL > 0 */
2801
2802 /*
2803  *      Insert the given physical page (p) at
2804  *      the specified virtual address (v) in the
2805  *      target physical map with the protection requested.
2806  *
2807  *      If specified, the page will be wired down, meaning
2808  *      that the related pte can not be reclaimed.
2809  *
2810  *      NB:  This is the only routine which MAY NOT lazy-evaluate
2811  *      or lose information.  That is, this routine must actually
2812  *      insert this page into the given map NOW.
2813  */
2814 int
2815 pmap_enter(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
2816     u_int flags, int8_t psind __unused)
2817 {
2818         struct rwlock *lock;
2819         pd_entry_t *pde;
2820         pt_entry_t new_l3, orig_l3;
2821         pt_entry_t *l2, *l3;
2822         pv_entry_t pv;
2823         vm_paddr_t opa, pa, l1_pa, l2_pa, l3_pa;
2824         vm_page_t mpte, om, l1_m, l2_m, l3_m;
2825         boolean_t nosleep;
2826         int lvl;
2827
2828         va = trunc_page(va);
2829         if ((m->oflags & VPO_UNMANAGED) == 0 && !vm_page_xbusied(m))
2830                 VM_OBJECT_ASSERT_LOCKED(m->object);
2831         pa = VM_PAGE_TO_PHYS(m);
2832         new_l3 = (pt_entry_t)(pa | ATTR_DEFAULT | ATTR_IDX(m->md.pv_memattr) |
2833             L3_PAGE);
2834         if ((prot & VM_PROT_WRITE) == 0)
2835                 new_l3 |= ATTR_AP(ATTR_AP_RO);
2836         if ((prot & VM_PROT_EXECUTE) == 0 || m->md.pv_memattr == DEVICE_MEMORY)
2837                 new_l3 |= ATTR_XN;
2838         if ((flags & PMAP_ENTER_WIRED) != 0)
2839                 new_l3 |= ATTR_SW_WIRED;
2840         if (va < VM_MAXUSER_ADDRESS)
2841                 new_l3 |= ATTR_AP(ATTR_AP_USER) | ATTR_PXN;
2842
2843         CTR2(KTR_PMAP, "pmap_enter: %.16lx -> %.16lx", va, pa);
2844
2845         mpte = NULL;
2846
2847         lock = NULL;
2848         PMAP_LOCK(pmap);
2849
2850         pde = pmap_pde(pmap, va, &lvl);
2851         if (pde != NULL && lvl == 1) {
2852                 l2 = pmap_l1_to_l2(pde, va);
2853                 if ((pmap_load(l2) & ATTR_DESCR_MASK) == L2_BLOCK &&
2854                     (l3 = pmap_demote_l2_locked(pmap, l2, va & ~L2_OFFSET,
2855                     &lock)) != NULL) {
2856                         l3 = &l3[pmap_l3_index(va)];
2857                         if (va < VM_MAXUSER_ADDRESS) {
2858                                 mpte = PHYS_TO_VM_PAGE(
2859                                     pmap_load(l2) & ~ATTR_MASK);
2860                                 mpte->wire_count++;
2861                         }
2862                         goto havel3;
2863                 }
2864         }
2865
2866         if (va < VM_MAXUSER_ADDRESS) {
2867                 nosleep = (flags & PMAP_ENTER_NOSLEEP) != 0;
2868                 mpte = pmap_alloc_l3(pmap, va, nosleep ? NULL : &lock);
2869                 if (mpte == NULL && nosleep) {
2870                         CTR0(KTR_PMAP, "pmap_enter: mpte == NULL");
2871                         if (lock != NULL)
2872                                 rw_wunlock(lock);
2873                         PMAP_UNLOCK(pmap);
2874                         return (KERN_RESOURCE_SHORTAGE);
2875                 }
2876                 pde = pmap_pde(pmap, va, &lvl);
2877                 KASSERT(pde != NULL,
2878                     ("pmap_enter: Invalid page entry, va: 0x%lx", va));
2879                 KASSERT(lvl == 2,
2880                     ("pmap_enter: Invalid level %d", lvl));
2881         } else {
2882                 /*
2883                  * If we get a level 2 pde it must point to a level 3 entry
2884                  * otherwise we will need to create the intermediate tables
2885                  */
2886                 if (lvl < 2) {
2887                         switch(lvl) {
2888                         default:
2889                         case -1:
2890                                 /* Get the l0 pde to update */
2891                                 pde = pmap_l0(pmap, va);
2892                                 KASSERT(pde != NULL, ("..."));
2893
2894                                 l1_m = vm_page_alloc(NULL, 0, VM_ALLOC_NORMAL |
2895                                     VM_ALLOC_NOOBJ | VM_ALLOC_WIRED |
2896                                     VM_ALLOC_ZERO);
2897                                 if (l1_m == NULL)
2898                                         panic("pmap_enter: l1 pte_m == NULL");
2899                                 if ((l1_m->flags & PG_ZERO) == 0)
2900                                         pmap_zero_page(l1_m);
2901
2902                                 l1_pa = VM_PAGE_TO_PHYS(l1_m);
2903                                 pmap_load_store(pde, l1_pa | L0_TABLE);
2904                                 /* FALLTHROUGH */
2905                         case 0:
2906                                 /* Get the l1 pde to update */
2907                                 pde = pmap_l1_to_l2(pde, va);
2908                                 KASSERT(pde != NULL, ("..."));
2909
2910                                 l2_m = vm_page_alloc(NULL, 0, VM_ALLOC_NORMAL |
2911                                     VM_ALLOC_NOOBJ | VM_ALLOC_WIRED |
2912                                     VM_ALLOC_ZERO);
2913                                 if (l2_m == NULL)
2914                                         panic("pmap_enter: l2 pte_m == NULL");
2915                                 if ((l2_m->flags & PG_ZERO) == 0)
2916                                         pmap_zero_page(l2_m);
2917
2918                                 l2_pa = VM_PAGE_TO_PHYS(l2_m);
2919                                 pmap_load_store(pde, l2_pa | L1_TABLE);
2920                                 /* FALLTHROUGH */
2921                         case 1:
2922                                 /* Get the l2 pde to update */
2923                                 pde = pmap_l1_to_l2(pde, va);
2924                                 KASSERT(pde != NULL, ("..."));
2925
2926                                 l3_m = vm_page_alloc(NULL, 0, VM_ALLOC_NORMAL |
2927                                     VM_ALLOC_NOOBJ | VM_ALLOC_WIRED |
2928                                     VM_ALLOC_ZERO);
2929                                 if (l3_m == NULL)
2930                                         panic("pmap_enter: l3 pte_m == NULL");
2931                                 if ((l3_m->flags & PG_ZERO) == 0)
2932                                         pmap_zero_page(l3_m);
2933
2934                                 l3_pa = VM_PAGE_TO_PHYS(l3_m);
2935                                 pmap_load_store(pde, l3_pa | L2_TABLE);
2936                                 break;
2937                         }
2938                 }
2939         }
2940         l3 = pmap_l2_to_l3(pde, va);
2941 havel3:
2942
2943         om = NULL;
2944         orig_l3 = pmap_load(l3);
2945         opa = orig_l3 & ~ATTR_MASK;
2946
2947         /*
2948          * Is the specified virtual address already mapped?
2949          */
2950         if (pmap_l3_valid(orig_l3)) {
2951                 /*
2952                  * Wiring change, just update stats. We don't worry about
2953                  * wiring PT pages as they remain resident as long as there
2954                  * are valid mappings in them. Hence, if a user page is wired,
2955                  * the PT page will be also.
2956                  */
2957                 if ((flags & PMAP_ENTER_WIRED) != 0 &&
2958                     (orig_l3 & ATTR_SW_WIRED) == 0)
2959                         pmap->pm_stats.wired_count++;
2960                 else if ((flags & PMAP_ENTER_WIRED) == 0 &&
2961                     (orig_l3 & ATTR_SW_WIRED) != 0)
2962                         pmap->pm_stats.wired_count--;
2963
2964                 /*
2965                  * Remove the extra PT page reference.
2966                  */
2967                 if (mpte != NULL) {
2968                         mpte->wire_count--;
2969                         KASSERT(mpte->wire_count > 0,
2970                             ("pmap_enter: missing reference to page table page,"
2971                              " va: 0x%lx", va));
2972                 }
2973
2974                 /*
2975                  * Has the physical page changed?
2976                  */
2977                 if (opa == pa) {
2978                         /*
2979                          * No, might be a protection or wiring change.
2980                          */
2981                         if ((orig_l3 & ATTR_SW_MANAGED) != 0) {
2982                                 new_l3 |= ATTR_SW_MANAGED;
2983                                 if ((new_l3 & ATTR_AP(ATTR_AP_RW)) ==
2984                                     ATTR_AP(ATTR_AP_RW)) {
2985                                         vm_page_aflag_set(m, PGA_WRITEABLE);
2986                                 }
2987                         }
2988                         goto validate;
2989                 }
2990         } else {
2991                 /*
2992                  * Increment the counters.
2993                  */
2994                 if ((new_l3 & ATTR_SW_WIRED) != 0)
2995                         pmap->pm_stats.wired_count++;
2996                 pmap_resident_count_inc(pmap, 1);
2997         }
2998         /*
2999          * Enter on the PV list if part of our managed memory.
3000          */
3001         if ((m->oflags & VPO_UNMANAGED) == 0) {
3002                 new_l3 |= ATTR_SW_MANAGED;
3003                 pv = get_pv_entry(pmap, &lock);
3004                 pv->pv_va = va;
3005                 CHANGE_PV_LIST_LOCK_TO_PHYS(&lock, pa);
3006                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_next);
3007                 m->md.pv_gen++;
3008                 if ((new_l3 & ATTR_AP_RW_BIT) == ATTR_AP(ATTR_AP_RW))
3009                         vm_page_aflag_set(m, PGA_WRITEABLE);
3010         }
3011
3012 validate:
3013         /*
3014          * Sync icache if exec permission and attribute VM_MEMATTR_WRITE_BACK
3015          * is set. Do it now, before the mapping is stored and made
3016          * valid for hardware table walk. If done later, then other can
3017          * access this page before caches are properly synced.
3018          * Don't do it for kernel memory which is mapped with exec
3019          * permission even if the memory isn't going to hold executable
3020          * code. The only time when icache sync is needed is after
3021          * kernel module is loaded and the relocation info is processed.
3022          * And it's done in elf_cpu_load_file().
3023         */
3024         if ((prot & VM_PROT_EXECUTE) &&  pmap != kernel_pmap &&
3025             m->md.pv_memattr == VM_MEMATTR_WRITE_BACK &&
3026             (opa != pa || (orig_l3 & ATTR_XN)))
3027                 cpu_icache_sync_range(PHYS_TO_DMAP(pa), PAGE_SIZE);
3028
3029         /*
3030          * Update the L3 entry
3031          */
3032         if (pmap_l3_valid(orig_l3)) {
3033                 if (opa != pa) {
3034                         /* different PA  */
3035                         pmap_update_entry(pmap, l3, new_l3, va, PAGE_SIZE);
3036                         if ((orig_l3 & ATTR_SW_MANAGED) != 0) {
3037                                 om = PHYS_TO_VM_PAGE(opa);
3038                                 if (pmap_page_dirty(orig_l3))
3039                                         vm_page_dirty(om);
3040                                 if ((orig_l3 & ATTR_AF) != 0)
3041                                         vm_page_aflag_set(om, PGA_REFERENCED);
3042                                 CHANGE_PV_LIST_LOCK_TO_PHYS(&lock, opa);
3043                                 pmap_pvh_free(&om->md, pmap, va);
3044                                 if ((om->aflags & PGA_WRITEABLE) != 0 &&
3045                                     TAILQ_EMPTY(&om->md.pv_list) &&
3046                                     ((om->flags & PG_FICTITIOUS) != 0 ||
3047                                     TAILQ_EMPTY(&pa_to_pvh(opa)->pv_list)))
3048                                         vm_page_aflag_clear(om, PGA_WRITEABLE);
3049                         }
3050                 } else if ((orig_l3 & ~ATTR_AF) != (new_l3 & ~ATTR_AF)) {
3051                         /* same PA, different attributes */
3052                         pmap_load_store(l3, new_l3);
3053                         pmap_invalidate_page(pmap, va);
3054                         if (pmap_page_dirty(orig_l3) &&
3055                             (orig_l3 & ATTR_SW_MANAGED) != 0)
3056                                 vm_page_dirty(m);
3057                 } else {
3058                         /*
3059                          * orig_l3 == new_l3
3060                          * This can happens if multiple threads simultaneously
3061                          * access not yet mapped page. This bad for performance
3062                          * since this can cause full demotion-NOP-promotion
3063                          * cycle.
3064                          * Another possible reasons are:
3065                          * - VM and pmap memory layout are diverged
3066                          * - tlb flush is missing somewhere and CPU doesn't see
3067                          *   actual mapping.
3068                          */
3069                         CTR4(KTR_PMAP, "%s: already mapped page - "
3070                             "pmap %p va 0x%#lx pte 0x%lx",
3071                             __func__, pmap, va, new_l3);
3072                 }
3073         } else {
3074                 /* New mappig */
3075                 pmap_load_store(l3, new_l3);
3076         }
3077
3078 #if VM_NRESERVLEVEL > 0
3079         if (pmap != pmap_kernel() &&
3080             (mpte == NULL || mpte->wire_count == NL3PG) &&
3081             pmap_superpages_enabled() &&
3082             (m->flags & PG_FICTITIOUS) == 0 &&
3083             vm_reserv_level_iffullpop(m) == 0) {
3084                 pmap_promote_l2(pmap, pde, va, &lock);
3085         }
3086 #endif
3087
3088         if (lock != NULL)
3089                 rw_wunlock(lock);
3090         PMAP_UNLOCK(pmap);
3091         return (KERN_SUCCESS);
3092 }
3093
3094 /*
3095  * Maps a sequence of resident pages belonging to the same object.
3096  * The sequence begins with the given page m_start.  This page is
3097  * mapped at the given virtual address start.  Each subsequent page is
3098  * mapped at a virtual address that is offset from start by the same
3099  * amount as the page is offset from m_start within the object.  The
3100  * last page in the sequence is the page with the largest offset from
3101  * m_start that can be mapped at a virtual address less than the given
3102  * virtual address end.  Not every virtual page between start and end
3103  * is mapped; only those for which a resident page exists with the
3104  * corresponding offset from m_start are mapped.
3105  */
3106 void
3107 pmap_enter_object(pmap_t pmap, vm_offset_t start, vm_offset_t end,
3108     vm_page_t m_start, vm_prot_t prot)
3109 {
3110         struct rwlock *lock;
3111         vm_offset_t va;
3112         vm_page_t m, mpte;
3113         vm_pindex_t diff, psize;
3114
3115         VM_OBJECT_ASSERT_LOCKED(m_start->object);
3116
3117         psize = atop(end - start);
3118         mpte = NULL;
3119         m = m_start;
3120         lock = NULL;
3121         PMAP_LOCK(pmap);
3122         while (m != NULL && (diff = m->pindex - m_start->pindex) < psize) {
3123                 va = start + ptoa(diff);
3124                 mpte = pmap_enter_quick_locked(pmap, va, m, prot, mpte, &lock);
3125                 m = TAILQ_NEXT(m, listq);
3126         }
3127         if (lock != NULL)
3128                 rw_wunlock(lock);
3129         PMAP_UNLOCK(pmap);
3130 }
3131
3132 /*
3133  * this code makes some *MAJOR* assumptions:
3134  * 1. Current pmap & pmap exists.
3135  * 2. Not wired.
3136  * 3. Read access.
3137  * 4. No page table pages.
3138  * but is *MUCH* faster than pmap_enter...
3139  */
3140
3141 void
3142 pmap_enter_quick(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot)
3143 {
3144         struct rwlock *lock;
3145
3146         lock = NULL;
3147         PMAP_LOCK(pmap);
3148         (void)pmap_enter_quick_locked(pmap, va, m, prot, NULL, &lock);
3149         if (lock != NULL)
3150                 rw_wunlock(lock);
3151         PMAP_UNLOCK(pmap);
3152 }
3153
3154 static vm_page_t
3155 pmap_enter_quick_locked(pmap_t pmap, vm_offset_t va, vm_page_t m,
3156     vm_prot_t prot, vm_page_t mpte, struct rwlock **lockp)
3157 {
3158         struct spglist free;
3159         pd_entry_t *pde;
3160         pt_entry_t *l2, *l3, l3_val;
3161         vm_paddr_t pa;
3162         int lvl;
3163
3164         KASSERT(va < kmi.clean_sva || va >= kmi.clean_eva ||
3165             (m->oflags & VPO_UNMANAGED) != 0,
3166             ("pmap_enter_quick_locked: managed mapping within the clean submap"));
3167         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
3168
3169         CTR2(KTR_PMAP, "pmap_enter_quick_locked: %p %lx", pmap, va);
3170         /*
3171          * In the case that a page table page is not
3172          * resident, we are creating it here.
3173          */
3174         if (va < VM_MAXUSER_ADDRESS) {
3175                 vm_pindex_t l2pindex;
3176
3177                 /*
3178                  * Calculate pagetable page index
3179                  */
3180                 l2pindex = pmap_l2_pindex(va);
3181                 if (mpte && (mpte->pindex == l2pindex)) {
3182                         mpte->wire_count++;
3183                 } else {
3184                         /*
3185                          * Get the l2 entry
3186                          */
3187                         pde = pmap_pde(pmap, va, &lvl);
3188
3189                         /*
3190                          * If the page table page is mapped, we just increment
3191                          * the hold count, and activate it.  Otherwise, we
3192                          * attempt to allocate a page table page.  If this
3193                          * attempt fails, we don't retry.  Instead, we give up.
3194                          */
3195                         if (lvl == 1) {
3196                                 l2 = pmap_l1_to_l2(pde, va);
3197                                 if ((pmap_load(l2) & ATTR_DESCR_MASK) ==
3198                                     L2_BLOCK)
3199                                         return (NULL);
3200                         }
3201                         if (lvl == 2 && pmap_load(pde) != 0) {
3202                                 mpte =
3203                                     PHYS_TO_VM_PAGE(pmap_load(pde) & ~ATTR_MASK);
3204                                 mpte->wire_count++;
3205                         } else {
3206                                 /*
3207                                  * Pass NULL instead of the PV list lock
3208                                  * pointer, because we don't intend to sleep.
3209                                  */
3210                                 mpte = _pmap_alloc_l3(pmap, l2pindex, NULL);
3211                                 if (mpte == NULL)
3212                                         return (mpte);
3213                         }
3214                 }
3215                 l3 = (pt_entry_t *)PHYS_TO_DMAP(VM_PAGE_TO_PHYS(mpte));
3216                 l3 = &l3[pmap_l3_index(va)];
3217         } else {
3218                 mpte = NULL;
3219                 pde = pmap_pde(kernel_pmap, va, &lvl);
3220                 KASSERT(pde != NULL,
3221                     ("pmap_enter_quick_locked: Invalid page entry, va: 0x%lx",
3222                      va));
3223                 KASSERT(lvl == 2,
3224                     ("pmap_enter_quick_locked: Invalid level %d", lvl));
3225                 l3 = pmap_l2_to_l3(pde, va);
3226         }
3227
3228         if (pmap_load(l3) != 0) {
3229                 if (mpte != NULL) {
3230                         mpte->wire_count--;
3231                         mpte = NULL;
3232                 }
3233                 return (mpte);
3234         }
3235
3236         /*
3237          * Enter on the PV list if part of our managed memory.
3238          */
3239         if ((m->oflags & VPO_UNMANAGED) == 0 &&
3240             !pmap_try_insert_pv_entry(pmap, va, m, lockp)) {
3241                 if (mpte != NULL) {
3242                         SLIST_INIT(&free);
3243                         if (pmap_unwire_l3(pmap, va, mpte, &free)) {
3244                                 pmap_invalidate_page(pmap, va);
3245                                 pmap_free_zero_pages(&free);
3246                         }
3247                         mpte = NULL;
3248                 }
3249                 return (mpte);
3250         }
3251
3252         /*
3253          * Increment counters
3254          */
3255         pmap_resident_count_inc(pmap, 1);
3256
3257         pa = VM_PAGE_TO_PHYS(m);
3258         l3_val = pa | ATTR_DEFAULT | ATTR_IDX(m->md.pv_memattr) |
3259             ATTR_AP(ATTR_AP_RO) | L3_PAGE;
3260         if ((prot & VM_PROT_EXECUTE) == 0 || m->md.pv_memattr == DEVICE_MEMORY)
3261                 l3_val |= ATTR_XN;
3262         else if (va < VM_MAXUSER_ADDRESS)
3263                 l3_val |= ATTR_PXN;
3264
3265         /*
3266          * Now validate mapping with RO protection
3267          */
3268         if ((m->oflags & VPO_UNMANAGED) == 0)
3269                 l3_val |= ATTR_SW_MANAGED;
3270
3271         /* Sync icache before the mapping is stored to PTE */
3272         if ((prot & VM_PROT_EXECUTE) && pmap != kernel_pmap &&
3273             m->md.pv_memattr == VM_MEMATTR_WRITE_BACK)
3274                 cpu_icache_sync_range(PHYS_TO_DMAP(pa), PAGE_SIZE);
3275
3276         pmap_load_store(l3, l3_val);
3277         pmap_invalidate_page(pmap, va);
3278         return (mpte);
3279 }
3280
3281 /*
3282  * This code maps large physical mmap regions into the
3283  * processor address space.  Note that some shortcuts
3284  * are taken, but the code works.
3285  */
3286 void
3287 pmap_object_init_pt(pmap_t pmap, vm_offset_t addr, vm_object_t object,
3288     vm_pindex_t pindex, vm_size_t size)
3289 {
3290
3291         VM_OBJECT_ASSERT_WLOCKED(object);
3292         KASSERT(object->type == OBJT_DEVICE || object->type == OBJT_SG,
3293             ("pmap_object_init_pt: non-device object"));
3294 }
3295
3296 /*
3297  *      Clear the wired attribute from the mappings for the specified range of
3298  *      addresses in the given pmap.  Every valid mapping within that range
3299  *      must have the wired attribute set.  In contrast, invalid mappings
3300  *      cannot have the wired attribute set, so they are ignored.
3301  *
3302  *      The wired attribute of the page table entry is not a hardware feature,
3303  *      so there is no need to invalidate any TLB entries.
3304  */
3305 void
3306 pmap_unwire(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
3307 {
3308         vm_offset_t va_next;
3309         pd_entry_t *l0, *l1, *l2;
3310         pt_entry_t *l3;
3311
3312         PMAP_LOCK(pmap);
3313         for (; sva < eva; sva = va_next) {
3314                 l0 = pmap_l0(pmap, sva);
3315                 if (pmap_load(l0) == 0) {
3316                         va_next = (sva + L0_SIZE) & ~L0_OFFSET;
3317                         if (va_next < sva)
3318                                 va_next = eva;
3319                         continue;
3320                 }
3321
3322                 l1 = pmap_l0_to_l1(l0, sva);
3323                 if (pmap_load(l1) == 0) {
3324                         va_next = (sva + L1_SIZE) & ~L1_OFFSET;
3325                         if (va_next < sva)
3326                                 va_next = eva;
3327                         continue;
3328                 }
3329
3330                 va_next = (sva + L2_SIZE) & ~L2_OFFSET;
3331                 if (va_next < sva)
3332                         va_next = eva;
3333
3334                 l2 = pmap_l1_to_l2(l1, sva);
3335                 if (pmap_load(l2) == 0)
3336                         continue;
3337
3338                 if ((pmap_load(l2) & ATTR_DESCR_MASK) == L2_BLOCK) {
3339                         l3 = pmap_demote_l2(pmap, l2, sva);
3340                         if (l3 == NULL)
3341                                 continue;
3342                 }
3343                 KASSERT((pmap_load(l2) & ATTR_DESCR_MASK) == L2_TABLE,
3344                     ("pmap_unwire: Invalid l2 entry after demotion"));
3345
3346                 if (va_next > eva)
3347                         va_next = eva;
3348                 for (l3 = pmap_l2_to_l3(l2, sva); sva != va_next; l3++,
3349                     sva += L3_SIZE) {
3350                         if (pmap_load(l3) == 0)
3351                                 continue;
3352                         if ((pmap_load(l3) & ATTR_SW_WIRED) == 0)
3353                                 panic("pmap_unwire: l3 %#jx is missing "
3354                                     "ATTR_SW_WIRED", (uintmax_t)pmap_load(l3));
3355
3356                         /*
3357                          * PG_W must be cleared atomically.  Although the pmap
3358                          * lock synchronizes access to PG_W, another processor
3359                          * could be setting PG_M and/or PG_A concurrently.
3360                          */
3361                         atomic_clear_long(l3, ATTR_SW_WIRED);
3362                         pmap->pm_stats.wired_count--;
3363                 }
3364         }
3365         PMAP_UNLOCK(pmap);
3366 }
3367
3368 /*
3369  *      Copy the range specified by src_addr/len
3370  *      from the source map to the range dst_addr/len
3371  *      in the destination map.
3372  *
3373  *      This routine is only advisory and need not do anything.
3374  */
3375
3376 void
3377 pmap_copy(pmap_t dst_pmap, pmap_t src_pmap, vm_offset_t dst_addr, vm_size_t len,
3378     vm_offset_t src_addr)
3379 {
3380 }
3381
3382 /*
3383  *      pmap_zero_page zeros the specified hardware page by mapping
3384  *      the page into KVM and using bzero to clear its contents.
3385  */
3386 void
3387 pmap_zero_page(vm_page_t m)
3388 {
3389         vm_offset_t va = PHYS_TO_DMAP(VM_PAGE_TO_PHYS(m));
3390
3391         pagezero((void *)va);
3392 }
3393
3394 /*
3395  *      pmap_zero_page_area zeros the specified hardware page by mapping
3396  *      the page into KVM and using bzero to clear its contents.
3397  *
3398  *      off and size may not cover an area beyond a single hardware page.
3399  */
3400 void
3401 pmap_zero_page_area(vm_page_t m, int off, int size)
3402 {
3403         vm_offset_t va = PHYS_TO_DMAP(VM_PAGE_TO_PHYS(m));
3404
3405         if (off == 0 && size == PAGE_SIZE)
3406                 pagezero((void *)va);
3407         else
3408                 bzero((char *)va + off, size);
3409 }
3410
3411 /*
3412  *      pmap_copy_page copies the specified (machine independent)
3413  *      page by mapping the page into virtual memory and using
3414  *      bcopy to copy the page, one machine dependent page at a
3415  *      time.
3416  */
3417 void
3418 pmap_copy_page(vm_page_t msrc, vm_page_t mdst)
3419 {
3420         vm_offset_t src = PHYS_TO_DMAP(VM_PAGE_TO_PHYS(msrc));
3421         vm_offset_t dst = PHYS_TO_DMAP(VM_PAGE_TO_PHYS(mdst));
3422
3423         pagecopy((void *)src, (void *)dst);
3424 }
3425
3426 int unmapped_buf_allowed = 1;
3427
3428 void
3429 pmap_copy_pages(vm_page_t ma[], vm_offset_t a_offset, vm_page_t mb[],
3430     vm_offset_t b_offset, int xfersize)
3431 {
3432         void *a_cp, *b_cp;
3433         vm_page_t m_a, m_b;
3434         vm_paddr_t p_a, p_b;
3435         vm_offset_t a_pg_offset, b_pg_offset;
3436         int cnt;
3437
3438         while (xfersize > 0) {
3439                 a_pg_offset = a_offset & PAGE_MASK;
3440                 m_a = ma[a_offset >> PAGE_SHIFT];
3441                 p_a = m_a->phys_addr;
3442                 b_pg_offset = b_offset & PAGE_MASK;
3443                 m_b = mb[b_offset >> PAGE_SHIFT];
3444                 p_b = m_b->phys_addr;
3445                 cnt = min(xfersize, PAGE_SIZE - a_pg_offset);
3446                 cnt = min(cnt, PAGE_SIZE - b_pg_offset);
3447                 if (__predict_false(!PHYS_IN_DMAP(p_a))) {
3448                         panic("!DMAP a %lx", p_a);
3449                 } else {
3450                         a_cp = (char *)PHYS_TO_DMAP(p_a) + a_pg_offset;
3451                 }
3452                 if (__predict_false(!PHYS_IN_DMAP(p_b))) {
3453                         panic("!DMAP b %lx", p_b);
3454                 } else {
3455                         b_cp = (char *)PHYS_TO_DMAP(p_b) + b_pg_offset;
3456                 }
3457                 bcopy(a_cp, b_cp, cnt);
3458                 a_offset += cnt;
3459                 b_offset += cnt;
3460                 xfersize -= cnt;
3461         }
3462 }
3463
3464 vm_offset_t
3465 pmap_quick_enter_page(vm_page_t m)
3466 {
3467
3468         return (PHYS_TO_DMAP(VM_PAGE_TO_PHYS(m)));
3469 }
3470
3471 void
3472 pmap_quick_remove_page(vm_offset_t addr)
3473 {
3474 }
3475
3476 /*
3477  * Returns true if the pmap's pv is one of the first
3478  * 16 pvs linked to from this page.  This count may
3479  * be changed upwards or downwards in the future; it
3480  * is only necessary that true be returned for a small
3481  * subset of pmaps for proper page aging.
3482  */
3483 boolean_t
3484 pmap_page_exists_quick(pmap_t pmap, vm_page_t m)
3485 {
3486         struct md_page *pvh;
3487         struct rwlock *lock;
3488         pv_entry_t pv;
3489         int loops = 0;
3490         boolean_t rv;
3491
3492         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3493             ("pmap_page_exists_quick: page %p is not managed", m));
3494         rv = FALSE;
3495         lock = VM_PAGE_TO_PV_LIST_LOCK(m);
3496         rw_rlock(lock);
3497         TAILQ_FOREACH(pv, &m->md.pv_list, pv_next) {
3498                 if (PV_PMAP(pv) == pmap) {
3499                         rv = TRUE;
3500                         break;
3501                 }
3502                 loops++;
3503                 if (loops >= 16)
3504                         break;
3505         }
3506         if (!rv && loops < 16 && (m->flags & PG_FICTITIOUS) == 0) {
3507                 pvh = pa_to_pvh(VM_PAGE_TO_PHYS(m));
3508                 TAILQ_FOREACH(pv, &pvh->pv_list, pv_next) {
3509                         if (PV_PMAP(pv) == pmap) {
3510                                 rv = TRUE;
3511                                 break;
3512                         }
3513                         loops++;
3514                         if (loops >= 16)
3515                                 break;
3516                 }
3517         }
3518         rw_runlock(lock);
3519         return (rv);
3520 }
3521
3522 /*
3523  *      pmap_page_wired_mappings:
3524  *
3525  *      Return the number of managed mappings to the given physical page
3526  *      that are wired.
3527  */
3528 int
3529 pmap_page_wired_mappings(vm_page_t m)
3530 {
3531         struct rwlock *lock;
3532         struct md_page *pvh;
3533         pmap_t pmap;
3534         pt_entry_t *pte;
3535         pv_entry_t pv;
3536         int count, lvl, md_gen, pvh_gen;
3537
3538         if ((m->oflags & VPO_UNMANAGED) != 0)
3539                 return (0);
3540         lock = VM_PAGE_TO_PV_LIST_LOCK(m);
3541         rw_rlock(lock);
3542 restart:
3543         count = 0;
3544         TAILQ_FOREACH(pv, &m->md.pv_list, pv_next) {
3545                 pmap = PV_PMAP(pv);
3546                 if (!PMAP_TRYLOCK(pmap)) {
3547                         md_gen = m->md.pv_gen;
3548                         rw_runlock(lock);
3549                         PMAP_LOCK(pmap);
3550                         rw_rlock(lock);
3551                         if (md_gen != m->md.pv_gen) {
3552                                 PMAP_UNLOCK(pmap);
3553                                 goto restart;
3554                         }
3555                 }
3556                 pte = pmap_pte(pmap, pv->pv_va, &lvl);
3557                 if (pte != NULL && (pmap_load(pte) & ATTR_SW_WIRED) != 0)
3558                         count++;
3559                 PMAP_UNLOCK(pmap);
3560         }
3561         if ((m->flags & PG_FICTITIOUS) == 0) {
3562                 pvh = pa_to_pvh(VM_PAGE_TO_PHYS(m));
3563                 TAILQ_FOREACH(pv, &pvh->pv_list, pv_next) {
3564                         pmap = PV_PMAP(pv);
3565                         if (!PMAP_TRYLOCK(pmap)) {
3566                                 md_gen = m->md.pv_gen;
3567                                 pvh_gen = pvh->pv_gen;
3568                                 rw_runlock(lock);
3569                                 PMAP_LOCK(pmap);
3570                                 rw_rlock(lock);
3571                                 if (md_gen != m->md.pv_gen ||
3572                                     pvh_gen != pvh->pv_gen) {
3573                                         PMAP_UNLOCK(pmap);
3574                                         goto restart;
3575                                 }
3576                         }
3577                         pte = pmap_pte(pmap, pv->pv_va, &lvl);
3578                         if (pte != NULL &&
3579                             (pmap_load(pte) & ATTR_SW_WIRED) != 0)
3580                                 count++;
3581                         PMAP_UNLOCK(pmap);
3582                 }
3583         }
3584         rw_runlock(lock);
3585         return (count);
3586 }
3587
3588 /*
3589  * Destroy all managed, non-wired mappings in the given user-space
3590  * pmap.  This pmap cannot be active on any processor besides the
3591  * caller.
3592  *
3593  * This function cannot be applied to the kernel pmap.  Moreover, it
3594  * is not intended for general use.  It is only to be used during
3595  * process termination.  Consequently, it can be implemented in ways
3596  * that make it faster than pmap_remove().  First, it can more quickly
3597  * destroy mappings by iterating over the pmap's collection of PV
3598  * entries, rather than searching the page table.  Second, it doesn't
3599  * have to test and clear the page table entries atomically, because
3600  * no processor is currently accessing the user address space.  In
3601  * particular, a page table entry's dirty bit won't change state once
3602  * this function starts.
3603  */
3604 void
3605 pmap_remove_pages(pmap_t pmap)
3606 {
3607         pd_entry_t *pde;
3608         pt_entry_t *pte, tpte;
3609         struct spglist free;
3610         vm_page_t m, ml3, mt;
3611         pv_entry_t pv;
3612         struct md_page *pvh;
3613         struct pv_chunk *pc, *npc;
3614         struct rwlock *lock;
3615         int64_t bit;
3616         uint64_t inuse, bitmask;
3617         int allfree, field, freed, idx, lvl;
3618         vm_paddr_t pa;
3619
3620         lock = NULL;
3621
3622         SLIST_INIT(&free);
3623         PMAP_LOCK(pmap);
3624         TAILQ_FOREACH_SAFE(pc, &pmap->pm_pvchunk, pc_list, npc) {
3625                 allfree = 1;
3626                 freed = 0;
3627                 for (field = 0; field < _NPCM; field++) {
3628                         inuse = ~pc->pc_map[field] & pc_freemask[field];
3629                         while (inuse != 0) {
3630                                 bit = ffsl(inuse) - 1;
3631                                 bitmask = 1UL << bit;
3632                                 idx = field * 64 + bit;
3633                                 pv = &pc->pc_pventry[idx];
3634                                 inuse &= ~bitmask;
3635
3636                                 pde = pmap_pde(pmap, pv->pv_va, &lvl);
3637                                 KASSERT(pde != NULL,
3638                                     ("Attempting to remove an unmapped page"));
3639
3640                                 switch(lvl) {
3641                                 case 1:
3642                                         pte = pmap_l1_to_l2(pde, pv->pv_va);
3643                                         tpte = pmap_load(pte);
3644                                         KASSERT((tpte & ATTR_DESCR_MASK) ==
3645                                             L2_BLOCK,
3646                                             ("Attempting to remove an invalid "
3647                                             "block: %lx", tpte));
3648                                         tpte = pmap_load(pte);
3649                                         break;
3650                                 case 2:
3651                                         pte = pmap_l2_to_l3(pde, pv->pv_va);
3652                                         tpte = pmap_load(pte);
3653                                         KASSERT((tpte & ATTR_DESCR_MASK) ==
3654                                             L3_PAGE,
3655                                             ("Attempting to remove an invalid "
3656                                              "page: %lx", tpte));
3657                                         break;
3658                                 default:
3659                                         panic(
3660                                             "Invalid page directory level: %d",
3661                                             lvl);
3662                                 }
3663
3664 /*
3665  * We cannot remove wired pages from a process' mapping at this time
3666  */
3667                                 if (tpte & ATTR_SW_WIRED) {
3668                                         allfree = 0;
3669                                         continue;
3670                                 }
3671
3672                                 pa = tpte & ~ATTR_MASK;
3673
3674                                 m = PHYS_TO_VM_PAGE(pa);
3675                                 KASSERT(m->phys_addr == pa,
3676                                     ("vm_page_t %p phys_addr mismatch %016jx %016jx",
3677                                     m, (uintmax_t)m->phys_addr,
3678                                     (uintmax_t)tpte));
3679
3680                                 KASSERT((m->flags & PG_FICTITIOUS) != 0 ||
3681                                     m < &vm_page_array[vm_page_array_size],
3682                                     ("pmap_remove_pages: bad pte %#jx",
3683                                     (uintmax_t)tpte));
3684
3685                                 pmap_load_clear(pte);
3686
3687                                 /*
3688                                  * Update the vm_page_t clean/reference bits.
3689                                  */
3690                                 if ((tpte & ATTR_AP_RW_BIT) ==
3691                                     ATTR_AP(ATTR_AP_RW)) {
3692                                         switch (lvl) {
3693                                         case 1:
3694                                                 for (mt = m; mt < &m[L2_SIZE / PAGE_SIZE]; mt++)
3695                                                         vm_page_dirty(m);
3696                                                 break;
3697                                         case 2:
3698                                                 vm_page_dirty(m);
3699                                                 break;
3700                                         }
3701                                 }
3702
3703                                 CHANGE_PV_LIST_LOCK_TO_VM_PAGE(&lock, m);
3704
3705                                 /* Mark free */
3706                                 pc->pc_map[field] |= bitmask;
3707                                 switch (lvl) {
3708                                 case 1:
3709                                         pmap_resident_count_dec(pmap,
3710                                             L2_SIZE / PAGE_SIZE);
3711                                         pvh = pa_to_pvh(tpte & ~ATTR_MASK);
3712                                         TAILQ_REMOVE(&pvh->pv_list, pv,pv_next);
3713                                         pvh->pv_gen++;
3714                                         if (TAILQ_EMPTY(&pvh->pv_list)) {
3715                                                 for (mt = m; mt < &m[L2_SIZE / PAGE_SIZE]; mt++)
3716                                                         if ((mt->aflags & PGA_WRITEABLE) != 0 &&
3717                                                             TAILQ_EMPTY(&mt->md.pv_list))
3718                                                                 vm_page_aflag_clear(mt, PGA_WRITEABLE);
3719                                         }
3720                                         ml3 = pmap_remove_pt_page(pmap,
3721                                             pv->pv_va);
3722                                         if (ml3 != NULL) {
3723                                                 pmap_resident_count_dec(pmap,1);
3724                                                 KASSERT(ml3->wire_count == NL3PG,
3725                                                     ("pmap_remove_pages: l3 page wire count error"));
3726                                                 ml3->wire_count = 0;
3727                                                 pmap_add_delayed_free_list(ml3,
3728                                                     &free, FALSE);
3729                                                 atomic_subtract_int(
3730                                                     &vm_cnt.v_wire_count, 1);
3731                                         }
3732                                         break;
3733                                 case 2:
3734                                         pmap_resident_count_dec(pmap, 1);
3735                                         TAILQ_REMOVE(&m->md.pv_list, pv,
3736                                             pv_next);
3737                                         m->md.pv_gen++;
3738                                         if ((m->aflags & PGA_WRITEABLE) != 0 &&
3739                                             TAILQ_EMPTY(&m->md.pv_list) &&
3740                                             (m->flags & PG_FICTITIOUS) == 0) {
3741                                                 pvh = pa_to_pvh(
3742                                                     VM_PAGE_TO_PHYS(m));
3743                                                 if (TAILQ_EMPTY(&pvh->pv_list))
3744                                                         vm_page_aflag_clear(m,
3745                                                             PGA_WRITEABLE);
3746                                         }
3747                                         break;
3748                                 }
3749                                 pmap_unuse_pt(pmap, pv->pv_va, pmap_load(pde),
3750                                     &free);
3751                                 freed++;
3752                         }
3753                 }
3754                 PV_STAT(atomic_add_long(&pv_entry_frees, freed));
3755                 PV_STAT(atomic_add_int(&pv_entry_spare, freed));
3756                 PV_STAT(atomic_subtract_long(&pv_entry_count, freed));
3757                 if (allfree) {
3758                         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
3759                         free_pv_chunk(pc);
3760                 }
3761         }
3762         pmap_invalidate_all(pmap);
3763         if (lock != NULL)
3764                 rw_wunlock(lock);
3765         PMAP_UNLOCK(pmap);
3766         pmap_free_zero_pages(&free);
3767 }
3768
3769 /*
3770  * This is used to check if a page has been accessed or modified. As we
3771  * don't have a bit to see if it has been modified we have to assume it
3772  * has been if the page is read/write.
3773  */
3774 static boolean_t
3775 pmap_page_test_mappings(vm_page_t m, boolean_t accessed, boolean_t modified)
3776 {
3777         struct rwlock *lock;
3778         pv_entry_t pv;
3779         struct md_page *pvh;
3780         pt_entry_t *pte, mask, value;
3781         pmap_t pmap;
3782         int lvl, md_gen, pvh_gen;
3783         boolean_t rv;
3784
3785         rv = FALSE;
3786         lock = VM_PAGE_TO_PV_LIST_LOCK(m);
3787         rw_rlock(lock);
3788 restart:
3789         TAILQ_FOREACH(pv, &m->md.pv_list, pv_next) {
3790                 pmap = PV_PMAP(pv);
3791                 if (!PMAP_TRYLOCK(pmap)) {
3792                         md_gen = m->md.pv_gen;
3793                         rw_runlock(lock);
3794                         PMAP_LOCK(pmap);
3795                         rw_rlock(lock);
3796                         if (md_gen != m->md.pv_gen) {
3797                                 PMAP_UNLOCK(pmap);
3798                                 goto restart;
3799                         }
3800                 }
3801                 pte = pmap_pte(pmap, pv->pv_va, &lvl);
3802                 KASSERT(lvl == 3,
3803                     ("pmap_page_test_mappings: Invalid level %d", lvl));
3804                 mask = 0;
3805                 value = 0;
3806                 if (modified) {
3807                         mask |= ATTR_AP_RW_BIT;
3808                         value |= ATTR_AP(ATTR_AP_RW);
3809                 }
3810                 if (accessed) {
3811                         mask |= ATTR_AF | ATTR_DESCR_MASK;
3812                         value |= ATTR_AF | L3_PAGE;
3813                 }
3814                 rv = (pmap_load(pte) & mask) == value;
3815                 PMAP_UNLOCK(pmap);
3816                 if (rv)
3817                         goto out;
3818         }
3819         if ((m->flags & PG_FICTITIOUS) == 0) {
3820                 pvh = pa_to_pvh(VM_PAGE_TO_PHYS(m));
3821                 TAILQ_FOREACH(pv, &pvh->pv_list, pv_next) {
3822                         pmap = PV_PMAP(pv);
3823                         if (!PMAP_TRYLOCK(pmap)) {
3824                                 md_gen = m->md.pv_gen;
3825                                 pvh_gen = pvh->pv_gen;
3826                                 rw_runlock(lock);
3827                                 PMAP_LOCK(pmap);
3828                                 rw_rlock(lock);
3829                                 if (md_gen != m->md.pv_gen ||
3830                                     pvh_gen != pvh->pv_gen) {
3831                                         PMAP_UNLOCK(pmap);
3832                                         goto restart;
3833                                 }
3834                         }
3835                         pte = pmap_pte(pmap, pv->pv_va, &lvl);
3836                         KASSERT(lvl == 2,
3837                             ("pmap_page_test_mappings: Invalid level %d", lvl));
3838                         mask = 0;
3839                         value = 0;
3840                         if (modified) {
3841                                 mask |= ATTR_AP_RW_BIT;
3842                                 value |= ATTR_AP(ATTR_AP_RW);
3843                         }
3844                         if (accessed) {
3845                                 mask |= ATTR_AF | ATTR_DESCR_MASK;
3846                                 value |= ATTR_AF | L2_BLOCK;
3847                         }
3848                         rv = (pmap_load(pte) & mask) == value;
3849                         PMAP_UNLOCK(pmap);
3850                         if (rv)
3851                                 goto out;
3852                 }
3853         }
3854 out:
3855         rw_runlock(lock);
3856         return (rv);
3857 }
3858
3859 /*
3860  *      pmap_is_modified:
3861  *
3862  *      Return whether or not the specified physical page was modified
3863  *      in any physical maps.
3864  */
3865 boolean_t
3866 pmap_is_modified(vm_page_t m)
3867 {
3868
3869         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3870             ("pmap_is_modified: page %p is not managed", m));
3871
3872         /*
3873          * If the page is not exclusive busied, then PGA_WRITEABLE cannot be
3874          * concurrently set while the object is locked.  Thus, if PGA_WRITEABLE
3875          * is clear, no PTEs can have PG_M set.
3876          */
3877         VM_OBJECT_ASSERT_WLOCKED(m->object);
3878         if (!vm_page_xbusied(m) && (m->aflags & PGA_WRITEABLE) == 0)
3879                 return (FALSE);
3880         return (pmap_page_test_mappings(m, FALSE, TRUE));
3881 }
3882
3883 /*
3884  *      pmap_is_prefaultable:
3885  *
3886  *      Return whether or not the specified virtual address is eligible
3887  *      for prefault.
3888  */
3889 boolean_t
3890 pmap_is_prefaultable(pmap_t pmap, vm_offset_t addr)
3891 {
3892         pt_entry_t *pte;
3893         boolean_t rv;
3894         int lvl;
3895
3896         rv = FALSE;
3897         PMAP_LOCK(pmap);
3898         pte = pmap_pte(pmap, addr, &lvl);
3899         if (pte != NULL && pmap_load(pte) != 0) {
3900                 rv = TRUE;
3901         }
3902         PMAP_UNLOCK(pmap);
3903         return (rv);
3904 }
3905
3906 /*
3907  *      pmap_is_referenced:
3908  *
3909  *      Return whether or not the specified physical page was referenced
3910  *      in any physical maps.
3911  */
3912 boolean_t
3913 pmap_is_referenced(vm_page_t m)
3914 {
3915
3916         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3917             ("pmap_is_referenced: page %p is not managed", m));
3918         return (pmap_page_test_mappings(m, TRUE, FALSE));
3919 }
3920
3921 /*
3922  * Clear the write and modified bits in each of the given page's mappings.
3923  */
3924 void
3925 pmap_remove_write(vm_page_t m)
3926 {
3927         struct md_page *pvh;
3928         pmap_t pmap;
3929         struct rwlock *lock;
3930         pv_entry_t next_pv, pv;
3931         pt_entry_t oldpte, *pte;
3932         vm_offset_t va;
3933         int lvl, md_gen, pvh_gen;
3934
3935         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3936             ("pmap_remove_write: page %p is not managed", m));
3937
3938         /*
3939          * If the page is not exclusive busied, then PGA_WRITEABLE cannot be
3940          * set by another thread while the object is locked.  Thus,
3941          * if PGA_WRITEABLE is clear, no page table entries need updating.
3942          */
3943         VM_OBJECT_ASSERT_WLOCKED(m->object);
3944         if (!vm_page_xbusied(m) && (m->aflags & PGA_WRITEABLE) == 0)
3945                 return;
3946         lock = VM_PAGE_TO_PV_LIST_LOCK(m);
3947         pvh = (m->flags & PG_FICTITIOUS) != 0 ? &pv_dummy :
3948             pa_to_pvh(VM_PAGE_TO_PHYS(m));
3949 retry_pv_loop:
3950         rw_wlock(lock);
3951         TAILQ_FOREACH_SAFE(pv, &pvh->pv_list, pv_next, next_pv) {
3952                 pmap = PV_PMAP(pv);
3953                 if (!PMAP_TRYLOCK(pmap)) {
3954                         pvh_gen = pvh->pv_gen;
3955                         rw_wunlock(lock);
3956                         PMAP_LOCK(pmap);
3957                         rw_wlock(lock);
3958                         if (pvh_gen != pvh->pv_gen) {
3959                                 PMAP_UNLOCK(pmap);
3960                                 rw_wunlock(lock);
3961                                 goto retry_pv_loop;
3962                         }
3963                 }
3964                 va = pv->pv_va;
3965                 pte = pmap_pte(pmap, pv->pv_va, &lvl);
3966                 if ((pmap_load(pte) & ATTR_AP_RW_BIT) == ATTR_AP(ATTR_AP_RW))
3967                         pmap_demote_l2_locked(pmap, pte, va & ~L2_OFFSET,
3968                             &lock);
3969                 KASSERT(lock == VM_PAGE_TO_PV_LIST_LOCK(m),
3970                     ("inconsistent pv lock %p %p for page %p",
3971                     lock, VM_PAGE_TO_PV_LIST_LOCK(m), m));
3972                 PMAP_UNLOCK(pmap);
3973         }
3974         TAILQ_FOREACH(pv, &m->md.pv_list, pv_next) {
3975                 pmap = PV_PMAP(pv);
3976                 if (!PMAP_TRYLOCK(pmap)) {
3977                         pvh_gen = pvh->pv_gen;
3978                         md_gen = m->md.pv_gen;
3979                         rw_wunlock(lock);
3980                         PMAP_LOCK(pmap);
3981                         rw_wlock(lock);
3982                         if (pvh_gen != pvh->pv_gen ||
3983                             md_gen != m->md.pv_gen) {
3984                                 PMAP_UNLOCK(pmap);
3985                                 rw_wunlock(lock);
3986                                 goto retry_pv_loop;
3987                         }
3988                 }
3989                 pte = pmap_pte(pmap, pv->pv_va, &lvl);
3990 retry:
3991                 oldpte = pmap_load(pte);
3992                 if ((oldpte & ATTR_AP_RW_BIT) == ATTR_AP(ATTR_AP_RW)) {
3993                         if (!atomic_cmpset_long(pte, oldpte,
3994                             oldpte | ATTR_AP(ATTR_AP_RO)))
3995                                 goto retry;
3996                         if ((oldpte & ATTR_AF) != 0)
3997                                 vm_page_dirty(m);
3998                         pmap_invalidate_page(pmap, pv->pv_va);
3999                 }
4000                 PMAP_UNLOCK(pmap);
4001         }
4002         rw_wunlock(lock);
4003         vm_page_aflag_clear(m, PGA_WRITEABLE);
4004 }
4005
4006 static __inline boolean_t
4007 safe_to_clear_referenced(pmap_t pmap, pt_entry_t pte)
4008 {
4009
4010         return (FALSE);
4011 }
4012
4013 /*
4014  *      pmap_ts_referenced:
4015  *
4016  *      Return a count of reference bits for a page, clearing those bits.
4017  *      It is not necessary for every reference bit to be cleared, but it
4018  *      is necessary that 0 only be returned when there are truly no
4019  *      reference bits set.
4020  *
4021  *      As an optimization, update the page's dirty field if a modified bit is
4022  *      found while counting reference bits.  This opportunistic update can be
4023  *      performed at low cost and can eliminate the need for some future calls
4024  *      to pmap_is_modified().  However, since this function stops after
4025  *      finding PMAP_TS_REFERENCED_MAX reference bits, it may not detect some
4026  *      dirty pages.  Those dirty pages will only be detected by a future call
4027  *      to pmap_is_modified().
4028  */
4029 int
4030 pmap_ts_referenced(vm_page_t m)
4031 {
4032         struct md_page *pvh;
4033         pv_entry_t pv, pvf;
4034         pmap_t pmap;
4035         struct rwlock *lock;
4036         pd_entry_t *pde, tpde;
4037         pt_entry_t *pte, tpte;
4038         pt_entry_t *l3;
4039         vm_offset_t va;
4040         vm_paddr_t pa;
4041         int cleared, md_gen, not_cleared, lvl, pvh_gen;
4042         struct spglist free;
4043         bool demoted;
4044
4045         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
4046             ("pmap_ts_referenced: page %p is not managed", m));
4047         SLIST_INIT(&free);
4048         cleared = 0;
4049         pa = VM_PAGE_TO_PHYS(m);
4050         lock = PHYS_TO_PV_LIST_LOCK(pa);
4051         pvh = (m->flags & PG_FICTITIOUS) != 0 ? &pv_dummy : pa_to_pvh(pa);
4052         rw_wlock(lock);
4053 retry:
4054         not_cleared = 0;
4055         if ((pvf = TAILQ_FIRST(&pvh->pv_list)) == NULL)
4056                 goto small_mappings;
4057         pv = pvf;
4058         do {
4059                 if (pvf == NULL)
4060                         pvf = pv;
4061                 pmap = PV_PMAP(pv);
4062                 if (!PMAP_TRYLOCK(pmap)) {
4063                         pvh_gen = pvh->pv_gen;
4064                         rw_wunlock(lock);
4065                         PMAP_LOCK(pmap);
4066                         rw_wlock(lock);
4067                         if (pvh_gen != pvh->pv_gen) {
4068                                 PMAP_UNLOCK(pmap);
4069                                 goto retry;
4070                         }
4071                 }
4072                 va = pv->pv_va;
4073                 pde = pmap_pde(pmap, pv->pv_va, &lvl);
4074                 KASSERT(pde != NULL, ("pmap_ts_referenced: no l1 table found"));
4075                 KASSERT(lvl == 1,
4076                     ("pmap_ts_referenced: invalid pde level %d", lvl));
4077                 tpde = pmap_load(pde);
4078                 KASSERT((tpde & ATTR_DESCR_MASK) == L1_TABLE,
4079                     ("pmap_ts_referenced: found an invalid l1 table"));
4080                 pte = pmap_l1_to_l2(pde, pv->pv_va);
4081                 tpte = pmap_load(pte);
4082                 if (pmap_page_dirty(tpte)) {
4083                         /*
4084                          * Although "tpte" is mapping a 2MB page, because
4085                          * this function is called at a 4KB page granularity,
4086                          * we only update the 4KB page under test.
4087                          */
4088                         vm_page_dirty(m);
4089                 }
4090                 if ((tpte & ATTR_AF) != 0) {
4091                         /*
4092                          * Since this reference bit is shared by 512 4KB
4093                          * pages, it should not be cleared every time it is
4094                          * tested.  Apply a simple "hash" function on the
4095                          * physical page number, the virtual superpage number,
4096                          * and the pmap address to select one 4KB page out of
4097                          * the 512 on which testing the reference bit will
4098                          * result in clearing that reference bit.  This
4099                          * function is designed to avoid the selection of the
4100                          * same 4KB page for every 2MB page mapping.
4101                          *
4102                          * On demotion, a mapping that hasn't been referenced
4103                          * is simply destroyed.  To avoid the possibility of a
4104                          * subsequent page fault on a demoted wired mapping,
4105                          * always leave its reference bit set.  Moreover,
4106                          * since the superpage is wired, the current state of
4107                          * its reference bit won't affect page replacement.
4108                          */
4109                         if ((((pa >> PAGE_SHIFT) ^ (pv->pv_va >> L2_SHIFT) ^
4110                             (uintptr_t)pmap) & (Ln_ENTRIES - 1)) == 0 &&
4111                             (tpte & ATTR_SW_WIRED) == 0) {
4112                                 if (safe_to_clear_referenced(pmap, tpte)) {
4113                                         /*
4114                                          * TODO: We don't handle the access
4115                                          * flag at all. We need to be able
4116                                          * to set it in  the exception handler.
4117                                          */
4118                                         panic("ARM64TODO: "
4119                                             "safe_to_clear_referenced\n");
4120                                 } else if (pmap_demote_l2_locked(pmap, pte,
4121                                     pv->pv_va, &lock) != NULL) {
4122                                         demoted = true;
4123                                         va += VM_PAGE_TO_PHYS(m) -
4124                                             (tpte & ~ATTR_MASK);
4125                                         l3 = pmap_l2_to_l3(pte, va);
4126                                         pmap_remove_l3(pmap, l3, va,
4127                                             pmap_load(pte), NULL, &lock);
4128                                 } else
4129                                         demoted = true;
4130
4131                                 if (demoted) {
4132                                         /*
4133                                          * The superpage mapping was removed
4134                                          * entirely and therefore 'pv' is no
4135                                          * longer valid.
4136                                          */
4137                                         if (pvf == pv)
4138                                                 pvf = NULL;
4139                                         pv = NULL;
4140                                 }
4141                                 cleared++;
4142                                 KASSERT(lock == VM_PAGE_TO_PV_LIST_LOCK(m),
4143                                     ("inconsistent pv lock %p %p for page %p",
4144                                     lock, VM_PAGE_TO_PV_LIST_LOCK(m), m));
4145                         } else
4146                                 not_cleared++;
4147                 }
4148                 PMAP_UNLOCK(pmap);
4149                 /* Rotate the PV list if it has more than one entry. */
4150                 if (pv != NULL && TAILQ_NEXT(pv, pv_next) != NULL) {
4151                         TAILQ_REMOVE(&pvh->pv_list, pv, pv_next);
4152                         TAILQ_INSERT_TAIL(&pvh->pv_list, pv, pv_next);
4153                         pvh->pv_gen++;
4154                 }
4155                 if (cleared + not_cleared >= PMAP_TS_REFERENCED_MAX)
4156                         goto out;
4157         } while ((pv = TAILQ_FIRST(&pvh->pv_list)) != pvf);
4158 small_mappings:
4159         if ((pvf = TAILQ_FIRST(&m->md.pv_list)) == NULL)
4160                 goto out;
4161         pv = pvf;
4162         do {
4163                 if (pvf == NULL)
4164                         pvf = pv;
4165                 pmap = PV_PMAP(pv);
4166                 if (!PMAP_TRYLOCK(pmap)) {
4167                         pvh_gen = pvh->pv_gen;
4168                         md_gen = m->md.pv_gen;
4169                         rw_wunlock(lock);
4170                         PMAP_LOCK(pmap);
4171                         rw_wlock(lock);
4172                         if (pvh_gen != pvh->pv_gen || md_gen != m->md.pv_gen) {
4173                                 PMAP_UNLOCK(pmap);
4174                                 goto retry;
4175                         }
4176                 }
4177                 pde = pmap_pde(pmap, pv->pv_va, &lvl);
4178                 KASSERT(pde != NULL, ("pmap_ts_referenced: no l2 table found"));
4179                 KASSERT(lvl == 2,
4180                     ("pmap_ts_referenced: invalid pde level %d", lvl));
4181                 tpde = pmap_load(pde);
4182                 KASSERT((tpde & ATTR_DESCR_MASK) == L2_TABLE,
4183                     ("pmap_ts_referenced: found an invalid l2 table"));
4184                 pte = pmap_l2_to_l3(pde, pv->pv_va);
4185                 tpte = pmap_load(pte);
4186                 if (pmap_page_dirty(tpte))
4187                         vm_page_dirty(m);
4188                 if ((tpte & ATTR_AF) != 0) {
4189                         if (safe_to_clear_referenced(pmap, tpte)) {
4190                                 /*
4191                                  * TODO: We don't handle the access flag
4192                                  * at all. We need to be able to set it in
4193                                  * the exception handler.
4194                                  */
4195                                 panic("ARM64TODO: safe_to_clear_referenced\n");
4196                         } else if ((tpte & ATTR_SW_WIRED) == 0) {
4197                                 /*
4198                                  * Wired pages cannot be paged out so
4199                                  * doing accessed bit emulation for
4200                                  * them is wasted effort. We do the
4201                                  * hard work for unwired pages only.
4202                                  */
4203                                 pmap_remove_l3(pmap, pte, pv->pv_va, tpde,
4204                                     &free, &lock);
4205                                 pmap_invalidate_page(pmap, pv->pv_va);
4206                                 cleared++;
4207                                 if (pvf == pv)
4208                                         pvf = NULL;
4209                                 pv = NULL;
4210                                 KASSERT(lock == VM_PAGE_TO_PV_LIST_LOCK(m),
4211                                     ("inconsistent pv lock %p %p for page %p",
4212                                     lock, VM_PAGE_TO_PV_LIST_LOCK(m), m));
4213                         } else
4214                                 not_cleared++;
4215                 }
4216                 PMAP_UNLOCK(pmap);
4217                 /* Rotate the PV list if it has more than one entry. */
4218                 if (pv != NULL && TAILQ_NEXT(pv, pv_next) != NULL) {
4219                         TAILQ_REMOVE(&m->md.pv_list, pv, pv_next);
4220                         TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_next);
4221                         m->md.pv_gen++;
4222                 }
4223         } while ((pv = TAILQ_FIRST(&m->md.pv_list)) != pvf && cleared +
4224             not_cleared < PMAP_TS_REFERENCED_MAX);
4225 out:
4226         rw_wunlock(lock);
4227         pmap_free_zero_pages(&free);
4228         return (cleared + not_cleared);
4229 }
4230
4231 /*
4232  *      Apply the given advice to the specified range of addresses within the
4233  *      given pmap.  Depending on the advice, clear the referenced and/or
4234  *      modified flags in each mapping and set the mapped page's dirty field.
4235  */
4236 void
4237 pmap_advise(pmap_t pmap, vm_offset_t sva, vm_offset_t eva, int advice)
4238 {
4239 }
4240
4241 /*
4242  *      Clear the modify bits on the specified physical page.
4243  */
4244 void
4245 pmap_clear_modify(vm_page_t m)
4246 {
4247
4248         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
4249             ("pmap_clear_modify: page %p is not managed", m));
4250         VM_OBJECT_ASSERT_WLOCKED(m->object);
4251         KASSERT(!vm_page_xbusied(m),
4252             ("pmap_clear_modify: page %p is exclusive busied", m));
4253
4254         /*
4255          * If the page is not PGA_WRITEABLE, then no PTEs can have PG_M set.
4256          * If the object containing the page is locked and the page is not
4257          * exclusive busied, then PGA_WRITEABLE cannot be concurrently set.
4258          */
4259         if ((m->aflags & PGA_WRITEABLE) == 0)
4260                 return;
4261
4262         /* ARM64TODO: We lack support for tracking if a page is modified */
4263 }
4264
4265 void *
4266 pmap_mapbios(vm_paddr_t pa, vm_size_t size)
4267 {
4268
4269         return ((void *)PHYS_TO_DMAP(pa));
4270 }
4271
4272 void
4273 pmap_unmapbios(vm_paddr_t pa, vm_size_t size)
4274 {
4275 }
4276
4277 /*
4278  * Sets the memory attribute for the specified page.
4279  */
4280 void
4281 pmap_page_set_memattr(vm_page_t m, vm_memattr_t ma)
4282 {
4283
4284         m->md.pv_memattr = ma;
4285
4286         /*
4287          * If "m" is a normal page, update its direct mapping.  This update
4288          * can be relied upon to perform any cache operations that are
4289          * required for data coherence.
4290          */
4291         if ((m->flags & PG_FICTITIOUS) == 0 &&
4292             pmap_change_attr(PHYS_TO_DMAP(VM_PAGE_TO_PHYS(m)), PAGE_SIZE,
4293             m->md.pv_memattr) != 0)
4294                 panic("memory attribute change on the direct map failed");
4295 }
4296
4297 /*
4298  * Changes the specified virtual address range's memory type to that given by
4299  * the parameter "mode".  The specified virtual address range must be
4300  * completely contained within either the direct map or the kernel map.  If
4301  * the virtual address range is contained within the kernel map, then the
4302  * memory type for each of the corresponding ranges of the direct map is also
4303  * changed.  (The corresponding ranges of the direct map are those ranges that
4304  * map the same physical pages as the specified virtual address range.)  These
4305  * changes to the direct map are necessary because Intel describes the
4306  * behavior of their processors as "undefined" if two or more mappings to the
4307  * same physical page have different memory types.
4308  *
4309  * Returns zero if the change completed successfully, and either EINVAL or
4310  * ENOMEM if the change failed.  Specifically, EINVAL is returned if some part
4311  * of the virtual address range was not mapped, and ENOMEM is returned if
4312  * there was insufficient memory available to complete the change.  In the
4313  * latter case, the memory type may have been changed on some part of the
4314  * virtual address range or the direct map.
4315  */
4316 static int
4317 pmap_change_attr(vm_offset_t va, vm_size_t size, int mode)
4318 {
4319         int error;
4320
4321         PMAP_LOCK(kernel_pmap);
4322         error = pmap_change_attr_locked(va, size, mode);
4323         PMAP_UNLOCK(kernel_pmap);
4324         return (error);
4325 }
4326
4327 static int
4328 pmap_change_attr_locked(vm_offset_t va, vm_size_t size, int mode)
4329 {
4330         vm_offset_t base, offset, tmpva;
4331         pt_entry_t l3, *pte, *newpte;
4332         int lvl;
4333
4334         PMAP_LOCK_ASSERT(kernel_pmap, MA_OWNED);
4335         base = trunc_page(va);
4336         offset = va & PAGE_MASK;
4337         size = round_page(offset + size);
4338
4339         if (!VIRT_IN_DMAP(base))
4340                 return (EINVAL);
4341
4342         for (tmpva = base; tmpva < base + size; ) {
4343                 pte = pmap_pte(kernel_pmap, va, &lvl);
4344                 if (pte == NULL)
4345                         return (EINVAL);
4346
4347                 if ((pmap_load(pte) & ATTR_IDX_MASK) == ATTR_IDX(mode)) {
4348                         /*
4349                          * We already have the correct attribute,
4350                          * ignore this entry.
4351                          */
4352                         switch (lvl) {
4353                         default:
4354                                 panic("Invalid DMAP table level: %d\n", lvl);
4355                         case 1:
4356                                 tmpva = (tmpva & ~L1_OFFSET) + L1_SIZE;
4357                                 break;
4358                         case 2:
4359                                 tmpva = (tmpva & ~L2_OFFSET) + L2_SIZE;
4360                                 break;
4361                         case 3:
4362                                 tmpva += PAGE_SIZE;
4363                                 break;
4364                         }
4365                 } else {
4366                         /*
4367                          * Split the entry to an level 3 table, then
4368                          * set the new attribute.
4369                          */
4370                         switch (lvl) {
4371                         default:
4372                                 panic("Invalid DMAP table level: %d\n", lvl);
4373                         case 1:
4374                                 newpte = pmap_demote_l1(kernel_pmap, pte,
4375                                     tmpva & ~L1_OFFSET);
4376                                 if (newpte == NULL)
4377                                         return (EINVAL);
4378                                 pte = pmap_l1_to_l2(pte, tmpva);
4379                         case 2:
4380                                 newpte = pmap_demote_l2(kernel_pmap, pte,
4381                                     tmpva & ~L2_OFFSET);
4382                                 if (newpte == NULL)
4383                                         return (EINVAL);
4384                                 pte = pmap_l2_to_l3(pte, tmpva);
4385                         case 3:
4386                                 /* Update the entry */
4387                                 l3 = pmap_load(pte);
4388                                 l3 &= ~ATTR_IDX_MASK;
4389                                 l3 |= ATTR_IDX(mode);
4390                                 if (mode == DEVICE_MEMORY)
4391                                         l3 |= ATTR_XN;
4392
4393                                 pmap_update_entry(kernel_pmap, pte, l3, tmpva,
4394                                     PAGE_SIZE);
4395
4396                                 /*
4397                                  * If moving to a non-cacheable entry flush
4398                                  * the cache.
4399                                  */
4400                                 if (mode == VM_MEMATTR_UNCACHEABLE)
4401                                         cpu_dcache_wbinv_range(tmpva, L3_SIZE);
4402
4403                                 break;
4404                         }
4405                         tmpva += PAGE_SIZE;
4406                 }
4407         }
4408
4409         return (0);
4410 }
4411
4412 /*
4413  * Create an L2 table to map all addresses within an L1 mapping.
4414  */
4415 static pt_entry_t *
4416 pmap_demote_l1(pmap_t pmap, pt_entry_t *l1, vm_offset_t va)
4417 {
4418         pt_entry_t *l2, newl2, oldl1;
4419         vm_offset_t tmpl1;
4420         vm_paddr_t l2phys, phys;
4421         vm_page_t ml2;
4422         int i;
4423
4424         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
4425         oldl1 = pmap_load(l1);
4426         KASSERT((oldl1 & ATTR_DESCR_MASK) == L1_BLOCK,
4427             ("pmap_demote_l1: Demoting a non-block entry"));
4428         KASSERT((va & L1_OFFSET) == 0,
4429             ("pmap_demote_l1: Invalid virtual address %#lx", va));
4430         KASSERT((oldl1 & ATTR_SW_MANAGED) == 0,
4431             ("pmap_demote_l1: Level 1 table shouldn't be managed"));
4432
4433         tmpl1 = 0;
4434         if (va <= (vm_offset_t)l1 && va + L1_SIZE > (vm_offset_t)l1) {
4435                 tmpl1 = kva_alloc(PAGE_SIZE);
4436                 if (tmpl1 == 0)
4437                         return (NULL);
4438         }
4439
4440         if ((ml2 = vm_page_alloc(NULL, 0, VM_ALLOC_INTERRUPT |
4441             VM_ALLOC_NOOBJ | VM_ALLOC_WIRED)) == NULL) {
4442                 CTR2(KTR_PMAP, "pmap_demote_l1: failure for va %#lx"
4443                     " in pmap %p", va, pmap);
4444                 return (NULL);
4445         }
4446
4447         l2phys = VM_PAGE_TO_PHYS(ml2);
4448         l2 = (pt_entry_t *)PHYS_TO_DMAP(l2phys);
4449
4450         /* Address the range points at */
4451         phys = oldl1 & ~ATTR_MASK;
4452         /* The attributed from the old l1 table to be copied */
4453         newl2 = oldl1 & ATTR_MASK;
4454
4455         /* Create the new entries */
4456         for (i = 0; i < Ln_ENTRIES; i++) {
4457                 l2[i] = newl2 | phys;
4458                 phys += L2_SIZE;
4459         }
4460         KASSERT(l2[0] == ((oldl1 & ~ATTR_DESCR_MASK) | L2_BLOCK),
4461             ("Invalid l2 page (%lx != %lx)", l2[0],
4462             (oldl1 & ~ATTR_DESCR_MASK) | L2_BLOCK));
4463
4464         if (tmpl1 != 0) {
4465                 pmap_kenter(tmpl1, PAGE_SIZE,
4466                     DMAP_TO_PHYS((vm_offset_t)l1) & ~L3_OFFSET, CACHED_MEMORY);
4467                 l1 = (pt_entry_t *)(tmpl1 + ((vm_offset_t)l1 & PAGE_MASK));
4468         }
4469
4470         pmap_update_entry(pmap, l1, l2phys | L1_TABLE, va, PAGE_SIZE);
4471
4472         if (tmpl1 != 0) {
4473                 pmap_kremove(tmpl1);
4474                 kva_free(tmpl1, PAGE_SIZE);
4475         }
4476
4477         return (l2);
4478 }
4479
4480 /*
4481  * Create an L3 table to map all addresses within an L2 mapping.
4482  */
4483 static pt_entry_t *
4484 pmap_demote_l2_locked(pmap_t pmap, pt_entry_t *l2, vm_offset_t va,
4485     struct rwlock **lockp)
4486 {
4487         pt_entry_t *l3, newl3, oldl2;
4488         vm_offset_t tmpl2;
4489         vm_paddr_t l3phys, phys;
4490         vm_page_t ml3;
4491         int i;
4492
4493         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
4494         l3 = NULL;
4495         oldl2 = pmap_load(l2);
4496         KASSERT((oldl2 & ATTR_DESCR_MASK) == L2_BLOCK,
4497             ("pmap_demote_l2: Demoting a non-block entry"));
4498         KASSERT((va & L2_OFFSET) == 0,
4499             ("pmap_demote_l2: Invalid virtual address %#lx", va));
4500
4501         tmpl2 = 0;
4502         if (va <= (vm_offset_t)l2 && va + L2_SIZE > (vm_offset_t)l2) {
4503                 tmpl2 = kva_alloc(PAGE_SIZE);
4504                 if (tmpl2 == 0)
4505                         return (NULL);
4506         }
4507
4508         if ((ml3 = pmap_remove_pt_page(pmap, va)) == NULL) {
4509                 ml3 = vm_page_alloc(NULL, pmap_l2_pindex(va),
4510                     (VIRT_IN_DMAP(va) ? VM_ALLOC_INTERRUPT : VM_ALLOC_NORMAL) |
4511                     VM_ALLOC_NOOBJ | VM_ALLOC_WIRED);
4512                 if (ml3 == NULL) {
4513                         CTR2(KTR_PMAP, "pmap_demote_l2: failure for va %#lx"
4514                             " in pmap %p", va, pmap);
4515                         goto fail;
4516                 }
4517                 if (va < VM_MAXUSER_ADDRESS)
4518                         pmap_resident_count_inc(pmap, 1);
4519         }
4520
4521         l3phys = VM_PAGE_TO_PHYS(ml3);
4522         l3 = (pt_entry_t *)PHYS_TO_DMAP(l3phys);
4523
4524         /* Address the range points at */
4525         phys = oldl2 & ~ATTR_MASK;
4526         /* The attributed from the old l2 table to be copied */
4527         newl3 = (oldl2 & (ATTR_MASK & ~ATTR_DESCR_MASK)) | L3_PAGE;
4528
4529         /*
4530          * If the page table page is new, initialize it.
4531          */
4532         if (ml3->wire_count == 1) {
4533                 for (i = 0; i < Ln_ENTRIES; i++) {
4534                         l3[i] = newl3 | phys;
4535                         phys += L3_SIZE;
4536                 }
4537         }
4538         KASSERT(l3[0] == ((oldl2 & ~ATTR_DESCR_MASK) | L3_PAGE),
4539             ("Invalid l3 page (%lx != %lx)", l3[0],
4540             (oldl2 & ~ATTR_DESCR_MASK) | L3_PAGE));
4541
4542         /*
4543          * Map the temporary page so we don't lose access to the l2 table.
4544          */
4545         if (tmpl2 != 0) {
4546                 pmap_kenter(tmpl2, PAGE_SIZE,
4547                     DMAP_TO_PHYS((vm_offset_t)l2) & ~L3_OFFSET, CACHED_MEMORY);
4548                 l2 = (pt_entry_t *)(tmpl2 + ((vm_offset_t)l2 & PAGE_MASK));
4549         }
4550
4551         /*
4552          * The spare PV entries must be reserved prior to demoting the
4553          * mapping, that is, prior to changing the PDE.  Otherwise, the state
4554          * of the L2 and the PV lists will be inconsistent, which can result
4555          * in reclaim_pv_chunk() attempting to remove a PV entry from the
4556          * wrong PV list and pmap_pv_demote_l2() failing to find the expected
4557          * PV entry for the 2MB page mapping that is being demoted.
4558          */
4559         if ((oldl2 & ATTR_SW_MANAGED) != 0)
4560                 reserve_pv_entries(pmap, Ln_ENTRIES - 1, lockp);
4561
4562         pmap_update_entry(pmap, l2, l3phys | L2_TABLE, va, PAGE_SIZE);
4563
4564         /*
4565          * Demote the PV entry.
4566          */
4567         if ((oldl2 & ATTR_SW_MANAGED) != 0)
4568                 pmap_pv_demote_l2(pmap, va, oldl2 & ~ATTR_MASK, lockp);
4569
4570         atomic_add_long(&pmap_l2_demotions, 1);
4571         CTR3(KTR_PMAP, "pmap_demote_l2: success for va %#lx"
4572             " in pmap %p %lx", va, pmap, l3[0]);
4573
4574 fail:
4575         if (tmpl2 != 0) {
4576                 pmap_kremove(tmpl2);
4577                 kva_free(tmpl2, PAGE_SIZE);
4578         }
4579
4580         return (l3);
4581
4582 }
4583
4584 static pt_entry_t *
4585 pmap_demote_l2(pmap_t pmap, pt_entry_t *l2, vm_offset_t va)
4586 {
4587         struct rwlock *lock;
4588         pt_entry_t *l3;
4589
4590         lock = NULL;
4591         l3 = pmap_demote_l2_locked(pmap, l2, va, &lock);
4592         if (lock != NULL)
4593                 rw_wunlock(lock);
4594         return (l3);
4595 }
4596
4597 /*
4598  * perform the pmap work for mincore
4599  */
4600 int
4601 pmap_mincore(pmap_t pmap, vm_offset_t addr, vm_paddr_t *locked_pa)
4602 {
4603         pd_entry_t *l1p, l1;
4604         pd_entry_t *l2p, l2;
4605         pt_entry_t *l3p, l3;
4606         vm_paddr_t pa;
4607         bool managed;
4608         int val;
4609
4610         PMAP_LOCK(pmap);
4611 retry:
4612         pa = 0;
4613         val = 0;
4614         managed = false;
4615
4616         l1p = pmap_l1(pmap, addr);
4617         if (l1p == NULL) /* No l1 */
4618                 goto done;
4619
4620         l1 = pmap_load(l1p);
4621         if ((l1 & ATTR_DESCR_MASK) == L1_INVAL)
4622                 goto done;
4623
4624         if ((l1 & ATTR_DESCR_MASK) == L1_BLOCK) {
4625                 pa = (l1 & ~ATTR_MASK) | (addr & L1_OFFSET);
4626                 managed = (l1 & ATTR_SW_MANAGED) == ATTR_SW_MANAGED;
4627                 val = MINCORE_SUPER | MINCORE_INCORE;
4628                 if (pmap_page_dirty(l1))
4629                         val |= MINCORE_MODIFIED | MINCORE_MODIFIED_OTHER;
4630                 if ((l1 & ATTR_AF) == ATTR_AF)
4631                         val |= MINCORE_REFERENCED | MINCORE_REFERENCED_OTHER;
4632                 goto done;
4633         }
4634
4635         l2p = pmap_l1_to_l2(l1p, addr);
4636         if (l2p == NULL) /* No l2 */
4637                 goto done;
4638
4639         l2 = pmap_load(l2p);
4640         if ((l2 & ATTR_DESCR_MASK) == L2_INVAL)
4641                 goto done;
4642
4643         if ((l2 & ATTR_DESCR_MASK) == L2_BLOCK) {
4644                 pa = (l2 & ~ATTR_MASK) | (addr & L2_OFFSET);
4645                 managed = (l2 & ATTR_SW_MANAGED) == ATTR_SW_MANAGED;
4646                 val = MINCORE_SUPER | MINCORE_INCORE;
4647                 if (pmap_page_dirty(l2))
4648                         val |= MINCORE_MODIFIED | MINCORE_MODIFIED_OTHER;
4649                 if ((l2 & ATTR_AF) == ATTR_AF)
4650                         val |= MINCORE_REFERENCED | MINCORE_REFERENCED_OTHER;
4651                 goto done;
4652         }
4653
4654         l3p = pmap_l2_to_l3(l2p, addr);
4655         if (l3p == NULL) /* No l3 */
4656                 goto done;
4657
4658         l3 = pmap_load(l2p);
4659         if ((l3 & ATTR_DESCR_MASK) == L3_INVAL)
4660                 goto done;
4661
4662         if ((l3 & ATTR_DESCR_MASK) == L3_PAGE) {
4663                 pa = (l3 & ~ATTR_MASK) | (addr & L3_OFFSET);
4664                 managed = (l3 & ATTR_SW_MANAGED) == ATTR_SW_MANAGED;
4665                 val = MINCORE_INCORE;
4666                 if (pmap_page_dirty(l3))
4667                         val |= MINCORE_MODIFIED | MINCORE_MODIFIED_OTHER;
4668                 if ((l3 & ATTR_AF) == ATTR_AF)
4669                         val |= MINCORE_REFERENCED | MINCORE_REFERENCED_OTHER;
4670         }
4671
4672 done:
4673         if ((val & (MINCORE_MODIFIED_OTHER | MINCORE_REFERENCED_OTHER)) !=
4674             (MINCORE_MODIFIED_OTHER | MINCORE_REFERENCED_OTHER) && managed) {
4675                 /* Ensure that "PHYS_TO_VM_PAGE(pa)->object" doesn't change. */
4676                 if (vm_page_pa_tryrelock(pmap, pa, locked_pa))
4677                         goto retry;
4678         } else
4679                 PA_UNLOCK_COND(*locked_pa);
4680         PMAP_UNLOCK(pmap);
4681
4682         return (val);
4683 }
4684
4685 void
4686 pmap_activate(struct thread *td)
4687 {
4688         pmap_t  pmap;
4689
4690         critical_enter();
4691         pmap = vmspace_pmap(td->td_proc->p_vmspace);
4692         td->td_proc->p_md.md_l0addr = vtophys(pmap->pm_l0);
4693         __asm __volatile("msr ttbr0_el1, %0" : :
4694             "r"(td->td_proc->p_md.md_l0addr));
4695         pmap_invalidate_all(pmap);
4696         critical_exit();
4697 }
4698
4699 struct pcb *
4700 pmap_switch(struct thread *old, struct thread *new)
4701 {
4702         pcpu_bp_harden bp_harden;
4703         struct pcb *pcb;
4704
4705         /* Store the new curthread */
4706         PCPU_SET(curthread, new);
4707
4708         /* And the new pcb */
4709         pcb = new->td_pcb;
4710         PCPU_SET(curpcb, pcb);
4711
4712         /*
4713          * TODO: We may need to flush the cache here if switching
4714          * to a user process.
4715          */
4716
4717         if (old == NULL ||
4718             old->td_proc->p_md.md_l0addr != new->td_proc->p_md.md_l0addr) {
4719                 __asm __volatile(
4720                     /* Switch to the new pmap */
4721                     "msr        ttbr0_el1, %0   \n"
4722                     "isb                        \n"
4723
4724                     /* Invalidate the TLB */
4725                     "dsb        ishst           \n"
4726                     "tlbi       vmalle1is       \n"
4727                     "dsb        ish             \n"
4728                     "isb                        \n"
4729                     : : "r"(new->td_proc->p_md.md_l0addr));
4730
4731                 /*
4732                  * Stop userspace from training the branch predictor against
4733                  * other processes. This will call into a CPU specific
4734                  * function that clears the branch predictor state.
4735                  */
4736                 bp_harden = PCPU_GET(bp_harden);
4737                 if (bp_harden != NULL)
4738                         bp_harden();
4739         }
4740
4741         return (pcb);
4742 }
4743
4744 void
4745 pmap_sync_icache(pmap_t pmap, vm_offset_t va, vm_size_t sz)
4746 {
4747
4748         if (va >= VM_MIN_KERNEL_ADDRESS) {
4749                 cpu_icache_sync_range(va, sz);
4750         } else {
4751                 u_int len, offset;
4752                 vm_paddr_t pa;
4753
4754                 /* Find the length of data in this page to flush */
4755                 offset = va & PAGE_MASK;
4756                 len = imin(PAGE_SIZE - offset, sz);
4757
4758                 while (sz != 0) {
4759                         /* Extract the physical address & find it in the DMAP */
4760                         pa = pmap_extract(pmap, va);
4761                         if (pa != 0)
4762                                 cpu_icache_sync_range(PHYS_TO_DMAP(pa), len);
4763
4764                         /* Move to the next page */
4765                         sz -= len;
4766                         va += len;
4767                         /* Set the length for the next iteration */
4768                         len = imin(PAGE_SIZE, sz);
4769                 }
4770         }
4771 }
4772
4773 int
4774 pmap_fault(pmap_t pmap, uint64_t esr, uint64_t far)
4775 {
4776 #ifdef SMP
4777         register_t intr;
4778         uint64_t par;
4779
4780         switch (ESR_ELx_EXCEPTION(esr)) {
4781         case EXCP_INSN_ABORT_L:
4782         case EXCP_INSN_ABORT:
4783         case EXCP_DATA_ABORT_L:
4784         case EXCP_DATA_ABORT:
4785                 break;
4786         default:
4787                 return (KERN_FAILURE);
4788         }
4789
4790         /* Data and insn aborts use same encoding for FCS field. */
4791         PMAP_LOCK(pmap);
4792         switch (esr & ISS_DATA_DFSC_MASK) {
4793         case ISS_DATA_DFSC_TF_L0:
4794         case ISS_DATA_DFSC_TF_L1:
4795         case ISS_DATA_DFSC_TF_L2:
4796         case ISS_DATA_DFSC_TF_L3:
4797                 /* Ask the MMU to check the address */
4798                 intr = intr_disable();
4799                 if (pmap == kernel_pmap)
4800                         par = arm64_address_translate_s1e1r(far);
4801                 else
4802                         par = arm64_address_translate_s1e0r(far);
4803                 intr_restore(intr);
4804
4805                 /*
4806                  * If the translation was successful the address was invalid
4807                  * due to a break-before-make sequence. We can unlock and
4808                  * return success to the trap handler.
4809                  */
4810                 if (PAR_SUCCESS(par)) {
4811                         PMAP_UNLOCK(pmap);
4812                         return (KERN_SUCCESS);
4813                 }
4814                 break;
4815         default:
4816                 break;
4817         }
4818         PMAP_UNLOCK(pmap);
4819 #endif
4820
4821         return (KERN_FAILURE);
4822 }
4823
4824 /*
4825  *      Increase the starting virtual address of the given mapping if a
4826  *      different alignment might result in more superpage mappings.
4827  */
4828 void
4829 pmap_align_superpage(vm_object_t object, vm_ooffset_t offset,
4830     vm_offset_t *addr, vm_size_t size)
4831 {
4832         vm_offset_t superpage_offset;
4833
4834         if (size < L2_SIZE)
4835                 return;
4836         if (object != NULL && (object->flags & OBJ_COLORED) != 0)
4837                 offset += ptoa(object->pg_color);
4838         superpage_offset = offset & L2_OFFSET;
4839         if (size - ((L2_SIZE - superpage_offset) & L2_OFFSET) < L2_SIZE ||
4840             (*addr & L2_OFFSET) == superpage_offset)
4841                 return;
4842         if ((*addr & L2_OFFSET) < superpage_offset)
4843                 *addr = (*addr & ~L2_OFFSET) + superpage_offset;
4844         else
4845                 *addr = ((*addr + L2_OFFSET) & ~L2_OFFSET) + superpage_offset;
4846 }
4847
4848 /**
4849  * Get the kernel virtual address of a set of physical pages. If there are
4850  * physical addresses not covered by the DMAP perform a transient mapping
4851  * that will be removed when calling pmap_unmap_io_transient.
4852  *
4853  * \param page        The pages the caller wishes to obtain the virtual
4854  *                    address on the kernel memory map.
4855  * \param vaddr       On return contains the kernel virtual memory address
4856  *                    of the pages passed in the page parameter.
4857  * \param count       Number of pages passed in.
4858  * \param can_fault   TRUE if the thread using the mapped pages can take
4859  *                    page faults, FALSE otherwise.
4860  *
4861  * \returns TRUE if the caller must call pmap_unmap_io_transient when
4862  *          finished or FALSE otherwise.
4863  *
4864  */
4865 boolean_t
4866 pmap_map_io_transient(vm_page_t page[], vm_offset_t vaddr[], int count,
4867     boolean_t can_fault)
4868 {
4869         vm_paddr_t paddr;
4870         boolean_t needs_mapping;
4871         int error, i;
4872
4873         /*
4874          * Allocate any KVA space that we need, this is done in a separate
4875          * loop to prevent calling vmem_alloc while pinned.
4876          */
4877         needs_mapping = FALSE;
4878         for (i = 0; i < count; i++) {
4879                 paddr = VM_PAGE_TO_PHYS(page[i]);
4880                 if (__predict_false(!PHYS_IN_DMAP(paddr))) {
4881                         error = vmem_alloc(kernel_arena, PAGE_SIZE,
4882                             M_BESTFIT | M_WAITOK, &vaddr[i]);
4883                         KASSERT(error == 0, ("vmem_alloc failed: %d", error));
4884                         needs_mapping = TRUE;
4885                 } else {
4886                         vaddr[i] = PHYS_TO_DMAP(paddr);
4887                 }
4888         }
4889
4890         /* Exit early if everything is covered by the DMAP */
4891         if (!needs_mapping)
4892                 return (FALSE);
4893
4894         if (!can_fault)
4895                 sched_pin();
4896         for (i = 0; i < count; i++) {
4897                 paddr = VM_PAGE_TO_PHYS(page[i]);
4898                 if (!PHYS_IN_DMAP(paddr)) {
4899                         panic(
4900                            "pmap_map_io_transient: TODO: Map out of DMAP data");
4901                 }
4902         }
4903
4904         return (needs_mapping);
4905 }
4906
4907 void
4908 pmap_unmap_io_transient(vm_page_t page[], vm_offset_t vaddr[], int count,
4909     boolean_t can_fault)
4910 {
4911         vm_paddr_t paddr;
4912         int i;
4913
4914         if (!can_fault)
4915                 sched_unpin();
4916         for (i = 0; i < count; i++) {
4917                 paddr = VM_PAGE_TO_PHYS(page[i]);
4918                 if (!PHYS_IN_DMAP(paddr)) {
4919                         panic("ARM64TODO: pmap_unmap_io_transient: Unmap data");
4920                 }
4921         }
4922 }